JP2004079285A - Electrode for displaying and display device - Google Patents
Electrode for displaying and display device Download PDFInfo
- Publication number
- JP2004079285A JP2004079285A JP2002235911A JP2002235911A JP2004079285A JP 2004079285 A JP2004079285 A JP 2004079285A JP 2002235911 A JP2002235911 A JP 2002235911A JP 2002235911 A JP2002235911 A JP 2002235911A JP 2004079285 A JP2004079285 A JP 2004079285A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- elements
- electrodes
- discharge
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、複数の電極へ電圧を印加することにより画素を選択して表示する表示装置、およびこの表示装置に用いる表示用電極に関する。特定的には、本発明は、放電させるべき部分以外の部分に屈曲部が存在する場合に、その屈曲部に所定の曲率を持たせることによって誤放電を防止する表示用電極と、この表示用電極を用いた表示装置に関する。
【0002】
【従来の技術】
平面表示装置としては、液晶ディスプレイ(Liquid Crystal Display:LCD)、プラズマディスプレイ(Plasma Display Panel)、フィールドエミッションディスプレイ(Field Emission Display:FED)などの表示装置が知られている。
【0003】
PDPにおいては、通常、発光表示に用いる画素の選択、およびプラズマ放電のために、100V程度からそれ以上の高電圧が電極に印加される。
また、FEDにおいても、電子を放出することにより画素を選択して発光させるために、アノード電極とカソード電極間には、通常5kV以上の高電圧が印加される。
【0004】
上記の電極は、画素の微細化、表示装置の小型化のために、電極間の距離がなるべく小さくなるように高密度に形成される。
【0005】
【発明が解決しようとする課題】
このように、駆動電圧がある程度高くなり電極間の距離が小さくなると、画素部や、画素が形成されているパネル本体部へ外部から電力を供給するための電力供給電極、ならびに電力供給電極から画素部へ至る電源ラインなどの部位において、画素の選択や発光に直接寄与しない放電を生じる可能性がある。画素の選択・発光に直接寄与しない、望ましくない放電としては、持続放電であるアーク放電や、火花を伴うスパーク放電などの放電がある。
【0006】
このような望ましくない放電により、電源ラインにおいてショート等の不都合が発生する場合がある。その結果、点状欠陥、線状の画像傷等の画像欠陥が生じ、パネルの寿命を縮める要因となることもある。
製作や取り扱いを容易にするために、電源ラインの配線を場所により屈曲させている場合もあるが、このような屈曲部においては電界が集中するために、誤放電がより生じ易くなる。
【0007】
したがって、本発明においては、画像表示に直接関係しない部位における誤放電を防止することが可能な表示用電極、および表示装置を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明に係る表示用電極は、基板に、互いに平行に形成され、放電に用いる複数の条帯状電極素子と、前記複数の電極素子にそれぞれ連結し、配線に用いる複数の電極配線素子とを有し、前記複数の電極素子および電極配線素子のうち、屈曲され、放電に直接関与しない部分の屈曲部を、隣接する電極素子間および電極配線素子間において放電しない曲率で形成した表示用電極である。
【0009】
また、本発明に係る表示装置は、基板に、互いに平行に形成され、放電に用いる複数の条帯状電極素子と、前記複数の電極素子にそれぞれ連結し、配線に用いる複数の電極配線素子とを有する表示装置であって、前記複数の電極素子および電極配線素子のうち、屈曲され、放電に直接関与しない部分の屈曲部を、隣接する電極素子間および電極配線素子間において放電しない曲率で形成した表示装置である。
【0010】
本発明においては、基板に形成される表示用電極は、条帯状の電極素子と、電極配線素子とを有する。電極素子は、基板において、互いに平行に複数個形成されている。電極配線素子は、電極素子に連結され、電極素子の配線のために用いられる。電極配線素子を介して、電極素子に所定電圧を印加することによって画素の選択や表示が行なわれる。
表示用電極は、部分的に屈曲されて形成され、画素の選択・表示のための放電に直接関与する部分と、関与しない部分とを有する。
本発明においては、表示用電極の複数の電極素子と電極配線素子のうちの、画素の選択・表示のための放電に直接関与しない部分に存在する屈曲部を、隣接する電極素子間および電極配線素子間において放電しない曲率で形成してある。
これにより、屈曲部における電界集中が緩和され、画像表示に直接関与しない放電は生じない。
【0011】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態について述べる。
【0012】
第1実施形態
図1は、本発明に係る表示装置の第1実施形態としてのPDPの概略的な全体構成図である。
図1に示すPDP1は、パネル本体部100と、制御回路10と、維持電極ドライバ12と、アドレス電極ドライバ15とを有する。
【0013】
パネル本体部100には、それぞれm本の維持電極X,Yが、交互に平行に形成されている。一例として、m=480である。
また、パネル本体部100には、維持電極X,Yに直交して、n本のアドレス電極Aも形成されている。一例として、n=640である。
【0014】
維持電極X,Yは、バッファを介して維持電極ドライバ12に接続されている。
アドレス電極Aも、バッファを介してアドレス電極ドライバ15に接続されている。
維持電極ドライバ12とアドレス電極ドライバ15はどちらも制御回路10に接続されており、制御回路10からの制御信号を受けて、協働して画素を規定するように同期制御される。
【0015】
後ほど詳述するが、維持電極ドライバ12は、各維持電極Xと維持電極Y間に所定の電圧を印加し、行走査単位を形成する。
アドレス電極ドライバ15は、n本のアドレス電極Aに選択的に電圧を印加することにより列走査単位を形成する。
維持電極ドライバ12によって選択された維持電極X,Yと、アドレス電極ドライバ15によって選択されたアドレス電極Aとの間の放電によりパネル本体部100に封入されているガスがプラズマ化して発光する部分が1つの画素となる。
【0016】
図2は、図1に図解したパネル本体部100の概略構成を示す部分分解斜視図である。
図2には、一例として、誘電膜および保護膜を介して放電電極同士に放電を生じさせるAC(Alternating Current)型のパネルの構造を示す。このAC型パネル本体部100は、前面パネル100aと、背面パネル100bとを有する。
前面パネル100aと背面パネル100bとは、図に示すように、前面ガラス基板101と、背面ガラス基板106と、維持電極Xの1つである電極102aと、維持電極Yの1つである電極102bと、アドレス電極Aである電極107と、誘電膜104,108と、保護膜105と、複数の隔壁109と、それぞれ赤色(R)、緑色(G)、青色(B)の蛍光体110,111,112とを有する。
【0017】
製造後に画像表示面となる前面ガラス基板101は、背面ガラス基板106に対向して配置される。前面ガラス基板101の背面ガラス基板106への対向面に、複数のX電極102aおよびY電極102bが交互に平行に形成されている。
X電極102aおよびY電極102bとしては、たとえば、透明なITO(Indium−Tin−Oxide)電極を用いる。
X電極102aおよびY電極102bには、これらが長くなるほど抵抗値が増加する現象を緩和するために、Xバス電極103aおよびYバス電極103bがそれぞれさらに形成される。Xバス電極103aおよびYバス電極103bの導電率は、X電極102aおよびY電極102bの導電率よりも高い。
【0018】
前面ガラス基板101の、上記の各電極が形成されている面には、誘電膜104と保護膜105が、この順でさらに形成される。
【0019】
背面ガラス基板106には、複数のアドレス電極107が、それぞれ平行にかつ実質的に等間隔に形成されている。
背面ガラス基板106の、アドレス電極107が形成されている面には、誘電膜108が形成される。そこにさらに、誘電体により構成される隔壁109が形成される。複数の隔壁109は、図2に図解のように、各アドレス電極107の間に、アドレス電極107に沿って形成される。
各隔壁109の間には、R蛍光体110とG蛍光体111とB蛍光体112とが、周期的に塗布形成されている。
【0020】
前面ガラス基板101と背面ガラス基板106とは、X,Y電極102a,bおよびX,Yバス電極103a,bと、アドレス電極107とが直交するように組立てられる。
隔壁109の頂上部が保護膜105に当接することにより形成される空間は、周縁部において気密封止され、その内部に、プラズマ化可能なガスが封入される。プラズマ化可能なガスとしては、たとえばヘリウム、ネオン、アルゴン、キセノンあるいはこれらの混合気体を用いることができる。
隔壁109によって仕切られている各空間が、それぞれプラズマ室となる。
【0021】
X電極102aとY電極102b間に所定の電圧を印加し放電を生じさせることによって封入ガスがプラズマ化する。プラズマから放出された紫外線が各蛍光体110,111,112に照射されることにより、各色の可視光が発生する。この可視光が、透明な保護膜105、誘電膜104、X,Y電極102a,b、および前面ガラス基板101を透過して、表示光として認識される。
【0022】
図2に示すようなAC型パネルにおいては、誘電膜104を介して放電を生じさせているために、誘電膜104上の保護膜105の表面に電荷が残留する。このため、一度ガスをプラズマ化した後には、この最初のプラズマ化に必要な電圧よりも低い電圧を、発光パルスとしてX電極102aとY電極102bに交互に印加するだけで、プラズマによる放電状態を容易に維持することができる。それ故、X電極102aおよびY電極102bは維持電極とも呼ばれる。
【0023】
上記の、誘電膜による壁電荷の残留が、AC型パネルのメモリー効果と呼ばれる。
壁電荷は、アドレス電極107に電圧を印加することにより、付与するか消去するかを選択することができる。
したがって、電圧を印加するアドレス電極を、列方向に配列されているアドレス電極107の中から任意に選択することによって、X電極102aとY電極102b間における行方向のプラズマ放電を、各アドレス電極107との交点ごとに形成される画素(セル)単位で制御することができる。
【0024】
以下に、PDP1の駆動方法について、階調表示を可能とするサブフィールド駆動法と呼ばれる駆動方法を例に挙げて記述する。サブフィールド駆動法は、放電セルの輝度が発光パルスの数に比例することを利用して階調表示を行なうものである。
図3(a)はサブフィールド駆動法の概念を示す図であり、図3(b)は図3(a)の各サブフィールドにおける駆動パルスの状態を示す図である。
なお、以下では、各セルにプラズマ放電を生じさせることをセルへの書き込みと呼び、プラズマ放電を終了させることを消去と呼ぶ。
また、サブフィールド毎に一度全てのセルに書き込みをした後、表示しないセルを選択して消去する選択消去の場合を例に挙げて述べる。
【0025】
図3(a)に示すように、サブフィールド駆動法においては、たとえば256の階調を表示する場合には、1フィールドを8個のサブフィールドに分割する。たとえばNTSC(National Television System Committee)方式においては、1フィールドは16.7msecである。
また、図3(a),(b)においては左から右方向へ時間が進行するものとし、1サブフィールドは、リセットパルス211〜218が印加されるリセット期間と、アドレスパルス221〜228が印加されるアドレス期間と、サステインパルス231〜238が印加されるサステイン期間の3つの期間に分割される。
【0026】
リセットパルス211〜218は、全てのセルにプラズマ放電を生じさせる電圧のことであり、X電極102aとY電極102bとの間に印加される。X電極102aとY電極102b間に印加される電圧の大きさは、一例として約160〜400Vである。
アドレスパルス221〜228は、プラズマ放電を停止するセルに対してのみ、壁電荷を消滅させるために印加される電圧のことであり、アドレス電極107とY電極102bとの間に印加される。アドレス電極107に対して印加される電圧の大きさは一例として約80〜100Vであり、Y電極102bに対して印加される電圧の大きさは一例として約160〜180Vである。
サステインパルス231〜238は、書き込んだセルの放電を維持するためにX電極102aとY電極102bとの間に印加される電圧のことであり、その大きさは一例として約170〜190Vである。
【0027】
図3(b)においては、n本のアドレス電極107をA1〜An電極として表わしており、m本のY電極102bをY1〜Ym電極として表わしている。ただし、X電極102aに関しては、m本のX電極102aの全てに同じ電圧が印加されるため、図3(b)中では1本のグラフにより代表して描いている。
最初のサブフィールドを例にとって述べると、まず、リセットパルス211により全てのセルに書き込む。このとき、生成される壁電荷は全てのセルにおいて均一であり、発光により画面全体が白くなる。
次に、アドレスパルス221により、表示しないセルを消去してゆく。図3(b)に示すように、Y1〜Ym電極に順に電圧を印加して走査してゆき、同時に、消去するセルが存在するアドレス電極に、Y電極とは逆の電圧を印加することにより、それぞれの電極の交点におけるセルの壁電荷が消去される。以上により、任意の位置のセルを消去することができる。
【0028】
以上の状態においてサステインパルス231を印加することにより、消去せずに残ったセルが発光して表示されることになる。
このサステインパルスの回数を、サブフィールド毎に重み付けして変化させることによって、階調表示を実現することができる。本実施形態においては、サステインパルス231〜238における印加パルスの相対的な回数が、2i(iは0〜7の整数)により変化する。最も印加回数の多い、最初のサブフィールドのサステインパルス231における印加回数は、最も印加回数の少ない最後のサブフィールドのサステインパルス238の27、即ち128倍である。
【0029】
サステインパルス231を印加し終えて、最初のサブフィールドを表示し終えたら、リセットパルス212を印加することにより、再び全セルに対し書き込みを行ない、全画面を白くする。
次に、先ほどと同様に、アドレスパルス222により表示しないセルを選択して消去する。
今度は、サステインパルス238に対して相対的に26、即ち64倍の印加回数を有するサステインパルス232を印加して、表示するセルを発光させる。
【0030】
以上のような手順を、基準となるサステインパルス238を印加する最後のサブフィールドまで繰り返すことにより、1つのフィールドが表示される。
2i(i=0〜7)で規定される相対的な数のサステインパルス231〜238のいずれか、またはそれらを組み合わせて印加することにより、放電させず黒く表示させる場合も含めて、256通りの輝度を実現することができる。
逆にいえば、アドレス期間において消去されずに残されるセルは、表示させる輝度を実現させるために必要なサステインパルスを印加すべきセルである。したがって、輝度の違いにより、1フィールドにおいて1度も消去されないセルもあれば、8個のサブフィールド全てにおいて選択されて消去されるセルもある。
【0031】
選択書き込みの場合には、壁電荷を消去するリセットパルス211〜218によって全セルを一度消去し、表示させるセルに対してのみアドレスパルス221〜228によって選択的に壁電荷を付与しておいてからサステインパルス231〜238を印加することによって、選択したセルを発光表示させる。
【0032】
以下では、各電極の構成についてさらに詳細に述べる。
図4(a)は、前面ガラス基板101におけるX,Y電極102a,b、とX,Yバス電極103a,bの配線構造を示しており、図4(b)は、背面ガラス基板106におけるアドレス電極107の配線構造を示している。
前述したように、条帯状のX電極102aとY電極102bは、前面ガラス基板101上に交互に平行に形成される。X電極102a上にはXバス電極103aが、Y電極102b上にはYバス電極103bが、それぞれさらに配線される。
図4(a)では、一例として、Xバス電極103a同士、Yバス電極103b同士が4本ずつ纏められて、前面ガラス基板101の両端部において、電力供給の接続のための前面基板用タブ250aに連結されている。X,Yバス電極103a,bは、X,Y電極102a,bから前面基板用タブ250aの間において、屈曲されて配線されている。
X,Y電極102a,bが本発明における電極素子に相当し、X,Yバス電極103a,bが本発明における電極配線素子に相当する。
【0033】
図4(b)に示す背面ガラス基板106においては、アドレス電極107は透明である必要はないため、ITO等の透明ではあるが抵抗の大きい材料ではなく、AgやAl等の導電率の良い材料を用いて、平行な条帯状に形成する。各アドレス電極107は、互いに平行に形成された部分の端部においては屈折して配線され、数本ずつ纏められて、背面ガラス基板106の両端部において、電力供給の接続のための背面基板用タブ250bに連結される。図4(b)においては、アドレス電極107の、延長して屈曲配線する端部を1本おきに変えており、その端部を、片側で4本ずつ纏めて背面基板用タブ250bに連結している。
【0034】
アドレス電極107に関しては、図4(b)中の互いに平行に形成されている部分が本発明における電極素子に相当し、端部において屈曲して配線されている部分1070が電極配線素子に相当する。
また、X,Y電極102a,b、とX,Yバス電極103a,b、ならびにアドレス電極107とにより、本発明における表示用電極の一実施態様が構成される。
前述のように、セルを選択して表示するための放電に直接関与するのは、X,Y電極102a,bとアドレス電極107のうちの互いに平行に形成されている部分のみであり、アドレス電極107のうちの電極配線素子1070と、X,Yバス電極103a,bは、画像表示のための放電には直接は関与しない。
【0035】
上述のように、PDP1においては、アドレス電極107およびX,Y電極102a,bの個々にはたとえば80〜190V程度、全体としては170〜400V程度の高電圧が印加される。
また、これらの電極は、たとえば50μm程度の狭いピッチで形成される。これらの電極を上記のように屈曲させ、数本ずつ纏めてタブに連結するのは、電極を交互に引き出すことにより、画像表示に直接関与しない部分における電極間のピッチを可能な限り広くするとともに、広い範囲に存在する電極を、電力供給等の取り扱いの容易さのために、可能な限り集合させるためである。
このように、ある程度高い電圧が印加され、かつ電極間のピッチが狭い場合には、図4(a),(b)に示すような、X,Yバス電極103a,bおよびアドレス電極107の屈曲部150において、画像表示には直接関与しない、アーク放電等の誤放電が発生する可能性がある。
【0036】
図5(a)は、図4(a),(b)における屈曲部150の拡大図である。図5(a)においては、一例として、Xバス電極103aの屈曲部150について示す。複数のXバス電極103aは、距離dを保ちながら屈曲されて、等間隔に形成されている。各Xバス電極103aの線幅wは、一例として約60μmである。
各バス電極103aの屈曲部150には、曲率半径rの曲率を設けてある。
【0037】
図5(b)に示す従来の場合のように、屈曲部150に十分な曲率を設けない場合には、屈曲部150において電界集中が生じ、隣接するXバス電極103aの屈曲部150間において、電界が不均一となりアーク放電やスパーク放電等の誤放電が発生する場合がある。
しかし、本実施形態においては、屈曲部150の曲率を、隣接するXバス電極103a間の電界が不均一にならないように十分に大きく設ける。したがって、隣接するXバス電極103aの屈曲部150間において電界集中が発生せず、誤放電が生じない。
【0038】
誤放電が発生しなくなる最小の曲率半径rは、Xバス電極103a間の距離dに応じて変化する。鳳誠三郎他著、電気学会編「電離気体論」の114,115ページには、平行板電極の端部における不平等電界破壊を回避するために、平行板電極の端部に丸み、即ち曲率を与える方法が記載されている。上記文献によれば、平行板電極間の距離の1/2以上の曲率が端部に設けられれば、不平等電界破壊は生じない。
【0039】
図5(a)に示すように、距離dを保ちながら屈曲されて形成されている電極の場合にも、屈曲部150が、平行な電極の端部であると考えれば、上記の理論は適用可能であると考えられる。即ち、屈曲部150に対して、電界集中が生じない最小の曲率半径rは、Xバス電極103a間の距離dを用いて、下記式によって与えることができる。
【0040】
【数3】
【0041】
なお、上式(3)における補正係数εは、Xバス電極103a間に介在する物質Pmの誘電率を考慮に入れるためのものである。物質Pmが空気の場合には、ε=1となる。
式(3)の関係を満たす平行板電極は、ロゴウスキ電極と呼ばれる。
【0042】
一例として、線幅wが60μmのXバス電極103aに、約200Vの電圧が印加されており、図5(b)に示すようにある角度θの屈曲部150が存在している場合に、従来は、距離dが約170μm程度でアーク放電が発生していた。
しかしながら、ε=1として、距離dを150μmまで縮めた場合にも、角度θの屈曲部150に曲率半径80μmの曲率を設けたXバス電極103aを用いると、同じ200Vの電圧が印加された場合にも、アーク放電は生じなかった。
【0043】
以上のような形状の屈曲部150を有するX,Yバス電極103a,bおよびアドレス電極107と、これらの電極を有するパネル本体部100は、以下に記述するような方法によって製造することができる。
図6(a)〜(c)と図7(d)〜(g)、および図8(a)〜(c)と図9(d)〜(f)は、本実施形態に係るパネル本体部100の製造方法の一例を示すための模式的な断面図である。したがって、各図における各部材の大きさや縮尺等の関係は、必ずしも実際の通りではない。
【0044】
まず、図4(a)における断面I−Iから見た断面図である図6(a)〜(c)および図7(d)〜(g)を参照して、前面パネル100aの製造方法について述べる。
図6(a)に示すように、たとえば石英ガラスやソーダライムガラス等のガラス基板101の表面に、ITO等の透明導電膜102をたとえば蒸着法により成膜する。導電膜102の膜厚は、一例として約100〜200nmである。
その上からさらに、ノボラック等の感光性樹脂を用いてレジスト311を成膜する。
レジスト311層に対して、たとえばCr等の金属薄膜を用いたマスク321のパターンを転写する。たとえば、水銀ランプにより得られる波長365〜480nmの紫外光を、マスク321を介してレジスト311に照射してレジスト311を感光させることによって、マスク321のパターンがレジスト311に転写される。
【0045】
マスク321のパターンに応じて感光したレジスト311を現像液により現像すると、図6(b)に示すように、所望のパターンのレジスト312が得られる。
【0046】
レジスト312により所定パターンが形成された導電膜102を、たとえば塩酸系の洗浄液によってエッチングする。これにより、レジスト312が形成されている部分以外の導電膜102が溶解される。
導電膜102のエッチング終了後、残ったレジスト312を除去することにより、図6(c)に示すように、前面ガラス基板101上にX,Y電極102a,bが形成される。
X,Y電極102a,bは、上面から見た場合に、図4(a)に示すように、条帯状で、互いに平行に等間隔に形成される。
【0047】
X,Y電極102a,bが形成された前面ガラス基板101に対して、たとえば図7(d)に示すように、AlやCu等の導電材料による導電膜103をたとえばスパッタリングによって形成する。導電膜103上からさらに感光性のレジスト331を塗布し、図6(a)の場合と同様にマスク341を用いてレジスト331を所定のパターンに感光する。
【0048】
感光したレジスト331を現像液により現像した後に洗浄すると、図7(e)に示すように、導電膜103上に所望パターンのレジスト332が形成される。
レジスト332が形成された導電膜103をエッチング後、レジスト33を除去することにより、図7(f)に示すように、X,Y電極102a,b上にX,Yバス電極103a,bがそれぞれ形成される。
X,Yバス電極103a,bは、上面から見た場合に、図4(a)に示すように、X,Y電極102a,b以外の前面ガラス基板101上にも、前述したような曲率を有する形状でパターンニングされる。
【0049】
AlやCuをスパッタリングする代わりに、感光性のAgペーストを塗布することによって導電膜103を形成した場合には、レジスト331を用いず、マスクによってAgペーストからなる導電膜103を直接感光することによりX,Yバス電極103a,bを形成することも可能である。
【0050】
X,Yバス電極103a,bまでが形成された前面ガラス基板101に対して、図7(g)に示すように、誘電膜104および保護膜105を順次成膜する。
誘電膜104は、たとえばSiO2系のガラス質誘電体を、スパッタリングやCVD(Chemical Vapor Deposition)により、たとえば25〜30μm堆積することによって形成する。
保護膜105は、一例として、MgOをEB(Electron Beam)蒸着することによって形成する。MgOは、プラズマに対する耐性が高いうえに、2次電子放出係数が大きく放電し易いために、保護膜として適している。
誘電膜104および保護膜105は、前面ガラス基板101のうちの、少なくともX,Y電極102a,bが形成されている部分には形成される。
保護膜105の形成により、前面パネル100aが完成する。
【0051】
次に、図4(b)における断面II−IIから見た断面図である図8(a)〜(c)および図9(d)〜(f)を参照して、背面パネル100bの製造方法について述べる。
図8(a)に示すように、図6(a)の場合と同様に、たとえば石英ガラスやソーダライムガラス等のガラス基板106の表面に、導電膜170およびレジスト351層を形成する。ただし、導電膜170としては、たとえばAgやAl等の高導電率材料を用いる。
【0052】
図6(a)〜(c)の場合と同様に、マスク361を用いて所定のパターンに感光させたレジスト351を用いて導電膜170をエッチングすることによって、図8(b)に示すように、背面ガラス基板106上に、アドレス電極107が形成される。
アドレス電極107は、上面から見た場合に、図4(b)に示すように、電極素子として平行に形成されている部分だけでなく、電極配線素子として屈曲部150を有する部分1070も同時にパターンニングされて形成される。
【0053】
アドレス電極107が形成された背面ガラス基板106に対して、図8(c)に示すように、まずガラス質の誘電膜108を、たとえば印刷法やCVDによって、たとえば20〜30μmの膜厚に形成する。
この誘電膜108によって下地を形成したのちに、もう一度ガラス質の誘電膜190を、たとえば、印刷法によって150〜200μmの膜厚に形成する。
【0054】
この誘電膜190に対して、前述してきたようなフォトリソグラフィの手法によって、所定の形状にパターンニングしたレジスト372を形成する。本実施形態においては、図9(d)に示すように、パターンニングされたレジスト372は、アドレス電極107の間において、アドレス電極107と平行にかつ互いに平行に位置する。
【0055】
レジスト372が形成された誘電膜190に対してサンドブラスト手法を適用する。サンドブラスト手法に用いられ、高速で噴射される噴射粒子は、レジスト372により保護されていない部分の誘電膜190を除去する。これにより、図9(e)に示すように、誘電膜108上のアドレス電極107間に、誘電体による隔壁109が形成される。
【0056】
レジスト372を除去後、各隔壁109間には、R蛍光体110とG蛍光体111とB蛍光体112とが、適宜定められる周期ごとに塗布形成される。各蛍光体も、たとえばフォトリソグラフィ手法を適用して、感光性でペースト状の蛍光体を全面に塗布し、必要な部分のみを感光させた後に他の部分は除去するという工程を色ごとに3回繰り返すことによって形成することができる。蛍光体の形成により背面パネル100bが完成する。
【0057】
完成した前面パネル100aと背面パネル100bとを、電極素子としてのX,Y電極102a,bとアドレス電極が直交するように組立てて、前述のようにプラズマ化可能なガスを封入する。その後、前面パネル100aのX,Yバス電極103a,bに前面基板用タブ250aを取付け、背面ガラス基板106の端部側においてアドレス電極107に背面基板用タブ250bを取付けることによって、パネル本体部100が製造される。
【0058】
以上のように、本第1実施形態によれば、電極のうちの放電に直接関与しない部分の屈曲部において、不均一な電界の発生に起因するアーク放電やスパーク放電等の誤放電が生じにくくなる。
誤放電が生じにくくなることにより、表示用の電極自体、ならびにこの表示用電極を用いたパネル本体部100およびPDP1の長寿命化を実現することができる。
また、誤放電によるショート等の不都合が発生しないため、それに伴う点状欠陥や線状の画像傷等の画像欠陥が生じることがなく、画質の劣化を抑制することが可能になる。
【0059】
さらに、電極の配線ピッチを狭めることができるため、表示用電極を従来よりも高密度化することが可能になる。それに伴い、電極配線素子やその駆動回路の小型化、ならびにセルの微細化を実現することも可能になる。その結果、高画質のPDPを容易に提供することが可能になる。
また、本実施形態において記載した表示用電極は、フォトリソグラフィ等の、従来のパターンニング技術を適用することによって形成することが可能であるため、製造が容易であり、また、表示用電極およびPDP1の製造コスト上昇への影響もほとんどない。
【0060】
第2実施形態
図10は、本発明に係る表示装置の第2実施形態としてのFED(フィールドエミッションディスプレイ)の概略的な全体構成図であり、図11は、図10における1つの選択画素を拡大して示した斜視構成図である。
図10に示すFED2は、パネル本体部200と、制御回路10と、列駆動ドライバ120と、行駆動ドライバ125とを有する。
【0061】
パネル本体部200は、図11に図解のような画素を、所定の個数マトリクス状に配置することにより構成されている。
各画素のグリッド35は行毎に互いに接続され、図10においては最も左側の画素のグリッド35から、グリッド配線素子35aを介して行駆動ドライバ125に接続される。
各画素のカソード電極60は、列毎に互いに接続され、図10においては最も下側の画素のカソード電極60から、カソード電極配線素子60aを介して列駆動ドライバ120に接続される。
図11に示す各画素のアノード電極25も、図10においては図示はしないが、たとえば列駆動ドライバ120に、列毎に接続される。
行駆動ドライバ125と列駆動ドライバ120はどちらも制御回路10に接続されており、制御回路10からの制御信号を受けて、協働して画素を規定するように同期制御される。
アノード電極25、グリッド35、ならびにカソード電極60が、本発明における電極素子の一実施態様に相当する。
【0062】
列駆動ドライバ120は、制御回路10からの指令を受けて、列毎に、画素のアノード電極25とカソード電極60との間に、所定の電圧を印加する。
行駆動ドライバ125は、制御回路10からの指令を受けて、列駆動ドライバ120が各列のアノード電極25とカソード電極60間に電圧を印加している間に、表示する画素が存在する画素の行に対して、グリッド配線素子35aを介してグリッド35に共通した電圧を印加する。
アノード電極25とカソード電極60間と、グリッド35の両方に電圧が印加されている画素が選択され、発光表示する。
たとえば、図10において列C2のアノード電極25とカソード電極60間に電圧が印加され、行L1のグリッド35に電圧が印加された場合には、行L1と列C2の交点の画素が選択される。
【0063】
図11に示すように、カソード電極60は、背面ガラス基板106上に形成されている。列駆動ドライバ120に接続されるカソード電極60は、図11に示すように、第1実施形態の場合と同様の形状の屈曲部150を有するカソード電極配線素子60aを用いて配線される。
【0064】
平坦に形成されたカソード電極60の面上には、複数のSpindt型エミッタ50が形成される。ただし、図10および図11はそれぞれ模式的に構造を示しているため、両者においてエミッタ50の数は一致していない。
エミッタ50の図中上部には、各エミッタ50に対応して貫通したグリッド孔が形成されたグリッド35が配置される。
【0065】
グリッド35に対し、所定距離離れて、アノード電極25と蛍光体130が順次設けられている前面ガラス基板101が、蛍光体面をグリッド35側に向けて対向配置されている。
アノード電極25としては、たとえばITO等の透明電極を用いる。
蛍光体としては、R蛍光体130とG蛍光体131とB蛍光体132が、所定の幅で互いに平行に塗布形成されている。
また、前面ガラス基板101と背面ガラス基板106との間の空間は、真空状態に保持される。
【0066】
前述のように、アノード電極25はたとえば列駆動ドライバ120に接続される。列駆動ドライバ120に接続されるアノード電極25は、図11に示すように、第1実施形態の場合と同様の形状の屈曲部150を有するアノード電極配線素子25aを用いて配線される。
【0067】
アノード電極25とカソード電極60との間に、一例として5〜10kV程度の電圧を印加した状態において、アノード電極25とグリッド35との間に一例として12V程度の電圧を印加することによって、エミッタ50からの電子の放出を制御し、3つの蛍光体を選択的に発光させることができる。蛍光体から発した光は、透明なアノード電極25および前面ガラス基板101を透過して、表示色として認識される。
【0068】
このようなFED2においても、アノード電極25およびカソード電極60には高電圧が印加され、また、各画素は高密度に集積配置される。また、画素の選択のために、隣接するアノード電極25またはカソード電極60間の電位は異なることがある。したがって、屈曲部150を有し隣接するアノード電極配線素子25a、またはカソード電極配線素子60a間において、画像表示のための放電とは直接関与しないアーク放電やスパーク放電等の誤放電が生じる可能性がある。
しかしながら、本第2実施形態においては、第1実施形態の場合と同様に、屈曲部150を、隣接するアノード電極配線素子25a間およびカソード電極配線素子60a間において放電しない曲率で形成しているため、誤放電は生じない。
【0069】
このような形状を有するアノード電極配線素子25aおよびカソード電極配線素子60aも、第1実施形態の場合と同様に、アノード電極25およびカソード電極60を形成する場合に、フォトリソグラフィの手法によりアノード電極25とカソード電極60とにそれぞれ一体的に製造することができる。
【0070】
本第2実施形態においても、第1実施形態の場合と同様の種々の効果がある。
また、本第2実施形態によれば、FEDのような、PDP以外の表示装置についても本発明が適用可能であることが分かる。
【0071】
なお、上述の実施形態においては、X,Y電極102a,bやアノード電極25、カソード電極60等の電極素子については屈曲部を持たず、X,Yバス電極103a,bやアノード電極配線素子25a、カソード電極配線素子60a等の電極配線素子にのみ屈曲部が存在する場合について述べた。しかしながら、画素(セル)の形状を変化させるために、電極配線素子は屈曲されて配設されていてもよい。このような場合でも、ガスをプラズマ化させるグロー放電や電子を放出するための放電に用いられる屈曲部以外の屈曲部の形状が、前述のような隣接電極間において放電が生じない形状になっていれば、本発明の請求の範囲に含まれる。
また、上記の実施形態においてはPDPとFEDを例に挙げて述べたが、本発明はこれら以外にも、隣接電極間において放電が生じる可能性が発生する程度の高電圧を用いるあらゆる表示装置に適用することができる。
【0072】
【発明の効果】
以上のように、本発明によれば、画像表示に直接関係しない部位における誤放電を防止することが可能な表示用電極、および表示装置を提供することができる。
【図面の簡単な説明】
【図1】図1は、本発明の第1実施形態に係るプラズマディスプレイの概略構成図である。
【図2】図2は、図1に示すプラズマディスプレイの要部の分解斜視図である。
【図3】図3(a)は、図1に示すプラズマディスプレイの各画素の駆動方法の一例を示す図であり、図3(b)は、図3(a)の一部における駆動パルスの状態を示す図である。
【図4】図4は図1に示すプラズマディスプレイの基板における電極の配線構造を示す平面図であり、図4(a)は前面基板における配線構造を示しており、図4(b)は背面基板における配線構造を示している。
【図5】図5は、図4に示す電極の一部の拡大図であり、図5(a)は、屈曲部を本発明に係る形状に形成した場合を示しており、図5(b)は、屈曲部を従来の形状に形成した場合を示している。
【図6】図6(a)〜(c)は、図4(a)に示す前面基板の製造方法を示す断面図である。
【図7】図7(d)〜(g)は、図6(a)〜(c)に続き、図4(a)に示す前面基板の製造方法を示す断面図である。
【図8】図8(a)〜(c)は、図4(b)に示す背面基板の製造方法を示す断面図である。
【図9】図9(d)〜(f)は、図8(a)〜(c)に続き、図4(b)に示す背面基板の製造方法を示す断面図である。
【図10】図10は、本発明の第2実施形態に係るフィールドエミッションディスプレイの概略構成図である。
【図11】図11は、図10に示すフィールドエミッションディスプレイの要部の分解斜視図である。
【符号の説明】
1…プラズマディスプレイ、2…フィールドエミッションディスプレイ、10…制御回路、12…維持電極ドライバ、15…アドレス電極ドライバ、25…アノード電極、25a…アノード電極配線素子、35…グリッド、35a…グリッド配線素子、50…エミッタ、60…カソード電極、60a…カソード電極配線素子、100,200…パネル本体部、100a…前面パネル、100b…背面パネル、101…前面ガラス基板、102,103,170…導電膜、102a…X電極、102b…Y電極、103a…Xバス電極、103b…Yバス電極、104,108,190…誘電膜、105…保護膜、106…背面ガラス基板、107…アドレス電極、109…隔壁、110,130…赤色蛍光体、111,131…緑色蛍光体、112,133…青色蛍光体、120…列駆動ドライバ、125…行駆動ドライバ、150…屈曲部、211〜218…リセットパルス、221〜228…アドレスパルス、231〜238…サステインパルス、250a…前面基板用タブ、250b…背面基板用タブ、311,312,331,332,351,372…レジスト、321,341,361…マスク、r…曲率半径、w…線幅[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a display device for selecting and displaying a pixel by applying a voltage to a plurality of electrodes, and a display electrode used for the display device. Specifically, the present invention provides a display electrode for preventing erroneous discharge by providing a predetermined curvature in a bent portion when a bent portion exists in a portion other than a portion to be discharged; The present invention relates to a display device using electrodes.
[0002]
[Prior art]
Display devices such as a liquid crystal display (Liquid Crystal Display: LCD), a plasma display (Plasma Display), and a field emission display (Field Emission Display) are known as flat display devices.
[0003]
In a PDP, a high voltage of about 100 V or more is applied to an electrode for selection of a pixel used for light emitting display and plasma discharge.
Also in the FED, a high voltage of usually 5 kV or more is applied between an anode electrode and a cathode electrode in order to select a pixel by emitting electrons to emit light.
[0004]
The electrodes are formed at a high density so that the distance between the electrodes is as small as possible in order to miniaturize the pixels and downsize the display device.
[0005]
[Problems to be solved by the invention]
As described above, when the driving voltage is increased to some extent and the distance between the electrodes is reduced, a power supply electrode for externally supplying power to the pixel portion or a panel main body portion on which the pixel is formed, and a power supply electrode to the pixel. There is a possibility that a discharge that does not directly contribute to pixel selection or light emission may occur in a portion such as a power supply line leading to the portion. Undesirable discharges that do not directly contribute to pixel selection and light emission include arc discharges that are sustained discharges and spark discharges with sparks.
[0006]
Such an undesirable discharge may cause a problem such as a short circuit in the power supply line. As a result, image defects such as point defects and linear image scratches may occur, which may shorten the life of the panel.
In some cases, the wiring of the power supply line is bent depending on the location in order to facilitate manufacture and handling. However, in such a bent portion, an erroneous discharge is more likely to occur because an electric field is concentrated.
[0007]
Therefore, an object of the present invention is to provide a display electrode and a display device capable of preventing erroneous discharge in a portion not directly related to image display.
[0008]
[Means for Solving the Problems]
The display electrode according to the present invention includes a plurality of strip-shaped electrode elements formed on a substrate parallel to each other and used for discharging, and a plurality of electrode wiring elements connected to the plurality of electrode elements and used for wiring. And a display electrode formed by bending a portion of the plurality of electrode elements and electrode wiring elements that is bent and does not directly participate in discharge with a curvature that does not discharge between adjacent electrode elements and between electrode wiring elements. .
[0009]
Further, the display device according to the present invention includes a plurality of strip-shaped electrode elements formed in parallel to each other on a substrate and used for discharging, and a plurality of electrode wiring elements connected to the plurality of electrode elements and used for wiring. A display device having a bent portion of a portion of the plurality of electrode elements and electrode wiring elements that is bent and does not directly participate in discharge, with a curvature that does not discharge between adjacent electrode elements and between electrode wiring elements. A display device.
[0010]
In the present invention, the display electrode formed on the substrate has a strip-shaped electrode element and an electrode wiring element. A plurality of electrode elements are formed on the substrate in parallel with each other. The electrode wiring element is connected to the electrode element and used for wiring the electrode element. Selection and display of a pixel are performed by applying a predetermined voltage to the electrode element via the electrode wiring element.
The display electrode is formed to be partially bent, and has a part directly involved in discharge for selecting and displaying pixels and a part not involved in discharge.
In the present invention, of the plurality of electrode elements and electrode wiring elements of the display electrode, a bent portion existing in a portion not directly involved in discharge for pixel selection / display is formed between adjacent electrode elements and electrode wiring. It is formed with a curvature that does not discharge between elements.
This alleviates the electric field concentration at the bent portion, and does not generate a discharge that is not directly involved in image display.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
[0012]
First embodiment
FIG. 1 is a schematic overall configuration diagram of a PDP as a first embodiment of a display device according to the present invention.
The
[0013]
In the panel
Further, n address electrodes A are also formed on the panel
[0014]
The sustain electrodes X and Y are connected to the
The address electrode A is also connected to the
Both the
[0015]
As will be described later in detail, the
The
The discharge between the sustain electrodes X and Y selected by the
[0016]
FIG. 2 is a partially exploded perspective view showing a schematic configuration of the panel
FIG. 2 shows, as an example, the structure of an AC (Alternating Current) panel in which discharge is generated between discharge electrodes via a dielectric film and a protective film. The AC type panel
The
[0017]
As the
An
[0018]
A
[0019]
A plurality of
On the surface of the
An
[0020]
The
A space formed by the top of the
Each space partitioned by the
[0021]
By applying a predetermined voltage between the
[0022]
In the AC type panel as shown in FIG. 2, electric charges are left on the surface of the
[0023]
The above-mentioned residual wall charge due to the dielectric film is called a memory effect of the AC type panel.
By applying a voltage to the
Therefore, by arbitrarily selecting an address electrode to which a voltage is applied from the
[0024]
Hereinafter, the driving method of the
FIG. 3A is a diagram illustrating the concept of the subfield driving method, and FIG. 3B is a diagram illustrating the state of the driving pulse in each subfield of FIG. 3A.
Hereinafter, generating a plasma discharge in each cell is referred to as writing to the cell, and terminating the plasma discharge is referred to as erasing.
Also, a case of selective erasure in which all cells are written once for each subfield and then cells not displayed are selected and erased will be described as an example.
[0025]
As shown in FIG. 3A, in the subfield driving method, for example, when displaying 256 gradations, one field is divided into eight subfields. For example, in the NTSC (National \ Television \ System \ Committee) system, one field is 16.7 msec.
In FIGS. 3A and 3B, the time advances from left to right, and in one subfield, a reset period in which reset
[0026]
The
The
The sustain
[0027]
In FIG. 3B, the
Taking the first subfield as an example, first, all cells are written by the
Next, the cells not displayed are erased by the
[0028]
By applying the sustain
By changing the number of the sustain pulses by weighting for each sub-field, gradation display can be realized. In the present embodiment, the relative number of applied pulses in the sustain
[0029]
When the application of the sustain
Next, cells not to be displayed are selected and erased by the
This time, relative to the sustain
[0030]
By repeating the above procedure up to the last subfield to which the reference sustain pulse 238 is applied, one field is displayed.
2iBy applying any one of the relative number of sustain
Conversely, cells left without being erased in the address period are cells to which a sustain pulse necessary for realizing the luminance to be displayed is to be applied. Therefore, there are cells that are never erased in one field, and cells that are selected and erased in all eight subfields due to differences in luminance.
[0031]
In the case of selective writing, all the cells are erased once by
[0032]
Hereinafter, the configuration of each electrode will be described in more detail.
FIG. 4A shows a wiring structure of the X and
As described above, the strip-shaped
In FIG. 4A, as an example, four
The X and
[0033]
In the
[0034]
Regarding the
In addition, the X and
As described above, only the portions of the X and
[0035]
As described above, in the
Further, these electrodes are formed at a narrow pitch of, for example, about 50 μm. Bending these electrodes as described above, and connecting several tabs collectively to the tab, by alternately pulling out the electrodes, make the pitch between the electrodes in the portion not directly involved in the image display as wide as possible. The reason is that the electrodes existing in a wide range are gathered as much as possible for easy handling such as power supply.
As described above, when a somewhat high voltage is applied and the pitch between the electrodes is narrow, the bending of the X and
[0036]
FIG. 5A is an enlarged view of the
The
[0037]
When a sufficient curvature is not provided in the
However, in the present embodiment, the curvature of the
[0038]
The minimum radius of curvature r at which erroneous discharge does not occur varies according to the distance d between the
[0039]
As shown in FIG. 5A, the above-mentioned theory is applied to the case where the
[0040]
(Equation 3)
[0041]
The correction coefficient ε in the above equation (3) is for taking into account the dielectric constant of the substance Pm interposed between the
The parallel plate electrode that satisfies the relationship of Expression (3) is called a Rogowski electrode.
[0042]
As an example, when a voltage of about 200 V is applied to the
However, even when the distance d is reduced to 150 μm with ε = 1, the same voltage of 200 V is applied when the
[0043]
The X and
FIGS. 6 (a) to 6 (c) and FIGS. 7 (d) to 7 (g), and FIGS. 8 (a) to 8 (c) and FIGS. 9 (d) to 9 (f) show the panel body according to the present embodiment. 100 is a schematic cross-sectional view for illustrating an example of the manufacturing method of No. 100. Therefore, the relationship of the size, scale, and the like of each member in each drawing is not necessarily as actual.
[0044]
First, referring to FIGS. 6 (a) to 6 (c) and FIGS. 7 (d) to 7 (g) which are cross-sectional views taken along the line II in FIG. 4 (a), a method of manufacturing the
As shown in FIG. 6A, a transparent
A resist 311 is further formed thereon using a photosensitive resin such as novolak.
The pattern of the
[0045]
When the resist 311 exposed according to the pattern of the
[0046]
The
After the etching of the
When viewed from above, the X and
[0047]
On the
[0048]
When the exposed resist 331 is developed with a developing solution and then washed, a resist 332 having a desired pattern is formed on the
After etching the
As shown in FIG. 4A, the X and
[0049]
In a case where the
[0050]
As shown in FIG. 7G, a
The
The
The
By forming the
[0051]
Next, referring to FIGS. 8 (a) to 8 (c) and FIGS. 9 (d) to 9 (f), which are cross-sectional views taken along section II-II in FIG. 4 (b), a method of manufacturing
As shown in FIG. 8A, as in the case of FIG. 6A, a
[0052]
As in the case of FIGS. 6A to 6C, the
As shown in FIG. 4B, when viewed from the top, not only a portion formed in parallel as an electrode element but also a
[0053]
As shown in FIG. 8C, a
After the base is formed by the
[0054]
A resist 372 patterned into a predetermined shape is formed on the
[0055]
A sandblast method is applied to the
[0056]
After removing the resist 372, the
[0057]
The completed
[0058]
As described above, according to the first embodiment, erroneous discharge such as arc discharge or spark discharge due to generation of a non-uniform electric field is less likely to occur at the bent portion of the electrode that is not directly involved in the discharge. Become.
Since the erroneous discharge is less likely to occur, the life of the display electrode itself and the life of the
In addition, since inconvenience such as short circuit due to erroneous discharge does not occur, there is no accompanying image defect such as point-like defect or linear image scratch, and it is possible to suppress deterioration of image quality.
[0059]
Further, since the wiring pitch of the electrodes can be reduced, it is possible to increase the density of the display electrodes as compared with the related art. Along with this, it is also possible to reduce the size of the electrode wiring element and its driving circuit and to make the cell finer. As a result, a high-quality PDP can be easily provided.
Further, the display electrode described in the present embodiment can be formed by applying a conventional patterning technique such as photolithography, so that the display electrode and the
[0060]
Second embodiment
FIG. 10 is a schematic overall configuration diagram of an FED (field emission display) as a display device according to a second embodiment of the present invention, and FIG. 11 is an enlarged view of one selected pixel in FIG. FIG.
The
[0061]
The panel
The
The
Although not shown in FIG. 10, the
Both the
The
[0062]
The
The
A pixel to which a voltage is applied between the
For example, in FIG. 10, when a voltage is applied between the
[0063]
As shown in FIG. 11, the
[0064]
A plurality of Spindt-
In the upper part of the
[0065]
At a predetermined distance from the
As the
As the phosphor, an
Further, the space between
[0066]
As described above, the
[0067]
In a state where a voltage of about 5 to 10 kV is applied between the
[0068]
Also in such an
However, in the second embodiment, as in the first embodiment, the
[0069]
Similarly to the case of the first embodiment, the anode
[0070]
The second embodiment also has various effects similar to those of the first embodiment.
Further, according to the second embodiment, it can be seen that the present invention is applicable to a display device other than the PDP, such as the FED.
[0071]
In the above-described embodiment, the electrode elements such as the X and
In the above embodiment, the PDP and the FED have been described as examples. However, the present invention may be applied to any display device using a high voltage that may cause a discharge between adjacent electrodes. Can be applied.
[0072]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a display electrode and a display device capable of preventing erroneous discharge in a portion not directly related to image display.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of a plasma display according to a first embodiment of the present invention.
FIG. 2 is an exploded perspective view of a main part of the plasma display shown in FIG.
3A is a diagram illustrating an example of a driving method of each pixel of the plasma display illustrated in FIG. 1, and FIG. 3B is a diagram illustrating a driving pulse of a part of FIG. 3A; It is a figure showing a state.
4 is a plan view showing a wiring structure of electrodes on the substrate of the plasma display shown in FIG. 1, FIG. 4 (a) shows a wiring structure on a front substrate, and FIG. 4 (b) is a back surface; 2 shows a wiring structure on a substrate.
FIG. 5 is an enlarged view of a part of the electrode shown in FIG. 4, and FIG. 5 (a) shows a case where a bent portion is formed in a shape according to the present invention; ) Shows a case where the bent portion is formed in a conventional shape.
FIGS. 6A to 6C are cross-sectional views illustrating a method of manufacturing the front substrate shown in FIG. 4A.
FIGS. 7 (d) to 7 (g) are cross-sectional views showing a method of manufacturing the front substrate shown in FIG. 4 (a), following FIGS. 6 (a) to 6 (c).
FIGS. 8A to 8C are cross-sectional views illustrating a method of manufacturing the rear substrate shown in FIG. 4B.
FIGS. 9D to 9F are cross-sectional views showing a method of manufacturing the rear substrate shown in FIG. 4B, following FIGS. 8A to 8C.
FIG. 10 is a schematic configuration diagram of a field emission display according to a second embodiment of the present invention.
FIG. 11 is an exploded perspective view of a main part of the field emission display shown in FIG. 10;
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
前記複数の電極素子にそれぞれ連結し、配線に用いる複数の電極配線素子と
を有し、
前記複数の電極素子および電極配線素子のうち、屈曲され、放電に直接関与しない部分の屈曲部を、隣接する電極素子間および電極配線素子間において放電しない曲率で形成した
表示用電極。On the substrate, a plurality of strip-shaped electrode elements formed parallel to each other and used for discharging,
A plurality of electrode wiring elements respectively connected to the plurality of electrode elements and used for wiring;
A display electrode, wherein a bent portion of a portion of the plurality of electrode elements and electrode wiring elements that is bent and does not directly participate in discharge is formed with a curvature that does not discharge between adjacent electrode elements and between electrode wiring elements.
請求項1に記載の表示用電極。
前記複数の電極素子にそれぞれ連結し、配線に用いる複数の電極配線素子とを有する表示装置であって、
前記複数の電極素子および電極配線素子のうち、屈曲され、放電に直接関与しない部分の屈曲部を、隣接する電極素子間および電極配線素子間において放電しない曲率で形成した
表示装置。On the substrate, a plurality of strip-shaped electrode elements formed parallel to each other and used for discharging,
A display device having a plurality of electrode wiring elements respectively connected to the plurality of electrode elements and used for wiring,
A display device in which, among the plurality of electrode elements and electrode wiring elements, a bent portion of a part that is bent and does not directly participate in discharge is formed with a curvature that does not discharge between adjacent electrode elements and between electrode wiring elements.
請求項3に記載の表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002235911A JP2004079285A (en) | 2002-08-13 | 2002-08-13 | Electrode for displaying and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002235911A JP2004079285A (en) | 2002-08-13 | 2002-08-13 | Electrode for displaying and display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004079285A true JP2004079285A (en) | 2004-03-11 |
Family
ID=32020269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002235911A Pending JP2004079285A (en) | 2002-08-13 | 2002-08-13 | Electrode for displaying and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004079285A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100719557B1 (en) | 2005-08-13 | 2007-05-17 | 삼성에스디아이 주식회사 | Structure for terminal part of electrode and plasma display panel comprising the same |
JP2007188763A (en) * | 2006-01-13 | 2007-07-26 | Matsushita Electric Ind Co Ltd | Plasma display panel |
WO2011010385A1 (en) * | 2009-07-24 | 2011-01-27 | キヤノン株式会社 | Luminescent screen, and image display device |
-
2002
- 2002-08-13 JP JP2002235911A patent/JP2004079285A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100719557B1 (en) | 2005-08-13 | 2007-05-17 | 삼성에스디아이 주식회사 | Structure for terminal part of electrode and plasma display panel comprising the same |
JP2007188763A (en) * | 2006-01-13 | 2007-07-26 | Matsushita Electric Ind Co Ltd | Plasma display panel |
WO2011010385A1 (en) * | 2009-07-24 | 2011-01-27 | キヤノン株式会社 | Luminescent screen, and image display device |
US8143776B2 (en) | 2009-07-24 | 2012-03-27 | Canon Kabushiki Kaisha | Luminescent screen and image display apparatus |
JP5183807B2 (en) * | 2009-07-24 | 2013-04-17 | キヤノン株式会社 | Luminescent screen and image display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6670754B1 (en) | Gas discharge display and method for producing the same | |
US6965200B2 (en) | Plasma display device having barrier ribs | |
US7973477B2 (en) | Plasma display panel having a phosphor layer that is at least partly covered with a material higher in secondary electron emission and production method therefore | |
US7235924B2 (en) | Plasma display panel | |
EP0691671A1 (en) | Discharge display apparatus | |
JP2676487B2 (en) | Discharge display device | |
JP2008521173A (en) | Electric field-enhanced plasma display panel | |
US6255779B1 (en) | Color plasma display panel with bus electrode partially contacting a transparent electrode | |
JPH1196919A (en) | Gas electric discharge display panel | |
JP3943650B2 (en) | Display discharge tube | |
JP4212184B2 (en) | Plasma display device | |
JP2004079285A (en) | Electrode for displaying and display device | |
JP3428463B2 (en) | Plasma display panel, method of manufacturing the same, and display device using the same | |
JP2005249949A (en) | Method for driving plasma display panel | |
JP3427786B2 (en) | Plasma display panel and display device using the same | |
US6605897B1 (en) | Plasma display panel and its driving method | |
JP2004205655A (en) | Plasma display device and its driving method | |
JP3144987B2 (en) | Gas discharge display | |
JP4198155B2 (en) | Arc tube array type display device and driving method thereof | |
JP3644789B2 (en) | Plasma display panel and driving method thereof | |
JP3272335B2 (en) | Plasma display panel | |
JP4205281B2 (en) | Plasma display device | |
JP3182280B2 (en) | AC surface discharge type plasma display panel and driving method thereof | |
JP4109144B2 (en) | Plasma display panel | |
JP2004087356A (en) | Plasma display panel and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |