JP2004071895A

JP2004071895A - Mold for forming conductive layer and its manufacturing method

Info

Publication number: JP2004071895A
Application number: JP2002230338A
Authority: JP
Inventors: Akihiko Watanabe; 渡辺　秋彦; Toyoji Ohata; 大畑　豊治
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-08-07
Filing date: 2002-08-07
Publication date: 2004-03-04

Abstract

PROBLEM TO BE SOLVED: To provide a mold for forming a conductive layer and its manufacturing method for restricting the occurrence of a pollution in a production process of a flat panel display, etc. and of materializing a wiring with the high accuracy and reliability at low costs at the small number of steps. SOLUTION: A recessed original form 9 corresponding to a given pattern is formed in a photoresist layer 8 arranged on a separating layer 7 of a substrate 6, and after a mold material layer 2A is filled in this original form 9, the back of the mold material layer 2A is flattened. After this flattened plane is joined to a backing 5, the separating layer 7 and the photoresist layer 8 are removed, thereby constituting a stamper 1 in which a projected molding part 2 is integrated with the backing 5 with a good mechanical strength. Thus, the projected molding part with the high accuracy is formed and a stamping is performed by using this stamper 1, so that a wiring pattern or the like can easily be formed. Therefore, a wiring step is simplified and it becomes possible to suppress the occurrence of the pollution due to waste chemical liquids, and reduce costs. COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、電子部品等を実装基板へ実装する際に好適な導電層形成用の型及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、発光ダイオード（ＬＥＤ）をマトリクス状に配列してフラットパネルディスプレイに組み上げる場合には、単体のＬＥＤパッケージを配列することが行われている。
【０００３】
このようなＬＥＤパッケージはウェーハに形成したＬＥＤチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続してＬＥＤディスプレイを作製することにより、一般的に高価なＬＥＤを１枚のウェーハから数多く製造することができ、ＬＥＤを用いたディスプレイを低コストにできる。即ち、ＬＥＤチップの大きさを従来約３００μｍ角のものを数十μｍ角のＬＥＤチップにして、それを接続してフラットパネルディスプレイを製造すればフラットパネルディスプレイの価格を下げることができる。
【０００４】
このような微小なＬＥＤチップを基板上に配列させる場合、１つ１つの素子を把持し、それを所要の位置に並べることは技術的に容易ではない。例えば、数十μｍ角のＬＥＤチップを把持できるような極めて特殊な治具が必要になり、また、そのような小さな数十μｍ角のＬＥＤチップに対する配線も技術的に精度良く行うことが難しい。そのため各数十μｍ角のＬＥＤチップを樹脂パッケージに封止し、その樹脂パッケージごと取り扱うことにより、実装精度を向上させようとする技術が提案されている（特願２０００−３９６２２５号の明細書及び図面など）。即ち樹脂パッケージ単位で取り扱うことにより、容易に樹脂パッケージを転写したり、把持したり、配線を施したりすることができ、その実装精度も高めることが可能である。
【０００５】
このようなＬＥＤチップを樹脂パッケージ内に配置し、その樹脂パッケージをマトリクス状に配列させることにより、樹脂パッケージを透過したＬＥＤからの光によるＬＥＤディスプレイが構成される。
【０００６】
このような樹脂パッケージ等の実装基板への実装は、例えば図１２のように行われる。即ち、図１２はこの実装プロセスの１例を示す概略図である。
【０００７】
まず、図１２（ａ）に示すように、個々の樹脂パッケージ３５内のＬＥＤチップには、所要の信号線などを配線する必要があり、そのような配線の形成は樹脂パッケージ３５を基板３３上に下層配線３４と共に配列してから、図１２（ｂ）に示すように、これらの上方全面を樹脂層３６で被覆される。
【０００８】
次いで、図１２（ｃ）に示すように、フォトリソグラフィ技術又はレーザビームなどによって、下層配線３４を取り出すためのコンタクトホール３８や樹脂パッケージ３５のパッド３５ａに接続するためのビアホール３９を樹脂層３６に形成し、図１２（ｄ）に示すように、全面にニッケル等による金属薄膜４０が形成される。
【０００９】
次いで、図１２（ｅ）に示すように、必要に応じてその金属薄膜４０の上面を平坦化した後に、所定のパターンにフォトリソグラフィ技術を用いて配線４１ａ及び４１ｂに加工する。この配線の加工の際には、フォトレジスト膜（図示省略）をマスクとするエッチングが用いられ、所要の微細加工が行われる。
【００１０】
【発明が解決しようとする課題】
ところで、ＬＥＤを用いたフラットパネルディスプレイの製造においては、高画素密度の画面を構成するために、共通基板上にマトリックス状に配した素子に接続する多数の配線が組み込まれるため、ばらつきのない確実な配線が必要である。従って、実装基板への素子の実装工程では、高密度な配線を高精度に形成することが要求されている。
【００１１】
ところが、このようなＬＥＤチップを内部に配したパッケージを実装基板に実装する場合、これらを被覆する樹脂層に形成されるビアホールなどの深さは、樹脂パッケージ上の電極パッドを覆う樹脂層に対して形成するビアホールと、実装基板上に形成された配線層を取り出すためのビアホールとでは、その深さが異なることになり、異なる深さのビアホールに同程度の接続用の金属薄膜を形成し、かつ十分な接続を図ることは容易でない。
【００１２】
また、フォトレジスト膜をマスクとするエッチングでは、フォトレジストの塗布、選択露光、エッチング、フォトレジストの除去などの工程が必要なため、コスト低減のためにはその工程数の削減も重要な課題である。
【００１３】
また、ＬＥＤを用いたフラットパネルディスプレイの配線工程は、従来のプリント配線基板等の技術を応用し、フォトレジストを用いたパターニングや化学エッチング等により行ってきたが、これら技術では多くの化学薬品を使用するため、そのためのコストを伴うと共に、有害廃液も発生する。
【００１４】
一方、微細配線幅を持つプリント配線基板の製造にスタンパを用いることが、特開２００１−３４７５２９号により提起されている。しかしこのスタンパは、上記のような高密度、高精度の配線を形成する場合には、これに応じて凹凸の幅が微細化して機械的強度が不十分となる。
【００１５】
この場合、強度を保持しつつ凹凸の幅を微細化するためには、スタンパ型材として析出させるめっき皮膜の膜厚を十分に厚くする必要があるが、これによってめっき皮膜の凹凸が増大し、スタンパの裏面平坦性が損なわれ、スタンパによる転写パターンの精度が得られないことがある。また、めっき皮膜の膜厚増大に伴い、膜の内部応力が増大し、これがスタンパの平坦性を悪化させ、パターンの局部的なひずみも発生させる原因となる。さらに、めっき皮膜の厚膜化はコストアップを伴う。
【００１６】
そこで本発明の目的は、フラットパネルディスプレイ等の製造プロセスにおいて公害の発生等を抑制しつつ、少ない工程数で高精度かつ確実に導電層を形成することが可能な導電層形成用の型、及びその製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
即ち、本発明は、所定パターンの導電層を形成するための型であって、前記所定パターンに対応したパターンを有するパターン構成部と、前記パターン構成部の平坦化された背面に接合された支持体とによって構成された、導電層形成用の型（以下、本発明の導電層形成用の型と称する。）に係るものである。
【００１８】
本発明の導電層形成用の型によれば、所定パターンに対応したパターンを有するパターン構成部が、平坦化されたその背面にて支持体に接合されているので、パターン構成部の背面が平坦化されていることにより、支持体の接合面にパターン構成部が均一に接合されて強固に一体化される。従って、型の機械的強度が大きくなり、パターン構成部のパターン形状が微細化しても変形し難くなり、耐久性が向上するため、所定パターンを高精度に転写することができる。その結果、配線等の如き導電層を形成する際に、この型を用いて所定パターンを導電層形成面に転写し、この転写パターンに導電材料を配することにより高精度な導電層を形成できると共に、所定パターン形成の工程が簡素化されかつ薬品等を併用する必要もないため、コスト低減が可能になることに加え、公害の発生が抑制されたプロセスを確立できる。
【００１９】
また、本発明は所定パターンの導電層を形成するための型を製造する方法において、
転写層を配する工程と、
前記所定パターンに対応した凹状パターンを前記転写層に形成する工程と、
前記凹状パターンを含む前記転写層上に型構成材料層を被着する工程と、
前記型構成材料層の表面を研磨して平坦化する工程と、
前記平坦化された表面に支持体を接合する工程と、
前記転写層を除去して、前記支持体と一体化された前記型構成材料層からな
る型を作製する工程と
を有することを特徴とする、導電層形成用の型の製造方法（以下、本発明の製造方法と称する。）に係るものである。
【００２０】
本発明の製造方法によれば、形成されるべき導電層のパターンに対応した凹状パターンを転写層に形成し、この転写層上に型構成材料層を被着するので、凹状パターンに対応した高精度な凸状パターンを型構成材料層に形成することができる上に、この型構成材料層の表面を平坦化し、その平坦化面に支持体を接合後に転写層を除去しているので、支持体と一体化した凸状の型の機械的強度を大きくし、パターン形状が微細化しても変形し難くなって耐久性が向上し、所定パターンを高精度に転写が可能な導電層形成用の型を再現性良く製造することができる。
【００２１】
【発明の実施の形態】
以下、本発明の好ましい実施の形態を説明する。
【００２２】
上記した本発明の導電層形成用の型及び製造方法においては、前記パターン構成部が前記所定パターンに応じた凹状又は凸状のパターン面を有していることが望ましい。
【００２３】
そして、微細な凸状パターンの機械的強度を向上させ、耐久性を持たせるためには、凸状パターン部間がその基底部において互いに連結され、この基底部の背面が研磨によって平坦化されて前記支持体に接合されていることが望ましく、これにより、凸状パターン部を単層配線の形成に用いることができる。
【００２４】
また、前記凸状パターン部が第１パターン部とこれより広い第２パターン部との積層体からなっていてもよく、これにより積層構造における層間接続用導電パターンの形成に用いることができる。
【００２５】
そして、これらのパターンを形成する場合、前記転写面に前記所定パターンに応じた凹状パターンを形成し、この凹状パターンに前記型構成材料層を埋め込むことによって、前記転写層の除去後に、前記凹状パターンに対応した凸状パターンを前記型構成材料層に形成することが、精度の高い凸状パターンを形成し易い点で望ましい。
【００２６】
そして、第１パターン部のみからなる単層配線用の場合は、基体上に剥離層を形成し、この上に前記転写層としてのフォトレジスト層を配し、このフォトレジスト層の露光及び現像により前記凹状パターンを形成した後に、前記凹状パターンを含む前記フォトレジスト層上に前記型構成材料層をめっきで被着させ、この型構成材料層の表面を研磨して前記平坦化された表面を形成し、この平坦化面に前記支持体を接合後、前記フォトレジスト層と共に前記剥離層及び前記基体を除去する工程を経て型を作製することが望ましい。
【００２７】
また、第１パターン部とこれより広い第２パターンとで構成する積層用の場合は、基体上に剥離層を形成し、この上に転写層としての第１のフォトレジスト層を配し、この第１のフォトレジスト層の露光及び現像により凹状パターンを形成した後に、前記凹状パターンを含む前記第１のフォトレジスト層上に第１の型構成材料層をめっきで被着させ、この第１の型構成材料層の表面を研磨して平坦化された表面を形成し、この平坦化面上に第２のフォトレジスト層を配し、このフォトレジスト層の露光及び現像によって前記第１の型構成材料層を底部に露出させた凹状パターンを形成し、この凹状パターンを含む前記第２のフォトレジスト層上に第２の型構成材料層をめっきで被着させ、この第２の型構成材料層の表面を研磨して平坦化された表面を形成し、この平坦化面に前記支持体を接合後、前記第１及び第２のフォトレジスト層と共に前記剥離層及び前記基体を除去する工程を経て型を作製することが望ましい。
【００２８】
また、３層以上の多層構造用の型を形成することも可能であり、この場合は、前記第２のフォトレジスト層の形成以降、前記第２の型構成材料層の表面研磨までの工程を少なくとも１回（具体的には層数に対応する回数）行うことが望ましい。
【００２９】
そして、形成された導電層形成用の型は、前記支持体に対し接着剤によって前記パターン構成部が接合されていることが、パターン構成部の強度が高められてパターンを変形し難くし、耐久性を持たせられる点で望ましい。
【００３０】
また、このような型は、例えば電子部品等を実装する際に、実装基体上に設けられた絶縁層に凹部を形成して前記導電パターンを形成するために用いるものであり、前記絶縁層に前記パターン面を押し付けて前記凹部を形成するために用いることにより、接続孔や配線溝等の形成を容易に行うことができ、配線の如き導電層の形成工程を簡素化できる点で望ましい。
【００３１】
そして、前記剥離層を剥離液で溶解可能な材料により形成することが、剥離剤等を用いて物理的に剥離層を剥離することに比べて、形成されたパターンへのダメージを低減できる点で望ましい。
【００３２】
また、前記フォトレジスト層をフォトリソグラフィ又はレーザにより加工して、前記凹状パターンを形成することが望ましい。
【００３３】
また、前記平坦化の処理をケミカルメカニカルポリッシング（ＣＭＰ）により行うことが、高精度に平坦化できる点で望ましい。
【００３４】
上記により、フラットパネルディスプレイにおいて、実装基板上に実装される少なくとも発光素子の絶縁被覆層、若しくは素子駆動用の配線を形成する層間絶縁層に対して、配線又は層間接続パターンを形成するための好適な導電層形成用の型を構成することができる。
【００３５】
次に、本発明の好ましい実施の形態を図面参照下で具体的に説明する。
【００３６】
実施の形態１
本実施の形態は、第１パターン部のみで構成する単層配線用の導電層形成用の型（以下、単に型と称することがある。）に関するものであり、図１及び図２によりその概略の製造プロセスを説明する。
【００３７】
まず、図１（ａ）に示すように、例えばガラス等のように耐薬品性が優れ、高平坦な基板６上に、有機溶剤等の剥離液に可溶な剥離層（樹脂層）７をスピンコート等の塗布、或いはフィルム状であればラミネート等により形成させておく。但し、後述の転写層が基板６から容易に剥離可能な材料であれば、この剥離層７は設けなくてもよい。
【００３８】
次いで図１（ｂ）に示すように、剥離層７上に転写層としてフォトレジスト層８を形成する。この転写層は、例えば樹脂フィルムをラミネート、或いはスピンコート等の塗布により形成してもよい。
【００３９】
次いで図１（ｃ）に示すように、フォトレジスト層８をレーザ加工又は露光、現像によりパターニングし、配線パターンと等価な凹状パターン９からなる原型を形成する。
【００４０】
次いで図１（ｄ）に示すように、凹状の原型９を含むフォトレジスト層８上にスパッタリング等によりメタルコート（図示せず）を施した後に、ニッケル（Ｎｉ）等の金属の電気めっきにより、配線溝パターンの原型９に型構成材料層としての金属を充填して埋め込み、基底部２ｂが連結された型材層２Ａを形成する。このめっきによる凹状の原型９への埋め込みは、下地の金属を無電解めっき後に、Ｎｉ等を電解めっきで被着することにより行ってもよい。
【００４１】
型材層２Ａの表面（背面）２ｃは、上記凹状パターンの存在によって概して平坦ではなく、そのままでは支持体への接合は不良となり易いので、型材層２Ａの背面２ｃを支持体に良好に接合するために、図２（ｅ）に示すように、例えば研磨機１２によるＣＭＰ（ケミカルメカニカルポリッシング）等のポリッシング、或いはラッピングやグラインディング等により、平坦化処理を行う。
【００４２】
このように型材層２Ａの背面２ｃを平坦化処理することにより、後述の支持体の接合力が十分となり、かつ型材層２Ａのパターン面の面精度が向上し、絶縁層への型押し成型時のパターン精度が向上する。
【００４３】
次いで図２（ｆ）に示すように、型材層２Ａを支持するための支持体５に、型材層２Ａの平坦な背面２ｃを貼り付ける。この場合、支持体５は高平坦な基板、例えば金属板又はガラス基板等を用い、支持体５又は型材層２Ａの背面に接着剤４を塗布し、両者を貼り合わせる。これにより、型材層２Ａの背面が支持体５によって裏打ちされ、接合状態が良好であり、機械的強度が向上する。
【００４４】
次いで図２（ｇ）に示すように、支持体５に貼り付けた型材層２Ａからフォトレジスト８を剥離する。この剥離は、フォトレジスト層８と型材層２Ａとの界面の密着性が低い場合は、基板６と支持体５とを物理的に引き剥がして行うが、両層の密着性が強い場合は、有機溶剤等の剥離液に浸漬し、剥離層７及びフォトレジスト層８を除去することにより行う。剥離層７とフォトレジスト層８の除去後は、必要に応じて洗浄、乾燥を行う。この剥離後は型材層２Ａの基底部２ｂが連結部として機能する。
【００４５】
このように、型材層２Ａとフォトレジスト層８との剥離を剥離液により化学的に溶解させて行えば、離型剤などを用いた物理的な剥離に比べて、剥離ダメージを低減させることができる。後述する実施の形態２も同様である。
【００４６】
これにより、パターン構成部として、単層配線用の第１パターンの凸状成型部２の基底部が連結され、この連結部２ｂの平坦な背面が接着剤４により支持体５に接着固定され、機械的強度、耐久性、安定性及び面精度に優れたスタンパ１を作製することができる。
【００４７】
そして、例えばＬＥＤ素子またはトランジスタ等を被着した絶縁層（モールド樹脂）に、本実施の形態のスタンパ１を押し付け、その絶縁層を配線パターンに凹凸成型することにより、配線の如き導電層を形成する低コストなプロセスを確立することが可能となる。後述する実施の形態２も同様である。
【００４８】
図３及び図４の概略図により、実施の形態１の方式のスタンパ１Ａを用いた実装時の配線形成の一例を説明する。
【００４９】
この例では、図３（ａ）に示すように、第１パターンの凸状成型部２は、例えば下層配線１４の取り出しのための接続孔用の成型部２ａ、又はＩＣチップ１５の電極１５ａとの接続孔用の成形部２ａ’等の如く、突出量の異なる成型部を有するスタンパ１Ａとして構成されている。
【００５０】
そして、図３（ａ）に示すように、実装基板１６上に下層配線１４及びこれに隣接配置された電子部品（例えばＩＣチップ）１５が絶縁性樹脂層１３で被覆された状態で、下層配線１４及び電子部品１５のパッド１５ａの位置に対応するように、成型部２ａ及び成型部２ａ’が設けられたスタンパ１Ａを上方に配置する。
【００５１】
次いで図３（ｂ）に示すように、樹脂層１３が硬化する前にスタンパ１Ａを押し当て、各成型部２ａ、２ａ’を樹脂層１３に圧入する。これによって、成型部２ａは下層配線１４に当接し、成型部２ａ’は電子部品１５の電極１５ａに当接する。
【００５２】
次いで図３（ｃ）に示すように、スタンパ１Ａを上方に移動させて樹脂層１３から分離することにより、成型部２ａによって下層配線１４との接続孔１７を形成し、成型部２ａ’によって電極１５ａとの接続孔１８も同時に形成する。
【００５３】
次いで図４（ｄ）に示すように、それぞれの接続孔１７、１８の底部をエッチングすることにより、下層配線１４及び電極１５ａ上に残っている樹脂を除去する。
【００５４】
次いで図４（ｅ）に示すように、めっき又はスパッタによりＮｉ等のメタルコートを施した後に、Ｃｕめっき等により配線材料層２０を被着する。
【００５５】
次いで図４（ｆ）に示すように、配線材料層２０の上面を平坦化処理後に、フォトリソグラフィ等によってパターニングすることにより、例えばＩＣチップ１５の電極１５ａと一方の下層配線１４とが接続された配線２１ａ、及び他方の下層配線１４から取り出された引き回し用等の配線２１ｂを形成する。
【００５６】
上記したように、本実施の形態によれば、配線パターンに対応した高精度のパターンを有する成型部２が、平坦化されたその背面にて支持体５に接着剤４で接合されているので、支持体５の接合面に均一に接合されて強固に一体化される。従って、型の機械的強度が大きくなり、パターン構成部のパターン形状が微細化しても変形し難くなり、耐久性、安定性及び面精度が向上するため、所定パターンを高精度に転写することができる。その結果、配線を高精度に形成できると共に、従来のようなフォトリソグラフィ技術やレーザビーム等による複雑な工程を用いることなく、１回の型押しによって所定パターンを形成できるため、材料費等の削減及び薬品の廃液等による公害が抑制される。
【００５７】
実施の形態２
本実施の形態は、第１パターンの成型部の基底部が第２パターンの成型部に連結された積層用の導電層形成用の型に関するものであり、図５〜図７によりその概略の製造プロセスを説明する。
【００５８】
まず、図５（ａ）〜（ｄ）に示す第１パターンの成型部の工程は、図１（ａ）〜（ｄ）に示した実施の形態１の工程と同様であるので説明は省略する。
【００５９】
しかし、これに続く本実施の形態のプロセスは、図６（ｅ）に示すように、型材層２Ａの連結部２ｂが完全に除去されるまで、表面２ｃを研磨機１２によるＣＭＰ等で研磨する。
【００６０】
図６（ｆ）はその研磨後の状態を示す。次いで図６（ｇ）に示すように、上記の如く研磨した面に、第２パターンを形成するための第２のフォトレジスト層２３を形成する。この場合も、第２の転写層としてのフォトレジスト層２３は、例えば樹脂フィルムのラミネート、或いはスピンコート等の塗布により形成してもよい。
【００６１】
次いで図６（ｈ）に示すように、レーザ加工又は露光、現像により、第２パターンである凹状パターン２５の原型を、第１パターンの凸状成型部２が露出するように形成する。
【００６２】
次いで図７（ｉ）に示すように、凹状パターン２５の原型を含む第２のフォトレジスト層２３上に、スパッタリング等によりメタルコートを施した後に、ニッケル等の金属を電気めっきにより被着させ、第２の型材層３Ａを形成する。この場合も、第２の型材層３Ａは、下地としての金属を無電解めっき後に、Ｎｉを電気めっきして形成してもよい。
【００６３】
次いで図７（ｊ）に示すように、第２の型材層３Ａの表面３ｃをＣＭＰ等によって研磨し、第２のフォトレジスト層２３の表面及び第２パターンの凸状成型部３が露出する位置まで研磨して平坦化する。このように型材層３Ａの表面の平坦化処理により、これを用いた型押し成型時のパターン精度が向上する。
【００６４】
但し、本実施の形態は、配線等の多層構造用として３層以上のパターンを形成することも可能であり、３層以上の成型部を作製する場合は、図７（ｊ）の工程後に、図６（ｇ）〜図７（ｊ）の工程をパターン形状に応じて繰り返す。
【００６５】
次いで図７（ｋ）に示すように、上記平坦化した面を接着剤４によって支持体５に接合して一体化させる。この一体化により、形成される成型部の背面が平坦な支持体５によって裏打ちされるため、十分な機械的強度と、耐久性、安定性及び面精度を具備させることができる。
【００６６】
次いで図７（ｌ）に示すように、支持体５に一体化した第１及び第２パターンの凸状成型部２、３からフォトレジスト層２３及び８を剥離する。この際、両者の密着性が強い場合は、有機溶剤等の剥離液に浸漬して、剥離層７と共にフォトレジスト層２３及び８及び基板６を除去する。但し、両者の密着性が低い場合は、物理的に引き剥すこともできる。剥離後は必要に応じて洗浄、乾燥を行う。
【００６７】
こうして、図７（ｌ）に示すように、パターン構成部として、第２パターンの凸状成型部３の先端に第１パターンの凸状成型部２が連設された多層（この例においては２層）用成型部１１を形成し、凸状成型部３の背面を接着剤４によって支持体５に接着固定し、十分な機械的強度と、耐久性、安定性及び面精度の高いスタンパ１０を作製する。
【００６８】
このような多層用構造の型によって、信号ライン、制御ライン及び出力ライン等の接続パターンが形成可能となり、フラットパネルディスプレイ等の多層配線パターンを１回の型押しにて形成可能になる。
【００６９】
図８及び図９の概略図により、実施の形態２のスタンパ１０を用いた実装時の配線形成の一例を説明する。
【００７０】
この例は、実施の形態２において、第１及び第２の凸状成型部２、３からなる多層用成型部１１が多数配列されたうちの一部を示している。
【００７１】
そして図８（ａ）に示すように、実装基板１６上には、例えば赤色ＬＥＤチップ２８Ｒ、緑色ＬＥＤチップ２９Ｇ及び青色ＬＥＤチップ３０Ｂの如き電子部品が、多層用成型部１１と対応する位置に配列され、これらが樹脂層１３によって被覆された工程後に、この上方にスタンパ１０を配置する。
【００７２】
次いで図８（ｂ）に示すように、樹脂層１３が硬化する前にスタンパ１０を押し当てることにより、各多層用成型部１１を樹脂層１３に圧入させる。これによって、第１パターンの凸状の各成型部２が各ＬＥＤチップ２８Ｒ、２９Ｇ、３０Ｂの電極２８ａ、２９ａ、３０ａに当接すると共に、第２パターンの凸状の成型部３も樹脂層１３に圧入される。
【００７３】
次いで図８（ｃ）に示すように、スタンパ１０を上方へ移動させて樹脂層１３から分離することにより、各ＬＥＤチップの電極２８ａ、２９ａ、３０ａとの接続孔１８を形成すると同時に、これらの接続孔１８に連続した配線溝１９を形成する。
【００７４】
次いで図９（ｄ）に示すように、各接続孔１８及び溝１９の底部をエッチングして、各電極２８ａ、２９ａ、３０ａ上の残留樹脂を除去する。
【００７５】
次いで図９（ｅ）に示すように、Ｎｉ等によるメタルコート（図示せず）を施した後に、Ｃｕめっき等により配線材料層３１を被着する。
【００７６】
次いで図９（ｆ）に示すように、配線材料層３１の上面をＣＭＰ等で平坦化することにより、この平坦化面に所定パターン（例えば、同色のＬＥＤチップ同士間等）の信号ラインや制御ライン等を、配線３２ａ、３２ｂ、３２ｃ−３３ａ、３３ｂ、３３ｃの積層により多層構造として形成する。
【００７７】
上記したように、本実施の形態によれば、多層構造の配線や接続孔パターンを、第１パターンの凸状成型部２及び第２パターンの凸状成型部３からなる多層用成型部１１が、凸状成型部３の平坦な背面にて接着剤により支持体５で裏打ちされるため、十分な強度と、耐久性、安定性及び面精度を具備するスタンパ１０を作製できる。このスタンパ１０により、多層配線用の第１及び第２パターンを同時に高精度に形成できると共に、実施の形態１と同様に、従来のようなフォトリソグラフィ技術又はレーザ等を用いる複雑な工程を用いることなく、１回の型押しによって所定パターンを形成できるため、フォトリソグラフィに用いる材料費等の削減及び薬品の廃液等による公害が抑制されると共に、配線工程の簡素化によってコスト低減することができる。
【００７８】
以下、上記した実施の形態１の具体例を図１０及び図１１により説明する。
【００７９】
図１０（ａ）は、電子部品の実装工程において、スタンパを用いて所定パターンを形成する前の工程、即ち、プレーナタイプ又は尖頭部を有し断面がピラミッド型のＬＥＤチップを樹脂封止した各樹脂パッケージ５７が、それぞれの製造プロセスを経て作製された後に、実装基板である配列用基板５８上に転写により配列された状態を示す。
【００８０】
この転写の際には、図示のような真空チャック部材５９が吸着治具として各樹脂パッケージ５７を搬送し、樹脂パッケージ５７を所定の位置に装着させる。配列用基板５８上にはシリコーン粘着材層６１が設けらており、そのシリコーン粘着材層６１の表面に、発光ダイオード４２を発光素子とする樹脂パッケージ５７等を取り付ける。シリコーン粘着材層６１の表面に樹脂パーケージ５７を圧着することにより、シリコーン粘着材層６１のタック性を利用した位置決めがなされる。
【００８１】
シリコーン粘着材層６１の表面に載せられる各樹脂パッケージ５７は、一種類のものとは限らず、多種類のパッケージをシリコーン粘着材層６１の表面に載せるようにすることができる。例えば、製造にかかる素子が画像表示装置を製造するためのものである場合、赤色発光ダイオード、青色発光ダイオード、緑色発光ダイオードの３色が用いられ、三種類の発光ダイオードをそれぞれ配列するように三種類の樹脂パッケージ５７が配列される。
【００８２】
図１０（ａ）では、樹脂パッケージ５７に隣接して、赤色発光ダイオード１００Ｒを内蔵した樹脂パッケージ５７Ｒが実装されている。樹脂パッケージ５７は１つ１つシリコーン粘着材層６１の表面に載せていくことも可能であるが、複数個まとめて転写するようにすることもできる。
【００８３】
次いで図１０（ｂ）に示すように、各樹脂パッケージ５７を含む粘着材６１上の全面に絶縁膜として、紫外線硬化型樹脂層、熱硬化型樹脂層又は熱硬化型樹脂層などの樹脂層６２を形成する。この樹脂層６２としては、例えばエポキシ樹脂、ポリイミド樹脂又はアクリル樹脂などを選ぶことができる。樹脂層６２は樹脂パッケージ５７を実質的に覆うような膜厚で形成され、この上方にスタンパ６３（上述のスタンパ１に相当：但し、支持体は図示省略）を配置する。
【００８４】
次いでこの樹脂層６２が硬化する前に、図１０（ｃ）に示すように、スタンパ６３を樹脂層６２に押し当てて圧入し、この樹脂層６２の表面に凹部６４ｓ、６４ｍ、６４ｄを１回の型押しによって同時に形成する。なお、この具体例においては、実施の形態１に示した支持体は図示省略しているが、このスタンパ６３は実施の形態１と同様に、所定パターンに対応して凸状の型を有するように形成されたものである。
【００８５】
また、この具体例では、樹脂層６２を先に形成し、それを型押しして凹部６４ｓ、６４ｍ及び６４ｄを形成するようにしているが、樹脂層６２の形成前に先にスタンパ６３を押し当て、スタンパ６３と配列用基板５８の間に形成された空間に樹脂を流し込んで固めるようにしてもよい。
【００８６】
次いで、凹部６４ｓ、６４ｍ、６４ｄを樹脂層６２に形成した後、配列用基板５８をシリコーン粘着材層６１の裏面から剥離し、図１１（ｄ）に示すように、シリコーン粘着材層６１の裏面に配線基板６５を貼り合わせる。
【００８７】
配線基板６５は、その表面に各発光ダイオードやダイオードの駆動回路などに対する電源線、接地線、信号線などの配線６６、６８が施された基板であり、配線６６はそれぞれ層間絶縁膜６７で被覆されている。配線６８は上側の配線層を微細加工して形成されたものであり、下層の配線６６とは層間絶縁膜６７によって絶縁されている。
【００８８】
配線基板６５をシリコーン粘着材層６１の裏面に貼り合わせた後、図１１（ｄ）に示すように、凹部６４ｓ、６４ｍ及び６４ｄを形成した樹脂層６２からスタンパ６３を分離する。
【００８９】
次いで図１１（ｅ）に示すように、スタンパ６３の離型後、凹部６４ｓ、６４ｍ、６４ｄの底部の樹脂層６２を除去する。この底部の樹脂層６２の除去は、例えばレーザアブレーションなどのレーザ加工や酸素プラズマなどを利用することができる。
【００９０】
底部の樹脂層６２の除去により、凹部６４ｓ、６４ｍ、６４ｄの底部には、電極取り出し部５２、５３、５４、５５や配線６６、６８の一部が露出する。特に、浅い凹部６４ｓ、中程度の凹部６４ｍは、電極取り出し部５２、５３、５４、５５に対応しており、樹脂パッケージ５７の熱可塑性樹脂層４４にビアホールを形成することにより、熱可塑性樹脂層４４内に埋設されていた電極取り出し部５２もその表面を露出させる。
【００９１】
このようにレーザアブレーションや酸素プラズマなどを利用して、電極取り出し部５２、５３、５４、５５の表面や配線６６、６８の表面の樹脂層６２を除去した後、図１１（ｆ）に示すように、凹凸を有する樹脂層６２の表面に例えばスパッタリング法によって配線用金属薄膜７０を形成する。
【００９２】
この配線用金属薄膜７０は例えばアルミニウム合金膜などからなり、ビアホールとしての凹部６４ｓ、凹部６４ｍ、凹部６４ｄの底部及び側壁部に金属薄膜が被着する。この段階では配線用金属薄膜７０は全面に形成されており、例えば、大きな凹部６４ｄの内面に被着した配線用金属薄膜７０の内側には凹部７０ｈが形成される。この凹部７０ｈやその他の部分は、樹脂などのスピンコート法などにより埋め込むことも可能である。
【００９３】
次いで図１１（ｇ）に示すように、配線用金属薄膜７０の全面を研磨することにより、配線用金属薄膜７０をパターニングすることができる。即ち、樹脂層６２の上面より上方の配線用金属薄膜７０は研磨によって除去し、その研磨面より下の凹部６４ｓ、６４ｍ、６４ｄ上に存在する配線用金属薄膜７０は残存させてよい。残存される配線用金属薄膜７０は、凹部６４ｓ、６４ｍ、６４ｄのビアホールの埋め込みと共に、樹脂層６２上で引き回される配線部分として使用することもできる。
【００９４】
凹部７０ｈなどを樹脂などで埋め込む場合には、これを研磨することにより、金属薄膜と樹脂が混在したほぼ平坦な面が形成される。従って、さらなる配線を多層に形成する場合に有利である。また、研磨のような機械的な研削手段を用いることで、エッチング液などを用いない加工が実現される。
【００９５】
また、特にこの具体例では、研磨時には、各素子は既に樹脂パッケージ５７、５７Ｒ内に埋設されていることから、このような機械的な研削や研磨によっても十分に装置を構成することができる。なお、具体例では、研磨によって配線パターンの形成が行われるが、エッチバックなどによっても配線パターンを形成することができる。
【００９６】
この具体例においては、研磨によって配線パターンを形成し、特にビアホールとして、三種類の深さの凹部６４ｓ、６４ｍ、６４ｄでも、同時にかつ精度良く形成することができ、段差があるため配線が容易でない樹脂パッケージ５７、５７Ｒに埋設された素子に対しても、確実な配線が可能である。
【００９７】
上記した各実施の形態は、本発明の技術的思想に基づいて変形が可能である。
【００９８】
例えば、実施の形態１における単層配線用のスタンパ１（１Ａ）は、基底部に連結部２ｂを形成して第１パターンの凸状成型部２（２ａ、２ａ’）を連結したが、基底部を拡径する等により分割型に形成することも可能である。
【００９９】
また、実施の形態２における多層配線用のスタンパ１０は、第１パターンの凸状成型部２と第２パターンの凸状成型部３からなる２層構造の型であるが、更に第３パターン等を有する３層以上の構造を有する型に形成することも可能であり、実施の形態１のように、基底部に連結部を設けることもできる。
【０１００】
また、各実施の形態の凸状成型部の形状やこの型材層として用いる材料は実施の形態以外の材料であってもよい。
【０１０１】
また、製造プロセスに用いる他の各部の材料も適宜であってよく、平坦化の方法及び製造プロセスも実施の形態に示した以外の適宜であってもよい。
【０１０２】
また、上記の具体例においては、素子として発光ダイオードの例について説明したが、使用される素子として、他の発光素子、液晶制御素子、光電変換素子、圧電素子、薄膜トランジスタ素子、薄膜ダイオード素子、抵抗素子、スイッチング素子、微小磁気素子、微小光学素子から選ばれた素子若しくはその部分であってもよい。また、電子部品としては発光ダイオードをアレイ状に配列させた画像表示装置について説明したが、これに限定されず、他の各種素子、電子機器についても本発明の型を適用できる。
【０１０３】
【発明の作用効果】
上述した如く、本発明の導電層形成用の型及びその製造方法によれば、所定パターンに対応したパターンを有するパターン構成部が、平坦化されたその背面にて支持体に接合されているので、パターン構成部の背面が平坦化されていることにより、支持体の接合面にパターン構成部が均一に接合されて強固に一体化される。従って、型の機械的強度が大きくなり、パターン構成部のパターン形状が微細化しても変形し難くなり、耐久性が向上するため、所定パターンを高精度に転写することができる。その結果、配線等の如き導電層を形成する際に、この型を用いて所定パターンを導電層形成面に転写し、この転写パターンに導電材料を配することにより高精度な導電層を形成できると共に、所定パターン形成の工程が簡素化されかつ薬品等を併用する必要もないため、コスト低減が可能になることに加え、公害の発生が抑制されたプロセスを確立できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるスタンパの製造プロセスを示す概略図である。
【図２】同、製造プロセスを示す概略図である。
【図３】同、実施の形態１によるスタンパを用いた配線プロセスの一例を示す概略図である。
【図４】同、配線プロセスを示す概略図である。
【図５】同、実施の形態２によるスタンパの製造プロセスを示す概略図である。
【図６】同、製造プロセスを示す概略図である。
【図７】同、製造プロセスを示す概略図である。
【図８】同、実施の形態２方式のスタンパを用いた配線プロセスの一例を示す概略図である。
【図９】同、配線プロセスを示す概略図である。
【図１０】同、実施の形態１によるスタンパを用いた実装プロセスを示す概略図である。
【図１１】同、実装プロセスを示す概略図である。
【図１２】従来例による実装プロセスを示す概略図である。
【符号の説明】
１、１Ａ、１０…スタンパ、２Ａ、３Ａ…型材層、
２、２ａ、２ａ’…第１パターンの凸状成型部、２ｂ…連結部（基底部）、
２ｃ、３ｃ…背面（又は表面）、３…第２パターンの凸状成型部、４…接着剤、
５…支持体、６…基板、７…剥離層、８、２３…フォトレジスト層、
９、９Ａ…第１パターンの凹状原型、１１…多層用成型部、１２…研磨機、
１３…樹脂層、１４…下層配線、１５…ＩＣチップ（電子部品）、
１５ａ…電極、１６…実装基板、１７…接続孔、１８…ビアホール、
１９…配線溝、２０、３１…配線層（めっき膜）、
２１ａ、２１ｂ、３２ａ〜３２ｃ、３３ａ〜３３ｃ…配線、
２５…第２パターンの凹状原型、２８Ｒ、２９Ｇ、３０Ｂ…ＬＥＤチップ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a mold for forming a conductive layer suitable for mounting an electronic component or the like on a mounting substrate, and a method for manufacturing the same.
[0002]
[Prior art]
Conventionally, when light emitting diodes (LEDs) are arranged in a matrix and assembled into a flat panel display, a single LED package is arranged.
[0003]
In such an LED package, an LED chip formed on a wafer is taken out after dicing, and individually connected to an external electrode by wire bonding or bump connection using a flip chip to produce an LED display. A large number of wafers can be manufactured, and a display using LEDs can be made at low cost. That is, if the size of the LED chip of about 300 μm square is changed to an LED chip of several tens μm square and connected to manufacture a flat panel display, the price of the flat panel display can be reduced.
[0004]
When arranging such minute LED chips on a substrate, it is not technically easy to grip each element and arrange it at a required position. For example, a very special jig that can hold an LED chip of several tens of μm square is required, and it is difficult to technically perform wiring for such a small LED chip of several tens of μm square. Therefore, there has been proposed a technique for encapsulating each tens of μm square LED chip in a resin package and handling the resin package together to improve the mounting accuracy (the specification of Japanese Patent Application No. 2000-396225 and Drawings). That is, by handling each resin package, the resin package can be easily transferred, gripped, or wired, and its mounting accuracy can be increased.
[0005]
By arranging such LED chips in a resin package and arranging the resin packages in a matrix, an LED display using light from the LED that has passed through the resin package is configured.
[0006]
Such mounting on a mounting substrate such as a resin package is performed as shown in FIG. 12, for example. That is, FIG. 12 is a schematic diagram showing an example of this mounting process.
[0007]
First, as shown in FIG. 12A, it is necessary to wire a required signal line or the like to the LED chip in each resin package 35. The formation of such wiring is performed by placing the resin package 35 on the substrate 33. After being arranged together with the lower layer wiring 34, the entire upper surface thereof is covered with a resin layer 36 as shown in FIG.
[0008]
Next, as shown in FIG. 12C, a contact hole 38 for taking out the lower layer wiring 34 and a via hole 39 for connecting to the pad 35a of the resin package 35 are formed in the resin layer 36 by a photolithography technique or a laser beam. Then, as shown in FIG. 12D, a metal thin film 40 made of nickel or the like is formed on the entire surface.
[0009]
Next, as shown in FIG. 12E, the upper surface of the metal thin film 40 is planarized as necessary, and then processed into wirings 41a and 41b using a photolithography technique in a predetermined pattern. At the time of processing the wiring, etching using a photoresist film (not shown) as a mask is used, and required fine processing is performed.
[0010]
[Problems to be solved by the invention]
By the way, in the manufacture of flat panel displays using LEDs, in order to construct a high pixel density screen, a large number of wirings connected to elements arranged in a matrix on a common substrate are incorporated, so there is no variation. Wiring is necessary. Therefore, in the process of mounting elements on the mounting substrate, it is required to form high-density wiring with high accuracy.
[0011]
However, when mounting a package in which such LED chips are arranged on a mounting substrate, the depth of a via hole or the like formed in the resin layer that covers them is larger than the resin layer covering the electrode pad on the resin package. The via hole to be formed and the via hole for taking out the wiring layer formed on the mounting substrate have different depths, and a metal thin film for the same degree of connection is formed in the via hole of different depth, And it is not easy to achieve sufficient connection.
[0012]
Etching using a photoresist film as a mask requires steps such as photoresist application, selective exposure, etching, and photoresist removal, so reducing the number of steps is also an important issue for cost reduction. is there.
[0013]
In addition, the wiring process of flat panel displays using LEDs has been performed by patterning and chemical etching using photoresist, applying conventional techniques such as printed wiring boards. In order to use it, the cost for that is accompanied, and harmful waste liquid is also generated.
[0014]
On the other hand, Japanese Patent Laid-Open No. 2001-347529 proposes using a stamper for manufacturing a printed wiring board having a fine wiring width. However, in the case of forming a high-density and high-accuracy wiring as described above, the stamper has a fine unevenness corresponding thereto, resulting in insufficient mechanical strength.
[0015]
In this case, in order to reduce the width of the unevenness while maintaining the strength, it is necessary to sufficiently increase the thickness of the plating film deposited as the stamper mold material. In some cases, the flatness of the back surface of the sheet is impaired, and the accuracy of the transfer pattern by the stamper cannot be obtained. Further, as the thickness of the plating film increases, the internal stress of the film increases, which deteriorates the flatness of the stamper and causes local distortion of the pattern. Furthermore, increasing the thickness of the plating film involves an increase in cost.
[0016]
Therefore, an object of the present invention is to provide a conductive layer forming mold capable of forming a conductive layer with high precision and reliability with a small number of steps, while suppressing the occurrence of pollution in a manufacturing process of a flat panel display and the like, and It is in providing the manufacturing method.
[0017]
[Means for Solving the Problems]
That is, the present invention is a mold for forming a conductive layer having a predetermined pattern, and a pattern component having a pattern corresponding to the predetermined pattern and a support bonded to the flattened back surface of the pattern component. The present invention relates to a mold for forming a conductive layer (hereinafter referred to as a mold for forming a conductive layer of the present invention).
[0018]
According to the mold for forming a conductive layer of the present invention, the pattern constituent part having a pattern corresponding to the predetermined pattern is joined to the support at the flattened back face, so that the back face of the pattern constituent part is flat. As a result, the pattern constituent parts are uniformly joined to the joint surface of the support and firmly integrated. Therefore, the mechanical strength of the mold is increased, and even if the pattern shape of the pattern constituent portion is miniaturized, it is difficult to be deformed and the durability is improved. Therefore, the predetermined pattern can be transferred with high accuracy. As a result, when a conductive layer such as a wiring is formed, a high-precision conductive layer can be formed by transferring a predetermined pattern to the conductive layer forming surface using this mold and arranging a conductive material on the transfer pattern. At the same time, the process of forming the predetermined pattern is simplified, and it is not necessary to use chemicals or the like. In addition to reducing costs, it is possible to establish a process in which pollution is suppressed.
[0019]
The present invention also relates to a method for manufacturing a mold for forming a conductive layer having a predetermined pattern.
A step of arranging a transfer layer;
Forming a concave pattern corresponding to the predetermined pattern in the transfer layer;
Depositing a mold constituent material layer on the transfer layer including the concave pattern;
Polishing and flattening the surface of the mold constituent material layer;
Bonding a support to the planarized surface;
The transfer layer is removed, and the mold constituent material layer integrated with the support is used.
A process for producing a mold
The present invention relates to a method for producing a mold for forming a conductive layer (hereinafter referred to as a production method of the present invention).
[0020]
According to the manufacturing method of the present invention, a concave pattern corresponding to the pattern of the conductive layer to be formed is formed on the transfer layer, and the mold constituent material layer is deposited on the transfer layer. In addition to being able to form an accurate convex pattern on the mold component material layer, the surface of this mold component material layer is flattened, and the transfer layer is removed after bonding the support to the flattened surface. Increases the mechanical strength of the convex mold integrated with the body, makes it difficult to deform even if the pattern shape is miniaturized, improves durability, and for conductive layer formation that can transfer a predetermined pattern with high precision The mold can be manufactured with good reproducibility.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described.
[0022]
In the above-described mold and method for forming a conductive layer of the present invention, it is desirable that the pattern component has a concave or convex pattern surface corresponding to the predetermined pattern.
[0023]
In order to improve the mechanical strength of the fine convex pattern and to have durability, the convex pattern portions are connected to each other at the base portion, and the back surface of the base portion is flattened by polishing. It is desirable to be bonded to the support, and thus the convex pattern portion can be used for forming a single layer wiring.
[0024]
Further, the convex pattern portion may be formed of a laminate of a first pattern portion and a second pattern portion wider than the first pattern portion, and can be used for forming a conductive pattern for interlayer connection in a laminate structure.
[0025]
When these patterns are formed, a concave pattern corresponding to the predetermined pattern is formed on the transfer surface, and the mold constituent material layer is embedded in the concave pattern, so that the concave pattern is removed after the transfer layer is removed. It is desirable that a convex pattern corresponding to the above is formed on the mold constituent material layer in terms of easy formation of a highly accurate convex pattern.
[0026]
In the case of a single-layer wiring consisting of only the first pattern portion, a release layer is formed on the substrate, a photoresist layer as the transfer layer is disposed thereon, and exposure and development of this photoresist layer are performed. After forming the concave pattern, the mold constituent material layer is deposited on the photoresist layer including the concave pattern by plating, and the surface of the mold constituent material layer is polished to form the planarized surface. Then, after bonding the support to the planarized surface, it is desirable to produce a mold through a step of removing the release layer and the substrate together with the photoresist layer.
[0027]
Further, in the case of a laminate composed of a first pattern portion and a second pattern wider than this, a release layer is formed on the substrate, and a first photoresist layer as a transfer layer is disposed thereon, and this After forming a concave pattern by exposure and development of the first photoresist layer, a first mold constituent material layer is deposited on the first photoresist layer including the concave pattern by plating, and this first pattern is formed. The surface of the mold constituent material layer is polished to form a flattened surface, a second photoresist layer is disposed on the flattened surface, and the first mold constituent is formed by exposing and developing the photoresist layer. A concave pattern with the material layer exposed at the bottom is formed, and a second mold constituent material layer is deposited on the second photoresist layer including the concave pattern by plating, and this second mold constituent material layer The surface is polished and flattened To form a surface, after bonding the support to the flattened surfaces, it is desirable to make the mold through removing the release layer and the substrate together with the first and second photoresist layers.
[0028]
It is also possible to form a mold for a multilayer structure of three or more layers. In this case, the steps from the formation of the second photoresist layer to the surface polishing of the second mold constituent material layer are performed. It is desirable to perform at least once (specifically, the number corresponding to the number of layers).
[0029]
And, in the formed conductive layer forming mold, the pattern constituent part is bonded to the support by an adhesive, so that the strength of the pattern constituent part is increased and the pattern is difficult to be deformed and is durable. It is desirable in that it has a sex.
[0030]
In addition, such a mold is used for forming the conductive pattern by forming a recess in an insulating layer provided on a mounting substrate, for example, when mounting an electronic component or the like. By using it to press the pattern surface to form the concave portion, it is desirable in that a connection hole, a wiring groove and the like can be easily formed, and a process for forming a conductive layer such as a wiring can be simplified.
[0031]
And, forming the release layer with a material that can be dissolved in a release solution can reduce damage to the formed pattern compared to physically peeling the release layer using a release agent or the like. desirable.
[0032]
The photoresist layer is preferably processed by photolithography or laser to form the concave pattern.
[0033]
Further, it is desirable that the flattening process is performed by chemical mechanical polishing (CMP) in that the flattening can be performed with high accuracy.
[0034]
As described above, in a flat panel display, suitable for forming a wiring or an interlayer connection pattern on at least an insulating coating layer of a light emitting element mounted on a mounting substrate or an interlayer insulating layer for forming a wiring for driving an element. A mold for forming a conductive layer can be formed.
[0035]
Next, a preferred embodiment of the present invention will be specifically described with reference to the drawings.
[0036]
Embodiment 1
The present embodiment relates to a conductive layer forming mold (hereinafter, simply referred to as a mold) for a single-layer wiring constituted only by the first pattern portion, and its outline is shown in FIGS. The manufacturing process will be described.
[0037]
First, as shown in FIG. 1A, a release layer (resin layer) 7 having excellent chemical resistance such as glass and being soluble in a release liquid such as an organic solvent is provided on a highly flat substrate 6. It is formed by application such as spin coating or by lamination if it is a film. However, if the transfer layer described later is a material that can be easily peeled off from the substrate 6, the peeling layer 7 may not be provided.
[0038]
Next, as shown in FIG. 1B, a photoresist layer 8 is formed on the release layer 7 as a transfer layer. This transfer layer may be formed, for example, by laminating a resin film or applying such as spin coating.
[0039]
Next, as shown in FIG. 1C, the photoresist layer 8 is patterned by laser processing, exposure, and development to form a master pattern including a concave pattern 9 equivalent to a wiring pattern.
[0040]
Next, as shown in FIG. 1 (d), after applying a metal coat (not shown) by sputtering or the like on the photoresist layer 8 including the concave pattern 9, electroplating of a metal such as nickel (Ni) is performed. A metal layer 2A is filled and filled in the wiring groove pattern master 9 to form a mold material layer 2A in which the base portion 2b is connected. The embedding in the concave pattern 9 by plating may be performed by depositing Ni or the like by electroplating after electroless plating of the underlying metal.
[0041]
The surface (back surface) 2c of the mold material layer 2A is not generally flat due to the presence of the concave pattern, and the bonding to the support tends to be poor as it is, so that the back surface 2c of the mold material layer 2A is bonded to the support satisfactorily. In addition, as shown in FIG. 2E, planarization is performed by polishing such as CMP (Chemical Mechanical Polishing) using a polishing machine 12, or lapping or grinding.
[0042]
By flattening the back surface 2c of the mold material layer 2A in this way, the bonding force of the support described later is sufficient, and the surface accuracy of the pattern surface of the mold material layer 2A is improved, and when the mold is molded into the insulating layer. The pattern accuracy is improved.
[0043]
Next, as shown in FIG. 2F, a flat back surface 2c of the mold material layer 2A is attached to the support 5 for supporting the mold material layer 2A. In this case, the support 5 is a highly flat substrate such as a metal plate or a glass substrate, and the adhesive 4 is applied to the back surface of the support 5 or the mold material layer 2A, and the two are bonded together. Thereby, the back surface of the mold material layer 2A is lined by the support body 5, the bonding state is good, and the mechanical strength is improved.
[0044]
Next, as shown in FIG. 2G, the photoresist 8 is peeled from the mold material layer 2 A attached to the support 5. This peeling is performed by physically peeling the substrate 6 and the support 5 when the adhesion at the interface between the photoresist layer 8 and the mold material layer 2A is low, but when the adhesion between both layers is strong, It is performed by immersing in a stripping solution such as an organic solvent and removing the stripping layer 7 and the photoresist layer 8. After removing the release layer 7 and the photoresist layer 8, washing and drying are performed as necessary. After the peeling, the base portion 2b of the mold material layer 2A functions as a connecting portion.
[0045]
In this way, if the peeling between the mold material layer 2A and the photoresist layer 8 is chemically dissolved with a peeling solution, peeling damage can be reduced as compared with physical peeling using a release agent or the like. it can. The same applies to the second embodiment described later.
[0046]
Thereby, the base part of the convex molding part 2 of the 1st pattern for single layer wiring is connected as a pattern composition part, and the flat back of this connection part 2b is bonded and fixed to the support 5 with the adhesive 4, The stamper 1 excellent in mechanical strength, durability, stability and surface accuracy can be produced.
[0047]
Then, for example, the stamper 1 according to the present embodiment is pressed against an insulating layer (mold resin) to which an LED element or a transistor is attached, and the insulating layer is formed into an uneven pattern to form a conductive layer such as a wiring. It is possible to establish a low-cost process. The same applies to the second embodiment described later.
[0048]
An example of wiring formation at the time of mounting using the stamper 1A of the first embodiment will be described with reference to the schematic diagrams of FIGS.
[0049]
In this example, as shown in FIG. 3A, the first pattern of the convex molded portion 2 includes, for example, a connection hole molded portion 2 a for taking out the lower layer wiring 14, or an electrode 15 a of the IC chip 15. A stamper 1A having molded portions with different projecting amounts, such as a molded hole 2a ′ for the connection hole of FIG.
[0050]
As shown in FIG. 3A, the lower layer wiring 14 and the electronic component (for example, IC chip) 15 disposed adjacent to the lower layer wiring 14 on the mounting substrate 16 are covered with the insulating resin layer 13. 14 and the stamper 1A provided with the molding part 2a and the molding part 2a ′ are arranged upward so as to correspond to the positions of the pads 15a of the electronic component 15 and the electronic parts 15.
[0051]
Next, as shown in FIG. 3B, the stamper 1 A is pressed before the resin layer 13 is cured, and the molding portions 2 a and 2 a ′ are press-fitted into the resin layer 13. As a result, the molded part 2 a contacts the lower layer wiring 14, and the molded part 2 a ′ contacts the electrode 15 a of the electronic component 15.
[0052]
Next, as shown in FIG. 3C, the stamper 1A is moved upward and separated from the resin layer 13, thereby forming the connection hole 17 with the lower layer wiring 14 by the molding part 2a, and the electrode by the molding part 2a '. A connection hole 18 with 15a is also formed at the same time.
[0053]
Next, as shown in FIG. 4D, the bottoms of the connection holes 17 and 18 are etched to remove the resin remaining on the lower layer wiring 14 and the electrode 15a.
[0054]
Next, as shown in FIG. 4E, after a metal coating such as Ni is applied by plating or sputtering, the wiring material layer 20 is deposited by Cu plating or the like.
[0055]
Next, as shown in FIG. 4F, the upper surface of the wiring material layer 20 is planarized and then patterned by photolithography, for example, to connect the electrode 15a of the IC chip 15 and one of the lower layer wirings 14, for example. A wiring 21b for routing and the like taken out from the wiring 21a and the other lower wiring 14 is formed.
[0056]
As described above, according to the present embodiment, the molding part 2 having a high-accuracy pattern corresponding to the wiring pattern is bonded to the support 5 with the adhesive 4 on the flattened back surface. Then, it is uniformly bonded to the bonding surface of the support 5 and firmly integrated. Therefore, the mechanical strength of the mold is increased, and even if the pattern shape of the pattern constituent portion is made finer, it is difficult to be deformed, and durability, stability and surface accuracy are improved. Therefore, a predetermined pattern can be transferred with high accuracy. it can. As a result, wiring can be formed with high accuracy, and a predetermined pattern can be formed by a single embossing without using a complicated process such as a conventional photolithography technique or a laser beam. In addition, pollution caused by chemical waste liquid is suppressed.
[0057]
Embodiment 2
The present embodiment relates to a mold for forming a conductive layer for lamination in which the base of the molding part of the first pattern is connected to the molding part of the second pattern. Explain the process.
[0058]
First, the process of the first pattern molding unit shown in FIGS. 5A to 5D is the same as the process of the first embodiment shown in FIGS. .
[0059]
However, in the subsequent process of the present embodiment, as shown in FIG. 6E, the surface 2c is polished by CMP or the like by the polishing machine 12 until the connecting portion 2b of the mold material layer 2A is completely removed. .
[0060]
FIG. 6F shows the state after the polishing. Next, as shown in FIG. 6G, a second photoresist layer 23 for forming a second pattern is formed on the surface polished as described above. In this case as well, the photoresist layer 23 as the second transfer layer may be formed by, for example, resin film lamination or spin coating.
[0061]
Next, as shown in FIG. 6H, the original pattern of the concave pattern 25, which is the second pattern, is formed by laser processing, exposure, or development so that the convex molding portion 2 of the first pattern is exposed.
[0062]
Next, as shown in FIG. 7 (i), after applying a metal coat by sputtering or the like on the second photoresist layer 23 including the original pattern of the concave pattern 25, a metal such as nickel is deposited by electroplating, A second mold material layer 3A is formed. Also in this case, the second mold material layer 3A may be formed by electroplating Ni after electroless plating of a metal as a base.
[0063]
Next, as shown in FIG. 7 (j), the surface 3c of the second mold material layer 3A is polished by CMP or the like, so that the surface of the second photoresist layer 23 and the convex molding portion 3 of the second pattern are exposed. Polish until flattened. As described above, the flattening process of the surface of the mold material layer 3 A improves the pattern accuracy at the time of stamping using the same.
[0064]
However, in this embodiment, it is also possible to form a pattern of three or more layers for use in a multilayer structure such as wiring, and when producing a molded portion of three or more layers, after the step of FIG. The steps of FIGS. 6G to 7J are repeated according to the pattern shape.
[0065]
Next, as shown in FIG. 7 (k), the flattened surface is bonded to the support 5 with the adhesive 4 and integrated. By this integration, the back surface of the molded part to be formed is backed by the flat support 5, so that sufficient mechanical strength, durability, stability and surface accuracy can be provided.
[0066]
Next, as shown in FIG. 7 (l), the photoresist layers 23 and 8 are peeled off from the convex and molded portions 2 and 3 of the first and second patterns integrated with the support 5. At this time, if the adhesiveness between the two is strong, the photoresist layers 23 and 8 and the substrate 6 are removed together with the release layer 7 by dipping in a release solution such as an organic solvent. However, when the adhesiveness between the two is low, it can be physically peeled off. After peeling, cleaning and drying are performed as necessary.
[0067]
In this way, as shown in FIG. 7 (l), as a pattern constituent part, a multilayer (in this example, 2 in which the convex molding part 2 of the first pattern is continuously provided at the tip of the convex molding part 3 of the second pattern. Layer) molding portion 11 is formed, and the back surface of the convex molding portion 3 is bonded and fixed to the support 5 with an adhesive 4 to provide a stamper 10 having sufficient mechanical strength, durability, stability and surface accuracy. Make it.
[0068]
With such a multi-layer structure mold, connection patterns such as signal lines, control lines, and output lines can be formed, and a multi-layer wiring pattern such as a flat panel display can be formed by a single embossing.
[0069]
An example of wiring formation at the time of mounting using the stamper 10 of the second embodiment will be described with reference to the schematic diagrams of FIGS.
[0070]
This example shows a part of the second embodiment in which a large number of multilayer molded parts 11 including the first and second convex molded parts 2 and 3 are arranged.
[0071]
As shown in FIG. 8A, on the mounting substrate 16, electronic components such as a red LED chip 28R, a green LED chip 29G, and a blue LED chip 30B are arranged at positions corresponding to the multilayer molding unit 11. Then, after the step of covering them with the resin layer 13, the stamper 10 is disposed above this.
[0072]
Next, as shown in FIG. 8B, each of the multilayer molded parts 11 is pressed into the resin layer 13 by pressing the stamper 10 before the resin layer 13 is cured. Thereby, each convex molding part 2 of the first pattern comes into contact with the electrodes 28a, 29a, 30a of the LED chips 28R, 29G, and 30B, and the convex molding part 3 of the second pattern is also formed on the resin layer 13. Press fit.
[0073]
Next, as shown in FIG. 8C, the stamper 10 is moved upward and separated from the resin layer 13 to form the connection holes 18 with the electrodes 28a, 29a, 30a of the respective LED chips, and at the same time, these A wiring groove 19 continuous with the connection hole 18 is formed.
[0074]
Next, as shown in FIG. 9D, the bottoms of the connection holes 18 and the grooves 19 are etched to remove the residual resin on the electrodes 28a, 29a, and 30a.
[0075]
Next, as shown in FIG. 9E, after a metal coating (not shown) with Ni or the like is applied, a wiring material layer 31 is deposited by Cu plating or the like.
[0076]
Next, as shown in FIG. 9F, the upper surface of the wiring material layer 31 is flattened by CMP or the like, whereby a signal line or control of a predetermined pattern (for example, between LED chips of the same color) is formed on the flattened surface. A line or the like is formed as a multilayer structure by stacking wirings 32a, 32b, 32c-33a, 33b, and 33c.
[0077]
As described above, according to the present embodiment, the multilayer molded portion 11 including the convex molded portion 2 of the first pattern and the convex molded portion 3 of the second pattern is formed on the wiring and connection hole pattern of the multilayer structure. The stamper 10 having sufficient strength, durability, stability, and surface accuracy can be produced because it is backed by the support 5 with an adhesive on the flat back surface of the convex molding portion 3. The stamper 10 can simultaneously form the first and second patterns for the multilayer wiring with high precision and use a complicated process using a conventional photolithography technique or laser as in the first embodiment. In addition, since a predetermined pattern can be formed by a single embossing, it is possible to reduce material costs used for photolithography, pollution caused by chemical waste, and the like, and to reduce costs by simplifying the wiring process.
[0078]
Hereinafter, a specific example of the first embodiment will be described with reference to FIGS.
[0079]
FIG. 10A shows a process before forming a predetermined pattern using a stamper in a mounting process of an electronic component, that is, an LED chip having a planar type or a pointed head and having a pyramidal cross section is resin-sealed. Each of the resin packages 57 is manufactured through respective manufacturing processes and then arranged on the array substrate 58 as a mounting substrate by transfer.
[0080]
At the time of this transfer, a vacuum chuck member 59 as shown conveys each resin package 57 as a suction jig and attaches the resin package 57 to a predetermined position. A silicone adhesive layer 61 is provided on the array substrate 58, and a resin package 57 having the light emitting diode 42 as a light emitting element is attached to the surface of the silicone adhesive layer 61. By pressing the resin package 57 on the surface of the silicone adhesive material layer 61, positioning using the tackiness of the silicone adhesive material layer 61 is performed.
[0081]
Each resin package 57 placed on the surface of the silicone adhesive material layer 61 is not limited to one type, and many types of packages can be placed on the surface of the silicone adhesive material layer 61. For example, when an element for manufacturing is for manufacturing an image display device, three colors of a red light emitting diode, a blue light emitting diode, and a green light emitting diode are used. Various types of resin packages 57 are arranged.
[0082]
In FIG. 10A, a resin package 57R incorporating a red light emitting diode 100R is mounted adjacent to the resin package 57. The resin packages 57 can be placed on the surface of the silicone adhesive material layer 61 one by one, but a plurality of resin packages 57 may be transferred together.
[0083]
Next, as shown in FIG. 10B, a resin layer 62 such as an ultraviolet curable resin layer, a thermosetting resin layer, or a thermosetting resin layer is formed as an insulating film on the entire surface of the adhesive material 61 including each resin package 57. Form. For example, an epoxy resin, a polyimide resin, or an acrylic resin can be selected as the resin layer 62. The resin layer 62 is formed with a film thickness that substantially covers the resin package 57, and a stamper 63 (corresponding to the above-described stamper 1; however, the support is not shown) is disposed above the resin layer 62.
[0084]
Next, before the resin layer 62 is cured, as shown in FIG. 10C, the stamper 63 is pressed against the resin layer 62 and press-fitted, and the concave portions 64s, 64m, and 64d are formed once on the surface of the resin layer 62. Simultaneously formed by embossing. In this specific example, the support shown in the first embodiment is not shown, but the stamper 63 has a convex mold corresponding to a predetermined pattern as in the first embodiment. It is formed.
[0085]
Further, in this specific example, the resin layer 62 is formed first and is pressed to form the recesses 64s, 64m and 64d. However, before the resin layer 62 is formed, the stamper 63 is pressed first. The resin may be poured into a space formed between the stamper 63 and the array substrate 58 and hardened.
[0086]
Next, after forming the recesses 64 s, 64 m, and 64 d in the resin layer 62, the array substrate 58 is peeled from the back surface of the silicone adhesive material layer 61, and the back surface of the silicone adhesive material layer 61 as shown in FIG. The wiring board 65 is bonded to the substrate.
[0087]
The wiring substrate 65 is a substrate on the surface of which wirings 66 and 68 such as power supply lines, grounding lines, and signal lines for each light emitting diode and diode driving circuit are provided. The wirings 66 are each covered with an interlayer insulating film 67. Has been. The wiring 68 is formed by finely processing the upper wiring layer, and is insulated from the lower wiring 66 by an interlayer insulating film 67.
[0088]
After the wiring substrate 65 is bonded to the back surface of the silicone adhesive material layer 61, as shown in FIG. 11D, the stamper 63 is separated from the resin layer 62 in which the recesses 64s, 64m, and 64d are formed.
[0089]
Next, as shown in FIG. 11E, after the stamper 63 is released, the resin layer 62 at the bottom of the recesses 64s, 64m, and 64d is removed. For removing the resin layer 62 at the bottom, laser processing such as laser ablation, oxygen plasma, or the like can be used.
[0090]
The removal of the resin layer 62 at the bottom exposes part of the electrode lead-out portions 52, 53, 54, 55 and wirings 66, 68 at the bottom of the recesses 64s, 64m, 64d. In particular, the shallow concave portion 64 s and the middle concave portion 64 m correspond to the electrode extraction portions 52, 53, 54, and 55, and by forming a via hole in the thermoplastic resin layer 44 of the resin package 57, the thermoplastic resin layer is formed. The surface of the electrode extraction portion 52 embedded in the 44 is also exposed.
[0091]
After removing the resin layer 62 on the surfaces of the electrode extraction portions 52, 53, 54, 55 and the surfaces of the wirings 66, 68 using laser ablation or oxygen plasma, as shown in FIG. In addition, a metal thin film 70 for wiring is formed on the surface of the resin layer 62 having irregularities by, for example, a sputtering method.
[0092]
The wiring metal thin film 70 is made of, for example, an aluminum alloy film, and the metal thin film is deposited on the bottom and side walls of the recess 64s, the recess 64m, and the recess 64d as via holes. At this stage, the wiring metal thin film 70 is formed on the entire surface. For example, a recess 70h is formed inside the wiring metal thin film 70 deposited on the inner surface of the large recess 64d. The recess 70h and other portions can be embedded by a spin coating method such as resin.
[0093]
Next, as shown in FIG. 11G, the wiring metal thin film 70 can be patterned by polishing the entire surface of the wiring metal thin film 70. That is, the wiring metal thin film 70 above the upper surface of the resin layer 62 may be removed by polishing, and the wiring metal thin film 70 existing on the recesses 64s, 64m, and 64d below the polishing surface may remain. The remaining wiring metal thin film 70 can also be used as a wiring portion that is routed on the resin layer 62 while filling the via holes of the recesses 64s, 64m, and 64d.
[0094]
When the recesses 70h and the like are embedded with resin or the like, a substantially flat surface in which the metal thin film and the resin are mixed is formed by polishing the recess. Therefore, it is advantageous when further wirings are formed in multiple layers. Further, by using a mechanical grinding means such as polishing, processing without using an etching solution or the like is realized.
[0095]
Particularly in this specific example, since each element is already embedded in the resin package 57, 57R at the time of polishing, the apparatus can be sufficiently constituted by such mechanical grinding and polishing. In the specific example, the wiring pattern is formed by polishing, but the wiring pattern can also be formed by etch back or the like.
[0096]
In this specific example, the wiring pattern is formed by polishing, and in particular, as the via hole, the recesses 64s, 64m, and 64d having three kinds of depths can be formed simultaneously and accurately, and wiring is not easy because of the step. Reliable wiring is possible even for the elements embedded in the resin packages 57 and 57R.
[0097]
Each of the embodiments described above can be modified based on the technical idea of the present invention.
[0098]
For example, the stamper 1 (1A) for the single-layer wiring in the first embodiment forms the connecting portion 2b in the base portion and connects the first pattern convex molding portions 2 (2a, 2a ′). It is also possible to form a split mold by expanding the diameter of the part.
[0099]
In addition, the stamper 10 for multilayer wiring in the second embodiment is a two-layered mold composed of a first pattern convex molding part 2 and a second pattern convex molding part 3, but a third pattern or the like. It is also possible to form a mold having a structure of three or more layers having a structure, and a connecting portion can be provided in the base portion as in the first embodiment.
[0100]
In addition, the shape of the convex molding portion of each embodiment and the material used for this mold material layer may be materials other than the embodiment.
[0101]
Further, the material of each other part used in the manufacturing process may be appropriate, and the planarization method and manufacturing process may be appropriate other than those shown in the embodiment.
[0102]
Further, in the above specific examples, the example of the light emitting diode as the element has been described. However, as the element to be used, other light emitting elements, liquid crystal control elements, photoelectric conversion elements, piezoelectric elements, thin film transistor elements, thin film diode elements, resistors It may be an element selected from an element, a switching element, a minute magnetic element, and a minute optical element, or a portion thereof. Moreover, although the image display apparatus in which the light emitting diodes are arranged in an array shape has been described as the electronic component, the present invention is not limited to this, and the mold of the present invention can be applied to other various elements and electronic devices.
[0103]
[Effects of the invention]
As described above, according to the conductive layer forming mold and the manufacturing method thereof of the present invention, the pattern constituent portion having a pattern corresponding to the predetermined pattern is joined to the support on the flattened back surface. Since the back surface of the pattern constituent part is flattened, the pattern constituent part is uniformly joined to the joint surface of the support and is firmly integrated. Therefore, the mechanical strength of the mold is increased, and even if the pattern shape of the pattern constituent portion is miniaturized, it is difficult to be deformed and the durability is improved. Therefore, the predetermined pattern can be transferred with high accuracy. As a result, when a conductive layer such as a wiring is formed, a high-precision conductive layer can be formed by transferring a predetermined pattern to the conductive layer forming surface using this mold and arranging a conductive material on the transfer pattern. At the same time, the process of forming the predetermined pattern is simplified, and it is not necessary to use chemicals or the like. In addition to reducing costs, it is possible to establish a process in which pollution is suppressed.
[Brief description of the drawings]
FIG. 1 is a schematic view showing a stamper manufacturing process according to a first embodiment of the present invention.
FIG. 2 is a schematic view showing the manufacturing process.
3 is a schematic diagram showing an example of a wiring process using a stamper according to the first embodiment. FIG.
FIG. 4 is a schematic diagram showing a wiring process.
FIG. 5 is a schematic view showing a stamper manufacturing process according to the second embodiment;
FIG. 6 is a schematic view showing the manufacturing process.
FIG. 7 is a schematic view showing the manufacturing process.
FIG. 8 is a schematic diagram showing an example of a wiring process using the stamper of the second embodiment.
FIG. 9 is a schematic diagram showing a wiring process.
FIG. 10 is a schematic diagram showing a mounting process using the stamper according to the first embodiment.
FIG. 11 is a schematic diagram showing a mounting process.
FIG. 12 is a schematic diagram showing a mounting process according to a conventional example.
[Explanation of symbols]
1, 1A, 10 ... stamper, 2A, 3A ... mold material layer,
2, 2a, 2a '... convex molding part of the first pattern, 2b ... connection part (base part),
2c, 3c ... back surface (or surface), 3 ... convex molding part of second pattern, 4 ... adhesive,
5 ... Support, 6 ... Substrate, 7 ... Release layer, 8, 23 ... Photoresist layer,
9, 9A ... concave pattern of the first pattern, 11 ... molding part for multilayer, 12 ... polishing machine,
13 ... Resin layer, 14 ... Lower layer wiring, 15 ... IC chip (electronic component),
15a ... electrode, 16 ... mounting substrate, 17 ... connection hole, 18 ... via hole,
19 ... wiring groove, 20, 31 ... wiring layer (plating film),
21a, 21b, 32a-32c, 33a-33c ... wiring,
25 ... second pattern concave prototype, 28R, 29G, 30B ... LED chip

Claims

所定パターンの導電層を形成するための型であって、前記所定パターンに対応したパターンを有するパターン構成部と、前記パターン構成部の平坦化された背面に接合された支持体とによって構成された、導電層形成用の型。A mold for forming a conductive layer having a predetermined pattern, comprising a pattern component having a pattern corresponding to the predetermined pattern, and a support bonded to a flattened back surface of the pattern component. A mold for forming a conductive layer.

前記パターン構成部が前記所定パターンに応じた凹凸形状のパターン面を有している、請求項１に記載した導電層形成用の型。The mold for forming a conductive layer according to claim 1, wherein the pattern constituent part has an uneven pattern surface corresponding to the predetermined pattern.

凸状パターン部間がその基底部において互いに連結され、この基底部の背面が研磨によって平坦化されて前記支持体に接合されている、請求項２に記載した導電層形成用の型。The mold for forming a conductive layer according to claim 2, wherein the convex pattern portions are connected to each other at the base portion, and the back surface of the base portion is flattened by polishing and joined to the support.

前記凸状パターン部が単層配線の形成に用いられる、請求項３に記載した導電層形成用の型。The mold for forming a conductive layer according to claim 3, wherein the convex pattern portion is used for forming a single layer wiring.

前記凸状パターン部が第１パターン部とこれより広い第２パターン部との積層体からなっている、請求項２に記載した導電層形成用の型。The mold for forming a conductive layer according to claim 2, wherein the convex pattern portion is formed of a laminate of a first pattern portion and a second pattern portion wider than the first pattern portion.

前記支持体に対し接着剤によって前記パターン構成部が接合されている、請求項１に記載した導電層形成用の型。The mold for forming a conductive layer according to claim 1, wherein the pattern component is bonded to the support by an adhesive.

前記凸状パターン部が層間接続用導電パターンの形成に用いられる、請求項５に記載した導電層形成用の型。The mold for forming a conductive layer according to claim 5, wherein the convex pattern portion is used for forming a conductive pattern for interlayer connection.

基体上に設けられた絶縁層に凹部を形成して前記導電パターンを形成するために用いられる、請求項１に記載した導電層形成用の型。The mold for forming a conductive layer according to claim 1, which is used to form a concave portion in an insulating layer provided on a base to form the conductive pattern.

前記絶縁層に前記パターン面を押し付けて前記凹部を形成するために用いられる、請求項８に記載した導電層形成用の型。The mold for forming a conductive layer according to claim 8, which is used to press the pattern surface against the insulating layer to form the concave portion.

フラットパネルディスプレイにおいて、実装基板上に実装される少なくとも発光素子の絶縁被覆層、若しくは素子駆動用の配線を形成する層間絶縁層に対して、配線又は層間接続パターンの形成に用いられる、請求項８に記載した導電層形成用の型。9. The flat panel display is used for forming a wiring or an interlayer connection pattern for at least an insulating coating layer of a light emitting element mounted on a mounting substrate or an interlayer insulating layer for forming an element driving wiring. The mold for forming a conductive layer described in 1.

所定パターンの導電層を形成するための型を製造する方法において、
転写層を配する工程と、
前記所定パターンに対応した凹状パターンを前記転写層に形成する工程と、
前記凹状パターンを含む前記転写層上に型構成材料層を被着する工程と、
前記型構成材料層の表面を研磨して平坦化する工程と、
前記平坦化された表面に支持体を接合する工程と、
前記転写層を除去して、前記支持体と一体化された前記型構成材料層からな
る型を作製する工程と
を有することを特徴とする、導電層形成用の型の製造方法。In a method of manufacturing a mold for forming a conductive layer having a predetermined pattern,
A step of arranging a transfer layer;
Forming a concave pattern corresponding to the predetermined pattern in the transfer layer;
Depositing a mold constituent material layer on the transfer layer including the concave pattern;
Polishing and flattening the surface of the mold constituent material layer;
Bonding a support to the planarized surface;
A method for producing a mold for forming a conductive layer, comprising: removing the transfer layer to produce a mold composed of the mold constituent material layer integrated with the support.

前記転写面に前記所定パターンに応じた凹状パターンを形成し、この凹状パターンに前記型構成材料層を埋め込むことによって、前記転写層の除去後に、前記凹状パターンに対応した凸状パターンを前記型構成材料層に形成する、請求項１１に記載した導電層形成用の型の製造方法。By forming a concave pattern corresponding to the predetermined pattern on the transfer surface, and embedding the mold constituent material layer in the concave pattern, a convex pattern corresponding to the concave pattern is formed in the mold after the transfer layer is removed. The manufacturing method of the type | mold for conductive layer formation of Claim 11 formed in a material layer.

凸状パターン部間をその基底部において互いに連結し、この基底部の背面を研磨によって平坦化し、前記支持体に接合する、請求項１１に記載した導電層形成用の型の製造方法。The method for producing a mold for forming a conductive layer according to claim 11, wherein the convex pattern portions are connected to each other at the base portion, the back surface of the base portion is flattened by polishing, and bonded to the support.

前記凸状パターン部を単層配線の形成に用いる、請求項１３に記載した導電層形成用の型の製造方法。The method for manufacturing a mold for forming a conductive layer according to claim 13, wherein the convex pattern portion is used for forming a single-layer wiring.

前記凸状パターン部を第１パターン部とこれより広い第２パターン部との積層体とによって形成する、請求項１２に記載した導電層形成用の型の製造方法。The method for manufacturing a mold for forming a conductive layer according to claim 12, wherein the convex pattern portion is formed by a laminated body of a first pattern portion and a second pattern portion wider than the first pattern portion.

前記支持体に対し接着剤によって前記パターン構成材料層を接合する、請求項１１に記載した導電層形成用の型の製造方法。The manufacturing method of the type | mold for conductive layer formation of Claim 11 which joins the said pattern constituent material layer with the adhesive agent with respect to the said support body.

前記凸状パターン部を層間接続用導電パターンの形成に用いる型を製造する、請求項１５に記載した導電層形成用の型の製造方法。The manufacturing method of the type | mold for conductive layer formation of Claim 15 which manufactures the type | mold which uses the said convex pattern part for formation of the conductive pattern for interlayer connection.

基体上に設けられた絶縁層に凹部を形成して前記導電パターンを形成するための型を製造する、請求項１１に記載した導電層形成用の型の製造方法。The manufacturing method of the type | mold for conductive layer formation of Claim 11 which manufactures the type | mold for forming a recessed part in the insulating layer provided on the base | substrate, and forming the said conductive pattern.

前記絶縁層に前記パターン面を押し付けて前記凹部を形成するための型を製造する、請求項１８に記載した導電層形成用の型の製造方法。The manufacturing method of the type | mold for conductive layer formation of Claim 18 which manufactures the type | mold for forming the said recessed part by pressing the said pattern surface against the said insulating layer.

基体上に剥離層を形成し、この上に前記転写層としてのフォトレジスト層を配し、このフォトレジスト層の露光及び現像により前記凹状パターンを形成した後に、前記凹状パターンを含む前記フォトレジスト層上に前記型構成材料層をめっきで被着させ、この型構成材料層の表面を研磨して前記平坦化された表面を形成し、この平坦化面に前記支持体を接合後、前記フォトレジスト層と共に前記剥離層及び前記基体を除去する、請求項１４に記載した導電層形成用の型の製造方法。A release layer is formed on a substrate, a photoresist layer serving as the transfer layer is disposed thereon, and after the concave pattern is formed by exposure and development of the photoresist layer, the photoresist layer including the concave pattern The mold constituent material layer is deposited by plating, the surface of the mold constituent material layer is polished to form the flattened surface, and the support is bonded to the flattened surface, and then the photoresist is formed. The manufacturing method of the type | mold for conductive layer formation of Claim 14 which removes the said peeling layer and the said base | substrate with a layer.

基体上に剥離層を形成し、この上に転写層としての第１のフォトレジスト層を配し、この第１のフォトレジスト層の露光及び現像により凹状パターンを形成した後に、前記凹状パターンを含む前記第１のフォトレジスト層上に第１の型構成材料層をめっきで被着させ、この第１の型構成材料層の表面を研磨して平坦化された表面を形成し、この平坦化面上に第２のフォトレジスト層を配し、このフォトレジスト層の露光及び現像によって前記第１の型構成材料層を底部に露出させた凹状パターンを形成し、この凹状パターンを含む前記第２のフォトレジスト層上に第２の型構成材料層をめっきで被着させ、この第２の型構成材料層の表面を研磨して平坦化された表面を形成し、この平坦化面に前記支持体を接合後、前記第１及び第２のフォトレジスト層と共に前記剥離層及び前記基体を除去する、請求項１５に記載した導電層形成用の型の製造方法。A release layer is formed on a substrate, a first photoresist layer as a transfer layer is provided thereon, and a concave pattern is formed by exposure and development of the first photoresist layer, and then the concave pattern is included. The first mold constituent material layer is deposited by plating on the first photoresist layer, and the surface of the first mold constituent material layer is polished to form a flattened surface. A second photoresist layer is disposed thereon, and a concave pattern in which the first mold constituent material layer is exposed at the bottom is formed by exposure and development of the photoresist layer, and the second pattern including the concave pattern is formed. A second mold constituent material layer is deposited on the photoresist layer by plating, the surface of the second mold constituent material layer is polished to form a flattened surface, and the support is formed on the flattened surface. And bonding the first and second photo Removing the release layer and the substrate together with the resist layer, the type method for producing a conductive layer formed according to claim 15.

前記第２のフォトレジスト層の形成以降、前記第２の型構成材料層の表面研磨までの工程を少なくとも１回行う、請求項２１に記載した導電層形成用の型の製造方法。The method for manufacturing a mold for forming a conductive layer according to claim 21, wherein the process from the formation of the second photoresist layer to the surface polishing of the second mold constituent material layer is performed at least once.

前記剥離層を剥離液で溶解可能な材料により形成する、請求項２０又は２１に記載した導電層形成用の型の製造方法。The manufacturing method of the type | mold for conductive layer formation of Claim 20 or 21 which forms the said peeling layer with the material which can be melt | dissolved with peeling liquid.

前記フォトレジスト層をフォトリソグラフィ又はレーザにより加工して、前記凹状パターンを形成する、請求項２０又は２１に記載した導電層形成用の型の製造方法。The method for manufacturing a mold for forming a conductive layer according to claim 20 or 21, wherein the photoresist layer is processed by photolithography or laser to form the concave pattern.

前記平坦化の処理をケミカルメカニカルポリッシングにより行う、請求項１１に記載した導電層形成用の型の製造方法。The method for producing a mold for forming a conductive layer according to claim 11, wherein the flattening treatment is performed by chemical mechanical polishing.

フラットパネルディスプレイにおいて、実装基板上に実装される少なくとも発光素子の絶縁被覆層、若しくは素子駆動用の配線を形成する層間絶縁層に対して、配線又は層間接続パターンを形成するための型を製造する、請求項１１に記載した導電層形成用の型の製造方法。In a flat panel display, a mold for forming a wiring or an interlayer connection pattern is manufactured for at least an insulating coating layer of a light emitting element mounted on a mounting substrate or an interlayer insulating layer for forming a wiring for driving an element. A method for producing a mold for forming a conductive layer according to claim 11.