JP2004071677A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004071677A JP2004071677A JP2002225765A JP2002225765A JP2004071677A JP 2004071677 A JP2004071677 A JP 2004071677A JP 2002225765 A JP2002225765 A JP 2002225765A JP 2002225765 A JP2002225765 A JP 2002225765A JP 2004071677 A JP2004071677 A JP 2004071677A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- type impurity
- conductivity type
- element isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
【課題】定電圧素子として機能する半導体装置において、ＰＮ接合の逆方向降伏電圧によって得られる逆方向耐圧の経時的変動を抑制する。
【解決手段】Ｐ型半導体基板１１の活性領域１３の表面から内部に向かって形成されたＮ型不純物拡散層１４との間に形成されるダイオードの逆方向耐圧を調整する。これを達成するため、Ｎ型不純物拡散層１４直下にＰ型不純物拡散層１８を備えている。さらに、Ｐ型不純物拡散層１８は、素子分離絶縁膜１２から離間して形成されている。これにより、ダイオードの逆方向接合降伏位置を素子分離絶縁膜１２から離すことができ、降伏現象で生じるキャリアの素子分離酸化膜への注入が抑制されるので、逆方向耐圧の経時的変動を抑制できる。
【選択図】 図１
【解決手段】Ｐ型半導体基板１１の活性領域１３の表面から内部に向かって形成されたＮ型不純物拡散層１４との間に形成されるダイオードの逆方向耐圧を調整する。これを達成するため、Ｎ型不純物拡散層１４直下にＰ型不純物拡散層１８を備えている。さらに、Ｐ型不純物拡散層１８は、素子分離絶縁膜１２から離間して形成されている。これにより、ダイオードの逆方向接合降伏位置を素子分離絶縁膜１２から離すことができ、降伏現象で生じるキャリアの素子分離酸化膜への注入が抑制されるので、逆方向耐圧の経時的変動を抑制できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路に用いられる半導体装置、特に集積回路内部に形成される昇圧装置などに用いられる定電圧素子に関するものである。
【０００２】
【従来の技術】
従来、集積回路内部に形成された昇圧装置において、昇圧された電圧から所望の定電圧を得るために、クランプダイオードと呼ばれる定電圧素子が用いられている。この定電圧素子は、別名ツェナーダイオードとも称されるものであって、半導体基板内に形成した不純物拡散層と半導体基板との間のＰＮ接合の逆方向降伏現象を利用して所望の定電圧を得る。
【０００３】
以下、この従来の定電圧素子の一例について、図面を参照しながら説明する。
【０００４】
図９は、上記従来の定電圧素子として機能する半導体装置の構造の第１例を示す断面図である。図９に示すように、Ｐ型半導体基板１には、活性領域３を取り囲む素子分離酸化膜２が形成されている。活性領域３の一部には半導体基板１の表面から内部に向かってＮ型不純物拡散層４が形成されており、それと隣接して半導体基板１の表面から内部に向かってＰ型不純物拡散層５が形成されている。Ｎ型不純物拡散層４およびＰ型不純物拡散層５のそれぞれは、層間絶縁膜６の開口部に形成されたタングステンプラグ７を介してアルミニウム配線８に接続されている。
【０００５】
ここで、この定電圧素子の上記所望の定電圧は、Ｎ型不純物拡散層４とＰ型不純物拡散層５との間に形成されるＰＮ接合の逆方向降伏電圧によって決定されるように構成されている。すなわち、Ｎ型不純物拡散層４とＰ型不純物拡散層５との間に逆方向の上記定電圧を越える電圧が印加されたときには、Ｎ型不純物拡散層４とＰ型不純物拡散層５との間にツェナー効果あるいはアバランシェ効果により逆方向の電流が流れる。このような原理により、大電圧が印加されても、Ｎ型不純物拡散層４とＰ型不純物拡散層５間の電圧はほぼ一定に保持される。
【０００６】
図１０は、上記従来の定電圧素子として機能する半導体装置の構造の第２例を示す断面図である。図１０に示すように、Ｐ型半導体基板１には、活性領域３を取り囲む素子分離酸化膜２が形成されている。活性領域３中には半導体基板１の表面から内部に向かってＮ型不純物拡散層４が形成されており、上記Ｎ型不純物拡散層４は、層間絶縁膜６の開口部に形成されたタングステンプラグ７を介してアルミニウム配線８に接続されている。
【０００７】
ここで、この定電圧素子の上記所望の定電圧は、Ｎ型不純物拡散層４とＰ型半導体基板１との間に形成されるＰＮ接合の逆方向降伏電圧によって決定されるように構成されている。すなわち、アルミニウム配線８とＰ型半導体基板１との間に逆方向の上記定電圧を越える電圧が印加されたときには、Ｐ型半導体基板１とＮ型不純物拡散層４との間にツェナー効果あるいはアバランシェ効果により逆方向の電流が流れる。このような原理により、大電圧が印加されても、アルミニウム配線８とＰ型半導体基板１間の電圧はほぼ一定に保持される。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の第１例については、所望の定電圧はＮ型不純物拡散層４とＰ型不純物拡散層５との間に形成されるＰＮ接合の逆方向降伏電圧によって決定されるため、所望の定電圧を得るにはＮ型不純物拡散層４またはＰ型不純物拡散層５のいずれか一方、もしくは両方の不純物濃度を調整することが必要であるが、集積回路の製造においては、Ｎ型不純物拡散層４やＰ型不純物拡散層５をその他の素子と共有するケースが多いため、不純物濃度調整の自由度が低く、所望の定電圧を実現することが非常に困難となっていた。
【０００９】
また、従来の第２例については、所望の定電圧はＮ型不純物拡散層４とＰ型半導体基板１との間に形成されるＰＮ接合の逆方向降伏電圧によって決定されるため、第１例と同様、所望の定電圧を得るにはＰ型半導体基板１またはＮ型不純物拡散層４のいずれか一方、もしくは両方の不純物濃度を調整することが必要であるが、集積回路の製造においては、Ｎ型不純物拡散層４やＰ型半導体基板１をその他の素子と共有するケースが多いため、不純物濃度調整の自由度が低く、所望の定電圧を実現することが非常に困難となっていた。
【００１０】
上記第１例および第２例における、所望の定電圧を実現することが非常に困難であるという課題について以下に詳述する。
【００１１】
第２例の場合、Ｎ型不純物拡散層４とＰ型半導体基板１によって形成されるＰＮ接合の逆方向の降伏現象によって電子／正孔対が生じる。そして、図３（ａ）に示すように、Ｐ型半導体基板１はＮ型不純物拡散層４よりも不純物濃度が薄いため、空乏層はＰ型半導体基板１側においてより幅広となる。また、ＰＮ接合面のうち素子分離酸化膜と接する部分の耐圧が最も低いため、この部分で接合降伏が発生する。その結果、降伏現象によって発生した電子／正孔対のうち、主に正孔が素子分離酸化膜２近傍のＰＮ接合端部におけるＰ型半導体基板１側に注入され、電子は素子分離酸化膜２近傍のＰＮ接合端部におけるＮ型不純物拡散層４側に注入される。
【００１２】
この結果、注入された電子／正孔は空乏層を広げる方向に働き、特に不純物濃度の薄いＰ型半導体基板１側の空乏層が広がることにより、素子分離酸化膜近傍における空乏層内の電界が緩和され、図３（ｂ）に示すように、Ｐ型半導体基板１とＮ型不純物拡散層４との間の電圧をＰＮ接合の逆方向降伏電圧に至らしめるために必要なＮ型不純物拡散層４（またはアルミニウム配線８）とＰ型半導体基板１の間の電圧（逆方向耐圧）が上昇することになる。図４（ａ）に、定電流ストレス印加による逆方向耐圧の変動量の評価結果を示すが、第２例の場合、▲印の点を結んで形成される曲線に沿って変化することになる。
【００１３】
また、第１例の場合、Ｎ型不純物拡散層４とＰ型不純物拡散層５によって形成されるＰＮ接合の逆方向の降伏現象によって電子／正孔対が生じる。発生した電子／正孔対のうち、主に正孔がＰＮ接合端部におけるＰ型不純物拡散層５上の層間絶縁膜６に注入され、電子がＮ型不純物拡散層４上の層間絶縁膜６に注入されることにより、逆方向耐圧が上昇し、図４（ａ）に示す●印の点を結んで形成される曲線に沿って変化することになる。
【００１４】
また、素子分離酸化膜２近傍または層間絶縁膜６近傍のＰＮ接合端で接合降伏現象が発生しているにもかかわらず、見かけ上、逆方向耐圧が変化しない場合がある。これは、電子／正孔ともに早期に素子分離酸化膜２または層間絶縁膜６へ注入され、電界が中和されることで逆方向耐圧が変化しないためである。しかし、この場合、図４（ｂ）に示すように、定電流ストレス印加後に高温で放置すると、熱により放出されやすい電子だけが先に急速に放出されるため、●印および▲印の点を結んで形成される曲線に沿って、逆方向耐圧が上昇することになる。すなわち、半導体集積回路全体としてみると、いずれの場合においても逆方向耐圧が所望の定電圧から変動することになり、定電圧素子としての機能が悪化することになる。
【００１５】
本発明は上記のような問題点に鑑みてなされたもので、その目的は、所望の定電圧を容易に得ることができ、かつ、逆方向耐圧の経時的な変動がほとんどなく信頼性に優れた定電圧素子として機能しうる半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の半導体装置は、第１導電型の半導体基板表面に活性領域を囲むように形成された素子分離絶縁膜と、活性領域表面に形成された第２導電型の不純物拡散層と、少なくとも第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように形成された第１導電型の不純物拡散層とを備え、第１導電型の不純物拡散層は、素子分離絶縁膜から離間して形成されている。
【００１７】
このような構成とすることにより、第２導電型不純物拡散層との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離絶縁膜近傍から離すことができるため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を大幅に抑制できる。したがって、逆方向耐圧の変動がほとんど無い半導体装置が得られる。
【００１８】
また、本発明の第２の半導体装置は、第１導電型の半導体基板表面に活性領域を囲むように形成された素子分離絶縁膜と、活性領域表面に形成された第２導電型の不純物拡散層と、少なくとも第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように形成された第１導電型の不純物拡散層とを備え、第１導電型の不純物拡散層は、素子分離絶縁膜から離間して形成された第１の不純物拡散層と、第１の不純物拡散層側面を覆うように形成された第１の不純物濃度よりも不純物濃度の低い第２の不純物拡散層からなる。
【００１９】
このような構成とすることにより、第２導電型不純物拡散層との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離絶縁膜近傍から大きく離すことができるため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を大幅に抑制できる。そのうえ、素子分離絶縁膜近傍に濃度の低いほうの不純物拡散層を形成することで、パンチスルーによる隣接素子との電気的接触や、素子分離絶縁膜と半導体基板界面に存在する電荷に起因するリーク電流を抑制することができる。
【００２０】
また、本発明の第１または第２の半導体装置において、第２導電型の不純物拡散層と素子分離絶縁膜とは、少なくとも一部でオフセット領域を介在させるように離れて形成され、オフセット領域の上方に絶縁膜を介して形成された導電膜からなる電極を備え、導電膜からなる電極が電源端子または接地端子に接続されていることが好ましい。
【００２１】
このような構成とすることにより、第２導電型不純物拡散層と素子分離絶縁膜との界面近傍および半導体基板表面付近に、電子または正孔が注入または捕獲されることを抑制することができ、さらに、電子または正孔が注入によって半導体装置の逆方向耐圧が変動したときにも初期状態に戻すためのリフレッシュを実施することが可能となる。
【００２２】
また、本発明の第１または第２の半導体装置において、素子分離絶縁膜はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｎｓｕｌａｔｏｒ）構造で形成されていることが好ましい。
【００２３】
このような構成とすることにより、ＳＴＩ構造ではＮ型不純物拡散層やＰ型不純物拡散層との接触面積が大きくなりやすいため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を抑制できる効果がより顕著となる。
【００２４】
また、本発明の第１の半導体装置の製造方法は、第１導電型の半導体基板表面に活性領域を囲むように素子分離絶縁膜を形成する工程と、活性領域表面に第２導電型の不純物拡散層を形成する工程と、少なくとも第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように第１導電型の不純物拡散層を形成する工程とを備え、第１導電型の不純物拡散層を形成する工程は、フォトリソグラフィー技術およびイオン注入技術を用いて、第１導電型の不純物拡散層を素子分離絶縁膜から離間するように形成する。
【００２５】
このような構成とすることにより、第２導電型不純物拡散層との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離絶縁膜近傍から離すことができるため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を大幅に抑制できる。したがって、逆方向耐圧の変動がほとんど無い半導体装置が得られる。
【００２６】
また、本発明の第２の半導体装置の製造方法は、第１導電型の半導体基板表面に活性領域を囲むように素子分離絶縁膜を形成する工程と、活性領域表面に第２導電型の不純物拡散層を形成する工程と、少なくとも第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように第１導電型の不純物拡散層を形成する工程とを備え、第１導電型の不純物拡散層を形成する工程は、フォトリソグラフィー技術およびイオン注入技術を用いて、素子分離絶縁膜から離間するように第１の不純物拡散層を形成する工程と、第１の不純物拡散層の側面を覆うように、第１の不純物拡散層よりも不純物濃度が低い第２の不純物拡散層を形成する工程とを含む。
【００２７】
このような構成とすることにより、第２導電型不純物拡散層との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離絶縁膜近傍から大きく離すことができるため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を大幅に抑制できる。そのうえ、素子分離絶縁膜近傍に濃度の低いほうの不純物拡散層を形成することで、パンチスルーによる隣接素子との電気的接触や、素子分離絶縁膜と半導体基板界面に存在する電荷に起因するリーク電流を抑制することができる。
【００２８】
また、本発明の第１または第２の半導体装置の製造方法において、第２導電型の不純物拡散層と素子分離絶縁膜とを、少なくとも一部でオフセット領域が介在するように離れて形成し、オフセット領域の上方に絶縁膜を介して導電膜からなる電極を形成する工程をさらに備え、導電膜からなる電極を電源端子または接地端子に接続するように形成することが好ましい。
【００２９】
このような構成とすることにより、第２導電型不純物拡散層と素子分離絶縁膜との界面近傍および半導体基板表面付近に、電子または正孔が注入または捕獲されることを抑制することができ、さらに、電子または正孔が注入によって半導体装置の逆方向耐圧が変動したときにも初期状態に戻すためのリフレッシュを実施することが可能となる。
【００３０】
また、本発明の第１または第２の半導体装置の製造方法において、素子分離絶縁膜をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｎｓｕｌａｔｏｒ）構造で形成することが好ましい。
【００３１】
このような構成とすることにより、ＳＴＩ構造ではＮ型不純物拡散層やＰ型不純物拡散層との接触面積が大きくなりやすいため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を抑制できる効果がより顕著となる。
【００３２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について、図面を参照しながら説明する。
【００３３】
図１は本実施形態における半導体装置の断面図である。図１において、Ｐ型半導体基板１１の表面にＳＴＩ構造の素子分離酸化膜１２が、活性領域１３を取り囲むように形成されている。Ｐ型半導体基板１１の活性領域表面には高濃度のＮ型不純物からなるＮ型不純物拡散層１４が形成され、Ｐ型半導体基板上１１上には層間絶縁膜１５が堆積されており、この層間絶縁膜１５の上には、タングステンプラグ１６を介してＮ型不純物拡散層１４に電気的に接続するアルミニウム配線１７が形成されている。さらに、Ｎ型不純物拡散層１４の直下方のＰ型半導体基板１１内にはＰ型不純物拡散層１８が形成されており、これとＮ型不純物拡散層１４とのＰＮ接合によってダイオードが形成される。ここで、Ｐ型不純物拡散層１８は素子分離酸化膜１２と接することなく間隔をあけて形成されている。
【００３４】
次に、本実施形態に係る半導体装置の製造方法について、図２（ａ）〜（ｄ）を参照しながら説明する。
【００３５】
まず、図２（ａ）に示すように、Ｐ型半導体基板１１上に活性領域１３を取り囲むＳＴＩ構造の素子分離酸化膜１２を形成する。
【００３６】
次に、図２（ｂ）に示すように、Ｐ型半導体基板１１表面にフォトレジストパターン２３を形成した後、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶ、ドーズ量が１０１２ｃｍ−２から１０１３ｃｍ−２オーダーのボロンイオン１９の注入を、フォトレジストパターン２３をマスクとして実施する。これにより、不純物濃度が１０１８ｃｍ−３オーダーのＰ型不純物拡散層１８を形成する。このとき、Ｐ型不純物拡散層１８は、素子分離酸化膜１２とは０．５μｍから２．０μｍ程度の間隔２４をあけて形成する。
【００３７】
次に、フォトレジストパターン２３を除去した後、図２（ｃ）に示すように、Ｐ型半導体基板１１全面に加速エネルギーが４０ｋｅＶ〜５０ｋｅＶ、ドーズ量が１０１５ｃｍ−２オーダーのヒ素イオン２０の注入を、素子分離酸化膜１２をマスクとして実施し、不純物濃度が１０２０ｃｍ−３オーダーのＮ型不純物拡散層１４を形成する。
【００３８】
次に、不純物の活性化を目的としたアニール等の熱処理を実施した後、図２（ｄ）に示すように、Ｐ型半導体基板１１全面に層間絶縁膜１５を堆積し、層間絶縁膜１５にＮ型不純物拡散層１４に到達するコンタクトホールを開口してタングステンプラグ１６を形成した後に、タングステンプラグ１６を介してＮ型不純物拡散層１４と接続するように、アルミニウム配線１７を形成する。
【００３９】
ここで、この半導体装置を定電圧素子として機能させる場合の所望の定電圧は、Ｎ型不純物拡散層１４とＰ型半導体基板１１との間の電圧が、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧になるまでアルミニウム配線１７を介してＮ型不純物拡散層１４に正電圧を印加することによって得られる。
【００４０】
上記のように、本実施形態では従来の第２例のようにＮ型不純物拡散層４とＰ型半導体基板１とでＰＮ接合を形成するのではなく、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８とでＰＮ接合を形成するため、Ｐ型不純物拡散層１８を形成するためのボロンイオン注入においてドーズ量を調整することにより、Ｐ型不純物拡散層１８の不純物濃度を容易に調整することが可能である。すなわち、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧を容易に調整することができるため、この半導体装置を定電圧素子として機能させる場合、容易に所望の定電圧を得ることが可能となる。特に、集積回路の製造においては、Ｐ型半導体基板１１やＮ型不純物拡散層１４を他の素子と共有するケースが多いので、これらの不純物濃度調整の自由度は低く、不純物濃度を容易に調整することが可能なＰ型不純物拡散層１８が存在することは、ダイオードの逆方向耐圧の変動を抑制する上で非常に有効である。
【００４１】
また、素子分離酸化膜１２と間隔をあけてＰ型不純物拡散層１８が形成されるため、Ｎ型不純物拡散層１４との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離酸化膜１２近傍から完全に離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜１２への注入を大幅に抑制できる。
【００４２】
このことは、素子分離絶縁膜の構造によらず成り立つが、素子分離絶縁膜の側面が半導体基板に対して垂直に近い構造となり、例えばＬＯＣＯＳ構造の場合に比べてＮ型不純物拡散層との接触面積が大きくなりやすいＳＴＩ構造の場合において、より効果が大きい。
【００４３】
素子分離酸化膜１２への電子／正孔の注入が抑制された結果、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８との間に形成されるＰＮ接合の経時的な電界の変動が無くなり、逆方向耐圧の変動も大幅に抑制されることになる。
【００４４】
以上のように本実施形態では、逆方向耐圧の調整が容易であり、しかも、接合降伏位置を素子分離酸化膜から離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜への注入を大幅に抑制できる。したがって、逆方向耐圧の変動がほとんど無い半導体装置が実現できる。
【００４５】
なお、Ｎ型不純物拡散層１４上のタングステンプラグ１６は、図１、図２ともに１個だけ形成しているが、複数個形成しても良い。さらに、Ｐ型半導体基板１１、Ｎ型不純物拡散層１４、Ｐ型不純物拡散層１８の導電型がそれぞれ逆であっても、同様の効果が得られることは自明である。
【００４６】
（第２の実施形態）
以下、本発明の第２の実施形態について、図面を参照しながら説明する。
【００４７】
図５は本実施形態における半導体装置の断面図である。図５において、Ｐ型半導体基板１１の表面にＳＴＩ構造の素子分離酸化膜１２が、活性領域１３を取り囲むように形成されている。Ｐ型半導体基板１１の活性領域表面には高濃度のＮ型不純物からなるＮ型不純物拡散層１４が形成され、Ｐ型半導体基板上１１上には層間絶縁膜１５が堆積されており、この層間絶縁膜１５の上には、タングステンプラグ１６を介してＮ型不純物拡散層１４に電気的に接続するアルミニウム配線１７が形成されている。さらに、Ｎ型不純物拡散層１４の直下方のＰ型半導体基板１１内にはＰ型不純物拡散層１８が形成されており、これとＮ型不純物拡散層１４とのＰＮ接合によってダイオードが形成される。ここで、Ｐ型不純物拡散層１８は、同じ導電型で不純物濃度が相対的に低いＰ型不純物拡散層２１と不純物濃度が相対的に高いＰ型不純物拡散層２２とで形成されており、そのうちＰ型不純物拡散層２２は素子分離酸化膜１２と接することなく間隔をあけて形成され、Ｐ型不純物拡散層２１はＰ型不純物拡散層２１の側面を覆うように、素子分離酸化膜１２の近傍に形成されている。
【００４８】
次に、本実施形態に係る半導体装置の製造方法について、図６（ａ）〜（ｄ）を参照しながら説明する。
【００４９】
まず、図６（ａ）に示すように、Ｐ型半導体基板１１上に活性領域１３を取り囲むＳＴＩ構造の素子分離酸化膜１２を形成し、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶ、ドーズ量が１０１２ｃｍ−２オーダーのボロンイオン１９の注入を実施する。これにより、不純物濃度が１０１７ｃｍ−３ｃｍ−３オーダーのＰ型不純物拡散層２１を形成する。
【００５０】
次に、図６（ｂ）に示すように、Ｐ型半導体基板１１表面にフォトレジストパターン２３を形成した後、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶ、ドーズ量が１０１２ｃｍ−２から１０１３ｃｍ−２オーダーのボロンイオン１９の注入を、フォトレジストパターン２３をマスクとして実施する。これにより、不純物濃度が１０１８ｃｍ−３オーダーのＰ型不純物拡散層２２を形成する。このとき、Ｐ型不純物拡散層２２は、素子分離酸化膜１２とは０．５μｍから２．０μｍ程度の間隔２４をあけて形成する。
【００５１】
次に、フォトレジストパターン２３を除去した後、図６（ｃ）に示すように、Ｐ型半導体基板１１全面に加速エネルギーが４０ｋｅＶ〜５０ｋｅＶ、ドーズ量が１０１５ｃｍ−２オーダーのヒ素イオン２０の注入を、素子分離酸化膜１２をマスクとして実施し、不純物濃度が１０２０ｃｍ−３オーダーのＮ型不純物拡散層１４を形成する。
【００５２】
次に、不純物の活性化を目的としたアニール等の熱処理を実施した後、図６（ｄ）に示すように、Ｐ型半導体基板１１全面に層間絶縁膜１５を堆積し、層間絶縁膜１５にＮ型不純物拡散層１４に到達するコンタクトホールを開口しタングステンプラグ１６を形成した後に、タングステンプラグ１６を介してＮ型不純物拡散層１４と接続するように、アルミニウム配線１７を形成する。
【００５３】
ここで、この半導体装置を定電圧素子として機能させる場合の所望の定電圧は、Ｐ型不純物拡散層２１よりもＰ型不純物拡散層２２のほうが不純物濃度の高い構成としているため、Ｎ型不純物拡散層１４とＰ型半導体基板１１との間の電圧が、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧になるまでアルミニウム配線１７を介してＮ型不純物拡散層１４に正電圧を印加することによって得られる。
【００５４】
上記のように、本実施形態では従来の第２例のようにＮ型不純物拡散層４とＰ型半導体基板１とでＰＮ接合を形成するのではなく、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８とでＰＮ接合を形成するため、Ｐ型不純物拡散層２２を形成するためのボロンイオン注入においてドーズ量を調整することにより、Ｐ型不純物拡散層２２の不純物濃度を容易に調整することが可能である。すなわち、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧を容易に調整することができるため、この半導体装置を定電圧素子として機能させる場合、容易に所望の定電圧を得ることが可能となる。特に、集積回路の製造においては、Ｐ型半導体基板１１やＮ型不純物拡散層１４を他の素子と共有するケースが多いので、これらの不純物濃度調整の自由度は低く、不純物濃度を容易に調整することが可能なＰ型不純物拡散層２２が存在することは、ダイオードの逆方向耐圧の変動を抑制する上で非常に有効である。
【００５５】
また、素子分離酸化膜１２と間隔をあけてＰ型不純物拡散層２２が形成されるため、Ｎ型不純物拡散層１４との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離酸化膜１２近傍から完全に離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜１２への注入を大幅に抑制できる。
【００５６】
このことは、素子分離絶縁膜の構造によらず成り立つが、素子分離絶縁膜の側面が半導体基板に対して垂直に近い構造となり、例えばＬＯＣＯＳ構造の場合に比べてＮ型不純物拡散層との接触面積が大きくなりやすいＳＴＩ構造の場合において、より効果が大きい。
【００５７】
素子分離酸化膜１２への電子／正孔の注入が抑制された結果、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間に形成されるＰＮ接合の経時的な電界の変動が無くなり、逆方向耐圧の変動も大幅に抑制されることになる。
【００５８】
また、本実施形態においては、素子分離酸化膜１２とＰ型不純物拡散層２２の間に、Ｐ型不純物拡散層２２よりも不純物濃度の低いＰ型不純物拡散層２１を形成する構成としていることにより、Ｐ型半導体基板１１への空乏層の広がりが抑制できるため、隣接する素子とのパンチスルーを防止できる効果が得られる。さらに、電子／正孔が素子分離酸化膜１２へ注入された場合でも、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２間の逆方向耐圧の変動を最小限に抑制する効果も得られる。
【００５９】
図４（ａ）は、本実施形態の半導体装置について、電流ストレス印加時間の経過に対する逆方向耐圧の変動量を示すデータである。同図には、比較のため従来の半導体装置のデータも示されている。図４（ａ）に示すように、本実施形態の場合、電流ストレス印加時間が１０００時間経過したときでも、逆方向耐圧の経時的な変動をほぼ完全に抑制することができる。
【００６０】
図４（ｂ）は、本実施形態の半導体装置について、電流ストレス印加後の高温（１５０℃）放置時間の経過に対する逆方向耐圧の変動量を示すデータである。同図には、比較のため従来の半導体装置データも示されている。図４（ｂ）に示すように、本実施形態の場合、ストレス電流印加後の高温放置時間が５００時間経過したときでも、逆方向耐圧の変動を０．１Ｖ以下にまで抑制することができる。
【００６１】
以上のように本実施形態では、逆方向耐圧の調整が容易であり、しかも、接合降伏位置を素子分離酸化膜からほぼ完全に離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜への注入をほぼ完全に抑制できる。したがって、逆方向耐圧の変動がほとんど無い半導体装置が実現できる。
【００６２】
なお、Ｎ型不純物拡散層１４上のタングステンプラグ１６は、図５、図６ともに１個だけ形成しているが、複数個形成しても良い。さらに、Ｐ型半導体基板１１、Ｎ型不純物拡散層１４、Ｐ型不純物拡散層２１および２２の導電型がそれぞれ逆であっても、同様の効果が得られることは言うまでもない。
【００６３】
（第３の実施形態）
以下、本発明の第３の実施形態について、図面を参照しながら説明する。
【００６４】
図７は本実施形態における半導体装置の断面図である。図７において、Ｐ型半導体基板１１の表面にＳＴＩ構造の素子分離酸化膜１２が、活性領域１３を取り囲むように形成されている。Ｐ型半導体基板１１の活性領域表面には高濃度のＮ型不純物からなるＮ型不純物拡散層１４が、素子分離酸化膜１２との間に０．５μｍから２．０μｍ程度のオフセット領域を介在させるように離れて形成されている。そのオフセット領域の上方には絶縁膜２５を介して形成されたポリシリコンからなる電極２６を備えている。Ｐ型半導体基板１１の上方には層間絶縁膜１５が堆積されており、この層間絶縁膜１５の上には、タングステンプラグ１６を介してＮ型不純物拡散層１４およびポリシリコン電極２６に電気的接続するアルミニウム配線１７が形成されている。さらに、Ｎ型不純物拡散層１４および絶縁膜２５の直下方のＰ型半導体基板１１内には１８Ｐ型不純物拡散層１８が形成されており、これとＮ型不純物拡散層１４とのＰＮ接合によってダイオードが形成される。ここで、Ｐ型不純物拡散層１８は、同じ導電型で不純物濃度が相対的に低いＰ型不純物拡散層２１と不純物濃度が相対的に高いＰ型不純物拡散層２２とで形成されており、そのうちＰ型不純物拡散層２２は素子分離酸化膜１２と接することなく間隔をあけて形成され、Ｐ型不純物拡散層２１はＰ型不純物拡散層２１の側面を覆うように、素子分離酸化膜１２の近傍に形成されている。また、Ｐ型不純物拡散層２２と素子分離酸化膜１２の間隔は、Ｎ型不純物拡散層１４と素子分離酸化膜１２との間隔よりも０．５μｍから２．０μｍ程度大きく設定されている。
【００６５】
次に、本実施形態に係る半導体装置の製造方法について、図８（ａ）〜（ｅ）を参照しながら説明する。
【００６６】
まず、図８（ａ）に示すように、Ｐ型半導体基板１１上に活性領域１３を取り囲むＳＴＩ構造の素子分離酸化膜１２を形成し、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶ、ドーズ量が１０１２ｃｍ−２オーダーのボロンイオン１９の注入を実施する。これにより、不純物濃度が１０１７ｃｍ−３オーダーのＰ型不純物拡散層２１を形成する。
【００６７】
次に、図８（ｂ）に示すように、活性領域１３表面に膜厚が２０ｎｍ程度のシリコン酸化膜からなる絶縁膜２５を形成した後、Ｐ型半導体基板１１上にポリシリコンからなる導電膜を堆積、パターニングすることによりポリシリコン電極２６を形成する。このとき、ポリシリコン電極２６は、素子分離酸化膜１２と活性領域１３に跨り、かつ、その開口端部が素子分離酸化膜１２の開口端部よりも０．５μｍから２．０μｍ程度内側に位置するように形成しておく。
【００６８】
次に、図８（ｃ）に示すように、Ｐ型半導体基板１１表面にフォトレジストパターン２３を形成した後、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶ、ドーズ量が１０１２ｃｍ−２から１０１３ｃｍ−２オーダーのボロンイオン１９の注入を、フォトレジストパターン２３をマスクとして実施する。これにより、不純物濃度が１０１８ｃｍ−３オーダーのＰ型不純物拡散層２２を形成する。このとき、Ｐ型不純物拡散層２２は、ポリシリコン電極２６の開口端部よりも０．５μｍから２．０μｍ程度内側に位置するように、素子分離酸化膜１２と間隔をあけて形成する。
【００６９】
次に、フォトレジストパターン２３を除去した後、図８（ｄ）に示すように、Ｐ型半導体基板１１全面に加速エネルギーが４０ｋｅＶ〜５０ｋｅＶ、ドーズ量が１０１５ｃｍ−２オーダーのヒ素イオン２０の注入を、ポリシリコン電極２６をマスクとして実施し、不純物濃度が１０２０ｃｍ−３オーダーのＮ型不純物拡散層１４を自己整合的に形成する。
【００７０】
次に、不純物の活性化を目的としたアニール等の熱処理を実施した後、図８（ｅ）に示すように、Ｐ型半導体基板１１全面に層間絶縁膜１５を堆積し、層間絶縁膜１５にＮ型不純物拡散層１４およびポリシリコン電極２６に到達するコンタクトホールを開口しタングステンプラグ１６を形成した後に、タングステンプラグ１６を介してＮ型不純物拡散層１４およびポリシリコン電極２６と接続するように、アルミニウム配線１７を形成する。
【００７１】
ここで、この半導体装置を定電圧素子として機能させる場合の所望の定電圧は、Ｐ型不純物拡散層２１よりもＰ型不純物拡散層２２のほうが不純物濃度の高い構成としているため、Ｎ型不純物拡散層１４とＰ型半導体基板１１との間の電圧が、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧になるまでアルミニウム配線１７を介してＮ型不純物拡散層１４に正電圧を印加することによって得られる。
【００７２】
上記のように、本実施形態では従来の第２例のようにＮ型不純物拡散層４とＰ型半導体基板１とでＰＮ接合を形成するのではなく、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８とでＰＮ接合を形成するため、Ｐ型不純物拡散層２２を形成するためのボロンイオン注入においてドーズ量を調整することにより、Ｐ型不純物拡散層２２の不純物濃度を容易に調整することが可能である。すなわち、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧を容易に調整することができるため、この半導体装置を定電圧素子として機能させる場合、容易に所望の定電圧を得ることが可能となる。特に、集積回路の製造においては、Ｐ型半導体基板１１やＮ型不純物拡散層１４を他の素子と共有するケースが多いので、これらの不純物濃度調整の自由度は低く、不純物濃度を容易に調整することが可能なＰ型不純物拡散層２２が存在することは、ダイオードの逆方向耐圧の変動を抑制する上で非常に有効である。
【００７３】
また、素子分離酸化膜１２と間隔をあけてＮ型不純物拡散層１４およびＰ型不純物拡散層２２が形成されるため、Ｎ型不純物拡散層１４との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離酸化膜１２近傍から完全に離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜１２への注入を完全に抑制できる。
【００７４】
素子分離酸化膜１２への電子／正孔の注入が抑制された結果、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間に形成されるＰＮ接合の経時的な電界の変動が無くなり、逆方向耐圧の変動がほぼ完全に抑制されることになる。
【００７５】
また、本実施形態においては、Ｎ型不純物拡散層１４とＰ型不純物拡散層２１および２２との接合面に形成されるＰＮ接合が、素子分離絶縁膜１２と接することがない構成となるため、素子分離絶縁膜１２とＰ型半導体基板１１の界面に存在する準位や欠陥に起因する漏れ電流を抑制することが可能となる。その上、素子分離酸化膜１２とＰ型不純物拡散層２２の間に、Ｐ型不純物拡散層２２よりも不純物濃度の低いＰ型不純物拡散層２１を形成する構成としていることにより、Ｐ型半導体基板１１への空乏層の広がりが抑制できるため、隣接する素子とのパンチスルーを防止できる効果が得られる。さらに、電子／正孔が素子分離酸化膜１２へ注入された場合でも、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２間の逆方向耐圧の変動を最小限に抑制する効果も得られる。
【００７６】
さらに、活性領域１３表面のうちＮ型不純物拡散層１４を形成していない領域（オフセット領域）の上方に絶縁膜２５を介してポリシリコン電極２６を形成し、このポリシリコン電極２６に電源電圧を印加することにより、Ｐ型不純物拡散層２１の表面に空乏層および少数キャリアである電子を誘起させる電位に保つことで、Ｎ型不純物拡散層１４とＰ型半導体基板１１との間のＰＮ接合の逆方向の降伏現象によって生じる正孔の絶縁膜２５や素子分離酸化膜１２への注入量を大幅に低減することが可能となる。その結果、逆方向耐圧の経時的な変動をさらに抑制することができる。
【００７７】
以上のように本実施形態では、逆方向耐圧の調整が容易であり、しかも、接合降伏位置を素子分離酸化膜から完全に離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜への注入をほぼ完全に抑制できる。したがって、より逆方向耐圧の変動の無い半導体装置が実現できる。
【００７８】
なお、本実施形態では素子分離酸化膜１２とＰ型不純物拡散層２２の間にＰ型不純物拡散層２１を形成する構成としたが、Ｐ型不純物拡散層２１を形成しない場合においても接合降伏位置を素子分離酸化膜１２近傍から離すことができるため、逆方向耐圧の経時的な変動を大幅に抑制できる。また、Ｎ型不純物拡散層１４上のタングステンプラグ１６は、図７、図８ともに１個だけ形成しているが、複数個形成しても良い。また、ポリシリコン電極２６には定常的に電源電圧を印加する構成としたが、ＡＣ的に印加しても、注入された正孔を１サイクルごとにデトラップさせることができるため、同様の効果が得られる。ＡＣ的に印加した場合には、半導体基板１１とポリシリコン電極２６の間に形成された絶縁膜２５への電圧ストレスを低減できる効果も得られる。さらに、Ｐ型半導体基板１１、Ｎ型不純物拡散層１４、Ｐ型不純物拡散層２１および２２の導電型がそれぞれ逆であっても、同様の効果が得られることは言うまでもない。ただし、この場合には、ポリシリコン電極２６に印加する電位を接地電位または負電圧とする必要がある。
【００７９】
【発明の効果】
本発明の半導体装置およびその製造方法によれば、所望の定電圧を容易に得ることができ、かつ、逆方向耐圧の経時的な変動がほとんどなく信頼性に優れた定電圧素子として機能しうる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体装置を示す構造断面図
【図２】本発明の第１の実施形態における半導体装置の製造方法を示す構造断面図
【図３】定電圧素子におけるキャリアのトラップ状態と逆方向耐圧変動の原因を説明するための断面図
【図４】本発明の第１および第２の実施形態における逆方向耐圧の経時的な変動を示す図
【図５】本発明の第２の実施形態における半導体装置を示す構造断面図
【図６】本発明の第２の実施形態における半導体装置の製造方法を示す構造断面図
【図７】本発明の第３の実施形態における半導体装置を示す構造断面図
【図８】本発明の第３の実施形態における半導体装置の製造方法を示す構造断面図
【図９】従来の第１例における半導体装置を示す構造断面図
【図１０】従来の第２例における半導体装置を示す構造断面図
【符号の説明】
１ Ｐ型半導体基板
２ 素子分離酸化膜
３ 活性領域
４ Ｎ型不純物拡散層
５ Ｐ型不純物拡散層
６ 層間絶縁膜
７ タングステンプラグ
８ アルミニウム配線
１１ Ｐ型半導体基板
１２ 素子分離酸化膜
１３ 活性領域
１４ Ｎ型不純物拡散層
１５ 層間絶縁膜
１６ タングステンプラグ
１７ アルミニウム配線
１８ Ｐ型不純物拡散層
１９ ボロンイオン
２０ ヒ素イオン
２１ Ｐ型不純物拡散層
２２ Ｐ型不純物拡散層
２３ フォトレジストパターン
２４ 素子分離酸化膜とＰ型不純物拡散層との間隔
２５ 絶縁膜
２６ ポリシリコン電極
【発明の属する技術分野】
本発明は、半導体集積回路に用いられる半導体装置、特に集積回路内部に形成される昇圧装置などに用いられる定電圧素子に関するものである。
【０００２】
【従来の技術】
従来、集積回路内部に形成された昇圧装置において、昇圧された電圧から所望の定電圧を得るために、クランプダイオードと呼ばれる定電圧素子が用いられている。この定電圧素子は、別名ツェナーダイオードとも称されるものであって、半導体基板内に形成した不純物拡散層と半導体基板との間のＰＮ接合の逆方向降伏現象を利用して所望の定電圧を得る。
【０００３】
以下、この従来の定電圧素子の一例について、図面を参照しながら説明する。
【０００４】
図９は、上記従来の定電圧素子として機能する半導体装置の構造の第１例を示す断面図である。図９に示すように、Ｐ型半導体基板１には、活性領域３を取り囲む素子分離酸化膜２が形成されている。活性領域３の一部には半導体基板１の表面から内部に向かってＮ型不純物拡散層４が形成されており、それと隣接して半導体基板１の表面から内部に向かってＰ型不純物拡散層５が形成されている。Ｎ型不純物拡散層４およびＰ型不純物拡散層５のそれぞれは、層間絶縁膜６の開口部に形成されたタングステンプラグ７を介してアルミニウム配線８に接続されている。
【０００５】
ここで、この定電圧素子の上記所望の定電圧は、Ｎ型不純物拡散層４とＰ型不純物拡散層５との間に形成されるＰＮ接合の逆方向降伏電圧によって決定されるように構成されている。すなわち、Ｎ型不純物拡散層４とＰ型不純物拡散層５との間に逆方向の上記定電圧を越える電圧が印加されたときには、Ｎ型不純物拡散層４とＰ型不純物拡散層５との間にツェナー効果あるいはアバランシェ効果により逆方向の電流が流れる。このような原理により、大電圧が印加されても、Ｎ型不純物拡散層４とＰ型不純物拡散層５間の電圧はほぼ一定に保持される。
【０００６】
図１０は、上記従来の定電圧素子として機能する半導体装置の構造の第２例を示す断面図である。図１０に示すように、Ｐ型半導体基板１には、活性領域３を取り囲む素子分離酸化膜２が形成されている。活性領域３中には半導体基板１の表面から内部に向かってＮ型不純物拡散層４が形成されており、上記Ｎ型不純物拡散層４は、層間絶縁膜６の開口部に形成されたタングステンプラグ７を介してアルミニウム配線８に接続されている。
【０００７】
ここで、この定電圧素子の上記所望の定電圧は、Ｎ型不純物拡散層４とＰ型半導体基板１との間に形成されるＰＮ接合の逆方向降伏電圧によって決定されるように構成されている。すなわち、アルミニウム配線８とＰ型半導体基板１との間に逆方向の上記定電圧を越える電圧が印加されたときには、Ｐ型半導体基板１とＮ型不純物拡散層４との間にツェナー効果あるいはアバランシェ効果により逆方向の電流が流れる。このような原理により、大電圧が印加されても、アルミニウム配線８とＰ型半導体基板１間の電圧はほぼ一定に保持される。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の第１例については、所望の定電圧はＮ型不純物拡散層４とＰ型不純物拡散層５との間に形成されるＰＮ接合の逆方向降伏電圧によって決定されるため、所望の定電圧を得るにはＮ型不純物拡散層４またはＰ型不純物拡散層５のいずれか一方、もしくは両方の不純物濃度を調整することが必要であるが、集積回路の製造においては、Ｎ型不純物拡散層４やＰ型不純物拡散層５をその他の素子と共有するケースが多いため、不純物濃度調整の自由度が低く、所望の定電圧を実現することが非常に困難となっていた。
【０００９】
また、従来の第２例については、所望の定電圧はＮ型不純物拡散層４とＰ型半導体基板１との間に形成されるＰＮ接合の逆方向降伏電圧によって決定されるため、第１例と同様、所望の定電圧を得るにはＰ型半導体基板１またはＮ型不純物拡散層４のいずれか一方、もしくは両方の不純物濃度を調整することが必要であるが、集積回路の製造においては、Ｎ型不純物拡散層４やＰ型半導体基板１をその他の素子と共有するケースが多いため、不純物濃度調整の自由度が低く、所望の定電圧を実現することが非常に困難となっていた。
【００１０】
上記第１例および第２例における、所望の定電圧を実現することが非常に困難であるという課題について以下に詳述する。
【００１１】
第２例の場合、Ｎ型不純物拡散層４とＰ型半導体基板１によって形成されるＰＮ接合の逆方向の降伏現象によって電子／正孔対が生じる。そして、図３（ａ）に示すように、Ｐ型半導体基板１はＮ型不純物拡散層４よりも不純物濃度が薄いため、空乏層はＰ型半導体基板１側においてより幅広となる。また、ＰＮ接合面のうち素子分離酸化膜と接する部分の耐圧が最も低いため、この部分で接合降伏が発生する。その結果、降伏現象によって発生した電子／正孔対のうち、主に正孔が素子分離酸化膜２近傍のＰＮ接合端部におけるＰ型半導体基板１側に注入され、電子は素子分離酸化膜２近傍のＰＮ接合端部におけるＮ型不純物拡散層４側に注入される。
【００１２】
この結果、注入された電子／正孔は空乏層を広げる方向に働き、特に不純物濃度の薄いＰ型半導体基板１側の空乏層が広がることにより、素子分離酸化膜近傍における空乏層内の電界が緩和され、図３（ｂ）に示すように、Ｐ型半導体基板１とＮ型不純物拡散層４との間の電圧をＰＮ接合の逆方向降伏電圧に至らしめるために必要なＮ型不純物拡散層４（またはアルミニウム配線８）とＰ型半導体基板１の間の電圧（逆方向耐圧）が上昇することになる。図４（ａ）に、定電流ストレス印加による逆方向耐圧の変動量の評価結果を示すが、第２例の場合、▲印の点を結んで形成される曲線に沿って変化することになる。
【００１３】
また、第１例の場合、Ｎ型不純物拡散層４とＰ型不純物拡散層５によって形成されるＰＮ接合の逆方向の降伏現象によって電子／正孔対が生じる。発生した電子／正孔対のうち、主に正孔がＰＮ接合端部におけるＰ型不純物拡散層５上の層間絶縁膜６に注入され、電子がＮ型不純物拡散層４上の層間絶縁膜６に注入されることにより、逆方向耐圧が上昇し、図４（ａ）に示す●印の点を結んで形成される曲線に沿って変化することになる。
【００１４】
また、素子分離酸化膜２近傍または層間絶縁膜６近傍のＰＮ接合端で接合降伏現象が発生しているにもかかわらず、見かけ上、逆方向耐圧が変化しない場合がある。これは、電子／正孔ともに早期に素子分離酸化膜２または層間絶縁膜６へ注入され、電界が中和されることで逆方向耐圧が変化しないためである。しかし、この場合、図４（ｂ）に示すように、定電流ストレス印加後に高温で放置すると、熱により放出されやすい電子だけが先に急速に放出されるため、●印および▲印の点を結んで形成される曲線に沿って、逆方向耐圧が上昇することになる。すなわち、半導体集積回路全体としてみると、いずれの場合においても逆方向耐圧が所望の定電圧から変動することになり、定電圧素子としての機能が悪化することになる。
【００１５】
本発明は上記のような問題点に鑑みてなされたもので、その目的は、所望の定電圧を容易に得ることができ、かつ、逆方向耐圧の経時的な変動がほとんどなく信頼性に優れた定電圧素子として機能しうる半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の半導体装置は、第１導電型の半導体基板表面に活性領域を囲むように形成された素子分離絶縁膜と、活性領域表面に形成された第２導電型の不純物拡散層と、少なくとも第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように形成された第１導電型の不純物拡散層とを備え、第１導電型の不純物拡散層は、素子分離絶縁膜から離間して形成されている。
【００１７】
このような構成とすることにより、第２導電型不純物拡散層との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離絶縁膜近傍から離すことができるため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を大幅に抑制できる。したがって、逆方向耐圧の変動がほとんど無い半導体装置が得られる。
【００１８】
また、本発明の第２の半導体装置は、第１導電型の半導体基板表面に活性領域を囲むように形成された素子分離絶縁膜と、活性領域表面に形成された第２導電型の不純物拡散層と、少なくとも第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように形成された第１導電型の不純物拡散層とを備え、第１導電型の不純物拡散層は、素子分離絶縁膜から離間して形成された第１の不純物拡散層と、第１の不純物拡散層側面を覆うように形成された第１の不純物濃度よりも不純物濃度の低い第２の不純物拡散層からなる。
【００１９】
このような構成とすることにより、第２導電型不純物拡散層との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離絶縁膜近傍から大きく離すことができるため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を大幅に抑制できる。そのうえ、素子分離絶縁膜近傍に濃度の低いほうの不純物拡散層を形成することで、パンチスルーによる隣接素子との電気的接触や、素子分離絶縁膜と半導体基板界面に存在する電荷に起因するリーク電流を抑制することができる。
【００２０】
また、本発明の第１または第２の半導体装置において、第２導電型の不純物拡散層と素子分離絶縁膜とは、少なくとも一部でオフセット領域を介在させるように離れて形成され、オフセット領域の上方に絶縁膜を介して形成された導電膜からなる電極を備え、導電膜からなる電極が電源端子または接地端子に接続されていることが好ましい。
【００２１】
このような構成とすることにより、第２導電型不純物拡散層と素子分離絶縁膜との界面近傍および半導体基板表面付近に、電子または正孔が注入または捕獲されることを抑制することができ、さらに、電子または正孔が注入によって半導体装置の逆方向耐圧が変動したときにも初期状態に戻すためのリフレッシュを実施することが可能となる。
【００２２】
また、本発明の第１または第２の半導体装置において、素子分離絶縁膜はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｎｓｕｌａｔｏｒ）構造で形成されていることが好ましい。
【００２３】
このような構成とすることにより、ＳＴＩ構造ではＮ型不純物拡散層やＰ型不純物拡散層との接触面積が大きくなりやすいため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を抑制できる効果がより顕著となる。
【００２４】
また、本発明の第１の半導体装置の製造方法は、第１導電型の半導体基板表面に活性領域を囲むように素子分離絶縁膜を形成する工程と、活性領域表面に第２導電型の不純物拡散層を形成する工程と、少なくとも第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように第１導電型の不純物拡散層を形成する工程とを備え、第１導電型の不純物拡散層を形成する工程は、フォトリソグラフィー技術およびイオン注入技術を用いて、第１導電型の不純物拡散層を素子分離絶縁膜から離間するように形成する。
【００２５】
このような構成とすることにより、第２導電型不純物拡散層との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離絶縁膜近傍から離すことができるため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を大幅に抑制できる。したがって、逆方向耐圧の変動がほとんど無い半導体装置が得られる。
【００２６】
また、本発明の第２の半導体装置の製造方法は、第１導電型の半導体基板表面に活性領域を囲むように素子分離絶縁膜を形成する工程と、活性領域表面に第２導電型の不純物拡散層を形成する工程と、少なくとも第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように第１導電型の不純物拡散層を形成する工程とを備え、第１導電型の不純物拡散層を形成する工程は、フォトリソグラフィー技術およびイオン注入技術を用いて、素子分離絶縁膜から離間するように第１の不純物拡散層を形成する工程と、第１の不純物拡散層の側面を覆うように、第１の不純物拡散層よりも不純物濃度が低い第２の不純物拡散層を形成する工程とを含む。
【００２７】
このような構成とすることにより、第２導電型不純物拡散層との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離絶縁膜近傍から大きく離すことができるため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を大幅に抑制できる。そのうえ、素子分離絶縁膜近傍に濃度の低いほうの不純物拡散層を形成することで、パンチスルーによる隣接素子との電気的接触や、素子分離絶縁膜と半導体基板界面に存在する電荷に起因するリーク電流を抑制することができる。
【００２８】
また、本発明の第１または第２の半導体装置の製造方法において、第２導電型の不純物拡散層と素子分離絶縁膜とを、少なくとも一部でオフセット領域が介在するように離れて形成し、オフセット領域の上方に絶縁膜を介して導電膜からなる電極を形成する工程をさらに備え、導電膜からなる電極を電源端子または接地端子に接続するように形成することが好ましい。
【００２９】
このような構成とすることにより、第２導電型不純物拡散層と素子分離絶縁膜との界面近傍および半導体基板表面付近に、電子または正孔が注入または捕獲されることを抑制することができ、さらに、電子または正孔が注入によって半導体装置の逆方向耐圧が変動したときにも初期状態に戻すためのリフレッシュを実施することが可能となる。
【００３０】
また、本発明の第１または第２の半導体装置の製造方法において、素子分離絶縁膜をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｎｓｕｌａｔｏｒ）構造で形成することが好ましい。
【００３１】
このような構成とすることにより、ＳＴＩ構造ではＮ型不純物拡散層やＰ型不純物拡散層との接触面積が大きくなりやすいため、接合降伏によって発生した電子や正孔の素子分離絶縁膜への注入を抑制できる効果がより顕著となる。
【００３２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について、図面を参照しながら説明する。
【００３３】
図１は本実施形態における半導体装置の断面図である。図１において、Ｐ型半導体基板１１の表面にＳＴＩ構造の素子分離酸化膜１２が、活性領域１３を取り囲むように形成されている。Ｐ型半導体基板１１の活性領域表面には高濃度のＮ型不純物からなるＮ型不純物拡散層１４が形成され、Ｐ型半導体基板上１１上には層間絶縁膜１５が堆積されており、この層間絶縁膜１５の上には、タングステンプラグ１６を介してＮ型不純物拡散層１４に電気的に接続するアルミニウム配線１７が形成されている。さらに、Ｎ型不純物拡散層１４の直下方のＰ型半導体基板１１内にはＰ型不純物拡散層１８が形成されており、これとＮ型不純物拡散層１４とのＰＮ接合によってダイオードが形成される。ここで、Ｐ型不純物拡散層１８は素子分離酸化膜１２と接することなく間隔をあけて形成されている。
【００３４】
次に、本実施形態に係る半導体装置の製造方法について、図２（ａ）〜（ｄ）を参照しながら説明する。
【００３５】
まず、図２（ａ）に示すように、Ｐ型半導体基板１１上に活性領域１３を取り囲むＳＴＩ構造の素子分離酸化膜１２を形成する。
【００３６】
次に、図２（ｂ）に示すように、Ｐ型半導体基板１１表面にフォトレジストパターン２３を形成した後、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶ、ドーズ量が１０１２ｃｍ−２から１０１３ｃｍ−２オーダーのボロンイオン１９の注入を、フォトレジストパターン２３をマスクとして実施する。これにより、不純物濃度が１０１８ｃｍ−３オーダーのＰ型不純物拡散層１８を形成する。このとき、Ｐ型不純物拡散層１８は、素子分離酸化膜１２とは０．５μｍから２．０μｍ程度の間隔２４をあけて形成する。
【００３７】
次に、フォトレジストパターン２３を除去した後、図２（ｃ）に示すように、Ｐ型半導体基板１１全面に加速エネルギーが４０ｋｅＶ〜５０ｋｅＶ、ドーズ量が１０１５ｃｍ−２オーダーのヒ素イオン２０の注入を、素子分離酸化膜１２をマスクとして実施し、不純物濃度が１０２０ｃｍ−３オーダーのＮ型不純物拡散層１４を形成する。
【００３８】
次に、不純物の活性化を目的としたアニール等の熱処理を実施した後、図２（ｄ）に示すように、Ｐ型半導体基板１１全面に層間絶縁膜１５を堆積し、層間絶縁膜１５にＮ型不純物拡散層１４に到達するコンタクトホールを開口してタングステンプラグ１６を形成した後に、タングステンプラグ１６を介してＮ型不純物拡散層１４と接続するように、アルミニウム配線１７を形成する。
【００３９】
ここで、この半導体装置を定電圧素子として機能させる場合の所望の定電圧は、Ｎ型不純物拡散層１４とＰ型半導体基板１１との間の電圧が、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧になるまでアルミニウム配線１７を介してＮ型不純物拡散層１４に正電圧を印加することによって得られる。
【００４０】
上記のように、本実施形態では従来の第２例のようにＮ型不純物拡散層４とＰ型半導体基板１とでＰＮ接合を形成するのではなく、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８とでＰＮ接合を形成するため、Ｐ型不純物拡散層１８を形成するためのボロンイオン注入においてドーズ量を調整することにより、Ｐ型不純物拡散層１８の不純物濃度を容易に調整することが可能である。すなわち、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧を容易に調整することができるため、この半導体装置を定電圧素子として機能させる場合、容易に所望の定電圧を得ることが可能となる。特に、集積回路の製造においては、Ｐ型半導体基板１１やＮ型不純物拡散層１４を他の素子と共有するケースが多いので、これらの不純物濃度調整の自由度は低く、不純物濃度を容易に調整することが可能なＰ型不純物拡散層１８が存在することは、ダイオードの逆方向耐圧の変動を抑制する上で非常に有効である。
【００４１】
また、素子分離酸化膜１２と間隔をあけてＰ型不純物拡散層１８が形成されるため、Ｎ型不純物拡散層１４との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離酸化膜１２近傍から完全に離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜１２への注入を大幅に抑制できる。
【００４２】
このことは、素子分離絶縁膜の構造によらず成り立つが、素子分離絶縁膜の側面が半導体基板に対して垂直に近い構造となり、例えばＬＯＣＯＳ構造の場合に比べてＮ型不純物拡散層との接触面積が大きくなりやすいＳＴＩ構造の場合において、より効果が大きい。
【００４３】
素子分離酸化膜１２への電子／正孔の注入が抑制された結果、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８との間に形成されるＰＮ接合の経時的な電界の変動が無くなり、逆方向耐圧の変動も大幅に抑制されることになる。
【００４４】
以上のように本実施形態では、逆方向耐圧の調整が容易であり、しかも、接合降伏位置を素子分離酸化膜から離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜への注入を大幅に抑制できる。したがって、逆方向耐圧の変動がほとんど無い半導体装置が実現できる。
【００４５】
なお、Ｎ型不純物拡散層１４上のタングステンプラグ１６は、図１、図２ともに１個だけ形成しているが、複数個形成しても良い。さらに、Ｐ型半導体基板１１、Ｎ型不純物拡散層１４、Ｐ型不純物拡散層１８の導電型がそれぞれ逆であっても、同様の効果が得られることは自明である。
【００４６】
（第２の実施形態）
以下、本発明の第２の実施形態について、図面を参照しながら説明する。
【００４７】
図５は本実施形態における半導体装置の断面図である。図５において、Ｐ型半導体基板１１の表面にＳＴＩ構造の素子分離酸化膜１２が、活性領域１３を取り囲むように形成されている。Ｐ型半導体基板１１の活性領域表面には高濃度のＮ型不純物からなるＮ型不純物拡散層１４が形成され、Ｐ型半導体基板上１１上には層間絶縁膜１５が堆積されており、この層間絶縁膜１５の上には、タングステンプラグ１６を介してＮ型不純物拡散層１４に電気的に接続するアルミニウム配線１７が形成されている。さらに、Ｎ型不純物拡散層１４の直下方のＰ型半導体基板１１内にはＰ型不純物拡散層１８が形成されており、これとＮ型不純物拡散層１４とのＰＮ接合によってダイオードが形成される。ここで、Ｐ型不純物拡散層１８は、同じ導電型で不純物濃度が相対的に低いＰ型不純物拡散層２１と不純物濃度が相対的に高いＰ型不純物拡散層２２とで形成されており、そのうちＰ型不純物拡散層２２は素子分離酸化膜１２と接することなく間隔をあけて形成され、Ｐ型不純物拡散層２１はＰ型不純物拡散層２１の側面を覆うように、素子分離酸化膜１２の近傍に形成されている。
【００４８】
次に、本実施形態に係る半導体装置の製造方法について、図６（ａ）〜（ｄ）を参照しながら説明する。
【００４９】
まず、図６（ａ）に示すように、Ｐ型半導体基板１１上に活性領域１３を取り囲むＳＴＩ構造の素子分離酸化膜１２を形成し、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶ、ドーズ量が１０１２ｃｍ−２オーダーのボロンイオン１９の注入を実施する。これにより、不純物濃度が１０１７ｃｍ−３ｃｍ−３オーダーのＰ型不純物拡散層２１を形成する。
【００５０】
次に、図６（ｂ）に示すように、Ｐ型半導体基板１１表面にフォトレジストパターン２３を形成した後、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶ、ドーズ量が１０１２ｃｍ−２から１０１３ｃｍ−２オーダーのボロンイオン１９の注入を、フォトレジストパターン２３をマスクとして実施する。これにより、不純物濃度が１０１８ｃｍ−３オーダーのＰ型不純物拡散層２２を形成する。このとき、Ｐ型不純物拡散層２２は、素子分離酸化膜１２とは０．５μｍから２．０μｍ程度の間隔２４をあけて形成する。
【００５１】
次に、フォトレジストパターン２３を除去した後、図６（ｃ）に示すように、Ｐ型半導体基板１１全面に加速エネルギーが４０ｋｅＶ〜５０ｋｅＶ、ドーズ量が１０１５ｃｍ−２オーダーのヒ素イオン２０の注入を、素子分離酸化膜１２をマスクとして実施し、不純物濃度が１０２０ｃｍ−３オーダーのＮ型不純物拡散層１４を形成する。
【００５２】
次に、不純物の活性化を目的としたアニール等の熱処理を実施した後、図６（ｄ）に示すように、Ｐ型半導体基板１１全面に層間絶縁膜１５を堆積し、層間絶縁膜１５にＮ型不純物拡散層１４に到達するコンタクトホールを開口しタングステンプラグ１６を形成した後に、タングステンプラグ１６を介してＮ型不純物拡散層１４と接続するように、アルミニウム配線１７を形成する。
【００５３】
ここで、この半導体装置を定電圧素子として機能させる場合の所望の定電圧は、Ｐ型不純物拡散層２１よりもＰ型不純物拡散層２２のほうが不純物濃度の高い構成としているため、Ｎ型不純物拡散層１４とＰ型半導体基板１１との間の電圧が、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧になるまでアルミニウム配線１７を介してＮ型不純物拡散層１４に正電圧を印加することによって得られる。
【００５４】
上記のように、本実施形態では従来の第２例のようにＮ型不純物拡散層４とＰ型半導体基板１とでＰＮ接合を形成するのではなく、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８とでＰＮ接合を形成するため、Ｐ型不純物拡散層２２を形成するためのボロンイオン注入においてドーズ量を調整することにより、Ｐ型不純物拡散層２２の不純物濃度を容易に調整することが可能である。すなわち、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧を容易に調整することができるため、この半導体装置を定電圧素子として機能させる場合、容易に所望の定電圧を得ることが可能となる。特に、集積回路の製造においては、Ｐ型半導体基板１１やＮ型不純物拡散層１４を他の素子と共有するケースが多いので、これらの不純物濃度調整の自由度は低く、不純物濃度を容易に調整することが可能なＰ型不純物拡散層２２が存在することは、ダイオードの逆方向耐圧の変動を抑制する上で非常に有効である。
【００５５】
また、素子分離酸化膜１２と間隔をあけてＰ型不純物拡散層２２が形成されるため、Ｎ型不純物拡散層１４との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離酸化膜１２近傍から完全に離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜１２への注入を大幅に抑制できる。
【００５６】
このことは、素子分離絶縁膜の構造によらず成り立つが、素子分離絶縁膜の側面が半導体基板に対して垂直に近い構造となり、例えばＬＯＣＯＳ構造の場合に比べてＮ型不純物拡散層との接触面積が大きくなりやすいＳＴＩ構造の場合において、より効果が大きい。
【００５７】
素子分離酸化膜１２への電子／正孔の注入が抑制された結果、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間に形成されるＰＮ接合の経時的な電界の変動が無くなり、逆方向耐圧の変動も大幅に抑制されることになる。
【００５８】
また、本実施形態においては、素子分離酸化膜１２とＰ型不純物拡散層２２の間に、Ｐ型不純物拡散層２２よりも不純物濃度の低いＰ型不純物拡散層２１を形成する構成としていることにより、Ｐ型半導体基板１１への空乏層の広がりが抑制できるため、隣接する素子とのパンチスルーを防止できる効果が得られる。さらに、電子／正孔が素子分離酸化膜１２へ注入された場合でも、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２間の逆方向耐圧の変動を最小限に抑制する効果も得られる。
【００５９】
図４（ａ）は、本実施形態の半導体装置について、電流ストレス印加時間の経過に対する逆方向耐圧の変動量を示すデータである。同図には、比較のため従来の半導体装置のデータも示されている。図４（ａ）に示すように、本実施形態の場合、電流ストレス印加時間が１０００時間経過したときでも、逆方向耐圧の経時的な変動をほぼ完全に抑制することができる。
【００６０】
図４（ｂ）は、本実施形態の半導体装置について、電流ストレス印加後の高温（１５０℃）放置時間の経過に対する逆方向耐圧の変動量を示すデータである。同図には、比較のため従来の半導体装置データも示されている。図４（ｂ）に示すように、本実施形態の場合、ストレス電流印加後の高温放置時間が５００時間経過したときでも、逆方向耐圧の変動を０．１Ｖ以下にまで抑制することができる。
【００６１】
以上のように本実施形態では、逆方向耐圧の調整が容易であり、しかも、接合降伏位置を素子分離酸化膜からほぼ完全に離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜への注入をほぼ完全に抑制できる。したがって、逆方向耐圧の変動がほとんど無い半導体装置が実現できる。
【００６２】
なお、Ｎ型不純物拡散層１４上のタングステンプラグ１６は、図５、図６ともに１個だけ形成しているが、複数個形成しても良い。さらに、Ｐ型半導体基板１１、Ｎ型不純物拡散層１４、Ｐ型不純物拡散層２１および２２の導電型がそれぞれ逆であっても、同様の効果が得られることは言うまでもない。
【００６３】
（第３の実施形態）
以下、本発明の第３の実施形態について、図面を参照しながら説明する。
【００６４】
図７は本実施形態における半導体装置の断面図である。図７において、Ｐ型半導体基板１１の表面にＳＴＩ構造の素子分離酸化膜１２が、活性領域１３を取り囲むように形成されている。Ｐ型半導体基板１１の活性領域表面には高濃度のＮ型不純物からなるＮ型不純物拡散層１４が、素子分離酸化膜１２との間に０．５μｍから２．０μｍ程度のオフセット領域を介在させるように離れて形成されている。そのオフセット領域の上方には絶縁膜２５を介して形成されたポリシリコンからなる電極２６を備えている。Ｐ型半導体基板１１の上方には層間絶縁膜１５が堆積されており、この層間絶縁膜１５の上には、タングステンプラグ１６を介してＮ型不純物拡散層１４およびポリシリコン電極２６に電気的接続するアルミニウム配線１７が形成されている。さらに、Ｎ型不純物拡散層１４および絶縁膜２５の直下方のＰ型半導体基板１１内には１８Ｐ型不純物拡散層１８が形成されており、これとＮ型不純物拡散層１４とのＰＮ接合によってダイオードが形成される。ここで、Ｐ型不純物拡散層１８は、同じ導電型で不純物濃度が相対的に低いＰ型不純物拡散層２１と不純物濃度が相対的に高いＰ型不純物拡散層２２とで形成されており、そのうちＰ型不純物拡散層２２は素子分離酸化膜１２と接することなく間隔をあけて形成され、Ｐ型不純物拡散層２１はＰ型不純物拡散層２１の側面を覆うように、素子分離酸化膜１２の近傍に形成されている。また、Ｐ型不純物拡散層２２と素子分離酸化膜１２の間隔は、Ｎ型不純物拡散層１４と素子分離酸化膜１２との間隔よりも０．５μｍから２．０μｍ程度大きく設定されている。
【００６５】
次に、本実施形態に係る半導体装置の製造方法について、図８（ａ）〜（ｅ）を参照しながら説明する。
【００６６】
まず、図８（ａ）に示すように、Ｐ型半導体基板１１上に活性領域１３を取り囲むＳＴＩ構造の素子分離酸化膜１２を形成し、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶ、ドーズ量が１０１２ｃｍ−２オーダーのボロンイオン１９の注入を実施する。これにより、不純物濃度が１０１７ｃｍ−３オーダーのＰ型不純物拡散層２１を形成する。
【００６７】
次に、図８（ｂ）に示すように、活性領域１３表面に膜厚が２０ｎｍ程度のシリコン酸化膜からなる絶縁膜２５を形成した後、Ｐ型半導体基板１１上にポリシリコンからなる導電膜を堆積、パターニングすることによりポリシリコン電極２６を形成する。このとき、ポリシリコン電極２６は、素子分離酸化膜１２と活性領域１３に跨り、かつ、その開口端部が素子分離酸化膜１２の開口端部よりも０．５μｍから２．０μｍ程度内側に位置するように形成しておく。
【００６８】
次に、図８（ｃ）に示すように、Ｐ型半導体基板１１表面にフォトレジストパターン２３を形成した後、加速エネルギーが３０ｋｅＶ〜４０ｋｅＶ、ドーズ量が１０１２ｃｍ−２から１０１３ｃｍ−２オーダーのボロンイオン１９の注入を、フォトレジストパターン２３をマスクとして実施する。これにより、不純物濃度が１０１８ｃｍ−３オーダーのＰ型不純物拡散層２２を形成する。このとき、Ｐ型不純物拡散層２２は、ポリシリコン電極２６の開口端部よりも０．５μｍから２．０μｍ程度内側に位置するように、素子分離酸化膜１２と間隔をあけて形成する。
【００６９】
次に、フォトレジストパターン２３を除去した後、図８（ｄ）に示すように、Ｐ型半導体基板１１全面に加速エネルギーが４０ｋｅＶ〜５０ｋｅＶ、ドーズ量が１０１５ｃｍ−２オーダーのヒ素イオン２０の注入を、ポリシリコン電極２６をマスクとして実施し、不純物濃度が１０２０ｃｍ−３オーダーのＮ型不純物拡散層１４を自己整合的に形成する。
【００７０】
次に、不純物の活性化を目的としたアニール等の熱処理を実施した後、図８（ｅ）に示すように、Ｐ型半導体基板１１全面に層間絶縁膜１５を堆積し、層間絶縁膜１５にＮ型不純物拡散層１４およびポリシリコン電極２６に到達するコンタクトホールを開口しタングステンプラグ１６を形成した後に、タングステンプラグ１６を介してＮ型不純物拡散層１４およびポリシリコン電極２６と接続するように、アルミニウム配線１７を形成する。
【００７１】
ここで、この半導体装置を定電圧素子として機能させる場合の所望の定電圧は、Ｐ型不純物拡散層２１よりもＰ型不純物拡散層２２のほうが不純物濃度の高い構成としているため、Ｎ型不純物拡散層１４とＰ型半導体基板１１との間の電圧が、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧になるまでアルミニウム配線１７を介してＮ型不純物拡散層１４に正電圧を印加することによって得られる。
【００７２】
上記のように、本実施形態では従来の第２例のようにＮ型不純物拡散層４とＰ型半導体基板１とでＰＮ接合を形成するのではなく、Ｎ型不純物拡散層１４とＰ型不純物拡散層１８とでＰＮ接合を形成するため、Ｐ型不純物拡散層２２を形成するためのボロンイオン注入においてドーズ量を調整することにより、Ｐ型不純物拡散層２２の不純物濃度を容易に調整することが可能である。すなわち、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間にＰＮ接合面に形成されるダイオードの逆方向の降伏電圧を容易に調整することができるため、この半導体装置を定電圧素子として機能させる場合、容易に所望の定電圧を得ることが可能となる。特に、集積回路の製造においては、Ｐ型半導体基板１１やＮ型不純物拡散層１４を他の素子と共有するケースが多いので、これらの不純物濃度調整の自由度は低く、不純物濃度を容易に調整することが可能なＰ型不純物拡散層２２が存在することは、ダイオードの逆方向耐圧の変動を抑制する上で非常に有効である。
【００７３】
また、素子分離酸化膜１２と間隔をあけてＮ型不純物拡散層１４およびＰ型不純物拡散層２２が形成されるため、Ｎ型不純物拡散層１４との接合によって形成されるダイオードの逆方向の接合降伏位置を素子分離酸化膜１２近傍から完全に離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜１２への注入を完全に抑制できる。
【００７４】
素子分離酸化膜１２への電子／正孔の注入が抑制された結果、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２との間に形成されるＰＮ接合の経時的な電界の変動が無くなり、逆方向耐圧の変動がほぼ完全に抑制されることになる。
【００７５】
また、本実施形態においては、Ｎ型不純物拡散層１４とＰ型不純物拡散層２１および２２との接合面に形成されるＰＮ接合が、素子分離絶縁膜１２と接することがない構成となるため、素子分離絶縁膜１２とＰ型半導体基板１１の界面に存在する準位や欠陥に起因する漏れ電流を抑制することが可能となる。その上、素子分離酸化膜１２とＰ型不純物拡散層２２の間に、Ｐ型不純物拡散層２２よりも不純物濃度の低いＰ型不純物拡散層２１を形成する構成としていることにより、Ｐ型半導体基板１１への空乏層の広がりが抑制できるため、隣接する素子とのパンチスルーを防止できる効果が得られる。さらに、電子／正孔が素子分離酸化膜１２へ注入された場合でも、Ｎ型不純物拡散層１４とＰ型不純物拡散層２２間の逆方向耐圧の変動を最小限に抑制する効果も得られる。
【００７６】
さらに、活性領域１３表面のうちＮ型不純物拡散層１４を形成していない領域（オフセット領域）の上方に絶縁膜２５を介してポリシリコン電極２６を形成し、このポリシリコン電極２６に電源電圧を印加することにより、Ｐ型不純物拡散層２１の表面に空乏層および少数キャリアである電子を誘起させる電位に保つことで、Ｎ型不純物拡散層１４とＰ型半導体基板１１との間のＰＮ接合の逆方向の降伏現象によって生じる正孔の絶縁膜２５や素子分離酸化膜１２への注入量を大幅に低減することが可能となる。その結果、逆方向耐圧の経時的な変動をさらに抑制することができる。
【００７７】
以上のように本実施形態では、逆方向耐圧の調整が容易であり、しかも、接合降伏位置を素子分離酸化膜から完全に離すことができるため、接合降伏によって発生した電子や正孔の素子分離酸化膜への注入をほぼ完全に抑制できる。したがって、より逆方向耐圧の変動の無い半導体装置が実現できる。
【００７８】
なお、本実施形態では素子分離酸化膜１２とＰ型不純物拡散層２２の間にＰ型不純物拡散層２１を形成する構成としたが、Ｐ型不純物拡散層２１を形成しない場合においても接合降伏位置を素子分離酸化膜１２近傍から離すことができるため、逆方向耐圧の経時的な変動を大幅に抑制できる。また、Ｎ型不純物拡散層１４上のタングステンプラグ１６は、図７、図８ともに１個だけ形成しているが、複数個形成しても良い。また、ポリシリコン電極２６には定常的に電源電圧を印加する構成としたが、ＡＣ的に印加しても、注入された正孔を１サイクルごとにデトラップさせることができるため、同様の効果が得られる。ＡＣ的に印加した場合には、半導体基板１１とポリシリコン電極２６の間に形成された絶縁膜２５への電圧ストレスを低減できる効果も得られる。さらに、Ｐ型半導体基板１１、Ｎ型不純物拡散層１４、Ｐ型不純物拡散層２１および２２の導電型がそれぞれ逆であっても、同様の効果が得られることは言うまでもない。ただし、この場合には、ポリシリコン電極２６に印加する電位を接地電位または負電圧とする必要がある。
【００７９】
【発明の効果】
本発明の半導体装置およびその製造方法によれば、所望の定電圧を容易に得ることができ、かつ、逆方向耐圧の経時的な変動がほとんどなく信頼性に優れた定電圧素子として機能しうる半導体装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における半導体装置を示す構造断面図
【図２】本発明の第１の実施形態における半導体装置の製造方法を示す構造断面図
【図３】定電圧素子におけるキャリアのトラップ状態と逆方向耐圧変動の原因を説明するための断面図
【図４】本発明の第１および第２の実施形態における逆方向耐圧の経時的な変動を示す図
【図５】本発明の第２の実施形態における半導体装置を示す構造断面図
【図６】本発明の第２の実施形態における半導体装置の製造方法を示す構造断面図
【図７】本発明の第３の実施形態における半導体装置を示す構造断面図
【図８】本発明の第３の実施形態における半導体装置の製造方法を示す構造断面図
【図９】従来の第１例における半導体装置を示す構造断面図
【図１０】従来の第２例における半導体装置を示す構造断面図
【符号の説明】
１ Ｐ型半導体基板
２ 素子分離酸化膜
３ 活性領域
４ Ｎ型不純物拡散層
５ Ｐ型不純物拡散層
６ 層間絶縁膜
７ タングステンプラグ
８ アルミニウム配線
１１ Ｐ型半導体基板
１２ 素子分離酸化膜
１３ 活性領域
１４ Ｎ型不純物拡散層
１５ 層間絶縁膜
１６ タングステンプラグ
１７ アルミニウム配線
１８ Ｐ型不純物拡散層
１９ ボロンイオン
２０ ヒ素イオン
２１ Ｐ型不純物拡散層
２２ Ｐ型不純物拡散層
２３ フォトレジストパターン
２４ 素子分離酸化膜とＰ型不純物拡散層との間隔
２５ 絶縁膜
２６ ポリシリコン電極
Claims (12)
- 第１導電型の半導体基板表面に活性領域を囲むように形成された素子分離絶縁膜と、前記活性領域表面に形成された第２導電型の不純物拡散層と、少なくとも前記第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように形成された第１導電型の不純物拡散層とを備え、前記第１導電型の不純物拡散層は、前記素子分離絶縁膜から離間して形成されていることを特徴とする半導体装置。
- 第１導電型の半導体基板表面に活性領域を囲むように形成された素子分離絶縁膜と、前記活性領域表面に形成された第２導電型の不純物拡散層と、少なくとも前記第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように形成された第１導電型の不純物拡散層とを備え、前記第１導電型の不純物拡散層は、前記素子分離絶縁膜から離間して形成された第１の不純物拡散層と、前記第１の不純物拡散層側面を覆うように形成された前記第１の不純物濃度よりも不純物濃度の低い第２の不純物拡散層からなることを特徴とする半導体装置。
- 前記第２導電型の不純物拡散層と素子分離絶縁膜とは、少なくとも一部でオフセット領域を介在させるように離れて形成されていることを特徴とする請求項１または２に記載の半導体装置。
- 前記オフセット領域の上方に絶縁膜を介して形成された導電膜からなる電極を備えていることを特徴とする請求項３に記載の半導体装置。
- 前記導電膜からなる電極が電源端子または接地端子に接続されていることを特徴とする請求項４に記載の半導体装置。
- 前記素子分離絶縁膜はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｎｓｕｌａｔｏｒ）構造で形成されていることを特徴とする請求項１または２に記載の半導体装置。
- 第１導電型の半導体基板表面に活性領域を囲むように素子分離絶縁膜を形成する工程と、前記活性領域表面に第２導電型の不純物拡散層を形成する工程と、少なくとも前記第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように第１導電型の不純物拡散層を形成する工程とを備え、前記第１導電型の不純物拡散層を形成する工程は、フォトリソグラフィー技術およびイオン注入技術を用いて、前記第１導電型の不純物拡散層を前記素子分離絶縁膜から離間するように形成することを特徴とする半導体装置の製造方法。
- 第１導電型の半導体基板表面に活性領域を囲むように素子分離絶縁膜を形成する工程と、前記活性領域表面に第２導電型の不純物拡散層を形成する工程と、少なくとも前記第２導電型の不純物拡散層下に、該第２導電型の不純物拡散層とダイオード接合するように第１導電型の不純物拡散層を形成する工程とを備え、前記第１導電型の不純物拡散層を形成する工程は、フォトリソグラフィー技術およびイオン注入技術を用いて、前記素子分離絶縁膜から離間するように第１の不純物拡散層を形成する工程と、前記第１の不純物拡散層の側面を覆うように、前記第１の不純物拡散層よりも不純物濃度が低い第２の不純物拡散層を形成する工程とを含むことを特徴とする半導体装置の製造方法。
- 前記第２導電型の不純物拡散層と素子分離絶縁膜とを、少なくとも一部でオフセット領域が介在するように離れて形成することを特徴とする請求項７または８に記載の半導体装置の製造方法。
- 前記オフセット領域の上方に絶縁膜を介して導電膜からなる電極を形成する工程をさらに備えていることを特徴とする請求項９に記載の半導体装置の製造方法。
- 前記導電膜からなる電極を電源端子または接地端子に接続するように形成することを特徴とする請求項１０に記載の半導体装置の製造方法。
- 前記素子分離絶縁膜をＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｎｓｕｌａｔｏｒ）構造で形成することを特徴とする請求項７または８に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002225765A JP2004071677A (ja) | 2002-08-02 | 2002-08-02 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002225765A JP2004071677A (ja) | 2002-08-02 | 2002-08-02 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004071677A true JP2004071677A (ja) | 2004-03-04 |
Family
ID=32013306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002225765A Pending JP2004071677A (ja) | 2002-08-02 | 2002-08-02 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004071677A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863110B2 (en) | 2006-10-23 | 2011-01-04 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2013149926A (ja) * | 2012-01-23 | 2013-08-01 | Toshiba Corp | 半導体装置 |
| JP2014179650A (ja) * | 2014-05-30 | 2014-09-25 | Toshiba Corp | ダイオード |
-
2002
- 2002-08-02 JP JP2002225765A patent/JP2004071677A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863110B2 (en) | 2006-10-23 | 2011-01-04 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| JP2013149926A (ja) * | 2012-01-23 | 2013-08-01 | Toshiba Corp | 半導体装置 |
| JP2014179650A (ja) * | 2014-05-30 | 2014-09-25 | Toshiba Corp | ダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6639284B1 (en) | Compensated-well electrostatic discharge protection structure | |
| US6576959B2 (en) | Device and method of low voltage SCR protection for high voltage failsafe ESD applications | |
| US8013393B2 (en) | Electrostatic discharge protection devices | |
| US6764892B2 (en) | Device and method of low voltage SCR protection for high voltage failsafe ESD applications | |
| US20050006701A1 (en) | High voltage metal-oxide semiconductor device | |
| US9219057B2 (en) | Electrostatic discharge protection device and method for manufacturing the same | |
| KR100698096B1 (ko) | 이에스디(ｅｓｄ) 보호 회로 및 그 제조 방법 | |
| US6835624B2 (en) | Semiconductor device for protecting electrostatic discharge and method of fabricating the same | |
| KR100628246B1 (ko) | 이에스디(ｅｓｄ) 보호 회로 및 그 제조 방법 | |
| JP2007214267A (ja) | 半導体装置 | |
| US8269274B2 (en) | Semiconductor device and method for fabricating the same | |
| US7012308B2 (en) | Diode | |
| JP2004071677A (ja) | 半導体装置およびその製造方法 | |
| US9240401B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| US9431356B2 (en) | Semiconductor device and method of forming the same | |
| JP3935446B2 (ja) | 半導体装置及びその製造方法 | |
| JP5925419B2 (ja) | オフトラ型ｅｓｄ保護素子およびその製造方法 | |
| KR20090068083A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2004221223A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP3114613B2 (ja) | 半導体装置およびその製造方法 | |
| TWI742221B (zh) | 溝槽金氧半導體元件及其製造方法 | |
| JP2006108249A (ja) | 半導体装置及びその製造方法 | |
| TWI512983B (zh) | 金氧半導體元件 | |
| JPS6235666A (ja) | Ｍｏｓトランジスタ | |
| JPH045862A (ja) | 半導体入出力保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040708 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051006 |
|
| A521 | Written amendment |
Effective date: 20051006 Free format text: JAPANESE INTERMEDIATE CODE: A821 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Effective date: 20060301 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A02 | Decision of refusal |
Effective date: 20071204 Free format text: JAPANESE INTERMEDIATE CODE: A02 |