JP2004070331A

JP2004070331A - Method of manufacturing liquid crystal display

Info

Publication number: JP2004070331A
Application number: JP2003205238A
Authority: JP
Inventors: Kikuo Ono; 小野　記久雄; Masahiro Tanaka; 田中　政博; Yoshiaki Nakayoshi; 仲吉　良彰; Nobuyuki Suzuki; 鈴木　伸之
Original assignee: Hitachi Displays Ltd
Current assignee: Japan Display Inc
Priority date: 2003-08-01
Filing date: 2003-08-01
Publication date: 2004-03-04

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal display and a method of manufacturing the same in which the number of steps can be reduced in manufacture of TFT (thin film transistor) substrate, the manufacturing yield is hight, and a clear screen can be obtained. <P>SOLUTION: This invention is characterized in that, in the liquid crystal display, a source metallic electrode under a transparent pixel electrode is formed in such a way that the ends of the source metallic electrode extend from the ends of a semiconductor layer on a transparent glass substrate in at least the channel length direction, a light shielding electrode is formed under a data line and a gate line itself is made to act as a light shielding electrode. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【産業上の利用分野】
本発明は薄膜トランジスタ（ＴＦＴ）を使用したアクティブマトリクス駆動型液晶表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶表示装置は、マトリクス状に配列された複数の画素電極の各々に対応して、スッチング素子を設けたものである。各画素における液晶は理論的に常時駆動しているので時分割駆動方式を採用している単純マトリクス方式と比べてアクティブ方式はコントラストが高く特にカラー表示には欠かせない技術になっている。
【０００３】
従来のアクティブマトリクス方式の液晶表示装置に用いられるＴＦＴにおいては、絶縁透明基板上に走査信号線（ゲートライン）、その上部にゲート絶縁膜、その上部に半導体層、半導体層上にはドレイン電極（データライン）およびソース電極があり、ソース電極には透明な画素電極が接続されており、ドレイン電極（データライン）には映像信号電圧が供給されている。基板上にまずゲート電極が形成されているＴＦＴ構造は一般に逆スタガ構造と呼ばれている。このようなＴＦＴとして、特開昭６１−１６１７６４号公報が知られている
【０００４】
【発明が解決しようとする課題】
ＴＦＴを用いた液晶表示装置はアクティブ駆動が可能なためにコントラストが高いと言う特長を持つ。しかし、基板上にＴＦＴを形成する工程が複雑であり、６回以上のホトリソグラフィ工程を必要とする。そのため、ＴＦＴ基板の製造コストが高く、さらに工程数が多いためにゴミ等のために歩留まりが低下すると言う問題がある。
【０００５】
工程を簡略化する方法として、従来技術では、ゲート絶縁膜と半導体層、ドレイン電極とソース電極となる金属膜を連続成膜し、この金属膜のマスクとして半導体層は加工し、その後、透明電極を形成する方法が提案されている。しかし、この従来技術では、半導体膜をエッチングする際に、ソース電極の金属膜のエッチング速度が半導体膜より小さい場合、ソース電極がひさし状に残り、透明電極がその段差のために断線しやすいと言う問題が残る。すなわち、製造時の歩留まりが十分考慮されていなかった。
【０００６】
ところで、明るい画面表示を実現するためには、透明画素電極の透過部の面積（以下、開口率）を大きくする必要がる。しかし、上記従来技術では、開口率を向上し、明るい表示画面を得ることについては考慮されていなかった。
【０００７】
本発明の目的は、製造工程数が少ない上に製造歩留まりが高いアクティブマトリクス方式の液晶表示装置の構造、製造方法を提供することにある。
【０００８】
また、他の目的は、明るい表示画面が得られるアクティブマトリクス方式の液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
〔手段１〕
透明絶縁基板上に形成した複数のゲートラインと、前記複数ゲートラインに交差するように形成された複数のデータラインと、前記ゲートラインと前記データラインの交差点付近に形成された逆スタガ構造の薄膜トラジスタと、前記薄膜トランジスタに接続された透明画素電極とからなり、前記画素電極によって液晶を駆動する機能を有する液晶表示装置における画素電極と接続されるソース金属電極端部の平面構造において、チャネル長方向において、半導体層の端部がソース金属電極の端部より延在して形成されているようにした。
【００１０】
〔手段２〕
手段１において、画素電極を構成する導電膜は、薄膜トランジスタのソース金属電極上に形成された保護絶縁膜に形成された開口部を通じて、前記ソース金属に接続されているようにした。
【００１１】
〔手段３〕
画素電極端部の輪郭線の一部は、データラインとほぼ平行でデータライン下部に形成された、データラインとは薄膜トランジスタを構成するゲート絶縁膜及び半導体層と絶縁分離された遮光膜上にあり、ゲート絶縁膜及び薄膜トランジスタ上に形成された保護絶縁膜の積層膜を介して前記位置に形成されるようにした。
【００１２】
〔手段４〕
手段３において、画素電極端部の輪郭線の一部は、前記ゲートライン上で画素電極の輪郭線が所定の間隙を持つように形成され、ゲート絶縁膜及び薄膜トランジスタ上に形成された保護絶縁膜の積層膜を介して前記位置に形成され、ゲートライン自身が遮光膜となるようにした。
【００１３】
〔手段５〕
透明絶縁基板上に形成した複数のゲートラインと、前記複数ゲートラインに交差するように形成された複数データラインと、前記複数ゲートラインと前記複数データラインの交差点付近に形成された逆スタガ構造の薄膜トラジスタと、前記薄膜トランジスタの上部に接続された透明画素電極とからなり、前記画素電極によって液晶を駆動する機能を有する液晶表示装置の製造方法において、
ゲート絶縁膜及びその上部の半導体層その上部にあるデータライン及びソース金属電極を所定の平面パターンにエッチングする工程、前記半導体層をゲート絶縁膜上で選択的にエッチングする工程、前記ソース電極上部に形成された保護絶縁膜に開口部を開けるためのエッチング工程、前記保護絶縁膜上に形成された透明画素電極をエッチングする工程を順次行なった。
【００１４】
〔手段６〕
手段５において、データライン及びソース電極形成用マスクで高濃度Ｎ型半導体層をエッチングしたのち、異なるマスクパターンでｉ型半導体層をゲート絶縁膜上で選択的にエッチングする工程を備えた。
【００１５】
〔手段７〕
手段５において、ゲート絶縁膜上で半導体層を選択的にエッチングする際に、前記データライン及びソース金属電極の一部と前記ソース電極を下部に一部含む前記金属電極及び前記半導体層上に形成したホトレジストをエッチングマスクとして加工する工程を含むことを特徴とする液晶表示装置の製造方法。ゲート絶縁膜を所定の平面パターンにエッチングした工程の後で、半導体層を所定の平面パターンにエッチングする工程を備えた。
【００１６】
【作用】
チャネル垂直方向において、半導体層の端部がソース金属電極の端部より延在して形成されているので、ソース電極の金属膜をマスクと半導体膜をエッチングしても、金属膜の端部が半導体層に対してひさし状にならないので、透明電極が断線することなく、製造工程の簡略化を図りながら製造歩留まりを向上できる。
【００１７】
また、データライン近傍および下部に遮光電極が形成され、さらに、透明画素電極の輪郭線が遮光電極上及びゲートライン上にあるため、歩留まりが高く、開口率が大きくなり、画面が明るくなる。
【００１８】
【実施例】
以下、本発明の液晶表示装置及びその製造方法を具体的な実施例を用いて説明する。
【００１９】
（実施例１）
図２に本実施例のアクティブマトリクス液晶表示装置におけるマトリクス部（表示部）の断面構造を示す。表示パネルは、透明ガラス基板ＳＵＢ１の一方の表面に薄膜トランジスタや画素電極ＩＴＯ１，各種配線などを形成したＴＦＴ基板ＴＦＴＳＵＢと、これとは別の透明ガラス基板ＳＵＢ２の一方の表面に共通電極ＩＴＯ２やカラーフィルタＦＩＬなどを形成した対向基板ＯＰＳＵＢと、両基板を対向させてその間隙に充填した液晶層ＬＣとから構成される。
【００２０】
画素電極ＩＴＯ１と共通電極ＩＴＯ２との間に画像信号電圧を印加して両電極間の液晶層ＬＣの電気光学的状態を制御し、表示パネルのこの部分の光透過状態を変化させ、所定の画像を表示する。
【００２１】
液晶パネルの対向基板ＯＰＳＵＢ側またはＴＦＴ基板ＴＦＴＳＵＢ側にはバックライトが設置され、液晶パネルの画素部を透する光をそれぞれバックライトと反対側から観察する。
【００２２】
なお、以下で説明する図面では、同一機能を有する部分に同一符号をつける。
【００２３】
《ＴＦＴ基板》
図１は、ＴＦＴ基板ＴＦＴＳＵＢを構成する各層の平面パターンを示す図であり、１画素とその周辺の領域を示す。図２は図１の２−２切断線の断面図、図３は図１の３−３切断線における断面図である。
【００２４】
次に、図１〜３を用いてＴＦＴ基板ＴＦＴＳＵＢの構造を詳しく説明する。ＴＦＴ基板の表面には互いに平行な複数のゲートライン（走査信号線または水平信号線）ＧＬと、ゲートラインと交差するように形成された互いに平行な複数のデータライン（映像信号線または垂直信号線）ＤＬが設けられている。隣接する２本のゲートラインＧＬと、隣接する２本のデータラインＤＬで囲まれた領域が画素領域となり、この領域にほぼ全面に画素電極ＩＴＯ１が形成されている。スイッチング素子としての薄膜トランジスタ（図１の破線で示した領域）は各画素電極に対応してゲートラインの凸型部分（図１では、上方に凸型の部分）に形成され、そのソース電極ＳＤ１は画素電極に接続される。ゲートラインＧＬに与えられた走査電圧はゲートラインの一部で構成されるＴＦＴのゲート電極に印加されてＴＦＴがＯＮ状態となり、この時データラインＤＬに供給された画像信号がソース電極ＳＤ１を介して画素電極ＩＴＯ１に書き込まれる。
【００２５】
《薄膜トランジスタＴＦＴ》
図３に示すように、透明ガラス基板ＳＵＢ１上には導電膜ｇ１からなるゲートラインＧＬが形成され、その上に後述のように絶縁膜、半導体層などが形成され薄膜トランジスタＴＦＴが構成される。薄膜トランジスタは、ゲートラインＧＬにバイアス電圧を印加すると、ソース−ドレイン（データラインＤＬ）間のチャネル抵抗が小さくなり、バイアス電圧をゼロにすると、チャネル抵抗は大きくなるように動作する。ゲートラインＧＬの一部であるゲート電極上に窒化シリコンからなるゲート絶縁膜ＧＩを設け、その上に意図的に不純物を添加していに非晶質シリコンからなるｉ型半導体層ＡＳ及び不純物を添加した非晶質シリコンからなるＮ型半導体層ｄ０を形成する。このｉ型半導体層ＡＳが薄膜トランジスタの能動層を構成する。さらに、その上にソース電極ＳＤ１，ドレイン電極（実施例ではデータラインＤＬの一部がドレイン電極を構成する。以下特に明記しない場合、ドレイン電極はデータラインＤＬと呼ぶ。）を形成し、薄膜トランジスタとする。
【００２６】
ゲート絶縁膜ＧＩとしては、例えば．プラズマＣＶＤで形成された窒化シリコン膜が選ばれ、２０００〜５０００Åの厚さに（本実施例では、３５００Å程度）形成される。
【００２７】
ｉ型半導体層ＡＳは、５００〜２５００Åの厚さ（本実施例では、２０００Å程度）で形成される。Ｎ型半導体層ｄ０は、５００Å以下の厚さで薄く形成され、ｉ型半導体層ＡＳとオーミックコンタクトを形成するために設けられ、リン（Ｐ）をドープした非晶質シリコン半導体で形成される。
【００２８】
ソース電極、ドレイン電極の呼称は本来その間のバイアスの極性によって決められる。本発明の液晶表示装置では、動作中にその極性が反転するのでソース電極、ドレイン電極が入れ替わるが、以下の説明では、便宜上一方をソース電極、他方をドレイン電極と固定して呼ぶことにする。
【００２９】
《ソース電極》
図３に示すように、ソース電極ＳＤ１はＮ型半導体層ｄ０上に形成され、第１導電層ｄ１により構成されている。第１導電層ｄ１は厚さ６００〜２０００Å（本実施例では、１８００Å程度）のクロム（Ｃｒ）膜で形成される。第１導電膜は、Ｃｒ以外の高融点金属（Ｔｉ，Ｔａ，Ｗ，Ｍｏ）で形成されても良いし、これらの金属の合金で形成されても良い。
【００３０】
前記ソース電極ＳＤ１は、図１、図３に示すように、１画素領域の内側に形成されたｉ型半導体層ＡＳ及びＮ型半導体層ｄ０上部に形成され、しかも、少なくとも、チャネル長方向において、ソース金属電極ＳＤ１の端部は、ｉ型半導体層ＡＳの端部から延在するように加工されている。また、その上部にある導電膜ｄ２で構成された透明画素電極ＩＴＯ１は、保護絶縁膜ＰＳＶ１に開けられた開口部ＣＮ（以下、コンタクト穴と呼ぶ）を通じてソース電極ＳＤ１と接続され、保護絶縁膜ＰＳＶ１上に形成されている。
【００３１】
このような構造により、透明導電膜ｄ２は下層の下層のソース電極ＳＤ１である第１導電膜ｄ１の段差のところで断線することなく、その段差を良好に乗り越えることができる。これについては、後の製造方法のところでさらに詳しく述べる。特に、本実施例のように、第２導電膜ｄ２としてＩＴＯを用いる場合にこのような効果が顕著になる。ＩＴＯは結晶粒径が大きいために、結晶粒界部分と結晶粒のエッチング速度が異なり、粒界の部分が速い。従って、第２導電膜ｄ２下部の断面が良好形状に加工されていなければ、この下部段差で容易に断線する。
【００３２】
その点で、特開昭６１−１６１７６４号公報に記載のように半導体膜上で金属膜をマスクとして半導体をエッチングした場合、金属膜に比べて半導体膜のエッチング速度が大きいので、断面構造において金属膜がひさし状に形成され、この部分で透明導電膜が断線しやすい。これに対して、本実施例では、上述のように段差部でのＩＴＯの断線は非常に起こりにくい。
【００３３】
《画素電極》
画素電極は第２導電層ｄ２である酸化インジウム錫（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ，以下略してＩＴＯと呼ぶ）などの透明導電膜ＩＴＯ１でそれぞれ形成される。これは、薄膜トランジスタのソース電極ＳＤ１に接続される。透明導電膜ＩＴＯ１はＩＴＯのスパッタリング膜によって形成され、その厚さは３００〜３０００Å（本実施例では１４００Å程度）である。
【００３４】
《ゲートラインＧＬ》
図２、図３に示すように、ゲートラインＧＬは、単層の導電膜ｇ１で形成されている。導電膜ｇ１としては厚さ６００〜２０００Å（本実施例では、１８００Å程度）のスパッリングで形成されたクロム（Ｃｒ）膜が用いられる。これも、第１導電膜ｄ１同様、他の高融点金属あるいは合金でも良い。
【００３５】
《データラインＤＬ》
図２、図３に示すように、データラインＤＬは、透明ガラス基板ＳＵＢ１上のゲート絶縁膜ＧＩ及びその上部にある半導体層ＡＳ、ｄ０上に形成され、その断面構造において、ｉ型半導体層ＡＳ、Ｎ型半導体層ｄ０、第１導電膜ｄ１である透明導電膜のほぼ同一平面パターンを有する積層構造となっている。ほぼ同一平面パターンとなるのは、後の製造方法で示すように、この部分で前記ｉ型半導体層ＡＳをデータラインＤＬの第１導電膜ｄ１をマスクとして加工するための特徴である。これらの層または膜のうち主として電気伝導に寄与し、信号を伝達するのは第１導電膜ｄ１である。
【００３６】
《保持容量Ｃａｄｄ、寄生容量Ｃｇｓ》
保持容量ＣａｄｄはＴＦＴが形成されたゲートラインＧＬとは異なる前段のゲートラインＧＬとゲート絶縁膜ＧＩ及び保護絶縁膜ＰＳＶ１の積層膜を挟んで画素電極ＩＴＯ１（ｄ２）との交差領域の容量で構成される。この保持容量Ｃａｄｄは液晶層ＬＣの容量の減衰やＴＦＴのオフ時の電圧低下を防止する働きがある。
【００３７】
寄生容量ＣｇｓはＴＦＴが形成されたゲートラインＧＬである自段のゲートラインＧＬとゲート絶縁膜ＧＩ及び保護絶縁膜ＰＳＶ１の積層膜を挟んで画素電極ＩＴＯ１（ｄ２）との交差領域の容量で構成される。また、前記ＣａｄｄとＣｇｓは図２に示す様に、ゲートラインＧＬ上でその透明導電膜ｄ２が所定の間隔になるように設定してある。
【００３８】
このように、寄生容量Ｃｇｓを設けることにより、自段のゲートラインＧＬと透明導電膜ｄ２を重ねない構造に比べ、ゲートラインＧＬと画素電極ＩＴＯ１（ｄ２）の間隙を対向基板ＯＰＳＵＢに形成するブラックマトリクスＢＭで覆い隠す必要がなく、開口率が向上する。
【００３９】
《遮光電極ＳＫＤ》
図１、図２に示すように遮光電極ＳＫＤはＴＦＴ基板ＴＦＴＳＵＢの透明ガラス基板ＳＵＢ１上にゲートラインＧＬを構成する導電膜ｇ１で形成される。
【００４０】
この遮光電極ＳＫＤは平面構造上は図１に示すようにドレインラインＤＬに沿って画素電極ＩＴＯ１とオーバラップし、しかも、データラインＤＬの下部をふさぐように形成されている。一方、断面構造的には図２に示すように、遮光電極ＳＫＤはデータラインＤＬとゲート絶縁膜ＧＩ及び半導体層ＡＳ、ｄ０によって絶縁分離されている。このため、遮光電極ＳＫＤとデータラインＤＬが短絡する可能性は小さい。また、画素電極ＩＴＯ１と遮光電極ＳＫＤはゲート絶縁膜ＧＩ及び保護絶縁膜ＰＳＶ１で絶縁分離されている。
【００４１】
遮光電極ＳＫＤは、前記寄生容量Ｃｇｓ同様、１画素の画素に対する画素電極の透過部の面積、すなわち開口率を向上させ、表示パネルの明るさを向上させる機能を有する。図１に示した表示パネルにおいて、バックライトはＴＦＴ基板ＳＵＢ１を有するＴＦＴＳＵＢ側の一方に設定される。以下では、便宜上バックライトがＴＦＴ基板ＳＵＢ１から照射され、対向基板ＯＰＳＵＢ側から観察する場合を示す。照射光は対向基板のガラス基板ＳＵＢ１を透過し、このガラス基板ＳＵＢ１の一方の表面にスパッタりリングで形成された配線ラインのクロム（Ｃｒ）が形成されていない部分から液晶層ＬＣに入る。この光は対向基板に形成された透明共通電極ＩＴＯ２とＴＦＴ基板に形成された画素電極ＩＴＯ１間に印加された電圧で制御される。
【００４２】
表示パネルがノーマリホワイトモードでは，本実施例のように遮光電極ＳＫＤや寄生容量Ｃｇｓが形成されていない場合、対向基板ＯＰＳＵＢにはブラックマトリクスＢＭが広く必要になり、これがないと、データラインＤＬあるいはゲートラインＧＬと画素電極ＩＴＯ１の隙間から電圧で制御されない漏光が通過し、表示のコントラストが低下する。また、上下、すなわち、対向基板ＯＰＳＵＢとＴＦＴ基板ＴＦＴＳＵＢは液晶を挾んで張り合わせてあり、合わせマージンを大きくとる必要があり、ＴＦＴ基板上のみで遮光電極構造とする本実施例に比べて開口率が小さくなる。
【００４３】
さらに、上記遮光電極ＳＫＤ及びゲートラインＧＬはバックライト光を一旦反射し、これをバックライト下部にある導光板に戻し、さらに、これを再度開口部に反射、透過させる働きがあり、本実施例構造は開口率以上に画面が明るくなる。特に、データラインＤＬの下部に半導体層ＡＳ、ｄ０が形成された構造では、半導体層は光吸収層の働きがあるため、遮光層金属ＳＫＤがデータラインＤＬ下部半導体層のさらに下部に形成されていない場合、反射率が低下し、画面が暗くなる。
【００４４】
本実施例における、データラインＤＬ下部の半導体は、データラインＤＬをマスクとして加工しているため、データラインの第１導電膜ｄ１は半導体層の段差を横切ることがなく、断線不良を低減する効果がある。従って、本実施例における、遮光電極ＳＫＤと上記データラインＤＬの組合せは画面を明るくする効果を得る上で、新たに得られた効果である。
【００４５】
また、本実施例では、ゲートラインＧＬ及び遮光電極ＳＫＤには、スパッタリングで形成されたクロム（Ｃｒ）を使用したが、低反射の遮光電極構造とするために、酸化クロムを基板側に形成した後、クロムを連続スパッタリングで形成した多層膜とすうことも可能である。
【００４６】
《保護膜》
図１、図３に示すように、ＴＦＴ基板ＴＦＴＳＵＢの薄膜トランジスタＴＦＴを形成した側の表面は、ソース電極ＳＤ１と画素電極を接続するコンタクト穴ＣＮ、及び後述のようにＴＦＴ基板の周辺部に設けられゲート端子部及びドレイン端子部などを除いて保護膜ＰＳＶ１で覆われる。
【００４７】
《ゲート端子部ＧＴＭ》
図４はＴＦＴ基板上のゲートラインＧＬの終端部付近から外部の駆動回路との接続部分であるゲート端子ＧＴＭまでの部分の平面図、図５は図４の５−５切断線における断面図である。
【００４８】
ゲート端子ＧＴＭは、透明導電膜ｄ２からなっており、透明導電膜ｄ２が外界に露出している。ゲート端子ＧＴＭの透明導電膜は、画素電極やデータラインを構成する透明導電膜ＩＴＯ１と同時に形成される。また、導電膜ｇ１よりも第２導電膜ｄ２の方が大きめのパターンになっている。これは、薬品、水分等が浸入し、Ｃｒからなる導電膜ｇ１が腐食されることを防止するためである。本構造では、保護膜ＰＳＶ１以外で外界に露出している部分は透明導電膜ＩＴＯ１（ｄ２）のみである。ＩＴＯはその名のように、酸化物であり、腐食の原因と酸化反応には著しく強く、従って、この構造は信頼性が高い。
【００４９】
このように、ＴＦＴを用いた液晶表示装置においては、ゲート端子ＧＴＭを構成する材料としてＩＴＯとしなければ、歩留まり、信頼性を保つことができない。《ドレイン端子部ＤＴＭ》
図６はＴＦＴ基板上のデータラインＤＬの終端部付近から外部の駆動回路との接続部分であるドレイン端子ＤＴＭまでの部分の平面図であり、図７は図６の７−７切断線における断面図である。
【００５０】
ドレイン端子ＤＴＭは上述のゲート端子ＧＴＭの場合と同等の理由により透明電極ｄ２で形成されている。透明電極ｄ２は第１導電膜ｄ１より広いパターンで形成されている。また、ドレイン端子部は外部回路との接続を行うために、保護膜ＰＳＶ１は除去されている。
【００５１】
また、断面構造である図７においては、前述のソース電極ＳＤ１同様、そのデータラインＤＬ端部において、ｉ型半導体層ＡＳがデータラインＤＬより幅広く形成されている。これにより、データラインＤＬの段差において透明電極ＩＴＯ１（ｄ２）が断線することを低減する構造となっている。
【００５２】
図８は表示パネル周辺部の概略的な構造を示す平面図である。ＴＦＴ基板ＴＦＴＳＵＢ（ＳＵＢ１）の周辺部では各ゲートラインに対応して複数のゲート端子ＧＴＭが並べて配置され、ゲート端子群Ｔｇを構成する。同様に、各データタインに対応して複数のドレイン端子ＤＴＭが並べて配置され、ドレイン端子群Ｔｄを構成する。また、図８のＩＮＪは対向基板ＳＵＢ２の張り合わせのシールパターンＳＬが設けられいない部分で、両基板の張り合わせ後、ここより液晶が封入される。
【００５３】
《対向基板ＯＰＳＵＢ》
図２に示すように、透明ガラス基板ＳＵＢ２の一方の面には赤、緑、青のカラーフィルタＦＩＬ，保護膜ＰＳＶ２，共通透明画素電極ＩＴＯ２及び配向膜ＯＰＲＩ２が順次積層して設けられている。また、透明ガラス基板ＳＵＢ２の他方の面上には偏光板ＰＯＬ２が張り合わせてあり、これとＴＦＴ基板ＴＦＴＳＵＢのＴＦＴが形成されていない他方の面にある偏光板ＰＯＬ１で透過光を偏光する。
【００５４】
同図のガラス基板ＳＵＢ２には、ブラックマトリクス遮光膜ＢＭは形成されていないが、実際には、図１のＴＦＴ部分に光が照射し、ＴＦＴのリーク電流が増加しない程度の面積、Ｃｒのスパッタリング膜あるいはＣｒ酸化物とＣｒの積層、あるいは、さらに樹脂材料で形成されている。
【００５５】
《ＴＦＴ基板ＴＦＴＳＵＢの製造方法》
次に、上述した液晶表示装置のＴＦＴ基板ＴＦＴＳＵＢの製造方法を図９〜図１５を用いて説明する。図９は製造工程の流れを各工程の名称を用いてフローチャートとしてまとめたものである。各工程をあるサブ単位でまとめて、それに（Ａ）、（Ｂ）、（Ｃ）などと記号をつけてある。この（Ａ）から（Ｆ）までの各々のサブ工程での断面構造が図１０〜１５に対応する。ここで、（Ｂ）工程（図１１）を除く、断面構造は、各工程で薄膜をエッチング加工した直後の断面構造であり、説明上、各断面にはマスクとして使用したホトレジストが薄膜上に剥離せず残してある。これらの図は、ＴＦＴ基板の薄膜トランジスタと画素電極接続部付近（図３の断面図と対応）の断面図である。なお、図９のＨの最終工程での対応する断面構造は図３である。工程（Ａ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）のサブ工程にはそれぞれ写真（ホト）処理工程が含まれている。ここで、ホト処理工程とは本発明ではホトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとする。図９から明らかなように、本発明ではＴＦＴ基板を５回のホト処理工程を経て製造される。
【００５６】
以下、各工程を順を追って説明する。
【００５７】
透明ガラス基板ＳＵＢ１を準備し、その一方面上全面にＣｒ膜をスパッタリングにより形成する。このＣｒ膜上にホト処理（第１ホト）によって所定パターンのマスクをホトレジストＰＲＥＳで形成した後、Ｃｒ膜を選択的にエッチングし、所定パターンの導電膜ｇ１を形成する（工程（Ａ），図１０）。これが、ゲートラインＧＬや遮光電極ＳＫＤを構成する。
【００５８】
次に、透明ガラス基板ＳＵＢ１の一方面上に設けた導電膜ｇ１上に、プラズマＣＶＤ装置により窒化Ｓｉ膜ＧＩ、ｉ型非晶質Ｓｉ膜ＡＳ，Ｎ型の非晶質Ｓｉ膜ｄ０を順次形成する。さらに、引き続き、スパッタリング法でＣｒ膜を形成、これが第１導電膜ｄ１である（工程（Ｂ），図１１）。ここで、半導体層ＡＳ，ｄ０をホトレジスト工程を用いず連続的に行なうために、レジストによる半導体層の表面酸化を低減でき、Ｎ型半導体層ｄ０と導電膜ｄ１のコンタクト抵抗を低減し、薄膜トランジスタの移動度を向上できる。
【００５９】
ホト処理（第２ホト）によって所定のパターンのマスクをホトレジストＰＲＥＳで形成した後、Ｃｒ膜を選択的にエッチングして、所定のパターンの導電膜ｄ１を形成する。続いて、前記ホトレズストＰＲＥＳを用いて、Ｎ型半導体ｄ０をドライエッチング除去する（工程（Ｃ），図１２）。
【００６０】
この際、Ｃｒ膜はウエットエッチングで除去し、ホトレジストＰＲＥＳ端部からＣｒ膜エッチング端部は通常０．５から１μｍ程度後退する。さらに、Ｎ型半導体ｄ０は前述のように、その厚さは５００Å以下と非常に薄く、またエッチングとして異方性の強いドライエッチングも用いるので、前記ホトレジストＰＲＥＳ端部からのエッチング後退量は０．３μｍ程度と小さく、ソース電極ＳＤ１下部がエッチングされず、ひさし形状とはならない。
次に、ホト処理（第３ホト）によって所定のパターンのマスクをホトレジストＰＲＥＳで形成した後、ｉ型半導体層ＡＳをゲート絶縁膜ＧＩ上で選択的にエッチング除去する（工程（Ｄ），図１３）。
【００６１】
この際のホトレジストＰＲＥＳパターンはソース電極ＳＤ１端部ではソース電極より幅広くして、後に形成される透明導電膜がソース電極端部で断線しないようにパターン化し、逆に図２に示したデータラインＤＬ部やゲートラインＧＬとデータラインＤＬ部分はホトレジストＰＲＥＳは形成せずデータラインＤＬの導電層ｄ１をマスクとして加工する。これにより、上記ホトレジストＰＲＥＳを形成していないデータライン付近では、ｉ型半導体層ＡＳがデータラインからはみ出さず、高精度の加工ができ、開口率が向上やゲート配線の遅延時間低減に必要なゲート容量が低減できる効果がある。
【００６２】
本発明者等の実験結果では、ｉ型半導体ＡＳのホトレジストＰＲＥＳパターンをソース電極ＳＤ１より幅広く設定せず、ソース電極の導電膜ｄ１自身をマスクとしてエッチングした場合、ｉ型半導体ＡＳの厚さがＮ型半導体ｄ０より厚いためソース電極ＳＤ１端部より下部の半導体層が後退し、これがひさし形状となった。これにより、後に成膜される画素電極ＩＴＯ１がこの段差部で断線する率が非常に高くなった。
【００６３】
次に、プラズマＣＶＤ装置により窒化ＳｉＮ膜からなる保護絶縁膜ＰＳＶ１を形成する。ホト処理（第４ホト）によってホトレジストＰＲＥＳのマスクを形成後、保護絶縁膜ＰＳＶ１をエッチングし、コンタクト穴ＣＮや配線端子部の保護膜ＰＳＶ１を除去する（工程（Ｅ），図１４）。
【００６４】
次に、ＩＴＯ膜からなる第２導電膜ｄ２をスパッタリングにより設ける。ホト処理（第５ホト）によってホトレジストＰＲＥＳでマスクを形成後、第２導電膜ｄ２を選択的にエッチングし、画素電極ＩＴＯ１などにＩＴＯパターンを残す（工程（Ｆ），図１５））。
【００６５】
本実施例によれば、高開口率で明るい液晶表示装置を実現できる。
【００６６】
また、表示パネルを構成するＴＦＴ基板を５回のホトレジスト工程を含む簡略な工程で製造できるため、安価な液晶表示装置を提供できる効果がある。さらに、断線しやすいＩＴＯからなる導電膜下部の段差の形状を良好に保つことができ、製造時の歩留まりを向上できる。
【００６７】
【発明の効果】
本発明により、開口率が高く、明るい表示画面が得られる液晶表示装置を提供することができる。
【００６８】
また、表示パネルを構成するＴＦＴ基板を５回のホトレジスト工程を含む簡略な工程で製造できるため、安価な液晶表示装置及びその製造方法を提供することができる。
【００６９】
さらに、ＩＴＯからなる導電膜下部の段差の部分での断線がなく、製造時の歩留まりが高い液晶表示装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】実施例１におけるＴＦＴ基板の１画素とその周辺部の各層の平面パターン図である。
【図２】本発明の実施例１における液晶表示パネルの断面図である（図１の２−２線における断面図）。
【図３】本発明の実施例１における薄膜トランジスタ基板の薄膜トランジスタ、画素電極付近の断面図である（図１の３−３線における断面図）。
【図４】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近辺を示す平面図である。
【図５】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近辺を示す断面図である。
【図６】ドレイン端子ＤＴＭとデータ配線ＤＬの接続部近辺を示す平面図である。
【図７】ドレイン端子ＤＴＭとデータ配線ＤＬの接続部近辺を示す断面図である。
【図８】表示パネルのマトリクス周辺部の構成を説明するための平面図である。
【図９】実施例１における液晶表示装置のＴＦＴ基板ＴＦＴＳＵＢの製造方法を示すフローチャートである。
【図１０】図９における工程Ａに対応した断面図である。
【図１１】図９における工程Ｂに対応した断面図である。
【図１２】図９における工程Ｃに対応した断面図である。
【図１３】図９における工程Ｄに対応した断面図である。
【図１４】図９における工程Ｅに対応した断面図である。
【図１５】図９における工程Ｆに対応した断面図である。
【符号の説明】
ＳＵＢ１，ＳＵＢ２……透明ガラス基板、ＧＬ……ゲートライン（走査信号線）、ＤＬ……データライン（映像信号線）、ＧＩ……ゲート絶縁膜、ＡＳ……ｉ型半導体層、ｄ０……Ｎ型半導体層、ＳＤ１……ソース電極、ＩＴＯ１……透明導電膜、ｇ……導電膜、ｄ１……第１導電膜、ｄ２……第２導電膜、ＴＦＴ……薄膜トランジスタ、ＴＦＴＳＵＢ……ＴＦＴ基板、ＯＰＳＵＢ……対向基板、ＰＳＶ……保護膜、ＧＴＭ……ゲート端子、ＤＴＭ……ドレイン端子、ＳＫＤ……遮光電極、Ｃａｄｄ……保持容量、ＬＣ……液晶、ＢＭ……ブラックマトリクス。[0001]
[Industrial applications]
The present invention relates to an active matrix driving type liquid crystal display device using a thin film transistor (TFT) and a method of manufacturing the same.
[0002]
[Prior art]
The active matrix type liquid crystal display device has a switching element provided for each of a plurality of pixel electrodes arranged in a matrix. Since the liquid crystal in each pixel is theoretically constantly driven, the active method has a higher contrast than the simple matrix method that employs the time-division driving method, and is an indispensable technique particularly for color display.
[0003]
In a TFT used in a conventional active matrix type liquid crystal display device, a scanning signal line (gate line) is formed on an insulating transparent substrate, a gate insulating film is formed thereon, a semiconductor layer is formed thereon, and a drain electrode is formed on the semiconductor layer. A data line) and a source electrode, a transparent pixel electrode is connected to the source electrode, and a video signal voltage is supplied to the drain electrode (data line). A TFT structure in which a gate electrode is first formed on a substrate is generally called an inverted staggered structure. Japanese Patent Application Laid-Open No. 61-161664 is known as such a TFT.
[0004]
[Problems to be solved by the invention]
A liquid crystal display device using a TFT has a feature that the contrast is high because active driving is possible. However, the process of forming a TFT on a substrate is complicated, and requires six or more photolithography processes. Therefore, there is a problem that the manufacturing cost of the TFT substrate is high and the number of steps is large, so that the yield is reduced due to dust and the like.
[0005]
As a method of simplifying the process, in the related art, a gate insulating film and a semiconductor layer, and a metal film to be a drain electrode and a source electrode are continuously formed, and the semiconductor layer is processed as a mask of the metal film. Have been proposed. However, in this conventional technique, when etching the semiconductor film, if the etching rate of the metal film of the source electrode is smaller than the semiconductor film, the source electrode remains in an eaves shape, and the transparent electrode is likely to be disconnected due to the step. The problem remains. That is, the yield at the time of manufacturing has not been sufficiently considered.
[0006]
By the way, in order to realize a bright screen display, it is necessary to increase the area (hereinafter, the aperture ratio) of the transmission part of the transparent pixel electrode. However, in the above-described related art, no consideration has been given to improving the aperture ratio and obtaining a bright display screen.
[0007]
An object of the present invention is to provide a structure and a manufacturing method of an active matrix type liquid crystal display device having a small number of manufacturing steps and a high manufacturing yield.
[0008]
Another object is to provide an active matrix type liquid crystal display device which can provide a bright display screen.
[0009]
[Means for Solving the Problems]
[Means 1]
A plurality of gate lines formed on a transparent insulating substrate; a plurality of data lines formed to intersect the plurality of gate lines; and a thin film having an inverted staggered structure formed near an intersection of the gate lines and the data lines. In a planar structure of an end portion of a source metal electrode connected to a pixel electrode in a liquid crystal display device including a transistor and a transparent pixel electrode connected to the thin film transistor and having a function of driving liquid crystal by the pixel electrode, the channel length direction , The end of the semiconductor layer is formed to extend from the end of the source metal electrode.
[0010]
[Means 2]
In Means 1, the conductive film forming the pixel electrode is connected to the source metal through an opening formed in the protective insulating film formed on the source metal electrode of the thin film transistor.
[0011]
[Means 3]
Part of the contour of the edge of the pixel electrode is substantially parallel to the data line and formed below the data line. The data line is on a light-shielding film that is insulated and separated from the gate insulating film and the semiconductor layer forming the thin film transistor. And a gate insulating film and a protective insulating film formed on the thin film transistor.
[0012]
[Means 4]
In the means 3, a part of the contour of the pixel electrode end is formed such that the contour of the pixel electrode has a predetermined gap on the gate line, and the protective insulating film formed on the gate insulating film and the thin film transistor. The gate line itself is formed as a light-shielding film at the above-mentioned position via the laminated film.
[0013]
[Means 5]
A plurality of gate lines formed on a transparent insulating substrate, a plurality of data lines formed to intersect the plurality of gate lines, and an inverted staggered structure formed near an intersection of the plurality of gate lines and the plurality of data lines. A method for manufacturing a liquid crystal display device, comprising: a thin film transistor and a transparent pixel electrode connected to an upper part of the thin film transistor, and having a function of driving liquid crystal by the pixel electrode.
A step of etching a data line and a source metal electrode on the gate insulating film and a semiconductor layer on the gate insulating film into a predetermined planar pattern; a step of selectively etching the semiconductor layer on the gate insulating film; An etching step for opening an opening in the formed protective insulating film and a step of etching a transparent pixel electrode formed on the protective insulating film were sequentially performed.
[0014]
[Means 6]
Means 5 includes a step of selectively etching the i-type semiconductor layer on the gate insulating film with a different mask pattern after etching the high-concentration N-type semiconductor layer with the data line and the source electrode forming mask.
[0015]
[Means 7]
In the means 5, when the semiconductor layer is selectively etched on the gate insulating film, the semiconductor layer is formed on the metal electrode and the semiconductor layer partially including the data line and the source metal electrode and the source electrode at a lower portion. A method of manufacturing a liquid crystal display device, comprising a step of processing the etched photoresist as an etching mask. After the step of etching the gate insulating film into a predetermined plane pattern, a step of etching the semiconductor layer into a predetermined plane pattern is provided.
[0016]
[Action]
Since the end of the semiconductor layer is formed to extend from the end of the source metal electrode in the channel vertical direction, even if the semiconductor film is etched using the metal film of the source electrode as a mask, the end of the metal film is formed. Since no eaves are formed with respect to the semiconductor layer, the production yield can be improved while simplifying the production process without disconnection of the transparent electrode.
[0017]
Further, a light-shielding electrode is formed near and below the data line, and furthermore, since the outline of the transparent pixel electrode is on the light-shielding electrode and on the gate line, the yield is high, the aperture ratio is large, and the screen is bright.
[0018]
【Example】
Hereinafter, the liquid crystal display device and the method of manufacturing the same according to the present invention will be described with reference to specific examples.
[0019]
(Example 1)
FIG. 2 shows a cross-sectional structure of a matrix section (display section) in the active matrix liquid crystal display device of the present embodiment. The display panel has a TFT substrate TFTSUB in which a thin film transistor and a pixel electrode ITO1 and various wirings are formed on one surface of a transparent glass substrate SUB1, and a common electrode ITO2 and a color filter on one surface of another transparent glass substrate SUB2. It comprises an opposing substrate OPSUB on which an FIL or the like is formed, and a liquid crystal layer LC in which a gap between the opposing substrates is filled.
[0020]
An image signal voltage is applied between the pixel electrode ITO1 and the common electrode ITO2 to control the electro-optical state of the liquid crystal layer LC between the two electrodes, thereby changing the light transmission state of this portion of the display panel, and changing the predetermined image. Is displayed.
[0021]
A backlight is provided on the opposing substrate OPSUB side or the TFT substrate TFTSUB side of the liquid crystal panel, and light transmitted through the pixel portion of the liquid crystal panel is observed from the side opposite to the backlight.
[0022]
In the drawings described below, portions having the same functions are denoted by the same reference numerals.
[0023]
《TFT substrate》
FIG. 1 is a diagram showing a plane pattern of each layer constituting the TFT substrate TFTSUB, and shows one pixel and its peripheral region. FIG. 2 is a cross-sectional view taken along line 2-2 of FIG. 1, and FIG. 3 is a cross-sectional view taken along line 3-3 of FIG.
[0024]
Next, the structure of the TFT substrate TFTSUB will be described in detail with reference to FIGS. On the surface of the TFT substrate, a plurality of parallel gate lines (scanning signal lines or horizontal signal lines) GL and a plurality of parallel data lines (video signal lines or vertical signal lines) formed so as to intersect the gate lines. ) DL is provided. A region surrounded by two adjacent gate lines GL and two adjacent data lines DL is a pixel region, and a pixel electrode ITO1 is formed almost entirely on this region. A thin film transistor (a region shown by a broken line in FIG. 1) as a switching element is formed on a convex portion (a convex portion in FIG. 1) of a gate line corresponding to each pixel electrode, and its source electrode SD1 is Connected to pixel electrode. The scanning voltage applied to the gate line GL is applied to the gate electrode of the TFT constituted by a part of the gate line to turn on the TFT, and at this time, the image signal supplied to the data line DL passes through the source electrode SD1. Is written to the pixel electrode ITO1.
[0025]
<< Thin Film Transistor TFT >>
As shown in FIG. 3, a gate line GL made of a conductive film g1 is formed on a transparent glass substrate SUB1, and an insulating film, a semiconductor layer, and the like are formed thereon to form a thin film transistor TFT as described later. The thin film transistor operates so that the channel resistance between the source and the drain (data line DL) decreases when a bias voltage is applied to the gate line GL, and the channel resistance increases when the bias voltage is set to zero. A gate insulating film GI made of silicon nitride is provided on a gate electrode which is a part of the gate line GL, and an i-type semiconductor layer AS made of amorphous silicon and an impurity are added thereon while intentionally adding an impurity. An N-type semiconductor layer d0 made of amorphous silicon is formed. This i-type semiconductor layer AS forms an active layer of the thin film transistor. Further, a source electrode SD1 and a drain electrode (a part of the data line DL constitutes a drain electrode in the embodiment; hereinafter, the drain electrode is referred to as a data line DL unless otherwise specified) is formed thereon, and a thin film transistor and a thin film transistor are formed. I do.
[0026]
As the gate insulating film GI, for example,. A silicon nitride film formed by plasma CVD is selected and formed to a thickness of 2000 to 5000 (in this embodiment, about 3500).
[0027]
The i-type semiconductor layer AS is formed with a thickness of 500 to 2500 ° (about 2000 ° in this embodiment). The N-type semiconductor layer d0 is formed to be thin with a thickness of 500 ° or less, is provided for forming an ohmic contact with the i-type semiconductor layer AS, and is formed of an amorphous silicon semiconductor doped with phosphorus (P).
[0028]
The names of the source electrode and the drain electrode are originally determined by the polarity of the bias between them. In the liquid crystal display device of the present invention, the polarity is inverted during operation, so that the source electrode and the drain electrode are interchanged. However, in the following description, one is fixedly referred to as a source electrode and the other as a drain electrode for convenience.
[0029]
《Source electrode》
As shown in FIG. 3, the source electrode SD1 is formed on the N-type semiconductor layer d0, and is constituted by the first conductive layer d1. The first conductive layer d1 is formed of a chromium (Cr) film having a thickness of 600 to 2000 Å (about 1800 では in this embodiment). The first conductive film may be formed of a high melting point metal (Ti, Ta, W, Mo) other than Cr, or may be formed of an alloy of these metals.
[0030]
The source electrode SD1 is formed on the i-type semiconductor layer AS and the N-type semiconductor layer d0 formed inside one pixel region as shown in FIGS. 1 and 3, and at least in the channel length direction. The end of the source metal electrode SD1 is processed so as to extend from the end of the i-type semiconductor layer AS. The transparent pixel electrode ITO1 formed of the conductive film d2 on the top is connected to the source electrode SD1 through an opening CN (hereinafter, referred to as a contact hole) opened in the protective insulating film PSV1, and the protective insulating film PSV1 is formed. It is formed on.
[0031]
With such a structure, the transparent conductive film d2 can satisfactorily overcome the step without disconnection at the step of the first conductive film d1, which is the lower source electrode SD1. This will be described in more detail in a later manufacturing method. In particular, such an effect becomes remarkable when ITO is used as the second conductive film d2 as in the present embodiment. Since ITO has a large crystal grain size, the etching rate of crystal grain boundaries and crystal grains is different, and the grain boundaries are fast. Therefore, if the cross section of the lower part of the second conductive film d2 is not processed into a good shape, disconnection is easily caused by this lower step.
[0032]
In this regard, when a semiconductor is etched using a metal film as a mask on a semiconductor film as described in JP-A-61-161664, the etching rate of the semiconductor film is higher than that of the metal film. The film is formed in an eaves-like shape, and the transparent conductive film is easily broken at this portion. On the other hand, in the present embodiment, the disconnection of the ITO at the stepped portion is very unlikely to occur as described above.
[0033]
《Pixel electrode》
The pixel electrode is formed of a transparent conductive film ITO1 such as indium-tin-oxide (hereinafter abbreviated as ITO), which is the second conductive layer d2. This is connected to the source electrode SD1 of the thin film transistor. The transparent conductive film ITO1 is formed by a sputtering film of ITO, and has a thickness of 300 to 3000 (about 1400 in this embodiment).
[0034]
《Gate line GL》
As shown in FIGS. 2 and 3, the gate line GL is formed of a single-layer conductive film g1. As the conductive film g1, a chromium (Cr) film formed by sputtering with a thickness of 600 to 2000 (in this embodiment, about 1800) is used. This may also be another high melting point metal or alloy like the first conductive film d1.
[0035]
<< Data line DL >>
As shown in FIGS. 2 and 3, the data line DL is formed on the gate insulating film GI on the transparent glass substrate SUB1 and the semiconductor layers AS and d0 on the gate insulating film GI. , An N-type semiconductor layer d0, and a transparent conductive film, which is the first conductive film d1, having a substantially same plane pattern. The substantially same plane pattern is a feature for processing the i-type semiconductor layer AS at this portion using the first conductive film d1 of the data line DL as a mask, as will be described in a later manufacturing method. Among these layers or films, the first conductive film d1 mainly contributes to electric conduction and transmits a signal.
[0036]
<< Retention capacitance Cadd, parasitic capacitance Cgs >>
The storage capacitor Cadd is constituted by a capacitance in an intersecting region between the gate line GL in the preceding stage different from the gate line GL in which the TFT is formed and the pixel electrode ITO1 (d2) with a stacked film of the gate insulating film GI and the protective insulating film PSV1 interposed therebetween. Is done. The storage capacitor Cadd has a function of preventing the capacitance of the liquid crystal layer LC from attenuating and a voltage drop when the TFT is off.
[0037]
The parasitic capacitance Cgs is constituted by a capacitance in an intersecting region between the gate line GL of the current stage, which is the gate line GL on which the TFT is formed, and the pixel electrode ITO1 (d2) with the laminated film of the gate insulating film GI and the protective insulating film PSV1 interposed therebetween. Is done. Further, as shown in FIG. 2, the Cadd and Cgs are set such that the transparent conductive film d2 is at a predetermined interval on the gate line GL.
[0038]
As described above, by providing the parasitic capacitance Cgs, the gap between the gate line GL and the pixel electrode ITO1 (d2) is formed on the opposing substrate OPSUB in comparison with the structure in which the gate line GL of the own stage does not overlap the transparent conductive film d2. There is no need to cover with the matrix BM, and the aperture ratio is improved.
[0039]
<< Light shielding electrode SKD >>
As shown in FIGS. 1 and 2, the light-shielding electrode SKD is formed of a conductive film g1 forming a gate line GL on a transparent glass substrate SUB1 of a TFT substrate TFTSUB.
[0040]
The light-shielding electrode SKD is formed so as to overlap with the pixel electrode ITO1 along the drain line DL in the plan structure as shown in FIG. 1 and to cover the lower part of the data line DL. On the other hand, as shown in FIG. 2, the light-shielding electrode SKD is insulated and separated from the data line DL by the gate insulating film GI and the semiconductor layers AS and d0. Therefore, the possibility that the light-shielding electrode SKD and the data line DL are short-circuited is small. The pixel electrode ITO1 and the light-shielding electrode SKD are insulated and separated by the gate insulating film GI and the protective insulating film PSV1.
[0041]
Like the parasitic capacitance Cgs, the light-shielding electrode SKD has a function of improving the area of the transmission part of the pixel electrode for one pixel, that is, the aperture ratio, and improving the brightness of the display panel. In the display panel shown in FIG. 1, the backlight is set on one side of the TFT SUB having the TFT substrate SUB1. Hereinafter, a case where the backlight is irradiated from the TFT substrate SUB1 and is observed from the opposing substrate OPSUB side for convenience will be described. The irradiation light passes through the glass substrate SUB1 of the opposite substrate, and enters the liquid crystal layer LC from a portion of the wiring line formed by sputtering on one surface of the glass substrate SUB1 where chromium (Cr) is not formed. This light is controlled by a voltage applied between the transparent common electrode ITO2 formed on the opposite substrate and the pixel electrode ITO1 formed on the TFT substrate.
[0042]
In the normally white mode of the display panel, when the light-shielding electrode SKD and the parasitic capacitance Cgs are not formed as in the present embodiment, the opposing substrate OPSUB needs a wide black matrix BM. Alternatively, light leakage not controlled by the voltage passes through the gap between the gate line GL and the pixel electrode ITO1, and the display contrast is reduced. Further, the upper and lower sides, that is, the opposing substrate OPSUB and the TFT substrate TFTSUB are bonded together with the liquid crystal interposed therebetween, and a large alignment margin is required. Become smaller.
[0043]
Further, the light-shielding electrode SKD and the gate line GL have the function of reflecting the backlight once, returning the light to the light guide plate below the backlight, and reflecting and transmitting the light again to the opening. The structure makes the screen brighter than the aperture ratio. In particular, in a structure in which the semiconductor layers AS and d0 are formed below the data line DL, the light-shielding layer metal SKD is formed further below the semiconductor layer below the data line DL because the semiconductor layer functions as a light absorbing layer. Otherwise, the reflectivity will drop and the screen will be dark.
[0044]
In the present embodiment, since the semiconductor below the data line DL is processed using the data line DL as a mask, the first conductive film d1 of the data line does not cross the step of the semiconductor layer, thereby reducing the disconnection failure. There is. Therefore, in this embodiment, the combination of the light-shielding electrode SKD and the data line DL is an effect newly obtained in obtaining the effect of brightening the screen.
[0045]
In this embodiment, chromium (Cr) formed by sputtering is used for the gate line GL and the light-shielding electrode SKD. However, chromium oxide is formed on the substrate side in order to obtain a low-reflection light-shielding electrode structure. Thereafter, chromium can be used as a multilayer film formed by continuous sputtering.
[0046]
"Protective film"
As shown in FIGS. 1 and 3, the surface of the TFT substrate TFTSUB on which the thin film transistor TFT is formed is provided in a contact hole CN connecting the source electrode SD1 and the pixel electrode, and in a peripheral portion of the TFT substrate as described later. Except for the gate terminal portion and the drain terminal portion, the semiconductor device is covered with the protective film PSV1.
[0047]
<< Gate terminal GTM >>
FIG. 4 is a plan view of a portion from the vicinity of the end of the gate line GL on the TFT substrate to a gate terminal GTM which is a connection portion with an external drive circuit, and FIG. 5 is a cross-sectional view taken along line 5-5 in FIG. is there.
[0048]
The gate terminal GTM is made of a transparent conductive film d2, and the transparent conductive film d2 is exposed to the outside. The transparent conductive film of the gate terminal GTM is formed simultaneously with the transparent conductive film ITO1 forming the pixel electrode and the data line. Further, the second conductive film d2 has a larger pattern than the conductive film g1. This is to prevent the penetration of chemicals, moisture, and the like and corrosion of the conductive film g1 made of Cr. In this structure, the portion exposed to the outside except for the protective film PSV1 is only the transparent conductive film ITO1 (d2). ITO is, as its name implies, an oxide, which is remarkably resistant to corrosion and oxidative reactions, thus making this structure highly reliable.
[0049]
As described above, in a liquid crystal display device using a TFT, the yield and reliability cannot be maintained unless ITO is used as the material forming the gate terminal GTM. 《Drain terminal DTM》
FIG. 6 is a plan view of a portion from the vicinity of the end of the data line DL on the TFT substrate to a drain terminal DTM which is a connection portion with an external drive circuit, and FIG. 7 is a cross-sectional view taken along line 7-7 in FIG. FIG.
[0050]
The drain terminal DTM is formed of the transparent electrode d2 for the same reason as the gate terminal GTM described above. The transparent electrode d2 is formed in a pattern wider than the first conductive film d1. In addition, the protective film PSV1 is removed from the drain terminal portion in order to connect to an external circuit.
[0051]
In FIG. 7, which is a cross-sectional structure, the i-type semiconductor layer AS is formed wider than the data line DL at the end of the data line DL, similarly to the above-described source electrode SD1. Thus, the structure is such that the disconnection of the transparent electrode ITO1 (d2) at the step of the data line DL is reduced.
[0052]
FIG. 8 is a plan view showing a schematic structure of a peripheral portion of the display panel. In the peripheral portion of the TFT substrate TFTSUB (SUB1), a plurality of gate terminals GTM are arranged side by side corresponding to each gate line to form a gate terminal group Tg. Similarly, a plurality of drain terminals DTM are arranged side by side corresponding to each data tine, and constitute a drain terminal group Td. In addition, INJ in FIG. 8 is a portion where the sealing pattern SL for bonding the opposite substrate SUB2 is not provided, and after the two substrates are bonded, the liquid crystal is sealed therein.
[0053]
<< Optical substrate OPSUB >>
As shown in FIG. 2, on one surface of the transparent glass substrate SUB2, a red, green, and blue color filter FIL, a protective film PSV2, a common transparent pixel electrode ITO2, and an alignment film OPRI2 are sequentially laminated. A polarizing plate POL2 is bonded on the other surface of the transparent glass substrate SUB2, and the transmitted light is polarized by the polarizing plate POL1 on the other surface of the TFT substrate TFTSUB on which the TFT is not formed.
[0054]
Although the black matrix light-shielding film BM is not formed on the glass substrate SUB2 in the same figure, in practice, light is applied to the TFT portion in FIG. It is formed of a film, a laminate of Cr oxide and Cr, or a resin material.
[0055]
<< Manufacturing method of TFT substrate TFTSUB >>
Next, a method of manufacturing the above-described TFT substrate TFTSUB of the liquid crystal display device will be described with reference to FIGS. FIG. 9 summarizes the flow of the manufacturing process as a flowchart using the name of each process. Each step is summarized in a certain sub unit, and the symbols such as (A), (B), and (C) are given. The sectional structure in each of the sub-steps (A) to (F) corresponds to FIGS. Here, except for the step (B) (FIG. 11), the cross-sectional structure is a cross-sectional structure immediately after the thin film is etched in each step. For the sake of explanation, the photoresist used as a mask is peeled off the thin film on each cross section. Left without. These figures are cross-sectional views of the vicinity of the thin film transistor and pixel electrode connection portion of the TFT substrate (corresponding to the cross-sectional view of FIG. 3). FIG. 3 shows a cross-sectional structure corresponding to the final step of H in FIG. Each of the sub-steps of the steps (A), (C), (D), (E), and (F) includes a photo (photo) processing step. Here, in the present invention, the photo-processing step refers to a series of operations from application of a photoresist, through selective exposure using a mask to development thereof. As is clear from FIG. 9, in the present invention, the TFT substrate is manufactured through five photoprocessing steps.
[0056]
Hereinafter, each step will be described in order.
[0057]
A transparent glass substrate SUB1 is prepared, and a Cr film is formed on the entire surface of one surface by sputtering. After a mask of a predetermined pattern is formed on the Cr film by photo-processing (first photo) with a photoresist PRES, the Cr film is selectively etched to form a conductive film g1 of a predetermined pattern (step (A), FIG. 10). This constitutes the gate line GL and the light-shielding electrode SKD.
[0058]
Next, an Si nitride film GI, an i-type amorphous Si film AS, and an N-type amorphous Si film d0 are sequentially formed on the conductive film g1 provided on one surface of the transparent glass substrate SUB1 by a plasma CVD apparatus. I do. Further, a Cr film is subsequently formed by a sputtering method, and this is the first conductive film d1 (step (B), FIG. 11). Here, since the semiconductor layers AS and d0 are continuously formed without using a photoresist process, the surface oxidation of the semiconductor layer by the resist can be reduced, the contact resistance between the N-type semiconductor layer d0 and the conductive film d1 can be reduced, and Mobility can be improved.
[0059]
After a mask of a predetermined pattern is formed of photoresist PRES by a photo process (second photo), the Cr film is selectively etched to form a conductive film d1 of a predetermined pattern. Subsequently, the N-type semiconductor d0 is removed by dry etching using the photoresist PRES (step (C), FIG. 12).
[0060]
At this time, the Cr film is removed by wet etching, and the etched end of the Cr film usually recedes from the end of the photoresist PRES by about 0.5 to 1 μm. Further, as described above, the N-type semiconductor d0 has a very thin thickness of 500 ° or less and uses anisotropic dry etching as an etching, so that the etching retreat amount from the end of the photoresist PRES is 0. Since it is as small as about 3 μm, the lower portion of the source electrode SD1 is not etched and does not have an eaves shape.
Next, after a mask having a predetermined pattern is formed of a photoresist PRES by photoprocessing (third photo), the i-type semiconductor layer AS is selectively etched away on the gate insulating film GI (step (D), FIG. 13). ).
[0061]
At this time, the photoresist PRES pattern is wider at the end of the source electrode SD1 than the source electrode, and is patterned so that a transparent conductive film formed later is not disconnected at the end of the source electrode. Conversely, the data line DL shown in FIG. The portion and the gate line GL and the data line DL are processed using the conductive layer d1 of the data line DL as a mask without forming the photoresist PRES. Thus, in the vicinity of the data line where the photoresist PRES is not formed, the i-type semiconductor layer AS does not protrude from the data line, can be processed with high precision, and is necessary for improving the aperture ratio and reducing the delay time of the gate wiring. There is an effect that the gate capacitance can be reduced.
[0062]
According to the experimental results of the present inventors, when the photoresist PRES pattern of the i-type semiconductor AS is not set wider than the source electrode SD1, and the etching is performed using the conductive film d1 itself of the source electrode as a mask, the thickness of the i-type semiconductor AS becomes N Since it is thicker than the mold semiconductor d0, the semiconductor layer below the end of the source electrode SD1 recedes, forming an eaves shape. As a result, the rate of disconnection of the pixel electrode ITO1 to be formed later at this step became extremely high.
[0063]
Next, a protective insulating film PSV1 made of a SiN nitride film is formed by a plasma CVD apparatus. After a photoresist PRES mask is formed by photoprocessing (fourth photo), the protective insulating film PSV1 is etched to remove the contact hole CN and the protective film PSV1 at the wiring terminal portion (step (E), FIG. 14).
[0064]
Next, a second conductive film d2 made of an ITO film is provided by sputtering. After a mask is formed with a photoresist PRES by photoprocessing (fifth photo), the second conductive film d2 is selectively etched to leave an ITO pattern on the pixel electrode ITO1 and the like (step (F), FIG. 15).
[0065]
According to this embodiment, a bright liquid crystal display device with a high aperture ratio can be realized.
[0066]
In addition, since a TFT substrate constituting a display panel can be manufactured by a simple process including five photoresist steps, an inexpensive liquid crystal display device can be provided. Further, the shape of the step under the conductive film made of ITO, which is easily broken, can be kept good, and the yield in manufacturing can be improved.
[0067]
【The invention's effect】
According to the present invention, a liquid crystal display device having a high aperture ratio and a bright display screen can be provided.
[0068]
In addition, since a TFT substrate constituting a display panel can be manufactured by a simple process including five photoresist steps, an inexpensive liquid crystal display device and a manufacturing method thereof can be provided.
[0069]
Further, it is possible to provide a liquid crystal display device having a high yield at the time of manufacture without disconnection at a step portion under the conductive film made of ITO and a method of manufacturing the same.
[Brief description of the drawings]
FIG. 1 is a plan pattern diagram of one pixel of a TFT substrate and each layer around the pixel in a first embodiment.
FIG. 2 is a cross-sectional view of the liquid crystal display panel according to the first embodiment of the present invention (a cross-sectional view taken along line 2-2 in FIG. 1).
FIG. 3 is a cross-sectional view of the vicinity of a thin film transistor and a pixel electrode on the thin film transistor substrate according to the first embodiment of the present invention (a cross-sectional view taken along line 3-3 in FIG. 1).
FIG. 4 is a plan view showing the vicinity of a connection portion between a gate terminal GTM and a gate line GL.
FIG. 5 is a cross-sectional view showing the vicinity of a connection portion between a gate terminal GTM and a gate line GL.
FIG. 6 is a plan view showing the vicinity of a connection between a drain terminal DTM and a data wiring DL.
FIG. 7 is a cross-sectional view showing the vicinity of a connection between a drain terminal DTM and a data wiring DL.
FIG. 8 is a plan view illustrating a configuration of a matrix peripheral portion of a display panel.
FIG. 9 is a flowchart illustrating a method of manufacturing the TFT substrate TFTSUB of the liquid crystal display device according to the first embodiment.
FIG. 10 is a sectional view corresponding to step A in FIG. 9;
FIG. 11 is a sectional view corresponding to step B in FIG. 9;
FIG. 12 is a sectional view corresponding to step C in FIG. 9;
FIG. 13 is a sectional view corresponding to step D in FIG. 9;
FIG. 14 is a sectional view corresponding to step E in FIG. 9;
FIG. 15 is a sectional view corresponding to step F in FIG. 9;
[Explanation of symbols]
SUB1, SUB2: transparent glass substrate, GL: gate line (scanning signal line), DL: data line (video signal line), GI: gate insulating film, AS: i-type semiconductor layer, d0: N Type semiconductor layer, SD1 source electrode, ITO1 transparent conductive film, g conductive film, d1 first conductive film, d2 second conductive film, TFT thin film transistor, TFTSUB TFT substrate, OPSUB: Counter substrate, PSV: Protective film, GTM: Gate terminal, DTM: Drain terminal, SKD: Light-shielding electrode, Cadd: Storage capacitor, LC: Liquid crystal, BM: Black matrix.

Claims

基板上に第１の導電膜で走査信号線とを形成する第１の工程と、
前記基板と前記走査信号線との上に第１の絶縁膜を形成する第２の工程と、
前記第１の絶縁膜の上に、ホト処理を用いずにｉ型半導体膜と不純物が添加された半導体膜とを形成する第３の工程と、
前記不純物が添加された半導体膜の上に第２の導電膜を形成する第４の工程と、
前記第２の導電膜を除去した後に前記不純物が添加された半導体膜とを除去し、ソース電極とドレイン電極と映像信号線とを形成する第５の工程と、
前記第１の絶縁膜と前記ソース電極と前記ドレイン電極と前記映像信号線との上に第２の絶縁膜を形成する第６の工程と、
前記第２の絶縁膜にコンタクトホールを形成する第７の工程と、
前記第２の絶縁膜上に、前記コンタクトホールを介して、前記ソース電極に接続された透明電極を形成する第８の工程とを有することを特徴とする液晶表示装置の製造方法。A first step of forming a scanning signal line with a first conductive film over a substrate;
A second step of forming a first insulating film on the substrate and the scanning signal lines;
A third step of forming an i-type semiconductor film and a doped semiconductor film on the first insulating film without using photo processing;
A fourth step of forming a second conductive film on the impurity-added semiconductor film;
A fifth step of removing the semiconductor film to which the impurity is added after removing the second conductive film, and forming a source electrode, a drain electrode, and a video signal line;
A sixth step of forming a second insulating film on the first insulating film, the source electrode, the drain electrode, and the video signal line;
A seventh step of forming a contact hole in the second insulating film;
Forming a transparent electrode connected to the source electrode via the contact hole on the second insulating film.

前記第７の工程で形成するコンタクトホールは、前記走査信号線の終端部付近の前記第２の絶縁膜にも形成され、
前記第８の工程は、前記走査信号線の終端部付近の前記第２の絶縁膜に形成されたコンタクトホールを介して、前記走査信号線に接続された透明電極を形成する工程も含むことを特徴とする請求項１記載の液晶表示装置の製造方法。The contact hole formed in the seventh step is also formed in the second insulating film near the end of the scanning signal line,
The eighth step may include a step of forming a transparent electrode connected to the scanning signal line via a contact hole formed in the second insulating film near an end of the scanning signal line. The method for manufacturing a liquid crystal display device according to claim 1, wherein:

前記第７の工程で形成するコンタクトホールは、前記映像信号線の終端部付近の前記第２の絶縁膜にも形成され、
前記第８の工程は、前記映像信号線の終端部付近の前記第２の絶縁膜に形成されたコンタクトホールを介して、前記映像信号線に接続された透明電極を形成する工程も含むことを特徴とする請求項１記載の液晶表示装置の製造方法。The contact hole formed in the seventh step is also formed in the second insulating film near the end of the video signal line,
The eighth step may include a step of forming a transparent electrode connected to the video signal line through a contact hole formed in the second insulating film near the end of the video signal line. The method for manufacturing a liquid crystal display device according to claim 1, wherein:

前記ソース電極に接続された透明電極は画素電極であり、
前記走査信号線に接続された透明電極はゲート端子であることを特徴とする請求項１又は２に記載の液晶表示装置の製造方法。The transparent electrode connected to the source electrode is a pixel electrode,
3. The method according to claim 1, wherein the transparent electrode connected to the scanning signal line is a gate terminal.

前記ソース電極に接続された透明電極は画素電極であり、
前記映像信号線に接続された透明電極はドレイン端子であることを特徴とする請求項１又は３に記載の液晶表示装置の製造方法。The transparent electrode connected to the source electrode is a pixel electrode,
4. The method according to claim 1, wherein the transparent electrode connected to the video signal line is a drain terminal.

前記第５の工程において、前記不純物が添加された半導体膜は前記第２の導電膜をマスクにして除去することを特徴とする請求項１乃至５の何れかに記載の液晶表示装置の製法。6. The method according to claim 1, wherein, in the fifth step, the semiconductor film to which the impurity is added is removed using the second conductive film as a mask.

前記第５の工程において、前記第２の導電膜はウェットエッチングで除去することを特徴とする請求項１乃至６の何れかに記載の液晶表示装置の製法。7. The method according to claim 1, wherein in the fifth step, the second conductive film is removed by wet etching.

前記第５の工程において、前記不純物が添加された半導体膜は異方性の強いエッチングで除去することを特徴とする請求項１乃至７の何れかに記載の液晶表示装置の製法。The method according to claim 1, wherein, in the fifth step, the semiconductor film to which the impurities are added is removed by highly anisotropic etching.