【０００１】
【発明の属する技術分野】本発明は、半導体量子ドットを用いた半導体部材の製造方法に係り、更にその半導体部材をレーザとして構成した半導体レーザ及びそのレーザを用いた光モジュールに関する。
【０００２】
【従来の技術】
キャリアの閉じ込めがないバルク半導体結晶においては、キャリアのエネルギーの増加に対して、状態密度は連続的な放物線状に増大する。それに対して、半導体結晶中にキャリアを１次元的に閉じ込めた量子井戸構造では、量子準位が出現するため、状態密度が階段状に変化する。即ち、量子井戸構造においては、キャリアの分布は、バルク結晶の場合よりも制限される。従って、量子井戸構造を適用した半導体レーザや光変調器等の半導体部材においては、バルク半導体結晶を使った場合よりも幅の狭い鋭いスペクトルが得られ、半導体レーザにおいては発光効率が向上する。
【０００３】
キャリアの閉じ込めを更に３次元まで進めた究極的な量子ドット構造では、状態密度は離散的になる。即ち、キャリアのエネルギー分布が完全に離散的になるため、室温等の熱的励起が存在するような状態にあっても、キャリアの遷移が量子準位間で不連続に生じる。従って、そのような量子ドット構造を有する光半導体装置からは、室温においても非常に鋭い発光スペクトルが得られることが理論的に判明している。
【０００４】
２次元の量子井戸構造については、分子線エピタキシャル成長（ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ：ＭＢＥ）法や有機金属気相成長法（ｍｅｔａｌｏｒｇａｎｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｙ：ＭＯＶＰＥ）を使って、一対のバリア層とその間の非常に薄い量子井戸層とを連続的に成長することにより、従来から比較的容易、かつ再現性良く形成することが可能であった。しかし、３次元の量子ドット構造においては、現在、実用的な半導体部材を構成するためのドット形成方法の研究が進められている段階であり、実用化に達していない。
【０００５】
一般に、半導体量子ドットを形成する方法としては、主に二種類の方法が知られている。即ち、（１）リソグラフィ技術などで加工することに依って構造を実現する方法、及び（２）結晶成長時の表面現象を利用して自己形成的に構造を成長する方法である。（１）には、ＭＢＥ法或いはＭＯＶＰＥ法などを用いて基板上に積層形成した半導体層に、電子ビーム・リソグラフィなどのリソグラフィ技術を適用し、エッチングを行なって箱状に加工するか、ＭＢＥ法やＭＯＶＰＥ法などにおける成長の選択性を利用して箱状構造を形成する方法である。この（１）の手段を採った場合、ドットサイズが加工技術の精度に依存するので、１００ｎｍ以下のサイズ制御が難しく、高密度でアレイ化することが不可能である。また、加工に伴い半導体層の表面から内部に向かってダメージが入り易いことと、目的毎に反応槽への出し入れを行なうことによって酸素や炭素に汚染されることから、量子ドットへの損傷が避けられない。
【０００６】
従って、量子ドットの実際のデバイスへの応用という観点からは、（２）の自己形成的な結晶成長を利用した方法が有望視され、盛んに研究されている。その方法として、例えば米国文献アプライド・フィジックス・レタース（Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）第６３巻第２３巻（１９９３年１２月）第３２０３頁に掲載のＳ−Ｋ（Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔａｎｏｗ）モード成長の利用がある。この方法は、例えばＧａＡｓ基板上のＩｎＡｓ等の高歪み系ヘテロ構造をＭＢＥ法やＭＯＶＰＥ法によって結晶成長する場合に、ヘテロエピタキシャル成長初期に出現するＳ−Ｋモード成長を利用して、基板上に相互に離間した成長島として量子ドットを形成する方法である。この方法を採った場合、加工プロセスを一切用いていないために加工ダメージはなく、成長島形成が表面エネルギーや歪みエネルギーに起因した平衡状態に近付けることから、ドットサイズをかなり揃えることができる。また、成長島は同一反応槽内で行なわれるので、汚染を招く反応槽への出し入れを避けることができる。
【０００７】
しかし、成長島の生成が、下地の表面状態、即ち、ステップやキンク、或いは表面ディフェクトや結晶欠陥などに強く依存することが重大な問題をもたらしている。即ち、生成する成長島の密度が面内で均一になることがないので、成長島のサイズにもばらつきが生じることが避けられない。その結果、成長島利用の方法で得られる発光半値幅が３０ｍｅＶから４０ｍｅＶに達するのが現状である。
【０００８】
この発光半値幅は、現在、半導体レーザの活性層として実用化の域にある２次元構造の量子井戸に比較して大きく、従って、Ｓ−Ｋモード成長島を利用して製造した従来の半導体量子ドットレーザは、期待されるほどの特性改善、例えば、閾値が低下するなどの効果が得られていない。また、ＩｎＡｓドットをＩｎＰ基板上に成長させて１．５５μｍ帯の発光波長を得た報告があるが、サイズのばらつきに起因する発光半値幅は、量子井戸のものと比較して改善されていない。
【０００９】
【発明が解決しようとする課題】
先に説明したように、従来のＳ−Ｋモード成長を利用した半導体量子ドットでは、サイズの均一性が十分でないために、スペクトル半値幅が３０から４０ｍｅＶ程度に拡がってしまうという問題がある。即ち、現在では、半導体部材に応用しても、理論的に期待される鋭い発光スペクトルを実現することができない。
【００１０】
従来のＳ−Ｋモード成長島の形状とサイズのばらつきについて図６の断面図を用いて説明する。通常、ＧａＡｓ基板１上のＧａＡｓバッファ層２の上にＳ−Ｋモード成長で生成させたＩｎＡｓ成長島４は、図６に示すように、高さＨで底面の直径Ｄの扁平な形状となる。なお、ＩｎＡｓ層３は、成長島４が形成される初期段階に形成される濡れ層である。通常、高さＨが３ｎｍ〜５ｎｍの範囲のＩｎＡｓ成長島を形成した場合、それに対して直径Ｄは２０ｎｍ〜２５ｎｍの範囲で分布する。このように量子ドットのサイズ自体は、成長条件によってある範囲で制御可能である。
【００１１】
しかし、個々の量子ドットでは、サイズにかなりのばらつきが生じることが避けられず、発光スペクトルの拡がりの原因となる。またこのような従来の量子ドット構造では、発光に関与しない量子ドットも多く含まれる。そのため、Ｓ−Ｋモード成長島を利用した量子ドットを半導体装置に応用するためにはサイズの均一化が不可避である。
【００１２】
ドットサイズの均一化を試みるにあたって、その形状を観察すると、成長島４の高さＨは、直径Ｄの１０から２０％程度の大きさであることが判明した。従って、その量子ドットの量子レベルに関しては、成長島４の高さＨが支配的であり、高さＨのばらつきから生じる量子レベルのばらつきは、直径Ｄのばらつきから生じるものよりも遙に大きく、高さＨのばらつきが発光半値幅の大小を支配していることが明らかとなった。即ち、成長島４の高さＨを均一化することができれば、これまでにみられる広い発光半値幅を大きく低減することができる。
【００１３】
本発明の目的は、半導体量子ドットの高さばらつきを低減する半導体部材の製造方法を提供し、その半導体部材をレーザとして構成した半導体レーザ及びそれを用いた光モジュールを提供することにある。
【００１４】
【課題を解決するための手段】
本発明では、上記課題を解決するために、例えばＧａＡｓ基板上のＩｎＡｓ成長のような、高歪み系ヘテロ構造の成長初期に出現するＳ−Ｋモード成長島からなる半導体量子ドットを形成する工程と、量子ドットと異なる構成材料で且つ高さが量子ドットより高い第一埋め込み層を形成することにより、量子ドットを第一埋め込み層の中に埋め込む工程と、第一埋め込み層に分子層エッチングを施して、高さが最も高い量子ドットを少なくとも含む量子ドットの頂上部をエッチングして、量子ドットの高さを第一埋め込み層の表面に合わせる工程を有することを特徴とする。この場合、成長島形成と、第一埋め込み層の形成と、エッチングとを同一反応槽内で連続的に行なうことが望ましい。
【００１５】
前述したように、Ｓ−Ｋモード成長で自己形成的に作製した量子ドットには、高さばらつきが存在するが、これを適切な成長条件で第一埋め込み層の中に埋め込むことにより、第一埋め込み層の表面は平坦になる。その後、成長槽内から移動せずに、そのまま分子層を一層、一層エッチングする分子層エッチングを上記量子ドットの頂上に達するまで施こせば、高さの揃った量子ドットを得ることができる。上記の高さが最も高い量子ドットを少なくとも含む量子ドットは、一般的には、平均的な高さ超えた大きいサイズの量子ドットとなるが、必要に応じて、平均的な高さよりも低い量子ドットの頂部をエッチングすることも行なわれる。
【００１６】
以上の本発明の製造方法により、実質的に均一サイズの半導体量子ドットをダメージなく生成させることが可能となり、閾値電流が小さく、温度特性に優れた半導体レーザなどの半導体部材を実現することができる。
【００１７】
【発明の実施の形態】
以下、本発明に係る半導体量子ドットを用いる半導体部材の製造方法、半導体レーザ及びそれを用いた光モジュールを図面に示した幾つかの実施例による発明の実施の形態を参照して更に詳細に説明する。なお、図１〜図４における同一の符号は、同一物又は類似物を表示するものとする。
【００１８】
【実施例】
＜実施例１＞
図１を用いて第１の実施例を説明する。図１ａ〜図１ｄは、半導体部材の要所である半導体量子ドットを示す側面図である。半導体量子ドットを成長する装置は、固体原料の他にガス材料の使用にも対応したＭＢＥ装置が適している。以下代表的な成長方法として、同装置を用いて実施するＭＢＥ法を取り上げて説明する。
【００１９】
図１ａは、ＧａＡｓ基板上にＳ−Ｋモードで成長したＩｎＡｓドットの断面図である。このときの主な成長条件を以下に述べる。
【００２０】
先ず、（００１）面指数のＧａＡｓ基板１をＭＢＥ装置の成長室内にセットし、温度を６００℃で熱処理することで酸化膜を除去する。ＧａＡｓ基板１上に、成長温度が５３０℃、成長速度が０．８μｍ／時間、Ａｓ圧が８×１０−６Ｔｏｒｒで、厚さ４００ｎｍのＧａＡｓ層２をバッファ層として形成する。
【００２１】
続けて、ＧａＡｓバッファ層２上に厚さ約２．０分子層相当分のＩｎＡｓ層を、成長温度：５００℃成長速度：０．０５分子層／秒、Ａｓ圧：８×１０−６Ｔｏｒｒで成長させる。この成長開始当初においては、２次元的成長が起こりＩｎＧａＡｓ濡れ層３が形成される。このＩｎＧａＡｓ濡れ層３の膜厚が弾性限界を越えた時点で、ＩｎＧａＡｓ濡れ層３の表面にオングストロームオーダーの３次元核が比較的高密度で形成される。これによって、底面の直径Ｄが２０ｎｍ〜２５ｎｍ程度に、そして、高さＨが４ｎｍ〜６ｎｍ程度に分布している円錐状の成長島が７×１０１０ｃｍ−６の密度で形成される。ＩｎＡｓ量子ドット４はこの成長島からなる。
【００２２】
図１ｂは、前記ＩｎＡｓ量子ドットを、ＧａＡｓ第一埋め込み層５で埋め込み成長を行なったときの断面図である。図１ａに示すＩｎＡｓ量子ドット４を成長した後に、同ドットを基板と同じ材料であるＧａＡｓ第一埋め込み層５で埋め込む。そのときの成長条件は、成長温度が５３０℃、成長速度が０．８μｍ／時間、Ａｓ圧が８×１０−６Ｔｏｒｒである。全ての量子ドット４の頂部が埋め込み層５より低くなるように、埋め込み層５の厚さを量子ドット４の高さＨのばらつきよりも大きい値である７ｎｍとする。このとき、結晶成長の最表面が平坦になるように第一埋め込み層５の成長条件と厚さを調節する。
【００２３】
図１ｃは、図１ｂに示した第一埋め込み層５に１．５ｎｍの分子層エッチングを行なうことによって量子ドット４の高さばらつきが低減したときの断面図である。第一埋め込み層５の分子層エッチングは、トリスジメチルアミノアルシンを照射して行なう。そのときの条件は、トリスジメチルアミノアルシンの供給量が０．１５ｓｃｃｍ、基板温度が５３０℃で、エッチング速度はＲＨＥＥＤ（ｒｅｆｌｅｃｔｉｏｎ ｈｉｇｈ ｅｎｅｒｇｙ ｅｌｅｃｔｒｏｎ ｄｉｆｆｒａｃｔｉｏｎ）振動のモニターにより０．１分子層／秒である。
【００２４】
なお、エッチング速度の調節は、トリスジメチルアミノアルシンの流量を変えることで可能となる。また、トリスジメチルアミノアルシンと同時に、微量のＩｎやＧａの原料を供給すると、埋め込み層５の表面でエッチングと同時に成長が起こる。それにより、実質的に非常に遅い速度のエッチングが可能となり、平坦な表面を得ることができる。
【００２５】
以上に述べたように、ＧａＡｓバッファ層２の形成、ＩｎＧａＡｓ濡れ層３及びＩｎＡｓ量子ドット４の成長、ＧａＡｓ第一埋め込み層５の形成、及び分子層エッチングは、同一ＭＢＥ装置内で連続的に行なわれる。
【００２６】
埋め込み層５の分子層エッチングにより、実際にＩｎＡｓドットの高さが揃ったことを発光スペクトルの半値幅を観察することで確認した。図１ｃの状態では発光スペクトルを得ることができないので、図１ｄに示すようにＧａＡｓからなる第二埋め込み層６を形成して、ＩｎＡｓドット４を完全に埋め込んだ。第二埋め込み層６の成長条件は、第一埋め込み層５と同じである。分子層エッチングを施さないで埋め込んだ量子ドットと比較して、本発明の図１ｄに示す量子ドット４からの発光スペクトルの半値幅は、１０ｍｅＶ以上小さくなっているので、サイズの均一化が起こっていることを確認することができた。
【００２７】
図１ｃで説明した分子層エッチングのエッチング量では、平均的なドット高さを超えた大きいサイズのドットのみをエッチングしているため、図１ｄに示す量子ドット４からの発光ピーク波長は、エッチングの影響をほとんど受けない。なお、分子層エッチングの量を増加させて、平均的高さのドットまでエッチングが達するようにすると、更に半値幅が減少する反面、発光ピーク波長もエッチング量に従って短波長化する。
【００２８】
本発明では、前記の実施形態に限らず、他に多くの改変を実現することができる。成長方法については、ガス使用に対応したＭＢＥ装置をそのまま共通にして、固体砒素の代わりにアルシンガス、金属インジウムの代わりにトリメチルインジウムを用いることが可能である。また、ＭＢＥ法に代えてＭＯＶＰＥ法を用いることも可能である。
【００２９】
成長する量子ドットと埋め込み層の選択に関しても、他の選択が可能であり、特にＩｎ組成５０％以上のＩｎＧａＡｓ量子ドットに、Ｉｎ組成２５％以下のＩｎＧａＡｓ埋め込み層という組み合わせの範囲で、光通信用に有用な１．３μｍ帯レーザの活性層を製造することも可能である。
【００３０】
また、基板もＧａＡｓ以外にＩｎＰを用いることも可能で、ＩｎＡｓ量子ドットとＩｎＰ埋め込み層の組み合わせにも、本発明は有効である。また、このようなＩＩＩ−Ｖ族化合物半導体の材料を選択する以外にも、他の材料系を対象とすることも可能であり、ＩＩ−ＶＩ族化合物半導体、或いはＩＶ−ＩＶ族化合物半導体等の他の化合物半導体にも適用し得ることは明らかである。例えば、下地結晶及び第一埋め込み層の主組成をＳｉとし、成長島の主組成をＳｉＧｅ、Ｇｅなどとすることができる。
＜実施例２＞
ＧａＡｓ基板上のＩｎＡｓ量子ドットを、レーザ応用目的に形成する場合には、量子ドットを高密度に形成する必要がある。しかし、ドット密度と、ドットサイズにはトレードオフの関係があるため、ドット密度を高めたい場合には、サイズが小さくなって、発光波長は、光通信或いは光情報処理で一般的に使われている１．３μｍ帯の波長よりも短波長の１．１μｍ程度しか得られない。
【００３１】
この問題に対しては、Ｓ−Ｋモードによる量子ドットを、中間層を挟んで積層する手法が知られている。積層した上下の量子ドットが互いに量子力学的に結合するため、積層した量子ドットは、実効的により大きな単一の量子ドットと見なせるようになる［例えば、ジャパニーズ・ジャーナル・オブ・アプライド・フィジックス（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ）第３６巻の第２部第２Ａ号（１９９７年２月１日）第Ｌ１５８頁〜第Ｌ１６１頁参照］。
【００３２】
この手法は、Ｓ−Ｋモードによる量子ドットを中間層で埋め込んで、その上にもう一度Ｓ−Ｋモードで量子ドットを形成した場合には、上層の量子ドットが下層の量子ドット上に選択的に島状成長する現象を利用している。このような量子ドットの整列は、下層量子ドット部分に対応した中間層中の歪みの蓄積が影響して、上層の量子ドットを成長する際に、上層の量子ドットの構成原子が集まるために生じるものと説明される。
【００３３】
本発明にこの手法を適用すると、サイズばらつきを一層抑えた発光半値幅の狭い量子ドットが得られる。図２は、基板に対して量子ドットを繰り返し積層して垂直方向に整列した量子構造の例を概略的に示す。（１００）面のＧａＡｓ基板１に、ＭＢＥ法により、厚さ４００ｎｍで形成されたＧａＡｓバッファ層２上に、厚さ約２．０分子層相当分のＩｎＡｓ層を供給してＳ−Ｋモード島４を成長させる。高さ７ｎｍのＧａＡｓ第一埋め込み層５で埋め込んだ後に、１．５ｎｍの分子層エッチングを施してサイズばらつきを低減する。
【００３４】
次いで、ＧａＡｓ第二埋め込み層６を０．５ｎｍ成長して量子ドットを再び完全に埋め込む。なお、このとき、第二埋め込み層６の高さを２０ｎｍ以上にした場合には、上層の量子ドットが下層の量子ドット上に整列する確率が低くなる上に、積層構造の量子力学的な結合がほぼ完全になくなる。
【００３５】
更に、Ｓ−Ｋモードによる量子ドット成長、第一埋め込み層成長、分子層エッチング、第二埋め込み層成長の一連の過程を４回繰り返すことにより、図２に示す積層構造７を形成することができる。この構造により、垂直方向に整列した一連の量子ドットは、全体に拡がった波動関数を有し、互いに連結した、実効的に単一の量子ドットとして作用する。
【００３６】
以上の実施例１及び実施例２においては、ドットサイズの均一化のみを目的としているため、面内でのドット密度の均一化や高密度化については考慮していない。この課題に対しては、例えば特開平７−８６６１３号公報に示されている方法を本発明に適用することができる。即ち、波長２０ｎｍ以下の２つ以上の電磁波を、干渉させることにより、基板表面上にエネルギーの粗密状態を形成する。エネルギーが極大にある領域は、原子がマイグレーションしてＳ−Ｋモード成長島が形成されず、反対にエネルギー極小の領域のみ成長島からなる量子ドットが整列する。この方法により、量子ドット密度を電磁波の干渉パターンを用いて制御することができる。
＜実施例３＞
本発明の第３の実施例である端面発光レーザを、その断面概略を示した図３を用いて説明する。以下に典型的な形成方法を説明する。
【００３７】
図３ａに示すように、ＭＢＥ又はＭＯＶＰＥ法によりｎ型ＧａＡｓ基板（ドーピング濃度：１×１０１８ ｃｍ−３）８上にｎ型Ａｌ０．３Ｇａ０．７Ａｓ（ドーピング濃度：１×１０１８ ｃｍ−３）下部クラッド層９を１．５μｍ、アンドープＧａＡｓ下部障壁層１０を１５０ｎｍ成長する。
【００３８】
続いて、活性層１１として、図３ｂに示すように、実施例１の条件でＩｎＡｓ量子ドット４の成長、７ｎｍのＧａＡｓ第一埋め込み層５の成長、トリスジメチルアミノアルシンによる１．５ｎｍの分子層エッチング、及び５ｎｍのＧａＡｓ第二埋め込み層６の成長を順に行なう。この一連の工程を４回繰り返すことにより活性層１１におけるドット密度を増加させる。
【００３９】
更に、活性層１１の上にアンドープＧａＡｓ上部障壁層１２を１５０ｎｍ、ｐ型Ａｌ０．３Ｇａ０．７Ａｓ（ドーピング濃度：１×１０１８ ｃｍ−３）上部クラッド層１３を１．５μｍ、ｐ型ＧａＡｓコンタクト層１４（ドーピング濃度：１×１０１９ ｃｍ−３）を順に積層する。
【００４０】
積層後の多層ウエハに対し、まず、ホトリソグラフィーにて幅５０μｍのストライプパターンを形成し、これをマスクに活性層１１付近までメサエッチングする。続いて、全面に酸化膜１５を蒸着し、ポリイミド樹脂１６で平坦化した後、ホトリソグラフィーとエッチングによりコンタクト孔を形成し、ｐ側電極１７を蒸着する。最後に裏面にｎ側電極１８を形成し、端面発光型の半導体レーザ素子を完成させる。以上により、閾値が小さく温度特性に優れた端面発光レーザを得ることができた。
【００４１】
この方法で作製された半導体レーザは、発振波長１．２μｍにて動作可能である。光通信で有用な発振波長１．３μｍを得るには、ＩｎＡｓ量子ドット４の代わりに、Ｉｎ組成２０％のＩｎＧａＡｓ量子ドットを用いるなどの方法がある。また、量子ドット４の構成はＩｎＡｓで変えずに、基板８と第一、第二埋め込み層５，６をＩｎＰにした場合には、１．５５μｍ帯で発光可能な活性層を得ることができる。
【００４２】
また、本実施例における障壁層はＧａＡｓとしたが、活性層に電子と正孔を閉じ込めることができる材料であれば、例えばＧａＩｎＰやＡｌＧａＡｓ、ＧａＮＡｓなどの、ＧａＡｓ以外の材料を用いても本発明の効果に変わりは無い。
＜実施例４＞
本発明の第４の実施例４である面発光レーザを、その断面材略を示した図４を用いて説明する。以下に典型的な形成方法を説明する。
【００４３】
まず、ＭＢＥ装置又はＭＯＶＰＥ装置によりｎ型ＧａＡｓ基板８（ドーピング濃度：２×１０１８ ｃｍ−３）上にｎ型Ａｌ０．９Ｇａ０．１Ａｓ／ＧａＡｓ超格子（ドーピング濃度：１×１０１８ ｃｍ−３）からなる下部半導体多層膜反射鏡１９を３０周期積層する（図中の層数は簡略化して１０周期程度で表記してある）。その膜厚は、それぞれ半導体中で１／４波長厚（λ／４ｎ：λは波長、ｎは半導体の屈折率）になるようにする。その後、１／２波長厚のアンドープＧａＡｓ下部障壁層２０を成長する。
【００４４】
続いて、活性層１１として、ＩｎＡｓ量子ドットの成長、７ｎｍのＩｎ０．２Ｇａ０．８Ａｓ第一埋め込み層の成長、トリスジメチルアミノアルシンによる１．５ｎｍの分子層エッチング、及び５ｎｍのＧａＡｓ第二埋め込み層の成長を順に行なう。この一連の工程を４回繰り返すことにより活性層１１におけるドット密度を増加させる。
【００４５】
その後、１／２波長厚のアンドープＧａＡｓ上部障壁層２１、１／４波長厚のｐ型ＡｌＧａＡｓ電流狭窄層２２（ドーピング濃度：１×１０１８ ｃｍ−３、Ｇａ組成：２％）、ｐ型Ａｌ０．９Ｇａ０．１Ａｓ／ＧａＡｓ超格子（ドーピング濃度：１×１０１８ ｃｍ−３）からなる上部半導体多層膜反射鏡２３を２４周期積層する。膜厚は、それぞれ半導体中で１／４波長厚とする。最後に、最上部にｐ型ＧａＡｓ（ドーピング濃度：１×１０１９ ｃｍ−３）からなるコンタクト層２４を１／４波長厚形成する。
【００４６】
以上のように、基板８上に各種の層を積層して作製した多層ウエハに対し、面発光レーザ素子作製プロセスを施し素子を完成させる。まず、酸化膜（ＳｉＯ２）２５を全面に形成し、ホトレジストマスクを用いて、酸化膜２５をウエハ上から見て円形状にエッチング加工する。
【００４７】
レジストを除去した後、加工した酸化膜をマスクに多層ウエハを活性層１１の直下までエッチング加工する。エッチング方法は、ウエットエッチングでもドライエッチングでも構わない。
【００４８】
続いて、電流狭窄層２２を側面から開口部を残して選択酸化する。酸化された電流狭窄層２２はＡｌｘＯｙ絶縁層２６となる。ここでは、選択酸化のため、水蒸気雰囲気中で、ウエハを約４００℃に加熱する。その後、酸化膜２５の一部にホトリソグラフィーとエッチングによりコンタクト孔を形成し、リフトオフプロセスによりｐ側上部電極２７を得る。最後に裏面にｎ側下部電極２８を形成し素子を完成させる。以上により、閾値が小さく温度特性に優れた面発光レーザを得ることができた。
【００４９】
実施例３，４に代表的な半導体レーザ素子を示したが、本発明の本質が実施例１に示した活性層に用いる量子ドット製造方法にあるため、レーザ素子の構造やタイプを問わず、例えば、埋め込みヘテロ構造のレーザなど、他の構造のレーザ素子にも適用可能であり、更に光変調器など広く半導体部材に適用可能である。＜実施例５＞
実施例３，４のレーザ素子を用いた光モジュールの一例として、ギガビットイーサーボードに用いるモジュールについて説明する。図５は回路構成のブロックダイアグラムである。本モジュールは、本発明の半導体レーザ素子２９、レーザ駆動回路３０、受光素子３１、受光素子駆動回路３２、光モジュールパッケージ３３からなり、光ファイバー３４、外部駆動回路３５を接続して使用する。
【００５０】
本実施例のイーサーボード用光モジュールは、閾値が小さく温度特性に優れた半導体レーザを用いているため、低消費電力で信頼性に優れた特性を示す。また本発明の精神を逸脱しない範囲において、前記実施例のイーサーボード以外にも適用可能であり、その他の光通信用モジュールに応用することができる。
【００５１】
【発明の効果】
本発明によれば、半導体量子ドットの製造方法において、Ｓ−Ｋモード成長島からなる半導体量子ドットの高さばらつきを低減することでき、サイズの均一性を実質的に高めることができる。それにより、発光スペクトルの半値幅が狭い半導体量子ドットを有する半導体部材を実現することができる。また、この製造方法では、前記量子ドットの形成工程と高さばらつき低減の加工工程が同一反応槽内で連続的に行なうことが可能であり、結晶欠陥などのダメージを避けることができる。その結果、閾値電流が小さく、温度特性に優れた半導体レーザなどの光半導体装置の製造が可能となる。
【図面の簡単な説明】
【図１】本発明に係る半導体量子ドットを有する半導体部材の製造方法の第１の実施例を説明するための断面図。
【図２】本発明の半導体量子ドットを有する半導体部材の製造方法の第２の実施例を説明するための断面図。
【図３】本発明の第３の実施例である端面発光レーザ素子を説明する断面概略図。
【図４】本発明の第４の実施例４である面発光レーザ素子を説明する断面概略図。
【図５】本発明の第５の実施例である光モジュールの回路構成を説明するためのブロック図。
【図６】従来の半導体量子ドット構造を説明するための断面図。
【符号の説明】
１，８…基板、２…バッファ層、３…ＩｎＡｓ濡れ層、４…量子ドット、５…第一埋め込み層、６…第二埋め込み層、７…積層構造、９…下部クラッド層、１０，２０…下部障壁層、１１…活性層、１２，２１…上部障壁層、１３…上部クラッド層、１４，２４…コンタクト層、１５，２５…酸化膜、１６…ポリイミド樹脂、１７，２７…ｐ側電極、１８，２８…ｎ側電極、１９…下部半導体多層膜反射鏡、２２…電流狭窄層、２３…上部半導体多層膜反射鏡、２６…絶縁層、２９…半導体レーザ素子、３０…レーザ駆動回路、３１…受光素子、３２…受光素子駆動回路、３３…光モジュールパッケージ、３４…光ファイバー、３５…外部駆動回路。[0001]
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor member using semiconductor quantum dots, and more particularly to a semiconductor laser using the semiconductor member as a laser and an optical module using the laser.
[0002]
[Prior art]
In a bulk semiconductor crystal without carrier confinement, the density of states increases in a continuous parabolic manner as the energy of the carrier increases. On the other hand, in a quantum well structure in which carriers are confined one-dimensionally in a semiconductor crystal, a state level changes stepwise because a quantum level appears. That is, in the quantum well structure, the distribution of carriers is more restricted than in the bulk crystal. Therefore, in a semiconductor member such as a semiconductor laser or an optical modulator to which a quantum well structure is applied, a sharper spectrum having a narrower width than that in a case where a bulk semiconductor crystal is used is obtained, and the emission efficiency of the semiconductor laser is improved.
[0003]
In the ultimate quantum dot structure in which the confinement of carriers is further advanced to three dimensions, the density of states is discrete. That is, since the energy distribution of the carriers is completely discrete, the transition of the carriers occurs discontinuously between the quantum levels even in a state where the thermal excitation exists at room temperature or the like. Therefore, it has been theoretically found that an optical semiconductor device having such a quantum dot structure can obtain a very sharp emission spectrum even at room temperature.
[0004]
For a two-dimensional quantum well structure, a pair of barrier layers and a very thin quantum layer between them are formed by using a molecular beam epitaxy (MBE) method or a metalorganic vapor phase epitaxy (MOVPE) method. By continuously growing the well layer, it has conventionally been possible to form the well layer relatively easily and with good reproducibility. However, in the three-dimensional quantum dot structure, research on a dot forming method for forming a practical semiconductor member is currently in progress, and has not yet reached practical use.
[0005]
Generally, as a method of forming semiconductor quantum dots, mainly two types of methods are known. That is, (1) a method of realizing a structure by processing with a lithography technique or the like, and (2) a method of self-forming growth of a structure using a surface phenomenon at the time of crystal growth. In (1), a lithography technique such as electron beam lithography is applied to a semiconductor layer laminated on a substrate by using the MBE method or the MOVPE method, and the semiconductor layer is etched and processed into a box shape, This is a method of forming a box-shaped structure using the selectivity of growth in MOVPE or MOVPE. When the means (1) is adopted, since the dot size depends on the precision of the processing technique, it is difficult to control the size to 100 nm or less, and it is impossible to form a high-density array. In addition, damage to the quantum dots is avoided because the semiconductor layer is easily damaged from the surface to the inside during processing, and because it is contaminated with oxygen and carbon by taking it in and out of the reaction tank for each purpose. I can't.
[0006]
Therefore, from the viewpoint of application of quantum dots to actual devices, the method (2) utilizing self-forming crystal growth is considered promising and is being actively studied. As a method therefor, for example, there is a use of a SK (Transki-Krastanow) mode growth described in Applied Physics Letters, Vol. 63, No. 23 (December, 1993), p. In this method, when a high-strain heterostructure such as InAs on a GaAs substrate is crystal-grown by MBE or MOVPE, the SK mode growth that appears at the beginning of heteroepitaxial growth is used to form a crystal on the substrate. This is a method of forming quantum dots as growth islands spaced apart from each other. When this method is employed, there is no processing damage since no processing process is used, and the growth island formation approaches an equilibrium state caused by surface energy and strain energy, so that the dot size can be considerably uniformed. In addition, since the growing islands are formed in the same reaction tank, it is possible to avoid taking in and out of the reaction tank which causes contamination.
[0007]
However, there is a serious problem that the formation of the growth island strongly depends on the surface state of the base, that is, steps or kinks, or surface defects or crystal defects. That is, since the density of the generated growth islands is not uniform in the plane, it is inevitable that the size of the growth islands varies. As a result, at present, the half bandwidth of light emission obtained by the method using the growing islands reaches from 30 meV to 40 meV.
[0008]
This emission half width is larger than that of a two-dimensional quantum well which is currently in practical use as an active layer of a semiconductor laser. The dot laser has not been able to achieve the expected effect of improving the characteristics, for example, lowering the threshold value. In addition, there is a report that an InAs dot is grown on an InP substrate to obtain an emission wavelength in the 1.55 μm band, but the emission half width due to variation in size is not improved as compared with that of the quantum well. .
[0009]
[Problems to be solved by the invention]
As described above, in the conventional semiconductor quantum dot utilizing the SK mode growth, there is a problem that the spectral half width is expanded to about 30 to 40 meV due to insufficient uniformity in size. That is, at present, even when applied to a semiconductor member, a sharp emission spectrum expected theoretically cannot be realized.
[0010]
The variation in the shape and size of the conventional SK mode growth island will be described with reference to the cross-sectional view of FIG. Normally, an InAs growth island 4 formed by SK mode growth on a GaAs buffer layer 2 on a GaAs substrate 1 has a flat shape with a height H and a bottom diameter D as shown in FIG. . Note that the InAs layer 3 is a wetting layer formed at an initial stage when the growth island 4 is formed. Normally, when an InAs growth island having a height H in the range of 3 nm to 5 nm is formed, the diameter D is distributed in a range of 20 nm to 25 nm. Thus, the size of the quantum dot itself can be controlled within a certain range depending on the growth conditions.
[0011]
However, individual quantum dots inevitably have a considerable variation in size, which causes the emission spectrum to spread. Further, in such a conventional quantum dot structure, many quantum dots not involved in light emission are included. Therefore, in order to apply a quantum dot using an SK mode growth island to a semiconductor device, it is inevitable to make the size uniform.
[0012]
Observation of the shape in an attempt to make the dot size uniform revealed that the height H of the growing island 4 was about 10 to 20% of the diameter D. Therefore, regarding the quantum level of the quantum dot, the height H of the growth island 4 is dominant, and the variation of the quantum level resulting from the variation of the height H is much larger than that resulting from the variation of the diameter D. It has been clarified that the variation of the height H governs the magnitude of the half-width of light emission. That is, if the height H of the growth island 4 can be made uniform, the wide emission half-value width which has been seen so far can be greatly reduced.
[0013]
It is an object of the present invention to provide a method for manufacturing a semiconductor member that reduces height variations of semiconductor quantum dots, and to provide a semiconductor laser in which the semiconductor member is configured as a laser and an optical module using the same.
[0014]
[Means for Solving the Problems]
In the present invention, in order to solve the above-mentioned problem, a step of forming semiconductor quantum dots composed of SK mode growth islands appearing in the early stage of growth of a high strain heterostructure, such as InAs growth on a GaAs substrate, Forming a first buried layer having a material different from that of the quantum dots and having a height higher than that of the quantum dots, thereby embedding the quantum dots in the first buried layer, and performing molecular layer etching on the first buried layer. And etching the top of the quantum dot including at least the tallest quantum dot to adjust the height of the quantum dot to the surface of the first buried layer. In this case, it is desirable that the formation of the growth island, the formation of the first buried layer, and the etching are continuously performed in the same reaction tank.
[0015]
As described above, quantum dots formed in a self-forming manner by SK mode growth have a height variation. By embedding this in the first buried layer under appropriate growth conditions, the first The surface of the buried layer becomes flat. After that, by performing molecular layer etching for etching one layer of the molecular layer as it is without moving from the inside of the growth tank until reaching the top of the quantum dot, a quantum dot having a uniform height can be obtained. A quantum dot including at least the above-described highest quantum dot generally becomes a large-sized quantum dot exceeding the average height, but if necessary, a quantum dot lower than the average height may be used. Etching of the tops of the dots is also performed.
[0016]
According to the manufacturing method of the present invention, semiconductor quantum dots of substantially uniform size can be generated without damage, and a semiconductor member such as a semiconductor laser having a small threshold current and excellent temperature characteristics can be realized. .
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a method for manufacturing a semiconductor member using a semiconductor quantum dot according to the present invention, a semiconductor laser, and an optical module using the same will be described in more detail with reference to embodiments of the invention based on some embodiments shown in the drawings. I do. In addition, the same code | symbol in FIGS. 1-4 shows the same thing or a similar thing.
[0018]
【Example】
<Example 1>
A first embodiment will be described with reference to FIG. FIGS. 1A to 1D are side views showing semiconductor quantum dots, which are important points of a semiconductor member. As an apparatus for growing semiconductor quantum dots, an MBE apparatus that is compatible with the use of gas materials in addition to solid raw materials is suitable. Hereinafter, as a typical growth method, an MBE method performed by using the same apparatus will be described.
[0019]
FIG. 1a is a cross-sectional view of InAs dots grown in SK mode on a GaAs substrate. The main growth conditions at this time are described below.
[0020]
First, a GaAs substrate 1 having a (001) plane index is set in a growth chamber of an MBE apparatus, and a heat treatment is performed at a temperature of 600 ° C. to remove an oxide film. The growth temperature is 530 ° C., the growth rate is 0.8 μm / hour, and the As pressure is 8 × 10 3 on the GaAs substrate 1. -6 A GaAs layer 2 having a thickness of 400 nm is formed as a buffer layer at Torr.
[0021]
Subsequently, an InAs layer equivalent to a thickness of about 2.0 molecular layers is formed on the GaAs buffer layer 2 at a growth temperature of 500 ° C., a growth rate of 0.05 molecular layers / second, and an As pressure of 8 × 10 4. -6 Grow in Torr. At the beginning of the growth, two-dimensional growth occurs, and the InGaAs wetting layer 3 is formed. When the thickness of the InGaAs wetting layer 3 exceeds the elastic limit, a three-dimensional nucleus of an angstrom order is formed on the surface of the InGaAs wetting layer 3 at a relatively high density. As a result, conical growth islands having a bottom surface diameter D of about 20 nm to about 25 nm and a height H of about 4 nm to about 6 nm are formed in 7 × 10 10 cm -6 Formed at a density of The InAs quantum dots 4 consist of this growing island.
[0022]
FIG. 1B is a cross-sectional view when the InAs quantum dots are buried and grown in the GaAs first buried layer 5. After growing the InAs quantum dots 4 shown in FIG. 1a, the dots are buried with a GaAs first burying layer 5, which is the same material as the substrate. The growth conditions at that time were as follows: a growth temperature of 530 ° C., a growth rate of 0.8 μm / hour, and an As pressure of 8 × 10 -6 Torr. The thickness of the buried layer 5 is set to 7 nm which is a value larger than the variation of the height H of the quantum dots 4 so that the tops of all the quantum dots 4 are lower than the buried layer 5. At this time, the growth condition and the thickness of the first burying layer 5 are adjusted so that the outermost surface of the crystal growth becomes flat.
[0023]
FIG. 1C is a cross-sectional view when the height variation of the quantum dots 4 is reduced by performing a 1.5 nm molecular layer etching on the first burying layer 5 shown in FIG. 1B. The molecular layer etching of the first embedded layer 5 is performed by irradiating trisdimethylaminoarsine. The conditions at that time are as follows: the supply amount of trisdimethylaminoarsine is 0.15 sccm, the substrate temperature is 530 ° C., and the etching rate is 0.1 molecular layer / second by monitoring the vibration of RHEED (reflection high energy electron diffraction).
[0024]
The etching rate can be adjusted by changing the flow rate of trisdimethylaminoarsine. If a small amount of In or Ga is supplied at the same time as trisdimethylaminoarsine, growth occurs simultaneously with etching on the surface of the buried layer 5. As a result, etching at a substantially very low speed becomes possible, and a flat surface can be obtained.
[0025]
As described above, the formation of the GaAs buffer layer 2, the growth of the InGaAs wetting layer 3 and the InAs quantum dots 4, the formation of the GaAs first buried layer 5, and the etching of the molecular layer are continuously performed in the same MBE apparatus. It is.
[0026]
It was confirmed by observing the half width of the emission spectrum that the heights of the InAs dots were actually made uniform by molecular layer etching of the buried layer 5. Since the emission spectrum cannot be obtained in the state of FIG. 1C, the second burying layer 6 made of GaAs is formed as shown in FIG. 1D, and the InAs dots 4 are completely buried. The growth condition of the second buried layer 6 is the same as that of the first buried layer 5. Compared with the embedded quantum dots without molecular layer etching, the half width of the emission spectrum from the quantum dots 4 shown in FIG. 1d of the present invention is reduced by 10 meV or more. I was able to confirm that.
[0027]
In the etching amount of the molecular layer etching described with reference to FIG. 1C, only the dots having a large size exceeding the average dot height are etched. Therefore, the emission peak wavelength from the quantum dot 4 shown in FIG. Hardly affected. Note that, when the amount of etching of the molecular layer is increased so that the etching reaches a dot having an average height, the half width is further reduced, but the emission peak wavelength is also shortened according to the etching amount.
[0028]
The present invention is not limited to the above embodiment, and can realize many other modifications. Regarding the growth method, it is possible to use an arsine gas instead of solid arsenic and trimethylindium instead of metal indium, while using the same MBE apparatus corresponding to the use of gas. Further, the MOVPE method can be used instead of the MBE method.
[0029]
With respect to the selection of the quantum dots to be grown and the buried layer, another selection is possible. It is also possible to manufacture an active layer of a 1.3 μm band laser useful for the above.
[0030]
Further, the substrate can be made of InP other than GaAs, and the present invention is also effective for a combination of InAs quantum dots and an InP buried layer. In addition to selecting the material of such a III-V compound semiconductor, it is also possible to target other material systems, such as a II-VI compound semiconductor or an IV-IV compound semiconductor. Obviously, it can be applied to other compound semiconductors. For example, the main composition of the base crystal and the first buried layer can be Si, and the main composition of the growth island can be SiGe, Ge, or the like.
<Example 2>
When forming InAs quantum dots on a GaAs substrate for laser application, it is necessary to form the quantum dots at high density. However, since there is a trade-off relationship between dot density and dot size, when it is desired to increase the dot density, the size becomes smaller, and the emission wavelength is generally used in optical communication or optical information processing. Only about 1.1 μm, which is shorter than the 1.3 μm band wavelength, can be obtained.
[0031]
To solve this problem, a method of laminating quantum dots in the SK mode with an intermediate layer interposed therebetween is known. Because the upper and lower quantum dots of the stack are quantum mechanically coupled to each other, the stacked quantum dots can effectively be considered as a single larger quantum dot [for example, the Japanese Journal of Applied Physics (Japanese)]. Journal of Applied Physics, Vol. 36, Part 2, No. 2A (February 1, 1997), pages L158 to L161].
[0032]
In this method, when the quantum dots in the SK mode are embedded in the intermediate layer, and the quantum dots in the SK mode are formed thereon again, the quantum dots in the upper layer are selectively placed on the quantum dots in the lower layer. Utilizes the phenomenon of island growth. Such alignment of the quantum dots occurs due to the accumulation of strain in the intermediate layer corresponding to the lower quantum dot portion, and due to the aggregation of the constituent atoms of the upper quantum dot when growing the upper quantum dot. It is explained.
[0033]
When this technique is applied to the present invention, a quantum dot with a narrow emission half width with further reduced size variation can be obtained. FIG. 2 schematically illustrates an example of a quantum structure in which quantum dots are repeatedly stacked on a substrate and vertically aligned. An InAs layer equivalent to a thickness of about 2.0 molecular layers is supplied to a (100) plane GaAs substrate 1 on a GaAs buffer layer 2 formed to a thickness of 400 nm by the MBE method. Grow 4. After embedding with the GaAs first embedding layer 5 having a height of 7 nm, a 1.5 nm molecular layer etching is performed to reduce size variation.
[0034]
Next, the GaAs second burying layer 6 is grown to a thickness of 0.5 nm to completely bury the quantum dots again. At this time, when the height of the second buried layer 6 is set to 20 nm or more, the probability that the upper quantum dots are aligned with the lower quantum dots is reduced, and the quantum mechanical coupling of the stacked structure is also reduced. Is almost completely gone.
[0035]
Further, by repeating a series of processes of quantum dot growth in the SK mode, first buried layer growth, molecular layer etching, and second buried layer growth four times, the laminated structure 7 shown in FIG. 2 can be formed. . With this structure, a series of vertically aligned quantum dots has an extended wave function and effectively acts as a single quantum dot linked together.
[0036]
In the first and second embodiments described above, since the purpose is only to uniformize the dot size, no consideration is given to the uniformity of the dot density in the plane or the increase in the density. To solve this problem, for example, a method disclosed in Japanese Patent Application Laid-Open No. 7-86613 can be applied to the present invention. That is, two or more electromagnetic waves having a wavelength of 20 nm or less interfere with each other to form a state of energy density on the substrate surface. In the region where the energy is maximum, atoms migrate and no SK mode growth island is formed. On the contrary, the quantum dots consisting of the growth island are aligned only in the region where the energy is minimum. With this method, the quantum dot density can be controlled using the interference pattern of the electromagnetic wave.
<Example 3>
An edge emitting laser according to a third embodiment of the present invention will be described with reference to FIG. Hereinafter, a typical forming method will be described.
[0037]
As shown in FIG. 3A, an n-type GaAs substrate (doping concentration: 1 × 10 4) is formed by MBE or MOVPE. 18 cm -3 ) 8 on n-type Al 0.3 Ga 0.7 As (doping concentration: 1 × 10 18 cm -3 ) The lower cladding layer 9 is grown to 1.5 μm, and the undoped GaAs lower barrier layer 10 is grown to 150 nm.
[0038]
Subsequently, as shown in FIG. 3B, as the active layer 11, the growth of the InAs quantum dots 4, the growth of the GaAs first buried layer 5 of 7 nm under the conditions of Example 1, and the formation of a 1.5-nm molecular layer of trisdimethylaminoarsine. The etching and the growth of the GaAs second buried layer 6 of 5 nm are sequentially performed. By repeating this series of steps four times, the dot density in the active layer 11 is increased.
[0039]
Further, an undoped GaAs upper barrier layer 12 is formed on the active layer 11 by 150 nm, p-type Al. 0.3 Ga 0.7 As (doping concentration: 1 × 10 18 cm -3 ) The upper cladding layer 13 is 1.5 μm, and the p-type GaAs contact layer 14 (doping concentration: 1 × 10 19 cm -3 ) Are sequentially laminated.
[0040]
First, a stripe pattern having a width of 50 μm is formed by photolithography on the multi-layer wafer after lamination, and mesa etching is performed to the vicinity of the active layer 11 using this as a mask. Subsequently, after an oxide film 15 is deposited on the entire surface and flattened with a polyimide resin 16, a contact hole is formed by photolithography and etching, and a p-side electrode 17 is deposited. Finally, an n-side electrode 18 is formed on the back surface to complete an edge-emitting semiconductor laser device. As described above, an edge-emitting laser having a small threshold value and excellent temperature characteristics was obtained.
[0041]
A semiconductor laser manufactured by this method can operate at an oscillation wavelength of 1.2 μm. In order to obtain an oscillation wavelength of 1.3 μm useful in optical communication, there is a method of using InGaAs quantum dots having an In composition of 20% instead of the InAs quantum dots 4. When the substrate 8 and the first and second buried layers 5 and 6 are made of InP without changing the configuration of the quantum dots 4 with InAs, an active layer capable of emitting light in the 1.55 μm band can be obtained. .
[0042]
Further, although the barrier layer in this embodiment is made of GaAs, any material other than GaAs, such as GaInP, AlGaAs, or GaNAs, may be used as long as it can confine electrons and holes in the active layer. There is no change in the effect.
<Example 4>
Fourth Embodiment A surface emitting laser according to a fourth embodiment of the present invention will be described with reference to FIG. Hereinafter, a typical forming method will be described.
[0043]
First, an n-type GaAs substrate 8 (doping concentration: 2 × 10 18 cm -3 ) On top of n-type Al 0.9 Ga 0.1 As / GaAs superlattice (doping concentration: 1 × 10 18 cm -3 ) Are stacked for 30 periods (the number of layers is simplified to about 10 periods). The film thickness is set to be a quarter wavelength thickness (λ / 4n: λ is a wavelength and n is a refractive index of the semiconductor) in the semiconductor. Thereafter, an undoped GaAs lower barrier layer 20 having a half wavelength thickness is grown.
[0044]
Subsequently, growth of InAs quantum dots, 7 nm In 0.2 Ga 0.8 The growth of the As first buried layer, the etching of a 1.5 nm molecular layer with trisdimethylaminoarsine, and the growth of a 5 nm GaAs second buried layer are performed in this order. By repeating this series of steps four times, the dot density in the active layer 11 is increased.
[0045]
Thereafter, a 波長 wavelength thick undoped GaAs upper barrier layer 21 and a 波長 wavelength thick p-type AlGaAs current confinement layer 22 (doping concentration: 1 × 10 18 cm -3 , Ga composition: 2%), p-type Al 0.9 Ga 0.1 As / GaAs superlattice (doping concentration: 1 × 10 18 cm -3 ) Are stacked for 24 periods. The thickness of each film is １ ／ wavelength in the semiconductor. Finally, p-type GaAs (doping concentration: 1 × 10 19 cm -3 ) Is formed to a thickness of 1/4 wavelength.
[0046]
As described above, the surface emitting laser device manufacturing process is performed on the multilayer wafer manufactured by stacking various layers on the substrate 8 to complete the device. First, an oxide film (SiO 2 25) is formed on the entire surface, and the oxide film 25 is etched in a circular shape using a photoresist mask as viewed from above the wafer.
[0047]
After removing the resist, the multilayer wafer is etched to a position immediately below the active layer 11 using the processed oxide film as a mask. The etching method may be wet etching or dry etching.
[0048]
Subsequently, the current confinement layer 22 is selectively oxidized while leaving an opening from the side. The oxidized current confinement layer 22 is made of Al x O y It becomes the insulating layer 26. Here, the wafer is heated to about 400 ° C. in a steam atmosphere for selective oxidation. Thereafter, a contact hole is formed in a part of the oxide film 25 by photolithography and etching, and a p-side upper electrode 27 is obtained by a lift-off process. Finally, an n-side lower electrode 28 is formed on the back surface to complete the device. As described above, a surface emitting laser having a small threshold value and excellent temperature characteristics was obtained.
[0049]
Although typical semiconductor laser devices are shown in Examples 3 and 4, the essence of the present invention lies in the method for manufacturing quantum dots used for the active layer shown in Example 1, regardless of the structure or type of the laser device. For example, the present invention can be applied to a laser device having another structure such as a laser having a buried heterostructure, and further can be widely applied to semiconductor members such as an optical modulator. <Example 5>
As an example of the optical module using the laser element of the third and fourth embodiments, a module used for a gigabit Ethernet board will be described. FIG. 5 is a block diagram of the circuit configuration. This module includes a semiconductor laser element 29, a laser driving circuit 30, a light receiving element 31, a light receiving element driving circuit 32, and an optical module package 33 of the present invention, and is used by connecting an optical fiber 34 and an external driving circuit 35.
[0050]
Since the optical module for an ether board of this embodiment uses a semiconductor laser having a small threshold value and excellent temperature characteristics, it exhibits low power consumption and excellent reliability characteristics. Further, the present invention can be applied to other than the Ethernet board of the above-described embodiment without departing from the spirit of the present invention, and can be applied to other optical communication modules.
[0051]
【The invention's effect】
According to the present invention, in a method for manufacturing a semiconductor quantum dot, it is possible to reduce the height variation of the semiconductor quantum dot composed of the SK mode growth island, and to substantially increase the size uniformity. Thereby, a semiconductor member having a semiconductor quantum dot having a narrow half width of an emission spectrum can be realized. Further, in this manufacturing method, the step of forming the quantum dots and the processing step of reducing the height variation can be performed continuously in the same reaction tank, and damage such as crystal defects can be avoided. As a result, an optical semiconductor device such as a semiconductor laser having a small threshold current and excellent temperature characteristics can be manufactured.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining a first embodiment of a method for manufacturing a semiconductor member having semiconductor quantum dots according to the present invention.
FIG. 2 is a cross-sectional view for explaining a second embodiment of the method for manufacturing a semiconductor member having semiconductor quantum dots according to the present invention.
FIG. 3 is a schematic sectional view illustrating an edge-emitting laser device according to a third embodiment of the present invention.
FIG. 4 is a schematic sectional view illustrating a surface emitting laser device according to a fourth embodiment of the present invention.
FIG. 5 is a block diagram illustrating a circuit configuration of an optical module according to a fifth embodiment of the present invention.
FIG. 6 is a cross-sectional view illustrating a conventional semiconductor quantum dot structure.
[Explanation of symbols]
1, 8: substrate, 2: buffer layer, 3: InAs wetting layer, 4: quantum dot, 5: first buried layer, 6: second buried layer, 7: laminated structure, 9: lower cladding layer, 10, 20 ... lower barrier layer, 11 ... active layer, 12, 21 ... upper barrier layer, 13 ... upper clad layer, 14, 24 ... contact layer, 15, 25 ... oxide film, 16 ... polyimide resin, 17, 27 ... p-side electrode , 18, 28... N-side electrode, 19... Lower semiconductor multilayer reflector, 22. Current constriction layer, 23. Upper semiconductor multilayer reflector, 26. Insulating layer, 29. Semiconductor laser element, 30. 31: light receiving element, 32: light receiving element driving circuit, 33: optical module package, 34: optical fiber, 35: external driving circuit.
