JP2004061380A - 磁気センサおよび磁気センサの製造方法 - Google Patents
磁気センサおよび磁気センサの製造方法 Download PDFInfo
- Publication number
- JP2004061380A JP2004061380A JP2002221982A JP2002221982A JP2004061380A JP 2004061380 A JP2004061380 A JP 2004061380A JP 2002221982 A JP2002221982 A JP 2002221982A JP 2002221982 A JP2002221982 A JP 2002221982A JP 2004061380 A JP2004061380 A JP 2004061380A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- substrate
- rectangular
- signal processing
- processing chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
【解決手段】磁性リードフレームのダイパッドDPの四隅に、ホール素子H11〜H14をそれぞれ配置するとともに、ダイパッドDPの中央に、信号処理チップIC1を配置し、これらをワイヤボンド接続する。
【選択図】 図4
Description
【発明の属する技術分野】
本発明は磁気センサおよび磁気センサの製造方法に関し、特に、地磁気による磁力線の方位を検出する方位センサに適用して好適なものである。
【0002】
【従来の技術】
従来の3次元磁気センサでは、3個のフラックスゲートセンサを互いに直交するように配置して、3次元方位センサを構成するようにしたものがある。
ここで、フラックスゲートセンサは、その動作原理上安定性に優れ、磁界の検出感度も10−8〜10−7mT程度と高いので、広く用いられている。
【0003】
【発明が解決しようとする課題】
しかしながら、フラックスゲートセンサは、環状の磁心と、この磁心に巻回して磁場を印加する励磁巻線と、磁心の磁束密度を検出する検出巻線とからなる構造であるため、形状が塊状となる。
このため、フラックスゲートセンサを用いて、3次元磁気センサを構成すると、装置が大型化するとともに、フラックスゲートセンサを3次元的に配置する必要があり、組立に熟練を要するという問題があった。
【0004】
そこで、本発明の目的は、小型化が可能で、生産性および組立性を向上させることが可能な磁気センサおよび磁気センサの製造方法を提供することである。
【0005】
【課題を解決するための手段】
上述した課題を解決するために、請求項1記載の磁気センサによれば、主平面を有する磁性体と、前記主平面上の磁束収束領域に配置された3箇所以上の感磁部とを備えることを特徴とする。
これにより、感磁部を同一平面上に配置した場合においても、3次元方向の磁気を検出することが可能となる。
【0006】
このため、3次元方向の外部磁気を検出する場合においても、形状を塊状にする必要がなくなることから、3次元磁気センサを小型化することが可能となるとともに、生産性および組立性を向上させて、コストを抑えることが可能となる。また、請求項2記載の磁気センサによれば、前記磁性体は略矩形平板形状を有し、前記感磁部は前記磁性体の四隅に配置されていることを特徴とする。
【0007】
これにより、磁性体の大型化を抑制しつつ、4個の感磁部を磁性体の同一面上に対称配置することが可能となり、対角配置された2個の感磁部の差分出力を算出することで、回転角を求めることが可能となることから、3次元磁気センサの小型化および低コスト化を図ることが可能となる。
また、請求項3記載の磁気センサによれば、前記各感磁部を挟んで、前記主平面を有する磁性体と反対側に、磁束収束チップが配置されていることを特徴とする。
【0008】
これにより、磁性体の内部で感磁面と平行になる磁束を、磁束収束チップ側に効率よく収束させることができ、感磁面に対して平行に向いている外部磁気を、効率よく垂直方向に変換して検出することが可能となる。
また、請求項4記載の磁気センサによれば、前記磁性体は、磁性リードフレーム、磁性基板または磁性プリント配線板であることを特徴とする。
【0009】
これにより、感磁部が配置された磁性体上に信号処理チップを配置することが可能となり、3次元磁気センサのより一層の集積化を可能として、3次元磁気センサのより一層の小型化および低コスト化を図ることが可能となる。
また、請求項5記載の磁気センサによれば、ダイパッドおよびリード端子を有する磁性リードフレームと、前記ダイパッドの隅に配置されたホール素子と、前記ダイパッドの中央に配置された信号処理チップと、前記ホール素子と前記信号処理チップとを接続する第1ワイヤと、前記信号処理チップと前記リード端子とを接続する第2ワイヤとを備えることを特徴とする。
【0010】
これにより、4個のホール素子および信号処理チップを同一面上に配置して、3次元方向の磁気を検出することが可能となるとともに、これら4個のホール素子および信号処理チップをワイヤボンド接続することが可能となり、3次元磁気センサの小型化を図りつつ、生産性および組立性を向上させてコストを抑えることが可能となる。
【0011】
また、請求項6記載の磁気センサによれば、矩形状磁性基板と、前記矩形状磁性基板の四隅に形成された感磁層と、前記矩形状磁性基板の中央に配置された信号処理チップと、前記矩形状磁性基板上に形成され、前記感磁層と前記信号処理チップとを接続するための配線層とを備えることを特徴とする。
これにより、4個の感磁部および信号処理チップを同一面上に配置して、3次元方向の磁気を検出することが可能となるとともに、同一面上に配線パターンを形成して、これら4個の感磁部および信号処理チップとの接続を効率よく行うことが可能となり、3次元磁気センサの小型化を図りつつ、生産性および組立性を向上させてコストを抑えることが可能となる。
【0012】
また、請求項7記載の磁気センサによれば、矩形状絶縁性基板と、前記矩形状絶縁性基板上の四隅に形成された感磁層と、前記感磁層を介して前記矩形状絶縁性基板上に形成された絶縁性接着層と、前記絶縁性接着層上に貼り付けられたアモルファス磁性層と、前記矩形状絶縁性基板の裏面に配置された信号処理チップと、前記矩形状絶縁性基板に設けられたスルーホールと、前記スルーホールを介して前記感磁層と前記信号処理チップとを接続するための配線層とを備えることを特徴とする。
【0013】
これにより、矩形状絶縁性基板上に感磁部を直接形成した場合においても、磁性体のヒステリシスの低減を図りつつ、3次元方向の磁気を精度よく検出することが可能となるとともに、信号処理チップを矩形状絶縁性基板の裏面に搭載して、感磁部および信号処理チップとの接続を行うことが可能となり、3次元磁気センサの小型化を図りつつ、生産性および組立性を向上させてコストを抑えることが可能となる。
【0014】
また、請求項8記載の磁気センサの製造方法によれば、縦横のダイシングラインで区画される矩形状磁性基板上の各区画領域の四隅に感磁層を形成する工程と、前記感磁層の駆動用および信号出力用配線層ならびに外部接続用配線層を前記矩形状磁性基板上の各区画領域に形成する工程と、前記矩形状磁性基板上の各区画領域の中央に信号処理チップを配置し、前記配線層と接続する工程と、前記矩形状磁性基板を前記ダイシングラインに沿って切断する工程とを備えることを特徴とする。
【0015】
これにより、感磁部、信号処理チップおよびこれらを接続する配線パターンを同一面上に設けることを可能として、複数の3次元磁気センサを一枚のウェハ上に一括形成することが可能となるとともに、感磁部上に配置される磁束収束チップを4個づつ一括配置することが可能となる。
このため、組立工程の煩雑化を抑制しつつ、感磁面に対して平行な外部磁界を感磁面方向に効率よく収束させることが可能となり、3次元磁気センサの高精度化を図りつつ、生産性および組立性を向上させてコストを抑えることが可能となる。
【0016】
また、請求項9記載の磁気センサの製造方法によれば、矩形状絶縁性基板上の四隅に感磁層を形成する工程と、前記矩形状絶縁性基板にスルーホールを形成する工程と、前記感磁層の駆動用および信号出力用配線層ならびに外部接続用配線層を、前記矩形状絶縁性基板両面および前記スルーホール側壁に形成する工程と、前記感磁層が配置された矩形状絶縁性基板上に絶縁性接着層を形成する工程と、前記絶縁性接着層上にアモルファス磁性膜を貼り付ける工程と、前記矩形状絶縁性基板の裏面に信号処理チップを配置し、前記配線層と接続する工程とを備えることを特徴とする。
【0017】
これにより、磁性体としてアモルファス金属を用いた場合においても、感磁部を同一面上に形成することを可能として、複数の3次元磁気センサを一枚のウェハ上に一括形成することが可能となるとともに、感磁部の形成面の反対面に信号処理チップを搭載することが可能となり、磁性体のヒステリシスの低減を図りつつ、3次元磁気センサの小型化・低コスト化を図ることが可能となる。
【0018】
【発明の実施の形態】
以下、本発明の実施形態に係る磁気センサについて図面を参照しながら説明する。
図1は、本発明の第1実施形態に係る磁気センサの概略構成を示す断面図である。
【0019】
図1において、磁気センサには、外部磁界を検出する感磁部3a、3bが設けられ、感磁部3a、3bは、磁性体であるフェライトチップ4a、4bとフェライト基板2a、2bでそれぞれ挟まれている。
そして、これら感磁部3a、3bは、フェライト基板2a、2bを介して磁性基板1上に所定間隔だけ隔てて配置され、磁性基板1で収束された磁気が感磁部3a、3bを貫通可能なように構成される。
【0020】
ここで、感磁部3a、3bとして、例えば、ホール効果を利用したホール素子を用いることができ、材質としては、InSbなどを用いることができる。
また、磁性基板1としては、フェライトや鉄、パーマロイなど様々な磁性体を用いることができ、磁性リードフレームを用いるようにしてもよい。
なお、フェライトチップ4a、4bおよびフェライト基板2a、2bは、感磁部3a、3bに収束される磁気を増大させるもので、フェライトチップ4a、4bおよびフェライト基板2a、2bは必ずしも用いる必要はなく、感磁部3a、3bを磁性基板1上に直接形成するようにしてもよい。
【0021】
そして、感磁面に対する外部磁場の垂直成分は、フェライトチップ4a、4bおよびフェライト基板2a、2bを介して感磁部3a、3bを貫通し、感磁部3a、3bからは、絶対値および符号の等しい感磁部電気出力を得ることができる。
一方、感磁面に対する外部磁場の平行成分は、磁性基板1の両端で垂直方向に曲げられ、フェライトチップ4a、4bおよびフェライト基板2a、2bを介して感磁部3a、3bを貫通する。そして、感磁部3a、3bからは、絶対値が等しく、符号が反対の感磁部電気出力を得ることができる。
【0022】
これにより、感磁部3a、3bからの出力の和および差をとることにより、感磁面に対して垂直方向および平行方向の磁束密度を算出することができ、感磁部3a、3bを同一平面上に配置した場合においても、2次元の外部磁気を検出することができる。
図2(a)は、図1の磁気センサに対し垂直方向に地磁気が向いている場合の磁気シミュレーション結果を示す図、図2(b)は、図1の磁気センサに対し平行方向に地磁気が向いている場合の磁気シミュレーション結果を示す図である。
【0023】
ここで、図2の磁場シミュレーンョンでは有限要素解析法を用い、感磁部3a、3bにおける垂直方向の磁束密度を計算した。
なお、感磁部3a、3bとしては、旭化成電子(株)製のホール素子、HW−105A(商品名)を用い、ホール素子の中心間の距離は約3mmに設定した。また、磁性基板1として、比透磁率8000の等方性フェライトを用いた。
【0024】
図2(a)において、感磁面に対し垂直方向に地磁気がある場合、磁性基板1に入射した磁束はフェライト基板2a、2bに入射し、フェライトチップ4a、4bから出射する。このため、磁性基板1およびフェライト基板2a、2bで収束された磁束は感磁部3a、3bを垂直に貫通し、感磁部3a、3bにかかる磁束密度は等しくなる。
【0025】
このため、感磁部3a、3bの出力の和をとることにより、縦方向磁束密度の2倍の値を求めることができる。
例えば、−0.03mTの地磁気が磁性基板1に垂直に入射した場合、−0.058mTの磁束を各感磁部3a、3bで検出することができる。
一方、図2(b)において、感磁面に対し平行方向に地磁気がある場合、磁性基板1に入射する磁束は磁性基板1で収束され、磁性基板の端では、磁性基板1に入射する磁束が垂直方向に曲げられる。
【0026】
そして、磁性基板1で垂直方向に曲げられた磁束は、フェライトチップ4a、4bおよびフェライト基板2a、2bによりさらに収束され、フェライトチップ4aからフェライト基板2aへ、あるいはフェライト基板2bからフェライトチップ4bへ磁束が貫通する。このため、磁性基板1で収束された磁束は、感磁部3a、3bを垂直に貫通し、感磁部3a、3bにかかる磁束密度は、符号が異なり、絶対値の等しいものになる。
【0027】
このため、感磁部3a、3bの出力の差をとることにより、平行方向磁束密度の2倍の値を求めることができる。
例えば、−0.03mTの地磁気が磁性基板1に平行に入射した場合、−0.042mTの磁束を感磁部3aで検出することが可能となるとともに、0.042mTの磁束を感磁部3bで検出することが可能となる。
【0028】
図3は、磁気センサに対し平行方向に地磁気が向いている場合において、磁性基板の長さを変化させた時の磁気シミュレーション結果を示す図である。
図3(a)において、磁性基板11上には、ホール素子H1a、H1bが0.8mmの間隔を隔てて配置されている。
そして、磁性基板11に対して0.03mTの外部磁界が平行に向いている場合、ホール素子H1aには−0.028mTの磁束が貫通し、ホール素子H1bには0.028mTの磁束が貫通する。
【0029】
このため、ホール素子H1a、H1bを磁性基板11上に0.8mmだけ隔てて対称配置することにより、平行外部磁界を垂直外部磁界に変換することができる。
図3(b)において、磁性基板12上には、ホール素子H2a、H2bが1.6mmの間隔を隔てて配置されている。
【0030】
そして、磁性基板12に対して0.03mTの外部磁界が平行に向いている場合、ホール素子H2aには−0.040mTの磁束が貫通し、ホール素子H2bには0.040mTの磁束が貫通する。
このため、ホール素子H2a、H2bを磁性基板12上に1.6mmだけ隔てて対称配置することにより、平行外部磁界を垂直外部磁界に変換し、さらに増幅効果を得ることができる。
【0031】
図3(c)において、磁性基板13上には、ホール素子H3a、H3bが2.4mmの間隔を隔てて配置されている。
そして、磁性基板13に対して0.03mTの外部磁界が平行に向いている場合、ホール素子H3aには−0.048mTの磁束が貫通し、ホール素子H3bには0.048mTの磁束が貫通する。
【0032】
このため、ホール素子H3a、H3bを磁性基板13上に2.4mmだけ隔てて対称配置することにより、平行外部磁界を垂直外部磁界に変換し、さらに大きな増幅効果を得ることができる。
この結果、ホール素子を同一基板上に配置する場合、なるべく距離を離して配置した方が感度を向上させることができ、感度向上の観点からは、ホール素子を磁性基板の端に配置することが好ましい。
【0033】
ただし、ホール素子を磁性基板の端に配置すると、磁性体端部で極度に集中する磁束がホール素子で直接検出され、磁性体端部とホール素子の位置関係が製造上多少ずれると、磁気センサの感度がばらつくようになる。
このため、ホール素子を磁性基板上に配置する場合、感度のばらつき低減の観点からは、磁性基板の端から多少内側に配置することが好ましい。
【0034】
図4は、本発明の第2実施形態に係る3次元磁気センサの概略構成を示す平面図である。
図4において、磁性リードフレームには、ダイパッドDPおよびリード端子R1〜R12が設けられている。
そして、ダイパッドDPの四隅には、ホール素子H11〜H14がそれぞれ配置されるとともに、ダイパッドDPの中央には、信号処理チップIC1が配置されている。
【0035】
そして、信号処理チップIC1は、ワイヤWB1を用いることにより、各ホール素子の駆動端子および出力端子とワイヤボンド接続されるとともに、リード端子R2〜R11とワイヤボンド接続されている。
なお、リード端子R2〜R11は、例えば、電源端子、グランド端子、デジタルインターフェース端子×4、クロック端子、リセット端子、予備端子×2として用いることができる。
【0036】
さらに、ホール素子H11〜H14および信号処理チップIC1が配置されたダイパッドDPおよびリード端子R1〜R12のインナーリード部は、モールド樹脂MPで封止される。
そして、リードフレーム面に対する外部磁場の垂直成分は、ダイパッドDPを介してホール素子H11〜H14を貫通し、各ホール素子H11〜H14からは、絶対値および符号の等しい感磁部電気出力を得ることができる。
【0037】
一方、リードフレーム面に対する外部磁場の平行成分は、ダイパッドDPで収束され、ダイパッドDPの端部で垂直方向に曲げられて、ホール素子H11〜H14を貫通する。
このため、検出磁界Bが対角配置されたホール素子H12とH13を結ぶ方向から角度θだけずれている場合、ホール素子H12とH13の差分として、B・cosθに比例した出力、ホール素子H11とH14の差分として、B・sinθに比例した出力を得ることができる。
【0038】
この結果、4個のホール素子H11〜H14の加算出力ならびに対角配置された2個のホール素子H11〜H14の差分出力をそれぞれ算出することにより、3次元の磁気を測定することが可能となる。
従って、ホール素子H11〜H14を同一ダイパッドDP上に配置することで、3次元の磁気を測定することが可能となるとともに、信号処理チップIC1も同一モールド樹脂MP内に封入することが可能となり、3次元磁気センサの小型・軽量化が可能となるとともに、生産性および組立性を向上させてコストを抑えることが可能となることから、車載用コンパスや携帯用ナビゲーションシステムなどの多様なアプリケーションに対して好都合に対応することが可能となる。
【0039】
ここで、ホール素子H11〜H14では、地磁気のような低磁場での出力は小さいが、信号処理チップIC1を用いて、オフセット電圧のキャンセルを行うとともに、出力を増幅することにより、実用レベルの出力を得ることができる。
なお、オフセット電圧のキャンセルを行なう方法としては、例えば、90°チョッパ駆動や360°チョッパ駆動などを用いることができる。
【0040】
図5(a)は、本発明の第3実施形態に係る3次元磁気センサの概略構成を示す平面図、図5(b)は、本発明の第3実施形態に係る3次元磁気センサの概略構成を示す断面図である。
図5において、磁性基板21の四隅には、感磁部22a〜22dがそれぞれ配置されるとともに、磁性基板21の中央には、信号処理チップIC2が配置されている。ここで、磁性基板21としては、例えば、フェライト基板を用いることができ、感磁部22a〜22dとしては、InSbを用いることができる。
【0041】
また、磁性基板21上の両端には、外部出力用のパッドP1〜P8が形成されるとともに、磁性基板21上には、信号処理チップIC2と感磁部22a〜22dとの間ならびに信号処理チップIC2とパッドP1〜P8との間をそれぞれ接続する配線H1が設けられている。
ここで、信号処理チップIC2を磁性基板21上に配置する場合、信号処理チップIC2をフェースダウンで配置して、配線H1とフリップチップ接続するようにしてもよいし、信号処理チップIC2をフェースアップで配置して、配線H1とワイヤボンド接続するようにしてもよい。
【0042】
さらに、感磁部22a〜22dが配置された磁性基板21の四隅には、磁気収束チップ23a〜23dが配置されている。ここで、磁気収束チップ23a〜23dとしては、例えば、フェライトチップを用いることができる。
そして、磁性基板21に対する外部磁場の垂直成分は、各感磁部22a〜22dから、絶対値および符号の等しい感磁部電気出力として得ることができる。
【0043】
一方、磁性基板21に対する外部磁場の平行成分は、磁性基板21で収束され、磁性基板21で曲げられて、磁気収束チップ23a〜23dでさらに収束されながら、感磁部22a〜22dを貫通する。
このため、検出磁界Bが対角配置された感磁部22bと22cを結ぶ方向から角度θだけずれている場合、感磁部22bと22cの差分として、B・cosθに比例した出力、および感磁部22aと22dの差分として、B・sinθに比例した出力を得ることができる。
【0044】
図6は、図5の3次元磁気センサの動作を示す平面図である。
図6において、検出磁界Bが感磁部22bと感磁部22cと結ぶ対角線から角度θだけずれている場合、対角配置された感磁部22bと感磁部22cの差分として、B・cosθに比例した出力を得ることができ、対角配置された感磁部22aと感磁部22dの差分として、B・sinθに比例した出力を得ることができる。
【0045】
この結果、感磁部22a〜22dを同一磁性基板21上に配置することで、3次元の磁気を測定することが可能となるとともに、信号処理チップIC2も同一磁性基板21上に搭載して、感磁部22a〜22dと信号処理チップIC2とを接続する配線H1を磁性基板21上に形成することが可能となり、3次元磁気センサの小型化が可能となるとともに、生産性および組立性を向上させてコストを抑えることが可能となる。
【0046】
図7は、本発明の第3実施形態に係る3次元磁気センサの製造工程を示す断面図である。
図7(a)において、例えば、転写、蒸着またはスパッタなどにより、フェライト基板31上にInSb膜を形成する。
そして、リソグラフィー技術およびエッチング技術を用いて、InSb膜をパターニングすることにより、フェライト基板31上に感磁部32a、32bを形成する。
【0047】
次に、図7(b)に示すように、例えば、メッキ、スパッタまたは蒸着などにより、CuまたはAlなどの導電層をフェライト基板31上に形成する。
そして、リソグラフィー技術およびエッチング技術を用いて、導電層をパターニングすることにより、フェライト基板31上に配線層H2を形成する。
図8は、図7(b)の製造段階における3次元磁気センサの構成を示す平面図である。
【0048】
図8において、フェライト基板31は、個々の3次元磁気センサに対応して区画分けられ、各区画領域の四隅には感磁部32が配置され、各区画領域の両端には、外部出力用のパッドP11aが形成されている。
そして、各感磁部32およびパッドP11aからは、各区画領域の中央に向かって配線H2が形成され、各配線H2の先端には、信号処理チップIC3をフリップチップ接続するためのパッドP11bが形成されている。
【0049】
次に、図7(c)において、バンプBP1が設けられた信号処理チップIC3を感磁部32a、32bの間に配置し、フェライト基板31上に形成された配線層H2とフリップチップ接続する。
図9は、図7(c)の製造段階における3次元磁気センサの構成を示す平面図である。
【0050】
図9において、信号処理チップIC3に設けられたバンプBP1がパッドP11bの位置に対応するように、フェライト基板31上の各区画領域ごとに信号処理チップIC3が配置される。
次に、図7(d)において、磁気収束用のフェライトチップ33a、33bを各感磁部32a、32b上に配置する。
【0051】
図10は、図7(d)の製造段階における3次元磁気センサの構成を示す平面図である。
図10において、互いに隣接する4つの区画領域の感磁部32に跨るように、フェライトチップ33がフェライト基板31上に配置される。
そして、がフェライト基板31上に配置されると、ダイシングラインD1〜D5に沿ってフェライト基板31を切断する。
【0052】
これにより、1枚のフェライト基板31上に形成された複数の3次元磁気センサを個々のチップに分離することが可能となるとともに、1個のフェライトチップ33を4分割して、フェライトチップ33の配置回数をほぼ1/4に減らすことができ、3次元磁気センサの組立工程を短縮化することができる。
図11(a)は、本発明の第4実施形態に係る3次元磁気センサの概略構成を示す平面図、図11(b)は、本発明の第4実施形態に係る3次元磁気センサの概略構成を示す断面図である。
【0053】
図11において、絶縁性基板41上には、アモルファス金属層42および絶縁層43が順次形成され、絶縁性基板41の四隅には、感磁部44a〜44dがそれぞれ配置されるとともに、絶縁性基板41の中央には、信号処理チップIC4が配置されている。ここで、絶縁性基板41としては、例えば、セラミック基板またはガラスエポキシ基板などを用いることができ、感磁部44a〜44dとしては、InSbを用いることができ、アモルファス金属層42の厚みは、例えば、20〜30μmに設定することができる。
【0054】
また、絶縁性基板41上の両端には、外部出力用のパッドP21〜P28が形成されるとともに、絶縁性基板41上には、信号処理チップIC4と感磁部44a〜44dとの間ならびに信号処理チップIC4とパッドP21〜P28との間をそれぞれ接続する配線H3が設けられている。
さらに、絶縁性基板41の中央に配置された信号処理チップIC4は、ワイヤWB2を用いることにより、配線H3とワイヤボンド接続されている。
【0055】
そして、絶縁性基板41に対する外部磁場の垂直成分は、アモルファス金属層42を介して感磁部44a〜44dを貫通し、各感磁部44a〜44dからは、絶対値および符号の等しい感磁部電気出力を得ることができる。
一方、絶縁性基板41に対する外部磁場の平行成分は、アモルファス金属層42で収束され、アモルファス金属層42で曲げられて、感磁部44a〜44dを貫通する。
【0056】
このため、検出磁界Bが対角配置された感磁部44bと44cを結ぶ方向から角度θだけずれている場合、感磁部44bと44cの差分として、B・cosθに比例した出力、および感磁部44aと44dの差分として、B・sinθに比例した出力を得ることができる。
この結果、シート状のアモルファス金属層42を用いた場合においても、感磁部44a〜44dを同一面上に配置することを可能として、磁性体のヒステリシスおよび着磁オフセットの影響を軽減しつつ、3次元磁気センサの小型化を図ることが可能となる。
【0057】
また、信号処理チップIC4も同一絶縁性基板41上に搭載して、感磁部44a〜44dと信号処理チップIC4との配線H3を絶縁性基板41上に形成することが可能となり、3次元磁気センサの小型化・低コスト化を可能としつつ、メンテナンス作業を軽減することが可能となる。
図12は、本発明の第4実施形態に係る3次元磁気センサの製造工程を示す断面図である。
【0058】
図12(a)において、例えば、アモルファス金属箔を貼り付けることにより、セラミック基板51上にアモルファス金属層52を形成し、CVDなどにより、アモルファス金属層52上に絶縁層53を形成する。
次に、図12(b)に示すように、例えば、転写、蒸着またはスパッタなどにより、絶縁層53上にInSb膜を形成する。
【0059】
そして、リソグラフィー技術およびエッチング技術を用いて、InSb膜をパターニングすることにより、セラミック基板51上に感磁部54a、54bを形成する。
次に、図12(c)に示すように、例えば、メッキ、スパッタまたは蒸着などにより、CuまたはAlなどの導電層を、感磁部54a、54bが配置された絶縁層53上に形成する。
【0060】
そして、リソグラフィー技術およびエッチング技術を用いて、導電層をパターニングすることにより、絶縁層53上に配線層H4を形成する。
図13は、図12(c)の製造段階における3次元磁気センサの構成を示す平面図である。
図13において、セラミック基板51は、個々の3次元磁気センサに対応して区画分けられ、各区画領域の四隅には、アモルファス金属層52および絶縁層53を介して感磁部54が配置され、各区画領域の両端には、外部出力用のパッドP31aが形成されている。
【0061】
そして、各感磁部54およびパッドP31aからは、各区画領域の中央に向かって配線H4が形成され、各配線H4の先端には、信号処理チップIC5をワイヤボンド接続するためのパッドP31bが形成されている。
次に、図12(d)において、信号処理チップIC5を感磁部54a、54bの間に配置し、ワイヤWBを用いることにより、セラミック基板51上に形成された配線層H4とワイヤボンド接続する。
【0062】
図14は、図12(d)の製造段階における3次元磁気センサの構成を示す平面図である。
図14において、セラミック基板51上の各区画領域ごとに信号処理チップIC5が配置される。そして、ダイシングラインD11〜D14に沿ってセラミック基板51を切断することより、1枚のセラミック基板51上に形成された複数の3次元磁気センサを、個々のチップに分離する。
【0063】
図15(a)は、本発明の第5実施形態に係る3次元磁気センサの概略構成を示す平面図、図15(b)は、本発明の第5実施形態に係る3次元磁気センサの概略構成を示す断面図である。
図15において、絶縁性基板61上の四隅には、感磁部62a〜62dがそれぞれ配置されるとともに、絶縁性基板61上には、信号処理チップIC6と感磁部62a〜62dとの間をそれぞれ接続する配線H5が設けられている。
【0064】
また、感磁部62a〜62dが配置された絶縁性基板61上には、接着層63を介してアモルファス金属層64が貼り付けられている。
また、絶縁性基板61の裏面には、信号処理チップIC6が配置されるとともに、絶縁性基板61には、絶縁性基板61の表面と裏面とを接続するスルーホールTH1が形成されている。
【0065】
ここで、絶縁性基板61としては、例えば、セラミック基板またはガラスエポキシ基板などを用いることができ、感磁部62a〜62dとしては、InSbを用いることができ、アモルファス金属層64の厚みは、例えば、20〜30μmに設定することができる。
さらに、絶縁性基板61の裏面に配置された信号処理チップIC6は、フリップチップ接続またはワイヤボンド接続により、配線H5と接続されている。
【0066】
そして、絶縁性基板61に対する外部磁場の垂直成分は、アモルファス金属層64を介して感磁部62a〜62dを貫通し、各感磁部62a〜62dからは、絶対値および符号の等しい感磁部電気出力を得ることができる。
一方、絶縁性基板61に対する外部磁場の平行成分は、アモルファス金属層64で収束され、アモルファス金属層64で曲げられて、感磁部62a〜62dを貫通する。
【0067】
このため、検出磁界Bが対角配置された感磁部62bと62cを結ぶ方向から角度θだけずれている場合、感磁部62bと42cの差分として、B・cosθに比例した出力、および感磁部62aと62dの差分として、B・sinθに比例した出力を得ることができる。
この結果、シート状のアモルファス金属層64を用いた場合においても、感磁部62a〜62dを同一面上に配置することを可能として、磁性体のヒステリシスおよび着磁オフセットの影響を軽減しつつ、3次元の磁気を測定することが可能となる。
【0068】
また、信号処理チップI6も同一絶縁性基板61上に搭載して、感磁部62a〜62dと信号処理チップIC6との配線H5を絶縁性基板61上に形成することが可能となり、3次元磁気センサの小型化・低コスト化が可能となるとともに、メンテナンス作業を軽減することが可能となる。
図16は、本発明の第5実施形態に係る3次元磁気センサの製造工程を示す断面図である。
【0069】
図16(a)において、例えば、転写、蒸着またはスパッタなどにより、セラミック基板71上にInSb膜を形成する。
そして、リソグラフィー技術およびエッチング技術を用いて、InSb膜をパターニングすることにより、セラミック基板71上に感磁部72a、72bを形成する。
【0070】
次に、図16(b)に示すように、セラミック基板71にスルーホールTH1を形成し、例えば、メッキなどにより、Cuなどの導電層をセラミック基板71の両面およびスルーホールTH1側壁に形成する。
そして、リソグラフィー技術およびエッチング技術を用いて、導電層をパターニングすることにより、セラミック基板71上に配線層H5を形成する。
【0071】
図17は、16(b)の製造段階における3次元磁気センサの構成を示す平面図、図18(a)は、図17(b)を裏面から見た場合の構成を示す平面図である。
図17(a)において、セラミック基板71は、個々の3次元磁気センサに対応して区画分けられ、各区画領域の四隅には感磁部72が配置され、各感磁部72からは、各区画領域の中央に向かって配線H5がセラミック基板71上に形成されている。
【0072】
そして、図17(b)および図18(a)において、セラミック基板71には、セラミック基板71の両面を接続するためのスルーホールTH1が形成され、スルーホールTH1側壁には、セラミック基板71の両面を接続する導電層が形成されている。
次に、図16(c)において、例えば、接着層73を介してアモルファス金属箔をセラミック基板71上に貼り付けることにより、セラミック基板71上にアモルファス金属層74を形成する。
【0073】
次に、図16(d)に示すように、バンプBP2が設けられた信号処理チップIC7をセラミック基板71の裏面に配置し、セラミック基板71上に形成された配線層H5とフリップチップ接続する。
図18(b)は、図16(d)の製造段階における3次元磁気センサの構成を示す平面図である。
【0074】
図18(b)において、セラミック基板71上の各区画領域に対応させて、セラミック基板71の裏面に信号処理チップIC7が配置される。
次に、図16(e)において、信号処理チップIC7が配置されたセラミック基板71を、信号処理チップIC7が上に向くように、リードフレームのダイパッド81a上に配置する。そして、ワイヤWB4を用いることにより、信号処理チップIC7の外部出力端子に接続されたパッドを、リードフレームのリード端子にワイヤボンド接続する。
【0075】
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、本発明の技術的思想の範囲内で、種々変形して実施することが可能である。
例えば、上述した実施形態では、InSb系ホール素子を例にとって説明したが、InAsやGaAsなどの他の化合物半導体系ホール素子を用いるようにしてもよい。
【0076】
なお、感磁部としては、ホール効果を利用したもの以外にも、磁気抵抗効果を利用したものなど様々な感磁部の適用が可能である。
【0077】
【発明の効果】
以上説明したように、本発明によれば、感磁部を同一平面上に配置することで、3次元方向の磁気を測定することが可能となり、磁気センサの形状を薄形化させて、小型化が可能となるとともに、生産性および組立性を向上させてコストを抑えることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る磁気センサの概略構成を示す断面図である。
【図2】図2(a)は、図1の磁気センサに対し垂直方向に地磁気が向いている場合の磁気シミュレーション結果を示す図、図2(b)は、図1の磁気センサに対し平行方向に地磁気が向いている場合の磁気シミュレーション結果を示す図である。
【図3】磁気センサに対し平行方向に地磁気が向いている場合における磁性基板の長さを変化させた時の磁気シミュレーション結果を示す図である。
【図4】本発明の第2実施形態に係る3次元磁気センサの概略構成を示す平面図である。
【図5】図5(a)は、本発明の第3実施形態に係る3次元磁気センサの概略構成を示す平面図、図5(b)は、本発明の第3実施形態に係る3次元磁気センサの概略構成を示す断面図である。
【図6】図5の3次元磁気センサの動作を示す平面図である。
【図7】本発明の第3実施形態に係る3次元磁気センサの製造工程を示す断面図である。
【図8】図7(b)の製造段階における3次元磁気センサの構成を示す平面図である。
【図9】図7(c)の製造段階における3次元磁気センサの構成を示す平面図である。
【図10】図7(d)の製造段階における3次元磁気センサの構成を示す平面図である。
【図11】図11(a)は、本発明の第4実施形態に係る3次元磁気センサの概略構成を示す平面図、図11(b)は、本発明の第4実施形態に係る3次元磁気センサの概略構成を示す断面図である。
【図12】本発明の第4実施形態に係る3次元磁気センサの製造工程を示す断面図である。
【図13】図12(c)の製造段階における3次元磁気センサの構成を示す平面図である。
【図14】図12(d)の製造段階における3次元磁気センサの構成を示す平面図である。
【図15】図15(a)は、本発明の第5実施形態に係る3次元磁気センサの概略構成を示す平面図、図15(b)は、本発明の第5実施形態に係る3次元磁気センサの概略構成を示す断面図である。
【図16】本発明の第5実施形態に係る3次元磁気センサの製造工程を示す断面図である。
【図17】図16(b)の製造段階における3次元磁気センサの構成を示す平面図である。
【図18】図18(a)は、図17(b)を裏面から見た場合の構成を示す平面図、図18(b)は、図16(d)の製造段階における3次元磁気センサの構成を示す平面図である。
【符号の説明】
1、11〜13、21 磁性基板
31 フェライト基板
41、61 絶縁性基板
51、71 セラミック基板
2a、2b、4a、4b、23a〜23d、33a、33b 磁気収束チップ
3a、3b、22a〜22d、32a、32b、44a〜44d、54a、54b、62a、62b、62 感磁部
H1a、H1b、H2a〜H2c、H3a〜H3d、H11〜H14 ホール素子
IC1〜IC8 信号処理チップ
R1〜R12、81b、81c リード端子
DP、81a ダイパッド
WB1〜WB4 ワイヤ
H1〜H5 配線
P1〜P8、P11a、P11b、P21〜P28、P31a、P31b パッド
BP1、BP2 バンプ
42、52、64、74 アモルファス金属層
43、53 絶縁層
D1〜D5、D11〜D14 ダイシングライン
TH1 スルーホール
63 接着層
Claims (9)
- 主平面を有する磁性体と、
前記主平面上の磁束収束領域に2次元的に配置された3箇所以上の感磁部とを備えることを特徴とする磁気センサ。 - 前記磁性体は略矩形平板形状を有し、前記感磁部は前記磁性体の四隅に配置されていることを特徴とする請求項1記載の磁気センサ。
- 前記各感磁部を挟んで、前記主平面を有する磁性体と反対側に、磁束収束チップが配置されていることを特徴とする請求項2記載の磁気センサ。
- 前記磁性体は、磁性リードフレーム、磁性基板または磁性プリント配線板であることを特徴とする請求項1〜3のいずれか1項記載の磁気センサ。
- ダイパッドおよびリード端子を有する磁性リードフレームと、
前記ダイパッドの隅に配置されたホール素子と、
前記ダイパッドの中央に配置された信号処理チップと、
前記ホール素子と前記信号処理チップとを接続する第1ワイヤと、
前記信号処理チップと前記リード端子とを接続する第2ワイヤとを備えることを特徴とする磁気センサ。 - 矩形状磁性基板と、
前記矩形状磁性基板の四隅に形成された感磁層と、
前記矩形状磁性基板の中央に配置された信号処理チップと、
前記矩形状磁性基板上に形成され、前記感磁層と前記信号処理チップとを接続するための配線層とを備えることを特徴とする磁気センサ。 - 矩形状絶縁性基板と、
前記矩形状絶縁性基板上の四隅に形成された感磁層と、
前記感磁層を介して前記矩形状絶縁性基板上に形成された絶縁性接着層と、
前記絶縁性接着層上に貼り付けられたアモルファス磁性層と、
前記矩形状絶縁性基板の裏面に配置された信号処理チップと、
前記矩形状絶縁性基板に設けられたスルーホールと、
前記スルーホールを介して前記感磁層と前記信号処理チップとを接続するための配線層とを備えることを特徴とする磁気センサ。 - 縦横のダイシングラインで区画される矩形状磁性基板上の各区画領域の四隅に感磁層を形成する工程と、
前記感磁層の駆動用および信号出力用配線層ならびに外部接続用配線層を前記矩形状磁性基板上の各区画領域に形成する工程と、
前記矩形状磁性基板上の各区画領域の中央に信号処理チップを配置し、前記配線層と接続する工程と、
前記矩形状磁性基板を前記ダイシングラインに沿って切断する工程とを備えることを特徴とする磁気センサの製造方法。 - 矩形状絶縁性基板上の四隅に感磁層を形成する工程と、
前記矩形状絶縁性基板にスルーホールを形成する工程と、
前記感磁層の駆動用および信号出力用配線層ならびに外部接続用配線層を、前記矩形状絶縁性基板両面および前記スルーホール側壁に形成する工程と、
前記感磁層が配置された矩形状絶縁性基板上に絶縁性接着層を形成する工程と、
前記絶縁性接着層上にアモルファス磁性膜を貼り付ける工程と、
前記矩形状絶縁性基板の裏面に信号処理チップを配置し、前記配線層と接続する工程とを備えることを特徴とする磁気センサの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221982A JP4180321B2 (ja) | 2002-07-30 | 2002-07-30 | 磁気センサおよび磁気センサの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221982A JP4180321B2 (ja) | 2002-07-30 | 2002-07-30 | 磁気センサおよび磁気センサの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008180199A Division JP2008304470A (ja) | 2008-07-10 | 2008-07-10 | 磁気センサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004061380A true JP2004061380A (ja) | 2004-02-26 |
JP4180321B2 JP4180321B2 (ja) | 2008-11-12 |
Family
ID=31942148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002221982A Expired - Lifetime JP4180321B2 (ja) | 2002-07-30 | 2002-07-30 | 磁気センサおよび磁気センサの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4180321B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007333721A (ja) * | 2006-05-18 | 2007-12-27 | Asahi Kasei Electronics Co Ltd | 磁気センサ及びその製造方法 |
JP2009524053A (ja) * | 2006-01-20 | 2009-06-25 | アレグロ・マイクロシステムズ・インコーポレーテッド | 集積化センサの配列 |
US8169215B2 (en) | 2006-04-13 | 2012-05-01 | Asahi Kasei Emd Corporation | Magnetic sensor and method of manufacturing thereof |
JP2016118488A (ja) * | 2014-12-22 | 2016-06-30 | 株式会社デンソー | センサユニット、および、これを用いた集磁モジュール |
US9530957B2 (en) | 2009-12-02 | 2016-12-27 | Alps Electric Co., Ltd. | Magnetic sensor |
JP2018116047A (ja) * | 2016-12-07 | 2018-07-26 | 旭化成エレクトロニクス株式会社 | 電流センサ |
CN115332291A (zh) * | 2022-10-11 | 2022-11-11 | 苏州矩阵光电有限公司 | 三维霍尔传感器结构及制备方法 |
-
2002
- 2002-07-30 JP JP2002221982A patent/JP4180321B2/ja not_active Expired - Lifetime
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009524053A (ja) * | 2006-01-20 | 2009-06-25 | アレグロ・マイクロシステムズ・インコーポレーテッド | 集積化センサの配列 |
US8169215B2 (en) | 2006-04-13 | 2012-05-01 | Asahi Kasei Emd Corporation | Magnetic sensor and method of manufacturing thereof |
JP2007333721A (ja) * | 2006-05-18 | 2007-12-27 | Asahi Kasei Electronics Co Ltd | 磁気センサ及びその製造方法 |
US9530957B2 (en) | 2009-12-02 | 2016-12-27 | Alps Electric Co., Ltd. | Magnetic sensor |
JP2016118488A (ja) * | 2014-12-22 | 2016-06-30 | 株式会社デンソー | センサユニット、および、これを用いた集磁モジュール |
JP2018116047A (ja) * | 2016-12-07 | 2018-07-26 | 旭化成エレクトロニクス株式会社 | 電流センサ |
US10663492B2 (en) | 2016-12-07 | 2020-05-26 | Asahi Kasei Microdevices Corporation | Current sensor |
JP7049102B2 (ja) | 2016-12-07 | 2022-04-06 | 旭化成エレクトロニクス株式会社 | 電流センサ |
CN115332291A (zh) * | 2022-10-11 | 2022-11-11 | 苏州矩阵光电有限公司 | 三维霍尔传感器结构及制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4180321B2 (ja) | 2008-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7106046B2 (en) | Current measuring method and current measuring device | |
JP4626728B2 (ja) | 磁気検出装置 | |
US20110234218A1 (en) | Integrated multi-axis hybrid magnetic field sensor | |
JP2011522251A (ja) | 電流検知回路と集積電流センサの構成 | |
JP2008304470A (ja) | 磁気センサ | |
US11531046B2 (en) | Current sensor device | |
US20200158791A1 (en) | Sensor package with integrated magnetic shield structure | |
US20130127454A1 (en) | Magnetic field sensor including an anisotropic magnetoresistive magnetic sensor and a hall magnetic sensor | |
JP2005114489A (ja) | 磁気方位検出装置 | |
JP4180321B2 (ja) | 磁気センサおよび磁気センサの製造方法 | |
JP2007263951A (ja) | 磁気センサ | |
CN117075008A (zh) | 多轴磁场传感器以及多轴磁场传感器芯片 | |
US12013419B2 (en) | Integrated current sensor with magnetic flux concentrators | |
JP2016003866A (ja) | Z軸用gmi素子および超薄型3次元gmiセンサ | |
JP3961265B2 (ja) | 磁気センサ | |
EP3712630B1 (en) | Magnetic field sensor | |
EP4004572A1 (en) | Magnetic flux concentrator for in-plane direction magnetic field concentration | |
EP4328607A1 (en) | Magnetic sensor device, and method of producing same | |
JP2006047267A (ja) | 3次元磁気方位センサおよびマグネト・インピーダンス・センサ素子 | |
KR102419004B1 (ko) | 일체화된 3축 홀 센서 및 그 제조방법 | |
JP2013205201A (ja) | 電流センサ及び電流センサパッケージ | |
WO2006134520A1 (en) | Magnetic field sensor device | |
EP4328560A1 (en) | Magnetoelastic torque sensor system and method | |
JP2024043726A (ja) | 電流センサ | |
WO2024042058A1 (en) | Magneto-elastic torque sensor device, system and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080819 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080827 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4180321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |