JP2004056854A

JP2004056854A - Power supply device

Info

Publication number: JP2004056854A
Application number: JP2002207531A
Authority: JP
Inventors: Kazuhiko Narishima; 成島　和彦; Yoshihiro Ono; 小野　芳弘
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2002-07-16
Filing date: 2002-07-16
Publication date: 2004-02-19

Abstract

<P>PROBLEM TO BE SOLVED: To provide such power supply device configuration as controlling by a fine control width is possible, related to a power supply device which controls an output based on PWM signal. <P>SOLUTION: A power supply device for controlling an output based on a pulse width modulation signal (PWM signal), performs output control with a generated electric signal as a control signal by generating the electric signal which allows setting with finer control width, independent of setting interval of duty which is set based on a digital value. A first reference voltage is converted into a second reference voltage based on the PWM signal, the second reference voltage is further converted based on the PWM signal to generate a third reference voltage which is used as the control signal for output control. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、電源装置、特にプリンタ、複写機等に適用可能な電源装置に関する。さらに詳細には、プリンタ、複写機等の帯電装置、転写装置、現像装置等に適用可能な電源装置であり、状態値検出に基づいたフィードバック制御を行なう電源装置において、設定電位の高精度制御を実現した電源装置に関する。
【０００２】
【従来の技術】
プリンタ、複写機等の画像形成装置は、感光体ドラムを帯電装置にて一様に帯電し、露光装置にて静電潜像を形成し、トナー像を現像装置で形成し、転写装置でトナー像を用紙に転写した後、出力する。
【０００３】
図１０は、画像形成装置の感光体回りの構成を示す図である。感光体８０１は、図示しないモータにより駆動されて回転する。この感光体８０１の周囲には、帯電器８０２が備えられ、帯電器８０２により感光体８０１が一様に帯電された後、例えばラスター出力スキャン（ＲＯＳ）において像を出力する。ＲＯＳが実行する機能は、一連の変調されたスキャン・ラインをもって感光体表面を連続的にスキャンすることにより、感光性の表面上に出力イメージ・コピーを露光することである。感光体８０１上に形成された静電潜像は、現像器８０３により現像され、感光体８０１上に形成されたトナー像は、転写器８０４により用紙（ペーパー）上に転写される。用紙への転写後、剥離（デタック）装置で用紙を感光体から剥離し、ヒューザー装置において用紙（ペーパ）にトナーを定着して、画像を出力する。
【０００４】
上記構成において、帯電器８０２は感光体８０１に接触しており、帯電器用高圧電源８１２により帯電用バイアスが印加され、感光体８０１を一様に帯電する。また、現像器８０３装置を構成する現像ロール８０８は、感光体８０１に近接して配置され、帯電したトナーをその表面に担持して回転し、そのトナーを感光体８０１に向き合う現像位置に運ぶ。また、現像ロール８０８には、現像器用高圧電源８１３から、現像バイアスが印加される。この現像バイアスの印加により現像ロールの表面に担持されたトナーが感光体８０１に飛翔し、感光体８０１上にトナー像が形成される。
【０００５】
また、転写器８０４は、感光体８０１に接触した状態に配置されて回転し、転写用高圧電源８１４により転写バイアスが印加され、感光体８０１と転写器８０４との間に挿入された用紙上にトナー像を転写させる。これら、帯電器用高圧電源８１２、現像器用高圧電源８１３、および転写器用高圧電源８１４は、制御回路により出力が制御される。
【０００６】
昨今のプリンター・複写機等は市場での高機能／高画質を売りとする高性能型と、必要最小限の機能で安さを売りとする廉価型とおおよそ二分される。高性能型機の場合、高画質を達成するために高圧電源に求められることは、感光体周りの帯電器、現像器等への高圧出力を精度良く印加する必要がある。精度とは印加タイミング精度、設定電位精度等があり、特に画質に直接かかわる帯電器用、現像器用、転写器用の高圧電源の回路設計には設定電位をいかに良く設計するかが問われる。
【０００７】
近年のＣＰＵ性能の向上に伴い、高圧出力をソフトウエアで制御する高圧電源が提案されている。制御方法は、高圧出力の状態量を検出回路で検出し、検出値をＣＰＵ等のＡ／Ｄ変換機構によりデジタル変換し、プログラムにより制御するべき目標値との差異を判断する。その結果により、高圧電源の出力を増減させるＰＷＭ信号のデューティ（Ｄｕｔｙ）値を変化させ、目標値に近づける制御を実行する。このようなデジタル制御方式では、ソフトウエアで高圧電源が制御可能なため、従来必要だったオペアンプ（ＯＰＡｍｐ）等のアナログ制御回路が必要なくなり、制御回路のコストダウン、実装スペースの縮小が達成される。
【０００８】
一般的なデジタル制御方式の高圧電源構成を示すブロック図を図１１に示す。図１１に示すように、高圧電源８２０は出力負荷８４０に対して、転写、帯電など、負荷に応じた所定の出力を行なう。デジタル制御は、プログラムで高圧電源８２０を制御する方式であり、高圧電源８２０の出力タイミング、出力値情報は、制御手段（ＭＣＵ：マシンコントロールユニット）８３０から出力される制御信号により制御される。制御手段（ＭＣＵ）８３０から出力される制御信号は、高圧電源８２０の検出回路８２４の検知結果に基づいて制御されたデューテイ値を持つＰＷＭ信号である。
【０００９】
高圧電源８２０は、昇圧トランス８２１、トランスの１次側印加電圧を周期的にスイッチングするスイッチング回路８２２、トランスの２次側で所望の出力波形を生成する整流回路８２３と出力状態量を検出する検出手段８２４、検出手段による検出結果から出力目標値に制御信号を送信する制御手段８３０によって構成される。直流電源（２４Ｖ）８２５の生成した直流電圧はトランスの１次側に印加される。
【００１０】
高圧電源の出力は、制御手段８３０のＣＰＵ８３１を利用したプログラミングによるデジタル制御によりコントロールされる。ＣＰＵ８３１による制御は、検出手段８２４により検出された状態量をＡ／Ｄ変換器８３３によりデジタル変換を行ない、高圧電源が制御すべき目標値とを比較し、その比較結果に応じてパルス発振器８３２によってスイッチング手段に与えるＰＷＭ信号のデューテイ（Ｄｕｔｙ）値を制御するものである。スイッチング手段８２２は、パルス幅信号に基づいて入力電圧をスイッチングして出力制御を実行する。直流電源（５Ｖ）８３５は、制御手段８３０に印加され、制御手段８３０では、これを基準値として各制御を行っている。
【００１１】
デジタル制御方式の電源回路制御のステップは以下のようにまとめられる。
（１）出力電圧を検出回路にてＡ／Ｄ変換器に入力できる電圧に変換（高圧を低圧に変換、また−出力ならば＋出力に変換）し、または出力電流を検出回路にてＡ／Ｄ変換器に入力できる電圧に変換（電流量を＋電圧に変換）し、
（２）、（１）の値をＡ／Ｄ変換器にて必要なビット（ｂｉｔ）数のデジタル（Ｄｉｇｉｔａｌ）値に変換し、
（３）演算器にて予め設定されている目標値と（２）で得られたモニター値を予め決められた演算式で比較・演算を実施し、パルス幅変調（ＰＷＭ）信号のデューティ（Ｄｕｔｙ）値を設定する値を算出する。
（４）パルス発振器にて、（３）で得られた設定値に従ったデューティ（Ｄｕｔｙ）値を持つ　パルス幅変調（ＰＷＭ）信号を作成する。
（５）（４）で生成されたＰＷＭ信号にてスイッチ素子をＯＮ／ＯＦＦし、昇圧トランスの２次側にＯＮ／ＯＦＦのデューティ（Ｄｕｔｙ）に従った出力を発生する。
（６）（５）で発生した出力を検出し、（１）に戻る。
上記（１）〜（６）を繰り返しモニター値が目標値に一致するようにデューティ（Ｄｕｔｙ）の増減の制御を行なうことで出力の制御を行なう。
【００１２】
上述のデジタル制御において、制御手段（ＭＣＵ）８３０が出力する制御信号としてのＰＷＭ信号と、ＰＷＭ信号を入力する高圧電源８２０が負荷に対して出力する出力値（高圧出力値）との対応関係の一例を図１２に示す。
【００１３】
図１２に示すように、ＰＷＭ信号のデューティ値＝８０％のときは、高圧出力値＝５ｋＶであり、デューティ値＝６４％のときは、高圧出力値＝４ｋＶであり、以下、デューティ値を低下させるに従って、高圧出力値が低下し、ＰＷＭ信号のデューティ値＝０のときは、高圧出力値＝０Ｖとなる。このようにＰＷＭ信号のデューティ値を変化させることにより、出力値を変化させることができる。
【００１４】
一方、高圧発生用スイッチング電源回路として、所謂アナログ制御方式の高圧発生回路における制御について図１３を参照して説明する。アナログ制御とは、アナログＩＣによる制御回路で高圧電源を制御する方式である。高圧電源８５０の出力タイミング、出力値情報は、制御信号としてのＰＷＭ信号（Ｏｎ／Ｏｆｆ信号）、またはアナログ信号としてのアナログ電圧値等であり、やはり、制御手段（ＭＣＵ：マシンコントロールユニット）８６０から出力される。高圧電源８５０は出力負荷８７０に対して、転写、帯電など、負荷に応じた所定の出力を行なう。
【００１５】
高圧電源８５０は、昇圧トランス８５１、トランスの１次側印加電圧を周期的にスイッチングするスイッチング回路８５２、トランスの２次側で所望の出力波形を生成する整流回路８５３と出力状態量を検出する検出手段８５４、検出手段による検出結果からスイッチング回路８５２に制御信号を送信する制御回路８５５、さらに、制御手段（ＭＣＵ）８６０からの入力制御信号としてのＰＷＭ信号をアナログ変換して制御回路８５５に出力するＤ／Ａ変換器８５６、入力ＰＷＭ信号のデューテイに基づいてオン／オフ判定して制御回路に判定結果を出力するＯＮ／ＯＦＦ判定回路８５７を有する。なお、制御手段（ＭＣＵ）８６０からの入力制御信号がアナログ電圧値である場合は、Ｄ／Ａ変換器８５６を省略可能である。
【００１６】
アナログ制御方式の電源回路は次のように出力の制御を行なう。
（１）出力電圧を検出回路にて制御回路８５５内のＲｅｇ．ＩＣ（レギュレータＩＣ）やエラーアンプに入力できる電圧に変換（高圧を低圧に変換、また−出力ならば＋出力に変換）し、また、出力電流を検出回路８５４にて制御回路内のＲｅｇ．ＩＣやエラーアンプにに入力できる電圧に変換（電流量を＋電圧に変換）し、制御回路８５５に入力する。
【００１７】
（２）制御手段（ＭＣＵ）８６０等のコントローラから制御信号としてのＰＷＭ信号（Ｏｎ／Ｏｆｆ信号）、またはアナログ信号としてのアナログ電圧値信号を入力し、ＰＷＭ信号のデューテイ（Ｄｕｔｙ）またはアナログ電圧値に基づいてＯＮ／ＯＦＦ判定回路８５７にてＯＮ／ＯＦＦの判定を制御回路８５５に入力し、また制御信号としてのＰＷＭ信号（Ｏｎ／Ｏｆｆ信号）、またはアナログ信号としてのアナログ電圧値信号に基づいて目標値（アナログ値）を生成し、制御回路８５５内のＲｅｇ．ＩＣやエラーアンプに入力する。
【００１８】
（３）制御回路８５５にて（２）で得られた目標値と（１）で得られた検出値が一致するように制御し、その結果に応じた制御信号をスイッチング回路８５２に出力する。
【００１９】
（４）スイッチング回路８５２では（３）で出力された制御信号にてスイッチ素子をＯＮ／ＯＦＦし、昇圧トランス８５１の２次側にＯＮ／ＯＦＦのデューテイ（Ｄｕｔｙ）に従った出力を発生する。
【００２０】
（５）（４）で発生した出力を検出回路８５４で検出し、検出値に対応する出力値（Ｍｏｎ）を制御回路８５５に入力して、（１）に戻る。
【００２１】
上記（１）〜（５）を繰り返し検出値が目標値に一致するように制御回路８５５にて出力の制御を行なう。
【００２２】
上述のアナログ制御において、制御手段（ＭＣＵ）８６０が出力する制御信号としてのＰＷＭ信号のデューテイ（Ｄｕｔｙ）またはアナログ電圧値と、制御信号を入力する高圧電源８５０が負荷に対して出力する出力値（高圧出力値）との対応関係の一例を図１４に示す。
【００２３】
図１４（ａ）は、制御信号としてアナログ信号（電圧値）を用いた場合の例であり、アナログ信号（電圧値）＝５Ｖのとき、高圧出力値＝５ｋＶであり、アナログ信号（電圧値）＝４Ｖのときは、高圧出力値＝４ｋＶであり、以下、アナログ信号（電圧値）を低下させるに従って、高圧出力値が低下し、アナログ信号（電圧値）＝０Ｖのときは、高圧出力値＝０Ｖとなる。このようにアナログ信号（電圧値）を変化させることにより、出力値を変化させることができる。
【００２４】
図１４（ｂ）は、制御信号としてＰＷＭ信号を用いた場合の例であり、ＰＷＭ信号のデューティ値＝１００％のときは、高圧出力値＝５ｋＶであり、デューティ値＝８０％のときは、高圧出力値＝４ｋＶであり、以下、デューティ値を低下させるに従って、高圧出力値が低下し、ＰＷＭ信号のデューティ値＝０のときは、高圧出力値＝０となる。このようにＰＷＭ信号のデューティ値を変化させることにより、出力値を変化させることができる。
【００２５】
上述したように、高圧電源の出力値の制御は、デジタル制御、アナログ制御において、それぞれ制御手段（ＭＣＵ）から出力される制御信号によって制御することが可能である。しかし、上述した制御構成においては、以下に説明するように、高精度な出力値制御が困難になるという問題がある。
【００２６】
例えば、ＰＷＭ信号のデューテイ値による制御を行なうデジタル制御方式では、制御手段（ＭＣＵ）からの信号は、高圧電源からのフィードバックされるモニタ値に基づいてデューテイ値を制御したＰＷＭ信号を生成して高圧電源に出力される。
【００２７】
しかし、制御手段（ＭＣＵ）において生成できるＰＷＭ信号は、制御手段（ＭＣＵ）の持つデジタル回路の能力により決定される特定のデューテイ値を持つＰＷＭ信号となる。例えば１０ビット（ｂｉｔ）信号によって処理を実行するデジタル回路では、デューテイ（Ｄｕｔｙ）値は、２^１０＝１０２４種類であり、ＭＩＮ〜ＭＡＸのデューテイ値を１０２４通りのみ生成可能となるにすぎない。つまり、生成できるＰＷＭ信号のデューテイ値は飛び値となってしまう。
【００２８】
このようなデューテイ値の設定による出力値の制御処理において、デューテイ値設定の際の最小単位である１ビット（ｂｉｔ）変更によってデューテイ値を更新した場合の出力値の変化について、図１５を参照して説明する。
【００２９】
図１５は、デューテイ値０〜８０％の範囲で設定し、高圧出力を０〜５ｋＶの間で制御するデジタル制御方式の例である。デューテイ値０〜１００を１０ビットでそれぞれ設定すると、デューテイ値：０を設定ビット［００００００００００］（０）とし、デューテイ値：１００％を設定ビット［１１１１１１１１１１］（１０２３）としたとき、デューテイ値：０で高圧出力＝０Ｖ、デューテイ値：８０％で高圧出力＝５ｋＶであるので、１ビットあたりの出力変化値は、
（５ｋＶ／８０％）／１０２３
＝（５０００／０．８）／１０２３
≒６．１Ｖ／ｂｉｔ
となる。
【００３０】
これを高圧出力値に対する変化率として算出すると、図１５の右端のエントリに示す値となる。すなわち、ＰＷＭデューテイ＝８０％，出力＝５ｋＶのとき、変化率は、０．１２％／ｂｉｔ、ＰＷＭデューテイ＝６４％，出力＝４ｋＶのとき、変化率は、０．１５％／ｂｉｔ、ＰＷＭデューテイ＝４８％，出力＝３ｋＶのとき、変化率は、０．２０％／ｂｉｔ、ＰＷＭデューテイ＝３２％，出力＝２ｋＶのとき、変化率は、０．３１％／ｂｉｔ、ＰＷＭデューテイ＝１６％，出力＝１ｋＶのとき、変化率は、０．６１％／ｂｉｔである。このように、デューテイ値が低下し、高圧出力が低下するに従って、１ビット当たりの変化による高圧出力の変化率が高まることになる。
【００３１】
これは出力が大きい、例えば５ｋＶ近辺を出力目標値として制御する場合は、より細かな制御が可能となるが、低出力値、例えば１ｋＶ近辺を出力目標値として制御する場合は、粗い制御しかできないということである。さらに低い目標出力、例えば数１００Ｖの目標出力を設定した場合には、１ビットの変化により１％以上の変化率となり、目標値に対して極めて粗い制御しか実行できないことになる。
【００３２】
次に、アナログ制御の場合について説明する。アナログ制御の場合は、先に図１３を参照して説明したように、制御手段（ＭＣＵ）８６０が出力する制御信号としてのＰＷＭ信号のデューテイ（Ｄｕｔｙ）またはアナログ電圧値によって制御が行なわれる。
【００３３】
アナログ制御においても、デューテイ（Ｄｕｔｙ）またはアナログ電圧値を設定するためには、制御手段（ＭＣＵ）内のＣＰＵの生成するデジタル信号が適用され、結果として、上述のデジタル制御と同様、制御手段（ＭＣＵ）８６０が出力する制御信号としてのＰＷＭ信号は、制御手段（ＭＣＵ）の持つデジタル回路の能力により決定される特定のデューテイ値を持つＰＷＭ信号となり、また、制御信号としてのアナログ電圧値も、特定の飛び飛びの値を持つ電圧値のみが生成可能となる。
【００３４】
例えば１０ビット（ｂｉｔ）信号によって処理を実行するデジタル回路では、設定できる値は、２^１０＝１０２４種類であり、デューテイ値については、ＭＩＮ〜ＭＡＸのデューテイ値を１０２４通りのみ生成可能となり、電圧値についても１０２４通りのみ生成可能となるにすぎない。
【００３５】
このように１０ビット、すなわち２^１０＝１０２４の信号を生成可能なデジタル回路を持つ制御手段（ＭＣＵ）を適用した出力値制御処理において、制御信号としての理想値と、高圧出力の理想値、および実際の制御信号出力値と、高圧出力値の対応を図１６を参照して説明する。
【００３６】
図１６（ａ）は、制御信号としてアナログ電圧値を適用した場合の例である。左から、制御信号としてのアナログ電圧信号理想値と、高圧出力の理想値、実際の制御信号として出力されるのアナログ電圧信号値と、その結果設定される高圧出力値、さらに１ビット（ｂｉｔ）変化による出力値の変化（Ｖ／ｂｉｔ）を示す。
【００３７】
アナログ電圧信号理想値を０〜５Ｖの範囲で設定し、高圧出力の理想値を０〜５ｋＶに制御しようとした場合、実際に１０ビット、すなわち２^１０＝１０２４の信号により生成可能なアナログ信号（設定値）は、図に示すように、理想値からずれを持つことになる。これは、前述のように０〜５Ｖの範囲を１０２３等分した信号のみが生成可能となるからである。例えば理想値＝４Ｖに対して、実際に生成される制御信号としてのアナログ電圧値は３．９９８Ｖとなる。この場合、高圧出力値の理想値は４ｋＶであるが、実際の制御信号としてのアナログ電圧値は３．９９８Ｖであるので、設定される高圧出力値は３．９９８ｋＶとなる。
【００３８】
制御信号は、０〜５Ｖの範囲において、１０２４通りの値を設定可能であるのみであり、その時に設定される高圧出力値は０〜５ｋＶの範囲の１０２４通りとなる。すなわち、１ビットの変更により、５０００／１０２３≒４．９Ｖ／ｂｉｔの変化がもたらされる。
【００３９】
図１６（ｂ）は、制御信号としてＰＷＭ信号を適用した場合の例である。左から、制御信号としてのＰＷＭ信号理想値と、高圧出力の理想値、実際の制御信号として出力されるのＰＷＭ信号値と、その結果設定される高圧出力値、さらに１ビット（ｂｉｔ）変化による出力値の変化（Ｖ／ｂｉｔ）を示す。
【００４０】
ＰＷＭ信号理想値を０〜１００％のデューテイ値の範囲で設定し、高圧出力の理想値を０〜５ｋＶに制御しようとした場合、実際に１０ビット、すなわち２^１０＝１０２４の信号により生成可能なＰＷＭ信号のデューテイ値（設定値）は、図に示すように、理想値からずれを持つことになる。これは、前述のように０〜１００％の範囲を１０２３等分した信号のみが生成可能となるからである。例えば理想デューテイ値＝８０％に対して、実際に生成される制御信号としてのＰＷＭデューテイ値は７９．９６％となる。この場合、高圧出力値の理想値は４ｋＶであるが、実際の制御信号としてのＰＷＭデューテイ値は７９．９６％であるので、その値によって制御される結果として設定される高圧出力値は３．９９８ｋＶとなる。
【００４１】
制御信号としてのＰＷＭデューテイ値は、０〜１００％の範囲において、１０２４通りの値を設定可能であるのみであり、その時に設定される高圧出力値は０〜５ｋＶの範囲の１０２４通りとなる。すなわち、１ビットの変更により、５０００／１０２３≒４．９Ｖ／ｂｉｔの変化がもたらされる。
【００４２】
このように、アナログ制御においても出力が大きい、例えば５ｋＶ近辺を出力目標値として制御する場合は、より細かな制御が可能となるが、低出力値、例えば１ｋＶ近辺を出力目標値として制御する場合は、粗い制御しかできないということである。さらに低い目標出力、例えば数１００Ｖの目標出力を設定した場合には、１ビットの変化により１％以上の変化率となり、目標値に対して極めて粗い制御しか実行できないことになる。
【００４３】
このように、飛び飛びの値しか設定値として生成できない制御信号生成回路を用いた制御においては、高精度な出力制御が困難になるという問題がある。
【００４４】
このような問題に対応する構成を開示した従来技術として、例えば、特開平１０−９１２５８号がある。本特許公開公報には、所定の出力値に対し、ＰＷＭデューテイ値をＡ％とＢ％を切り替えて、分解能以下の値を擬似的に生成して、制御精度を向上させた構成が示されている。しかし、本構成では、高精度な制御を行なおうとした場合、２つのデューティの高速にかつ正確に切り替える必要があり、その制御のための付加回路が必要となったり、制御プログラムが複雑となるという問題がある。
【００４５】
また、特開２０００−５１１７５８号には、ＰＷＭデューテイ値をＡ％とＢ％を切り替えて、分解能以下の値を擬似的に生成して、制御精度を向上させるとともに、デューテイ値のＡ％とＢ％を連続的に切り替える切替手段を構成してそれぞれの出力の平均値を出力デューテイ値として制御を行なう構成が示されている。しかし、本構成においても、高精度な制御を行なおうとする場合には、２つのデューティの高速にかつ正確に切り替えるための付加回路が必要となったり、制御プログラムが複雑となるという問題がある。
【００４６】
【発明が解決しようとする課題】
本発明は、上述の従来技術の問題点に鑑みてなされたものであり、高圧電源において高精度な細かな制御幅での制御信号出力を可能として、出力目標値が低い場合であっても、高精度な制御を可能とした電源装置を提供することを目的とする。
【００４７】
従来の高圧電源における出力制御方法においては、上述したようにデューテイを設定するためのコントロール値がデジタル値のため、分解能に制約が発生する。例えば、デジタル制御において１０ビット値で制御すると、前述の例ではビットあたりの分解能は６．１Ｖ／ｂｉｔ、アナログ制御で４．９Ｖ／ｂｉｔとなり、特に小さい出力目標値の設定される画質関連部品における出力制御において、出力値が不安定になるという問題がある。
【００４８】
とくに、バイアス転写ロール（ＢＴＲ）や接触帯電器（ＢＣＲ）などのデバイスでの負荷は出力値の制御範囲が広いため、低パワー時の昇圧コントロール値が小さいところでの分解能の不足という問題が顕著となる。昇圧コントロール値の信号の分解能をアップさせると前述した問題は解決するが、制御手段のＣＰＵ側のパフォーマンスを上げなければならず、コストアップとなる。また制御手段のＣＰＵ側のパフォーマンスを上げたとしても昇圧コントロール値のＰＷＭ信号は、小さいＰＷＭデューテイ（例えば０．０１％）ではクロックの受け渡し部の応答デレイで波形がなまってしまい、小さいＰＷＭデューテイに適応した制御が困難となる。また、このような微少信号レベルでの制御信号は、ノイズレベルと同等になるおそれがあり、ノイズによる誤出力の問題も発生する。
【００４９】
本発明は、このような問題点に鑑みてなされたものであり、コストを上げることなく、低出力時の分解能を高出力時と同等の高分解能とし、高精度な制御を可能とした電源装置を提供することを目的とする。
【００５０】
【課題を解決するための手段】
本発明の第１の側面は、入力電力が供給される１次巻線と、電力が出力される２次巻線とを持つトランスと、前記トランスの２次側出力を検出する検出回路と、前記検出回路の検出値に基づく前記トランスの１次巻線側の制御により前記トランスの２次側出力制御を行なう出力制御回路とを有する電源装置であり、前記出力制御回路は、デジタルデータに基づいて設定されたデューテイ値を有するパルス幅変調信号（ＰＷＭ）を入力し、該入力パルス幅変調信号に基づいて第１基準電圧（Ｖｒｅｆ１）の変換処理を実行し、該変換処理により生成した変換電気信号に基づいて、前記トランスの１次巻線側の制御を実行するとともに、前記変換電気信号を、前記デューテイ値の設定可能数より多くの設定可能値を持つ電気信号として生成する制御回路を有することを特徴とする電源装置にある。
【００５１】
本構成により、出力制御信号として用いられるパルス幅変調信号（ＰＷＭ）に設定可能なデューテイ値の間隔に依存した制御のみならず、さらに微細な間隔での出力制御が可能となり、特に出力目標値が低出力に設定した場合の高精度な制御が可能となる。
【００５２】
さらに、本発明の電源装置の一実施態様において、前記出力制御回路は、前記第１基準電圧（Ｖｒｅｆ１）に基づく変換値としての第２基準電圧（Ｖｒｅｆ２）を生成する第１制御回路と、前記第２基準電圧（Ｖｒｅｆ２）に基づく変換値としての第３基準電圧（Ｖｒｅｆ３）を生成する第２制御回路とを有し、前記第３基準電圧（Ｖｒｅｆ３）を前記トランスの１次巻線側の制御を実行するための変換電気信号として適用する構成であることを特徴とする。
【００５３】
本構成により、電源に対する入力値としての第１基準電圧（Ｖｒｅｆ１）を変換して、より細かい設定を可能とした第３基準電圧（Ｖｒｅｆ３）をトランスの１次巻線側の制御を実行するための変換電気信号として適用可能となり、より高精度な出力制御が実現される。
【００５４】
さらに、本発明の電源装置の一実施態様において、前記第１制御回路は、前記第１基準電圧（Ｖｒｅｆ１）を、第１パルス幅変調信号（ＰＷＭ１）に基づく積分処理により第２基準電圧（Ｖｒｅｆ２）を生成する構成であり、前記第２制御回路は、前記第２基準電圧（Ｖｒｅｆ２）を、第２パルス幅変調信号（ＰＷＭ２）に基づく積分処理により第３基準電圧（Ｖｒｅｆ３）を生成する構成であることを特徴とする。
【００５５】
本構成により、複数のパルス幅変調信号を組み合わせることで、単一のパルス幅変調信号のみで生成可能な信号値以外の信号値の生成が可能となり、この生成手法により生成した第３基準電圧（Ｖｒｅｆ３）を出力制御用の電気信号として適用することで、高精度な出力制御が実現される。
【００５６】
さらに、本発明の電源装置の一実施態様において、前記第１パルス幅変調信号（ＰＷＭ１）は、前記トランスの２次側出力の目標値に基づいてデューテイ値を変更設定したパルス幅変調信号であり、前記トランスの２次側出力の目標値が高い場合は、相対的に高い第２基準電圧（Ｖｒｅｆ２）を生成するデューテイ値として設定し、前記トランスの２次側出力の目標値が低い場合は、相対的に低い第２基準電圧（Ｖｒｅｆ２）を生成するデューテイ値として設定したパルス幅変調信号であることを特徴とする。
【００５７】
本構成により、出力目標値が低い場合においても、制御幅を狭く設定した出力制御が可能となり、高精度な出力制御が実現される。
【００５８】
さらに、本発明の電源装置の一実施態様において、前記第２パルス幅変調信号（ＰＷＭ２）は、前記トランスの２次側出力の検出値に基づく前記検出回路からの入力値と、前記トランスの２次側出力の目標値に基づいて設定されたデューテイ値を持つパルス幅変調信号であることを特徴とする。
【００５９】
本構成により、検出値に基づくフィードバック制御をパルス幅変調信号に基づいて行なう場合においても、単一のパルス幅変調信号のみで生成可能な信号値以外の信号値の生成が可能となり、この生成手法により生成した第３基準電圧（Ｖｒｅｆ３）を出力制御用の電気信号として適用することで、高精度な出力制御が実現される。
【００６０】
さらに、本発明の電源装置の一実施態様において、前記第１パルス幅変調信号（ＰＷＭ１）は、前記第２パルス幅変調信号（ＰＷＭ２）に比較して高い周波数を持つパルス幅変調信号であり、前記出力制御回路は、前記第１パルス幅変調信号（ＰＷＭ１）と前記第２パルス幅変調信号（ＰＷＭ２）の合成信号として生成される第３パルス幅変調信号（ＰＷＭ３）に基づく前記第１基準電圧（Ｖｒｅｆ１）の積分値として前記第３基準電圧（Ｖｒｅｆ３）を生成する構成であることを特徴とする。
【００６１】
本構成により、高い周波数を持つパルス幅変調信号と低い周波数を持つパルス幅変調信号との合成により多様なデューテイを持つパルス幅変調信号を生成することが可能となり、設定された多様なデューテイを持つ第３のパルス幅変調信号（ＰＷＭ３）に基づいて、第１基準電圧（Ｖｒｅｆ１）の積分値として第３基準電圧（Ｖｒｅｆ３）を生成して、第３基準電圧（Ｖｒｅｆ３）を出力制御用の電気信号として適用することで、高精度な出力制御が実現される。
【００６２】
さらに、本発明の電源装置の一実施態様において、前記第１パルス幅変調信号（ＰＷＭ１）は、複数の異なるデューテイ値を設定可能なパルス幅変調信号であることを特徴とする。
【００６３】
本構成により、比較的高い周波数信号としての第１パルス幅変調信号（ＰＷＭ１）に対して設定可能な複数のデューテイから任意に選択したデューテイを持つ第１パルス幅変調信号（ＰＷＭ１）と第２パルス幅変調信号（ＰＷＭ２）とを組み合わせることで、さらに多くの種類のデューテイを持つ第３のパルス幅変調信号（ＰＷＭ３）の生成が可能となり、さらに高精度な出力制御が可能となる。
【００６４】
さらに、本発明の電源装置の一実施態様において、前記第１制御回路は、スイッチ手段を有し、該スイッチ手段の設定により、前記第１基準電圧（Ｖｒｅｆ１）に基づく変換値として異なる値を持つ第２基準電圧（Ｖｒｅｆ２）を生成する構成を有し、前記第２制御回路は、前記第２基準電圧（Ｖｒｅｆ２）を、第２パルス幅変調信号（ＰＷＭ２）に基づいて変換し、第３基準電圧（Ｖｒｅｆ３）を生成する構成であることを特徴とする。
【００６５】
本構成により、スイッチを持つ簡易な構成で、異なる値を持つ第２基準電圧（Ｖｒｅｆ２）を生成することが可能となり、回路構成を複雑にすることなく、高精度な出力制御を可能とした電源装置が実現される。
【００６６】
さらに、本発明の電源装置の一実施態様において、前記スイッチ手段は、前記トランスの２次側出力の目標値が高い場合は、相対的に高い第２基準電圧（Ｖｒｅｆ２）を生成する設定とし、前記トランスの２次側出力の目標値が低い場合は、相対的に低い第２基準電圧（Ｖｒｅｆ２）を生成する設定としたことを特徴とする。
【００６７】
本構成により、出力目標値が低い場合においても、制御幅を狭く設定した出力制御が可能となり、高精度な出力制御が実現される。
【００６８】
さらに、本発明の電源装置の一実施態様において、前記出力制御回路は、前記第１基準電圧（Ｖｒｅｆ１）に基づく変換値としての第３基準電圧（Ｖｒｅｆ３）を生成する第２制御回路と、前記第３基準電圧（Ｖｒｅｆ３）に基づき、流れる電流を調整する電流調整回路とを有し、前記第３基準電圧（Ｖｒｅｆ３）を前記トランスの１次巻線側の制御を実行するための変換電気信号として適用する構成であることを特徴とする。
【００６９】
本構成により、第３基準電圧に対して、さらに複数種類の制御が可能となり、さらに高精度な出力制御が実現される。
【００７０】
さらに、本発明の電源装置の一実施態様において、前記電流調整回路は、スイッチ手段を有し、該スイッチ手段の設定により、前記第３基準電圧（Ｖｒｅｆ３）に基づく異なる電流値を生成する構成を有することを特徴とする。
【００７１】
本構成により、スイッチを持つ簡易な構成で、複数種類の制御が可能となり、回路構成を複雑にすることなく、高精度な出力制御を可能とした電源装置が実現される。
【００７２】
さらに、本発明の電源装置の一実施態様において、前記出力制御回路は、アナログ制御を実行する出力制御回路であり、前記第１基準電圧（Ｖｒｅｆ１）に基づく変換値としての第２基準電圧（Ｖｒｅｆ２）を生成する第１制御回路と、前記第２基準電圧（Ｖｒｅｆ２）に基づく変換値としての第３基準電圧（Ｖｒｅｆ３）を生成する第２制御回路とを有し、前記第３基準電圧（Ｖｒｅｆ３）に基づく電気信号と、前記トランスの２次側出力の検出値に基づく電気信号との差分信号により、前記トランスの１次巻線側の制御を実行する構成を有することを特徴とする。
【００７３】
本構成により、アナログ型の出力制御回路においても、出力制御信号として用いられるパルス幅変調信号（ＰＷＭ）に設定可能なデューテイ値の間隔に依存した制御のみならず、さらに微細な間隔での出力制御が可能となり、特に出力目標値が低出力に設定した場合の高精度な制御が可能となる。
【００７４】
【発明の実施の形態】
以下、本発明の電源装置についての複数の実施例について、図面を参照しながら説明する。
【００７５】
（実施例１）
本発明の第１実施例の電源装置回路構成を図１に示す。図１に示すように、本実施例の電源装置は、高圧電源（ＨＶＰＳ）１２０と、高圧電源１２０からのモニタ値を入力して制御信号を出力する制御手段（ＭＣＵ）１１０とによって構成され、高圧電源（ＨＶＰＳ）１２０は、トランス１次側に設けられた出力制御回路１２１、トランス１２２、整流平滑回路１２３、出力検出回路１２４を有する。
【００７６】
出力検出回路１２４は、オペアンプ１７１を有し、オペアンプ１７１の反転入力は、自身の出力端に接続されており、オペアンプ１７１の非反転入力端は、検出側の一端が接地された抵抗１４６の他端と整流平滑回路１２３の負荷側出力に接続された抵抗１４４間に接続されている。また、オペアンプ１７１の出力は抵抗１４７を介して制御手段（ＭＣＵ）１１０に接続され、検出値（Ｍｏｎ）を出力する。検出出力値は、制御手段（ＭＣＵ）においてＡ／Ｄ変換され、デジタル値に基づいてＣＰＵ１１１がＰＷＭ信号：ＰＷＭ２を制御信号として高圧電源１２０側の出力制御回路１２１に出力する。なお、ＣＰＵ１１１が出力するＰＷＭ信号：ＰＷＭ１は、負荷に対する出力（Ｖｏｕｔ）に応じて予め設定されるデューテイ値を持つＰＷＭ信号であり、やはりデジタル値に基づいてＣＰＵ１１１が生成する。ＰＷＭ信号の設定の具体例については後述する。
【００７７】
整流平滑回路１２３は、トランス１２２の２次側（負荷側）に接続されたダイオード１７２、コンデンサ１７３を備えており、トランス１２２によって昇圧された交番電流をダイオード１７２およびコンデンサ１７３の組み合わせにより整流し平滑し、抵抗１４５を介して出力（Ｖｏｕｔ）を負荷側に提供する。
【００７８】
出力制御回路１２１は、従来のスイッチング回路とは異なり、より高精度にトランスの２次側出力の出力値制御を可能とした構成を持つ。以下、出力制御回路１２１の構成および動作について詳細に説明する。
【００７９】
出力制御回路１２１に対して、第１基準電圧（Ｖｒｅｆ１）が所定電圧（例えば５Ｖ）供給源としての低圧電源から供給される。出力制御回路１２１に入力される第１基準電圧（例えば５Ｖ）は、制御手段１１０のＣＰＵ１１１から出力される第１のＰＷＭ信号（ＰＷＭ１）によって制御されるトランジスタＱ１，１５１を含む第１制御回路１８１の動作に従って、後段の抵抗１３４、コンデンサ１６１からなる積分回路部の抵抗１３４とコンデンサ１６１間の電位が設定される。すなわち、第１基準電圧（Ｖｒｅｆ１）に対して、制御手段１１０のＣＰＵ１１１から出力される第１のＰＷＭ信号（ＰＷＭ１）に基づく積分処理を実行して新たな電位値を生成する。この調整電位を第２基準電圧（Ｖｒｅｆ２）とする。
【００８０】
第１制御回路１８１は、トランジスタＱ１，１５１を含み、トランジスタＱ１，１５１のコレクタは第１基準電圧（Ｖｒｅｆ１）の入力部から抵抗１３１を介した回路部に接続され、エミッタは接地されている。ベースは抵抗１３２に接続されるとともに、一方が接地された抵抗１３３の他端に接続され、抵抗１３２の他端は、反転回路１９１を介して制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第１のＰＷＭ信号（ＰＷＭ１）の入力部として構成されている。
【００８１】
第１のＰＷＭ信号（ＰＷＭ１）がローレベルであるときに、反転回路１９１によりハイレベルになる。その結果、トランジスタＱ１，１５１がオンとなり、第１のＰＷＭ信号（ＰＷＭ１）がハイレベルであるときに反転回路１９１により、ローレベルとなる。その結果、トランジスタＱ１，１５１がオフとされる。従って、トランジスタＱ１，１５１は第１のＰＷＭ信号（ＰＷＭ１）のデューティに応じた期間でオン／オフの状態を交互に繰り返す。この第１のＰＷＭ信号（ＰＷＭ１）のデューティに応じて第２基準電圧の値が設定される。
【００８２】
例えば第１基準電圧（Ｖｒｅｆ１）＝５Ｖとして、第１制御回路１８１に入力する第１のＰＷＭ信号（ＰＷＭ１）のデューテイを２５％とすると、第２基準電圧（Ｖｒｅｆ２）は５Ｖ×０．２５＝１．２５Ｖとして設定される。このように、第１制御回路１８１に入力する第１のＰＷＭ信号（ＰＷＭ１）のデューテイを変更することにより、第２基準電圧（Ｖｒｅｆ２）は、第１基準電圧（Ｖｒｅｆ１）の０〜１００％の間で設定可能となり、第１基準電圧（Ｖｒｅｆ１）＝５Ｖとした場合、第２基準電圧（Ｖｒｅｆ２）は、０〜５Ｖの間で設定可能となる。例えば１０ビット制御によるデューティ値設定の場合、０〜５Ｖの間で２^１０＝１０２４種類の第２基準電圧（Ｖｒｅｆ２）値の設定が可能となる。
【００８３】
ここで、第１のＰＷＭ信号（ＰＷＭ１）のデューテイは、例えば、負荷に対する出力目標値が高い場合、例えば出力目標値＝２ｋＶ以上の場合は、デューティを高く設定し、第２基準電圧（Ｖｒｅｆ２）を高めに設定する。一方、負荷に対する出力目標値が低い場合は、例えば出力目標値＝２ｋＶ未満の場合は、デューティを低く設定し、第２基準電圧（Ｖｒｅｆ２）を低めに設定するといった処理を行なう。これらの具体例については、後述する。なお、第１のＰＷＭ信号（ＰＷＭ１）のデューテイは、出力目標値に基づいて予め設定される値であり、出力検出回路１２４から制御手段１１０に入力されるモニタ値（Ｍｏｎ）に従って逐次更新される値ではない。
【００８４】
一方、制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）は、出力検出回路１２４から制御手段１１０に入力されるモニタ値（Ｍｏｎ）のＡ／Ｄ変換結果とプログラムでの設定値（出力目標値に相当）とを比較し、デューテイ（Ｄｕｔｙ）値をコントロールしたＰＷＭ信号として第２制御回路１８２に出力される。
【００８５】
第２制御回路１８２は、トランジスタＱ２，１５２を含み、トランジスタＱ２，１５２のコレクタは第２基準電圧（Ｖｒｅｆ２）の設定部から抵抗１３５を介した回路部に接続され、エミッタは接地されている。ベースは抵抗１３７に接続されるとともに、一方が接地された抵抗１３８の他端に接続され、抵抗１３７の他端は反転回路１９２を介して制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）の入力部として構成されている。
【００８６】
制御手段１１０のＣＰＵ１１１から出力される第２のＰＷＭ信号（ＰＷＭ２）によって制御されるトランジスタＱ２，１５２を含む第２制御回路１８２の動作に従って、後段の積分回路部の抵抗１３６、コンデンサ１６２間の電位が設定される。すなわち、第２基準電圧（Ｖｒｅｆ２）に対して、制御手段１１０のＣＰＵ１１１から出力される第２のＰＷＭ信号（ＰＷＭ２）に基づく積分処理を実行して新たな電位値を生成する。この調整電位を第３基準電圧（Ｖｒｅｆ３）とする。
【００８７】
例えば第２基準電圧（Ｖｒｅｆ２）＝１．２５Ｖとし、第２制御回路１８２に入力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイを５０％とすると、第３基準電圧（Ｖｒｅｆ３）は１．２５Ｖ×０．５＝０．６２５Ｖとして設定される。
【００８８】
第２制御回路１８２に入力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイを変更することにより、第３基準電圧（Ｖｒｅｆ３）は、第２基準電圧（Ｖｒｅｆ２）の０〜１００％の間で設定可能となり、第２基準電圧（Ｖｒｅｆ２）＝１．２５Ｖとした場合、第３基準電圧（Ｖｒｅｆ３）は、０〜１．２５Ｖの間で設定可能となる。例えば１０ビット制御によるデューティ値設定の場合、０〜１．２５Ｖの間で２^１０＝１０２４種類の第３基準電圧（Ｖｒｅｆ３）値の設定が可能となる。
【００８９】
このように、第３基準電圧（Ｖｒｅｆ３）は、第２基準電圧（Ｖｒｅｆ２）を低く設定すれば、その低設定の第２基準電圧（Ｖｒｅｆ２）をＭＡＸ値としてＭＡＸ〜０の範囲で、所定のビット値によって設定される種類（例えば１０２４種類）の第３基準電圧（Ｖｒｅｆ３）値を設定することが可能となる。
【００９０】
例えば第２基準電圧（Ｖｒｅｆ２）を５Ｖとしたときは、第３基準電圧（Ｖｒｅｆ３）の値は０〜５Ｖの範囲で１０２４種類、例えば第２基準電圧（Ｖｒｅｆ２）を１Ｖとしたときは、第３基準電圧（Ｖｒｅｆ３）の値は０〜１Ｖの範囲で１０２４種類を設定することが可能となる。従って、第２基準電圧（Ｖｒｅｆ２）を低く設定して、第２のＰＷＭ信号（ＰＷＭ２）のデューティ調整を行なうことで、第３基準電圧（Ｖｒｅｆ３）値を、より小さな変化幅で制御することが可能となる。この具体例については、後述する。
【００９１】
第３基準電圧（Ｖｒｅｆ３）は、抵抗１３９を介してトランスの補助保持巻線に接続される。
【００９２】
第３制御回路１８４のトランジスタＱ４，１５４のベースは、トランスの補助巻線１９３に接続されている。トランジスタＱ４，１５４のコレクタは、トランスの一次巻線に接続され、エミッタは接地されている。
【００９３】
第３基準電圧（Ｖｒｅｆ３）の電位を上げ下げすることにより、第３制御回路１８４のトランジスタＱ４，１５４のベース電流量が制御され、その結果として、トランジスタＱ４，１５４のコレクタ、エミッタ間の電流値が制御され、この制御によりトランス１２２の１次側の電圧が制御され、最終的にトランス１２２の２次側の電圧が制御される。
【００９４】
すなわち、トランス１２２の２次側の出力制御は、以下のように実行されることになる。
【００９５】
ＰＷＭ２のデューテイ（Ｄｕｔｙ）値が大→第３基準電圧（Ｖｒｅｆ３）が大→第３制御回路１８４のトランジスタＱ４，１５４のベース電流が大→トランス１次側電流量が大→トランス２次側出力が大となる。
【００９６】
このように、制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイ（Ｄｕｔｙ）値を大きくすることにより、トランス１２２の２次側出力を大きくすることができる。
【００９７】
また、逆にＰＷＭ２のデューテイ（Ｄｕｔｙ）値が小→第３基準電圧（Ｖｒｅｆ３）が小→第３制御回路１８４のトランジスタＱ４，１５４のベース電流量が小→トランス１次側電流量が小→トランス２次側出力が小となる。
【００９８】
このように、制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイ（Ｄｕｔｙ）値を小さくすることにより、トランス１２２の２次側出力を小さくすることができる。
【００９９】
ここで、第１のＰＷＭ信号（ＰＷＭ１）を２５％として設定し、第２のＰＷＭ信号（ＰＷＭ２）を出力検出回路１２４から制御手段１１０に入力されるモニタ値（Ｍｏｎ）のＡ／Ｄ変換結果とプログラムでの設定値（出力目標値に相当）とを比較し、デューテイ（Ｄｕｔｙ）値をコントロールしたＰＷＭ信号として設定し、デューティ値を制御するデジタル信号を１０ビット信号とした場合の１ビット当たりのトランス１２２の２次側出力値の制御幅について説明する。
【０１００】
第２のＰＷＭ信号（ＰＷＭ２）は反転回路１９２を介し、第２制御回路１８２のトランジスタＱ２，１５２のベースに出力される。このベース入力値は、出力検出回路１２４からの出力モニタ値と出力目標値に基づいて設定されたデューテイを持つＰＷＭ信号である。例えば、１０ビット制御の場合は、２^１０＝１０２４通りの異なるデューテイ値のいずれかに設定されたＰＷＭ信号となる。
【０１０１】
この２^１０＝１０２４通りの異なるデューテイ値により、第２基準電圧（Ｖｒｅｆ２）から第３基準電圧（Ｖｒｅｆ３）の電位値が決定される。第２基準電圧（Ｖｒｅｆ２）は、前述したように、第１基準電圧（Ｖｒｅｆ１）＝５Ｖとしたとき、第１制御回路１８１に入力する第１のＰＷＭ信号（ＰＷＭ１）のデューテイを２５％とすると、第２基準電圧（Ｖｒｅｆ２）は５Ｖ×０．２５＝１．２５Ｖとして設定される。
【０１０２】
この第２基準電圧（Ｖｒｅｆ２）＝１．２５Ｖの値について、２^１０＝１０２４通りの異なるデューテイ値が設定された第２のＰＷＭ信号（ＰＷＭ２）により、第２制御回路１８２のトランジスタＱ２，１５２のオン／オフ制御がなされ、そのデューテイ値に基づいて、０〜１．２５Ｖの第３基準電圧（Ｖｒｅｆ３）が生成されることになる。
【０１０３】
例えば、トランス１２２側の目標出力を１．２５ｋＶとして設定し、第２のＰＷＭ信号（ＰＷＭ２）のデューティ値＝８０％を第３基準電圧（Ｖｒｅｆ３）＝１．２５Ｖに相当させ、デューティ値＝０を第３基準電圧（Ｖｒｅｆ３）＝０Ｖに相当させた制御を行なえば、トランスの補助巻線１９３を介し、第３制御回路１８４のトランジスタＱ４，１５４のベースに印加される第３基準電圧（Ｖｒｅｆ３）の値は、０〜１．２５Ｖの範囲で、０．８×１０２４≒８２０通りの電位値に制御可能となり、その結果として、トランス１２２側の出力値も０〜１．２５ｋＶの範囲で、８２０通りに制御可能となる。すなわち１ビットあたり１．２５ｋＶ／８２０＝１．５２Ｖとなる。
【０１０４】
これは、出力値１．２５ｋＶに対して１ビット当たりの変化率として算出すると、
１．５２／１２５０≒０．００１２
≒０．１２％となる。
【０１０５】
図２を参照して、本実施例を適用して１０ビット値信号により第２のＰＷＭ信号（ＰＷＭ２）のデューティ値を設定した場合の効果について説明する。
【０１０６】
図２（ａ）は、従来のＰＷＭ信号値に基づいて直接スイッチング回路を制御してトランスの１次側の制御を行なった場合の例である。左端から、「ＰＷＭ信号デューテイ値」、「高圧出力値」、「１ビット当たりの出力変化」、「１ビット当たりの出力変化率」を示している。
【０１０７】
デューテイ値０〜８０％の範囲で高圧出力を０〜５ｋＶの間で制御した場合、デューテイ値：０で高圧出力＝０Ｖ、デューテイ値：８０％で高圧出力＝５ｋＶであるので、１ビットあたりの出力変化値は、（５ｋＶ／８０％）／１０２３≒６．１Ｖ／ｂｉｔとなる。
【０１０８】
高圧出力値に対する変化率は、右端のエントリに示すように、ＰＷＭデューテイ＝８０％，出力＝５ｋＶのとき、変化率＝０．１２％／ｂｉｔ、ＰＷＭデューテイ＝６４％，出力＝４ｋＶのとき、変化率＝０．１５％／ｂｉｔ、ＰＷＭデューテイ＝４８％，出力＝３ｋＶのとき、変化率＝０．２０％／ｂｉｔ、ＰＷＭデューテイ＝３２％，出力＝２ｋＶのとき、変化率＝０．３１％／ｂｉｔ、ＰＷＭデューテイ＝１６％，出力＝１ｋＶのとき、変化率＝０．６１％／ｂｉｔとなる。このように、デューテイ値が低下し、高圧出力値が低下するに従って、１ビット当たりの変化による高圧出力の変化率が高まることになる。
【０１０９】
一方、図２（ｂ）は、上述した本発明の実施例１の構成を適用して制御を行なった場合の例である。高圧出力値が１．５〜５ｋＶでは、ＰＷＭ１信号のデューテイを高デューテイとして、第２基準電圧（Ｖｒｅｆ２）＝５Ｖに設定し、高圧出力値が１．５ｋＶ以下では、ＰＷＭ１信号のデューテイを低デューテイとして、第２基準電圧（Ｖｒｅｆ２）＝１．５Ｖに設定して、ＰＷＭ２信号のデューティを変化させて、高圧出力値の制御を実行した。
【０１１０】
高圧出力値に対する変化率は、右端のエントリに示すように、ＰＷＭ２デューテイ＝８０％，出力＝５ｋＶのとき、変化率＝０．１２％／ｂｉｔ、ＰＷＭ２デューテイ＝６４％，出力＝４ｋＶのとき、変化率＝０．１５％／ｂｉｔ、ＰＷＭ２デューテイ＝４８％，出力＝３ｋＶのとき、変化率＝０．２０％／ｂｉｔ、ＰＷＭ２デューテイ＝３２％，出力＝２ｋＶのとき、変化率＝０．３１％／ｂｉｔとなり、ここまでは、上述の（ａ）と同様である。
【０１１１】
以下、高圧出力値＝１．５ｋＶ以下では、ＰＷＭ１信号のデューテイを低下させて、第２基準電圧（Ｖｒｅｆ２）＝１．５Ｖに設定して制御を行なった。この場合、ＰＷＭ２デューテイ＝９６％，出力＝１．５ｋＶのとき、変化率＝０．１０％／ｂｉｔ、ＰＷＭ２デューテイ＝６４％，出力＝１．０ｋＶのとき、変化率＝０．１５％／ｂｉｔとなる。このように、比較的低い値の高圧出力を設定した場合であっても、第２基準電圧（Ｖｒｅｆ２）を低く設定して制御を実行することにより、１ビット当たりの出力変化率を低下させることが可能となり、高精度な制御が可能となる。
【０１１２】
（実施例２）
次に、本発明の第２実施例の電源装置回路構成および処理について、図３を参照して説明する。なお、図３において、先に説明した実施例１に対応する図１に示すと同様の構成部品については、同一番号を付してある。図３に示すように、第２実施例の電源装置は、高圧電源（ＨＶＰＳ）１２０と、高圧電源１２０からのモニタ値を入力して制御信号を出力する制御手段（ＭＣＵ）１１０とによって構成され、高圧電源（ＨＶＰＳ）１２０は、トランス１次側に設けられた出力制御回路２０１、トランス１２２、整流平滑回路１２３、出力検出回路１２４を有する。
【０１１３】
出力検出回路１２４は、オペアンプ１７１を有し、オペアンプ１７１の反転入力は、自身の出力端に接続されており、オペアンプ１７１の非反転入力端は、検出側の一端が接地された抵抗１４６の他端と整流平滑回路１２３の負荷側出力に接続された抵抗１４４間に接続されている。また、オペアンプ１７１の出力は抵抗１４７を介して制御手段（ＭＣＵ）１１０に接続され、検出値（Ｍｏｎ）を出力する。出力値は、制御手段（ＭＣＵ）においてＡ／Ｄ変換され、デジタル値に基づいてＣＰＵ１１１がＰＷＭ信号ＰＷＭ２を制御信号として高圧電源１２０側の出力制御回路２０１に出力する。
【０１１４】
整流平滑回路１２３は、トランス１２２の２次側（負荷側）に接続されたダイオード１７２、コンデンサ１７３を備えており、トランス１２２によって昇圧された交番電流をダイオード１７２およびコンデンサ１７３の組み合わせにより整流し平滑し、抵抗１４５を介して出力（Ｖｏｕｔ）を負荷側に提供する。
【０１１５】
出力制御回路２０１は、従来のスイッチング回路とは異なり、より高精度にトランスの２次側出力の出力値制御を可能とした構成を持つ。以下、出力制御回路２０１の構成および動作について詳細に説明する。
【０１１６】
第２実施例における出力制御回路２０１と、前述の実施例１の出力制御回路１２１とは、第１制御回路２１０の構成が異なる。他の第２、３制御回路の構成は実施例１と同様の構成である。
【０１１７】
出力制御回路２０１に対して、第１基準電圧（Ｖｒｅｆ１）が所定電圧（例えば５Ｖ）供給源としての低圧電源から供給される。出力制御回路２０１に入力される第１基準電圧（例えば５Ｖ）は、制御手段１１０のＣＰＵ１１１から出力される選択（Ｓｅｌｅｃｔ）信号によって操作されるスイッチ２１１を含む第１制御回路２１０の動作に従って、後段の抵抗１３５前段の電位が設定される。この調整電位を第２基準電圧（Ｖｒｅｆ２）とする。
【０１１８】
第１制御回路２１０は、スイッチ２１１を含み、スイッチ２１１は、制御手段１１０のＣＰＵ１１１から出力される選択（Ｓｅｌｅｃｔ）信号によって制御される。
【０１１９】
スイッチ２１１が（ａ）側に接続された場合は、制御手段１１０のＣＰＵ１１１から出力される第１基準電圧（Ｖｒｅｆ１）が直接、抵抗１３５の前段に出力され、これが、第２基準電圧（Ｖｒｅｆ２）となる。また、スイッチ２１１が（ｂ）側に接続された場合は、基準電圧（Ｖｒｅｆ１）レベルと接地レベル間に直列接続された抵抗２１２，２１３の間の電圧値が、抵抗１３５の前段に出力され、これが、第２基準電圧（Ｖｒｅｆ２）となる。
【０１２０】
従って、スイッチ２１１が（ａ）側に接続された場合は、第２基準電圧（Ｖｒｅｆ２）＝第１基準電圧（Ｖｒｅｆ１）として設定され、スイッチ２１１が（ｂ）側に接続された場合は、第２基準電圧（Ｖｒｅｆ２）は、抵抗２１２，２１３の抵抗値に応じた値として設定される。例えば抵抗２１２，２１３が同じ抵抗値を持つ場合は、第２基準電圧（Ｖｒｅｆ２）＝（第１基準電圧（Ｖｒｅｆ１））×０．５として設定される。
【０１２１】
例えば第１基準電圧（Ｖｒｅｆ１）＝５Ｖとした場合、スイッチ２１１が（ａ）側に接続された場合は、第２基準電圧（Ｖｒｅｆ２）＝５Ｖとして設定され、スイッチ２１１が（ｂ）側に接続された場合は、第２基準電圧（Ｖｒｅｆ２）は、抵抗２１２，２１３の抵抗値に応じた値として設定されることになり、例えば抵抗２１２，２１３が同じ抵抗値を持つ場合は、第２基準電圧（Ｖｒｅｆ２）＝２．５Ｖとして設定される。抵抗２１２，２１３が３：１の抵抗値比率を持つ場合は、第２基準電圧（Ｖｒｅｆ２）＝１．２５Ｖとして設定される。
【０１２２】
ここで、スイッチ２１１は、例えば、負荷に対する出力目標値が高い場合、例えば出力目標値＝２ｋＶ以上の場合は、（ａ）側に接続し、第２基準電圧（Ｖｒｅｆ２）を第１基準電圧（Ｖｒｅｆ１）と等しく設定する。一方、負荷に対する出力目標値が低い場合は、例えば出力目標値＝２ｋＶ未満の場合は、スイッチ２１１を（ｂ）側に接続し、第２基準電圧（Ｖｒｅｆ２）を、第１基準電圧（Ｖｒｅｆ１）より低下させた値として設定するといった処理を行なう。第２〜第３制御回路の構成、動作は、先に図１を参照して説明した実施例１と同様である。
【０１２３】
この実施例２においても、第２制御回路１８２に入力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイを変更することにより、第３基準電圧（Ｖｒｅｆ３）は、第２基準電圧（Ｖｒｅｆ２）の０〜１００％の間で設定可能となり、第２基準電圧（Ｖｒｅｆ２）＝１．２５Ｖとした場合、第３基準電圧（Ｖｒｅｆ３）は、０〜１．２５Ｖの間で設定可能となる。例えば１０ビット制御によるデューティ値設定の場合、０〜１．２５Ｖの間で２^１０＝１０２４種類の第３基準電圧（Ｖｒｅｆ３）値の設定が可能となる。
【０１２４】
このように、第３基準電圧（Ｖｒｅｆ３）は、第２基準電圧（Ｖｒｅｆ２）を低く設定すれば、その低設定の第２基準電圧（Ｖｒｅｆ２）をＭＡＸ値としてＭＡＸ〜０の範囲で、所定のビット値によって設定される種類（例えば１０２４種類）の第３基準電圧（Ｖｒｅｆ３）値を設定することが可能となる。
【０１２５】
例えば第２基準電圧（Ｖｒｅｆ２）を５Ｖとしたときは、第３基準電圧（Ｖｒｅｆ３）値は０〜５Ｖの範囲で１０２４種類、例えば第２基準電圧（Ｖｒｅｆ２）を１Ｖとしたときは、第３基準電圧（Ｖｒｅｆ３）値は０〜１Ｖの範囲で１０２４種類を設定することが可能となる。従って、第２基準電圧（Ｖｒｅｆ２）を低く設定して、第２のＰＷＭ信号（ＰＷＭ２）のデューティ調整を行なうことで、第３基準電圧（Ｖｒｅｆ３）の値を、より小さな変化幅で制御することが可能となる。
【０１２６】
第２のＰＷＭ信号（ＰＷＭ２）を出力検出回路１２４から制御手段１１０に入力されるモニタ値（Ｍｏｎ）のＡ／Ｄ変換結果とプログラムでの設定値（出力目標値に相当）とを比較し、デューテイ（Ｄｕｔｙ）値をコントロールしたＰＷＭ信号として設定し、デューティ値を制御するデジタル信号を１０ビット信号とした場合の１ビット当たりのトランス１２２の２次側出力値の制御幅について説明する。
【０１２７】
第２のＰＷＭ信号（ＰＷＭ２）は反転回路１９２を介し、第２制御回路１８２のトランジスタＱ２，１５２のベースに出力される。このベース入力値は、出力検出回路１２４からの出力モニタ値と出力目標値に基づいて設定されたデューテイを持つＰＷＭ信号である。例えば、１０ビット制御の場合は、２^１０＝１０２４通りの異なるデューテイ値のいずれかに設定されたＰＷＭ信号となる。
【０１２８】
この２^１０＝１０２４通りの異なるデューテイ値により、第２基準電圧（Ｖｒｅｆ２）から第３基準電圧（Ｖｒｅｆ３）の電位値が決定される。第２基準電圧（Ｖｒｅｆ２）は、前述したように、第１基準電圧（Ｖｒｅｆ１）＝５Ｖとしたとき、第１制御回路２１０に入力する選択信号（Ｓｅｌｅｃｔ）を（ｂ）側に設定すると、第２基準電圧（Ｖｒｅｆ２）は、抵抗２１２，２１３に応じて低下した電位値に設定される。例えば抵抗２１２，２１３の抵抗値比率を３：１とすると、５Ｖ×０．２５＝１．２５Ｖとして設定される。
【０１２９】
この第２基準電圧（Ｖｒｅｆ２）＝１．２５Ｖの値について、２^１０＝１０２４通りの異なるデューテイ値が設定された第２のＰＷＭ信号（ＰＷＭ２）により、第２制御回路１８２のトランジスタＱ２，１５２のオン／オフ制御がなされ、そのデューテイ値に基づいて、０〜１．２５Ｖの第３基準電圧（Ｖｒｅｆ３）が生成されることになる。
【０１３０】
例えば、トランス１２２側の目標出力を１．２５ｋＶとして設定し、第２のＰＷＭ信号（ＰＷＭ２）のデューティ値＝８０％を第３基準電圧（Ｖｒｅｆ３）＝１．２５Ｖに相当させ、デューティ値＝０を第３基準電圧（Ｖｒｅｆ３）＝０Ｖに相当させた制御を行なえば、トランスの補助巻線１９３を介し、第３制御回路１８４のトランジスタＱ４，１５４のベースに印加される第３基準電圧（Ｖｒｅｆ３）の値は、０〜１．２５Ｖの範囲で、０．８×１０２４≒８２０通りの電位値に制御可能となり、その結果として、トランス１２２側の出力値も０〜１．２５ｋＶの範囲で、８２０通りに制御可能となる。すなわち１ビットあたり１．２５ｋＶ／８２０＝１．５２Ｖとなる。
【０１３１】
これは、出力値１．２５ｋＶに対して１ビット当たりの変化率として算出すると、
１．５２／１２５０≒０．００１２
≒０．１２％となる。
【０１３２】
図４を参照して、本実施例を適用して１０ビット値信号により第２のＰＷＭ信号（ＰＷＭ２）のデューティ値を設定した場合の効果について説明する。
【０１３３】
図４（ａ）は、従来のＰＷＭ信号値に基づいて直接スイッチング回路を制御してトランスの１次側の制御を行なった場合の例であり、実施例１において説明した図２（ａ）同様であり、左端から、「ＰＷＭ信号デューテイ値」、「高圧出力値」、「１ビット当たりの出力変化」、「１ビット当たりの出力変化率」を示している。
【０１３４】
デューテイ値０〜８０％の範囲で高圧出力を０〜５ｋＶの間で制御した場合、デューテイ値：０で高圧出力＝０Ｖ、デューテイ値：８０％で高圧出力＝５ｋＶであるので、１ビットあたりの出力変化値は、（５ｋＶ／８０％）／１０２３≒６．１Ｖ／ｂｉｔとなる。デューテイ値が低下し、高圧出力値が低下するに従って、１ビット当たりの変化による高圧出力の変化率が高まってしまうという問題がある。
【０１３５】
一方、図４（ｂ）は、上述した本発明の実施例２の構成を適用して制御を行なった場合の例である。高圧出力値が１．５〜５ｋＶでは、スイッチ２１１を（ａ）側として、第２基準電圧（Ｖｒｅｆ２）＝第１基準電圧（Ｖｒｅｆ１）、すなわち５Ｖに設定し、高圧出力値が１．５ｋＶ以下では、スイッチ２１１を（ｂ）側として、第２基準電圧（Ｖｒｅｆ２）＝１．５Ｖに設定して、ＰＷＭ２信号のデューティを変化させて、高圧出力値の制御を実行した。
【０１３６】
高圧出力値に対する変化率は、右端のエントリに示すように、ＰＷＭ２デューテイ＝８０％，出力＝５ｋＶのとき、変化率＝０．１２％／ｂｉｔ、ＰＷＭ２デューテイ＝６４％，出力＝４ｋＶのとき、変化率＝０．１５％／ｂｉｔ、ＰＷＭ２デューテイ＝４８％，出力＝３ｋＶのとき、変化率＝０．２０％／ｂｉｔ、ＰＷＭ２デューテイ＝３２％，出力＝２ｋＶのとき、変化率＝０．３１％／ｂｉｔとなり、ここまでは、（ａ）改善前と同様である。
【０１３７】
以下、高圧出力値＝１．５ｋＶ以下では、第２基準電圧（Ｖｒｅｆ２）＝１．５Ｖに設定して制御を行なった。この場合、ＰＷＭ２デューテイ＝９６％，出力＝１．５ｋＶのとき、変化率＝０．１０％／ｂｉｔ、ＰＷＭ２デューテイ＝６４％，出力＝１．０ｋＶのとき、変化率＝０．１５％／ｂｉｔとなる。このように、比較的低い値の高圧出力を設定した場合であっても、第２基準電圧（Ｖｒｅｆ２）を低く設定して制御を実行することにより、１ビット当たりの出力変化率を低下させることが可能となり、高精度な制御が可能となる。
【０１３８】
なお、上述した実施例では、スイッチ２１１を（ａ），（ｂ）２つのポイント間で切り替えて２種類の第２基準電圧（Ｖｒｅｆ２）を設定する構成を説明したが、さらに、第１制御回路２１０の抵抗２１２，２１３以外の抵抗を設ける等により、３以上の異なる第２基準電圧（Ｖｒｅｆ２）を設定する構成としてもよい。本構成により、さらに高精度な調整を実現することができる。
【０１３９】
（実施例３）
次に、本発明の第３実施例の電源装置回路構成および処理について、図５を参照して説明する。なお、図５において、先に説明した実施例１に対応する図１に示すと同様の構成部品については、同一番号を付してある。図５に示すように、第３実施例の電源装置は、高圧電源（ＨＶＰＳ）１２０と、高圧電源１２０からのモニタ値を入力して制御信号を出力する制御手段（ＭＣＵ）１１０とによって構成され、高圧電源（ＨＶＰＳ）１２０は、トランス１次側に設けられた出力制御回路３０１、トランス１２２、整流平滑回路１２３、出力検出回路１２４を有する。
【０１４０】
出力検出回路１２４は、オペアンプ１７１を有し、オペアンプ１７１の反転入力は、自身の出力端に接続されており、オペアンプ１７１の非反転入力端は、検出側の一端が接地された抵抗１４６の他端と整流平滑回路１２３の負荷側出力に接続された抵抗１４４間に接続されている。また、オペアンプ１７１の出力は抵抗１４７を介して制御手段（ＭＣＵ）１１０に接続され、検出値（Ｍｏｎ）を出力する。出力値は、制御手段（ＭＣＵ）においてＡ／Ｄ変換され、デジタル値に基づいてＣＰＵ１１１がＰＷＭ信号：ＰＷＭ２を制御信号として高圧電源１２０側の出力制御回路３０１に出力する。
【０１４１】
整流平滑回路１２３は、トランス１２２の２次側（負荷側）に接続されたダイオード１７２、コンデンサ１７３を備えており、トランス１２２によって昇圧された交番電流をダイオード１７２およびコンデンサ１７３の組み合わせにより整流し平滑し、抵抗１４５を介して出力（Ｖｏｕｔ）を負荷側に提供する。
【０１４２】
出力制御回路３０１は、従来のスイッチング回路とは異なり、より高精度にトランスの２次側出力の出力値制御を可能とした構成を持つ。以下、出力制御回路３０１の構成および動作について詳細に説明する。
【０１４３】
第３実施例における出力制御回路３０１と、前述の実施例１の出力制御回路１２１との差異の第１点は、第１制御回路を削除して、第１基準電圧（Ｖｒｅｆ１）から第２基準電圧（Ｖｒｅｆ２）への変換処理を行なわない構成とした点である。第１基準電圧（Ｖｒｅｆ１）を出力検出回路１２４からのモニタ（Ｍｏｎ）値と出力目標値に応じてデューテイが設定されるＰＷＭ信号（ＰＷＭ２）によってスイッチング動作を行なう第２制御回路１８２の動作により、直接、第３基準電圧（Ｖｒｅｆ３）を生成する。
【０１４４】
さらに、前述の実施例１の出力制御回路１２１との差異の第２点は、第３基準電圧（Ｖｒｅｆ３）の生成ポイントと、トランスの補助巻線１９３との間に抵抗３２２，抵抗３２３を並列に接続し、さらに、抵抗３２２側に制御手段１１０のＣＰＵ１１１から出力される選択（Ｓｅｌｅｃｔ）信号によって操作されるスイッチ３２１から構成される電流調整回路３２０を設けた点である。電流調整回路３２０はスイッチ３２１のオン／オフにより、電流調整回路３２０に流れる電流の調整を行ない、トランジスタＱ４，１５４のベースに供給する。以下、第３実施例の出力制御回路の動作について説明する。
【０１４５】
出力制御回路３０１に対して、第１基準電圧（Ｖｒｅｆ１）が所定電圧（例えば５Ｖ）供給源としての低圧電源から供給される。一方、制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）は、出力検出回路１２４から制御手段１１０に入力されるモニタ値（Ｍｏｎ）のＡ／Ｄ変換結果とプログラムでの設定値（出力目標値に相当）とを比較し、デューテイ（Ｄｕｔｙ）値をコントロールしたＰＷＭ信号として第２制御回路１８２に出力される。
【０１４６】
第２制御回路１８２は、トランジスタＱ２，１５２を含み、トランジスタＱ２，１５２のコレクタは第１基準電圧（Ｖｒｅｆ１）の設定部から抵抗１３５を介した回路部に接続され、エミッタは接地されている。ベースは抵抗１３７に接続されるとともに、一方が接地された抵抗１３８の他端に接続され、抵抗１３７の他端は、反転回路１９２を介して制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）の入力部として構成されている。
【０１４７】
制御手段１１０のＣＰＵ１１１から出力される第２のＰＷＭ信号（ＰＷＭ２）によって制御されるトランジスタＱ２，１５２を含む第２制御回路１８２の動作に従って、後段の積分回路部の抵抗１３６、コンデンサ１６２間の電位が設定される。すなわち、第１基準電圧（Ｖｒｅｆ１）に対して、制御手段１１０のＣＰＵ１１１から出力される第２のＰＷＭ信号（ＰＷＭ２）に基づく積分処理を実行して第３基準電圧（Ｖｒｅｆ３）を生成する。
【０１４８】
例えば第１基準電圧（Ｖｒｅｆ１）＝５Ｖとし、第２制御回路１８２に入力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイを８０％とすると、第３基準電圧（Ｖｒｅｆ３）は５Ｖ×０．８＝４．０Ｖとして設定される。
【０１４９】
第２制御回路１８２に入力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイを変更することにより、第３基準電圧（Ｖｒｅｆ３）は、第１基準電圧（Ｖｒｅｆ１）の０〜１００％の間で設定可能となり、第１基準電圧（Ｖｒｅｆ１）＝５Ｖとした場合、第３基準電圧（Ｖｒｅｆ３）は、０〜５Ｖの間で設定可能となる。例えば１０ビット制御によるデューティ値設定の場合、０〜５Ｖの間で２^１０＝１０２４種類の第３基準電圧（Ｖｒｅｆ３）の値の設定が可能となる。
【０１５０】
第３基準電圧（Ｖｒｅｆ３）は、電流調整回路３２０において、電流調整が実行され、トランジスタＱ４，１５４のベースに供給される。
【０１５１】
電流調整回路３２０は、並列接続された抵抗３２２，３２３と、抵抗３２２側に直列接続されたスイッチ３２１から構成される。スイッチ３２１は、制御手段１１０のＣＰＵ１１１から出力される選択（Ｓｅｌｅｃｔ）信号によって操作される。
【０１５２】
スイッチ３２１がオンとなった場合は、並列に接続された抵抗３２２と抵抗３２３が共に接続状態となり、比較的大きい電流値に設定することができる。一方、スイッチ３２１をオフとすることにより、抵抗３２３のみが接続状態となり、前記電流値に対し、小さい電流値に設定することができる。すなわち、
スイッチＯＮ：高電流値
スイッチＯＦＦ：低電流値
の２通りの電流を補助巻線１９３を介し、第３制御回路１８４のトランジスタＱ４，１５４に供給可能となる。
【０１５３】
ここで、抵抗３２２の抵抗が比較的小さな抵抗値で抵抗３２３が比較的大きな抵抗値を有する構成とした場合、スイッチ３２１のオフ時には、大きな抵抗値を有する抵抗３２３によって比較的小さい電流値がトランスの補助巻線１９３を介し、第３制御回路１８４のトランジスタＱ４，１５４に供給され、スイッチ３２１のオン時には、小さな抵抗値を有する抵抗３２２が接続され前記電流値に対し、大きい電流値がトランスの補助巻線１９３を介し、第３制御回路１８４のトランジスタＱ４，１５４に供給される。
【０１５４】
例えば第１基準電圧（Ｖｒｅｆ１）＝５Ｖとして、制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイを８０％とした場合、第３基準電圧（Ｖｒｅｆ３）＝４．０Ｖとなる。このとき、電流調整回路３２０を構成する抵抗３２２および抵抗３２３の値の設定により、スイッチ３２１のオン／オフに従って、電流調整回路３２０に流れる電流値を２通り設定し、トランスの補助巻線１９３を介して、第３制御回路１８４のトランジスタＱ４，１５４に供給することが可能となる。
【０１５５】
この実施例３においても、第２制御回路１８２に入力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイを変更することにより、第３基準電圧（Ｖｒｅｆ３）は、第１基準電圧（Ｖｒｅｆ１）の０〜１００％の間で設定可能となり、第１基準電圧（Ｖｒｅｆ１）＝５Ｖとした場合、第３基準電圧（Ｖｒｅｆ３）は、０〜５Ｖの間で設定可能となる。例えば１０ビット制御によるデューティ値設定の場合、０〜５Ｖの間で２^１０＝１０２４種類の第３基準電圧（Ｖｒｅｆ３）の値の設定が可能となる。
【０１５６】
第３基準電圧（Ｖｒｅｆ３）は、さらに、電流調整回路３２０により調整可能であり、上述の第２のＰＷＭ信号（ＰＷＭ２）のデューテイ制御により設定した第３基準電圧（Ｖｒｅｆ３）について、さらに２つの異なる電流値を設定できる電流調整回路３２０から、トランスの補助巻線１９３を介し、異なる電流値を第３制御回路１８４のトランジスタＱ４，１５４に供給することが可能となる。
【０１５７】
第３基準電圧（Ｖｒｅｆ３）の電位を上げ下げすることにより、第３制御回路１８４のトランジスタＱ４，１５４のベース電流量が制御され、その結果として、トランジスタＱ４，１５４のコレクタ、エミッタ間の電流値が制御され、この制御によりトランス１２２の１次側の電圧が制御され、最終的にトランス１２２の２次側の電圧が制御される。
【０１５８】
すなわち、トランス１２２の２次側の出力制御は、以下のように実行されることになる。
【０１５９】
ＰＷＭ２のデューテイ（Ｄｕｔｙ）値が大→第３基準電圧（Ｖｒｅｆ３）が大→第３制御回路１８４のトランジスタＱ４，１５４のベース電流量が大→トランス１次側電流量が大→トランス２次側出力が大となる。このように、制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイ（Ｄｕｔｙ）値を大きくすることにより、トランス１２２の２次側出力を大きくすることができる。
【０１６０】
この際、第３制御回路１８４のトランジスタＱ４，１５４のベース電流はスイッチ３２１のオン／オフにより、２つの値を設定することが可能となり、さらに細かな制御が可能となる。
【０１６１】
また、逆にＰＷＭ２のデューテイ（Ｄｕｔｙ）値が小→第３基準電圧（Ｖｒｅｆ３）が小→第３制御回路１８４のトランジスタＱ４，１５４のベース電流量が小→トランス１次側電流量が小→トランス２次側出力が小となる。
【０１６２】
この場合も、第３制御回路１８４のトランジスタＱ４，１５４のベース電流はスイッチ３２１のオン／オフにより、２つの値を設定することが可能となり、さらに細かな制御が可能となる。
【０１６３】
このように、比較的低い値の高圧出力を設定した場合であっても、電流調整回路３２０のスイッチ動作により、複数の制御が可能となり、この結果として、ＰＷＭ信号：ＰＷＭ２のデューテイ設定時の１ビット当たりの出力変化率を低下させることが可能となり、高精度な制御が可能となる。
【０１６４】
なお、上述した実施例では、電流調整回路３２０のスイッチ３２１をオン／オフ、２つのポイント間で切り替えて２種類の電流値を設定する構成を説明したが、さらに、電流調整回路３２０の抵抗配列を変更する等により、３以上の異なる電流値を設定する構成としてもよい。本構成により、さらに高精度な調整を実現することができる。
【０１６５】
（第４実施例）
次に、本発明の第４実施例の電源装置回路構成および処理について、図６を参照して説明する。なお、図６において、先に説明した実施例１に対応する図１に示すと同様の構成部品については、同一番号を付してある。図６に示すように、第４実施例の電源装置は、高圧電源（ＨＶＰＳ）１２０と、高圧電源１２０からのモニタ値を入力して制御信号を出力する制御手段（ＭＣＵ）１１０とによって構成され、高圧電源（ＨＶＰＳ）１２０は、トランス１次側に設けられた出力制御回路４０１、トランス１２２、整流平滑回路１２３、出力検出回路１２４を有する。
【０１６６】
出力検出回路１２４は、オペアンプ１７１を有し、オペアンプ１７１の反転入力は、自身の出力端に接続されており、オペアンプ１７１の非反転入力端は、検出側の一端が接地された抵抗１４６の他端と整流平滑回路１２３の負荷側出力に接続された抵抗１４４間に接続されている。また、オペアンプ１７１の出力は抵抗１４７を介して制御手段（ＭＣＵ）１１０に接続され、検出値（Ｍｏｎ）を出力する。出力値は、制御手段（ＭＣＵ）においてＡ／Ｄ変換され、デジタル値に基づいてＣＰＵ１１１がＰＷＭ信号ＰＷＭ２を制御信号として高圧電源１２０側の出力制御回路４０１に出力する。
【０１６７】
整流平滑回路１２３は、トランス１２２の２次側（負荷側）に接続されたダイオード１７２、コンデンサ１７３を備えており、トランス１２２によって昇圧された交番電流をダイオード１７２およびコンデンサ１７３の組み合わせにより整流し平滑し、抵抗１４５を介して出力（Ｖｏｕｔ）を負荷側に提供する。
【０１６８】
出力制御回路４０１は、従来のスイッチング回路とは異なり、より高精度にトランスの２次側出力の出力値制御を可能とした構成を持つ。以下、出力制御回路２０１の構成および動作について詳細に説明する。
【０１６９】
第４実施例における出力制御回路４０１と、前述の実施例１の出力制御回路１８１との差異の第１点は、実施例１において、第１制御回路１８１の後段に接続した抵抗１３４とコンデンサ１６１による積分回路を排除している点である。第２点は、制御手段（ＭＣＵ）のＣＰＵ１１１の出力するＰＷＭ信号：ＰＷＭ１をＰＷＭ２に比較して高周波による設定とし、かつ複数の異なるデューテイを持つＰＷＭ信号：ＰＷＭ１（１）〜ＰＷＭ１（ｎ）から選択して高圧電源１２０に出力する構成とした点である。他の第２、３制御回路の構成は実施例１と同様の構成である。
【０１７０】
出力制御回路４０１に対して、第１基準電圧（Ｖｒｅｆ１）が所定電圧（例えば５Ｖ）供給源としての低圧電源から供給される。出力制御回路４０１に入力される第１基準電圧（例えば５Ｖ）は、制御手段１１０のＣＰＵ１１１から出力される第１のＰＷＭ信号（ＰＷＭ１）によって制御されるトランジスタＱ１，１５１を含む第１制御回路１８１の動作に従って、トランジスタＱ１，１５１のコレクタ部には、第１基準電圧（Ｖｒｅｆ１）をＶｈｉｇｈとし、ＰＷＭ１信号に同期したＰＷＭ信号が生成される。
【０１７１】
また、出力検出回路１２４から制御手段１１０に入力されるモニタ値（Ｍｏｎ）のＡ／Ｄ変換結果とプログラムでの設定値（出力目標値に相当）との比較結果に基づいてデューテイ（Ｄｕｔｙ）値をコントロールしたＰＷＭ信号：ＰＷＭ２が第２制御回路１８２に出力される。
【０１７２】
第２制御回路１８２は、トランジスタＱ２，１５２を含み、トランジスタＱ２，１５２のコレクタは抵抗１３５に接続され、エミッタは接地されている。ベースは抵抗１３７に接続されるとともに、一方が接地された抵抗１３８の他端に接続され、抵抗１３７の他端は、反転回路９１２を介して制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）の入力部として構成されている。
【０１７３】
制御手段１１０のＣＰＵ１１１から出力される第２のＰＷＭ信号（ＰＷＭ２）によって制御されるトランジスタＱ２，１５２を含む第２制御回路１８２の動作に従って、トランジスタＱ２，１５２のコレクタ部には、第３のＰＷＭ信号：ＰＷＭ３が生成される。
【０１７４】
本実施例においては、第１のＰＷＭ信号（ＰＷＭ１）は、第２のＰＷＭ信号（ＰＷＭ２）に比較して高速周波数であり、また、デューテイを複数のデューテイ、例えば０％、２５％、５０％、７５％、１００％の５種類から設定可能な構成である。
【０１７５】
第１のＰＷＭ信号（ＰＷＭ１）と、第２のＰＷＭ信号（ＰＷＭ２）、さらに、第３のＰＷＭ信号（ＰＷＭ３）の対応について、図７を参照して説明する。
【０１７６】
図７（ａ）は、デューティを５０％とし、比較的高い周波数を持つ第１のＰＷＭ信号（ＰＷＭ１）であり、（ｂ）は、デューティが１０％に設定された、比較的低い周波数を持つ第２のＰＷＭ信号（ＰＷＭ２）であり、（ｃ）は、ＰＷＭ１とＰＷＭ２の合成信号として生成される第３のＰＷＭ信号（ＰＷＭ３）である。
【０１７７】
図７（ｂ）に示す第２のＰＷＭ信号（ＰＷＭ２）は、出力検出回路１２４から制御手段１１０に入力されるモニタ値（Ｍｏｎ）のＡ／Ｄ変換結果とプログラムでの設定値（出力目標値に相当）との比較結果に基づいてデューテイ（Ｄｕｔｙ）値がコントロールされて生成されるＰＷＭ信号である。
【０１７８】
図７（ａ）に示す第１のＰＷＭ信号（ＰＷＭ１）は、例えば負荷に対する出力（Ｖｏｕｔ）目標値に応じて、複数の設定可能なデューテイ、例えば０％、２５％、５０％、７５％、１００％のいずれかのデューテイに設定したデューティを持ち、ＰＷＭ２より高い周波数を持つＰＷＭ信号である。
【０１７９】
図７（ｃ）に示す第３のＰＷＭ信号（ＰＷＭ３）は、第１のＰＷＭ信号（ＰＷＭ１）と、第２のＰＷＭ信号（ＰＷＭ２）に基づいて生成される信号であり、図６に示すように、第２制御回路のトランジスタＱ２，１５２のコレクタ部に生成される信号である。第３のＰＷＭ信号（ＰＷＭ３）のデューテイは、［第１のＰＷＭ信号（ＰＷＭ１）のデューテイ］×［第２のＰＷＭ信号（ＰＷＭ２）のデューテイ］となる。
【０１８０】
例えば図７に示す例では、［第１のＰＷＭ信号（ＰＷＭ１）のデューテイ］＝５０％、［第２のＰＷＭ信号（ＰＷＭ２）のデューテイ］＝１０％であるので、［第３のＰＷＭ信号（ＰＷＭ３）のデューテイ］＝０．５×０．１＝０．０５＝５％となる。
【０１８１】
図６の抵抗１３９の前段部に設定される第３基準電圧（Ｖｒｅｆ３）は、第１基準電圧（Ｖｒｅｆ１）に対して、図７（ｃ）に示す第３のＰＷＭ信号（ＰＷＭ３）によって制御された値となる。すなわち、第１基準電圧（Ｖｒｅｆ１）に対して、制御手段１１０のＣＰＵ１１１から出力される第１のＰＷＭ信号（ＰＷＭ１）と、第２のＰＷＭ信号（ＰＷＭ２）の合成信号としての第３のＰＷＭ信号（ＰＷＭ３）に基づく積分処理を実行して第３基準電圧（Ｖｒｅｆ３）を生成する。
【０１８２】
例えば第１基準電圧（Ｖｒｅｆ１）が５Ｖであるとき、図７に示す例では、［第３のＰＷＭ信号（ＰＷＭ３）のデューテイ］＝５％であるので、５Ｖ×５％＝０．２５Ｖとなる。前述したように、第１のＰＷＭ信号（ＰＷＭ１）のデューテイは、複数種類（例えば０，２５，５０，７５，１００％）の設定が可能であるので、第１のＰＷＭ信号（ＰＷＭ１）のデューテイを変更することにより、１つの第２のＰＷＭ信号（ＰＷＭ２）のデューテイに対して複数（上記の例では）５種類の第３のＰＷＭ信号（ＰＷＭ３）のデューテイが設定可能となり、その結果、５種類の第３基準電圧（Ｖｒｅｆ３）のが設定可能となる。
【０１８３】
例えば１０ビット制御によるデューティ値設定の場合、１０２４×５＝５１２０通りの第３基準電圧（Ｖｒｅｆ３）を生成してトランジスタＱ４，１５４のベースに供給することが可能となる。
【０１８４】
第３基準電圧（Ｖｒｅｆ３）の電位を上げ下げすることにより、第３制御回路１８４のトランジスタＱ４，１５４のベース電流量が制御され、その結果として、トランジスタＱ４，１５４のコレクタ、エミッタ間の電流値が制御され、この制御によりトランス１２２の１次側の電圧が制御され、最終的にトランス１２２の２次側の電圧が制御される。
【０１８５】
このように、本実施例によれば、高い周波数を持ち、複数のデューテイを設定可能な第１のＰＷＭ信号（ＰＷＭ１）と、モニタ値に基づいて設定されるデューテイを持つ第２のＰＷＭ信号（ＰＷＭ２）に基づいて第３のＰＷＭ信号（ＰＷＭ３）を生成し、第３のＰＷＭ信号（ＰＷＭ３）に基づいて、第３制御回路１８４のトランジスタＱ４，１５４のベースに供給する第３基準電圧（Ｖｒｅｆ３）を設定する構成としたので、結果として、ＰＷＭ信号：ＰＷＭ２のデューテイ設定時の１ビット当たりの出力変化率を低下させることが可能となり、高精度な制御が可能となる。
【０１８６】
なお、上述した実施例では、第１のＰＷＭ信号（ＰＷＭ１）の設定デューテイを５種類として説明したが、さらに多数のデューテイ設定構成とすることが可能である。例えば１０ビット制御によるデューティ値設定の場合、最大２^１０＝１０２４種類のデューテイ設定が可能であり、第２のＰＷＭ信号（ＰＷＭ２）の設定デューテイが１０２４通りとすると、理論上は、１０２４×１０２４の異なるデューテイを持つ第３のＰＷＭ信号（ＰＷＭ３）が設定可能となり、第１基準電圧（Ｖｒｅｆ１）に基づいて、１０２４×１０２４通りの第３基準電圧（Ｖｒｅｆ３）を設定してトランジスタＱ４，１５４のベースに供給することが可能となる。
【０１８７】
（実施例５）
上述した実施例１〜４は、デジタル制御方式の例を示したが、実施例５として、アナログ制御方式の高圧発生回路における構成例について図８を参照して説明する。なお、図８において、先に説明した実施例１に対応する図１に示すと同様の構成部品については、同一番号を付してある。図８に示すように、本実施例の電源装置は、高圧電源（ＨＶＰＳ）１２０と、高圧電源１２０からのモニタ値を入力して制御信号を出力する制御手段（ＭＣＵ）１１０とによって構成され、高圧電源（ＨＶＰＳ）１２０は、トランス１次側に設けられた出力制御回路５０１、トランス１２２、整流平滑回路１２３、出力検出回路５１０を有する。
【０１８８】
出力検出回路５１０は、オペアンプ５１３を有し、オペアンプ５１３の一方の入力は、第１制御回路１８１、および第２制御回路１８２の動作によって電位が調整される第３基準電圧（Ｖｒｅｆ３）を抵抗５１１を介して入力するとともに、コンデンサ５１２を介して自身の出力端に接続されており、オペアンプ１７１の他方の入力端は、抵抗５２１を介し、検出側の一端が接地された抵抗１４６の他端と整流平滑回路１２３の負荷側出力に接続された抵抗１４４間に接続され、検出値（Ｍｏｎ）を入力している。オペアンプ５１３は、検出値（Ｍｏｎ）を第３基準電圧（Ｖｒｅｆ３）と同一となるように調整する。
【０１８９】
整流平滑回路１２３は、トランス１２２の２次側（負荷側）に接続されたダイオード１７２、コンデンサ１７３を備えており、トランス１２２によって昇圧された交番電流をダイオード１７２およびコンデンサ１７３の組み合わせにより整流し平滑し、抵抗１４５を介して出力（Ｖｏｕｔ）を負荷側に提供する。
【０１９０】
出力制御回路５０１は、従来のスイッチング回路とは異なり、より高精度にトランスの２次側出力の出力値制御を可能とした構成を持つ。以下、出力制御回路５０１の構成および動作について詳細に説明する。
【０１９１】
出力制御回路５０１に対して、第１基準電圧（Ｖｒｅｆ１）が所定電圧（例えば５Ｖ）供給源としての低圧電源から供給される。出力制御回路５０１に入力される第１基準電圧（例えば５Ｖ）は、制御手段１１０のＣＰＵ１１１から出力される第１のＰＷＭ信号（ＰＷＭ１）によって制御されるトランジスタＱ１，１５１を含む第１制御回路１８１の動作に従って、後段の抵抗１３４、コンデンサ１６１からなる積分回路部の抵抗１３４とコンデンサ１６１間の電位が設定される。すなわち、第１基準電圧（Ｖｒｅｆ１）に対して、制御手段１１０のＣＰＵ１１１から出力される第１のＰＷＭ信号（ＰＷＭ１）に基づく積分処理を実行して新たな電位値を生成する。この調整電位を第２基準電圧（Ｖｒｅｆ２）とする。
【０１９２】
第１制御回路１８１は、トランジスタＱ１，１５１を含み、トランジスタＱ１，１５１のコレクタは第１基準電圧（Ｖｒｅｆ１）の入力部から抵抗１３１を介した回路部に接続され、エミッタは接地されている。ベースは抵抗１３２に接続されるとともに、一方が接地された抵抗１３３の他端に接続され、抵抗１３２の他端は反転回路１９１を介して制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第１のＰＷＭ信号（ＰＷＭ１）の入力部として構成されている。
【０１９３】
第１のＰＷＭ信号（ＰＷＭ１）がローレベルであるときに、反転回路１９１により、ハイレベルとなり、その結果、トランジスタＱ１，１５１がオンとなり、第１のＰＷＭ信号（ＰＷＭ１）がハイレベルであるときに反転回路１９１により、ローレベルとなり、その結果、トランジスタＱ１，１５１がオフとされる。従って、トランジスタＱ１，１５１は第１のＰＷＭ信号（ＰＷＭ１）のデューティに応じた期間でオン／オフの状態を交互に繰り返す。この第１のＰＷＭ信号（ＰＷＭ１）のデューティに応じて第２基準電圧の値が設定される。
【０１９４】
例えば第１基準電圧（Ｖｒｅｆ１）＝５Ｖとして、第１制御回路１８１に入力する第１のＰＷＭ信号（ＰＷＭ１）のデューテイを２５％とすると、第２基準電圧（Ｖｒｅｆ２）は５Ｖ×０．２５＝１．２５Ｖとして設定される。このように、第１制御回路１８１に入力する第１のＰＷＭ信号（ＰＷＭ１）のデューテイを変更することにより、第２基準電圧（Ｖｒｅｆ２）は、第１基準電圧（Ｖｒｅｆ１）の０〜１００％の間で設定可能となり、第１基準電圧（Ｖｒｅｆ１）＝５Ｖとした場合、第２基準電圧（Ｖｒｅｆ２）は、０〜５Ｖの間で設定可能となる。例えば１０ビット制御によるデューティ値設定の場合、０〜５Ｖの間で２^１０＝１０２４種類の第２基準電圧（Ｖｒｅｆ２）値の設定が可能となる。
【０１９５】
ここで、第１のＰＷＭ信号（ＰＷＭ１）のデューテイは、例えば、負荷に対する出力目標値が高い場合、例えば出力目標値＝１．２５ｋＶ以上の場合は、デューティを高く設定し、第２基準電圧（Ｖｒｅｆ２）を高めに設定する。一方、負荷に対する出力目標値が低い場合は、例えば出力目標値＝１．２５ｋＶ未満の場合は、デューティを低く設定し、第２基準電圧（Ｖｒｅｆ２）を低めに設定するといった処理を行なう。これらの具体例については、後述する。
【０１９６】
一方、制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）は、インバータ５３１を介して第２制御回路１８２に出力される。
【０１９７】
第２制御回路１８２は、トランジスタＱ２，１５２を含み、トランジスタＱ２，１５２のコレクタは第２基準電圧（Ｖｒｅｆ２）の設定部から抵抗１３５を介した回路部に接続され、エミッタは接地されている。ベースは抵抗１３７を介して制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）の反転信号入力部として構成されているとともに、一方が接地された抵抗１３８の他端に接続されている。
【０１９８】
制御手段１１０のＣＰＵ１１１から出力される第２のＰＷＭ信号（ＰＷＭ２）によって制御されるトランジスタＱ２，１５２を含む第２制御回路１８２の動作に従って、後段の積分回路部の抵抗１３６、コンデンサ１６２間の電位が設定される。この調整電位を第３基準電圧（Ｖｒｅｆ３）とする。すなわち、第２基準電圧（Ｖｒｅｆ２）に対して、制御手段１１０のＣＰＵ１１１から出力される第２のＰＷＭ信号（ＰＷＭ２）に基づく積分処理を実行して新たな電位値を生成する。この調整電位を第３基準電圧（Ｖｒｅｆ３）とする。
【０１９９】
例えば第２基準電圧（Ｖｒｅｆ２）＝１．２５Ｖとし、第２制御回路１８２に入力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイを５０％とすると、第３基準電圧（Ｖｒｅｆ３）は１．２５Ｖ×０．５＝０．６２５Ｖとして設定される。
【０２００】
第２制御回路１８２に入力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイを変更することにより、第３基準電圧（Ｖｒｅｆ３）は、第２基準電圧（Ｖｒｅｆ２）の０〜１００％の間で設定可能となり、第２基準電圧（Ｖｒｅｆ２）＝１．２５Ｖとした場合、第３基準電圧（Ｖｒｅｆ３）は、０〜１．２５Ｖの間で設定可能となる。例えば１０ビット制御によるデューティ値設定の場合、０〜１．２５Ｖの間で２^１０＝１０２４種類の第３基準電圧（Ｖｒｅｆ３）値の設定が可能となる。
【０２０１】
このように、第３基準電圧（Ｖｒｅｆ３）は、第２基準電圧（Ｖｒｅｆ２）を低く設定すれば、その低設定の第２基準電圧（Ｖｒｅｆ２）をＭＡＸ値としてＭＡＸ〜０の範囲で、所定のビット値によって設定される種類（例えば１０２４種類）の第３基準電圧（Ｖｒｅｆ３）の値を設定することが可能となる。
【０２０２】
例えば第２基準電圧（Ｖｒｅｆ２）を５Ｖとしたときは、第３基準電圧（Ｖｒｅｆ３）の値は０〜５Ｖの範囲で１０２４種類、例えば第２基準電圧（Ｖｒｅｆ２）を１Ｖとしたときは、第３基準電圧（Ｖｒｅｆ３）の値は０〜１Ｖの範囲で１０２４種類を設定することが可能となる。従って、第２基準電圧（Ｖｒｅｆ２）を低く設定して、第２のＰＷＭ信号（ＰＷＭ２）のデューティ調整を行なうことで、第３基準電圧（Ｖｒｅｆ３）の値を、より小さな変化幅で制御することが可能となる。この具体例については、後述する。
【０２０３】
第３基準電圧（Ｖｒｅｆ３）は、出力検出回路５１０のオペアンプ５１３に抵抗５１１を介して入力され、オペアンプの他方の入力である検出値（Ｍｏｎ）との差分に基づく出力が抵抗１３９に入力される。
【０２０４】
第３制御回路１８４のトランジスタＱ４，１５４のベースは、トランスの補助巻線１９３に接続されている。トランジスタＱ４，１５４のコレクタは、トランスの一次巻線に接続され、エミッタは接地されている。
【０２０５】
第３基準電圧（Ｖｒｅｆ３）の電位を上げ下げすることにより、第３制御回路１８４のトランジスタＱ４，１５４のベース電流量が制御され、その結果として、トランジスタＱ４，１５４のコレクタ、エミッタ間の電流値が制御され、この制御によりトランス１２２の１次側の電圧が制御され、最終的にトランス１２２の２次側の電圧が制御される。
【０２０６】
すなわち、トランス１２２の２次側の出力制御は、以下のように実行されることになる。
【０２０７】
ＰＷＭ２のデューテイ（Ｄｕｔｙ）値が大→第３基準電圧（Ｖｒｅｆ３）が大→オペアンプの出力電位が大→第３制御回路１８４のトランジスタＱ４，１５４のベース電流量が大→トランス１次側電流量が大→トランス２次側出力が大となる。
【０２０８】
このように、制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイ（Ｄｕｔｙ）値を大きくすることにより、トランス１２２の２次側出力を大きくすることができる。
【０２０９】
また、逆にＰＷＭ２のデューテイ（Ｄｕｔｙ）値が小→第３基準電圧（Ｖｒｅｆ３）が小→オペアンプの出力電位が小→第３制御回路１８４のトランジスタＱ４，１５４のベース電流量が小→トランス１次側電流量が小→トランス２次側出力が小となる。
【０２１０】
このように、制御手段（ＭＣＵ）１１０のＣＰＵ１１１の出力する第２のＰＷＭ信号（ＰＷＭ２）のデューテイ（Ｄｕｔｙ）値を小さくすることにより、トランス１２２の２次側出力を小さくすることができる。
【０２１１】
ここで、第１のＰＷＭ信号（ＰＷＭ１）を２５％として設定し、第２のＰＷＭ信号（ＰＷＭ２）を出力目標値に相当するデューテイ（Ｄｕｔｙ）値として設定し、デューティ値を制御するデジタル信号を１０ビット信号とした場合の１ビット当たりのトランス１２２の２次側出力値の制御幅について説明する。
【０２１２】
第２のＰＷＭ信号（ＰＷＭ２）は、第２制御回路１８２のトランジスタＱ２，１５２のベースに出力される。このベース入力値は、出力目標値に相当するデューテイを持つＰＷＭ信号である。例えば、１０ビット制御の場合は、２^１０＝１０２４通りの異なるデューテイ値のいずれかに設定されたＰＷＭ信号となる。
【０２１３】
この２^１０＝１０２４通りの異なるデューテイ値により、第２基準電圧（Ｖｒｅｆ２）から第３基準電圧（Ｖｒｅｆ３）の電位値が決定される。第２基準電圧（Ｖｒｅｆ２）は、前述したように、第１基準電圧（Ｖｒｅｆ１）＝５Ｖとしたとき、第１制御回路１８１に入力する第１のＰＷＭ信号（ＰＷＭ１）のデューテイを２５％とすると、第２基準電圧（Ｖｒｅｆ２）は５Ｖ×０．２５＝１．２５Ｖとして設定される。
【０２１４】
この第２基準電圧（Ｖｒｅｆ２）＝１．２５Ｖの値について、２^１０＝１０２４通りの異なるデューテイ値が設定された第２のＰＷＭ信号（ＰＷＭ２）により、第２制御回路１８２のトランジスタＱ２，１５２のオン／オフ制御がなされ、そのデューテイ値に基づいて、０〜１．２５Ｖの第３基準電圧（Ｖｒｅｆ３）が生成されることになる。
【０２１５】
例えば、トランス１２２側の目標出力を１．２５ｋＶとして設定し、第２のＰＷＭ信号（ＰＷＭ２）のデューティ値＝１００％を第３基準電圧（Ｖｒｅｆ３）＝１．２５Ｖに相当させ、デューティ値＝０を第３基準電圧（Ｖｒｅｆ３）＝０Ｖに相当させた制御を行なえば、第３基準電圧（Ｖｒｅｆ３）の値は、０〜１．２５Ｖの範囲で、１０２４通りの電位値に制御可能となり、その結果として、トランス１２２側の出力値も０〜１．２５ｋＶの範囲で、１０２４通りに制御可能となる。すなわち１ビットあたり１．２５ｋＶ／１０２４＝１．２２Ｖとなる。
【０２１６】
これは、出力値１．２５ｋＶに対して１ビット当たりの変化率として算出すると、
１．２２／１２５０≒０．０００９８
≒０．０９８％となる。
【０２１７】
図９を参照して、本実施例を適用して１０ビット値信号により第２のＰＷＭ信号（ＰＷＭ２）のデューティ値を設定した場合の効果について説明する。
【０２１８】
図９（ａ）は、従来のＰＷＭ信号値に基づいて直接スイッチング回路を制御してトランスの１次側の制御を行なった場合の例である。左端から、「ＰＷＭ信号理想値」、「高圧出力値（理想値）」、「ＰＷＭ信号（設定値）」、「高圧出力値（理設定）」、「１ビット当たりの出力変化」、「１ビット当たりの出力変化率」を示している。
【０２１９】
ＰＷＭ信号理想値を０〜１００％のデューテイ値の範囲で設定し、高圧出力の理想値を０〜５ｋＶに制御しようとした場合、実際に１０ビット、すなわち２^１０＝１０２４の信号により生成可能なＰＷＭ信号のデューテイ値（設定値）は、図に示すように、理想値からずれを持つことになる。これは、前述のように０〜１００％の範囲を１０２３等分した信号のみが生成可能となるからである。例えば理想デューテイ値＝８０％に対して、実際に生成される制御信号としてのＰＷＭデューテイ値は７９．９６％となる。この場合、高圧出力値の理想値は４ｋＶであるが、実際の制御信号としてのＰＷＭデューテイ値は７９．９６％であるので、その値にむよって制御される結果として設定される高圧出力値は３．９９８ｋＶとなる。
【０２２０】
制御信号としてのＰＷＭデューテイ値は、０〜１００％の範囲において、１０２４通りの値を設定可能であるのみであり、その時に設定される高圧出力値は０〜５ｋＶの範囲の１０２４通りとなる。すなわち、１ビットの変更により、５０００／１０２３≒４．９Ｖ／ｂｉｔの変化がもたらされる。
【０２２１】
このように、アナログ制御においても出力が大きい、例えば５ｋＶ近辺を出力目標値として制御する場合は、より細かな制御が可能となるが、低出力値、例えば１ｋＶ近辺を出力目標値として制御する場合は、粗い制御しかできないということである。さらに低い目標出力、例えば数１００Ｖの目標出力を設定した場合には、１ビットの変化により１％以上の変化率となり、目標値に対して極めて粗い制御しか実行できないことになる。
【０２２２】
一方、図９（ｂ）は、上述した本発明の実施例５の構成を適用して制御を行なった場合の例である。高圧出力値が１．２５〜５ｋＶでは、ＰＷＭ１信号のデューテイを高デューテイとして、第２基準電圧（Ｖｒｅｆ２）＝５Ｖに設定し、高圧出力値が１．２５Ｖ以下では、ＰＷＭ１信号のデューテイを低デューテイとして、第２基準電圧（Ｖｒｅｆ２）＝１．２５Ｖに設定して、ＰＷＭ２信号のデューティを変化させて、高圧出力値の制御を実行した。
【０２２３】
高圧出力値に対する変化率は、右端のエントリに示すように、ＰＷＭ２デューテイ＝１００％，出力＝５ｋＶのとき、変化率＝０．０９８％／ｂｉｔ、ＰＷＭ２デューテイ＝７９．９６％，出力＝３．９９８ｋＶのとき、変化率＝０１２５％／ｂｉｔ、ＰＷＭ２デューテイ＝６０．０２％，出力＝３．００１ｋＶのとき、変化率＝０．１６３％／ｂｉｔ、ＰＷＭ２デューテイ＝３９．９８％，出力＝１．９９９ｋＶのとき、変化率＝０．２４５％／ｂｉｔとなり、ここまでは、上述の（ａ）と同様である。
【０２２４】
以下、高圧出力値＝１．２５ｋＶ以下では、ＰＷＭ１信号のデューテイを低下させて、第２基準電圧（Ｖｒｅｆ２）＝１．２５Ｖに設定して制御を行なった。この場合、ＰＷＭ２デューテイ＝１００％，出力＝１．２５ｋＶのとき、変化率＝０．０９８％／ｂｉｔ、ＰＷＭ２デューテイ＝７９．９６％，出力＝１ｋＶのとき、変化率＝０．１２２％／ｂｉｔとなる。このように、比較的低い値の高圧出力を設定した場合であっても、第２基準電圧（Ｖｒｅｆ２）を低く設定して制御を実行することにより、１ビット当たりの出力変化率を低下させることが可能となり、高精度な制御が可能となる。
【０２２５】
なお、本実施例５は、実施例１に対応するアナログ制御の例であるが、その他のデジタル制御方式の実施例としての実施例２乃至実施例４に対応したアナログ制御構成も可能である。また、デジタル制御方式において、実施例１乃至実施例４の各構成を任意に組み合わせた構成による制御方式としてもよい。アナログ制御方式においても、実施例１乃至実施例４の各構成に対応するアナログ制御方式を任意に組み合わせた構成による制御方式としてもよい。
【０２２６】
また、上述した実施例における電源回路構成は、第３基準電圧（Ｖｒｅｆ３）に基づいて、トランジスタのベース電流を制御する自励方式の構成例について、他励方式の電源装置においても、本発明の構成は適用可能である。他励方式の電源装置においては、例えば外部のＰＷＭ発生器の比較レベルを第３基準電圧（Ｖｒｅｆ３）に基づいて制御する構成とすればよい。
【０２２７】
なお、上述した実施例においては、負荷側に対する出力が低出力時に出力制御幅をより細かい設定とした構成例を示したが、負荷側出力の出力値に関わらず、制御幅を細かく設定したい任意の出力領域に対応させて、コントロール信号の制御幅を細かい設定とするように規準電圧を変更設定する構成が可能である。例えば負荷側出力が正（＋）または負（−）のいずれの領域で制御する場合にも本発明の構成は、適用可能である。
【０２２８】
さらに、上述の実施例においては、第１基準電圧を外部の電源装置により供給される構成例を説明したが、第１基準電圧をの電位を高圧電源内で生成する構成としてもよい。
【０２２９】
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、冒頭に記載した特許請求の範囲の欄を参酌すべきである。
【０２３０】
【発明の効果】
以上、説明したように本発明の電源装置によれば、パルス幅変調信号（ＰＷＭ信号）に基づいて出力制御を実行する電源装置において、デジタル値に基づいて設定されるデューテイの設定間隔にとらわれることなく、さらに細かい制御幅での設定が可能な電気信号を生成して、生成電気信号をコントロール信号とした出力制御を実行する構成としたので、高精度な出力制御を実現することが可能となる。
【０２３１】
さらに、本発明の構成によれば、出力目標値に応じて、制御信号としてのデューテイ設定用のビット値に対応する出力変化率を変更する構成としたので、特に出力目標値が低レベルである場合に、１ビットあたりの出力変化率を低下させることが可能となり、微細な制御幅での高精度な出力制御が可能となる。
【０２３２】
さらに、本発明の構成によれば、パルス幅変調信号（ＰＷＭ信号）を生成するデジタル回路を有する制御手段（ＭＣＵ）側のデジタル回路素子の性能を向上させることなく、微細な制御幅での高精度制御が可能となり、コストをアップさせることなく性能を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の電源装置の第１実施例構成を示すブロック図である。
【図２】本発明の電源装置の第１実施例における効果を説明する図である。
【図３】本発明の電源装置の第２実施例構成を示すブロック図である。
【図４】本発明の電源装置の第２実施例における効果を説明する図である。
【図５】本発明の電源装置の第３実施例構成を示すブロック図である。
【図６】本発明の電源装置の第４実施例構成を示すブロック図である。
【図７】本発明の電源装置の第４実施例におけるＰＷＭ信号設定例を示す図である。
【図８】本発明の電源装置の第５実施例構成を示すブロック図である。
【図９】本発明の電源装置の第５実施例における効果を説明する図である。
【図１０】画像形成装置の感光体回りの構成を示す図である。
【図１１】画像形成装置の高圧電源におけるデジタル制御回路構成を示す図である。
【図１２】デジタル制御高圧電源におけるＰＷＭ信号デューテイ値と高圧出力値との対応を説明する図である。
【図１３】画像形成装置の高圧電源におけるアナログ制御回路構成を示す図である。
【図１４】アナログ制御高圧電源におけるＰＷＭ信号デューテイ値と高圧出力値との対応を説明する図である。
【図１５】デジタル制御高圧電源におけるＰＷＭ信号デューテイ値と高圧出力値とデューテイ設定ビット、１ビットあたりの出力変化の対応を説明する図である。
【図１６】アナログ制御高圧電源におけるＰＷＭ信号デューテイ値と高圧出力値とデューテイ設定ビット、１ビットあたりの出力変化の対応を説明する図である。
【符号の説明】
１１０　制御手段（ＭＣＵ）、１１１　ＣＰＵ、
１２０　高圧電源、１２１　出力制御回路、
１２２　トランス、１２３　整流平滑回路、
１２４　出力検出回路、１８１、１８２、１８４　制御回路、
１９１，１９２　反転回路、１９３　補助巻線、
２０１　出力制御回路、２１０　制御回路
３０１　出力制御回路、
３２０　電流調整回路、４０１　出力制御回路、
５０１　出力制御回路、
８０１　感光体、８０２　帯電器、８０３　現像器、
８０４　転写器、８０８　現像ロール、
８１２　帯電器用高圧電源、８１３　現像器用高圧電源、
８１４　転写器用高圧電源、
８２０　高圧電源、８２１　トランス、
８２２　スイッチ回路、８２３　整流回路、
８２４　検出回路、８２５　直流電源、
８３０　制御手段（ＭＣＵ）、８３１　ＣＰＵ、
８３２　パルス発振器、８３３　Ａ／Ｄ変換器、
８３５　直流電源、８４０　出力負荷、
８５０　高圧電源、８５１　トランス、
８５２　スイッチ回路、８５３　整流回路、
８５４　検出回路　８５５　制御回路、
８５６　Ｄ／Ａ変換器、８５７　ＯＮ／ＯＦＦ判定回路、
８６０　制御手段（ＭＣＵ）、８７０　出力負荷、[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power supply device, and particularly to a power supply device applicable to a printer, a copying machine, and the like. More specifically, the power supply device is applicable to a charging device such as a printer and a copying machine, a transfer device, a developing device, and the like. The power supply device performs feedback control based on state value detection. The present invention relates to a realized power supply device.
[0002]
[Prior art]
2. Description of the Related Art Image forming apparatuses such as printers and copiers uniformly charge a photosensitive drum with a charging device, form an electrostatic latent image with an exposure device, form a toner image with a developing device, and form a toner image with a transfer device. After the image is transferred to paper, it is output.
[0003]
FIG. 10 is a diagram illustrating a configuration around a photoconductor of the image forming apparatus. The photoreceptor 801 is driven and rotated by a motor (not shown). A charger 802 is provided around the photoconductor 801. After the photoconductor 801 is uniformly charged by the charger 802, an image is output, for example, in a raster output scan (ROS). The function performed by the ROS is to expose an output image copy on the photosensitive surface by continuously scanning the photoreceptor surface with a series of modulated scan lines. The electrostatic latent image formed on the photoconductor 801 is developed by the developing device 803, and the toner image formed on the photoconductor 801 is transferred onto a sheet (paper) by the transfer device 804. After the transfer to the paper, the paper is peeled from the photoreceptor by a peeling (detack) device, the toner is fixed on the paper (paper) by a fuser device, and an image is output.
[0004]
In the above configuration, the charger 802 is in contact with the photoconductor 801, and a charging bias is applied by the high-voltage power supply 812 for the charger to uniformly charge the photoconductor 801. A developing roller 808 constituting the developing device 803 is disposed close to the photoconductor 801, rotates with the charged toner carried on the surface thereof, and carries the toner to a developing position facing the photoconductor 801. Further, a developing bias is applied to the developing roll 808 from a high voltage power source for developing device 813. By the application of the developing bias, the toner carried on the surface of the developing roll flies to the photoconductor 801 and a toner image is formed on the photoconductor 801.
[0005]
Further, the transfer device 804 is arranged in contact with the photoconductor 801 and rotates, and a transfer bias is applied by a high voltage power supply for transfer 814, and the transfer device 804 is placed on a sheet inserted between the photoconductor 801 and the transfer device 804. The toner image is transferred. The output of the high-voltage power supply 812 for the charger, the high-voltage power supply 813 for the developing device, and the high-voltage power supply 814 for the transfer device is controlled by a control circuit.
[0006]
Recent printers and copiers are roughly divided into two types: high-performance printers that sell high functions and high image quality in the market, and low-priced printers that sell cheap with minimum functions. In the case of a high-performance type machine, what is required of a high-voltage power supply to achieve high image quality is to apply a high-voltage output to a charger, a developing device, and the like around a photoconductor with high accuracy. Accuracy includes application timing accuracy, set potential accuracy, and the like. In particular, circuit design of a high-voltage power supply for a charger, a developing device, and a transfer device that directly affects image quality depends on how well the set potential is designed.
[0007]
With the recent improvement in CPU performance, high-voltage power supplies that control high-voltage output by software have been proposed. In the control method, the state quantity of the high voltage output is detected by a detection circuit, the detected value is digitally converted by an A / D conversion mechanism such as a CPU, and a difference from a target value to be controlled by a program is determined. Based on the result, control is performed to change the duty (Duty) value of the PWM signal for increasing or decreasing the output of the high-voltage power supply, and to approach the target value. In such a digital control system, since a high-voltage power supply can be controlled by software, an analog control circuit such as an operational amplifier (OPAmp), which is conventionally required, is not required, thereby reducing the cost of the control circuit and reducing the mounting space. .
[0008]
FIG. 11 is a block diagram showing a configuration of a general digital control type high-voltage power supply. As shown in FIG. 11, the high-voltage power supply 820 outputs a predetermined output to the output load 840 according to the load, such as transfer and charging. The digital control is a method of controlling the high-voltage power supply 820 by a program, and the output timing and output value information of the high-voltage power supply 820 are controlled by a control signal output from a control unit (MCU: machine control unit) 830. The control signal output from the control unit (MCU) 830 is a PWM signal having a duty value controlled based on the detection result of the detection circuit 824 of the high-voltage power supply 820.
[0009]
The high-voltage power supply 820 includes a step-up transformer 821, a switching circuit 822 that periodically switches the applied voltage on the primary side of the transformer, a rectifier circuit 823 that generates a desired output waveform on the secondary side of the transformer, and a detection that detects an output state quantity. The means 824 includes a control means 830 for transmitting a control signal to an output target value based on a detection result by the detection means. The DC voltage generated by the DC power supply (24V) 825 is applied to the primary side of the transformer.
[0010]
The output of the high voltage power supply is controlled by digital control by programming using the CPU 831 of the control means 830. The control by the CPU 831 is such that the state quantity detected by the detection means 824 is digitally converted by the A / D converter 833 and compared with a target value to be controlled by the high-voltage power supply, and the pulse oscillator 832 according to the comparison result. It controls the duty value of the PWM signal given to the switching means. The switching unit 822 switches the input voltage based on the pulse width signal to execute output control. The DC power supply (5V) 835 is applied to the control unit 830, and the control unit 830 performs each control using this as a reference value.
[0011]
The steps of controlling the power supply circuit of the digital control method are summarized as follows.
(1) The output voltage is converted by the detection circuit into a voltage that can be input to the A / D converter (high voltage is converted to low voltage, and if − output, is converted to + output), or the output current is converted to A / D by the detection circuit. Convert to a voltage that can be input to the D converter (convert the amount of current to + voltage)
(2) The A / D converter converts the values of (1) into a digital value having a required number of bits,
(3) The target value preset by the computing unit and the monitor value obtained in (2) are compared and computed by a predetermined computing equation, and the duty (Duty) of the pulse width modulation (PWM) signal is calculated. ) Calculate the value to set the value.
(4) A pulse oscillator generates a pulse width modulation (PWM) signal having a duty (Duty) value according to the set value obtained in (3).
(5) The switch element is turned on / off by the PWM signal generated in (4), and an output according to the ON / OFF duty is generated on the secondary side of the step-up transformer.
(6) The output generated in (5) is detected, and the process returns to (1).
The above (1) to (6) are repeated to control the output by increasing / decreasing the duty (Duty) so that the monitor value matches the target value.
[0012]
In the above-described digital control, the correspondence between the PWM signal as a control signal output from the control unit (MCU) 830 and the output value (high-voltage output value) output from the high-voltage power supply 820 to which the PWM signal is input to the load. An example is shown in FIG.
[0013]
As shown in FIG. 12, when the duty value of the PWM signal is 80%, the high voltage output value is 5 kV, and when the duty value is 64%, the high voltage output value is 4 kV. Accordingly, the high voltage output value decreases, and when the duty value of the PWM signal = 0, the high voltage output value = 0V. Thus, by changing the duty value of the PWM signal, the output value can be changed.
[0014]
On the other hand, control in a so-called analog control type high voltage generation circuit as a high voltage generation switching power supply circuit will be described with reference to FIG. The analog control is a method in which a high-voltage power supply is controlled by a control circuit using an analog IC. The output timing and output value information of the high-voltage power supply 850 are a PWM signal (On / Off signal) as a control signal, an analog voltage value as an analog signal, and the like. Is output. The high-voltage power supply 850 performs a predetermined output corresponding to a load such as transfer and charging to the output load 870.
[0015]
The high-voltage power supply 850 includes a step-up transformer 851, a switching circuit 852 for periodically switching the applied voltage on the primary side of the transformer, a rectifier circuit 853 for generating a desired output waveform on the secondary side of the transformer, and detection for detecting an output state quantity. A means 854, a control circuit 855 for transmitting a control signal to the switching circuit 852 based on the detection result of the detection means, and further, a PWM signal as an input control signal from the control means (MCU) 860 is converted into an analog signal and output to the control circuit 855. The D / A converter 856 includes an ON / OFF determination circuit 857 that determines ON / OFF based on the duty of the input PWM signal and outputs a determination result to the control circuit. When the input control signal from the control unit (MCU) 860 is an analog voltage value, the D / A converter 856 can be omitted.
[0016]
The power supply circuit of the analog control system controls the output as follows.
(1) The output voltage is detected by the detection circuit using Reg. IC (regulator IC) or an error amplifier (high voltage is converted to low voltage, and negative output is converted to positive output), and the output current is detected by the detection circuit 854 in Reg. The voltage is converted into a voltage that can be input to an IC or an error amplifier (the amount of current is converted to a positive voltage) and input to the control circuit 855.
[0017]
(2) A PWM signal (On / Off signal) as a control signal or an analog voltage value signal as an analog signal is input from a controller such as a control unit (MCU) 860, and the duty (Duty) or analog voltage value of the PWM signal is input. ON / OFF determination is input to the control circuit 855 by the ON / OFF determination circuit 857 based on the PWM signal (On / Off signal) as a control signal or an analog voltage value signal as an analog signal. A target value (analog value) is generated, and Reg. Input to IC or error amplifier.
[0018]
(3) The control circuit 855 controls the target value obtained in (2) so as to match the detected value obtained in (1), and outputs a control signal corresponding to the result to the switching circuit 852.
[0019]
(4) The switching circuit 852 turns on / off the switch element by the control signal output in (3), and generates an output according to the ON / OFF duty on the secondary side of the step-up transformer 851.
[0020]
(5) The output generated in (4) is detected by the detection circuit 854, and the output value (Mon) corresponding to the detected value is input to the control circuit 855, and the process returns to (1).
[0021]
The above (1) to (5) are repeated, and the control circuit 855 controls the output so that the detected value matches the target value.
[0022]
In the above-described analog control, the duty (Duty) or analog voltage value of the PWM signal as the control signal output from the control unit (MCU) 860 and the output value output from the high-voltage power supply 850 to which the control signal is input to the load ( FIG. 14 shows an example of the correspondence relationship with the high voltage output value.
[0023]
FIG. 14A shows an example in which an analog signal (voltage value) is used as the control signal. When the analog signal (voltage value) = 5 V, the high voltage output value = 5 kV, and the analog signal (voltage value). = 4 V, the high voltage output value is 4 kV. Hereinafter, as the analog signal (voltage value) decreases, the high voltage output value decreases. When the analog signal (voltage value) = 0 V, the high voltage output value = 4 kV. It becomes 0V. By changing the analog signal (voltage value) in this manner, the output value can be changed.
[0024]
FIG. 14B shows an example in which a PWM signal is used as a control signal. When the duty value of the PWM signal is 100%, the high voltage output value is 5 kV, and when the duty value is 80%, The high voltage output value is 4 kV, and thereafter, as the duty value decreases, the high voltage output value decreases. When the duty value of the PWM signal = 0, the high voltage output value = 0. Thus, by changing the duty value of the PWM signal, the output value can be changed.
[0025]
As described above, the control of the output value of the high-voltage power supply can be controlled by a control signal output from a control unit (MCU) in digital control and analog control. However, the above-described control configuration has a problem that it is difficult to control output values with high accuracy, as described below.
[0026]
For example, in a digital control system that performs control based on a duty value of a PWM signal, a signal from a control unit (MCU) generates a PWM signal in which a duty value is controlled based on a monitor value fed back from a high-voltage power supply to generate a high-voltage signal. Output to power supply.
[0027]
However, the PWM signal that can be generated by the control unit (MCU) is a PWM signal having a specific duty value determined by the capability of the digital circuit of the control unit (MCU). For example, in a digital circuit that performs processing using a 10-bit (bit) signal, the duty value is 2 ¹⁰ = 1024 types, and only 1024 types of duty values of MIN to MAX can be generated. That is, the duty value of the PWM signal that can be generated becomes a jump value.
[0028]
In the output value control processing by setting the duty value, a change in the output value when the duty value is updated by changing one bit (bit), which is the minimum unit at the time of setting the duty value, is described with reference to FIG. Will be explained.
[0029]
FIG. 15 shows an example of a digital control system in which the duty value is set in the range of 0 to 80% and the high voltage output is controlled between 0 and 5 kV. When the duty values 0 to 100 are respectively set by 10 bits, the duty value: 0 is set as the setting bit [000000000000] (0), and the duty value: 100% is set as the setting bit [11111111111] (1023). And the high voltage output = 0 V, the duty value: 80% and the high voltage output = 5 kV, the output change value per bit is:
(5 kV / 80%) / 1023
= (5000 / 0.8) / 1023
≒ 6.1V / bit
It becomes.
[0030]
When this is calculated as the rate of change with respect to the high voltage output value, the value becomes the value shown in the rightmost entry in FIG. That is, when the PWM duty = 80% and the output = 5 kV, the change rate is 0.12% / bit, when the PWM duty = 64% and the output = 4 kV, the change rate is 0.15% / bit and the PWM duty = 48%, output = 3 kV, change rate is 0.20% / bit, PWM duty = 32%, output = 2 kV, change rate is 0.31% / bit, PWM duty = 16%, When the output = 1 kV, the rate of change is 0.61% / bit. As described above, as the duty value decreases and the high-voltage output decreases, the rate of change of the high-voltage output due to a change per bit increases.
[0031]
This means that finer control is possible when the output is large, for example, when the output target value is around 5 kV, but only coarse control is possible when the output is controlled at a low output value, for example, around 1 kV. That's what it means. When a lower target output, for example, a target output of several hundred volts, is set, a change of 1 bit results in a rate of change of 1% or more, so that only extremely coarse control can be performed on the target value.
[0032]
Next, the case of analog control will be described. In the case of the analog control, as described above with reference to FIG. 13, the control is performed by the duty (Duty) of the PWM signal as the control signal output from the control unit (MCU) 860 or the analog voltage value.
[0033]
In the analog control, a digital signal generated by the CPU in the control unit (MCU) is applied to set the duty (Duty) or the analog voltage value, and as a result, the control unit ( The PWM signal as a control signal output from the MCU 860 is a PWM signal having a specific duty value determined by the capability of the digital circuit of the control unit (MCU), and the analog voltage value as the control signal is Only a voltage value having a specific discrete value can be generated.
[0034]
For example, in a digital circuit that executes a process using a 10-bit (bit) signal, a settable value is 2 ¹⁰ = 1024, and only 1024 duty values of MIN to MAX can be generated for the duty value, and only 1024 voltage values can be generated.
[0035]
Thus, 10 bits, ie, 2 ¹⁰ = 1024, in an output value control process using a control means (MCU) having a digital circuit capable of generating a signal, an ideal value as a control signal, an ideal value of a high voltage output, and an actual control signal output value, The correspondence between the output values will be described with reference to FIG.
[0036]
FIG. 16A shows an example in which an analog voltage value is applied as a control signal. From the left, an analog voltage signal ideal value as a control signal, an ideal value of a high voltage output, an analog voltage signal value output as an actual control signal, a high voltage output value set as a result, and one bit (bit) The change (V / bit) of the output value due to the change is shown.
[0037]
When the ideal value of the analog voltage signal is set in the range of 0 to 5 V and the ideal value of the high voltage output is controlled to be 0 to 5 kV, the actual value is 10 bits, that is, 2 bits. ¹⁰ The analog signal (set value) that can be generated by the signal of = 1024 has a deviation from the ideal value as shown in the figure. This is because, as described above, only a signal obtained by equally dividing the range of 0 to 5 V into 1023 can be generated. For example, for an ideal value = 4 V, the analog voltage value as a control signal actually generated is 3.998 V. In this case, the ideal high voltage output value is 4 kV, but the analog voltage value as the actual control signal is 3.998 V, so the set high voltage output value is 3.998 kV.
[0038]
The control signal can only set 1024 values in the range of 0 to 5 V, and the high voltage output value set at that time is 1024 in the range of 0 to 5 kV. That is, a change of 1 bit results in a change of 5000/1023 ≒ 4.9 V / bit.
[0039]
FIG. 16B shows an example in which a PWM signal is applied as a control signal. From the left, the PWM signal ideal value as the control signal, the ideal value of the high voltage output, the PWM signal value output as the actual control signal, the high voltage output value set as a result, and the 1-bit (bit) change The change of the output value (V / bit) is shown.
[0040]
When the ideal value of the PWM signal is set in the range of the duty value of 0 to 100% and the ideal value of the high voltage output is controlled to be 0 to 5 kV, actually 10 bits, that is, 2 bits ¹⁰ The duty value (set value) of the PWM signal that can be generated by the signal of = 1024 has a deviation from the ideal value as shown in the figure. This is because, as described above, only a signal obtained by equally dividing the range of 0 to 100% into 1023 can be generated. For example, for an ideal duty value = 80%, a PWM duty value as a control signal actually generated is 79.96%. In this case, the ideal high voltage output value is 4 kV, but since the PWM duty value as the actual control signal is 79.96%, the high voltage output value set as a result of being controlled by that value is 3.96%. 998 kV.
[0041]
As the PWM duty value as the control signal, only 1024 values can be set in the range of 0 to 100%, and the high voltage output value set at that time is 1024 in the range of 0 to 5 kV. That is, a change of 1 bit results in a change of 5000/1023 ≒ 4.9 V / bit.
[0042]
As described above, even when the output is large in analog control, for example, when the output target value is controlled around 5 kV, finer control is possible. However, when the output is controlled at a low output value, for example, around 1 kV, the output target value is controlled. Means that only coarse control is possible. When a lower target output, for example, a target output of several hundred volts, is set, a change of 1 bit results in a rate of change of 1% or more, so that only extremely coarse control can be performed on the target value.
[0043]
As described above, in control using a control signal generation circuit that can generate only discrete values as set values, there is a problem that it is difficult to perform high-precision output control.
[0044]
As a prior art that discloses a configuration that addresses such a problem, there is, for example, JP-A-10-91258. This patent publication discloses a configuration in which a PWM duty value is switched between A% and B% for a predetermined output value, and a value lower than the resolution is pseudo-generated to improve control accuracy. I have. However, in the present configuration, when performing high-precision control, it is necessary to switch between two duties at high speed and accurately, which requires an additional circuit for the control and complicates the control program. There is a problem.
[0045]
Japanese Patent Application Laid-Open No. 2000-511758 discloses that the PWM duty value is switched between A% and B% to simulate a value lower than the resolution to improve the control accuracy, and that the duty ratios A% and B% are improved. A configuration is shown in which switching means for continuously switching% is configured to perform control using an average value of the respective outputs as an output duty value. However, also in this configuration, when performing high-precision control, there is a problem that an additional circuit for quickly and accurately switching between the two duties is required and a control program is complicated. .
[0046]
[Problems to be solved by the invention]
The present invention has been made in view of the above-described problems of the related art, and enables a control signal output with a high-precision fine control width in a high-voltage power supply, even when the output target value is low. An object of the present invention is to provide a power supply device capable of performing highly accurate control.
[0047]
In the conventional output control method for a high-voltage power supply, the control value for setting the duty is a digital value as described above, so that the resolution is restricted. For example, if the digital control is performed with a 10-bit value, the resolution per bit is 6.1 V / bit in the above-described example, and the resolution is 4.9 V / bit in the analog control. In output control, there is a problem that an output value becomes unstable.
[0048]
In particular, the load of devices such as a bias transfer roll (BTR) and a contact charger (BCR) has a wide control range of an output value. Become. If the resolution of the signal of the boost control value is increased, the above-mentioned problem is solved, but the performance on the CPU side of the control means must be increased, and the cost increases. Further, even if the performance of the CPU of the control means is improved, the PWM signal of the boost control value may be distorted by the response delay of the clock transfer unit at a small PWM duty (for example, 0.01%), and may be reduced to a small PWM duty. Adaptive control becomes difficult. Further, the control signal at such a small signal level may become equal to the noise level, and a problem of erroneous output due to noise also occurs.
[0049]
The present invention has been made in view of such a problem, and a power supply device capable of performing high-precision control without increasing the cost by setting the resolution at low output to the same high resolution as that at high output. The purpose is to provide.
[0050]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a transformer having a primary winding to which input power is supplied, a secondary winding to which power is output, a detection circuit for detecting a secondary output of the transformer, An output control circuit for controlling a secondary side output of the transformer by controlling a primary winding side of the transformer based on a detection value of the detection circuit, wherein the output control circuit is based on digital data. A pulse width modulation signal (PWM) having a duty value set as described above is input, a conversion process of a first reference voltage (Vref1) is performed based on the input pulse width modulation signal, and a conversion electrical signal generated by the conversion process The control of the primary winding side of the transformer is performed based on the signal, and the conversion electric signal is generated as an electric signal having a settable value larger than the settable number of the duty value. Lying in the power supply device according to claim having a circuit.
[0051]
According to this configuration, not only the control depending on the interval of the duty value that can be set for the pulse width modulation signal (PWM) used as the output control signal, but also the output control at a finer interval becomes possible. High-precision control when low output is set is possible.
[0052]
Further, in one embodiment of the power supply device of the present invention, the output control circuit generates a second reference voltage (Vref2) as a conversion value based on the first reference voltage (Vref1); And a second control circuit for generating a third reference voltage (Vref3) as a conversion value based on the second reference voltage (Vref2), wherein the third reference voltage (Vref3) is provided on the primary winding side of the transformer. It is characterized in that it is configured to be applied as a converted electric signal for executing control.
[0053]
With this configuration, the first reference voltage (Vref1) as an input value to the power supply is converted, and the third reference voltage (Vref3), which enables finer setting, is controlled on the primary winding side of the transformer. , And more accurate output control can be realized.
[0054]
Further, in one embodiment of the power supply device of the present invention, the first control circuit converts the first reference voltage (Vref1) into a second reference voltage (Vref2) by an integration process based on a first pulse width modulation signal (PWM1). ), Wherein the second control circuit generates a third reference voltage (Vref3) by integrating the second reference voltage (Vref2) based on a second pulse width modulation signal (PWM2). It is characterized by being.
[0055]
According to this configuration, by combining a plurality of pulse width modulation signals, it is possible to generate a signal value other than a signal value that can be generated only with a single pulse width modulation signal, and the third reference voltage ( By applying Vref3) as an electric signal for output control, highly accurate output control is realized.
[0056]
Further, in one embodiment of the power supply device of the present invention, the first pulse width modulation signal (PWM1) is a pulse width modulation signal having a duty value changed and set based on a target value of a secondary output of the transformer. When the target value of the secondary output of the transformer is high, it is set as a duty value for generating a relatively high second reference voltage (Vref2), and when the target value of the secondary output of the transformer is low, , A pulse width modulation signal set as a duty value for generating a relatively low second reference voltage (Vref2).
[0057]
With this configuration, even when the output target value is low, output control with a narrow control width can be performed, and highly accurate output control is realized.
[0058]
Further, in one embodiment of the power supply device of the present invention, the second pulse width modulation signal (PWM2) includes an input value from the detection circuit based on a detection value of a secondary output of the transformer, It is a pulse width modulation signal having a duty value set based on the target value of the secondary output.
[0059]
With this configuration, even when the feedback control based on the detected value is performed based on the pulse width modulation signal, it is possible to generate a signal value other than a signal value that can be generated only with a single pulse width modulation signal. By applying the third reference voltage (Vref3) generated as described above as an electric signal for output control, highly accurate output control is realized.
[0060]
Further, in one embodiment of the power supply device of the present invention, the first pulse width modulation signal (PWM1) is a pulse width modulation signal having a higher frequency than the second pulse width modulation signal (PWM2), The output control circuit is configured to control the first reference voltage based on a third pulse width modulation signal (PWM3) generated as a composite signal of the first pulse width modulation signal (PWM1) and the second pulse width modulation signal (PWM2). The third reference voltage (Vref3) is generated as an integral value of (Vref1).
[0061]
With this configuration, it is possible to generate a pulse width modulation signal having various duties by combining a pulse width modulation signal having a high frequency and a pulse width modulation signal having a low frequency. A third reference voltage (Vref3) is generated as an integral value of the first reference voltage (Vref1) based on the third pulse width modulation signal (PWM3), and the third reference voltage (Vref3) is used for output control. By applying it as a signal, highly accurate output control is realized.
[0062]
Further, in one embodiment of the power supply device of the present invention, the first pulse width modulation signal (PWM1) is a pulse width modulation signal capable of setting a plurality of different duty values.
[0063]
According to this configuration, the first pulse width modulation signal (PWM1) and the second pulse having a duty arbitrarily selected from a plurality of duties that can be set for the first pulse width modulation signal (PWM1) as a relatively high frequency signal By combining with the width modulation signal (PWM2), the third pulse width modulation signal (PWM3) having more kinds of duty can be generated, and more accurate output control can be performed.
[0064]
Further, in one embodiment of the power supply device of the present invention, the first control circuit has a switch means, and has a different value as a conversion value based on the first reference voltage (Vref1) by setting of the switch means. The second control circuit converts the second reference voltage (Vref2) based on a second pulse width modulation signal (PWM2), and generates a third reference voltage (Vref2). It is characterized in that it is configured to generate a voltage (Vref3).
[0065]
With this configuration, it is possible to generate the second reference voltage (Vref2) having a different value with a simple configuration having a switch, and to achieve a high-precision output control without complicating the circuit configuration. An apparatus is realized.
[0066]
Further, in one embodiment of the power supply device of the present invention, the switch means is configured to generate a relatively high second reference voltage (Vref2) when a target value of the secondary output of the transformer is high, When the target value of the secondary output of the transformer is low, the setting is such that a relatively low second reference voltage (Vref2) is generated.
[0067]
With this configuration, even when the output target value is low, output control with a narrow control width can be performed, and highly accurate output control is realized.
[0068]
Further, in one embodiment of the power supply device of the present invention, the output control circuit generates a third reference voltage (Vref3) as a conversion value based on the first reference voltage (Vref1); A current adjusting circuit for adjusting a flowing current based on a third reference voltage (Vref3), and converting the third reference voltage (Vref3) to control of a primary winding side of the transformer; It is characterized in that the configuration is applied as
[0069]
With this configuration, a plurality of types of control can be performed on the third reference voltage, and more accurate output control is realized.
[0070]
Further, in one embodiment of the power supply device of the present invention, the current adjusting circuit has a switch means, and a different current value based on the third reference voltage (Vref3) is generated by setting the switch means. It is characterized by having.
[0071]
With this configuration, a plurality of types of control can be performed with a simple configuration having a switch, and a power supply device that can perform high-precision output control without complicating the circuit configuration is realized.
[0072]
Further, in one embodiment of the power supply device of the present invention, the output control circuit is an output control circuit that performs analog control, and the second reference voltage (Vref2) as a conversion value based on the first reference voltage (Vref1). ), And a second control circuit that generates a third reference voltage (Vref3) as a conversion value based on the second reference voltage (Vref2), wherein the third reference voltage (Vref3) is generated. ) And a difference signal between the electric signal based on the detected value of the secondary output of the transformer and the primary winding of the transformer.
[0073]
According to this configuration, not only the control depending on the interval of the duty value that can be set in the pulse width modulation signal (PWM) used as the output control signal but also the output control at a finer interval in the analog output control circuit. And high-precision control can be performed particularly when the output target value is set to a low output.
[0074]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a plurality of embodiments of the power supply device of the present invention will be described with reference to the drawings.
[0075]
(Example 1)
FIG. 1 shows a power supply device circuit configuration according to a first embodiment of the present invention. As shown in FIG. 1, the power supply device according to the present embodiment includes a high-voltage power supply (HVPS) 120 and a control unit (MCU) 110 that inputs a monitor value from the high-voltage power supply 120 and outputs a control signal. The high-voltage power supply (HVPS) 120 includes an output control circuit 121, a transformer 122, a rectifying / smoothing circuit 123, and an output detection circuit 124 provided on the primary side of the transformer.
[0076]
The output detection circuit 124 has an operational amplifier 171, the inverted input of the operational amplifier 171 is connected to its own output terminal, and the non-inverted input terminal of the operational amplifier 171 is connected to the other end of the resistor 146 whose one end on the detection side is grounded. It is connected between the end and a resistor 144 connected to the load side output of the rectifying / smoothing circuit 123. The output of the operational amplifier 171 is connected to the control unit (MCU) 110 via the resistor 147, and outputs a detection value (Mon). The detected output value is A / D converted by a control unit (MCU), and the CPU 111 outputs a PWM signal: PWM2 as a control signal to the output control circuit 121 on the high voltage power supply 120 side based on the digital value. The PWM signal: PWM1 output by the CPU 111 is a PWM signal having a duty value set in advance according to the output (Vout) to the load, and is also generated by the CPU 111 based on a digital value. A specific example of the setting of the PWM signal will be described later.
[0077]
The rectifying and smoothing circuit 123 includes a diode 172 and a capacitor 173 connected to the secondary side (load side) of the transformer 122, and rectifies and smoothes the alternating current boosted by the transformer 122 by a combination of the diode 172 and the capacitor 173. Then, the output (Vout) is provided to the load side via the resistor 145.
[0078]
The output control circuit 121 is different from a conventional switching circuit in that it has a configuration that enables more accurate control of the output value of the secondary output of the transformer. Hereinafter, the configuration and operation of the output control circuit 121 will be described in detail.
[0079]
A first reference voltage (Vref1) is supplied to the output control circuit 121 from a low-voltage power supply as a predetermined voltage (for example, 5 V) supply source. A first reference voltage (for example, 5 V) input to the output control circuit 121 is a first control circuit 181 including transistors Q1 and 151 controlled by a first PWM signal (PWM1) output from the CPU 111 of the control unit 110. , The potential between the resistor 134 and the capacitor 161 of the integrating circuit unit including the resistor 134 and the capacitor 161 at the subsequent stage is set. That is, a new potential value is generated by executing an integration process on the first reference voltage (Vref1) based on the first PWM signal (PWM1) output from the CPU 111 of the control unit 110. This adjustment potential is defined as a second reference voltage (Vref2).
[0080]
The first control circuit 181 includes transistors Q1 and 151. The collectors of the transistors Q1 and 151 are connected from the input of the first reference voltage (Vref1) to the circuit via the resistor 131, and the emitter is grounded. The base is connected to the resistor 132, one of which is connected to the other end of the grounded resistor 133. Of the PWM signal (PWM1).
[0081]
When the first PWM signal (PWM1) is at a low level, the inversion circuit 191 turns to a high level. As a result, the transistors Q1 and 151 are turned on, and when the first PWM signal (PWM1) is at the high level, the level is set to the low level by the inversion circuit 191. As a result, the transistors Q1 and 151 are turned off. Therefore, the transistors Q1 and 151 alternately repeat on / off states in a period corresponding to the duty of the first PWM signal (PWM1). The value of the second reference voltage is set according to the duty of the first PWM signal (PWM1).
[0082]
For example, assuming that the first reference voltage (Vref1) = 5V and the duty of the first PWM signal (PWM1) input to the first control circuit 181 is 25%, the second reference voltage (Vref2) is 5V × 0.25 = It is set as 1.25V. As described above, by changing the duty of the first PWM signal (PWM1) input to the first control circuit 181, the second reference voltage (Vref2) becomes 0 to 100% of the first reference voltage (Vref1). When the first reference voltage (Vref1) = 5V, the second reference voltage (Vref2) can be set between 0 and 5V. For example, in the case of setting the duty value by 10-bit control, 2 ¹⁰ = 1024 kinds of second reference voltage (Vref2) values can be set.
[0083]
Here, the duty of the first PWM signal (PWM1) is set, for example, when the output target value for the load is high, for example, when the output target value = 2 kV or more, the duty is set high, and the second reference voltage (Vref2) is set. Set higher. On the other hand, when the output target value for the load is low, for example, when the output target value is less than 2 kV, processing is performed such that the duty is set low and the second reference voltage (Vref2) is set low. Specific examples of these will be described later. The duty of the first PWM signal (PWM1) is a value set in advance based on the output target value, and is sequentially updated according to the monitor value (Mon) input from the output detection circuit 124 to the control unit 110. Not a value.
[0084]
On the other hand, the second PWM signal (PWM2) output from the CPU 111 of the control means (MCU) 110 is based on the A / D conversion result of the monitor value (Mon) input from the output detection circuit 124 to the control means 110 and the program. The value is compared with a set value (corresponding to an output target value), and is output to the second control circuit 182 as a PWM signal in which a duty value is controlled.
[0085]
The second control circuit 182 includes transistors Q2 and 152. The collectors of the transistors Q2 and 152 are connected to a circuit section via a resistor 135 from a setting section of the second reference voltage (Vref2), and an emitter is grounded. The base is connected to the resistor 137, one end is connected to the other end of the grounded resistor 138, and the other end of the resistor 137 is output via the inverting circuit 192 to the second output from the CPU 111 of the control unit (MCU) 110. It is configured as an input section for a PWM signal (PWM2).
[0086]
In accordance with the operation of the second control circuit 182 including the transistors Q2 and 152 controlled by the second PWM signal (PWM2) output from the CPU 111 of the control means 110, the potential between the resistor 136 and the capacitor 162 of the subsequent integration circuit unit Is set. That is, a new potential value is generated by executing an integration process on the second reference voltage (Vref2) based on the second PWM signal (PWM2) output from the CPU 111 of the control unit 110. This adjustment potential is set as a third reference voltage (Vref3).
[0087]
For example, assuming that the second reference voltage (Vref2) = 1.25 V and the duty of the second PWM signal (PWM2) input to the second control circuit 182 is 50%, the third reference voltage (Vref3) is 1.25 V × It is set as 0.5 = 0.625V.
[0088]
By changing the duty of the second PWM signal (PWM2) input to the second control circuit 182, the third reference voltage (Vref3) can be set between 0 and 100% of the second reference voltage (Vref2). When the second reference voltage (Vref2) = 1.25 V, the third reference voltage (Vref3) can be set between 0 and 1.25 V. For example, in the case of setting the duty value by 10-bit control, 2 ¹⁰ = 1024 kinds of third reference voltage (Vref3) values can be set.
[0089]
As described above, when the third reference voltage (Vref3) is set to be lower than the second reference voltage (Vref2), the low-setting second reference voltage (Vref2) is set to a MAX value within a range of MAX to 0 as a predetermined value. It is possible to set a third reference voltage (Vref3) value of a type (for example, 1024 types) set by a bit value.
[0090]
For example, when the second reference voltage (Vref2) is 5V, the value of the third reference voltage (Vref3) is 1024 in the range of 0 to 5V. For example, when the second reference voltage (Vref2) is 1V, the third reference voltage (Vref2) is 1V. As for the value of the three reference voltages (Vref3), 1024 types can be set within a range of 0 to 1V. Therefore, by setting the second reference voltage (Vref2) low and adjusting the duty of the second PWM signal (PWM2), the third reference voltage (Vref3) value can be controlled with a smaller change width. It becomes possible. This specific example will be described later.
[0091]
The third reference voltage (Vref3) is connected to the auxiliary holding winding of the transformer via the resistor 139.
[0092]
The bases of the transistors Q4 and 154 of the third control circuit 184 are connected to the auxiliary winding 193 of the transformer. The collectors of the transistors Q4 and 154 are connected to the primary winding of the transformer, and the emitter is grounded.
[0093]
By raising and lowering the potential of the third reference voltage (Vref3), the amount of base current of the transistors Q4 and 154 of the third control circuit 184 is controlled. As a result, the current value between the collector and the emitter of the transistors Q4 and 154 is reduced. The voltage on the primary side of the transformer 122 is controlled by this control, and finally the voltage on the secondary side of the transformer 122 is controlled.
[0094]
That is, output control on the secondary side of the transformer 122 is executed as follows.
[0095]
The duty value of PWM2 is large → the third reference voltage (Vref3) is large → the base current of the transistors Q4 and 154 of the third control circuit 184 is large → the primary current of the transformer is large → the secondary output of the transformer Becomes large.
[0096]
As described above, by increasing the duty (Duty) value of the second PWM signal (PWM2) output from the CPU 111 of the control unit (MCU) 110, the secondary output of the transformer 122 can be increased.
[0097]
Conversely, the duty value of PWM2 is small → the third reference voltage (Vref3) is small → the base current amount of the transistors Q4 and 154 of the third control circuit 184 is small → the primary current amount of the transformer is small → The output on the secondary side of the transformer becomes small.
[0098]
As described above, by reducing the duty value of the second PWM signal (PWM2) output from the CPU 111 of the control unit (MCU) 110, the secondary output of the transformer 122 can be reduced.
[0099]
Here, the first PWM signal (PWM1) is set as 25%, and the second PWM signal (PWM2) is converted from the A / D conversion result of the monitor value (Mon) input from the output detection circuit 124 to the control unit 110. And a set value in the program (corresponding to the output target value), and set as a PWM signal in which the duty value is controlled, and a digital signal for controlling the duty value is a 10-bit signal. The control width of the secondary output value of the transformer 122 will be described.
[0100]
The second PWM signal (PWM2) is output to the base of the transistors Q2 and 152 of the second control circuit 182 via the inverting circuit 192. The base input value is a PWM signal having a duty set based on the output monitor value from the output detection circuit 124 and the output target value. For example, in the case of 10-bit control, 2 ¹⁰ = 1024 different duty values.
[0101]
This 2 ¹⁰ = 1024 different duty values determine the potential value of the third reference voltage (Vref3) from the second reference voltage (Vref2). As described above, when the first reference voltage (Vref1) = 5V, the duty of the first PWM signal (PWM1) input to the first control circuit 181 is 25%, as described above. , The second reference voltage (Vref2) is set as 5V × 0.25 = 1.25V.
[0102]
With respect to the value of the second reference voltage (Vref2) = 1.25 V, 2 ¹⁰ = 1024 different duty values are set, the on / off control of the transistors Q2 and 152 of the second control circuit 182 is performed based on the second PWM signal (PWM2). A third reference voltage (Vref3) of 25 V will be generated.
[0103]
For example, the target output of the transformer 122 is set to 1.25 kV, the duty value of the second PWM signal (PWM2) = 80% is made to correspond to the third reference voltage (Vref3) = 1.25 V, and the duty value = 0. Is controlled to correspond to the third reference voltage (Vref3) = 0V, the third reference voltage (Vref3) applied to the bases of the transistors Q4 and 154 of the third control circuit 184 via the auxiliary winding 193 of the transformer. ) Can be controlled to 0.8 × 1024 ≒ 820 potential values in the range of 0 to 1.25 V. As a result, the output value of the transformer 122 is also in the range of 0 to 1.25 kV. Control can be performed in 820 ways. That is, 1.25 kV / 820 = 1.52 V per bit.
[0104]
This is calculated as a rate of change per bit for an output value of 1.25 kV.
1.52 / 1250 ≒ 0.0012
≒ 0.12%.
[0105]
With reference to FIG. 2, an explanation will be given on the effect when the duty value of the second PWM signal (PWM2) is set by the 10-bit value signal by applying the present embodiment.
[0106]
FIG. 2A shows an example in which the switching circuit is directly controlled based on a conventional PWM signal value to control the primary side of the transformer. From the left end, “PWM signal duty value”, “high voltage output value”, “output change per bit”, and “output change rate per bit” are shown.
[0107]
When the high voltage output is controlled between 0 and 5 kV in the duty value range of 0 to 80%, the high voltage output is 0 V when the duty value is 0, and the high voltage output is 5 kV when the duty value is 80%. The output change value is (5 kV / 80%) / 1023 ≒ 6.1 V / bit.
[0108]
As shown in the rightmost entry, the change rate with respect to the high voltage output value is as follows: when the PWM duty is 80% and the output is 5 kV, the change rate is 0.12% / bit, when the PWM duty is 64% and the output is 4 kV. Change rate = 0.15% / bit, PWM duty = 48%, output = 3 kV, change rate = 0.20% / bit, PWM duty = 32%, output = 2 kV, change rate = 0.31 When% / bit, PWM duty = 16%, and output = 1 kV, the change rate is 0.61% / bit. As described above, as the duty value decreases and the high-voltage output value decreases, the rate of change of the high-voltage output due to a change per bit increases.
[0109]
On the other hand, FIG. 2B shows an example in which control is performed by applying the configuration of the first embodiment of the present invention described above. When the high voltage output value is 1.5 to 5 kV, the duty of the PWM1 signal is set to high duty, and the second reference voltage (Vref2) is set to 5 V. When the high voltage output value is 1.5 kV or less, the duty of the PWM1 signal is low. The second reference voltage (Vref2) was set to 1.5 V, and the duty of the PWM2 signal was changed to control the high-voltage output value.
[0110]
As shown in the rightmost entry, the change rate with respect to the high voltage output value is as follows: when PWM2 duty = 80%, output = 5 kV, change rate = 0.12% / bit, PWM2 duty = 64%, output = 4 kV, Change rate = 0.15% / bit, PWM2 duty = 48%, output = 3 kV, change rate = 0.20% / bit, PWM2 duty = 32%, output = 2 kV, change rate = 0.31 % / Bit, which is the same as (a) described above.
[0111]
Hereinafter, when the high voltage output value is 1.5 kV or less, the control is performed by setting the second reference voltage (Vref2) = 1.5 V by reducing the duty of the PWM1 signal. In this case, when the PWM2 duty is 96% and the output is 1.5 kV, the change rate is 0.10% / bit. When the PWM2 duty is 64% and the output is 1.0 kV, the change rate is 0.15% / bit. It becomes. As described above, even when a high voltage output having a relatively low value is set, the output change rate per bit is reduced by setting the second reference voltage (Vref2) low and executing control. And high-precision control becomes possible.
[0112]
(Example 2)
Next, a power supply device circuit configuration and processing according to a second embodiment of the present invention will be described with reference to FIG. In FIG. 3, the same components as those shown in FIG. 1 corresponding to the first embodiment described above are denoted by the same reference numerals. As shown in FIG. 3, the power supply device of the second embodiment includes a high-voltage power supply (HVPS) 120 and a control unit (MCU) 110 that inputs a monitor value from the high-voltage power supply 120 and outputs a control signal. The high-voltage power supply (HVPS) 120 includes an output control circuit 201 provided on the primary side of the transformer, a transformer 122, a rectifying / smoothing circuit 123, and an output detection circuit 124.
[0113]
The output detection circuit 124 has an operational amplifier 171, the inverted input of the operational amplifier 171 is connected to its own output terminal, and the non-inverted input terminal of the operational amplifier 171 is connected to the other end of the resistor 146 whose one end on the detection side is grounded. It is connected between the end and a resistor 144 connected to the load side output of the rectifying / smoothing circuit 123. The output of the operational amplifier 171 is connected to the control unit (MCU) 110 via the resistor 147, and outputs a detection value (Mon). The output value is A / D converted by a control unit (MCU), and the CPU 111 outputs the PWM signal PWM2 as a control signal to the output control circuit 201 on the high voltage power supply 120 side based on the digital value.
[0114]
The rectifying and smoothing circuit 123 includes a diode 172 and a capacitor 173 connected to the secondary side (load side) of the transformer 122, and rectifies and smoothes the alternating current boosted by the transformer 122 by a combination of the diode 172 and the capacitor 173. Then, the output (Vout) is provided to the load side via the resistor 145.
[0115]
The output control circuit 201 is different from a conventional switching circuit in that the output control circuit 201 has a configuration capable of controlling the output value of the secondary output of the transformer with higher accuracy. Hereinafter, the configuration and operation of the output control circuit 201 will be described in detail.
[0116]
The output control circuit 201 of the second embodiment is different from the output control circuit 121 of the first embodiment in the configuration of the first control circuit 210. The other configurations of the second and third control circuits are the same as those of the first embodiment.
[0117]
A first reference voltage (Vref1) is supplied to the output control circuit 201 from a low-voltage power supply as a predetermined voltage (for example, 5 V) supply source. The first reference voltage (for example, 5 V) input to the output control circuit 201 is set at a subsequent stage according to the operation of the first control circuit 210 including the switch 211 operated by the selection signal output from the CPU 111 of the control means 110. Of the previous stage of the resistor 135 is set. This adjustment potential is defined as a second reference voltage (Vref2).
[0118]
The first control circuit 210 includes a switch 211, and the switch 211 is controlled by a selection signal output from the CPU 111 of the control unit 110.
[0119]
When the switch 211 is connected to the (a) side, the first reference voltage (Vref1) output from the CPU 111 of the control means 110 is directly output to a stage preceding the resistor 135, and this is the second reference voltage (Vref2). It becomes. When the switch 211 is connected to the (b) side, a voltage value between the resistors 212 and 213 connected in series between the reference voltage (Vref1) level and the ground level is output to a stage preceding the resistor 135, This becomes the second reference voltage (Vref2).
[0120]
Therefore, when the switch 211 is connected to the (a) side, the second reference voltage (Vref2) is set as the first reference voltage (Vref1). When the switch 211 is connected to the (b) side, the second reference voltage (Vref2) is set. The two reference voltages (Vref2) are set as values according to the resistance values of the resistors 212 and 213. For example, when the resistors 212 and 213 have the same resistance value, the second reference voltage (Vref2) = (first reference voltage (Vref1)) × 0.5.
[0121]
For example, when the first reference voltage (Vref1) is 5 V, when the switch 211 is connected to the (a) side, the second reference voltage (Vref2) is set to 5 V, and the switch 211 is connected to the (b) side. In this case, the second reference voltage (Vref2) is set as a value corresponding to the resistance values of the resistors 212 and 213. For example, when the resistors 212 and 213 have the same resistance value, The voltage (Vref2) is set as 2.5V. When the resistors 212 and 213 have a 3: 1 resistance value ratio, the second reference voltage (Vref2) is set to 1.25V.
[0122]
Here, for example, when the output target value for the load is high, for example, when the output target value is equal to or more than 2 kV, the switch 211 is connected to the (a) side to connect the second reference voltage (Vref2) to the first reference voltage (Vref2). Vref1). On the other hand, when the output target value for the load is low, for example, when the output target value is less than 2 kV, the switch 211 is connected to the (b) side, and the second reference voltage (Vref2) is changed to the first reference voltage (Vref1). Processing such as setting as a lower value is performed. The configuration and operation of the second and third control circuits are the same as those of the first embodiment described above with reference to FIG.
[0123]
Also in the second embodiment, by changing the duty of the second PWM signal (PWM2) input to the second control circuit 182, the third reference voltage (Vref3) becomes 0 to 0 of the second reference voltage (Vref2). When the second reference voltage (Vref2) = 1.25V, the third reference voltage (Vref3) can be set between 0 and 1.25V. For example, in the case of setting the duty value by 10-bit control, 2 ¹⁰ = 1024 kinds of third reference voltage (Vref3) values can be set.
[0124]
As described above, when the third reference voltage (Vref3) is set to be lower than the second reference voltage (Vref2), the low-setting second reference voltage (Vref2) is set to a MAX value within a range of MAX to 0 as a predetermined value. It is possible to set a third reference voltage (Vref3) value of a type (for example, 1024 types) set by a bit value.
[0125]
For example, when the second reference voltage (Vref2) is 5V, the third reference voltage (Vref3) value is 1024 types in the range of 0 to 5V. For example, when the second reference voltage (Vref2) is 1V, the third reference voltage (Vref2) is 3rd. As the reference voltage (Vref3), 1024 types can be set within a range of 0 to 1V. Therefore, by setting the second reference voltage (Vref2) low and adjusting the duty of the second PWM signal (PWM2), the value of the third reference voltage (Vref3) can be controlled with a smaller change width. Becomes possible.
[0126]
The second PWM signal (PWM2) is compared with an A / D conversion result of a monitor value (Mon) input from the output detection circuit 124 to the control means 110 and a set value (corresponding to an output target value) in a program, A description will be given of the control width of the secondary-side output value of the transformer 122 per bit when the duty value is set as a PWM signal and the digital signal for controlling the duty value is a 10-bit signal.
[0127]
The second PWM signal (PWM2) is output to the base of the transistors Q2 and 152 of the second control circuit 182 via the inverting circuit 192. The base input value is a PWM signal having a duty set based on the output monitor value from the output detection circuit 124 and the output target value. For example, in the case of 10-bit control, 2 ¹⁰ = 1024 different duty values.
[0128]
This 2 ¹⁰ = 1024 different duty values determine the potential value of the third reference voltage (Vref3) from the second reference voltage (Vref2). As described above, when the first reference voltage (Vref1) = 5 V and the selection signal (Select) input to the first control circuit 210 is set to the (b) side, the second reference voltage (Vref2) The two reference voltage (Vref2) is set to a potential value lowered according to the resistances 212 and 213. For example, assuming that the resistance value ratio of the resistors 212 and 213 is 3: 1, it is set as 5V × 0.25 = 1.25V.
[0129]
With respect to the value of the second reference voltage (Vref2) = 1.25 V, 2 ¹⁰ = 1024 different duty values are set, the on / off control of the transistors Q2 and 152 of the second control circuit 182 is performed based on the second PWM signal (PWM2). A third reference voltage (Vref3) of 25 V will be generated.
[0130]
For example, the target output of the transformer 122 is set to 1.25 kV, the duty value of the second PWM signal (PWM2) = 80% is made to correspond to the third reference voltage (Vref3) = 1.25 V, and the duty value = 0. Is controlled to correspond to the third reference voltage (Vref3) = 0V, the third reference voltage (Vref3) applied to the bases of the transistors Q4 and 154 of the third control circuit 184 via the auxiliary winding 193 of the transformer. ) Can be controlled to 0.8 × 1024 ≒ 820 potential values in the range of 0 to 1.25 V. As a result, the output value of the transformer 122 is also in the range of 0 to 1.25 kV. Control can be performed in 820 ways. That is, 1.25 kV / 820 = 1.52 V per bit.
[0131]
This is calculated as a rate of change per bit for an output value of 1.25 kV.
1.52 / 1250 ≒ 0.0012
≒ 0.12%.
[0132]
With reference to FIG. 4, an effect when the present embodiment is applied and the duty value of the second PWM signal (PWM2) is set by a 10-bit value signal will be described.
[0133]
FIG. 4A shows an example in which the switching circuit is directly controlled based on the conventional PWM signal value to control the primary side of the transformer, as in FIG. 2A described in the first embodiment. From the left end, “PWM signal duty value”, “high voltage output value”, “output change per bit”, and “output change rate per bit” are shown.
[0134]
When the high voltage output is controlled between 0 and 5 kV in the duty value range of 0 to 80%, the high voltage output is 0 V when the duty value is 0, and the high voltage output is 5 kV when the duty value is 80%. The output change value is (5 kV / 80%) / 1023 ≒ 6.1 V / bit. As the duty value decreases and the high-voltage output value decreases, there is a problem that the change rate of the high-voltage output due to a change per bit increases.
[0135]
On the other hand, FIG. 4B shows an example in which control is performed by applying the configuration of the second embodiment of the present invention described above. When the high voltage output value is 1.5 to 5 kV, the switch 211 is set to the (a) side and the second reference voltage (Vref2) is set to the first reference voltage (Vref1), that is, 5 V, and the high voltage output value is 1.5 kV or less. Then, the switch 211 is set to the (b) side, the second reference voltage (Vref2) is set to 1.5 V, and the duty of the PWM2 signal is changed to control the high voltage output value.
[0136]
As shown in the rightmost entry, the change rate with respect to the high voltage output value is as follows: when PWM2 duty = 80%, output = 5 kV, change rate = 0.12% / bit, PWM2 duty = 64%, output = 4 kV, Change rate = 0.15% / bit, PWM2 duty = 48%, output = 3 kV, change rate = 0.20% / bit, PWM2 duty = 32%, output = 2 kV, change rate = 0.31 % / Bit, which is the same as before (a) before the improvement.
[0137]
Hereinafter, when the high voltage output value was 1.5 kV or less, the control was performed by setting the second reference voltage (Vref2) to 1.5 V. In this case, when the PWM2 duty is 96% and the output is 1.5 kV, the change rate is 0.10% / bit. When the PWM2 duty is 64% and the output is 1.0 kV, the change rate is 0.15% / bit. It becomes. As described above, even when a high voltage output having a relatively low value is set, the output change rate per bit is reduced by setting the second reference voltage (Vref2) low and executing control. And high-precision control becomes possible.
[0138]
In the above-described embodiment, the configuration in which the switch 211 is switched between two points (a) and (b) to set two types of second reference voltages (Vref2) has been described. A configuration may be adopted in which three or more different second reference voltages (Vref2) are set by providing a resistor other than the resistors 212 and 213 of the 210, for example. With this configuration, more accurate adjustment can be realized.
[0139]
(Example 3)
Next, a power supply device circuit configuration and processing according to a third embodiment of the present invention will be described with reference to FIG. In FIG. 5, the same components as those shown in FIG. 1 corresponding to the first embodiment described above are denoted by the same reference numerals. As shown in FIG. 5, the power supply device according to the third embodiment includes a high-voltage power supply (HVPS) 120 and a control unit (MCU) 110 that inputs a monitor value from the high-voltage power supply 120 and outputs a control signal. The high-voltage power supply (HVPS) 120 has an output control circuit 301 provided on the primary side of the transformer, a transformer 122, a rectifying / smoothing circuit 123, and an output detection circuit 124.
[0140]
The output detection circuit 124 has an operational amplifier 171, the inverted input of the operational amplifier 171 is connected to its own output terminal, and the non-inverted input terminal of the operational amplifier 171 is connected to the other end of the resistor 146 whose one end on the detection side is grounded. It is connected between the end and a resistor 144 connected to the load side output of the rectifying / smoothing circuit 123. The output of the operational amplifier 171 is connected to the control unit (MCU) 110 via the resistor 147, and outputs a detection value (Mon). The output value is A / D converted by a control unit (MCU), and based on the digital value, the CPU 111 outputs a PWM signal: PWM2 as a control signal to the output control circuit 301 on the high voltage power supply 120 side.
[0141]
The rectifying and smoothing circuit 123 includes a diode 172 and a capacitor 173 connected to the secondary side (load side) of the transformer 122, and rectifies and smoothes the alternating current boosted by the transformer 122 by a combination of the diode 172 and the capacitor 173. Then, the output (Vout) is provided to the load side via the resistor 145.
[0142]
The output control circuit 301 is different from a conventional switching circuit in that it has a configuration that enables more accurate control of the output value of the secondary output of the transformer. Hereinafter, the configuration and operation of the output control circuit 301 will be described in detail.
[0143]
The first difference between the output control circuit 301 of the third embodiment and the output control circuit 121 of the first embodiment is that the first control circuit is deleted and the second reference voltage (Vref1) is changed to the second reference voltage. The point is that the conversion process to the voltage (Vref2) is not performed. The operation of the second control circuit 182 that performs the switching operation of the first reference voltage (Vref1) by the PWM signal (PWM2) whose duty is set according to the monitor (Mon) value from the output detection circuit 124 and the output target value is performed. The third reference voltage (Vref3) is directly generated.
[0144]
The second difference from the output control circuit 121 of the first embodiment is that the resistors 322 and 323 are connected in parallel between the generation point of the third reference voltage (Vref3) and the auxiliary winding 193 of the transformer. And a current adjustment circuit 320 including a switch 321 operated by a selection signal output from the CPU 111 of the control unit 110 on the resistor 322 side. The current adjustment circuit 320 adjusts the current flowing through the current adjustment circuit 320 by turning on / off the switch 321 and supplies the current to the bases of the transistors Q4 and 154. Hereinafter, the operation of the output control circuit according to the third embodiment will be described.
[0145]
A first reference voltage (Vref1) is supplied to the output control circuit 301 from a low-voltage power supply as a predetermined voltage (for example, 5 V) supply source. On the other hand, the second PWM signal (PWM2) output from the CPU 111 of the control means (MCU) 110 is based on the A / D conversion result of the monitor value (Mon) input from the output detection circuit 124 to the control means 110 and the program. The value is compared with a set value (corresponding to an output target value), and is output to the second control circuit 182 as a PWM signal in which a duty value is controlled.
[0146]
The second control circuit 182 includes transistors Q2 and 152. The collectors of the transistors Q2 and 152 are connected to a circuit section via a resistor 135 from a setting section of the first reference voltage (Vref1), and an emitter is grounded. The base is connected to the resistor 137, one of which is connected to the other end of the grounded resistor 138, and the other end of the resistor 137 is connected to the second output from the CPU 111 of the control unit (MCU) 110 via the inverting circuit 192. Of the PWM signal (PWM2).
[0147]
In accordance with the operation of the second control circuit 182 including the transistors Q2 and 152 controlled by the second PWM signal (PWM2) output from the CPU 111 of the control means 110, the potential between the resistor 136 and the capacitor 162 of the subsequent integration circuit unit Is set. That is, the third reference voltage (Vref3) is generated by executing an integration process on the first reference voltage (Vref1) based on the second PWM signal (PWM2) output from the CPU 111 of the control unit 110.
[0148]
For example, assuming that the first reference voltage (Vref1) = 5V and the duty of the second PWM signal (PWM2) input to the second control circuit 182 is 80%, the third reference voltage (Vref3) is 5V × 0.8 = Set as 4.0V.
[0149]
By changing the duty of the second PWM signal (PWM2) input to the second control circuit 182, the third reference voltage (Vref3) can be set between 0 and 100% of the first reference voltage (Vref1). When the first reference voltage (Vref1) = 5V, the third reference voltage (Vref3) can be set between 0 and 5V. For example, in the case of setting the duty value by 10-bit control, 2 ¹⁰ = 1024 types of third reference voltages (Vref3) can be set.
[0150]
The third reference voltage (Vref3) is subjected to current adjustment in the current adjustment circuit 320, and is supplied to the bases of the transistors Q4 and 154.
[0151]
The current adjustment circuit 320 includes resistors 322 and 323 connected in parallel, and a switch 321 connected in series to the resistor 322. The switch 321 is operated by a selection signal output from the CPU 111 of the control unit 110.
[0152]
When the switch 321 is turned on, both the resistor 322 and the resistor 323 connected in parallel are connected, and a relatively large current value can be set. On the other hand, when the switch 321 is turned off, only the resistor 323 is connected, and the current value can be set smaller than the current value. That is,
Switch ON: High current value
Switch OFF: Low current value
Can be supplied to the transistors Q4 and 154 of the third control circuit 184 via the auxiliary winding 193.
[0153]
Here, when the resistor 322 has a relatively small resistance and the resistor 323 has a relatively large resistance, when the switch 321 is turned off, a relatively small current value is generated by the resistor 323 having a large resistance. Is supplied to the transistors Q4 and 154 of the third control circuit 184 via the auxiliary winding 193, and when the switch 321 is turned on, a resistor 322 having a small resistance value is connected, and a large current value with respect to the current value of the transformer The signal is supplied to the transistors Q4 and 154 of the third control circuit 184 via the auxiliary winding 193.
[0154]
For example, when the first reference voltage (Vref1) = 5V and the duty of the second PWM signal (PWM2) output from the CPU 111 of the control unit (MCU) 110 is 80%, the third reference voltage (Vref3) = 4. It becomes 0V. At this time, by setting the values of the resistors 322 and 323 constituting the current adjustment circuit 320, two values of the current flowing through the current adjustment circuit 320 are set according to the on / off of the switch 321, and the auxiliary winding 193 of the transformer is set. Thus, the voltage can be supplied to the transistors Q4 and 154 of the third control circuit 184.
[0155]
Also in the third embodiment, by changing the duty of the second PWM signal (PWM2) input to the second control circuit 182, the third reference voltage (Vref3) becomes 0 to 0 of the first reference voltage (Vref1). When the first reference voltage (Vref1) is set to 5V, the third reference voltage (Vref3) can be set between 0 and 5V. For example, in the case of setting the duty value by 10-bit control, 2 ¹⁰ = 1024 types of third reference voltages (Vref3) can be set.
[0156]
The third reference voltage (Vref3) can be further adjusted by the current adjustment circuit 320, and the third reference voltage (Vref3) set by the duty control of the second PWM signal (PWM2) is two different points. A different current value can be supplied from the current adjustment circuit 320 that can set a current value to the transistors Q4 and 154 of the third control circuit 184 via the auxiliary winding 193 of the transformer.
[0157]
By raising and lowering the potential of the third reference voltage (Vref3), the amount of base current of the transistors Q4 and 154 of the third control circuit 184 is controlled. As a result, the current value between the collector and the emitter of the transistors Q4 and 154 is reduced. The voltage on the primary side of the transformer 122 is controlled by this control, and finally the voltage on the secondary side of the transformer 122 is controlled.
[0158]
That is, output control on the secondary side of the transformer 122 is executed as follows.
[0159]
The duty (duty) value of PWM2 is large → the third reference voltage (Vref3) is large → the base current of the transistors Q4 and 154 of the third control circuit 184 is large → the primary current of the transformer is large → the secondary of the transformer Output is large. As described above, by increasing the duty (Duty) value of the second PWM signal (PWM2) output from the CPU 111 of the control unit (MCU) 110, the secondary output of the transformer 122 can be increased.
[0160]
At this time, the base current of the transistors Q4 and 154 of the third control circuit 184 can be set to two values by turning on / off the switch 321 and finer control becomes possible.
[0161]
Conversely, the duty value of PWM2 is small → the third reference voltage (Vref3) is small → the base current amount of the transistors Q4 and 154 of the third control circuit 184 is small → the primary current amount of the transformer is small → The output on the secondary side of the transformer becomes small.
[0162]
Also in this case, the base current of the transistors Q4 and 154 of the third control circuit 184 can be set to two values by turning on / off the switch 321 and finer control is possible.
[0163]
As described above, even when a relatively high voltage output is set, a plurality of controls can be performed by the switching operation of the current adjustment circuit 320. As a result, the PWM signal: 1 when the duty of the PWM2 is set is set. The output change rate per bit can be reduced, and highly accurate control can be performed.
[0164]
In the above-described embodiment, the configuration in which the switch 321 of the current adjustment circuit 320 is turned on / off and switched between two points to set two types of current values has been described. , Etc., three or more different current values may be set. With this configuration, more accurate adjustment can be realized.
[0165]
(Fourth embodiment)
Next, a power supply device circuit configuration and processing according to a fourth embodiment of the present invention will be described with reference to FIG. In FIG. 6, the same components as those shown in FIG. 1 corresponding to the first embodiment described above are denoted by the same reference numerals. As shown in FIG. 6, the power supply device according to the fourth embodiment includes a high-voltage power supply (HVPS) 120 and a control unit (MCU) 110 that inputs a monitor value from the high-voltage power supply 120 and outputs a control signal. The high-voltage power supply (HVPS) 120 has an output control circuit 401, a transformer 122, a rectifying and smoothing circuit 123, and an output detection circuit 124 provided on the primary side of the transformer.
[0166]
The output detection circuit 124 has an operational amplifier 171, the inverted input of the operational amplifier 171 is connected to its own output terminal, and the non-inverted input terminal of the operational amplifier 171 is connected to the other end of the resistor 146 whose one end on the detection side is grounded. It is connected between the end and a resistor 144 connected to the load side output of the rectifying / smoothing circuit 123. The output of the operational amplifier 171 is connected to the control unit (MCU) 110 via the resistor 147, and outputs a detection value (Mon). The output value is A / D-converted by a control unit (MCU), and based on the digital value, the CPU 111 outputs the PWM signal PWM2 as a control signal to the output control circuit 401 on the high-voltage power supply 120 side.
[0167]
The rectifying and smoothing circuit 123 includes a diode 172 and a capacitor 173 connected to the secondary side (load side) of the transformer 122, and rectifies and smoothes the alternating current boosted by the transformer 122 by a combination of the diode 172 and the capacitor 173. Then, the output (Vout) is provided to the load side via the resistor 145.
[0168]
The output control circuit 401 is different from a conventional switching circuit in that it has a configuration that enables more accurate control of the output value of the secondary output of the transformer. Hereinafter, the configuration and operation of the output control circuit 201 will be described in detail.
[0169]
The first difference between the output control circuit 401 of the fourth embodiment and the output control circuit 181 of the first embodiment is that the resistor 134 and the capacitor 161 connected to the subsequent stage of the first control circuit 181 in the first embodiment. In that the integration circuit of The second point is that the PWM signal: PWM1 output from the CPU 111 of the control unit (MCU) is set at a higher frequency than the PWM2, and the PWM signals: PWM1 (1) to PWM1 (n) having a plurality of different duties. The configuration is such that it is selectively output to the high voltage power supply 120. The other configurations of the second and third control circuits are the same as those of the first embodiment.
[0170]
A first reference voltage (Vref1) is supplied to the output control circuit 401 from a low-voltage power supply as a predetermined voltage (for example, 5 V) supply source. The first reference voltage (for example, 5 V) input to the output control circuit 401 is a first control circuit 181 including transistors Q1 and 151 controlled by a first PWM signal (PWM1) output from the CPU 111 of the control unit 110. According to the operation described above, the first reference voltage (Vref1) is set to Vhigh, and a PWM signal synchronized with the PWM1 signal is generated in the collectors of the transistors Q1 and 151.
[0171]
Further, a duty (Duty) value is determined based on a comparison result between an A / D conversion result of a monitor value (Mon) input from the output detection circuit 124 to the control means 110 and a set value (corresponding to an output target value) in a program. Is output to the second control circuit 182.
[0172]
The second control circuit 182 includes transistors Q2 and 152. The collectors of the transistors Q2 and 152 are connected to the resistor 135, and the emitter is grounded. The base is connected to the resistor 137, one end is connected to the other end of the grounded resistor 138, and the other end of the resistor 137 is connected to the second output from the CPU 111 of the control unit (MCU) 110 via the inverting circuit 912. Of the PWM signal (PWM2).
[0173]
According to the operation of the second control circuit 182 including the transistors Q2 and 152 controlled by the second PWM signal (PWM2) output from the CPU 111 of the control means 110, the third PWM is added to the collectors of the transistors Q2 and 152. A signal: PWM3 is generated.
[0174]
In the present embodiment, the first PWM signal (PWM1) has a higher frequency than the second PWM signal (PWM2), and has a plurality of duty cycles, for example, 0%, 25%, and 50%. , 75%, and 100%.
[0175]
The correspondence between the first PWM signal (PWM1), the second PWM signal (PWM2), and the third PWM signal (PWM3) will be described with reference to FIG.
[0176]
FIG. 7A shows a first PWM signal (PWM1) having a relatively high frequency with a duty of 50%, and FIG. 7B shows a relatively low frequency with a duty set to 10%. This is a second PWM signal (PWM2), and (c) is a third PWM signal (PWM3) generated as a composite signal of PWM1 and PWM2.
[0177]
The second PWM signal (PWM2) shown in FIG. 7B is a result of A / D conversion of a monitor value (Mon) input from the output detection circuit 124 to the control unit 110 and a set value (output target value) in a program. This is a PWM signal generated by controlling the duty value based on the comparison result with the above.
[0178]
The first PWM signal (PWM1) shown in FIG. 7A has a plurality of configurable duty ratios, for example, 0%, 25%, 50%, 75%, and so on, according to the output (Vout) target value for the load. This is a PWM signal having a duty set to any one of 100% duty and having a higher frequency than PWM2.
[0179]
The third PWM signal (PWM3) shown in FIG. 7C is a signal generated based on the first PWM signal (PWM1) and the second PWM signal (PWM2), as shown in FIG. Are signals generated at the collectors of the transistors Q2 and 152 of the second control circuit. The duty of the third PWM signal (PWM3) is [duty of the first PWM signal (PWM1)] × [duty of the second PWM signal (PWM2)].
[0180]
For example, in the example shown in FIG. 7, [duty of the first PWM signal (PWM1)] = 50% and [duty of the second PWM signal (PWM2)] = 10%. PWM 3) duty] = 0.5 × 0.1 = 0.05 = 5%.
[0181]
The third reference voltage (Vref3) set at the preceding stage of the resistor 139 in FIG. 6 is controlled by the third PWM signal (PWM3) shown in FIG. 7C with respect to the first reference voltage (Vref1). Value. That is, with respect to the first reference voltage (Vref1), the third PWM signal as a composite signal of the first PWM signal (PWM1) output from the CPU 111 of the control unit 110 and the second PWM signal (PWM2) An integration process based on (PWM3) is executed to generate a third reference voltage (Vref3).
[0182]
For example, when the first reference voltage (Vref1) is 5V, in the example shown in FIG. 7, since [the duty of the third PWM signal (PWM3)] = 5%, 5V × 5% = 0.25V. . As described above, since the duty of the first PWM signal (PWM1) can be set in a plurality of types (for example, 0, 25, 50, 75, and 100%), the duty of the first PWM signal (PWM1) is set. Is changed, the duty of a plurality of (in the above example) five types of third PWM signals (PWM3) can be set for the duty of one second PWM signal (PWM2). The type of the third reference voltage (Vref3) can be set.
[0183]
For example, in the case of setting the duty value by 10-bit control, 1024 × 5 = 5120 third reference voltages (Vref3) can be generated and supplied to the bases of the transistors Q4 and 154.
[0184]
By raising and lowering the potential of the third reference voltage (Vref3), the amount of base current of the transistors Q4 and 154 of the third control circuit 184 is controlled. As a result, the current value between the collector and the emitter of the transistors Q4 and 154 is reduced. The voltage on the primary side of the transformer 122 is controlled by this control, and finally the voltage on the secondary side of the transformer 122 is controlled.
[0185]
As described above, according to the present embodiment, the first PWM signal (PWM1) having a high frequency and capable of setting a plurality of duties, and the second PWM signal (PWM) having the duty set based on the monitor value A third PWM signal (PWM3) is generated based on the third PWM signal (PWM3), and a third reference voltage (Vref3) is supplied to the bases of the transistors Q4 and 154 of the third control circuit 184 based on the third PWM signal (PWM3). ) Is set, and as a result, the output change rate per bit when the duty of the PWM signal: PWM2 is set can be reduced, and highly accurate control can be performed.
[0186]
In the above-described embodiment, the first PWM signal (PWM1) has five setting duties. However, a greater number of duty setting configurations are possible. For example, when the duty value is set by 10-bit control, the maximum is 2 ¹⁰ = 1024 kinds of duty setting are possible, and if the setting duty of the second PWM signal (PWM2) is 1024, a third PWM signal (PWM3) having 1024 × 1024 different duty is set theoretically. This makes it possible to set 1024 × 1024 third reference voltages (Vref3) based on the first reference voltage (Vref1) and supply them to the bases of the transistors Q4 and 154.
[0187]
(Example 5)
In the above-described first to fourth embodiments, an example of a digital control system has been described. As a fifth embodiment, a configuration example of a high-voltage generation circuit of an analog control system will be described with reference to FIG. In FIG. 8, the same components as those shown in FIG. 1 corresponding to the first embodiment described above are denoted by the same reference numerals. As shown in FIG. 8, the power supply device according to the present embodiment includes a high-voltage power supply (HVPS) 120 and a control unit (MCU) 110 that inputs a monitor value from the high-voltage power supply 120 and outputs a control signal. The high-voltage power supply (HVPS) 120 includes an output control circuit 501 provided on the primary side of the transformer, a transformer 122, a rectifying / smoothing circuit 123, and an output detection circuit 510.
[0188]
The output detection circuit 510 includes an operational amplifier 513, and one input of the operational amplifier 513 is connected to a resistor 511 by a third reference voltage (Vref3) whose potential is adjusted by the operations of the first control circuit 181 and the second control circuit 182. , And connected to its own output terminal via a capacitor 512. The other input terminal of the operational amplifier 171 is connected via a resistor 521 to the other end of a resistor 146 whose one end on the detection side is grounded. It is connected between the resistors 144 connected to the load side output of the rectifying / smoothing circuit 123, and receives a detection value (Mon). The operational amplifier 513 adjusts the detection value (Mon) to be equal to the third reference voltage (Vref3).
[0189]
The rectifying and smoothing circuit 123 includes a diode 172 and a capacitor 173 connected to the secondary side (load side) of the transformer 122, and rectifies and smoothes the alternating current boosted by the transformer 122 by a combination of the diode 172 and the capacitor 173. Then, the output (Vout) is provided to the load side via the resistor 145.
[0190]
The output control circuit 501 is different from a conventional switching circuit in that the output control circuit 501 can control the output value of the secondary output of the transformer with higher accuracy. Hereinafter, the configuration and operation of the output control circuit 501 will be described in detail.
[0191]
A first reference voltage (Vref1) is supplied to the output control circuit 501 from a low-voltage power supply as a predetermined voltage (for example, 5 V) supply source. A first reference voltage (for example, 5 V) input to the output control circuit 501 is a first control circuit 181 including transistors Q1 and 151 controlled by a first PWM signal (PWM1) output from the CPU 111 of the control unit 110. , The potential between the resistor 134 and the capacitor 161 of the integrating circuit unit including the resistor 134 and the capacitor 161 at the subsequent stage is set. That is, a new potential value is generated by executing an integration process on the first reference voltage (Vref1) based on the first PWM signal (PWM1) output from the CPU 111 of the control unit 110. This adjustment potential is defined as a second reference voltage (Vref2).
[0192]
The first control circuit 181 includes transistors Q1 and 151. The collectors of the transistors Q1 and 151 are connected from the input of the first reference voltage (Vref1) to the circuit via the resistor 131, and the emitter is grounded. The base is connected to the resistor 132, one of which is connected to the other end of the grounded resistor 133, and the other end of the resistor 132 is output from the CPU 111 of the control unit (MCU) 110 via the inverting circuit 191. It is configured as an input section for a PWM signal (PWM1).
[0193]
When the first PWM signal (PWM1) is at a low level when the first PWM signal (PWM1) is at a high level by the inverting circuit 191, the transistors Q1 and 151 are turned on. Then, the inverting circuit 191 turns to a low level, and as a result, the transistors Q1 and 151 are turned off. Therefore, the transistors Q1 and 151 alternately repeat on / off states in a period corresponding to the duty of the first PWM signal (PWM1). The value of the second reference voltage is set according to the duty of the first PWM signal (PWM1).
[0194]
For example, assuming that the first reference voltage (Vref1) = 5V and the duty of the first PWM signal (PWM1) input to the first control circuit 181 is 25%, the second reference voltage (Vref2) is 5V × 0.25 = It is set as 1.25V. As described above, by changing the duty of the first PWM signal (PWM1) input to the first control circuit 181, the second reference voltage (Vref2) becomes 0 to 100% of the first reference voltage (Vref1). When the first reference voltage (Vref1) = 5V, the second reference voltage (Vref2) can be set between 0 and 5V. For example, in the case of setting the duty value by 10-bit control, 2 ¹⁰ = 1024 kinds of second reference voltage (Vref2) values can be set.
[0195]
Here, the duty of the first PWM signal (PWM1) is set, for example, when the output target value for the load is high, for example, when the output target value is equal to or more than 1.25 kV, the duty is set high, and the second reference voltage ( Vref2) is set higher. On the other hand, when the output target value for the load is low, for example, when the output target value is less than 1.25 kV, a process is performed such that the duty is set low and the second reference voltage (Vref2) is set low. Specific examples of these will be described later.
[0196]
On the other hand, the second PWM signal (PWM2) output from the CPU 111 of the control unit (MCU) 110 is output to the second control circuit 182 via the inverter 531.
[0197]
The second control circuit 182 includes transistors Q2 and 152. The collectors of the transistors Q2 and 152 are connected to a circuit section via a resistor 135 from a setting section of the second reference voltage (Vref2), and an emitter is grounded. The base is configured as an inverted signal input of a second PWM signal (PWM2) output from the CPU 111 of the control unit (MCU) 110 via a resistor 137, and one of the bases is connected to the other end of the grounded resistor 138. Have been.
[0198]
In accordance with the operation of the second control circuit 182 including the transistors Q2 and 152 controlled by the second PWM signal (PWM2) output from the CPU 111 of the control means 110, the potential between the resistor 136 and the capacitor 162 of the subsequent integration circuit unit Is set. This adjustment potential is set as a third reference voltage (Vref3). That is, a new potential value is generated by executing an integration process on the second reference voltage (Vref2) based on the second PWM signal (PWM2) output from the CPU 111 of the control unit 110. This adjustment potential is set as a third reference voltage (Vref3).
[0199]
For example, assuming that the second reference voltage (Vref2) = 1.25 V and the duty of the second PWM signal (PWM2) input to the second control circuit 182 is 50%, the third reference voltage (Vref3) is 1.25 V × It is set as 0.5 = 0.625V.
[0200]
By changing the duty of the second PWM signal (PWM2) input to the second control circuit 182, the third reference voltage (Vref3) can be set between 0 and 100% of the second reference voltage (Vref2). When the second reference voltage (Vref2) = 1.25 V, the third reference voltage (Vref3) can be set between 0 and 1.25 V. For example, in the case of setting the duty value by 10-bit control, 2 ¹⁰ = 1024 kinds of third reference voltage (Vref3) values can be set.
[0201]
As described above, when the third reference voltage (Vref3) is set to be lower than the second reference voltage (Vref2), the low-setting second reference voltage (Vref2) is set to a MAX value within a range of MAX to 0 as a predetermined value. It is possible to set the value of the third reference voltage (Vref3) of the type (for example, 1024 types) set by the bit value.
[0202]
For example, when the second reference voltage (Vref2) is 5V, the value of the third reference voltage (Vref3) is 1024 in the range of 0 to 5V. For example, when the second reference voltage (Vref2) is 1V, the third reference voltage (Vref2) is 1V. As for the value of the three reference voltages (Vref3), 1024 types can be set within a range of 0 to 1V. Therefore, by setting the second reference voltage (Vref2) low and adjusting the duty of the second PWM signal (PWM2), the value of the third reference voltage (Vref3) can be controlled with a smaller change width. Becomes possible. This specific example will be described later.
[0203]
The third reference voltage (Vref3) is input to the operational amplifier 513 of the output detection circuit 510 via the resistor 511, and an output based on the difference between the other input of the operational amplifier and the detection value (Mon) is input to the resistor 139. .
[0204]
The bases of the transistors Q4 and 154 of the third control circuit 184 are connected to the auxiliary winding 193 of the transformer. The collectors of the transistors Q4 and 154 are connected to the primary winding of the transformer, and the emitter is grounded.
[0205]
By raising and lowering the potential of the third reference voltage (Vref3), the amount of base current of the transistors Q4 and 154 of the third control circuit 184 is controlled. As a result, the current value between the collector and the emitter of the transistors Q4 and 154 is reduced. The voltage on the primary side of the transformer 122 is controlled by this control, and finally the voltage on the secondary side of the transformer 122 is controlled.
[0206]
That is, output control on the secondary side of the transformer 122 is executed as follows.
[0207]
The duty (Duty) value of PWM2 is large → the third reference voltage (Vref3) is large → the output potential of the operational amplifier is large → the base current of the transistors Q4 and 154 of the third control circuit 184 is large → the primary current of the transformer Large → Transformer secondary side output becomes large.
[0208]
As described above, by increasing the duty (Duty) value of the second PWM signal (PWM2) output from the CPU 111 of the control unit (MCU) 110, the secondary output of the transformer 122 can be increased.
[0209]
Conversely, the duty value of PWM2 is small → the third reference voltage (Vref3) is small → the output potential of the operational amplifier is small → the base current amount of transistors Q4 and 154 of third control circuit 184 is small → transformer 1 Secondary current amount is small → Transformer secondary output becomes small.
[0210]
As described above, by reducing the duty value of the second PWM signal (PWM2) output from the CPU 111 of the control unit (MCU) 110, the secondary output of the transformer 122 can be reduced.
[0211]
Here, the first PWM signal (PWM1) is set as 25%, the second PWM signal (PWM2) is set as a duty (Duty) value corresponding to the output target value, and a digital signal for controlling the duty value is set. The control width of the output value on the secondary side of the transformer 122 per bit when a 10-bit signal is used will be described.
[0212]
The second PWM signal (PWM2) is output to the bases of the transistors Q2 and 152 of the second control circuit 182. This base input value is a PWM signal having a duty corresponding to the output target value. For example, in the case of 10-bit control, 2 ¹⁰ = 1024 different duty values.
[0213]
This 2 ¹⁰ = 1024 different duty values determine the potential value of the third reference voltage (Vref3) from the second reference voltage (Vref2). As described above, when the first reference voltage (Vref1) = 5V, the duty of the first PWM signal (PWM1) input to the first control circuit 181 is 25%, as described above. , The second reference voltage (Vref2) is set as 5V × 0.25 = 1.25V.
[0214]
With respect to the value of the second reference voltage (Vref2) = 1.25 V, 2 ¹⁰ = 1024 different duty values are set, the on / off control of the transistors Q2 and 152 of the second control circuit 182 is performed based on the second PWM signal (PWM2). A third reference voltage (Vref3) of 25 V will be generated.
[0215]
For example, the target output on the transformer 122 side is set to 1.25 kV, the duty value of the second PWM signal (PWM2) = 100% corresponds to the third reference voltage (Vref3) = 1.25 V, and the duty value = 0. Is controlled to correspond to the third reference voltage (Vref3) = 0 V, the value of the third reference voltage (Vref3) can be controlled to 1024 potential values within a range of 0 to 1.25 V. As a result, the output value of the transformer 122 can be controlled in 1024 ways in the range of 0 to 1.25 kV. That is, 1.25 kV / 1024 = 1.22 V per bit.
[0216]
This is calculated as a rate of change per bit for an output value of 1.25 kV.
1.22/[email protected]
≒ 0.098%.
[0219]
With reference to FIG. 9, an effect in a case where the duty value of the second PWM signal (PWM2) is set by a 10-bit value signal by applying the present embodiment will be described.
[0218]
FIG. 9A shows an example in which the switching circuit is directly controlled based on the conventional PWM signal value to control the primary side of the transformer. From the left end, “PWM signal ideal value”, “high voltage output value (ideal value)”, “PWM signal (set value)”, “high voltage output value (physical setting)”, “output change per bit”, “1 Output change rate per bit. "
[0219]
When the ideal value of the PWM signal is set in the range of the duty value of 0 to 100% and the ideal value of the high voltage output is controlled to be 0 to 5 kV, actually 10 bits, that is, 2 bits ¹⁰ The duty value (set value) of the PWM signal that can be generated by the signal of = 1024 has a deviation from the ideal value as shown in the figure. This is because, as described above, only a signal obtained by equally dividing the range of 0 to 100% into 1023 can be generated. For example, for an ideal duty value = 80%, a PWM duty value as a control signal actually generated is 79.96%. In this case, the ideal high voltage output value is 4 kV, but since the PWM duty value as the actual control signal is 79.96%, the high voltage output value set as a result of being controlled according to the value is: It becomes 3.998 kV.
[0220]
As the PWM duty value as the control signal, only 1024 values can be set in the range of 0 to 100%, and the high voltage output value set at that time is 1024 in the range of 0 to 5 kV. That is, a change of 1 bit results in a change of 5000/1023 ≒ 4.9 V / bit.
[0221]
As described above, even when the output is large in analog control, for example, when the output target value is controlled around 5 kV, finer control is possible. However, when the output is controlled at a low output value, for example, around 1 kV, the output target value is controlled. Means that only coarse control is possible. When a lower target output, for example, a target output of several hundred volts, is set, a change of 1 bit results in a rate of change of 1% or more, so that only extremely coarse control can be performed on the target value.
[0222]
On the other hand, FIG. 9B shows an example in which control is performed by applying the configuration of the fifth embodiment of the present invention described above. When the high voltage output value is 1.25 to 5 kV, the duty of the PWM1 signal is set to high duty, and the second reference voltage (Vref2) is set to 5 V. When the high voltage output value is 1.25 V or less, the duty of the PWM1 signal is set to low duty. The second reference voltage (Vref2) was set to 1.25 V, and the duty of the PWM2 signal was changed to control the high-voltage output value.
[0223]
As shown in the rightmost entry, when the PWM2 duty is 100% and the output is 5 kV, the change rate with respect to the high voltage output value is 0.098% / bit, the PWM2 duty is 79.96%, and the output is 3. When 998 kV, change rate = 0125% / bit, PWM2 duty = 60.02%, output = 3.001 kV, change rate = 0.163% / bit, PWM2 duty = 39.98%, output = 1. At 999 kV, the rate of change = 0.245% / bit, which is the same as (a) above.
[0224]
Hereinafter, when the high voltage output value is equal to or less than 1.25 kV, the control is performed by setting the second reference voltage (Vref2) = 1.25 V by reducing the duty of the PWM1 signal. In this case, when the PWM2 duty is 100% and the output is 1.25 kV, the change rate is 0.098% / bit. When the PWM2 duty is 79.96% and the output is 1 kV, the change rate is 0.122% / bit. It becomes. As described above, even when a high voltage output having a relatively low value is set, the output change rate per bit is reduced by setting the second reference voltage (Vref2) low and executing control. And high-precision control becomes possible.
[0225]
Although the fifth embodiment is an example of analog control corresponding to the first embodiment, an analog control configuration corresponding to the second to fourth embodiments as other embodiments of the digital control method is also possible. Further, in the digital control method, a control method using a configuration obtained by arbitrarily combining the configurations of the first to fourth embodiments may be adopted. Also in the analog control system, a control system having a configuration in which the analog control systems corresponding to the respective configurations of the first to fourth embodiments are arbitrarily combined may be used.
[0226]
In the power supply circuit configuration in the above-described embodiment, the self-excited type configuration example in which the base current of the transistor is controlled based on the third reference voltage (Vref3) is described. The configuration is applicable. In the separately-excited power supply device, for example, the configuration may be such that the comparison level of the external PWM generator is controlled based on the third reference voltage (Vref3).
[0227]
In the above-described embodiment, a configuration example in which the output control width is set finer when the output to the load side is low output has been described. However, regardless of the output value of the load side output, the control width can be set finely. A configuration in which the reference voltage is changed and set so that the control width of the control signal is finely set in accordance with the output region of (1). For example, the configuration of the present invention can be applied to the case where the output on the load side is controlled in either the positive (+) or the negative (-) region.
[0228]
Further, in the above-described embodiment, the configuration example in which the first reference voltage is supplied from the external power supply device has been described. However, a configuration in which the potential of the first reference voltage is generated in the high-voltage power supply may be adopted.
[0229]
The present invention has been described in detail with reference to the specific embodiments. However, it is obvious that those skilled in the art can modify or substitute the embodiment without departing from the spirit of the present invention. That is, the present invention has been disclosed by way of example, and should not be construed as limiting. In order to determine the gist of the present invention, the claims described at the beginning should be considered.
[0230]
【The invention's effect】
As described above, according to the power supply device of the present invention, in the power supply device that performs output control based on the pulse width modulation signal (PWM signal), the duty setting interval set based on the digital value is limited. Instead, an electric signal that can be set with a finer control width is generated, and output control is performed using the generated electric signal as a control signal, so that highly accurate output control can be realized. .
[0231]
Further, according to the configuration of the present invention, since the output change rate corresponding to the duty setting bit value as the control signal is changed according to the output target value, the output target value is particularly low. In this case, the output change rate per bit can be reduced, and highly accurate output control with a fine control width becomes possible.
[0232]
Furthermore, according to the configuration of the present invention, a high-level control with a fine control width can be achieved without improving the performance of a digital circuit element on the control means (MCU) side having a digital circuit for generating a pulse width modulation signal (PWM signal). Accuracy control becomes possible, and performance can be improved without increasing costs.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a first embodiment of a power supply device of the present invention.
FIG. 2 is a diagram illustrating the effects of the first embodiment of the power supply device of the present invention.
FIG. 3 is a block diagram showing a configuration of a power supply device according to a second embodiment of the present invention.
FIG. 4 is a diagram illustrating the effect of the power supply device according to the second embodiment of the present invention.
FIG. 5 is a block diagram showing a configuration of a third embodiment of the power supply device of the present invention.
FIG. 6 is a block diagram showing a configuration of a power supply device according to a fourth embodiment of the present invention.
FIG. 7 is a diagram illustrating a PWM signal setting example in a fourth embodiment of the power supply device of the present invention.
FIG. 8 is a block diagram showing a configuration of a power supply device according to a fifth embodiment of the present invention.
FIG. 9 is a diagram illustrating the effects of the fifth embodiment of the power supply device of the present invention.
FIG. 10 is a diagram illustrating a configuration around a photoconductor of the image forming apparatus.
FIG. 11 is a diagram illustrating a digital control circuit configuration in a high-voltage power supply of the image forming apparatus.
FIG. 12 is a diagram illustrating a correspondence between a PWM signal duty value and a high voltage output value in a digitally controlled high voltage power supply.
FIG. 13 is a diagram illustrating a configuration of an analog control circuit in a high-voltage power supply of the image forming apparatus.
FIG. 14 is a diagram illustrating a correspondence between a PWM signal duty value and a high voltage output value in an analog control high voltage power supply.
FIG. 15 is a diagram illustrating correspondence between a PWM signal duty value, a high voltage output value, a duty setting bit, and an output change per bit in a digitally controlled high-voltage power supply.
FIG. 16 is a diagram for explaining a correspondence between a PWM signal duty value, a high voltage output value, a duty setting bit, and an output change per bit in the analog control high voltage power supply.
[Explanation of symbols]
110 control means (MCU), 111 CPU,
120 high voltage power supply, 121 output control circuit,
122 transformer, 123 rectifying and smoothing circuit,
124 output detection circuit, 181, 182, 184 control circuit,
191, 192 inversion circuit, 193 auxiliary winding,
201 output control circuit, 210 control circuit
301 output control circuit,
320 current adjustment circuit, 401 output control circuit,
501 output control circuit,
801 photoreceptor, 802 charging device, 803 developing device,
804 transfer unit, 808 developing roll,
812 high voltage power supply for charger, 813 high voltage power supply for developer,
814 High voltage power supply for transfer unit,
820 high voltage power supply, 821 transformer,
822 switch circuit, 823 rectifier circuit,
824 detection circuit, 825 DC power supply,
830 control means (MCU), 831 CPU,
832 pulse oscillator, 833 A / D converter,
835 DC power supply, 840 output load,
850 high voltage power supply, 851 transformer,
852 switch circuit, 853 rectifier circuit,
854 detection circuit 855 control circuit,
856 D / A converter, 857 ON / OFF determination circuit,
860 control means (MCU), 870 output load,

Claims

入力電力が供給される１次巻線と、電力が出力される２次巻線とを持つトランスと、前記トランスの２次側出力を検出する検出回路と、前記検出回路の検出値に基づく前記トランスの１次巻線側の制御により前記トランスの２次側出力制御を行なう出力制御回路とを有する電源装置であり、
前記出力制御回路は、
デジタルデータに基づいて設定されたデューテイ値を有するパルス幅変調信号（ＰＷＭ）を入力し、該入力パルス幅変調信号に基づいて第１基準電圧（Ｖｒｅｆ１）の変換処理を実行し、該変換処理により生成した変換電気信号に基づいて、前記トランスの１次巻線側の制御を実行するとともに、前記変換電気信号を、前記デューテイ値の設定可能数より多くの設定可能値を持つ電気信号として生成する制御回路を有することを特徴とする電源装置。A transformer having a primary winding to which input power is supplied, a secondary winding to which power is output, a detection circuit for detecting a secondary output of the transformer, and a detection circuit based on a detection value of the detection circuit. An output control circuit for controlling a secondary output of the transformer by controlling a primary winding of the transformer;
The output control circuit,
A pulse width modulation signal (PWM) having a duty value set based on digital data is input, and a conversion process of a first reference voltage (Vref1) is executed based on the input pulse width modulation signal. On the basis of the generated converted electric signal, control of the primary winding side of the transformer is executed, and the converted electric signal is generated as an electric signal having a settable value larger than the settable number of the duty value. A power supply device having a control circuit.

前記出力制御回路は、
前記第１基準電圧（Ｖｒｅｆ１）に基づく変換値としての第２基準電圧（Ｖｒｅｆ２）を生成する第１制御回路と、
前記第２基準電圧（Ｖｒｅｆ２）に基づく変換値としての第３基準電圧（Ｖｒｅｆ３）を生成する第２制御回路とを有し、
前記第３基準電圧（Ｖｒｅｆ３）を前記トランスの１次巻線側の制御を実行するための変換電気信号として適用する構成であることを特徴とする請求項１に記載の電源装置。The output control circuit,
A first control circuit that generates a second reference voltage (Vref2) as a conversion value based on the first reference voltage (Vref1);
A second control circuit that generates a third reference voltage (Vref3) as a conversion value based on the second reference voltage (Vref2),
The power supply device according to claim 1, wherein the third reference voltage (Vref3) is applied as a converted electric signal for performing control of a primary winding side of the transformer.

前記第１制御回路は、前記第１基準電圧（Ｖｒｅｆ１）を、第１パルス幅変調信号（ＰＷＭ１）に基づく積分処理により第２基準電圧（Ｖｒｅｆ２）を生成する構成であり、
前記第２制御回路は、前記第２基準電圧（Ｖｒｅｆ２）を、第２パルス幅変調信号（ＰＷＭ２）に基づく積分処理により第３基準電圧（Ｖｒｅｆ３）を生成する構成であることを特徴とする請求項２に記載の電源装置。The first control circuit is configured to generate a second reference voltage (Vref2) by integrating the first reference voltage (Vref1) based on a first pulse width modulation signal (PWM1),
The second control circuit is configured to generate a third reference voltage (Vref3) by integrating the second reference voltage (Vref2) based on a second pulse width modulation signal (PWM2). Item 3. The power supply device according to item 2.

前記第１パルス幅変調信号（ＰＷＭ１）は、
前記トランスの２次側出力の目標値に基づいてデューテイ値を変更設定したパルス幅変調信号であり、前記トランスの２次側出力の目標値が高い場合は、相対的に高い第２基準電圧（Ｖｒｅｆ２）を生成するデューテイ値として設定し、前記トランスの２次側出力の目標値が低い場合は、相対的に低い第２基準電圧（Ｖｒｅｆ２）を生成するデューテイ値として設定したパルス幅変調信号であることを特徴とする請求項３に記載の電源装置。The first pulse width modulation signal (PWM1) is
A pulse width modulation signal in which a duty value is changed and set based on a target value of the secondary output of the transformer. When the target value of the secondary output of the transformer is high, a relatively high second reference voltage ( Vref2) is set as a duty value for generating, and when the target value of the secondary output of the transformer is low, a pulse width modulation signal set as a duty value for generating a relatively low second reference voltage (Vref2) is used. The power supply device according to claim 3, wherein:

前記第２パルス幅変調信号（ＰＷＭ２）は、前記トランスの２次側出力の検出値に基づく前記検出回路からの入力値と、前記トランスの２次側出力の目標値に基づいて設定されたデューテイ値を持つパルス幅変調信号であることを特徴とする請求項３に記載の電源装置。The second pulse width modulation signal (PWM2) is a duty set based on an input value from the detection circuit based on a detection value of a secondary output of the transformer and a target value of a secondary output of the transformer. The power supply device according to claim 3, wherein the power supply device is a pulse width modulation signal having a value.

前記第１パルス幅変調信号（ＰＷＭ１）は、前記第２パルス幅変調信号（ＰＷＭ２）に比較して高い周波数を持つパルス幅変調信号であり、
前記出力制御回路は、
前記第１パルス幅変調信号（ＰＷＭ１）と前記第２パルス幅変調信号（ＰＷＭ２）の合成信号として生成される第３パルス幅変調信号（ＰＷＭ３）に基づく前記第１基準電圧（Ｖｒｅｆ１）の積分値として前記第３基準電圧（Ｖｒｅｆ３）を生成する構成であることを特徴とする請求項３に記載の電源装置。The first pulse width modulation signal (PWM1) is a pulse width modulation signal having a higher frequency than the second pulse width modulation signal (PWM2),
The output control circuit,
An integrated value of the first reference voltage (Vref1) based on a third pulse width modulation signal (PWM3) generated as a composite signal of the first pulse width modulation signal (PWM1) and the second pulse width modulation signal (PWM2) The power supply device according to claim 3, wherein the third reference voltage (Vref3) is generated.

前記第１パルス幅変調信号（ＰＷＭ１）は、複数の異なるデューテイ値を設定可能なパルス幅変調信号であることを特徴とする請求項６に記載の電源装置。The power supply device according to claim 6, wherein the first pulse width modulation signal (PWM1) is a pulse width modulation signal capable of setting a plurality of different duty values.

前記第１制御回路は、スイッチ手段を有し、該スイッチ手段の設定により、前記第１基準電圧（Ｖｒｅｆ１）に基づく変換値として異なる値を持つ第２基準電圧（Ｖｒｅｆ２）を生成する構成を有し、
前記第２制御回路は、前記第２基準電圧（Ｖｒｅｆ２）を、第２パルス幅変調信号（ＰＷＭ２）に基づいて変換し、第３基準電圧（Ｖｒｅｆ３）を生成する構成であることを特徴とする請求項２に記載の電源装置。The first control circuit has switch means, and has a configuration in which a second reference voltage (Vref2) having a different value as a conversion value based on the first reference voltage (Vref1) is generated by setting the switch means. And
The second control circuit is configured to convert the second reference voltage (Vref2) based on a second pulse width modulation signal (PWM2) to generate a third reference voltage (Vref3). The power supply device according to claim 2.

前記スイッチ手段は、
前記トランスの２次側出力の目標値が高い場合は、相対的に高い第２基準電圧（Ｖｒｅｆ２）を生成する設定とし、前記トランスの２次側出力の目標値が低い場合は、相対的に低い第２基準電圧（Ｖｒｅｆ２）を生成する設定としたことを特徴とする請求項８に記載の電源装置。The switch means,
When the target value of the secondary output of the transformer is high, it is set to generate a relatively high second reference voltage (Vref2). When the target value of the secondary output of the transformer is low, it is relatively set. The power supply device according to claim 8, wherein the setting is such that a low second reference voltage (Vref2) is generated.

前記出力制御回路は、
前記第１基準電圧（Ｖｒｅｆ１）に基づく変換値としての第３基準電圧（Ｖｒｅｆ３）を生成する第２制御回路と、
前記第３基準電圧（Ｖｒｅｆ３）に基づき、流れる電流を調整する電流調整回路とを有し、
前記第３基準電圧（Ｖｒｅｆ３）を前記トランスの１次巻線側の制御を実行するための変換電気信号として適用する構成であることを特徴とする請求項１に記載の電源装置。The output control circuit,
A second control circuit that generates a third reference voltage (Vref3) as a conversion value based on the first reference voltage (Vref1);
A current adjusting circuit that adjusts a flowing current based on the third reference voltage (Vref3);
The power supply device according to claim 1, wherein the third reference voltage (Vref3) is applied as a converted electric signal for performing control of a primary winding side of the transformer.

前記電流調整回路は、スイッチ手段を有し、該スイッチ手段の設定により、前記第３基準電圧（Ｖｒｅｆ３）に基づく異なる電流値を生成する構成を有することを特徴とする請求項１０に記載の電源装置。11. The power supply according to claim 10, wherein the current adjustment circuit has a switch unit, and generates a different current value based on the third reference voltage (Vref3) by setting the switch unit. apparatus.

前記出力制御回路は、アナログ制御を実行する出力制御回路であり、
前記第１基準電圧（Ｖｒｅｆ１）に基づく変換値としての第２基準電圧（Ｖｒｅｆ２）を生成する第１制御回路と、
前記第２基準電圧（Ｖｒｅｆ２）に基づく変換値としての第３基準電圧（Ｖｒｅｆ３）を生成する第２制御回路とを有し、
前記第３基準電圧（Ｖｒｅｆ３）に基づく電気信号と、前記トランスの２次側出力の検出値に基づく電気信号との差分信号により、前記トランスの１次巻線側の制御を実行する構成を有することを特徴とする請求項１に記載の電源装置。The output control circuit is an output control circuit that performs analog control,
A first control circuit that generates a second reference voltage (Vref2) as a conversion value based on the first reference voltage (Vref1);
A second control circuit that generates a third reference voltage (Vref3) as a conversion value based on the second reference voltage (Vref2),
The control of the primary winding side of the transformer is performed by a difference signal between an electric signal based on the third reference voltage (Vref3) and an electric signal based on a detection value of a secondary output of the transformer. The power supply device according to claim 1, wherein: