JP2004054904A - メモリカード、システム、半導体処理装置および不揮発性メモリ装置 - Google Patents

メモリカード、システム、半導体処理装置および不揮発性メモリ装置 Download PDF

Info

Publication number
JP2004054904A
JP2004054904A JP2003140066A JP2003140066A JP2004054904A JP 2004054904 A JP2004054904 A JP 2004054904A JP 2003140066 A JP2003140066 A JP 2003140066A JP 2003140066 A JP2003140066 A JP 2003140066A JP 2004054904 A JP2004054904 A JP 2004054904A
Authority
JP
Japan
Prior art keywords
command
memory
nonvolatile memory
information
erasing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003140066A
Other languages
English (en)
Inventor
Narisuke Hirozawa
廣澤 成祐
Sakaki Kanamori
金森 賢樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2003140066A priority Critical patent/JP2004054904A/ja
Publication of JP2004054904A publication Critical patent/JP2004054904A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Storage Device Security (AREA)

Abstract

【課題】消去処理を単純化し、全体の処理時間を短くすることができるとともに、メモリカードを廃棄した後の不正なアクセスを防止することができるメモリカード、およびそれを用いたシステムを提供する。
【解決手段】フラッシュメモリカードと、このフラッシュメモリカードに電気的に接続され、フラッシュメモリカードの動作を制御するホスト機器などから構成されるシステムであって、フラッシュメモリ内のデータ領域の情報を消去する動作を実行させる消去コマンドの他に、フラッシュメモリ内のデータ領域と管理情報領域との全ての情報を消去する動作を実行させるパージコマンドを有し、フラッシュメモリカードにはホスト機器からパージコマンドが発行されることで、消去コマンドのように複数回発行することがなく、1回のパージコマンドの発行によりフラッシュメモリの全領域を消去することができる。
【選択図】    図4

Description

【0001】
【発明の属する技術分野】
本発明は、メモリカード、不揮発性メモリ装置等の半導体処理装置に関し、特にフラッシュメモリ(フラッシュEEPROM)などのようなメモリを搭載したフラッシュメモリカード、およびそれを用いたシステムに適用して有効な技術に関する。
【0002】
【従来の技術】
本発明者が検討したところによれば、フラッシュメモリカードに関しては、以下のような技術が考えられる。
【0003】
たとえば、フラッシュメモリカードは、データを記憶するデータ領域を持つフラッシュメモリ、このフラッシュメモリ内のデータ領域に対する書き込み、読み出しおよび消去動作を制御するコントローラなどからなり、これらのフラッシュメモリやコントローラなどが実装基板上に搭載され、ケースなどに収納されて構成されている。
【0004】
このように構成されるフラッシュメモリカードにおいて、たとえば本発明者が検討した一例としてのデータ消去処理では、外部のホスト機器などからコマンドを1回発行することで、最大で256セクタを指定してフラッシュメモリのデータを消去することができる技術がある。この技術では、1回のコマンド発行において、最大で256セクタの指定しかできず、フラッシュメモリの全データ領域の消去には、容量に応じて複数回の消去コマンドをホスト機器が発行している。
【0005】
【発明が解決しようとする課題】
ところで、前記のようなフラッシュメモリカードについて、本発明者が検討した結果、以下のようなことが明らかとなった。
【0006】
たとえば、前記のように、フラッシュメモリカードの全データ領域の消去には、最大で全データセクタ÷256回の消去コマンドをホスト機器が発行する必要がある。このため、ホスト機器による多数の消去コマンド発行、および処理回数増加のオーバーヘッドにより、全データ消去処理完了までの時間がかかってしまうという問題がある。
【0007】
また、このようなフラッシュメモリカードなどの記憶媒体では、データ領域の消去のみでは情報を完全に消去したことにはならず、この消去後に廃棄したフラッシュメモリカードを入手した者により格納されている情報を不正にアクセスされることも問題となっており、この対策が求められている。
【0008】
そこで、本発明者は、フラッシュメモリカードを廃棄することを前提とし、さらに消去処理の単純化および処理時間を短くすることを考慮に入れて、不正なアクセスを防止するために、データ領域に記憶されるデータを管理する管理情報も消去する必要があることを見出し、このデータ領域と管理情報領域との全ての情報を消去する方法を考え付いた。
【0009】
また、本発明者は、ICカード用の1チップマイコンをパッケージ内に搭載したフラッシュメモリカードについてさらに検討を行った。かかるフラシュメモリカードは、金融決済などに用いられるICカード用の1チップマイコンをフラッシュメモリカードに搭載することで、たとえば携帯電話などの携帯機器に、このフラッシュメモリカードを搭載し、電源供給停止後においても記憶し続けることが必要なデータをフラッシュメモリに記憶し、また搭載したICカード用の1チップマイコンを用いて携帯機器により金融決済などを行うようにするものである。
【0010】
このようなフラッシュメモリカードでは、ICカード用1チップマイコンに搭載されているEEPROMなどの不揮発性メモリに、金融決済情報やホストとの通信に用いられる暗号鍵などの情報が記憶されている。また、フラッシュメモリにこれらの情報を記憶することもある。このようなフラッシュメモリカードが廃棄される場合、廃棄したフラッシュメモリカードを入手した者によりこれらの金融決済情報に不正にアクセスされた場合、個人情報の漏洩や経済的被害を被ることになる。
【0011】
また、これらの情報は容易にアクセスをされないように、通常のデータ領域ではなく、アクセス制限領域に格納されるのが通常である。
【0012】
そこで、本発明は、かかるフラッシュメモリカードについても、フラッシュメモリおよびICカード用マイコンチップに搭載されているEEPROMへの不正なアクセスを防止し、フラッシュメモリカードの信頼性を向上するために、データ領域だけでなく、アクセス制限領域およびアクセス制限領域に記憶されるデータを管理する管理情報も消去する必要があることを見出し、データ領域とアクセス制限領域およびそれらの管理情報領域との全ての情報を消去する方法を考え付いた。
【0013】
そこで、本発明の目的は、データ領域と管理情報領域との全ての情報を消去するコマンドを新規に設け、消去処理を単純化し、全体の処理時間を短くすることができるメモリカード、およびそれを用いたシステムを提供することにある。
【0014】
また、本発明の他の目的は、メモリカードを廃棄した後の不正なアクセスを防止することができるメモリカード、およびそれを用いたシステムを提供することにある。
【0015】
また、本発明の他の目的は、ICカードの金融決済などの機能を有する不揮発性メモリカードにおいて、メモリカードを廃棄した後の金融決済情報などへの不正なアクセスを防止することができるメモリカード、およびそれを用いたシステムを提供することにある。
【0016】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0017】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0018】
本発明は、データを記憶するデータ領域、このデータ領域に記憶されるデータを管理する情報を記憶する管理情報領域を持つメモリと、外部から供給されるコマンドによりメモリ内の各領域に対する動作を制御するコントローラなどを有するメモリカードに適用され、以下のような特徴を有するものである。
【0019】
(1)コマンドとして、メモリ内のデータ領域と管理情報領域との全ての情報を消去する動作を実行させるコマンドを有するものである。さらに、コントローラは、コマンドが1回入力されることにより、メモリ内のデータ領域と管理情報領域とを所定のブロック単位で消去する動作を繰り返して実行する機能を有し、特にフラッシュメモリなどに適用するようにしたものである。これにより、外部からの1回のコマンドの入力により、フラッシュメモリなどのようなメモリの全領域を消去することができるため、消去処理を単純化し、全体の処理時間を短くすることができるようになる。
【0020】
(2)コマンドとして、通常状態から消去処理実行前状態に移行する動作を実行させる第1コマンドと、消去処理実行前状態から消去処理実行状態に移行し、メモリ内のデータ領域と管理情報領域との全ての情報を消去する動作を実行させる第2コマンドとを有するものである。さらに、コントローラは、第1コマンドに続けて第2コマンドが入力されることにより、メモリ内のデータ領域と管理情報領域とを所定のブロック単位で消去する動作を繰り返して実行する機能を有し、特にフラッシュメモリなどに適用するようにしたものである。これにより、外部から第1コマンドに続けて第2コマンドが入力された場合にのみ、フラッシュメモリなどのようなメモリの全領域を消去することができるため、消去処理を簡単に実行されないようにすることができるようになる。
【0021】
また、本発明は、前記メモリカードと、このメモリカードにコマンドを供給してメモリカードの動作を制御するホスト機器などを有するシステムに適用され、以下のような特徴を有するものである。
【0022】
(3)コマンドとして、メモリ内のデータ領域の情報を消去する動作を実行させる第3コマンドと、メモリ内のデータ領域と管理情報領域との全ての情報を消去する動作を実行させる第4コマンドとを有するものである。さらに、第4コマンドは、通常状態から消去処理実行前状態に移行する動作を実行させる第1コマンドと、消去処理実行前状態から消去処理実行状態に移行し、メモリ内のデータ領域と管理情報領域との全ての情報を消去する動作を実行させる第2コマンドとを有し、特にフラッシュメモリなどに適用するようにしたものである。これにより、ホスト機器からの1回の第4コマンドの入力により、前記(1)と同様の処理を実行させることができ、また第1コマンドに続けて第2コマンドを入力することにより、前記(2)と同様の処理を実行させることができ、この結果、メモリカードを廃棄する場合(再使用不可)に対応することができるようになる。なお、メモリカードを廃棄することなく、再び使用する場合には、第3コマンドを入力してメモリのデータ領域の情報のみを消去することで対応することができるようになる。
【0023】
また、本発明は、ICカードの金融決済などを行う機能を前記メモリカードに有し、データを記憶するデータ領域、このデータ領域に記憶されるデータを管理する情報を記憶する管理情報領域、金融決済情報などを記憶し、メモリカードの通常のアクセスにおいてはアクセスが制限されるアクセス制限領域、およびこのアクセス制限領域に記憶されるデータを管理する情報を記憶する管理情報領域を持つメモリと、外部から供給されるコマンドによりメモリ内の各領域に対する動作を制御するコントローラなどを有し、このコントローラと同じ半導体基板上、または別の半導体基板上にICカードの金融決済を行うマイコン機能を有し、このマイコン機能に対する動作制御も当該コントローラが行うメモリカードに適用され、以下のような特徴を有するものである。
【0024】
(4)コマンドとして、通常状態から消去処理実行前状態に移行する動作を実行させる第1コマンドと、メモリ内のデータ領域とデータ領域に記憶されるデータを管理する管理領域に記憶されている情報を消去する動作を実行する第5コマンドと、メモリ内のアクセス制限領域とアクセス制限領域に記憶されるデータを管理する管理領域、およびマイコン機能と同じ半導体基板上に形成されるEEPROMなどの不揮発性メモリのデータ領域に記憶されている情報を消去する動作を実行する第6コマンドとを有するものである。さらに、コントローラは、第1コマンドに続けて第5コマンドが入力されることにより、メモリ内のデータ領域とデータ領域についての管理情報領域とを所定のブロック単位で消去する動作を繰り返して実行する機能を有し、第1コマンドまたは第1コマンドに続く第5コマンドに続けて第6コマンドが入力されることにより、メモリ内のアクセス制限領域とアクセス制限領域についての管理情報領域、およびEEPROMなどの不揮発性メモリのデータ領域とを所定のブロック単位で消去する動作を繰り返して実行する機能を有するものである。これにより、外部から第1コマンドに続けて第5コマンドが入力された場合に、メモリ内の全データ領域を消去することが可能となり、第1コマンドに続けてまたは第1コマンドに続く第5コマンドに続けて第6コマンドが入力された場合に、アクセス制限領域やEEPROMなどの不揮発性メモリのデータ領域に記憶された金融決済情報などを消去することが可能となり、メモリカード機能と金融決済機能のいずれか一方の機能のみを使用できないようにし、または両方の機能を使用できないようにすることができるようになる。
【0025】
また、本発明は、前記メモリカードと、このメモリカードにコマンドを供給してメモリカードの動作を制御するホスト機器などを有するシステムに適用され、以下のような特徴を有するものである。
【0026】
(5)コマンドとして、メモリ内のデータ領域とデータ領域についての管理情報領域とに記憶されている情報を消去する動作を実行させる第5コマンドと、メモリ内のアクセス制限領域とアクセス制限領域についての管理情報領域、およびEEPROMなどの不揮発性メモリのデータ領域に記憶されている情報を消去する動作を実行させる第6コマンドとを有するものである。これにより、ホスト機器から第1コマンドに続いて第5コマンドまたは第6コマンドのいずれか一方の入力により、メモリカード機能と金融決済機能のいずれか一方の機能のみを使用できないようにし、両方のコマンドの入力により、両方の機能を使用できないようにすることができる。この結果、ホスト機器において金融決済機能の不正なアクセスを検知した場合、金融決済機能のみを使用できなくし、不正なアクセスの再発または拡大を防止することができるようになる。また、複数のアプリケーションに応じた金融決済情報を有する場合、特定のアプリケーションに応じた金融決済情報を消去することで、この特定のアプリケーションの誤使用を防止することができるようになる。
【0027】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【0028】
図1により、本発明の一実施の形態のメモリカードを用いたシステムの構成の一例を説明する。図1は本実施の形態のメモリカードを用いたシステムの構成図を示す。
【0029】
本実施の形態のシステムは、たとえばメモリカードの一例としてのフラッシュメモリカードを用いたシステムとされ、フラッシュメモリカード1と、このフラッシュメモリカード1に電気的に接続され、フラッシュメモリカード1にコマンドを供給して、このフラッシュメモリカード1の動作を制御するホスト機器2などから構成される。
【0030】
フラッシュメモリカード1は、各種情報を記憶するフラッシュメモリ11と、このフラッシュメモリ11に対する動作を制御するコントローラ12などから構成される。特に、このフラッシュメモリカード1には、ホスト機器2から、フラッシュメモリ11内のデータ領域の情報を消去する動作を実行させるコマンド(消去コマンドと呼ぶ)の他に、フラッシュメモリ11内のデータ領域と管理情報領域との全ての情報を消去する動作を実行させるコマンド(パージコマンドと呼ぶ)が発行されるようになっている。
【0031】
コントローラ12には、カード全体の演算処理を司るCPU21と、ホスト機器2と接続する信号およびホスト機器2がアクセスするレジスタを制御する機能や、ECC生成およびエラー検出/訂正の制御機能や、データバッファ、レジスタなどから構成されるユーザ論理22と、ホスト機器2とのインタフェースを司るホストインタフェース23と、フラッシュメモリ11とのインタフェースを司るフラッシュインタフェース24などが備えられている。
【0032】
次に、図2および図3により、本実施の形態のシステムにおいて、フラッシュメモリカード内のフラッシュメモリの構成の一例を説明する。図2はフラッシュメモリカード内のフラッシュメモリの構成図、図3はフラッシュメモリ内の管理情報領域の構成図をそれぞれ示す。
【0033】
フラッシュメモリ11には、たとえば図2に示すように、データを記憶するデータ領域31、およびこのデータ領域31に記憶されるデータを管理する情報を記憶する管理情報領域32が備えられている。これに限定されるものではないが、たとえば一例として、256MビットのAND型メモリセルアレイ構成においては、1ワード線当たり、データ領域31には2080バイト、管理情報領域32には32バイトが割り当てられ、データ領域31の2080バイトは4セクタ分に相当する。この1セクタ分には、512バイトのデータと8バイトのECCコードが記憶されるようになっている。
【0034】
さらに、フラッシュメモリ11には、データ領域31およびこの管理情報領域32の他に、データ領域31内の不良ビットを代替するためのデータ代替領域33、およびこのデータ代替領域33の情報を管理する管理情報領域34や、不良ビットの展開を登録するための不良・展開登録ブロック領域35、およびこの不良・展開登録ブロック領域35の情報を管理する管理情報領域36などが備えられている。
【0035】
データ領域31の管理情報領域32には、たとえば図3に示すように、データの良/不良の判定情報、セクタのアドレス情報や、プレイレーズが可能か否かの判別情報などが記憶されるようになっている。これに限定されるものではないが、たとえば一例として、プレイレーズの判別情報が“00h”の場合は対応するセクタにデータが記憶されて使用状態であることを表し、このセクタを消去する場合は“FFh”を書き込むことによって消去された状態であることを判別することができる。
【0036】
次に、図4により、本実施の形態のシステムにおいて、消去コマンドとパージコマンドとの比較による処理フローの一例を説明する。図4は消去コマンドとパージコマンドとの比較による処理フローの説明図を示す。
【0037】
消去コマンドによる処理の場合は、ホスト機器2からフラッシュメモリカード1に対して消去コマンドが発行される。これを受けて、フラッシュメモリカード1においては、コントローラ12がフラッシュメモリ11に対して、たとえば一例としてAll“FFh”データを転送し、さらにライトコマンドを発行する。これにより、フラッシュメモリ11においては、ライト処理が行われる。
【0038】
フラッシュメモリ11においてライト処理を行う場合、フラッシュメモリ11内部で所定のブロック単位で消去動作が行われた後、書き込むべきデータ“FFh”がメモリセルに書き込まれる。この場合、フラッシュメモリの消去動作後のしきい値電圧が示すデータが“FFh”であるため、書き込むべきデータとして“FFh”をフラッシュメモリに転送されるのであり、消去動作後のしきい値電圧が示すデータと同じデータを書き込みデータとしてフラッシュメモリに転送すればよい。
【0039】
また、フラッシュメモリ11において所定のブロック単位にデータの消去を行う消去コマンドを有する場合、“FFh”データを転送した上でのライトコマンド発行に替えて、消去コマンドを発行するようにしても良い。この場合は消去コマンドを発行する前に当該ブロックの情報を読み出し、消去コマンド発行後、管理情報などの書き戻しを行う。
【0040】
この消去コマンドによる処理の場合は、所定のブロック単位で処理を繰り返し、該当ブロックの処理が終了したら、次のブロックの処理を順に行うために、前記と同様にして、ホスト機器2からフラッシュメモリカード1に対して消去コマンドが繰り返し発行され、そしてコントローラ12がフラッシュメモリ11に対して、All“FFh”データを転送し、さらにライトコマンドを発行することにより、フラッシュメモリ11のライト処理がブロック単位で順次実行される。
【0041】
パージコマンドによる処理の場合は、ホスト機器2からフラッシュメモリカード1に対してパージコマンドが1回だけ発行される。これを受けて、フラッシュメモリカード1においては、コントローラ12がフラッシュメモリ11に対して、消去コマンドを発行する。この際に、コントローラ12は、所定のブロック単位で処理を繰り返し、該当ブロックの処理が終了したら、次のブロックの処理を順に行うために、前記と同様にして、消去コマンドを繰り返して発行する。これにより、フラッシュメモリ11においては、ホスト機器2からの1回のパージコマンドの発行によって、コントローラ12とフラッシュメモリ11との間で消去コマンドが繰り返し発行されることにより、フラッシュメモリ11のライト処理がブロック単位で順次実行される。
【0042】
以上のように、消去コマンドによる処理とパージコマンドによる処理とを比較した場合に、消去コマンドによる処理ではホスト機器2からフラッシュメモリカード1に対して消去コマンドが繰り返して発行されるのに対して、パージコマンドによる処理ではホスト機器2からフラッシュメモリカード1に対して1回のパージコマンドの発行で処理が可能となる。
【0043】
次に、図5により、消去コマンドによる処理フローの一例を詳細に説明する。図5は消去コマンドによる処理のフロー図を示す。
【0044】
まず、消去コマンドの発行により処理が開始されると、ライト中か否かを判定し(ステップS11)、ライト中でない場合(NO)は管理情報領域32の該当ブロックの管理情報(データの良/不良判定情報、セクタのアドレス情報など)をリードする(ステップS12)。一方、ライト中の場合(YES)は、終了するのを待って、該当ブロックの管理情報をリードする。その後、管理情報領域32のプレイレーズ判別ビットをチェックする(ステップS13)。
【0045】
さらに、チェックの結果、該当ブロックのデータが使用状態ではなく、プレイレーズが可能であれば、フラッシュメモリ11の消去対象セクタにAll“FFh”データを転送し(ステップS14)、管理情報を転送する(ステップS15)。その後、フラッシュメモリ11にライトコマンドを発行する(ステップS16)。これにより、フラッシュメモリ11の消去対象セクタに対するライト処理が行われる。
【0046】
続けて、次のセクタがあるか否かを判定し(ステップS17)、次のセクタがある場合(YES)にはステップS11からの処理を繰り返し、次のセクタがない場合(NO)には終了となる。
【0047】
以上のような消去コマンドによる処理では、ライト処理によってフラッシュメモリ11内のデータ領域31の情報のみが消去されるので、再びフラッシュメモリカード1として使用することができる。
【0048】
次に、図6により、パージコマンドによる処理フローの一例を詳細に説明する。図6はパージコマンドによる処理のフロー図を示す。
【0049】
まず、パージコマンドの発行により処理が開始されると、消去中か否かを判定し(ステップS21)、消去中でない場合は管理情報領域32の該当ブロックの管理情報をリードする(ステップS22)。一方、消去中の場合は、終了するのを待って、該当ブロックの管理情報をリードする。その後、フラッシュメモリ11に消去コマンドを発行する(ステップS23)。これにより、フラッシュメモリ11の消去対象セクタに対する消去処理が行われる。
【0050】
続けて、次のセクタがあるか否かを判定し(ステップS24)、次のセクタがある場合(YES)にはステップS21からの処理を繰り返し、次のセクタがない場合(NO)には終了となる。
【0051】
以上のようなパージコマンドによる処理では、消去処理によってフラッシュメモリ11内のデータ領域31と管理情報領域32との全ての情報が消去されるので、再びフラッシュメモリカード1として使用することができなくなる。
【0052】
次に、図7および図8により、パージコマンドの仕様を詳細に説明する。図7はパージコマンドによる状態遷移の説明図、図8(a),(b)はパージコマンドの説明図をそれぞれ示す。
【0053】
パージコマンドは通常のコマンドと異なり、コマンド処理が簡単に実行されないように、通常状態から消去処理実行前状態に移行する動作を実行させるパージコマンドの実行設定コマンドと、消去処理実行前状態から消去処理実行状態に移行する動作を実行させるパージコマンドの実行コマンドとを有し、以下の手順を行わなければ実行されないようになっている。ここでのコマンドコード、パラメータ(レジスタSC,SN,CL,CH,DH)は一例であり、これに限定されるものではない。
【0054】
(1)レジスタCL、レジスタCHに任意の値(ここでは例として“00h”、“13h”)を設定し、パージコマンドの実行設定コマンド(ここでは例としてコマンドコード“81h”)を発行して、パージコマンドの実行設定を行い、コマンド実行前状態にする。このパージコマンドの実行設定コマンドの発行により、通常状態からコマンド実行前状態に移行する。
【0055】
(2)直後に、前記(1)に続けて、レジスタCL、レジスタCHに任意の値(ここでは例として“13h”、“00h”)を設定し、パージコマンドの実行コマンド(ここでは例としてコマンドコード“82h”)を発行して、パージコマンドを実行する。このパージコマンドの実行コマンドの発行により、コマンド実行状態に移行し、フラッシュメモリ11内の全ての情報を消去するパージコマンドの実行が可能となる。しかし、この際に上記パージコマンドの実行コマンド以外のコマンドが発行された場合には、通常状態に移行し、その後パージコマンドの実行コマンドが発行されたとしてもパージコマンドは実行されない。
【0056】
そして、コマンド実行状態において、パージコマンドの実行が終了すると、通常状態に移行する。
【0057】
従って、本実施の形態によれば、ホスト機器2からフラッシュメモリカード1に対して、1回のコマンド発行によりフラッシュメモリ11の全ての領域を消去する処理を行うパージコマンドを新規に設けることにより、消去コマンドのように複数回発行することがなく、1回のパージコマンドの発行により自動的にフラッシュメモリ11の全ての領域を消去することができる。この結果、パージコマンドによる処理は、消去コマンドと比較して単純化でき、コマンド全体の処理時間を短縮することができる。
【0058】
さらに、パージコマンドは、このパージコマンドの実行設定コマンドを発行し、続けてパージコマンドの実行コマンドを発行しなければコマンド実行状態に移行しないので、通常のコマンドと異なり、コマンド処理を簡単に実行できないようになっている。
【0059】
また、消去コマンドでは、コマンド発行後、再度、フラッシュメモリカード1を使用することが可能であるが、パージコマンドでは、コマンド実行後に再度、フラッシュメモリカード1として使用することをできなくする破壊コマンドとして動作するため、フラッシュメモリカード1を廃棄した後の不正なアクセスを防止することができる。
【0060】
図9および図10により、本発明の他の実施の形態のメモリカードを用いたシステムの構成の一例を説明する。このメモリカードは、メモリカード機能として、前記図1〜図8に示した機能に加え、金融決済機能を有するものである。メモリカード機能については、前記図1〜図8に示した機能と同じであるため説明は省略する。
【0061】
図9に示す本実施の形態のメモリカードを用いたシステムは、たとえばメモリカードの一例としてのフラッシュメモリカードを用いたシステムとされ、フラッシュメモリカード100と、このフラッシュメモリカード100に電気的に接続され、フラッシュメモリカード100にコマンドを供給して、このフラッシュメモリカード100の動作を制御するホスト機器2などから構成される。
【0062】
このフラッシュメモリカード100は、各種情報を記憶するフラッシュメモリ101と、このフラッシュメモリ101に対する動作を制御する制御部であるコントローラ102、および金融決済処理を行うICカードマイコン103などから構成される。このICカードマイコン103はホスト機器2との間でのデータ通信のための暗号処理部を含んでいる。特に、このフラッシュメモリ101とICカードマイコン103に搭載されるEEPROM126には、ホスト機器2から、フラッシュメモリ101内のアクセス制限領域とアクセス制限領域についての管理情報領域やEEPROM126とに記憶される金融決済情報などを全て消去する動作を実行させるコマンド(パージコマンドと呼ぶ)が発行されるようになっている。
【0063】
コントローラ102には、カード全体の演算処理を司るCPU121と、ICカードマイコン103とのインタフェースを司るICカードインタフェース125と、前記図1のユーザ論理22の機能に加えてホスト機器2からのコマンドが金融決済に関するものである場合にICカードマイコン103の制御機能を有するユーザ論理122と、ホストインタフェース123と、フラッシュインタフェース124などが備えられている。
【0064】
図10に示す本実施の形態のメモリカードを用いたシステムは、たとえばメモリカードの一例としてのフラッシュメモリカードを用いたシステムとされ、フラッシュメモリカード200と、このフラッシュメモリカード200に電気的に接続され、フラッシュメモリカード200にコマンドを供給して、このフラッシュメモリカード200の動作を制御するホスト機器2などから構成される。
【0065】
図10のフラッシュメモリカード200は、前記図9のフラッシュメモリカード100においてコントローラ102とICカードマイコン103とを別の半導体基板上に形成したものを、同じ半導体基板上に形成したコントローラ202と各種情報を記憶するフラッシュメモリ201などから構成されるものである。
【0066】
前記図9のコントローラ102においては、ICカードマイコン103はICカードインタフェース125を介してユーザ論理122と接続されているが、図10のコントローラ202においては、ICカードマイコン225はCPU221と接続されている。前記図9においては、ICカードインタフェース125を有することからユーザ論理122に接続しているのであり、図10においても、ICカードマイコン225をユーザ論理222に接続してもよく、逆に前記図9において、CPU121とICカードインタフェース125とを接続してもよい。
【0067】
次に、図11および図12により、パージコマンドの仕様を詳細に説明する。図11はパージコマンドによる処理のタイミングチャート、図12はパージコマンドによる状態遷移の説明図をそれぞれ示す。
【0068】
パージコマンドは通常のコマンドと異なり、コマンド処理が簡単に実行されないように、通常状態から消去処理実行前状態に移行する動作を実行させるパージコマンドの実行設定コマンドと、コマンド実行を認めるか否かを判定させる認証コマンドと、消去処理実行前状態から消去処理実行状態に移行させるパージコマンドの実行コマンドとを有しており、以下の手順を行わなければ実行されないようになっている。ここでのコマンドコード、パラメータは一例であり、これに限定されないことは言うまでもない。
【0069】
(1)実行設定コマンドの発行については、パージコマンドの例と同じでよい。
【0070】
(2)直後に、前記(1)に続けて、レジスタCL、レジスタCHに、たとえば暗証番号などの正当なアクセスであることを認証するための情報を設定し、認証コマンドを発行して認証を行う。ここで、認証に失敗した場合には、通常状態に移行し、その後パージコマンドの実行コマンドが発行されたとしてもパージコマンドは実行されない。特に限定されるものではないが、また認証に成功したか失敗したかにかかわらず、同じ応答をホスト機器2に対して発行してもよい。そうすることにより、暗証番号などの認証情報を不正に入手するための不正アクセスであったとしても、認証に成功したとしてもその事実をこの認証コマンドで走ることができず、フラッシュメモリカードの信頼性向上に資することができる。
【0071】
(3)認証に成功した直後に、前記(2)に続けて、レジスタCL、レジスタCHに任意の値を設定し、パージコマンドの実行コマンドを発行して、パージコマンドを実行する。
【0072】
しかし、この際に上記パージコマンドの実行コマンド以外のコマンドが発行された場合には、通常状態に移行し、その後パージコマンドの実行コマンドが発行されたとしてもパージコマンドは実行されない。
【0073】
そして、コマンド実行状態において、パージコマンドの実行が終了すると、通常状態に移行する。
【0074】
図13以降に、パージコマンドの具体的な動作を説明する。前記図9のシステムを元に説明するが、前記図10のシステムであっても特に変わるところがないことは言うまでもない。また、図13以降の各例はパージコマンドの実行コマンド発行の際、レジスタCL、レジスタCHに設定する値の違いにより判別するようにしてもよく、コマンドコードが異なるようにしてもよい。
【0075】
図13は、パージコマンドの実行により、ICカードマイコン103に搭載されるEEPROM126に記憶されている情報の全て、または一部を消去する例である。
【0076】
CPU121は、ホスト機器2からパージコマンドの実行設定コマンドを受け付けた後、ホスト機器2が発行する認証コマンドにより正当なアクセスであるか否かを判定する(1)。正当なアクセスであることが認証された場合、ホスト機器2がパージコマンドの実行コマンドに応じてEEPROM126に記憶されている情報の全てを消去する(2)。消去動作については、ICカードマイコンに含まれるCPUやコントローラに対し、順次消去動作を行うように制御し、またはCPU121が直接EEPROM126に対して消去動作制御を行うことにより行う。
【0077】
EEPROM126に記憶されている金融決済情報や暗号鍵などの情報の全てを消去することにより、フラッシュメモリカードの金融決済機能を再び使用することができなくなる。また、EEPROM126に複数のアプリケーションに応じた情報が記憶されている場合、たとえば異なる金融機関の金融決済機能を1のフラッシュメモリカード100に有している場合に、そのうちの一部の金融機関との契約を解除した場合など、当該アプリケーションに関する金融決済機能のみを再び使用することができなくなる。
【0078】
図14は、パージコマンドの実行により、ICカードマイコン103に搭載されるEEPROM126に記憶されている情報の一部または全てと、フラッシュメモリ101に記憶されている情報の一部または全てを消去する例である。
【0079】
EEPROM126に記憶されている全ての情報、およびフラッシュメモリ101に記憶されている全ての情報を消去することにより(2,3)、フラッシュメモリカードのメモリカード機能および金融決済機能の両方を再び使用することができなくなる。
【0080】
また、EEPROM126に複数のアプリケーションに応じた情報が記憶されており、フラッシュメモリ101にもそれぞれのアプリケーションに応じて付加的な情報が記憶されている場合、EEPROM126に記憶されている情報の全てと、フラッシュメモリ101に記憶されている付加的な情報の全てを消去することにより、フラッシュメモリカードの金融決済機能を再び使用することができなくなる。
【0081】
さらに、EEPROM126から一部のアプリケーションに応じた情報と、フラッシュメモリ101からこの一部のアプリケーションに応じた付加的な情報を消去することにより、当該アプリケーションに関する金融決済機能のみを再び使用することができなくなる。
【0082】
図15は、パージコマンドの実行により、フラッシュメモリ101に記憶されている情報の全てまたは一部を消去する例である。なお、図中の▲1▼〜▲5▼は、後述する図16の各ステップS31〜S35にそれぞれ対応する。
【0083】
フラッシュメモリ101もしくはEEPROM126にICカードマイコンの属性情報、たとえば転送方式や転送レートなどの情報を記憶するように構成してもよい。ICカードマイコンの金融決済機能を使用する場合、ICカードマイコンはホスト機器2との間でかかる属性情報を用いて通信を行う。パージコマンドの実行により、かかる情報を消去することで、ホスト機器2はICカードマイコンを認識することができなくなり、フラッシュメモリカードの金融決済機能を再び使用することができなくなる。
【0084】
図16は、ICカードマイコンのリセット処理例である。
【0085】
ステップS31で、ICカードマイコンはフラッシュメモリ101またはEEPROM126に格納されているICカードマイコンの属性情報を取得し、ステップS32でICカードマイコンの初期化動作を行う。ステップS33で、ステップS31で取得した属性情報に基づいて転送の周波数設定などを行う。ステップS34において、ICカードマイコンが正常に動作しているかどうかを判定し、正常動作をしている場合にはコマンド待ち状態となる。
【0086】
ICカードマイコンの属性情報が消去されている場合、ステップS33において周波数設定などを行うことができないため、ステップS34において、ICカードマイコンは正常の動作をしているとは判定されず、ステップS35において、ICカードマイコンは不活性化され、外部のホスト機器2はICカードマイコンからのレスポンスがないなどにより、ICカードマイコンを認識することができなくなる。
【0087】
また、ステップS31での属性情報の取得と、ステップS32のICカードマイコンの初期化動作は、順番が逆であってもよい。
【0088】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0089】
たとえば、前記実施の形態においては、メモリとしてフラッシュメモリを例に説明したが、EEPROMなどの不揮発性メモリなどにも適用することが可能である。
【0090】
また、本発明は、前記のようにフラッシュメモリカードに適用して効果的であるが、さらにフラッシュメモリ、不揮発性メモリなどを搭載したメモリモジュール、メモリ装置などの装置全般に広く応用することができる。
【0091】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0092】
(1)メモリ内のデータ領域と管理情報領域との全ての情報を消去する動作を実行させるコマンドを有することで、消去コマンドのように複数回発行することがなく、1回のコマンド発行によりメモリの全領域を消去することができるので、消去処理を単純化し、全体の処理時間を短くすることが可能となる。
【0093】
(2)通常状態から消去処理実行前状態に移行する動作を実行させる第1コマンドと、消去処理実行前状態から消去処理実行状態に移行し、メモリ内のデータ領域と管理情報領域との全ての情報を消去する動作を実行させる第2コマンドとを有することで、第1コマンドに続けて第2コマンドが入力された場合にのみ、メモリの全領域を消去することができるため、消去処理を簡単に実行されないようにすることが可能となる。
【0094】
(3)コマンド実行後にメモリの全領域を消去することで、再度、メモリカードとして使用することができなくなるので、このメモリカードを廃棄した後の不正なアクセスを防止することが可能となる。
【0095】
(4)ICカードマイコンなどの金融決済機能を有するフラッシュメモリカードにおいて、ICカードマイコンに搭載されるEEPROMやフラッシュメモリに格納される金融決済情報の全てまたは一部を消去することで、このメモリカードの金融決済機能の全てもしくは特定のアプリケーションにかかる金融決済機能を使用することができなくなるので、このメモリカードを廃棄した後の不正アクセスの防止が可能となり、または当該特定アプリケーションの誤使用の防止が可能となる。
【0096】
(5)ホスト機器は、パージコマンドをユーザからの指示により発行するだけでなく、不正アクセスを意図していると思われる操作、たとえば誤った暗証番号などの認証情報の入力が繰り返されているなどの場合に、パージコマンドを発行するようにしてもよい。パージコマンドの発行により、当該フラッシュメモリカードの金融決済機能を使用することができなくなり、不正アクセスの継続や拡大を防止することが可能となる。また、このような不正アクセスを意図していると思われる操作が繰り返されている場合、ホスト機器からの指示だけでなく、フラッシュメモリカードのコントローラがそれを検出し、内部的にパージコマンドを発行するようにしてもよい。
【図面の簡単な説明】
【図1】本発明の一実施の形態のメモリカードを用いたシステムを示す構成図である。
【図2】本発明の一実施の形態のシステムにおいて、フラッシュメモリカード内のフラッシュメモリを示す構成図である。
【図3】本発明の一実施の形態のシステムにおいて、フラッシュメモリ内の管理情報領域を示す構成図である。
【図4】本発明の一実施の形態のシステムにおいて、消去コマンドとパージコマンドとの比較による処理フローを示す説明図である。
【図5】本発明の一実施の形態のシステムにおいて、消去コマンドによる処理を示すフロー図である。
【図6】本発明の一実施の形態のシステムにおいて、パージコマンドによる処理を示すフロー図である。
【図7】本発明の一実施の形態のシステムにおいて、パージコマンドによる状態遷移を示す説明図である。
【図8】(a),(b)は本発明の一実施の形態のシステムにおいて、パージコマンドを示す説明図である。
【図9】本発明の他の実施の形態のメモリカードを用いたシステムを示す構成図である。
【図10】本発明の他の実施の形態のメモリカードを用いたシステムを示す構成図である。
【図11】本発明の他の実施の形態のシステムにおいて、パージコマンドによる処理を示すタイミングチャートである。
【図12】本発明の他の実施の形態のシステムにおいて、パージコマンドによる状態遷移を示す説明図である。
【図13】本発明の他の実施の形態のシステムにおいて、パージコマンドの実行により、ICカードマイコンに搭載されるEEPROMの情報を消去する例を示す説明図である。
【図14】本発明の他の実施の形態のシステムにおいて、パージコマンドの実行により、ICカードマイコンに搭載されるEEPROMの情報と、フラッシュメモリの情報を消去する例を示す説明図である。
【図15】本発明の他の実施の形態のシステムにおいて、パージコマンドの実行により、フラッシュメモリの情報を消去する例を示す説明図である。
【図16】本発明の他の実施の形態のシステムにおいて、ICカードマイコンのリセット処理例を示すフロー図である。
【符号の説明】
1,100,200 フラッシュメモリカード
2 ホスト機器
11,101,201 フラッシュメモリ
12,102,202 コントローラ
21,121,221 CPU
22,122,222 ユーザ論理
23,123,223 ホストインタフェース
24,124,224 フラッシュインタフェース
31 データ領域
32 管理情報領域
33 データ代替領域
34 管理情報領域
35 不良・展開登録ブロック領域
36 管理情報領域
103,225 ICカードマイコン
125 ICカードインタフェース
126,226 EEPROM

Claims (21)

  1. データを記憶するデータ領域、前記データ領域に記憶されるデータを管理する情報を記憶する管理情報領域を持つメモリと、
    外部から供給されるコマンドにより前記メモリ内の各領域に対する動作を制御するコントローラとを有し、
    前記コマンドとして、前記メモリ内の前記データ領域と前記管理情報領域との全ての情報を消去する動作を実行させるコマンドを有することを特徴とするメモリカード。
  2. 請求項1記載のメモリカードにおいて、
    前記コントローラは、前記コマンドが1回入力されることにより、前記メモリ内の前記データ領域と前記管理情報領域とを所定のブロック単位で消去する動作を繰り返して実行する機能を有することを特徴とするメモリカード。
  3. 請求項1記載のメモリカードにおいて、
    前記メモリは、フラッシュメモリであることを特徴とするメモリカード。
  4. データを記憶するデータ領域、前記データ領域に記憶されるデータを管理する情報を記憶する管理情報領域を持つメモリと、
    外部から供給されるコマンドにより前記メモリ内の各領域に対する動作を制御するコントローラとを有し、
    前記コマンドとして、通常状態から消去処理実行前状態に移行する動作を実行させる第1コマンドと、前記消去処理実行前状態から消去処理実行状態に移行し、前記メモリ内の前記データ領域と前記管理情報領域との全ての情報を消去する動作を実行させる第2コマンドとを有することを特徴とするメモリカード。
  5. 請求項4記載のメモリカードにおいて、
    前記コントローラは、前記第1コマンドに続けて前記第2コマンドが入力されることにより、前記メモリ内の前記データ領域と前記管理情報領域とを所定のブロック単位で消去する動作を繰り返して実行する機能を有することを特徴とするメモリカード。
  6. 請求項4記載のメモリカードにおいて、
    前記メモリは、フラッシュメモリであることを特徴とするメモリカード。
  7. データを記憶するデータ領域、前記データ領域に記憶されるデータを管理する情報を記憶する管理情報領域を持つメモリと、外部から供給されるコマンドにより前記メモリ内の各領域に対する動作を制御するコントローラとを備えるメモリカードと、
    前記メモリカードにコマンドを供給して前記メモリカードの動作を制御するホスト機器とを有し、
    前記コマンドとして、前記メモリ内の前記データ領域の情報を消去する動作を実行させる第3コマンドと、前記メモリ内の前記データ領域と前記管理情報領域との全ての情報を消去する動作を実行させる第4コマンドとを有することを特徴とするシステム。
  8. 請求項7記載のシステムにおいて、
    前記第4コマンドは、通常状態から消去処理実行前状態に移行する動作を実行させる第1コマンドと、前記消去処理実行前状態から消去処理実行状態に移行し、前記メモリ内の前記データ領域と前記管理情報領域との全ての情報を消去する動作を実行させる第2コマンドとを有することを特徴とするシステム。
  9. 請求項7記載のシステムにおいて、
    前記メモリは、フラッシュメモリであることを特徴とするシステム。
  10. 制御部と、
    暗号処理部と、
    複数の不揮発性メモリセルを有し、暗号処理情報を格納する第1の不揮発性メモリとを有し、
    前記制御部は外部からの第1コマンドに応じて前記第1の不揮発性メモリのそれぞれの不揮発性メモリセルを第1状態に設定することを特徴とする半導体処理装置。
  11. 請求項10記載の半導体処理装置において、
    前記制御部は、第2の不揮発性メモリを接続可能とされ、
    前記第2の不揮発性メモリは複数のワード線を有し、それぞれのワード線に第1領域と第2領域とに含まれる複数の不揮発性メモリセルを有し、
    前記制御部は外部からの第2コマンドに応じて前記第2の不揮発性メモリの複数のワード線を順次選択し、前記第1領域と第2領域とに含まれる複数の不揮発性メモリセルを第1状態に設定することを特徴とする半導体処理装置。
  12. 請求項11記載の半導体処理装置において、
    前記暗号処理部と前記第1の不揮発性メモリは1の半導体基板上に形成され、
    前記制御部は異なる1の半導体基板上に形成され、
    前記第2の不揮発性メモリはさらに異なる1の半導体基板上に形成されていることを特徴とする半導体処理装置。
  13. 第1の半導体処理装置と、
    第2の半導体処理装置と、
    前記第1の半導体処理装置に接続される第1の不揮発性メモリとを有し、
    前記第2の半導体処理装置は第2の不揮発性メモリを有し、
    前記第1の半導体処理装置は外部から複数のコマンドを入力され、
    第1コマンドの入力に応じて、前記第1の半導体処理装置は前記第1の不揮発性メモリの全ての記憶情報を消去する制御を行い、
    第2コマンドの入力に応じて、前記第1の半導体処理装置は前記第2の不揮発性メモリの全ての記憶情報を消去する制御を行うことを特徴とする不揮発性メモリ装置。
  14. 請求項13記載の不揮発性メモリ装置において、
    前記第1コマンドは、第1処理コマンドと第2処理コマンドとを有し、
    前記第1の半導体処理装置は前記第1処理コマンドにより第1状態から第2状態に遷移し、
    第2状態に遷移した前記第1の半導体処理装置は第2処理コマンドにより前記第1の不揮発性メモリの全ての記憶情報を消去する制御を行うことを特徴とする不揮発性メモリ装置。
  15. 請求項14記載の不揮発性メモリ装置において、
    前記第2コマンドは、第1処理コマンドと第3処理コマンドと第4処理コマンドとを有し、
    第2状態に遷移した前記第1の半導体処理装置は第3処理コマンドの結果が第1結果である場合に応じて第2状態から第3状態に遷移し、第3処理コマンドの結果が第2結果である場合に応じて第2状態から第1状態に遷移し、
    第3状態に遷移した前記第1の半導体処理装置は第4処理コマンドにより前記第2の不揮発性メモリの全ての記憶情報を消去する制御を行うことを特徴とする不揮発性メモリ装置。
  16. 請求項15記載の不揮発性メモリ装置において、
    前記第2の半導体処理装置はICカード用半導体処理装置であることを特徴とする不揮発性メモリ装置。
  17. 第1の半導体処理装置と、
    第1の不揮発性メモリとを有し、
    前記第1の半導体処理装置は、前記第1の不揮発性メモリへのアクセス制御を行う第1の制御部と、第2の不揮発性メモリと、前記第2の不揮発性メモリへのアクセス制御を行う第2の制御部とを有し、1の半導体基板上に形成され、
    前記第1の半導体処理装置は外部から複数のコマンドを入力され、
    第1コマンドの入力に応じて前記第1の制御部は、前記第1の不揮発性メモリの記憶情報の消去動作制御を行い、
    第2コマンドの入力に応じて前記第2の制御部は、前記第2の不揮発性メモリの記憶情報の消去動作制御を行うことを特徴とする不揮発性メモリ装置。
  18. 請求項17記載の不揮発性メモリ装置において、
    前記第1の不揮発性メモリおよび前記第2の不揮発性メモリはそれぞれ複数の不揮発性メモリセルを有し、
    それぞれの不揮発性メモリセルはしきい値電圧を有し、複数のしきい値電圧分布のうち、1の分布内になるように制御され、
    1のしきい値電圧分布は消去状態を示し、他のしきい値電圧分布は書込状態を示し、
    前記消去動作制御は前記不揮発性メモリセルのしきい値電圧を消去状態を示すしきい値電圧分布内になるように制御することを特徴とする不揮発性メモリ装置。
  19. 請求項18記載の不揮発性メモリ装置において、
    前記第1コマンドの入力に応じて、前記第1の制御部は前記第1の不揮発性メモリの全ての記憶情報の消去動作制御を行うことを特徴とする不揮発性メモリ装置。
  20. 請求項18記載の不揮発性メモリ装置において、
    前記第2コマンドの入力に応じて、前記第2の制御部は前記第2の不揮発性メモリの全ての記憶情報の消去動作制御と、前記第1の不揮発性メモリの一部の記憶情報の消去動作制御とを行うことを特徴とする不揮発性メモリ装置。
  21. 請求項18記載の不揮発性メモリ装置において、
    前記第2コマンドの入力に応じて、前記第2の制御部は前記第2の不揮発性メモリの一部の記憶情報の消去動作制御と、前記第1の不揮発性メモリの一部の記憶情報の消去動作制御とを行うことを特徴とする不揮発性メモリ装置。
JP2003140066A 2002-05-31 2003-05-19 メモリカード、システム、半導体処理装置および不揮発性メモリ装置 Pending JP2004054904A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003140066A JP2004054904A (ja) 2002-05-31 2003-05-19 メモリカード、システム、半導体処理装置および不揮発性メモリ装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002158384 2002-05-31
JP2003140066A JP2004054904A (ja) 2002-05-31 2003-05-19 メモリカード、システム、半導体処理装置および不揮発性メモリ装置

Publications (1)

Publication Number Publication Date
JP2004054904A true JP2004054904A (ja) 2004-02-19

Family

ID=31949119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003140066A Pending JP2004054904A (ja) 2002-05-31 2003-05-19 メモリカード、システム、半導体処理装置および不揮発性メモリ装置

Country Status (1)

Country Link
JP (1) JP2004054904A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005085882A1 (ja) * 2004-03-09 2005-09-15 Matsushita Electric Industrial Co., Ltd. 周波数センサおよび半導体装置
JP2007280330A (ja) * 2006-04-12 2007-10-25 Matsushita Electric Ind Co Ltd 不揮発性記憶装置および不揮発性記憶システム
JP2012221246A (ja) * 2011-04-08 2012-11-12 Toshiba Corp 記憶装置、記憶システム及び認証方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005085882A1 (ja) * 2004-03-09 2005-09-15 Matsushita Electric Industrial Co., Ltd. 周波数センサおよび半導体装置
JPWO2005085882A1 (ja) * 2004-03-09 2007-08-09 松下電器産業株式会社 周波数センサおよび半導体装置
CN100454027C (zh) * 2004-03-09 2009-01-21 松下电器产业株式会社 频率传感器和半导体装置
US7504865B2 (en) 2004-03-09 2009-03-17 Panasonic Corporation Frequency sensor and semiconductor device
JP2007280330A (ja) * 2006-04-12 2007-10-25 Matsushita Electric Ind Co Ltd 不揮発性記憶装置および不揮発性記憶システム
JP2012221246A (ja) * 2011-04-08 2012-11-12 Toshiba Corp 記憶装置、記憶システム及び認証方法

Similar Documents

Publication Publication Date Title
US7185145B2 (en) Memory card
USRE47621E1 (en) Secure transaction microcontroller with secure boot loader
US7054990B1 (en) External storage device using non-volatile semiconductor memory
US9857866B2 (en) Card and host apparatus
US7313682B2 (en) Method and system for updating boot memory that stores a fail-safe reset code and is configured to store boot code and boot updater code
US8996933B2 (en) Memory management method, controller, and storage system
EP2161673A1 (en) Method and system for protecting data
TWI451248B (zh) 資料保護方法、記憶體控制器與記憶體儲存裝置
US8250288B2 (en) Flash memory storage system and controller and data protection method thereof
JP2001297038A (ja) データ記憶装置および記録媒体並びに記録媒体制御方法
TWI454912B (zh) 資料處理方法、記憶體控制器與記憶體儲存裝置
US8812756B2 (en) Method of dispatching and transmitting data streams, memory controller and storage apparatus
US20030225962A1 (en) Memory card and memory card system
KR100841982B1 (ko) 호스트 식별 정보를 저장하는 메모리 카드 및 그것의액세스 방법
KR100997813B1 (ko) 반도체 기억 장치 및 그 동작 방법
TWI521345B (zh) 回應讀取方法及資料傳輸系統
JP2003022216A (ja) 記憶装置
US20120144206A1 (en) Information processing apparatus, removable storage device, information processing method, and information processing system
JP2004054904A (ja) メモリカード、システム、半導体処理装置および不揮発性メモリ装置
JPH0714392A (ja) 不揮発性半導体メモリおよびそれを使用した半導体ディスク装置
US20160216893A1 (en) Smart card management method, memory storage device and memory control circuit unit
CN107085900A (zh) 数据处理方法、装置、***及pos终端
JPH0729392A (ja) 不揮発性半導体メモリおよびそれを使用した半導体ディスク装置
US20070274302A1 (en) Data Storage Device, Memory Managing Method, and Program
JP2000357216A (ja) Icカード

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090414