JP2004054491A - Method for manufacturing electronic tag - Google Patents

Method for manufacturing electronic tag Download PDF

Info

Publication number
JP2004054491A
JP2004054491A JP2002209601A JP2002209601A JP2004054491A JP 2004054491 A JP2004054491 A JP 2004054491A JP 2002209601 A JP2002209601 A JP 2002209601A JP 2002209601 A JP2002209601 A JP 2002209601A JP 2004054491 A JP2004054491 A JP 2004054491A
Authority
JP
Japan
Prior art keywords
electronic tag
adhesive tape
double
sided adhesive
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002209601A
Other languages
Japanese (ja)
Other versions
JP4171255B2 (en
Inventor
Michio Okamoto
岡本 道夫
Yuichi Morinaga
森永 優一
Yuji Ikeda
池田 雄次
Takeshi Saito
齋藤 武志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002209601A priority Critical patent/JP4171255B2/en
Publication of JP2004054491A publication Critical patent/JP2004054491A/en
Application granted granted Critical
Publication of JP4171255B2 publication Critical patent/JP4171255B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing and shipping a non-contact electronic tag. <P>SOLUTION: At the time of shipping an electronic tag 1 from a manufacturing origin to a customer, the number of electronic tags 1 necessary for the customer are adhered to a double coated adhesive tape, and then the double coated adhesive tape is wound around a reel 23. Then, the reel 23 is housed in a case or the like, and shipped to the customer destination. At the time of adhering the electronic tag 1 to an article, the double coated adhesive tape is cut so that the electronic tag 1 can be cut into pieces, and the electronic tag 1 is adhered to an article by using the double coated adhesive tape. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、電子タグの製造技術に関し、特に、マイクロ波受信用のアンテナを備えた非接触型の電子タグに適用して有効な技術に関する。
【0002】
【従来の技術】
非接触型の電子タグは、半導体チップ内のメモリ回路に所望のデータを記憶させ、マイクロ波を使ってこのデータを読み取るようにしたタグである。
【0003】
特開平10−13296号公報には、この種の非接触型電子タグの一例が開示されている。この電子タグは、マイクロ波受信用のアンテナをリードフレームで構成し、このリードフレーム上に実装した半導体チップを樹脂封止した構成になっている。
【0004】
【発明が解決しようとする課題】
電子タグは、半導体チップ内のメモリ回路にデータを記憶させるため、バーコードを利用したタグなどに比べて大容量のデータを記憶できる利点がある。また、メモリ回路に記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点もある。
【0005】
しかしながら、この種の電子タグは、バーコードを利用したタグなどに比べて構造が複雑であることから、その製造コストが高く、これが電子タグの普及を妨げる一因となっている。
【0006】
また、従来の電子タグは、物品に貼り付ける際、電子タグの裏面に接着剤を塗る作業が必要となるので、貼り付け作業効率が低いという問題がある。
【0007】
本発明の目的は、低価格な電子タグを実現することができる技術を提供することにある。
【0008】
本発明の他の目的は、電子タグの組み立てから出荷までを一貫生産で行うことのできる技術を提供することにある。
【0009】
本発明の他の目的は、電子タグを物品に貼り付ける作業を効率化することのできる技術を提供することにある。
【0010】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0011】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0012】
本発明の電子タグの製造方法は、以下の工程を有する。
(a)電子タグのアンテナを構成する複数のリードが支持枠を介して連結されたリードフレームを用意する工程、
(b)前記リードフレームの前記それぞれのリード上に半導体チップを搭載し、前記リードと前記半導体チップを電気的に接続する工程、
(c)前記それぞれのリード上に搭載された前記半導体チップを樹脂封止することによって電子タグを製造する工程、
(d)前記(c)工程の後、前記リードフレームの前記支持枠を切断、除去することによって、前記電子タグを個片化する工程、
(e)前記個片化された電子タグのそれぞれの良否を検査する工程、
(f)前記(e)工程の後、前記電子タグの所定数を両面接着テープの一面に貼り付ける工程、
(g)前記所定数の電子タグが貼り付けられた前記両面接着テープを梱包して出荷する工程。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【0014】
(実施の形態1)
図1は、本実施形態の電子タグを示す平面図、図2は、この電子タグの側面図、図3は、この電子タグの要部断面図である。
【0015】
本実施形態の電子タグ1は、マイクロ波受信用のアンテナを備えた非接触型の電子タグであり、アンテナを構成する細長い長方形の薄板からなるリード(導体片)2のほぼ中央部に1個の半導体チップ3が実装され、この半導体チップ3がポッティング樹脂4で封止された構成になっている。
【0016】
上記リード2の長さは53mmであり、周波数2.45GHzのマイクロ波を効率よく受信できるように最適化されている。また、リード2の幅は3mmであり、電子タグ1の小型化と強度の確保とが両立できるように最適化されている。リード2は、両面にAgのメッキを施した薄いCu板からなり、その厚さは0.11mmである。
【0017】
図4は、上記半導体チップ3の回路構成を示すブロック図である。半導体チップ3は、縦×横=0.3mm×0.4mm、厚さ0.15mmの単結晶シリコンからなり、その主面の素子形成領域には、整流・送信、クロック抽出、セレクタ、カウンタ、ROMなどの回路が形成されている。また、素子形成領域の外側には、ボンディングパッド(図示せず)が形成されている。
【0018】
上記ROMは、128ビットの記憶容量を有しており、バーコードを利用したタグに比べて大容量のデータを記憶できるようになっている。また、ROMに記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点もある。
【0019】
図5は、半導体チップ3を封止するポッティング樹脂4を取り除いた状態を示す平面図、図6は、図5の要部拡大平面図である。
【0020】
図示のように、リード2の略中央部には、その一端がリード2の外縁に達する細長い1本のスリット5が形成されている。このスリット5の長さは8mmであり、良好な高周波特性が得られるようにその長さが最適化されている。
【0021】
上記スリット5の近傍のリード2上には、半導体チップ3が、その主面を上に向けて実装されている。半導体チップ3の主面上には、Auのバンプ電極6が形成されており、バンプ電極6の上には、Auワイヤ7の一端がボンディングされている。このAuワイヤ7は、上記スリット5を跨ぐように延在し、その他端は、スリット5を挟んで半導体チップ3の実装領域と対向する領域のリード2上にボンディングされている。
【0022】
上記した構成によれば、リード2の一部に、その一端がリード2の外縁に達するスリット5を形成することにより、実効的なリード長、すなわちアンテナ長を長くすることができるので、必要なアンテナ長を確保しつつ、電子タグ1の小型化を図ることができる。
【0023】
特に限定はされないが、上記スリット5は、リード2の長辺方向に対して斜め方向に延在している。すなわち、図6に示すように、Auワイヤ7をボンディングする領域のリード幅(a)に比べて、スリット5の他端側のリード幅(b)が広くなっている。
【0024】
上記した構成によれば、スリット5の他端側のリード幅(b)を広くしたことにより、電子タグ1の組み立て工程の途中でAuワイヤ7のボンディング領域に外力が加わった場合でも、ボンディング領域のリード2が変形し難くなるので、リード2の変形に起因するAuワイヤ7のボンディング不良を有効に防止することができる。
【0025】
また、上記スリット5の幅は0.2mmであり、リード2の幅(3mm)に比べて極めて狭くなっている。また、スリット5の他端側は、リード2の幅方向のほぼ中央部で終端している。このとき、図6に示すスリット5の他端側のリード幅(b)、(c)は、b=1.1mm、c=1.7mmである。すなわち、リード2の幅は、最も狭い箇所でもスリット5の幅に比べて十分に広い。従って、幅を3mmまで狭くしたリード2にスリット5を形成しても、リード2の変形が生じ難くなるので、必要な強度を確保しつつ、電子タグ1の小型化を図ることができる。また、電子タグ1の組み立て工程の途中でリード2の変形を防ぐために、リード2の裏面に補強用のテープを貼り付けるといった作業も不要となる。
【0026】
図7は、リード2に実装された半導体チップ3の主面を示す平面図、図8は、同じく半導体チップ3の断面図である。なお、半導体チップ3を封止するポッティング樹脂4の図示は、省略してある。
【0027】
半導体チップ3の主面の素子形成領域上には、1個のバンプ電極6が形成されており、このバンプ電極6の上に1本のAuワイヤ7がボンディングされている。バンプ電極6は、半導体チップ3の主面の周辺部(素子形成領域以外の領域)に形成されたボンディングパッド8を通じて前記図4に示した回路に接続されている。
【0028】
上記半導体チップ3は、その裏面がもう一方の電極を構成しており、Agペースト9を介してリード2の上面に直接接続されている。すなわち、この半導体チップ3は、電極の一方(バンプ電極6)を半導体チップ3の主面上に形成し、電極の他方を半導体チップ3の裏面に形成する。
【0029】
上記した構成によれば、バンプ電極6上にAuワイヤ7をボンディングしたときに、半導体チップ3の回路に加わる衝撃をバンプ電極6によって緩和、吸収することができるので、素子形成領域の上部にバンプ電極6を配置することが可能となる。また、図8に示すように、半導体チップ3の主面の最上層に低弾性率の有機絶縁膜10を形成し、この有機絶縁膜10の上部にバンプ電極6を形成することによって、回路に加わるワイヤボンディング時の衝撃をバンプ電極6と有機絶縁膜10とによって緩和、吸収することができる。
【0030】
このように、半導体チップ3の素子形成領域の上部にバンプ電極6を配置することにより、半導体チップ3の素子形成領域以外の領域にバンプ電極6を配置するための領域を確保する場合と比較して、半導体チップ3をさらに小型化し、電子タグ1のコストを低減することが可能となる。また、ボンディング用の電極を素子形成領域以外の領域に配置する場合には、ワイヤボンディング時の衝撃によって素子を破壊する可能性が小さいので、バンプ電極6を形成する代わりに、半導体チップ3の主面上の配線の一部によって形成された電極にワイヤ7を直接ボンディングすることも可能である。この場合は、バンプ電極6を形成する工程が不要となるので、電子タグ1のコストを低減することができる。
【0031】
また、上記した構成によれば、電極の一方を半導体チップ3の主面上に形成し、電極の他方を半導体チップ3の裏面に形成することにより、半導体チップ3の主面上に2つの電極を形成する場合に比べて、半導体チップ3の面積を縮小することができる。これにより、ウエハ1枚当たりのチップ取得数を増やすことができるので、半導体チップ3の製造コスト、ひいては電子タグ1の製造コストを低減することができる。
【0032】
さらに、上記した構成によれば、周知の技術であるワイヤボンディング方式によって半導体チップ3をリード2に接続するので、フリップチップ方式やTAB方式などによって半導体チップ3をリード2に接続する場合に比べて、電子タグ1の製造コストを低減することができる。
【0033】
次に、上記のように構成された電子タグ1の製造方法を図9〜図17を用いて説明する。
【0034】
図9は、電子タグ1の製造に用いるリードフレーム20の全体構成を示す平面図である。
【0035】
このリードフレーム20は、多数本のリード2を平行に配列し、それぞれのリード2の長辺方向の両端部を一対の支持枠21で一体に保持した構成になっている。すなわち、このリードフレーム20は、支持枠21の延在方向とリード2の長辺方向とが互いに直交するようにリード2が配列されている。また、このリードフレーム20は、リード2とリード2の間に支持枠を設けず、上記支持枠21のみでリード2を保持するようになっている。
【0036】
上記した構成のリードフレーム20によれば、リード2とリード2の間に支持枠が無いため、多数本のリード2を密に配列することが可能となる。これにより、一枚のリードフレーム20から取得できるリード2の数が多くなるので、リード2の単価を安くすることができる。
【0037】
上記リードフレーム20を使って電子タグ1を製造するには、まず、図10および図11に示すように、Agペースト9を使って各リード2の上に半導体チップ3を実装する。半導体チップ3の主面上には、あらかじめバンプ電極6を形成しておく。
【0038】
次に、図12および図13に示すように、半導体チップ3のバンプ電極6上にAuワイヤ7の一端をボンディングし、リード2の上にこのAuワイヤ7の他端をボンディングする。
【0039】
次に、図14に示すように、ポッティング樹脂4を使って各リード2の半導体チップ3とAuワイヤ7を封止する。このとき、図に示すように、リード2の長辺方向に沿ったポッティング樹脂4の長さがリード2の短辺方向に沿った長さよりも大きくなるようにポッティング樹脂4を塗布し、スリット5の上部もポッティング樹脂4で被覆する。
【0040】
なお、ポッティング樹脂4は、リード2の片面のみに塗布することが望ましい。リード2の裏面にもポッティング樹脂4を塗布すると、リード2の裏面の平坦性が損なわれるため、電子タグ1を物品に貼り付けたときの接着力が低下する。
【0041】
また、前記図14に示す例では、スリット5の他端部がポッティング樹脂4の外部に露出しているが、図15(平面図)、図16(断面図)、図17(裏面図)に示すように、スリット5の全体をポッティング樹脂4で被覆してもよい。
【0042】
上記した構成によれば、スリット5をポッティング樹脂4で被覆することにより、スリット5の隙間に導電性の異物や水分が付着することによって、スリット5を挟んだ両側のリード2が短絡するのを防止することができる。すなわち、スリット5の長さは、発振特性の観点からその長さが最適化されているため、スリット5を挟んだ両側のリード2が短絡すると、スリット5の実効的な長さが短くなって特性が低下するが、スリット5をポッティング樹脂4で被覆することにより、このような特性の低下を防止することができる。
【0043】
また、リード2の長辺方向に沿ってポッティング樹脂4を広く塗布することにより、リード2の長辺方向に沿ったポッティング樹脂4の端部と半導体チップ3との距離が長くなる。これにより、リード2を曲げたときに半導体チップ3やAuワイヤ7に加わる曲げ応力が低減されるので、半導体チップ3の剥がれや、Auワイヤ7の断線といった不具合の発生が抑制され、電子タグ1の動作信頼性が向上する。
【0044】
また、支持枠21の延在方向とリード2の長辺方向とが互いに直交するようにリード2が配列された上記リードフレーム20は、隣接するリード2同士の距離が極めて短い。そのため、各リード2に半導体チップ3を実装したり、Auワイヤ7をボンディングしたり、ポッティング樹脂4を塗布したりする作業を行う際、リードフレーム20の移動距離が短くなるので、電子タグ1の組み立て作業性が向上する。
【0045】
その後、各リード2の両端部を切断し、支持枠21を切り離すことにより、前記図1〜図3に示す電子タグ1が完成する。リード2の両端部を切断するときは、あらかじめリードフレーム20の裏面に接着テープを貼り付けておき、支持枠21から切り離されたリード2が付着した接着テープを巻き取る。このとき、リード2は、その長辺方向が接着テープの巻き取り方向と直交するように配列されるので、接着テープに貼り付けたリード2が変形することはない。
【0046】
図18(平面図)、図19(断面図)、図20(裏面図)に示すように、半導体チップ3やAuワイヤ7は、封止用金型を用いたトランスファモールド法によって形成した樹脂12で封止することもできる。この場合は、図21に示すように、スリット5の一端部にダム11を形成し、この状態で樹脂封止を行うことによって、モールド金型内でスリット5の一端部から樹脂が漏れる不具合を防止することができる。モールド工程の完了後は、このダム11を切断することによって、所定のアンテナ長を確保することができる。
【0047】
また、トランスファモールド法を用いた場合は、ポッティング法を用いた場合に比較して、リード2の両面を樹脂12で被覆することが容易である。そのため、前記図18〜図20に示すように、スリット5の内部を樹脂12で完全に封止することができるので、スリット間リークに起因する電波特性の劣化をより確実に防ぐことができる。
【0048】
また、トランスファモールド法を用いた場合は、リード2の両面を樹脂12で被覆する場合でも、裏面側の樹脂12の厚さを薄くすることが容易である。そのため、電子タグ1を物品に貼り付けたときの接着力の低下を抑えることができる。
【0049】
このようにして製造された本実施形態の電子タグ1は、両面接着剤などを使って図22〜図27に示す各種物品の表面に貼り付けて使用する。例えば図22は、伝票30の表面に電子タグ1を貼り付けた例を示している。また、図23は円筒形の容器31、図24は、函、コンテナのような四角形の容器32、図25は、プリント配線基板33、図26は、成形金型34、図27は、半導体パッケージの製造工程で使用されるマガジンなどの搬送キャリア35にそれぞれ電子タグ1を貼り付けた例を示している。
【0050】
(実施の形態2)
次に、前記実施の形態1の電子タグ1を製造元から顧客に出荷する方法について説明する。
【0051】
前述したように、電子タグ1は、リードフレーム20の各リード2上に半導体チップ3を実装するダイボンディング工程(図10、図11)、半導体チップ3とリード2をAuワイヤ7で接続するワイヤボンディング工程(図12、図13)、および半導体チップ3とAuワイヤ7をポッティング樹脂4(またはモールド樹脂)で封止する樹脂封止工程(図14)を経た後、リードフレーム20の支持枠21を切断してリード2を個片化することにより製造される。また、場合によっては、リードフレーム20の切断に先立ち、製品名などを印刷するマーキングやメッキ、モールド樹脂のバリ取りといった作業が行われる。
【0052】
次に、リードフレーム20から個片化された電子タグ1を1本ずつ検査に付して良品を選別した後、図28に示すように、良品の電子タグ1を両面接着テープ14の一面に並べて貼り付ける。両面接着テープ14の長さは、貼り付ける電子タグ1の数に応じて適宜調節される。
【0053】
図29に示すように、両面接着テープ14は、絶縁テープ15の両面に粘着剤16、16を塗布した構成になっている。また、両面接着テープ14の裏面側には、カバーテープ17が貼り付けてあり、両面接着テープ14を重ねて梱包する際に、電子タグ1が他の両面接着テープ14に貼り付かないようになっている。
【0054】
図30に示すように、絶縁テープ15の両面に塗布する粘着剤16、16の面積は、電子タグ1の面積よりも小さくしておくとよい。このようにすると、前記図22〜図27に示したような各種物品の表面に両面接着テープ14を使って電子タグ1を貼り付ける際、カバーテープ17を簡単に剥がすことができ、かつ物品に貼り付けた電子タグ1の周囲に粘着剤16がはみ出すこともない。また、両面接着テープ14に図31に示すようなミシン目18を設けておくことにより、電子タグ1を一個ずつ切り離す作業が容易になる。
【0055】
図32は、両面接着テープ14を切断して個片化した電子タグ1の平面図、図33は、カバーテープ17を剥がした電子タグ1の側面図である。
【0056】
粘着剤16の面積を電子タグ1の面積よりも小さくした両面接着テープ14を用いることにより、個片化した後の電子タグ1の周囲に粘着剤16がはみ出すことを防ぎ、貼り付け作業の際に、貼り付け治具側に電子タグ1が貼り付くことを防ぐことができる。また、絶縁テープ15の外形を電子タグ1よりも大きくすることにより、電子タグ1の外側に張り出した絶縁テープ15によって電子タグ1を保護することができる。
【0057】
図34に示すように、両面接着テープ14は、電子タグ1の長さよりも狭い幅で構成してもよい。また、図35に示すように、電子タグ1の長辺方向と両面接着テープ14の長手方向が互いに平行になるように電子タグ1を貼り付けてもよい。この場合は、両面接着テープ14を折り畳んで梱包する際に、電子タグ1のリード2が変形しないように配慮する必要がある。
【0058】
電子タグ1を製造元から顧客に出荷する際には、両面接着テープ14に顧客が必要とする本数の電子タグ1を貼り付けた後、図36に示すように、両面接着テープ14をつづら折りに折り曲げてケース19に収容し、顧客宛に出荷する。その際、図37に示すように、両面接着テープ14の間に層間紙22などを挟み込んで電子タグ1の損傷を防ぐようにしてもよい。
【0059】
電子タグ1を物品に貼り付ける際には、両面接着テープ14を切断して電子タグ1を個片化した後、両面接着テープ14の裏面のカバーテープ17を剥がして物品に貼り付ける。図38は、両面接着テープ14を利用して伝票30の表面に電子タグ1を貼り付けた例を示している。
【0060】
前記実施の形態1では、短冊状のリードフレーム20を使って電子タグ1を組み立てたが、例えばリールに巻き取ることのできる長尺のリードフレームを使って電子タグ1を組み立てることもできる。
【0061】
この場合は、まず、リードフレームのそれぞれのリード上に半導体チップを搭載し、リードと半導体チップを電気的に接続した後、それぞれのリード上に搭載された半導体チップをモールド樹脂またはポッティング樹脂で封止することによって電子タグを製造する。ここまでの工程は、前記実施の形態1とほぼ同じであるが、リードフレームは、リールに巻き取られた状態で各工程間を搬送される。
【0062】
次に、リードフレームを両面接着テープの一面に貼り付けた後、リードフレームの支持枠を切断、除去する。これにより、両面接着テープに貼り付けられた電子タグは、互いに電気的に分離される。次に、この状態で各電子タグの良否を検査し、不良の電子タグのみを両面接着テープから剥がして除去する。
【0063】
次に、図39、図40に示すように、良品の電子タグ1が貼り付けられた両面接着テープ14をリール23に巻き取る。そして、このリール23をケースなどに収容して顧客宛に出荷する。
【0064】
このように、本実施の形態によれば、電子タグ1の組み立てから出荷までを一貫生産で行うことができる。また、顧客は、電子タグ1を物品に貼り付ける際、電子タグ1の裏面に接着剤を塗る作業が省けるので、貼り付け作業の簡略化、自動化を図ることができる。
【0065】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0066】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0067】
本発明の一態様によれば、電子タグの組み立てから出荷までを一貫生産で行うことができる。また、電子タグを物品に貼り付ける作業を効率化することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である電子タグの平面図である。
【図2】本発明の一実施の形態である電子タグの側面図である。
【図3】本発明の一実施の形態である電子タグの要部断面図である。
【図4】本発明の一実施の形態である電子タグの回路構成を示すブロック図である。
【図5】半導体チップを封止するポッティング樹脂を取り除いた状態を示す電子タグの平面図である。
【図6】図5に示す電子タグの要部拡大平面図である。
【図7】本発明の一実施の形態である電子タグに実装された半導体チップの平面図である。
【図8】本発明の一実施の形態である電子タグに実装された半導体チップの断面図である。
【図9】本発明の一実施の形態である電子タグの製造に用いるリードフレームの平面図である。
【図10】本発明の一実施の形態である電子タグの製造方法を示す要部平面図である。
【図11】本発明の一実施の形態である電子タグの製造方法を示す要部断面図である。
【図12】本発明の一実施の形態である電子タグの製造方法を示す要部平面図である。
【図13】本発明の一実施の形態である電子タグの製造方法を示す要部断面図である。
【図14】本発明の一実施の形態である電子タグの製造方法を示す要部平面図である。
【図15】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図16】本発明の他の実施の形態である電子タグの製造方法を示す要部断面図である。
【図17】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図18】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図19】本発明の他の実施の形態である電子タグの製造方法を示す要部断面図である。
【図20】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図21】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図22】本発明の電子タグの使用方法を示す説明図である。
【図23】本発明の電子タグの使用方法を示す説明図である。
【図24】本発明の電子タグの使用方法を示す説明図である。
【図25】本発明の電子タグの使用方法を示す説明図である。
【図26】本発明の電子タグの使用方法を示す説明図である。
【図27】本発明の電子タグの使用方法を示す説明図である。
【図28】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図29】本発明の他の実施の形態である電子タグの製造方法を示す要部断面図である。
【図30】本発明の他の実施の形態である電子タグの製造方法を示す側面図である。
【図31】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図32】本発明の他の実施の形態である電子タグの平面図である。
【図33】本発明の他の実施の形態である電子タグのカバーテープを剥がした状態を示す側面図である。
【図34】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図35】本発明の他の実施の形態である電子タグの製造方法を示す要部平面図である。
【図36】本発明の他の実施の形態である電子タグの梱包方法を示す説明図である。
【図37】本発明の他の実施の形態である電子タグの梱包方法を示す説明図である。
【図38】本発明の電子タグの使用方法を示す説明図である。
【図39】本発明の他の実施の形態である電子タグの梱包方法を示す説明図である。
【図40】本発明の他の実施の形態である電子タグの梱包方法を示す説明図である。
【符号の説明】
1 電子タグ
2 リード(導体片)
3 半導体チップ
4 ポッティング樹脂
5 スリット
6 バンプ電極
7 ワイヤ
8 ボンディングパッド
9 Agペースト
10 有機絶縁膜
11 ダム
12 樹脂
14 両面接着テープ
15 絶縁テープ
16 粘着剤
17 カバーテープ
18 ミシン目
19 ケース
20 リードフレーム
21 支持枠
22 層間紙
23 リール
30 伝票
31、32 容器
33 プリント配線基板
34 成形金型
35 搬送キャリア
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a technology for manufacturing an electronic tag, and more particularly to a technology that is effective when applied to a non-contact electronic tag having an antenna for microwave reception.
[0002]
[Prior art]
A non-contact type electronic tag is a tag in which desired data is stored in a memory circuit in a semiconductor chip, and the data is read using a microwave.
[0003]
JP-A-10-13296 discloses an example of this type of non-contact type electronic tag. This electronic tag has a configuration in which a microwave receiving antenna is formed of a lead frame, and a semiconductor chip mounted on the lead frame is sealed with a resin.
[0004]
[Problems to be solved by the invention]
Since an electronic tag stores data in a memory circuit in a semiconductor chip, there is an advantage that a large amount of data can be stored as compared with a tag using a barcode or the like. Another advantage is that data stored in the memory circuit is more difficult to tampering than data stored in a barcode.
[0005]
However, since this type of electronic tag has a complicated structure as compared with a tag using a bar code or the like, its manufacturing cost is high, which is one of the factors that hinder the spread of the electronic tag.
[0006]
In addition, the conventional electronic tag has a problem in that the operation of applying an adhesive to the back surface of the electronic tag is required when attaching the electronic tag to an article, so that the efficiency of the attaching operation is low.
[0007]
An object of the present invention is to provide a technique capable of realizing a low-cost electronic tag.
[0008]
Another object of the present invention is to provide a technology that enables integrated production of an electronic tag from assembly to shipping.
[0009]
Another object of the present invention is to provide a technology that can make the operation of attaching an electronic tag to an article more efficient.
[0010]
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.
[0011]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0012]
The method for manufacturing an electronic tag of the present invention includes the following steps.
(A) a step of preparing a lead frame in which a plurality of leads constituting an antenna of an electronic tag are connected via a support frame;
(B) mounting a semiconductor chip on each of the leads of the lead frame, and electrically connecting the leads and the semiconductor chip;
(C) manufacturing an electronic tag by resin-sealing the semiconductor chip mounted on each of the leads;
(D) after the step (c), cutting and removing the support frame of the lead frame to singulate the electronic tag;
(E) inspecting the quality of each of the individualized electronic tags;
(F) after the step (e), attaching a predetermined number of the electronic tags to one surface of the double-sided adhesive tape;
(G) a step of packing and shipping the double-sided adhesive tape to which the predetermined number of electronic tags has been attached;
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In all the drawings for describing the embodiments, the same members are denoted by the same reference numerals in principle, and the repeated description thereof will be omitted.
[0014]
(Embodiment 1)
FIG. 1 is a plan view showing the electronic tag of the present embodiment, FIG. 2 is a side view of the electronic tag, and FIG. 3 is a sectional view of a main part of the electronic tag.
[0015]
The electronic tag 1 of the present embodiment is a non-contact type electronic tag provided with an antenna for microwave reception. One of the electronic tags 1 is provided substantially at the center of a lead (conductor piece) 2 formed of an elongated rectangular thin plate constituting the antenna. The semiconductor chip 3 is mounted, and the semiconductor chip 3 is sealed with a potting resin 4.
[0016]
The length of the lead 2 is 53 mm, and is optimized so that microwaves having a frequency of 2.45 GHz can be efficiently received. The width of the lead 2 is 3 mm, and the lead 2 is optimized so that both the miniaturization of the electronic tag 1 and the securing of the strength can be achieved. The lead 2 is made of a thin Cu plate having both surfaces plated with Ag, and has a thickness of 0.11 mm.
[0017]
FIG. 4 is a block diagram illustrating a circuit configuration of the semiconductor chip 3. The semiconductor chip 3 is made of single-crystal silicon having a length × width = 0.3 mm × 0.4 mm and a thickness of 0.15 mm, and rectification / transmission, clock extraction, a selector, a counter, A circuit such as a ROM is formed. A bonding pad (not shown) is formed outside the element formation region.
[0018]
The ROM has a storage capacity of 128 bits, and can store a larger amount of data than a tag using a barcode. Further, there is an advantage that the data stored in the ROM is more difficult to be illegally tampered with than the data stored in the barcode.
[0019]
FIG. 5 is a plan view showing a state where the potting resin 4 for sealing the semiconductor chip 3 has been removed, and FIG. 6 is an enlarged plan view of a main part of FIG.
[0020]
As shown in the drawing, a single elongated slit 5 whose one end reaches the outer edge of the lead 2 is formed substantially in the center of the lead 2. The length of the slit 5 is 8 mm, and the length is optimized so as to obtain good high-frequency characteristics.
[0021]
On the lead 2 near the slit 5, a semiconductor chip 3 is mounted with its main surface facing upward. An Au bump electrode 6 is formed on the main surface of the semiconductor chip 3, and one end of an Au wire 7 is bonded on the bump electrode 6. The Au wire 7 extends so as to straddle the slit 5, and the other end is bonded to the lead 2 in a region facing the mounting region of the semiconductor chip 3 with the slit 5 interposed therebetween.
[0022]
According to the above-described configuration, an effective lead length, that is, an antenna length can be increased by forming a slit 5 at one end of the lead 2 so that one end thereof reaches the outer edge of the lead 2. The size of the electronic tag 1 can be reduced while ensuring the antenna length.
[0023]
Although not particularly limited, the slit 5 extends obliquely to the long side direction of the lead 2. That is, as shown in FIG. 6, the lead width (b) of the other end of the slit 5 is wider than the lead width (a) of the region where the Au wire 7 is bonded.
[0024]
According to the above configuration, the lead width (b) on the other end side of the slit 5 is increased, so that even when an external force is applied to the bonding area of the Au wire 7 during the assembly process of the electronic tag 1, the bonding area is reduced. Since the lead 2 is less likely to be deformed, bonding failure of the Au wire 7 due to the deformation of the lead 2 can be effectively prevented.
[0025]
The width of the slit 5 is 0.2 mm, which is extremely narrower than the width (3 mm) of the lead 2. The other end of the slit 5 terminates substantially at the center of the lead 2 in the width direction. At this time, the lead widths (b) and (c) at the other end of the slit 5 shown in FIG. 6 are b = 1.1 mm and c = 1.7 mm. That is, the width of the lead 2 is sufficiently wider than the width of the slit 5 even at the narrowest point. Therefore, even if the slit 5 is formed in the lead 2 whose width is reduced to 3 mm, the lead 2 is less likely to be deformed, so that the size of the electronic tag 1 can be reduced while securing necessary strength. Further, in order to prevent the lead 2 from being deformed in the process of assembling the electronic tag 1, there is no need to attach a reinforcing tape to the back surface of the lead 2.
[0026]
FIG. 7 is a plan view showing a main surface of the semiconductor chip 3 mounted on the leads 2, and FIG. 8 is a sectional view of the semiconductor chip 3. The illustration of the potting resin 4 for sealing the semiconductor chip 3 is omitted.
[0027]
One bump electrode 6 is formed on the element formation region on the main surface of the semiconductor chip 3, and one Au wire 7 is bonded on the bump electrode 6. The bump electrode 6 is connected to the circuit shown in FIG. 4 through a bonding pad 8 formed in a peripheral portion of the main surface of the semiconductor chip 3 (a region other than the element forming region).
[0028]
The back surface of the semiconductor chip 3 constitutes the other electrode, and is directly connected to the upper surface of the lead 2 via the Ag paste 9. That is, in the semiconductor chip 3, one of the electrodes (bump electrode 6) is formed on the main surface of the semiconductor chip 3, and the other electrode is formed on the back surface of the semiconductor chip 3.
[0029]
According to the above-described configuration, when the Au wire 7 is bonded on the bump electrode 6, the impact applied to the circuit of the semiconductor chip 3 can be reduced and absorbed by the bump electrode 6, so that the bump is formed on the upper part of the element formation region. The electrode 6 can be arranged. As shown in FIG. 8, a low elastic modulus organic insulating film 10 is formed on the uppermost layer of the main surface of the semiconductor chip 3, and the bump electrode 6 is formed on the organic insulating film 10 to form a circuit. The applied impact during wire bonding can be reduced and absorbed by the bump electrode 6 and the organic insulating film 10.
[0030]
By arranging the bump electrodes 6 above the element formation region of the semiconductor chip 3 in this way, compared to a case where a region for arranging the bump electrodes 6 in a region other than the element formation region of the semiconductor chip 3 is secured. Thus, the semiconductor chip 3 can be further downsized, and the cost of the electronic tag 1 can be reduced. Further, when the bonding electrode is arranged in a region other than the element forming region, the possibility of destruction of the element due to the impact at the time of wire bonding is small. Therefore, instead of forming the bump electrode 6, the main electrode of the semiconductor chip 3 is formed. It is also possible to directly bond the wire 7 to the electrode formed by a part of the wiring on the surface. In this case, the step of forming the bump electrodes 6 becomes unnecessary, so that the cost of the electronic tag 1 can be reduced.
[0031]
According to the above-described configuration, one of the electrodes is formed on the main surface of the semiconductor chip 3 and the other electrode is formed on the back surface of the semiconductor chip 3, so that two electrodes are formed on the main surface of the semiconductor chip 3. Is formed, the area of the semiconductor chip 3 can be reduced. Accordingly, the number of chips obtained per wafer can be increased, so that the manufacturing cost of the semiconductor chip 3 and the manufacturing cost of the electronic tag 1 can be reduced.
[0032]
Further, according to the above configuration, the semiconductor chip 3 is connected to the leads 2 by a wire bonding method, which is a well-known technique, so that the semiconductor chip 3 is connected to the leads 2 by a flip chip method or a TAB method. In addition, the manufacturing cost of the electronic tag 1 can be reduced.
[0033]
Next, a method of manufacturing the electronic tag 1 configured as described above will be described with reference to FIGS.
[0034]
FIG. 9 is a plan view showing an overall configuration of a lead frame 20 used for manufacturing the electronic tag 1.
[0035]
The lead frame 20 has a configuration in which a large number of leads 2 are arranged in parallel, and both ends in the long side direction of each lead 2 are integrally held by a pair of support frames 21. That is, in the lead frame 20, the leads 2 are arranged such that the extending direction of the support frame 21 and the long side direction of the leads 2 are orthogonal to each other. The lead frame 20 does not provide a support frame between the leads 2 and holds the lead 2 only by the support frame 21.
[0036]
According to the lead frame 20 having the above-described configuration, since there is no support frame between the leads 2, a large number of leads 2 can be densely arranged. As a result, the number of leads 2 that can be obtained from one lead frame 20 increases, so that the unit price of the leads 2 can be reduced.
[0037]
To manufacture the electronic tag 1 using the lead frame 20, first, as shown in FIGS. 10 and 11, the semiconductor chip 3 is mounted on each lead 2 using an Ag paste 9. The bump electrodes 6 are formed on the main surface of the semiconductor chip 3 in advance.
[0038]
Next, as shown in FIGS. 12 and 13, one end of the Au wire 7 is bonded on the bump electrode 6 of the semiconductor chip 3, and the other end of the Au wire 7 is bonded on the lead 2.
[0039]
Next, as shown in FIG. 14, the semiconductor chip 3 of each lead 2 and the Au wire 7 are sealed using a potting resin 4. At this time, as shown in the figure, the potting resin 4 is applied so that the length of the potting resin 4 along the long side direction of the lead 2 is longer than the length of the lead 2 along the short side direction, and the slit 5 is formed. Is also covered with the potting resin 4.
[0040]
It is desirable that the potting resin 4 is applied only to one surface of the lead 2. When the potting resin 4 is applied to the back surface of the lead 2, the flatness of the back surface of the lead 2 is impaired, so that the adhesive force when the electronic tag 1 is attached to an article is reduced.
[0041]
In the example shown in FIG. 14, the other end of the slit 5 is exposed to the outside of the potting resin 4, but FIG. 15 (plan view), FIG. 16 (cross-sectional view), and FIG. As shown, the entire slit 5 may be covered with the potting resin 4.
[0042]
According to the above-described configuration, by covering the slit 5 with the potting resin 4, it is possible to prevent short-circuiting of the leads 2 on both sides of the slit 5 due to adhesion of conductive foreign matter or moisture to the gap of the slit 5. Can be prevented. That is, since the length of the slit 5 is optimized from the viewpoint of oscillation characteristics, when the leads 2 on both sides of the slit 5 are short-circuited, the effective length of the slit 5 is reduced. Although the characteristics are deteriorated, by coating the slit 5 with the potting resin 4, it is possible to prevent such characteristics from being deteriorated.
[0043]
Further, by widely applying the potting resin 4 along the long side direction of the lead 2, the distance between the end of the potting resin 4 along the long side direction of the lead 2 and the semiconductor chip 3 is increased. Thereby, the bending stress applied to the semiconductor chip 3 and the Au wire 7 when the lead 2 is bent is reduced, so that occurrence of problems such as peeling of the semiconductor chip 3 and disconnection of the Au wire 7 are suppressed, and the electronic tag 1 Operation reliability is improved.
[0044]
Further, in the lead frame 20 in which the leads 2 are arranged such that the extending direction of the support frame 21 and the long side direction of the leads 2 are orthogonal to each other, the distance between the adjacent leads 2 is extremely short. Therefore, when the semiconductor chip 3 is mounted on each lead 2, the Au wire 7 is bonded, and the potting resin 4 is applied, the moving distance of the lead frame 20 is shortened. Assembly workability is improved.
[0045]
Thereafter, both ends of each lead 2 are cut off, and the support frame 21 is cut off, whereby the electronic tag 1 shown in FIGS. 1 to 3 is completed. When cutting both ends of the lead 2, an adhesive tape is pasted on the back surface of the lead frame 20 in advance, and the adhesive tape with the lead 2 separated from the support frame 21 is wound up. At this time, since the leads 2 are arranged so that the long side direction is orthogonal to the winding direction of the adhesive tape, the leads 2 attached to the adhesive tape are not deformed.
[0046]
As shown in FIG. 18 (plan view), FIG. 19 (cross-sectional view), and FIG. 20 (back view), the semiconductor chip 3 and the Au wire 7 are made of a resin 12 formed by a transfer molding method using a sealing mold. Can also be sealed. In this case, as shown in FIG. 21, a dam 11 is formed at one end of the slit 5 and the resin is sealed in this state, thereby preventing the resin from leaking from one end of the slit 5 in the mold. Can be prevented. After the completion of the molding step, a predetermined antenna length can be secured by cutting the dam 11.
[0047]
Further, when the transfer molding method is used, it is easier to cover both surfaces of the lead 2 with the resin 12 than when the potting method is used. Therefore, as shown in FIGS. 18 to 20, the inside of the slit 5 can be completely sealed with the resin 12, so that the deterioration of the radio wave characteristic due to the leak between the slits can be more reliably prevented.
[0048]
Further, when the transfer molding method is used, even when both surfaces of the lead 2 are covered with the resin 12, it is easy to reduce the thickness of the resin 12 on the back surface side. Therefore, it is possible to suppress a decrease in adhesive strength when the electronic tag 1 is attached to an article.
[0049]
The electronic tag 1 of the present embodiment manufactured in this manner is used by being attached to the surface of various articles shown in FIGS. 22 to 27 using a double-sided adhesive or the like. For example, FIG. 22 shows an example in which the electronic tag 1 is attached to the surface of a slip 30. 23 is a cylindrical container 31, FIG. 24 is a rectangular container 32 such as a box or container, FIG. 25 is a printed wiring board 33, FIG. 26 is a molding die 34, and FIG. 27 is a semiconductor package. An example in which the electronic tag 1 is attached to a transport carrier 35 such as a magazine used in the manufacturing process of FIG.
[0050]
(Embodiment 2)
Next, a method of shipping the electronic tag 1 of the first embodiment from a manufacturer to a customer will be described.
[0051]
As described above, the electronic tag 1 includes a die bonding step of mounting the semiconductor chip 3 on each lead 2 of the lead frame 20 (FIGS. 10 and 11), and a wire connecting the semiconductor chip 3 and the lead 2 with the Au wire 7. After a bonding step (FIGS. 12 and 13) and a resin sealing step of sealing the semiconductor chip 3 and the Au wire 7 with the potting resin 4 (or molding resin) (FIG. 14), the support frame 21 of the lead frame 20 is formed. Of the lead 2 into individual pieces. In some cases, prior to cutting of the lead frame 20, operations such as marking for printing a product name or the like, plating, and deburring of mold resin are performed.
[0052]
Next, the individualized electronic tags 1 from the lead frame 20 are inspected one by one to select non-defective products, and then the non-defective electronic tags 1 are placed on one surface of the double-sided adhesive tape 14 as shown in FIG. Paste side by side. The length of the double-sided adhesive tape 14 is appropriately adjusted according to the number of electronic tags 1 to be attached.
[0053]
As shown in FIG. 29, the double-sided adhesive tape 14 has a configuration in which adhesives 16 are applied to both surfaces of an insulating tape 15. Further, a cover tape 17 is attached to the back side of the double-sided adhesive tape 14 so that the electronic tag 1 does not stick to another double-sided adhesive tape 14 when the double-sided adhesive tape 14 is stacked and packed. ing.
[0054]
As shown in FIG. 30, the areas of the adhesives 16, 16 applied to both surfaces of the insulating tape 15 are preferably smaller than the area of the electronic tag 1. In this way, the cover tape 17 can be easily peeled off when attaching the electronic tag 1 to the surface of various articles as shown in FIGS. The adhesive 16 does not protrude around the attached electronic tag 1. Further, by providing perforations 18 as shown in FIG. 31 on the double-sided adhesive tape 14, the operation of separating the electronic tags 1 one by one becomes easy.
[0055]
FIG. 32 is a plan view of the electronic tag 1 obtained by cutting the double-sided adhesive tape 14 into individual pieces, and FIG. 33 is a side view of the electronic tag 1 from which the cover tape 17 is removed.
[0056]
By using the double-sided adhesive tape 14 in which the area of the adhesive 16 is smaller than the area of the electronic tag 1, the adhesive 16 is prevented from protruding around the electronic tag 1 after being singulated, and in the case of the attaching work. In addition, it is possible to prevent the electronic tag 1 from sticking to the sticking jig side. Further, by making the outer shape of the insulating tape 15 larger than that of the electronic tag 1, the electronic tag 1 can be protected by the insulating tape 15 protruding outside the electronic tag 1.
[0057]
As shown in FIG. 34, the double-sided adhesive tape 14 may have a width smaller than the length of the electronic tag 1. As shown in FIG. 35, the electronic tag 1 may be attached so that the long side direction of the electronic tag 1 and the longitudinal direction of the double-sided adhesive tape 14 are parallel to each other. In this case, it is necessary to take care that the leads 2 of the electronic tag 1 are not deformed when the double-sided adhesive tape 14 is folded and packed.
[0058]
When shipping the electronic tag 1 from the manufacturer to the customer, after attaching the required number of electronic tags 1 to the double-sided adhesive tape 14, the double-sided adhesive tape 14 is folded in a zigzag as shown in FIG. In a case 19 and shipped to the customer. At this time, as shown in FIG. 37, an interlayer paper 22 or the like may be interposed between the double-sided adhesive tapes 14 to prevent the electronic tag 1 from being damaged.
[0059]
When attaching the electronic tag 1 to an article, the electronic tag 1 is cut into pieces by cutting the double-sided adhesive tape 14, and then the cover tape 17 on the back surface of the double-sided adhesive tape 14 is peeled off and attached to the article. FIG. 38 shows an example in which the electronic tag 1 is attached to the surface of the slip 30 using the double-sided adhesive tape 14.
[0060]
In the first embodiment, the electronic tag 1 is assembled using the strip-shaped lead frame 20. However, the electronic tag 1 can be assembled using a long lead frame that can be wound around a reel, for example.
[0061]
In this case, first, a semiconductor chip is mounted on each lead of the lead frame, and the lead and the semiconductor chip are electrically connected. Then, the semiconductor chip mounted on each lead is sealed with a molding resin or a potting resin. The electronic tag is manufactured by stopping. The steps so far are almost the same as those in the first embodiment, except that the lead frame is transported between the steps while being wound on a reel.
[0062]
Next, after attaching the lead frame to one surface of the double-sided adhesive tape, the support frame of the lead frame is cut and removed. Thus, the electronic tags attached to the double-sided adhesive tape are electrically separated from each other. Next, in this state, the quality of each electronic tag is inspected, and only the defective electronic tag is peeled off and removed from the double-sided adhesive tape.
[0063]
Next, as shown in FIGS. 39 and 40, the double-sided adhesive tape 14 to which the non-defective electronic tag 1 is attached is wound around the reel 23. Then, the reel 23 is stored in a case or the like and shipped to the customer.
[0064]
As described above, according to the present embodiment, the entire process from assembly to shipment of the electronic tag 1 can be performed. In addition, when the customer attaches the electronic tag 1 to the article, the work of applying an adhesive to the back surface of the electronic tag 1 can be omitted, so that the attaching operation can be simplified and automated.
[0065]
As described above, the invention made by the inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say.
[0066]
【The invention's effect】
The effects obtained by typical aspects of the invention disclosed in the present application will be briefly described as follows.
[0067]
According to one embodiment of the present invention, it is possible to perform integrated production from assembly of an electronic tag to shipment. In addition, the operation of attaching the electronic tag to the article can be made more efficient.
[Brief description of the drawings]
FIG. 1 is a plan view of an electronic tag according to an embodiment of the present invention.
FIG. 2 is a side view of the electronic tag according to the embodiment of the present invention.
FIG. 3 is a sectional view of a main part of an electronic tag according to an embodiment of the present invention.
FIG. 4 is a block diagram illustrating a circuit configuration of an electronic tag according to an embodiment of the present invention.
FIG. 5 is a plan view of the electronic tag in a state where a potting resin for sealing a semiconductor chip is removed.
FIG. 6 is an enlarged plan view of a main part of the electronic tag shown in FIG.
FIG. 7 is a plan view of a semiconductor chip mounted on an electronic tag according to an embodiment of the present invention.
FIG. 8 is a cross-sectional view of a semiconductor chip mounted on an electronic tag according to an embodiment of the present invention.
FIG. 9 is a plan view of a lead frame used for manufacturing an electronic tag according to an embodiment of the present invention.
FIG. 10 is a fragmentary plan view showing a method for manufacturing an electronic tag according to an embodiment of the present invention.
FIG. 11 is a fragmentary cross-sectional view showing the method for manufacturing the electronic tag according to one embodiment of the present invention.
FIG. 12 is a fragmentary plan view showing a method for manufacturing an electronic tag according to an embodiment of the present invention.
FIG. 13 is a fragmentary cross-sectional view showing the method for manufacturing the electronic tag according to the embodiment of the present invention.
FIG. 14 is a fragmentary plan view showing a method for manufacturing an electronic tag according to an embodiment of the present invention.
FIG. 15 is a fragmentary plan view showing a method of manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 16 is a fragmentary cross-sectional view showing a method for manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 17 is a fragmentary plan view showing a method of manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 18 is a fragmentary plan view showing a method of manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 19 is a fragmentary cross-sectional view showing a method for manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 20 is a plan view of an essential part showing a method of manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 21 is a plan view of relevant parts showing a method of manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 22 is an explanatory diagram showing a method of using the electronic tag of the present invention.
FIG. 23 is an explanatory diagram showing a method of using the electronic tag of the present invention.
FIG. 24 is an explanatory diagram showing a method of using the electronic tag of the present invention.
FIG. 25 is an explanatory diagram showing a method of using the electronic tag of the present invention.
FIG. 26 is an explanatory diagram showing a method of using the electronic tag of the present invention.
FIG. 27 is an explanatory diagram showing a method of using the electronic tag of the present invention.
FIG. 28 is a fragmentary plan view showing a method for manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 29 is a fragmentary cross-sectional view showing the method for manufacturing the electronic tag according to another embodiment of the present invention.
FIG. 30 is a side view showing a method of manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 31 is a fragmentary plan view showing a method for manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 32 is a plan view of an electronic tag according to another embodiment of the present invention.
FIG. 33 is a side view showing a state in which a cover tape of an electronic tag according to another embodiment of the present invention is removed.
FIG. 34 is a fragmentary plan view showing a method for manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 35 is a fragmentary plan view showing a method for manufacturing an electronic tag according to another embodiment of the present invention.
FIG. 36 is an explanatory view showing a method of packing an electronic tag according to another embodiment of the present invention.
FIG. 37 is an explanatory diagram showing a method of packing an electronic tag according to another embodiment of the present invention.
FIG. 38 is an explanatory diagram showing a method of using the electronic tag of the present invention.
FIG. 39 is an explanatory view showing a method of packing an electronic tag according to another embodiment of the present invention.
FIG. 40 is an explanatory view showing a method of packing an electronic tag according to another embodiment of the present invention.
[Explanation of symbols]
1 Electronic tag 2 Lead (conductor piece)
Reference Signs List 3 semiconductor chip 4 potting resin 5 slit 6 bump electrode 7 wire 8 bonding pad 9 Ag paste 10 organic insulating film 11 dam 12 resin 14 double-sided adhesive tape 15 insulating tape 16 adhesive 17 cover tape 18 perforation 19 case 20 lead frame 21 support Frame 22 Interlayer paper 23 Reel 30 Voucher 31, 32 Container 33 Printed wiring board 34 Mold 35 Transfer carrier

Claims (12)

アンテナを構成する導体片の一部に半導体チップが実装された電子タグの所定数を両面接着テープの一面に貼り付ける第1工程と、前記電子タグが貼り付けられた前記両面接着テープを梱包して出荷する第2工程とを有することを特徴とする電子タグの製造方法。A first step of attaching a predetermined number of electronic tags having a semiconductor chip mounted on a part of a conductor piece constituting an antenna to one surface of a double-sided adhesive tape, and packing the double-sided adhesive tape to which the electronic tag is attached; And a second step of shipping the electronic tag. 前記両面接着テープに設けられた粘着剤の面積を、前記導体片の面積より小さくすることを特徴とする請求項1記載の電子タグの製造方法。The method for manufacturing an electronic tag according to claim 1, wherein an area of the adhesive provided on the double-sided adhesive tape is smaller than an area of the conductor piece. 前記電子タグが貼り付けられた領域の周囲の前記両面接着テープにミシン目を設けることを特徴とする請求項1記載の電子タグの製造方法。2. The method for manufacturing an electronic tag according to claim 1, wherein a perforation is provided in the double-sided adhesive tape around a region where the electronic tag is attached. 前記電子タグを前記両面接着テープに貼り付ける際、前記導体片の長辺方向と前記両面接着テープの長手方向とが平行になるように前記電子タグを配向させることを特徴とする請求項1記載の電子タグの製造方法。2. The electronic tag according to claim 1, wherein, when attaching the electronic tag to the double-sided adhesive tape, the electronic tag is oriented such that a long side direction of the conductor piece and a longitudinal direction of the double-sided adhesive tape are parallel. Of manufacturing electronic tags. 前記電子タグが貼り付けられた前記両面接着テープをつづら折りに折り曲げて出荷することを特徴とする請求項1記載の電子タグの製造方法。2. The method for manufacturing an electronic tag according to claim 1, wherein the double-sided adhesive tape to which the electronic tag is attached is folded in a zigzag manner and shipped. 前記電子タグが貼り付けられた前記両面接着テープをリールに巻き取って出荷することを特徴とする請求項1記載の電子タグの製造方法。2. The method for manufacturing an electronic tag according to claim 1, wherein the double-sided adhesive tape to which the electronic tag is attached is wound around a reel and shipped. 以下の工程を有する電子タグの製造方法:
(a)電子タグのアンテナを構成する複数のリードが支持枠を介して連結されたリードフレームを用意する工程、
(b)前記リードフレームの前記それぞれのリード上に半導体チップを搭載し、前記リードと前記半導体チップを電気的に接続する工程、
(c)前記それぞれのリード上に搭載された前記半導体チップを樹脂封止することによって電子タグを製造する工程、
(d)前記(c)工程の後、前記リードフレームを両面接着テープの一面に貼り付ける工程、
(e)前記(d)工程の後、前記リードフレームの前記支持枠を切断、除去する工程、
(f)前記両面接着テープの一面に貼り付けられ、互いに電気的に分離された前記電子タグのそれぞれの良否を検査する工程、
(g)前記(f)工程の後、前記電子タグが貼り付けられた前記両面接着テープを梱包して出荷する工程。
A method for manufacturing an electronic tag having the following steps:
(A) a step of preparing a lead frame in which a plurality of leads constituting an antenna of an electronic tag are connected via a support frame;
(B) mounting a semiconductor chip on each of the leads of the lead frame, and electrically connecting the leads and the semiconductor chip;
(C) manufacturing an electronic tag by resin-sealing the semiconductor chip mounted on each of the leads;
(D) after the step (c), attaching the lead frame to one side of the double-sided adhesive tape;
(E) cutting and removing the support frame of the lead frame after the step (d);
(F) checking the quality of each of the electronic tags attached to one surface of the double-sided adhesive tape and electrically separated from each other;
(G) a step of packing and shipping the double-sided adhesive tape to which the electronic tag is attached after the step (f).
前記電子タグが貼り付けられた前記両面接着テープをつづら折りに折り曲げて出荷することを特徴とする請求項7記載の電子タグの製造方法。The method for manufacturing an electronic tag according to claim 7, wherein the double-sided adhesive tape to which the electronic tag is attached is folded in a zigzag manner and shipped. 前記電子タグが貼り付けられた前記両面接着テープをリールに巻き取って出荷することを特徴とする請求項7記載の電子タグの製造方法。The method for manufacturing an electronic tag according to claim 7, wherein the double-sided adhesive tape to which the electronic tag is attached is wound around a reel and shipped. 以下の工程を有する電子タグの製造方法:
(a)電子タグのアンテナを構成する複数のリードが支持枠を介して連結されたリードフレームを用意する工程、
(b)前記リードフレームの前記それぞれのリード上に半導体チップを搭載し、前記リードと前記半導体チップを電気的に接続する工程、
(c)前記それぞれのリード上に搭載された前記半導体チップを樹脂封止することによって電子タグを製造する工程、
(d)前記(c)工程の後、前記リードフレームの前記支持枠を切断、除去することによって、前記電子タグを個片化する工程、
(e)前記個片化された電子タグのそれぞれの良否を検査する工程、
(f)前記(e)工程の後、前記電子タグの所定数を両面接着テープの一面に貼り付ける工程、
(g)前記所定数の電子タグが貼り付けられた前記両面接着テープを梱包して出荷する工程。
A method for manufacturing an electronic tag having the following steps:
(A) a step of preparing a lead frame in which a plurality of leads constituting an antenna of an electronic tag are connected via a support frame;
(B) mounting a semiconductor chip on each of the leads of the lead frame, and electrically connecting the leads and the semiconductor chip;
(C) manufacturing an electronic tag by resin-sealing the semiconductor chip mounted on each of the leads;
(D) after the step (c), cutting and removing the support frame of the lead frame to singulate the electronic tag;
(E) inspecting the quality of each of the individualized electronic tags;
(F) after the step (e), attaching a predetermined number of the electronic tags to one surface of the double-sided adhesive tape;
(G) a step of packing and shipping the double-sided adhesive tape to which the predetermined number of electronic tags has been attached;
前記電子タグが貼り付けられた前記両面接着テープをつづら折りに折り曲げて出荷することを特徴とする請求項10記載の電子タグの製造方法。The method for manufacturing an electronic tag according to claim 10, wherein the double-sided adhesive tape to which the electronic tag is attached is folded in a zigzag manner and shipped. 前記電子タグが貼り付けられた前記両面接着テープをリールに巻き取って出荷することを特徴とする請求項10記載の電子タグの製造方法。The method for manufacturing an electronic tag according to claim 10, wherein the double-sided adhesive tape to which the electronic tag is attached is wound around a reel and shipped.
JP2002209601A 2002-07-18 2002-07-18 Manufacturing method of electronic tag Expired - Fee Related JP4171255B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002209601A JP4171255B2 (en) 2002-07-18 2002-07-18 Manufacturing method of electronic tag

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002209601A JP4171255B2 (en) 2002-07-18 2002-07-18 Manufacturing method of electronic tag

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007212233A Division JP2007293929A (en) 2007-08-16 2007-08-16 Method for manufacturing electronic tag

Publications (2)

Publication Number Publication Date
JP2004054491A true JP2004054491A (en) 2004-02-19
JP4171255B2 JP4171255B2 (en) 2008-10-22

Family

ID=31933406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002209601A Expired - Fee Related JP4171255B2 (en) 2002-07-18 2002-07-18 Manufacturing method of electronic tag

Country Status (1)

Country Link
JP (1) JP4171255B2 (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088526A1 (en) * 2004-03-12 2005-09-22 Renesas Technology Corp. Production process of inlet for electronic tag
JP2005339501A (en) * 2004-04-27 2005-12-08 Dainippon Printing Co Ltd Inspection method of sheet with ic tag
JP2006023911A (en) * 2004-07-07 2006-01-26 Hitachi Chem Co Ltd Film with electronic inlet, electronic inlet cartridge, and method for attaching electronic inlet
JP2007207122A (en) * 2006-02-03 2007-08-16 Dainippon Printing Co Ltd Non-contact type data carrier device, data carrier device disposal member disposed therewith, and production method thereof
JP2007226600A (en) * 2006-02-24 2007-09-06 Dainippon Printing Co Ltd Non-contact data carrier device and data carrier device arrangement member arranged with the same
JP2007241517A (en) * 2006-03-07 2007-09-20 Hitachi Chem Co Ltd Shoe enabling personal identification and security system using the same
JP2007286788A (en) * 2006-04-14 2007-11-01 Dainippon Printing Co Ltd Noncontact data carrier device and manufacturing method
JP2007286779A (en) * 2006-04-14 2007-11-01 Dainippon Printing Co Ltd Noncontact data carrier device and data carrier device arrangement member provided therewith
JP2008033513A (en) * 2006-07-27 2008-02-14 Brother Ind Ltd Tag tape, wireless tag label, and tag tape roll manufacturing apparatus
CN108764441A (en) * 2018-09-05 2018-11-06 石家庄杰泰特动力能源有限公司 A kind of cable subtab and its method of attaching

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088526A1 (en) * 2004-03-12 2005-09-22 Renesas Technology Corp. Production process of inlet for electronic tag
JP2005339501A (en) * 2004-04-27 2005-12-08 Dainippon Printing Co Ltd Inspection method of sheet with ic tag
JP4694217B2 (en) * 2004-04-27 2011-06-08 大日本印刷株式会社 Inspection method of sheet with IC tag
JP2006023911A (en) * 2004-07-07 2006-01-26 Hitachi Chem Co Ltd Film with electronic inlet, electronic inlet cartridge, and method for attaching electronic inlet
JP2007207122A (en) * 2006-02-03 2007-08-16 Dainippon Printing Co Ltd Non-contact type data carrier device, data carrier device disposal member disposed therewith, and production method thereof
JP2007226600A (en) * 2006-02-24 2007-09-06 Dainippon Printing Co Ltd Non-contact data carrier device and data carrier device arrangement member arranged with the same
JP2007241517A (en) * 2006-03-07 2007-09-20 Hitachi Chem Co Ltd Shoe enabling personal identification and security system using the same
JP2007286788A (en) * 2006-04-14 2007-11-01 Dainippon Printing Co Ltd Noncontact data carrier device and manufacturing method
JP2007286779A (en) * 2006-04-14 2007-11-01 Dainippon Printing Co Ltd Noncontact data carrier device and data carrier device arrangement member provided therewith
JP2008033513A (en) * 2006-07-27 2008-02-14 Brother Ind Ltd Tag tape, wireless tag label, and tag tape roll manufacturing apparatus
CN108764441A (en) * 2018-09-05 2018-11-06 石家庄杰泰特动力能源有限公司 A kind of cable subtab and its method of attaching

Also Published As

Publication number Publication date
JP4171255B2 (en) 2008-10-22

Similar Documents

Publication Publication Date Title
US7030763B2 (en) Method for manufacturing electronic tag
JP4109039B2 (en) Inlet for electronic tag and manufacturing method thereof
US20070132594A1 (en) Electronic device and fabrication method thereof
JP3512655B2 (en) Semiconductor device, method of manufacturing the same, and reinforcing tape used for manufacturing the semiconductor device
US20080150725A1 (en) Rfid label tag and method of manufacturing the same
US20010050846A1 (en) Reel-deployed printed circuit board and method for manufacturing chip-on-board packages
US7961102B2 (en) RFID tags for pallets and cartons and system for attaching same
JP4171255B2 (en) Manufacturing method of electronic tag
TW468208B (en) Semiconductor apparatus, its manufacturing method, and electronic apparatus
EP0670596A2 (en) Tape carrier for integrated circuit
JP4322558B2 (en) Method for manufacturing inlet for electronic tag
JP4809648B2 (en) Manufacturing method of electronic device
JP2002298104A (en) Method for manufacturing rfid label
US7704790B2 (en) Method of manufacturing a carrier member for electronic components
US6342729B1 (en) Tape carrier package
JP2008140400A (en) Electronic tag and its manufacturing method
JP2007293929A (en) Method for manufacturing electronic tag
JP4712373B2 (en) Manufacturing method of electronic tag inlet and electronic tag inlet
JP2009129217A (en) Method for manufacturing semiconductor device
US20060108674A1 (en) Package structure of memory card and packaging method for the structure
JP2000307034A (en) Semiconductor device module
JP2002016102A (en) Semiconductor device and its manufacturing method, circuit substrate, and electronic equipment
JP2000194818A (en) Ic card, ic module and lead frame
JP2008077198A (en) Method for manufacturing electronic unit
JPH05259227A (en) Film carrier semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070816

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4171255

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees