JP2004048076A

JP2004048076A - Semiconductor element and its manufacturing method

Info

Publication number: JP2004048076A
Application number: JP2003371328A
Authority: JP
Inventors: Masayuki Hata; 畑　雅幸; Tatsuya Kunisato; 國里　竜也; Koji Tominaga; 冨永　浩司; Yasuhiko Matsushita; 松下　保彦
Original assignee: Tokyo Sanyo Electric Co Ltd; Tottori Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Current assignee: Tokyo Sanyo Electric Co Ltd; Sanyo Electric Co Ltd
Priority date: 2003-10-30
Filing date: 2003-10-30
Publication date: 2004-02-12
Anticipated expiration: 2018-10-22
Also published as: JP3976723B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor element which is equipped with a element constituting layer having good crystallinity and is excellent in property. <P>SOLUTION: The semiconductor element is provided with an element constituting layer 20 composed of a nitride semiconductor on the substrate 1. A first buffer layer 2A formed at a low temperature lower than a single crystal growth temperature and a second buffer layer 2B containing no Ga nor In adjacent to the first buffer layer 2A are formed on the substrate 1 in the order, and the element constituting layer 20 is formed on the second buffer layer 2B. <P>COPYRIGHT: (C)2004,JPO

Description

本発明は、３−５族化合物半導体、特にＩｎ_1-x-yＡｌ_xＧａ_yＮ（０≦ｙ≦１、０≦ｘ＋ｙ≦１）の一般式で表わされるＧａを含むの窒化物半導体を用いた半導体素子及びその製造方法に係る。 The present invention, group III-V compound semiconductor, particularly using a nitride semiconductor for containing Ga represented by the general formula of _{_{_{In 1-xy Al x Ga y}}} N (0 ≦ y ≦ 1,0 ≦ x + y ≦ 1) The present invention relates to a semiconductor device and a method for manufacturing the same.

ＧａＮ、ＩｎＧａＮ，ＡｌＧａＮ，ＡｌＧａＩｎＮ等の窒化物半導体を用いた半導体素子は、可視から紫外にわたる領域の光に対する受光・発光素子、高温下で使用する耐環境電子素子或いは移動体通信等で使用する高周波ハイパワー電子素子等への応用が期待されている。 Semiconductor devices using nitride semiconductors such as GaN, InGaN, AlGaN, and AlGaInN are light-receiving and light-emitting devices for light in the visible to ultraviolet region, environment-resistant electronic devices used at high temperatures, and high-frequency devices used in mobile communication and the like. Application to high power electronic devices and the like is expected.

斯かる窒化物半導体を用いた半導体素子は、通常サファイア、スピネル、Ｓｉ、ＳｉＣ、ＧａＰ、或いはＧａＡｓ等からなる基板上に窒化物半導体層をＭＯＶＰＥ法やＭＢＥ法或いはＨＶＰＥ法等の方法を用いて形成するが、これらの基板と窒化物半導体層との間の格子定数の差が大きいために、基板上に直接窒化物半導体層を形成すると良好な結晶性を有する半導体層を得ることが困難である。そこで、斯かる格子定数の差に起因する課題を解決するために、従来はＡｌＮやＧａＮからなるバッファ層を介して窒化物半導体を基板上に形成している（例えば特許文献１、特許文献２）。 A semiconductor device using such a nitride semiconductor is usually formed by forming a nitride semiconductor layer on a substrate made of sapphire, spinel, Si, SiC, GaP, GaAs, or the like by using a MOVPE method, an MBE method, or an HVPE method. However, since the difference in lattice constant between the substrate and the nitride semiconductor layer is large, it is difficult to obtain a semiconductor layer having good crystallinity when the nitride semiconductor layer is formed directly on the substrate. is there. Therefore, in order to solve the problem caused by such a difference in lattice constant, conventionally, a nitride semiconductor is formed on a substrate via a buffer layer made of AlN or GaN (for example, Patent Documents 1 and 2). ).

図９は斯かる従来の窒化物半導体を用いた半導体素子の一例であるＬＥＤ素子の構造を示す素子構造断面図であり、同図において１はサファイア、スピネル、Ｓｉ、ＳｉＣ、ＧａＰ、或いはＧａＡｓ等の材料からなる基板、２はＡｌＮ或いはＧａＮからなるバッファ層、３はｎ型ＧａＮからなるｎ型コンタクト層、４はｎ型ＡｌＧａＮからなるｎ型クラッド層、５はＧａＩｎＮからなる発光層、６はｐ型ＡｌＧａＮからなるｐ型クラッド層、７はｐ型ＧａＮからなるｐ型コンタクト層である。 FIG. 9 is a sectional view showing the structure of an LED device which is an example of such a conventional semiconductor device using a nitride semiconductor. In FIG. 9, reference numeral 1 denotes sapphire, spinel, Si, SiC, GaP, GaAs or the like. 2 is a buffer layer made of AlN or GaN, 3 is an n-type contact layer made of n-type GaN, 4 is an n-type clad layer made of n-type AlGaN, 5 is a light emitting layer made of GaInN, 6 is A p-type clad layer made of p-type AlGaN, and 7 is a p-type contact layer made of p-type GaN.

８及び９は夫々ｐ型コンタクト層７上に形成された透光性を有するｐ側電極及びパッド電極であり、１０はｎ型コンタクト層３上に設けられたｎ側電極である。 Reference numerals 8 and 9 denote a light-transmitting p-side electrode and a pad electrode formed on the p-type contact layer 7, respectively, and reference numeral 10 denotes an n-side electrode provided on the n-type contact layer 3.

また、２０はＬＥＤ素子の素子部を構成する素子構成層であり、ｎ側コンタクト層３〜ｐ側コンタクト層７の各層から構成される。 Reference numeral 20 denotes an element constituting layer that constitutes an element portion of the LED element, and is composed of layers of an n-side contact layer 3 to a p-side contact layer 7.

そして、従来はこの素子構成層２０をバッファ層２を介して基板１上に形成することで、素子構成層２０の結晶性を良好なものとし、ＬＥＤ素子の発光特性を向上させている。
特開平２−８１４８２号特開平８−６４８６８号 Conventionally, the element configuration layer 20 is formed on the substrate 1 with the buffer layer 2 interposed therebetween, thereby improving the crystallinity of the element configuration layer 20 and improving the light emitting characteristics of the LED element.
JP-A-2-81482 JP-A-8-64868

然し乍ら、上記従来の技術においてはバッファ層２を単結晶成長温度より低い低温で形成していたために、以下のような課題があった。 However, in the above-mentioned conventional technique, the buffer layer 2 is formed at a low temperature lower than the single crystal growth temperature, and thus has the following problems.

即ち、このような低温で形成されたバッファ層２は、アモルファス或いは多結晶の状態であるために、未結合手や結晶粒界等の多数の欠陥を有しており、これらの欠陥が素子構成層２０形成時に素子構成層２０に伝播するために、結晶性の良好な素子構成層２０を得ることができなかった。 That is, since the buffer layer 2 formed at such a low temperature is in an amorphous or polycrystalline state, it has a large number of defects such as dangling bonds and crystal grain boundaries. Since the light propagates to the element forming layer 20 when the layer 20 is formed, the element forming layer 20 having good crystallinity cannot be obtained.

また、上記のように低温で形成されたバッファ層２上に素子構成層２０を形成すると、形成初期においてＩｎ原子或いはＧａ原子がバッファ層２表面の結晶成長表面を拡散し、特定の部分に集まり易い。このため形成初期においては素子構成層２０がこの特定の部分を中心として島状に結晶成長し、結晶粒界やナノパイプ等の結晶欠陥が多数生じるため、素子構成層２０の結晶性を劣化させるという課題があった。 Further, when the element constituting layer 20 is formed on the buffer layer 2 formed at a low temperature as described above, In atoms or Ga atoms diffuse in the crystal growth surface of the buffer layer 2 in the initial stage of formation, and gather at a specific portion. easy. For this reason, in the initial stage of formation, the element constituting layer 20 grows in an island shape around this specific portion, and a large number of crystal defects such as crystal grain boundaries and nanopipes occur, which deteriorates the crystallinity of the element constituting layer 20. There were challenges.

さらに、ＧａＮ或いはＩｎＮ等のＧａやＩｎを含む窒化物は一般にＮが脱離し易いという性質を有している。このため、低温で形成されたバッファ層２上に素子構成層２０を形成すると、特に素子構成層２０とバッファ層２との界面付近に生じた上記島状成長した微小な結晶からＮが脱離して新たな欠陥が発生し、この欠陥が層中を伝播して上部にまで達するために、素子構成層２０全体の結晶性が劣化する、という課題があった。 Further, a nitride containing Ga or In such as GaN or InN generally has a property that N is easily desorbed. For this reason, when the element constituent layer 20 is formed on the buffer layer 2 formed at a low temperature, N is eliminated from the above-mentioned island-grown fine crystals generated especially near the interface between the element constituent layer 20 and the buffer layer 2. Therefore, a new defect is generated, and the defect propagates in the layer to reach the upper portion, so that the crystallinity of the entire element constituting layer 20 is deteriorated.

本発明は、ＧａＮ系の窒化物半導体からなる半導体素子において、以上のような従来の課題を解決し、良好な結晶性を有する素子構成層を備え、特性の優れた半導体素子及びその製造方法を提供することを目的とする。 The present invention solves the above-mentioned conventional problems in a semiconductor element made of a GaN-based nitride semiconductor, has an element constituent layer having good crystallinity, and has a semiconductor element with excellent characteristics and a method for manufacturing the same. The purpose is to provide.

以上のような従来の課題を解決するために、本発明における半導体素子は、基板上に窒化物半導体からなる素子構成層を備える半導体素子であって、前記基板上に、単結晶成長温度よりも低い低温で形成された第１バッファ層と、単結晶成長温度で形成された第２バッファ層とをこの順に備え、前記素子構成層が、前記第２バッファ層上に形成されていることを特徴とし、前記第２バッファ層が、略単結晶状態であることを特徴とする。 In order to solve the conventional problems as described above, a semiconductor device according to the present invention is a semiconductor device including a device constituent layer made of a nitride semiconductor on a substrate, and has a temperature lower than a single crystal growth temperature on the substrate. A first buffer layer formed at a low temperature and a second buffer layer formed at a single crystal growth temperature are provided in this order, and the element constituent layer is formed on the second buffer layer. Wherein the second buffer layer is substantially in a single crystal state.

また、本発明においては、前記第２バッファ層が、Ｇａ及びＩｎを含まない窒化物からなることを特徴とし、前記第２バッファ層が、Ａｌ_1-xＢ_xＮ（０≦ｘ≦１）からなることを特徴とする。 Further, in the present invention, the second buffer layer is made of a nitride not containing Ga and In, and the second buffer layer is made of Al _1-x B _x N (0 ≦ x ≦ 1). It is characterized by comprising.

或いは、前記第２バッファ層が、互いに異なる弾性率を有する２種以上の薄膜が周期的に積層されてなることを特徴とし、前記第２バッファ層が、Ａｌ組成の多い窒化膜とＧａ組成の多い窒化膜とを交互に積層してなることを特徴とし、前記第２バッファ層が、前記第１バッファ層から前記素子構成層に向かう厚さ方向に厚さが順次減少するＡｌ組成の多い窒化膜と、厚さが順次増大するＧａ組成の多い窒化膜とを交互に積層してなることを特徴とする。 Alternatively, the second buffer layer is formed by periodically laminating two or more kinds of thin films having different elastic moduli from each other, and the second buffer layer is formed of a nitride film having a high Al composition and a Ga composition. A plurality of nitride films alternately stacked with each other, wherein the second buffer layer has a high Al composition nitride whose thickness gradually decreases in a thickness direction from the first buffer layer toward the element constituting layer. The film is characterized in that a film and a nitride film having a large Ga composition having a sequentially increasing thickness are alternately stacked.

加えて、前記第２バッファ層が、前記Ａｌ組成の多い窒化膜を前記第１バッファ層側とすることを特徴とし、前記Ａｌ組成の多い窒化膜がＡｌＮ膜であり、前記Ｇａ組成の多い窒化膜がＧａＮ膜であることを特徴とする。 In addition, the second buffer layer is characterized in that the nitride film having a high Al composition is on the first buffer layer side, wherein the nitride film having a high Al composition is an AlN film, and the nitride film having a high Ga composition is provided. The film is a GaN film.

もしくは、本発明においては、前記第２バッファ層が、前記第１バッファ層から前記素子構成層に向かう厚さ方向にＡｌが減少し且つＧａが増加する組成分布を有することを特徴とする。 Alternatively, the present invention is characterized in that the second buffer layer has a composition distribution in which Al decreases and Ga increases in a thickness direction from the first buffer layer toward the element constituting layer.

さらに、本発明半導体素子は、基板上に窒化物半導体からなる素子構成層を備える半導体素子であって、前記基板上に、単結晶成長温度よりも低い低温で形成された第１バッファ層と、単結晶成長温度で形成され且つＧａ及びＩｎを含まない窒化物からなる層、単結晶成長温度で形成され且つ互いに異なる弾性率を有する２種以上の薄膜が周期的に積層されてなる層、及び単結晶成長温度で形成され且つ前記第１バッファ層から前記素子構成層に向かう厚さ方向にＡｌが減少し且つＧａが増加する組成分布を有する層から選択される２以上の層を順次形成してなる第２バッファ層とをこの順に備え、前記素子構成層が、前記第２バッファ層上に形成されていることを特徴とする。 Further, the semiconductor device of the present invention is a semiconductor device having a device constituent layer made of a nitride semiconductor on a substrate, and a first buffer layer formed at a low temperature lower than a single crystal growth temperature on the substrate, A layer formed at a single crystal growth temperature and made of a nitride not containing Ga and In, a layer formed at a single crystal growth temperature and formed by periodically stacking two or more thin films having different elastic moduli, and Forming two or more layers selected from layers having a composition distribution in which Al is reduced and Ga is increased in a thickness direction from the first buffer layer to the element constituting layer at a single crystal growth temperature, and And a second buffer layer formed in this order, and the element constituent layer is formed on the second buffer layer.

加えて、前記第１バッファ層が、ＡｌＮ，ＡｌＧａＮ，ＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ，ＳｉＣ又はＺｎＯの単層又は多層膜からなることを特徴とする。 In addition, the first buffer layer is made of a single layer or a multilayer of AlN, AlGaN, GaN, GaInN, AlGaInN, SiC or ZnO.

また、本発明製造方法は、基板上に、単結晶成長温度よりも低い低温で第１バッファ層を形成する工程と、該第１バッファ層上に単結晶成長温度で第２バッファ層を形成する工程と、該第２バッファ層上に窒化物半導体からなる素子構成層を形成する工程と、を備えることを特徴とする。 Further, in the manufacturing method of the present invention, a step of forming a first buffer layer on a substrate at a low temperature lower than a single crystal growth temperature, and forming a second buffer layer on the first buffer layer at a single crystal growth temperature. And a step of forming an element constituting layer made of a nitride semiconductor on the second buffer layer.

また、前記第２バッファ層を、Ｇａ及びＩｎを含まない窒化物から形成することを特徴とし、前記第２バッファ層を、Ａｌ_1-xＢ_xＮ（０≦ｘ≦１）から形成することを特徴とする。 Further, the second buffer layer is formed of a nitride not containing Ga and In, and the second buffer layer is formed of Al _1-x B _x N (0 ≦ x ≦ 1). It is characterized by.

或いは、前記第２バッファ層を形成する工程において、互いに異なる弾性率を有する２種以上の薄膜を周期的に積層して第２バッファ層を形成することを特徴とし、前記第２バッファ層を形成する工程において、Ａｌ組成の多い窒化膜とＧａ組成の多い窒化膜とを交互に積層して第２バッファ層を形成することを特徴とし、前記第２バッファ層を形成する工程において、前記第１バッファ層から前記素子構成層に向かう厚さ方向に厚さが順次減少するＡｌ組成の多い窒化膜と、厚さが順次増大するＧａ組成の多い窒化膜とを交互に積層することを特徴とする。 Alternatively, in the step of forming the second buffer layer, the second buffer layer is formed by periodically laminating two or more thin films having different elastic moduli from each other to form the second buffer layer. Forming a second buffer layer by alternately stacking nitride films having a high Al composition and nitride films having a high Ga composition, wherein the step of forming the second buffer layer comprises the step of: A nitride film having a large Al composition and a nitride film having a large Ga composition having a gradually decreasing thickness in a thickness direction from the buffer layer to the element constituting layer are alternately stacked. .

また、前記Ａｌ組成の多い窒化膜としてＡｌＮ膜を用い、前記Ｇａ組成の多い窒化膜としてＧａＮ膜を用いることを特徴とする。 Further, an AlN film is used as the nitride film having a large Al composition, and a GaN film is used as the nitride film having a large Ga composition.

もしくは、前記第２バッファ層を形成する工程において、前記第１バッファ層から前記素子構成層に向かう厚さ方向にＡｌが減少し且つＧａが増加する組成分布を有する第２バッファ層を形成することを特徴とする。 Alternatively, in the step of forming the second buffer layer, forming a second buffer layer having a composition distribution in which Al decreases and Ga increases in a thickness direction from the first buffer layer toward the element constituting layer. It is characterized by.

以上説明した如く、本発明によれば、窒化物半導体からなる素子構成層の結晶性を良好なものとすることができ、優れた素子特性を有する半導体素子を提供することができる。 As described above, according to the present invention, it is possible to improve the crystallinity of a device constituent layer made of a nitride semiconductor, and to provide a semiconductor device having excellent device characteristics.

以下に、本発明の実施の形態について説明する。 Hereinafter, embodiments of the present invention will be described.

（第一の実施の形態）
以下に、本発明の実施の形態について説明する。 (First embodiment)
Hereinafter, embodiments of the present invention will be described.

図１は、本発明の第一の実施の形態に係る半導体素子の一例であるＬＥＤ素子の構造を説明するための素子構造断面図である。尚、同図において、図９と同様の機能を呈する部分には同一の符号を付している。 FIG. 1 is an element structure sectional view for explaining the structure of an LED element, which is an example of a semiconductor element according to the first embodiment of the present invention. Note that, in the figure, the parts having the same functions as those in FIG. 9 are denoted by the same reference numerals.

同図を参照して、本実施形態のＬＥＤ素子が図９に示した従来のＬＥＤ素子と異なる点は、単結晶成長温度よりも低い低温で形成された第１バッファ層２Ａ上に、単結晶成長温度で形成された第２バッファ層２Ｂを設け、この第２バッファ層２Ｂ上に素子構成層２０を形成した点にある。 Referring to FIG. 9, the LED element of the present embodiment is different from the conventional LED element shown in FIG. 9 in that a single crystal is formed on first buffer layer 2A formed at a low temperature lower than the single crystal growth temperature. The point is that the second buffer layer 2B formed at the growth temperature is provided, and the element constituent layer 20 is formed on the second buffer layer 2B.

尚、本発明において単結晶成長温度とは、略単結晶状態の膜が形成される範囲の温度のことを指すものとする。また、略単結晶状態とは全体が単結晶の状態、及び、一部（特に形成初期段階において形成された部分等）にアモルファスもしくは多結晶状態を含むものであっても、殆どの部分が単結晶状態であるものを指す。 In the present invention, the single-crystal growth temperature refers to a temperature within a range in which a film in a substantially single-crystal state is formed. In addition, the substantially single crystal state refers to a state in which the whole is a single crystal, and even if a part (particularly, a part formed in an initial stage of formation, etc.) includes an amorphous or polycrystalline state, most parts are in a single crystal state. Refers to a crystalline state.

ここで、上記第１バッファ層２Ａは単結晶成長温度よりも低い低温で形成された層であり、ＡｌＮ，ＡｌＧａＮ，ＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ等の窒
化物半導体や炭化ケイ素、酸化亜鉛等の単層或いは多層膜構成することができる。 Here, the first buffer layer 2A is a layer formed at a low temperature lower than the single crystal growth temperature, and is formed of a nitride semiconductor such as AlN, AlGaN, GaN, GaInN, AlGaInN or a single layer of silicon carbide, zinc oxide, or the like. Alternatively, a multilayer film can be formed.

また、上記第２バッファ層２Ｂは、Ｇａ及びＩｎを含まない窒化物、例えばＡｌＮ，ＡｌＢＮ，ＢＮ等のＡｌ_1-xＢ_xＮ（０≦ｘ≦１）で表わされる窒化物から構成することができる。 The second buffer layer 2B is made of a nitride not containing Ga and In, for example, a nitride represented by Al _1-x B _x N (0 ≦ x ≦ 1) such as AlN, AlBN, and BN. Can be.

そして、本発明にあっては上記のような第２バッファ層２Ｂ上に素子構成層２０が形成されていることから、以下のような効果を奏する。 Further, according to the present invention, since the element constituting layer 20 is formed on the second buffer layer 2B as described above, the following effects are obtained.

まず、第２のバッファ層２Ｂは単結晶成長温度で形成されていることから、その構造が略単結晶状態となっており、この点からもバッファ層２Ｂ中に存在する欠陥が従来のアモルファス又は多結晶の状態のバッファ層よりも少ない。 First, since the second buffer layer 2B is formed at a single-crystal growth temperature, its structure is in a substantially single-crystal state. Less than the polycrystalline buffer layer.

従って、本発明における第２バッファ層２Ｂは、従来のバッファ層２よりも結晶性が良好なものとなる。 Therefore, the second buffer layer 2B in the present invention has better crystallinity than the conventional buffer layer 2.

そして、本発明によればこの略単結晶状態で結晶性の良好なバッファ層２Ｂ上に素子構成層２０を形成することから、従来生じていたような島状成長やＮの脱離を抑制することが可能となり、素子構成層２０の結晶性を向上することができる。 According to the present invention, since the element constituting layer 20 is formed on the buffer layer 2B having good crystallinity in the substantially single-crystal state, island-like growth and N detachment, which occur conventionally, are suppressed. This makes it possible to improve the crystallinity of the element constituting layer 20.

さらに、上記第２バッファ層２ＢをＧａ及びＩｎを含まない窒化物、例えばＡｌＮ，ＡｌＢＮ，ＢＮ等のＡｌ_1-xＢ_xＮ（０≦ｘ≦１）で表わされる窒化物から構成すると、第１バッファ層２Ａ上に第２バッファ層２Ｂを形成する際に、前述したようなＧａやＩｎ原子の表面拡散に起因する島状の結晶成長やＮの脱離を抑制することができる。従って、これらに起因する欠陥の発生を低減することができ、第２バッファ層２Ｂの結晶性を更に良好なものとできる。
（第１実施例）
本発明の実施例として、サファイア基板１上に、第１バッファ層２Ａ及び第２バッファ層２Ｂを順次形成し、この第２バッファ層２Ｂ上に直接アンドープのＧａＮ層を形成したサンプルを作製し、このＧａＮ層の結晶性をＸ線回折及びフォトルミネッセンス（ＰＬ）の測定により評価した。 Further, when the second buffer layer 2B is made of a nitride not containing Ga and In, for example, a nitride represented by Al _1-x B _x N (0 ≦ x ≦ 1) such as AlN, AlBN, BN, etc. When forming the second buffer layer 2B on the one buffer layer 2A, it is possible to suppress the island-like crystal growth and the desorption of N caused by the surface diffusion of Ga and In atoms as described above. Therefore, the occurrence of defects due to these can be reduced, and the crystallinity of the second buffer layer 2B can be further improved.
(First embodiment)
As an example of the present invention, a sample was prepared in which a first buffer layer 2A and a second buffer layer 2B were sequentially formed on a sapphire substrate 1, and an undoped GaN layer was formed directly on the second buffer layer 2B. The crystallinity of this GaN layer was evaluated by X-ray diffraction and photoluminescence (PL) measurement.

尚、本サンプルにおいては第１バッファ層２Ａとして厚さ約２．５ｎｍのＡｌＮ膜と厚さ約２．５ｎｍのＧａＮ膜とを交互に４周期積層した積層膜を用い、また第２バッファ層２Ｂを厚さ約０．１μｍのＡｌＮから構成している。サンプルの作製は以下の様にして行った。 In this sample, as the first buffer layer 2A, a laminated film in which an AlN film having a thickness of about 2.5 nm and a GaN film having a thickness of about 2.5 nm are alternately laminated for four periods is used, and the second buffer layer 2B Is made of AlN having a thickness of about 0.1 μm. The preparation of the sample was performed as follows.

まず、ＭＯＶＰＥ装置内にサファイアからなる基板１を設置した後に、この基板１を単結晶成長温度よりも低い約６００℃の温度に保持し、キャリアガスとしてＨ₂及びＮ₂、原料ガスとしてＮＨ₃、トリメチルアルミニウム（ＴＭＡｌ）及びトリメチルガリウム（ＴＭＧａ）を用いて、基板１上に厚さ約２．５ｎｍのＡｌＮ膜と厚さ約２．５ｎｍのＧａＮ膜とを交互に４周期積層することにより、厚さ約２０ｎｍの第１バッファ層２Ａを形成した。 First, after a substrate 1 made of sapphire is set in a MOVPE apparatus, the substrate 1 is maintained at a temperature of about 600 ° C. lower than a single crystal growth temperature, and H ₂ and N _{2 are used} as carrier gases, and NH _{3 is used} as a source gas. By using trimethylaluminum (TMAl) and trimethylgallium (TMGa), an AlN film having a thickness of about 2.5 nm and a GaN film having a thickness of about 2.5 nm are alternately laminated on the substrate 1 for four periods. A first buffer layer 2A having a thickness of about 20 nm was formed.

次いで基板１を単結晶成長温度、好ましくは約１０００〜１２００℃、例えば１１５０℃に保持し、前述のキャリアガス、ＮＨ₃及びＴＭＡｌを用いて、前記第１バッファ層２Ａ上に、略単結晶状態のアンドープＡｌＮからなる厚さ約０．１μｍの第２バッファ層２Ｂを形成した。 Next, the substrate 1 is maintained at a single crystal growth temperature, preferably about 1000 to 1200 ° C., for example, 1150 ° C., and the carrier gas, NH ₃ and TMAl are used to form a substantially single crystal state on the first buffer layer 2A. A second buffer layer 2B of undoped AlN having a thickness of about 0.1 μm was formed.

さらに、基板１を単結晶成長温度、好ましくは約１０００〜１２００℃、例えば１１５０℃の温度に保持し、前述のキャリアガス、ＮＨ₃及びＴＭＧａを用いて前記第２バッファ層２Ｂ上に、厚さ約３μｍのアンドープＧａＮ層を形成した。 Further, the substrate 1 is kept at a single crystal growth temperature, preferably at a temperature of about 1000 to 1200 ° C., for example, 1150 ° C., and a thickness is formed on the second buffer layer 2B using the above-described carrier gas, NH ₃ and TMGa. An undoped GaN layer of about 3 μm was formed.

そして、以上の様にして製造したサンプルをＸ線回折により測定し、アンドープＧａＮ層のＸ線ロッキングカーブの半値幅を調べた。この半値幅はＧａＮ層の結晶性に依存して変化し、半値幅が狭いほど結晶性が良好であることを示す。尚、比較のために、第２バッファ層を設けない以外は実施例のサンプルと同様にして作製した比較例サンプルを用意し、この比較例サンプルについても同様の測定を行った。 Then, the sample manufactured as described above was measured by X-ray diffraction, and the half width of the X-ray rocking curve of the undoped GaN layer was examined. This half width changes depending on the crystallinity of the GaN layer, and a smaller half width indicates better crystallinity. For comparison, a comparative sample prepared in the same manner as the sample of the example except that the second buffer layer was not provided was prepared, and the same measurement was performed on the comparative sample.

測定の結果、実施例のサンプルにおけるＧａＮ層のＸ線ロッキングカーブの半値幅は約２５０秒であった。一方、比較例サンプルにおける半値幅は約２９０秒であり、実施例サンプルにおけるＧａＮ層の方が良好な結晶性を有することがわかった。 As a result of the measurement, the FWHM of the X-ray rocking curve of the GaN layer in the sample of the example was about 250 seconds. On the other hand, the half value width of the comparative example sample was about 290 seconds, and it was found that the GaN layer of the example sample had better crystallinity.

次に、これらの実施例及び比較例サンプルについてＰＬスペクトルを比較した。このＰＬスペクトルもＧａＮの結晶性に依存して変化し、ピーク強度が強いほど結晶性が良好であることを示す。 Next, the PL spectra of these examples and comparative examples were compared. This PL spectrum also changes depending on the crystallinity of GaN, and the higher the peak intensity, the better the crystallinity.

図２はＰＬスペクトルの測定結果を示す特性図であり、同図（Ａ）が実施例サンプルの測定結果、（Ｂ）が比較例サンプルの測定結果である。 2A and 2B are characteristic diagrams showing the measurement results of the PL spectrum. FIG. 2A shows the measurement results of the sample of the example, and FIG. 2B shows the measurement results of the sample of the comparative example.

同図に示す如く、実施例サンプルにおけるピーク強度は比較例サンプルにおけるピーク強度よりも約２０％強い強度を有しており、本実施例サンプルにおけるＧａＮ層の方が良好な結晶性を有することが明らかである。
（第２実施例）
次に、第２実施例として前述の第１実施例におけるアンドープのＧａＮ層上に、約１１５０℃の温度で厚さ約０．５μｍのＡｌ_0.1Ｇａ_0.9Ｎ層を形成した。 As shown in the figure, the peak intensity in the example sample is about 20% stronger than the peak intensity in the comparative example sample, and the GaN layer in the example sample has better crystallinity. it is obvious.
(Second embodiment)
Next, as a second embodiment, an Al _0.1 Ga _0.9 N layer having a thickness of about 0.5 μm was formed at a temperature of about 1150 ° C. on the undoped GaN layer in the above-described first embodiment.

次いで、約８５０℃の温度で厚さ約５ｎｍのアンドープＧａＮ層からなる障壁層と厚さ約５ｎｍのアンドープＧａ_0.65Ｉｎ_0.35Ｎからなる井戸層とを交互に１１層積層してなる多重量子井戸（ＭＱＷ）層及び厚さ約１０ｎｍのアンドープＧａＮ層を形成し、さらに、約１１５０℃の温度で厚さ約０．１５μｍのアンドープＧａＮ層を形成して本実施例サンプルを製造した。そして、このサンプルについても第１実施例と同様にしてＰＬスペクトルを測定した。斯かる構成の本実施例サンプルによれば、上記ＭＱＷ層のＰＬ強度が最も強く、従ってＭＱＷ層の結晶性を評価することが可能となる。尚、本実施例においても比較用に、第２バッファ層を設けない以外は実施例サンプルと同様にして作製した比較例サンプルを用意した。 Next, at a temperature of about 850 ° C., a multi-quantum well (about 5 nm thick undoped GaN layer) and a well layer of about 5 nm thick undoped Ga _0.65 In _0.35 N are alternately stacked. An MQW) layer and an undoped GaN layer having a thickness of about 10 nm were formed, and an undoped GaN layer having a thickness of about 0.15 μm was formed at a temperature of about 1150 ° C. to manufacture a sample of this example. The PL spectrum of this sample was measured in the same manner as in the first example. According to the sample of this embodiment having such a configuration, the PL intensity of the MQW layer is the strongest, and therefore, the crystallinity of the MQW layer can be evaluated. In this example, for comparison, a comparative example sample prepared in the same manner as the example sample except that the second buffer layer was not provided was prepared.

図３はＰＬスペクトルの測定結果を示す特性図であり、同図（Ａ）が実施例サンプルの測定結果、（Ｂ）が比較例サンプルの測定結果である。 FIGS. 3A and 3B are characteristic diagrams showing the measurement results of the PL spectrum. FIG. 3A shows the measurement results of the example sample, and FIG. 3B shows the measurement results of the comparative sample.

同図に示す如く、実施例サンプルにおけるピーク強度は比較例サンプルにおけるピーク強度の約２倍の強い強度を有しており、本実施例サンプルにおけるＭＱＷ層の方が良好な結晶性を有することが明らかである。
（第３実施例）
図４は本実施例に係るＬＥＤ素子の構造を示す構造断面図である。尚、同図において、図１及び図９と同様の機能を呈する部分には同一の符号を付している。 As shown in the figure, the peak intensity in the example sample is about twice as strong as the peak intensity in the comparative sample, and the MQW layer in this example sample has better crystallinity. it is obvious.
(Third embodiment)
FIG. 4 is a structural sectional view showing the structure of the LED element according to the present embodiment. In the figure, the parts having the same functions as those in FIGS. 1 and 9 are denoted by the same reference numerals.

本実施例においては、まず、ＭＯＶＰＥ装置内にサファイアからなる基板１を設置した後に、この基板１を単結晶成長温度よりも低い約６００℃の温度に保持し、キャリアガスとしてＨ₂及びＮ₂、原料ガスとしてＮＨ₃、ＴＭＡｌ又はＴＭＧａを用いて、基板１上に厚さ約２．５ｎｍのＡｌＮ層と厚さ約２．５ｎｍのＧａＮ層とを交互に４周期積層することにより、厚さ約２０ｎｍの第１バッファ層２Ａを形成した。 In this embodiment, first, a substrate 1 made of sapphire is placed in a MOVPE apparatus, and then the substrate 1 is kept at a temperature of about 600 ° C. lower than a single crystal growth temperature, and H ₂ and N _{2 are used} as carrier gases. Using NH ₃ , TMAl, or TMGa as a source gas, an AlN layer having a thickness of about 2.5 nm and a GaN layer having a thickness of about 2.5 nm are alternately stacked on the substrate 1 for four periods to obtain a thickness of A first buffer layer 2A of about 20 nm was formed.

次に、基板１を単結晶成長温度、好ましくは約１０００〜１２００℃、例えば１１５０℃に保持し、前述のキャリアガス、ＮＨ₃及びＴＭＡｌを用いて、前記第１バッファ層２Ａ上に、略単結晶状態のアンドープＡｌＮからなる厚さ約０．１μｍの第２バッファ層２Ｂを形成した。 Next, the substrate 1 is maintained at a single crystal growth temperature, preferably about 1000 to 1200 ° C., for example, 1150 ° C., and the carrier gas, NH ₃ and TMAl are used to form a substantially single crystal on the first buffer layer 2A. A second buffer layer 2B made of crystalline undoped AlN and having a thickness of about 0.1 μm was formed.

次いで、基板１を単結晶成長温度、好ましくは約１０００〜１２００℃、例えば１１５０℃の温度に保持し、前述のキャリアガス、ＮＨ₃、ＴＭＧａ及びドーパントガスとしてＳｉＨ₄を用いて前記第２バッファ層２Ｂ上に直接、厚さ約５μｍのｎ型ＧａＮからなるｎ型コンタクト層３を形成し、該ｎ型コンタクト層３上に、前述のキャリアガス、ＮＨ₃、ＴＭＡｌ、ＴＭＧａ及びＳｉＨ₄を用いて、厚さ約０．５μｍのＡｌ_0.1Ｇａ_0.9Ｎからなるｎ型クラッド層４を形成した。 Next, the substrate 1 is maintained at a single crystal growth temperature, preferably at a temperature of about 1000 to 1200 ° C., for example, 1150 ° C., and the second buffer layer is formed using the above-described carrier gas, NH ₃ , TMGa and SiH ₄ as a dopant gas. An n-type contact layer 3 made of n-type GaN having a thickness of about 5 μm is formed directly on 2B, and the carrier gas, NH ₃ , TMAl, TMGa and SiH ₄ described above are formed on the n-type contact layer 3. Then, an n-type cladding layer 4 made of Al _0.1 Ga _0.9 N having a thickness of about 0.5 μm was formed.

さらに、基板１を約８５０℃の温度に保持し、前述のキャリアガス、ＮＨ₃、ＴＭＧａ及びトリメチルインジウム（ＴＭＩｎ）を用いて、前記ｎ型クラッド層４上に、厚さ約５ｎｍのアンドープＧａＮ層からなる障壁層と厚さ約５ｎｍのアンドープＧａ_0.65Ｉｎ_0.35Ｎからなる井戸層とを交互に１１層積層してなる多重量子井戸（ＭＱＷ）構造の発光層５を形成し、さらに連続して厚さ約１０ｎｍのアンドープＧａＮからなる保護層１１を形成した。 Further, the substrate 1 is maintained at a temperature of about 850 ° C., and an undoped GaN layer having a thickness of about 5 nm is formed on the n-type cladding layer 4 using the above-described carrier gas, NH ₃ , TMGa and trimethylindium (TMIn). A light emitting layer 5 having a multiple quantum well (MQW) structure is formed by alternately laminating 11 barrier layers made of GaAs and well layers made of undoped Ga _0.65 In _0.35 N having a thickness of about 5 nm. A protective layer 11 of about 10 nm made of undoped GaN was formed.

そして、基板１を約１１５０℃の温度に保持し、前述のキャリアガス、ＮＨ₃、ＴＭＧａ、ＴＭＡｌ及びドーパントガスとしてシクロペンタジエニルマグネシウム（Ｃｐ₂Ｍｇ）を用いて、保護層１１上にＭｇドープＡｌ_0.05Ｇａ_0.95Ｎからなる厚さ約０．１５μｍのｐ型クラッド層６を形成した。 Then, the substrate 1 is maintained at a temperature of about 1150 ° C., and Mg is doped on the protective layer 11 using the above-mentioned carrier gas, NH ₃ , TMGa, TMAl, and cyclopentadienyl magnesium (Cp ₂ Mg) as a dopant gas. A p-type cladding layer 6 of Al _0.05 Ga _0.95 N having a thickness of about 0.15 μm was formed.

さらに、約１１５０℃の温度で前述のキャリアガス、ＮＨ₃、ＴＭＧａ及びＣｐ₂Ｍｇを用いて、ｐ型クラッド層６上にＭｇドープＧａＮからなる厚さ０．３μｍのｐ型コンタクト層７を形成した。 Further, a 0.3 μm thick p-type contact layer 7 made of Mg-doped GaN is formed on the p-type cladding layer 6 at a temperature of about 1150 ° C. using the above-described carrier gas, NH ₃ , TMGa and Cp ₂ Mg. did.

その後、反応性イオンビームエッチング法等の方法により、上記ｐ型コンタクト層７からｎ型コンタクト層３の層途中にまで到る領域の一部を除去し、ｐ型コンタクト層７上の略全面に薄膜のＮｉ及びＡｕ膜の積層膜からなる透光性のｐ側電極８を形成すると共に、該ｐ側電極８上の一部にパッド電極９を形成した。またｎ型コンタクト層３上にＡｌからなるｎ側電極１０を形成し、本実施例に係るＬＥＤ素子を完成した。 Then, by a method such as a reactive ion beam etching method, a part of the region extending from the p-type contact layer 7 to the middle of the n-type contact layer 3 is removed, and substantially the entire surface on the p-type contact layer 7 is removed. A translucent p-side electrode 8 made of a laminated film of a thin Ni and Au film was formed, and a pad electrode 9 was formed on a part of the p-side electrode 8. Further, an n-side electrode 10 made of Al was formed on the n-type contact layer 3 to complete the LED element according to the present example.

また、比較のために、本実施例素子において第２バッファ層２Ｂを備えない以外は同様にして製造した比較例素子を製造し、発光強度を比較したところ、本実施例素子では比較例素子の約２倍の発光強度が得られた。 Further, for comparison, a comparative example device manufactured in the same manner except that the second buffer layer 2B was not provided in the device of the present example was manufactured, and the light emission intensity was compared. About twice the emission intensity was obtained.

以上説明した通り、本発明によれば素子構成層２０の結晶性を良好なものとすることができ、従ってＬＥＤ素子の発光特性を向上させることができる。 As described above, according to the present invention, the crystallinity of the element constituting layer 20 can be improved, and thus the light emitting characteristics of the LED element can be improved.

尚、上述した実施例においては第２バッファ層２Ｂを構成するＡｌＮ膜の厚さを約０．１μｍとしたが、ＡｌＮ膜の厚さは約５ｎｍ以上であれば、その上に形成される素子構成層２０の結晶性を向上することができる。また、ＡｌＮ膜の厚さを増加させると、５００ｎｍまでは厚さの増加に伴い素子構成層２０の結晶性が向上するが、５００ｎｍを越えると結晶性に変化は殆ど見られなかった。
（第二の実施の形態）
次に、本発明の第二の実施の形態に係る半導体素子について説明する。 In the above-described embodiment, the thickness of the AlN film constituting the second buffer layer 2B is set to about 0.1 μm. However, if the thickness of the AlN film is about 5 nm or more, an element formed thereon may be used. The crystallinity of the constituent layer 20 can be improved. When the thickness of the AlN film was increased, the crystallinity of the element constituting layer 20 was improved with the increase in the thickness up to 500 nm. However, when the thickness exceeded 500 nm, almost no change was observed in the crystallinity.
(Second embodiment)
Next, a semiconductor device according to a second embodiment of the present invention will be described.

本実施形態の特徴は、第２バッファ層２Ｂを、ＡｌＮ膜とＧａＮ膜といった、互いに異なる弾性率を有する膜を周期的に積層してなる多層膜から構成した点にある。このように、互いに異なる２以上の膜を周期的に積層した多層膜から第２バッファ層２Ｂを構成すると、第２バッファ層２Ｂから素子構成層２０への結晶欠陥の伝播の方向を、多層膜の界面において面内方向に変化させることができる。従って、素子構成層２０へ伝播する結晶欠陥の量を減少させることができるため、素子構成層２０の結晶性をさらに良好なものとすることができる。 The feature of this embodiment is that the second buffer layer 2B is formed of a multilayer film in which films having different elastic moduli, such as an AlN film and a GaN film, are periodically laminated. As described above, when the second buffer layer 2B is configured by a multilayer film in which two or more different films are periodically stacked, the direction of propagation of crystal defects from the second buffer layer 2B to the element configuration layer 20 is determined by the multilayer film. Can be changed in the in-plane direction at the interface. Therefore, since the amount of crystal defects that propagate to the element configuration layer 20 can be reduced, the crystallinity of the element configuration layer 20 can be further improved.

尚、本実施の形態においても第２バッファ層２Ｂは結晶成長温度で形成されており、第２バッファ層２Ｂを構成する各層は略単結晶の状態を有している。また、上記ＡｌＮ膜の代わりに、Ｇａを微量に含むＡｌＧａＮ膜等のＡｌ組成の多い窒化膜を用いることもでき、ＧａＮ膜の代わりにＡｌを微量に含むＧａＡｌＮ膜等のＧａ組成の多い窒化膜を用いることもできる。 Note that, also in the present embodiment, the second buffer layer 2B is formed at a crystal growth temperature, and each layer constituting the second buffer layer 2B has a substantially single crystal state. Also, instead of the AlN film, a nitride film having a large Al composition such as an AlGaN film containing a small amount of Ga can be used. Instead of the GaN film, a nitride film having a large Ga composition such as a GaAlN film containing a small amount of Al can be used. Can also be used.

ここで、上記の構成の第２バッファ層２Ｂにおいて、ＡｌＮ膜（Ａｌ組成の多い窒化膜）の膜厚を層厚方向に順次減少させ、ＧａＮ膜（Ｇａ組成の多い窒化膜）の膜厚を厚さ方向に順次増大させるようにしても良い。斯かる構成によれば、厚さ方向における平均組成をＡｌＮに近い組成からＧａＮに近い組成へと順次変化させることができ、第２バッファ層２Ｂと素子構成層２０との間の格子不整合を緩和することができるので、素子構成層２０の結晶性を一層向上させることができる。
（第４実施例）
次に、本実施形態に係る実施例のＬＥＤ素子について、図５の素子構造断面図を参照して説明する。尚、同図において図４と同一の機能を呈する部分には同一の符号を付している。 Here, in the second buffer layer 2B having the above configuration, the thickness of the AlN film (nitride film having a large Al composition) is gradually reduced in the layer thickness direction, and the thickness of the GaN film (nitride film having a large Ga composition) is reduced. You may make it increase sequentially in a thickness direction. According to such a configuration, the average composition in the thickness direction can be sequentially changed from a composition close to AlN to a composition close to GaN, and the lattice mismatch between the second buffer layer 2B and the element constituent layer 20 can be reduced. Since the relaxation can be achieved, the crystallinity of the element constituting layer 20 can be further improved.
(Fourth embodiment)
Next, an LED element of an example according to the present embodiment will be described with reference to a cross-sectional view of the element structure in FIG. In the figure, the parts having the same functions as those in FIG. 4 are denoted by the same reference numerals.

同図に示す如く、本実施例においては第２バッファ層２Ｂを、単結晶成長温度の条件で膜厚２．５ｎｍのＡｌＮ膜と膜厚２．５ｎｍのＧａＮ膜とを周期的に積層してなる積層膜から構成している。 As shown in the figure, in the present embodiment, a second buffer layer 2B is formed by periodically stacking a 2.5-nm-thick AlN film and a 2.5-nm-thick GaN film under the condition of a single crystal growth temperature. It consists of a laminated film.

斯かる構成によれば、上述したように、ＡｌＮ膜とＧａＮ膜とが互いに異なる弾性率を有するので、第２バッファ層２Ｂ中の結晶欠陥の伝播方向をＡｌＮ膜とＧａＮ膜との界面において面方向に変化させることができる。このため、素子構成層２０に伝播する結晶欠陥の量を減少させることができ、素子構成層２０の結晶性をさらに良好なものとすることができる。 According to such a configuration, as described above, since the AlN film and the GaN film have different elastic moduli, the propagation direction of the crystal defects in the second buffer layer 2B is changed at the interface between the AlN film and the GaN film. Direction can be changed. Therefore, the amount of crystal defects that propagate to the element configuration layer 20 can be reduced, and the crystallinity of the element configuration layer 20 can be further improved.

斯かる本実施例のＬＥＤ素子によれば、従来のＬＥＤ素子の約２倍以上の発光強度を得ることができた。 According to such an LED element of this example, it was possible to obtain a light emission intensity about twice or more that of the conventional LED element.

尚、本実施例において、ＡｌＮ膜とＧａＮ膜の形成順序は特に限定されるものではないが、第１バッファ層２Ａ上にまずＡｌＮ膜を形成し、次いでＧａＮ膜を形成した方が優れた発光特性を得ることができた。 In this embodiment, the order of forming the AlN film and the GaN film is not particularly limited, but it is better to form the AlN film on the first buffer layer 2A first, and then to form the GaN film. Characteristics could be obtained.

また、第２バッファ層２Ｂを構成するＡｌＮ膜とＧａＮ膜の厚さは必ずしも同じ厚さにする必要はなく、ＡｌＮ膜の厚さは約０．５ｎｍ以上、ＧａＮ膜の厚さは約０．１μｍ以下であれば本発明の効果を奏する。多層構造の周期は１周期でも良いが、５周期以上にする方が好ましい。
（第５実施例）
次に、本実施例に係るＬＥＤ素子について、図６の素子構造断面図を参照して説明する。 Further, the thickness of the AlN film and the GaN film constituting the second buffer layer 2B do not necessarily have to be the same, and the thickness of the AlN film is about 0.5 nm or more, and the thickness of the GaN film is about 0.5 nm. When the thickness is 1 μm or less, the effects of the present invention are exhibited. The cycle of the multilayer structure may be one cycle, but is preferably five cycles or more.
(Fifth embodiment)
Next, an LED element according to the present embodiment will be described with reference to a cross-sectional view of the element structure in FIG.

本実施例に係るＬＥＤ素子が第４実施例のＬＥＤ素子と異なる点は、第２バッファ層２Ｂを構成するＡｌＮ膜とＧａＮ膜の厚さを、ＡｌＮ膜については第１バッファ層２Ａから素子構成層２０に向かう厚さ方向に順次減少し、ＧａＮ膜については順次増大した点にある。 The difference between the LED element according to the present embodiment and the LED element according to the fourth embodiment is that the thickness of the AlN film and the GaN film constituting the second buffer layer 2B is different from that of the LED element according to the fourth embodiment. The point is that the thickness gradually decreases in the thickness direction toward the layer 20 and the GaN film sequentially increases.

前述の通り、斯かる構成によれば、第２バッファ層２Ｂの厚さ方向における平均組成を、ＡｌＮに近い組成から次第にＧａＮに近い組成へと変化させることができる。 As described above, according to such a configuration, the average composition in the thickness direction of the second buffer layer 2B can be gradually changed from a composition close to AlN to a composition close to GaN.

従って、第１バッファ層２Ａと素子構成層２０との間の格子不整合を緩和でき
るため、素子構成層２０の結晶性をさらに良好なものとすることができる。
（第三の実施の形態）
本実施の形態にあっては、第２バッファ層２Ｂの構成を、第１バッファ層２Ａから素子構成層２０に向かう厚さ方向にＡｌが減少し且つＧａが増加する組成分布を有する構成としている。斯かる構成によれば、第１バッファ層２Ａと素子構成層２０との間の格子不整合を緩和することができるので、素子構成層２０の結晶性をより向上させることができる。尚、本実施形態においても第２バッファ層２Ｂは単結晶成長温度で形成されている。
（第６実施例）
次に、本実施例に係るＬＥＤ素子について、図７の素子構造断面図を参照して説明する。 Therefore, since the lattice mismatch between the first buffer layer 2A and the element configuration layer 20 can be reduced, the crystallinity of the element configuration layer 20 can be further improved.
(Third embodiment)
In the present embodiment, the configuration of the second buffer layer 2B has a composition distribution in which Al decreases and Ga increases in the thickness direction from the first buffer layer 2A toward the element configuration layer 20. . According to such a configuration, the lattice mismatch between the first buffer layer 2A and the element configuration layer 20 can be reduced, so that the crystallinity of the element configuration layer 20 can be further improved. Note that, also in the present embodiment, the second buffer layer 2B is formed at a single crystal growth temperature.
(Sixth embodiment)
Next, an LED element according to the present example will be described with reference to the element structure cross-sectional view of FIG.

上述した第５及び第６実施例のＬＥＤ素子においては第２バッファ層２Ｂを周期的な積層構造から構成していたが、本実施例においては第２バッファ層２Ｂの厚さ方向の組成を、ＡｌＮからＧａＮ層へと順次変化させている。 In the LED elements of the fifth and sixth embodiments described above, the second buffer layer 2B has a periodic laminated structure. In the present embodiment, the composition of the second buffer layer 2B in the thickness direction is as follows. The AlN is sequentially changed to the GaN layer.

即ち、本実施例においては第１バッファ層２Ａ上に、単結晶成長温度で厚さ約２．５ｎｍのＡｌＮ膜、厚さ約２．５ｎｍのＡｌ_0.75Ｇａ_0.25Ｎ膜、厚さ約２．５ｎｍのＡｌ_0.5Ｇａ_0.5Ｎ膜、厚さ約２．５ｎｍのＡｌ_0.25Ｇａ_0.75Ｎ膜、及び厚さ約２．５ｎｍのＧａＮ膜を順次積層して第２バッファ層２Ａを形成している。 That is, in this embodiment, an AlN film having a thickness of about 2.5 nm, an Al _0.75 Ga _0.25 N film having a thickness of about 2.5 nm, and a thickness of about 2.5 nm are formed on the first buffer layer 2A at a single crystal growth temperature. The second buffer layer 2A is formed by sequentially laminating an Al _0.5 Ga _0.5 N film, an Al _0.25 Ga _0.75 N film having a thickness of about 2.5 nm, and a GaN film having a thickness of about 2.5 nm.

斯かる構成によっても第２バッファ層２Ｂと素子構成層２０との間の格子不整合を緩和でき、素子構成層２０の結晶性をさらに良好なものとすることができる。 With such a configuration, the lattice mismatch between the second buffer layer 2B and the element configuration layer 20 can be reduced, and the crystallinity of the element configuration layer 20 can be further improved.

尚、第２バッファ層２Ｂの厚さ方向の組成は、上述のように段階的に変化するものでもよく、また連続的に変化するものであっても良い。また、第２バッファ層２Ｂの組成は本実施例のようにＡｌＮからＧａＮへと変化させる必要はなく、Ａｌ組成の多い組成からＧａ組成の多い組成へと変化するものであれば良い。 Note that the composition of the second buffer layer 2B in the thickness direction may change stepwise as described above, or may change continuously. Further, the composition of the second buffer layer 2B does not need to be changed from AlN to GaN as in the present embodiment, but may be any as long as it changes from a composition having a large Al composition to a composition having a large Ga composition.

本実施例のＬＥＤ素子においても、従来素子の約２倍以上の発光強度を得ることができる。 Also in the LED element of this embodiment, it is possible to obtain a light emission intensity about twice or more as compared with the conventional element.

以上説明したように、本発明によれば窒化物半導体からなる素子構成層２０の結晶性を良好なものとすることができ、優れた素子特性を有する半導体素子を提供することができる。 As described above, according to the present invention, the crystallinity of the element constituting layer 20 made of a nitride semiconductor can be improved, and a semiconductor element having excellent element characteristics can be provided.

尚、以上説明した第２バッファ層、即ち、単結晶成長温度で形成する点は共通で、Ｇａ及びＩｎを含まない窒化物から構成した第１構成の第２バッファ層、または、単結晶成長温度で形成され且つ互いに異なる弾性率を有する２種以上の薄膜が周期的に積層されてなる層からなる第２構成の第２バッファ層、或いは単結晶成長温度で形成され且つ前記第１バッファ層から前記素子構成層に向かう厚さ方向にＡｌが減少し且つＧａが増加する組成分布を有する膜からなる第３構成の第２バッファ層は、互いに組合わせて用いることもできる。 The second buffer layer described above, that is, the point formed at the single crystal growth temperature is common, and the second buffer layer of the first configuration made of a nitride not containing Ga and In, or the single crystal growth temperature And a second buffer layer having a second configuration composed of a layer in which two or more thin films having different elastic moduli are periodically laminated are formed at a single crystal growth temperature and formed from the first buffer layer. The second buffer layers of the third configuration made of a film having a composition distribution in which Al decreases and Ga increases in the thickness direction toward the element constituent layer may be used in combination with each other.

即ち、第１構成の第２バッファ層と第２構成の第２バッファ層とを組合わせて用いても良く、第１構成の第２バッファ層と第３構成の第２バッファ層とを組合わせて用いても良い。或いは、第２構成の第２バッファ層と第３構成の第２バッファ層とを組合わせて用いても良い。斯かる構成によっても同様の効果を奏することができる。 That is, the second buffer layer having the first configuration and the second buffer layer having the second configuration may be used in combination, and the second buffer layer having the first configuration and the second buffer layer having the third configuration may be combined. May be used. Alternatively, the second buffer layer having the second configuration and the second buffer layer having the third configuration may be used in combination. A similar effect can be obtained by such a configuration.

例えば、第１バッファ層上にまず第１構成の第２バッファ層を形成し、次いで第２構成の第２バッファ層を形成した後に素子構成層を形成した場合にあっては、まず第１構成の第２バッファ層が良好な結晶性を有すると共に、この第２バッファ層中に僅かに存在する結晶欠陥の伝播も第２構成のバッファ層によって低減することができるため、さらに良好な結晶性を有する素子構成層を得ることができる。 For example, in the case where the second buffer layer having the first configuration is formed on the first buffer layer, and then the second buffer layer having the second configuration is formed, and then the element configuration layer is formed, the first configuration is used. Has good crystallinity, and the propagation of crystal defects slightly present in the second buffer layer can be reduced by the buffer layer having the second structure. An element constituting layer can be obtained.

また、第１バッファ層上にまず第１構成の第２バッファ層を形成し、次いで第３構成の第２バッファ層を形成した後に素子構成層を形成した場合にあっては、まず第１構成の第２バッファ層が良好な結晶性を有すると共に、この第２バッファ層と素子構成層との間の格子不整合を第３構成の第２バッファ層によって緩和することができるため、さらに良好な結晶性を有する素子構成層を得ることができる。 In the case where the second buffer layer having the first configuration is formed on the first buffer layer, and then the second buffer layer having the third configuration is formed, and then the element configuration layer is formed, the first configuration is used. Has good crystallinity, and the lattice mismatch between the second buffer layer and the element constituting layer can be reduced by the second buffer layer having the third structure. An element constituent layer having crystallinity can be obtained.

さらに、第１バッファ層上にまず第２構成の第２バッファ層を形成し、次いで第３構成の第２バッファ層を形成した後に素子構成層を形成した場合にあっては、まず第２構成の第２バッファ層によって素子構成層への結晶欠陥の伝播を低減できると共に、この第２バッファ層と素子構成層との間の格子不整合を第３構成の第２バッファ層によって緩和することができるため、さらに良好な結晶性を有する素子構成層を得ることができる。
（第７実施例）
図８に、これらの組み合わせの一例を示す。 Further, in the case where the second buffer layer having the second configuration is formed first on the first buffer layer, and then the second buffer layer having the third configuration is formed, and then the element configuration layer is formed, first, the second configuration is formed. The propagation of crystal defects to the element constituting layer can be reduced by the second buffer layer, and the lattice mismatch between the second buffer layer and the element constituting layer can be reduced by the second buffer layer having the third constitution. Therefore, an element constituent layer having better crystallinity can be obtained.
(Seventh embodiment)
FIG. 8 shows an example of these combinations.

同図はＬＥＤ素子の構造を示す素子構造断面図であり、同図を参照して、第１バッファ層２Ａ上に、単結晶成長温度で厚さ約０．１μｍのＡｌＮ膜を形成することにより第１構成の第２バッファ層２Ｂを形成している。そして、この第２バッファ層２Ｂ上に、単結晶成長温度で厚さ０．１μｍのＧａＮ膜１２を介して厚さ約２．５ｎｍのＡｌＮ膜と厚さ約２．５ｎｍのＧａＮ膜とを交互に積層することにより、第２構成の第２バッファ層２Ｂ’を形成している。さらに、この第２バッファ層２Ｂ’上に素子構成層２０を形成している。 FIG. 2 is a sectional view showing the structure of the LED element. Referring to FIG. 2, an AlN film having a thickness of about 0.1 μm is formed on the first buffer layer 2A at a single crystal growth temperature. The second buffer layer 2B having the first configuration is formed. An AlN film having a thickness of about 2.5 nm and a GaN film having a thickness of about 2.5 nm are alternately formed on the second buffer layer 2B via a GaN film 12 having a thickness of 0.1 μm at a single crystal growth temperature. To form a second buffer layer 2B ′ of the second configuration. Further, the element constituting layer 20 is formed on the second buffer layer 2B '.

斯かる構成によれば、第２バッファ層２Ｂが良好な結晶性を有すると共に、該バッファ層２Ｂ中に僅かに存在する結晶欠陥の伝播も第２構成の第２バッファ層２Ｂ’により低減できるため、より結晶性の良好な素子構成層２０を得ることができ、従ってＬＥＤ素子の特性を向上させることができる。 According to such a configuration, the second buffer layer 2B has good crystallinity, and the propagation of crystal defects slightly existing in the buffer layer 2B can be reduced by the second buffer layer 2B 'of the second configuration. Thus, it is possible to obtain the element constitution layer 20 having better crystallinity, and thus it is possible to improve the characteristics of the LED element.

尚、この実施例において、第２構成の第２バッファ層２Ｂ’をＧａＮ膜１２を介して第１構成の第２バッファ層２上に設けた理由は以下の通りである。 In this embodiment, the reason why the second buffer layer 2B 'having the second configuration is provided on the second buffer layer 2 having the first configuration via the GaN film 12 is as follows.

即ち、ＧａＮ膜１２を設けない場合には、第１構成の第２バッファ層２Ｂと素子構成層２０との間の格子定数の差に起因する格子不整合のために、素子構成層２０の結晶性が多少なりとも劣化する。 That is, when the GaN film 12 is not provided, the crystal of the element configuration layer 20 is lost due to the lattice mismatch caused by the difference in the lattice constant between the second buffer layer 2B of the first configuration and the element configuration layer 20. Deterioration in some degree.

これに対し、上記の構成によれば、ＧａＮ膜１２と素子構成層２０との格子定数の差が小さいため、上記のような格子不整合による劣化を抑制することができる。さらに、この構成においては第１構成の第２バッファ層２ＢとＧａＮ膜１２との間の格子不整合のためにＧａＮ膜１２中に結晶欠陥が発生することが考えられるが、この格子欠陥の伝播は第２構成の第２バッファ層２Ｂ’により低減できるため、結晶性の良好な素子構成層を得ることができる。 On the other hand, according to the above configuration, since the difference in the lattice constant between the GaN film 12 and the element configuration layer 20 is small, it is possible to suppress the deterioration due to the lattice mismatch as described above. Further, in this configuration, it is conceivable that crystal defects occur in the GaN film 12 due to lattice mismatch between the second buffer layer 2B of the first configuration and the GaN film 12, but the propagation of the lattice defects is considered. Can be reduced by the second buffer layer 2B ′ having the second configuration, so that an element configuration layer having good crystallinity can be obtained.

尚、以上説明した本発明半導体素子における第１バッファ層については単結晶成長温度よりも低い温度で形成したものであれば実施例で説明した構造に限るものではなく、例えば単結晶成長温度より低い低温で形成されたＡｌＮ，ＡｌＧａＮ，ＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ等の窒化物半導体や炭化ケイ素、酸化亜鉛等の単層或いは多層膜から構成することができる。 The structure of the first buffer layer in the semiconductor device of the present invention described above is not limited to the structure described in the embodiment as long as it is formed at a temperature lower than the single crystal growth temperature. It can be composed of a nitride semiconductor such as AlN, AlGaN, GaN, GaInN, or AlGaInN formed at a low temperature, or a single layer or a multilayer film of silicon carbide, zinc oxide, or the like.

また、素子構成層２０として用いる窒化物半導体の結晶構造は、ウルツ鉱型構造、閃亜鉛鉱型構造のいずれでも構わない。 The crystal structure of the nitride semiconductor used as the element constituting layer 20 may be either a wurtzite structure or a zinc blende structure.

さらに、以上の説明においては半導体素子として発光素子であるＬＥＤ素子について説明したが、基板上に窒化物半導体からなる素子構成層を有する素子であれば如何なる半導体素子にも本発明は適用可能であり、例えばレーザ素子、受光素子、電界効果トランジスタ等の半導体素子にも本発明は適用することができる。 Further, in the above description, an LED element that is a light emitting element is described as a semiconductor element. However, the present invention is applicable to any semiconductor element as long as it has an element constituent layer made of a nitride semiconductor on a substrate. For example, the present invention can be applied to a semiconductor device such as a laser device, a light receiving device, and a field effect transistor.

本発明の実施形態に係るＬＥＤ素子の素子構造断面図である。It is an element structure sectional view of an LED element concerning an embodiment of the present invention. 第１実施例に係る実施例サンプル及び比較例サンプルのＰＬスペクトルの測定結果を示す特性図である。FIG. 7 is a characteristic diagram illustrating measurement results of PL spectra of an example sample and a comparative example sample according to the first example. 第２実施例に係る実施例サンプル及び比較例サンプルのＰＬスペクトルの測定結果を示す特性図である。FIG. 9 is a characteristic diagram illustrating measurement results of PL spectra of an example sample and a comparative example sample according to the second example. 第３実施例に係るＬＥＤ素子の素子構造断面図である。FIG. 6 is a sectional view of an LED device according to a third embodiment. 第４実施例に係るＬＥＤ素子の素子構造断面図である。FIG. 10 is a sectional view of an LED device according to a fourth embodiment. 第５実施例に係るＬＥＤ素子の素子構造断面図である。FIG. 13 is a cross-sectional view of an LED device according to a fifth embodiment. 第６実施例に係るＬＥＤ素子の素子構造断面図である。FIG. 13 is a cross-sectional view of an LED structure according to a sixth embodiment. 第７実施例に係るＬＥＤ素子の素子構造断面図である。FIG. 14 is a cross-sectional view of an element structure of an LED element according to a seventh example. 従来のＬＥＤ素子の素子構造断面図である。FIG. 10 is a cross-sectional view of the structure of a conventional LED element.

符号の説明Explanation of reference numerals

１…基板、２…バッファ層、２Ａ…第１バッファ層、２Ｂ…第２バッファ層、２０…素子構成層

DESCRIPTION OF SYMBOLS 1 ... board | substrate, 2 ... buffer layer, 2A ... 1st buffer layer, 2B ... 2nd buffer layer, 20 ... element structure layer

Claims

基板上に窒化物半導体からなる素子構成層を備える半導体素子であって、前記基板上に、単結晶成長温度よりも低い低温で形成された多層膜からなる第１バッファ層と、単結晶成長温度で形成され、前記第１バッファ層に接するＧａ及びＩｎを含まない窒化物からなる層を有する第２バッファ層とをこの順に備え、前記素子構成層が、前記第２バッファ層上に形成されていることを特徴とする半導体素子。 What is claimed is: 1. A semiconductor device comprising an element constituent layer made of a nitride semiconductor on a substrate, comprising: a first buffer layer made of a multilayer film formed at a lower temperature than a single crystal growth temperature on the substrate; And a second buffer layer having a layer made of a nitride not containing Ga and In in contact with the first buffer layer in this order, and the element constituent layer is formed on the second buffer layer. A semiconductor element.

前記第２バッファ層が、略単結晶状態であることを特徴とする請求項１記載の半導体素子。 2. The semiconductor device according to claim 1, wherein said second buffer layer is in a substantially single crystal state.

前記第２バッファ層の前記第１バッファ層に接するＧａ及びＩｎを含まない窒化物からなる層が、Ａｌ_1-xＢ_xＮ（０≦ｘ≦１）からなることを特徴とする請求項１又は２記載の半導体素子。 2. The layer of the second buffer layer made of a nitride that does not contain Ga and In and is in contact with the first buffer layer is made of Al _{1 -xB} _x N (0 ≦ x ≦ 1). 3. Or the semiconductor device according to 2.

前記第２バッファ層が、互いに異なる弾性率を有する２種以上の薄膜が周期的に積層されてなることを特徴とする請求項１又は２記載の半導体素子。 The semiconductor device according to claim 1, wherein the second buffer layer is formed by periodically stacking two or more thin films having different elastic moduli.

前記第２バッファ層が、Ａｌ組成の多い窒化膜とＧａ組成の多い窒化膜とを交互に積層してなることを特徴とする請求項４記載の半導体素子。 5. The semiconductor device according to claim 4, wherein said second buffer layer is formed by alternately stacking nitride films having a high Al composition and nitride films having a high Ga composition.

前記第２バッファ層が、前記第１バッファ層から前記素子構成層に向かう厚さ方向に厚さが順次減少するＡｌ組成の多い窒化膜と、厚さが順次増大するＧａ組成の多い窒化膜とを交互に積層してなることを特徴とする請求項５記載の半導体素子。 The second buffer layer includes a nitride film having a large Al composition, the thickness of which gradually decreases in a thickness direction from the first buffer layer toward the element constituting layer; 6. The semiconductor device according to claim 5, wherein the semiconductor devices are alternately stacked.

前記第２バッファ層が、前記Ａｌ組成の多い窒化膜を前記第１バッファ層側とすることを特徴とする請求項５又は６記載の半導体素子。 7. The semiconductor device according to claim 5, wherein the second buffer layer uses the nitride film having a high Al composition as the first buffer layer side.

前記Ａｌ組成の多い窒化膜がＡｌＮ膜であり、前記Ｇａ組成の多い窒化膜がＧａＮ膜であることを特徴とする請求項５乃至７のいずれかに記載の半導体素子。 8. The semiconductor device according to claim 5, wherein said nitride film having a high Al composition is an AlN film, and said nitride film having a high Ga composition is a GaN film.

前記第２バッファ層が、前記第１バッファ層から前記素子構成層に向かう厚さ方向にＡｌが減少し且つＧａが増加する組成分布を有することを特徴とする請求項１又は２記載の半導体素子。 3. The semiconductor device according to claim 1, wherein the second buffer layer has a composition distribution in which Al decreases and Ga increases in a thickness direction from the first buffer layer toward the device constituent layer. 4. .

前記第１バッファ層が、ＡｌＮ，ＡｌＧａＮ，ＧａＮ，ＧａＩｎＮ，ＡｌＧａＩｎＮ，ＳｉＣ又はＺｎＯの多層膜からなることを特徴とする請求項１乃至９のいずれかに記載の半導体素子。 10. The semiconductor device according to claim 1, wherein the first buffer layer is formed of a multilayer film of AlN, AlGaN, GaN, GaInN, AlGaInN, SiC, or ZnO.

基板上に、単結晶成長温度よりも低い低温で多層膜からなる第１バッファ層を形成する工程と、該第１バッファ層上に該第１のバッファ層に接するＧａ及びＩｎを含まない窒化物からなる層を有する第２バッファ層を単結晶成長温度で形成する工程と、該第２バッファ層上に窒化物半導体からなる素子構成層を形成する工程と、を備えることを特徴とする半導体素子の製造方法。 Forming a first buffer layer composed of a multilayer film at a low temperature lower than a single crystal growth temperature on a substrate, and forming a Ga and In-free nitride on the first buffer layer in contact with the first buffer layer; A step of forming a second buffer layer having a layer consisting of at a single crystal growth temperature, and a step of forming an element constituent layer made of a nitride semiconductor on the second buffer layer. Manufacturing method.

前記第２バッファ層の前記第１バッファ層に接するＧａ及びＩｎを含まない窒化物からなる層を、Ａｌ_1-xＢ_xＮ（０≦ｘ≦１）から形成することを特徴とする請求項１１記載の半導体素子の製造方法。 The layer of a nitride that does not contain Ga and In, which is in contact with the first buffer layer of the second buffer layer, is formed of Al _1-x B _x N (0 ≦ x ≦ 1). 12. The method for manufacturing a semiconductor device according to item 11.

前記第２バッファ層を形成する工程において、互いに異なる弾性率を有する２種以上の薄膜を周期的に積層して第２バッファ層を形成することを特徴とする請求項１１記載の半導体素子の製造方法。 12. The method of claim 11, wherein in the step of forming the second buffer layer, two or more types of thin films having different elastic moduli are periodically laminated to form the second buffer layer. Method.

前記第２バッファ層を形成する工程において、Ａｌ組成の多い窒化膜とＧａ組成の多い窒化膜とを交互に積層して第２バッファ層を形成することを特徴とする請求項１３記載の半導体素子の製造方法。 14. The semiconductor device according to claim 13, wherein, in the step of forming the second buffer layer, a second buffer layer is formed by alternately stacking nitride films having a high Al composition and nitride films having a high Ga composition. Manufacturing method.

前記第２バッファ層を形成する工程において、前記第１バッファ層から前記素子構成層に向かう厚さ方向に厚さが順次減少するＡｌ組成の多い窒化膜と、厚さが順次増大するＧａ組成の多い窒化膜とを交互に積層することを特徴とする請求項１４記載の半導体素子。 In the step of forming the second buffer layer, a nitride film having a large Al composition and having a thickness gradually decreasing in a thickness direction from the first buffer layer to the element constituting layer; 15. The semiconductor device according to claim 14, wherein a large number of nitride films are alternately stacked.

前記Ａｌ組成の多い窒化膜としてＡｌＮ膜を用い、前記Ｇａ組成の多い窒化膜としてＧａＮ膜を用いることを特徴とする請求項１４又は１５に記載の半導体素子の製造方法。 16. The method according to claim 14, wherein an AlN film is used as the nitride film having a large Al composition, and a GaN film is used as the nitride film having a large Ga composition.

前記第２バッファ層を形成する工程において、前記第１バッファ層から前記素子構成層に向かう厚さ方向にＡｌが減少し且つＧａが増加する組成分布を有する第２バッファ層を形成することを特徴とする請求項１１記載の半導体素子の製造方法。

In the step of forming the second buffer layer, a second buffer layer having a composition distribution in which Al decreases and Ga increases in a thickness direction from the first buffer layer toward the element constituting layer is formed. The method for manufacturing a semiconductor device according to claim 11, wherein