JP2004047901A - Method of lithography using scanning tunneling microscope and scanning tunneling microscope for it - Google Patents
Method of lithography using scanning tunneling microscope and scanning tunneling microscope for it Download PDFInfo
- Publication number
- JP2004047901A JP2004047901A JP2002206122A JP2002206122A JP2004047901A JP 2004047901 A JP2004047901 A JP 2004047901A JP 2002206122 A JP2002206122 A JP 2002206122A JP 2002206122 A JP2002206122 A JP 2002206122A JP 2004047901 A JP2004047901 A JP 2004047901A
- Authority
- JP
- Japan
- Prior art keywords
- tunnel
- sample
- thin film
- probe
- scanning tunneling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electron Sources, Ion Sources (AREA)
- Electron Beam Exposure (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、走査型トンネル顕微鏡を用いたリソグラフィ方法及びこのための走査型トンネル顕微鏡に関する。具体的には、走査型トンネル顕微鏡(以下「STM」と呼ぶことがある)の原理及びトンネル電流超微細束線による露光に基づくリソグラフィの原理を利用して、基板表面を加工する超微細加工方法に関する。
【0002】
【従来の技術】
現在の超微細加工技術は主にLSI等の半導体の製造工程において実用化され、電子ビーム・リソグラフィとして知られている。これにより数十nmオーダの加工が可能である。
【0003】
【発明が解決しようとする課題】
上述の電子ビームリソグラフィは大規模な電子銃と電子ビームの加速、収束器を備え、高真空装置が必要である。半導体ウエハの本装置内へ、大気中より高真空中へ、高真空中での電子ビーム露光処理後大気中へと移すための大規模な装置が必要である。
【0004】
走査型トンネル顕微鏡をリソグラフィに適用することができる。走査型トンネル顕微鏡を用いたリソグラフィ方法は、大気中の探針と導電性薄膜の間のトンネル電流を利用するもので、大規模な真空装置を必要としない。そのため半導体製造工程が簡素で、製造ラインへの整合性もよい。また走査型トンネル顕微鏡のトンネル電流超微細束線による露光を用いたリソグラフィ法では、電子ビーム・リソグラフィ法と同程度、あるいはそれ以下の超微細加工ができる。
【0005】
しかし、レジストをスピンコートした試料ではトンネル探針がレジストに接近し、さらに試料に接近して初めてトンネル電流超微細束線が制御されるため、トンネル探針がレジストを機械的に破損する。このため精密なトンネル電流微細束線による露光が得られない。
【0006】
この発明は係る課題を解決するためになされたもので、精密なトンネル電流微細束線による露光を得ることができる走査型トンネル顕微鏡を用いたリソグラフィ方法を提供することを目的とする。さらに、広い範囲にわたってトンネル電流超微細束線の露光を短時間で行うことができる走査型トンネル顕微鏡を提供することを目的とする。
【0007】
【課題を解決するための手段】
この発明に係るリソグラフィ方法は、
レジストの膜を形成した試料の表面に導電性薄膜を形成する工程と、
前記試料を走査型トンネル顕微鏡に載置する工程と、
前記走査型トンネル顕微鏡のトンネル探針を前記試料の前記導電性薄膜に近づける工程と、
流れるトンネル電流超微細束線を制御することにより露光を行う工程と、
前記トンネル探針を所望のパターンで移動させ露光を繰り返す工程と、
前記導電性薄膜を除去する工程と、
選択エッチングを行う工程とを備えるものである。
【0008】
好ましくは、前記導電性薄膜は、前記試料と接触され、及び/又は接地される。
【0009】
流れるトンネル電流超微細束線を制御することにより露光を行う工程において、好ましくは、加速電圧は6Vより大きい。
【0010】
この発明に係る走査型トンネル顕微鏡は、試料を載置するスキャナと、試料に近接して設けられるトンネル探針と、前記トンネル探針が前記試料の表面に近づいたときに生じるトンネル電流を検出及び制御するとともに、前記スキャナを駆動して前記トンネル探針を試料の所望に場所に位置させる制御部とを備える走査型トンネル顕微鏡において、前記トンネル探針を複数備え、複数の前記トンネル探針は試料上に並列に配置されているものである。
【0011】
【発明の実施の形態】
発明の実施の形態1.
発明の実施の形態1に係る方法について図面を参照して説明する。
【0012】
図1は発明の実施の形態1に係る方法の工程を示すフローチャートである。
【0013】
図1の方法は、走査型トンネル顕微鏡(以下「STM」と呼ぶことがある)の原理及びトンネル電流超微細束線による露光に基づくリソグラフィの原理を利用して、基板表面を加工する超微細加工方法である。これはSTMの探針を極微小な電子線放射線体とし、STMのトンネル電流を極近距離から照射する細束電子ビームに見立てて電子リソグラフィーを行うものである。STMの低エネルギーな電子を利用することで解像度の劣化を問題とすることなくリソグラフィーが可能である。
【0014】
発明の実施の形態1に係る方法は、図1に示すように、レジストをスピンコードした試料表面上に導電性薄膜を形成し、走査可能なXY平面上に設置し、トンネル探針を導電性薄膜表面に近づけて流れるトンネル電流超微細束線を制御し、露光した後、導電性薄膜を除去し、レジストを選択エッチングする、超微細加工法である。レジスト上に導電膜を形成することにより機械的なレジストの破損及び電子の帯電を防ぎ、微細なパターン形成を行うことができる。
【0015】
トンネル探針を導電性薄膜に接近させてトンネル電流超微細束線を制御し、露光するが、このときトンネル電流超微細束線の大きさによって、トンネル探針の上下向を制御するため、トンネル探針はレジスト層まで進入することがない。露光は導電性薄膜を進入しレジストまで到達したトンネル電流超微細束線によって引き起こされる。
【0016】
図2は本発明の実施の形態に係るSTMの全体構成を示す図である。この図において、超微細加工法を適用するために導電性薄膜を形成した試料をSTMのスキャナに載置した状態を示す。
【0017】
1はトンネル探針、2は試料表面に形成された導電性薄膜、3は試料上にコートされたトンネル電流超微細束線露光用レジスト、4は試料である。導電性薄膜2、レジスト3及び試料4をまとめて全体基板部と呼ぶ。
【0018】
走査型トンネル顕微鏡は、ディスプレイモニタ17、コントロールモニタ18、コンピュータ16、コントローラ15、XYボード14、XYピエゾスキャナ10、ZボードとZピエゾ11、探針(STM)ディテクター12を備える。これは通常一般に取られるSTM構成であり、一般のSTMと同様の動作を行う。これらをまとめてSTM電装部及び機械部と呼ぶ。
【0019】
STMはトンネル効果を利用した顕微鏡である。プローブ(探針)を試料表面との間に電圧をかけながら1マイクロメートル程度まで近づけ、トンネル電流を物理量として検出する。トンネル電流が常に一定になるよう、プローブをナノレベルで上下方法に制御し(この制御にはピエゾ素子が用いられる)、試料との距離を一定に保ちながら二次元面内を走査させることで、試料表面を原子レベルで三次元的に観察することができる。STMはその観察技術に加え、原子レベルの加工技術でも注目されている。STMのプローブをあたかも彫刻刀のように使い、針先の電圧で物質表面の原子をくっつけたりはじき飛ばすことができる。
【0020】
トンネル探針部1及び全体基板部について説明を加える。
トンネル探針は、全体基板部に接近しトンネル電流超微細束線を得るため、STM電装部及び機械部で制御される。
導電性薄膜2は、試料4の上面にスピンコートにより形成したトンネル電流超微細束線露光用レジスト膜上に形成される。
【0021】
次に、図2の装置を用いて細線加工動作について、以下にいくつかの例をとって説明する。なお、導電性薄膜2及びXYピエゾスキャナ10(通常、金属等で構成され導電性を有する)はアース接続され零電位になっている。
【0022】
導電性薄膜2、レジスト3及び試料4からなる全体基板部を、図3のようにXYスキャナ10に密着させて設置する。試料4がシリコンSIのような半導体、導電体のように導電性があるような場合、XYスキャナ10は接地されているので試料4も接地される。なお、水晶などのように導電性がない場合であっても導電性薄膜2が設けられているので、本発明の実施の形態に係るリソグラフィ方法を適用することができる。
【0023】
レジストであるPMMA(polymethylmethacrylate)を、アンチモン(Sb)をドープさせたn型Si基板上にスピナーにより基板中央部のみに塗布する。PMMAは解像度が高く、電子線リソグラフィーのレジストでは代表的な材料である。例えば、PMMAをEthylcellosolveacetateで1:10の割合で希釈したものを使用した。PMMAの膜厚はスピナーにより制御可能である。PMMAの膜厚は、例えば5〜25nmである。
【0024】
180℃で2分間ベークすることによりレジスト中の有機溶剤を揮発させる。その後、導電膜をPMMA層上にスピナーで基板全体に塗布し凝固させる。導電性薄膜2は膜厚110nmのESPACERを用いる。基板全体に塗布することで導電膜を基板と接触させ、アースさせる。導電膜としてエスペイサーを用いた。エスペイサーはポリ(チエニルーアルカンスルホン酸)化合物が主成分の水溶性の導電性高分子で、導電性(0.01〜0.5S/cm)を特別な添加物なしで得られる。エスペイサーの膜厚もスピナーで制御可能である。エスペイサーの膜厚は、例えば110〜160nmである。
【0025】
リソグラフィー前にSTMにより基板表面の傷や付着物などがないかを確認した後に、STMにより大気中でリソグラフィーを行う。STM探針1はタングステンWの電解研磨により得たものを用い、トンネル電流0.5nAに制御してトンネル電流超微細束線を得て露光する。リソグラフィー後、純水で洗浄し導電膜を除去し、現像液により露光部分を除去した。
【0026】
PMMAは導電性を持たないため、STMのトンネル電流は基板と探針間に働いてしまう。そのためSTMTipはレジスト中に進入してしまい、レジスト層を傷つけ、同時に探針も傷つけてしまう。このため露光の安定性が低くなり、解像度の低下を招く。本発明の実施の形態において、レジスト上に導電膜層を設けることにより、上記問題を解決し、露光の安定性を向上させることにより、より微細なラインの作製を行うことができる。
【0027】
上記処理の結果、図4のような探針とESPACERとの間の印加電圧とリソグラフィの深さの関係が得られた。導電膜を用いる場合に、6V付近にしきい値が見られる。
【0028】
このときの細線の典型的断面図が図5である。加速電圧8V、走査速度0.1μm/sの条件下でリソグラフィーを行ったとき、線幅82nm、深さ11nmのラインが作製された。
【0029】
発明の実施の形態2.
発明の実施の形態2は上述の処理を高速に行うためのものである。この発明の実施の形態に係るリソグラフィの高速露光の構成図を図6に示す。これは、トンネル探針1を導電性薄膜2の表面上に並列に平面的に設置することにより、広い範囲にわたってトンネル電流超微細束線の露光を短時間に行うためのものである。すなわち、n個のトンネル探針1−1〜1−n及びこれらを制御するためのn個のZボードZピエゾ11−1〜11−nを備える。なおこれに合わせて探針(STM)デテクタ12及びプリアンプ13をn個備えてもよい。トンネル探針1−1〜1−nは予め定められた間隔で、好ましくは直線的に配置される。試料4の表面が平面的であるとき、好ましくはトンネル探針1−1〜1−nの先端は同一平面上にある。もっとも、試料4の表面形状が平面的でない場合、トンネル探針1−1〜1−nの先端の配置を試料4の表面形状に合わせるようにしてもよい。
【0030】
図7は、導電性薄膜2の表面上を並列にX軸にm分割、Y軸にn分割し、各ijの位置(X印)にトンネル探針1を配置する場合を示す。図6の装置を用いる場合、例えば、i=1、j=1〜nの位置にn個のトンネル探針1−1〜1−nを配置し、当該部分において露光を行う。次にi=2、j=1〜nの位置にn個のトンネル探針1−1〜1−nを配置し、露光を行う。i=3、・・・、mについて順次同様の処理を行う。
【0031】
図6の装置によれば、露光に要する時間は、トンネル探針1がひとつの場合にくらべてトンネル探針の数nに応じて少なくなる(1/nになる)。トンネル探針1を図7に示すようにm×nで配置すれば露光は1回ですむ(1/m×nになる)。
【0032】
本発明の実施の形態によれば、広い範囲にわたってのトンネル電流超微細束線の露光が短時間に可能である。
【0033】
上記超微細加工法を導入することにより、原子スケールの微細な加工が容易になった。レジストをスピンコートした試料表面に形成した導電性薄膜とトンネル探針の間のトンネル電流超微細束線を利用するもので、加工精度は原理的にレジストの解像度によって決まる。しかも、本発明の超微細加工法は極めて局所的に作業ができる。
【0034】
本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
【図面の簡単な説明】
【図1】発明の実施の形態に係る方法の手順を示すフローチャートである。
【図2】本発明の実施の形態1に係るSTMの全体構成を示す図である。
【図3】本発明の実施の形態に係る試料、レジスト、導電性薄膜及びXYスキャナの位置関係を示す断面図である。
【図4】発明の実施の形態に係る方法における、探針とESPACERの間の印加電圧とリソグラフィの深さの関係を示すグラフである。
【図5】発明の実施の形態に係る方法による、細線の典型的断面図である。
【図6】本発明の実施の形態2に係るSTMの部分構成を示す図である。
【図7】本発明の実施の形態2に係る導電性薄膜の表面上におけるトンネル探針の配置の一例を示す図である。
【符号の説明】
1 トンネル探針
2 導電性薄膜
3 レジスト
4 試料
10 XYピエゾスキャナ
11 ZボードZピエゾ
12 探針(STM)デテクタ
13 プリアンプ
14 X−Yボード
15 コントローラ
16 コンピュータ
17 ディスプレイモニタ
18 コントロールモニタ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a lithography method using a scanning tunneling microscope and a scanning tunneling microscope therefor. More specifically, an ultra-fine processing method for processing a substrate surface using the principle of a scanning tunneling microscope (hereinafter sometimes referred to as “STM”) and the principle of lithography based on exposure using a tunnel current ultra-fine bundle. About.
[0002]
[Prior art]
The current ultrafine processing technology is put to practical use mainly in the process of manufacturing semiconductors such as LSIs, and is known as electron beam lithography. This enables processing on the order of several tens of nm.
[0003]
[Problems to be solved by the invention]
The above-described electron beam lithography requires a large-scale electron gun, an electron beam accelerating and converging device, and a high vacuum apparatus. A large-scale apparatus is required for transferring the semiconductor wafer into the apparatus, into a higher vacuum than in the atmosphere, or to transfer the semiconductor wafer to the atmosphere after the electron beam exposure processing in the high vacuum.
[0004]
A scanning tunneling microscope can be applied to lithography. A lithography method using a scanning tunneling microscope utilizes a tunnel current between a probe in the atmosphere and a conductive thin film, and does not require a large-scale vacuum device. Therefore, the semiconductor manufacturing process is simple and the compatibility with the manufacturing line is good. In addition, the lithography method using the exposure with a tunnel current ultrafine bundle beam of a scanning tunneling microscope can perform ultrafine processing at the same level as or less than electron beam lithography.
[0005]
However, in the sample on which the resist is spin-coated, the tunnel probe approaches the resist, and the ultrafine bundle of the tunnel current is controlled only after approaching the sample, so that the tunnel probe mechanically damages the resist. For this reason, it is not possible to obtain a precise exposure using a fine bundle of tunnel current.
[0006]
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and has as its object to provide a lithography method using a scanning tunneling microscope capable of obtaining exposure with a fine bundle current of a precise tunnel current. It is another object of the present invention to provide a scanning tunneling microscope capable of performing exposure of an ultrafine bundle of tunneling current over a wide range in a short time.
[0007]
[Means for Solving the Problems]
The lithography method according to the present invention includes:
Forming a conductive thin film on the surface of the sample on which the resist film has been formed,
Placing the sample on a scanning tunneling microscope,
Bringing the tunneling tip of the scanning tunneling microscope closer to the conductive thin film of the sample,
A step of performing exposure by controlling a flowing tunnel current ultrafine bundle;
Moving the tunnel probe in a desired pattern and repeating exposure,
Removing the conductive thin film,
Performing a selective etching.
[0008]
Preferably, the conductive thin film is in contact with the sample and / or is grounded.
[0009]
In the step of performing exposure by controlling the flowing ultrafine bundle of tunneling current, the acceleration voltage is preferably higher than 6V.
[0010]
A scanning tunneling microscope according to the present invention includes a scanner for mounting a sample, a tunnel probe provided close to the sample, and detecting and detecting a tunnel current generated when the tunnel probe approaches the surface of the sample. Controlling and driving the scanner to position the tunnel probe at a desired location on the sample.In a scanning tunneling microscope, comprising a plurality of the tunnel probes, the plurality of tunnel probes is a sample They are arranged in parallel on top.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
First Embodiment of the Invention
A method according to
[0012]
FIG. 1 is a flowchart showing the steps of the method according to
[0013]
The method of FIG. 1 uses the principle of a scanning tunneling microscope (hereinafter sometimes referred to as “STM”) and the principle of lithography based on exposure using a tunnel current ultrafine bundled beam to process a substrate surface. Is the way. In this method, an STM probe is used as an extremely small electron beam radiator, and electron lithography is performed on the assumption that the tunnel current of the STM is a fine electron beam applied from a very short distance. By using the low-energy electrons of the STM, lithography can be performed without a problem of resolution degradation.
[0014]
As shown in FIG. 1, the method according to the first embodiment of the present invention forms a conductive thin film on a sample surface on which a resist is spin-coded, sets the conductive thin film on an XY plane that can be scanned, and sets the tunnel probe to a conductive material. This is an ultrafine processing method that controls the ultrafine bundle of tunnel current flowing near the thin film surface, removes the conductive thin film after exposure, and selectively etches the resist. By forming a conductive film on the resist, mechanical damage of the resist and electrification of electrons can be prevented, and a fine pattern can be formed.
[0015]
The tunnel probe is brought close to the conductive thin film to control the tunnel current ultrafine bundle, and the exposure is performed.At this time, the vertical direction of the tunnel probe is controlled by the size of the tunnel current hyperfine bundle, The probe does not enter the resist layer. Exposure is caused by the tunnel current hyperfine bundle entering the conductive thin film and reaching the resist.
[0016]
FIG. 2 is a diagram showing an overall configuration of the STM according to the embodiment of the present invention. In this figure, a state in which a sample on which a conductive thin film is formed in order to apply the ultrafine processing method is mounted on an STM scanner is shown.
[0017]
[0018]
The scanning tunnel microscope includes a
[0019]
STM is a microscope utilizing the tunnel effect. The probe (probe) is brought close to about 1 micrometer while applying a voltage between the probe and the sample surface, and the tunnel current is detected as a physical quantity. By controlling the probe up and down at the nano level so that the tunnel current is always constant (a piezo element is used for this control), by scanning the two-dimensional plane while keeping the distance to the sample constant, The sample surface can be observed three-dimensionally at the atomic level. In addition to its observation technology, STM has attracted attention for its atomic level processing technology. Using an STM probe as if it were a chisel, the voltage at the tip of the probe can attach or repel atoms on the surface of the material.
[0020]
The
The tunnel probe is controlled by the STM electrical unit and the mechanical unit to approach the entire substrate and obtain a tunnel current ultrafine bundle.
The conductive
[0021]
Next, the thin wire processing operation using the apparatus shown in FIG. 2 will be described with some examples below. The conductive
[0022]
The entire substrate portion including the conductive
[0023]
PMMA (polymethylmethacrylate), which is a resist, is applied only to the center of the substrate by a spinner on an n-type Si substrate doped with antimony (Sb). PMMA has high resolution and is a typical material in resists for electron beam lithography. For example, PMMA diluted with Ethylcellosolveate at a ratio of 1:10 was used. The thickness of PMMA can be controlled by a spinner. The thickness of PMMA is, for example, 5 to 25 nm.
[0024]
The organic solvent in the resist is volatilized by baking at 180 ° C. for 2 minutes. Thereafter, a conductive film is applied on the PMMA layer by a spinner and solidified on the entire substrate. As the conductive
[0025]
Before checking the substrate surface for scratches or deposits by STM before lithography, lithography is performed in air by STM. An
[0026]
Since PMMA has no conductivity, the tunnel current of STM works between the substrate and the probe. As a result, the STM tips penetrate into the resist, damaging the resist layer and, at the same time, damaging the probe. For this reason, the stability of exposure is reduced, and the resolution is reduced. In the embodiment of the present invention, the above problem can be solved by providing a conductive film layer over a resist, and the stability of exposure can be improved, whereby a finer line can be manufactured.
[0027]
As a result of the above processing, the relationship between the applied voltage between the probe and the ESPACER and the lithography depth as shown in FIG. 4 was obtained. When a conductive film is used, a threshold value is observed at around 6V.
[0028]
FIG. 5 is a typical cross-sectional view of the thin line at this time. When lithography was performed under the conditions of an acceleration voltage of 8 V and a scanning speed of 0.1 μm / s, a line having a line width of 82 nm and a depth of 11 nm was formed.
[0029]
[0030]
FIG. 7 shows a case where the surface of the conductive
[0031]
According to the apparatus shown in FIG. 6, the time required for the exposure is reduced (1 / n) according to the number n of the tunnel probes as compared with the case where the number of the tunnel probes 1 is one. If the
[0032]
According to the embodiment of the present invention, it is possible to expose a tunnel current ultrafine bundled wire over a wide range in a short time.
[0033]
The introduction of the ultrafine processing method facilitated fine processing on an atomic scale. It utilizes a superfine bundle of tunnel current between a conductive thin film formed on a sample surface on which a resist is spin-coated and a tunnel probe, and the processing accuracy is determined in principle by the resolution of the resist. In addition, the ultrafine processing method of the present invention can work extremely locally.
[0034]
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the invention described in the claims, which are also included in the scope of the present invention. Needless to say,
[Brief description of the drawings]
FIG. 1 is a flowchart showing a procedure of a method according to an embodiment of the present invention.
FIG. 2 is a diagram showing an overall configuration of an STM according to the first embodiment of the present invention.
FIG. 3 is a cross-sectional view illustrating a positional relationship among a sample, a resist, a conductive thin film, and an XY scanner according to the embodiment of the present invention.
FIG. 4 is a graph showing a relationship between an applied voltage between a probe and an ESPACER and a lithography depth in the method according to the embodiment of the present invention.
FIG. 5 is an exemplary cross-sectional view of a thin line according to a method according to an embodiment of the invention.
FIG. 6 is a diagram showing a partial configuration of an STM according to a second embodiment of the present invention.
FIG. 7 is a diagram showing an example of an arrangement of tunnel probes on a surface of a conductive thin film according to a second embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF
Claims (4)
前記試料を走査型トンネル顕微鏡に載置する工程と、
前記走査型トンネル顕微鏡のトンネル探針を前記試料の前記導電性薄膜に近づける工程と、
流れるトンネル電流超微細束線を制御することにより露光を行う工程と、
前記トンネル探針を所望のパターンで移動させ露光を繰り返す工程と、
前記導電性薄膜を除去する工程と、
選択エッチングを行う工程とを備える、走査型トンネル顕微鏡を用いたリソグラフィ方法。Forming a conductive thin film on the surface of the sample on which the resist film is formed,
Placing the sample on a scanning tunneling microscope,
Bringing the tunneling tip of the scanning tunneling microscope closer to the conductive thin film of the sample,
A step of performing exposure by controlling a flowing tunnel current ultrafine bundle,
Repeating the exposure by moving the tunnel probe in a desired pattern,
Removing the conductive thin film,
A lithography method using a scanning tunneling microscope, comprising a step of performing selective etching.
前記トンネル探針を複数備え、複数の前記トンネル探針は試料上に並列に配置されていることを特徴とする走査型トンネル顕微鏡。A scanner for mounting a sample, a tunnel probe provided close to the sample, and detecting and controlling a tunnel current generated when the tunnel probe approaches the surface of the sample, and driving the scanner. A scanning tunneling microscope comprising a controller for positioning the tunnel probe at a desired position on the sample,
A scanning tunnel microscope comprising: a plurality of the tunnel probes; wherein the plurality of the tunnel probes are arranged in parallel on a sample.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206122A JP4002798B2 (en) | 2002-07-15 | 2002-07-15 | Lithography method using a scanning tunneling microscope |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002206122A JP4002798B2 (en) | 2002-07-15 | 2002-07-15 | Lithography method using a scanning tunneling microscope |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004047901A true JP2004047901A (en) | 2004-02-12 |
JP4002798B2 JP4002798B2 (en) | 2007-11-07 |
Family
ID=31711240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002206122A Expired - Fee Related JP4002798B2 (en) | 2002-07-15 | 2002-07-15 | Lithography method using a scanning tunneling microscope |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4002798B2 (en) |
-
2002
- 2002-07-15 JP JP2002206122A patent/JP4002798B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4002798B2 (en) | 2007-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4968390A (en) | High resolution deposition and etching in polymer films | |
Joachim et al. | Multiple atomic scale solid surface interconnects for atom circuits and molecule logic gates | |
Avilov et al. | Formation of a memristor matrix based on titanium oxide and investigation by probe-nanotechnology methods | |
WO2015051175A2 (en) | Application of electron-beam induced plasma probes to inspection, test, debug and surface modifications | |
Shiraki et al. | Micro-four-point probes in a Uhv scanning electron microscope for in-situ surface-conductivity measurements | |
CN101554991A (en) | Processing method of diverse nano structure | |
CN114088979A (en) | Probe calibration method, surface measurement method, and probe control apparatus | |
Clericò et al. | Electron beam lithography and its use on 2D materials | |
US7847926B2 (en) | Defining a pattern on a substrate | |
JP4002798B2 (en) | Lithography method using a scanning tunneling microscope | |
US8819926B2 (en) | Methods and apparatuses of using metal needle arrays for specimen lift-out and circuit edit | |
US6640433B1 (en) | Method for forming a micro-pattern | |
US20060212977A1 (en) | Characterizing electron beams | |
CN100437120C (en) | Testing electrode of single nanometer materials and production thereof | |
Latif | Nanofabrication using focused ion beam | |
JP3300545B2 (en) | Method for evaluating electrical properties of semiconductor materials | |
Abd Rahman et al. | Fabrication of nano and micrometer structures using electron beam and optical mixed lithography process | |
Allen et al. | Critical dimension calibration standards for ULSI metrology | |
Heike et al. | Scanning tunneling microscope measurement of insulator surfaces | |
Soh et al. | Resist exposure using field-emitted electrons | |
Saller et al. | One-step transfer printing of patterned nanogap electrodes | |
JPH08285867A (en) | Probe, cantilever and force microscope comprising them | |
Li | Nanofabrication on engineered silicon (100) surfaces using scanning probe microscopy | |
CN116143064A (en) | Integrated on-chip cracking system and measuring method thereof | |
JPH0815283A (en) | Scanning type probe microscope and manufacture of cantilever made of silicon single crystal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070813 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070820 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |