JP2004047771A - Semiconductor device, method for manufacturing the same, and method for inspecting the same - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device not necessitating data forwarding about defective circuits, to provide a method for manufacturing the same, and to provide a method for inspecting the same. <P>SOLUTION: This semiconductor device comprises a semiconductor substrate 1 having a semiconductor circuit connecting pad 3, a rerouted wire 4 formed on the semiconductor substrate 1 and electrically connected to the connecting pad 3, a bump 8 electrically connected to the rerouted wire 4, and a protective film 7 formed on the rerouted wire 4 except where the bump 8 is provided. In the device, an opening 9 is provided at a specified location in the protective film 7, and the part of the rerouted wire 4 exposed out of the opening 9 is used as an inspection pad 10. Since the connecting pad 3 and the inspection pad 10 are electrically connected, electrical inspections may be conducted for semiconductor circuits on the semiconductor substrate 1 even after the development of the device into a CSP. This dispenses with the step of forwarding failure data to later processes because defective devices are marked directly. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、再配線により接続端子を再配列する半導体装置、その製造方法、及びその検査方法に関するものである。
【０００２】
【従来の技術】
近年半導体パッケージは、高密度半導体パッケージであるＣＳＰ（Ｃｈｉｐ　Ｓｃａｌｅ　Ｐａｃｋａｇｅ　或いはＣｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）が注目され、様々な技術が検討・開発されている。
【０００３】
ここで、ＣＳＰの一例を図６に示す。半導体基板１上には、半導体回路の接続用パッド３が形成されており、再配線４が接続用パッド３に電気的に接続されている。そして、当該再配線４が例えばエリアアレイ状に再配置されたバンプ８に電気的に接続されている。その際、再配線４上は、バンプ８との接続箇所を除いて保護膜７により保護されている。従って、半導体基板１上の回路の電気的検査は、半導体基板１上に再配線４やバンプ８を形成するＣＳＰ化工程の前に、ウエハ状態のまま例えば専用のプローブカードを半導体回路の接続用パッドに接触させることにより行われる。
【０００４】
【発明が解決しようとする課題】
しかしながら、電気的検査により断線等の不良と判断された半導体基板１は、次工程であるＣＳＰ化工程での汚染を防ぐため、その場で基板１表面に不良マークを付けるインキングはせずに、次工程以降へ不良データを送付して、例えばダイシング後の外観検査時に不良チップとして処理しなければならないという煩わしさがある。
【０００５】
本発明は上記問題点に鑑み、半導体基板上の回路について不良データの送付が不要な半導体装置、その製造方法、及びその検査方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成する為に、請求項１に記載の半導体装置は、半導体回路への接続用パッドをその表面に備える半導体基板と、半導体基板上に形成され接続用パッドに電気的に接続される再配線と、再配線上に電気的に接続される接続端子としてのバンプと、バンプの成形部位を除いて再配線上に形成され、再配線を保護する保護膜とを備えており、保護膜の所定の位置に再配線が露出する開口部を形成し、開口部から露出する再配線を半導体回路の検査用パッドとすることを特徴とする。
【０００７】
従来、半導体基板上の半導体回路の良否判定は、ＣＳＰ化工程の前に実施され、その際汚れ等の問題から不良の半導体基板上にインキングはされずに、その不良データを次工程以降へ送る必要があった。しかしながら、上記のように、半導体回路の接続用パッドに電気的に接続された検査用パッドを用いることで、ＣＳＰ化後に半導体回路の電気的検査を行うことが可能となり、半導体回路に問題があった場合は、半導体基板上にインキングを行うことができるため、不良データを次工程へ送る手間を省くことができる。
【０００８】
請求項２に記載のように、接続用パッド上の再配線部に検査用パッドが形成されていることが好ましい。半導体回路の電気的検査のため、接続用パッド上以外の再配線部を検査用パッドとした場合、再配線部の細さから検査用プローブとの接触により断線等が発生する恐れがある。しかし、接続用パッド上の再配線部は、接続用パッド上に再配線が形成され、金属が２層となることにより金属層に厚さがあり、検査用プローブの接触に対する耐久性も高い。従って、接続用パッド上に検査用パッドを設けることにより、半導体回路の電気的検査を行う上での信頼性を高めることができる。
【０００９】
また、従来ワイヤボンディングされる半導体基板において、半導体回路の電気的な検査を行う際、接続用パッドにプローブカード等の検査用プローブが当接されるが、そういった半導体基板をＣＳＰ化するに当たって、ＣＳＰ化後の電気的検査のために新たに検査用プローブや検査用プログラムを開発・製作する必要があった。しかしながら、接続用パッド上の再配線部が露出するように、保護膜に開口部を形成し、開口部から露出した再配線を検査用パッドとすることにより、接続用パッドの位置と検査用パッドの位置がほぼ一致することから、従来の接続パッド用に作られた検査用プローブを、検査用パッドに用いることが可能となる。従って、新たに検査用プローブを開発及び製作する必要はなく、その検査プログラムも従来のものをそのまま使用できるため、製造コストを低減することができる。
【００１０】
請求項３及び請求項４に記載した半導体装置の製造方法は、請求項１及び請求項２に記載の半導体装置を製造するためのもので、その作用効果は、請求項１及び請求項２に記載した発明と同様であり、その説明を省略する。
【００１１】
請求項５に記載のように、上述した請求項３又は請求項４の製造方法により形成された半導体装置は、ウエハ状態のまま電気的に検査されることが好ましい。
【００１２】
本半導体装置は、再配線上の保護膜に開口部を設け、開口部に露出した再配線を半導体回路の検査用パッドとしている。従って、検査用パッドは半導体回路の接続用パッドに電気的に接続されているため、ウエハ状態のままＣＳＰ化する半導体装置の製造においても、その状態で半導体回路の電気的検査を行うことができる。また、請求項６に記載のように、検査用パッドにプローブカード等の検査用プローブが当接されることにより、半導体回路の電気的検査が一括して行われてもよい。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて説明する。
（第１の実施の形態）
図１は、本実施の形態における半導体装置の断面図を示す。図１に基づいて、本発明の半導体装置の構造を説明する。
【００１４】
半導体基板１としては、例えばシリコン基板からなり、その表面に図示されないトランジスタや抵抗等の素子と、それらの素子に接続された配線２により半導体回路が形成されており、配線２の端部には接続用パッド３が形成されている。配線２及び接続用パッド３に用いられる材料としては、導電性に優れた金属であれば良く、例えばＡｌ，Ａｕ，Ｃｕ，Ｎｉ，Ａｇ等の内少なくとも１種類が用いられる。
【００１５】
接続用パッド３は、半導体基板１の例えば周辺部に設けられており、再配線４との接続箇所を除いて、配線２とともにその表面を例えばシリコン窒化膜からなるパッシベーション膜５にて覆われている。また、パッシベーション膜５の上部には、接続用パッド３と再配線４の接続箇所を除いて例えばポリイミドからなる層間絶縁膜６が形成されている。
【００１６】
そして、接続用パッド３に電気的に接続されつつ層間絶縁膜６の表面の所定の範囲にわたって、再配線４が形成されている。再配線４は、導電性に優れた金属からなり、例えばＡｕ，Ｃｕ，Ｎｉ，Ａｌ，Ａｇ等の内少なくとも１種類が用いられる。
【００１７】
再配線４上には再配線４を保護するための保護膜７が設けられている。但し、保護膜７は、バンプ８の接続箇所及び再配線４が露出する開口部９の部分について、保護膜７が取り除かれている。
【００１８】
そして、そのバンプ８の接続箇所において、例えば図示されないプリント基板等との接続端子として、再配線４と電気的に接続されるようにバンプ８が形成されている。バンプ８としては、例えばはんだボールが用いられる。
【００１９】
また、再配線４が露出する様に保護膜７が取り除かれて、所定の位置に形成された開口部９において、その開口部９から露出した再配線４が検査用パッド１０とされる。開口部９の設けられる位置としては、再配線４が形成されている範囲で、且つバンプ８との接続箇所以外の範囲に任意に設定することができる。但し、図１で示すように、接続用パッド３上の再配線４が露出するように開口部９が設けられることが好ましい。例えば、接続用パッド３上以外の再配線４が露出するように開口部９を設けた場合、検査用パッド１０に半導体回路の電気的検査のために図示されない検査用プローブを接触させることにより、細い再配線４が断線するといった不具合を起こす可能性がある。従って、接続用パッド３上の再配線４が露出するように開口部９を設け、露出した再配線４を検査用パッド１０とする。すると、検査用パッド１０に検査用プローブを接触させても、接続箇所の金属が、再配線４と接続用パッド３の２層からなるため、プローブの接触に対する耐久性が増し、断線等の危険性を低減できる。
【００２０】
次に、本半導体装置の製造工程の詳細を図２（ａ）〜（ｅ）に基づいて説明する。尚、図２（ａ）〜（ｅ）は、製造工程における工程別断面図である。
【００２１】
図２（ａ）に示すように例えばシリコン基板からなる半導体基板１上に、図示されないトランジスタや抵抗等の素子とともに回路を形成する配線２と、配線２に電気的に接続され外部端子との接続に用いられる接続用パッド３が形成される。そして、接続用パッド３に再配線４が接続する箇所を除いて、接続用パッド３と配線２が、絶縁保護されるように例えばシリコン窒化膜からなるパッシベーション膜５が形成される。尚、パッシベーション膜５としては、シリコン窒化膜以外にシリコン酸化膜を用いても良い。
【００２２】
次に、パッシベーション膜２の上層として、例えばスピンコート法等により一面に層間絶縁膜６が形成される。層間絶縁膜６としては、例えばポリイミドが用いられる。ここで、図２（ｂ）に示すように、接続用パッド３を再配線４と接続するために、層間絶縁膜６に開口部を設ける必要がある。従って、フォトリソグラフィにより開口部を設ける範囲にマスクをし、それ以外の層間絶縁膜６を硬化させた後、ケミカルドライエッチング（以下ＣＤＥ処理という）を用いて、接続用パッド３と再配線４を接続する範囲の層間絶縁膜６を除去する。
【００２３】
層間絶縁膜６の形成後、図２（ｃ）に示すように、再配線４が形成される。再配線４の下地層として、層間絶縁膜６の表面に図示されないシード層が形成される。シード層としては、例えばＣｕ等の金属が用いられ、層間絶縁膜６上に例えばスパッタ等により形成される。シード層はその上層に設けられる再配線４の成長を促進させるために形成されるため、再配線４と同じ金属を用いることが好ましい。そして、シード層の形成後、所定の範囲に再配線４を設けるようレジスト１１を形成し、その後、再配線４が例えば電解メッキ法により形成される。再配線４としては、導電性に優れた金属が用いられ、例えばＡｕ，Ｃｕ，Ｎｉ，Ａｌ，Ａｇ等の内少なくとも１種類が用いられる。
【００２４】
再配線４の形成後、レジスト１１の剥離とレジスト１１下部のシード層の除去を行い、図２（ｄ）に示すように保護膜７の形成を行う。先ず、全面に渡って例えばポリイミドからなる保護膜７をスピンコート法等により形成する。その後、フォトリソグラフィによりバンプ８の接続箇所及び検査用パッド１０を形成するための開口部９の部分をマスクし、保護膜７の硬化を行った後、例えばＣＤＥ処理によりバンプ８の接続箇所及び検査用パッド１０を形成するための開口部９のエッチングを行う。その結果、図２（ｄ）に示されるように、バンプ形成部１２と検査用パッド１０形成のための開口部９が形成される。
【００２５】
次いで、図２（ｅ）に示すように、バンプ８の形成を行う。図２（ｄ）にて形成されたバンプ形成部１２に例えばフラックスが印刷され、その後バンプ８として例えばはんだボールが搭載される。尚、用いられるはんだボールは、その材料として鉛−錫共晶はんだが用いられ、その融点は１８３℃である。搭載されたはんだボールは、その状態で、リフローはんだ付けが行われ、再配線４に電気的に接続される。このときのリフロー条件としては、バンプピッチやバンプ径によっても異なるが、例えば上述のはんだボールを溶融するため、ピーク温度がパッケージの表面で約２３０℃程度とする。そして、バンプ８が再配線４に接続された後、フラックスの除去がなされ、ウエハ状態から１個１個の半導体チップへ切り分ける図示されないダイシングが行われる。
【００２６】
このように、本発明の半導体装置は、再配線４を保護する保護膜７の所定の位置に開口部９を形成し、その開口部９から再配線４を露出させる構造を有していることから、露出した再配線４を半導体回路の電気的検査に用いる検査用パッド１０とすることができる。従って、半導体基板１に再配線４、バンプ８を形成してＣＳＰ化した後に、半導体基板上の回路の電気的検査を実行することができる。
【００２７】
また、本例においては、図３に示すように、１つのバンプ８に対して例えば２つの検査用パッド１０を再配線４を介して接続することができる。従来構造のＣＳＰにおいては、１つのバンプ８に２本の検査用プローブを当接しにくく、１本のプローブをバンプ８に接続させることとなり、プローブ自体のインピーダンス分の誤差が生じる。しかし、図３のように、２つの検査用パッド１０の一方のパッド１０に所定の電圧を印加し（フォース）、他方をセンシング専用のパッド１０とすることで、検査用プローブ（針）部分のインピーダンスによる誤差を無くすこともできる。
【００２８】
次に、半導体回路の電気的検査について図４及び図５に基づき説明する。尚、図４及び図５は半導体装置の検査の流れを示す図であり、図４は本発明のフロー図、図５は従来構造のＣＳＰにおけるフロー図である。
【００２９】
図５に示すように、先ずシリコンウエハ等の半導体基板１上に、例えばトランジスタや抵抗等の素子を含む回路が形成される（ステップ３０）。回路形成後、ウエハ上の何点かにおいて素子単体の電気的検査が行われ（ステップ３１）、ステップ３１の測定により得られた値が所定の管理値を外れている場合には、そのウエハは不良品として処分される。
【００３０】
ステップ３１の検査にてＯＫだったウエハについて、半導体回路の基本的性能および特性が検査される（ステップ３２）。この際、半導体回路の接続用パッド３にプローブカード等の図示されない検査用プローブを接触させることにより検査が実施される。検査の結果、不良として判断された半導体チップは、次工程のＣＳＰ化（ステップ３４）における汚染を防止するため、半導体チップ上に不良であることの目印であるインキングはされず、ステップ３３のようにステップ３６のダイシング後検査まで、不良データを送付する。この間、ステップ３４にてＣＳＰ化されたウエハ上の複数の半導体装置は、ステップ３５にて新たに接続端子として形成されたバンプ８の電気的検査を行い、その後１つ１つの半導体装置に切り分けられる。
【００３１】
切り分けられた半導体装置は、半導体装置毎に外観検査が実施され、検査後にプリント基板等に搭載される。そして、最後に製品規格に基づいて外観及び電気的な検査が実施され（ステップ３６）、合格となったものが半導体装置として出荷される。尚、ステップ３６の工程中のいずれかのタイミングで、上述した不良データに基づき、不良チップの除去（ステップ３７）が実行される。
【００３２】
このように、半導体回路の電気的検査をステップ３２で実行しても、その検査の後に、ＣＳＰ化工程（ステップ３４）があるため、不良チップに印をつけることができない。従って、ステップ３７で不良品を除去するまで不良データ（ステップ３３）を送付する必要があり、非常に煩わしい。また、ＣＳＰ化工程を半導体回路の電気的検査の前に実行しようとしても、従来構造は図６にされるように、バンプ８と接続される箇所を除いて、再配線４が保護膜７により完全に保護されているため、ＣＳＰ化後に半導体回路の電気的検査を実行することができない。
【００３３】
しかしながら、本発明においては図１に示すようなＣＳＰ構造を取ることによって、図４に示す検査フローが可能となる。その構成は図５の示す従来例と重複する部分が多くあるため、特に異なる部分を重点的に示すものとする。
【００３４】
本発明においても、従来同様、半導体基板１上に回路の形成がなされた後、回路上の素子の検査が実行される（ステップ２０，２１）。そして、ステップ２１にて良品と判断されたウエハ上の半導体基板についてのみ、ステップ２２に示すように、ＣＳＰ化が実行される。その際、図２で示した製造工程を経て、保護膜７の所定の位置に開口部９が形成され、その開口部９から再配線４が露出することで検査用パッド１０が形成される。従って、保護膜７から露出した検査用パッド１０は、半導体回路の接続用パッド３に電気的に接続しているので、検査用プローブを当接することができ、ＣＳＰ化工程の後、半導体回路の電気的検査が実行される（ステップ２３）。
【００３５】
また、従来は半導体回路の電気的検査後にＣＳＰ化工程があったため、不良チップにインキングができず、ステップ３３に示すように不良データをステップ３６のダイシング後検査まで送付する必要があった。しかしながら、本例においては、ステップ２２にてＣＳＰ化工程を先に実施し、その後半導体回路の電気的検査をステップ２３にて実行するため、回路不良と判定された半導体チップに例えばレーザーやインク等のマーカーを用いて、直接インキングすることができ、検査工程のステップを短縮することができる。
【００３６】
さらに、半導体基板１をＣＳＰ化した後に半導体回路の電気的検査を行うため、同じタイミングでバンプ８の電気的な検査を実行することもでき、検査工程を短縮することができる。
【００３７】
以上より、本発明の半導体装置においては、保護膜７に開口部９を設け、その開口部９から露出した再配線４を半導体回路の検査用パッド１０とすることにより、ＣＳＰ化工程の後に、半導体回路の電気的検査を実行することができる。従って、半導体回路の電気的検査により回路不良と判定された個々の半導体装置に、直接インキングをすることができるため、不良品を除去する後工程まで不良データを送付する手間を省くことができる。さらに、半導体回路の電気的検査時に同時にバンプ検査を行うことにより、検査工程のステップを短縮することもできる。
【００３８】
尚、本例においては、バンプ８部の保護膜７の除去と同時に、開口部９の保護膜７除去の例を示したが、それ以外にもバンプ８形成後に開口部９の形成のため、所定位置の保護膜７のエッチング除去を別途実施しても良い。また、保護膜７の形成時にマスクをし、保護膜形成と同時に開口部９を設けても良い。
【００３９】
また、本例においては、半導体回路の接続用パッド３に接続した再配線４について保護膜７に開口部９を形成し、開口部９から露出する再配線４を検査用パッド１０とする例を示したが、その際、保護膜７への開口部９の形成は、電気的検査等に必要な再配線４に対してのみ行われても良い。すなわち、半導体基板１上の回路の電気的検査に必要な接続用パッド３のみ選別し、それに接続された再配線４にのみ検査用パッド１０が形成されていても良い。
【図面の簡単な説明】
【図１】本発明における半導体装置の断面図である。
【図２】（ａ）〜（ｅ）は全て、半導体装置の製造工程を示す工程別断面図である。
【図３】本発明における半導体装置の平面概念図である。
【図４】本発明における半導体装置の検査フロー図である。
【図５】従来のＣＳＰ構造を有する半導体装置の検査フロー図である。
【図６】従来のＣＳＰ構造を有する半導体装置の断面図の一例である。
【符号の説明】
１・・・半導体基板、３・・・接続用パッド、４・・・再配線、７・・・保護膜、８・・・バンプ、９・・・開口部、１０・・・検査用パッド[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device in which connection terminals are rearranged by rewiring, a method of manufacturing the same, and an inspection method thereof.
[0002]
[Prior art]
In recent years, as a semiconductor package, CSP (Chip Scale Package or Chip Size Package), which is a high-density semiconductor package, has attracted attention, and various technologies have been studied and developed.
[0003]
Here, an example of the CSP is shown in FIG. On the semiconductor substrate 1, connection pads 3 for a semiconductor circuit are formed, and rewiring 4 is electrically connected to the connection pads 3. The rewiring 4 is electrically connected to, for example, the bumps 8 rearranged in an area array. At this time, the rewiring 4 is protected by the protective film 7 except for the connection with the bump 8. Therefore, in the electrical inspection of the circuit on the semiconductor substrate 1, before the CSP forming step of forming the rewiring 4 and the bump 8 on the semiconductor substrate 1, for example, a dedicated probe card for connecting the semiconductor circuit is kept in a wafer state. This is done by contacting the pad.
[0004]
[Problems to be solved by the invention]
However, in order to prevent contamination in the next step of the CSP process, the semiconductor substrate 1 determined to be defective such as a disconnection by an electrical inspection is not subjected to inking for marking a defect mark on the surface of the substrate 1 on the spot. In addition, there is an inconvenience that the defective data must be sent to the subsequent process and thereafter, and processed as a defective chip, for example, at the time of appearance inspection after dicing.
[0005]
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and has as its object to provide a semiconductor device that does not require transmission of failure data for a circuit on a semiconductor substrate, a method of manufacturing the same, and a method of inspecting the same.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor device according to claim 1 has a semiconductor substrate provided with a connection pad to a semiconductor circuit on a surface thereof, and is formed on the semiconductor substrate and electrically connected to the connection pad. A re-wiring, a bump as a connection terminal electrically connected to the re-wiring, and a protective film formed on the re-wiring except for a molding portion of the bump to protect the re-wiring. An opening for exposing the rewiring is formed at a predetermined position, and the rewiring exposed from the opening is used as a test pad of the semiconductor circuit.
[0007]
Conventionally, the pass / fail judgment of a semiconductor circuit on a semiconductor substrate is performed before the CSP process. In that case, the defective data is not transferred to the next process after being inked on a defective semiconductor substrate due to a problem such as contamination. I had to send it. However, as described above, by using the test pads electrically connected to the connection pads of the semiconductor circuit, it becomes possible to perform an electrical test of the semiconductor circuit after the CSP conversion. In such a case, the inking can be performed on the semiconductor substrate, so that the trouble of sending the defective data to the next step can be omitted.
[0008]
As described in claim 2, it is preferable that the inspection pad is formed in the rewiring portion on the connection pad. When a rewiring portion other than on the connection pad is used as an inspection pad for electrical inspection of a semiconductor circuit, disconnection or the like may occur due to contact with the inspection probe due to the thinness of the rewiring portion. However, in the rewiring portion on the connection pad, the rewiring is formed on the connection pad, and the metal layer has two layers of metal, so that the metal layer has a large thickness and has high durability against contact with the inspection probe. Therefore, by providing an inspection pad on the connection pad, reliability in performing an electrical inspection of the semiconductor circuit can be improved.
[0009]
In addition, when a semiconductor substrate is conventionally subjected to wire bonding, an inspection probe such as a probe card is brought into contact with a connection pad when an electrical inspection of a semiconductor circuit is performed. When such a semiconductor substrate is formed into a CSP, a CSP is used. It was necessary to develop and produce new inspection probes and inspection programs for electrical inspection after the development. However, an opening is formed in the protective film so that the rewiring portion on the connection pad is exposed, and the rewiring exposed from the opening is used as the inspection pad, so that the position of the connection pad and the inspection pad Are almost the same, it is possible to use an inspection probe made for a conventional connection pad as an inspection pad. Therefore, it is not necessary to newly develop and manufacture an inspection probe, and a conventional inspection program can be used as it is, so that manufacturing costs can be reduced.
[0010]
The method for manufacturing a semiconductor device according to claim 3 and claim 4 is for manufacturing the semiconductor device according to claim 1 and claim 2, and the operation and effect thereof are as described in claim 1 and claim 2. This is the same as the described invention, and the description thereof is omitted.
[0011]
As described in claim 5, it is preferable that the semiconductor device formed by the manufacturing method of claim 3 or 4 be electrically inspected in a wafer state.
[0012]
In this semiconductor device, an opening is provided in the protective film on the rewiring, and the rewiring exposed in the opening is used as a test pad for a semiconductor circuit. Therefore, since the inspection pad is electrically connected to the connection pad of the semiconductor circuit, the electrical inspection of the semiconductor circuit can be performed in that state even in the manufacture of a semiconductor device which is formed into a CSP in a wafer state. . Further, as described in claim 6, the electrical inspection of the semiconductor circuit may be performed collectively by bringing an inspection probe such as a probe card into contact with the inspection pad.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(First Embodiment)
FIG. 1 is a cross-sectional view of the semiconductor device according to the present embodiment. The structure of the semiconductor device according to the present invention will be described with reference to FIG.
[0014]
The semiconductor substrate 1 is made of, for example, a silicon substrate, and a semiconductor circuit is formed on its surface by elements (not shown) such as a transistor and a resistor, and a wiring 2 connected to those elements. A connection pad 3 is formed. The material used for the wiring 2 and the connection pads 3 may be a metal having excellent conductivity, and for example, at least one of Al, Au, Cu, Ni, Ag and the like is used.
[0015]
The connection pad 3 is provided on, for example, a peripheral portion of the semiconductor substrate 1, and the surface thereof is covered with a passivation film 5 made of, for example, a silicon nitride film together with the wiring 2 except for a connection portion with the rewiring 4. I have. In addition, an interlayer insulating film 6 made of, for example, polyimide is formed on the passivation film 5 except for a connection portion between the connection pad 3 and the rewiring 4.
[0016]
The rewiring 4 is formed over a predetermined range on the surface of the interlayer insulating film 6 while being electrically connected to the connection pad 3. The rewiring 4 is made of a metal having excellent conductivity, and for example, at least one of Au, Cu, Ni, Al, Ag and the like is used.
[0017]
On the rewiring 4, a protective film 7 for protecting the rewiring 4 is provided. However, the protection film 7 is removed from the connection portions of the bumps 8 and the portion of the opening 9 where the rewiring 4 is exposed.
[0018]
The bump 8 is formed at a connection point of the bump 8 so as to be electrically connected to the rewiring 4, for example, as a connection terminal to a printed board or the like (not shown). As the bump 8, for example, a solder ball is used.
[0019]
In addition, the protective film 7 is removed so that the rewiring 4 is exposed, and in the opening 9 formed at a predetermined position, the rewiring 4 exposed from the opening 9 is used as the inspection pad 10. The position where the opening 9 is provided can be arbitrarily set in a range where the rewiring 4 is formed and in a range other than a connection portion with the bump 8. However, as shown in FIG. 1, the opening 9 is preferably provided so that the rewiring 4 on the connection pad 3 is exposed. For example, when the opening 9 is provided so that the rewiring 4 other than on the connection pad 3 is exposed, an inspection probe (not shown) is brought into contact with the inspection pad 10 for electrical inspection of the semiconductor circuit. There is a possibility that the thin rewiring 4 may be broken. Therefore, the opening 9 is provided so that the rewiring 4 on the connection pad 3 is exposed, and the exposed rewiring 4 is used as the inspection pad 10. Then, even if the inspection probe is brought into contact with the inspection pad 10, the metal at the connection location is formed of the two layers of the rewiring 4 and the connection pad 3, so that the durability against the contact of the probe is increased and the risk of disconnection or the like is increased. Performance can be reduced.
[0020]
Next, details of the manufacturing process of the present semiconductor device will be described with reference to FIGS. 2 (a) to 2 (e) are cross-sectional views for respective steps in a manufacturing process.
[0021]
As shown in FIG. 2A, on a semiconductor substrate 1 made of, for example, a silicon substrate, a wiring 2 forming a circuit together with elements such as a transistor and a resistor (not shown) and a connection electrically connected to the wiring 2 to an external terminal. The connection pad 3 used for the above is formed. Then, a passivation film 5 made of, for example, a silicon nitride film is formed so that the connection pad 3 and the wiring 2 are insulated and protected except for the portion where the rewiring 4 is connected to the connection pad 3. Incidentally, as the passivation film 5, a silicon oxide film may be used instead of the silicon nitride film.
[0022]
Next, as an upper layer of the passivation film 2, an interlayer insulating film 6 is formed on one surface by, for example, a spin coating method or the like. As the interlayer insulating film 6, for example, polyimide is used. Here, as shown in FIG. 2B, an opening needs to be provided in the interlayer insulating film 6 in order to connect the connection pad 3 to the rewiring 4. Therefore, after masking the area where the opening is to be formed by photolithography and curing the other interlayer insulating film 6, the connection pad 3 and the rewiring 4 are formed by chemical dry etching (hereinafter referred to as CDE processing). The interlayer insulating film 6 in the range to be connected is removed.
[0023]
After the formation of the interlayer insulating film 6, the rewiring 4 is formed as shown in FIG. A seed layer (not shown) is formed on the surface of the interlayer insulating film 6 as a base layer of the rewiring 4. The seed layer is made of a metal such as Cu, for example, and is formed on the interlayer insulating film 6 by, for example, sputtering. Since the seed layer is formed to promote the growth of the rewiring 4 provided thereon, it is preferable to use the same metal as the rewiring 4. After the formation of the seed layer, a resist 11 is formed so as to provide the rewiring 4 in a predetermined range, and thereafter, the rewiring 4 is formed by, for example, an electrolytic plating method. As the rewiring 4, a metal having excellent conductivity is used, and for example, at least one of Au, Cu, Ni, Al, Ag and the like is used.
[0024]
After the formation of the rewiring 4, the resist 11 is peeled off and the seed layer under the resist 11 is removed, and a protective film 7 is formed as shown in FIG. First, a protective film 7 made of, for example, polyimide is formed on the entire surface by spin coating or the like. After that, the connection portion of the bump 8 and the opening 9 for forming the inspection pad 10 are masked by photolithography, and the protective film 7 is cured. The opening 9 for forming the pad 10 is etched. As a result, as shown in FIG. 2D, an opening 9 for forming the bump forming portion 12 and the inspection pad 10 is formed.
[0025]
Next, as shown in FIG. 2E, the bump 8 is formed. For example, a flux is printed on the bump forming portion 12 formed in FIG. 2D, and then, for example, a solder ball is mounted as the bump 8. The solder balls used are made of lead-tin eutectic solder, and have a melting point of 183 ° C. The mounted solder ball is subjected to reflow soldering in that state, and is electrically connected to the rewiring 4. The reflow conditions at this time vary depending on the bump pitch and the bump diameter. For example, the peak temperature is set to about 230 ° C. on the surface of the package in order to melt the above-mentioned solder balls. Then, after the bumps 8 are connected to the rewirings 4, the flux is removed, and dicing (not shown) for cutting the wafer state into individual semiconductor chips is performed.
[0026]
As described above, the semiconductor device of the present invention has a structure in which the opening 9 is formed at a predetermined position of the protective film 7 for protecting the rewiring 4 and the rewiring 4 is exposed from the opening 9. Thus, the exposed rewiring 4 can be used as the inspection pad 10 used for electrical inspection of the semiconductor circuit. Therefore, after the rewiring 4 and the bumps 8 are formed on the semiconductor substrate 1 to form a CSP, an electrical inspection of a circuit on the semiconductor substrate can be performed.
[0027]
In this example, as shown in FIG. 3, for example, two inspection pads 10 can be connected to one bump 8 via the rewiring 4. In a CSP having a conventional structure, it is difficult for two inspection probes to contact one bump 8, and one probe is connected to the bump 8, which causes an error due to the impedance of the probe itself. However, as shown in FIG. 3, a predetermined voltage is applied to one of the two test pads 10 (force), and the other is a pad 10 dedicated to sensing, so that the test probe (needle) portion can be used. Errors due to impedance can be eliminated.
[0028]
Next, an electrical inspection of the semiconductor circuit will be described with reference to FIGS. 4 and 5 are views showing the flow of the inspection of the semiconductor device. FIG. 4 is a flow chart of the present invention, and FIG. 5 is a flow chart of a conventional CSP.
[0029]
As shown in FIG. 5, first, a circuit including elements such as transistors and resistors is formed on a semiconductor substrate 1 such as a silicon wafer (Step 30). After the circuit is formed, electrical inspection of the element alone is performed at some points on the wafer (step 31). If the value obtained by the measurement in step 31 is out of the predetermined control value, the wafer is Disposed as defective.
[0030]
The basic performance and characteristics of the semiconductor circuit are inspected for the wafer which is OK in the inspection in step 31 (step 32). At this time, the inspection is performed by bringing a not-shown inspection probe such as a probe card into contact with the connection pad 3 of the semiconductor circuit. As a result of the inspection, the semiconductor chip determined to be defective is not inked, which is a mark of a defect on the semiconductor chip, in order to prevent contamination in the next step of forming a CSP (step 34). As described above, the failure data is sent until the inspection after the dicing in the step 36. During this time, the plurality of semiconductor devices on the wafer that have been CSPed in step 34 perform an electrical inspection of the bumps 8 newly formed as connection terminals in step 35, and are then cut into individual semiconductor devices. .
[0031]
The separated semiconductor device is subjected to an appearance inspection for each semiconductor device, and is mounted on a printed circuit board or the like after the inspection. Finally, the appearance and electrical inspection are performed based on the product standard (step 36), and those that pass are shipped as semiconductor devices. At any timing during the process of step 36, the removal of the defective chip (step 37) is executed based on the above-mentioned defect data.
[0032]
As described above, even if the electrical inspection of the semiconductor circuit is performed in step 32, the defective chip cannot be marked because of the CSP conversion step (step 34) after the inspection. Therefore, it is necessary to send the defective data (step 33) until the defective product is removed in step 37, which is very troublesome. Also, if the CSP process is to be performed before the electrical inspection of the semiconductor circuit, the rewiring 4 is protected by the protective film 7 except for the portion connected to the bump 8, as shown in FIG. Since the semiconductor circuit is completely protected, it is not possible to perform an electrical test on the semiconductor circuit after the CSP.
[0033]
However, in the present invention, the inspection flow shown in FIG. 4 becomes possible by adopting the CSP structure as shown in FIG. Since the configuration has many portions that overlap with the conventional example shown in FIG. 5, particularly different portions are mainly shown.
[0034]
In the present invention, as in the prior art, after a circuit is formed on the semiconductor substrate 1, an element on the circuit is inspected (steps 20 and 21). Then, only the semiconductor substrate on the wafer determined to be non-defective in step 21 is subjected to CSP conversion as shown in step 22. At this time, through the manufacturing process shown in FIG. 2, an opening 9 is formed in a predetermined position of the protective film 7, and the rewiring 4 is exposed from the opening 9 to form the inspection pad 10. Therefore, since the inspection pad 10 exposed from the protective film 7 is electrically connected to the connection pad 3 of the semiconductor circuit, the inspection probe can be brought into contact with the connection pad 3 of the semiconductor circuit. An electrical test is performed (step 23).
[0035]
Further, conventionally, since a CSP process was performed after the electrical inspection of the semiconductor circuit, inking could not be performed on the defective chip, and it was necessary to send the defective data to the post-dicing inspection in step 36 as shown in step 33. However, in this example, since the CSP conversion step is first performed in step 22 and then the electrical inspection of the semiconductor circuit is performed in step 23, for example, laser or ink is applied to the semiconductor chip determined to be defective. The marker can be used for direct inking, and the steps of the inspection process can be shortened.
[0036]
Furthermore, since the semiconductor circuit is subjected to the electrical inspection after the CSP conversion, the electrical inspection of the bumps 8 can be executed at the same timing, and the inspection process can be shortened.
[0037]
As described above, in the semiconductor device of the present invention, the opening 9 is provided in the protective film 7, and the redistribution wiring 4 exposed from the opening 9 is used as the inspection pad 10 of the semiconductor circuit. An electrical test of the semiconductor circuit can be performed. Therefore, since inking can be directly performed on each of the semiconductor devices determined to be defective by the electrical inspection of the semiconductor circuit, the trouble of sending the defective data to a post-process for removing defective products can be omitted. . Further, by performing the bump inspection at the same time as the electrical inspection of the semiconductor circuit, the steps of the inspection process can be shortened.
[0038]
In this example, the example in which the protective film 7 is removed from the opening 8 and the protective film 7 is removed from the opening 9 at the same time. However, since the opening 9 is formed after the bump 8 is formed, The etching removal of the protective film 7 at a predetermined position may be separately performed. Alternatively, a mask may be used when the protective film 7 is formed, and the opening 9 may be provided simultaneously with the formation of the protective film.
[0039]
Further, in this example, an opening 9 is formed in the protective film 7 for the rewiring 4 connected to the connection pad 3 of the semiconductor circuit, and the rewiring 4 exposed from the opening 9 is used as the inspection pad 10. However, at this time, the formation of the opening 9 in the protective film 7 may be performed only for the rewiring 4 necessary for an electrical inspection or the like. That is, only the connection pads 3 necessary for electrical inspection of the circuit on the semiconductor substrate 1 may be selected, and the inspection pads 10 may be formed only on the rewiring 4 connected thereto.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a semiconductor device according to the present invention.
FIGS. 2A to 2E are cross-sectional views each showing a manufacturing process of a semiconductor device.
FIG. 3 is a schematic plan view of a semiconductor device according to the present invention.
FIG. 4 is a flowchart of an inspection of a semiconductor device according to the present invention.
FIG. 5 is an inspection flowchart of a conventional semiconductor device having a CSP structure.
FIG. 6 is an example of a cross-sectional view of a semiconductor device having a conventional CSP structure.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 3 ... Connection pad, 4 ... Rewiring, 7 ... Protective film, 8 ... Bump, 9 ... Opening, 10 ... Inspection pad

Claims (6)

半導体回路への接続用パッドをその表面に備える半導体基板と、前記半導体基板上に形成され前記接続用パッドに電気的に接続される再配線と、前記再配線上に電気的に接続される接続端子としてのバンプと、前記バンプの形成部位を除いて前記再配線上に形成され、当該再配線を保護する保護膜とを備える半導体装置において、
前記保護膜の所定の位置に、前記再配線が露出する開口部を形成し、前記開口部から露出する前記再配線を前記半導体回路の検査用パッドとすることを特徴とする半導体装置。A semiconductor substrate having a pad for connection to a semiconductor circuit on a surface thereof, a rewiring formed on the semiconductor substrate and electrically connected to the connection pad, and a connection electrically connected to the rewiring In a semiconductor device comprising a bump as a terminal and a protective film formed on the rewiring except for a part where the bump is formed, and protecting the rewiring,
A semiconductor device, wherein an opening for exposing the rewiring is formed at a predetermined position of the protective film, and the rewiring exposed from the opening is used as a test pad of the semiconductor circuit. 前記検査用パッドは、前記接続用パッド上の前記再配線部に設けられることを特徴とする請求項１に記載の半導体装置。The semiconductor device according to claim 1, wherein the inspection pad is provided on the rewiring portion on the connection pad. 接続用パッドをその表面に備える半導体基板上において、当該接続用パッドに電気的に接続されるように再配線を形成する工程と、前記再配線上に電気的に接続される接続端子としてのバンプを形成する工程と、前記バンプの形成部位を除いて前記再配線上を保護する保護膜を形成する工程を具備する半導体装置の製造方法において、
前記保護膜の所定の位置に、前記再配線が露出する開口部を形成する工程を備え、この開口部から露出する前記再配線を、前記半導体回路の検査用パッドとして利用することを特徴とする半導体装置の製造方法。Forming a rewiring on a semiconductor substrate having a connection pad on the surface thereof so as to be electrically connected to the connection pad; and forming a bump as a connection terminal electrically connected to the rewiring. Forming a protective film that protects the rewiring except for the portion where the bump is to be formed.
A step of forming an opening at which the rewiring is exposed at a predetermined position of the protective film, wherein the rewiring exposed from the opening is used as a test pad of the semiconductor circuit. A method for manufacturing a semiconductor device. 前記検査用パッドは、前記接続用パッド上に形成されることを特徴とする請求項３に記載の半導体装置の製造方法。The method according to claim 3, wherein the inspection pad is formed on the connection pad. 前記半導体装置は、請求項３又は請求項４に記載の製造方法により形成された後に、ウエハ状態のまま電気的に検査されることを特徴とする半導体装置の検査方法。A method for inspecting a semiconductor device, wherein the semiconductor device is electrically inspected in a wafer state after being formed by the manufacturing method according to claim 3 or 4. 前記検査用パッドに検査用プローブを当接することにより、前記半導体装置が電気的に検査されることを特徴とする請求項５に記載の半導体装置の検査方法。6. The method according to claim 5, wherein the semiconductor device is electrically inspected by bringing an inspection probe into contact with the inspection pad.

Images