JP2004031513A - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP2004031513A
JP2004031513A JP2002183291A JP2002183291A JP2004031513A JP 2004031513 A JP2004031513 A JP 2004031513A JP 2002183291 A JP2002183291 A JP 2002183291A JP 2002183291 A JP2002183291 A JP 2002183291A JP 2004031513 A JP2004031513 A JP 2004031513A
Authority
JP
Japan
Prior art keywords
layer
current
light emitting
emitting device
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002183291A
Other languages
English (en)
Inventor
Takanao Kurahashi
倉橋 孝尚
Tetsuro Murakami
村上 哲朗
Shoichi Oyama
大山 尚一
Hiroshi Nakatsu
中津 弘志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002183291A priority Critical patent/JP2004031513A/ja
Priority to CN03160266.5A priority patent/CN1248322C/zh
Priority to US10/601,755 priority patent/US6815727B2/en
Publication of JP2004031513A publication Critical patent/JP2004031513A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】良好な高速応答性を有するレゾナント・キャビティ型LEDを提供すること。
【解決手段】n型GaAs基板1上に、n型AlAs/Al0.5Ga0.5Asからなる第1DBR3と、量子井戸活性層5と、p型(Al0.2Ga0.80.5In0.5P/Al0.5In0.5Pからなる第2DBR7と、n型GaP電流狭窄層10を備え、第1DBR3と第2DBR7とで共振器を形成すると共に、この共振器内の定在波の腹の位置に量子井戸活性層5を形成する。第2DBR7と電流狭窄層10の間に、抵抗率を厚みで除した値が1×10Ω以上の抵抗値を有するp型GaPエッチング保護層9を備える。電流狭窄層10で形成された電流経路内の電流は電流経路外に拡散し難いので、量子井戸層において、応答速度の劣化を招く電流密度が低い領域が殆ど生じない。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体発光素子に関する。
【0002】
【従来の技術】
近年、光通信や情報表示パネル等に、半導体発光素子が広く用いられている。これらの半導体発光素子は高い発光効率が要求され、特に、光通信用の半導体発光素子については応答速度が高いことが重要であるので、高効率かつ高速応答の半導体発光素子の開発が盛んに行われている。
【0003】
高効率の半導体発光素子としては、低電流動作が可能な面発光形のLED(発光ダイオード)が注目されている。しかし、上記面発光型のLEDは高速応答性が比較的悪くて、データ伝送速度において100Mbps〜200Mbps程度が限界である。そこで、レゾナント・キャビティ型のLEDが開発されている。このレゾナント・キャビティ型LEDは、2つのミラーで形成された共振器における定在波の腹の位置に、発光層を位置させることによって、自然放出光を制御して、高速応答及び高効率を実現するものである(特開平3−229480号公報、米国特許第5226053号参照)。最近、IEEE1394,USB2などに準拠する高速通信システムに、POF(プラスチック光ファイバ)が利用され始めている。POFに好適な光源として、AlGaInP系の半導体材料を発光層に用いたレゾナント・キャビティ型LEDが開発されている。このLEDは、上記POFにおいて低損失な波長領域に含まれる650nm波長で、高効率発光が可能である(High Brightness Visible Resonant Cavity Light Emitting Diode:IEEE PHOTONICS TECHNOLOGY LETTERS VOL.10 NO.12 DECEMBER 1998)。
【0004】
ところが、上記AlGaInP系発光層を有するレゾナント・キャビティ型LEDは、共振器を形成するミラーとしてAlGaAs系の材料の多層反射膜を用いるので、LED表面近傍に、AlAsや、Al混晶比が1に近いAlGaAsの層が存在することになり、耐湿性に問題があった。また、表面から注入された電流は1μm程度の厚さのDBRにおいてのみ拡散するので、電流拡散が不十分になって、数十mA以上の電流を注入すると光出力が飽和するという問題があった。これらの問題を解決するため、表面電極を数μm幅の蜂の巣状あるいはメッシュ状の電極とすることが提案されているが、そのような電極は電極切れが生じ易くてLEDの信頼性の低下を招くという問題がある。
【0005】
そこで、従来、共振器を形成する表面側の多層反射膜を、AlGaInP系の材料で構成した半導体発光素子が提案されている(特開2001−68732号公報参照)。この半導体発光素子は、表面側の多層反射膜をAlGaInP系の材料で構成して耐湿性を向上すると共に、電流狭窄層を設けて発光層に注入する電流密度を高くすると共に、電流拡散層を設けて光出力の飽和を解消するようにしている。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体発光素子は、上記電流狭窄層で形成された電流経路よりも外側に電流が拡散し、この拡散した電流によって、電流密度が低い領域が発光層に生じる。この発光層の電流密度が低い領域は応答速度が遅いので、素子全体として応答速度が低下するという問題がある。
【0007】
そこで、この発明の目的は、良好な高速応答性を有するレゾナント・キャビティ型LEDを提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体発光素子は、半導体基板上に、第1多層反射膜と、発光層と、AlGaIn1−y−zP(0≦y≦1,0≦z≦1)からなる第2多層反射膜と、電流狭窄層を順に備える。上記第1多層反射膜と第2多層反射膜とは所定の間隔を有して共振器を形成する。上記発光層は、上記共振器内の定在波の腹の位置に形成されている。そして、上記第2多層反射膜と電流狭窄層の間に、抵抗率を厚みで除した値が1×10Ω以上の半導体層を備える。この半導体層は、抵抗率を比較的大きくしてキャリア濃度を比較的低くしているので、上記電流狭窄層で形成された電流経路内の電流は、電流経路外に拡散し難い。したがって、上記発光層において電流密度が低い領域が殆ど生じないので、半導体発光素子の応答特性が効果的に向上する。
【0009】
ここにおいて、上記第2多層反射膜と電流狭窄層の間の半導体層が、抵抗率を厚みで除した値が1×10Ωよりも小さいと、電流狭窄層によって形成された電流経路の外側への電流の拡散量が、半導体発光素子の応答特性に悪影響を与える程度に大きくなってしまう。
【0010】
従来、共振器構造を有しない面発光形の半導体発光素子では、多層反射膜と電流狭窄層の間の層について、直列抵抗低減のため、キャリア濃度を3×1018cm−3程度にしていた。このような半導体発光素子では、上記多層反射膜と電流狭窄層の間の層のキャリア濃度が、応答速度の高速化の妨げとなることは認識されていなかった。本発明者は、上記電流狭窄層で形成された電流経路から電流が拡散する原因が、上記発光層の上に形成された多層反射膜と上記電流狭窄層との間の層の抵抗率に相関することを見出し、それに基いて本発明がなされた。
【0011】
なお、本明細書を通して、半導体化合物におけるyおよびzは、各半導体化合物毎に独立である。
【0012】
1実施形態の半導体発光素子では、上記電流狭窄層で形成された電流通路よりも外側に拡散する電流の割合が、上記電流通路への全注入電流の25%以下である。これによって、上記発光層の電流密度が低い領域が、半導体発光素子全体の応答特性に悪影響を与えない程度に減少できる。上記電流狭窄層で形成された電流経路よりも外側に拡散する電流の割合が、全注入電流の25%よりも大きくなると、上記電流経路よりも外側に拡散した電流による電流密度が低い領域が過大になって、半導体発光素子全体の応答特性が悪化してしまう。
【0013】
1実施形態の半導体発光素子は、上記電流狭窄層上に、電流拡散層を備える。半導体発光素子の表面から注入された電流は、上記電流拡散層によって、上記電流狭窄層で形成される電流経路に均一に導かれる。したがって、半導体発光素子の動作電圧が効果的に低減できる。
【0014】
1実施形態の半導体発光素子は、発光層はAlGaIn1−y−zP(0≦y≦1,0≦z≦1)からなるので、550nmから680nmの波長範囲の発光光が得られる。
【0015】
1実施形態の半導体発光素子は、上記第2多層反射膜と電流狭窄層の間に、AlGaIn1−y−zP(0≦y≦1,0≦z≦1)からなる半導体層を備える。したがって、波長が550nm以上の光に対して透明になるので、550nm以上の波長の発光光を高効率に取り出すことができる。
【0016】
1実施形態の半導体発光素子は、上記第2多層反射膜と電流狭窄層の間に、GaPからなる半導体層を備える。この半導体層は表面が酸化し難いので、この層上に良好な結晶性の半導体層を成長できる。その結果、格子不整合や結晶欠陥などが少なくて良好な特性の半導体発光素子が得られる。
【0017】
1実施形態の半導体発光素子は、上記電流狭窄層はAlGaIn1−y−zP(0≦y≦1,0≦z≦1)からなる。したがって、波長が550nm以上の光に対して透明になるので、550nm以上の波長の発光光を高効率に取り出すことができる。
【0018】
1実施形態の半導体発光素子は、上記電流狭窄層はGaPからなる。この半導体層は表面が酸化し難いので、この層上に良好な結晶性の半導体層を成長できる。その結果、格子不整合や結晶欠陥などが少なくて良好な発光特性の半導体発光素子が得られる。
【0019】
1実施形態の半導体発光素子は、上記電流拡散層はAlGaIn1−y−zP(0≦y≦1,0≦z≦1)からなる。したがって、波長が550nm以上の光に対して透明になるので、550nm以上の波長の発光光を高効率に取り出すことができる。
【0020】
また、上記半導体基板は、その上に形成される半導体層の結晶性を考慮して、GaAsで形成するのが好ましい。
【0021】
【発明の実施の形態】
以下、本発明を図示の実施形態により詳細に説明する。
【0022】
(第1実施形態)
図1(a)は、本発明の第1実施形態の半導体発光素子を示す平面図であり、図1(b)は、図1(a)のA−A線における断面図である。図2は、図1(a),(b)の半導体発光素子の製造途中の様子を示す断面図である。図3(a)は、半導体発光素子の製造途中の様子であって、図2と異なる工程の様子を示す断面図である。図3(b)は、図3(a)のB−B線における断面図である。
【0023】
本実施形態の半導体発光素子はAlGaInP系の半導体発光素子である。まず、図2に示すように、(100)面から[011]方向に15°傾斜した半導体基板としてのn型GaAs基板1上に、n型のGaAsバッファー層2(層厚1μm、キャリア濃度5×1017cm−3)と、第1多層反射膜としてのn型の第1DBR(分布型ブラッグ反射器)3(キャリア濃度5×1017cm−3)と、n型の(Al0.7Ga0.30.5In0.5P第1クラッド層4(キャリア濃度5×1017cm−3)と、発光層としての量子井戸活性層5と、p型の(Al0.7Ga0.30.5In0.5P第2クラッド層6(キャリア濃度5×1017cm−3)と、第2多層反射膜としての第2DBR7(キャリア濃度5×1017cm−3)と、p型のAlGaInP中間層8(層厚0.1μm、キャリア濃度5×1018cm−3)と、p型のGaPエッチング保護層9(層厚1μm、キャリア濃度1×1018cm−3)と、n型のGaP層10(層厚0.3μm、キャリア濃度3×1018cm−3)と、アンドープのGaAsキャップ層11(層厚0.01μm)を、MOCVD(Metal Organic Chemical Vapor Deposition)法によって順次積層する。
【0024】
上記第1DBR3は、n型のAlAsおよびn型のAl0.5Ga0.5Asの30.5ペアによって形成する。上記量子井戸活性層5は、GaInP井戸層と、(Al0.5Ga0.50.5In0.5Pバリア層とで形成する。上記第2DBR7は、p型の(Al0.2Ga0.80.5In0.5Pおよびp型のAl0.5In0.5Pの12ペアによって形成する。
【0025】
ここで、n型の第1DBR3と、p型の第2DBR7は、反射スペクトルの中心が650nmになるように形成する。そして、この2つのDBR3,7で構成する共振器の共振波長が650nmになるように、互いの間隔、つまり共振器長を調整する。本実施例では、共振器長を2波長分とした。さらに、量子井戸活性層5は、上記2つのDBR3,7による共振器中に生じる定在波の腹に位置するように形成し、発光ピーク波長が650nmになるようにする。
【0026】
その後、n型のGaAsキャップ層11を硫酸/過酸化水素系エッチャントで除去した後、フォトリソグラフィーおよび硫酸/過酸化水素系エッチャントによるによって、n型GaP層10の一部を、p型のGaPエッチング保護層9に達するまでエッチングする。このエッチングによって、図3(a),(b)に示すように電流経路となる直径70μmの円形開口を形成して、n型GaP電流狭窄層10を形成する。
【0027】
その後、図1に示すように、p型エッチング保護層9およびn型電流狭窄層10上に、p型のAlGaInP電流拡散層12を積層する。このp型電流拡散層12は、合計層厚が7μmであって、下側の厚み1μmの部分はキャリア濃度を1×1018cm−3に形成すると共に、上側の厚み6μmの部分はキャリア濃度を1×1019cm−3に形成する。その後、p型電流拡散層12上にAuBe/Auを蒸着し、この蒸着AuBe/AuをフォトリソグラフィーおよびAuエッチャントを用いてエッチングした後、熱処理を施して、p型電極13を得る。一方、GaAs基板1の裏面を研磨し、厚みを約280μmにする。このGaAs基板1の研磨面にAuGe/Auを蒸着し、熱処理して、n型電極14を形成する。
【0028】
このようにして製造した半導体発光素子について、応答性能を調べたところ、立ち上がり時間が2.1nsであった。なお、GaPエッチング保護層9のキャリア濃度を従来と同様の3×1018cm−3とした場合、立ち上り時間は2.6nsであった。したがって、上記GaPエッチング保護層9のキャリア濃度を低減することによって、応答性能が向上できることが確認できた。
【0029】
図4は、上記エッチング保護層9の抵抗率を変化させた場合、上記GaP電流狭窄層10による電流経路の外側に拡散する電流の変化を測定し、その測定結果をグラフに示した図である。図4において、横軸はエッチング保護層9の抵抗率(Ω・cm)であり、縦軸は、全注入電流に対する電流経路の外側に拡散する電流の割合(%)である。上記エッチング保護層9の層厚は、全ての場合において1μmである。
【0030】
図4から分かるように、上記エッチング保護層9の抵抗率が大きくなるにつれて、電流経路の外側に拡散する電流の割合が小さくなる。
【0031】
図5は、上記エッチング保護層9の抵抗率を変化させた場合、半導体発光素子の立ち上がり時間の変化を測定し、その測定結果をグラフに示した図である。図5において、横軸はエッチング保護層9の抵抗率(Ω・cm)であり、縦軸は、動作電圧を印加してから発光するまでの立ち上がり時間(ns)である。上記エッチング保護層9の層厚は、全ての場合において1μmである。
【0032】
図5から分かるように、抵抗率が0.1Ω・cmより小さくなると、立ち上がり時間が急激に大きくなる。この場合、抵抗率0.1Ω・cmを層厚1μmで除した値は、1×10Ωである。すなわち、抵抗率を層厚で除した値が、1×10Ωよりも小さくなると、半導体発光素子の立ち上がり時間が急激に大きくなる。その原因は、電流経路の外側に拡散する電流が増加して、発光層において電流密度が低い領域が増加し、この電流密度が低い領域は電流の注入に対する発光の応答時間が遅いので、半導体発光素子全体の応答速度の遅れが顕著になるからである。図4および図5から分かるように、注入電流全体に対する電流経路の外側に拡散する電流の割合が25%を越えると、半導体発光素子全体としての立ち上がり時間の遅れが顕著になる。したがって、全注入電流に対する電流経路の外側への拡散電流の割合を25%以下にすることによって、半導体発光素子の立ち上がり時間の遅れが効果的に防止できる。
【0033】
なお、上記p型AlGaInP中間層8は、抵抗率が0.3Ωcm程度と大きく、また、層厚がエッチング保護層9よりも薄いことから、電流経路からの電流拡散には殆ど影響しない。
【0034】
本実施形態の半導体発光素子を、温度が80℃、かつ、湿度が85%の雰囲気中で、50mAの注入電流での通電試験を実施したところ、1000時間経過後の光出力は初期光出力に対して95%であり、十分な耐湿性を有することが分かった。なお、初期光出力は、注入電流が20mAのときに2.2mWであった。また、注入電流20mAの場合の動作電圧は2.2Vであった。したがって、p型電極13からの電流を、上記電流拡散層12中に十分に拡散させ、上記電流狭窄層10の円形開口の中央にまで到達させて、この円形開口で形成される電流経路に電流を均一に注入できる。その結果、発光層としての量子井戸活性層5に、高い電流密度で均一に電流を注入できるので、応答速度が高くて低電圧動作の半導体発光素子が得られる。
【0035】
本実施形態において、第2DBR7と電流狭窄層10の間に形成されたp型GaPエッチング保護層9について、抵抗率を層厚で除した値が1×10Ωよりも大きく形成したが、第2多層反射膜と電流狭窄層の間に位置する半導体層であれば、エッチング保護層以外の層であってもよい。ただし、AlGa1−xAs(0≦x≦1)もこの層の材料として使用可能であるが、この層は発光波長に対して透明である必要があるため、発光波長の短波長化に伴いAlGaAs層のAl混晶比を大きくする必要が生じる。Al混晶比が大きくなると表面が酸化されやすく、この層の上に積層する層の結晶性の悪化を招きやすくなる。よって、半導体発光素子の発光波長が短い場合には、第2多層反射膜と電流狭窄層の間の層はAlGaIn1−y−zP(0≦y≦1,0≦z≦1)が望ましい。また、本実施例では電流狭窄層はGaPを使用したが、AlGa1−xAs(0≦x≦1)もこの層の材料として使用可能である。ただし、発光波長に対して透明であることが望ましく、また第2多層反射膜と電流狭窄層の間の層がAlGaIn1−y−zP(0≦y≦1,0≦z≦1)である場合には、電流狭窄層にAlGaAsを使用するとPとAsの異なるV族元素を有する層の上に別の層を積層する必要が生じ、積層した層の結晶性の確保が困難である。また、本実施例では電流拡散層は(Al0.2Ga0.80.5In0.5Pを使用したがAlGa1−xAs(0≦x≦1)もこの層の材料として使用可能である。ただし、この層は発光波長に対して透明である必要があり、発光波長が短い場合にはAl混晶比が小さく耐湿性の高いAlGaIn1−y−zP(0≦y≦1,0≦z≦1)が望ましい。また、上記AlGaInP中間層8は無くてもよい。
【0036】
(第2実施形態)
図6(a)は、本発明の第2実施形態の半導体発光素子の平面図であり、図6(b)は、図6(a)のC−C線での断面図である。図7は、図6(a),(b)の半導体発光素子の製造途中の様子を示す断面図である。図8(a)は、図6(a),(b)の半導体発光素子の製造途中の様子であって、図7と異なる工程の様子を示す断面図である。図8(b)は、図8(a)のD−D線での断面図である。
【0037】
本実施形態の半導体発光素子はAlGaInP系の半導体発光素子である。まず、図7に示すように、(100)から[011]方向に15°傾斜したn型のGaAs基板21上に、n型のGaAsバッファー層22(層厚1μm,キャリア濃度5×1017cm−3)、n型の第1DBR23(キャリア濃度5×1017cm−3)、n型のAl0.5In0.5P第1クラッド層24(キャリア濃度5×1017cm−3)、量子井戸活性層25、p型のAl0.5In0.5P第2クラッド層26(キャリア濃度5×1017cm−3)、p型の第2DBR27(キャリア濃度5×1017cm−3)、p型のAlGaInP中間層28(層厚0.1μm、キャリア濃度5×1018cm−3)、p型のAl0.01Ga0.98In0.01Pエッチング保護層29(層厚1μm、キャリア濃度1×1018cm−3)、n型のAl0.01Ga0.98In0.01P電流狭窄層30(層厚0.3μm、キャリア濃度3×1018cm−3)、0.01μmの厚を有するアンドープのGaAsキャップ層31を、MOCVD法によって順次積層する。
【0038】
上記n型の第1DBR23は、n型AlAsおよびn型Al0.6Ga0.4Asの35.5ペアによって形成している。上記量子井戸活性層25は、(Al0.3Ga0.70.5In0.5P井戸層と、(Al0.7Ga0.30.5In0.5Pバリア層とで形成する。上記p型の第2DBRは、p型(Al0.4Ga0.60.5In0.5Pおよびp型Al0.5In0.5Pの17ペアで形成する。
【0039】
ここで、n型の上記第1DBR23と、p型の第2DBR27は、反射スペクトルの中心が各々570nmになるようにする。そして、この2つのDBR23,27で構成する共振器の共振波長が570nmになるように、互いの間隔、つまり共振器長を調整する。本実施例では、共振器長を2波長分とした。さらに、量子井戸活性層25は、上記2つのDBR23,27による共振器中に生じる定在波の腹に位置するように形成し、発光ピーク波長が570nmになるようにする。
【0040】
その後、n型のGaAsキャップ層31を硫酸/過酸化水素系エッチャントで除去した後、フォトリソグラフィーおよび硫酸/過酸化水素系エッチャントによって、n型Al0.01Ga0.98In0.01P電流狭窄層30の一部をp型のAl0.01Ga0.98In0.01Pエッチング保護層29に達するまでエッチングする。このエッチングによって、図8(a),(b)に示すように電流経路となる直径70μmの円形開口を形成して、n型Al0.01Ga0.98In0.01P電流狭窄層30を形成する。
【0041】
その後、図6に示すように、n型電流狭窄層30およびp型エッチング保護層29上に、p型のAlGaInP電流拡散層32を積層する。このp型電流拡散層32は、合計層厚が7μmであって、下側の厚み1μmの部分はキャリア濃度を1×1018cm−3に形成すると共に、上側の厚み6μmの部分はキャリア濃度を1×1019cm−3に形成する。その後、p型電流拡散層32上にAuBe/Auを蒸着し、この蒸着AuBe/AuをフォトリソグラフィーおよびAuエッチャントを用いてエッチングした後、熱処理を施して、p型電極33を得る。一方、GaAs基板21の裏面を研磨し、厚みを約280μmにする。このGaAs基板の研磨面にAuGe/Auを蒸着し、熱処理して、n型電極34を形成する。
【0042】
このようにして製造した半導体発光素子について、応答性能を調べたところ、立ち上がり時間が1.8nsであった、なお、AlGaInPエッチング保護層29のキャリア濃度を従来と同様の3×1018cm−3とした場合、立ち上り時間は2.5nsであった。したがって、上記AlGaInPエッチング保護層29のキャリア濃度を低減することによって、応答性能が向上できることが確認できた。
【0043】
本実施形態の半導体発光素子は、エッチング保護層29をAl0.01Ga0.98In0.01Pで形成した点が第1実施形態と異なる。第1実施形態の半導体発光素子のGaPエッチング保護層9と比較して、AlとInをそれぞれ1%含有することによって、同一のキャリア濃度で抵抗率を数%大きくすることができる。抵抗率を大きくすることによって、このエッチング保護層の層厚が増大しても、電流経路の外側に拡散する電流の割合を低く抑えることが可能になる。
【0044】
本実施形態の半導体発光素子を、温度が80℃、かつ、湿度が85%の雰囲気中で、50mAの注入電流での通電試験を実施したところ、1000時間経過後の光出力は初期光出力に対して105%であり、十分な耐湿性を有することが分かった。なお、初期光出力は、注入電流が20mAのときに0.4mWであった。また、注入電流20mAの場合の動作電圧は2.2Vであった。したがって、第1実施形態と同様に、p型電極33からの電流を、上記電流拡散層32中に十分に拡散させ、上記電流狭窄層30の円形開口の中央にまで到達させて、この円形開口で形成される電流経路に電流を均一に注入できる。その結果、量子井戸活性層25に、高い電流密度で均一に電流を注入できるので、応答速度が高くて低電圧動作の半導体発光素子が得られる。
【0045】
本実施形態において、第2DBR27と電流狭窄層30の間に形成されたp型GaPエッチング保護層29について、抵抗率を層厚で除した値が1×10Ωよりも大きく形成したが、第2多層反射膜と電流狭窄層の間に位置する半導体層であれば、エッチング保護層以外の層であってもよい。また、上記AlGaInP中間層28は無くてもよい。
【0046】
上記第1および第2実施形態において、p型とn型とを逆に形成してもよい。
【0047】
【発明の効果】
以上より明らかなように、本発明の半導体発光素子によれば、半導体基板側の第1多層反射膜と、半導体基板に遠い側のAlGaIn1−y−zP(0≦y≦1,0≦z≦1)からなる第2多層反射膜とで形成された共振器を備え、この第2多層反射膜と、電流狭窄層との間に抵抗率を厚みで除した値が1×10Ω以上の半導体層を備えるので、上記電流狭窄層で形成された電流経路内の電流が、電流経路外側に拡散し難くなって、発光層に電流密度が低い領域が殆ど生じなくできる。その結果、半導体発光素子の応答特性が効果的に向上できる。
【0048】
また、本発明の半導体発光素子では、電流狭窄層で形成された電流通路よりも外側に拡散する電流の割合が、上記電流通路への全注入電流の25%以下であるので、発光層の電流密度が低い領域が、半導体発光素子全体の応答特性に悪影響を与えない程度に減少できる。
【図面の簡単な説明】
【図1】図1(a)は、本発明の第1実施形態の半導体発光素子を示す平面図であり、図1(b)は、図1(a)のA−A線における断面図である。
【図2】図1(a),(b)の半導体発光素子の製造途中の様子を示す断面図である。
【図3】図3(a)は、半導体発光素子の図2と異なる製造途中の様子を示す断面図であり、図3(b)は、図3(a)のB−B線における断面図である。
【図4】エッチング保護層9の抵抗率を変化させた場合、電流経路の外側に拡散する電流の変化を示した図である。
【図5】エッチング保護層9の抵抗率を変化させた場合、半導体発光素子の立ち上がり時間の変化を示した図である。
【図6】図6(a)は、第2実施形態の半導体発光素子の平面図であり、図6(b)は、図6(a)のC−C線での断面図である。
【図7】図6(a),(b)の半導体発光素子の製造途中の様子を示す断面図である。
【図8】図8(a)は、半導体発光素子の図7と異なる製造工程の様子を示す断面図であり、図8(b)は、図8(a)のD−D線での断面図である。
【符号の説明】
1 n型GaAs基板
2 n型GaAsバッファー層
3 n型第1DBR
4 n型(Al0.7Ga0.30.5In0.5P第1クラッド層
5 量子井戸活性層
6 p型(Al0.7Ga0.30.5In0.5P第2クラッド層
7 p型第2DBR
8 p型AlGaInP中間層
9 p型GaPエッチング保護層
10 n型GaP電流狭窄層
12 p型AlGaInP電流拡散層
13 p型電極
14 n型電極

Claims (6)

  1. 半導体基板上に、第1多層反射膜と、発光層と、AlGaIn1−y−zP(0≦y≦1,0≦z≦1)からなる第2多層反射膜と、電流狭窄層を順に備え、上記第1多層反射膜と第2多層反射膜とが所定の間隔を有して共振器を形成し、この共振器内の定在波の腹の位置に上記発光層が形成された半導体発光素子において、
    上記第2多層反射膜と電流狭窄層の間に、抵抗率を厚みで除した値が1×10Ω以上の半導体層を備えることを特徴とする半導体発光素子。
  2. 半導体基板上に、第1多層反射膜と、発光層と、AlGaIn1−y−zP(0≦y≦1,0≦z≦1)からなる第2多層反射膜と、電流狭窄層を順に備え、上記第1多層反射膜と第2多層反射膜とが所定の間隔を有して共振器を形成し、この共振器内の定在波の腹の位置に上記発光層が形成された半導体発光素子において、
    上記電流狭窄層で形成される電流通路への全注入電流に対して、上記電流通路よりも外側に拡散する電流の割合が25%以下であることを特徴とする半導体発光素子。
  3. 請求項1または2に記載の半導体発光素子において、
    上記電流狭窄層上に、電流拡散層を備えることを特徴とする半導体発光素子。
  4. 請求項1乃至3のいずれか1つに記載の半導体発光素子において、
    上記半導体基板はGaAsからなり、
    上記発光層はAlGaIn1−y−zP(0≦y≦1,0≦z≦1)からなり、
    上記第2多層反射膜と電流狭窄層の間に、AlGaIn1−y−zP(0≦y≦1,0≦z≦1)またはGaPからなる半導体層を備えたことを特徴とする半導体発光素子。
  5. 請求項1乃至3のいずれか1つに記載の半導体発光素子において、
    上記半導体基板はGaAsからなり、
    上記第2多層反射膜と電流狭窄層の間に、AlGaIn1−y−zP(0≦y≦1,0≦z≦1)またはGaPからなる半導体層を備え、
    上記電流狭窄層はAlGaIn1−y−zP(0≦y≦1,0≦z≦1)またはGaPからなることを特徴とする半導体発光素子。
  6. 請求項1乃至3のいずれか1つに記載の半導体発光素子において、
    上記半導体基板はGaAsからなり、
    上記第2多層反射膜と電流狭窄層の間に、AlGaIn1−y−zP(0≦y≦1,0≦z≦1)またはGaPからなる半導体層を備え、
    上記電流拡散層はAlGaIn1−y−zP(0≦y≦1,0≦z≦1)からなることを特徴とする半導体発光素子。
JP2002183291A 2002-06-24 2002-06-24 半導体発光素子 Pending JP2004031513A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002183291A JP2004031513A (ja) 2002-06-24 2002-06-24 半導体発光素子
CN03160266.5A CN1248322C (zh) 2002-06-24 2003-06-24 半导体发光器件
US10/601,755 US6815727B2 (en) 2002-06-24 2003-06-24 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002183291A JP2004031513A (ja) 2002-06-24 2002-06-24 半導体発光素子

Publications (1)

Publication Number Publication Date
JP2004031513A true JP2004031513A (ja) 2004-01-29

Family

ID=31179554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002183291A Pending JP2004031513A (ja) 2002-06-24 2002-06-24 半導体発光素子

Country Status (3)

Country Link
US (1) US6815727B2 (ja)
JP (1) JP2004031513A (ja)
CN (1) CN1248322C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283092A (ja) * 2007-05-14 2008-11-20 Dowa Electronics Materials Co Ltd 垂直共振器型半導体発光素子
JP2009277999A (ja) * 2008-05-16 2009-11-26 Hitachi Cable Ltd 半導体発光素子

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547344B2 (ja) * 1999-08-24 2004-07-28 シャープ株式会社 半導体発光素子
US6614056B1 (en) * 1999-12-01 2003-09-02 Cree Lighting Company Scalable led with improved current spreading structures
DE102004040968A1 (de) * 2004-07-30 2006-03-23 Osram Opto Semiconductors Gmbh Lumineszenzdiode mit einer reflexionsmindernden Schichtenfolge
CN100446286C (zh) * 2004-07-30 2008-12-24 奥斯兰姆奥普托半导体有限责任公司 具有减小反射的层序列的发光二极管
JP2007165626A (ja) * 2005-12-14 2007-06-28 Toyoda Gosei Co Ltd 発光素子及びその製造方法
CN100466404C (zh) * 2006-04-26 2009-03-04 中国科学院半导体研究所 砷化镓/砷化铝分布布拉格反射镜的湿法腐蚀方法
CN100442561C (zh) * 2006-11-29 2008-12-10 南京大学 硅基短波长发光二极管及其制备方法
CN104037273A (zh) * 2014-06-10 2014-09-10 北京太时芯光科技有限公司 一种提高发光二极管出光效率的方法
WO2016098273A1 (ja) * 2014-12-19 2016-06-23 ソニー株式会社 活性層構造、半導体発光素子および表示装置
KR101818725B1 (ko) * 2017-09-11 2018-01-15 주식회사 레이아이알 수직 공동 표면 방출 레이저
CN111108657B (zh) * 2017-06-30 2022-06-14 奥卢大学 一种光学半导体装置及其制造方法
CN109686827B (zh) * 2018-12-28 2021-10-22 维沃移动通信有限公司 发光模组的制备方法、发光模组、显示装置及终端
CN112582877B (zh) * 2019-09-29 2021-10-01 山东华光光电子股份有限公司 一种650nm垂直腔面激光器及其制备方法
CN113078244B (zh) * 2021-03-23 2022-09-06 北京创盈光电医疗科技有限公司 一种光疗用蓝绿光芯片的外延结构及制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547344B2 (ja) 1999-08-24 2004-07-28 シャープ株式会社 半導体発光素子
JP3586594B2 (ja) 1999-08-25 2004-11-10 シャープ株式会社 半導体発光素子およびその製造方法
JP3689621B2 (ja) 2000-09-04 2005-08-31 シャープ株式会社 半導体発光素子
JP4443094B2 (ja) 2001-05-24 2010-03-31 シャープ株式会社 半導体発光素子
JP2003124508A (ja) 2001-10-15 2003-04-25 Sharp Corp 発光ダイオード、デバイス、該デバイスを用いた表示または通信用光源装置
JP4048056B2 (ja) 2002-01-15 2008-02-13 シャープ株式会社 半導体発光素子及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283092A (ja) * 2007-05-14 2008-11-20 Dowa Electronics Materials Co Ltd 垂直共振器型半導体発光素子
JP2009277999A (ja) * 2008-05-16 2009-11-26 Hitachi Cable Ltd 半導体発光素子

Also Published As

Publication number Publication date
CN1495926A (zh) 2004-05-12
US20040036075A1 (en) 2004-02-26
US6815727B2 (en) 2004-11-09
CN1248322C (zh) 2006-03-29

Similar Documents

Publication Publication Date Title
JP4054631B2 (ja) 半導体発光素子およびその製造方法、ledランプ並びにled表示装置
JP2004031513A (ja) 半導体発光素子
US6819701B2 (en) Super-luminescent folded cavity light emitting diode
US6653660B2 (en) Vertical cavity-type semiconductor light-emitting device and optical module using vertical cavity-type semiconductor light-emitting device
US6548824B2 (en) Semiconductor light emitting device for stably obtaining peak wave length of emission spectrum
US6617614B2 (en) Semiconductor light-emitting device
US20050127352A1 (en) Light emitting diode
TWI460879B (zh) 垂直共振器型發光二極體
JP3547344B2 (ja) 半導体発光素子
JP3586594B2 (ja) 半導体発光素子およびその製造方法
JP4443094B2 (ja) 半導体発光素子
JP4048056B2 (ja) 半導体発光素子及びその製造方法
JP2001267686A (ja) レーザ素子
JPH1146038A (ja) 窒化物半導体レーザ素子及びその製造方法
JP2001298212A (ja) 半導体発光素子およびその製造方法
US6770915B2 (en) Light emitting element with multiple multi-layer reflectors and a barrier layers
JP2002111051A (ja) 垂直共振器型半導体発光素子
CN109038217B (zh) 延长使用寿命的vcsel芯片及制作方法和电子器件
JP2000196139A (ja) 半導体発光素子の製造方法
KR101305793B1 (ko) 발광소자 및 이의 제조방법
KR100446604B1 (ko) 단일횡모드GaN계면발광레이저다이오드및그제조방법
JP2007299949A (ja) 半導体発光素子
JPH09102630A (ja) Ii−vi族半導体発光素子および半導体面発光レーザ
JPH0964455A (ja) 長波長帯面発光レーザ
JPH07273399A (ja) 微小共振器レーザ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080318