JP2004029316A - 液晶表示装置およびその駆動回路 - Google Patents
液晶表示装置およびその駆動回路 Download PDFInfo
- Publication number
- JP2004029316A JP2004029316A JP2002184562A JP2002184562A JP2004029316A JP 2004029316 A JP2004029316 A JP 2004029316A JP 2002184562 A JP2002184562 A JP 2002184562A JP 2002184562 A JP2002184562 A JP 2002184562A JP 2004029316 A JP2004029316 A JP 2004029316A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- liquid crystal
- data
- scanning line
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】バイアス回路部40に供給され、そのパルス幅により演算増幅器20のバイアス電流の高バイアスの期間が設定されるバイアス切り換え信号BICとして、マルチプレクサ50で、走査線の位置に応じた走査線位置信号GS、例えば、データ線終端側に近い第4走査線領域に対応するGS=“11”により、パルス幅の異なるバイアス切り換え信号BIC0、BIC1、BIC2、およびBIC3のうちのパルス幅が1番広いバイアス切り換え信号BIC3が選択され、データ線給電側よりデータ線終端側で演算増幅器20のバイアス電流の高バイアス期間が長く設定される。
【選択図】 図1
Description
【発明の属する技術分野】
本発明はアクティブマトリックス方式の液晶表示装置およびその駆動回路に関する。
【0002】
【従来の技術】
アクティブマトリックス方式の液晶表示装置の液晶表示モジュールは、図4に示すように、液晶パネル(LCDパネル)1と、半導体集積回路装置(以下、ICという)からなる制御回路(以下、コントローラという)2と、ICからなる複数個の走査側駆動回路(以下、走査側ドライバという)3およびデータ側駆動回路(以下、データ側ドライバという)4とを具備している。液晶パネル1は、詳細を図示しないが、透明な画素電極および薄膜トランジスタ(TFT)を配置した半導体基板と、面全体に1つの透明な電極を形成した対向基板と、これら2枚の基板を対向させて間に液晶を封入した構造からなり、対向基板電極に所定の電圧(以下、コモン電圧Vcomという)を供給するとともに、スイッチング機能を持つTFTを制御することにより各画素電極に所定の電圧を印加し、各画素電極と対向基板電極との間の電位差により液晶の透過率を変化させて画像を表示するものである。ここで、画像を中間調表示(階調表示)するために各画素電極には所定の電圧として可変の電圧(以下、階調電圧という)が印加される。半導体基板上には、各画素電極へ印加する階調電圧を送るデータ線と、TFTのスイッチング制御信号(走査信号)を送る走査線とが配線されている。
【0003】
コントローラ2は、入力側がPC(パソコン)5に接続され、出力側が走査側ドライバ3およびデータ側ドライバ4に接続されている。走査側ドライバ3およびデータ側ドライバ4の出力側は、液晶パネル1の走査線およびデータ線にそれぞれ接続されている。走査側ドライバ3およびデータ側ドライバ4は、製造上の制限よりチップサイズが制限され、従って、IC1個で出力できる走査線およびデータ線に対応する出力数も制限され、液晶パネル1のサイズが大きい場合、それぞれ複数個を液晶パネル1の外周に配置する必要がある。例えばXGA(1024×768画素)カラー表示の液晶パネルの場合の各ドライバ3,4のモジュールへの実装は、
▲1▼走査側ドライバ3は、768本のゲート線を駆動する必要があり、例えば192本分の駆動能力を有する場合、4個必要とし、液晶パネル1の左側外周にカスケード接続で片側配置される。
▲2▼データ側ドライバ4は、1画素をカラー表示するためにデータ線はR(赤)、G(緑)、B(青)用の3本が必要なため、1024×3=3072本のデータ線を駆動する必要があり、例えば、384本分の駆動能力を有する場合、8個を必要とし、液晶パネル1の上側外周にカスケード接続で片側配置される。
尚、図示しないが、対向基板電極には、コモン電圧Vcomを供給するための電源回路が接続されている。
【0004】
PC5から画像データが液晶表示モジュールのコントローラ2に送られ、コントローラ2から走査側ドライバ3には、クロック信号等が各走査側ドライバ3に並列に送られ、垂直同期用のスタート信号STVが初段の走査側ドライバ3に送られ、カスケード接続された次段以降の走査側ドライバ3に順次転送されていく。また、コントローラ2からデータ側ドライバ4には、クロック信号等のタイミング信号やデータ信号が各データ側ドライバ4に並列に送られ、水平同期用のスタート信号STHが初段のデータ側ドライバ4に送られ、カスケード接続された次段以降のデータ側ドライバ4に順次転送されていく。そして、走査側ドライバ3から各走査線にはパルス状の走査信号が送られ、走査線に印加された走査信号がハイレベルのとき、その走査線につながるTFTが全てオンとなり、そのときデータ側ドライバ4からデータ線に送られた階調電圧が、オンとなったTFTを介して画素電極に印加される。このとき、図示しない電源回路から対向基板電極にコモン電圧Vcomが供給される。そして、走査信号がローレベルとなり、TFTがオフ状態に変化すると、画素電極と対向基板電極との電位差は、次の階調電圧が画素電極に印加されるまでの間保持される。そして、各走査線に順次走査信号を送ることにより、全ての画素電極に所定の階調電圧が印加され、フレーム周期で階調電圧の書き替えを行うことにより画像を表示することができる。
【0005】
データ側ドライバ4により各画素電極を駆動するとき、液晶固有の特性から対向基板電極の電位に対して交流駆動する必要がある。代表的な交流駆動方法として、データ側ドライバ4からの階調電圧を1走査線を駆動する期間(以下、1水平期間という)ごとにコモン電圧Vcomに対して正電圧と負電圧を、1走査線単位で切り換えるライン反転駆動法や、1画素電極単位で切り換えるドット反転駆動法がある。ライン反転駆動法は、データ側ドライバ4からの階調電圧を、例えば、+5V以下の低電圧に設定し、コモン電圧Vcomを1水平期間ごとに変化させることにより極性反転して交流駆動する方法である。これに対して、ドット反転駆動法は、コモン電圧Vcomを一定電圧に固定し、データ側ドライバ4からの階調電圧としてコモン電圧Vcomに対して、極性が正の電圧(以下、正極性階調電圧という)と、極性が負の電圧(以下、負極性階調電圧という)をそれぞれ対称となるように設定して、正極性階調電圧と負極性階調電圧を1水平期間ごとに交互に供給する方法である。例えば、64階調表示の場合、正極性階調電圧VP1〜VP64としてVcom<VP64<…<VP1、および負極性階調電圧VN1〜VN64としてVcom>VN64>…>VN1で、正極性階調電圧VP1〜VP64と負極性階調電圧VN1〜VN64とがコモン電圧Vcomに対してそれぞれ対称に設定される。そして、正極性階調電圧VP1〜VP64のうちのひとつの階調電圧VPxと、負極性階調電圧VN1〜VN64のうちのひとつの階調電圧VNxとが1水平期間ごとに交互に供給される。
【0006】
以下に、データ側ドライバ4の従来例について、ドット反転駆動法を用いたデータ側ドライバ100を図5に示して説明する。データ側ドライバ100は、384本のデータ線に対応して、画像データとしてn(nは2以上の整数)ビット、例えば、n=6ビットのデータ信号DATAを供給することにより、2のn乗=64階調の正極性および負極性階調電圧VP1〜VP64、VN1〜VN64のうちデータ信号DATAの論理に対応した1つの階調電圧VPx、VNxを384本の各データ線に奇数線と偶数線とで極性が互い違いとなるようにして1水平期間ごとに交互に出力するもので、データ線384本に対応してnビットのデータ信号DATAをシリアル/パラレル変換し、さらに階調電圧VPx、VNxにデジタル/アナログ変換して出力する前段回路部10と、データ線384本に対応して前段回路部10の出力が接続される384個のボルテージホロワ接続の演算増幅器20と、演算増幅器20の出力が接続される出力スイッチ回路部30と、各演算増幅器20にバイアス電流を供給するバイアス回路部40とを備えている。
【0007】
前段回路部10は、図6に示すように、主回路として、シフトレジスタ11、データレジスタ12、データラッチ13、レベルシフタ14およびDAコンバータ15を有している。シフトレジスタ11は、例えば、64ビット双方向性でシフト方向切換え信号R/Lにより、例えば、右シフト・スタートパルス入出力STHRが選択され、1水平期間ごとに、クロック信号CLKのエッジでスタートパルスSTHRの“H”レベルを読込み、データ取込み用の制御信号C1、C2、…、C64を順次生成し、データレジスタ12に供給する。データレジスタ12は、1水平期間ごとに、シフトレジスタ11の制御信号C1、C2、…、C64に基づき、6ビット×6ドット(RGB×2)の36ビット幅で供給されるデータ線384本に対応する1走査線分のデータ信号DATAを取込む。データラッチ13は、1水平期間ごとに、データレジスタ12に取込まれた1走査線分のデータ信号DATAをストローブ信号STBの立ち上がりに同期して保持するとともにレベルシフタ14に一括供給する。レベルシフタ14は、1水平期間ごとに、データラッチ13からのデータ信号DATAを電圧レベルを高めてDAコンバータ15に供給する。DAコンバータ15は、データ線384本に対応して、1水平期間ごとに、データ線の奇数線と偶数線とで極性が互い違いとなるようにして、階調電圧VPx、VNxを各演算増幅器20に供給する。
【0008】
各演算増幅器20は、図7に示すように、差動段21と出力段22とを有し、差動段21は、演算増幅器20内にバイアス電流を流すために、バイアス回路部40の後述するPチャネルMOSトランジスタQ25にミラー接続されるPチャネルMOSトランジスタQ1とNチャネルMOSトランジスタQ27にミラー接続されるNチャネルMOSトランジスタQ2とを含み、出力段22は、立ち上がり波形と立ち下がり波形を出力するためのPチャネルMOSトランジスタQ3とNチャネルMOSトランジスタQ4とを含んでいる。各演算増幅器20は、1水平期間ごとに、供給された階調電圧VPx、VNxを駆動能力を高めて、データ線の奇数線と偶数線とで極性が互い違いとなるようにして、出力スイッチ回路部30に供給する。
【0009】
出力スイッチ回路部30は、各演算増幅器20の出力端に接続された384個のCMOSトランスファゲート31を有し、ストローブ信号STBがPチャネルゲートとインバータ32を介してNチャネルゲートとに供給され、ストローブ信号STBの立ち上がりに同期して各トランスファゲート31がオフ制御され各演算増幅器20の出力端がハイインピーダンスとなり、ストローブ信号STBの立ち下がりに同期して、各トランスファゲート31はオン制御され、各演算増幅器20の出力端が各データ線に接続される。
【0010】
バイアス回路部40は、図8に示すように、バイアス電流源41とバイアス電圧取出し回路42とを備えている。バイアス電流源41は、相異なるオン抵抗R1、R2(R1>R2)を有する並列接続のバイアス電流源用PチャネルMOSトランジスタQ21、Q22と、インバータ43とを有している。MOSトランジスタQ21、Q22は、ソースを高電圧側端子VDDに接続し、ドレインをバイアス電圧取出し回路42に接続している。MOSトランジスタQ21のゲートとインバータ43を介したMOSトランジスタQ22のゲートには、バイアス切り換え信号BICが供給される。
【0011】
バイアス電圧取出し回路42は、バイアス電流源41と低電圧側端子VSS間に接続されたNチャネルMOSトランジスタQ23と、MOSトランジスタQ23にミラー接続されたNチャネルMOSトランジスタQ24と、高電圧側端子VDDと低電圧側端子VSS間にMOSトランジスタQ24とで直列接続されたPチャネルMOSトランジスタQ25と、MOSトランジスタQ25にミラー接続されたPチャネルMOSトランジスタQ26と、高電圧側端子VDDと低電圧側端子VSS間にMOSトランジスタQ26とで直列接続されたNチャネルMOSトランジスタQ27とを有している。MOSトランジスタQ23は、ドレインをMOSトランジスタQ21、Q22のドレインに接続し、ソースを低電圧側端子VSSに接続し、ドレインとゲートとを短絡させてダイオード接続している。MOSトランジスタQ24は、ドレインをMOSトランジスタQ25のドレインに接続し、ソースを低電圧側端子VSSに接続し、ゲートをMOSトランジスタQ23のゲートに接続している。MOSトランジスタQ25は、ソースを高電圧側端子VDDに接続し、ドレインとゲートとを短絡させPバイアスとして演算増幅器20のPチャネルMOSトランジスタQ1にミラー接続している。MOSトランジスタQ26は、ソースを高電圧側端子VDDに接続し、ドレインをMOSトランジスタQ27のドレインに接続し、ゲートをMOSトランジスタQ25のゲートに接続している。MOSトランジスタQ27は、ソースを低電圧側端子VSSに接続し、ドレインとゲートとを短絡させNバイアスとして演算増幅器20のNチャネルMOSトランジスタQ2にミラー接続している。
【0012】
次に上記のバイアス回路部40の動作を説明する。バイアス電流源41に“L”レベルのバイアス切り換え信号BICが供給されるとMOSトランジスタQ21がオン制御されバイアス電流源41の抵抗はMOSトランジスタQ21のオン抵抗R1(>R2)となり、バイアス電流源41にはオン抵抗R1に対応した電流がオン抵抗R2に対応した場合より小さい電流で流れ、バイアス電圧取出し回路42からはオン抵抗R2に対応した場合よりPバイアス端子により小さい(VDDにより近い)バイアス電圧が供給され、Nバイアス端子により小さい(VSSにより近い)バイアス電圧が供給される。これにより、バイアス回路部40は低バイアスに設定される。バイアス電流源41に“H”レベルのバイアス切り換え信号BICが供給されるとMOSトランジスタQ22がオン制御されバイアス電流源41の抵抗はMOSトランジスタQ22のオン抵抗R2(<R1)となり、バイアス電流源41にはオン抵抗R2に対応した電流がオン抵抗R1に対応した場合より大きい電流で流れ、バイアス電圧取出し回路42からはオン抵抗R1に対応した場合よりPバイアス端子に、より大きい(VDDからより遠い)バイアス電圧が供給され、Nバイアス端子に、より大きい(VSSからより遠い)バイアス電圧が供給される。これにより、バイアス回路部40は高バイアスに設定される。
【0013】
次にデータ側ドライバ100を液晶パネルに接続したときの動作を図9を参照して説明する。前段回路部10に384本の各データ線に対応するnビットのデータ信号DATAがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号STBが時刻t1に立ち上がると、この立ち上がりに同期して各データ線に対応する階調電圧VPx、VNxにアナログ変換され、各演算増幅器20に供給される。このとき、ストローブ信号STBの立ち上がりに同期して出力スイッチ回路部30の各トランスファゲート31はオフ制御され、時刻t2のストローブ信号STBの立ち下がりまで各トランスファゲート31はオフ制御された状態で各演算増幅器20の出力がハイインピーダンスとなっている。また、このとき、バイアス回路部40にストローブ信号STBの立ち上がりに同期した“H”レベルのバイアス切り換え信号BICが供給され、演算増幅器20のバイアス電流がバイアス回路部40で高バイアスに設定される。そして、ストローブ信号STBが立ち下がると、これに同期して出力スイッチ回路部30の各トランスファゲート31はオン制御され、バイアス電流が高バイアスに設定された演算増幅器20で各階調電圧VPx、VNxの駆動能力を上げて出力S1、S2、…、S384として液晶パネルの対応する各データ線に供給される。そして、ストローブ信号STBの立ち下がりから所定期間、例えば、ストローブ信号STBのパルス幅分経過後に、バイアス回路部40に“L”レベルのバイアス切り換え信号BICが供給され、演算増幅器20のバイアス電流がバイアス回路部40で低バイアスに設定される。
【0014】
以上のように、ドット反転駆動により、負極性階調電圧VNxから正極性階調電圧VPxへの立ち上がり波形と正極性階調電圧VPxから負極性階調電圧VNxへの立ち下がり波形の電圧が交互に各データ線に出力されるとき、一定期間、演算増幅器20のバイアス電流がバイアス回路部40で高バイアスに設定され、演算増幅器20から各データ線に高駆動電流が流れることにより、この立ち上がり波形および立ち下がり波形の傾きを急峻にして液晶パネルへの書き込みが正常に行なわれるようにしている。尚、この立ち上がり波形および立ち下がり波形の立ち上がりおよび立ち下がり時間は、液晶パネルの負荷が一定とした場合、演算増幅器20のスルーレートにより決定され、正極性階調電圧VPxと負極性階調電圧VNxとの前後の電圧差が大きくなるほど長くなり、その電圧差が最大となるとき最長となるため、このスルーレートはこの最長時間を考慮して決定されている。また、この立ち上がり波形および立ち下がり波形は、バイアス電流が一定の場合、液晶パネルが大型化して各データ線の負荷が大きくなるに従い、または、演算増幅器に含まれるMOSトランジスタのバイアス電流が小さくなるに従い、緩やかな傾きとなり、逆に液晶パネルの負荷が小さくなるに従い、または、演算増幅器に含まれるMOSトランジスタのバイアス電流が大きくなるに従い急な傾きとなる。従って、液晶パネルへの書き込みが正常に行なわれ、かつ、バイアス電流による消費電流が小さくなる適正な立ち上がり波形および立ち下がり波形の傾きとなるように、液晶パネルの負荷の大きさに応じて演算増幅器20のバイアス電流が高バイアスのときのバイアス回路部40を設計して設定される。
【0015】
【発明が解決しようとする課題】
ところで、液晶パネルは、昨今の液晶表示装置の需要の高まりとともに、大型化してきており、この大型化はデータ線における信号伝送距離の増大を招来する。その結果、液晶パネル面内において、データ線の配線抵抗および配線容量が大きくなり、これらと液晶の容量により形成されるCR分布定数回路により、例えば、図4に示す液晶パネルの走査線をデータ線の給電側より終端側に、第1走査線領域〜第4走査線領域に分けたときの終端側に近い、第3走査線領域や第4走査線領域では、階調電圧波形が歪み、階調電圧の実効値の低下となり、液晶パネルにおいて、データ線の給電側と終端側の位置とで輝度の相違が生じ、いわゆる輝度むらが発生するという問題がある。また、終端側での階調電圧波形の歪みを防止するため、駆動能力を終端側で合わせようとすると、給電側では過剰な駆動能力となり、消費電流が増加するという問題がある。
本発明は上記問題点に鑑みてなされたものであり、液晶パネルの位置によって輝度むらが生じない液晶表示装置の駆動装置を提供することである。
【0016】
【課題を解決するための手段】クレーム確定後に記載します。
(1)本発明の液晶表示装置は、液晶パネルの走査線を線順次に駆動するごとに、データ側駆動回路に含まれる演算増幅器から液晶パネルのデータ線へ階調電圧を出力する際、演算増幅器のバイアス電流設定を所定期間の高バイアス設定の後に低バイアス設定に切り換えるアクティブマトリックス方式の液晶表示装置において、高バイアス設定の所定期間が、走査線の位置に応じて、データ線給電側よりデータ線終端側で長いことを特徴とする。
(2)本発明の液晶表示装置は、液晶パネルの走査線を線順次に駆動するごとに、データ側駆動回路に含まれる演算増幅器から液晶パネルのデータ線へ階調電圧を出力する際、演算増幅器のバイアス電流設定をデータ側駆動回路に含まれるバイアス回路部に供給されるバイアス切り換え信号のパルス幅により規定される期間の高バイアスにして後に低バイアスに切り換えるアクティブマトリックス方式の液晶表示装置において、バイアス切り換え信号のパルス幅が、走査線の位置に応じて、データ線給電側よりデータ線終端側で広いことを特徴とする。
(3)本発明の液晶表示装置は、上記(2)項において、データ側駆動回路が、m(mは2以上の整数)ビットの走査線位置信号に基づき、2のm乗個の異なるパルス幅のバイアス切り換え信号のうち走査線位置信号の論理に対応した1つのバイアス切り換え信号を選択するマルチプレクサを含むことを特徴とする。
(4)本発明の液晶表示装置は、上記(3)項において、データ側駆動回路が、リセット信号として垂直同期用のスタート信号、およびカウント信号として水平同期用のスタート信号が供給されることにより、走査線位置信号が生成されるカウンタを含むことを特徴とする。
(5)本発明の液晶表示装置の駆動回路は、液晶パネルの走査線を線順次に駆動するごとに、液晶パネルのデータ線へ階調電圧を出力する演算増幅器と、階調電圧を出力する際、演算増幅器のバイアス電流設定をバイアス切り換え信号のパルス幅により規定される期間の高バイアスにして後に低バイアスに切り換えるバイアス回路部とを備えたアクティブマトリックス方式の液晶表示装置の駆動回路において、バイアス切り換え信号のパルス幅が、走査線の位置に応じて、データ線給電側よりデータ線終端側で広いことを特徴とする。
(6)本発明の液晶表示装置の駆動回路は、上記(5)項において、m(mは2以上の整数)ビットの走査線位置信号に基づき、2のm乗の異なるパルス幅のバイアス切り換え信号のうち走査線位置信号の論理に対応した1つのバイアス切り換え信号を選択するマルチプレクサを含むことを特徴とする。
(7)本発明の液晶表示装置の駆動回路は、上記(6)項において、リセット信号として垂直同期用のスタート信号、およびカウント信号として水平同期用のスタート信号が供給されることにより、走査線位置信号が生成されるカウンタを含むことを特徴とする。
【0017】
【発明の実施の形態】
以下に、本発明に基づき、データ側ドライバ4としての第1実施例のドット反転駆動のデータ側ドライバ200について、図1を参照して説明する。尚、図5に示したデータ側ドライバ100と同一部分は同一符号を付して、重複する説明を省略する。データ側ドライバ200は、データ側ドライバ100と同様に、前段回路部10と、384個の演算増幅器20と、出力スイッチ回路部30と、バイアス回路部40とを備え、更に、4ビット入力のマルチプレクサ50を備えている。
【0018】
マルチプレクサ50は、m(mは2以上の整数)ビット、例えば、m=2ビットの走査線位置信号GSと、データ側ドライバ200の外部から、または、内部に含まれる図示しない制御回路から供給される2のm乗、この例では、4つの異なるパルス幅のバイアス切り換え信号BIC0、BIC1、BIC2およびBIC3とを供給して、バイアス切り換え信号BIC0、BIC1、BIC2およびBIC3のうち走査線位置信号GSの論理に対応した1つを選択し、バイアス切り換え信号BICとして出力する。走査線位置信号GSは、液晶パネルの走査線をデータ線の給電側より終端側に、例えば、図4に示すように、第1走査線領域、第2走査線領域、第3走査線領域および第4走査線領域の4(=2のm乗)グループに分けたとき、駆動される走査線がどのグループに位置するかを規定する。第1走査線領域のときGS=“00”によりBIC0、第2走査線領域のときGS=01によりBIC1、第3走査線領域のときGS=“10”によりBIC2および第4走査線領域のときGS=“11”によりBIC3を出力する。バイアス切り換え信号BIC0、BIC1、BIC2およびBIC3は、第1走査線領域、第2走査線領域、第3走査線領域および第4走査線領域にそれぞれ対応して、パルス幅がBIC0<BIC1<BIC2<BIC3と順次広くなるように、予め設定されている。
【0019】
次にデータ側ドライバ200を液晶パネルに接続したときの動作を図2を参照して説明する。液晶パネルの第1走査線領域〜第4走査線領域の各走査線に対応して、1水平期間ごとに、前段回路部10に384本の各データ線に対応するnビットのデータ信号DATAがシリアルに取り込まれ、内部で、パラレルに変換され、ストローブ信号STBが時刻t1に立ち上がると、この立ち上がりに同期して各データ線に対応する奇数線と偶数線とで極性が異なる階調電圧VPx、VNxにアナログ変換され、各演算増幅器20に供給される。このとき、ストローブ信号STBの立ち上がりに同期して出力スイッチ回路部30の各トランスファゲート31はオフ制御され、時刻t2のストローブ信号STBの立ち下がりまで各トランスファゲート31はオフ制御された状態で各演算増幅器20の出力がハイインピーダンスとなっている。
【0020】
また、このとき、マルチプレクサ50には、バイアス切り換え信号BIC0、BIC1、BIC2およびBIC3と、液晶パネルの第1走査線領域〜第4走査線領域に対応する走査線位置信号GSが供給されており、ストローブ信号STBの立ち上がりに同期した“H”レベルのバイアス切り換え信号BICとして、第1走査線領域〜第4走査線領域の各走査線に対応して、バイアス切り換え信号BIC0、BIC1、BIC2およびBIC3のうち1つの信号がマルチプレクサ50からバイアス回路部40に次のように供給される。第1走査線領域の各走査線に対応して、走査線位置信号GS=“00”によりバイアス切り換え信号BIC0が供給される。第2走査線領域の各走査線に対応して、走査線位置信号GS=“01”によりバイアス切り換え信号BIC1が供給される。第3走査線領域の各走査線に対応して、走査線位置信号GS=“10”によりバイアス切り換え信号BIC2が供給される。第4走査線領域の各走査線に対応して、走査線位置信号GS=“11”によりバイアス切り換え信号BIC3が供給される。
【0021】
そして、各走査線領域に対応したバイアス切り換え信号BICが、バイアス回路部40に供給されると、演算増幅器20のバイアス電流がバイアス回路部40で高バイアスに設定される。そして、ストローブ信号STBが立ち下がると、これに同期して出力スイッチ回路部30の各トランスファゲート31はオン制御され、バイアス電流が高バイアスに設定された演算増幅器20で各階調電圧VPx、VNxの駆動能力を上げて出力S1、S2、…、S384として液晶パネルの対応する各データ線に供給される。そして、各走査線領域の各走査線に対応して、バイアス切り換え信号BIC0は時刻t3に、BIC1は時刻t4に、BIC2は時刻t5に、BIC3は時刻t6に“L”レベルとなり、演算増幅器20のバイアス電流がバイアス回路部40で低バイアスに設定される。
【0022】
次に、第2実施例のドット反転駆動のデータ側ドライバ300について、図3を参照して説明する。尚、図1に示したデータ側ドライバ200と同一部分は同一符号を付して、重複する説明を省略する。データ側ドライバ300は、データ側ドライバ200と同様に、前段回路部10と、384個の演算増幅器20と、出力スイッチ回路部30と、バイアス回路部40と、マルチプレクサ50とを備え、更に、カウンタ60を備えている。
【0023】
カウンタ60は、垂直同期用のスタート信号STVがリセット信号として、水平同期用のスタート信号STHがカウント信号として供給されることにより、駆動される走査線のアドレスがカウントされ、そのカウント値に基づいて、mビット、例えば、m=2ビットの走査線位置信号GSをマルチプレクサ50に供給する。例えば、実施例1と同様に、図4に示す第1走査線領域に対応してGS=“00”、第2走査線領域に対応してGS=“01”、第3走査線領域に対応してGS=“10”、および第4走査線領域に対応してGS=“11”の信号を供給する。尚、データ側ドライバ300を液晶パネルに接続したときの動作については、走査線位置信号GSがカウンタ60からマルチプレクサ50に供給される以外は、データ側ドライバ200と同様であり、説明を省略する。
【0024】
以上、第1および第2実施例で説明したように、データ線の終端側に近い走査線領域の走査期間では、演算増幅器20のバイアス電流の高バイアスの期間をデータ線の給電側よりも長くして駆動するので、CR分布定数回路の影響を受けるデータ線の終端側に近い走査線領域の走査期間においても、正常な階調電圧波形で液晶パネルのデータ線を駆動することができる。
【0025】
尚、上記実施例では、走査線を第1から第4走査線領域の4グループに分けて説明したが、液晶パネルの大きさにより必要に応じてグループ数を設定すればよい。また、上記実施例では、バイアス回路部として、バイアス回路部40を例に説明したが、本発明の主旨を逸脱しない範囲で、他のバイアス回路を用いることができる。また、上記実施例では、ドット反転駆動のデータ側ドライバについて説明したが、ライン反転駆動のデータ側ドライバにも適用可能である。また、デジタルのデータ信号によるデータ側ドライバについて説明したが、アナログのデータ信号によるデータ側ドライバにも適用可能である。
【0026】
【発明の効果】
以上説明したように、本発明によれば、演算増幅器のバイアス電流の高バイアスの期間を、走査線の位置に応じて、データ線給電側よりデータ線終端側で、長くして駆動するので、液晶パネルが大型化しても、CR分布定数回路の影響による輝度むらの発生を防止することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例のデータ側ドライバのブロック図。
【図2】図1のデータ側ドライバの回路動作を示すタイミング図。
【図3】本発明の第2実施例のデータ側ドライバのブロック図。
【図4】液晶表示装置の概略構成図。
【図5】従来のデータ側ドライバのブロック図。
【図6】図5のデータ側ドライバに用いられる前段回路部の1例のブロック図。
【図7】図5のデータ側ドライバに用いられる演算増幅器の要部回路図。
【図8】図5のデータ側ドライバに用いられるバイアス回路部の1例の回路図。
【図9】図5のデータ側ドライバの回路動作を示すタイミング図。
【符号の説明】
200、300 データ側ドライバ
20 演算増幅器
40 バイアス回路部
50 マルチプレクサ
60 カウンタ
Claims (7)
- 液晶パネルの走査線を線順次に駆動するごとに、データ側駆動回路に含まれる演算増幅器から液晶パネルのデータ線へ階調電圧を出力する際、演算増幅器のバイアス電流設定を所定期間の高バイアス設定の後に低バイアス設定に切り換えるアクティブマトリックス方式の液晶表示装置において、
前記高バイアス設定の所定期間が、走査線の位置に応じて、データ線給電側よりデータ線終端側で長いことを特徴とする液晶表示装置。 - 液晶パネルの走査線を線順次に駆動するごとに、データ側駆動回路に含まれる演算増幅器から液晶パネルのデータ線へ階調電圧を出力する際、演算増幅器のバイアス電流設定をデータ側駆動回路に含まれるバイアス回路部に供給されるバイアス切り換え信号のパルス幅により規定される期間の高バイアスにして後に低バイアスに切り換えるアクティブマトリックス方式の液晶表示装置において、
前記バイアス切り換え信号のパルス幅が、走査線の位置に応じて、データ線給電側よりデータ線終端側で広いことを特徴とする液晶表示装置。 - 前記データ側駆動回路が、m(mは2以上の整数)ビットの走査線位置信号に基づき、2のm乗個の異なるパルス幅のバイアス切り換え信号のうち走査線位置信号の論理に対応した1つのバイアス切り換え信号を選択するマルチプレクサを含むことを特徴とする請求項2記載の液晶表示装置。
- 前記データ側駆動回路が、リセット信号として垂直同期用のスタート信号、およびカウント信号として水平同期用のスタート信号が供給されることにより、前記走査線位置信号が生成されるカウンタを含むことを特徴とする請求項3記載の液晶表示装置。
- 液晶パネルの走査線を線順次に駆動するごとに、液晶パネルのデータ線へ階調電圧を出力する演算増幅器と、階調電圧を出力する際、演算増幅器のバイアス電流設定をバイアス切り換え信号のパルス幅により規定される期間の高バイアスにして後に低バイアスに切り換えるバイアス回路部とを備えたアクティブマトリックス方式の液晶表示装置の駆動回路において、
前記バイアス切り換え信号のパルス幅が、走査線の位置に応じて、データ線給電側よりデータ線終端側で広いことを特徴とする液晶表示装置の駆動回路。 - m(mは2以上の整数)ビットの走査線位置信号に基づき、2のm乗の異なるパルス幅のバイアス切り換え信号のうち走査線位置信号の論理に対応した1つのバイアス切り換え信号を選択するマルチプレクサを含むことを特徴とする請求項5記載の液晶表示装置の駆動回路。
- リセット信号として垂直同期用のスタート信号、およびカウント信号として水平同期用のスタート信号が供給されることにより、前記走査線位置信号が生成されるカウンタを含むことを特徴とする請求項6記載の液晶表示装置の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002184562A JP2004029316A (ja) | 2002-06-25 | 2002-06-25 | 液晶表示装置およびその駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002184562A JP2004029316A (ja) | 2002-06-25 | 2002-06-25 | 液晶表示装置およびその駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004029316A true JP2004029316A (ja) | 2004-01-29 |
Family
ID=31180450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002184562A Pending JP2004029316A (ja) | 2002-06-25 | 2002-06-25 | 液晶表示装置およびその駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004029316A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1798710A2 (en) * | 2005-12-13 | 2007-06-20 | TPO Hong Kong Holding Limited | Display device and driving circuit for capacitance load thereof |
JP2009229819A (ja) * | 2008-03-24 | 2009-10-08 | Epson Imaging Devices Corp | 表示装置 |
JP2012008519A (ja) * | 2010-05-21 | 2012-01-12 | Optrex Corp | 液晶表示パネルの駆動装置 |
CN104900200A (zh) * | 2014-03-05 | 2015-09-09 | 拉碧斯半导体株式会社 | 显示设备的驱动装置 |
WO2015140861A1 (ja) * | 2014-03-17 | 2015-09-24 | 株式会社Joled | 画像表示装置及び表示制御方法 |
CN109817172A (zh) * | 2017-11-21 | 2019-05-28 | 拉碧斯半导体株式会社 | 显示驱动器及半导体装置 |
-
2002
- 2002-06-25 JP JP2002184562A patent/JP2004029316A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1798710A2 (en) * | 2005-12-13 | 2007-06-20 | TPO Hong Kong Holding Limited | Display device and driving circuit for capacitance load thereof |
EP1798710A3 (en) * | 2005-12-13 | 2009-03-11 | TPO Hong Kong Holding Limited | Display device and driving circuit for capacitance load thereof |
US7944426B2 (en) | 2005-12-13 | 2011-05-17 | Tpo Hong Kong Holding Limited | Display device and driving circuit for capacitance load thereof |
JP2009229819A (ja) * | 2008-03-24 | 2009-10-08 | Epson Imaging Devices Corp | 表示装置 |
JP2012008519A (ja) * | 2010-05-21 | 2012-01-12 | Optrex Corp | 液晶表示パネルの駆動装置 |
CN104900200A (zh) * | 2014-03-05 | 2015-09-09 | 拉碧斯半导体株式会社 | 显示设备的驱动装置 |
WO2015140861A1 (ja) * | 2014-03-17 | 2015-09-24 | 株式会社Joled | 画像表示装置及び表示制御方法 |
JPWO2015140861A1 (ja) * | 2014-03-17 | 2017-04-06 | 株式会社Joled | 画像表示装置及び表示制御方法 |
CN109817172A (zh) * | 2017-11-21 | 2019-05-28 | 拉碧斯半导体株式会社 | 显示驱动器及半导体装置 |
JP2019095545A (ja) * | 2017-11-21 | 2019-06-20 | ラピスセミコンダクタ株式会社 | 表示ドライバ及び半導体装置 |
JP2022174190A (ja) * | 2017-11-21 | 2022-11-22 | ラピスセミコンダクタ株式会社 | 表示ドライバ及び半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101032945B1 (ko) | 시프트 레지스터 및 이를 포함하는 표시 장치 | |
US7477227B2 (en) | Method and driving circuit for driving liquid crystal display, and portable electronic device | |
JP5253434B2 (ja) | 表示装置の駆動装置 | |
JP5065942B2 (ja) | ゲート駆動回路及びこれを備える表示装置の駆動方法 | |
JP5110680B2 (ja) | シフトレジスタ及びこれを有する表示装置 | |
JP5137321B2 (ja) | 表示装置、lcdドライバ及び駆動方法 | |
US8115755B2 (en) | Reducing power consumption associated with high bias currents in systems that drive or otherwise control displays | |
JP2005165102A (ja) | 表示装置、その駆動回路およびその駆動方法 | |
US20090096816A1 (en) | Data driver, integrated circuit device, and electronic instrument | |
US6433768B1 (en) | Liquid crystal display device having a gray-scale voltage producing circuit | |
JP2011128219A (ja) | 表示装置、及び表示装置の駆動方法 | |
US20050243049A1 (en) | Semiconductor integrated circuit device | |
JP4553281B2 (ja) | 液晶表示装置の駆動方法および駆動装置 | |
JP2004205901A (ja) | 表示装置およびデータ側駆動回路 | |
US20110181570A1 (en) | Display apparatus, display panel driver and display panel driving method | |
JP2004029409A (ja) | 液晶表示装置およびその駆動回路 | |
JP2004029316A (ja) | 液晶表示装置およびその駆動回路 | |
JP2011112970A (ja) | ソースドライバ及び表示装置 | |
US7042425B2 (en) | Display device | |
JP2009008948A (ja) | データ線の駆動回路と駆動方法 | |
JP2002108287A (ja) | 液晶駆動用半導体集積回路装置 | |
JP2011112971A (ja) | 表示装置、及び表示装置の駆動方法 | |
JP2003223148A (ja) | 液晶表示装置の駆動方法および液晶表示装置 | |
JP2011112969A (ja) | 表示装置、及び表示装置の駆動方法 | |
US11862058B2 (en) | Load driving circuit, display driver, display apparatus and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20041007 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050119 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060815 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071002 |