JP2004023987A

JP2004023987A - Switching circuit

Info

Publication number: JP2004023987A
Application number: JP2002180280A
Authority: JP
Inventors: Hideo Yamamoto; 山本　英雄
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 2002-06-20
Filing date: 2002-06-20
Publication date: 2004-01-22

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a highly reliable switching circuit operating stably. <P>SOLUTION: The switching circuit comprises a plurality of switching elements connected with an input power supply through a load and connected in parallel, and a control circuit generating a signal performing on/off control of the plurality of switching elements at a different timing. Since the signal generated by the control signal generating circuit performs on/off control of the plurality of switching elements at a different timing, power loss per switching element is lowered and a highly reliable switching circuit can be obtained. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、スイッチング電源回路、インバータ回路、さらにモータドライブ回路等で使用されるスイッチング回路に関する。
【０００２】
【従来の技術】
図１に、従来の一般的なスイッチング回路の構成を、フォーワードコンバータ方式ＤＣ／ＤＣコンバータ回路を例にとって説明する。図１において、１は入力ＤＣ電源、２は電圧変換用のトランスであり、一次巻線ｎ１、リセット巻線ｎ２、二次巻線ｎ３を備えている。３は入力電源１をオン、オフ制御するためのスイッチング素子で、一般にはバイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）等で構成されている。４はトランス２のリセット巻線に電流を流すためのダイオード、５、６はそれぞれ出力ダイオード、７は出力電圧平滑用インダクタ、８は出力電圧平滑用コンデンサを示す。このインダクタ７とコンデンサ８は、低周波フィルタを構成する。
【０００３】
９は、出力電圧Ｖｏｕｔを検出しかつこれを一定とするために、スイッチング素子３のオン、オフを制御する信号を形成するＰＷＭ（パルス幅変調）コントロール回路である。このＰＷＭコントロール回路９は、例えば、図示するように、鋸波発振器１０およびこの発振器１０の出力を第１の入力Ｉｎ１とし、本ＤＣ／ＤＣコンバータの出力電圧Ｖｏｕｔを第２の入力Ｉｎ２として、両者の高低を比較するコンパレータ１１で構成されている。
【０００４】
コンパレータ１１において、入力Ｉｎ２よりも入力Ｉｎ１の電圧が高い場合、出力は“Ｈ”となり、スイッチング素子３はオンとなる。スイッチング素子３のオン／オフ動作によって、トランス２の二次側のインダクタ７、コンデンサ８で構成される低周波フィルタに、オン時間を幅とする矩形状の電圧が加えられ、その矩形波電圧の平均値が直流出力電圧となる。なお、ＤＣ／ＤＣコンバータとしての図示の回路の詳細な動作説明は、本発明とは直接関係しないので省略する。
【０００５】
今、図１の回路において、各素子の損失等を無視し、理想的な状態と考えると、出力電圧（Ｖｏｕｔ）は、次の式で表される。
【０００６】
Ｖｏｕｔ＝Ｖｉｎ×Ｄ×Ｎｎ２／Ｎｎ１　　　　　　（１）
ここで、Ｄはスイッチング素子３のオン／オフの時比率であり、Ｄ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ）で示される。（ＴｏｎおよびＴｏｆｆはスイッチングの一周期におけるオン、オフ期間を示す。）また、Ｎｎ１はトランス２の一次巻線ｎ１の巻数、Ｎｎ２はトランス２の二次巻線ｎ２の巻数、電圧Ｖｉｎは電源１の電圧Ｖｄｃを示す。
【０００７】
本回路において、インダクタ７に流れる電流の平均値が出力電流となる。素子の損失等を無視し、理想的な状態と考えると、次式が成り立つ。
【０００８】
Ｖｉｎ×Ｉｉｎ＝Ｖｏｕｔ×Ｉｏｕｔ
ここで、Ｉｉｎは入力電流平均値、Ｉｏｕｔは出力電流平均値を示す。この式を（１）式に入力すると、
【０００９】
Ｉｉｎ＝Ｉｏｕｔ×Ｄ×Ｎｎ２／Ｎｎ１　　　　　　（２）
となる。
【００１０】
また、スイッチング素子３のオン時に流れる電流は、入力電流平均値Ｉｉｎに等しく、これをＩｑａｖｅとし、一方、スイッチング素子３の平均値ではないオン電流をＩｑで表す。
【００１１】
【発明が解決しようとする課題】
上記の式は、スイッチング素子３における電力損失を無視した理想的な状態で成り立つものであるが、実際にはスイッチング素子３はそのオン時において“０”ではない電圧降下を有する。例えば、スイッチング素子３をＦＥＴで構成した場合は、そのオン時においてＲｏｎで示される抵抗成分が存在し、ＩＧＢＴで構成した場合はそのオン時においてＶｓａｔで示される飽和電圧が存在する。
【００１２】
図２Ａは、スイッチング素子３をＩＧＢＴで構成した場合の、図１の回路の点Ｐにおける電圧波形を、図２Ｂは電流波形を、さらに図２Ｃはこのような電圧および電流の結果の、素子３における消費電力を示す。図示するように、実際のスイッチング素子３ではそのオン状態であっても、オン抵抗または飽和電圧が存在するので、素子３において損失電力Ｐｑが存在する。
【００１３】
この損失電力Ｐｑが大きく、スイッチング素子３の絶対最大規格を超えると、素子３は破損する。あるいは、絶対最大規格を超えなくても、使用温度が高い場合には素子３の寿命が著しく短くなる。従って、安定して動作する高い信頼性を有するスイッチング回路を得るためには、スイッチング素子における損失電力Ｐｑの絶対値を下げることが特に必要である。
【００１４】
今、スイッチング素子３がＭＯＳＦＥＴで構成されている場合には、素子３を複数個並列に接続し、各素子を同時にオン、オフ駆動することにより、スイッチング素子１個当たりの損失電力を下げる対策が考えられる。この場合、素子３の損失電力の原因が抵抗分であるため、このような対策により、素子１個あたりの損失電力Ｐｑが減少する。
【００１５】
ＭＯＳＦＥＴの抵抗分は、温度に対して正の特性があり、従ってスイッチング素子を並列接続した場合に各素子間で電流のバランスが悪く特定の素子に多く流れても、素子の温度が上がることで抵抗成分が反対に増加するので、かえって電流が流れ難くなり結果的に各素子間で電流のバランスが取れる。しかしながら、スイッチング素子３がＩＧＢＴの場合、ＭＯＳＦＥＴとは反対に、飽和電圧Ｖｓａｔは温度に対して負の特性を有しているため、バランスの悪い素子を並列接続すると特定の素子に電流が多く流れ、熱暴走の原因となる。従って、このような素子を並列接続することは不可能であった。
【００１６】
従って、スイッチング素子がＭＯＳＦＥＴ、ＩＧＢＴ等どのような素子であっても適用可能で、しかもこのようなスイッチング素子１個当たりの損失電力を低減することが可能なスイッチング回路が求められている。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、本発明のスイッチング回路は、負荷を介して入力電源に接続されかつ互いに並列に接続される複数のスイッチング素子と、前記複数のスイッチング素子を異なるタイミングでオン、オフ制御する信号を生成する制御信号生成回路を備えている。
【００１８】
本スイッチング回路では、各スイッチング素子は異なるタイミングでオン、オフ制御されるので、各素子間のバランスが悪くても特定の素子に電流が多く流れるようなことは無い。従って、例えばＩＧＢＴのように、スイッチングオン時の飽和電圧が負の温度特性を有するような素子であっても、並列接続して１個のスイッチング素子に発生する損失電力を低減することが可能となる。よって、安定して動作する信頼性の高いスイッチング回路を得ることができる。
【００１９】
なお、異なるタイミングでのオン、オフ制御は、時分割制御を含む。また、このような制御信号は、パルス幅変調回路とこのパルス幅変調回路の次段に設けられその出力を複数の信号に分割する信号分配器によって生成することができる。
【００２０】
【発明の実施の形態】
図３は、本発明の一実施形態の回路構成を示す。本回路も、図１の従来例と同様に、フォーワードコンバータ方式ＤＣ／ＤＣコンバータ回路に本発明のスイッチング回路を適用した例を示している。従って、図３において、図１と同じ参照符号を有する構成要素は、同じかまたは類似の構成要素を示し、その重複した説明は省略する。
【００２１】
図３に示す様に、本回路では、トランス２の一次巻線ｎ１の端子Ｐに並列にスイッチング素子３１、３２が接続されている。これらのスイッチング素子は、バイポーラトランジスタ、ＩＧＢＴまたはＭＯＳＦＥＴ、あるいはこれらを混合して使用することができる。あるいは、その他の構造のスイッチング素子を用いても良く、特にその構造には限定されない。
【００２２】
図３において、９１はＰＷＭコントロール回路９の出力を２個に分割するための信号分配器であり、図示の例では、リングカウンタ（ＲＣ）９２と２個のアンド回路９３、９４（ＡＮＤ１およびＡＮＤ２）で構成されている。
【００２３】
以下に、本回路の動作を、図４の波形図を参照して説明する。
【００２４】
図４Ａは、ＰＷＭコントロール回路９の出力波形、即ちＰＷＭパルスの波形を示す。リングカウンタ９２は入力されたＰＷＭパルスの立ち上がりによって、出力Ｒｃｏｕｔ１、Ｒｃｏｕｔ２が交互にＨ／Ｌを繰り返すカウンターである。図４Ｂおよび図４Ｃに、リングカウンタ９２の出力Ｒｃｏｕｔ１、Ｒｃｏｕｔ２における出力波形を示す。
【００２５】
リングカウンタ９２の出力は、別個に、アンド回路９３およびアンド回路９４に入力される。これらのアンド回路９３、９４の他方の入力には、ＰＷＭパルスが導入されている。従って、各アンド回路９３、９４の出力ＳＱ１、ＳＱ２は、図４Ｄ、Ｅに示す様に、ＰＷＭパルスの２倍の周期を有するパルス信号が、異なるタイミングで発生するものとなる。
【００２６】
従って、信号ＳＱ１、ＳＱ２をスイッチング素子３１、３２のゲートに導入することにより、これらスイッチング素子３１、３２は、異なるタイミングでオン、オフ制御されるようになる。図４ＤおよびＥから明らかなように、素子３１、３２を制御する信号ＳＱ１、ＳＱ２の繰り返し周期は、ＰＷＭパルスの繰り返し周期の２倍であるため、個々のスイッチング素子のオン期間は短縮され、その分１個のスイッチング素子当たりの、損失電力の発生も少なくなる。
【００２７】
さらに、個々のスイッチング素子が異なるタイミングでオン、オフ制御されているので、これらの素子が電源に対して並列に接続されていても、特定の素子に電流が集中することは無い。従って、例えば、ＩＧＢＴのように、スイッチングオン時の飽和電圧が負の温度特性を有する素子であっても、並列に接続することが可能である。
【００２８】
上記実施形態では、スイッチング素子を２個並列に接続した例を示したが、勿論２個以上のスイッチング素子の並列接続が可能である。ｎ個のスイッチング素子を並列接続した場合は、リングカウンタ９２としてｎ個の出力を有するものを用い、さらにｎ個のＡＮＤ回路を設けることにより、ＰＷＭコントロール回路９の出力をｎ個のパルスに時分割する。このようにして生成された制御信号をｎ個のスイッチング素子のゲートに導入し、オン、オフ制御する。
【００２９】
また、図３に示す実施形態では、信号分配器９２をハードウエアで実現しているが、これは勿論ソフトウエアで実現しても良い。
【００３０】
【発明の効果】
以上に実施形態を示して説明したように、本発明のスイッチング回路では、複数のスイッチング素子を負荷に対して並列接続すると共に、個々のスイッチング素子を異なるタイミングでオン、オフ制御している。そのため、１個当たりのスイッチング素子に発生する電力損失を複数のスイッチング素子で分散することができ、しかも、例えばＩＧＢＴのように、電力損失の要因となる素子特性（ＩＧＢＴの場合は飽和電圧）が負の温度特性を有する素子であっても、これをスイッチング素子として使用することが出来る。従って、本発明により、スイッチング素子としての選択の幅が広く、かつ信頼性の高いスイッチング回路を得ることが出来る。
【図面の簡単な説明】
【図１】従来のスイッチング回路を示す図。
【図２】図１に示す回路の動作説明のための波形図。
【図３】本発明の一実施形態のスイッチング回路を示す図。
【図４】図３に示す回路の動作説明のための波形図。
【符号の説明】
１…電源
２…トランス
３…スイッチング素子
４、５、６…ダイオード
７…インダクタ
８…コンデンサ
９…ＰＷＭコントロール回路
３１、３２…スイッチング素子
９１…信号分配器
９２…リングカウンタ
９３、９４…ＡＮＤ回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a switching power supply circuit, an inverter circuit, and a switching circuit used in a motor drive circuit and the like.
[0002]
[Prior art]
FIG. 1 illustrates a configuration of a conventional general switching circuit, taking a forward converter type DC / DC converter circuit as an example. In FIG. 1, 1 is an input DC power supply, 2 is a transformer for voltage conversion, and includes a primary winding n1, a reset winding n2, and a secondary winding n3. Reference numeral 3 denotes a switching element for controlling the input power supply 1 to turn on and off, and generally includes a bipolar transistor, a MOSFET, an IGBT (Insulated Gate Bipolar Transistor), and the like. Reference numeral 4 denotes a diode for flowing a current through the reset winding of the transformer 2, reference numerals 5 and 6 denote output diodes, reference numeral 7 denotes an output voltage smoothing inductor, and reference numeral 8 denotes an output voltage smoothing capacitor. The inductor 7 and the capacitor 8 constitute a low frequency filter.
[0003]
Reference numeral 9 denotes a PWM (pulse width modulation) control circuit for forming a signal for controlling the turning on and off of the switching element 3 in order to detect the output voltage Vout and make the output voltage Vout constant. For example, as shown in the figure, the PWM control circuit 9 uses the sawtooth oscillator 10 and the output of the oscillator 10 as a first input In1 and the output voltage Vout of the DC / DC converter as a second input In2. And a comparator 11 for comparing the levels of the two.
[0004]
In the comparator 11, when the voltage of the input In1 is higher than the input In2, the output becomes “H” and the switching element 3 is turned on. By the on / off operation of the switching element 3, a rectangular voltage having an on-time width is applied to the low-frequency filter composed of the inductor 7 and the capacitor 8 on the secondary side of the transformer 2. The average value is the DC output voltage. The detailed description of the operation of the illustrated circuit as a DC / DC converter is omitted because it is not directly related to the present invention.
[0005]
Now, in the circuit of FIG. 1, if the loss and the like of each element are neglected and an ideal state is considered, the output voltage (Vout) is expressed by the following equation.
[0006]
Vout = Vin × D × Nn2 / Nn1 (1)
Here, D is an on / off duty ratio of the switching element 3, and is represented by D = Ton / (Ton + Toff). (Ton and Toff indicate ON and OFF periods in one cycle of switching.) Nn1 is the number of turns of the primary winding n1 of the transformer 2, Nn2 is the number of turns of the secondary winding n2 of the transformer 2, and voltage Vin is the power source 1 Is shown.
[0007]
In this circuit, the average value of the current flowing through the inductor 7 is the output current. Assuming that the element is in an ideal state ignoring the element loss and the like, the following equation is established.
[0008]
Vin × Iin = Vout × Iout
Here, Iin indicates an input current average value, and Iout indicates an output current average value. When this equation is input to equation (1),
[0009]
Iin = Iout × D × Nn2 / Nn1 (2)
It becomes.
[0010]
The current flowing when the switching element 3 is turned on is equal to the input current average value Iin, which is referred to as Iqave. On the other hand, the ON current which is not the average value of the switching element 3 is indicated as Iq.
[0011]
[Problems to be solved by the invention]
The above equation holds in an ideal state ignoring the power loss in the switching element 3. However, the switching element 3 actually has a voltage drop other than “0” when it is turned on. For example, when the switching element 3 is configured by an FET, a resistance component indicated by Ron exists when the switching element 3 is turned on, and when the switching element 3 is configured by an IGBT, a saturation voltage indicated by Vsat exists when the switching element 3 is turned on.
[0012]
2A shows a voltage waveform at a point P in the circuit of FIG. 1 when the switching element 3 is formed of an IGBT, FIG. 2B shows a current waveform, and FIG. 2C shows an element 3 obtained as a result of such voltage and current. Shows the power consumption at As shown in the figure, even in the actual switching element 3, there is an on-resistance or a saturation voltage even in the on state, so that the element 3 has a loss power Pq.
[0013]
If the loss power Pq is large and exceeds the absolute maximum specification of the switching element 3, the element 3 is damaged. Alternatively, even if the absolute maximum specification is not exceeded, when the operating temperature is high, the life of the element 3 is significantly shortened. Therefore, in order to obtain a highly reliable switching circuit that operates stably, it is particularly necessary to reduce the absolute value of the loss power Pq in the switching element.
[0014]
Now, when the switching element 3 is formed of a MOSFET, a plurality of elements 3 are connected in parallel, and each element is simultaneously turned on and off to reduce the power loss per switching element. Conceivable. In this case, since the cause of the power loss of the element 3 is the resistance, such a measure reduces the power loss Pq per element.
[0015]
The resistance of the MOSFET has a positive characteristic with respect to the temperature.Therefore, when the switching elements are connected in parallel, the current balance between the elements is poor, and even if a large amount of current flows to a specific element, the temperature of the element increases. On the contrary, since the resistance component increases, the current hardly flows, and as a result, the current is balanced between the respective elements. However, when the switching element 3 is an IGBT, contrary to the MOSFET, the saturation voltage Vsat has a negative characteristic with respect to the temperature. Therefore, when an unbalanced element is connected in parallel, a large amount of current flows to a specific element. , Causing thermal runaway. Therefore, it was impossible to connect such elements in parallel.
[0016]
Therefore, there is a need for a switching circuit that can be applied to any switching element such as a MOSFET or an IGBT and that can reduce the power loss per switching element.
[0017]
[Means for Solving the Problems]
In order to solve the above problem, a switching circuit according to the present invention includes a plurality of switching elements connected to an input power supply via a load and connected in parallel with each other, and controls the on / off control of the plurality of switching elements at different timings. And a control signal generation circuit for generating a signal to be generated.
[0018]
In the present switching circuit, since each switching element is controlled to be turned on and off at different timings, a large amount of current does not flow through a specific element even if the balance between the elements is poor. Therefore, even if an element such as an IGBT has a saturation temperature at the time of switching on having a negative temperature characteristic, it is possible to reduce the power loss generated in one switching element by connecting in parallel. Become. Therefore, a highly reliable switching circuit that operates stably can be obtained.
[0019]
The on / off control at different timings includes time division control. Further, such a control signal can be generated by a pulse width modulation circuit and a signal distributor provided at the next stage of the pulse width modulation circuit and dividing the output into a plurality of signals.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 3 shows a circuit configuration of an embodiment of the present invention. This circuit also shows an example in which the switching circuit of the present invention is applied to a forward converter type DC / DC converter circuit, similarly to the conventional example of FIG. Therefore, in FIG. 3, components having the same reference numerals as those in FIG. 1 indicate the same or similar components, and a duplicate description thereof will be omitted.
[0021]
As shown in FIG. 3, in this circuit, switching elements 31 and 32 are connected in parallel to a terminal P of a primary winding n1 of a transformer 2. These switching elements can be bipolar transistors, IGBTs or MOSFETs, or a mixture thereof. Alternatively, a switching element having another structure may be used, and the structure is not particularly limited.
[0022]
In FIG. 3, reference numeral 91 denotes a signal distributor for dividing the output of the PWM control circuit 9 into two. In the illustrated example, a ring counter (RC) 92 and two AND circuits 93 and 94 (AND1 and AND2) are provided. ).
[0023]
Hereinafter, the operation of this circuit will be described with reference to the waveform diagram of FIG.
[0024]
FIG. 4A shows an output waveform of the PWM control circuit 9, that is, a waveform of a PWM pulse. The ring counter 92 is a counter in which the outputs Rcout1 and Rcout2 alternately repeat H / L in response to the rise of the input PWM pulse. FIGS. 4B and 4C show output waveforms at the outputs Rcout1 and Rcout2 of the ring counter 92. FIG.
[0025]
The output of the ring counter 92 is separately input to the AND circuit 93 and the AND circuit 94. A PWM pulse is introduced to the other inputs of these AND circuits 93 and 94. Therefore, as shown in FIGS. 4D and 4E, the output signals SQ1 and SQ2 of the AND circuits 93 and 94 are such that pulse signals having a period twice as long as the PWM pulse are generated at different timings.
[0026]
Therefore, by introducing the signals SQ1 and SQ2 to the gates of the switching elements 31 and 32, these switching elements 31 and 32 are controlled to be turned on and off at different timings. 4D and 4E, since the repetition period of the signals SQ1 and SQ2 for controlling the elements 31 and 32 is twice the repetition period of the PWM pulse, the ON period of each switching element is shortened. The occurrence of power loss per switching element is reduced.
[0027]
Furthermore, since the individual switching elements are controlled to be turned on and off at different timings, even if these elements are connected in parallel to the power supply, current does not concentrate on a specific element. Therefore, for example, an element such as an IGBT having a negative temperature characteristic with a saturation voltage at the time of switching on can be connected in parallel.
[0028]
In the above embodiment, an example in which two switching elements are connected in parallel has been described, but two or more switching elements can be connected in parallel. When n switching elements are connected in parallel, a ring counter 92 having n outputs is used, and further, by providing n AND circuits, the output of the PWM control circuit 9 can be converted into n pulses. To divide. The control signal generated in this way is introduced to the gates of the n switching elements to perform on / off control.
[0029]
Further, in the embodiment shown in FIG. 3, the signal distributor 92 is realized by hardware, but this may be realized by software.
[0030]
【The invention's effect】
As described above with reference to the embodiment, in the switching circuit of the present invention, a plurality of switching elements are connected in parallel to the load, and the individual switching elements are turned on and off at different timings. Therefore, the power loss generated in one switching element can be dispersed by a plurality of switching elements, and the element characteristics (saturation voltage in the case of IGBT) which cause power loss, such as IGBT, for example. Even an element having a negative temperature characteristic can be used as a switching element. Therefore, according to the present invention, a highly reliable switching circuit having a wide selection range as a switching element can be obtained.
[Brief description of the drawings]
FIG. 1 is a diagram showing a conventional switching circuit.
FIG. 2 is a waveform chart for explaining the operation of the circuit shown in FIG. 1;
FIG. 3 is a diagram showing a switching circuit according to one embodiment of the present invention.
FIG. 4 is a waveform chart for explaining the operation of the circuit shown in FIG. 3;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Power supply 2 ... Transformer 3 ... Switching element 4, 5, 6 ... Diode 7 ... Inductor 8 ... Capacitor 9 ... PWM control circuit 31, 32 ... Switching element 91 ... Signal distributor 92 ... Ring counter 93, 94 ... AND circuit

Claims

負荷を介して入力電源に接続されかつ互いに並列に接続される複数のスイッチング素子と、前記複数のスイッチング素子を異なるタイミングでオン、オフ制御する信号を生成する制御信号生成回路、を備えることを特徴とするスイッチング回路。A plurality of switching elements connected to an input power supply via a load and connected in parallel with each other, and a control signal generation circuit for generating a signal for controlling ON and OFF of the plurality of switching elements at different timings are provided. And a switching circuit.

前記複数のスイッチング素子は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）で構成されていることを特徴とする、請求項１に記載のスイッチング回路。The switching circuit according to claim 1, wherein the plurality of switching elements are configured by insulated gate bipolar transistors (IGBTs).

前記複数のスイッチング素子は、前記制御信号生成回路出力によって時分割でオン、オフ制御されることを特徴とする、請求項１に記載のスイッチング回路。2. The switching circuit according to claim 1, wherein the plurality of switching elements are ON / OFF controlled in a time sharing manner by the output of the control signal generation circuit. 3.

前記制御信号生成回路は、パルス幅変調回路と、該パルス幅変調回路の次段に設けられその出力を複数の信号に分割する信号分配器、を具備することを特徴とする、請求項１に記載のスイッチング回路。2. The control signal generation circuit according to claim 1, wherein the control signal generation circuit includes a pulse width modulation circuit, and a signal distributor provided at a stage subsequent to the pulse width modulation circuit and dividing an output thereof into a plurality of signals. 3. A switching circuit as described.