JP2004023136A

JP2004023136A - Digital broadcast receiver

Info

Publication number: JP2004023136A
Application number: JP2002171294A
Authority: JP
Inventors: Shinya Omae; 御前　慎哉; Hiromoto Furukawa; 古川　博基
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-06-12
Filing date: 2002-06-12
Publication date: 2004-01-22

Abstract

<P>PROBLEM TO BE SOLVED: To provide a digital broadcast receiver that realizes a reference clock output section with a non-feedback type oscillator by avoiding the use of a voltage-controlled oscillator causing a factor of cost increase in order to take system clock synchronization with a transmitter side. <P>SOLUTION: A reference clock generating section 106 uses a clock from a system clock generating section 105 to generate a reference clock to count the number of audio samples on the basis of time stamp information or synchronization control information obtained by a demodulation section 101. A sample rate control section 108 controls a sample rate of a sample rate conversion section 104 to obtain a desired number of audio samples and applies output control to data of an audio decode section 103. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、デジタル放送受信機における送信側のクロックとの同期制御方式に関わり、特に送信側とのクロック同期に電圧制御型発振器もしくは電圧制御型水晶発振器を必要とせず、相対的に安価な水晶発振器を用いても送出側クロックに同期したオーディオ再生を行うことができるデジタル放送受信機に関するものである。
【０００２】
【従来の技術】
アナログ放送では、信号はアナログ変調によって送られるため、受信機側ではクロックを用いることなく信号を受信して再生すればよい。しかし、デジタル放送においては、受信機側では送信機側のクロックと同期をとる必要がある。例えば、ＭＰＥＧ２−トランスポートストリーム（以下、ＴＳという）においては、プログラムクロックリファレンス（以下、ＰＣＲという）というタイムスタンプ情報が用意されている。受信機側はこのタイムスタンプ情報を基にして内部クロックにフェーズロックドループ回路（以下、ＰＬＬという）で同期をかけることで、送信側のシステムクロックに動作を合わせている。ＭＰＥＧ２のＴＳでは、システムクロックの周波数は２７ＭＨｚである。
【０００３】
図７はＰＬＬを使用した基本クロックの同期方法を実現する従来の同期システムクロック生成部の構成図である。詳細はＩＴＵ−Ｔ　Ｒｅｃｏｍｍｅｎｄａｔｉｏｎ　Ｈ．２２２．０に記載されている。簡単に説明すると、受信動作が開始されて初めてＰＣＲを受信したときには、ＰＣＲをカウンタ７０３の初期値としてロードする。受信機側のシステムクロックの値（以下、ＳＴＣという）はカウンタ７０３で電圧制御発振器７０２のクロックをカウントした値である。以後、このＰＣＲと、ＰＣＲを受信した時のＳＴＣとを比較器７０４で比較し、差分値ＰＣＲ−ＳＴＣを計算する。この差分値ＰＣＲ−ＳＴＣは電圧制御部７０５で電圧制御発振器７０２に対応した制御電圧に変換される。この制御電圧はローパスフィルタ７０１で平滑化され、電圧制御発振器７０２に与えられる。
【０００４】
電圧制御発振器７０２は、与えられた制御電圧にほぼ比例した発振周波数でクロックを発振する。そこで、差分値ＰＣＲ−ＳＴＣが正の場合は、電圧制御部７０５は電圧制御発振器７０２に与える制御電圧を大きくする。こうすると電圧制御発振器７０２の発振するクロック周波数は高くなる。やがてＰＣＲを受信した際には差分値ＰＣＲ−ＳＴＣが０に近づく。ＰＣＲを受信する度に、上記のように制御電圧を制御することにより差分値ＰＣＲ−ＳＴＣの値は０に収束する。こうして送信側に対して受信機のシステムクロックを同期させることができる。差分値ＰＣＲ−ＳＴＣが負の場合も、制御方向が逆になるだけであり、電圧制御部７０５は差分値ＰＣＲ−ＳＴＣの絶対値を０に近づくように制御する。同期の精度を十分高くし、送信側のクロックに完全に同期したクロックを生成するために、電圧制御発振器７０２として水晶発振子を用いた電圧制御水晶発振器が一般的に用いられている。
【０００５】
図８は上記のように生成されたシステムクロックを用いた従来のデジタル放送受信機の要部構成図である。図８の同期システムクロック生成部８０４は、図７に示す同期システムクロック生成部と同じものであるので説明を省略する。デジタル−アナログ変換器（以下、ＤＡＣという）クロック生成部８０５は、一般によく用いられている電圧可変水晶発振器を用いたＰＬＬ回路により、同期システムクロック発生部８０４の出力するシステムクロックに同期したオーディオサンプリングクロックを生成するものである。ＤＡＣクロック生成部８０５の出力クロックはＤＡＣ８０３のクロックに用いられる。
【０００６】
ＴＳデコーダ８０１は、受信したＴＳからＰＣＲやエンコードされた映像や音声のデータであるエレメンタリーストリーム（以下、ＥＳという）を出力する。オーディオデコーダ８０２はＴＳデコーダ８０１の出力するＥＳ、この場合はオーディオデータをデコードし、ＰＣＭのオーディオデータを出力する。ＤＡＣ８０３は、ＤＡＣクロック発生部８０５の出力するサンプリングクロックに応じて、オーディオデコーダ８０２の出力するオーディオデータをアナログのオーディオ信号に変換する。
【０００７】
このようにして、同期システムクロック生成部８０４は受信機側で送信側のシステムクロックに同期したクロックを生成する。さらにＤＡＣクロック生成部８０５は、システムクロックに同期したＤＡＣクロックを発生させる。このため、デジタル放送受信機は送信側クロックに同期したタイミングで、ＥＳからオーディオデータを抽出し、オーディオ信号の再生を行うことができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、このような構成で送受信間の同期をとる場合、受信機側のシステムクロック発生部では精度の良いクロック再生が望まれる。このため一般的には、システムクロック発生部として電圧制御水晶発振器が用いられるが、この方法では受信機のコストアップにつながる。また、システムクロックの生成だけではなく、ＤＡＣクロックの生成にもＰＬＬが用いられる。ここでも電圧制御水晶発振器を用いると、更に受信機がコスト高になるという問題点がある。
【０００９】
本発明は、このような従来の問題点に鑑みてなされたものであって、システムクロック発生部として高価な電圧制御発振器や電圧制御水晶発振器を用いず、より安価な水晶発振器を用いることにより、送信側に同期したクロックでオーディオ再生の行えるデジタル放送受信機を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本願の請求項１の発明は、デジタル変調された信号を受信し、復調再生するデジタル放送受信機において、受信信号を復調しデータ列を出力する復調部と、受信機のシステムクロックを発生するシステムクロック発生部と、前記復調部の出力するデータ列から送出側の時間情報であるタイムスタンプ情報とオーディオデータを抽出するデータ抽出部と、前記データ抽出部で抽出されたオーディオデータをデコードし、ＰＣＭオーディオデータとして非圧縮のオーディオサンプルを出力するオーディオデコード部と、前記オーディオデコード部の出力するオーディオサンプルを入力として、指定された周波数比でサンプルレート変換を行い、所定のサンプリングクロックでオーディオデータを出力するサンプルレート変換部と、前記データ抽出部で抽出されたタイムスタンプ情報を基に、前記システムクロック発生部のシステムクロックをカウントし、送出側に同期した一定周期のリファレンスクロックを発生するリファレンスクロック発生部と、送出側に同期した一定期間において、前記オーディオデコード部から前記サンプルレート変換部に入力されるオーディオサンプル数を前記リファレンスクロック発生部のリファレンスクロックを用いて計測するサンプル数計測部と、前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプル数計測部の出力するサンプル数から計算されるサンプリング周波数を用いて周波数比を計算し、前記サンプルレート変換部における出力データのサンプルレートを制御するサンプルレート制御部と、を具備することを特徴とするものである。
【００１１】
本願の請求項２の発明は、請求項１のデジタル放送受信機において、前記リファレンスクロック発生部は、前記システムクロック発生部の発生するシステムクロックをカウントするシステムクロックカウント部と、前記データ抽出部の出力するタイムスタンプ情報、及び前記システムクロックカウント部の出力するカウント値を比較し、前記タイムスタンプ情報から前記システムクロックのカウント値を差し引くことにより差分値をクロック誤差として計算する差分計算部と、前記差分計算部の出力する差分値を基に、前記クロック誤差の絶対値又は変動幅を減少させるよう前記システムクロックカウント部を制御するカウンタ制御部と、前記システムクロックカウント部の出力するカウント値を計測し、所定の周期のリファレンスクロックを出力するリファレンスクロック出力部と、を有することを特徴とするものである。
【００１２】
本願の請求項３の発明は、請求項２のデジタル放送受信機において、前記カウンタ制御部は、前記差分計算部の出力する差分値が正の場合、前記システムクロックカウント部のカウント値に一定のオフセットを与えて通常より速くカウントするよう制御し、前記差分計算部の出力する差分値が負の場合、前記システムクロックカウント部のカウント値に一定の負のオフセットを与えて通常より遅くカウントするよう制御することを特徴とするものである。
【００１３】
本願の請求項４の発明は、請求項２又は３のデジタル放送受信機において、前記システムクロックカウント部は、前記カウンタ制御部の出力するオフセット値が更新される度に、現在のシステムクロックカウント値に前記オフセット値を加算するオフセット加算部と、前記システムクロック発生部の出力するシステムクロックをカウントするカウント部と、を有することを特徴とするものである。
【００１４】
本願の請求項５の発明は、請求項１のデジタル放送受信機において、前記復調部の出力するデータ列が、ＭＰＥＧ２−トランスポートストリームであることを特徴とするものである。
【００１５】
本願の請求項６の発明は、デジタル変調された信号を受信し、復調再生するデジタル放送受信機において、受信信号を復調しデータ列を出力する復調部と、前記復調部が正しく復調できるように送受信間の時間同期制御を行う同期制御部と、前記復調部の出力するデータ列のうちオーディオデータをデコードし、ＰＣＭオーディオデータとして非圧縮のオーディオサンプルを出力するオーディオデコード部と、前記オーディオデコード部の出力するオーディオサンプルを入力として、指定された周波数比でサンプルレート変換を行い、所定のサンプリングクロックでオーディオデータを出力するサンプルレート変換部と、前記同期制御部から前記復調部に与えられる同期制御タイミング信号を基に、送出側に同期した一定周期のリファレンスクロックを発生するリファレンスクロック発生部と、前記オーディオデコード部から前記サンプルレート変換部に入力されるオーディオサンプル数を、前記リファレンスクロック発生部のリファレンスクロックを用いて計測するサンプル数計測部と、前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプル数計測部の出力するサンプル数から計算されるサンプリング周波数を用いて周波数比を計算し、前記サンプルレート変換部における出力データのサンプリングレートを制御するサンプルレート制御部と、を具備することを特徴とするものである。
【００１６】
本願の請求項７の発明は、請求項６のデジタル放送受信機において、前記同期制御部は、伝送路のインパルス応答を推定し、インパルス応答から送受信間の時間差を算出し、時間同期制御を行うことを特徴とするものである。
【００１７】
本願の請求項８の発明は、請求項６のデジタル放送受信機において、前記同期制御部は、伝送路のインパルス応答を推定し、インパルス応答から送受信間の時間差を算出し、前記復調部におけるデジタル復調の最小単位である伝送シンボルの切り出し開始位置を制御することにより同期制御を行うことを特徴とするものである。
【００１８】
本願の請求項９の発明は、請求項６のデジタル放送受信機において、デジタル放送が伝送フレーム単位で伝送され、前記同期制御部は、伝送路のインパルス応答を推定し、該インパルス応答から送受信間の時間差を算出し、前記復調部における伝送フレームの切り出し開始位置を制御することにより同期制御を行うことを特徴とするものである。
【００１９】
本願の請求項１０の発明は、請求項６のデジタル放送受信機において、前記リファレンスクロック発生部は、前記同期制御部から前記復調部に与えられる同期制御のタイミング信号を計測し、一定数をカウントした期間を一周期とすることによりリファレンスクロックを発生することを特徴とするものである。
【００２０】
本願の請求項１１の発明は、請求項６のデジタル放送受信機において、前記復調部は、欧州デジタルオーディオ放送規格（ＥＴＳ３００４０１）に対応した復調処理を行うことを特徴とするものである。
【００２１】
本願の請求項１２の発明は、請求項１又は６のデジタル放送受信機において、前記サンプルレート制御部は、出力する周波数比が、前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプル数計測部の出力するサンプル数から計算されるサンプリング周波数を用いて除算したもの、又は前記除算値の累積平均であることを特徴とするものである。
【００２２】
本願の請求項１３の発明は、請求項１又は６のデジタル放送受信機において、前記サンプルレート制御部は、前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプル数計測部の出力するサンプル数から計算されるサンプリング周波数を用いて周波数差を計算する周波数差計算部と、前回設定した周波数比に前記周波数差に応じた利得成分を加算し、新たな周波数比とする周波数比計算部と、を有することを特徴とするものである。
【００２３】
本願の請求項１４の発明は、請求項１又は６のデジタル放送受信機において、前記サンプルレート制御部は、前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプル数計測部の出力するサンプル数から計算されるサンプリング周波数を用いて周波数差を計算する周波数差計算部と、前記周波数差計算部の周波数差を累積加算する累加算部と、前回設定した周波数比に前記累加算部の出力する累積周波数差に応じた利得成分を加算して新たな周波数比とする周波数比計算部、とを有することを特徴とするものである。
【００２４】
本願の請求項１５の発明は、請求項１３又は１４のデジタル放送受信機において、前記周波数比計算部は、前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプルレート変換部の出力するサンプル周波数の周波数比を初期値とすることを特徴とするものである。
【００２５】
【発明の実施の形態】
（実施の形態１）
本発明の実施の形態１におけるデジタル放送受信機について、図面を参照しつつ説明する。図１は本実施の形態におけるデジタル放送受信機の要部構成図である。このデジタル放送受信機は、復調部１０１、データ抽出部１０２、オーディオデコード部１０３、サンプルレート変換部１０４、システムクロック発生部１０５、リファレンスクロック発生部１０６、サンプル数計測部１０７、サンプルレート制御部１０８を含んで構成される。
【００２６】
復調部１０１でデジタル復調されたデータ列がＭＰＥＧ２−ＴＳである場合について説明する。データ抽出部１０２は復調部１０１の出力するＴＳから、タイムスタンプ情報を有するプログラムクロックリファレンス（以下、ＰＣＲという）と、オーディオ本体のデータであるエレメンタリーストリーム（以下、ＥＳという）を出力する。
【００２７】
オーディオデコード部１０３は、エンコードされたオーディオデータをデコードし、ＰＣＭオーディオデータを出力する。オーディオデコード部１０３として、エンコードフォーマットに対応した従来から知られたデコード手段を用いればよい。サンプルレート変換部１０４はオーディオデコード部１０３の出力するＰＣＭサンプル（ＰＣＭオーディオデータ）を入力し、サンプルレート制御部１０８の出力する周波数比データに基づいてサンプルレート変換を行う。
【００２８】
サンプルレート変換部１０４はアナログ方式のものとデジタル方式のものとがある。デジタル方式の例として、入力信号のサンプリングレートをｆ_ＳＩとすると、整数倍ｎのサンプリングレートｎｆ_ＳＩで再サンプリングを行う。この場合ｎ個のデータの内１個は元の入力信号になるが、他の（ｎ−１）個のデータを入力信号から補間する。次に出力信号のサンプリングレートをｆ_ＳＯ（＜ｎｆ_ｓＩ）とすると、周波数ｆ_ＳＯの出力サンプリングポイントで指定されるデータを抽出して出力すれば良い。この場合、ｆ_ＳＯ／ｆ_ＳＩを周波数変換比という。サンプルレートの変換は規格の異なるオーディオ信号のレート変換に良く用いられている技術である。
【００２９】
システムクロック発生部１０５はデジタル受信機のシステムクロックを発生するもので、ＰＬＬ方式でない安価な水晶発振器が用いられる。ここでは水晶発振器の発振周波数は公称値で２７ＭＨｚである。リファレンスクロック発生部１０６はシステムクロック発生部１０５の出力する２７ＭＨｚのシステムクロックと、データ抽出部１０２の出力するＰＣＲとから、送信側に同期したリファレンスクロックを出力する。
【００３０】
サンプル数計測部１０７は、リファレンスクロック発生部１０６の出力クロック周期毎にオーディオデコード部１０３からサンプルレート変換部１０４に入力されるオーディオサンプル数をカウントし、サンプリング周波数Ｎｓに変換する。サンプルレート制御部１０８はオーディオデコード部１０２で検出したオーディオデータ固有のサンプリング周波数情報ｆｓと、サンプル数計測部１０７で計測されたサンプル数から計算されるサンプリング周波数Ｎｓとを基に、サンプルレート変換部１０４のサンプリング周波数比Ｒｆを計算し、サンプルレート変換部１０３の動作を制御する。サンプルレート変換部１０４の出力処理は固定周波数のクロックで行われることになる。
【００３１】
図２はリファレンスクロック発生部１０６の構成例を示したブロック図である。このリファレンスクロック発生部１０６は、システムクロックカウント部２０１、カウンタ制御部２０２、差分計測部２０３、リファレンスクロック出力部２０４を含んで構成される。システムクロックカウント部２０１は図１のシステムクロック発生部１０５の出力する２７ＭＨｚのシステムクロックを入力し、カウンタ制御部２０２の制御オフセット値Ｋにより調整を行いながらカウントし、システムクロック（以下、ＳＴＣという）のカウント値を出力する。
【００３２】
差分計測部２０３はデータ抽出部１０２の出力するＰＣＲを受信したときに、システムクロックカウント部２０１の出力するＳＴＣとの差分値ＰＣＲ−ＳＴＣを計算する。カウンタ制御部２０２は差分計測部２０３の出力する差分値ＰＣＲ−ＳＴＣに利得を乗じてシステムクロックカウント部２０１に対する制御オフセット値Ｋを算出する。リファレンスクロック出力部２０４はシステムクロックカウント部２０１の出力するＳＴＣを監視して、送出側に同期した一定周期のリファレンスクロックを出力する。
【００３３】
次に、このような構成のリファレンスクロック発生部１０６の動作について説明する。図１のデータ抽出部１０２が受信動作後初めてＰＣＲを出力すると、従来例と同様にＰＣＲの値を、システムクロックカウント部２０１の出力するＳＴＣの初期値に設定する。以後、カウンタ制御部２０２で制御がかかっていない状態では、システムクロックカウント部２０１の出力するＳＴＣは、図１のシステムクロック発生部１０５の出力する２７ＭＨｚのクロックをカウントした値である。
【００３４】
システムクロックカウント部２０１から出力されるＳＴＣは、システムクロック発生部１０５により生成された２７ＭＨｚのクロックをカウントして生成されたもので、送出側のシステムクロックとは同期していない。そのため、次にＰＣＲを受信したときには、差分計測部２０３が差分値ＰＣＲ−ＳＴＣを計測する。カウンタ制御部２０２によりシステムクロックカウント部２０１に対して調整が行われなければ、差分値ＰＣＲ−ＳＴＣの絶対値は、時間が経過するにつれて大きくなる。この差分値の絶対値はシステムクロック発生部１０５で用いられる水晶発振器の精度に応じた値となる。
【００３５】
しかしながら、２番目以降のＰＣＲが入力されると、差分計測部２０３はＰＣＲとＳＴＣの差分値ＰＣＲ−ＳＴＣを再び算出する。カウンタ制御部２０２ではこの差分値に利得を乗じてシステムクロックカウント部２０１に対して調整すべき符号付きオフセット値Ｋを出力する。システムクロックカウント部２０１は、オフセット値Ｋが更新される度に、保持していたＳＴＣに対してオフセット値Ｋを加算する。
【００３６】
オフセット値Ｋが正の場合には、ＳＴＣがより速くカウントされるのと同じこととなる。また、オフセット値Ｋが負の場合には、ＳＴＣがより遅くカウントされるのと同じこととなる。つまり、差分計測部２０３の出力する差分値ＰＣＲ−ＳＴＣが正の場合は、次回にＰＣＲが受信されたときは、ＳＴＣの値の増分の割合が大きいため、差分値ＰＣＲ−ＳＴＣは前回にＰＣＲを受信したときより小さくなる。
【００３７】
以上のようなＳＴＣに対する制御をＰＣＲの受信の度に繰り返すことにより、差分値ＰＣＲ−ＳＴＣの絶対値は徐々に０に近づいてくる。つまり、リファレンスクロック発生部１０６で生成されるＳＴＣは送出側に同期したシステムクロック値とほぼ同じになる。
【００３８】
リファレンスクロック出力部２０４は、ＳＴＣの値を監視してＳＴＣの増加量が予め決められた値になると、リファレンスクロックを出力する。
【００３９】
このリファレンスクロックは図１のサンプル数計測部１０７に供給される。サンプル数計測部１０７は、オーディオデコード部１０３の出力するオーディオサンプル数をリファレンスクロックの周期でカウントする。本実施の形態では説明のため、リファレンスクロックの周期を１秒とする。リファレンスクロックの周期でカウントしたサンプル数はサンプリング周波数Ｎｓとなり、この値Ｎｓとオーディオ自体の持つサンプリング周波数ｆｓとの比をサンプルレート制御部１０８が計算することにより、サンプルレート変換部１０４に与えるべき周波数比Ｒｆを算出できる。例えば、オーディオ自体のサンプリング周波数が４８ｋＨｚで、サンプル数計測部１０７で計測したサンプル数が４８００２サンプルとすると、その比は４８００２÷４８０００≒１．００００４２となる。
【００４０】
そこで、サンプルレート制御部１０８で前回設定した制御値に対して今回算出した値を乗じて、サンプルレート変換部１０４の周波数比として与える。前回設定した値が１．００００００とすると、今回は１．００００４２を設定することになる。サンプルレート変換部１０４の出力サンプリング周波数は予め決められた値である。このため、サンプリング周波数比を大きくすることにより、オーディオデコード部１０３からサンプルレート変換部１０４へ入力される１秒当たりのオーディオサンプル数を正規の値に制御できる。即ち、前回のサンプル数４８００２を１．００００４２で除算することにより、４８０００に変換できる。この値はオーディオ自体の持つサンプリング周波数と一致する。
【００４１】
以上のようにリファレンスクロックを用いてカウントしたサンプル数を、サンプルレート制御部１０８で除算することによって、周波数比を計算することができる。しかしながら、ハードウェアの実現規模を考慮すると、除算回路を用いることは望ましくない。同様の効果を差分回路を用いてサンプルレート制御部を実現することも可能である。その実現例を図３に示す。
【００４２】
周波数差計算部３０１はデコード過程で得られるサンプリング周波数情報ｆｓと、サンプル数計測部１０７が計測するサンプル数による周波数差Δｆを計算する。簡単のため、リファレンスクロックの周期を１秒とすると、周波数誤差ΔｆはＮｓ−ｆｓで得られる。周波数比計算部３０２は、誤差Δｆの正負あるいは絶対値までを考慮し、誤差Δｆに利得Ｇを乗じた値を利得成分とし、この利得成分を前回の周波数比Ｒｆ２に加える。周波数比計算部３０２は、こうして現時刻での周波数比Ｒｆを算出し、レジスタ３０３に保持させると共に、図１のサンプルレート変換部１０４に供給する。
【００４３】
レジスタ３０３は１つ前に出力した周波数比Ｒｆ２を記憶する。例えば、オーディオ自体のサンプリング周波数が４８ｋＨｚ、前回の周波数比Ｒｆ２が１．００００００で、今回のサンプル数の誤差Δｆが２とすると、利得成分はＧ×２となり、今回の周波数比ＲｆはＲｆ２＋Ｇ×２となる。Ｇはゲインで、サンプリング周波数の逆数、もしくはサンプリング周波数の逆数より小さい値を用いる。Ｇ＝１÷４８０００とすると、Ｒｆは１．００００４２となり、除算を用いたものとほぼ同様の結果が得られる。
【００４４】
次に、過去の差分値を累加算し、周波数比を求める形態のサンプルレート制御部の構成図を図４に示す。図中の周波数差計算部４０１、周波数比計算部４０３、レジスタ４０４は、図３の周波数差計算部３０１、周波数比計算部３０２、レジスタ３０３と各々同一である。ここでは累加算部４０２のみについて説明する。
【００４５】
累加算部４０２では、周波数誤差計算部４０１で計算した誤差Δｆの累積加算を行う。累積加算した誤差を周波数比計算部４０３で用いることにより、過去の誤差を含めて０にするよう制御できる。サンプリング周波数の誤差の蓄積は、オーディオデコード部１０３内の出力データを保存しておくバッファを圧迫する。そして、誤差がバッファサイズに比較して大きくなると、バッファのオーバーフローやアンダーフローが発生する。累加算部４０２で誤差を蓄積し、蓄積した誤差を０にするようにサンプルレート変換部１０４を制御することで、バッファオーバーフロー及びアンダーフローを防止することができる。
【００４６】
また上記の動作例では、サンプルレート変換部１０４の出力クロックと、オーディオデータ自体のサンプリングクロックがほぼ同じ値である場合を説明したが、両者が必ずしも同じ値である必要はない。例えば、サンプルレート変換部１０４の出力クロックが４８ｋＨｚで、オーディオデータ自体のサンプリングクロックが３２ｋＨｚでもよい。この場合は、４８ｋＨｚを３２ｋＨｚで割った値１．５０００００を予め設定しておき、これを周波数比計算部の出力に乗じて周波数比としてサンプルレート変換部１０４に供給すればよい。
【００４７】
（実施の形態２）
次に本発明の実施の形態２として、デジタル放送において送出側よりタイムスタンプ情報が送信されない場合のデジタル放送受信機について説明する。ここでは、欧州ＤＡＢ（ＥＴＳ３００４０１　ＥＴＳＩ規格）を例にとり説明する。図５は本実施の形態のデジタル放送受信機の要部構成図である。図５に示すオーディオデコード部５０３、サンプルレート変換部５０４、サンプル数計測部５０７、サンプルレート制御部５０８は、実施の形態１で説明したオーディオデコード部、サンプルレート変換部、サンプル数計測部、サンプルレート制御部と動作が同じであるため、ここでは詳しい説明を省略する。欧州ＤＡＢでは、図６に示す伝送フレームを用いる。
【００４８】
図６のＮＵＬＬシンボルは伝送フレーム先頭を表すため、信号電力がないシンボルである。図５のＮＵＬＬ検出部５０９は波形レベルでＮＵＬＬシンボルを検出し、伝送フレームの先頭を識別する。復調部５０１はＮＵＬＬシンボルに続くフェイズリファレンスシンボル（以下、ＰＲＳという）、シンボル２（Ｓ２）、シンボル３（Ｓ３）、・・・シンボル７６（Ｓ７６）をＯＦＤＭ復調する。
【００４９】
受信性能向上のために、更に正確な伝送フレーム先頭位置の検出が望まれている。このため、同期制御部５１０は伝送路のインパルス応答を推定し、インパルス応答から送受信間の時間差を算出し、デジタル復調の最小単位である伝送シンボルの切り出し開始位置を制御する。これを時間同期制御という。このため同期制御部５１０はＮＵＬＬシンボルに続くＰＲＳを解析し、伝送路のインパルスレスポンス（以下、ＣＩＲという）を推定する。そして同期制御部５１０は、ＣＩＲからフレーム切り出し位置、又はシンボル切り出し位置を決める。
【００５０】
このようなＣＩＲを用いたフレーム同期ずれ又はシンボル同期ずれの検出技術は、特開平１０−５０７６１６号公報の伝送システムに記載されている。
【００５１】
同期制御部５１０は、伝送フレームの先頭位置を示すパルスを出力し、復調部５０１はパルス位置を伝送フレームの先頭として順次シンボルを復調する。リファレンスクロック発生部５０６は、同期制御部５１０から復調部５０１に与えられる同期制御のタイミング信号を計測し、一定数をカウントした期間を一周期とすることによりリファレンスクロックを発生する。欧州ＤＡＢは４つの伝送モードを持つが、ここではモード１を例にとり説明する。モード１の伝送フレーム長は９６ｍｓであることが規格で定められている。リファレンスクロック発生部５０６では、伝送フレームの先頭位置を示すパルスの１０周期を１周期（９６０ｍｓ）とするリファレンスクロックを出力する。
【００５２】
また、欧州ＤＡＢのオーディオサンプリングクロックは４８ｋＨｚ又は２４ｋＨｚと定められている。サンプリング周波数が４８ｋＨｚの場合、９６０ｍｓ中には４６０８０個のオーディオサンプルがオーディオデコード部から出力される。この場合、送信側に対して受信機側が同期していることになる。
【００５３】
サンプルレート変換部５０４に与える周波数比Ｒｆをサンプルレート制御部５０８で制御し、オーディオデコード部５０３から出力される所定時間、即ち９６０ｍｓ当たりのサンプル数４６０８０サンプルに近づけるようにする動作は、実施の形態１の動作の場合と同様である。
【００５４】
以上の説明ではモード１を例にとり説明したが、他のモードにおいても伝送フレーム長が異なるだけで、モード１と同様に実施可能である。また、本実施例は欧州ＤＡＢに限定されるものでもない。
【００５５】
なお、実施の形態１及び２の周波数比計算部において、その初期値としてオーディオデータ自体のサンプリング周波数を、サンプルレート変換部の出力サンプル周波数Ｒｆで割った値とすることにより、より速くオーディオデコード部の出力サンプリング周波数をオーディオデータ自体の所望のサンプリング周波数に収束させることができる。
【００５６】
なお、実施の形態１及び２のサンプルレート変換部は、サンプルレート変換のための周波数比の設定分解能が１／２０００００以上のものが好ましい。
【００５７】
なお、実施の形態１及び２のオーディオデコード部は、個々のデジタル放送システムに応じて決められており、個々のデジタル放送システムに対応したものとする。
【００５８】
【発明の効果】
以上のように請求項１〜５の発明によれば、送出側のクロックにより生成されたタイムスタンプを伝送するデジタル放送において、電圧制御発信器や電圧制御水晶発振器を用いずとも、受信機側のオーディオデコード部の出力するサンプリングクロックを送出側のオーディオサンプリングクロックに同期させ、安定してオーディオ信号を再生させることができる。
【００５９】
また請求項６〜１１記載の発明によれば、送出側でタイムスタンプを送出しないデジタル放送においても、復調部の同期制御を行う同期制御部で生成する伝送フレームもしくはシンボルの開始位置を示す制御信号の周期を用いてリファレンスクロックを発生させることが可能である。請求項１と同様に電圧制御発信器や電圧制御水晶発振器を用いずとも、受信機側のオーディオデコード部の出力するサンプリングクロックを送出側のオーディオサンプリングクロックに同期させ、安定して再生させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１におけるデジタル放送受信機の要部構成図である。
【図２】実施の形態１のデジタル放送受信機に用いられるリファレンスクロック発生部の構成図である。
【図３】実施の形態１のデジタル放送受信機に用いられる第１のサンプルレート制御部の構成図である。
【図４】実施の形態１のデジタル放送受信機に用いられる第２のサンプルレート制御部の構成図である。
【図５】本発明の実施の形態２におけるデジタル放送受信機の要部構成図である。
【図６】欧州ＤＡＢの伝送フレームフォーマットを示す説明図である。
【図７】ＰＬＬを用いた従来の同期システムクロック生成部の構成図である。
【図８】従来の同期システムクロック生成部を用いた場合のデジタル放送受信機の要部構成図である。
【符号の説明】
１０１，５０１　復調部
１０２　データ抽出部
１０３，５０３　オーディオデコード部
１０４，５０４　サンプルレート変換部
１０５　システムクロック発生部
１０６，５０６　リファレンスクロック発生部
１０７，５０７　サンプル数計測部
１０８，５０８　サンプルレート制御部
２０１　システムクロックカウント部
２０２　カウンタ制御部
２０３　差分計測部
２０４　リファレンスクロック出力部
３０１，４０１　周波数差計算部
３０２，４０３　周波数比計算部
３０３，４０４　レジスタ
４０２　累加算部
５０９　ＮＵＬＬ検出部
５１０　同期制御部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method of controlling synchronization with a clock on a transmission side in a digital broadcast receiver, and in particular, does not require a voltage-controlled oscillator or a voltage-controlled crystal oscillator for clock synchronization with a transmission side, and is a relatively inexpensive crystal. The present invention relates to a digital broadcast receiver that can perform audio reproduction in synchronization with a transmission side clock even using an oscillator.
[0002]
[Prior art]
In analog broadcasting, since a signal is transmitted by analog modulation, the receiver may receive and reproduce the signal without using a clock. However, in digital broadcasting, the receiver needs to synchronize with the clock of the transmitter. For example, in an MPEG2-transport stream (hereinafter, referred to as TS), time stamp information called a program clock reference (hereinafter, referred to as PCR) is prepared. The receiver side synchronizes the internal clock with a system clock on the transmission side by synchronizing the internal clock based on the time stamp information with a phase locked loop circuit (hereinafter, referred to as a PLL). In the TS of MPEG2, the frequency of the system clock is 27 MHz.
[0003]
FIG. 7 is a configuration diagram of a conventional synchronous system clock generation unit that realizes a basic clock synchronization method using a PLL. See ITU-T Recommendation H. for details. 222.0. In brief, when a PCR is received for the first time after the reception operation is started, the PCR is loaded as an initial value of the counter 703. The value of the system clock on the receiver side (hereinafter referred to as STC) is a value obtained by counting the clock of the voltage controlled oscillator 702 by the counter 703. Thereafter, the PCR and the STC at the time of receiving the PCR are compared by the comparator 704, and the difference value PCR-STC is calculated. The difference value PCR-STC is converted by the voltage control unit 705 into a control voltage corresponding to the voltage control oscillator 702. This control voltage is smoothed by a low-pass filter 701 and applied to a voltage-controlled oscillator 702.
[0004]
The voltage controlled oscillator 702 oscillates a clock at an oscillation frequency substantially proportional to a given control voltage. Therefore, when the difference value PCR-STC is positive, the voltage control unit 705 increases the control voltage applied to the voltage controlled oscillator 702. In this case, the clock frequency oscillated by the voltage controlled oscillator 702 increases. Eventually, when the PCR is received, the difference value PCR-STC approaches 0. Each time a PCR is received, the value of the difference value PCR-STC converges to 0 by controlling the control voltage as described above. Thus, the system clock of the receiver can be synchronized with the transmission side. Even when the difference value PCR-STC is negative, the control direction is only reversed, and the voltage control unit 705 controls the absolute value of the difference value PCR-STC to approach 0. A voltage-controlled crystal oscillator using a crystal oscillator is generally used as the voltage-controlled oscillator 702 in order to sufficiently increase the synchronization accuracy and generate a clock completely synchronized with the clock on the transmission side.
[0005]
FIG. 8 is a configuration diagram of a main part of a conventional digital broadcast receiver using the system clock generated as described above. The synchronous system clock generator 804 in FIG. 8 is the same as the synchronous system clock generator shown in FIG. A digital-to-analog converter (hereinafter referred to as DAC) clock generation unit 805 uses a PLL circuit using a generally-used voltage variable crystal oscillator to perform audio sampling synchronized with a system clock output from a synchronous system clock generation unit 804. A clock is generated. The output clock of the DAC clock generator 805 is used as the clock of the DAC 803.
[0006]
The TS decoder 801 outputs a PCR or an elementary stream (hereinafter, referred to as ES) which is encoded video or audio data from the received TS. The audio decoder 802 decodes the ES output from the TS decoder 801, in this case, audio data, and outputs PCM audio data. The DAC 803 converts audio data output from the audio decoder 802 into an analog audio signal according to the sampling clock output from the DAC clock generator 805.
[0007]
In this way, the synchronous system clock generator 804 generates a clock synchronized with the system clock on the transmitting side on the receiver side. Further, the DAC clock generator 805 generates a DAC clock synchronized with the system clock. Therefore, the digital broadcast receiver can extract the audio data from the ES and reproduce the audio signal at a timing synchronized with the clock on the transmission side.
[0008]
[Problems to be solved by the invention]
However, when synchronizing between transmission and reception in such a configuration, it is desired that the system clock generator on the receiver side reproduce the clock with high accuracy. For this reason, a voltage controlled crystal oscillator is generally used as the system clock generator, but this method leads to an increase in the cost of the receiver. The PLL is used not only for generating the system clock but also for generating the DAC clock. Here, too, there is a problem that the use of a voltage-controlled crystal oscillator further increases the cost of the receiver.
[0009]
The present invention has been made in view of such a conventional problem, and does not use an expensive voltage-controlled oscillator or voltage-controlled crystal oscillator as a system clock generator, but uses a cheaper crystal oscillator. It is an object of the present invention to provide a digital broadcast receiver capable of reproducing audio with a clock synchronized with a transmission side.
[0010]
[Means for Solving the Problems]
A first aspect of the present invention is a digital broadcast receiver for receiving a digitally modulated signal and demodulating and reproducing the signal, a demodulation unit for demodulating a received signal and outputting a data sequence, and a system for generating a system clock of the receiver. A clock generation unit; a data extraction unit for extracting time stamp information and audio data, which are time information on the transmission side, from the data string output by the demodulation unit; and a PCM for decoding the audio data extracted by the data extraction unit. An audio decoding unit for outputting uncompressed audio samples as audio data, and an audio sample output from the audio decoding unit as input, performing sample rate conversion at a specified frequency ratio and outputting audio data at a predetermined sampling clock A sample rate conversion unit for performing the data extraction Based on the time stamp information extracted in the above, the system clock of the system clock generating unit is counted, and a reference clock generating unit that generates a reference clock of a fixed period synchronized with the sending side, and a fixed period synchronized with the sending side. A sample number measurement unit for measuring the number of audio samples input from the audio decoding unit to the sample rate conversion unit using a reference clock of the reference clock generation unit; and audio data obtained in the audio decoding unit in a decoding process. A sampler that calculates a frequency ratio using its own sampling frequency information and a sampling frequency calculated from the number of samples output from the sample number measurement unit, and controls a sample rate of output data in the sample rate conversion unit. It is characterized in that it comprises a Rureto control unit.
[0011]
According to a second aspect of the present invention, in the digital broadcast receiver according to the first aspect, the reference clock generating unit includes a system clock counting unit that counts a system clock generated by the system clock generating unit; A time stamp information to be output, and a count value output from the system clock counting unit, a difference calculation unit that calculates a difference value as a clock error by subtracting the count value of the system clock from the time stamp information, A counter control unit that controls the system clock count unit to reduce the absolute value or the fluctuation range of the clock error based on the difference value output from the difference calculation unit, and measures a count value output from the system clock count unit. And a reference clock with a predetermined period It is characterized in that it has a, and reference clock output unit to be outputted.
[0012]
According to a third aspect of the present invention, in the digital broadcast receiver according to the second aspect, when the difference value output from the difference calculation unit is positive, the counter control unit keeps the count value of the system clock counting unit constant. When the difference value output from the difference calculation section is negative, a constant negative offset is given to the count value of the system clock counting section to count later than usual by giving an offset to control the count value faster than usual. It is characterized by controlling.
[0013]
According to a fourth aspect of the present invention, in the digital broadcast receiver according to the second or third aspect, the system clock count unit is configured to update a current system clock count value every time an offset value output from the counter control unit is updated. And an offset adding unit that adds the offset value to the data, and a counting unit that counts a system clock output from the system clock generating unit.
[0014]
According to a fifth aspect of the present invention, in the digital broadcast receiver of the first aspect, the data stream output from the demodulation unit is an MPEG2-transport stream.
[0015]
According to a sixth aspect of the present invention, in a digital broadcast receiver that receives a digitally modulated signal and demodulates and reproduces the signal, a demodulation unit that demodulates a received signal and outputs a data sequence, and a demodulation unit that can correctly demodulate the demodulation unit A synchronization control unit that performs time synchronization control between transmission and reception, an audio decoding unit that decodes audio data in a data sequence output by the demodulation unit, and outputs uncompressed audio samples as PCM audio data; A sample rate conversion unit that performs a sample rate conversion at a specified frequency ratio with an audio sample output from the unit as an input and outputs audio data at a predetermined sampling clock; and a synchronization control provided to the demodulation unit from the synchronization control unit. A fixed-cycle reference synchronized with the sending side based on the timing signal A reference clock generating unit for generating a lock; a sample number measuring unit for measuring the number of audio samples input from the audio decoding unit to the sample rate conversion unit using a reference clock of the reference clock generating unit; A decoding unit calculates a frequency ratio using sampling frequency information of the audio data itself obtained in the decoding process and a sampling frequency calculated from the number of samples output from the sample number measurement unit, and outputs the output data from the sample rate conversion unit. And a sample rate control unit for controlling the sampling rate of
[0016]
According to a seventh aspect of the present invention, in the digital broadcast receiver of the sixth aspect, the synchronization control section estimates an impulse response of a transmission path, calculates a time difference between transmission and reception from the impulse response, and performs time synchronization control. It is characterized by the following.
[0017]
The invention according to claim 8 of the present application is the digital broadcast receiver according to claim 6, wherein the synchronization control unit estimates an impulse response of a transmission path, calculates a time difference between transmission and reception from the impulse response, Synchronous control is performed by controlling a start position of clipping a transmission symbol, which is a minimum unit of demodulation.
[0018]
According to a ninth aspect of the present invention, in the digital broadcast receiver according to the sixth aspect, the digital broadcast is transmitted in units of transmission frames, and the synchronization control unit estimates an impulse response of a transmission path, and determines a transmission / reception time based on the impulse response. The synchronous control is performed by calculating the time difference between the two and calculating the start position of the transmission frame cutout in the demodulation unit.
[0019]
According to a tenth aspect of the present invention, in the digital broadcast receiver according to the sixth aspect, the reference clock generation unit measures a timing signal of synchronization control provided from the synchronization control unit to the demodulation unit, and counts a certain number. The reference clock is generated by setting the set period as one cycle.
[0020]
According to an eleventh aspect of the present invention, in the digital broadcast receiver according to the sixth aspect, the demodulation unit performs a demodulation process corresponding to the European digital audio broadcasting standard (ETS300401).
[0021]
According to a twelfth aspect of the present invention, in the digital broadcast receiver according to the first or sixth aspect, the sample rate control unit determines that a frequency ratio to be output is a sampling frequency of audio data itself obtained in a decoding process in the audio decoding unit. It is characterized in that it is obtained by dividing using information and a sampling frequency calculated from the number of samples output from the sample number measuring unit, or is a cumulative average of the divided values.
[0022]
According to a thirteenth aspect of the present invention, in the digital broadcast receiver according to the first or sixth aspect, the sample rate control unit includes sampling frequency information of audio data itself obtained in a decoding process in the audio decoding unit, and the number of samples. A frequency difference calculation unit that calculates a frequency difference using a sampling frequency calculated from the number of samples output from the measurement unit, and a gain component corresponding to the frequency difference is added to a previously set frequency ratio, and a new frequency ratio and And a frequency ratio calculating unit.
[0023]
According to a fourteenth aspect of the present invention, in the digital broadcast receiver according to the first or sixth aspect, the sample rate control unit includes sampling frequency information of audio data itself obtained in a decoding process in the audio decoding unit, and the number of samples. A frequency difference calculation unit that calculates a frequency difference using a sampling frequency calculated from the number of samples output from the measurement unit, a cumulative addition unit that cumulatively adds the frequency difference of the frequency difference calculation unit, and a frequency ratio set previously. A frequency ratio calculation unit for adding a gain component according to the cumulative frequency difference output from the cumulative addition unit to obtain a new frequency ratio.
[0024]
According to a fifteenth aspect of the present invention, in the digital broadcast receiver according to the thirteenth aspect or the fourteenth aspect, the frequency ratio calculating section includes: sampling frequency information of audio data itself obtained in a decoding process by the audio decoding section; The frequency ratio of the sample frequency output from the conversion unit is set as an initial value.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
A digital broadcast receiver according to Embodiment 1 of the present invention will be described with reference to the drawings. FIG. 1 is a configuration diagram of a main part of a digital broadcast receiver according to the present embodiment. This digital broadcast receiver includes a demodulation unit 101, a data extraction unit 102, an audio decoding unit 103, a sample rate conversion unit 104, a system clock generation unit 105, a reference clock generation unit 106, a sample number measurement unit 107, and a sample rate control unit 108. It is comprised including.
[0026]
A case where the data sequence digitally demodulated by the demodulation unit 101 is MPEG2-TS will be described. The data extraction unit 102 outputs, from the TS output from the demodulation unit 101, a program clock reference (hereinafter, referred to as PCR) having time stamp information and an elementary stream (hereinafter, referred to as ES) which is data of the audio body.
[0027]
The audio decoding unit 103 decodes the encoded audio data and outputs PCM audio data. As the audio decoding unit 103, a conventionally known decoding unit corresponding to the encoding format may be used. The sample rate converter 104 receives the PCM samples (PCM audio data) output from the audio decoder 103 and performs sample rate conversion based on the frequency ratio data output from the sample rate controller 108.
[0028]
The sample rate conversion unit 104 includes an analog type and a digital type. As an example of a digital system, the sampling rate of an input signal is set to f _SI Then, a sampling rate nf of an integer multiple n _SI To perform resampling. In this case, one of the n data becomes the original input signal, but the other (n-1) data are interpolated from the input signal. Next, the sampling rate of the output signal is set to f _SO (<Nf _sI ), The frequency f _SO The data specified by the output sampling point may be extracted and output. In this case, f _SO / F _SI Is called a frequency conversion ratio. The conversion of the sample rate is a technique often used for the rate conversion of audio signals of different standards.
[0029]
The system clock generator 105 generates a system clock for the digital receiver, and uses an inexpensive crystal oscillator that is not a PLL system. Here, the oscillation frequency of the crystal oscillator is nominally 27 MHz. The reference clock generation unit 106 outputs a reference clock synchronized with the transmission side from the 27 MHz system clock output from the system clock generation unit 105 and the PCR output from the data extraction unit 102.
[0030]
The sample number measurement unit 107 counts the number of audio samples input from the audio decoding unit 103 to the sample rate conversion unit 104 for each output clock cycle of the reference clock generation unit 106, and converts the number to the sampling frequency Ns. The sample rate control unit 108 is based on the sampling frequency information fs unique to the audio data detected by the audio decoding unit 102 and the sampling frequency Ns calculated from the number of samples measured by the number of samples measuring unit 107. A sampling frequency ratio Rf of 104 is calculated, and the operation of the sample rate converter 103 is controlled. The output processing of the sample rate conversion unit 104 is performed with a fixed frequency clock.
[0031]
FIG. 2 is a block diagram showing a configuration example of the reference clock generator 106. The reference clock generation unit 106 includes a system clock count unit 201, a counter control unit 202, a difference measurement unit 203, and a reference clock output unit 204. The system clock counting unit 201 receives the 27 MHz system clock output from the system clock generating unit 105 of FIG. 1 and counts while adjusting the system clock with the control offset value K of the counter control unit 202. The count value of is output.
[0032]
When receiving the PCR output from the data extraction unit 102, the difference measurement unit 203 calculates a difference value PCR-STC from the STC output from the system clock counting unit 201. The counter control unit 202 calculates a control offset value K for the system clock count unit 201 by multiplying the difference value PCR-STC output from the difference measurement unit 203 by a gain. The reference clock output unit 204 monitors the STC output from the system clock count unit 201 and outputs a reference clock having a constant cycle synchronized with the transmission side.
[0033]
Next, the operation of the reference clock generator 106 having such a configuration will be described. When the data extraction unit 102 of FIG. 1 outputs the PCR for the first time after the reception operation, the value of the PCR is set to the initial value of the STC output from the system clock counting unit 201 as in the conventional example. Thereafter, when the control by the counter control unit 202 is not performed, the STC output from the system clock count unit 201 is a value obtained by counting the 27 MHz clock output from the system clock generation unit 105 in FIG.
[0034]
The STC output from the system clock counting unit 201 is generated by counting the 27 MHz clock generated by the system clock generation unit 105, and is not synchronized with the transmission side system clock. Therefore, the next time the PCR is received, the difference measurement unit 203 measures the difference value PCR-STC. If the counter control unit 202 does not adjust the system clock counting unit 201, the absolute value of the difference value PCR-STC increases as time elapses. The absolute value of the difference value is a value corresponding to the accuracy of the crystal oscillator used in the system clock generator 105.
[0035]
However, when the second and subsequent PCRs are input, the difference measurement unit 203 calculates again the difference value PCR-STC between the PCR and the STC. The counter control unit 202 multiplies the difference value by a gain and outputs a signed offset value K to be adjusted to the system clock counting unit 201. Each time the offset value K is updated, the system clock counting unit 201 adds the offset value K to the held STC.
[0036]
If the offset value K is positive, this is equivalent to counting the STC faster. When the offset value K is negative, it is the same as the case where the STC is counted later. In other words, when the difference value PCR-STC output by the difference measuring unit 203 is positive, the next time a PCR is received, the rate of increment of the STC value is large, so that the difference value PCR-STC is Will be smaller than when it is received.
[0037]
By repeating the control for the STC as described above every time the PCR is received, the absolute value of the difference value PCR-STC gradually approaches zero. That is, the STC generated by the reference clock generator 106 is substantially the same as the system clock value synchronized with the transmission side.
[0038]
The reference clock output unit 204 monitors the value of the STC, and outputs a reference clock when the amount of increase of the STC reaches a predetermined value.
[0039]
This reference clock is supplied to the sample number measurement unit 107 in FIG. The sample number measuring section 107 counts the number of audio samples output from the audio decoding section 103 in the cycle of the reference clock. In the present embodiment, for the sake of explanation, the cycle of the reference clock is 1 second. The number of samples counted in the cycle of the reference clock becomes the sampling frequency Ns, and the ratio between this value Ns and the sampling frequency fs of the audio itself is calculated by the sample rate control unit 108, so that the frequency to be given to the sample rate conversion unit 104 The ratio Rf can be calculated. For example, assuming that the sampling frequency of the audio itself is 48 kHz and the number of samples measured by the sample number measurement unit 107 is 48002 samples, the ratio is 48002 ÷ 48000 ≒ 1.000004.
[0040]
Therefore, the control value previously set by the sample rate control unit 108 is multiplied by the value calculated this time, and given as the frequency ratio of the sample rate conversion unit 104. Assuming that the previously set value is 1.000000, this time is set to 1.000042. The output sampling frequency of the sample rate converter 104 is a predetermined value. Therefore, by increasing the sampling frequency ratio, the number of audio samples per second input from the audio decoder 103 to the sample rate converter 104 can be controlled to a normal value. That is, it can be converted to 48000 by dividing the previous sample number 48002 by 1.000042. This value matches the sampling frequency of the audio itself.
[0041]
As described above, the frequency ratio can be calculated by dividing the number of samples counted using the reference clock by the sample rate control unit 108. However, considering the scale of hardware implementation, it is not desirable to use a division circuit. The same effect can be realized by using a difference circuit to implement a sample rate control unit. FIG. 3 shows an example of the realization.
[0042]
The frequency difference calculation unit 301 calculates the sampling frequency information fs obtained in the decoding process and the frequency difference Δf based on the number of samples measured by the number of samples measurement unit 107. For simplicity, assuming that the cycle of the reference clock is 1 second, the frequency error Δf is obtained as Ns−fs. The frequency ratio calculation unit 302 considers the positive or negative or the absolute value of the error Δf, sets a value obtained by multiplying the error Δf by the gain G as a gain component, and adds the gain component to the previous frequency ratio Rf2. The frequency ratio calculator 302 calculates the frequency ratio Rf at the current time in this way, causes the register 303 to hold the frequency ratio Rf, and supplies the register to the sample rate converter 104 in FIG.
[0043]
The register 303 stores the frequency ratio Rf2 output immediately before. For example, if the sampling frequency of the audio itself is 48 kHz, the previous frequency ratio Rf2 is 1.000000, and the error Δf of the current number of samples is 2, the gain component is G × 2, and the current frequency ratio Rf is Rf2 + G × 2. It becomes. G is a gain, which is a reciprocal of the sampling frequency or a value smaller than the reciprocal of the sampling frequency. If G = 1 ÷ 48000, Rf becomes 1.000042, which is almost the same as that obtained by using division.
[0044]
Next, FIG. 4 shows a configuration diagram of a sample rate control unit in a form in which a past difference value is cumulatively added to obtain a frequency ratio. The frequency difference calculator 401, frequency ratio calculator 403, and register 404 in the figure are the same as the frequency difference calculator 301, frequency ratio calculator 302, and register 303 in FIG. Here, only the accumulator 402 will be described.
[0045]
The accumulator 402 accumulates the error Δf calculated by the frequency error calculator 401. By using the cumulatively added error in the frequency ratio calculation unit 403, it is possible to control the error including the past error to be zero. The accumulation of the sampling frequency error puts pressure on a buffer for storing output data in the audio decoding unit 103. If the error is larger than the buffer size, buffer overflow or underflow occurs. By accumulating the error in the accumulator 402 and controlling the sample rate converter 104 so that the accumulated error becomes zero, buffer overflow and underflow can be prevented.
[0046]
Further, in the above operation example, the case where the output clock of the sample rate conversion unit 104 and the sampling clock of the audio data itself have substantially the same value has been described, but both need not necessarily have the same value. For example, the output clock of the sample rate converter 104 may be 48 kHz, and the sampling clock of the audio data itself may be 32 kHz. In this case, a value of 1.500000 obtained by dividing 48 kHz by 32 kHz may be set in advance, multiplied by the output of the frequency ratio calculator, and supplied to the sample rate converter 104 as a frequency ratio.
[0047]
(Embodiment 2)
Next, as a second embodiment of the present invention, a digital broadcast receiver in a case where time stamp information is not transmitted from a transmitting side in digital broadcasting will be described. Here, a description will be given taking the European DAB (ETS300401 ETSI standard) as an example. FIG. 5 is a configuration diagram of a main part of the digital broadcast receiver according to the present embodiment. The audio decoding unit 503, the sample rate conversion unit 504, the sample number measurement unit 507, and the sample rate control unit 508 illustrated in FIG. 5 are the audio decoding unit, the sample rate conversion unit, the sample number measurement unit, and the sample described in the first embodiment. Since the operation is the same as that of the rate control unit, detailed description is omitted here. The European DAB uses the transmission frame shown in FIG.
[0048]
Since the NULL symbol in FIG. 6 indicates the head of the transmission frame, it is a symbol having no signal power. The NULL detector 509 in FIG. 5 detects NULL symbols at the waveform level and identifies the beginning of the transmission frame. The demodulation unit 501 performs OFDM demodulation on a phase reference symbol (hereinafter, referred to as PRS), symbol 2 (S2), symbol 3 (S3),..., Symbol 76 (S76) following the NULL symbol.
[0049]
In order to improve reception performance, more accurate detection of the transmission frame head position is desired. For this reason, the synchronization control unit 510 estimates the impulse response of the transmission path, calculates the time difference between transmission and reception from the impulse response, and controls the start position of clipping the transmission symbol, which is the minimum unit of digital demodulation. This is called time synchronization control. For this reason, the synchronization control unit 510 analyzes the PRS following the NULL symbol and estimates the impulse response (hereinafter, referred to as CIR) of the transmission path. Then, synchronization control section 510 determines a frame cutout position or a symbol cutout position from the CIR.
[0050]
A technique for detecting a frame synchronization deviation or a symbol synchronization deviation using the CIR is described in the transmission system of Japanese Patent Application Laid-Open No. 10-507616.
[0051]
The synchronization control unit 510 outputs a pulse indicating the head position of the transmission frame, and the demodulation unit 501 sequentially demodulates the symbols using the pulse position as the head of the transmission frame. The reference clock generation unit 506 measures a synchronization control timing signal provided from the synchronization control unit 510 to the demodulation unit 501, and generates a reference clock by setting a period in which a certain number is counted as one cycle. Although the European DAB has four transmission modes, mode 1 will be described here as an example. The standard specifies that the transmission frame length in mode 1 is 96 ms. The reference clock generation unit 506 outputs a reference clock having one cycle (960 ms) of 10 cycles of the pulse indicating the head position of the transmission frame.
[0052]
The audio sampling clock of the European DAB is set to 48 kHz or 24 kHz. When the sampling frequency is 48 kHz, 46080 audio samples are output from the audio decoding unit during 960 ms. In this case, the receiver is synchronized with the transmitter.
[0053]
The operation of controlling the frequency ratio Rf given to the sample rate conversion unit 504 by the sample rate control unit 508 so as to approach the predetermined time output from the audio decoding unit 503, that is, the number of samples per 960 ms of 46080 samples is described in the embodiment. This is the same as in the case of the operation No. 1.
[0054]
In the above description, mode 1 has been described as an example. However, other modes can be implemented in the same manner as mode 1, except that the transmission frame length is different. This embodiment is not limited to the European DAB.
[0055]
In the frequency ratio calculation units of the first and second embodiments, the audio decoding unit can be more quickly set by dividing the sampling frequency of the audio data itself by the output sample frequency Rf of the sample rate conversion unit as its initial value. Can be converged to a desired sampling frequency of the audio data itself.
[0056]
The sample rate converters of the first and second embodiments preferably have a frequency ratio setting resolution for sample rate conversion of 1/200000 or more.
[0057]
Note that the audio decoding units according to the first and second embodiments are determined according to each digital broadcasting system, and are assumed to correspond to each digital broadcasting system.
[0058]
【The invention's effect】
As described above, according to the first to fifth aspects of the present invention, in a digital broadcast for transmitting a time stamp generated by a clock on a transmitting side, a digital signal on a receiver side can be used without using a voltage controlled oscillator or a voltage controlled crystal oscillator. By synchronizing the sampling clock output from the audio decoding unit with the audio sampling clock on the transmission side, the audio signal can be stably reproduced.
[0059]
Further, according to the invention as set forth in claims 6 to 11, even in digital broadcasting in which a time stamp is not transmitted on the transmission side, a control signal indicating a start position of a transmission frame or a symbol generated by a synchronization control unit for performing synchronization control of a demodulation unit. It is possible to generate a reference clock using the cycle of (1). Similarly to the first aspect, the sampling clock output from the audio decoding unit on the receiver side can be synchronized with the audio sampling clock on the transmission side and stable reproduction can be performed without using a voltage controlled oscillator or a voltage controlled crystal oscillator. it can.
[Brief description of the drawings]
FIG. 1 is a main part configuration diagram of a digital broadcast receiver according to Embodiment 1 of the present invention.
FIG. 2 is a configuration diagram of a reference clock generator used in the digital broadcast receiver according to the first embodiment.
FIG. 3 is a configuration diagram of a first sample rate control unit used in the digital broadcast receiver according to the first embodiment.
FIG. 4 is a configuration diagram of a second sample rate control unit used in the digital broadcast receiver according to the first embodiment.
FIG. 5 is a main part configuration diagram of a digital broadcast receiver according to a second embodiment of the present invention.
FIG. 6 is an explanatory diagram showing a transmission frame format of European DAB.
FIG. 7 is a configuration diagram of a conventional synchronous system clock generation unit using a PLL.
FIG. 8 is a main part configuration diagram of a digital broadcast receiver when a conventional synchronous system clock generator is used.
[Explanation of symbols]
101,501 demodulation unit
102 Data extractor
103,503 Audio decoding unit
104,504 sample rate converter
105 System clock generator
106,506 Reference clock generator
107,507 Sample Number Measurement Unit
108,508 Sample rate control unit
201 System clock count section
202 Counter control unit
203 Difference measurement unit
204 Reference clock output unit
301, 401 Frequency difference calculator
302,403 Frequency ratio calculator
303,404 register
402 Cumulative adder
509 NULL detector
510 Synchronization control unit

Claims

デジタル変調された信号を受信し、復調再生するデジタル放送受信機において、
受信信号を復調しデータ列を出力する復調部と、
受信機のシステムクロックを発生するシステムクロック発生部と、
前記復調部の出力するデータ列から送出側の時間情報であるタイムスタンプ情報とオーディオデータを抽出するデータ抽出部と、
前記データ抽出部で抽出されたオーディオデータをデコードし、ＰＣＭオーディオデータとして非圧縮のオーディオサンプルを出力するオーディオデコード部と、
前記オーディオデコード部の出力するオーディオサンプルを入力として、指定された周波数比でサンプルレート変換を行い、所定のサンプリングクロックでオーディオデータを出力するサンプルレート変換部と、
前記データ抽出部で抽出されたタイムスタンプ情報を基に、前記システムクロック発生部のシステムクロックをカウントし、送出側に同期した一定周期のリファレンスクロックを発生するリファレンスクロック発生部と、
送出側に同期した一定期間において、前記オーディオデコード部から前記サンプルレート変換部に入力されるオーディオサンプル数を前記リファレンスクロック発生部のリファレンスクロックを用いて計測するサンプル数計測部と、
前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプル数計測部の出力するサンプル数から計算されるサンプリング周波数を用いて周波数比を計算し、前記サンプルレート変換部における出力データのサンプルレートを制御するサンプルレート制御部と、を具備することを特徴とするデジタル放送受信機。In a digital broadcast receiver that receives a digitally modulated signal and demodulates and reproduces the signal,
A demodulation unit that demodulates a received signal and outputs a data sequence;
A system clock generator that generates a system clock of the receiver;
A data extraction unit for extracting time stamp information and audio data, which are time information on the transmission side, from the data string output by the demodulation unit,
An audio decoding unit that decodes the audio data extracted by the data extraction unit and outputs uncompressed audio samples as PCM audio data;
A sample rate conversion unit that receives an audio sample output from the audio decoding unit as input, performs sample rate conversion at a specified frequency ratio, and outputs audio data at a predetermined sampling clock;
Based on the time stamp information extracted by the data extraction unit, counts the system clock of the system clock generation unit, a reference clock generation unit that generates a reference clock of a fixed period synchronized with the transmission side,
A sample number measurement unit that measures the number of audio samples input from the audio decoding unit to the sample rate conversion unit using a reference clock of the reference clock generation unit during a fixed period synchronized with a transmission side,
The audio decoding unit calculates a frequency ratio using sampling frequency information of audio data itself obtained in a decoding process and a sampling frequency calculated from the number of samples output from the sample number measurement unit. A digital broadcast receiver, comprising: a sample rate control unit that controls a sample rate of output data.

前記リファレンスクロック発生部は、
前記システムクロック発生部の発生するシステムクロックをカウントするシステムクロックカウント部と、
前記データ抽出部の出力するタイムスタンプ情報、及び前記システムクロックカウント部の出力するカウント値を比較し、前記タイムスタンプ情報から前記システムクロックのカウント値を差し引くことにより差分値をクロック誤差として計算する差分計算部と、
前記差分計算部の出力する差分値を基に、前記クロック誤差の絶対値又は変動幅を減少させるよう前記システムクロックカウント部を制御するカウンタ制御部と、
前記システムクロックカウント部の出力するカウント値を計測し、所定の周期のリファレンスクロックを出力するリファレンスクロック出力部と、を有するものであることを特徴とする請求項１記載のデジタル放送受信機。The reference clock generator includes:
A system clock counting unit that counts a system clock generated by the system clock generating unit;
The time stamp information output from the data extraction unit and the count value output from the system clock count unit are compared, and the difference value is calculated as a clock error by subtracting the system clock count value from the time stamp information. A calculation unit,
A counter control unit that controls the system clock count unit to reduce an absolute value or a fluctuation range of the clock error based on the difference value output by the difference calculation unit;
The digital broadcast receiver according to claim 1, further comprising: a reference clock output unit that measures a count value output from the system clock count unit and outputs a reference clock having a predetermined cycle.

前記カウンタ制御部は、
前記差分計算部の出力する差分値が正の場合、前記システムクロックカウント部のカウント値に一定のオフセットを与えて通常より速くカウントするよう制御し、前記差分計算部の出力する差分値が負の場合、前記システムクロックカウント部のカウント値に一定の負のオフセットを与えて通常より遅くカウントするよう制御することを特徴とする請求項２記載のデジタル放送受信機。The counter control unit includes:
When the difference value output by the difference calculation unit is positive, the count value of the system clock counting unit is controlled to count faster than usual by giving a certain offset, and the difference value output by the difference calculation unit is negative. 3. The digital broadcast receiver according to claim 2, wherein in the case, the count value of the system clock counting unit is controlled so as to count later than usual by giving a constant negative offset.

前記システムクロックカウント部は、
前記カウンタ制御部の出力するオフセット値が更新される度に、現在のシステムクロックカウント値に前記オフセット値を加算するオフセット加算部と、
前記システムクロック発生部の出力するシステムクロックをカウントするカウント部と、を有することを特徴とする請求項２又は３記載のデジタル放送受信機。The system clock counting unit includes:
Each time the offset value output by the counter control unit is updated, an offset addition unit that adds the offset value to the current system clock count value,
The digital broadcast receiver according to claim 2, further comprising: a counting unit that counts a system clock output by the system clock generating unit.

前記復調部の出力するデータ列が、
ＭＰＥＧ２−トランスポートストリームであることを特徴とする請求項１記載のデジタル放送受信機。The data string output from the demodulation unit is
2. The digital broadcast receiver according to claim 1, wherein the digital broadcast receiver is an MPEG2-transport stream.

デジタル変調された信号を受信し、復調再生するデジタル放送受信機において、
受信信号を復調しデータ列を出力する復調部と、
前記復調部が正しく復調できるように送受信間の時間同期制御を行う同期制御部と、
前記復調部の出力するデータ列のうちオーディオデータをデコードし、ＰＣＭオーディオデータとして非圧縮のオーディオサンプルを出力するオーディオデコード部と、
前記オーディオデコード部の出力するオーディオサンプルを入力として、指定された周波数比でサンプルレート変換を行い、所定のサンプリングクロックでオーディオデータを出力するサンプルレート変換部と、
前記同期制御部から前記復調部に与えられる同期制御タイミング信号を基に、送出側に同期した一定周期のリファレンスクロックを発生するリファレンスクロック発生部と、
前記オーディオデコード部から前記サンプルレート変換部に入力されるオーディオサンプル数を、前記リファレンスクロック発生部のリファレンスクロックを用いて計測するサンプル数計測部と、
前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプル数計測部の出力するサンプル数から計算されるサンプリング周波数を用いて周波数比を計算し、前記サンプルレート変換部における出力データのサンプリングレートを制御するサンプルレート制御部と、を具備することを特徴とするデジタル放送受信機。In a digital broadcast receiver that receives a digitally modulated signal and demodulates and reproduces the signal,
A demodulation unit that demodulates a received signal and outputs a data sequence;
A synchronization control unit that performs time synchronization control between transmission and reception so that the demodulation unit can correctly demodulate,
An audio decoding unit that decodes audio data in a data string output by the demodulation unit and outputs uncompressed audio samples as PCM audio data;
A sample rate conversion unit that receives an audio sample output from the audio decoding unit as input, performs sample rate conversion at a specified frequency ratio, and outputs audio data at a predetermined sampling clock;
A reference clock generation unit that generates a reference clock having a fixed period synchronized with a transmission side based on a synchronization control timing signal given to the demodulation unit from the synchronization control unit;
A sample number measurement unit that measures the number of audio samples input from the audio decoding unit to the sample rate conversion unit using a reference clock of the reference clock generation unit;
The audio decoding unit calculates a frequency ratio using sampling frequency information of audio data itself obtained in a decoding process and a sampling frequency calculated from the number of samples output from the sample number measurement unit. A digital broadcast receiver comprising: a sample rate control unit that controls a sampling rate of output data.

前記同期制御部は、
伝送路のインパルス応答を推定し、インパルス応答から送受信間の時間差を算出し、時間同期制御を行うことを特徴とする請求項６記載のデジタル放送受信機。The synchronization control unit includes:
7. The digital broadcast receiver according to claim 6, wherein an impulse response of the transmission path is estimated, a time difference between transmission and reception is calculated from the impulse response, and time synchronization control is performed.

前記同期制御部は、
伝送路のインパルス応答を推定し、インパルス応答から送受信間の時間差を算出し、前記復調部におけるデジタル復調の最小単位である伝送シンボルの切り出し開始位置を制御することにより同期制御を行うことを特徴とする請求項６記載のデジタル放送受信機。The synchronization control unit includes:
Estimating an impulse response of a transmission path, calculating a time difference between transmission and reception from the impulse response, and performing synchronization control by controlling a cutout start position of a transmission symbol that is a minimum unit of digital demodulation in the demodulation unit. The digital broadcast receiver according to claim 6.

デジタル放送が伝送フレーム単位で伝送され、前記同期制御部は、伝送路のインパルス応答を推定し、該インパルス応答から送受信間の時間差を算出し、前記復調部における伝送フレームの切り出し開始位置を制御することにより同期制御を行うことを特徴とする請求項６記載のデジタル放送受信機。Digital broadcasting is transmitted in transmission frame units, the synchronization control unit estimates an impulse response of a transmission path, calculates a time difference between transmission and reception from the impulse response, and controls a start position of a transmission frame cutout in the demodulation unit. 7. The digital broadcast receiver according to claim 6, wherein the synchronous control is performed by the control.

前記リファレンスクロック発生部は、
前記同期制御部から前記復調部に与えられる同期制御のタイミング信号を計測し、一定数をカウントした期間を一周期とすることによりリファレンスクロックを発生することを特徴とする請求項６記載のデジタル放送受信機。The reference clock generator includes:
7. The digital broadcast according to claim 6, wherein a reference clock is generated by measuring a synchronization control timing signal given from the synchronization control unit to the demodulation unit and setting a period in which a predetermined number is counted as one cycle. Receiving machine.

前記復調部は、
欧州デジタルオーディオ放送規格（ＥＴＳ３００４０１）に対応した復調処理を行うものであることを特徴とする請求項６記載のデジタル放送受信機。The demodulation unit,
The digital broadcast receiver according to claim 6, wherein the digital broadcast receiver performs demodulation processing corresponding to the European digital audio broadcasting standard (ETS300401).

前記サンプルレート制御部は、
出力する周波数比が、前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプル数計測部の出力するサンプル数から計算されるサンプリング周波数を用いて除算したもの、又は前記除算値の累積平均であることを特徴とする請求項１又は６記載のデジタル放送受信機。The sample rate control unit includes:
The output frequency ratio is obtained by dividing the sampling frequency information of the audio data itself obtained in the decoding process in the audio decoding unit, and the sampling frequency calculated from the number of samples output by the sample number measurement unit, or 7. The digital broadcast receiver according to claim 1, wherein the digital broadcast receiver is a cumulative average of divided values.

前記サンプルレート制御部は、
前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプル数計測部の出力するサンプル数から計算されるサンプリング周波数を用いて周波数差を計算する周波数差計算部と、
前回設定した周波数比に前記周波数差に応じた利得成分を加算し、新たな周波数比とする周波数比計算部と、を有することを特徴とする請求項１又は６記載のデジタル放送受信機。The sample rate control unit includes:
A sampling frequency information of the audio data itself obtained in a decoding process in the audio decoding unit, and a frequency difference calculating unit that calculates a frequency difference using a sampling frequency calculated from the number of samples output from the sample number measuring unit;
The digital broadcast receiver according to claim 1, further comprising: a frequency ratio calculator configured to add a gain component according to the frequency difference to a previously set frequency ratio to obtain a new frequency ratio.

前記サンプルレート制御部は、
前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプル数計測部の出力するサンプル数から計算されるサンプリング周波数を用いて周波数差を計算する周波数差計算部と、
前記周波数差計算部の周波数差を累積加算する累加算部と、
前回設定した周波数比に前記累加算部の出力する累積周波数差に応じた利得成分を加算して新たな周波数比とする周波数比計算部、とを有することを特徴とする請求項１又は６記載のデジタル放送受信機。The sample rate control unit includes:
A sampling frequency information of the audio data itself obtained in a decoding process in the audio decoding unit, and a frequency difference calculating unit that calculates a frequency difference using a sampling frequency calculated from the number of samples output from the sample number measuring unit;
A cumulative addition unit for cumulatively adding the frequency difference of the frequency difference calculation unit,
7. A frequency ratio calculating unit for adding a gain component according to a cumulative frequency difference output from the cumulative adding unit to a previously set frequency ratio to obtain a new frequency ratio. Digital broadcast receiver.

前記周波数比計算部は、
前記オーディオデコード部においてデコード過程で得られるオーディオデータ自体のサンプリング周波数情報、及び前記サンプルレート変換部の出力するサンプル周波数の周波数比を初期値とすることを特徴とする請求項１３又は１４記載のデジタル放送受信機。The frequency ratio calculator,
15. The digital signal according to claim 13, wherein sampling frequency information of audio data itself obtained in a decoding process in the audio decoding unit and a frequency ratio of a sample frequency output from the sample rate conversion unit are set as initial values. Broadcast receiver.