JP2004023039A - 熱電装置およびその製造方法 - Google Patents
熱電装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004023039A JP2004023039A JP2002179714A JP2002179714A JP2004023039A JP 2004023039 A JP2004023039 A JP 2004023039A JP 2002179714 A JP2002179714 A JP 2002179714A JP 2002179714 A JP2002179714 A JP 2002179714A JP 2004023039 A JP2004023039 A JP 2004023039A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- lower substrate
- package
- melting point
- thermoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】微細領域の接合にはＡｕＳｎ系半田を用いないようにして、工程での歩留まりが高くて、低コストで半田付けが行える熱電装置を提供する。
【解決手段】本発明の熱電装置は、下基板（放熱側下基板）１１に配設された電源電極１２ａに電源供給用リード１４が、融点が高い第１の半田（例えば、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田）で接合されており、かつこの下基板１１とパッケージ２０の底板２２が、第１の半田よりも融点が低い第２の半田（例えば、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田）で接合されている。このため、電源供給用リード１４を電源電極１２ａに接合した後に、下基板１１をパッケージ２０の底板２２に接合しても、先に接合した第１の半田が溶融することなく、第２の半田により下基板１１をパッケージ２０の底板２２に接合することができるようになる。
【選択図】 図１
【解決手段】本発明の熱電装置は、下基板（放熱側下基板）１１に配設された電源電極１２ａに電源供給用リード１４が、融点が高い第１の半田（例えば、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田）で接合されており、かつこの下基板１１とパッケージ２０の底板２２が、第１の半田よりも融点が低い第２の半田（例えば、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田）で接合されている。このため、電源供給用リード１４を電源電極１２ａに接合した後に、下基板１１をパッケージ２０の底板２２に接合しても、先に接合した第１の半田が溶融することなく、第２の半田により下基板１１をパッケージ２０の底板２２に接合することができるようになる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、光通信装置などに使用される半導体素子（例えば、半導体レーザ）と、この半導体素子を冷却する熱電モジュールをパッケージ内に備えた熱電装置に関する。
【０００２】
【従来の技術】
近年、インターネットの急速な発展に伴って、大容量のデータ（情報）を高速に伝送する必要性が益々増大している。そこで、既に敷設されている光ファイバー網を使用してデータ（情報）を伝送すると、データ（情報）の高速伝送が可能になることから、ここ数年において、光ファイバー網の利用が急激に増加するようになった。この場合、１本の光ファイバに異なる波長の光を通してチャネルを多重化する、いわゆるＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ：波長分割多重）あるいはＤＷＤＭ（Ｄｅｎｓｅ Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ：高密度波長分割多重）等の広帯域の光ネットワーク技術を利用することにより、大容量のデータを双方向で高速伝送することが可能になる。
【０００３】
ここで、光ファイバ中を転送するデータ（情報）は、レーザー光を変調した信号であり、これは光半導体モジュールと呼ばれる半導体レーザー等を収容した電子装置から発信される。また、光ファイバを用いてデータ（情報）を伝送する中間地点で信号強度を増幅する、いわゆる光アンプにもこの光半導体モジュールが用いられている。ところで、半導体レーザーの発振波長は温度によって大きく影響を受けるので、半導体レーザーの動作時には、その温度を厳密に制御することが不可欠となる。この温度制御には、通常、多数のペルチェ素子を搭載した熱電モジュールあるいは電子クーラー（ＴＥＣ：Ｔｈｅｒｍｏ Ｅｌｅｃｔｒｉｃ Ｃｏｏｌｅｒ）と呼ばれる電子デバイスが使用されている。
【０００４】
図１１は、このような光半導体モジュールの一例を示す断面図であって、パッケージ本体７１の底部７１ａ上に、熱電モジュール（電子クーラー（ＴＥＣ））７２が配置されている。この熱電モジュール７２の上に、半導体レーザ素子７３ａとレンズ７３ｂと受光素子７３ｃ等を搭載するキャリア（ベース板）７３が配置され、さらに図示しないカバー（蓋）で密閉して光半導体モジュール７０が構成されている。熱電モジュール７２は、一対の絶縁板からなる上基板（冷却側上基板）７２ａと下基板（放熱側下基板）７２ｂの間に、複数のＰ型半導体化合物素子とＮ型半導体化合物素子とからなるペルチェ素子７２ｃを挟み込むようにしている。そして、電極パターン７２ｄおよび電極パターン７２ｅにより複数のＰ型素子と複数のＮ型素子とがＰ，Ｎ，Ｐ，Ｎの順に電気的に直列に接続され、更に端部のＰ型素子及びＮ型素子に接続された電源端子に、それぞれ図示しない電源供給用リードが接続されて電源が供給されるようになされている。
【０００５】
なお、上基板７２ａおよび下基板７２ｂはアルミナ（Ａｌ２Ｏ３）などから形成されており、この表面にペルチェ素子７２ｃの電極と固定を兼ねた導体パターン（電極パターン）７２ｄ，７２ｅが薄膜や厚膜で形成されている。そして、上基板７２ａの上にキャリア（ベース板）７３が固定され、下基板７２ｂの下面はパッケージ本体７１の底部７１ａに固定されている。このような半導体レーザ素子７３ａの温度が安定なのは熱電モジュール７２で半導体レーザ素子７３ａを常時温度制御し、半導体レーザ素子７３ａの発熱による温度上昇を低減しているためである。なお、半導体レーザ素子７３ａとペルチェ素子７２ｃの発熱はパッケージ本体７１の下面に取り付けたヒートシンク（図示せず）で外部に放熱されるようになされている。
【０００６】
【発明が解決しようとする課題】
ところで、上述のようにして形成される光半導体モジュール７０において、ペルチェ素子７２ｃと上下の電極パターン７２ｄ，７２ｅとの間を、例えば、融点が約２８０℃のＡｕＳｎ（８０Ａｕ−２０Ｓｎ）半田７２ｆで溶融接合して、熱電モジュール７２を組み立てるようにしている。その後、熱電モジュール７２の下基板７２ｂとパッケージ本体７１の底部７１ａとを、鉛フリー半田、例えば、融点が約２２０℃のＳｎＡｇＣｕ半田で溶融接合して、熱電モジュール７２をパッケージ本体７１に固定するようになされている。
【０００７】
しかしながら、熱電モジュール７２を作製するに際して、８０Ａｕ−２０Ｓｎ（Ａｕが８０ｗｔ％で、Ｓｎが２０ｗｔ％の合金）半田を用いて、ペルチェ素子７２ｃと上下の電極パターン７２ｄ，７２ｅとを半田付けすると、８０Ａｕ−２０Ｓｎ半田はＡｕの含有量が多いために高価になるとともに、上基板７２ａと下基板７２ｂの両方に高価な８０Ａｕ−２０Ｓｎ半田を用いるために、８０Ａｕ−２０Ｓｎ半田の使用量も増大して、この種の熱電モジュールが高価になって、これを使用した熱電装置も高価になるという問題を生じた。
【０００８】
また、ＡｕＳｎ系半田は微細な半田付けが困難であるため、上基板７２ａの電極パターン７２ｄと下基板７２ｂの電極パターン７２ｅとの間にＡｕＳｎ系半田を配置した後、これらの間にペルチェ素子７２ｃを配置して、所定の温度に加熱して半田付けを行うと、電極パターン７２ｄ，７２ｅは微細な領域であるために半田不良が発生して、熱電モジュールの製造歩留まりが低下し、この種の熱電モジュールが高価になるという問題も生じた。
【０００９】
そこで、本発明は上記の如き問題点を解決するためになされたものであって、微細領域の接合にはＡｕＳｎ系半田を用いないようにして、工程での歩留まりが高くて、低コストで半田付けが行える熱電装置を提供できるようにすることを目的とするものである。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の熱電装置は、下基板に配設された電源電極に電源供給用リードが第１の半田で接合されており、かつ下基板とパッケージの底板とが第１の半田よりも融点が低い第２の半田で溶融接合されていることを特徴とする。このように、第２の半田の融点が第１の半田の融点よりも低いと、電源供給用リードを電源電極に接合した後に下基板をパッケージの底板に接合しても、先に接合した第１の半田が溶融することなく、第２の半田により下基板をパッケージの底板に接合することができるようになる。
【００１１】
この場合、第１の半田をＡｕＳｎ半田とし、第２の半田をＳｎＳｂ半田としてもよい。また、第１の半田をＡｕＳｎ半田あるいはＳｎＳｂ半田とし、第２の半田をＳｎＣｕ半田またはＳｎＡｇ半田あるいはＳｎＡｇＣｕ，ＳｎＡｇＣｕＢｉ，ＳｎＡｇＣｕＩｎ，ＳｎＡｇＣｕＩｎＢｉ等のＳｎＡｇＣｕ系半田としてもよい。さらに、第１の半田をＡｕＧｅ半田あるいはＡｕＳｉ半田とし、第２の半田をＡｕＳｎ半田としてもよい。そして、下基板の表面に複数の熱電素子を接続接合するための電極パターンを備え、この下基板の裏面にパッケージの底板に接合するためのメタライズ層を備えるとともに、電極パターンの厚みに対するメタライズ層の厚みの比率を３０％以上にすると、下基板に割れを生じることなく、パッケージの底板に下基板を接合できるようになる。
【００１２】
本発明の熱電装置の製造方法は、下基板に配設された電源電極に電源供給用リードを第１の半田で溶融接合する第１接合工程と、下基板とパッケージの底板とを第１半田より融点が低い第２の半田で溶融接合する第２接合工程とを備えるようにしている。この場合、第２接合工程により下基板をパッケージの底板に溶融接合した後、上基板に複数の熱電素子が配設された半完成の熱電モジュールの複数の熱電素子と下基板とを第２の半田と融点が等しいかそれよりも融点が低い第３の半田で溶融接合する工程を備えるようにするのが望ましい。
【００１３】
または、本発明の熱電装置の製造方法は、下基板とパッケージの底板とを第１の半田で溶融接合する第１接合工程と、パッケージに配設された電極部に電源供給用リードを第１の半田と融点が等しいかあるいは低い第２の半田で溶融接合する第２接合工程とを備えるようにしている。この場合は、第２接合工程により電源供給用リードをパッケージに配設された電極部に溶融接合した後、上基板に複数の熱電素子が配設された半完成の熱電モジュールの複数の熱電素子と下基板とを第２の半田と融点が等しいかそれよりも融点が低い第３の半田で溶融接合する工程を備えるようにするのが望ましい。
【００１４】
【発明の実施の形態】
以下に、本発明の熱電装置を光半導体モジュールに適用した場合の実施の形態を図１〜図１０に基づいて説明する。なお、図１および図２はパッケージの底部に熱電モジュールを接合して光半導体モジュールを作製する第１実施例の一連の工程の要部を模式的に示す工程図である。図３は第１実施例の第１変形例を示す図であり、図４は第１実施例の第４変形例を示す図であり、図５は第１実施例の第５変形例を示す図であり、図６は第１実施例の第６変形例を示す図である。
【００１５】
また、図７および図８はパッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第２実施例の一連の工程の要部を模式的に示す工程図である。図９は第２実施例の第１変形例を示す図である。図１０は下基板をパッケージの底部に接合した場合に下基板に反りや割れが発生しないような電極パターンとメタライズ層の厚み差を説明するための図であり、図１０（ａ）は下基板をパッケージの底部に接合した状態を示す断面図であり、図１０（ｂ）は下基板に形成された電極パターンとメタライズ層の厚みを示す断面図である。
【００１６】
１．第１実施例
まず、図１（ａ）に示すように、アルミナ（Ａｌ２Ｏ３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミックからなる下基板（発熱側下基板あるいは放熱側下基板：以下では単に下基板という）１１の表面にＣｕメッキとエッチングにより、ペルチェ素子１８（図２参照）を接続、接合するための電極パターン１２を形成した。また、下基板１１の裏面の全面に、パッケージ２０の底部２２に接合するためのメタライズ層１３をＣｕメッキにより形成した。なお、Ｃｕメッキの表面にはＮｉメッキあるいはＮｉメッキとＡｕメッキを行ってもよい。ついで、この下基板１１の表面に形成された電極パターン１２の内、外部電源からの電源端子となる一対の電極パターン１２ａ，１２ａにリード（線径が０．３ｍｍの銅線で、ＳｎメッキあるいはＡｕメッキが施されたもの）１４を融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａで溶融接合した。
【００１７】
一方、ＦｅＮｉＣｏ系合金（例えば、コバール（Ｋｏｖａｒ））から構成されたパッケージ２０を用意した。なお、このパッケージ２０は、略箱形形状のフレーム部２１と、このフレーム部２１の底壁となる底部２２とから構成され、ＦｅＮｉＣｏ系合金をＭＩＭ（Ｍｅｔａｌ Ｉｎｊｅｃｔｉｏｎ Ｍｏｌｄｉｎｇ）法あるいは鋳造法等により作製されている。また、フレーム部２１の一側壁に略円筒形状の窓ホルダ（図示せず）を形成し、一対のフレーム部２１の側壁に別途作製したセラミック製の端子部２３を接合して作製されている。なお、パッケージ２０のフレーム部２１および底部２２は、共にＫｏｖａｒでもよいし、フレーム部２１のみをＫｏｖａｒとし、底部２２はＣｕＷ合金の組み合わせでもよい。
【００１８】
ついで、図１（ｂ）に示すように、パッケージ２０の底部２２の上に、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を介在させて、下基板１１を配置した。このとき、下基板１１の裏面に形成したメタライズ層１３と９５Ｓｎ−５Ｓｂ半田との位置が一致するように、底部２２上の所定の位置に配置した。これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して、９５Ｓｎ−５Ｓｂ半田を溶融させて、パッケージ２０の底部２２上に下基板１１を接合した。なお、この加熱時において、先に接合された８０Ａｕ−２０Ｓｎ半田１４ａは、融点が約２８０℃と高いために溶融することはない。
【００１９】
ここで、下基板１１と同様なアルミナ（Ａｌ２Ｏ３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミックからなる上基板（吸熱側基板あるいは冷却側基板：以下では単に上基板という）１６を準備した。ついで、この上基板１６の表面にＣｕメッキとエッチングによりペルチェ素子１８を接続、接合するためのＣｕ電極パターン１７を形成した。なお、このＣｕ電極パターン１７には、ＮｉメッキとＡｕメッキが施されている。この後、この上基板１６の電極パターン１７にそれぞれペルチェ素子１８が直列接続されるように、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田１５にて溶融接合して、半完成の熱電モジュール１０ａを作製した。なお、ペルチェ素子１８は、Ｐ型半導体化合物素子とＮ型半導体化合物素子とからなるものであり、半田接合するためのＮｉメッキ層が両端部に形成されている。
【００２０】
ついで、上述のようにして作製した半完成の熱電モジュール１０ａの上基板１６が上向きになり、各ペルチェ素子１８が下向きになるようにして、図２（ｃ）に示すように、パッケージ２０の底部２２上に接合された下基板１１の電極パターン１２に対向するように配置した。ついで、上基板１６の電極パターン１７に接合された各ペルチェ素子１８と、パッケージ２０の底部２２上に接合された下基板１１に形成された電極パターン１２との間に、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田１５を配置した。この後、これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して９５Ｓｎ−５Ｓｂ半田１５を溶融させて、各ペルチェ素子１８と電極パターン１２とを接合させた。
【００２１】
これにより、下基板１１の電源端子となる電極パターン１２ａとリード１４が、第１の半田となる融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａで溶融接合され、パッケージ２０の底部２２と下基板１１が、メタライズ層１３を介して第２の半田となる融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田で溶融接合され、かつ各ペルチェ素子１８と下基板１１に形成された電極パターン１２が第３の半田となる融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田１５で溶融接合され、かつ図示しないカバー（蓋）で密閉して、図２（ｄ）に示すように、熱電モジュール１０が形成されることとなる。
【００２２】
なお、このような熱電モジュール１０は、Ｐ型半導体化合物素子とＮ型半導体化合物素子とがＰ，Ｎ，Ｐ，Ｎの順に電気的に直列に接続され、例えば、下基板１１側が発熱反応を行い、上基板１６が吸熱反応を行う電子クーラー（ＴＥＣ：Ｔｈｅｒｍｏ Ｅｌｅｃｔｒｉｃ Ｃｏｏｌｅｒ）とも呼ばれる電子デバイスである。そして、上基板１６の上に、図１１に示すように、半導体レーザ素子とレンズと受光素子等を搭載するキャリアを固定した後、光軸を調整し、フレーム部２１の開口部にカバーを配置し、フレーム部２１と図示しないカバーとをシーム溶接などにより気密に接合して、光半導体モジュールが作製される。
【００２３】
２．第１実施例の変形例
本発明は上述した第１実施例に限らず、種々の変形を加えて実施することが可能である。以下では、本第１実施例の変形例について説明する。
（１）第１変形例
上述した第１実施例においては、下基板１１の電源端子となる電極パターン１２ａに、予めリード１４を８０Ａｕ−２０Ｓｎ半田１４ａで溶融接合する例について説明したが、リード１４に代えて、図３に示すようなポスト電極１９を接合するようにしてもよい。ここで、ＣｕあるいはＣｕ合金製のポスト電極１９，１９を用意し、このポスト電極１９，１９の上端面に、ワイヤーボンディングのためのＮｉメッキとＡｕメッキ１９ａを施した。また、ポスト電極１９，１９の下端面にも半田付けのためのＮｉメッキとＡｕメッキを施した。
【００２４】
ついで、下基板１１の表面に形成された電源端子となる電極パターン１２ａ上に、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を介して、ポスト電極１９，１９を配置した。この後、８０Ａｕ−２０Ｓｎ半田を溶融して、図３に示すように、電極パターン１２ａ上にポスト電極１９，１９が配設されることとなる。なお、このポスト電極１９，１９は、フレーム部２１に形成された端子部２３の位置に等しくなるような高さに形成するのが望ましい。これにより、ポスト電極１９，１９の上端面１９ａと端子部２３とをワイヤーボンディングするのが容易になる。
【００２５】
（２）第２変形例
また、上述した第１実施例においては、リード１４を電極パターン１２ａに接合する第１の半田として、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を用い、下基板１１をパッケージ２０の底部２２に接合する第２の半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用い、さらに、各ペルチェ素子１８を下基板１１に形成された電極パターン１２に接合する第３の半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用いる例について説明したが、これらよりも融点が低い鉛フリー半田を用いることができる。
【００２６】
そして、リード１４を電極パターン１２ａに接合する第１の半田として、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田、あるいは融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用いるようにすればよい。この場合、下基板１１をパッケージ２０の底部２２に接合する第２の半田として、融点が約２１９℃のＳｎ−３．５Ａｇ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−３．５Ａｇ半田、融点が約２２７℃のＳｎ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−２．５Ａｇ−１．０Ｂｉ−０．５Ｃｕ半田、融点が約２１７℃のＳｎ−３．０Ａｇ−０．７Ｃｕ−１．０Ｉｎ半田、融点が約２１５℃のＳｎ−３．０Ａｇ−７Ｃｕ−１．０Ｂｉ−２．５Ｉｎ半田等を用いるようにすればよい。
【００２７】
さらに、各ペルチェ素子１８を下基板１１に形成された電極パターン１２に接合する第３の半田として、融点が約２１９℃のＳｎ−３．５Ａｇ−０．７５Ｃｕ半田（半田）、融点が約２２１℃のＳｎ−３．５Ａｇ半田、融点が約２２７℃のＳｎ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−２．５Ａｇ−１．０Ｂｉ−０．５Ｃｕ半田、融点が約２１７℃のＳｎ−３．０Ａｇ−０．７Ｃｕ−１．０Ｉｎ半田、融点が約２１５℃のＳｎ−３．０Ａｇ−７Ｃｕ−１．０Ｂｉ−２．５Ｉｎ半田等を用いるようにすればよい。
【００２８】
（３）第３変形例
上述した第２変形例においては、第１実施例よりも融点が低い鉛フリー半田を用いる例について説明したが、これらよりも融点が高い半田を用いることもできる。この場合、リード１４を電極パターン１２ａに接合する第１の半田として、融点が約３５６℃の８８Ａｕ−１２Ｇｅ半田あるいは融点が約３７０℃の８６．８５Ａｕ−３．１５Ｓｉ半田を用いるようにすればよい。そして、下基板１１をパッケージ２０の底部２２に接合する第２の半田としては、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を用い、各ペルチェ素子１８を下基板１１に形成された電極パターン１２に接合する第３の半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田、あるいはＳｎＣｕ半田、ＳｎＡｓ半田、ＳｎＡｓＣｕ系半田を用いるようにすればよい。
【００２９】
（４）第４変形例
上述した第１実施例においては、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａで下基板１１の電極パターン１２の端子部１２ａにリード１４を溶融接合した例について説明した。しかしながら、半田１４ａの溶融時に、電極パターン１２ａのペルチェ素子１８が配置される位置１２ｂまで溶融した半田１４ａがはみ出して、ペルチェ素子１８を接合する際に支障を来すという恐れがある。そこで、本第４変形においては、図４（ａ）に示すように、電極パターン１２のペルチェ素子１８が配置される位置１２ｂに、図４（ｂ）に示すように、予め半田マスクシート１２ｃを被覆するようにした。
【００３０】
これにより、電極パターン１２の端子部１２ａにリード１４を配置し、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａを溶融させて、端子部１２ａにリード１４を接合しても、ペルチェ素子１８が配置される位置１２ｂは半田マスクシート１２ｃで被覆されているため、この位置１２ｂに溶融した半田１４ａがはみ出すことはない。そして、接合後に半田マスクシート１２ｃを剥離すれば、ペルチェ素子１８が配置される位置１２ｂに半田１４ａがはみ出すことなく、リード１４が電極パターン１２の端子部１２ａに接合、固定されるようになる。
【００３１】
（５）第５変形例
上述した第４変形例においては、電極パターン１２のペルチェ素子１８が配置される位置１２ｂに、予め半田マスクシート１２ｃを被覆する例について説明したが、本第５変形例においては、電極パターン１２のペルチェ素子１８が配置される位置１２ｂに金属製治具１２ｄを配置するようにした。この場合、図５（ａ）に示すように、電極パターン１２ａのペルチェ素子１８が配置される位置１２ｂに、図５（ｂ）に示すように、金属製治具１２ｄを配置した。
【００３２】
これにより、電極パターン１２の端子部１２ａにリード１４を配置し、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａを溶融させて、端子部１２ａにリード１４を接合しても、ペルチェ素子１８が配置される位置１２ｂは金属製治具１２ｄが配置されているため、この位置１２ｂに溶融した半田１４ａがはみ出すことはない。そして、接合後に金属製治具１２ｄを除去すれば、ペルチェ素子１８が配置される位置１２ｂに半田１４ａがはみ出すことなく、リード１４が電極パターン１２の端子部１２ａに接合、固定されるようになる。
【００３３】
（６）第６変形例
上述した第４、第５変形例においては、端子部１２ａにリード１４を半田１４ａにより接合する際に、溶融した半田１４ａがペルチェ素子１８が配置される位置１２ｂにはみ出すのを防止するために、半田マスクシート１２ｃを被覆したり、金属製治具１２ｄを配置するようにした。ところが、半田マスクシート１２ｃを被覆したり、金属製治具１２ｄを配置することに代えて、リード１４を電極パターン１２の端子部１２ａに仮止めしておいて、後の半田接合時に同時に接合するようにすることも可能である。
【００３４】
この場合、図６（ａ）に示すように、まず、抵抗溶接あるいはビーム溶接などの溶接手段、Ａｇロウなどのロウ付け、あるいはＡｕ系半田などの高温半田付けにより、電極パターン１２の端子部１２ａにリード１４を仮止め１４ｂをした。このリード１４を仮止めした下基板１１をパッケージ２０の底部２２上に接合した。ついで、図６（ｂ）に示すように、半完成の熱電モジュール１０ａの各ペルチェ素子１８と、パッケージ２０の底部２２上に接合された下基板１１に形成された電極パターン１２との間に、９５Ｓｎ−５Ｓｂ半田１５を配置した。この場合、必要に応じてリード１４の仮止め部分にも９５Ｓｎ−５Ｓｂ半田１５を配置しておいてもよい。この後、これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して９５Ｓｎ−５Ｓｂ半田１５を溶融させた。これにより、各ペルチェ素子１８と電極パターン１２が接合するとともに、この溶融した半田１５がはみ出して、仮止めされたリード１４が電極パターン１２の端子部１２ａに完全に接合されることとなる。
【００３５】
３．第２実施例
まず、図７（ａ）に示すように、略箱形形状のフレーム部４１と、このフレーム部４１の底壁となる底部４２とから構成され、ＦｅＮｉＣｏ系合金をＭＩＭ法あるいは鋳造法により形成され、一対のフレーム側壁部４１に端子部４３を形成したパッケージ４０を用意した。ついで、パッケージ４０の底部４２の上に、表面にＣｕメッキとエッチングにより電極パターン３２を形成し、裏面の全面にＣｕメッキによりメタライズ層３３を形成した下基板３１を配置した。なお、Ｃｕメッキの上には、Ｎｉメッキが施され、その上にＡｕメッキが施される。
【００３６】
このとき、パッケージ４０の底部４２と下基板３１のメタライズ層３３との間に、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を介在させた。なお、下基板３１は上述した第１実施例の下基板１１と同様な、アルミナ（Ａｌ２Ｏ３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミック材から構成されている。ついで、これをホットプレート上に配置して、ホットプレートを約２８０℃以上の温度になるように加熱して８０Ａｕ−２０Ｓｎ半田を溶融させ、パッケージ４０の底部４２上に下基板３１を接合した。
【００３７】
ついで、図７（ｂ）に示すように、リード（線径が０．３ｍｍの銅線で、ＳｎメッキあるいはＡｕメッキが施されたもの）４４を用意し、このリード４４をフレーム部４１に形成された端子部４３の熱電モジュール用端子（図示せず）に、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田で接合した。このとき、リード４４が下基板３１に形成された電極パターン３２の端子部３２ａに接続できるような長さに設定する必要がある。なお、ここではリード４４を先に接合し、その後、下基板３１をパッケージ４０の底部４２に接合するようにしてもよいし、あるいは同時に接合するようにしてもよい。
【００３８】
ここで、下基板３１と同様なアルミナ（Ａｌ２Ｏ３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミックからなる上基板（吸熱側基板あるいは冷却側基板）３６を準備した。ついで、この上基板３６の表面にＣｕメッキとエッチングによりペルチェ素子３８を接合、接続するための電極パターン３７を形成した。なお、この電極パターン３７のＣｕメッキの上には、Ｎｉメッキが施され、その上にＡｕメッキが施される。この後、この上基板３６の電極パターン３７にそれぞれペルチェ素子３８が直列接続されるように、９５Ｓｎ−５Ｓｂ半田３５にて溶融接合して、半完成の熱電モジュール３０ａを作製した。なお、ペルチェ素子３８は、Ｐ型半導体化合物素子とＮ型半導体化合物素子とからなるものであり、半田接合するためのＮｉメッキ層が両端部に形成されている。
【００３９】
ついで、上述のようにして作製した半完成の熱電モジュール３０ａの上基板３６が上向きになり、各ペルチェ素子３８が下向きになるようにして、図８（ｃ）に示すように、パッケージ４０の底部４２上に接合された下基板３１の電極パターン３２に対向するように配置した。ついで、上基板３６の電極パターン３７に接合された各ペルチェ素子３８と、パッケージ４０の底部４２上に接合された下基板３１に形成された電極パターン３２との間に、９５Ｓｎ−５Ｓｂ半田３５を配置した。このとき、フレーム部２１に形成された端子部２３の熱電モジュール用端子（図示せず）に接合されたリード４４を下基板３１に形成された電極パターン３２の端子部３２ａに配置し、さらにリード４４の先端付近に９５Ｓｎ−５Ｓｂ半田を配置した。
【００４０】
この後、これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して９５Ｓｎ−５Ｓｂ半田３５を溶融させて、各ペルチェ素子３８と電極パターン３２とを接合させた。このとき、同時に下基板３１に形成された電極パターン３２の端子部３２ａにリード４４も９５Ｓｎ−５Ｓｂ半田３５で接合されることとなる。これにより、各ペルチェ素子３８と下基板３１に形成された電極パターン３２が融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田３５で溶融接合され、かつ下基板３１の電源端子となる電極パターン３２とリード４４も溶融接合されて、図８（ｄ）に示すように、熱電モジュール３０が形成されることとなる。
【００４１】
４．第２実施例の変形例
（１）第１変形例
上述した第２実施例においては、予め、リード４４をフレーム部４１に形成された端子部４３に半田接合する例について説明したが、リード４４をフレーム部４１に形成された端子部４３に仮固定した後、後の工程で半田接合するようにしてもよい。この場合、図９に示すように、端子部４３の熱電モジュール用端子のスルーホール（図示せず）にリード４４を挿入するか、リード４４を治具などで仮固定する。その後、各ペルチェ素子３８と電極パターン３２とを９５Ｓｎ−５Ｓｂ半田で接合した後に、同時に、リード４４も端子部４３の熱電モジュール用端子に９５Ｓｎ−５Ｓｂ半田で接合するようにすればよい。
【００４２】
（２）第２変形例
また、上述した第２実施例においては、下基板３１をパッケージ４０の底部４２に接合する半田、およびリード４４を端子部４３の熱電モジュール用端子に接合する半田として、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を用い、各ペルチェ素子３８を下基板３１に形成された電極パターン３２に接合する半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用いる例について説明した。しかしながら、これらの半田の全てを融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田に変更するようにしてもよい。この場合、各ペルチェ素子３８を下基板３１に形成された電極パターン３２に接合する際に、先に接合した下基板３１と底部４２の接合部が溶融することになるが、悪影響を及ぼすことはない。
【００４３】
（３）第３変形例
上述した第２変形例においては、全ての半田を融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田に変更する例について説明したが、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田に変更し、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を融点が約２１９℃のＳｎ−３．５Ａｇ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−３．５Ａｇ半田、融点が約２１９℃のＳｎ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−２．５Ａｇ−１．０Ｂｉ−０．５Ｃｕ半田、融点が約２１７℃のＳｎ−３．０Ａｇ−０．７Ｃｕ−１．０Ｉｎ半田、融点が約２１５℃のＳｎ−３．０Ａｇ−７Ｃｕ−１．０Ｂｉ−２．５Ｉｎ半田に変更するようにしてもよい。
【００４４】
５．熱電モジュールの下基板の電極パターンとメタライズ層の厚みの検討
上述のように熱電モジュールを作製するに際して、図１０（ａ）に示すように、下基板５１をパッケージ６０の底部６２に接合した場合に、下基板５１に反りが生じ、最悪の場合は下基板５１に割れが発生することが分かった。そこで、図１０（ｂ）に示すように、電極パターン５２の厚みをｔ１とし、メタライズ層５３の厚みをｔ２とした場合に、下基板５１に割れが発生ないような電極パターン５２とメタライズ層５３の厚み差の関係について、以下に検討した。
【００４５】
ここで、窒化アルミ（ＡｌＮ）を用い、これを厚みが０．３ｍｍで、長さが１２ｍｍで、幅が６ｍｍの下基板５１を作製した後、下記の表１に示すような厚みがｔ１μｍの電極パターン５２と、厚みがｔ２μｍのメタライズ層５３を形成した。これを融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を介してパッケージ６０の底部６２上に配置し、８０Ａｕ−２０Ｓｎ半田を溶融してこれらを接合した。この接合により生じた反りの大きさ（μｍ）を測定するとともに、割れの発生を観測すると下記の表１に示すような結果が得られた。なお、表１の反り量において、「＋」は下基板５１の電極パターン５２が形成された側が凹状にへこんだ状態を表し、「−」は下基板５１の電極パターン５２が形成された側が凸状に膨らんだ状態を表している。
【００４６】
【表１】
【００４７】
同様に、下基板５１の材質として厚さが０．２５ｍｍのアルミナ（Ａｌ２Ｏ３）を用いた以外は上述と同様に、電極パターン５２とメタライズ層５３が形成された下基板５１を作製した。ここで、この下基板５１を融点が約２７４℃の９５Ｂｉ−５Ｓｂ半田を介してパッケージ６０の底部２２（４２）上に接合し、このときの反りの大きさ（μｍ）を測定するとともに、割れの発生を観測すると下記の表２に示すような結果が得られた。また、これを融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田で接合し、このときの反りの大きさ（μｍ）も測定するとともに、割れの発生も観測すると下記の表２に示すような結果が得られた。
【００４８】
【表２】
【００４９】
なお、表１および表２においては、通常は電流が大量に流れる電極パターン５２の厚みｔ１は、通電のためではなくて接合のために設けられたメタライズ層５３の厚みｔ２よりも厚くするので、ｔ１＝ｔ２の例と、ｔ１＞ｔ１の例のみを示している。そして、上記表１および表２の結果から明らかなように、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）が０．８あるいは０．６〜０．８の間の値に近づくに伴って、下基板５１の反り量が０に近づくことが分かる。これは、電極パターン５２の厚みｔ１とメタライズ層５３の厚みｔ２がほぼ等しい場合（ｔ１≒ｔ２）には一般的には反りが生じなくなるが、電極パターン５２は小さく分割されているのに対して、メタライズ層５３は分割されていないことによる構造の相違によるものと考えられる。
【００５０】
また、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）が小さくなるに伴って、下基板５１の反り量が−側に大きくなり、その比がさらに小さくなると下基板５１に割れが発生することが分かる。そして、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）がある値（０．８あるいは０．６〜０．８の間の値）になると反り量が最小になることが分かる。
【００５１】
これらのことから、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）を最適化すると、半田接合による反りの発生を最小限に制御できることが分かる。そして、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）を０．３以上にすれば、下基板５１に割れが発生するのを防止できるようになることが分かる。このことから、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比率（ｔ２／ｔ１）を３０％以上にするのが望ましいということができる。
【００５２】
【発明の効果】
上述したように、本発明においては、下基板（放熱側下基板）１１に配設された電源電極１２ａに電源供給用リード１４が、融点が高い第１の半田（例えば、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田）で接合されており、かつこの下基板１１とパッケージ２０の底板２２が、第１の半田よりも融点が低い第２の半田（例えば、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田）で接合されている。このため、電源供給用リード１４を電源電極１２ａに接合した後に、下基板１１をパッケージ２０の底板２２に接合しても、先に接合した第１の半田が溶融することなく、第２の半田により下基板１１をパッケージ２０の底板２２に接合することができるようになる。
【００５３】
なお、上述した実施の形態においては、上基板１６を冷却側基板としてこの上にキャリアを配置し、下基板１１を放熱側基板としてパッケージ２０の底板２２に接合する例について説明したが、上基板１６を放熱側基板としてこの上にキャリアを配置し、下基板１１を冷却側基板としてパッケージ２０の底板２２に接合するようにしてもよい。このようにすると、例えば、外気温が−２０℃程度の低温で素子（キャリア上の半導体）を２５℃にしたい場合に有効である。
【００５４】
また、上述した実施の形態においては、本発明を光通信装置などに使用される半導体レーザと、この半導体レーザを冷却する熱電モジュールを収容する熱電装置用パッケージについて説明したが、本発明は半導体レーザに限らず、高出力が要求される半導体素子を用い、この半導体素子を熱電モジュールで冷却する場合のパッケージに適用するのが有効である。
【図面の簡単な説明】
【図１】パッケージの底部に熱電モジュールを接合して光半導体モジュールを作製する第１実施例の一連の工程の要部の前半部を模式的に示す工程図であり、図１（ａ）は第１工程を示す断面図であり、図１（ｂ）は第２工程を示す断面図である。
【図２】パッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第１実施例の一連の工程の要部の後半部を模式的に示す工程図であり、図２（ａ）は第３工程を示す断面図であり、図２（ｂ）は第４工程を示す断面図である。
【図３】第１実施例の第１変形例を示す図である。
【図４】第１実施例の第４変形例を示す図である。
【図５】第１実施例の第５変形例を示す図である。
【図６】第１実施例の第６変形例を示す図である。
【図７】パッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第２実施例の一連の工程の要部の前半部を模式的に示す工程図であり、図７（ａ）は第１工程を示す断面図であり、図７（ｂ）は第２工程を示す断面図である。
【図８】パッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第２実施例の一連の工程の要部の後半部を模式的に示す工程図であり、図８（ａ）は第３工程を示す断面図であり、図８（ｂ）は第４工程を示す断面図である。
【図９】第２実施例の第１変形例を示す図である。
【図１０】下基板をパッケージの底部に接合した場合に下基板に反りや割れが発生しないような電極パターンとメタライズ層の厚み差を説明するめの図であり、図１０（ａ）は下基板をパッケージの底部に接合した状態を示す断面図であり、図１０（ｂ）は下基板に形成された電極パターンとメタライズ層の厚みを示す断面図である。
【図１１】従来例の光半導体モジュールを模式的に示す図である。
【符号の説明】
１０…熱電モジュール、１０ａ…半完成熱電モジュール、１１…下基板、１２…電極パターン、１２ａ…端子部、１２ｂ…接合部、１２ｃ…半田マスクシート、１２ｄ…金属製治具、１３…メタライズ層、１４…リード、１４ａ…半田、１５…半田、１６…上基板、１７…電極パターン、１８…ペルチェ素子、１９…ポスト電極、２０…パッケージ、２１…フレーム部、２２…底部、２３…端子部、３０…熱電モジュール、３０ａ…半完成熱電モジュール、３１…下基板、３２…電極パターン、３２ａ…端子部、３３…メタライズ層、３５…半田、３６…上基板、３７…電極パターン、３８…ペルチェ素子、４０…パッケージ、４１…フレーム部、４２…底部、４３…端子部、４４…リード
【発明の属する技術分野】
本発明は、光通信装置などに使用される半導体素子（例えば、半導体レーザ）と、この半導体素子を冷却する熱電モジュールをパッケージ内に備えた熱電装置に関する。
【０００２】
【従来の技術】
近年、インターネットの急速な発展に伴って、大容量のデータ（情報）を高速に伝送する必要性が益々増大している。そこで、既に敷設されている光ファイバー網を使用してデータ（情報）を伝送すると、データ（情報）の高速伝送が可能になることから、ここ数年において、光ファイバー網の利用が急激に増加するようになった。この場合、１本の光ファイバに異なる波長の光を通してチャネルを多重化する、いわゆるＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ：波長分割多重）あるいはＤＷＤＭ（Ｄｅｎｓｅ Ｗａｖｅｌｅｎｇｔｈ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ：高密度波長分割多重）等の広帯域の光ネットワーク技術を利用することにより、大容量のデータを双方向で高速伝送することが可能になる。
【０００３】
ここで、光ファイバ中を転送するデータ（情報）は、レーザー光を変調した信号であり、これは光半導体モジュールと呼ばれる半導体レーザー等を収容した電子装置から発信される。また、光ファイバを用いてデータ（情報）を伝送する中間地点で信号強度を増幅する、いわゆる光アンプにもこの光半導体モジュールが用いられている。ところで、半導体レーザーの発振波長は温度によって大きく影響を受けるので、半導体レーザーの動作時には、その温度を厳密に制御することが不可欠となる。この温度制御には、通常、多数のペルチェ素子を搭載した熱電モジュールあるいは電子クーラー（ＴＥＣ：Ｔｈｅｒｍｏ Ｅｌｅｃｔｒｉｃ Ｃｏｏｌｅｒ）と呼ばれる電子デバイスが使用されている。
【０００４】
図１１は、このような光半導体モジュールの一例を示す断面図であって、パッケージ本体７１の底部７１ａ上に、熱電モジュール（電子クーラー（ＴＥＣ））７２が配置されている。この熱電モジュール７２の上に、半導体レーザ素子７３ａとレンズ７３ｂと受光素子７３ｃ等を搭載するキャリア（ベース板）７３が配置され、さらに図示しないカバー（蓋）で密閉して光半導体モジュール７０が構成されている。熱電モジュール７２は、一対の絶縁板からなる上基板（冷却側上基板）７２ａと下基板（放熱側下基板）７２ｂの間に、複数のＰ型半導体化合物素子とＮ型半導体化合物素子とからなるペルチェ素子７２ｃを挟み込むようにしている。そして、電極パターン７２ｄおよび電極パターン７２ｅにより複数のＰ型素子と複数のＮ型素子とがＰ，Ｎ，Ｐ，Ｎの順に電気的に直列に接続され、更に端部のＰ型素子及びＮ型素子に接続された電源端子に、それぞれ図示しない電源供給用リードが接続されて電源が供給されるようになされている。
【０００５】
なお、上基板７２ａおよび下基板７２ｂはアルミナ（Ａｌ２Ｏ３）などから形成されており、この表面にペルチェ素子７２ｃの電極と固定を兼ねた導体パターン（電極パターン）７２ｄ，７２ｅが薄膜や厚膜で形成されている。そして、上基板７２ａの上にキャリア（ベース板）７３が固定され、下基板７２ｂの下面はパッケージ本体７１の底部７１ａに固定されている。このような半導体レーザ素子７３ａの温度が安定なのは熱電モジュール７２で半導体レーザ素子７３ａを常時温度制御し、半導体レーザ素子７３ａの発熱による温度上昇を低減しているためである。なお、半導体レーザ素子７３ａとペルチェ素子７２ｃの発熱はパッケージ本体７１の下面に取り付けたヒートシンク（図示せず）で外部に放熱されるようになされている。
【０００６】
【発明が解決しようとする課題】
ところで、上述のようにして形成される光半導体モジュール７０において、ペルチェ素子７２ｃと上下の電極パターン７２ｄ，７２ｅとの間を、例えば、融点が約２８０℃のＡｕＳｎ（８０Ａｕ−２０Ｓｎ）半田７２ｆで溶融接合して、熱電モジュール７２を組み立てるようにしている。その後、熱電モジュール７２の下基板７２ｂとパッケージ本体７１の底部７１ａとを、鉛フリー半田、例えば、融点が約２２０℃のＳｎＡｇＣｕ半田で溶融接合して、熱電モジュール７２をパッケージ本体７１に固定するようになされている。
【０００７】
しかしながら、熱電モジュール７２を作製するに際して、８０Ａｕ−２０Ｓｎ（Ａｕが８０ｗｔ％で、Ｓｎが２０ｗｔ％の合金）半田を用いて、ペルチェ素子７２ｃと上下の電極パターン７２ｄ，７２ｅとを半田付けすると、８０Ａｕ−２０Ｓｎ半田はＡｕの含有量が多いために高価になるとともに、上基板７２ａと下基板７２ｂの両方に高価な８０Ａｕ−２０Ｓｎ半田を用いるために、８０Ａｕ−２０Ｓｎ半田の使用量も増大して、この種の熱電モジュールが高価になって、これを使用した熱電装置も高価になるという問題を生じた。
【０００８】
また、ＡｕＳｎ系半田は微細な半田付けが困難であるため、上基板７２ａの電極パターン７２ｄと下基板７２ｂの電極パターン７２ｅとの間にＡｕＳｎ系半田を配置した後、これらの間にペルチェ素子７２ｃを配置して、所定の温度に加熱して半田付けを行うと、電極パターン７２ｄ，７２ｅは微細な領域であるために半田不良が発生して、熱電モジュールの製造歩留まりが低下し、この種の熱電モジュールが高価になるという問題も生じた。
【０００９】
そこで、本発明は上記の如き問題点を解決するためになされたものであって、微細領域の接合にはＡｕＳｎ系半田を用いないようにして、工程での歩留まりが高くて、低コストで半田付けが行える熱電装置を提供できるようにすることを目的とするものである。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明の熱電装置は、下基板に配設された電源電極に電源供給用リードが第１の半田で接合されており、かつ下基板とパッケージの底板とが第１の半田よりも融点が低い第２の半田で溶融接合されていることを特徴とする。このように、第２の半田の融点が第１の半田の融点よりも低いと、電源供給用リードを電源電極に接合した後に下基板をパッケージの底板に接合しても、先に接合した第１の半田が溶融することなく、第２の半田により下基板をパッケージの底板に接合することができるようになる。
【００１１】
この場合、第１の半田をＡｕＳｎ半田とし、第２の半田をＳｎＳｂ半田としてもよい。また、第１の半田をＡｕＳｎ半田あるいはＳｎＳｂ半田とし、第２の半田をＳｎＣｕ半田またはＳｎＡｇ半田あるいはＳｎＡｇＣｕ，ＳｎＡｇＣｕＢｉ，ＳｎＡｇＣｕＩｎ，ＳｎＡｇＣｕＩｎＢｉ等のＳｎＡｇＣｕ系半田としてもよい。さらに、第１の半田をＡｕＧｅ半田あるいはＡｕＳｉ半田とし、第２の半田をＡｕＳｎ半田としてもよい。そして、下基板の表面に複数の熱電素子を接続接合するための電極パターンを備え、この下基板の裏面にパッケージの底板に接合するためのメタライズ層を備えるとともに、電極パターンの厚みに対するメタライズ層の厚みの比率を３０％以上にすると、下基板に割れを生じることなく、パッケージの底板に下基板を接合できるようになる。
【００１２】
本発明の熱電装置の製造方法は、下基板に配設された電源電極に電源供給用リードを第１の半田で溶融接合する第１接合工程と、下基板とパッケージの底板とを第１半田より融点が低い第２の半田で溶融接合する第２接合工程とを備えるようにしている。この場合、第２接合工程により下基板をパッケージの底板に溶融接合した後、上基板に複数の熱電素子が配設された半完成の熱電モジュールの複数の熱電素子と下基板とを第２の半田と融点が等しいかそれよりも融点が低い第３の半田で溶融接合する工程を備えるようにするのが望ましい。
【００１３】
または、本発明の熱電装置の製造方法は、下基板とパッケージの底板とを第１の半田で溶融接合する第１接合工程と、パッケージに配設された電極部に電源供給用リードを第１の半田と融点が等しいかあるいは低い第２の半田で溶融接合する第２接合工程とを備えるようにしている。この場合は、第２接合工程により電源供給用リードをパッケージに配設された電極部に溶融接合した後、上基板に複数の熱電素子が配設された半完成の熱電モジュールの複数の熱電素子と下基板とを第２の半田と融点が等しいかそれよりも融点が低い第３の半田で溶融接合する工程を備えるようにするのが望ましい。
【００１４】
【発明の実施の形態】
以下に、本発明の熱電装置を光半導体モジュールに適用した場合の実施の形態を図１〜図１０に基づいて説明する。なお、図１および図２はパッケージの底部に熱電モジュールを接合して光半導体モジュールを作製する第１実施例の一連の工程の要部を模式的に示す工程図である。図３は第１実施例の第１変形例を示す図であり、図４は第１実施例の第４変形例を示す図であり、図５は第１実施例の第５変形例を示す図であり、図６は第１実施例の第６変形例を示す図である。
【００１５】
また、図７および図８はパッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第２実施例の一連の工程の要部を模式的に示す工程図である。図９は第２実施例の第１変形例を示す図である。図１０は下基板をパッケージの底部に接合した場合に下基板に反りや割れが発生しないような電極パターンとメタライズ層の厚み差を説明するための図であり、図１０（ａ）は下基板をパッケージの底部に接合した状態を示す断面図であり、図１０（ｂ）は下基板に形成された電極パターンとメタライズ層の厚みを示す断面図である。
【００１６】
１．第１実施例
まず、図１（ａ）に示すように、アルミナ（Ａｌ２Ｏ３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミックからなる下基板（発熱側下基板あるいは放熱側下基板：以下では単に下基板という）１１の表面にＣｕメッキとエッチングにより、ペルチェ素子１８（図２参照）を接続、接合するための電極パターン１２を形成した。また、下基板１１の裏面の全面に、パッケージ２０の底部２２に接合するためのメタライズ層１３をＣｕメッキにより形成した。なお、Ｃｕメッキの表面にはＮｉメッキあるいはＮｉメッキとＡｕメッキを行ってもよい。ついで、この下基板１１の表面に形成された電極パターン１２の内、外部電源からの電源端子となる一対の電極パターン１２ａ，１２ａにリード（線径が０．３ｍｍの銅線で、ＳｎメッキあるいはＡｕメッキが施されたもの）１４を融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａで溶融接合した。
【００１７】
一方、ＦｅＮｉＣｏ系合金（例えば、コバール（Ｋｏｖａｒ））から構成されたパッケージ２０を用意した。なお、このパッケージ２０は、略箱形形状のフレーム部２１と、このフレーム部２１の底壁となる底部２２とから構成され、ＦｅＮｉＣｏ系合金をＭＩＭ（Ｍｅｔａｌ Ｉｎｊｅｃｔｉｏｎ Ｍｏｌｄｉｎｇ）法あるいは鋳造法等により作製されている。また、フレーム部２１の一側壁に略円筒形状の窓ホルダ（図示せず）を形成し、一対のフレーム部２１の側壁に別途作製したセラミック製の端子部２３を接合して作製されている。なお、パッケージ２０のフレーム部２１および底部２２は、共にＫｏｖａｒでもよいし、フレーム部２１のみをＫｏｖａｒとし、底部２２はＣｕＷ合金の組み合わせでもよい。
【００１８】
ついで、図１（ｂ）に示すように、パッケージ２０の底部２２の上に、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を介在させて、下基板１１を配置した。このとき、下基板１１の裏面に形成したメタライズ層１３と９５Ｓｎ−５Ｓｂ半田との位置が一致するように、底部２２上の所定の位置に配置した。これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して、９５Ｓｎ−５Ｓｂ半田を溶融させて、パッケージ２０の底部２２上に下基板１１を接合した。なお、この加熱時において、先に接合された８０Ａｕ−２０Ｓｎ半田１４ａは、融点が約２８０℃と高いために溶融することはない。
【００１９】
ここで、下基板１１と同様なアルミナ（Ａｌ２Ｏ３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミックからなる上基板（吸熱側基板あるいは冷却側基板：以下では単に上基板という）１６を準備した。ついで、この上基板１６の表面にＣｕメッキとエッチングによりペルチェ素子１８を接続、接合するためのＣｕ電極パターン１７を形成した。なお、このＣｕ電極パターン１７には、ＮｉメッキとＡｕメッキが施されている。この後、この上基板１６の電極パターン１７にそれぞれペルチェ素子１８が直列接続されるように、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田１５にて溶融接合して、半完成の熱電モジュール１０ａを作製した。なお、ペルチェ素子１８は、Ｐ型半導体化合物素子とＮ型半導体化合物素子とからなるものであり、半田接合するためのＮｉメッキ層が両端部に形成されている。
【００２０】
ついで、上述のようにして作製した半完成の熱電モジュール１０ａの上基板１６が上向きになり、各ペルチェ素子１８が下向きになるようにして、図２（ｃ）に示すように、パッケージ２０の底部２２上に接合された下基板１１の電極パターン１２に対向するように配置した。ついで、上基板１６の電極パターン１７に接合された各ペルチェ素子１８と、パッケージ２０の底部２２上に接合された下基板１１に形成された電極パターン１２との間に、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田１５を配置した。この後、これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して９５Ｓｎ−５Ｓｂ半田１５を溶融させて、各ペルチェ素子１８と電極パターン１２とを接合させた。
【００２１】
これにより、下基板１１の電源端子となる電極パターン１２ａとリード１４が、第１の半田となる融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａで溶融接合され、パッケージ２０の底部２２と下基板１１が、メタライズ層１３を介して第２の半田となる融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田で溶融接合され、かつ各ペルチェ素子１８と下基板１１に形成された電極パターン１２が第３の半田となる融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田１５で溶融接合され、かつ図示しないカバー（蓋）で密閉して、図２（ｄ）に示すように、熱電モジュール１０が形成されることとなる。
【００２２】
なお、このような熱電モジュール１０は、Ｐ型半導体化合物素子とＮ型半導体化合物素子とがＰ，Ｎ，Ｐ，Ｎの順に電気的に直列に接続され、例えば、下基板１１側が発熱反応を行い、上基板１６が吸熱反応を行う電子クーラー（ＴＥＣ：Ｔｈｅｒｍｏ Ｅｌｅｃｔｒｉｃ Ｃｏｏｌｅｒ）とも呼ばれる電子デバイスである。そして、上基板１６の上に、図１１に示すように、半導体レーザ素子とレンズと受光素子等を搭載するキャリアを固定した後、光軸を調整し、フレーム部２１の開口部にカバーを配置し、フレーム部２１と図示しないカバーとをシーム溶接などにより気密に接合して、光半導体モジュールが作製される。
【００２３】
２．第１実施例の変形例
本発明は上述した第１実施例に限らず、種々の変形を加えて実施することが可能である。以下では、本第１実施例の変形例について説明する。
（１）第１変形例
上述した第１実施例においては、下基板１１の電源端子となる電極パターン１２ａに、予めリード１４を８０Ａｕ−２０Ｓｎ半田１４ａで溶融接合する例について説明したが、リード１４に代えて、図３に示すようなポスト電極１９を接合するようにしてもよい。ここで、ＣｕあるいはＣｕ合金製のポスト電極１９，１９を用意し、このポスト電極１９，１９の上端面に、ワイヤーボンディングのためのＮｉメッキとＡｕメッキ１９ａを施した。また、ポスト電極１９，１９の下端面にも半田付けのためのＮｉメッキとＡｕメッキを施した。
【００２４】
ついで、下基板１１の表面に形成された電源端子となる電極パターン１２ａ上に、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を介して、ポスト電極１９，１９を配置した。この後、８０Ａｕ−２０Ｓｎ半田を溶融して、図３に示すように、電極パターン１２ａ上にポスト電極１９，１９が配設されることとなる。なお、このポスト電極１９，１９は、フレーム部２１に形成された端子部２３の位置に等しくなるような高さに形成するのが望ましい。これにより、ポスト電極１９，１９の上端面１９ａと端子部２３とをワイヤーボンディングするのが容易になる。
【００２５】
（２）第２変形例
また、上述した第１実施例においては、リード１４を電極パターン１２ａに接合する第１の半田として、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を用い、下基板１１をパッケージ２０の底部２２に接合する第２の半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用い、さらに、各ペルチェ素子１８を下基板１１に形成された電極パターン１２に接合する第３の半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用いる例について説明したが、これらよりも融点が低い鉛フリー半田を用いることができる。
【００２６】
そして、リード１４を電極パターン１２ａに接合する第１の半田として、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田、あるいは融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用いるようにすればよい。この場合、下基板１１をパッケージ２０の底部２２に接合する第２の半田として、融点が約２１９℃のＳｎ−３．５Ａｇ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−３．５Ａｇ半田、融点が約２２７℃のＳｎ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−２．５Ａｇ−１．０Ｂｉ−０．５Ｃｕ半田、融点が約２１７℃のＳｎ−３．０Ａｇ−０．７Ｃｕ−１．０Ｉｎ半田、融点が約２１５℃のＳｎ−３．０Ａｇ−７Ｃｕ−１．０Ｂｉ−２．５Ｉｎ半田等を用いるようにすればよい。
【００２７】
さらに、各ペルチェ素子１８を下基板１１に形成された電極パターン１２に接合する第３の半田として、融点が約２１９℃のＳｎ−３．５Ａｇ−０．７５Ｃｕ半田（半田）、融点が約２２１℃のＳｎ−３．５Ａｇ半田、融点が約２２７℃のＳｎ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−２．５Ａｇ−１．０Ｂｉ−０．５Ｃｕ半田、融点が約２１７℃のＳｎ−３．０Ａｇ−０．７Ｃｕ−１．０Ｉｎ半田、融点が約２１５℃のＳｎ−３．０Ａｇ−７Ｃｕ−１．０Ｂｉ−２．５Ｉｎ半田等を用いるようにすればよい。
【００２８】
（３）第３変形例
上述した第２変形例においては、第１実施例よりも融点が低い鉛フリー半田を用いる例について説明したが、これらよりも融点が高い半田を用いることもできる。この場合、リード１４を電極パターン１２ａに接合する第１の半田として、融点が約３５６℃の８８Ａｕ−１２Ｇｅ半田あるいは融点が約３７０℃の８６．８５Ａｕ−３．１５Ｓｉ半田を用いるようにすればよい。そして、下基板１１をパッケージ２０の底部２２に接合する第２の半田としては、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を用い、各ペルチェ素子１８を下基板１１に形成された電極パターン１２に接合する第３の半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田、あるいはＳｎＣｕ半田、ＳｎＡｓ半田、ＳｎＡｓＣｕ系半田を用いるようにすればよい。
【００２９】
（４）第４変形例
上述した第１実施例においては、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａで下基板１１の電極パターン１２の端子部１２ａにリード１４を溶融接合した例について説明した。しかしながら、半田１４ａの溶融時に、電極パターン１２ａのペルチェ素子１８が配置される位置１２ｂまで溶融した半田１４ａがはみ出して、ペルチェ素子１８を接合する際に支障を来すという恐れがある。そこで、本第４変形においては、図４（ａ）に示すように、電極パターン１２のペルチェ素子１８が配置される位置１２ｂに、図４（ｂ）に示すように、予め半田マスクシート１２ｃを被覆するようにした。
【００３０】
これにより、電極パターン１２の端子部１２ａにリード１４を配置し、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａを溶融させて、端子部１２ａにリード１４を接合しても、ペルチェ素子１８が配置される位置１２ｂは半田マスクシート１２ｃで被覆されているため、この位置１２ｂに溶融した半田１４ａがはみ出すことはない。そして、接合後に半田マスクシート１２ｃを剥離すれば、ペルチェ素子１８が配置される位置１２ｂに半田１４ａがはみ出すことなく、リード１４が電極パターン１２の端子部１２ａに接合、固定されるようになる。
【００３１】
（５）第５変形例
上述した第４変形例においては、電極パターン１２のペルチェ素子１８が配置される位置１２ｂに、予め半田マスクシート１２ｃを被覆する例について説明したが、本第５変形例においては、電極パターン１２のペルチェ素子１８が配置される位置１２ｂに金属製治具１２ｄを配置するようにした。この場合、図５（ａ）に示すように、電極パターン１２ａのペルチェ素子１８が配置される位置１２ｂに、図５（ｂ）に示すように、金属製治具１２ｄを配置した。
【００３２】
これにより、電極パターン１２の端子部１２ａにリード１４を配置し、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田１４ａを溶融させて、端子部１２ａにリード１４を接合しても、ペルチェ素子１８が配置される位置１２ｂは金属製治具１２ｄが配置されているため、この位置１２ｂに溶融した半田１４ａがはみ出すことはない。そして、接合後に金属製治具１２ｄを除去すれば、ペルチェ素子１８が配置される位置１２ｂに半田１４ａがはみ出すことなく、リード１４が電極パターン１２の端子部１２ａに接合、固定されるようになる。
【００３３】
（６）第６変形例
上述した第４、第５変形例においては、端子部１２ａにリード１４を半田１４ａにより接合する際に、溶融した半田１４ａがペルチェ素子１８が配置される位置１２ｂにはみ出すのを防止するために、半田マスクシート１２ｃを被覆したり、金属製治具１２ｄを配置するようにした。ところが、半田マスクシート１２ｃを被覆したり、金属製治具１２ｄを配置することに代えて、リード１４を電極パターン１２の端子部１２ａに仮止めしておいて、後の半田接合時に同時に接合するようにすることも可能である。
【００３４】
この場合、図６（ａ）に示すように、まず、抵抗溶接あるいはビーム溶接などの溶接手段、Ａｇロウなどのロウ付け、あるいはＡｕ系半田などの高温半田付けにより、電極パターン１２の端子部１２ａにリード１４を仮止め１４ｂをした。このリード１４を仮止めした下基板１１をパッケージ２０の底部２２上に接合した。ついで、図６（ｂ）に示すように、半完成の熱電モジュール１０ａの各ペルチェ素子１８と、パッケージ２０の底部２２上に接合された下基板１１に形成された電極パターン１２との間に、９５Ｓｎ−５Ｓｂ半田１５を配置した。この場合、必要に応じてリード１４の仮止め部分にも９５Ｓｎ−５Ｓｂ半田１５を配置しておいてもよい。この後、これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して９５Ｓｎ−５Ｓｂ半田１５を溶融させた。これにより、各ペルチェ素子１８と電極パターン１２が接合するとともに、この溶融した半田１５がはみ出して、仮止めされたリード１４が電極パターン１２の端子部１２ａに完全に接合されることとなる。
【００３５】
３．第２実施例
まず、図７（ａ）に示すように、略箱形形状のフレーム部４１と、このフレーム部４１の底壁となる底部４２とから構成され、ＦｅＮｉＣｏ系合金をＭＩＭ法あるいは鋳造法により形成され、一対のフレーム側壁部４１に端子部４３を形成したパッケージ４０を用意した。ついで、パッケージ４０の底部４２の上に、表面にＣｕメッキとエッチングにより電極パターン３２を形成し、裏面の全面にＣｕメッキによりメタライズ層３３を形成した下基板３１を配置した。なお、Ｃｕメッキの上には、Ｎｉメッキが施され、その上にＡｕメッキが施される。
【００３６】
このとき、パッケージ４０の底部４２と下基板３１のメタライズ層３３との間に、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を介在させた。なお、下基板３１は上述した第１実施例の下基板１１と同様な、アルミナ（Ａｌ２Ｏ３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミック材から構成されている。ついで、これをホットプレート上に配置して、ホットプレートを約２８０℃以上の温度になるように加熱して８０Ａｕ−２０Ｓｎ半田を溶融させ、パッケージ４０の底部４２上に下基板３１を接合した。
【００３７】
ついで、図７（ｂ）に示すように、リード（線径が０．３ｍｍの銅線で、ＳｎメッキあるいはＡｕメッキが施されたもの）４４を用意し、このリード４４をフレーム部４１に形成された端子部４３の熱電モジュール用端子（図示せず）に、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田で接合した。このとき、リード４４が下基板３１に形成された電極パターン３２の端子部３２ａに接続できるような長さに設定する必要がある。なお、ここではリード４４を先に接合し、その後、下基板３１をパッケージ４０の底部４２に接合するようにしてもよいし、あるいは同時に接合するようにしてもよい。
【００３８】
ここで、下基板３１と同様なアルミナ（Ａｌ２Ｏ３）、窒化アルミナ（ＡｌＮ）、炭化珪素（ＳｉＣ）などのセラミックからなる上基板（吸熱側基板あるいは冷却側基板）３６を準備した。ついで、この上基板３６の表面にＣｕメッキとエッチングによりペルチェ素子３８を接合、接続するための電極パターン３７を形成した。なお、この電極パターン３７のＣｕメッキの上には、Ｎｉメッキが施され、その上にＡｕメッキが施される。この後、この上基板３６の電極パターン３７にそれぞれペルチェ素子３８が直列接続されるように、９５Ｓｎ−５Ｓｂ半田３５にて溶融接合して、半完成の熱電モジュール３０ａを作製した。なお、ペルチェ素子３８は、Ｐ型半導体化合物素子とＮ型半導体化合物素子とからなるものであり、半田接合するためのＮｉメッキ層が両端部に形成されている。
【００３９】
ついで、上述のようにして作製した半完成の熱電モジュール３０ａの上基板３６が上向きになり、各ペルチェ素子３８が下向きになるようにして、図８（ｃ）に示すように、パッケージ４０の底部４２上に接合された下基板３１の電極パターン３２に対向するように配置した。ついで、上基板３６の電極パターン３７に接合された各ペルチェ素子３８と、パッケージ４０の底部４２上に接合された下基板３１に形成された電極パターン３２との間に、９５Ｓｎ−５Ｓｂ半田３５を配置した。このとき、フレーム部２１に形成された端子部２３の熱電モジュール用端子（図示せず）に接合されたリード４４を下基板３１に形成された電極パターン３２の端子部３２ａに配置し、さらにリード４４の先端付近に９５Ｓｎ−５Ｓｂ半田を配置した。
【００４０】
この後、これをホットプレート上に配置して、ホットプレートを約２３５℃以上で２８０℃未満の温度になるように加熱して９５Ｓｎ−５Ｓｂ半田３５を溶融させて、各ペルチェ素子３８と電極パターン３２とを接合させた。このとき、同時に下基板３１に形成された電極パターン３２の端子部３２ａにリード４４も９５Ｓｎ−５Ｓｂ半田３５で接合されることとなる。これにより、各ペルチェ素子３８と下基板３１に形成された電極パターン３２が融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田３５で溶融接合され、かつ下基板３１の電源端子となる電極パターン３２とリード４４も溶融接合されて、図８（ｄ）に示すように、熱電モジュール３０が形成されることとなる。
【００４１】
４．第２実施例の変形例
（１）第１変形例
上述した第２実施例においては、予め、リード４４をフレーム部４１に形成された端子部４３に半田接合する例について説明したが、リード４４をフレーム部４１に形成された端子部４３に仮固定した後、後の工程で半田接合するようにしてもよい。この場合、図９に示すように、端子部４３の熱電モジュール用端子のスルーホール（図示せず）にリード４４を挿入するか、リード４４を治具などで仮固定する。その後、各ペルチェ素子３８と電極パターン３２とを９５Ｓｎ−５Ｓｂ半田で接合した後に、同時に、リード４４も端子部４３の熱電モジュール用端子に９５Ｓｎ−５Ｓｂ半田で接合するようにすればよい。
【００４２】
（２）第２変形例
また、上述した第２実施例においては、下基板３１をパッケージ４０の底部４２に接合する半田、およびリード４４を端子部４３の熱電モジュール用端子に接合する半田として、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を用い、各ペルチェ素子３８を下基板３１に形成された電極パターン３２に接合する半田として、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を用いる例について説明した。しかしながら、これらの半田の全てを融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田に変更するようにしてもよい。この場合、各ペルチェ素子３８を下基板３１に形成された電極パターン３２に接合する際に、先に接合した下基板３１と底部４２の接合部が溶融することになるが、悪影響を及ぼすことはない。
【００４３】
（３）第３変形例
上述した第２変形例においては、全ての半田を融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田に変更する例について説明したが、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田に変更し、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田を融点が約２１９℃のＳｎ−３．５Ａｇ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−３．５Ａｇ半田、融点が約２１９℃のＳｎ−０．７５Ｃｕ半田、融点が約２２１℃のＳｎ−２．５Ａｇ−１．０Ｂｉ−０．５Ｃｕ半田、融点が約２１７℃のＳｎ−３．０Ａｇ−０．７Ｃｕ−１．０Ｉｎ半田、融点が約２１５℃のＳｎ−３．０Ａｇ−７Ｃｕ−１．０Ｂｉ−２．５Ｉｎ半田に変更するようにしてもよい。
【００４４】
５．熱電モジュールの下基板の電極パターンとメタライズ層の厚みの検討
上述のように熱電モジュールを作製するに際して、図１０（ａ）に示すように、下基板５１をパッケージ６０の底部６２に接合した場合に、下基板５１に反りが生じ、最悪の場合は下基板５１に割れが発生することが分かった。そこで、図１０（ｂ）に示すように、電極パターン５２の厚みをｔ１とし、メタライズ層５３の厚みをｔ２とした場合に、下基板５１に割れが発生ないような電極パターン５２とメタライズ層５３の厚み差の関係について、以下に検討した。
【００４５】
ここで、窒化アルミ（ＡｌＮ）を用い、これを厚みが０．３ｍｍで、長さが１２ｍｍで、幅が６ｍｍの下基板５１を作製した後、下記の表１に示すような厚みがｔ１μｍの電極パターン５２と、厚みがｔ２μｍのメタライズ層５３を形成した。これを融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田を介してパッケージ６０の底部６２上に配置し、８０Ａｕ−２０Ｓｎ半田を溶融してこれらを接合した。この接合により生じた反りの大きさ（μｍ）を測定するとともに、割れの発生を観測すると下記の表１に示すような結果が得られた。なお、表１の反り量において、「＋」は下基板５１の電極パターン５２が形成された側が凹状にへこんだ状態を表し、「−」は下基板５１の電極パターン５２が形成された側が凸状に膨らんだ状態を表している。
【００４６】
【表１】
同様に、下基板５１の材質として厚さが０．２５ｍｍのアルミナ（Ａｌ２Ｏ３）を用いた以外は上述と同様に、電極パターン５２とメタライズ層５３が形成された下基板５１を作製した。ここで、この下基板５１を融点が約２７４℃の９５Ｂｉ−５Ｓｂ半田を介してパッケージ６０の底部２２（４２）上に接合し、このときの反りの大きさ（μｍ）を測定するとともに、割れの発生を観測すると下記の表２に示すような結果が得られた。また、これを融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田で接合し、このときの反りの大きさ（μｍ）も測定するとともに、割れの発生も観測すると下記の表２に示すような結果が得られた。
【００４８】
【表２】
なお、表１および表２においては、通常は電流が大量に流れる電極パターン５２の厚みｔ１は、通電のためではなくて接合のために設けられたメタライズ層５３の厚みｔ２よりも厚くするので、ｔ１＝ｔ２の例と、ｔ１＞ｔ１の例のみを示している。そして、上記表１および表２の結果から明らかなように、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）が０．８あるいは０．６〜０．８の間の値に近づくに伴って、下基板５１の反り量が０に近づくことが分かる。これは、電極パターン５２の厚みｔ１とメタライズ層５３の厚みｔ２がほぼ等しい場合（ｔ１≒ｔ２）には一般的には反りが生じなくなるが、電極パターン５２は小さく分割されているのに対して、メタライズ層５３は分割されていないことによる構造の相違によるものと考えられる。
【００５０】
また、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）が小さくなるに伴って、下基板５１の反り量が−側に大きくなり、その比がさらに小さくなると下基板５１に割れが発生することが分かる。そして、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）がある値（０．８あるいは０．６〜０．８の間の値）になると反り量が最小になることが分かる。
【００５１】
これらのことから、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）を最適化すると、半田接合による反りの発生を最小限に制御できることが分かる。そして、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比（ｔ２／ｔ１）を０．３以上にすれば、下基板５１に割れが発生するのを防止できるようになることが分かる。このことから、電極パターン５２の厚みｔ１に対するメタライズ層５３の厚みｔ２の比率（ｔ２／ｔ１）を３０％以上にするのが望ましいということができる。
【００５２】
【発明の効果】
上述したように、本発明においては、下基板（放熱側下基板）１１に配設された電源電極１２ａに電源供給用リード１４が、融点が高い第１の半田（例えば、融点が約２８０℃の８０Ａｕ−２０Ｓｎ半田）で接合されており、かつこの下基板１１とパッケージ２０の底板２２が、第１の半田よりも融点が低い第２の半田（例えば、融点が約２３５℃の９５Ｓｎ−５Ｓｂ半田）で接合されている。このため、電源供給用リード１４を電源電極１２ａに接合した後に、下基板１１をパッケージ２０の底板２２に接合しても、先に接合した第１の半田が溶融することなく、第２の半田により下基板１１をパッケージ２０の底板２２に接合することができるようになる。
【００５３】
なお、上述した実施の形態においては、上基板１６を冷却側基板としてこの上にキャリアを配置し、下基板１１を放熱側基板としてパッケージ２０の底板２２に接合する例について説明したが、上基板１６を放熱側基板としてこの上にキャリアを配置し、下基板１１を冷却側基板としてパッケージ２０の底板２２に接合するようにしてもよい。このようにすると、例えば、外気温が−２０℃程度の低温で素子（キャリア上の半導体）を２５℃にしたい場合に有効である。
【００５４】
また、上述した実施の形態においては、本発明を光通信装置などに使用される半導体レーザと、この半導体レーザを冷却する熱電モジュールを収容する熱電装置用パッケージについて説明したが、本発明は半導体レーザに限らず、高出力が要求される半導体素子を用い、この半導体素子を熱電モジュールで冷却する場合のパッケージに適用するのが有効である。
【図面の簡単な説明】
【図１】パッケージの底部に熱電モジュールを接合して光半導体モジュールを作製する第１実施例の一連の工程の要部の前半部を模式的に示す工程図であり、図１（ａ）は第１工程を示す断面図であり、図１（ｂ）は第２工程を示す断面図である。
【図２】パッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第１実施例の一連の工程の要部の後半部を模式的に示す工程図であり、図２（ａ）は第３工程を示す断面図であり、図２（ｂ）は第４工程を示す断面図である。
【図３】第１実施例の第１変形例を示す図である。
【図４】第１実施例の第４変形例を示す図である。
【図５】第１実施例の第５変形例を示す図である。
【図６】第１実施例の第６変形例を示す図である。
【図７】パッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第２実施例の一連の工程の要部の前半部を模式的に示す工程図であり、図７（ａ）は第１工程を示す断面図であり、図７（ｂ）は第２工程を示す断面図である。
【図８】パッケージの底部材に熱電モジュールを接合して光半導体モジュールを作製する第２実施例の一連の工程の要部の後半部を模式的に示す工程図であり、図８（ａ）は第３工程を示す断面図であり、図８（ｂ）は第４工程を示す断面図である。
【図９】第２実施例の第１変形例を示す図である。
【図１０】下基板をパッケージの底部に接合した場合に下基板に反りや割れが発生しないような電極パターンとメタライズ層の厚み差を説明するめの図であり、図１０（ａ）は下基板をパッケージの底部に接合した状態を示す断面図であり、図１０（ｂ）は下基板に形成された電極パターンとメタライズ層の厚みを示す断面図である。
【図１１】従来例の光半導体モジュールを模式的に示す図である。
【符号の説明】
１０…熱電モジュール、１０ａ…半完成熱電モジュール、１１…下基板、１２…電極パターン、１２ａ…端子部、１２ｂ…接合部、１２ｃ…半田マスクシート、１２ｄ…金属製治具、１３…メタライズ層、１４…リード、１４ａ…半田、１５…半田、１６…上基板、１７…電極パターン、１８…ペルチェ素子、１９…ポスト電極、２０…パッケージ、２１…フレーム部、２２…底部、２３…端子部、３０…熱電モジュール、３０ａ…半完成熱電モジュール、３１…下基板、３２…電極パターン、３２ａ…端子部、３３…メタライズ層、３５…半田、３６…上基板、３７…電極パターン、３８…ペルチェ素子、４０…パッケージ、４１…フレーム部、４２…底部、４３…端子部、４４…リード
Claims (9)
- キャリアに接合された上基板と、パッケージの底板に接合された下基板との間に複数の熱電素子が配設された熱電モジュールと、前記キャリア上に配設されて前記熱電モジュールにより温度制御される半導体素子とをパッケージ内に備えた熱電装置であって、
前記下基板に配設された電源電極に電源供給用リードが第１の半田で接合されており、
前記下基板と前記パッケージの底板とが第２の半田で接合されているとともに、
前記第２の半田の融点が前記第１の半田の融点よりも低いことを特徴とする熱電装置。 - 前記第１の半田はＡｕＳｎ半田であり、
前記第２の半田はＳｎＳｂ半田であることを特徴とする請求項１に記載の熱電装置。 - 前記第１の半田はＡｕＳｎ半田あるいはＳｎＳｂ半田であり、
前記第２の半田はＳｎＣｕ半田、ＳｎＡｇ半田あるいはＳｎＡｇＣｕ系半田であることを特徴とする請求項１に記載の熱電装置。 - 前記第１の半田はＡｕＧｅ半田あるいはＡｕＳｉ半田であり、
前記第２の半田はＡｕＳｎ半田であることを特徴とする請求項１に記載の熱電装置。 - 前記下基板の表面に前記複数の熱電素子を接続接合するための電極パターンを備え、該下基板の裏面に前記パッケージの底板に接合するためのメタライズ層を備えるとともに、
前記電極パターンの厚みに対する前記メタライズ層の厚みの比率を３０％以上にしたことを特徴とする請求項１から請求項４のいずれかに記載の熱電装置。 - キャリアに接合される上基板と、パッケージの底板に接合される下基板との間に複数の熱電素子が配設された熱電モジュールと、前記キャリア上に配設されて前記熱電モジュールにより温度制御される半導体素子とをパッケージ内に備えた熱電装置の製造方法であって、
前記下基板に配設された電源電極に電源供給用リードを第１の半田で溶融接合する第１接合工程と、
前記下基板と前記パッケージの底板とを前記第１の半田よりも融点が低い第２の半田で溶融接合する第２接合工程とを備えたことを特徴とする熱電装置の製造方法。 - 前記第２接合工程により前記下基板を前記パッケージの底板に溶融接合した後、
前記上基板に複数の熱電素子が配設された半完成の熱電モジュールの前記複数の熱電素子と前記下基板とを前記第２の半田と融点が等しいかそれよりも融点が低い第３の半田で溶融接合する工程を備えるようにしたことを特徴とする請求項６に記載の熱電装置の製造方法。 - キャリアに接合される上基板と、パッケージの底板に接合される下基板との間に複数の熱電素子が配設された熱電モジュールと、前記キャリア上に配設されて前記熱電モジュールにより温度制御される半導体素子とをパッケージ内に備えた熱電装置の製造方法であって、
前記下基板と前記パッケージの底板とを第１の半田で溶融接合する第１接合工程と
前記パッケージに配設された電極部に電源供給用リードを前記第１の半田と融点が等しいかあるいは低い第２の半田で溶融接合する第２接合工程とを備えたことを特徴とする熱電装置の製造方法。 - 前記第２接合工程により電源供給用リードを前記パッケージに配設された電極部に溶融接合した後、
前記上基板に複数の熱電素子が配設された半完成の熱電モジュールの前記複数の熱電素子と前記下基板とを前記第２の半田と融点が等しいかそれよりも融点が低い第３の半田で溶融接合する工程を備えるようにしたことを特徴とする請求項８に記載の熱電装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002179714A JP2004023039A (ja) | 2002-06-20 | 2002-06-20 | 熱電装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002179714A JP2004023039A (ja) | 2002-06-20 | 2002-06-20 | 熱電装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004023039A true JP2004023039A (ja) | 2004-01-22 |
Family
ID=31177051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002179714A Withdrawn JP2004023039A (ja) | 2002-06-20 | 2002-06-20 | 熱電装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004023039A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351942A (ja) * | 2005-06-17 | 2006-12-28 | Aisin Seiki Co Ltd | 熱電変換モジュール及び熱電変換モジュールの製造方法 |
| JP2007087983A (ja) * | 2005-09-20 | 2007-04-05 | Dowa Holdings Co Ltd | 金属−セラミックス接合基板及び熱電素子 |
| JP2014063879A (ja) * | 2012-09-21 | 2014-04-10 | Yamaha Corp | ペルチェモジュール及び発熱機器収納装置 |
| JP2015059867A (ja) * | 2013-09-19 | 2015-03-30 | 理想計測株式会社 | 熱衝撃試験装置 |
-
2002
- 2002-06-20 JP JP2002179714A patent/JP2004023039A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351942A (ja) * | 2005-06-17 | 2006-12-28 | Aisin Seiki Co Ltd | 熱電変換モジュール及び熱電変換モジュールの製造方法 |
| JP2007087983A (ja) * | 2005-09-20 | 2007-04-05 | Dowa Holdings Co Ltd | 金属−セラミックス接合基板及び熱電素子 |
| JP2014063879A (ja) * | 2012-09-21 | 2014-04-10 | Yamaha Corp | ペルチェモジュール及び発熱機器収納装置 |
| JP2015059867A (ja) * | 2013-09-19 | 2015-03-30 | 理想計測株式会社 | 熱衝撃試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8821042B2 (en) | Optical module with lens assembly directly mounted on carrier by soldering and laser diode indirectly mounted on carrier through sub-mount | |
| US7078801B2 (en) | Thermoelectric module package | |
| KR101142561B1 (ko) | 레이저 광원 모듈 | |
| JPH1065273A (ja) | ペルチェクーラ及び半導体レーザモジュール | |
| US20020028572A1 (en) | Method of manufacturing an optical semiconductor module | |
| JP2002111083A (ja) | 熱電モジュール及びその製造方法 | |
| JP2002368293A (ja) | 熱電モジュール、熱電モジュールの製造方法、熱電装置、ファイバ投光装置 | |
| JP2008205326A (ja) | サブマウント及びこれを用いた半導体装置 | |
| JP2004023039A (ja) | 熱電装置およびその製造方法 | |
| JP3783571B2 (ja) | 半導体レーザモジュールおよびその製造方法 | |
| JP2001332773A (ja) | 熱電モジュール用多層基板およびその製造方法ならびにこの多層基板を用いた熱電モジュール | |
| JP2010034137A (ja) | 半導体レーザ装置 | |
| JP2015106663A (ja) | 配線基板の接続方法、および配線基板の実装構造 | |
| JP2004303750A (ja) | 熱電装置用パッケージおよびその製造方法 | |
| JP6877271B2 (ja) | 光モジュールの製造方法 | |
| US20200144213A1 (en) | Optical module, optical communication device, and manufacturing method thereof | |
| TWI692072B (zh) | 半導體模組及其製造方法 | |
| US20140097232A1 (en) | Bonding method and production method | |
| JP2016004989A (ja) | 光通信用パッケージ及び光モジュール | |
| JP3945375B2 (ja) | 光半導体モジュール用パッケージ | |
| JP2001217498A (ja) | 半導体レーザー | |
| JP2003017760A (ja) | 熱電変換素子ならびにそれを用いた光通信用モジュール | |
| JP6939188B2 (ja) | 原子発振器及びその製造方法 | |
| TW200530555A (en) | Etalon positioning using solder balls | |
| JP2003249695A (ja) | 熱電交換モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |