JP2004022525A - Dc遮断機 - Google Patents

Dc遮断機 Download PDF

Info

Publication number
JP2004022525A
JP2004022525A JP2002180606A JP2002180606A JP2004022525A JP 2004022525 A JP2004022525 A JP 2004022525A JP 2002180606 A JP2002180606 A JP 2002180606A JP 2002180606 A JP2002180606 A JP 2002180606A JP 2004022525 A JP2004022525 A JP 2004022525A
Authority
JP
Japan
Prior art keywords
circuit
sub
turned
main circuit
switch element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002180606A
Other languages
English (en)
Inventor
Yasuhiko Nishi
西 康彦
Hiroyuki Imanishi
今西 啓之
Takashi Hoshino
星野 孝志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2002180606A priority Critical patent/JP2004022525A/ja
Publication of JP2004022525A publication Critical patent/JP2004022525A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Driving Mechanisms And Operating Circuits Of Arc-Extinguishing High-Tension Switches (AREA)
  • Keying Circuit Devices (AREA)
  • Switch Cases, Indication, And Locking (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】アークの発生を防止して短時間で確実な遮断が可能なDC遮断機を提供する。
【解決手段】機械的接点スイッチK1を有する主回路と、主回路に並列に接続された無接点スイッチ素子Q1を有する副回路とを具える。主回路がオンの前、オフの後の少なくとも一方における一定時間、副回路がオンとなるように制御される。副回路側に導通することで、機械的接点スイッチの接点間に電圧がほとんどない状態で開放・閉鎖を行うことができ、アークの発生を抑制することができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明はDC遮断機に関するものである。特に、機械的接点スイッチの開閉時におけるアークを抑制し、短時間で遮断を行うことができるDC遮断機に関するものである。
【0002】
【従来の技術】
従来の高容量(高電圧・高電流)のDC遮断機には、機械接点式の遮断機が用いられている。これは機械式遮断機の持つ、▲1▼低抵抗である(=損失が少ない=容量が大きい)、▲2▼サージによる破壊がほとんどない、といったメリットによるものからである。
【0003】
通常、機械接点式の遮断機は、励磁コイルに流れる励磁電流により、固定接点に対して可動接点が接触離反する構成である。機械接点式の遮断機において、その遮断時には導通している接点を空間的に遮断して電流を遮断するが、遮断した際に発生する金属蒸気やイオンによって接点同士が離れているにもかかわらず電流が流れ続ける状態(アーク放電)が発生してしまう。空間的に遮断する量が小さい(固定接点と可動接点との距離が小さい)とアーク放電が発生し続け、遮断ができなくなってしまったり、接点が損傷して寿命が短くなってしまう。
【0004】
これに対して、▲1▼接点開放距離を広くとる、▲2▼接点間開放速度を速くする、▲3▼磁界によりアークを引き伸ばす、▲4▼冷却ガスや消弧室により冷却して抵抗を増加させる、などの工夫も提案されている。
【0005】
【発明が解決しようとする課題】
しかし、高電圧のDC電源ラインに設置された遮断機において、遮断時にアークが発生してしまい、遮断までの時間が増大したり、遮断機の小型化や構造の簡素化が難しいという問題があった。
【0006】
例えば、大気中において直流アークを遮断するには、接点間距離を大きくとる必要があり、そのためのスペースが必須となる。また、完全気密構造におかれた電気接点の開放により切断する場合は、ガスの密閉構造が必要である。その他、磁界の作用によりアークを引き伸ばす場合も、この引き伸ばしに必要な空間が求められる。このように、従来の直流リレーではいずれの構成でも小型化・低コスト化することが難しかった。
【0007】
従って、本発明の主目的は、アークの発生を防止して短時間で確実な遮断が可能なDC遮断機を提供することにある。
【0008】
【課題を解決するための手段】
本発明は、機械的接点スイッチに無接点スイッチ素子を組み合わせ、無接点スイッチ素子を機械的接点スイッチに対して所定の連動をさせることで上記の目的を達成する。
【0009】
すなわち、本発明DC遮断機は、機械的接点スイッチを有する主回路と、主回路に並列に接続された無接点スイッチ素子を有する副回路とを具え、前記主回路がオンの前、オフの後の少なくとも一方における一定時間、副回路がオンとなるように制御されることを特徴とする。
【0010】
主回路がオンになる前およびオフになった後は、機械的接点スイッチの接点間が離れているにもかかわらず、アークが生じる。そのとき、主回路に並列に接続された副回路をオンにして導通させておくことで、主回路側への通電を制限し、機械的接点間の間に電位がない状態とする。この状態で接点を開放または閉鎖してもアークは発生しないため、主回路の接点間にアークが発生することを防止することができる。
【0011】
ここで、無接点スイッチ素子としては半導体スイッチ素子が好適である。半導体スイッチ素子の具体例としては、バイポーラトランジスタ、FET、IGBT、サイリスタ、GTOなどがある。特に、ワイドバンドギャップ半導体を用いたものであれば、高容量(高電圧・高電流)のDC遮断機の小型化を実現することができる。
【0012】
主回路がオンになる場合、副回路はオンであってもオフであってもいずれでも良い。主回路がオンの場合、副回路をオフにすると、主回路がオンの間、副回路を流れる電流も0となって損失も0となる。ただし、副回路のオン/オフ切替機構が複雑になる。逆に、主回路がオンの場合に副回路もオンにすると、副回路のオン/オフの切替機構は簡素化できるが、主回路・副回路ともにオンにした場合、両回路で損失が発生してしまう。
【0013】
前記主回路と副回路を同時にオンにする場合に、副回路の半導体スイッチ素子がもつオン時の抵抗値やPN接合による順電圧により主回路に対して副回路を流れる電流値を小さく抑えるように構成することが好ましい。主回路と副回路を同時にオンとするが、副回路を構成する半導体スイッチ素子の抵抗などにより、副回路へ流入する電流を小さく抑えることができる。これにより、副回路のオン/オフ制御系を簡素化して、DC遮断機の小型化を実現することができる。
【0014】
また、主回路が遮断されて副回路のみに電流を流す時間が半導体スイッチ素子の過渡領域となる程短い時間に設定されることが望ましい。この構成により、副回路のオン時間を主回路の遮断に必要な最低限の時間に設定することができ、直流値としてみた電流値より大きな電流を副回路に流すことが可能になり、副回路の小型化を実現することができる。
【0015】
さらに、前記主回路および副回路を流れる電流を検知して、その電流値が一定値以上になった場合に、主回路および副回路を強制的に遮断する強制遮断手段を有することが好適である。主回路を流れる電流を監視して、一定値以上となった場合に、外部制御スイッチの状態によらず遮断機内部で強制的に出力を遮断し、異常時においても遮断機の破損を防ぐことができる。
【0016】
特に、前記強制遮断手段は、主回路および副回路を同時に遮断することが好ましい。主回路および副回路を同時に遮断することで、副回路だけに異常電流が流れることを防止すると共にDC遮断機の小型化を実現することができる。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態を説明する。
(実施例1)
まず、主回路の機械的接点をオフさせる時の過渡期にのみ副回路をオンさせる構成について説明する。
【0018】
図1は本発明遮断機の回路図である。この遮断機は、励磁コイルにより開閉される機械的接点スイッチK1をもつ主回路と、この主回路に並列に接続されて半導体スイッチ素子Q1を持つ副回路とを有する。主回路の一端側に接続される励磁コイルRYは、外部に設けた単極単投スイッチS1により導通が制御される。また、主回路の他端側には電源PSが接続され、機械的接点スイッチS1を介して接続される負荷LDと励磁コイルRYとに電力供給を行う。そして、半導体スイッチ素子Q1は、主回路との間に抵抗R8を、接地GNDとの間に抵抗R7およびコンデンサC3が接続され、さらにダイオードD4も接続されている。
【0019】
ここで、主回路に設置したスイッチS1が閉じている場合、励磁コイルRYに電流が流れ接点スイッチK1がオンになる。この時、コンデンサC3の両端における電圧差はグランドレベルからダイオードD4の順方向電圧だけ高い電圧(1V程度)となる。
【0020】
副回路(半導体スイッチ素子Q1)についても、抵抗R8、R7からスイッチS1を介して接地GNDに電流が流れるため、抵抗R8の電圧降下により半導体スイッチ素子Q1のゲートソース間に電圧差が発生して半導体スイッチ素子Q1もオンになる。但し、一般的に、電界効果型トランジスタ(FET)等の半導体スイッチ素子におけるオン時の抵抗値は数十〜百mΩであり、機械的接点スイッチK1のオン抵抗(通常1mΩ以下)と比較して大きいため副回路(半導体スイッチ素子Q1)に電流はほとんど(1/100以下程度)流れない。
【0021】
この状態からスイッチS1が開くと、瞬時に励磁コイルRYの電流が0となり接点スイッチK1はオフするが、スイッチS1が開いた瞬間から抵抗R8、R7を通じてコンデンサC3に充電が開始される。その間、抵抗R8による電圧降下が発生するため、半導体スイッチ素子Q1のゲートソース間電圧がある一定値をとった後、CRで決定される時定数でゲートソース間電圧が小さくなり最終的に0となり半導体スイッチ素子Q1はオフとなる。
【0022】
つまり、スイッチS1が開いた直後は半導体スイッチ素子Q1がオン状態であり、接点開放により主回路(機械的接点スイッチK1)の導通が無くなるため、主回路を流れていた電流が全て副回路を流れる。このため、接点スイッチK1の負荷側接点の電圧が高いまま(電源側接点との電位差が少ないまま)接点スイッチK1の接点の開放が進行することになる。
【0023】
このように両極の電位に差が非常に小さい状態で接点を開放してもアークは発生しないため、磁気ブローを発生させる装置や雰囲気を熱伝導性の高い気体で満たす必要もなくなり、遮断機の構成を簡素化することができる。
【0024】
アークを発生させない状態で接点スイッチK1の接点開放がある程度進行すると、接点間に電位差があってもアークは発生しなくなる。通常、数msecでアークが発生しない接点間隔となるので、半導体スイッチ素子Q1がオンする時間については数msec、つまり半導体スイッチ素子の過渡領域となる程短い時間で十分である。
【0025】
(実施例2)
次に、主回路をオフする際のみならずオンする際にも副回路をオンさせる遮断機を説明する。図2は、この遮断機の回路図である。
【0026】
図2の遮断機は、図1の構成にさらに半導体スイッチ素子Q2、抵抗R10およびコンデンサC4を付加したものである。
【0027】
まず、機械的接点スイッチK1をオンする場合、スイッチS1が閉じて抵抗R8、R7、ダイオードD4を経由して電流が流れ、半導体スイッチ素子Q1もオンになる。副回路(半導体スイッチ素子Q1)からは負荷LDへ電流が流れると共に、抵抗R10を経てコンデンサC4をチャージする。コンデンサC4が一定電圧以上になると、半導体スイッチ素子Q2がオンになり、接点スイッチK1がオンになる。
【0028】
一方、機械的接点スイッチK1をオフにする場合、スイッチS1が開くと半導体スイッチ素子Q2は電流の流れる先が遮断されてドレイン電流は0となり、接点スイッチK1はオフになる。また、スイッチS1が開いた後、抵抗R8,R7を経由してコンデンサC3がチャージされる。その間、抵抗R8による電圧降下で副回路(半導体スイッチ素子Q1)のゲートソース間電圧が発生し、副回路はオン状態を保つ。そして、コンデンサC3へのチャージが完了すると、抵抗R8,R7を流れる電流が0になり、半導体スイッチ素子Q1もオフになる。
【0029】
このように、本実施例では、機械的接点スイッチK1をオンする前に副回路がオンであり、同接点スイッチK1をオフした後においても副回路をオンとすることができ、接点間に電圧がほとんどない状態で主回路を開放または閉鎖することができアークの発生を抑制することができる。
【0030】
(実施例3)
次に、負荷に流れる電流を検出し、その電流値が一定値を超えると主回路と副回路を同時に遮断するDC遮断機を説明する。図3は同遮断機の回路図である。
【0031】
この遮断機は、図1の構成に負荷LDへの電流を検知して、しきい値と比較する比較回路CMおよびコンデンサC3へのチャージを強制的に遮断する半導体スイッチ素子Q2、Q3を具えている。主回路から負荷LDへのラインの途中には抵抗R9が設けられ、この抵抗R9の両端電圧から負荷LDに流れている電流を監視する。抵抗R9の両端は比較回路CMへと接続され、しきい値と比較が行われる。一方、抵抗R7とコンデンサC3との間には半導体スイッチ素子Q2が、励磁コイルとスイッチS1との間には半導体スイッチ素子Q3が設けられている。抵抗R9の両端電圧が前記のしきい値を超えた場合に、これら半導体スイッチ素子Q2、Q3を強制的に遮断することで、負荷LDへの電流供給を遮断する。
【0032】
この遮断の方法としては、主回路・副回路の破損を防止すると言う点からは半導体スイッチ素子Q2、Q3の両方を同時にオフにすることが好ましい。また、電流異常時にも主回路のアーク発生を防止するならば、半導体スイッチ素子Q3のみオフにする(この場合Q2は不要)ようにしても良い。
【0033】
なお、図3には半導体スイッチ素子Q2とQ3を同時にオフする構成を示したが、図4に示すように、抵抗R7と並列にコンデンサC5を介在することで、半導体スイッチ素子Q2、Q3を順次オフにして、主回路と副回路を順次遮断することができる。
【0034】
(実施例4)
次に、遮断機外部で接地をとる必要がないDC遮断機を説明する。図5は同遮断機の回路図である。
【0035】
この遮断機は、図1の遮断機におけるコンデンサC3を抵抗R8と並列に接続し、外部に接地をとらない構成である。また、主回路の機械的スイッチK1御する励磁コイルの電源PS2は遮断機上流の電源PSとは別に設けた。
【0036】
ここで、スイッチS1が閉じている場合に、コンデンサC3の両端電位差は抵抗R8により電圧降下する分と等しくなる。スイッチS1が開いて接点スイッチK1がオフになると、電源PSからR8を経由してコンデンサC3における副回路(半導体スイッチ素子Q1)ゲート接続側にチャージが開始される。この間、半導体スイッチ素子Q1はオンの状態となり、コンデンサC3のチャージが進行して半導体スイッチ素子Q1のゲートソース間電圧差が一定値以下になると半導体スイッチ素子Q1がオフになり電流を遮断する。
【0037】
この遮断機においても、主回路がオフになった後の一定時間副回路はオンの状態となっており、主回路の機械的接点スイッチをほとんど電位差のない状態で開くことができるため、アークの発生を防止することができる。
【0038】
この構成は、実施例1〜3の遮断機に比べて外部でGNDに接続する必要がなくなる。ただし、コンデンサC3の容量を大きくする必要がある。
【0039】
【発明の効果】
以上説明したように、本発明DC遮断機は、次の効果を奏することができる。
【0040】
機械的接点スイッチを持つ主回路に並列に副回路を設け、この副回路に無接点スイッチ素子を用いることにより、接続時、遮断時のアークの発生をおさえることができ、小型で簡易な構成にて高速遮断を行うことができる。
【0041】
副回路に半導体スイッチ素子を使うことにより機械的接点スイッチの接続・遮断時のアーク発生をおさえることができ、小型化で高速遮断が可能となり構造もシンプルになる。
【0042】
副回路の半導体スイッチ素子にワイドバンドギャップ半導体を用いることにより、高電圧・高電流(高容量回路)での使用が可能となる。
【0043】
副回路の半導体スイッチ素子自身のオン抵抗により主回路をオンした時の副回路への電流を制御することができ、副回路制御構成の簡素化と副回路の信頼性向上が実現できる。
【0044】
副回路に大電流を流す時間、つまり主回路オフ、副回路オンとなる時間を半導体の過渡領域時間とすることにより、副回路を構成する半導体の小型化が容易となる。
【0045】
負荷電流値が一定値以上となる異常時には励磁コイルを制御する外部のコントロール信号の状態にかかわらず、遮断機内部で強制的に電流を遮断することにより遮断機の破損を防止することができる。特に、強制的に主回路・副回路を同時にオフすることにより副回路の破損を防止することができる。
【図面の簡単な説明】
【図1】主回路の機械的接点をオフさせる時の過渡期にのみ副回路をオンさせる本発明遮断機の回路図である。
【図2】主回路の機械的接点をオン・オフさせる時の過渡期にのみ副回路をオンさせる本発明遮断機の回路図である。
【図3】負荷に流れる電流を検出し、その電流値が一定値を超えると主回路と副回路を同時に遮断する本発明遮断機の回路図である。
【図4】負荷に流れる電流を検出し、その電流値が一定値を超えると主回路と副回路を順次遮断する本発明遮断機の回路図である。
【図5】遮断機外部で接地をとる必要がない本発明遮断機の回路図である。
【符号の説明】
CM  比較回路
C3  コンデンサ
C4  コンデンサ
C5  コンデンサ
D4  ダイオード
GND  接地
K1  機械的接点スイッチ
LD  負荷
PS  電源
PS2  電源
Q1  半導体スイッチ素子
Q2  半導体スイッチ素子
Q3  半導体スイッチ素子
R7  抵抗
R8  抵抗
R9  抵抗
R10  抵抗
RY  励磁コイル
S1  機械的接点スイッチ

Claims (8)

  1. 機械的接点スイッチを有する主回路と、主回路に並列に接続された無接点スイッチ素子を有する副回路とを具え、
    前記主回路がオンの前、オフの後の少なくとも一方の一定時間、副回路がオンとなるように構成したことを特徴とするDC遮断機。
  2. 前記主回路がオンの場合、副回路もオンとなるよう構成したことを特徴とする請求項1に記載のDC遮断機。
  3. 前記無接点スイッチ素子が半導体スイッチ素子であることを特徴とする請求項1に記載のDC遮断機。
  4. 前記半導体スイッチ素子が、ワイドバンドギャップ半導体を用いたものであることを特徴とする請求項3に記載のDC遮断機。
  5. 前記主回路と副回路が同時にオンとなる場合に、副回路の半導体スイッチ素子がもつオン時の抵抗値やPN接合による順電圧により主回路に対して副回路を流れる電流値を小さく抑えるように構成したことを特徴とする請求項3に記載のDC遮断機。
  6. 前記主回路が遮断されて副回路のみに電流を流す時間が半導体スイッチ素子の過渡領域となる程短い時間に設定されることを特徴とする請求項3に記載のDC遮断機。
  7. 前記主回路および副回路を流れる電流を検知して、その電流値が一定値以上になった場合に、主回路および副回路を強制的に遮断する強制遮断手段を有することを特徴とする請求項1に記載のDC遮断機。
  8. 前記強制遮断手段は、主回路および副回路を同時に遮断することを特徴とする請求項7に記載のDC遮断機。
JP2002180606A 2002-06-20 2002-06-20 Dc遮断機 Pending JP2004022525A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002180606A JP2004022525A (ja) 2002-06-20 2002-06-20 Dc遮断機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002180606A JP2004022525A (ja) 2002-06-20 2002-06-20 Dc遮断機

Publications (1)

Publication Number Publication Date
JP2004022525A true JP2004022525A (ja) 2004-01-22

Family

ID=31177675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002180606A Pending JP2004022525A (ja) 2002-06-20 2002-06-20 Dc遮断機

Country Status (1)

Country Link
JP (1) JP2004022525A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211473A (ja) * 2007-02-26 2008-09-11 Matsushita Electric Works Ltd 光電式自動点滅器
JP2013041782A (ja) * 2011-08-19 2013-02-28 Fuji Electric Co Ltd 消弧装置および開閉器
US8822862B2 (en) 2009-06-30 2014-09-02 Panasonic Corporation DC breaker
JP2016159330A (ja) * 2015-03-02 2016-09-05 株式会社ダイヘン プラズマ溶接用電源装置
WO2017095188A1 (ko) * 2015-12-02 2017-06-08 공주대학교 산학협력단 반도체 스위치를 사용한 아크억제형 직류차단기

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211473A (ja) * 2007-02-26 2008-09-11 Matsushita Electric Works Ltd 光電式自動点滅器
US8822862B2 (en) 2009-06-30 2014-09-02 Panasonic Corporation DC breaker
JP2013041782A (ja) * 2011-08-19 2013-02-28 Fuji Electric Co Ltd 消弧装置および開閉器
JP2016159330A (ja) * 2015-03-02 2016-09-05 株式会社ダイヘン プラズマ溶接用電源装置
WO2017095188A1 (ko) * 2015-12-02 2017-06-08 공주대학교 산학협력단 반도체 스위치를 사용한 아크억제형 직류차단기

Similar Documents

Publication Publication Date Title
KR101521545B1 (ko) 고압 직류 전류 차단 장치 및 방법
CN106663557B (zh) 用于中断直流电流的分离开关
CN104137211B (zh) 具有缓冲电路的高压直流混合电路断路器
KR101522412B1 (ko) 양방향 직류 차단장치
US9948089B2 (en) DC circuit breaker device
JP6049957B2 (ja) 直流遮断器
US10395866B2 (en) High voltage DC circuit breaker
US10476255B2 (en) DC circuit breaker
US10483072B2 (en) Interrupter device for interrupting a direct current
CN109997208B (zh) 低压断路器装置
KR20150019416A (ko) 고전압 dc 차단기
US10418210B2 (en) DC circuit breaker
JPH11234894A (ja) 半導体素子併用遮断器
JP2020013656A (ja) 直流電流遮断装置
JP6202871B2 (ja) 直流回路遮断装置
JP2004022525A (ja) Dc遮断機
JP7117744B2 (ja) 電流遮断装置及び電流遮断方法
CN111433875B (zh) 低压保护开关设备
KR20190052940A (ko) 직류전원 차단 제어장치
JP2001176363A (ja) 直流遮断器
CN115938835A (zh) 一种基于电力电子技术的双电源开关灭弧电路
JP2018156799A (ja) 直流遮断装置
KR20010064622A (ko) 전력변환장치의 반도체 소자를 이용한 무접점 직류전력차단기

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050208

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071127

A131 Notification of reasons for refusal

Effective date: 20080130

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303