JP2004014659A

JP2004014659A - 半導体レーザ装置

Info

Publication number: JP2004014659A
Application number: JP2002163831A
Authority: JP
Inventors: Makoto Shimaoka; 嶋岡　誠; Tatsuya Nagata; 永田　達也; ▲高▼橋　正一; Shoichi Takahashi; Atsushi Nakamura; 中村　厚; Hiroshi Naka; 仲　弘
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-06-05
Filing date: 2002-06-05
Publication date: 2004-01-15

Abstract

【課題】半導体レーザ装置において、底面近傍の活性層に発生する内部応力を低減して信頼性を向上する。
【解決手段】底面近傍の活性層１８に対応して突出するリッジ構造部１ａを有する半導体レーザ素子１と、半導体レーザ素子１を上面に搭載する実装基板８と、半導体レーザ素子１の底面に形成された電極膜１１と、電極膜１１に対向して実装基板８の上面に形成された電極膜１３と、両者１１、１３の間に介在されて接合する半田層６とを備える。半導体レーザ素子１は活性層１３及びリッジ構造部１ａの両側に位置する凹溝部１ｂが形成されている。電極膜１１はリッジ構造部１ａ及び凹溝部１ｂの表面を含んでその両側に延びるように形成されている。半田層６はリッジ構造部１ａ及び凹溝部１ｂに面する空間を有するように凹溝部１ｂの両側に形成されている。
【選択図】　図２

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体レーザ装置及びその製造方法に係り、特に活性層に対応したリッジ構造部を有する半導体レーザ素子を実装基板に搭載した半導体レーザ装置及びその製造方法に好適なものである。
【０００２】
【従来の技術】
従来の光素子の実装構造としては、特開平１１−８７８４９号公報に記載されているように、Ｓｉ実装基板のＡｕ電極面上にＡｕ／Ｓｎ半田を介してＩｎＰ系光素子の電極面が接合されている光素子の実装構造において、半田層部分のうち、光素子の活性層又は吸収層に近い部分の半田層内に、半田の無い空洞領域を設けると共に、この空洞領域に対応する部分に酸化膜であるＳｉＯ_２膜を設けたことにより、光素子の活性層や吸収層に発生する内部応力を小さくして信頼性の向上を図り、集積化、小型化に寄与できるようにしたものがある。
【０００３】
【発明が解決しようとする課題】
しかし、係る従来技術では、半田層の直上の光素子部分が活性層又は吸収層の直下の部分と水平方向に直接的につながっているため、光素子と半田層との熱膨張係数の相違に基づいて発生する半田層の直上の光素子部分における大きな内部応力がこの水平方向につながっている部分を通して活性層又は吸収層に大きく伝わり、活性層又は吸収層に発生する内部応力を十分に小さくすることができないという課題があった。
【０００４】
また、従来技術では、半田層内に半田の無い空洞領域を設けるために、Ａｕ電極面上の空洞領域相当部に酸化膜であるＳｉＯ_２膜を設けるようにしているが、Ａｕ電極面へのＳｉＯ_２膜の付着力は一般的に弱く確実に形成できなかったり、たとえ形成できても半田接合時の過熱によって容易に剥がれたりして空洞領域を確実に形成することが難しいという課題があった。
【０００５】
本発明の目的は、底面近傍の活性層に発生する内部応力を低減して信頼性に優れた半導体レーザ装置及びその製造方法を提供することにある。
【０００６】
なお、本発明のその他の目的と有利点は以下の記述から明らかにされる。
【０００７】
【課題を解決するための手段】
前記目的を達成するための本発明の半導体レーザ装置は、底面近傍に活性層を有すると共に前記活性層に対応して底面側に突出するリッジ構造部を有する半導体レーザ素子と、前記半導体レーザ素子を上面に搭載する実装基板と、前記半導体レーザ素子の底面に形成された素子側電極膜と、前記素子側電極膜に対向して前記実装基板の上面に形成された基板側電極膜と、前記素子側電極膜と前記基板側電極膜との間に介在されて両者を接合する半田層とを備え、前記半導体レーザ素子は前記活性層及び前記リッジ構造部の両側に位置して凹溝部が形成され、前記素子側電極膜は前記リッジ構造部及び前記凹溝部の表面を含んでその両側に延びるように形成され、前記半田層は、前記リッジ構造部及び前記凹溝部に面する空間を有するように、前記凹溝部の両側に形成された構成にしたことにある。
【０００８】
なお、本発明のその他の手段は以下の記述から明らかにされる。
【０００９】
【発明の実施の形態】
以下、長波長帯光ファイバ通信の分野で利用する本発明の半導体レーザ装置の一実施形態を、図１から図５を用いて説明する。
【００１０】
図１に示すように、半導体レーザ装置１００は、ケース９と、ケース９内に配置された基板８と、実装基板８の上面に搭載された端面発光型半導体レーザ素子１と、この半導体レーザ素子１に近接対向する端面を有して実装基板８の上面に搭載された半導体受光素子２と、この半導体レーザ素子１に近接対向する端面を有して実装基板８の上面に設置された光ファイバ３と、ケース９内で実装基板８の近傍に配置されたサーミスタ５と、ケース９の両側面に複数設けられた外部端子７とを備えて構成されている。
【００１１】
ケース９は、各部品を密閉状態で収納する空間を形成したケース部９１と、このケース部９１の前面から突出して延びるファイバガイド部９とを有して構成されている。ケース９としては、Ａｌ_２Ｏ_３セラミックケースあるいはプラスチックの一体成型ケースが適している。プラスチックケースの場合には、エポキシ樹脂、液晶ポリマとＳｉＯ_２フィラーとを混合して、外部端子７の金属端子たとえばＣｕ板との膨張係数と一致させた膨張係数としたものが適している。
【００１２】
光ファイバ３は、ファイバガイド部９２を通してケース９内に直線状に導入され、その先端側の部分が実装基板８の基板溝４に配置されている。光ファイバ３のファイバガイド部９２への導入部分には光ファイバ３を保護するためのジャケット３１が設けられている。
【００１３】
外部端子７は、ケース９の内外部を電気的に接続するために設けられるものであり、この実施形態では８本配列されている。なお、外部端子７の間隔は２．５ｍｍである。外部端子７から入力された電気信号は、半導体レーザ素子１に入力され（途中経路は図示省略）、半導体レーザ素子１で光信号に変換されて前後両側の端面より発光される。この発光された光信号は、光ファイバ３に出力されて外部に光伝送されると共に、半導体受光素子２に出力されてモニタされる構成となっている。
【００１４】
図２及び図３に示すように、半導体レーザ素子１は、リッジ導波型半導体レーザ素子が用いられている。この半導体レーザ素子１は、ＩｎＰ基板上にＩｎＧａＡｓ、ＩｎＧａＡｌＡｓ等を含むＮ型、Ｐ型クラッド層、活性層１８及びガイド層が積層され、表面をエッチングして溝形成することで活性層に対応する底面部を突出させてリッジ構造部１ａが形成されている。このように素子底面近傍に素子発光部を高精度で薄膜多層形成することによって、半田層６による応力の影響を受け易くなるが、素子発光部を素子底面から常に一定の高さとすることができる。
【００１５】
図１に戻って説明すると、半導体レーザ素子１で発する光は素子活性層１８から前後両方向に発射され、前方への光は光ファイバ３の先端に入射されると共に、後方への光は半導体受光素子２に入射される。そのため、半導体受光素子２は端面入射素子が適している。この端面入射素子で構成された半導体受光素子２はその端面に電界吸収層を作り込んだ素子であり、半導体レーザ素子１の素子底面から出射端部までの高さと半導体受光素子２の素子底面から入射端部までの高さを各素子製作時に容易に同一とさせることができ、両者１、２の出射端部と入射端部とを対向させた状態で実装基板８の上面に接合されている。光ファイバ３は実装基板８の基板溝４に接合固定されている。基板溝４はＳｉ実装基板（１００）面の異方性エッチング加工で形成されている。基板溝４は開口角７０．６°のＶ字形状でエッチングされるため、エッチング液、時間を制御することにより、溝深さ容易に一定とすることができる。
【００１６】
したがって、半導体受光素子２、半導体レーザ素子１、光ファイバ３の各光軸高さは、これらを実装基板８の所定位置に実装することにより、調整無しで光結合できる。
【００１７】
受光素子２に入射された光をモニタして、ファイバ３に入射させる光の出力制御が行なわれる。また、半導体レーザ素子１の近傍にはサーミスタ５が実装されており、サーミスタ５の温度測定により温度に対する制御も行なわれる。半導体レーザ素子１からの出射光は、略１μｍ程度の点から３０°〜４０°の放射角で出力される。光ファイバ３は、たとえばシングルモードファイバが用いられており、外径１２５μｍ、コア径５〜８μｍである。光ファイバ３の端面は、結合効率よく光入射させるために曲面加工してレンズ効果を付与するように形成されている。なお、このような必要がない場合には、基板溝４の端面は璧開面のままで使用するようにしてもよい。
【００１８】
これらの光結合系では、光の直進性によりファイバ端面から光入射時、端面反射を起し半導体レーザ素子１に再入射することがある。再入射した光は半導体レーザ素子１で再励起されるため、光出力のノイズとなり伝送特性を劣化させる。これを回避する手段として半導体レーザ素子１の発振方向をファイバの光軸方向に対し、５°以上の傾きを設けて結合する。具体的には実装基板８に半導体レーザ素子１を光軸合わせする際に光ファイバ３に対し角度をつけた接合配置とする。
【００１９】
図２及び図３に示すように、半導体レーザ素子１は、素子の中心で底面近傍に活性層１８を配置し、表面をエッチングして溝を形成することで活性層１８に対応する底面側を突出させたリッジ構造部１ａが形成されると共に、リッジ構造部１ａの両側に凹溝部１ｂが形成されている。凹溝部１ｂの深さは約２μｍ、その幅は２０〜３０μｍが適している。凹溝部１ｂは、エッチング加工により形成され、深さ方向に対してはほぼ垂直の形状となる。
【００２０】
半導体レーザ素子１の底面には第１の素子側の電極膜１１及び第２の素子側の電極膜１２が形成されている。電極膜１１はリッジ構造部１ａ及び凹溝部１ｂの表面を含んでその両側に延びるように形成され、リッジ構造部の電極膜１１ａ、凹溝部の電極膜１１ｂ及び水平部の電極膜１１ｃとから形成されている。電極膜１２は、電極膜１１の更に両側に間隔を空けて形成されている。半導体レーザ素子１の前後方向において、凹溝部１ｂ、電極膜１１及び電極膜１２の前端は、半導体レーザ素子１の前端面から少なくとも２０〜３０μｍ内側に入ったところにあり、横一線に配列されている。なお、横一線に配置することなく、凹溝部１ｂの前端より電極膜１１の前端をさらに２０〜３０μｍ中央側になるように配列してもよい。そして、凹溝部１ｂ、電極膜１１及び電極膜１２の後端についても前端と同様の構成になっている。一方、半導体レーザ素子１の横方向において、電極膜１２は、半導体レーザ素子１の両側端から内側に入ったところに形成されている。
【００２１】
半導体レーザ素子１の材質はＩｎＰで熱膨張係数は４．５６×１０^−６／℃である。実装基板８の材質はＳｉで熱膨張係数は３．５×１０^−６／℃である。また、半田層６の材質はＡｕ／Ｓｎで熱膨張係数は１６．０×１０^−６／℃であり、半導体レーザ素子１及び実装基板８に比較して著しく膨張係数が大きい。これらの材質の部品を加熱して接合すると、共晶点で半田が固着し、熱膨張係数の違いに伴って冷却時に熱応力を生じる。特に、半導体レーザ素子１の活性層１８に大きな応力がかかると、半導体レーザ素子１の長期間の動作信頼性に影響を及ぼす。
【００２２】
そこで、本実施形態の構造における活性層１８に生じる熱応力について、有限要素法を使った弾塑性熱応力解析を行った。具体的には、半田の共晶点（２８０℃）から室温まで冷却した時、活性層１８に生じる熱応力を計算した。半導体レーザ素子１の寸法は、長さ０．３ｍｍ、幅０．２５ｍｍ、厚さ０．１ｍｍであり、実装基板８は長さ０．３ｍｍ、幅０．３ｍｍ、厚さ０．４ｍｍである。半導体レーザ素子１のリッジ構造部１ａは深さ０．００２ｍｍ、素子中心から溝幅０．０３ｍｍである。電極膜としては、Ｔｉ／Ｐｔ／Ａｕ多層膜を使用している。
【００２３】
解析結果を図４に示す。図４において、横軸は素子中心からの半田空間幅を示し、縦軸は活性層１８に生じる応力値を示す。図４から明らかなように、半田空間幅が零の位置（すなわち、半導体レーザ素子１と実装基板８との間に半田層６が完全充填された状態）では、活性層１８に生じる応力値は１７ＭＰａとなり、半導体レーザ素子１の動作信頼性が著しく低下する。そして、半田空間幅が０．０１ｍｍまで大きくなっても、活性層１８に生じる応力値はほとんど低下せずに１７ＭＰａである。さらに半田空間幅が大きくなって０．０１ｍｍを超えると、活性層１８に生じる応力値は急激に低下し、半田空間幅が０．０１５ｍｍになると、活性層１８に生じる応力値は８ＭＰａに半減し、さらに半田空間幅が０．０２ｍｍになると、活性層１８に生じる応力値は４ＭＰａに大幅に低減する。そして、半田空間幅が０．０２〜０．０３ｍｍのあいだでは、活性層１８に生じる応力値は変化せず４ＭＰａである。
【００２４】
半導体レーザ素子１の底面電極膜の形成方法を、図５を参照しながら説明する。半導体レーザ素子１は、予めリッジ構造部１ａ及び凹溝部１ｂが形成されると共に、ＳｉＯ_２絶縁膜１ｃが底面全体に設けられ、その後に活性層１８に対応する部分（リッジ構造部１ａの先端部分）のみＳｉＯ_２絶縁膜１ｃが除かれている。
【００２５】
かかる状態の半導体レーザ素子１は、図５（ａ）に示すように、底面全体にレジスト膜２０が塗布され、焼成後にフォトマスクを通して露光して不要部分が取り除かれ、図５（ｂ）に示すように、島状に分布したレジスト膜２０が残された状態となる。この状態で、蒸着装置内に半導体レーザ素子１が挿入されて底面蒸着が行われ、図５（ｃ）の状態となる。この蒸着金属はＴｉ／Ｐｔ／Ａｕ多層膜である電極膜１１、１２となる。ここで、Ａｕ膜厚は０．８〜１．２μｍが適している。この後に島状に分布したレジスト膜２０の除去が行なわれる。ここで、電極膜を多層化する狙いは、まず半導体レーザ素子１のＩｎＰ結晶への半田接合性を得るためにＴｉ膜が付けられ、次に半田層６とＩｎＰ結晶半導体レーザ素子１との相互拡散を防止するためにＰｔ膜が付けられ、さらに電極膜１１、１２と半田層６との濡れ性を確保するためにＡｕ膜が付けられる。電極膜としては最も好ましい例としてＴｉ／Ｐｔ／Ａｕ膜を示したが、これに限定されるものではなく、この他にたとえばＣｒ／Ｎｉ／Ａｕ膜も適している。
【００２６】
さらに、図５（ｄ）に示すように、電極膜１１のリッジ構造部１ａ及び凹溝部１ｂの部分を除いて二回目のレジスト膜２１が塗布される。この半導体レーザ素子１が蒸着装置内に挿入されて底面蒸着が行われ、図５（ｅ）の状態となる。この蒸着金属はＴｉ／Ｐｔ複数層膜である素子側の半田濡れ抑制膜２２となる。なお、半田濡れ抑制膜２２を蒸着する部分に相当する電極膜１１のＡｕ膜のみを除去するようにしてもよい。
【００２７】
また、実装基板８の上面には、図２に示すように、電極膜１１、１２に対向して基板側のＴｉ／Ｐｔ／Ａｕ電極膜１３が形成されている。また、基板側の電極膜１３の上面には、半田濡れ抑制膜２２に対向してＴｉ／Ｐｔ膜である基板側の半田濡れ抑制膜２３が素子側の成形工程と同様の工程で形成されている。また、基板側の電極膜１３の接合部分にはＡｕ／Ｓｎ半田膜が処理されて付けられている。
【００２８】
実装基板８表面には、光ファイバ３の実装用基板溝４、半導体レーザ素子１の接合用電極１１、１２、半導体受光素子２の接合用電極がそれぞれ形成されている。この実装基板８は、半導体レーザ素子１、半導体受光素子２、光ファイバ３との光結合をパッシブアライメント実装とするために、たとえば半導体レーザ素子１の場合、実装基板８側と半導体レーザ素子１側にそれぞれ位置合わせ用マーカを各２個を付けておき（図示せず）、このマーカが重なるように画像解析して接合位置が決定されるようになっている。
【００２９】
そして、半導体レーザ素子１と実装基板８とは、図２に示すように、半田層６を介して半田接合される。半導体レーザ素子１と実装基板８との接合半田材としてはＡｕ／Ｓｎ（２０％）半田、Ｓｎ／Ａｇ（５％）半田、Ａｕ／Ｇｅ（１２％）半田が適している。この半田接合の際に、所定箇所にＴｉ／Ｐｔ膜が付けられているので、この箇所に半田材が接触してもＡｕ膜が無いことでＴｉ／Ｐｔ膜に半田が濡れ広がることなく、半田層８のない空間が形成できる。なお、Ｔｉ／Ｐｔ膜の他には、Ｃｒ膜、Ｍｏ膜あるいはＷ膜でも同様の効果が得られる。このように処理することにより、中央電極１１及び溝１２、１３上での半田濡れ広がりを抑制することができ、その結果リッジ構造部１ａ及び凹溝部１ｂに半田が濡れずにこれらに面するように空間が形成される。ここで、空間とは、半導体レーザ素子１側に半田が濡れ広がりを持たず、あるいは連続的につながりの無い状態であり、実装基板８側の濡れ広がりの有無は問題ない。
【００３０】
半田接合についてさらに具体的に説明すると、接合位置合わせ後、両者１、８を接触させて３２０〜３４０℃の温度中で加熱しながら接合する。この際、Ｔｉ／Ｐｔ膜２２、２３が処理されていない電極膜１１、１２の部分では、Ａｕ／Ｓｎ半田と電極表面のＡｕ膜とが相互拡散を起して半田接合されるが、Ｔｉ／Ｐｔ膜２２、２３が処理されている部分では、たとえＡｕ／Ｓｎ半田がＴｉ／Ｐｔ膜２２、２３に広がっても相互拡散しないため接合されることは無い。この結果、図２に示すように、活性層１８に対応するリッジ構造部１ａ及び凹溝部１ｂの電極膜１１の部分には半田が充填されず、それ以外の電極膜１１、１２の部分のみに半田接合された構造が得られる。このように接合すると、リッジ構造部１ａ及び凹溝部１ｂに面する空間を有するように凹溝部１ｂの両側に半田層６が形成され、活性層１８の底部が半田層６に対して空間を介して接合されることになるため、接合した半導体レーザ素子１の活性層１８への熱応力を低く保持することができる。これによって、安定したレーザ光の出力、長期間の動作信頼性を得ることができる。
【００３１】
図２及び図３に示すように、電極膜１１、１２を分割した形状にしたことにより次の特有の効果を有する。半導体レーザ素子１と実装基板８との接合は、位置合わせ後、スクラブを行なわず押付け力のみで接合しているので、接合界面での半田の流動が少なく、半田内に取り込まれたボイド、酸化物等は接合内に残留したままで凝固し易い。そこで、電極膜１１、１２に分離しておくことにより、半導体レーザ素子１と実装基板８との接触時に、界面にある気泡等が半田接合外に排出され易くなって、ボイド、酸化物等の残留の少ない接合が得られる。これによって、半導体レーザ素子の安定した接合が得られると共に、基板への放熱が十分得られ、安定したレーザ光の出力、長期間の動作信頼性を得ることができる。なお、これを必要としない場合には、電極膜１１、１２を一体化してもよい。
【００３２】
また、電極膜１１のＡｕ膜厚は０．８〜１．２μｍであり、半導体素子発振時の活性層１８からの熱を熱伝導性に優れたＡｕ膜を通して半田層６から実装基板８の方向へ放熱できることから、半導体レーザ素子１の温度上昇を抑えることができ、安定した光出力及び長期動作を得ることができる。
【００３３】
さらには、Ａｕ膜からなる電極膜１１の上に金属製の素子側半田抑制膜２２を形成するようにしているので、素子側半田抑制膜２２の付着力が強く、容易に剥がれることがなく、従って確実に空間を形成することができる。なお、Ｔｉ／Ｐｔ／Ａｕからなる多層膜で形成された電極膜１１、１２とＴｉ／Ｐｔからなる複数層膜で形成された素子側半田抑制膜２２とを組み合わせて接合した場合には、両者の付着力を格段に強くすることができる。
【００３４】
さらには、半導体レーザ素子１及び半導体受光素子２と実装基板８にそれぞれマーカを設け、位置合わせ及び接合を行なうようにしているので、モジュールの組立をレーザ発振させずにパッシブアライメントで３軸方向に対し高精度組立でき、組立位置精度がバラツキ無く出来ること、短時間組立できること、しかも安定した光出力動作できる効果がある。
【００３５】
さらには、半導体レーザ装置１００内に半導体受光素子２、サーミスタ５を実装しており、半導体レーザ素子１の出力光あるいは温度を精度よく測定でき、これらに基づいた制御を行なうことができ、半導体レーザ素子１の安定した発振動作ができる。
【００３６】
本実施形態においては、光ファイバと光結合し、ファイバ伝送するに好適な構造を一実施形態として示したが、これに限定されること無く、光ファイバを内蔵せず、半導体レーザ素子とこれを接合する基板とこれらを収納し空間に光発振する半導体レーザ装置でも良い。高精度に素子の３次元位置決め実装できることから、常に装置の一定の位置からレーザ発振でき、しかも長期信頼性ある効果が得られる。本発明の半導体レーザ装置は、光導波路を使った光合分波装置、双方向レーザ装置、光集積回路、外部変調装置にも適していることは言うまでもない。
【００３７】
【発明の効果】
以上の説明から明らかな如く、本発明によれば、底面近傍の活性層に発生する内部応力を低減して信頼性に優れた半導体レーザ装置及びその製造方法を得ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における半導体レーザ装置の平面図である。
【図２】図１の半導体レーザ素子接合部の模式拡大断面図である。
【図３】図２の半導体レーザ素子単体状態の底面図である。
【図４】図１の半導体レーザ装置における半田空間幅と活性層部応力との特性図である。
【図５】図１の半導体レーザ素子に対する電極膜成形の工程図である。
【符号の説明】
１…半導体レーザ素子、１ａ…リッジ構造部、１ｂ…凹溝部、２…半導体受光素子、３…光ファイバ、４…基板溝、５…サーミスタ、６…半田層、７…外部端子、８…実装基板、９…ケース、１１、１２…素子側電極膜、１３…基板側電極膜、１８…活性層、２２…素子側半田濡れ抑制膜、２３…基板側半田濡れ抑制膜。

Claims

底面近傍に活性層を有すると共に前記活性層に対応して底面側に突出するリッジ構造部を有する半導体レーザ素子と、
前記半導体レーザ素子を上面に搭載する実装基板と、
前記半導体レーザ素子の底面に形成された素子側電極膜と、
前記素子側電極膜に対向して前記実装基板の上面に形成された基板側電極膜と、
前記素子側電極膜と前記基板側電極膜との間に介在されて両者を接合する半田層とを備え、
前記半導体レーザ素子は前記活性層及び前記リッジ構造部の両側に位置して凹溝部が形成され、
前記素子側電極膜は前記リッジ構造部及び前記凹溝部の表面を含んでその両側に延びるように形成され、
前記半田層は、前記リッジ構造部及び前記凹溝部に面する空間を有するように、前記凹溝部の両側に形成された
ことを特徴とする半導体レーザ装置。
請求項１において、前記凹溝部は深さを約０．００２ｍｍ、素子中心からの空間幅を０．０２〜０．０３ｍｍに形成されたことを特徴とする半導体レーザ装置。
請求項１または２において、前記素子側電極膜及び前記基板側電極膜はチタン・プラチナ・金からなる多層膜で形成され、前記素子側半田抑制膜及び基板側半田抑制膜はチタン・プラチナからなる複数層膜で形成されたことを特徴とする半導体レーザ装置。
底面近傍に活性層を有すると共に前記活性層に対応して底面側に突出するリッジ構造部を有する半導体レーザ素子と、
前記半導体レーザ素子の一側の端面に対向して光結合するように配置された光ファイバーと、
前記半導体レーザ素子の他側の端面に対向して光結合するように配置された半導体受光素子と、
前記半導体レーザ素子、光ファイバー及び半導体受光素子半導体レーザ素子を上面に搭載する実装基板と、
前記半導体レーザ素子の底面及び前記半導体受光素子の底面に形成された素子側電極膜と、
前記それぞれの素子側電極膜に対向して前記実装基板の上面に形成された基板側電極膜と、
前記素子側電極膜と前記基板側電極膜との間に介在されて両者を接合する半田層とを備え、
前記半導体レーザ素子は前記活性層及び前記リッジ構造部の両側に位置する凹溝部が形成され、
前記素子側電極膜は前記リッジ構造部及び前記凹溝部の表面を含んでその両側に延びるように形成され、
前記半田層は、前記リッジ構造部及び前記凹溝部に面する空間を有するように、前記凹溝部の両側に形成された
ことを特徴とする半導体レーザ装置。
底面近傍に活性層を有すると共に前記活性層に対応して底面側に突出するリッジ構造部を有する半導体レーザ素子の底面に素子側電極膜を形成し、
前記半導体レーザ素子を上面に搭載するための実装基板の上面に基板側電極膜を形成し、
前記素子側電極膜と前記基板側電極膜との間に半田層を介在して両者を接合する半導体レーザ装置の製造方法において、
前記半導体レーザ素子の前記リッジ構造部の両側に凹溝部を形成し、
前記リッジ構造部及び前記凹溝部を含む前記半導体素子の底面に前記素子側電極膜を形成した後、前記リッジ構造部及び前記凹溝部の前記素子側電極膜の上に素子側半田濡れ抑制膜を形成し、
前記素子側電極膜に対向して前記実装基板の上面に基板側電極膜を形成した後、前記素子側半田濡れ抑制膜に対向して前記基板側電極膜の上面に基板側半田濡れ抑制膜を形成し、
しかる後に、前記素子側半田濡れ抑制膜と前記基板側半田濡れ抑制膜との間を除く前記素子側電極膜と前記基板側電極膜との間に、前記リッジ構造部及び前記凹溝部に面する空間を有して半田層を形成する
ことを特徴とする半導体レーザ装置の製造方法。
請求項５において、前記素子側電極膜及び前記基板側電極膜はチタン・プラチナ・金からなる多層膜で形成され、前記素子側半田濡れ抑制膜及び基板側半田濡れ抑制膜はチタン・プラチナからなる複数層膜で形成されたことを特徴とする半導体レーザ装置の製造方法。
底面近傍に活性層を有する半導体レーザ素子の底面に金製の素子側電極膜を形成し、
前記半導体レーザ素子を上面に搭載するための実装基板の上面に金製の基板側電極膜を形成し、
前記素子側電極膜と前記基板側電極膜との間に半田層を介在して両者を接合する半導体レーザ装置の製造方法において、
前記半導体素子の底面に前記素子側電極膜を形成した後、前記活性層に対応して前記素子側電極膜の上に金属製の素子側半田濡れ抑制膜を形成し、
前記素子側電極膜に対向して前記実装基板の上面に基板側電極膜を形成した後、前記素子側半田濡れ抑制膜に対向して前記基板側電極膜の上面に基板側半田濡れ抑制膜を形成し、
しかる後に、前記素子側半田濡れ抑制膜と前記基板側半田濡れ抑制膜との間を除く前記素子側電極膜と前記基板側電極膜との間に、前記活性層に対応する空間を有するように半田層を形成する
ことを特徴とする半導体レーザ装置の製造方法。