JP2004013230A - Reference voltage generating circuit - Google Patents
Reference voltage generating circuit Download PDFInfo
- Publication number
- JP2004013230A JP2004013230A JP2002162073A JP2002162073A JP2004013230A JP 2004013230 A JP2004013230 A JP 2004013230A JP 2002162073 A JP2002162073 A JP 2002162073A JP 2002162073 A JP2002162073 A JP 2002162073A JP 2004013230 A JP2004013230 A JP 2004013230A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- terminal
- reference voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、直流電源から電源供給を受けて動作し、各種電子回路を動作させるのに必要な基準電圧を発生する基準電圧発生回路に関する。
【0002】
【従来の技術】
従来の基準電圧発生回路として図3に示すようなカレントミラー回路102を用いたものが知られている。カレントミラー回路102を用いた基準電圧発生回路は、温度依存性がなく、常時安定した基準電圧を発生することができるため、使用環境が大きく変化する自動車用の電子制御装置や携帯用の電子装置等に広く採用されている。
【0003】
図3に示す基準電圧発生回路は、電源VDDとグランドGND間、及び出力端子110に電流増幅器101が接続され、この電流増幅器101にカレントミラー回路102が接続されている。
【0004】
更に、カレントミラー回路102は、抵抗R101を介して出力端子110に接続されたコレクタ端子及びベース端子、グランドGNDに接続したエミッタ端子を有するnpn型トランジスタQ101と、抵抗R102を介して出力端子110に接続したコレクタ端子、npn型トランジスタQ101のコレクタ端子及びベース端子に接続したベース端子、抵抗R101を介してグランドGNDに接続したエミッタ端子を有するnpn型トランジスタQ102と、npn型トランジスタQ101のベース・グランドGND間に接続された容量C101とにより構成されている。
【0005】
カレントミラー回路102は、npn型トランジスタQ101及びnpn型トランジスタQ102のベース(換言すればnpn型トランジスタQ101のコレクタ)と、npn型トランジスタQ102のコレクタ端子を出力とし、温度依存性のない極めて安定した電圧であるベース・エミッタ間電圧を電流増幅器101に出力する。
【0006】
【発明が解決しようとする課題】
しかし、図3に示す基準電圧出力回路は、グランドに対する基準電圧を出力しているため、グランドレベルに電磁界ノイズ等の高周波ノイズが重畳した場合に、出力電圧が変動し、安定した電圧が維持されないという問題があった。
【0007】
例えば、グランドレベルに、図4(a)に示すようなノイズが時刻T1において重畳されたとする。npn型トランジスタQ101のエミッタ端子の電圧は、容量C101により帰還されるため、図4(b)に示すように、ノイズ電圧がそのまま印加される。また、npn型トランジスタQ101のベース端子にはnpn型トランジスタQ101のエミッタ端子の電圧に対して位相がずれた図4(c)に示すような電圧が印加される。つまり、ベース端子及びエミッタ端子間には、図4(d)に示すような電圧が印加され、出力電圧は、図4(e)に示すように、ノイズの影響を受ける。ノイズがトランジスタの追従できない高周波であれば出力電圧は基準電圧よりΔVだけ降下しまう。
【0008】
本発明の目的は、電磁障害等のノイズの影響を受けても、基準電圧の変動を抑制し、安定した出力電圧を供給することが可能な基準電圧発生回路を提供することである。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明の特徴は、電流増幅器と、電流増幅器の出力電流で駆動されるベース・コレクタ端子間を短絡した第1のトランジスタと、第1のトランジスタ中を流れる電流と一定の比率の電流を流すように第1のトランジスタのベース端子に接続されたベース端子を有する第2のトランジスタと、第1のトランジスタのベース端子と、エミッタ端子の間に接続した帰還容量と、第2のトランジスタのエミッタ端子に接続した電流比設定抵抗と、第1のトランジスタのエミッタ端子と電流比設定抵抗との接続点と低位電源間に接続された減衰抵抗とを備え、第1及び第2のトランジスタのコレクタ端子側の接続点を出力端子とする基準電圧発生回路である。
【0010】
本発明の特徴によれば、電磁障害等のノイズの影響を受けても、基準電圧の変動を抑制し、安定した出力電圧を供給することが可能な基準電圧発生回路を得る。
【0011】
【発明の実施の形態】
次に、図面を参照して本発明の実施の形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。
【0012】
本発明の実施の形態に係る基準電圧発生回路は、図1に示すように、電流増幅器1と、電流増幅器1の出力電流で駆動されるベース・コレクタ端子間を短絡した第1のトランジスタQ1と、第1のトランジスタQ1中を流れる電流と一定の比率の電流を流すように第1のトランジスタQ1のベース端子に接続されたベース端子を有する第2のトランジスタQ2と、第1のトランジスタQ1のベース端子と、エミッタ端子の間に接続した帰還容量C1と、第2のトランジスタQ2のエミッタ端子に接続した電流比設定抵抗R3と、第1のトランジスタQ1のエミッタ端子と電流比設定抵抗R3との接続点と低位電源VSS間に接続された減衰抵抗R4とを備え、第1のトランジスタQ1及び第2のトランジスタQ2のコレクタ端子側の接続点を出力端子とするカレントミラー回路とを備える。
【0013】
電流増幅器1は、一端を高位電源VDDに接続された電流源3と、電流源3の他端に接続されたベース端子、高位電源VDDに接続されたコレクタ端子、及び出力電流を供給するエミッタ端子を有する出力トランジスタQ3と、電流源3の他端に接続された電流調整回路5と、電流源3の他端に接続された差動増幅器4とを備える。
【0014】
差動増幅器4は、ベース端子、電流源3の他端に接続されたエミッタ端子、及びベース端子に接続されたコレクタ端子を有する第1の増幅トランジスタQ4と、電流源3の他端及び第1の増幅トランジスタQ4のエミッタ端子に接続されたエミッタ端子、第1の増幅トランジスタQ4のベース端子及びコレクタ端子に接続されたベース端子、及び容量C2の他端及び第1の電流調整トランジスタQ8のベース端子に接続されたコレクタ端子を有する第2の増幅トランジスタQ5と、エミッタ端子、第1の増幅トランジスタQ4のベース端子及びコレクタ端子に接続されたコレクタ端子、及び第2のトランジスタQ2のコレクタ端子に接続されたベース端子とを有する第3の増幅トランジスタQ6と、エミッタ端子、第2の増幅トランジスタQ5のコレクタ端子に接続されたコレクタ端子、ならびに第1のトランジスタQ1のベース端子及びコレクタ端子に接続されたベース端子を有する第4の増幅トランジスタQ7と、一端を第3の増幅トランジスタQ6及び第4の増幅トランジスタQ7のエミッタ端子に接続し、他端を低位電源VSSに接続した抵抗R5とを備える。
【0015】
電流調整回路5は、一端を電流源3の他端に接続した容量C2と、エミッタ端子、電流源3の他端及び容量C2の一端に接続されたコレクタ端子、容量C2の他端及び第2の増幅トランジスタQ5のエミッタ端子に接続されたベース端子とを有する第1の電流調整トランジスタQ8と、一端を第1の電流調整トランジスタQ8のコレクタ端子、電流源3の他端、及び容量C2の一端にそれぞれ接続した抵抗R6と、コレクタ端子、抵抗R6の他端に接続されたコレクタ端子、第1の電流調整トランジスタQ8のエミッタ端子に接続されたベース端子とを有する第2の電流調整トランジスタQ9と、第2の電流調整トランジスタQ9のエミッタ端子及び低位電源VSS間に接続された抵抗R7とを備える。
【0016】
本発明の実施の形態に係る基準電圧発生回路は、上記のように構成され、電流増幅器1は、出力トランジスタQ3のベース端子に電流源3を介して一定の電流を供給し、出力トランジスタQ3のコレクタ端子から一定の電流を出力する。
【0017】
さらに、カレントミラー回路2は、電流増幅器1の出力電流をもとに低位電源VSSに対する基準電圧を生成するバンドギャップ回路として動作し、出力端子10から基準電圧である出力電圧Voutを出力する。
【0018】
差動増幅器4は、カレントミラー回路2の第1のトランジスタQ1のベース電圧及び第2のトランジスタQ2のコレクタ電圧を、第3の増幅トランジスタQ6のベース端子及び第4の増幅トランジスタQ7のベース端子に差動入力している。第1のトランジスタQ1のベース電圧に対し、第2のトランジスタQ2のコレクタ電圧が上昇すると、第1の増幅トランジスタQ4及び第2の増幅トランジスタQ5のコレクタ電流は増加し、第1の電流調整トランジスタQ8のベース端子に流れる電流量は増加する。
【0019】
電流調整回路5は、電流源3から出力トランジスタQ3のベース端子に供給される電流量を調整する。容量C2は、電流源3の出力電流の位相と第1の電流調整トランジスタQ8のベース端子に供給される電流の位相が一致するように補償をしている。
【0020】
ここで、図1に示す基準電圧発生回路の低位電源VSSに、図2(a)に示すように、時刻T1においてノイズが重畳すると、図3に示した従来の基準電圧発生回路のnpn型トランジスタQ101のエミッタ端子には直接ノイズが印加されていたのに対し、第1のトランジスタQ1のエミッタ電圧には、図2(b)に示すように、ノイズ電圧を減衰抵抗R4により減衰した電圧が印加される。
【0021】
一方、ノイズ重畳時の第1のトランジスタQ1のベース電圧は、第1のトランジスタQ1のエミッタ端子に帰還容量C1を介し接続しているため、図2(c)に示すように、第1のトランジスタQ1のエミッタ電圧に対し位相が進んだ波形を示す。したがって、第1のトランジスタQ1のベース・エミッタ間の電圧は、図4(d)で示したnpn型トランジスタQ101のベース・エミッタ間の電圧に対し、図2(d)に示すようなノイズ成分を減衰させた波形となる。すなわち、出力電圧Voutは、図2(e)に示すように、図4(e)で示した波形に比べ、ノイズ変動の少ない波形となる。
【0022】
また、帰還ノイズレベルを減衰抵抗R4により減衰させるだけでなく、図3に示した従来の基準電圧発生回路では、第1のトランジスタQ1のベース、及びグランドGND間に抵抗成分が存在し、グランドGND側から見て容量C101とローパスフィルタを形成している。しかし、第1のトランジスタQ1のベース、及びグランドGND間に抵抗成分が微量であるため、ノイズ成分を除去できる周波数はGHz帯となる。例えば、第1のトランジスタQ1のベース及び低位電源VSS間の抵抗成分の値を1Ω、容量C101の値を10pFとする。容量C101と第1のトランジスタQ1のベース及び低位電源VSS間の抵抗成分からなるローパスフィルタのカットオフ周波数fcは、fc=1/(2π(RC)1/2)の式で求めることができる。それぞれに数値を代入しカットオフ周波数fcを求めると、fc=1.591GHzとなる。第1のトランジスタQ1及び第2のトランジスタQ2は、このような高周波ノイズには追従できず、結果として出力端子10に出力される出力電圧レベルは下がる。
【0023】
これに対し、図1で示した本発明の実施の形態に係る基準電圧発生回路では、帰還容量C1及び減衰抵抗R4は低位電源VSS側から見てローパスフィルタを形成している。例えば、R4=4.958Ω、帰還容量C1=10pFとすると、カットオフ周波数fc=3.2MHzとなる。すなわち、トランジスタが追従できる範囲の周波数を設定することで、第1のトランジスタQ1のベース・エミッタ間の電圧を補償し、低位電源VSSレベルに重畳されるノイズの影響を低減させることが可能となる。結果として、出力電圧Voutが低下するのを抑制することが可能となる。また、C2の定数を変更することにより、フィルタのカットオフ周波数fcを調節することもできる。
【0024】
本発明の実施の形態に係る基準電圧発生回路によれば、電磁障害等のノイズの影響を受けても、基準電圧の変動を抑制し、安定した出力電圧を供給することが可能となる。
【0025】
【発明の効果】
本発明により、電磁障害等のノイズの影響を受けても、基準電圧の変動を抑制し、安定した出力電圧を供給することが可能な基準電圧発生回路を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る基準電圧発生回路を説明した図である。
【図2】本発明の実施の形態に係る基準電圧発生回路のタイミングチャートを説明した図である。
【図3】従来の基準電圧発生回路について説明した図である。
【図4】従来の基準電圧発生回路タイミングチャートを説明した図である。
【符号の説明】
1,101・・・電流増幅器
2,102・・・カレントミラー回路
3・・・電流源
4・・・電流調整回路
5・・・差動増幅器
10,110・・・出力端子
Q1・・・第1のトランジスタ
Q2・・・第2のトランジスタ
Q3・・・出力トランジスタ
Q4・・・第1の増幅トランジスタ
Q5・・・第2の増幅トランジスタ
Q6・・・第3の増幅トランジスタ
Q7・・・第4の増幅トランジスタ
Q8・・・第1の電流調整トランジスタ
Q9・・・第2の電流調整トランジスタ
Q10・・・保護トランジスタ
R1・・・第1の抵抗
R2・・・第2の抵抗
R3・・・電流設定抵抗
R4・・・減衰抵抗[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a reference voltage generation circuit that operates by receiving power supply from a DC power supply and generates a reference voltage necessary for operating various electronic circuits.
[0002]
[Prior art]
A conventional reference voltage generating circuit using a
[0003]
In the reference voltage generation circuit shown in FIG. 3, a
[0004]
Further, the
[0005]
The
[0006]
[Problems to be solved by the invention]
However, since the reference voltage output circuit shown in FIG. 3 outputs a reference voltage with respect to the ground, when high-frequency noise such as electromagnetic field noise is superimposed on the ground level, the output voltage fluctuates and a stable voltage is maintained. There was a problem that would not be.
[0007]
For example, it is assumed that noise as shown in FIG. 4A is superimposed on the ground level at time T1. Since the voltage at the emitter terminal of the npn transistor Q101 is fed back by the capacitor C101, the noise voltage is applied as it is, as shown in FIG. Further, a voltage as shown in FIG. 4C, which is out of phase with respect to the voltage of the emitter terminal of the npn transistor Q101, is applied to the base terminal of the npn transistor Q101. That is, a voltage as shown in FIG. 4D is applied between the base terminal and the emitter terminal, and the output voltage is affected by noise as shown in FIG. 4E. If the noise is a high frequency that cannot be followed by the transistor, the output voltage drops by ΔV from the reference voltage.
[0008]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a reference voltage generation circuit capable of suppressing fluctuations in a reference voltage and supplying a stable output voltage even when affected by noise such as electromagnetic interference.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, a feature of the present invention is that a current amplifier, a first transistor short-circuited between a base and a collector terminal driven by an output current of the current amplifier, and a current flowing through the first transistor are provided. A second transistor having a base terminal connected to the base terminal of the first transistor so as to flow a constant ratio of current, a feedback capacitor connected between the base terminal of the first transistor, and the emitter terminal; A current ratio setting resistor connected to the emitter terminal of the second transistor; a damping resistor connected between a connection point between the emitter terminal of the first transistor and the current ratio setting resistor; This is a reference voltage generation circuit having a connection point on the collector terminal side of the second transistor as an output terminal.
[0010]
According to the features of the present invention, a reference voltage generation circuit capable of suppressing fluctuations of a reference voltage and supplying a stable output voltage even when affected by noise such as an electromagnetic interference is obtained.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals.
[0012]
As shown in FIG. 1, the reference voltage generation circuit according to the embodiment of the present invention includes a current amplifier 1 and a first transistor Q1 having a short-circuited base and collector terminal driven by the output current of the current amplifier 1. A second transistor Q2 having a base terminal connected to the base terminal of the first transistor Q1 so as to flow a current at a fixed rate to a current flowing in the first transistor Q1, and a base of the first transistor Q1. Terminal, a feedback capacitor C1 connected between the emitter terminals, a current ratio setting resistor R3 connected to the emitter terminal of the second transistor Q2, and a connection between the emitter terminal of the first transistor Q1 and the current ratio setting resistor R3. And a damping resistor R4 connected between the low-potential power supply VSS and the collector terminal side of the first transistor Q1 and the second transistor Q2. And a current mirror circuit to force terminal.
[0013]
The current amplifier 1 includes a
[0014]
The differential amplifier 4 includes a first amplification transistor Q4 having a base terminal, an emitter terminal connected to the other end of the
[0015]
The current adjusting
[0016]
The reference voltage generating circuit according to the embodiment of the present invention is configured as described above, and the current amplifier 1 supplies a constant current to the base terminal of the output transistor Q3 via the
[0017]
Further, the
[0018]
The differential amplifier 4 transfers the base voltage of the first transistor Q1 and the collector voltage of the second transistor Q2 of the
[0019]
The
[0020]
Here, as shown in FIG. 2A, when noise is superimposed on the lower power supply VSS of the reference voltage generating circuit shown in FIG. 1 at time T1, the npn-type transistor of the conventional reference voltage generating circuit shown in FIG. While noise was directly applied to the emitter terminal of Q101, a voltage obtained by attenuating the noise voltage by the attenuation resistor R4 was applied to the emitter voltage of the first transistor Q1 as shown in FIG. 2B. Is done.
[0021]
On the other hand, since the base voltage of the first transistor Q1 at the time of noise superposition is connected to the emitter terminal of the first transistor Q1 via the feedback capacitor C1, as shown in FIG. The waveform shows a waveform advanced in phase with respect to the emitter voltage of Q1. Therefore, the voltage between the base and the emitter of the first transistor Q1 is different from the voltage between the base and the emitter of the npn-type transistor Q101 shown in FIG. The waveform becomes an attenuated waveform. That is, as shown in FIG. 2E, the output voltage Vout has a waveform with less noise fluctuation than the waveform shown in FIG. 4E.
[0022]
Further, not only the feedback noise level is attenuated by the attenuation resistor R4, but also in the conventional reference voltage generating circuit shown in FIG. 3, a resistance component exists between the base of the first transistor Q1 and the ground GND. When viewed from the side, the capacitor C101 and the low-pass filter are formed. However, since the resistance component is very small between the base of the first transistor Q1 and the ground GND, the frequency at which the noise component can be removed is in the GHz band. For example, the value of the resistance component between the base of the first transistor Q1 and the lower power supply VSS is 1Ω, and the value of the capacitor C101 is 10 pF. The cut-off frequency fc of the low-pass filter including the resistance component between the capacitor C101 and the base of the first transistor Q1 and the lower power supply VSS can be obtained by the equation of fc = 1 / (2π (RC) 1/2). When the cutoff frequency fc is obtained by substituting numerical values for each, fc = 1.59 GHz. The first transistor Q1 and the second transistor Q2 cannot follow such high-frequency noise, and as a result, the output voltage level output to the
[0023]
On the other hand, in the reference voltage generating circuit according to the embodiment of the present invention shown in FIG. 1, the feedback capacitor C1 and the attenuation resistor R4 form a low-pass filter when viewed from the lower power supply VSS side. For example, if R4 = 4.958Ω and the feedback capacitance C1 = 10 pF, the cutoff frequency fc becomes 3.2 MHz. That is, by setting a frequency within a range that the transistor can follow, it is possible to compensate for the voltage between the base and the emitter of the first transistor Q1 and reduce the influence of noise superimposed on the lower power supply VSS level. . As a result, it is possible to suppress a decrease in the output voltage Vout. Further, the cutoff frequency fc of the filter can be adjusted by changing the constant of C2.
[0024]
According to the reference voltage generation circuit according to the embodiment of the present invention, it is possible to suppress the fluctuation of the reference voltage and supply a stable output voltage even when affected by noise such as electromagnetic interference.
[0025]
【The invention's effect】
According to the present invention, it is possible to provide a reference voltage generation circuit capable of suppressing fluctuations of a reference voltage and supplying a stable output voltage even when affected by noise such as electromagnetic interference.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a reference voltage generation circuit according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a timing chart of the reference voltage generation circuit according to the embodiment of the present invention.
FIG. 3 is a diagram illustrating a conventional reference voltage generation circuit.
FIG. 4 is a diagram illustrating a conventional reference voltage generation circuit timing chart.
[Explanation of symbols]
1, 101
Claims (2)
該電流増幅器の出力電流で駆動されるベース・コレクタ端子間を短絡した第1のトランジスタと、
前記第1のトランジスタ中を流れる電流と一定の比率の電流を流すように前記第1のトランジスタのベース端子に接続されたベース端子を有する第2のトランジスタと、
前記第1のトランジスタのベース端子と、エミッタ端子の間に接続した帰還容量と、
前記第2のトランジスタのエミッタ端子に接続した電流比設定抵抗と、
前記第1のトランジスタのエミッタ端子と前記電流比設定抵抗との接続点と低位電源間に接続された減衰抵抗とを備え、前記第1及び第2のトランジスタのコレクタ端子側の接続点を出力端子とすることを特徴とする基準電圧発生回路。A current amplifier;
A first transistor short-circuited between a base and a collector terminal driven by an output current of the current amplifier;
A second transistor having a base terminal connected to the base terminal of the first transistor so as to flow a current at a fixed ratio to a current flowing in the first transistor;
A feedback capacitor connected between a base terminal and an emitter terminal of the first transistor;
A current ratio setting resistor connected to the emitter terminal of the second transistor;
A connection point between the emitter terminal of the first transistor and the current ratio setting resistor and a damping resistor connected between a low power supply; and a connection point on the collector terminal side of the first and second transistors connected to an output terminal. A reference voltage generating circuit, characterized in that:
前記電流源の他端に接続された電流調整回路と、前記電流源の他端に接続された差動増幅器とを備えることを特徴とする請求項1記載の基準電圧発生回路。The current amplifier has a current source having one end connected to a higher power supply, a base terminal connected to the other end of the current source, a collector terminal connected to the higher power supply, and an emitter terminal for supplying the output current. An output transistor;
2. The reference voltage generation circuit according to claim 1, further comprising a current adjustment circuit connected to the other end of the current source, and a differential amplifier connected to the other end of the current source.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002162073A JP2004013230A (en) | 2002-06-03 | 2002-06-03 | Reference voltage generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002162073A JP2004013230A (en) | 2002-06-03 | 2002-06-03 | Reference voltage generating circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004013230A true JP2004013230A (en) | 2004-01-15 |
Family
ID=30430945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002162073A Pending JP2004013230A (en) | 2002-06-03 | 2002-06-03 | Reference voltage generating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004013230A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005253091A (en) * | 2004-03-05 | 2005-09-15 | Samsung Electronics Co Ltd | Amplifier circuit |
JP2012212311A (en) * | 2011-03-31 | 2012-11-01 | New Japan Radio Co Ltd | Constant current circuit |
CN109104180A (en) * | 2018-08-08 | 2018-12-28 | 义乌工商职业技术学院 | electronic information data processing system |
-
2002
- 2002-06-03 JP JP2002162073A patent/JP2004013230A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005253091A (en) * | 2004-03-05 | 2005-09-15 | Samsung Electronics Co Ltd | Amplifier circuit |
JP2012212311A (en) * | 2011-03-31 | 2012-11-01 | New Japan Radio Co Ltd | Constant current circuit |
CN109104180A (en) * | 2018-08-08 | 2018-12-28 | 义乌工商职业技术学院 | electronic information data processing system |
CN109104180B (en) * | 2018-08-08 | 2022-03-08 | 义乌工商职业技术学院 | Electronic information data processing system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4017513B2 (en) | Power amplifier clipping circuit | |
US9948250B2 (en) | Sensor amplifier arrangement and method of amplifying a sensor signal | |
US10211792B2 (en) | Sensor amplifier arrangement and method of amplifying a sensor signal | |
JP2005512376A (en) | Amplifier with bias compensation using a current mirror circuit | |
AU2012245734B2 (en) | Low noise oscillators | |
US4855626A (en) | Controllable integrator | |
JP4456763B2 (en) | Oscillation circuit with suppressed distortion | |
US5714872A (en) | Telecommunication terminal with voltage controller having a phase-shifting component and a feedback path | |
JP2004013230A (en) | Reference voltage generating circuit | |
US5459438A (en) | Negative feedback frequency stabilized pulse oscillator | |
JPH10150328A (en) | Electronic circuit converting differential input voltage into single end output voltage | |
AU767209B2 (en) | Waveform output device with EMI noise canceler mechanism | |
US5859563A (en) | Low-noise low-impedance voltage reference | |
JPH0522971Y2 (en) | ||
JPS6127211Y2 (en) | ||
JP2008271449A (en) | Attenuator | |
JP4416396B2 (en) | Frequency divider circuit | |
JP3129470B2 (en) | DC current supply circuit | |
TWI222270B (en) | On-chip high-pass filter with large time constant | |
JPH0411378Y2 (en) | ||
JP2577946B2 (en) | Amplifier circuit | |
TW202127792A (en) | Linear amplifier | |
JPH06310997A (en) | Triangular wave generating circuit | |
JP4797218B2 (en) | Saturation output variable amplifier | |
JPH06152274A (en) | Amplifying circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |