JP2004007269A - Dslモデム装置及びdsl通信におけるイニシャライズ方法 - Google Patents
Dslモデム装置及びdsl通信におけるイニシャライズ方法 Download PDFInfo
- Publication number
- JP2004007269A JP2004007269A JP2002160496A JP2002160496A JP2004007269A JP 2004007269 A JP2004007269 A JP 2004007269A JP 2002160496 A JP2002160496 A JP 2002160496A JP 2002160496 A JP2002160496 A JP 2002160496A JP 2004007269 A JP2004007269 A JP 2004007269A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- initial signal
- signal
- initialization sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1438—Negotiation of transmission parameters prior to communication
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Telephonic Communication Services (AREA)
- Communication Control (AREA)
Abstract
【課題】データ通信開始後に使用するインターリーブメモリを、イニシャライズシーケンスの中で受信タイミング調整の演算処理用に使用でき、受信タイミング調整をプロセサがソフト的に処理する構成でありながらメモリを削減できるようにすること。
【解決手段】送信データを逆フーリエ変換するIFFT部26と、受信データをフーリエ変換するFFT部27と、イニシャライズシーケンスをプロトコルにしたがって実行するプロセサ20と、を備えるADSLモデム装置11において、イニシャライズシーケンス中はプロセサ20がインターリーブメモリ33を使用可能な状態に維持し、データ通信開始後はインターリーブ部22及びデインターリーブ部31がインターリーブメモリ33を使用可能な状態に維持する切替制御部34を具備する。
【選択図】 図3
【解決手段】送信データを逆フーリエ変換するIFFT部26と、受信データをフーリエ変換するFFT部27と、イニシャライズシーケンスをプロトコルにしたがって実行するプロセサ20と、を備えるADSLモデム装置11において、イニシャライズシーケンス中はプロセサ20がインターリーブメモリ33を使用可能な状態に維持し、データ通信開始後はインターリーブ部22及びデインターリーブ部31がインターリーブメモリ33を使用可能な状態に維持する切替制御部34を具備する。
【選択図】 図3
Description
【0001】
【発明の属する技術分野】
本発明は、複数の異なる周波数のキャリアを使用してデータ通信を行うマルチキャリア方式のデータ通信装置に適用可能なDSLモデム装置及びDSL通信におけるイニシャライズ方法に関する。
【0002】
【従来の技術】
ADSL(Asymmetric Digital Subscriber Line)は、既存の電話回線を利用して、高速のインターネット接続サービスと従来からの電話サービスとを同時に利用できるようにしたサービスであり、現在急速に普及している。かかるADSLサービスを実現するために、ADSLモデムに関するITU−T勧告が発行された。ITU−TのSG15において1999年に成立したG.lite及びG.dmt勧告は、ADSL規格に関する勧告であり、イニシャライズの確立方法に関して各国(又は地域)の通信環境に応じてANNEX.A、ANNEX.B、ANNEX.C等がさらに勧告されている。
【0003】
図4、図5はG.lite又はびG.dmtにしたがったイニシャライズシーケンスを示している。同図中、左(C)側はATU−Cであり交換局側装置を示しており、右(R)側はATU−Rであり家庭内などに設置される端末装置を示していると考えることができる。
【0004】
イニシャライズシーケンスでは、C−QUIET2及びR−QUIET2の直後にATU−Cが”Beginning of Hyperframe”からハイパーフレームの送信を開始する。ATU−Rは、ATU−Cがハイパーフレームの送信を開始してから所定シンボル数の間にハイパーフレームの先頭を見つけてシンボル合わせを行う。そして、ATU−CがC−REVERB1,C−REVERB2を順に送信したら、ATU−Rが”Last symbol may be shortened by n samples”と定められた位置で受信シンボルに対するシンボル同期を最終的に調整する。シンボル同期のずれに相当するnサンプルを強制的に縮めることでシンボル同期を確立している。
【0005】
このように、ATU−Rにおけるシンボル同期は、通常、ATU−Cから受信したC−REVERB1,C−REVERB2、もしくはC−REVERB3の信号を用いて行われる。これは、REVERB信号が#32番から#127番、又は#32番から#255番までのキャリアを含み、ATU−Cからどのような信号が送られてきているか勧告に明確に記載されているので、同期確立に利用するのに便利だからである。
【0006】
ここで、ATU−Rにおけるシンボル同期の方法について説明する。C−REVERB信号の送信側でのIFFT入力信号(送信側はシンボルを構成するビットストリームを逆高速フーリエ変換しているが、当該演算処理前のデータの意味)をX(f)とし、受信側でシンボル同期せずに受信した信号のFFT入力信号(受信側は受信信号を高速フーリエ変換しているが、当該演算処理前の信号の意味)をY(f)とする。
【0007】
受信側では、
Z(f)=Y(f)/X(f)
を計算し、インパルス応答をres(t)として、
res(t)=inversFFT(Z(f))
を計算する。このようにして、いわゆる回線上のインパルス応答(res(t))を算出する。
【0008】
図6は受信側で計算されるインパルス応答の波形図である。受信側は、同図に示すインパルス応答のピーク位置を検出して、C−REVERB信号のシンボルの先頭を検出する。上記シンボル合わせの方式はANNEX.A仕様の場合に採用可能な一例であり、他の仕様であればそれに適合した方式が考えられる。
【0009】
上記イニシャライズシーケンスが終了するとSHOWTIMEと呼ばれるデータ通信が開始される。ADSL通信では、バースト誤りに対する耐性を持たせるためにインターリーブと呼ばれる方式が採用されている。これは、所定シンボル先までのデータを所定の規則で並べ替えて送信し、受信側で受信データを並べ替えて復元するものである。データの並べ替えは、インターリーブ処理に使用可能な容量を備えたメモリ(以下、インターリーブメモリと呼ぶ)の上で行われる。ADSL通信装置では、送信時にはインターリーブメモリ上で送信データを展開してデータの並べ替えを実行し、受信時にはインターリーブメモリ上で受信データを展開して元の順番に並べかえる処理を実行している。
【0010】
【発明が解決しようとする課題】
ところで、上記イニシャライズシーケンスで行われるシンボル合わせのための受信タイミング調整をプロセッサがソフト的に処理できるように設計すれば、受信タイミング調整のための演算を実行する専用回路を備える必要がなくなるので部品点数を削減できる利点がある。
【0011】
しかしながら、受信タイミング調整をプロセッサがソフト的に処理しようとすると、その演算のために十分な容量を持ったメモリが必要になることからコストアップになるといった問題がある。
【0012】
本発明は以上のような実情に鑑みて成されたものであり、データ通信開始後に使用するインターリーブメモリを、イニシャライズシーケンスの中で受信タイミング調整の演算処理用に使用でき、受信タイミング調整をプロセッサがソフト的に処理する構成でありながらメモリを削減できコストダウンが可能なDSLモデム装置及びDSL通信におけるイニシャライズ方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明は、イニシャライズシーケンス中にプロセッサがソフト的に受信タイミング調整を行う場合、データ通信で使用するために設けられ、イニシャライズシーケンスでは使用されないメモリを有効活用し、当該メモリをプロセッサが演算用のワークエリアとして使用するようにしたものである。
【0014】
【発明の実施の形態】
本発明の第1の態様は、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンを、ショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力する手段と、を具備するDSLモデム装置である。
【0015】
このように構成された本発明によれば、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、変調用の信号パターンに変換してイニシャライズシーケンスでは使用されない空きメモリに格納しておくので、別途メモリを設けることなく、またプロセッサの演算負荷を増大させること無くイニシャル信号の送信が可能になる。
【0016】
本発明の第2の態様は、イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出す手段と、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行する手段と、この演算結果に基づいて受信タイミング調整を行う手段と、を具備したDSLモデム装置である。
【0017】
このように構成された本発明によれば、イニシャライズシーケンスでは使用されない空きメモリをワークエリアに用いて、イニシャル信号に基づき受信タイミング調整のための演算を実行するので、別途メモリを設けることなくプロセッサでソフト的に受信タイミング調整処理を行うことができる。
【0018】
本発明の第3の態様は、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別する手段と、を具備するDSLモデム装置である。
【0019】
このように構成された本発明によれば、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換してイニシャライズシーケンスでは使用されない空きメモリに格納しておくようにしたので、信号パターンの照合といった簡単な処理で受信したイニシャル信号を識別することができる。
【0020】
本発明の第4の態様は、第1、第2、第3のいずれかの態様において、前記メモリは、イニシャライズシーケンス後に実行されるデータ通信において送信データをインターリーブし及び受信データをデインターリーブする際にデータ展開するために設けられたインターリーブメモリであるものとする。
【0021】
これにより、逆フーリエ変換等の演算に使用可能な大きさを有するインターリーブメモリをイニシャライズシーケンスにおける演算処理で自由に使用することができる。
【0022】
本発明の第5の態様は、送信データを逆フーリエ変換するIFFT部と、受信データをフーリエ変換するFFT部と、イニシャライズシーケンスをプロトコルにしたがって実行するプロセッサと、データ通信開始後は前記IFFT部へ入力すべき送信データをインターリーブするインターリーブ部と、データ通信開始後は前記FFT部から出力される受信データをデインターリーブするデインターリーブ部と、前記インターリーブ及びデインターリーブの際にデータを展開するために使用されるインターリーブメモリと、イニシャライズシーケンス中は前記プロセッサが前記インターリーブメモリを使用可能な状態に維持し、データ通信開始後は前記インターリーブ部及びデインターリーブ部が前記インターリーブメモリを使用可能な状態に維持する切替制御手段と、を具備するDSLモデム装置である。
【0023】
このように構成された本発明によれば、イニシャライズシーケンス中はプロセッサがインターリーブメモリを使用可能な状態にされ、データ通信開始後はインターリーブ部及びデインターリーブ部が前記インターリーブメモリを使用可能な状態にされるので、本来はデータ通信期間にインターリーブで使用するインターリーブメモリをプロセッサがイニシャライズシーケンスにおいて自由に利用することができるものとなる。
【0024】
本発明の第6の態様は、インターリーブ/デインターリーブを行うためのデータの展開を行うメモリと、このメモリに対してインターリーブ/デインターリーブ前に、データ通信に関する演算を前記メモリに展開して行う演算手段と、その後前記メモリに対してインターリーブ/デインターリーブのためのデータ展開が可能なようにメモリの切替制御を行う切替制御手段と、を具備するDSLモデム装置である。
【0025】
このように構成された本発明によれば、インターリーブ/デインターリーブを行うためのデータの展開を行うメモリに対してインターリーブ/デインターリーブ前に、データ通信に関する演算をメモリに展開して行うようにしたので、メモリの個数を削減することができる。
【0026】
本発明の第7の態様は、第6の態様において、前記制御手段は、データ通信(SHOWTIME)中にCRC信号が通信エラー又はリードソロモンエラーが生じた場合、インターリーブ/デインターリーブ用から演算処理用にメモリ切替制御を行うものとした。
【0027】
これにより、データ通信(SHOWTIME)中にCRC信号が通信エラー又はリードソロモンエラーが生じて、イニシャライズから再スタートする場合でも再びイニシャライズシーケンス用にメモリが開放されるものとなる。
【0028】
本発明の第8の態様は、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力することを特徴とするDSL通信におけるイニシャライズ方法である。
【0029】
本発明の第9の態様は、イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出し、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行し、この演算結果に基づいて受信タイミング調整を行うことを特徴とするDSL通信におけるイニシャライズ方法である。
【0030】
本発明の第10の態様は、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別することを特徴とするDSL通信におけるイニシャライズ方法である。
【0031】
図1は、本発明が適用されるATU−R側の通信システムの概略構成を示す図である。同図に示す通信システムは、公衆回線網又はこれと同等の回線網(以下、回線という)がスプリッタ1を介してADSL通信装置2に接続され、さらにADSL通信装置2にユーザ端末3が接続されている。なお、ユーザ端末3と電話機4とを1回線で利用する場合にはスプリッタ1が必要となるが、電話機4を使用しない形態であればスプリッタ1は必要ない。また、ユーザ端末3がADSL通信装置2を内蔵するように構成することも可能である。
【0032】
ADSL通信装置2は、後述するイニシャライズシーケンスを実行するトランシーバ11と、このトランシーバ11を含む全体の動作を制御するホスト12とを備えている。トランシーバ11の回線側端部はアナログフロントエンド(以下、AFEという)を介してアナログ回路で構成されている。AFE13のDA変換部に対してアナログフィルタ14を介してドライバ15が接続され、ドライバ15で増幅されたアナログ信号がハイブリッド16を介して回線へ送出されるように構成されている。また、回線から到来したアナログ信号はハイブリッド16を介してレシーバ17で受信されアナログフィルタ18を介してAFE13のAD変換部に入力されるように構成されている。AFE13は、AD変換部から出力されるサンプリングデータをトランシーバ11へ出力する。
【0033】
図2はトランシーバ11の機能ブロック図である。プロセッサ20は、データ通信(ショータイム)が開始される前段で、ハンドシェイク手順、イニシャライズシーケンスを実行する機能を備え、データ通信開始後はエラーなどの発生を監視する機能を備える。
【0034】
トランシーバ11の送信側は、パリティチェックのための冗長ビットを付加するリードソロモン符号化部21、リードソロモン復号時のバーストエラーに対する訂正を可能とするためのデータの並べ替えを行うインターリーブ部22、トレリス符号化によるデータの畳み込みを行うトレリス符号化部23、各キャリアに対するビット数の割付を行うトーンオーダリング部24、送信データを形成するビットストリームをコンステレーション座標上の位相データ(コンステレーションデータ)に変換するコンステレーション符号化部25、コンステレーション符号化されたデータを逆高速フーリエ変換(以下、IFFTという)するIFFT部26から構成されている。IFFT部26は、プロセッサ20が後述するイニシャル信号の信号パターンとなるコンステレーションデータを書き込むレジスタ26aを備えている。
【0035】
トランシーバ11の受信側は、受信信号のサンプリングデータを高速フーリエ変換(以下、FFTという)するFFT部27、FFT出力信号のコンステレーションデータから受信データを復号し、かつコンステレーション座標上での位相を補正するコンステレーション復号化/FEQ部28、送信側でトーンオーダリングされた各キャリアに割り付けられているデータを元に戻すトーンデオーダリング部29、受信データをビタビ復号するビタビ復号化部30、送信側で並べかえられたデータを元に戻すデインターリーブ部31、送信側で付加された冗長ビットを削除するリードソロモン復号化部32から構成されている。FFT部27は、少なくともイニシャル信号のコンステレーションデータを書き込み可能なサイズを有するレジスタ27aを備えている。トランシーバ11は、ホストインターフェース(I/F)36を介してホスト12と接続される。
【0036】
また、トランシーバ11は、インターリーブ部22及びデインターリーブ部31がそれぞれデータ展開に使用するワークエリアであるインターリーブメモリ33を備えている。インターリーブメモリ33は、デインターリーブ部31が使用するダウンストリーム用エリア33aと、インターリーブ部22が使用するアップストリーム用エリア33bとから構成されている。本実施の形態では、このインターリーブメモリ33をイニシャライズシーケンス時にプロセッサ20が使用可能に構成されている。すなわち、切替制御部34がスイッチ35を制御することにより、インターリーブメモリ33のデインターリーブエリア33aをデインターリーブ部31に接続し又はプロセッサ20に接続するように構成されている。
【0037】
次に、以上のように構成された本実施の形態の動作について、図3を参照して具体的に説明する。ADSL通信装置2に電源が投入されると、プロセッサ20から指示を受けた切替制御部34がスイッチ35を制御してインターリーブメモリ33をプロセッサ20側に接続する(ステップS1)。これにより、プロセッサ20がインターリーブメモリ33のダウンストリーム側エリア33aをワークエリアとして使用可能な状態となる。
【0038】
また、ITU−Tにより勧告されたG.hsにしたがってハンドシェイク手順を実行する(ステップS2)。ハンドシェイク手順では、ATU−CとATU−Rとの間で能力情報を交換し合い、イニシャライズシーケンスで実行する内容(G.dmt又はG.lite)を決定する。
【0039】
ハンドシェイク手順が終了したらイニシャライズシーケンスに入るが、本実施の形態はREVERB信号等の送信/受信に先立ち、イニシャライズシーケンスで使用するREVERB信号等の信号パターンを生成し(ステップS3)、インターリーブメモリ33のダウンストリーム側エリア33aへ格納する(ステップS4)。以上の準備が完了してからシンボル受信を開始する(ステップS5)。
【0040】
図4,図5に示すようにイニシャライズシーケンスでは、ATU−CからC−REVERB1、2、3、4、5、C−SEGUE1、2、3、C−MEDLEY等のイニシャル信号が送信される。また、ATU−RからR−REVERB1、2、3、4、5、6、R−SEGUE1、2、3、4、5、R−MEDLEY等のイニシャル信号が送信される。
【0041】
これらのイニシャル信号は、勧告に定められた特定の信号パターンを持つようにそれぞれ計算式に基づいて生成される。例えば、C−REVERB1で使用される信号パターンは、勧告に定義された擬似ランダム系列(PRD)dn(n=1から512)でなければならない。また、C−SEGUE1で使用される信号パターンは、トーン毎に180度位相が反転されるように位相変調時の送信点を変調したものであり、10シンボル周期となるように決められている。
【0042】
本実施の形態では、イニシャライズシーケンスで送信及び受信されるこれらのイニシャル信号を、イニシャライズシーケンスの初めであるシンボル受信開始前にプロセッサ20が計算して求め、計算結果をコンステレーションデータの形式(IFFT部26に入力する直前の状態の意味)で予めインターリーブメモリ33のダウンストリーム側エリア33aに保存する。なお、イニシャライズシーケンス期間中にアップストリーム(上り回線)で使用しているキャリアは複数本であるので、個々のキャリア毎にR−REVERB2のビット列に対応したコンステレーションデータを計算している。
【0043】
ATU−Rでは、回線より入力した受信アナログ信号がAFE13のAD変換部でサンプリングされ、サンプリングデータがFFT部27へ入力される。FFT部27は、1シンボルに相当する数のサンプリングデータをFFT入力としてフーリエ変換を実行し、1シンボル分のFFT出力をレジスタ27aにバッファリングする。ここで、バッファリングされたFFT出力はキャリア毎のコンステレーションデータで構成されている。例えば、C−REVERBが1535シンボル送信される。そして、レジスタ27aは1シンボルずつ順次バッファリングし、このシンボルが所定個数受信すると、C−REVERBであるとプロセッサ20は認識する。
【0044】
本実施の形態は、レジスタ27aに順次バッファリングされたFFT出力からなる信号パターンとステップS4でダウンストリーム側エリア33aに保存したセンター側の各種イニシャル信号の各信号パターンとを照合する(ステップS6)。両者を比較して一致する信号パターンがダウンストリーム側エリア33aに存在すれば、その一致した信号パターンのイニシャル信号を受信したと認識することになる。
【0045】
このように、相手装置から受信すべきイニシャル信号の信号パターンがFFT出力と同じ状態で予め保存されていて、相手装置から受信したイニシャル信号のFFT出力と照合することにより、相手装置から受信したイニシャル信号を特定するようにしたので、信号パターンの照合といった単純な処理でイニシャル信号を認識できプロセッサ20の演算負荷を軽減することができる。
【0046】
一方、図4,図5に示すように、ATU−Cから発せられるイニシャル信号の送信タイミングが決まっているので、例えばATU−Rは、上記照合によって認識したイニシャル信号の受信に合わせて、ATU−Rから発するイニシャル信号及びその送信タイミングを決定する。
【0047】
ATU−Rのプロセッサ20は、例えばR−REVERB2の送信タイミングになったと判断したら(ステップS7)、ダウンストリーム側エリア33aからR−REVERB2の信号パターン(コンステレーションデータ形式)を取り出してIFFT部26のレジスタ26aに書き込む(ステップS8)。具体的には、イニシャライズシーケンス期間中にアップストリーム(上り回線)で使用している個々のキャリア毎にR−REVERB2のビート列に対応したコンステレーションデータがそれぞれ書き込まれる。
【0048】
IFFT部26は、レジスタ26aに書き込まれたコンステレーションデータを逆フーリエ変換して変調する。この変調信号がAFE13のDA変換器でアナログ信号に変換されて回線上へ送信される。
【0049】
このように、プロセッサ20はIFFT部26へR−REVERB等のイニシャル信号のコンステレーションデータを入力する際に、前述したイニシャル信号生成のための計算処理が一切不要なことから、短時間のうちに複数のキャリアに対してイニシャル信号を用意しなければならない場合であっても十分に対応することができる。
【0050】
また、ATU−Cは交換局装置から与えられる基準クロックにしたがって送信データのシンボル同期を確保しているが、ATU−Rでは交換局装置から基準クロックを直接受信する事ができないので、ATU−Cから受信したC−REVERBを用いてシンボル合わせのための受信タイミング調整を行っているのは上述した通りである。
【0051】
そこで、ATU−Rは、ステップS6における照合でイニシャル信号を認識したときは、その認識されたイニシャル信号がC−REVERBであるか否か判断する(ステップS9)。C−REVERBを受信した場合は、プロセッサ20がダウンストリーム側エリア33aにインパルス応答を計算するため及びピーク位置検出に使用するワークエリアを確保する。そして、受信したC−REVERBのFFT出力を用いて、インパルス応答res(t)を次式にて計算する(ステップS10)。
【0052】
res(t)=inversFFT(Z(f))
回線上のインパルス応答(res(t))を算出したら、ワークエリアに時系列で展開したインパルス応答データからインパルス応答のピーク位置を検出し、C−REVERBのシンボルの先頭を検出する。検出したシンボル先頭にATU−Rでのシンボル区切りのタイミングを合わせることにより受信タイミング調整が完了する。
【0053】
なお、イニシャライズシーケンスの途中でイニシャライズシーケンスエラーが発生した場合は、ステップS1に処理が戻りメモリ切替制御からやり直すものとする。
【0054】
図4,図5に示すように、ATU−RはR−SEGUE5を10シンボル送信したらイニシャライズシーケンスを終了する(ステップS11)。そして、切替制御部34がプロセッサ20からの指示を受けてダウンストリーム側エリア33aをデインターリーブ部31に接続する(ステップS12)。これにより、データ通信開始後にデインターリーブ部31がダウンストリーム側エリア33aを使用可能な状態になる。
【0055】
以上のイニシャライズシーケンスが完了すると、引き続きデータ通信(SHOWTIME)を開始する(ステップS13)。ダウンストリーム側では、デインターリーブ部31が、受信データをダウンストリーム側エリア33aに展開して、送信時に並べかえられたデータが元に戻るように再び並べかえられる。データの並べ替えの規則(インターリーブの深さなどのパラメータ)は、上記イニシャライズシーケンスの中で交換されている。
【0056】
なお、データ通信中にダウンストリーム側の処理において、CRCエラー又はリードソロモン訂正不能エラーが発生した場合は、ステップS1の処理へ戻りメモリ切替制御から再スタータするようにしている。
【0057】
以上の説明ではADSL通信装置を例にして説明しているが、ADSL以外のDSL通信においても適用可能である。例えば、送信すべきイニシャル信号が予め決まっていて、且つ、イニシャル信号の生成にプロセッサ20の処理能力が追いつかないような事態がよそされる場合は有効である。
【0058】
また、以上の説明ではインターリーブメモリを利用する場合について説明したが、その他の利用可能なメモリを使用しても良い。特に、ショータイム中にデータ処理に使用されるメモリであれば好適である。
【0059】
また、以上の説明ではATU−R側の例であったが、図2に示すトランシーバ11をATU−C側に設置しても同様の作用効果を奏することができる。
【0060】
【発明の効果】
以上詳記したように本発明によれば、データ通信開始後に使用するインターリーブメモリを、イニシャライズシーケンスの中で受信タイミング調整の演算処理用に使用でき、受信タイミング調整をプロセッサがソフト的に処理する構成でありながらメモリを削減できコストダウンが可能なDSLモデム装置及びDSL通信におけるイニシャライズ方法を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るATU−R側通信システムの構成図
【図2】図1に示すトランシーバの機能ブロック図
【図3】上記一実施の形態に係るATU−R側通信システムにおけるフロー図
【図4】イニシャライズシーケンスの前半部を示す図
【図5】イニシャライズシーケンスの後半部を示す図
【図6】シンボル同期確立方法を示す図
【符号の説明】
1 スプリッタ
2 ADSL通信装置
3 ユーザ端末
4 電話機
11 トランシーバ
12 ホスト
13 AFE
14、18 アナログフィルタ
15 ドライバ
16 ハイブリッド
17 レシーバ
20 プロセッサ
21 リードソロモン符号化部
22 インターリーブ部
23 トレリス符号化部
24 トーンオーダリング部
25 コンステレーション符号化部
26 IFFT部
27 FFT部
28 コンステレーション復号化/FEQ部
29 トーンデオーダリング部
30 ビタビ復号化部
31 デインターリーブ部
32 リードソロモン復号化部
33 インターリーブメモリ
34 切替制御部
35 スイッチ
【発明の属する技術分野】
本発明は、複数の異なる周波数のキャリアを使用してデータ通信を行うマルチキャリア方式のデータ通信装置に適用可能なDSLモデム装置及びDSL通信におけるイニシャライズ方法に関する。
【0002】
【従来の技術】
ADSL(Asymmetric Digital Subscriber Line)は、既存の電話回線を利用して、高速のインターネット接続サービスと従来からの電話サービスとを同時に利用できるようにしたサービスであり、現在急速に普及している。かかるADSLサービスを実現するために、ADSLモデムに関するITU−T勧告が発行された。ITU−TのSG15において1999年に成立したG.lite及びG.dmt勧告は、ADSL規格に関する勧告であり、イニシャライズの確立方法に関して各国(又は地域)の通信環境に応じてANNEX.A、ANNEX.B、ANNEX.C等がさらに勧告されている。
【0003】
図4、図5はG.lite又はびG.dmtにしたがったイニシャライズシーケンスを示している。同図中、左(C)側はATU−Cであり交換局側装置を示しており、右(R)側はATU−Rであり家庭内などに設置される端末装置を示していると考えることができる。
【0004】
イニシャライズシーケンスでは、C−QUIET2及びR−QUIET2の直後にATU−Cが”Beginning of Hyperframe”からハイパーフレームの送信を開始する。ATU−Rは、ATU−Cがハイパーフレームの送信を開始してから所定シンボル数の間にハイパーフレームの先頭を見つけてシンボル合わせを行う。そして、ATU−CがC−REVERB1,C−REVERB2を順に送信したら、ATU−Rが”Last symbol may be shortened by n samples”と定められた位置で受信シンボルに対するシンボル同期を最終的に調整する。シンボル同期のずれに相当するnサンプルを強制的に縮めることでシンボル同期を確立している。
【0005】
このように、ATU−Rにおけるシンボル同期は、通常、ATU−Cから受信したC−REVERB1,C−REVERB2、もしくはC−REVERB3の信号を用いて行われる。これは、REVERB信号が#32番から#127番、又は#32番から#255番までのキャリアを含み、ATU−Cからどのような信号が送られてきているか勧告に明確に記載されているので、同期確立に利用するのに便利だからである。
【0006】
ここで、ATU−Rにおけるシンボル同期の方法について説明する。C−REVERB信号の送信側でのIFFT入力信号(送信側はシンボルを構成するビットストリームを逆高速フーリエ変換しているが、当該演算処理前のデータの意味)をX(f)とし、受信側でシンボル同期せずに受信した信号のFFT入力信号(受信側は受信信号を高速フーリエ変換しているが、当該演算処理前の信号の意味)をY(f)とする。
【0007】
受信側では、
Z(f)=Y(f)/X(f)
を計算し、インパルス応答をres(t)として、
res(t)=inversFFT(Z(f))
を計算する。このようにして、いわゆる回線上のインパルス応答(res(t))を算出する。
【0008】
図6は受信側で計算されるインパルス応答の波形図である。受信側は、同図に示すインパルス応答のピーク位置を検出して、C−REVERB信号のシンボルの先頭を検出する。上記シンボル合わせの方式はANNEX.A仕様の場合に採用可能な一例であり、他の仕様であればそれに適合した方式が考えられる。
【0009】
上記イニシャライズシーケンスが終了するとSHOWTIMEと呼ばれるデータ通信が開始される。ADSL通信では、バースト誤りに対する耐性を持たせるためにインターリーブと呼ばれる方式が採用されている。これは、所定シンボル先までのデータを所定の規則で並べ替えて送信し、受信側で受信データを並べ替えて復元するものである。データの並べ替えは、インターリーブ処理に使用可能な容量を備えたメモリ(以下、インターリーブメモリと呼ぶ)の上で行われる。ADSL通信装置では、送信時にはインターリーブメモリ上で送信データを展開してデータの並べ替えを実行し、受信時にはインターリーブメモリ上で受信データを展開して元の順番に並べかえる処理を実行している。
【0010】
【発明が解決しようとする課題】
ところで、上記イニシャライズシーケンスで行われるシンボル合わせのための受信タイミング調整をプロセッサがソフト的に処理できるように設計すれば、受信タイミング調整のための演算を実行する専用回路を備える必要がなくなるので部品点数を削減できる利点がある。
【0011】
しかしながら、受信タイミング調整をプロセッサがソフト的に処理しようとすると、その演算のために十分な容量を持ったメモリが必要になることからコストアップになるといった問題がある。
【0012】
本発明は以上のような実情に鑑みて成されたものであり、データ通信開始後に使用するインターリーブメモリを、イニシャライズシーケンスの中で受信タイミング調整の演算処理用に使用でき、受信タイミング調整をプロセッサがソフト的に処理する構成でありながらメモリを削減できコストダウンが可能なDSLモデム装置及びDSL通信におけるイニシャライズ方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明は、イニシャライズシーケンス中にプロセッサがソフト的に受信タイミング調整を行う場合、データ通信で使用するために設けられ、イニシャライズシーケンスでは使用されないメモリを有効活用し、当該メモリをプロセッサが演算用のワークエリアとして使用するようにしたものである。
【0014】
【発明の実施の形態】
本発明の第1の態様は、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンを、ショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力する手段と、を具備するDSLモデム装置である。
【0015】
このように構成された本発明によれば、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、変調用の信号パターンに変換してイニシャライズシーケンスでは使用されない空きメモリに格納しておくので、別途メモリを設けることなく、またプロセッサの演算負荷を増大させること無くイニシャル信号の送信が可能になる。
【0016】
本発明の第2の態様は、イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出す手段と、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行する手段と、この演算結果に基づいて受信タイミング調整を行う手段と、を具備したDSLモデム装置である。
【0017】
このように構成された本発明によれば、イニシャライズシーケンスでは使用されない空きメモリをワークエリアに用いて、イニシャル信号に基づき受信タイミング調整のための演算を実行するので、別途メモリを設けることなくプロセッサでソフト的に受信タイミング調整処理を行うことができる。
【0018】
本発明の第3の態様は、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別する手段と、を具備するDSLモデム装置である。
【0019】
このように構成された本発明によれば、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換してイニシャライズシーケンスでは使用されない空きメモリに格納しておくようにしたので、信号パターンの照合といった簡単な処理で受信したイニシャル信号を識別することができる。
【0020】
本発明の第4の態様は、第1、第2、第3のいずれかの態様において、前記メモリは、イニシャライズシーケンス後に実行されるデータ通信において送信データをインターリーブし及び受信データをデインターリーブする際にデータ展開するために設けられたインターリーブメモリであるものとする。
【0021】
これにより、逆フーリエ変換等の演算に使用可能な大きさを有するインターリーブメモリをイニシャライズシーケンスにおける演算処理で自由に使用することができる。
【0022】
本発明の第5の態様は、送信データを逆フーリエ変換するIFFT部と、受信データをフーリエ変換するFFT部と、イニシャライズシーケンスをプロトコルにしたがって実行するプロセッサと、データ通信開始後は前記IFFT部へ入力すべき送信データをインターリーブするインターリーブ部と、データ通信開始後は前記FFT部から出力される受信データをデインターリーブするデインターリーブ部と、前記インターリーブ及びデインターリーブの際にデータを展開するために使用されるインターリーブメモリと、イニシャライズシーケンス中は前記プロセッサが前記インターリーブメモリを使用可能な状態に維持し、データ通信開始後は前記インターリーブ部及びデインターリーブ部が前記インターリーブメモリを使用可能な状態に維持する切替制御手段と、を具備するDSLモデム装置である。
【0023】
このように構成された本発明によれば、イニシャライズシーケンス中はプロセッサがインターリーブメモリを使用可能な状態にされ、データ通信開始後はインターリーブ部及びデインターリーブ部が前記インターリーブメモリを使用可能な状態にされるので、本来はデータ通信期間にインターリーブで使用するインターリーブメモリをプロセッサがイニシャライズシーケンスにおいて自由に利用することができるものとなる。
【0024】
本発明の第6の態様は、インターリーブ/デインターリーブを行うためのデータの展開を行うメモリと、このメモリに対してインターリーブ/デインターリーブ前に、データ通信に関する演算を前記メモリに展開して行う演算手段と、その後前記メモリに対してインターリーブ/デインターリーブのためのデータ展開が可能なようにメモリの切替制御を行う切替制御手段と、を具備するDSLモデム装置である。
【0025】
このように構成された本発明によれば、インターリーブ/デインターリーブを行うためのデータの展開を行うメモリに対してインターリーブ/デインターリーブ前に、データ通信に関する演算をメモリに展開して行うようにしたので、メモリの個数を削減することができる。
【0026】
本発明の第7の態様は、第6の態様において、前記制御手段は、データ通信(SHOWTIME)中にCRC信号が通信エラー又はリードソロモンエラーが生じた場合、インターリーブ/デインターリーブ用から演算処理用にメモリ切替制御を行うものとした。
【0027】
これにより、データ通信(SHOWTIME)中にCRC信号が通信エラー又はリードソロモンエラーが生じて、イニシャライズから再スタートする場合でも再びイニシャライズシーケンス用にメモリが開放されるものとなる。
【0028】
本発明の第8の態様は、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力することを特徴とするDSL通信におけるイニシャライズ方法である。
【0029】
本発明の第9の態様は、イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出し、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行し、この演算結果に基づいて受信タイミング調整を行うことを特徴とするDSL通信におけるイニシャライズ方法である。
【0030】
本発明の第10の態様は、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別することを特徴とするDSL通信におけるイニシャライズ方法である。
【0031】
図1は、本発明が適用されるATU−R側の通信システムの概略構成を示す図である。同図に示す通信システムは、公衆回線網又はこれと同等の回線網(以下、回線という)がスプリッタ1を介してADSL通信装置2に接続され、さらにADSL通信装置2にユーザ端末3が接続されている。なお、ユーザ端末3と電話機4とを1回線で利用する場合にはスプリッタ1が必要となるが、電話機4を使用しない形態であればスプリッタ1は必要ない。また、ユーザ端末3がADSL通信装置2を内蔵するように構成することも可能である。
【0032】
ADSL通信装置2は、後述するイニシャライズシーケンスを実行するトランシーバ11と、このトランシーバ11を含む全体の動作を制御するホスト12とを備えている。トランシーバ11の回線側端部はアナログフロントエンド(以下、AFEという)を介してアナログ回路で構成されている。AFE13のDA変換部に対してアナログフィルタ14を介してドライバ15が接続され、ドライバ15で増幅されたアナログ信号がハイブリッド16を介して回線へ送出されるように構成されている。また、回線から到来したアナログ信号はハイブリッド16を介してレシーバ17で受信されアナログフィルタ18を介してAFE13のAD変換部に入力されるように構成されている。AFE13は、AD変換部から出力されるサンプリングデータをトランシーバ11へ出力する。
【0033】
図2はトランシーバ11の機能ブロック図である。プロセッサ20は、データ通信(ショータイム)が開始される前段で、ハンドシェイク手順、イニシャライズシーケンスを実行する機能を備え、データ通信開始後はエラーなどの発生を監視する機能を備える。
【0034】
トランシーバ11の送信側は、パリティチェックのための冗長ビットを付加するリードソロモン符号化部21、リードソロモン復号時のバーストエラーに対する訂正を可能とするためのデータの並べ替えを行うインターリーブ部22、トレリス符号化によるデータの畳み込みを行うトレリス符号化部23、各キャリアに対するビット数の割付を行うトーンオーダリング部24、送信データを形成するビットストリームをコンステレーション座標上の位相データ(コンステレーションデータ)に変換するコンステレーション符号化部25、コンステレーション符号化されたデータを逆高速フーリエ変換(以下、IFFTという)するIFFT部26から構成されている。IFFT部26は、プロセッサ20が後述するイニシャル信号の信号パターンとなるコンステレーションデータを書き込むレジスタ26aを備えている。
【0035】
トランシーバ11の受信側は、受信信号のサンプリングデータを高速フーリエ変換(以下、FFTという)するFFT部27、FFT出力信号のコンステレーションデータから受信データを復号し、かつコンステレーション座標上での位相を補正するコンステレーション復号化/FEQ部28、送信側でトーンオーダリングされた各キャリアに割り付けられているデータを元に戻すトーンデオーダリング部29、受信データをビタビ復号するビタビ復号化部30、送信側で並べかえられたデータを元に戻すデインターリーブ部31、送信側で付加された冗長ビットを削除するリードソロモン復号化部32から構成されている。FFT部27は、少なくともイニシャル信号のコンステレーションデータを書き込み可能なサイズを有するレジスタ27aを備えている。トランシーバ11は、ホストインターフェース(I/F)36を介してホスト12と接続される。
【0036】
また、トランシーバ11は、インターリーブ部22及びデインターリーブ部31がそれぞれデータ展開に使用するワークエリアであるインターリーブメモリ33を備えている。インターリーブメモリ33は、デインターリーブ部31が使用するダウンストリーム用エリア33aと、インターリーブ部22が使用するアップストリーム用エリア33bとから構成されている。本実施の形態では、このインターリーブメモリ33をイニシャライズシーケンス時にプロセッサ20が使用可能に構成されている。すなわち、切替制御部34がスイッチ35を制御することにより、インターリーブメモリ33のデインターリーブエリア33aをデインターリーブ部31に接続し又はプロセッサ20に接続するように構成されている。
【0037】
次に、以上のように構成された本実施の形態の動作について、図3を参照して具体的に説明する。ADSL通信装置2に電源が投入されると、プロセッサ20から指示を受けた切替制御部34がスイッチ35を制御してインターリーブメモリ33をプロセッサ20側に接続する(ステップS1)。これにより、プロセッサ20がインターリーブメモリ33のダウンストリーム側エリア33aをワークエリアとして使用可能な状態となる。
【0038】
また、ITU−Tにより勧告されたG.hsにしたがってハンドシェイク手順を実行する(ステップS2)。ハンドシェイク手順では、ATU−CとATU−Rとの間で能力情報を交換し合い、イニシャライズシーケンスで実行する内容(G.dmt又はG.lite)を決定する。
【0039】
ハンドシェイク手順が終了したらイニシャライズシーケンスに入るが、本実施の形態はREVERB信号等の送信/受信に先立ち、イニシャライズシーケンスで使用するREVERB信号等の信号パターンを生成し(ステップS3)、インターリーブメモリ33のダウンストリーム側エリア33aへ格納する(ステップS4)。以上の準備が完了してからシンボル受信を開始する(ステップS5)。
【0040】
図4,図5に示すようにイニシャライズシーケンスでは、ATU−CからC−REVERB1、2、3、4、5、C−SEGUE1、2、3、C−MEDLEY等のイニシャル信号が送信される。また、ATU−RからR−REVERB1、2、3、4、5、6、R−SEGUE1、2、3、4、5、R−MEDLEY等のイニシャル信号が送信される。
【0041】
これらのイニシャル信号は、勧告に定められた特定の信号パターンを持つようにそれぞれ計算式に基づいて生成される。例えば、C−REVERB1で使用される信号パターンは、勧告に定義された擬似ランダム系列(PRD)dn(n=1から512)でなければならない。また、C−SEGUE1で使用される信号パターンは、トーン毎に180度位相が反転されるように位相変調時の送信点を変調したものであり、10シンボル周期となるように決められている。
【0042】
本実施の形態では、イニシャライズシーケンスで送信及び受信されるこれらのイニシャル信号を、イニシャライズシーケンスの初めであるシンボル受信開始前にプロセッサ20が計算して求め、計算結果をコンステレーションデータの形式(IFFT部26に入力する直前の状態の意味)で予めインターリーブメモリ33のダウンストリーム側エリア33aに保存する。なお、イニシャライズシーケンス期間中にアップストリーム(上り回線)で使用しているキャリアは複数本であるので、個々のキャリア毎にR−REVERB2のビット列に対応したコンステレーションデータを計算している。
【0043】
ATU−Rでは、回線より入力した受信アナログ信号がAFE13のAD変換部でサンプリングされ、サンプリングデータがFFT部27へ入力される。FFT部27は、1シンボルに相当する数のサンプリングデータをFFT入力としてフーリエ変換を実行し、1シンボル分のFFT出力をレジスタ27aにバッファリングする。ここで、バッファリングされたFFT出力はキャリア毎のコンステレーションデータで構成されている。例えば、C−REVERBが1535シンボル送信される。そして、レジスタ27aは1シンボルずつ順次バッファリングし、このシンボルが所定個数受信すると、C−REVERBであるとプロセッサ20は認識する。
【0044】
本実施の形態は、レジスタ27aに順次バッファリングされたFFT出力からなる信号パターンとステップS4でダウンストリーム側エリア33aに保存したセンター側の各種イニシャル信号の各信号パターンとを照合する(ステップS6)。両者を比較して一致する信号パターンがダウンストリーム側エリア33aに存在すれば、その一致した信号パターンのイニシャル信号を受信したと認識することになる。
【0045】
このように、相手装置から受信すべきイニシャル信号の信号パターンがFFT出力と同じ状態で予め保存されていて、相手装置から受信したイニシャル信号のFFT出力と照合することにより、相手装置から受信したイニシャル信号を特定するようにしたので、信号パターンの照合といった単純な処理でイニシャル信号を認識できプロセッサ20の演算負荷を軽減することができる。
【0046】
一方、図4,図5に示すように、ATU−Cから発せられるイニシャル信号の送信タイミングが決まっているので、例えばATU−Rは、上記照合によって認識したイニシャル信号の受信に合わせて、ATU−Rから発するイニシャル信号及びその送信タイミングを決定する。
【0047】
ATU−Rのプロセッサ20は、例えばR−REVERB2の送信タイミングになったと判断したら(ステップS7)、ダウンストリーム側エリア33aからR−REVERB2の信号パターン(コンステレーションデータ形式)を取り出してIFFT部26のレジスタ26aに書き込む(ステップS8)。具体的には、イニシャライズシーケンス期間中にアップストリーム(上り回線)で使用している個々のキャリア毎にR−REVERB2のビート列に対応したコンステレーションデータがそれぞれ書き込まれる。
【0048】
IFFT部26は、レジスタ26aに書き込まれたコンステレーションデータを逆フーリエ変換して変調する。この変調信号がAFE13のDA変換器でアナログ信号に変換されて回線上へ送信される。
【0049】
このように、プロセッサ20はIFFT部26へR−REVERB等のイニシャル信号のコンステレーションデータを入力する際に、前述したイニシャル信号生成のための計算処理が一切不要なことから、短時間のうちに複数のキャリアに対してイニシャル信号を用意しなければならない場合であっても十分に対応することができる。
【0050】
また、ATU−Cは交換局装置から与えられる基準クロックにしたがって送信データのシンボル同期を確保しているが、ATU−Rでは交換局装置から基準クロックを直接受信する事ができないので、ATU−Cから受信したC−REVERBを用いてシンボル合わせのための受信タイミング調整を行っているのは上述した通りである。
【0051】
そこで、ATU−Rは、ステップS6における照合でイニシャル信号を認識したときは、その認識されたイニシャル信号がC−REVERBであるか否か判断する(ステップS9)。C−REVERBを受信した場合は、プロセッサ20がダウンストリーム側エリア33aにインパルス応答を計算するため及びピーク位置検出に使用するワークエリアを確保する。そして、受信したC−REVERBのFFT出力を用いて、インパルス応答res(t)を次式にて計算する(ステップS10)。
【0052】
res(t)=inversFFT(Z(f))
回線上のインパルス応答(res(t))を算出したら、ワークエリアに時系列で展開したインパルス応答データからインパルス応答のピーク位置を検出し、C−REVERBのシンボルの先頭を検出する。検出したシンボル先頭にATU−Rでのシンボル区切りのタイミングを合わせることにより受信タイミング調整が完了する。
【0053】
なお、イニシャライズシーケンスの途中でイニシャライズシーケンスエラーが発生した場合は、ステップS1に処理が戻りメモリ切替制御からやり直すものとする。
【0054】
図4,図5に示すように、ATU−RはR−SEGUE5を10シンボル送信したらイニシャライズシーケンスを終了する(ステップS11)。そして、切替制御部34がプロセッサ20からの指示を受けてダウンストリーム側エリア33aをデインターリーブ部31に接続する(ステップS12)。これにより、データ通信開始後にデインターリーブ部31がダウンストリーム側エリア33aを使用可能な状態になる。
【0055】
以上のイニシャライズシーケンスが完了すると、引き続きデータ通信(SHOWTIME)を開始する(ステップS13)。ダウンストリーム側では、デインターリーブ部31が、受信データをダウンストリーム側エリア33aに展開して、送信時に並べかえられたデータが元に戻るように再び並べかえられる。データの並べ替えの規則(インターリーブの深さなどのパラメータ)は、上記イニシャライズシーケンスの中で交換されている。
【0056】
なお、データ通信中にダウンストリーム側の処理において、CRCエラー又はリードソロモン訂正不能エラーが発生した場合は、ステップS1の処理へ戻りメモリ切替制御から再スタータするようにしている。
【0057】
以上の説明ではADSL通信装置を例にして説明しているが、ADSL以外のDSL通信においても適用可能である。例えば、送信すべきイニシャル信号が予め決まっていて、且つ、イニシャル信号の生成にプロセッサ20の処理能力が追いつかないような事態がよそされる場合は有効である。
【0058】
また、以上の説明ではインターリーブメモリを利用する場合について説明したが、その他の利用可能なメモリを使用しても良い。特に、ショータイム中にデータ処理に使用されるメモリであれば好適である。
【0059】
また、以上の説明ではATU−R側の例であったが、図2に示すトランシーバ11をATU−C側に設置しても同様の作用効果を奏することができる。
【0060】
【発明の効果】
以上詳記したように本発明によれば、データ通信開始後に使用するインターリーブメモリを、イニシャライズシーケンスの中で受信タイミング調整の演算処理用に使用でき、受信タイミング調整をプロセッサがソフト的に処理する構成でありながらメモリを削減できコストダウンが可能なDSLモデム装置及びDSL通信におけるイニシャライズ方法を提供できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るATU−R側通信システムの構成図
【図2】図1に示すトランシーバの機能ブロック図
【図3】上記一実施の形態に係るATU−R側通信システムにおけるフロー図
【図4】イニシャライズシーケンスの前半部を示す図
【図5】イニシャライズシーケンスの後半部を示す図
【図6】シンボル同期確立方法を示す図
【符号の説明】
1 スプリッタ
2 ADSL通信装置
3 ユーザ端末
4 電話機
11 トランシーバ
12 ホスト
13 AFE
14、18 アナログフィルタ
15 ドライバ
16 ハイブリッド
17 レシーバ
20 プロセッサ
21 リードソロモン符号化部
22 インターリーブ部
23 トレリス符号化部
24 トーンオーダリング部
25 コンステレーション符号化部
26 IFFT部
27 FFT部
28 コンステレーション復号化/FEQ部
29 トーンデオーダリング部
30 ビタビ復号化部
31 デインターリーブ部
32 リードソロモン復号化部
33 インターリーブメモリ
34 切替制御部
35 スイッチ
Claims (10)
- イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンを、ショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力する手段と、を具備するDSLモデム装置。
- イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出す手段と、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行する手段と、この演算結果に基づいて受信タイミング調整を行う手段と、を具備したDSLモデム装置。
- イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンを、ショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別する手段と、を具備するDSLモデム装置。
- 前記メモリは、イニシャライズシーケンス後に実行されるデータ通信において送信データをインターリーブし及び受信データをデインターリーブする際にデータ展開するために設けられたインターリーブメモリであることを特徴とする請求項1から請求項3のいずれかに記載のDSLモデム装置。
- 送信データを逆フーリエ変換するIFFT部と、受信データをフーリエ変換するFFT部と、イニシャライズシーケンスをプロトコルにしたがって実行するプロセッサと、データ通信開始後は前記IFFT部へ入力すべき送信データをインターリーブするインターリーブ部と、データ通信開始後は前記FFT部から出力される受信データをデインターリーブするデインターリーブ部と、前記インターリーブ及びデインターリーブの際にデータを展開するために使用されるインターリーブメモリと、イニシャライズシーケンス中は前記プロセッサが前記インターリーブメモリを使用可能な状態に維持し、データ通信開始後は前記インターリーブ部及びデインターリーブ部が前記インターリーブメモリを使用可能な状態に維持する切替制御手段と、を具備するDSLモデム装置。
- インターリーブ/デインターリーブを行うためのデータの展開を行うメモリと、このメモリに対してインターリーブ/デインターリーブ前に、データ通信に関する演算を前記メモリに展開して行う演算手段と、その後前記メモリに対してインターリーブ/デインターリーブのためのデータ展開が可能なようにメモリの切替制御を行う切替制御手段と、を具備するDSLモデム装置。
- 前記制御手段は、データ通信(SHOWTIME)中にCRC信号が通信エラー又はリードソロモンエラーが生じた場合、インターリーブ/デインターリーブ用から演算処理用にメモリ切替制御を行うことを特徴とする請求項6記載のDSLモデム装置。
- イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力することを特徴とするDSL通信におけるイニシャライズ方法。
- イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出し、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行し、この演算結果に基づいて受信タイミング調整を行うことを特徴とするDSL通信におけるイニシャライズ方法。
- イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別することを特徴とするDSL通信におけるイニシャライズ方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002160496A JP2004007269A (ja) | 2002-05-31 | 2002-05-31 | Dslモデム装置及びdsl通信におけるイニシャライズ方法 |
US10/404,072 US7200169B2 (en) | 2002-05-31 | 2003-04-02 | DSL modem apparatus and initialization method for DSL communication |
KR1020030034977A KR100609463B1 (ko) | 2002-05-31 | 2003-05-30 | Dsl 모뎀 장치 및 dsl 통신을 위한 초기화 방법 |
EP03012542A EP1367809B1 (en) | 2002-05-31 | 2003-06-02 | DSL initialisation using the interleave memory |
DE60303332T DE60303332T2 (de) | 2002-05-31 | 2003-06-02 | DSL-Initialisierung mit Benutzung vom Verschachtelungsspeicher |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002160496A JP2004007269A (ja) | 2002-05-31 | 2002-05-31 | Dslモデム装置及びdsl通信におけるイニシャライズ方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004007269A true JP2004007269A (ja) | 2004-01-08 |
Family
ID=29417278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002160496A Pending JP2004007269A (ja) | 2002-05-31 | 2002-05-31 | Dslモデム装置及びdsl通信におけるイニシャライズ方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7200169B2 (ja) |
EP (1) | EP1367809B1 (ja) |
JP (1) | JP2004007269A (ja) |
KR (1) | KR100609463B1 (ja) |
DE (1) | DE60303332T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012151863A (ja) * | 2006-04-12 | 2012-08-09 | Aware Inc | パケット再送信ならびにメモリの共有 |
US8607126B1 (en) | 2004-10-12 | 2013-12-10 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050286620A1 (en) * | 2004-06-23 | 2005-12-29 | Texas Instruments Incorporated | Synchronous transmission in DSL communications systems |
US10887450B1 (en) * | 2018-09-06 | 2021-01-05 | Adtran, Inc. | Systems and methods for locating faults in a telecommunication line using line test data |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8256A (en) * | 1851-07-29 | Spring-expanding swage foe boiler-tubes | ||
US5751741A (en) * | 1996-11-20 | 1998-05-12 | Motorola, Inc. | Rate-adapted communication system and method for efficient buffer utilization thereof |
US6771697B1 (en) * | 1998-06-23 | 2004-08-03 | Pctel, Inc. | Spread spectrum handshake for digital subscriber line telecommunications systems |
KR100316744B1 (ko) | 1998-11-26 | 2002-02-19 | 오길록 | 비대칭 디지털 가입자 회선 프로토콜 처리장치 |
WO2001010105A1 (en) | 1999-07-30 | 2001-02-08 | 3Com Corporation | Method for fast retrain for g. lite |
US6965960B2 (en) | 2000-03-01 | 2005-11-15 | Realtek Semiconductor Corporation | xDSL symbol processor and method of operating same |
KR100360400B1 (ko) | 2000-03-16 | 2002-11-13 | 삼성전자 주식회사 | 비대칭 디지탈 가입자 회선 모뎀의 이산적 멀티톤 프로세서 |
JP2003008536A (ja) | 2001-06-21 | 2003-01-10 | Matsushita Graphic Communication Systems Inc | ゲインコントロール装置及びそれを備えたモデム装置 |
JP2004007268A (ja) | 2002-05-31 | 2004-01-08 | Panasonic Communications Co Ltd | Dslモデム装置及びdsl通信における受信方法 |
JP2004007267A (ja) | 2002-05-31 | 2004-01-08 | Panasonic Communications Co Ltd | Dslモデム装置及びdsl通信における通信制御方法 |
-
2002
- 2002-05-31 JP JP2002160496A patent/JP2004007269A/ja active Pending
-
2003
- 2003-04-02 US US10/404,072 patent/US7200169B2/en not_active Expired - Fee Related
- 2003-05-30 KR KR1020030034977A patent/KR100609463B1/ko not_active IP Right Cessation
- 2003-06-02 DE DE60303332T patent/DE60303332T2/de not_active Expired - Lifetime
- 2003-06-02 EP EP03012542A patent/EP1367809B1/en not_active Expired - Fee Related
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10579291B2 (en) | 2004-10-12 | 2020-03-03 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US11010073B2 (en) | 2004-10-12 | 2021-05-18 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US8607126B1 (en) | 2004-10-12 | 2013-12-10 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US9547608B2 (en) | 2004-10-12 | 2017-01-17 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US9069718B2 (en) | 2004-10-12 | 2015-06-30 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US10409510B2 (en) | 2004-10-12 | 2019-09-10 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US9286251B2 (en) | 2004-10-12 | 2016-03-15 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US9898220B2 (en) | 2004-10-12 | 2018-02-20 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US11543979B2 (en) | 2004-10-12 | 2023-01-03 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
US9094348B2 (en) | 2006-04-12 | 2015-07-28 | Tq Delta, Llc | Packet retransmission |
US9485055B2 (en) | 2006-04-12 | 2016-11-01 | Tq Delta, Llc | Packet retransmission and memory sharing |
US10044473B2 (en) | 2006-04-12 | 2018-08-07 | Tq Delta, Llc | Packet retransmission and memory sharing |
US8595577B2 (en) | 2006-04-12 | 2013-11-26 | Tq Delta, Llc | Packet retransmission |
US10484140B2 (en) | 2006-04-12 | 2019-11-19 | Tq Delta, Llc | Packet retransmission and memory sharing |
US10498495B2 (en) | 2006-04-12 | 2019-12-03 | Tq Delta, Llc | Packet retransmission |
JP2012151863A (ja) * | 2006-04-12 | 2012-08-09 | Aware Inc | パケット再送信ならびにメモリの共有 |
US10833809B2 (en) | 2006-04-12 | 2020-11-10 | Tq Delta, Llc | Techniques for packet and message communication in a multicarrier transceiver environment |
US9749235B2 (en) | 2006-04-12 | 2017-08-29 | Tq Delta, Llc | Packet retransmission |
US11362765B2 (en) | 2006-04-12 | 2022-06-14 | Tq Delta, Llc | Packet retransmission using one or more delay requirements |
US8645784B2 (en) | 2006-04-12 | 2014-02-04 | Tq Delta, Llc | Packet retransmission and memory sharing |
Also Published As
Publication number | Publication date |
---|---|
EP1367809A1 (en) | 2003-12-03 |
US7200169B2 (en) | 2007-04-03 |
KR20030094069A (ko) | 2003-12-11 |
EP1367809B1 (en) | 2006-01-25 |
US20030223484A1 (en) | 2003-12-04 |
KR100609463B1 (ko) | 2006-08-04 |
DE60303332D1 (de) | 2006-04-13 |
DE60303332T2 (de) | 2006-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2669585C1 (ru) | Способ и устройство передачи данных | |
JP4989632B2 (ja) | 通信ネットワークにおける肯定応答メッセージの変更 | |
US20080260011A1 (en) | Fast Modem Reconfiguration | |
WO2002058310A2 (en) | Fast initialization using seamless rate adaptation | |
JP4474066B2 (ja) | 非対称デジタル加入者回線モデム | |
JP2004007269A (ja) | Dslモデム装置及びdsl通信におけるイニシャライズ方法 | |
US7305001B2 (en) | ADSL modem apparatus and ADSL modem communication method | |
KR100507236B1 (ko) | Adsl 모뎀 장치 및 그 통신 방법 | |
KR100507240B1 (ko) | Dsl 통신 장치 및 dsl 통신 프로그램의 다운로드 방법 | |
KR100575558B1 (ko) | Adsl 모뎀 장치, adsl 통신 장치, 및 adsl통신을 위한 동기 조정 방법 | |
KR100575565B1 (ko) | Dsl 모뎀 장치 및 dsl 통신을 위한 통신 제어 방법 | |
EP1507397A2 (en) | DSL Modem apparatus and communication control method | |
KR100575577B1 (ko) | Dsl 모뎀 장치 및 dsl 통신을 위한 수신 방법 | |
JP2005236382A (ja) | Dslモデム装置及びdsl通信制御方法 | |
JP2005072898A (ja) | Dslモデム装置及び通信制御方法 | |
JP2006014006A (ja) | Adslモデム装置及び同期確立方法 | |
JP2005236381A (ja) | Dslモデム装置及びdsl通信制御方法 | |
JP2004072267A (ja) | Adslモデム装置及びその通信方法 | |
JP2006074489A (ja) | Adslモデム装置及び通信制御方法 | |
JP2000174640A (ja) | 信号処理方法、信号処理装置、送信方法、送信装置、受信方法及び受信装置 | |
JP2006067470A (ja) | Adslモデム装置及び通信制御方法 | |
JP2006025017A (ja) | Adslモデム装置及び通信制御方法 |