JP2004007269A - Ｄｓｌモデム装置及びｄｓｌ通信におけるイニシャライズ方法 - Google Patents
Ｄｓｌモデム装置及びｄｓｌ通信におけるイニシャライズ方法 Download PDFInfo
- Publication number
- JP2004007269A JP2004007269A JP2002160496A JP2002160496A JP2004007269A JP 2004007269 A JP2004007269 A JP 2004007269A JP 2002160496 A JP2002160496 A JP 2002160496A JP 2002160496 A JP2002160496 A JP 2002160496A JP 2004007269 A JP2004007269 A JP 2004007269A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- initial signal
- signal
- initialization sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2662—Symbol synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/1438—Negotiation of transmission parameters prior to communication
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Quality & Reliability (AREA)
- Telephonic Communication Services (AREA)
- Communication Control (AREA)
Abstract
【課題】データ通信開始後に使用するインターリーブメモリを、イニシャライズシーケンスの中で受信タイミング調整の演算処理用に使用でき、受信タイミング調整をプロセサがソフト的に処理する構成でありながらメモリを削減できるようにすること。
【解決手段】送信データを逆フーリエ変換するＩＦＦＴ部２６と、受信データをフーリエ変換するＦＦＴ部２７と、イニシャライズシーケンスをプロトコルにしたがって実行するプロセサ２０と、を備えるＡＤＳＬモデム装置１１において、イニシャライズシーケンス中はプロセサ２０がインターリーブメモリ３３を使用可能な状態に維持し、データ通信開始後はインターリーブ部２２及びデインターリーブ部３１がインターリーブメモリ３３を使用可能な状態に維持する切替制御部３４を具備する。
【選択図】 図３
【解決手段】送信データを逆フーリエ変換するＩＦＦＴ部２６と、受信データをフーリエ変換するＦＦＴ部２７と、イニシャライズシーケンスをプロトコルにしたがって実行するプロセサ２０と、を備えるＡＤＳＬモデム装置１１において、イニシャライズシーケンス中はプロセサ２０がインターリーブメモリ３３を使用可能な状態に維持し、データ通信開始後はインターリーブ部２２及びデインターリーブ部３１がインターリーブメモリ３３を使用可能な状態に維持する切替制御部３４を具備する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、複数の異なる周波数のキャリアを使用してデータ通信を行うマルチキャリア方式のデータ通信装置に適用可能なＤＳＬモデム装置及びＤＳＬ通信におけるイニシャライズ方法に関する。
【０００２】
【従来の技術】
ＡＤＳＬ（Ａｓｙｍｍｅｔｒｉｃ Ｄｉｇｉｔａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｌｉｎｅ）は、既存の電話回線を利用して、高速のインターネット接続サービスと従来からの電話サービスとを同時に利用できるようにしたサービスであり、現在急速に普及している。かかるＡＤＳＬサービスを実現するために、ＡＤＳＬモデムに関するＩＴＵ−Ｔ勧告が発行された。ＩＴＵ−ＴのＳＧ１５において１９９９年に成立したＧ．ｌｉｔｅ及びＧ．ｄｍｔ勧告は、ＡＤＳＬ規格に関する勧告であり、イニシャライズの確立方法に関して各国（又は地域）の通信環境に応じてＡＮＮＥＸ．Ａ、ＡＮＮＥＸ．Ｂ、ＡＮＮＥＸ．Ｃ等がさらに勧告されている。
【０００３】
図４、図５はＧ．ｌｉｔｅ又はびＧ．ｄｍｔにしたがったイニシャライズシーケンスを示している。同図中、左（Ｃ）側はＡＴＵ−Ｃであり交換局側装置を示しており、右（Ｒ）側はＡＴＵ−Ｒであり家庭内などに設置される端末装置を示していると考えることができる。
【０００４】
イニシャライズシーケンスでは、Ｃ−ＱＵＩＥＴ２及びＲ−ＱＵＩＥＴ２の直後にＡＴＵ−Ｃが”Ｂｅｇｉｎｎｉｎｇ ｏｆ Ｈｙｐｅｒｆｒａｍｅ”からハイパーフレームの送信を開始する。ＡＴＵ−Ｒは、ＡＴＵ−Ｃがハイパーフレームの送信を開始してから所定シンボル数の間にハイパーフレームの先頭を見つけてシンボル合わせを行う。そして、ＡＴＵ−ＣがＣ−ＲＥＶＥＲＢ１，Ｃ−ＲＥＶＥＲＢ２を順に送信したら、ＡＴＵ−Ｒが”Ｌａｓｔ ｓｙｍｂｏｌ ｍａｙ ｂｅ ｓｈｏｒｔｅｎｅｄ ｂｙ ｎ ｓａｍｐｌｅｓ”と定められた位置で受信シンボルに対するシンボル同期を最終的に調整する。シンボル同期のずれに相当するｎサンプルを強制的に縮めることでシンボル同期を確立している。
【０００５】
このように、ＡＴＵ−Ｒにおけるシンボル同期は、通常、ＡＴＵ−Ｃから受信したＣ−ＲＥＶＥＲＢ１，Ｃ−ＲＥＶＥＲＢ２、もしくはＣ−ＲＥＶＥＲＢ３の信号を用いて行われる。これは、ＲＥＶＥＲＢ信号が＃３２番から＃１２７番、又は＃３２番から＃２５５番までのキャリアを含み、ＡＴＵ−Ｃからどのような信号が送られてきているか勧告に明確に記載されているので、同期確立に利用するのに便利だからである。
【０００６】
ここで、ＡＴＵ−Ｒにおけるシンボル同期の方法について説明する。Ｃ−ＲＥＶＥＲＢ信号の送信側でのＩＦＦＴ入力信号（送信側はシンボルを構成するビットストリームを逆高速フーリエ変換しているが、当該演算処理前のデータの意味）をＸ（ｆ）とし、受信側でシンボル同期せずに受信した信号のＦＦＴ入力信号（受信側は受信信号を高速フーリエ変換しているが、当該演算処理前の信号の意味）をＹ（ｆ）とする。
【０００７】
受信側では、
Ｚ（ｆ）＝Ｙ（ｆ）／Ｘ（ｆ）
を計算し、インパルス応答をｒｅｓ（ｔ）として、
ｒｅｓ（ｔ）＝ｉｎｖｅｒｓＦＦＴ（Ｚ（ｆ））
を計算する。このようにして、いわゆる回線上のインパルス応答（ｒｅｓ（ｔ））を算出する。
【０００８】
図６は受信側で計算されるインパルス応答の波形図である。受信側は、同図に示すインパルス応答のピーク位置を検出して、Ｃ−ＲＥＶＥＲＢ信号のシンボルの先頭を検出する。上記シンボル合わせの方式はＡＮＮＥＸ．Ａ仕様の場合に採用可能な一例であり、他の仕様であればそれに適合した方式が考えられる。
【０００９】
上記イニシャライズシーケンスが終了するとＳＨＯＷＴＩＭＥと呼ばれるデータ通信が開始される。ＡＤＳＬ通信では、バースト誤りに対する耐性を持たせるためにインターリーブと呼ばれる方式が採用されている。これは、所定シンボル先までのデータを所定の規則で並べ替えて送信し、受信側で受信データを並べ替えて復元するものである。データの並べ替えは、インターリーブ処理に使用可能な容量を備えたメモリ（以下、インターリーブメモリと呼ぶ）の上で行われる。ＡＤＳＬ通信装置では、送信時にはインターリーブメモリ上で送信データを展開してデータの並べ替えを実行し、受信時にはインターリーブメモリ上で受信データを展開して元の順番に並べかえる処理を実行している。
【００１０】
【発明が解決しようとする課題】
ところで、上記イニシャライズシーケンスで行われるシンボル合わせのための受信タイミング調整をプロセッサがソフト的に処理できるように設計すれば、受信タイミング調整のための演算を実行する専用回路を備える必要がなくなるので部品点数を削減できる利点がある。
【００１１】
しかしながら、受信タイミング調整をプロセッサがソフト的に処理しようとすると、その演算のために十分な容量を持ったメモリが必要になることからコストアップになるといった問題がある。
【００１２】
本発明は以上のような実情に鑑みて成されたものであり、データ通信開始後に使用するインターリーブメモリを、イニシャライズシーケンスの中で受信タイミング調整の演算処理用に使用でき、受信タイミング調整をプロセッサがソフト的に処理する構成でありながらメモリを削減できコストダウンが可能なＤＳＬモデム装置及びＤＳＬ通信におけるイニシャライズ方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、イニシャライズシーケンス中にプロセッサがソフト的に受信タイミング調整を行う場合、データ通信で使用するために設けられ、イニシャライズシーケンスでは使用されないメモリを有効活用し、当該メモリをプロセッサが演算用のワークエリアとして使用するようにしたものである。
【００１４】
【発明の実施の形態】
本発明の第１の態様は、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンを、ショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力する手段と、を具備するＤＳＬモデム装置である。
【００１５】
このように構成された本発明によれば、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、変調用の信号パターンに変換してイニシャライズシーケンスでは使用されない空きメモリに格納しておくので、別途メモリを設けることなく、またプロセッサの演算負荷を増大させること無くイニシャル信号の送信が可能になる。
【００１６】
本発明の第２の態様は、イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出す手段と、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行する手段と、この演算結果に基づいて受信タイミング調整を行う手段と、を具備したＤＳＬモデム装置である。
【００１７】
このように構成された本発明によれば、イニシャライズシーケンスでは使用されない空きメモリをワークエリアに用いて、イニシャル信号に基づき受信タイミング調整のための演算を実行するので、別途メモリを設けることなくプロセッサでソフト的に受信タイミング調整処理を行うことができる。
【００１８】
本発明の第３の態様は、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別する手段と、を具備するＤＳＬモデム装置である。
【００１９】
このように構成された本発明によれば、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換してイニシャライズシーケンスでは使用されない空きメモリに格納しておくようにしたので、信号パターンの照合といった簡単な処理で受信したイニシャル信号を識別することができる。
【００２０】
本発明の第４の態様は、第１、第２、第３のいずれかの態様において、前記メモリは、イニシャライズシーケンス後に実行されるデータ通信において送信データをインターリーブし及び受信データをデインターリーブする際にデータ展開するために設けられたインターリーブメモリであるものとする。
【００２１】
これにより、逆フーリエ変換等の演算に使用可能な大きさを有するインターリーブメモリをイニシャライズシーケンスにおける演算処理で自由に使用することができる。
【００２２】
本発明の第５の態様は、送信データを逆フーリエ変換するＩＦＦＴ部と、受信データをフーリエ変換するＦＦＴ部と、イニシャライズシーケンスをプロトコルにしたがって実行するプロセッサと、データ通信開始後は前記ＩＦＦＴ部へ入力すべき送信データをインターリーブするインターリーブ部と、データ通信開始後は前記ＦＦＴ部から出力される受信データをデインターリーブするデインターリーブ部と、前記インターリーブ及びデインターリーブの際にデータを展開するために使用されるインターリーブメモリと、イニシャライズシーケンス中は前記プロセッサが前記インターリーブメモリを使用可能な状態に維持し、データ通信開始後は前記インターリーブ部及びデインターリーブ部が前記インターリーブメモリを使用可能な状態に維持する切替制御手段と、を具備するＤＳＬモデム装置である。
【００２３】
このように構成された本発明によれば、イニシャライズシーケンス中はプロセッサがインターリーブメモリを使用可能な状態にされ、データ通信開始後はインターリーブ部及びデインターリーブ部が前記インターリーブメモリを使用可能な状態にされるので、本来はデータ通信期間にインターリーブで使用するインターリーブメモリをプロセッサがイニシャライズシーケンスにおいて自由に利用することができるものとなる。
【００２４】
本発明の第６の態様は、インターリーブ／デインターリーブを行うためのデータの展開を行うメモリと、このメモリに対してインターリーブ／デインターリーブ前に、データ通信に関する演算を前記メモリに展開して行う演算手段と、その後前記メモリに対してインターリーブ／デインターリーブのためのデータ展開が可能なようにメモリの切替制御を行う切替制御手段と、を具備するＤＳＬモデム装置である。
【００２５】
このように構成された本発明によれば、インターリーブ／デインターリーブを行うためのデータの展開を行うメモリに対してインターリーブ／デインターリーブ前に、データ通信に関する演算をメモリに展開して行うようにしたので、メモリの個数を削減することができる。
【００２６】
本発明の第７の態様は、第６の態様において、前記制御手段は、データ通信（ＳＨＯＷＴＩＭＥ）中にＣＲＣ信号が通信エラー又はリードソロモンエラーが生じた場合、インターリーブ／デインターリーブ用から演算処理用にメモリ切替制御を行うものとした。
【００２７】
これにより、データ通信（ＳＨＯＷＴＩＭＥ）中にＣＲＣ信号が通信エラー又はリードソロモンエラーが生じて、イニシャライズから再スタートする場合でも再びイニシャライズシーケンス用にメモリが開放されるものとなる。
【００２８】
本発明の第８の態様は、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力することを特徴とするＤＳＬ通信におけるイニシャライズ方法である。
【００２９】
本発明の第９の態様は、イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出し、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行し、この演算結果に基づいて受信タイミング調整を行うことを特徴とするＤＳＬ通信におけるイニシャライズ方法である。
【００３０】
本発明の第１０の態様は、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別することを特徴とするＤＳＬ通信におけるイニシャライズ方法である。
【００３１】
図１は、本発明が適用されるＡＴＵ−Ｒ側の通信システムの概略構成を示す図である。同図に示す通信システムは、公衆回線網又はこれと同等の回線網（以下、回線という）がスプリッタ１を介してＡＤＳＬ通信装置２に接続され、さらにＡＤＳＬ通信装置２にユーザ端末３が接続されている。なお、ユーザ端末３と電話機４とを１回線で利用する場合にはスプリッタ１が必要となるが、電話機４を使用しない形態であればスプリッタ１は必要ない。また、ユーザ端末３がＡＤＳＬ通信装置２を内蔵するように構成することも可能である。
【００３２】
ＡＤＳＬ通信装置２は、後述するイニシャライズシーケンスを実行するトランシーバ１１と、このトランシーバ１１を含む全体の動作を制御するホスト１２とを備えている。トランシーバ１１の回線側端部はアナログフロントエンド（以下、ＡＦＥという）を介してアナログ回路で構成されている。ＡＦＥ１３のＤＡ変換部に対してアナログフィルタ１４を介してドライバ１５が接続され、ドライバ１５で増幅されたアナログ信号がハイブリッド１６を介して回線へ送出されるように構成されている。また、回線から到来したアナログ信号はハイブリッド１６を介してレシーバ１７で受信されアナログフィルタ１８を介してＡＦＥ１３のＡＤ変換部に入力されるように構成されている。ＡＦＥ１３は、ＡＤ変換部から出力されるサンプリングデータをトランシーバ１１へ出力する。
【００３３】
図２はトランシーバ１１の機能ブロック図である。プロセッサ２０は、データ通信（ショータイム）が開始される前段で、ハンドシェイク手順、イニシャライズシーケンスを実行する機能を備え、データ通信開始後はエラーなどの発生を監視する機能を備える。
【００３４】
トランシーバ１１の送信側は、パリティチェックのための冗長ビットを付加するリードソロモン符号化部２１、リードソロモン復号時のバーストエラーに対する訂正を可能とするためのデータの並べ替えを行うインターリーブ部２２、トレリス符号化によるデータの畳み込みを行うトレリス符号化部２３、各キャリアに対するビット数の割付を行うトーンオーダリング部２４、送信データを形成するビットストリームをコンステレーション座標上の位相データ（コンステレーションデータ）に変換するコンステレーション符号化部２５、コンステレーション符号化されたデータを逆高速フーリエ変換（以下、ＩＦＦＴという）するＩＦＦＴ部２６から構成されている。ＩＦＦＴ部２６は、プロセッサ２０が後述するイニシャル信号の信号パターンとなるコンステレーションデータを書き込むレジスタ２６ａを備えている。
【００３５】
トランシーバ１１の受信側は、受信信号のサンプリングデータを高速フーリエ変換（以下、ＦＦＴという）するＦＦＴ部２７、ＦＦＴ出力信号のコンステレーションデータから受信データを復号し、かつコンステレーション座標上での位相を補正するコンステレーション復号化／ＦＥＱ部２８、送信側でトーンオーダリングされた各キャリアに割り付けられているデータを元に戻すトーンデオーダリング部２９、受信データをビタビ復号するビタビ復号化部３０、送信側で並べかえられたデータを元に戻すデインターリーブ部３１、送信側で付加された冗長ビットを削除するリードソロモン復号化部３２から構成されている。ＦＦＴ部２７は、少なくともイニシャル信号のコンステレーションデータを書き込み可能なサイズを有するレジスタ２７ａを備えている。トランシーバ１１は、ホストインターフェース（Ｉ／Ｆ）３６を介してホスト１２と接続される。
【００３６】
また、トランシーバ１１は、インターリーブ部２２及びデインターリーブ部３１がそれぞれデータ展開に使用するワークエリアであるインターリーブメモリ３３を備えている。インターリーブメモリ３３は、デインターリーブ部３１が使用するダウンストリーム用エリア３３ａと、インターリーブ部２２が使用するアップストリーム用エリア３３ｂとから構成されている。本実施の形態では、このインターリーブメモリ３３をイニシャライズシーケンス時にプロセッサ２０が使用可能に構成されている。すなわち、切替制御部３４がスイッチ３５を制御することにより、インターリーブメモリ３３のデインターリーブエリア３３ａをデインターリーブ部３１に接続し又はプロセッサ２０に接続するように構成されている。
【００３７】
次に、以上のように構成された本実施の形態の動作について、図３を参照して具体的に説明する。ＡＤＳＬ通信装置２に電源が投入されると、プロセッサ２０から指示を受けた切替制御部３４がスイッチ３５を制御してインターリーブメモリ３３をプロセッサ２０側に接続する（ステップＳ１）。これにより、プロセッサ２０がインターリーブメモリ３３のダウンストリーム側エリア３３ａをワークエリアとして使用可能な状態となる。
【００３８】
また、ＩＴＵ−Ｔにより勧告されたＧ．ｈｓにしたがってハンドシェイク手順を実行する（ステップＳ２）。ハンドシェイク手順では、ＡＴＵ−ＣとＡＴＵ−Ｒとの間で能力情報を交換し合い、イニシャライズシーケンスで実行する内容（Ｇ．ｄｍｔ又はＧ．ｌｉｔｅ）を決定する。
【００３９】
ハンドシェイク手順が終了したらイニシャライズシーケンスに入るが、本実施の形態はＲＥＶＥＲＢ信号等の送信／受信に先立ち、イニシャライズシーケンスで使用するＲＥＶＥＲＢ信号等の信号パターンを生成し（ステップＳ３）、インターリーブメモリ３３のダウンストリーム側エリア３３ａへ格納する（ステップＳ４）。以上の準備が完了してからシンボル受信を開始する（ステップＳ５）。
【００４０】
図４，図５に示すようにイニシャライズシーケンスでは、ＡＴＵ−ＣからＣ−ＲＥＶＥＲＢ１、２、３、４、５、Ｃ−ＳＥＧＵＥ１、２、３、Ｃ−ＭＥＤＬＥＹ等のイニシャル信号が送信される。また、ＡＴＵ−ＲからＲ−ＲＥＶＥＲＢ１、２、３、４、５、６、Ｒ−ＳＥＧＵＥ１、２、３、４、５、Ｒ−ＭＥＤＬＥＹ等のイニシャル信号が送信される。
【００４１】
これらのイニシャル信号は、勧告に定められた特定の信号パターンを持つようにそれぞれ計算式に基づいて生成される。例えば、Ｃ−ＲＥＶＥＲＢ１で使用される信号パターンは、勧告に定義された擬似ランダム系列（ＰＲＤ）ｄｎ（ｎ＝１から５１２）でなければならない。また、Ｃ−ＳＥＧＵＥ１で使用される信号パターンは、トーン毎に１８０度位相が反転されるように位相変調時の送信点を変調したものであり、１０シンボル周期となるように決められている。
【００４２】
本実施の形態では、イニシャライズシーケンスで送信及び受信されるこれらのイニシャル信号を、イニシャライズシーケンスの初めであるシンボル受信開始前にプロセッサ２０が計算して求め、計算結果をコンステレーションデータの形式（ＩＦＦＴ部２６に入力する直前の状態の意味）で予めインターリーブメモリ３３のダウンストリーム側エリア３３ａに保存する。なお、イニシャライズシーケンス期間中にアップストリーム（上り回線）で使用しているキャリアは複数本であるので、個々のキャリア毎にＲ−ＲＥＶＥＲＢ２のビット列に対応したコンステレーションデータを計算している。
【００４３】
ＡＴＵ−Ｒでは、回線より入力した受信アナログ信号がＡＦＥ１３のＡＤ変換部でサンプリングされ、サンプリングデータがＦＦＴ部２７へ入力される。ＦＦＴ部２７は、１シンボルに相当する数のサンプリングデータをＦＦＴ入力としてフーリエ変換を実行し、１シンボル分のＦＦＴ出力をレジスタ２７ａにバッファリングする。ここで、バッファリングされたＦＦＴ出力はキャリア毎のコンステレーションデータで構成されている。例えば、Ｃ−ＲＥＶＥＲＢが１５３５シンボル送信される。そして、レジスタ２７ａは１シンボルずつ順次バッファリングし、このシンボルが所定個数受信すると、Ｃ−ＲＥＶＥＲＢであるとプロセッサ２０は認識する。
【００４４】
本実施の形態は、レジスタ２７ａに順次バッファリングされたＦＦＴ出力からなる信号パターンとステップＳ４でダウンストリーム側エリア３３ａに保存したセンター側の各種イニシャル信号の各信号パターンとを照合する（ステップＳ６）。両者を比較して一致する信号パターンがダウンストリーム側エリア３３ａに存在すれば、その一致した信号パターンのイニシャル信号を受信したと認識することになる。
【００４５】
このように、相手装置から受信すべきイニシャル信号の信号パターンがＦＦＴ出力と同じ状態で予め保存されていて、相手装置から受信したイニシャル信号のＦＦＴ出力と照合することにより、相手装置から受信したイニシャル信号を特定するようにしたので、信号パターンの照合といった単純な処理でイニシャル信号を認識できプロセッサ２０の演算負荷を軽減することができる。
【００４６】
一方、図４，図５に示すように、ＡＴＵ−Ｃから発せられるイニシャル信号の送信タイミングが決まっているので、例えばＡＴＵ−Ｒは、上記照合によって認識したイニシャル信号の受信に合わせて、ＡＴＵ−Ｒから発するイニシャル信号及びその送信タイミングを決定する。
【００４７】
ＡＴＵ−Ｒのプロセッサ２０は、例えばＲ−ＲＥＶＥＲＢ２の送信タイミングになったと判断したら（ステップＳ７）、ダウンストリーム側エリア３３ａからＲ−ＲＥＶＥＲＢ２の信号パターン（コンステレーションデータ形式）を取り出してＩＦＦＴ部２６のレジスタ２６ａに書き込む（ステップＳ８）。具体的には、イニシャライズシーケンス期間中にアップストリーム（上り回線）で使用している個々のキャリア毎にＲ−ＲＥＶＥＲＢ２のビート列に対応したコンステレーションデータがそれぞれ書き込まれる。
【００４８】
ＩＦＦＴ部２６は、レジスタ２６ａに書き込まれたコンステレーションデータを逆フーリエ変換して変調する。この変調信号がＡＦＥ１３のＤＡ変換器でアナログ信号に変換されて回線上へ送信される。
【００４９】
このように、プロセッサ２０はＩＦＦＴ部２６へＲ−ＲＥＶＥＲＢ等のイニシャル信号のコンステレーションデータを入力する際に、前述したイニシャル信号生成のための計算処理が一切不要なことから、短時間のうちに複数のキャリアに対してイニシャル信号を用意しなければならない場合であっても十分に対応することができる。
【００５０】
また、ＡＴＵ−Ｃは交換局装置から与えられる基準クロックにしたがって送信データのシンボル同期を確保しているが、ＡＴＵ−Ｒでは交換局装置から基準クロックを直接受信する事ができないので、ＡＴＵ−Ｃから受信したＣ−ＲＥＶＥＲＢを用いてシンボル合わせのための受信タイミング調整を行っているのは上述した通りである。
【００５１】
そこで、ＡＴＵ−Ｒは、ステップＳ６における照合でイニシャル信号を認識したときは、その認識されたイニシャル信号がＣ−ＲＥＶＥＲＢであるか否か判断する（ステップＳ９）。Ｃ−ＲＥＶＥＲＢを受信した場合は、プロセッサ２０がダウンストリーム側エリア３３ａにインパルス応答を計算するため及びピーク位置検出に使用するワークエリアを確保する。そして、受信したＣ−ＲＥＶＥＲＢのＦＦＴ出力を用いて、インパルス応答ｒｅｓ（ｔ）を次式にて計算する（ステップＳ１０）。
【００５２】
ｒｅｓ（ｔ）＝ｉｎｖｅｒｓＦＦＴ（Ｚ（ｆ））
回線上のインパルス応答（ｒｅｓ（ｔ））を算出したら、ワークエリアに時系列で展開したインパルス応答データからインパルス応答のピーク位置を検出し、Ｃ−ＲＥＶＥＲＢのシンボルの先頭を検出する。検出したシンボル先頭にＡＴＵ−Ｒでのシンボル区切りのタイミングを合わせることにより受信タイミング調整が完了する。
【００５３】
なお、イニシャライズシーケンスの途中でイニシャライズシーケンスエラーが発生した場合は、ステップＳ１に処理が戻りメモリ切替制御からやり直すものとする。
【００５４】
図４，図５に示すように、ＡＴＵ−ＲはＲ−ＳＥＧＵＥ５を１０シンボル送信したらイニシャライズシーケンスを終了する（ステップＳ１１）。そして、切替制御部３４がプロセッサ２０からの指示を受けてダウンストリーム側エリア３３ａをデインターリーブ部３１に接続する（ステップＳ１２）。これにより、データ通信開始後にデインターリーブ部３１がダウンストリーム側エリア３３ａを使用可能な状態になる。
【００５５】
以上のイニシャライズシーケンスが完了すると、引き続きデータ通信（ＳＨＯＷＴＩＭＥ）を開始する（ステップＳ１３）。ダウンストリーム側では、デインターリーブ部３１が、受信データをダウンストリーム側エリア３３ａに展開して、送信時に並べかえられたデータが元に戻るように再び並べかえられる。データの並べ替えの規則（インターリーブの深さなどのパラメータ）は、上記イニシャライズシーケンスの中で交換されている。
【００５６】
なお、データ通信中にダウンストリーム側の処理において、ＣＲＣエラー又はリードソロモン訂正不能エラーが発生した場合は、ステップＳ１の処理へ戻りメモリ切替制御から再スタータするようにしている。
【００５７】
以上の説明ではＡＤＳＬ通信装置を例にして説明しているが、ＡＤＳＬ以外のＤＳＬ通信においても適用可能である。例えば、送信すべきイニシャル信号が予め決まっていて、且つ、イニシャル信号の生成にプロセッサ２０の処理能力が追いつかないような事態がよそされる場合は有効である。
【００５８】
また、以上の説明ではインターリーブメモリを利用する場合について説明したが、その他の利用可能なメモリを使用しても良い。特に、ショータイム中にデータ処理に使用されるメモリであれば好適である。
【００５９】
また、以上の説明ではＡＴＵ−Ｒ側の例であったが、図２に示すトランシーバ１１をＡＴＵ−Ｃ側に設置しても同様の作用効果を奏することができる。
【００６０】
【発明の効果】
以上詳記したように本発明によれば、データ通信開始後に使用するインターリーブメモリを、イニシャライズシーケンスの中で受信タイミング調整の演算処理用に使用でき、受信タイミング調整をプロセッサがソフト的に処理する構成でありながらメモリを削減できコストダウンが可能なＤＳＬモデム装置及びＤＳＬ通信におけるイニシャライズ方法を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るＡＴＵ−Ｒ側通信システムの構成図
【図２】図１に示すトランシーバの機能ブロック図
【図３】上記一実施の形態に係るＡＴＵ−Ｒ側通信システムにおけるフロー図
【図４】イニシャライズシーケンスの前半部を示す図
【図５】イニシャライズシーケンスの後半部を示す図
【図６】シンボル同期確立方法を示す図
【符号の説明】
１ スプリッタ
２ ＡＤＳＬ通信装置
３ ユーザ端末
４ 電話機
１１ トランシーバ
１２ ホスト
１３ ＡＦＥ
１４、１８ アナログフィルタ
１５ ドライバ
１６ ハイブリッド
１７ レシーバ
２０ プロセッサ
２１ リードソロモン符号化部
２２ インターリーブ部
２３ トレリス符号化部
２４ トーンオーダリング部
２５ コンステレーション符号化部
２６ ＩＦＦＴ部
２７ ＦＦＴ部
２８ コンステレーション復号化／ＦＥＱ部
２９ トーンデオーダリング部
３０ ビタビ復号化部
３１ デインターリーブ部
３２ リードソロモン復号化部
３３ インターリーブメモリ
３４ 切替制御部
３５ スイッチ
【発明の属する技術分野】
本発明は、複数の異なる周波数のキャリアを使用してデータ通信を行うマルチキャリア方式のデータ通信装置に適用可能なＤＳＬモデム装置及びＤＳＬ通信におけるイニシャライズ方法に関する。
【０００２】
【従来の技術】
ＡＤＳＬ（Ａｓｙｍｍｅｔｒｉｃ Ｄｉｇｉｔａｌ Ｓｕｂｓｃｒｉｂｅｒ Ｌｉｎｅ）は、既存の電話回線を利用して、高速のインターネット接続サービスと従来からの電話サービスとを同時に利用できるようにしたサービスであり、現在急速に普及している。かかるＡＤＳＬサービスを実現するために、ＡＤＳＬモデムに関するＩＴＵ−Ｔ勧告が発行された。ＩＴＵ−ＴのＳＧ１５において１９９９年に成立したＧ．ｌｉｔｅ及びＧ．ｄｍｔ勧告は、ＡＤＳＬ規格に関する勧告であり、イニシャライズの確立方法に関して各国（又は地域）の通信環境に応じてＡＮＮＥＸ．Ａ、ＡＮＮＥＸ．Ｂ、ＡＮＮＥＸ．Ｃ等がさらに勧告されている。
【０００３】
図４、図５はＧ．ｌｉｔｅ又はびＧ．ｄｍｔにしたがったイニシャライズシーケンスを示している。同図中、左（Ｃ）側はＡＴＵ−Ｃであり交換局側装置を示しており、右（Ｒ）側はＡＴＵ−Ｒであり家庭内などに設置される端末装置を示していると考えることができる。
【０００４】
イニシャライズシーケンスでは、Ｃ−ＱＵＩＥＴ２及びＲ−ＱＵＩＥＴ２の直後にＡＴＵ−Ｃが”Ｂｅｇｉｎｎｉｎｇ ｏｆ Ｈｙｐｅｒｆｒａｍｅ”からハイパーフレームの送信を開始する。ＡＴＵ−Ｒは、ＡＴＵ−Ｃがハイパーフレームの送信を開始してから所定シンボル数の間にハイパーフレームの先頭を見つけてシンボル合わせを行う。そして、ＡＴＵ−ＣがＣ−ＲＥＶＥＲＢ１，Ｃ−ＲＥＶＥＲＢ２を順に送信したら、ＡＴＵ−Ｒが”Ｌａｓｔ ｓｙｍｂｏｌ ｍａｙ ｂｅ ｓｈｏｒｔｅｎｅｄ ｂｙ ｎ ｓａｍｐｌｅｓ”と定められた位置で受信シンボルに対するシンボル同期を最終的に調整する。シンボル同期のずれに相当するｎサンプルを強制的に縮めることでシンボル同期を確立している。
【０００５】
このように、ＡＴＵ−Ｒにおけるシンボル同期は、通常、ＡＴＵ−Ｃから受信したＣ−ＲＥＶＥＲＢ１，Ｃ−ＲＥＶＥＲＢ２、もしくはＣ−ＲＥＶＥＲＢ３の信号を用いて行われる。これは、ＲＥＶＥＲＢ信号が＃３２番から＃１２７番、又は＃３２番から＃２５５番までのキャリアを含み、ＡＴＵ−Ｃからどのような信号が送られてきているか勧告に明確に記載されているので、同期確立に利用するのに便利だからである。
【０００６】
ここで、ＡＴＵ−Ｒにおけるシンボル同期の方法について説明する。Ｃ−ＲＥＶＥＲＢ信号の送信側でのＩＦＦＴ入力信号（送信側はシンボルを構成するビットストリームを逆高速フーリエ変換しているが、当該演算処理前のデータの意味）をＸ（ｆ）とし、受信側でシンボル同期せずに受信した信号のＦＦＴ入力信号（受信側は受信信号を高速フーリエ変換しているが、当該演算処理前の信号の意味）をＹ（ｆ）とする。
【０００７】
受信側では、
Ｚ（ｆ）＝Ｙ（ｆ）／Ｘ（ｆ）
を計算し、インパルス応答をｒｅｓ（ｔ）として、
ｒｅｓ（ｔ）＝ｉｎｖｅｒｓＦＦＴ（Ｚ（ｆ））
を計算する。このようにして、いわゆる回線上のインパルス応答（ｒｅｓ（ｔ））を算出する。
【０００８】
図６は受信側で計算されるインパルス応答の波形図である。受信側は、同図に示すインパルス応答のピーク位置を検出して、Ｃ−ＲＥＶＥＲＢ信号のシンボルの先頭を検出する。上記シンボル合わせの方式はＡＮＮＥＸ．Ａ仕様の場合に採用可能な一例であり、他の仕様であればそれに適合した方式が考えられる。
【０００９】
上記イニシャライズシーケンスが終了するとＳＨＯＷＴＩＭＥと呼ばれるデータ通信が開始される。ＡＤＳＬ通信では、バースト誤りに対する耐性を持たせるためにインターリーブと呼ばれる方式が採用されている。これは、所定シンボル先までのデータを所定の規則で並べ替えて送信し、受信側で受信データを並べ替えて復元するものである。データの並べ替えは、インターリーブ処理に使用可能な容量を備えたメモリ（以下、インターリーブメモリと呼ぶ）の上で行われる。ＡＤＳＬ通信装置では、送信時にはインターリーブメモリ上で送信データを展開してデータの並べ替えを実行し、受信時にはインターリーブメモリ上で受信データを展開して元の順番に並べかえる処理を実行している。
【００１０】
【発明が解決しようとする課題】
ところで、上記イニシャライズシーケンスで行われるシンボル合わせのための受信タイミング調整をプロセッサがソフト的に処理できるように設計すれば、受信タイミング調整のための演算を実行する専用回路を備える必要がなくなるので部品点数を削減できる利点がある。
【００１１】
しかしながら、受信タイミング調整をプロセッサがソフト的に処理しようとすると、その演算のために十分な容量を持ったメモリが必要になることからコストアップになるといった問題がある。
【００１２】
本発明は以上のような実情に鑑みて成されたものであり、データ通信開始後に使用するインターリーブメモリを、イニシャライズシーケンスの中で受信タイミング調整の演算処理用に使用でき、受信タイミング調整をプロセッサがソフト的に処理する構成でありながらメモリを削減できコストダウンが可能なＤＳＬモデム装置及びＤＳＬ通信におけるイニシャライズ方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、イニシャライズシーケンス中にプロセッサがソフト的に受信タイミング調整を行う場合、データ通信で使用するために設けられ、イニシャライズシーケンスでは使用されないメモリを有効活用し、当該メモリをプロセッサが演算用のワークエリアとして使用するようにしたものである。
【００１４】
【発明の実施の形態】
本発明の第１の態様は、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンを、ショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力する手段と、を具備するＤＳＬモデム装置である。
【００１５】
このように構成された本発明によれば、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、変調用の信号パターンに変換してイニシャライズシーケンスでは使用されない空きメモリに格納しておくので、別途メモリを設けることなく、またプロセッサの演算負荷を増大させること無くイニシャル信号の送信が可能になる。
【００１６】
本発明の第２の態様は、イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出す手段と、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行する手段と、この演算結果に基づいて受信タイミング調整を行う手段と、を具備したＤＳＬモデム装置である。
【００１７】
このように構成された本発明によれば、イニシャライズシーケンスでは使用されない空きメモリをワークエリアに用いて、イニシャル信号に基づき受信タイミング調整のための演算を実行するので、別途メモリを設けることなくプロセッサでソフト的に受信タイミング調整処理を行うことができる。
【００１８】
本発明の第３の態様は、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別する手段と、を具備するＤＳＬモデム装置である。
【００１９】
このように構成された本発明によれば、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換してイニシャライズシーケンスでは使用されない空きメモリに格納しておくようにしたので、信号パターンの照合といった簡単な処理で受信したイニシャル信号を識別することができる。
【００２０】
本発明の第４の態様は、第１、第２、第３のいずれかの態様において、前記メモリは、イニシャライズシーケンス後に実行されるデータ通信において送信データをインターリーブし及び受信データをデインターリーブする際にデータ展開するために設けられたインターリーブメモリであるものとする。
【００２１】
これにより、逆フーリエ変換等の演算に使用可能な大きさを有するインターリーブメモリをイニシャライズシーケンスにおける演算処理で自由に使用することができる。
【００２２】
本発明の第５の態様は、送信データを逆フーリエ変換するＩＦＦＴ部と、受信データをフーリエ変換するＦＦＴ部と、イニシャライズシーケンスをプロトコルにしたがって実行するプロセッサと、データ通信開始後は前記ＩＦＦＴ部へ入力すべき送信データをインターリーブするインターリーブ部と、データ通信開始後は前記ＦＦＴ部から出力される受信データをデインターリーブするデインターリーブ部と、前記インターリーブ及びデインターリーブの際にデータを展開するために使用されるインターリーブメモリと、イニシャライズシーケンス中は前記プロセッサが前記インターリーブメモリを使用可能な状態に維持し、データ通信開始後は前記インターリーブ部及びデインターリーブ部が前記インターリーブメモリを使用可能な状態に維持する切替制御手段と、を具備するＤＳＬモデム装置である。
【００２３】
このように構成された本発明によれば、イニシャライズシーケンス中はプロセッサがインターリーブメモリを使用可能な状態にされ、データ通信開始後はインターリーブ部及びデインターリーブ部が前記インターリーブメモリを使用可能な状態にされるので、本来はデータ通信期間にインターリーブで使用するインターリーブメモリをプロセッサがイニシャライズシーケンスにおいて自由に利用することができるものとなる。
【００２４】
本発明の第６の態様は、インターリーブ／デインターリーブを行うためのデータの展開を行うメモリと、このメモリに対してインターリーブ／デインターリーブ前に、データ通信に関する演算を前記メモリに展開して行う演算手段と、その後前記メモリに対してインターリーブ／デインターリーブのためのデータ展開が可能なようにメモリの切替制御を行う切替制御手段と、を具備するＤＳＬモデム装置である。
【００２５】
このように構成された本発明によれば、インターリーブ／デインターリーブを行うためのデータの展開を行うメモリに対してインターリーブ／デインターリーブ前に、データ通信に関する演算をメモリに展開して行うようにしたので、メモリの個数を削減することができる。
【００２６】
本発明の第７の態様は、第６の態様において、前記制御手段は、データ通信（ＳＨＯＷＴＩＭＥ）中にＣＲＣ信号が通信エラー又はリードソロモンエラーが生じた場合、インターリーブ／デインターリーブ用から演算処理用にメモリ切替制御を行うものとした。
【００２７】
これにより、データ通信（ＳＨＯＷＴＩＭＥ）中にＣＲＣ信号が通信エラー又はリードソロモンエラーが生じて、イニシャライズから再スタートする場合でも再びイニシャライズシーケンス用にメモリが開放されるものとなる。
【００２８】
本発明の第８の態様は、イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力することを特徴とするＤＳＬ通信におけるイニシャライズ方法である。
【００２９】
本発明の第９の態様は、イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出し、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行し、この演算結果に基づいて受信タイミング調整を行うことを特徴とするＤＳＬ通信におけるイニシャライズ方法である。
【００３０】
本発明の第１０の態様は、イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別することを特徴とするＤＳＬ通信におけるイニシャライズ方法である。
【００３１】
図１は、本発明が適用されるＡＴＵ−Ｒ側の通信システムの概略構成を示す図である。同図に示す通信システムは、公衆回線網又はこれと同等の回線網（以下、回線という）がスプリッタ１を介してＡＤＳＬ通信装置２に接続され、さらにＡＤＳＬ通信装置２にユーザ端末３が接続されている。なお、ユーザ端末３と電話機４とを１回線で利用する場合にはスプリッタ１が必要となるが、電話機４を使用しない形態であればスプリッタ１は必要ない。また、ユーザ端末３がＡＤＳＬ通信装置２を内蔵するように構成することも可能である。
【００３２】
ＡＤＳＬ通信装置２は、後述するイニシャライズシーケンスを実行するトランシーバ１１と、このトランシーバ１１を含む全体の動作を制御するホスト１２とを備えている。トランシーバ１１の回線側端部はアナログフロントエンド（以下、ＡＦＥという）を介してアナログ回路で構成されている。ＡＦＥ１３のＤＡ変換部に対してアナログフィルタ１４を介してドライバ１５が接続され、ドライバ１５で増幅されたアナログ信号がハイブリッド１６を介して回線へ送出されるように構成されている。また、回線から到来したアナログ信号はハイブリッド１６を介してレシーバ１７で受信されアナログフィルタ１８を介してＡＦＥ１３のＡＤ変換部に入力されるように構成されている。ＡＦＥ１３は、ＡＤ変換部から出力されるサンプリングデータをトランシーバ１１へ出力する。
【００３３】
図２はトランシーバ１１の機能ブロック図である。プロセッサ２０は、データ通信（ショータイム）が開始される前段で、ハンドシェイク手順、イニシャライズシーケンスを実行する機能を備え、データ通信開始後はエラーなどの発生を監視する機能を備える。
【００３４】
トランシーバ１１の送信側は、パリティチェックのための冗長ビットを付加するリードソロモン符号化部２１、リードソロモン復号時のバーストエラーに対する訂正を可能とするためのデータの並べ替えを行うインターリーブ部２２、トレリス符号化によるデータの畳み込みを行うトレリス符号化部２３、各キャリアに対するビット数の割付を行うトーンオーダリング部２４、送信データを形成するビットストリームをコンステレーション座標上の位相データ（コンステレーションデータ）に変換するコンステレーション符号化部２５、コンステレーション符号化されたデータを逆高速フーリエ変換（以下、ＩＦＦＴという）するＩＦＦＴ部２６から構成されている。ＩＦＦＴ部２６は、プロセッサ２０が後述するイニシャル信号の信号パターンとなるコンステレーションデータを書き込むレジスタ２６ａを備えている。
【００３５】
トランシーバ１１の受信側は、受信信号のサンプリングデータを高速フーリエ変換（以下、ＦＦＴという）するＦＦＴ部２７、ＦＦＴ出力信号のコンステレーションデータから受信データを復号し、かつコンステレーション座標上での位相を補正するコンステレーション復号化／ＦＥＱ部２８、送信側でトーンオーダリングされた各キャリアに割り付けられているデータを元に戻すトーンデオーダリング部２９、受信データをビタビ復号するビタビ復号化部３０、送信側で並べかえられたデータを元に戻すデインターリーブ部３１、送信側で付加された冗長ビットを削除するリードソロモン復号化部３２から構成されている。ＦＦＴ部２７は、少なくともイニシャル信号のコンステレーションデータを書き込み可能なサイズを有するレジスタ２７ａを備えている。トランシーバ１１は、ホストインターフェース（Ｉ／Ｆ）３６を介してホスト１２と接続される。
【００３６】
また、トランシーバ１１は、インターリーブ部２２及びデインターリーブ部３１がそれぞれデータ展開に使用するワークエリアであるインターリーブメモリ３３を備えている。インターリーブメモリ３３は、デインターリーブ部３１が使用するダウンストリーム用エリア３３ａと、インターリーブ部２２が使用するアップストリーム用エリア３３ｂとから構成されている。本実施の形態では、このインターリーブメモリ３３をイニシャライズシーケンス時にプロセッサ２０が使用可能に構成されている。すなわち、切替制御部３４がスイッチ３５を制御することにより、インターリーブメモリ３３のデインターリーブエリア３３ａをデインターリーブ部３１に接続し又はプロセッサ２０に接続するように構成されている。
【００３７】
次に、以上のように構成された本実施の形態の動作について、図３を参照して具体的に説明する。ＡＤＳＬ通信装置２に電源が投入されると、プロセッサ２０から指示を受けた切替制御部３４がスイッチ３５を制御してインターリーブメモリ３３をプロセッサ２０側に接続する（ステップＳ１）。これにより、プロセッサ２０がインターリーブメモリ３３のダウンストリーム側エリア３３ａをワークエリアとして使用可能な状態となる。
【００３８】
また、ＩＴＵ−Ｔにより勧告されたＧ．ｈｓにしたがってハンドシェイク手順を実行する（ステップＳ２）。ハンドシェイク手順では、ＡＴＵ−ＣとＡＴＵ−Ｒとの間で能力情報を交換し合い、イニシャライズシーケンスで実行する内容（Ｇ．ｄｍｔ又はＧ．ｌｉｔｅ）を決定する。
【００３９】
ハンドシェイク手順が終了したらイニシャライズシーケンスに入るが、本実施の形態はＲＥＶＥＲＢ信号等の送信／受信に先立ち、イニシャライズシーケンスで使用するＲＥＶＥＲＢ信号等の信号パターンを生成し（ステップＳ３）、インターリーブメモリ３３のダウンストリーム側エリア３３ａへ格納する（ステップＳ４）。以上の準備が完了してからシンボル受信を開始する（ステップＳ５）。
【００４０】
図４，図５に示すようにイニシャライズシーケンスでは、ＡＴＵ−ＣからＣ−ＲＥＶＥＲＢ１、２、３、４、５、Ｃ−ＳＥＧＵＥ１、２、３、Ｃ−ＭＥＤＬＥＹ等のイニシャル信号が送信される。また、ＡＴＵ−ＲからＲ−ＲＥＶＥＲＢ１、２、３、４、５、６、Ｒ−ＳＥＧＵＥ１、２、３、４、５、Ｒ−ＭＥＤＬＥＹ等のイニシャル信号が送信される。
【００４１】
これらのイニシャル信号は、勧告に定められた特定の信号パターンを持つようにそれぞれ計算式に基づいて生成される。例えば、Ｃ−ＲＥＶＥＲＢ１で使用される信号パターンは、勧告に定義された擬似ランダム系列（ＰＲＤ）ｄｎ（ｎ＝１から５１２）でなければならない。また、Ｃ−ＳＥＧＵＥ１で使用される信号パターンは、トーン毎に１８０度位相が反転されるように位相変調時の送信点を変調したものであり、１０シンボル周期となるように決められている。
【００４２】
本実施の形態では、イニシャライズシーケンスで送信及び受信されるこれらのイニシャル信号を、イニシャライズシーケンスの初めであるシンボル受信開始前にプロセッサ２０が計算して求め、計算結果をコンステレーションデータの形式（ＩＦＦＴ部２６に入力する直前の状態の意味）で予めインターリーブメモリ３３のダウンストリーム側エリア３３ａに保存する。なお、イニシャライズシーケンス期間中にアップストリーム（上り回線）で使用しているキャリアは複数本であるので、個々のキャリア毎にＲ−ＲＥＶＥＲＢ２のビット列に対応したコンステレーションデータを計算している。
【００４３】
ＡＴＵ−Ｒでは、回線より入力した受信アナログ信号がＡＦＥ１３のＡＤ変換部でサンプリングされ、サンプリングデータがＦＦＴ部２７へ入力される。ＦＦＴ部２７は、１シンボルに相当する数のサンプリングデータをＦＦＴ入力としてフーリエ変換を実行し、１シンボル分のＦＦＴ出力をレジスタ２７ａにバッファリングする。ここで、バッファリングされたＦＦＴ出力はキャリア毎のコンステレーションデータで構成されている。例えば、Ｃ−ＲＥＶＥＲＢが１５３５シンボル送信される。そして、レジスタ２７ａは１シンボルずつ順次バッファリングし、このシンボルが所定個数受信すると、Ｃ−ＲＥＶＥＲＢであるとプロセッサ２０は認識する。
【００４４】
本実施の形態は、レジスタ２７ａに順次バッファリングされたＦＦＴ出力からなる信号パターンとステップＳ４でダウンストリーム側エリア３３ａに保存したセンター側の各種イニシャル信号の各信号パターンとを照合する（ステップＳ６）。両者を比較して一致する信号パターンがダウンストリーム側エリア３３ａに存在すれば、その一致した信号パターンのイニシャル信号を受信したと認識することになる。
【００４５】
このように、相手装置から受信すべきイニシャル信号の信号パターンがＦＦＴ出力と同じ状態で予め保存されていて、相手装置から受信したイニシャル信号のＦＦＴ出力と照合することにより、相手装置から受信したイニシャル信号を特定するようにしたので、信号パターンの照合といった単純な処理でイニシャル信号を認識できプロセッサ２０の演算負荷を軽減することができる。
【００４６】
一方、図４，図５に示すように、ＡＴＵ−Ｃから発せられるイニシャル信号の送信タイミングが決まっているので、例えばＡＴＵ−Ｒは、上記照合によって認識したイニシャル信号の受信に合わせて、ＡＴＵ−Ｒから発するイニシャル信号及びその送信タイミングを決定する。
【００４７】
ＡＴＵ−Ｒのプロセッサ２０は、例えばＲ−ＲＥＶＥＲＢ２の送信タイミングになったと判断したら（ステップＳ７）、ダウンストリーム側エリア３３ａからＲ−ＲＥＶＥＲＢ２の信号パターン（コンステレーションデータ形式）を取り出してＩＦＦＴ部２６のレジスタ２６ａに書き込む（ステップＳ８）。具体的には、イニシャライズシーケンス期間中にアップストリーム（上り回線）で使用している個々のキャリア毎にＲ−ＲＥＶＥＲＢ２のビート列に対応したコンステレーションデータがそれぞれ書き込まれる。
【００４８】
ＩＦＦＴ部２６は、レジスタ２６ａに書き込まれたコンステレーションデータを逆フーリエ変換して変調する。この変調信号がＡＦＥ１３のＤＡ変換器でアナログ信号に変換されて回線上へ送信される。
【００４９】
このように、プロセッサ２０はＩＦＦＴ部２６へＲ−ＲＥＶＥＲＢ等のイニシャル信号のコンステレーションデータを入力する際に、前述したイニシャル信号生成のための計算処理が一切不要なことから、短時間のうちに複数のキャリアに対してイニシャル信号を用意しなければならない場合であっても十分に対応することができる。
【００５０】
また、ＡＴＵ−Ｃは交換局装置から与えられる基準クロックにしたがって送信データのシンボル同期を確保しているが、ＡＴＵ−Ｒでは交換局装置から基準クロックを直接受信する事ができないので、ＡＴＵ−Ｃから受信したＣ−ＲＥＶＥＲＢを用いてシンボル合わせのための受信タイミング調整を行っているのは上述した通りである。
【００５１】
そこで、ＡＴＵ−Ｒは、ステップＳ６における照合でイニシャル信号を認識したときは、その認識されたイニシャル信号がＣ−ＲＥＶＥＲＢであるか否か判断する（ステップＳ９）。Ｃ−ＲＥＶＥＲＢを受信した場合は、プロセッサ２０がダウンストリーム側エリア３３ａにインパルス応答を計算するため及びピーク位置検出に使用するワークエリアを確保する。そして、受信したＣ−ＲＥＶＥＲＢのＦＦＴ出力を用いて、インパルス応答ｒｅｓ（ｔ）を次式にて計算する（ステップＳ１０）。
【００５２】
ｒｅｓ（ｔ）＝ｉｎｖｅｒｓＦＦＴ（Ｚ（ｆ））
回線上のインパルス応答（ｒｅｓ（ｔ））を算出したら、ワークエリアに時系列で展開したインパルス応答データからインパルス応答のピーク位置を検出し、Ｃ−ＲＥＶＥＲＢのシンボルの先頭を検出する。検出したシンボル先頭にＡＴＵ−Ｒでのシンボル区切りのタイミングを合わせることにより受信タイミング調整が完了する。
【００５３】
なお、イニシャライズシーケンスの途中でイニシャライズシーケンスエラーが発生した場合は、ステップＳ１に処理が戻りメモリ切替制御からやり直すものとする。
【００５４】
図４，図５に示すように、ＡＴＵ−ＲはＲ−ＳＥＧＵＥ５を１０シンボル送信したらイニシャライズシーケンスを終了する（ステップＳ１１）。そして、切替制御部３４がプロセッサ２０からの指示を受けてダウンストリーム側エリア３３ａをデインターリーブ部３１に接続する（ステップＳ１２）。これにより、データ通信開始後にデインターリーブ部３１がダウンストリーム側エリア３３ａを使用可能な状態になる。
【００５５】
以上のイニシャライズシーケンスが完了すると、引き続きデータ通信（ＳＨＯＷＴＩＭＥ）を開始する（ステップＳ１３）。ダウンストリーム側では、デインターリーブ部３１が、受信データをダウンストリーム側エリア３３ａに展開して、送信時に並べかえられたデータが元に戻るように再び並べかえられる。データの並べ替えの規則（インターリーブの深さなどのパラメータ）は、上記イニシャライズシーケンスの中で交換されている。
【００５６】
なお、データ通信中にダウンストリーム側の処理において、ＣＲＣエラー又はリードソロモン訂正不能エラーが発生した場合は、ステップＳ１の処理へ戻りメモリ切替制御から再スタータするようにしている。
【００５７】
以上の説明ではＡＤＳＬ通信装置を例にして説明しているが、ＡＤＳＬ以外のＤＳＬ通信においても適用可能である。例えば、送信すべきイニシャル信号が予め決まっていて、且つ、イニシャル信号の生成にプロセッサ２０の処理能力が追いつかないような事態がよそされる場合は有効である。
【００５８】
また、以上の説明ではインターリーブメモリを利用する場合について説明したが、その他の利用可能なメモリを使用しても良い。特に、ショータイム中にデータ処理に使用されるメモリであれば好適である。
【００５９】
また、以上の説明ではＡＴＵ−Ｒ側の例であったが、図２に示すトランシーバ１１をＡＴＵ−Ｃ側に設置しても同様の作用効果を奏することができる。
【００６０】
【発明の効果】
以上詳記したように本発明によれば、データ通信開始後に使用するインターリーブメモリを、イニシャライズシーケンスの中で受信タイミング調整の演算処理用に使用でき、受信タイミング調整をプロセッサがソフト的に処理する構成でありながらメモリを削減できコストダウンが可能なＤＳＬモデム装置及びＤＳＬ通信におけるイニシャライズ方法を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るＡＴＵ−Ｒ側通信システムの構成図
【図２】図１に示すトランシーバの機能ブロック図
【図３】上記一実施の形態に係るＡＴＵ−Ｒ側通信システムにおけるフロー図
【図４】イニシャライズシーケンスの前半部を示す図
【図５】イニシャライズシーケンスの後半部を示す図
【図６】シンボル同期確立方法を示す図
【符号の説明】
１ スプリッタ
２ ＡＤＳＬ通信装置
３ ユーザ端末
４ 電話機
１１ トランシーバ
１２ ホスト
１３ ＡＦＥ
１４、１８ アナログフィルタ
１５ ドライバ
１６ ハイブリッド
１７ レシーバ
２０ プロセッサ
２１ リードソロモン符号化部
２２ インターリーブ部
２３ トレリス符号化部
２４ トーンオーダリング部
２５ コンステレーション符号化部
２６ ＩＦＦＴ部
２７ ＦＦＴ部
２８ コンステレーション復号化／ＦＥＱ部
２９ トーンデオーダリング部
３０ ビタビ復号化部
３１ デインターリーブ部
３２ リードソロモン復号化部
３３ インターリーブメモリ
３４ 切替制御部
３５ スイッチ
Claims (10)
- イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンを、ショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力する手段と、を具備するＤＳＬモデム装置。
- イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出す手段と、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行する手段と、この演算結果に基づいて受信タイミング調整を行う手段と、を具備したＤＳＬモデム装置。
- イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換する手段と、前記各イニシャル信号の信号パターンを、ショータイム中にデータ処理に使用されるメモリに格納する手段と、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別する手段と、を具備するＤＳＬモデム装置。
- 前記メモリは、イニシャライズシーケンス後に実行されるデータ通信において送信データをインターリーブし及び受信データをデインターリーブする際にデータ展開するために設けられたインターリーブメモリであることを特徴とする請求項１から請求項３のいずれかに記載のＤＳＬモデム装置。
- 送信データを逆フーリエ変換するＩＦＦＴ部と、受信データをフーリエ変換するＦＦＴ部と、イニシャライズシーケンスをプロトコルにしたがって実行するプロセッサと、データ通信開始後は前記ＩＦＦＴ部へ入力すべき送信データをインターリーブするインターリーブ部と、データ通信開始後は前記ＦＦＴ部から出力される受信データをデインターリーブするデインターリーブ部と、前記インターリーブ及びデインターリーブの際にデータを展開するために使用されるインターリーブメモリと、イニシャライズシーケンス中は前記プロセッサが前記インターリーブメモリを使用可能な状態に維持し、データ通信開始後は前記インターリーブ部及びデインターリーブ部が前記インターリーブメモリを使用可能な状態に維持する切替制御手段と、を具備するＤＳＬモデム装置。
- インターリーブ／デインターリーブを行うためのデータの展開を行うメモリと、このメモリに対してインターリーブ／デインターリーブ前に、データ通信に関する演算を前記メモリに展開して行う演算手段と、その後前記メモリに対してインターリーブ／デインターリーブのためのデータ展開が可能なようにメモリの切替制御を行う切替制御手段と、を具備するＤＳＬモデム装置。
- 前記制御手段は、データ通信（ＳＨＯＷＴＩＭＥ）中にＣＲＣ信号が通信エラー又はリードソロモンエラーが生じた場合、インターリーブ／デインターリーブ用から演算処理用にメモリ切替制御を行うことを特徴とする請求項６記載のＤＳＬモデム装置。
- イニシャライズシーケンスの初めに送信用イニシャル信号を計算し、各イニシャル信号を変調用の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に前記イニシャル信号の送信タイミングが来たら前記メモリから対応する信号パターンを読み出して変調手段へ入力することを特徴とするＤＳＬ通信におけるイニシャライズ方法。
- イニシャライズシーケンス中に受信された信号の復調データから特定のイニシャル信号を取り出し、ショータイム中にデータ処理に使用されるメモリをワークエリアに用いて、前記取り出されたイニシャル信号に基づき受信タイミング調整のための演算を実行し、この演算結果に基づいて受信タイミング調整を行うことを特徴とするＤＳＬ通信におけるイニシャライズ方法。
- イニシャライズシーケンスの初めに受信用イニシャル信号を計算し、各イニシャル信号を復調後の信号パターンに変換し、前記各イニシャル信号の信号パターンをショータイム中にデータ処理に使用されるメモリに格納し、イニシャライズシーケンス中に受信されたイニシャル信号の復調データと前記メモリに格納されている受信用イニシャル信号の信号パターンとを照合して今回受信したイニシャル信号の種別を識別することを特徴とするＤＳＬ通信におけるイニシャライズ方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002160496A JP2004007269A (ja) | 2002-05-31 | 2002-05-31 | Ｄｓｌモデム装置及びｄｓｌ通信におけるイニシャライズ方法 |
| US10/404,072 US7200169B2 (en) | 2002-05-31 | 2003-04-02 | DSL modem apparatus and initialization method for DSL communication |
| KR1020030034977A KR100609463B1 (ko) | 2002-05-31 | 2003-05-30 | Ｄｓｌ 모뎀 장치 및 ｄｓｌ 통신을 위한 초기화 방법 |
| EP03012542A EP1367809B1 (en) | 2002-05-31 | 2003-06-02 | DSL initialisation using the interleave memory |
| DE60303332T DE60303332T2 (de) | 2002-05-31 | 2003-06-02 | DSL-Initialisierung mit Benutzung vom Verschachtelungsspeicher |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002160496A JP2004007269A (ja) | 2002-05-31 | 2002-05-31 | Ｄｓｌモデム装置及びｄｓｌ通信におけるイニシャライズ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004007269A true JP2004007269A (ja) | 2004-01-08 |
Family
ID=29417278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002160496A Pending JP2004007269A (ja) | 2002-05-31 | 2002-05-31 | Ｄｓｌモデム装置及びｄｓｌ通信におけるイニシャライズ方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7200169B2 (ja) |
| EP (1) | EP1367809B1 (ja) |
| JP (1) | JP2004007269A (ja) |
| KR (1) | KR100609463B1 (ja) |
| DE (1) | DE60303332T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151863A (ja) * | 2006-04-12 | 2012-08-09 | Aware Inc | パケット再送信ならびにメモリの共有 |
| US8607126B1 (en) | 2004-10-12 | 2013-12-10 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050286620A1 (en) * | 2004-06-23 | 2005-12-29 | Texas Instruments Incorporated | Synchronous transmission in DSL communications systems |
| US10887450B1 (en) * | 2018-09-06 | 2021-01-05 | Adtran, Inc. | Systems and methods for locating faults in a telecommunication line using line test data |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8256A (en) * | 1851-07-29 | Spring-expanding swage foe boiler-tubes | ||
| US5751741A (en) * | 1996-11-20 | 1998-05-12 | Motorola, Inc. | Rate-adapted communication system and method for efficient buffer utilization thereof |
| US6771697B1 (en) * | 1998-06-23 | 2004-08-03 | Pctel, Inc. | Spread spectrum handshake for digital subscriber line telecommunications systems |
| KR100316744B1 (ko) | 1998-11-26 | 2002-02-19 | 오길록 | 비대칭 디지털 가입자 회선 프로토콜 처리장치 |
| WO2001010105A1 (en) | 1999-07-30 | 2001-02-08 | 3Com Corporation | Method for fast retrain for g. lite |
| US6965960B2 (en) | 2000-03-01 | 2005-11-15 | Realtek Semiconductor Corporation | xDSL symbol processor and method of operating same |
| KR100360400B1 (ko) | 2000-03-16 | 2002-11-13 | 삼성전자 주식회사 | 비대칭 디지탈 가입자 회선 모뎀의 이산적 멀티톤 프로세서 |
| JP2003008536A (ja) | 2001-06-21 | 2003-01-10 | Matsushita Graphic Communication Systems Inc | ゲインコントロール装置及びそれを備えたモデム装置 |
| JP2004007268A (ja) | 2002-05-31 | 2004-01-08 | Panasonic Communications Co Ltd | Ｄｓｌモデム装置及びｄｓｌ通信における受信方法 |
| JP2004007267A (ja) | 2002-05-31 | 2004-01-08 | Panasonic Communications Co Ltd | Ｄｓｌモデム装置及びｄｓｌ通信における通信制御方法 |
-
2002
- 2002-05-31 JP JP2002160496A patent/JP2004007269A/ja active Pending
-
2003
- 2003-04-02 US US10/404,072 patent/US7200169B2/en not_active Expired - Fee Related
- 2003-05-30 KR KR1020030034977A patent/KR100609463B1/ko not_active IP Right Cessation
- 2003-06-02 DE DE60303332T patent/DE60303332T2/de not_active Expired - Lifetime
- 2003-06-02 EP EP03012542A patent/EP1367809B1/en not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10579291B2 (en) | 2004-10-12 | 2020-03-03 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US11010073B2 (en) | 2004-10-12 | 2021-05-18 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US8607126B1 (en) | 2004-10-12 | 2013-12-10 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US9547608B2 (en) | 2004-10-12 | 2017-01-17 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US9069718B2 (en) | 2004-10-12 | 2015-06-30 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US10409510B2 (en) | 2004-10-12 | 2019-09-10 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US9286251B2 (en) | 2004-10-12 | 2016-03-15 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US9898220B2 (en) | 2004-10-12 | 2018-02-20 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US11543979B2 (en) | 2004-10-12 | 2023-01-03 | Tq Delta, Llc | Resource sharing in a telecommunications environment |
| US9094348B2 (en) | 2006-04-12 | 2015-07-28 | Tq Delta, Llc | Packet retransmission |
| US9485055B2 (en) | 2006-04-12 | 2016-11-01 | Tq Delta, Llc | Packet retransmission and memory sharing |
| US10044473B2 (en) | 2006-04-12 | 2018-08-07 | Tq Delta, Llc | Packet retransmission and memory sharing |
| US8595577B2 (en) | 2006-04-12 | 2013-11-26 | Tq Delta, Llc | Packet retransmission |
| US10484140B2 (en) | 2006-04-12 | 2019-11-19 | Tq Delta, Llc | Packet retransmission and memory sharing |
| US10498495B2 (en) | 2006-04-12 | 2019-12-03 | Tq Delta, Llc | Packet retransmission |
| JP2012151863A (ja) * | 2006-04-12 | 2012-08-09 | Aware Inc | パケット再送信ならびにメモリの共有 |
| US10833809B2 (en) | 2006-04-12 | 2020-11-10 | Tq Delta, Llc | Techniques for packet and message communication in a multicarrier transceiver environment |
| US9749235B2 (en) | 2006-04-12 | 2017-08-29 | Tq Delta, Llc | Packet retransmission |
| US11362765B2 (en) | 2006-04-12 | 2022-06-14 | Tq Delta, Llc | Packet retransmission using one or more delay requirements |
| US8645784B2 (en) | 2006-04-12 | 2014-02-04 | Tq Delta, Llc | Packet retransmission and memory sharing |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1367809A1 (en) | 2003-12-03 |
| US7200169B2 (en) | 2007-04-03 |
| KR20030094069A (ko) | 2003-12-11 |
| EP1367809B1 (en) | 2006-01-25 |
| US20030223484A1 (en) | 2003-12-04 |
| KR100609463B1 (ko) | 2006-08-04 |
| DE60303332D1 (de) | 2006-04-13 |
| DE60303332T2 (de) | 2006-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2669585C1 (ru) | Способ и устройство передачи данных | |
| JP4989632B2 (ja) | 通信ネットワークにおける肯定応答メッセージの変更 | |
| US20080260011A1 (en) | Fast Modem Reconfiguration | |
| WO2002058310A2 (en) | Fast initialization using seamless rate adaptation | |
| JP4474066B2 (ja) | 非対称デジタル加入者回線モデム | |
| JP2004007269A (ja) | Ｄｓｌモデム装置及びｄｓｌ通信におけるイニシャライズ方法 | |
| US7305001B2 (en) | ADSL modem apparatus and ADSL modem communication method | |
| KR100507236B1 (ko) | Ａｄｓｌ 모뎀 장치 및 그 통신 방법 | |
| KR100507240B1 (ko) | Ｄｓｌ 통신 장치 및 ｄｓｌ 통신 프로그램의 다운로드 방법 | |
| KR100575558B1 (ko) | Ａｄｓｌ 모뎀 장치, ａｄｓｌ 통신 장치, 및 ａｄｓｌ통신을 위한 동기 조정 방법 | |
| KR100575565B1 (ko) | Ｄｓｌ 모뎀 장치 및 ｄｓｌ 통신을 위한 통신 제어 방법 | |
| EP1507397A2 (en) | DSL Modem apparatus and communication control method | |
| KR100575577B1 (ko) | Ｄｓｌ 모뎀 장치 및 ｄｓｌ 통신을 위한 수신 방법 | |
| JP2005236382A (ja) | Ｄｓｌモデム装置及びｄｓｌ通信制御方法 | |
| JP2005072898A (ja) | Ｄｓｌモデム装置及び通信制御方法 | |
| JP2006014006A (ja) | Ａｄｓｌモデム装置及び同期確立方法 | |
| JP2005236381A (ja) | Ｄｓｌモデム装置及びｄｓｌ通信制御方法 | |
| JP2004072267A (ja) | Ａｄｓｌモデム装置及びその通信方法 | |
| JP2006074489A (ja) | Ａｄｓｌモデム装置及び通信制御方法 | |
| JP2000174640A (ja) | 信号処理方法、信号処理装置、送信方法、送信装置、受信方法及び受信装置 | |
| JP2006067470A (ja) | Ａｄｓｌモデム装置及び通信制御方法 | |
| JP2006025017A (ja) | Ａｄｓｌモデム装置及び通信制御方法 |