JP2004006642A - Semiconductor device and its fabricating method - Google Patents
Semiconductor device and its fabricating method Download PDFInfo
- Publication number
- JP2004006642A JP2004006642A JP2003018236A JP2003018236A JP2004006642A JP 2004006642 A JP2004006642 A JP 2004006642A JP 2003018236 A JP2003018236 A JP 2003018236A JP 2003018236 A JP2003018236 A JP 2003018236A JP 2004006642 A JP2004006642 A JP 2004006642A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- film
- insulating film
- opening
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
【０００１】
【発明の属する技術分野】
本発明は、結晶構造を有する半導体膜（結晶性半導体膜）を用いて形成される半導体装置及びその作製方法に係り、特に絶縁表面上に形成された結晶性半導体膜でチャネル形成領域を形成した電界効果型トランジスタを含む半導体装置及びその作製方法に関する。
【０００２】
【従来の技術】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型の半導体表示装置への応用開発が進められている。結晶構造を有する半導体膜を用いて作製される薄膜トランジスタ（以下、ＴＦＴと記す）は、液晶表示装置に代表される平面型表示装置（フラットパネルディスプレイ）に応用されている。特に、多結晶半導体膜を用いたＴＦＴは、従来の非晶質半導体膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来基板の外に設けられた駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能である。
【０００３】
半導体装置に用いる基板は、コストの面から単結晶シリコン基板よりも、ガラス基板が有望視されている。ガラス基板は耐熱性に劣り、熱変形しやすい。そのため、ガラス等による絶縁基板上に非晶質半導体膜を形成し、レーザー光の照射（レーザーアニール）により結晶化させる技術が知られている。ガラス基板上にポリシリコンＴＦＴを形成する場合において、半導体膜の結晶化にレーザーアニールを用いることは、ガラス基板の熱変形を避けるのに非常に有効である。
【０００４】
半導体製造プロセスにおけるレーザーアニールとは、半導体基板又は半導体膜に形成された損傷層を再結晶化する技術や、絶縁表面上に形成された半導体膜を結晶化させる技術を指している。また、半導体基板又は半導体膜の平坦化や表面改質に適用される技術も含んでいる。レーザーアニールに使われるレーザー発振装置は、エキシマレーザーに代表される気体レーザーまたはＹＡＧレーザーに代表される固体レーザーであり、レーザー光の照射によって半導体の表面層を数十ナノ〜数十マイクロ秒程度のごく短時間加熱して結晶化させるものとして知られている。
【０００５】
レーザーアニールの特徴は、輻射加熱或いは伝導加熱を利用するアニール法と比較して処理時間を大幅に短縮できることや、半導体又は半導体膜を選択的、局所的に加熱して、基板に殆ど熱的損傷を与えないことなどが上げられている。
【０００６】
レーザーはその発振方法により、パルス発振と連続発振の２種類に大別される。パルス発振のレーザーは出力エネルギーが比較的高いため、レーザービームの大きさを数ｃｍ２以上として量産性を上げることができる。特に、レーザービームの形状を光学系を用いて加工し、長さ１０ｃｍ以上の線状にすると、基板へのレーザー光の照射を効率的に行うことができ、量産性をさらに高めることができる。そのため、半導体膜の結晶化には、パルス発振のレーザーを用いるのが主流となりつつあった。
【０００７】
しかし近年では、半導体膜の結晶化においてパルス発振のレーザーよりも連続発振のレーザーを用いる方が、半導体膜内に形成される結晶の粒径が大きくなることが見出された。半導体膜内の結晶粒径が大きくなると、該半導体膜を用いて形成されるＴＦＴの移動度が高くなる。そのため、連続発振のレーザーはにわかに脚光を浴び始めている。
【０００８】
レーザー光の照射による非晶質半導体膜の結晶化の一例は、下記特許文献１で開示されているように、レーザー光の走査速度をビームスポット径×５０００／秒以上として高速走査により非晶質半導体膜を完全な溶融状態に至らしめることなく多結晶化するものや、下記特許文献２には島状に形成された半導体膜に、引き延ばされたレーザー光を照射して実質的に単結晶領域を形成する技術が開示されている。或いは下記特許文献３に開示のレーザー照射装置のように光学系にて線状にビームを加工して照射する方法が知られている。
【０００９】
さらに、下記特許文献４に開示されているようにＮｄ：ＹＶＯ４レーザーなど固体レーザー発振装置を用いて、その第２高調波であるレーザー光を非晶質半導体膜に照射して、従来に比べ結晶粒径の大きい結晶性半導体膜を形成し、ＴＦＴを作製する技術が開示されている。
【００１０】
【特許文献１】
特開昭６２−１０４１１７号公報（第９２頁）
【００１１】
【特許文献２】
米国特許４，３３０，３６３号明細書（Ｆｉｇ．４）
【００１２】
【特許文献３】
特開平８−１９５３５７号公報（第３−４頁、第１−５図）
【００１３】
【特許文献４】
特開２００１−１４４０２７号公報（第４頁）
【００１４】
なお絶縁表面上に単結晶半導体膜を形成する試みは古くから成され、より積極的な試みとしてグラフォエピタキシー（ｇｒａｐｈｏｅｐｉｔａｘｙ）という技術が考案されている。グラフォエピタキシーは石英基板の表面に段差を形成し、この上に非晶質半導体膜又は多結晶半導体膜を形成してから、レーザービームやヒーターで加熱させ、石英基板上に形成された段差形状を核として、エピタキシャル的な成長層を形成するという技術である。この技術は例えば非特許文献１等に開示されている。
【００１５】
【非特許文献１】
Ｊ． Ｖａｃ． Ｓｃｉ． Ｔｅｃｈｎｏｌ．，”Ｇｒａｐｈｏ−ｅｐｉｔａｘｙ ｏｆ ｓｉｌｉｃｏｎ ｏｎ ｆｕｓｅｄ ｓｉｌｉｃａ ｕｓｉｎｇ ｓｕｒｆａｃｅ ｍｉｃｒｏｐａｔｔｅｒｎｓ ａｎｄ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ”， １６（６），１９７９，ｐｐ１６４０−１６４３．
【００１６】
また、例えば非特許文献２にも、グラフォエピタキシーと呼ばれる半導体膜の結晶化技術について開示されている。これは人為的に作られた非晶質基板表面のレリーフ格子（ｓｕｒｆａｃｅ ｒｅｌｉｅｆ ｇｒａｔｉｎｇ）の誘導によって半導体膜のエピ成長を試みるものであった。上記非特許文献２には、グラフォエピタキシーの技術とは、絶縁膜の表面に段差を設け、該絶縁膜上に形成された半導体膜に加熱又はレーザー光の照射等の処理を施すことで、該半導体膜の結晶をエピタキシャル成長させることが開示されている。
【００１７】
【非特許文献２】
Ｍ． Ｗ． Ｇｅｉｓ， ｅｔ ａｌ．，”ＣＲＹＳＴＡＬＬＩＮＥ ＳＩＬＩＣＯＮ ＯＮ ＩＮＳＵＬＡＴＯＲＳ ＢＹ ＧＲＡＰＨＯＥＰＩＴＡＸＹ” Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ， １９７９， ｐｐ．２１０．
【００１８】
【発明が解決しようとする課題】
平坦な表面上に形成された非晶質半導体膜にレーザー光を照射して結晶化させると結晶は多結晶となり、結晶粒界等の欠陥が任意に形成されて配向の揃った結晶を得ることはできなかった。結晶粒内と異なり、粒界には非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心などのキャリアトラップが、無数に存在している。このキャリアトラップにキャリアがトラップされると、粒界のポテンシャルが上昇し、電子又は正孔などのキャリアに対して障壁となるため、キャリアの電流輸送特性（移動度）が低下することが知られている。
【００１９】
よって、ＴＦＴの活性層、特にチャネル形成領域中に粒界が存在すると、ＴＦＴの移動度が著しく低下したり、オン電流が低減したり、また粒界において電流が流れるためにオフ電流が増加したりと、ＴＦＴの特性に重大な影響を及ぼす。また同じ特性が得られることを前提に作製された複数のＴＦＴにおいて、活性層中の粒界の有無によって特性がばらついたりする。
【００２０】
半導体膜にレーザー光を照射したときに、得られる結晶粒の位置と大きさがランダムになるのは、以下の理由による。レーザー光の照射によって完全溶融した液体半導体膜中に固相核生成が発生するまでには、ある程度の時間が掛かる。そして時間の経過と共に、完全溶融領域において無数の結晶核が発生し、該結晶核からそれぞれ結晶が成長する。この結晶核の発生する位置は無作為であるため、不均一に結晶核が分布する。そして、互いの結晶粒がぶつかり合ったところで結晶成長が終了するため、結晶粒の位置と大きさは、ランダムなものとなる。
【００２１】
パルス発振と連続発振とに大別されるレーザーアニール法を用いて作製される結晶性半導体膜は、一般的に複数の結晶粒が集合して形成される。その結晶粒の位置と大きさはランダムなものであり、結晶粒の位置や大きさを指定して結晶性半導体膜を形成する事は難しい。そのため前記結晶性半導体膜を島状にパターニングすることで形成された活性層中には、結晶粒の界面（粒界）が存在することがある。
【００２２】
前述の平面型表示装置などは、ガラス基板上に半導体膜を形成してＴＦＴを作り込むものであるが、ＴＦＴは任意に形成される結晶粒界と無関係に配置せしめられるものであった。つまり、ＴＦＴのチャネル形成領域の結晶性を厳密な意味で制御することができず、任意に介在する結晶粒界や結晶欠陥により特性が低下し、且つ個々の素子特性がばらつく要因となっていた。
【００２３】
ＴＦＴの特性に重大な影響を及ぼすチャネル形成領域を、粒界の影響を排除して単一の結晶粒で形成することが理想的であるが、粒界の存在しない結晶性半導体膜をレーザーアニール法で形成するのは殆ど不可能であった。そのためレーザーアニール法を用いて結晶化された結晶質珪素膜を活性層とするＴＦＴで、単結晶シリコン基板に作製されるＭＯＳトランジスタの特性と同等なものは、今日まで得られていない。
【００２４】
そのため、欠陥や結晶粒界又は結晶亜粒界が少なく、且つ、配向の揃った高品質の結晶性半導体膜を絶縁表面上に形成するためには、帯域溶融法などとして知られているように絶縁基板上の半導体膜を高温に加熱して溶融状態としてから再結晶化する方法が主流であった。
【００２５】
しかし帯域溶融法の１つである公知のグラフォエピタキシー技術を用いて、歪み点が比較的低いガラス基板上に単結晶半導体膜を形成することは出来なかった。
【００２６】
いずれにしても、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整合などによる欠陥、結晶粒界又は亜粒界の存在しない結晶性半導体膜を形成することは出来なかった。よって、張り合わせＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）を省いては、絶縁表面上に形成され、結晶化又は再結晶化された結晶性半導体膜をもって、単結晶基板に形成されるＭＯＳトランジスタと同等の品質を得ることはできなかった。
【００２７】
本発明は上記問題点に鑑みなされたものであり、絶縁表面上に、少なくともチャネル長方向と交差する結晶粒界又は結晶亜粒界が可能な限り存在しない結晶性半導体膜を形成し、高速で電流駆動能力が高く、且つ複数の素子間においてばらつきの小さい半導体素子又は半導体素子群により構成される半導体装置を提供することを目的とする。また、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぎ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができる半導体装置の作製方法及び該作製方法を用いて作製された半導体装置の提供を課題とする。
【００２８】
【課題を解決するための手段】
本発明者らは、凹凸を有する絶縁膜上に半導体膜を形成し、該半導体膜にレーザー光を照射すると、結晶化された半導体膜の、絶縁膜の凸部上に位置する部分において選択的に粒界が形成されることを見出した。
【００２９】
図４７に、凹凸を有する絶縁膜上に形成された２００ｎｍの非晶質半導体膜に、連続発振のレーザー光を走査速度が５ｃｍ／ｓｅｃとなるように照射したときの、レーザー光の走査方向と垂直な方向におけるＴＥＭの断面像を示す。図４７（Ａ）において、６００１及び６００２は絶縁膜に形成された凸部である。そして結晶化された半導体膜６００４は、凸部６００１、６００２の上部において粒界６００３を有している。
【００３０】
図４７（Ｂ）に、図４７（Ａ）に示したＴＥＭの断面像を模式的に図示する。図４７（Ｂ）に示すとおり、凸部６００１、６００２の上部において粒界６００３が形成されている。本発明者らは、これはレーザー光の照射により一次的に半導体膜が溶融することで、絶縁膜の上部に位置していた半導体膜が凹部の底部方向に向かって体積移動し、そのため凸部の上に位置する半導体膜が薄くなり、応力に耐えられなくて粒界が生じたのではないかと考えた。そして、このように結晶化された半導体膜は、凸部の上部において粒界が選択的に形成される一方、凹部（点線で示す領域）６００１、６００２に位置する部分には粒界が形成されにくい。なお凹部は、凸部が形成されていない窪んだ領域を指す。
【００３１】
そこで本発明者らは、意図的に該半導体膜に応力が集中的にかかる部分を形成することで、粒界が形成される位置を選択的に定めることができるのではないかと考えた。本発明では、基板上に凹凸を設けた絶縁膜を形成し、該絶縁膜上に半導体膜を形成することで、レーザー光による結晶化の際に、該半導体膜に応力が集中的にかかる部分を選択的に形成する。具体的には、該半導体膜に凹凸を設ける。そして、該半導体膜に形成された凹凸の長手方向に沿って、連続発振のレーザー光を照射する。なおこのとき、連続発振のレーザー光を用いるのが最も好ましいが、パルス発振のレーザー光を用いても良い。なおレーザー光の走査方向に対して垂直な方向における凸部の断面は、矩形、三角形または台形であっても良い。
【００３２】
上記構成により、レーザー光の照射による結晶化の際、半導体膜の凸部上において粒界が選択的に形成される。そして絶縁膜の凹部上に位置する半導体膜は比較的粒界が形成されにくい、絶縁膜の凹部上に位置する半導体膜は結晶性が優れているが、必ずしも粒界を含まないわけではない。しかし、たとえ粒界が存在したとしても絶縁膜の凸部上に位置する半導体膜に比較すると、その結晶粒は大きく、結晶性が比較的優れたものと言える。よって、絶縁膜の形状を設計した段階で、半導体膜の粒界の形成される位置をある程度予測することができる。つまり本発明では粒界が形成される位置を選択的に定めることができるので、活性層、より望ましくはチャネル形成領域に粒界がなるべく含まれないように、活性層をレイアウトすることが可能になる。
【００３３】
本発明では、絶縁膜の凹部上に位置する半導体膜を、ＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができる。なお、どこまでを凸部または凹部のエッジ近傍としてパターニングで除去するかは、設計者が適宜定めることができる。
【００３４】
なお、レーザー光のレーザービームのエッジの近傍は、中央付近に比べて一般的にエネルギー密度が低く、半導体膜の結晶性も劣る場合が多い。そのためレーザー光を走査する際に、後にＴＦＴのチャネル形成領域となる部分と、その軌跡のエッジとが重ならないようにするのが望ましい。
【００３５】
そこで本発明では、まず設計の段階で得られた、基板上面から見た絶縁膜または半導体膜の形状のデータ（パターン情報）を記憶手段に記憶する。そしてそのパターン情報と、レーザー光のレーザービームの走査方向と垂直な方向における幅とから、少なくともＴＦＴのチャネル形成領域となる部分と、レーザー光の軌跡のエッジとが重ならないように、レーザー光の走査経路を決定する。そして、マーカーを基準として基板の位置を合わせ、決定された走査経路にしたがってレーザー光を基板上の半導体膜に対して照射する。
【００３６】
上記構成により、基板全体にレーザー光を照射するのではなく、少なくとも必要不可欠な部分にのみレーザー光を走査するようにすることができる。よって、不必要な部分にレーザー光を照射するための時間を省くことができ、よって、レーザー光照射にかかる時間を短縮化することができ、なおかつ基板の処理速度を向上させることができる。また不必要な部分にレーザー光を照射し、基板にダメージが与えられるのを防ぐことができる。
【００３７】
なお、マーカーは、基板を直接レーザー光等によりエッチングすることで形成しても良いし、凹凸を有する絶縁膜を形成する際に、同時に絶縁膜の一部にマーカーを形成するようにしても良い。また、実際に形成された絶縁膜または半導体膜の形状をＣＣＤ等の撮像素子を用いて読み取り、データとして第１の記憶手段に記憶し、第２の記憶手段に設計の段階で得られた絶縁膜または半導体膜のパターン情報を記憶し、第１の記憶手段に記憶されているデータと、第２の記憶手段に記憶されているパターン情報とを照合することで、基板の位置合わせを行うようにしても良い。
【００３８】
絶縁膜の一部にマーカーを形成したり、絶縁膜または半導体膜の形状をマーカーとして用いることで、マーカー用のマスクを１枚減らすことができ、なおかつ基板にレーザー光で形成するよりもよりも、正確な位置にマーカーを形成することができ、位置合わせの精度を向上させることができる。
【００３９】
なお、レーザー光のエネルギー密度は、一般的には完全に均一ではなく、レーザービーム内の位置によりその高さが変わる。本発明では、最低限チャネル形成領域となる部分、より好ましくは凹部の平らな面全体または凸部の平らな面全体に、一定のエネルギー密度のレーザー光を照射することが必要である。よって本発明では、レーザー光の走査により、均一なエネルギー密度を有する領域が、最低限チャネル形成領域となる部分、より好ましくは凹部の平らな面全体または凸部の平らな面全体と完全に重なるような、エネルギー密度の分布を有するレーザービームを用いることが必要である。上記エネルギー密度の条件を満たすためには、レーザービームの形状を、矩形または線形等にすることが望ましいと考えられる。
【００４０】
さらにスリットを介し、レーザービームのうちエネルギー密度の低い部分を遮蔽するようにしても良い。スリットを用いることで、比較的均一なエネルギー密度のレーザー光を凹部の平らな面全体または凸部の平らな面全体に照射することができ、結晶化を均一に行うことができる。またスリットを設けることで、絶縁膜または半導体膜のパターン情報によって部分的にレーザービームの幅を変えることができ、チャネル形成領域、さらにはＴＦＴの活性層のレイアウトにおける制約を小さくすることができる。なおレーザービームの幅とは、走査方向と垂直な方向におけるレーザービームの長さを意味する。
【００４１】
また複数のレーザー発振装置から発振されたレーザー光を合成することで得られた１つのレーザービームを、レーザー結晶化に用いても良い。上記構成により、各レーザー光のエネルギー密度の弱い部分を補い合うことができる。
【００４２】
また半導体膜を成膜した後、大気に曝さないように（例えば希ガス、窒素、酸素等の特定されたガス雰囲気または減圧雰囲気にする）レーザー光の照射を行い、半導体膜を結晶化させても良い。上記構成により、クリーンルーム内における分子レベルでの汚染物質、例えば空気の清浄度を高めるためのフィルター内に含まれるボロン等が、レーザー光による結晶化の際に半導体膜に混入するのを防ぐことができる。
【００４３】
また上記問題点を解決するために本発明は、絶縁表面を有する基板上に開口部が設けられた絶縁膜を形成し、絶縁膜上及び開口部にかけて非晶質半導体膜又は結晶粒界が任意に存在する多結晶構造の半導体膜（非単結晶半導体膜）を形成し、その後絶縁膜の開口部に溶融した半導体を流し込むように当該半導体膜を溶融して結晶化又は再結晶化させて結晶性半導体膜を形成する。言い換えると、非単結晶半導体膜を形成し、非単結晶半導体膜を溶融して結晶化又は再結晶化することにより、その開口部を充填する形態で結晶性半導体膜を形成する。そして、絶縁膜上に残存する結晶性半導体膜を除去した後、少なくともチャネル形成領域を形成する部位において当該絶縁膜を除去して該結晶性半導体膜の側面部を露出させ、該結晶性半導体膜の側面部及び上面部に接するゲート絶縁膜とゲート電極を形成することを特徴とするものである。
【００４４】
開口部は絶縁基板の表面を直接エッチング処理して形成しても良いし、酸化珪素、窒化珪素、又は酸化窒化珪素膜等を用い、それをエッチング処理して開口部を形成しても良い。開口部はＴＦＴのチャネル形成領域を含む島状の半導体膜の配置に合わせて形成し、少なくともチャネル形成領域に合致するように形成されていることが望ましい。また、開口部はチャネル長方向に延在して設けられている。開口部の幅（チャネル形成領域とする場合におけるチャネル幅方向）が０．０１μｍ以上２μｍ以下、好ましくは０．１〜１μｍで形成し、その深さは、０．０１μｍ以上３μｍ以下、好ましくは０．１μｍ以上２μｍ以下で形成する。
【００４５】
最初の段階において絶縁膜上及び開口部にかけて形成する半導体膜はプラズマＣＶＤ法、スパッタリング法、減圧ＣＶＤ法で形成される非晶質半導体膜又は多結晶半導体膜、或いは、固相成長により形成された多結晶半導体膜などが適用される。尚、本発明でいう非晶質半導体膜とは、狭義の意味で完全な非晶質構造を有するものだけではなく、微細な結晶粒子が含まれた状態、又はいわゆる微結晶半導体膜、局所的に結晶構造を含む半導体膜を含む。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイト膜などを適用することもできる。また、多結晶半導体膜は、これら非晶質半導体膜を公知の方法で結晶化させたものである。
【００４６】
結晶性半導体膜を溶融して結晶化させる手段としては、気体レーザー発振装置、固体レーザー発振装置を光源とするパルス発振又は連続発振レーザー光を適用する。照射するレーザー光は光学系にて線状に集光されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）等の結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。
【００４７】
また、それに準ずる強光を照射しても良い。例えば、ハロゲンランプ、キセノンランプ、高圧水銀灯、メタルハライドランプ、エキシマランプから放射される光を反射鏡やレンズ等により集光したエネルギー密度の高い光であっても良い。
【００４８】
線状に集光され長手方向に拡張されたレーザー光又は強光は非単結晶半導体膜に照射し、且つレーザー光の照射位置と非単結晶半導体膜が形成された基板とを相対的に動かして、レーザー光が一部又は全面を走査することにより非単結晶半導体膜を溶融させ、その状態を経て結晶化又は再結晶化を行う。レーザー光の走査方向は、開口部の長手方向又はトランジスタのチャネル長方向に沿って行う。これによりレーザー光の走査方向に沿って結晶が成長し、結晶粒界又は結晶亜粒界がチャネル長方向と交差することを防ぐことができる。また、このとき、レーザー光又は強光の照射は被処理体の形成された基板を加熱しながら行ってもよい。
【００４９】
上記の如く作製される本発明の半導体装置は、絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して、複数の結晶方位を有し、結晶粒界が形成されることなく、チャネル長方向と平行な方向に延在する複数の結晶粒が集合した結晶性半導体膜が備えられている。
【００５０】
また他の構成は、絶縁表面上に形成され、一対の一導電型不純物領域の間に連接して複数の結晶方位を有し、結晶粒界が形成されることなくチャネル長方向と平行な方向に延在する複数の結晶粒が集合した結晶性半導体膜と、当該結晶性半導体膜と絶縁層を介して重畳する導電層によりチャネル形成領域が形成される構成を有し、当該結晶性半導体膜はチャネル形成領域における当該結晶性半導体膜はチャネル幅方向が０．０１μｍ以上２μｍ以下、好ましくは０．１〜１μｍであり、厚さが０．０１μｍ以上３μｍ以下、好ましくは０．１μｍ以上２μｍ以下であることを特徴としている。チャネル形成領域の特徴的な一形態は、当該結晶性半導体膜の側面部及び上面部を被覆するゲート絶縁膜を介して重畳するゲート電極により、当該結晶性半導体膜の側面部及び上面部にチャネル形成領域が形成される構成である。
【００５１】
開口部の深さを半導体膜の厚さと同程度かそれ以上とすることにより、レーザー光又は強光の照射により溶融した半導体が表面張力により開口部（即ち凹部）に凝集して固化する。その結果、凸部にある半導体膜の厚さは薄くなり、そこに応力歪みを集中させることができる。また開口部の側面は結晶方位をある程度規定する効力を持つ。開口部の側面の角度は基板表面に対して５〜１２０度、好ましくは８０〜１００度で形成する。レーザー光をチャネル長方向と平行な方向に走査することにより、その方向に延在する開口部に沿って、特定の結晶方位を優先的に配向させることができる。
【００５２】
半導体膜を溶融状態として、表面張力により絶縁表面上に形成した開口部に凝集させ、開口部の底部と側面部の概略交点から結晶成長させることにより結晶化に伴い発生する歪みを開口部以外の領域に集中させることができる。即ち、開口部に充填されるように形成した結晶性半導体膜は歪みから開放することができる。そして、絶縁膜上に残存し、結晶粒界、結晶欠陥を含む結晶性半導体膜はエッチングにより除去してしまう。
【００５３】
上記本発明によって、トランジスタ等の半導体素子、特にＴＦＴのチャネル形成領域の場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することが可能となる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつきの小さいＴＦＴ又はＴＦＴ素子群を形成することができる。
【００５４】
また、当該結晶性半導体膜の側面部と上面部に重畳してゲート絶縁膜及びゲート電極を形成することにより、チャネル形成領域の面積が拡大し、オン電流を増加することができる。さらに、三方からゲート電圧を印加することにより、ゲート絶縁膜に注入されるキャリア、特にホットキャリアを少なくすることができ、トランジスタの信頼性を向上させることもできる。
【００５５】
また本発明は、絶縁表面を有する基板上に開口部が形成された絶縁膜が設けられ、基板上に形成された結晶性半導体膜は前記開口部を充填する領域を有し、当該充填領域にチャネル形成領域が備えられていることを特徴としている。
【００５６】
また他の構成は、絶縁表面を有する基板上にチャネル長方向に延在する開口部が形成された絶縁膜が設けられ、基板上に形成された結晶性半導体膜は前記開口部を充填する領域を有し、当該充填領域にチャネル形成領域が備えられていて、開口部は前記結晶性半導体膜と同じかそれ以上の深さを有していることを特徴としている。
【００５７】
また他の構成は、絶縁表面に形成された矩形又は帯状に延在する開口部に結晶性半導体が設けられていて、結晶性半導体とゲート電極とがゲート絶縁膜を介して重畳していることを特徴としている。
【００５８】
また他の構成は、絶縁表面に形成されたチャネル長方向に延在する開口部に結晶性半導体が設けられていて、結晶性半導体とゲート電極とがゲート絶縁膜を介して重畳していることを特徴としている。
【００５９】
半導体膜がレーザー光又は強光の照射により溶融した後、固化を開始するのは開口部の底面と側面とが交わる領域からであり、ここから結晶成長が始まる。例えば、図４５に示すように絶縁膜（１）と絶縁膜（２）により段差形状が形成された系においてＡ〜Ｄ点における熱解析シミュレーションを行った結果、図４６のような特性が得られている。熱の逃げる場所として▲１▼直下の絶縁膜（２）と側面に存在する絶縁膜（１）の両方があるため、Ｂ点が最も早く温度が下がることになる。以降、Ａ点、Ｃ点、Ｄ点の順である。このシミュレーション結果は側壁の角度が４５度の場合であるが、９０度の場合にも定性的には同様な現象が考えられる。
【００６０】
即ち、半導体膜を一旦溶融状態とし、表面張力により絶縁表面上に形成した開口部に凝集させ、開口部の底部と側壁の概略交点から結晶成長させることにより結晶化に伴い発生する歪みを開口部以外の領域に集中させることができる。即ち、開口部に充填されるように形成した結晶性半導体膜においては歪みから開放することができる。
【００６１】
なお、従来のグラフォエピタキシー（ｇｒａｐｈｏｅｐｉｔａｘｙ）と呼ばれる半導体膜の結晶化技術は、人為的に作られた非晶質基板表面のレリーフ格子（ｓｕｒｆａｃｅ ｒｅｌｉｅｆ ｇｒａｔｉｎｇ）の誘導によって半導体膜のエピ成長を試みるものであった。このグラフォエピタキシーに関する技術は、上記非特許文献２等に記載されている。上記論文等には、グラフォエピタキシーの技術とは、絶縁膜の表面に段差を設け、該絶縁膜上に形成された半導体膜に加熱又はレーザー光の照射等の処理を施すことで、該半導体膜の結晶をエピタキシャル成長させることが開示されている。しかし、エピタキシャル成長に必要な温度は、少なくとも７００℃程度は必要であり、ガラス基板上においてエピタキシャル成長を行おうとすると、絶縁膜の凹部または凸部のエッジ近傍において半導体膜に粒界が形成されてしまう。本発明では、アイランドのマスクをレイアウトして、該アイランドとなる部分における結晶性を高められるように、絶縁膜の凹部または凸部の形状及びエッジの位置を、アイランドのレイアウトに合わせて設計する。具体的には凹部または凸部のエッジ及び凹部または凸部のエッジ間の中央付近と、アイランドとが重ならないように、凹部または凸部の形状、サイズ等を定める。そしてアイランドのレイアウトに合わせてパターンが設計された絶縁膜を用い、アイランドが形成される部分に粒界が形成されるのを防ぐ。そして、パターニングによりその結晶性の比較的優れているアイランドを形成する。よって本発明において開示する技術は、従来のグラフォエピタキシーと、段差を設けた絶縁膜上に半導体膜を形成し、該段差を用いて半導体膜を結晶化させる点では一致しているが、従来のグラフォエピタキシーには段差を用いて粒界がアイランドに入るのを防ぐという概念は含まれておらず、本発明とは似て非なるものである。
【００６２】
【発明の実施の形態】
（実施の形態１）
以下、図面を参照して本発明の実施の態様について説明する。図１は本発明の結晶性半導体膜を形成する工程を説明する縦断面図である。
【００６３】
図１（Ａ）において、窒化珪素、窒素含有量が酸素含有量よりも大きな酸化窒化珪素、窒化アルミニウム、又は酸化窒化アルミニウムで形成される第１絶縁膜２０１は３０〜３００ｎｍの厚さで形成する。その上に酸化珪素又は酸化窒化珪素で１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さで所定の形状で開口部が形成された第２絶縁膜２０２を形成する。所定の形状とは矩形、円形、多角形、帯状、又は作製するＴＦＴの島状の半導体膜（活性層）の形状に合致する形状としても良い。酸化珪素はオルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ：ＴＥＯＳ）とＯ２とを混合しプラズマＣＶＤ法で形成することができる。酸化窒化珪素膜はＳｉＨ４、Ｎ２Ｏ又はＳｉＨ４、ＮＨ３、Ｎ２Ｏを原料として用いプラズマＣＶＤ法で形成することができる。
【００６４】
第１絶縁膜２０１と第２絶縁膜２０２の選択的な加工は、緩衝フッ酸を用いたエッチング、又はＣＨＦ３やＣＦ４を用いたドライエッチングにより行う。いずれにしても、エッチング加工における選択比を確保するために、第２絶縁膜のエッチング速度が第１絶縁膜のそれより相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。そして、第２絶縁膜で形成される開口部の側面部の角度は５〜１２０度、好ましくは８０〜１００度の範囲で適宜設定すれば良い。
【００６５】
基板として用いる部材は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用することが可能である。
【００６６】
エッチング後に残存する第２絶縁膜２０２の幅Ｗ１に限定はなく０．１〜１０μｍ程度で形成する。また、第２絶縁膜２０２に形成する開口部の幅Ｗ２は０．０１〜２μｍ（好ましくは０．１〜１μｍ）であり、第２絶縁膜の厚さｄは０．０１〜３μｍ（好ましくは０．１〜２μｍ）で形成する。また、開口部の長さ（紙面と垂直な方向）は特に限定されず、直線的又は曲部をもって形成されていても良く、例えばＴＦＴのチャネル形成領域を形成することができる程度の長さがあれば良い。
【００６７】
図１（Ｂ）で示すように、この第１絶縁膜２０１と第２絶縁膜２０２から成る表面上および開口部を覆う非晶質半導体膜２０４を０．０１〜３μｍ（好ましくは０．１〜１μｍ）、即ち第２絶縁膜２０２で形成される開口部の深さと同程度かそれ以上の厚さで形成することが望ましい。非晶質半導体膜は、珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭素の化合物又は合金を適用することができる。非晶質半導体膜は図示するように、下地の絶縁膜上及び開口部にかけて形成され、下地の凹凸形状を反映して堆積する。また、第１絶縁膜及び第２絶縁膜の表面に付着した硼素などの化学汚染の影響を排除し、しかも窒化珪素と非晶質半導体膜が直接に接しないように、非晶質半導体膜の下層側に第３絶縁膜２０３として酸化窒化珪素膜を同一の成膜装置内で大気に触れさせることなく連続的に成膜すると良い。
【００６８】
そして、この非晶質半導体膜２０４を瞬間的に溶融させ結晶化させる。この結晶化はレーザー光又はランプ光源からの放射光を光学系にて半導体膜が溶融する程度のエネルギー密度に集光して照射する。この工程においては、特に連続発振レーザー発振装置を光源とするレーザー光を適用することが好ましい。適用されるレーザー光は光学系にて線状に集光及び長手方向に拡張されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持たせておくことが望ましい。
【００６９】
レーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）等の結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。そして、図中に矢印で示すように、線状の長手方向に対し交差する方向に走査する。尚、ここでいう線状とは、短手方向の長さに対し、長手方向の長さの比が１対１０以上のものをもって言う。
【００７０】
また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して４００〜７００ｎｍであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第２高調波、第３高調波を取り出すことで得られる。波長変換素子としてはＡＤＰ（リン酸二水素化アンモニウム）、Ｂａ２ＮａＮｂ５Ｏ１５（ニオブ酸バリウムナトリウム）、ＣｄＳｅ（セレンカドミウム）、ＫＤＰ（リン酸二水素カリウム）、ＬｉＮｂＯ３（ニオブ酸リチウム）、Ｓｅ、Ｔｅ、ＬＢＯ、ＢＢＯ、ＫＢ５などが適用される。特にＬＢＯを用いることが望ましい。代表的な一例は、Ｎｄ：ＹＶＯ４レーザー発振装置（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）を用いる。また、レーザーの発振モードはＴＥＭ００モードであるシングルモードを適用する。
【００７１】
最も適した材料として選ばれる珪素の場合、吸収係数が１０３〜１０４ｃｍ−１である領域はほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により３０〜２００ｎｍの厚さをもって形成される非晶質半導体膜を結晶化する場合、波長４００〜７００ｎｍの可視光域の光を照射することで、当該半導体膜を選択的に加熱して、下地絶縁膜にダメージを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長５３２ｎｍの光の侵入長は概略１００ｎｍ〜１０００ｎｍであり、膜厚３０ｎｍ〜２００ｎｍで形成される非晶質半導体膜２０４の内部まで十分達することができる。即ち、半導体膜の内側から加熱することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加熱することができる。
【００７２】
レーザー光の照射により瞬間的に溶融した半導体は、表面張力が働いて開口部（凹部）に集まる。それにより固化して形成される結晶性半導体膜２０５は、図１（Ｃ）で示すように表面がほぼ平坦になる。結晶の成長端や結晶粒界は第２絶縁膜上（凸部上）に形成される（図１（Ｃ）で示す領域２２０）。
【００７３】
その後、好ましくは図１（Ｄ）に示すように５００〜６００℃の加熱処理を行い、結晶性半導体膜に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処理は、例えば、ガス加熱方式の瞬間熱アニール（ＲＴＡ）法を用いて１〜１０分の処理を行えば良い。尚、この工程は本発明において必須な要件ではなく、適宜選択して行えば良いものである。
【００７４】
図１（Ｅ）で示すように、結晶性半導体膜２０５の表面をエッチングして開口部（凹部）に埋め込まれている結晶性半導体膜２０６を選択的に抽出する。これは、第２絶縁膜２０２上に残存し結晶粒界、結晶欠陥を含む結晶性半導体膜を除去し、開口部（凹部）にある良質な結晶のみを残すことを目的としている。結晶性半導体膜２０６は、複数の結晶方位を有し、結晶粒界が形成されていないという特徴を有している。
【００７５】
そして、特に開口部（凹部）を充填する結晶性半導体を使ってチャネル形成領域が位置せしめるようにゲート絶縁膜及びゲート電極を形成するとＴＦＴを完成させることができる。この時、ＴＦＴのチャネル長方向と平行な方向に開口部を形成し、且つレーザー光をその方向に走査することにより、結晶成長をその方向に行うことができ、特定の結晶方位を優先的に結晶成長させることができる。
【００７６】
図２は本発明者による実験結果から得られた結晶化の知見を概念図として示すものである。図２（Ａ）〜（Ｅ）は第１絶縁膜及び第２絶縁膜により形成される開口部（凹部）の深さ及び間隔と結晶成長の関係を模式的に説明している。
【００７７】
尚、図２で示す長さに関する符号に関し、ｔ０１：第２絶縁膜２０２上（凸部）の非晶質半導体膜２０４の厚さ、ｔ０２：開口部（凹部）の非晶質半導体膜２０４の厚さ、ｔ１１：第２絶縁膜２０２上（凸部）の結晶性半導体膜２０５の厚さ、ｔ１２：開口部（凹部）の結晶性半導体膜２０５の厚さ、ｄ：第２絶縁膜２０２の厚さ（開口部の深さ）、Ｗ１：第２絶縁膜２０２の幅、Ｗ２：開口部の幅である。
【００７８】
図２（Ａ）は、ｄ＜ｔ０２、Ｗ１，Ｗ２が１μｍと同程度かそれより小さい場合であり、開口部の溝の深さが非晶質半導体膜２０４よりも小さい場合には、溶融結晶化の過程を経ても開口部が浅いので結晶性半導体膜２０５の表面が十分平坦化されることはない。即ち、結晶性半導体膜２０５の下地の凹凸形状が概略保存されたまま残ってしまう。
【００７９】
図２（Ｂ）は、ｄ≧ｔ０２、Ｗ１，Ｗ２が１μｍと同程度かそれより小さい場合であり、開口部の溝の深さが非晶質半導体膜２０４とほぼ等しいかそれより大きい場合には、表面張力が働いて開口部（凹部）に集まる。それにより固化した状態では、図２（Ｂ）で示すように表面がほぼ平坦になる。この場合、ｔ１１＜ｔ１２となり、第２絶縁膜２０２上の膜厚が薄い部分２２０に応力が集中しここに歪みが蓄積され、結晶粒界が形成されることになる。
【００８０】
図２５で示す走査電子顕微鏡（ＳＥＭ）写真はその一例を示し、１７０ｎｍの段差を設け、０．５μｍの凸部の幅と間隔を設けた下地絶縁膜上に１５０ｎｍの非晶質珪素膜を形成して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるためにセコ液でエッチングしてある。尚、ＨＦ：Ｈ２Ｏ＝２：１に添加剤としてＫ２Ｃｒ２Ｏ７を用いて調合した薬液である。この写真から明らかなように、結晶粒界は、段差形状の凸部に集中していることが分かる。
【００８１】
図２７は開口部（凹部）に形成される結晶性半導体膜の配向性を反射電子回折パターン（ＥＢＳＰ：Ｅｌｅｃｔｒｏｎ ＢａｃｋＳｃａｔｔｅｒ ｄｉｆｆｒａｃｔｉｏｎ Ｐａｔｔｅｒｎ）により求めた結果を示している。ＥＢＳＰは走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）に専用の検出器を設け、電子ビームを結晶面に照射してその菊池線からの結晶方位同定をコンピューターで画像認識させることによって、そのミクロな結晶性を表面配向のみならず、結晶の全方向に関して測定するものである（以下、この手法を便宜上ＥＢＳＰ法と呼ぶ）。
【００８２】
図２７のデータは、開口部（凹部）においては線状に集光されたレーザー光の走査方向と平行な方向に結晶が成長していることを示している。
【００８３】
図２（Ｃ）は、ｄ＞＞ｔ０２、Ｗ１，Ｗ２が１μｍと同程度かそれより小さい場合であり、この場合は結晶性半導体膜２０５が開口部を充填するように形成され、第２絶縁膜２０２上には殆ど残存しないようにすることも可能である。
【００８４】
図２（Ｄ）は、ｄ≧ｔ０２、Ｗ１，Ｗ２が１μｍ同程度か若干大きい場合であり、開口部の幅が広がると結晶性半導体膜２０５が開口部を充填し、平坦化の効果はあるが、開口部の中央付近には結晶粒界や結晶亜粒界が発生する。また、第２絶縁膜上にも同様に応力が集中しここに歪みが蓄積され、結晶粒界が形成される。これは、間隔が広がることで応力緩和の効果が低減するためであると推察される。
【００８５】
図２（Ｅ）は、ｄ≧ｔ０２、Ｗ１，Ｗ２が１μｍよりも大きい場合であり、図２（Ｄ）の状態がさらに顕在化してくる。
【００８６】
図２６で示す走査電子顕微鏡（ＳＥＭ）写真はその一例を示し、１７０ｎｍの段差を設け、１．８μｍの凸部の幅と間隔を設けた下地絶縁膜上に１５０ｎｍの非晶質珪素膜を形成して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるためにセコ液でエッチングしてある。図２５との比較において明らかなように、結晶粒界は、段差形状の凸部のもでなく、開口部（凹部）にも広がっていることが分かる。従ってこのような構造では、結晶粒界のない結晶性半導体膜を選択的に取り出すことはできない。
【００８７】
以上、図２を用いて説明したように、半導体素子を形成する場合、特にトランジスタにおけるチャネル形成領域をこのような半導体膜で形成する場合には、図２（Ｂ）の形態が最も適していると考えられる。また、ここでは結晶性半導体膜を形成する下地の凹凸形状は、第１絶縁膜２０１と第２絶縁膜２０２で形成する一例を示したが、ここで示す形態に限定されず同様な形状を有するものであれば代替することができる。例えば、石英基板の表面をエッチング処理して直接開口部を形成し、凹凸形状を設けても良い。
【００８８】
図１４は、結晶化に際し適用することのできるレーザー照射装置の構成の一例を示す。図１４はレーザー発振装置４０１ａ、４０１ｂ、シャッター４０２、高変換ミラー４０３〜４０６、シリンドリカルレンズ４０７、４０８、スリット４０９、載置台４１１、載置台４１１をＸ方向及びＹ方向に変位させる駆動手段４１２、４１３、当該駆動手段をコントロールする制御手段４１４、予め記憶されたプログラムに基づいてレーザー発振装置４０１ａ、４０１ｂや制御手段４１４に信号を送る情報処理手段４１５等から成っているレーザー照射装置の構成を正面図と側面図により示すものである。
【００８９】
レーザー発振装置は矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。或いは、ＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）等の結晶が使用される。その他にも、連続発振可能な気体レーザー発振装置、固体レーザー発振装置を適用することもできる。連続発振固体レーザー発振装置としてはＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使ったレーザー発振装置を適用する。発振波長の基本波はドープする材料によっても異なるが、１μｍから２μｍの波長で発振する。５Ｗ以上のより高い出力を得る為には、ダイオード励起の固体レーザー発振装置をカスケード接続しても良い。
【００９０】
このようなレーザー発振装置から出力される円形状又は矩形状のレーザー光は、シリンドリカルレンズ４０７、４０８により照射面の断面形状において線状に集光される。また、照射面での干渉を防ぐため、高変換ミラーを適宜調節して１０〜８０度の角度を持って斜め方向から入射する構成となっている。シリンドリカルレンズ４０７、４０８は合成石英製とすれば高い透過率が得られ、レンズの表面に施されるコーティングは、レーザー光の波長に対する透過率が９９％以上を実現するために適用される。勿論、照射面の断面形状は線状に限定されず、矩形状、楕円形又は長円形など任意な形状としても構わない。いずれにしても短軸と長軸の比が、１対１０〜１対１００の範囲に含まれるものを指している。また、波長変換素子４１０は基本波に対する高調波を得るために備えられている。
【００９１】
また、載置台４１１を駆動手段４１２、４１３により二軸方向に動かすことにより基板４２０のレーザーアニールを可能としている。一方の方向への移動は基板４２０の一辺の長さよりも長い距離を１〜２００ｃｍ／ｓｅｃ、好ましくは５〜７５ｃｍ／ｓｅｃの等速度で連続的に移動させることが可能であり、他方へは線状ビームの長手方向と同程度の距離を不連続にステップ移動させることが可能となっている。レーザー発振装置４０１ａ、４０１ｂの発振と、載置台４１１は、マイクロプロセッサを搭載した情報処理手段４１５により同期して作動するようになっている。
【００９２】
載置台４１１は図中で示すＸ方向に直線運動をすることにより、固定された光学系から照射されるレーザー光で基板全面の処理を可能としている。位置検出手段４１６は基板４２０がレーザー光の照射位置にあることを検出して、その信号を情報処理手段４１５に伝送し、情報処理手段４１５によりレーザー光の照射タイミングを同期させている。つまり、基板４２０がレーザー光の照射位置にない時は、シャッター４０２を閉め、レーザー光の照射を止めている。
【００９３】
このような構成のレーザー照射装置により基板４２０に照射されるレーザー光は、図中に示すＸ方向又はＹ方向に相対移動させることにより半導体膜の所望の領域または全面を処理することができる。
【００９４】
以上のように、非晶質半導体膜に連続発振レーザー光を照射する結晶化において、半導体膜の下地側に開口部（又は、それに伴う凹凸形状）を設けることにより、当該開口部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。即ち、当該開口部に複数の結晶方位を有し、結晶粒界が形成されることなく、成長方向と平行な方向に延在する複数の結晶粒が集合した結晶性半導体膜を残存させることができる。また、活性層とする結晶性半導体にその歪み又は応力がかからないようにすることができるとも言える。このような結晶性半導体膜でチャネル形成領域が配設されるようにＴＦＴを形成することにより、高速で電流駆動能力を向上させることが可能となり、素子の信頼性を向上させることも可能となる。
【００９５】
また図３５に、結晶化に際し適用することのできるレーザー照射装置の構成の別の一例を示す。図３５に示すレーザー照射装置は、図１４に示すレーザー照射装置と光学系のみが異なっている。
【００９６】
図３５はレーザー発振装置５３０１ａ、５３０１ｂ、シャッター５３０２、高変換ミラー５３０３〜５３０６、スリット５３０７、シリンドリカルレンズ５３０８、５３０９、載置台５３１１、載置台５３１１をＸ方向及びＹ方向に変位させる駆動手段５３１２、５３１３、当該駆動手段をコントロールする制御手段５３１４、予め記憶されたプログラムに基づいてレーザー発振装置５３０１ａ、５３０１ｂや制御手段５３１４に信号を送る情報処理手段５３１５等から成っているレーザー照射装置の構成を正面図と側面図により示すものである。
【００９７】
図３５では、シリンドリカルレンズ５３０８、５３０９により照射面の断面形状において線状に集光されるレーザー光が、載置台５３１１上の基板５３２０表面に対し斜めに入射させる。これにより、非点収差などの収差により焦点位置がずれ、照射面またはその近傍において線状の集光面を形成することができる。シリンドリカルレンズ５３０８、５３０９は合成石英製とすれば、高い透過率が得られ、レンズの表面に施されるコーティングは、レーザー光の波長に対する透過率が９９％以上を実現するために適用される。
【００９８】
（実施の形態２）
図３１において示す斜視図は、基板５１０１上に第１絶縁膜５１０２と帯状にパターン形成された第２絶縁膜５１０３〜５１０５が形成された形態を示している。ここでは、第２絶縁膜による帯状のパターンが３本示されているが、勿論その数に限定されることはない。基板は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用することができる。
【００９９】
帯状に形成される第２絶縁膜５１０３〜５１０５の幅Ｗ１は０．１〜１０μｍ（好ましくは０．５〜１μｍ）隣接する第２絶縁膜５１０３〜５１０５の間隔Ｗ２は０．１〜５μｍ（好ましくは０．５〜１μｍ）であり、第２絶縁膜５１０３〜５１０５の厚さｄはその上に形成する非単結晶半導体膜の厚さと同程度かそれ以上の厚さをもって形成する。また、段差形状は規則的な周期パターンである必要はなく、ＴＦＴのチャネル形成領域を含む島状の半導体領域の配置及び形状に合わせて形成すれば良い。よって、第２絶縁膜５１０３〜５１０５の長さＬも限定はなく、例えばＴＦＴのチャネル形成領域を形成することができる程度の長さがあれば良い。
【０１００】
第１絶縁膜５１０２は、窒化珪素又は酸化窒化珪素を用いて形成する。また、第２絶縁膜５１０３〜５１０５は酸化珪素又は酸化窒化珪素を用いて形成する。酸化珪素はオルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ：ＴＥＯＳ）とＯ２とを混合しプラズマＣＶＤ法で形成することができる。酸化窒化珪素膜はＳｉＨ４、ＮＨ３、Ｎ２Ｏ又は、ＳｉＨ４、Ｎ２Ｏを原料として用いプラズマＣＶＤ法で形成することができる。
【０１０１】
図３１の形態であるように、開口部による凹凸形状を第１絶縁膜５１０２と第２絶縁膜５１０３〜５１０５により形成する場合には、エッチング加工における選択比を確保するために、第２絶縁膜５１０３〜５１０５のエッチング速度が相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。そして、第２絶縁膜５１０３〜５１０５で形成される開口部の側壁の角度は５〜１２０度、好ましくは８０〜１００度の範囲で適宜設定すれば良い。
【０１０２】
図３２で示すように、この第１絶縁膜５１０２と第２絶縁膜５１０３〜５１０５から成る表面上および開口部を覆う非晶質半導体膜５１０６を５０〜２００ｎｍの厚さに形成する。非晶質半導体膜は、珪素、珪素とゲルマニウムの化合物又は合金、珪素と炭素の化合物又は合金を適用することができる。
【０１０３】
そして、この非晶質半導体膜５１０６に連続発振レーザー光を照射して結晶化を行う。適用されるレーザー光は光学系にて線状に集光及び拡張されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。或いは、Ｎｄ、Ｔｍ、Ｈｏをドープしたロッドを用いた固体レーザー発振装置であり、特にＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶にＮｄ、Ｔｍ、Ｈｏをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。そして、図中に矢印で示すように、線状の長手方向に対し交差する方向に走査する。この時、下地絶縁膜に形成される帯状のパターンの長手方向と平行な方向に走査することが最も望ましい。尚、ここでいう線状とは、短手方向の長さに対し、長手方向の長さの比が１対１０以上のものをもって言う。
【０１０４】
スラブ材料としては、Ｎｄ：ＹＡＧ、Ｎｄ：ＧＧＧ（ガドリニウム・ガリウム・ガーネット）、Ｎｄ：ＧｓＧＧ（ガドリニウム・スカンジウム・ガリウム・ガーネット）等の結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。
【０１０５】
また、連続発振レーザー光の波長は、非晶質半導体膜５１０６の光吸収係数を考慮して４００〜７００ｎｍであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第２高調波、第３高調波を取り出すことで得られる。波長変換素子としてはＡＤＰ（リン酸二水素化アンモニウム）、Ｂａ２ＮａＮｂ５Ｏ１５（ニオブ酸バリウムナトリウム）、ＣｄＳｅ（セレンカドミウム）、ＫＤＰ（リン酸二水素カリウム）、ＬｉＮｂＯ３（ニオブ酸リチウム）、Ｓｅ、Ｔｅ、ＬＢＯ、ＢＢＯ、ＫＢ５などが適用される。特にＬＢＯを用いることが望ましい。代表的な一例は、Ｎｄ：ＹＶＯ４レーザー発振装置（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）を用いる。また、レーザーの発振モードはＴＥＭ００モードであるシングルモードを適用する。
【０１０６】
最も適した材料として選ばれる珪素の場合、吸収係数が１０３〜１０４ｃｍ−１である領域はほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により３０〜２００ｎｍの厚さをもって形成される非晶質半導体膜５１０６を結晶化する場合、波長４００〜７００ｎｍの可視光域の光を照射することで、当該半導体領域を選択的に加熱して、下地絶縁膜にダメージを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜５１０６に対し、波長５３２ｎｍの光の侵入長は概略１００ｎｍ〜１０００ｎｍであり、膜厚３０ｎｍ〜２００ｎｍで形成される非晶質半導体膜５１０６の内部まで十分達することができる。即ち、半導体膜の内側から加熱することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加熱することができる。
【０１０７】
レーザー光の照射により溶融した半導体は、表面張力が働いて開口部（凹部）に集まる。それにより固化した状態では、図３３で示すように表面がほぼ平坦になる。さらに結晶の成長端や結晶粒界又は結晶亜粒界は第２絶縁膜５１０３〜５１０５上（凸部上）に形成される（図中ハッチングで示す領域５１１０）。こうして結晶性半導体膜５１０７が形成される。
【０１０８】
その後図３４で示すように、結晶性半導体膜５１０７をエッチングして島状の半導体領域５１０８、５１０９を形成する。この時、成長端や結晶粒界又は結晶亜粒界が集中する領域５１１０をエッチング除去することにより良質な半導体領域のみ残すことができる。そして、この島状の半導体領域５１０８、５１０９の、特に開口部（凹部）を充填する結晶性半導体を使ってチャネル形成領域が位置せしめるようにゲート絶縁膜及びゲート電極を形成する。このような各段階を経てＴＦＴを完成させることができる。
【０１０９】
（実施の形態３）
次に、図４８を用いて、本発明で用いられるレーザー光の照射方法について説明する。
【０１１０】
まず、図４８（Ａ）に示すように基板上に絶縁膜からなる第１の下地膜６１０１を形成する。そして、第１の下地膜６１０１上に矩形状の絶縁膜からなる第２の下地膜６１０２が形成され、第１及び第２の下地膜６１０１、６１０２を覆うように、第３の下地膜６１０３が形成されている。本実施の形態では、第１の下地膜６１０１として窒化珪素を用い、第２の下地膜６１０２として酸化珪素を用い、第３の絶縁膜６１０３として酸化珪素膜を用いた。なお第１乃至第３の下地膜６１０１〜６１０３の材料はこれに限定されず、後の工程における熱処理に耐え得る材料で、なおかつ後に形成される半導体膜に、ＴＦＴの特性に悪影響を与えうるアルカリ金属が混入するのを防ぐことができ、凹凸を形成することができる絶縁膜であれば良い。なおこの凹凸の形成の仕方については、後段において詳しく説明する。また、これらの他の絶縁膜を用いても良い。また２つ以上の膜の積層構造であってもよい。
【０１１１】
そして図４８では第１乃至第３の下地膜６１０１〜６１０３を区別して示しているが、ここでは３つの下地膜を合わせて下地膜６１０４と総称する。なお、本実施の形態では３つの下地膜を使って凹凸を有する下地膜６１０４を形成しているが、本発明で用いる下地膜の構成はこれに限定されない。
【０１１２】
このとき、下地膜６１０４と同時に、下地膜の一部を利用してマーカーを形成するようにしても良い。
【０１１３】
基板（図示せず）は、後の工程の処理温度に耐えうる材質であれば良く、例えば石英基板、シリコン基板、バリウムホウケイ酸ガラスまたはアルミノホウケイ酸ガラスなどのガラス基板、金属基板またはステンレス基板の表面に絶縁膜を形成した基板を用いることができる。また、処理温度に耐えうる程度に耐熱性を有するプラスチック基板を用いてもよい。
【０１１４】
次に、下地膜６１０４を覆うように、半導体膜６１０５を形成する。半導体膜６１０５は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により成膜することができる。なお、半導体膜は非晶質半導体膜であっても良いし、微結晶半導体膜や多結晶半導体膜を含む結晶性半導体膜であっても良い。また半導体膜は珪素だけではなくシリコンゲルマニウムやその他の半導体を用いるようにしても良い。また、第３の下地膜６１０３を成膜した後、大気開放せずに連続的に成膜することで、半導体膜６１０５と下地膜６１０４との間に不純物が混入するのを防ぐことができる。
【０１１５】
なお、下地膜６１０４の凸部の形状及びそのサイズついては、設計者が適宜設定することができるが、後に形成される半導体膜が凸部のエッジ近傍において膜切れを起こさない程度の厚さに設定する必要がある。
【０１１６】
次に、図４８（Ｂ）に示すように、半導体膜６１０５にレーザー光を照射する。レーザー光の照射により、半導体膜６１０５は一次的に溶融し、白抜きの矢印で示したように、凸部の上部から凹部に向かってその体積が移動する。そして表面が平坦化され、なおかつ結晶性が高められた半導体膜（ＬＣ後）６１０６が形成される。レーザー光のエネルギー密度は、レーザービームのエッジの近傍において低くなっており、そのためエッジの近傍は結晶粒が小さく、結晶の粒界に沿って突起した部分（リッジ）が出現する。そのため、レーザー光のレーザービームの軌跡のエッジと、チャネル形成領域となる部分または半導体膜６１０５の凹部上に位置する部分とが重ならないように照射する。
【０１１７】
なおレーザー光の走査方向は、下地膜６１０４が有する凸部の長手方向と平行になるようにしても良いし、その他の方向に定めても良い。
【０１１８】
本発明では公知のレーザーを用いることができる。レーザー光は連続発振であることが望ましいが、パルス発振であってもある程度本発明の効果を得ることができると考えられる。レーザーは、気体レーザーもしくは固体レーザーを用いることができる。気体レーザーとして、エキシマレーザー、Ａｒレーザー、Ｋｒレーザーなどがあり、固体レーザーとして、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ｔｉ：サファイアレーザー、Ｙ２Ｏ３レーザーなどが挙げられる。固体レーザーとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ、Ｙｂ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶を使ったレーザーが適用される。当該レーザーの基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることができる。
【０１１９】
またさらに、固体レーザーから発せられらた赤外レーザー光を非線形光学素子でグリーンレーザー光に変換後、さらに別の非線形光学素子によって得られる紫外レーザー光を用いることもできる。
【０１２０】
半導体膜（ＬＣ後）６１０６は、レーザー光の照射による体積移動により、下地膜６１０４の凹部上において膜厚が厚くなり、逆に凸部上において膜厚が薄くなっている。そのため応力によって凸部上に粒界６１４９が発生しやすく、逆に凹部上においては結晶性の良い状態が得られる。なお、凹部上において半導体膜（ＬＣ後）６１０６が必ずしも粒界を含まないわけではない。しかし、たとえ粒界が存在したとしても結晶粒が大きいので、結晶性は比較的優れたものとなっている。
【０１２１】
次に、図４８（Ｃ）に示すように、半導体膜（ＬＣ後）６１０６の表面をエッチングしていき、下地膜６１０４の凸部上面を露出させる。なお本実施の形態では、第３の下地膜６１０３の凸部上面を露出させるように、半導体膜（ＬＣ後）６１０６をエッチングし、下地膜６１０４の凹部に半導体膜６１０７が残るようにする。
【０１２２】
次に、下地膜６１０４のみをエッチングにより除去する。なお、下地膜６１０４と、半導体膜（エッチング後）６１０７とは、エッチングの際に選択比が取れる材料であることが重要である。例えば、本実施の形態のように第２の下地膜６１０２、第３の６１０３に酸化珪素を用いている場合、ＣＨＦ３、ＣＦ３ガスを用いたドライエッチングか、またはフッ酸系のエッチャントを用いたウェットエッチングを用いるのが好ましい。ドライエッチングを用いた場合、半導体膜６１０７の下に位置する下地膜６１０４が回り込みによりエッチングされることなく、なおかつ半導体膜の側面をテーパー形状にすることができる。半導体膜の側面がテーパー形状だと、後の工程において形成される絶縁膜やゲート電極が膜切れを起こすのを防ぐことができる。またウェットエッチングを用いた場合、半導体膜の上面がエッチングされることなく下地膜の凸部を除去することができる。
【０１２３】
そして、図４８（Ｄ）に示すような、半導体膜（アイランド）６１０８が形成される。アイランド６１０８の下に位置する第３の絶縁膜６１０３の一部を第４の絶縁膜６１０９とする。
【０１２４】
上述した一連の工程によって得られたアイランドをＴＦＴの活性層、より望ましくはＴＦＴのチャネル形成領域として用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができる。なお、どこまでを凹部または凸部のエッジ近傍としてパターニングで除去するかは、設計者が適宜定めることができる。
【０１２５】
（実施の形態４）
本発明の結晶性半導体膜の形成において、実施の形態１乃至３で示すように非晶質半導体膜にレーザー光を照射して結晶化させても良いが、触媒作用のある金属を用いて非晶質半導体膜を結晶化した後さらにレーザー光を照射して溶融させ、再結晶化しても良い。
【０１２６】
図３はその一例を示し、まず、実施の形態１と同様に第１絶縁膜２０１、第２絶縁膜２０２、酸化窒化珪素膜２０３，非晶質半導体膜２０４を形成する。非晶質半導体膜２０４には、珪素の結晶化温度を低温化させ配向性を向上させる等、結晶化を促進する触媒作用のある金属元素としてＮｉを添加する。Ｎｉの添加法に限定はなく、スピン塗布法、蒸着法、スパッタ法などを適用するこができる。スピン塗布法による場合には酢酸ニッケル塩が５〜１０ｐｐｍの水溶液を塗布して金属元素含有層２１０を形成する。勿論、触媒元素はＮｉに限定されるものではなく、他の公知の材料を用いても良い。
【０１２７】
その後、図３（Ｂ）で示すように５５０〜５８０℃、４〜８時間の加熱処理により非晶質半導体膜２０４を結晶化させて結晶性半導体膜２１１を形成する。この結晶性半導体膜２１１は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的にはある特定の方向性をもって成長しているため、結晶性が揃っている。また、特定方位の配向率が高いという特徴がある。
【０１２８】
図３（Ｃ）で示すように、加熱処理により結晶化した結晶性半導体膜２１１に対し、連続発振レーザー光又はそれと同等な強光を照射して溶融させ再結晶化する。こうして、表面がほぼ平坦化された結晶性半導体膜２１２を得ることができる。この結晶性半導体膜２１２も同様に結晶の成長端や結晶粒界は第２絶縁膜２０２上（凸部上）に形成されている。また、結晶性半導体膜２１１において残存する非晶質領域もこの処理により結晶化させることができる。
【０１２９】
レーザー光を照射する対象として結晶性半導体膜を用いる利点は半導体膜の光吸収係数の変動率にあり、結晶化した半導体膜にレーザー光を照射して溶融させたとしても光吸収係数は殆ど変動しない。よって、レーザー照射条件のマージンを広くとることができる。
【０１３０】
その後、結晶性半導体膜２１２に残存する金属元素を取り除くゲッタリング処理を行うことが好ましい。結晶性半導体膜２１２に接して薄い酸化珪素等で形成されるバリア膜２１３を形成し、希ガス元素を１×１０２０ａｔｏｍｓ／ｃｍ３以上の濃度で含有する非晶質珪素膜２１４をゲッタリングサイトとして形成する。加熱処理は５００〜７００℃にて行えば良い。この技術の詳細については、特開２００２−３１３８１１号公報を参照されたい。また、このゲッタリング処理に伴う加熱処理は、結晶性半導体膜２１２の歪みを緩和するという効果も併せ持っている。
【０１３１】
その後、図３（Ｅ）に示すように、非晶質珪素膜２１４、バリア膜２１３を除去し、実施の形態１と同様に、結晶性半導体膜２１２の表面をエッチングして開口部（凹部）に埋め込まれている結晶性半導体膜２１５を選択的に抽出する。こうして、複数の結晶方位を有し、結晶粒界が形成されていない結晶性半導体膜２１５を得ることができる。このような二段階の結晶化処理は、実施の形態１と比較して比較的歪みの少ない結晶性半導体膜を形成することを可能にする。
【０１３２】
（実施の形態５）
次に、本実施の形態において開口部を有する下地絶縁膜上に結晶性半導体膜を形成し、その開口部に充填された充填領域にチャネル形成領域が配設されるＴＦＴを作製する一形態を図４乃至図１１を用いて説明する。尚、各図面において、（Ａ）は上面図、（Ｂ）以降はそれに対応する各部位の縦断面図を示す。
【０１３３】
図４において、ガラス基板３０１上に３０〜３００ｎｍの窒化珪素、窒素含有量が酸素含有量よりも大きな酸化窒化珪素、窒化アルミニウム、又は酸化窒化アルミニウムでなる第１絶縁膜３０２を形成する。その上に酸化珪素膜又は酸化窒化珪素膜を形成し、写真蝕刻により矩形状のパターンを有する第２絶縁膜３０３を形成する。酸化珪素膜はプラズマＣＶＤ法でＴＥＯＳとＯ２とを混合し、反応圧力４０Ｐａ、基板温度４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．６Ｗ／ｃｍ２で放電させ１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さに堆積し、その後エッチングにより開口部３０４を形成する。開口部の幅は、特にチャネル形成領域が配置される場所において、０．０１〜２μｍ、好ましくは０．１〜１μｍで形成する。
【０１３４】
次いで、図５で示すように第１絶縁膜３０２及び第２絶縁膜３０３上に酸化珪素膜又は酸化窒化珪素膜から成る第３絶縁膜３０５と非晶質半導体膜３０６を同一のプラズマＣＶＤ装置を用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜３０６は珪素を主成分に含む半導体膜で形成し、プラズマＣＶＤ法でＳｉＨ４を原料気体として用い形成する。この段階では、図示するように開口部３０４の底面及び側面を被覆して平坦でない表面形状が形成される。
【０１３５】
そして図６で示すように連続発振レーザー光を照射して結晶化させる。結晶化の条件は、連続発振モードのＹＶＯ４レーザー発振器を用い、その第２高調波（波長５３２ｎｍ）の出力２〜１０Ｗを、光学系にて短手方向に対する長手方向の比が１０以上である線状レーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、１０〜２００ｃｍ／ｓｅｃの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±１０％である。このようなレーザー光の照射は、図１４または図３５で示す構成のレーザー照射装置を適用することができる。
【０１３６】
線状に集光されたレーザー光３６０の走査方向と開口部の配置との関係は図１５に示されている。線状に集光されたレーザー光３６０の強度分布はその強度分布が長手方向において均一な領域を有していることが望ましい。これは加熱される半導体の温度が照射領域の温度を一定にすることが目的である。線状に集光されたレーザー光の長手方向（走査方向と交差する方向）に温度分布が生じると、結晶の成長方向をレーザー光の走査方向に限定することができなくなるためである。開口部３０４の配列は図示のように線状に集光されたレーザー光３６０の走査方向と合わせて配列させておくことで、結晶の成長方向と、全てのＴＦＴのチャネル長方向とを合わせることができる。これによりＴＦＴの素子間の特性ばらつきを小さくすることができる。
【０１３７】
この条件でレーザー光を照射することにより、非晶質半導体膜は瞬間的に溶融し結晶化させる。実質的には溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて開口部（凹部）に凝集し固化する。これにより、図６に示すように開口部３０４を充填する形態で表面が平坦な結晶性半導体膜３０７が形成される。
【０１３８】
その後図７に示すように、少なくとも開口部３０４に結晶性半導体膜３０７が残存するようにエッチング処理を行いう。このエッチング処理により、第２絶縁膜３０３上にある結晶性半導体膜は除去され、開口部の形状に合わせて結晶性半導体膜から成る島状の半導体膜３０８が得られる。結晶性半導体膜はフッ素系のガスと酸素とをエッチングガスとして用いることにより下地の酸化珪素膜と選択性をもってエッチングすることができる。例えば、エッチングガスとして、ＣＦ４とＯ２の混合ガスが適用される。この島状の半導体膜３０８は、実施の形態１で示したように、複数の結晶方位を有し、結晶粒界が形成されていないという特徴を有している。
【０１３９】
尚、図７は、この島状の半導体膜３０８の形状、即ち、第１絶縁膜３０２及び第２絶縁膜３０３により形成される開口部３０４の形状を限定的に示すものではなく、実施の形態１で述べた如く、所定のデザインルールに従う範囲内において、特に限定されるものではない。例えば、図７の島状の半導体膜の形状は、複数個の短冊状の結晶性半導体膜は一対の矩形の結晶性半導体膜と連接した形態を有しており、後述するように、複数個の短冊状の結晶性半導体膜にＴＦＴのチャネル形成領域が配置される形態となっている。
【０１４０】
この後、図８で示すように、島状の半導体膜３０８のチャネル形成領域が配置される周辺の第２絶縁膜３０３をエッチング処理により除去して開口部３０９を形成する。このエッチング処理は緩衝フッ酸のよる薬液処理、又はＣＨＦ３やＣＦ４を用いたドライエッチング等で行うことができる。この開口部３０９を形成することで、図８（Ｂ）に示すように、その領域の配置する島状の半導体膜３０８の側面部及び上面部が露出し、底面には第３絶縁膜３０５が残り第１絶縁膜３０２と接している。他の部位には第２絶縁膜３０３が残存して、島状の半導体膜３０８と接している。
【０１４１】
この工程においてエッチングの深さは図２２（Ａ）で示すように第１絶縁膜３０２までエッチングして開口部３０９を形成しても良い。このような形態とすることで、後述するように、この部分にゲート電極を形成する場合、島状の半導体膜３０８の側面部の全面をチャネル形成領域とすることができる。また、図２２（Ｂ）で示すように、第２絶縁膜３０３の途中でエッチングを止めても良い。いずれにしてもエッチングの深さを調節することにより島状の半導体膜３０８のチャネル形成領域の深さを調節することができる。即ち、結晶化領域を選択することができる。
【０１４２】
図９は、島状の半導体膜３０８の上面及び側面を覆いゲート絶縁膜として用いる第４絶縁膜３１０、ゲート電極として用いる導電膜３１１を形成する。第４絶縁膜３１０は、３０〜２００ｎｍの酸化珪素膜又は酸化窒化珪素膜を形成する。また、導電膜３１１はタングステン又はタングステンを含有する合金で形成する。
【０１４３】
図１０では、島状の半導体膜３０８に一導電型の不純物領域３１３を形成する段階を示している。この不純物領域３１３は、ゲート電極として用いる導電膜３１１をマスクとして、自己整合的に形成しても良いし、フォトレジスト等でマスキングして形成しても良い。不純物領域３１３はソース及びドレイン領域を形成し、必要に応じて低濃度ドレイン領域を適宜設けることもできる。
【０１４４】
この不純物領域３１３は、不純物イオンを電界で加速して半導体膜に注入するイオン注入法又はイオンドーピング法などが適用される。この場合において、注入するイオン種の質量分離の有無は本発明を適用する上で本質的な問題とはならない。しかしながら、島状に半導体膜３０８の側面部にも効率良く不純物イオンを注入するためには、イオンの注入方向に対して基板を斜めに配置し、且つ回転させながら注入を行う斜めドーピングを行うことが望ましい。
【０１４５】
島状の半導体膜において、ゲート電極を形成する導電層３１１と重畳する領域はチャネル形成領域３１２となる。このチャネル形成領域３１２の部位における詳細は図２３に示されている。チャネル形成領域３１２においては島状の半導体膜の側面部及び上面部にゲート絶縁膜として機能する第４絶縁膜３１０を介してゲート電極として機能する導電層３１１が配設されている。よって、電位の印加により形成されるチャネルは半導体膜の側面部と上面部に渡って形成される。これにより空乏化領域を増やすことができ、ＴＦＴの電流駆動能力を向上させることができる。さらに、トランジスタがｎ型の場合は、低濃度のｐ型の不純物をチャネル形成領域３１２に添加し、逆にトランジスタがｐ型の場合は、低濃度のｎ型の不純物をチャネル形成領域３１２に添加しておくことで、チャネル形成領域３１２の中心部における空乏化されない領域によってオフ電流が生じるという事態を防ぐことができる。
【０１４６】
そして、図１１に示すように５０〜１００ｎｍ程度の水素を含有する窒化珪素膜又は酸化窒化珪素膜による第５絶縁膜３１４を形成する。この状態で４００〜４５０℃に熱処理をすることにより窒化珪素膜又は酸化窒化珪素膜が含有する水素が放出され島状の半導体膜に対する水素化を行うことができる。酸化珪素膜等で形成する第６絶縁膜３１５を形成し、ソース及びドレイン領域を形成する不純物領域３１３と接触する配線３１６、３１７を形成する。
【０１４７】
こうしてＴＦＴを作製することができる。図４〜図１１を用いて説明したＴＦＴの構成は、複数のチャネル形成領域が並列に配設され、一対の不純物領域と連接して設けられたマルチチャネルＴＦＴを示している。この構成において、並列に配設するチャネル形成領域の数に限定はなく、必要に応じて複数個配設すれば良い。
【０１４８】
このチャネル形成領域は、複数の結晶方位を有し、結晶粒界が形成されることなく、チャネル長方向と平行な方向に延在する複数の結晶粒が集合した結晶性半導体膜で形成されている。
【０１４９】
（実施の形態６）
図１２は低濃度ドレイン（ＬＤＤ）構造を持ったｎチャネル型マルチチャネルＴＦＴと、ｐチャネル型マルチチャネルＴＦＴとでＣＭＯＳ構造の基本回路であるインバータ回路を構成する一例を示している。図１２において、第２絶縁膜３２０、開口部３２１、島状の半導体膜３２２、３２３は実施の形態５と同様にして形成される。
【０１５０】
図１２（Ａ）は上面図を示し、島状の半導体膜３２２にはソース及びドレイン領域を形成する第１ｎ型不純物領域３３３が形成され、島状の半導体膜３２３にはソース及びドレイン領域を形成する第１ｐ型不純物領域３３４が形成され、その他にゲート電極を形成する導電層３３０、ソース及びドレイン配線３３７〜３３９が形成されている。
【０１５１】
図１２（Ｂ）及び（Ｃ）はＧ−Ｇ’線及びＨ−Ｈ’線に対応した縦断面図を示し、ｎチャネル型のＴＦＴには第１ｎ型不純物領域３３３に隣接してＬＤＤ領域を形成する第２ｎ型不純物領域３３２が形成されている。ゲート電極３３０は二層構造であり、第１ｎ型不純物領域３２２、第２ｎ型不純物領域３３２及び第１ｐ型不純物領域３３４は自己整合的に形成することができる。３３１はチャネル形成領域である。このようなゲート電極と不純物領域、及びその作製方法の詳細については、特開２００２−０１４３３７号公報又は特開２００２−３２４８０８号公報を参照されたい。
【０１５２】
その他、図１２で示す第５絶縁膜３１４、第６絶縁膜３１５は実施の形態５と同じものが適用されるのでここでは説明を省略する。
【０１５３】
（実施の形態７）
実施の形態５で示すマルチチャネルＴＦＴにおいて、ゲート電極の構成が異なる一例を図１３により示す。尚、ゲート電極及びＬＤＤ領域の構成以外は、実施の形態５と同じであり、共通の符号を用いて示し、詳細な説明は省略する。
【０１５４】
図１３で示すＴＦＴの構造はゲート電極を窒化チタン又は窒化タンタルなど窒化物金属層３５０ａとタングステン又はタングステン合金など高融点金属層３５０ｂで形成する一例であり、高融点金属層３５０ｂの側面にスペーサ３５１を設けている。スペーサ３５１は酸化珪素などの絶縁体で形成しても良いし、導電性を持たせるためにｎ型の多結晶珪素で形成しても良く、異方性ドライエッチングにより形成する。ＬＤＤ領域３５２はこのスペーサを形成する前に形成することにより、自己整合的に形成することができる。スペーサを導電性材料で形成した場合には、ＬＤＤ領域が実質的にゲート電極と重畳するゲート・オーバーラップＬＤＤ（Ｇａｔｅ−Ｏｖｅｒｌａｐｐｅｄ ＬＤＤ）構造とすることができる。
【０１５５】
このようなスペーサを設けて自己整合的にＬＤＤ領域を形成する構造は、特にデザインルールを微細化する場合において有効である。ここでは単極性のＴＦＴ構造を示したが、実施の形態６と同様にＣＭＯＳ構造を形成することもできる。
【０１５６】
（実施の形態８）
本発明は様々な半導体装置に適用できるものであり、実施の形態１乃至７に基づいて作製される表示パネルの形態を説明する。
【０１５７】
図１６において、基板９００には画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ、入出力端子９３５、配線又は配線群９１７が備えられている。シールパターン９４０はゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃ及び当該駆動回路部と入力端子とを接続する配線又は配線群９１７と一部が重なっていても良い。このようにすると、表示パネルの額縁領域（画素部の周辺領域）の面積を縮小させることができる。入出力端子９３５には、ＦＰＣ９３６が固着されている。
【０１５８】
さらに、本発明のＴＦＴを用いてマイクロプロセッサ、メモリ、又はメディアプロセッサ／ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）等が形成されたチップ９５０が実装されていても良い。これらの機能回路は、画素部９０２、ゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃとは異なるデザインルールで形成されるものであり、具体的には１μｍ以下のデザインルールが適用される。実装の方法に限定はなくＣＯＧ方式等が適用されている。
【０１５９】
例えば、実施の形態１乃至７で示すＴＦＴは画素部９０２のスイッチング素子として、さらにゲート信号側駆動回路９０１ａ、９０１ｂ、データ信号側駆動回路９０１ｃを構成する能動素子として適用することができる。
【０１６０】
図２１は画素部９０２の一画素の構成を示す一例であり、ＴＦＴ５５１〜５５３が備えられている。これらは、画素に備える発光素子や液晶素子を制御するそれぞれスイッチング用、リセット用、駆動用のＴＦＴである。これらのＴＦＴの作製工程は図１７乃至図２０により示されている。尚、工程の詳細は実施の形態５と同様であり詳細な説明は省略する。
【０１６１】
図１７は第２絶縁膜５０３と、それに開口部５０４、５０５を形成した段階を示している。図１８では、開口部５０４、５０５を形成した後、非晶質半導体膜５０６を堆積し、それに線状に集光されたレーザー光５０７を照射して結晶性半導体膜５０８を形成する段階を示している。
【０１６２】
図１９は第２絶縁膜５０３上にある結晶性半導体膜をエッチングにより選択的に除去し、開口部を充填する形で結晶性半導体膜でなる島状の半導体膜５０９、５１０が形成された状態を示している。
【０１６３】
そして図２０に示すように、第２絶縁膜５０３をエッチングして開口部５１１〜５１３を形成し島状の半導体膜５０９、５１０の側面部を部分的に露出させる。さらに、ゲート絶縁膜（図示せず）及びゲート電極（又はゲート配線）５１４〜５１６を形成する。開口部５１１〜５１３は島状の半導体膜５０９、５１０がゲート電極（又はゲート配線）５１４〜５１６と交差する位置に合わせて形成されるものである。これにより、実施の形態５と同様なゲート構造を得ることができる。その後、ｎ型又はｐ型の不純物領域を形成し、絶縁膜を介して信号線５１８、電源線５１９、その他各種配線５２０、５２１及び画素電極５１７を形成することにより、図２１で示す画素構造を得ることができる。
【０１６４】
図２４（Ａ）は図２１におけるＡ−Ａ’線に対応する縦断面図を示している。さらに図２４（Ｂ）に示すように画素電極５１７を用いて有機発光素子を形成することができる。
【０１６５】
図２４（Ｂ）は有機発光素子３３からの発光が基板側とは反対側に放射する形態（上方放射型）の場合を示している。配線５２１と接続する有機発光素子３３の一方の電極である画素電極５１７を陰極で形成する。有機化合物層２７は陰極側から電子注入輸送層、発光層、正孔注入輸送層の順で形成する。その上層側に形成される陽極２９との間には薄い透光性の金属層２８が設けられている。陽極２９は酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）など透光性導電膜を抵抗加熱蒸着法で形成する。この金属層２８は陽極２９を形成するに当たり、有機化合物層２７にダメージが及び素子特性が悪化するのを防いでいる。その後形成する保護膜２４、パッシベーション膜２５はを形成する。
【０１６６】
有機化合物層２７を低分子有機化合物で形成する場合には、銅フタロシアニン（ＣｕＰｃ）と芳香族アミン系材料であるＭＴＤＡＴＡ及びα−ＮＰＤで形成される正孔注入輸送層、トリス−８−キノリノラトアルミニウム錯体（Ａｌｑ３）で形成される電子注入層兼発光層を積層させて形成することができる。Ａｌｑ３は一重項励起状態からの発光（蛍光）を可能としている。
【０１６７】
輝度を高めるには三重項励起状態からの発光（燐光）を利用することが好ましい。この場合には、有機化合物層２７としてフタロシアニン系材料であるＣｕＰｃと芳香族アミン系材料であるα−ＮＰＤで形成される正孔注入輸送層上に、カルバゾール系のＣＢＰ＋Ｉｒ（ｐｐｙ）３を用いて発光層を形成し、さらにバソキュプロイン（ＢＣＰ）を用いて正孔ブロック層、Ａｌｑ３による電子注入輸送層を積層させた構造とすることもできる。
【０１６８】
上記二つの構造は低分子系有機化合物を用いた例であるが、高分子系有機化合物と低分子系有機化合物を組み合わせた有機発光素子を実現することもできる。例えば、有機化合物層２７として陽極側から、高分子系有機化合物のポリチオフェン誘導体（ＰＥＤＯＴ）により正孔注入輸送層、α−ＮＰＤによる正孔注入輸送層、ＣＢＰ＋Ｉｒ（ｐｐｙ）３による発光層、ＢＣＰによる正孔ブロック層、Ａｌｑ３による電子注入輸送層を積層させても良い。正孔注入層をＰＥＤＯＴに変えることにより、正孔注入特性が改善され、発光効率を向上させることができる。
【０１６９】
いずれにしても、三重項励起状態かからの発光（燐光）は、一重項励起状態からの発光（蛍光）よりも発光効率が高く、同じ発光輝度を得るにも動作電圧（有機発光素子を発光させるに要する電圧）を低くすることが可能である。
【０１７０】
このように本発明を用いて有機発光素子を用いた表示パネルを作製することができる。また、ここでは例示しなかったが、液晶の電気光学特性を利用した表示パネルを作製することもできる。
【０１７１】
図４４も、画素部９０２の一画素の構成を示す一例であり、ＴＦＴ５８０１〜５８０３が備えられている。これらは、画素に備える発光素子や液晶素子を制御するそれぞれスイッチング用、リセット用、駆動用のＴＦＴである。
【０１７２】
これらのＴＦＴのチャネル形成領域を含む島状の半導体領域５８１２〜５８１４は、その下層に形成されている下地絶縁膜の開口５８１０、５８１１に合わせて形成されている。島状の半導体領域５８１２〜５８１４は実施の形態１〜７に基づいて形成することができる。島状の半導体領域５８１２〜５８１４の上層には、ゲート配線５８１５〜５８１７が形成され、パッシベーション膜及び平坦化膜を介して信号線５８１８、電源線５８１９、その他各種配線５８２０、５８２１及び画素電極５８２３が形成されている。
【０１７３】
このように、本発明は何ら影響を与えることなく表示パネルを完成させることができる。
【０１７４】
（実施の形態９）
本発明を用いて様々な装置を完成させることができる。その一例は、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、投影型表示装置等が挙げられる。それらの一例を図２８、図２９に示す。
【０１７５】
図２８（Ａ）は本発明を適用してテレビ受像器を完成させる一例であり、筐体３００１、支持台３００２、表示部３００３等により構成されている。本発明により作製されるＴＦＴは表示部３００３の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりテレビ受像器を完成させることができる。
【０１７６】
図２８（Ｂ）は本発明を適用してビデオカメラを完成させた一例であり、本体３０１１、表示部３０１２、音声入力部３０１３、操作スイッチ３０１４、バッテリー３０１５、受像部３０１６等により構成されている。本発明により作製されるＴＦＴは表示部３０１２の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりビデオカメラを完成させることができる。
【０１７７】
図２８（Ｃ）は本発明を適用してノート型のパーソナルコンピュータを完成させた一例であり、本体３０２１、筐体３０２２、表示部３０２３、キーボード３０２４等により構成されている。本発明により作製されるＴＦＴは表示部３０２３の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりパーソナルコンピュータを完成させることができる。
【０１７８】
図２８（Ｄ）は本発明を適用してＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）を完成させた一例であり、本体３０３１、スタイラス３０３２、表示部３０３３、操作ボタン３０３４、外部インターフェース３０３５等により構成されている。本発明により作製されるＴＦＴは表示部３０３３の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりＰＤＡを完成させることができる。
【０１７９】
図２８（Ｅ）は本発明を適用して音響再生装置を完成させた一例であり、具体的には車載用のオーディオ装置であり、本体３０４１、表示部３０４２、操作スイッチ３０４３、３０４４等により構成されている。本発明により作製されるＴＦＴは表示部３０４２の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、増幅回路など様々な集積回路がガラス上に形成し組み込むことができ、本発明によりオーディオ装置を完成させることができる。
【０１８０】
図２８（Ｆ）は本発明を適用してデジタルカメラを完成させた一例であり、本体３０５１、表示部（Ａ）３０５２、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６等により構成されている。本発明により作製されるＴＦＴは表示部（Ａ）３０５２および表示部（Ｂ）３０５５の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりデジタルカメラを完成させることができる。
【０１８１】
図２８（Ｇ）は本発明を適用して携帯電話を完成させた一例であり、本体３０６１、音声出力部３０６２、音声入力部３０６３、表示部３０６４、操作スイッチ３０６５、アンテナ３０６６等により構成されている。本発明により作製されるＴＦＴは表示部３０６４の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩ、携帯電話用ＬＳＩなど様々な集積回路がガラス上に形成し組み込むことができ、本発明により携帯電話を完成させることができる。
【０１８２】
図２９（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。図２９（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【０１８３】
尚、図２９（Ｃ）は、図２９（Ａ）及び図２９（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１８４】
また、図２９（Ｄ）は、図２９（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１８５】
尚、ここで示す装置はごく一例であり、これらの用途に限定するものではない。
【０１８６】
（実施の形態１０）
本実施の形態では、図１に示した第２絶縁膜２０２を形成するにあたって、ガラス基板をエッチングストッパーとして用い、第２絶縁膜２０２上に第１絶縁膜２０１に相当する絶縁膜を形成する例を示す。
【０１８７】
図３０（Ａ）において、まずガラス基板６０１上に酸化珪素又は酸化窒化珪素で１０〜３０００ｎｍ、好ましくは１００〜２０００ｎｍの厚さで所定の形状で開口部が形成された第２絶縁膜６０２を形成する。詳細は、実施の形態１と同様である。開口部の形成は、ウェットエッチングでもドライエッチングでも良いが、本実施例では、ＣＨＦ３ガスを用いたドライエッチングを用いる。この場合、ガス流量は３０〜４０ｓｃｃｍ、反応圧力は２．７〜４．０ＫＰａ、印加電力は５００Ｗ、基板温度は２０℃とすれば良い。
【０１８８】
また、本実施の形態の場合、ガラス基板６０１としては、酸化珪素膜との選択比の高い材質（例えば、コーニング社製１７３７ガラス基板等）を用いることが好ましい。選択比が高ければ第２絶縁膜６０２の形成にあたって、ガラス基板６０１をそのままエッチングストッパーとして用いることが可能だからである。
【０１８９】
そして、第２絶縁膜６０２を形成したら、その上を窒化珪素、窒素含有量が酸素含有量よりも大きな酸化窒化珪素またはこれらの積層でなる第１絶縁膜６０３で覆い、さらにその上に非晶質半導体膜６０４を形成して、図３０（Ｂ）の状態を得る。これら第１絶縁膜６０３及び非晶質半導体膜６０４の詳細については、実施の形態１の記載を参照すれば良い。また、図３０（Ｂ）以降の工程は、実施の形態１に従えば良いのでここでの説明は省略する。
【０１９０】
本実施の形態によれば、ガラス基板６０１と第２絶縁膜６０２との選択比を十分高く確保することが可能であるため、第２絶縁膜６０２の開口部を形成する際のプロセスマージンが向上する。また、第２絶縁膜６０２の下端部におけるえぐれ等の問題も起こることがない。さらに、第２絶縁膜６０２を設けない部分は、ガラス基板上に窒化珪素膜、窒素含有量が酸素含有量よりも大きな酸化窒化珪素またはこれらの積層膜という構成となるため、窒化アルミニウム等の特殊な絶縁膜を用いる必要がない。
【０１９１】
なお、本実施の形態は、実施の形態１〜９のいずれの構成とも自由に組み合わせて実施することが可能である。
【０１９２】
【実施例】
以下、本発明の実施例について説明する。
【０１９３】
（実施例１）
本実施例は、開口部を有する下地絶縁膜上に結晶性半導体膜を形成し、その開口部に充填された充填領域にチャネル形成領域が配設されるＴＦＴを作製する一例を示す。
【０１９４】
図３６において、ガラス基板５６０１上に１００ｎｍの酸化窒化珪素膜でなる第１絶縁膜５６０２を形成する。その上に酸化珪素膜を形成し、写真蝕刻により矩形状のパターンを有する第２絶縁膜５６０３を形成する。酸化珪素膜はプラズマＣＶＤ法でＴＥＯＳとＯ２とを混合し、反応圧力４０Ｐａ、基板温度４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．６Ｗ／ｃｍ２で放電させ１５０ｎｍの厚さに堆積し、その後エッチングにより開口部５６０４ａ、５６０４ｂを形成する。
【０１９５】
尚、図３６において（Ａ）は上面図、（Ｂ）はＡ−Ａ’線に対応する縦断面図、（Ｃ）はＢ−Ｂ’線に対応する縦断面図を示す。以降、図３７〜図４１は同様の扱いとする。
【０１９６】
そして図３７で示すように第１絶縁膜５６０２及び第２絶縁膜５６０３を覆う非晶質珪素膜５６０５を１５０ｎｍの厚さで形成する。非晶質珪素膜５６０５はプラズマＣＶＤ法でＳｉＨ４を原料気体として用い形成する。
【０１９７】
そして、図３８で示すように連続発振レーザー光を照射して結晶化させる。結晶化の条件は、連続発振モードのＹＶＯ４レーザー発振器を用い、その第２高調波（波長５３２ｎｍ）の出力５．５Ｗを長手方向に４００μｍ、短手方向に５０〜１００μｍに光学系にて長手方向に均一なエネルギー密度分布を有するように集光し、５０ｃｍ／ｓｅｃの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±５％である。このようなレーザー光の照射は、図３５で示す構成のレーザー照射装置を適用することができる。光学系にて集光したレーザー光は、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良い。結晶化はこの強度分布が長手方向において均一な領域で成されるようにし、これによりレーザー光の走査方向と平行な方向に結晶成長する効力を高めることができる。
【０１９８】
この条件でレーザー光を照射することにより、非晶質珪素膜は瞬間的に溶融し溶融帯が移動しながら結晶化が進行する。溶融した珪素は表面張力が働いて開口部（凹部）に凝集し固化する。これにより、開口部５６０４ａ、５６０４ｂを充填する形態で結晶性半導体膜５６０６が形成される。
【０１９９】
その後図３９に示すように、少なくとも開口部５６０４ａ、５６０４ｂに結晶性半導体膜が残存するようにマスクパターンを形成してエッチング処理を施し、チャネル形成領域を含む島状の半導体領域５６０７、５６０８を形成する。
【０２００】
図４０は、半導体領域５６０７、５６０８の上層側にゲート絶縁膜５６０９、ゲート電極５６１０、５６１１が形成された状態を示している。ゲート絶縁膜は８０ｎｍの酸化珪素膜をプラズマＣＶＤ法で形成すれば良い。ゲート電極５６１０、５６１１はタングステン又はタングステンを含有する合金で形成する。このような構造とすることにより、開口部５６０４ａ、５６０４ｂを充填する島状の半導体領域にチャネル形成領域を設けることができる。
【０２０１】
以降、ソース及びドレイン領域、低濃度ドレイン領域等を適宜形成すればＴＦＴを完成させることができる。
【０２０２】
（実施例２）
実施例１と同様な工程で形成されるものであるが、図４１で示すように、第２絶縁膜５６０３に形成する開口部の形状を、細長い短冊状の領域とそれと連接する領域とで形成し、その開口部５６０４ｃに合わせて結晶性半導体膜で成る島状の半導体領域５６２０を形成し、ゲート絶縁膜５６２１、ゲート電極５６２２を形成することにより、マルチチャネルＴＦＴを形成することができる。
【０２０３】
（実施例３）
実施例２において、第２絶縁膜５６０３を非晶質半導体膜の厚さよりも厚く形成し、例えば３５０ｎｍで形成することで、図４２に示すように、結晶性半導体膜で形成される島状の半導体領域５６２０を開口部５６０４ｄに完全に埋め込むことができる。そして、ゲート絶縁膜５６２１及びゲート電極５６２２を同様に形成すればマルチチャネルＴＦＴを形成することができる。
【０２０４】
（実施例４）
図４３はマルチチャネルＴＦＴの他の一例を示している。基板５６０１上に第１絶縁膜５６０２、第２絶縁膜５６０３、島状の半導体領域５６３０、ゲート絶縁膜５６３１、ゲート電極５６３２は実施例１乃至３と同様に形成するものである。図４３において異なる部分は、第２絶縁膜５６０３で形成される開口部５６０４ｅの他に、島状の半導体領域５６３０が形成された後において、チャネル形成領域が形成される当該半導体領域の周辺の第２絶縁膜を除去して第２の開口部５６２５を形成している点にある。
【０２０５】
チャネル形成領域付近の形態を図４３（Ｄ）に拡大図として示すが、島状の半導体領域５６３０の側面及び上面に接してゲート絶縁膜５６３１が形成され、それを覆う形でゲート電極５６３２が形成されることになり、この場合チャネル形成領域は半導体領域５６３０の上部５６３４と側面部５６３５の両方に形成されることになる。これにより空乏化領域を増やすことができ、ＴＦＴの電流駆動能力を向上させることができる。
【０２０６】
（実施例５）
本実施例では、本発明の半導体装置に用いられる、互いに分離した複数のチャネル形成領域を有する、所謂マルチチャネルＴＦＴの作製工程について述べる。
【０２０７】
まず図４９（Ａ）に示すように、基板上に凸部６１２４を有する下地膜６１２０を形成する。なお、図４９（Ａ）のＡ−Ａ’における断面図を図４９（Ｂ）に示し、図４９（Ａ）のＢ−Ｂ’における断面図を図４９（Ｃ）に示す。
【０２０８】
本実施例では、実施の形態において示したのと同じ構成を有する下地膜６１２０を用いる。下地膜６１２０は、３つの下地膜からなり、まず窒化珪素からなる第１の下地膜６１２１上に、矩形状の酸化珪素から成る第２の下地膜６１２２が形成されており、第１及び第２の下地膜６１２１、６１２２を覆うように、酸化珪素からなる第３の下地膜６１２３が形成されている。本実施例では凸部６１２４が、矩形状の第２の絶縁膜６１２２と、第３の絶縁膜６１２３のうち第１の絶縁膜６１２１ではなく第２の絶縁膜６１２２に接している部分と、で構成されている。
【０２０９】
なお、凸部６１２４の形状及びそのサイズついては、設計者が適宜設定することができるが、後に形成される半導体膜が凸部のエッジ近傍において膜切れを起こさない程度の厚さに設定する必要がある。本実施例では凸部の高さを０．１〜１μｍ程度にする。
【０２１０】
なお、基板の歪がそのまま後に形成される下地膜６１２０の形状に影響を与えることになる。下地膜の歪は後に形成される半導体膜の結晶性の均一性を乱す原因になるので、基板の表面を、その歪の差が１０ｎｍ以下に抑えられるように化学的機械的研磨法（ＣＭＰ法）を用いて研磨したり、後の工程における加熱処理により基板が歪まないように、下地膜を形成する前に予め基板に加熱処理を施しておくと良い。
【０２１１】
そして、下地膜６１２０を覆って非単結晶半導体膜６１２５を形成する。非単結晶半導体膜６１２５は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により成膜することができる。本実施例ではプラズマＣＶＤ法により３００ｎｍの非単結晶半導体膜６１２５を成膜した。
【０２１２】
次に、図５０（Ａ）に示すように、非単結晶半導体膜６１２５にレーザー光を照射し、結晶化を行なう。なお、図５０（Ｂ）は、図５０（Ａ）の破線Ａ−Ａ’における断面図に相当する。本実施例では連続発振のＹＶＯ４レーザーを用い、５０ｃｍ／ｓｅｃの走査速度で照射を行った。このとき、レーザー光の走査方向は、後に形成されるチャネル形成領域においてキャリアが移動する方向と同じ方向に揃える。本実施例では、白抜きの矢印で示したように、走査方向を矩形の凸部６１２４の長手方向に揃えてレーザー光を照射した。レーザー光の照射により、非単結晶半導体膜６１２５は溶融し、凸部上から凹部上に体積が移動し、結晶性半導体膜６１２６が形成される。
【０２１３】
次に、図５１（Ａ）に示すように結晶性半導体膜６１２６をパターニングすることで、サブアイランド６１２７を形成する。なお、図５１（Ｂ）は、図５１（Ａ）の破線Ａ−Ａ’における断面図に相当する。サブアイランド６１２７は、凸部６１２４間に形成される凹部上にその一部が存在する。目的とするマルチチャネルＴＦＴのチャネル形成領域は、結晶性半導体膜６１２６の凹部上に位置する部分を用いて形成されるので、そのチャネル形成領域の数、チャネル長、チャネル幅を考慮して、サブアイランド６１２７と凸部６１２４との位置関係を定めることが肝要である。
【０２１４】
次に、図５２（Ａ）に示すようにサブアイランド６１２７を上面から、第３の下地膜６１２３の凸部６１２４の上面を露出させる程度に除去することで、アイランド６１２８を形成する。なお、図５２（Ｂ）は、図５２（Ａ）の破線Ａ−Ａ’における断面図に相当する。サブアイランド６１２７の上面からの除去は、どのような方法を用いて行っても良く、例えばエッチングにより行っても良いし、ＣＭＰ法により行っても良い。
【０２１５】
このサブアイランド６１２７の上面からの除去により、凸部６１２４上の粒界が存在する部分が除去され、凸部６１２４間に相当する凹部の上には、粒界が殆ど存在しておらず、後にチャネル形成領域となる部分において結晶性の良い半導体膜が残される。そして、図５２（Ａ）、（Ｂ）に示すような、チャネル形成領域の部分のみ分離したスリット状のアイランド６１２８が形成される。なお、ソース領域またはドレイン領域となる部分はチャネル形成領域ほど半導体膜の結晶性によるＴＦＴの特性への影響が大きくない。そのため、ソース領域またはドレイン領域となる部分が、チャネル形成領域となる部分に比べて結晶性が芳しくなくても然程問題にはならない。
【０２１６】
次に、図５３（Ａ）に示すように、下地膜６１２０の凸部６１２４の一部を除去し、アイランド６１２８のチャネル形成領域となる部分を露出する。なお、図５３（Ｂ）は、図５３（Ａ）の破線Ａ−Ａ’における断面図に相当する。この凸部６１２４の除去は、ドライエッチングでもウェットエッチングでも良く、その他の方法を用いていても良い。エッチングに際し、アイランド６１２８の一部が除去されることもあり得る。
【０２１７】
なお、凸部６１２４が完全に除去されずに、チャネル形成領域と一部が接する状態で残っていても良い。図５９（Ａ）に、チャネル形成領域６１３０の側面が一部第３の下地膜６１２３に覆われている程度に、第２の下地膜６１２２及び第３の下地膜６１２３が残っている状態を示す。また、下地膜６１２０のうち、凸部６１２４以外の部分も多少エッチングされることも有り得る。図５９（Ｂ）に、第１の下地膜６１２１が一部エッチングされている状態を示す。
【０２１８】
また、凸部６１２４のうち、後に形成されるチャネル形成領域となる部分と接していない部分も除去するようにしても良いし、凸部６１２４を全て除去するようにしても良い。本実施例では、凸部６１２４を一部除去することで、第４の下地膜６１２９が形成される。
【０２１９】
次に、図５４（Ａ）に示すように、アイランド６１２８を用いてＴＦＴを作製する。なお、ＴＦＴの構造及びその作製方法は様々である。図５４（Ｂ）は、図５４（Ａ）の破線Ａ−Ａ’における断面図に相当し、図５４（Ｃ）は、図５４（Ａ）の破線Ｂ−Ｂ’における断面図に相当し、図５５（Ａ）は、図５４（Ａ）の破線Ｃ−Ｃ’における断面図に相当し、図５５（Ｂ）は、図５４（Ａ）の破線Ｄ−Ｄ’における断面図に相当する。
【０２２０】
アイランド６１２８が有するチャネル形成領域６１３０は、ゲート絶縁膜６１３１を間に挟んでゲート電極６１３２と重なっている。またチャネル形成領域６１３０は、同じくアイランド６１２８が有する２つの不純物領域６１３３に挟まれている。なお、２つの不純物領域６１３３はソース領域又はドレイン領域として機能する。
【０２２１】
そして、アイランド６１２８、ゲート絶縁膜６１３１及びゲート電極６１３２を覆って、第１層間絶縁膜６１３４が形成されている。そして第１層間絶縁膜６１３４を覆って、第２層間絶縁膜６１３５が形成されている。なお、第１層間絶縁膜６１３４は無機の絶縁膜であり、第２層間絶縁膜６１３５が有する炭素等の不純物がアイランド６１２８に入るのを防ぐことができる。また第２層間絶縁膜６１３５は有機樹脂膜であり、後に形成される配線が断線されないように、表面を平坦化する効果がある。
【０２２２】
そして、ゲート絶縁膜６１３１、第１層間絶縁膜６１３４及び第２層間絶縁膜６１３５に形成されたコンタクトホールを介して、不純物領域６１３３に接続された配線６１３６が、第２層間絶縁膜６１３５上に形成されている。
【０２２３】
上記作製工程によって、互いに分離した複数のチャネル形成領域を有するＴＦＴが完成する。このような構成にすることで、チャネル形成領域のうち、ゲート絶縁膜を間に挟んでゲート電極と重なっている領域を広く取ることができるので、チャネル幅を長くすることができる。チャネル幅を長くすることでオン電流を確保しつつ、ＴＦＴを駆動させることで発生した熱を効率的に放熱することができる。
【０２２４】
なお本発明において、ＴＦＴの構造は図５３に示したものに限定されない。また、チャネル形成領域の数は４つに限定されず、１つまたは４以外の複数のチャネル形成領域を有していても良い。
【０２２５】
また、ＴＦＴの構造は上記構成に限定されず、例えば、図５６に示すような構成を有していても良い。図５６（Ａ）に示すＴＦＴは、２層の導電膜６１４０、６１４１からなるゲート電極を有している。該導電膜６１４０の上面及び導電膜６１４１の側面に接するように、絶縁膜からなるサイドウォール６１４２が形成されている。例えば導電膜６１４０としてＴａＮ、導電膜６１４１としてＷを用い、サイドウォール６１４２としてＳｉＯ２などを用いることができる。図５６（Ｂ）に示すＴＦＴは、２層の導電膜６１４４、６１４５からなるゲート電極を有している。該導電膜６１４４は不純物領域の一部と重なっている。
【０２２６】
なお、上記工程において、レーザー光の照射後または結晶質珪素膜を下地膜の凸部が露出する程度にエッチングした後において、５００〜６００℃で１分から６０分程度加熱することで、半導体膜内において生じている応力を緩和することができる。
【０２２７】
本発明では、絶縁膜の凹部上に位置する半導体膜を、ＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができる。
【０２２８】
（実施例６）
本実施例では、実施例５とは工程順序が異なる、アイランドの作製方法について説明する。なお、各工程の詳しい説明については、実施例５を参照する。
【０２２９】
図５７（Ａ）に示すように、まず矩形状の凸部６３０１を有する下地膜を形成し、該下地膜上に非単結晶半導体膜６３０２を形成する。次に、該非単結晶半導体膜６３０２にレーザー光を照射し、結晶性半導体膜６３０３を形成する（図５７（Ｂ））。
【０２３０】
次に、結晶性半導体膜６３０３を、凸部６３０１の上面が露出する程度まで、その表面から一部を除去していく。なお、本実施例ではエッチングを用いて除去を行い、除去後の結晶性半導体膜をここでは結晶性半導体膜（エッチング後）６３０４とする（図５７（Ｃ））。
【０２３１】
次に、結晶性半導体膜（エッチング後）６３０４をパターニングし、アイランド６３０５を形成する（図５７（Ｄ））。そして、アイランド６３０５のチャネル形成領域となる部分を露出するように、凸部６３０１の一部または全てを除去する。なお、本実施例ではエッチングを用いて凸部６３０１の一部のみを除去し、凸部（エッチング後）６３０６を形成した（図５７（Ｅ））。
【０２３２】
なお、上記工程において、レーザー光の照射後、結晶性半導体膜を下地膜の凸部が露出する程度にエッチングした後またはアイランドを形成した後において、５００〜６００℃で１分から６０分程度加熱することで、半導体膜内において生じている応力を緩和することができる。
【０２３３】
上記工程によって、アイランドを形成する前に、結晶性半導体膜を下地膜の凸部が露出する程度にエッチングすることで、アイランドの端部及び側面が一部エッチングによって除去されてしまうのを防ぐことができる。
【０２３４】
（実施例７）
本実施例では、実施例５、６とは工程順序が異なる、アイランドの作製方法について説明する。なお、各工程の詳しい説明については、実施例５を参照する。
【０２３５】
図５８（Ａ）に示すように、まず矩形状の凸部６３１１を有する下地膜を形成し、該下地膜上に非単結晶半導体膜６３１２を形成する。
【０２３６】
次に、非単結晶半導体膜６３１２をパターニングし、サブアイランド６３１３を形成する（図５８（Ｂ））。
【０２３７】
次に、該サブアイランド６３１３にレーザー光を照射し、結晶化させる。本実施例では結晶化後のサブアイランドをサブアイランド（結晶化後）６３１４とする（図５８（Ｃ））。
【０２３８】
次に、サブアイランド（結晶化後）６３１４を、凸部６３１１の上面が露出する程度まで、その表面から一部を除去していく。なお、本実施例ではエッチングを用いて除去を行い、アイランド６３１５を形成する（図５８（Ｄ））。
【０２３９】
そして、アイランド６３１５のチャネル形成領域となる部分を露出するように、凸部６３１１の一部または全てを除去する。なお、本実施例ではエッチングを用いて凸部６３１１の一部のみを除去し、凸部（エッチング後）６３１６を形成した（図５８（Ｅ））。
【０２４０】
なお、上記工程において、レーザー光の照射後またはアイランドを形成した後において、５００〜６００℃で１分から６０分程度加熱することで、半導体膜内において生じている応力を緩和することができる。
【０２４１】
（実施例８）
本実施例では、複数の凸部を用いて、マルチチャネルＴＦＴと、チャネル形成領域を１つだけ有するシングルチャネルＴＦＴとを形成する例について説明する。
【０２４２】
図６０（Ａ）に、矩形状の複数の凸部６３３０を有する下地膜を示す。該下地膜上に形成されたアイランドを用いたＴＦＴを、図６０（Ｂ）に示す。図６０（Ｂ）では、４つのチャネル形成領域を有するマルチチャネルＴＦＴ６３３１と、２つのチャネル形成領域を有するマルチチャネルＴＦＴ６３３２と、シングルチャネル型ＴＦＴ６３３３とを有している。
【０２４３】
各ＴＦＴは、チャネル形成領域が凸部６３３０間に位置する凹部上に形成されている。より好ましくは、チャネル形成領域と、ＬＤＤ領域とが凸部６３３０間に位置する凹部上に形成されていることが望ましい。
【０２４４】
本実施例は、実施例５〜７と組み合わせて実施することが可能である。
【０２４５】
（実施例９）
本実施例では、半導体膜の結晶化に際し、レーザー光の照射の工程と、触媒を用いて半導体膜を結晶化させる工程とを組み合わせた例について説明する。触媒元素を用いる場合、特開平７−１３０６５２号公報、特開平８−７８３２９号公報で開示された技術を用いることが望ましい。
【０２４６】
まず図６１（Ａ）に示すように、凸部６３５０を有する下地膜６３５１上に、非単結晶半導体膜６３５２を成膜する。次に触媒元素を用いて非単結晶半導体膜６３５２を結晶化させる（図６１（Ｂ））。例えば特開平７−１３０６５２号公報に開示されている技術を用いる場合、重量換算で１０ｐｐｍのニッケルを含む酢酸ニッケル塩溶液を非単結晶半導体膜６３５２に塗布してニッケル含有層６３５３を形成し、５００℃、１時間の脱水素工程の後、５００〜６５０℃で４〜１２時間、例えば５５０℃、８時間の熱処理を行い、結晶性が高められた結晶性半導体膜６３５４を形成する。尚、使用可能な触媒元素は、ニッケル（Ｎｉ）の以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素を用いても良い。
【０２４７】
そして、レーザー光照射により、ＮｉＳＰＣにより結晶化された結晶性半導体膜（ＮｉＳＰＣ後）６３５４から、結晶性がさらに高められた結晶性半導体膜（ＬＣ後）６３５５が形成される（図６１（Ｃ））。結晶性半導体膜（ＬＣ後）６３５５は、レーザー光の照射の際に一次的に溶融し、凸部６３５０の上部から凹部に向かって体積移動し、表面が平坦化される。そして、凸部６３５０上においてその膜厚が薄くなっており、応力によって粒界６３５６ができやすくなっている。
【０２４８】
次に、結晶性半導体膜（ＬＣ後）６３５５中の触媒元素をゲッタリングする工程について説明する。なお本実施例ではゲッタリングをレーザー光の照射後に行なっているが、結晶性半導体膜（ＬＣ後）６３５５をエッチングしてから行っても良い。
【０２４９】
結晶性半導体膜（ＬＣ後）６３５５に珪素を主成分とするバリア層６３５７を形成する（図６１（Ｄ））。なお、このバリア層６３５７は極薄いものでよく、自然酸化膜であってもよいし、酸素を含む雰囲気下において紫外線の照射によりオゾンを発生させて酸化させる酸化膜であってもよい。また、このバリア層６３５７として、炭素、即ち有機物の除去のために行われるヒドロ洗浄と呼ばれる表面処理に使用するオゾンを含む溶液で酸化させた酸化膜であってもよい。このバリア層６３５７は、主にエッチングストッパーとして用いるものである。また、このバリア層６３５７を形成した後、チャネルドープを行い、その後、強光を照射して活性化させてもよい。
【０２５０】
次いで、バリア層６３５７上にゲッタリング用の第１半導体膜６３５８を形成する。このゲッタリング用の第１半導体膜６３５８は非晶質構造を有する半導体膜であってもよいし、結晶構造を有する半導体膜であってもよい。このゲッタリング用の第１半導体膜６３５８の膜厚は、５〜５０ｎｍ、好ましくは１０〜２０ｎｍとする。ゲッタリング用の第１半導体膜６３５８には、酸素（ＳＩＭＳ分析での濃度が５×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以上）を含有させてゲッタリング効率を向上させることが望ましい。
【０２５１】
次に、ゲッタリング用の第１半導体膜６３５８上に希ガス元素を含む第２の半導体膜（ゲッタリングサイト）６３５９を形成する。このゲッタリング用の第２半導体膜６３５９はプラズマＣＶＤ法、減圧熱ＣＶＤ法、またはスパッタ法を用いた非晶質構造を有する半導体膜であってもよいし、結晶構造を有する半導体膜であってもよい。第２の半導体膜は、成膜段階で希ガス元素を含む半導体膜であってもよいし、希ガス元素を含んでいない半導体膜の成膜後に希ガス元素を添加してもよい。本実施例では成膜段階で希ガス元素を含むゲッタリング用の第２半導体膜６３５９を形成した後、さらに希ガス元素を選択的に添加してゲッタリング用の第２半導体膜６３５９を形成した例を示した。また、ゲッタリング用の第１半導体膜と第２半導体膜とを大気に触れることなく連続的に成膜してもよい。また、第１の半導体膜の膜厚と第２の半導体膜の膜厚との和は３０〜２００ｎｍ、例えば５０ｎｍとすればよい。
【０２５２】
本実施例は、ゲッタリング用の第１半導体膜６３５８によって、結晶性半導体膜（ＬＣ後）６３５５と第２の半導体膜６３５９との間隔を空けている。ゲッタリングの際、結晶性半導体膜（ＬＣ後）６３５５中に存在する金属等の不純物元素は、ゲッタリングサイトの境界付近に集まりやすい傾向があるため、本実施例のようにゲッタリング用の第１半導体膜６３５８によって、ゲッタリングサイトの境界を結晶性半導体膜（ＬＣ後）６３５５から遠ざけてゲッタリング効率を向上させることが望ましい。加えて、ゲッタリング用の第１半導体膜６３５８は、ゲッタリングの際、ゲッタリングサイトに含まれる不純物元素が拡散して第１の半導体膜の界面に達することがないようにブロッキングする効果も有している。また、ゲッタリング用の第１半導体膜６３５８は、希ガス元素を添加する場合、結晶性半導体膜（ＬＣ後）６３５５にダメージを与えないように保護する効果も有している。
【０２５３】
次いで、ゲッタリングを行う。ゲッタリングを行う工程としては、窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて１４時間の熱処理を行えばよい。また、熱処理に代えて強光を照射してもよい。また、熱処理に加えて強光を照射してもよい。また、加熱したガスを噴射して基板を加熱するようにしても良い。この場合、６００℃〜８００℃、より望ましくは６５０℃〜７５０℃で１〜６０分加熱を行えば良く。時間を短縮化することができる。このゲッタリングにより、図６１（Ｄ）中の矢印に示したように第２半導体膜６３５９に不純物元素が移動し、バリア層６３５７で覆われた結晶性半導体膜（ＬＣ後）６３５５に含まれる不純物元素の除去、または不純物元素の濃度の低減が行われる。このゲッタリングにより、含まれる不純物元素がほとんど存在しない、即ち膜中の不純物元素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３以下、望ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以下になるような結晶性半導体膜（ゲッタリング後）６３６０が形成される。
【０２５４】
次いで、バリア層６３５７をエッチングストッパーとして、ゲッタリング用の第１半導体膜６３５８と、第２の半導体膜６３５９を選択的に除去する。
【０２５５】
そしてバリア層６３５７をエッチング条件を変えて除去した後、図６１（Ｅ）に示すように、凸部６３５０の上面を露出させる程度に結晶性半導体膜（ゲッタリング後）６３６０をエッチングし、エッチング後の結晶性半導体膜６３６１が凹部に形成される。そして、凸部６３５０をエッチングすることでアイランド６３６２が形成される。
【０２５６】
なお、結晶化前の半導体膜に触媒元素を含む溶液を塗布した後に、ＳＰＣではなく、レーザー光の照射により結晶成長を行うようにしても良い。またゲッタリングは、特開平１０−１３５４６８号公報または特開平１０−１３５４６９号公報等に記載された技術を用いても良い。
【０２５７】
なお本実施例ではレーザー光を照射した後にゲッタリングを行っているが、本発明はこの構成に限定されない。図６１（Ｅ）のエッチングを行った後にゲッタリングをするようにしても良い。
【０２５８】
本実施例は、実施例１〜４と組み合わせて実施することが可能である。
【０２５９】
（実施例１０）
次に、本発明において用いられるレーザー照射装置の構成について、図６４を用いて説明する。６１５１はレーザー発振装置である。図６４では４つのレーザー発振装置を用いているが、レーザー照射装置が有するレーザー発振装置はこの数に限定されない。
【０２６０】
なお、レーザー発振装置６１５１は、チラー６１５２を用いてその温度を一定に保つようにしても良い。チラー６１５２は必ずしも設ける必要はないが、レーザー発振装置６１５１の温度を一定に保つことで、出力されるレーザー光のエネルギーが温度によってばらつくのを抑えることができる。
【０２６１】
また６１５４は光学系であり、レーザー発振装置６１５１から出力された光路を変更したり、そのレーザービームの形状を加工したりして、レーザー光を集光することができる。さらに、図６４のレーザー照射装置では、光学系６１５４によって、複数のレーザー発振装置６１５１から出力されたレーザー光のレーザービームを互いに一部を重ね合わせることで、合成することができる。
【０２６２】
なお、レーザー光の進行方向を極短時間で変化させるＡＯ変調器６１５３を、被処理物である基板６１５６とレーザー発振装置６１５１との間の光路に設けても良い。また、ＡＯ変調器の代わりに、アテニュエイター（光量調整フィルタ）を設けて、レーザー光のエネルギー密度を調整するようにしても良い。
【０２６３】
また、被処理物である基板６１５６とレーザー発振装置６１５１との間の光路に、レーザー発振装置６１５１から出力されたレーザー光のエネルギー密度を測定する手段（エネルギー密度測定手段）６１６５を設け、測定したエネルギー密度の経時変化をコンピューター６１６０において監視するようにしても良い。この場合、レーザー光のエネルギー密度の減衰を補うように、レーザー発振装置６１５１からの出力を高めるようにしても良い。
【０２６４】
合成されたレーザービームは、スリット６１５５を介して被処理物である基板６１５６に照射される。スリット６１５５は、レーザー光を遮ることが可能であり、なおかつレーザー光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット６１５５はスリットの幅が可変であり、該スリットの幅によってレーザービームの幅を変更することができる。
【０２６５】
なお、スリット６１５５を介さない場合の、レーザー発振装置６１５１から発振されるレーザー光の基板６１５６におけるレーザービームの形状は、レーザーの種類によって異なり、また光学系により成形することもできる。
【０２６６】
基板６１５６はステージ６１５７上に載置されている。図６４では、位置制御手段６１５８、６１５９が、被処理物におけるレーザービームの位置を制御する手段に相当しており、ステージ６１５７の位置が、位置制御手段６１５８、６１５９によって制御されている。
【０２６７】
図６４では、位置制御手段６１５８がＸ方向におけるステージ６１５７の位置の制御を行っており、位置制御手段６１５９はＹ方向におけるステージ６１５７の位置制御を行う。
【０２６８】
また図６４のレーザー照射装置は、メモリ等の記憶手段及び中央演算処理装置を兼ね備えたコンピューター６１６０を有している。コンピューター６１６０は、レーザー発振装置６１５１の発振を制御し、レーザー光の走査経路を定め、なおかつレーザー光のレーザービームが定められた走査経路にしたがって走査されるように、位置制御手段６１５８、６１５９を制御し、基板を所定の位置に移動させることができる。
【０２６９】
なお図６４では、レーザービームの位置を、基板を移動させることで制御しているが、ガルバノミラー等の光学系を用いて移動させるようにしても良いし、その両方であってもよい。
【０２７０】
さらに図６４では、コンピューター６１６０によって、該スリット６１５５の幅を制御し、マスクのパターン情報に従ってレーザービームの幅を変更することができる。なおスリットは必ずしも設ける必要はない。
【０２７１】
さらにレーザー照射装置は、被処理物の温度を調節する手段を備えていても良い。また、レーザー光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、ステージ６１５７に基板を加熱するための手段（基板加熱手段）を設けるようにしても良い。
【０２７２】
なお、マーカーをレーザーで形成する場合、マーカー用のレーザー発振装置を設けるようにしても良い。この場合、マーカー用のレーザー発振装置の発振を、コンピューター６１６０において制御するようにしても良い。さらにマーカー用のレーザー発振装置を設ける場合、マーカー用のレーザー発振装置から出力されたレーザー光を集光するための光学系を別途設ける。なおマーカーを形成する際に用いるレーザーは、代表的にはＹＡＧレーザー、ＣＯ２レーザー等が挙げられるが、無論この他のレーザーを用いて形成することは可能である。
【０２７３】
またマーカーを用いた位置合わせのために、ＣＣＤカメラ６１６３を１台、場合によっては数台設けるようにしても良い。なおＣＣＤカメラとは、ＣＣＤ（電荷結合素子）を撮像素子として用いたカメラを意味する。
【０２７４】
なお、マーカーを設けずに、ＣＣＤカメラ６１６３によって絶縁膜または半導体膜のパターンを認識し、基板の位置合わせを行うようにしても良い。この場合、コンピューター６１６０に入力されたマスクによる絶縁膜または半導体膜のパターン情報と、ＣＣＤカメラ６１６３において収集された実際の絶縁膜または半導体膜のパターン情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカーを別途設ける必要がない。
【０２７５】
なお必ずしもＣＣＤを用いて形状を把握するのではなく、例えばレーザーダイオードから発せられるレーザー光を絶縁膜または半導体膜に照射し、反射してきた光をモニターすることで、形状を把握するようにしても良い。
【０２７６】
また、基板に入射したレーザー光は該基板の表面で反射し、入射したときと同じ光路を戻る、いわゆる戻り光となるが、該戻り光はレーザの出力や周波数の変動や、ロッドの破壊などの悪影響を及ぼす。そのため、前記戻り光を取り除きレーザの発振を安定させるため、アイソレータを設置するようにしても良い。
【０２７７】
なお、図６４では、レーザー発振装置を複数台設けたレーザー照射装置の構成について示したが、レーザー発振装置は１台であってもよい。図６５にレーザー発振装置が１台の、レーザー照射装置の構成を示す。図６５において、６２０１はレーザー発振装置、６２０２はチラーである。また６２１５はエネルギー密度測定装置、６２０３はＡＯ変調器、６２０４は光学系、６２０５はスリット、６２１３はＣＣＤカメラである。基板６２０６はステージ６２０７上に設置し、ステージ６２０７の位置はＸ方向位置制御手段６２０８、Ｙ方向位置制御手段６２０９によって制御されている。そして図６４に示したものと同様に、コンピューター６２１０によって、レーザー照射装置が有する各手段の動作が制御されており、図６４と異なるのはレーザー発振装置が１つであることである。また光学系６２０４は図６４の場合と異なり、１つのレーザー光を集光する機能を有していれば良い。
【０２７８】
なお、半導体膜全体にレーザー光を走査して照射するのではなく、少なくとも必要不可欠な部分を最低限結晶化できるようにレーザー光を走査することで、半導体膜を結晶化させた後パターニングにより除去される部分にレーザー光を照射する時間を省くことができ、基板１枚あたりにかかる処理時間を大幅に短縮することができる。
【０２７９】
本実施例は、実施例５〜９と組み合わせて実施することが可能である。
【０２８０】
（実施例１１）
本実施例では、凹凸を有する下地膜の形成の仕方について説明する。
【０２８１】
まず、図６２（Ａ）に示すように、基板６２５０上に絶縁膜からなる第１の下地膜６２５１を成膜する。第１の下地膜６２５１は本実施例では酸化窒化珪素を用いるがこれに限定されず、第２の下地膜とエッチングにおける選択比が大きい絶縁膜であれば良い。本実施例では第１の下地膜６２５１をＣＶＤ装置でＳｉＨ４とＮ２Ｏを用いて５０〜２００ｎｍの厚さになるように形成した。なお第１の下地膜は単層であっても、複数の絶縁膜を積層した構造であってもよい。
【０２８２】
次に、図６２（Ｂ）に示すように、第１の下地膜６２５１に接するように絶縁膜からなる第２の下地膜６２５２を形成する。第２の下地膜６２５２は後の工程においてパターニングし、凹凸を形成したときに、その後に成膜される半導体膜の表面に凹凸が現れる程度の膜厚にする必要がある。本実施例では第２の下地膜６２５２として、プラズマＣＶＤ法を用いて３０ｎｍ〜３００ｎｍの酸化珪素を形成する。
【０２８３】
次に、図６２（Ｃ）に示すようにマスク６２５３を形成し、第２の下地膜６２５２をエッチングする。なお本実施例では、フッ化水素アンモニウム（ＮＨ４ＨＦ２）を７．１３％とフッ化アンモニウム（ＮＨ４Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）をエッチャントとし、２０℃においてウエットエッチングを行う。このエッチングにより、矩形状の凸部６２５４が形成される。本明細書では、第１の下地膜６２５１と凸部６２５４とを合わせて１つの下地膜とみなす。
【０２８４】
なお、第１の下地膜６２５１として窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素を用い、第２の下地膜６２５２として酸化珪素膜を用いる場合、ＲＦスパッタ法を用いて第２の下地膜６２５２をパターニングすることが望ましい。第１の下地膜６２５１として窒化アルミニウム、窒化酸化アルミニウムまたは窒化珪素は熱伝導度が高いので、発生した熱をすばやく拡散することができ、ＴＦＴの劣化を防ぐことができる。
【０２８５】
次に、第１の下地膜６２５１と凸部６２５４を覆うように半導体膜を形成する。本実施例では凸部の厚さが３０ｎｍ〜３００ｎｍであるので、半導体膜の膜厚を５０〜２００ｎｍとするのが望ましく、ここでは６０ｎｍとする。なお、半導体膜と下地膜との間に不純物が混入すると、半導体膜の結晶性に悪影響を与え、作製するＴＦＴの特性バラツキやしきい値電圧の変動を増大させる可能性があるため、下地膜と半導体膜とは連続して成膜するのが望ましい。そこで本実施例では、第１の下地膜６２５１と凸部６２５４とからなる下地膜を形成した後は、酸化珪素膜６２５５を薄く該下地膜上に成膜し、その後大気にさらさないように連続して半導体膜６２５６を成膜する。酸化珪素膜の厚さは設計者が適宜設定することができるが、本実施例では５ｎｍ〜３０ｎｍ程度とした。
【０２８６】
次に、図６２とは異なる下地膜の形成の仕方について説明する。まず図６３（Ａ）に示すように基板６２６０上に絶縁膜からなる第１の下地膜を形成する。第１の下地膜は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで形成する。
【０２８７】
酸化珪素膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Ｔｅｔｒａｅｔｈｙｌ Ｏｒｔｈｏｓｉｌｉｃａｔｅ：ＴＥＯＳ）とＯ２とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度０．５〜０．８Ｗ／ｃｍ２で放電させて形成することができる。酸化窒化珪素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ４、Ｎ２Ｏ、ＮＨ３から作製される酸化窒化珪素膜、またはＳｉＨ４、Ｎ２Ｏから作製される酸化窒化珪素膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Ｐａ、基板温度３００〜４００℃とし、高周波（６０ＭＨｚ）電力密度０．１〜１．０Ｗ／ｃｍ２で形成することができる。また、ＳｉＨ４、Ｎ２Ｏ、Ｈ２から作製される酸化窒化水素化珪素膜を適用しても良い。窒化珪素膜も同様にプラズマＣＶＤ法でＳｉＨ４、ＮＨ３から作製することが可能である。
【０２８８】
第１の下地膜は２０〜２００ｎｍ（好ましくは３０〜６０ｎｍ）の厚さに基板の全面に形成した後、図６３（Ｂ）に示すように、フォトリソグラフィーの技術を用いマスク６２６２を形成する。そして、エッチングにより不要な部分を除去して、矩形状の凸部６２６３を形成する。第１の下地膜６２６１に対してはフッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウエットエッチング法を用いても良い。後者の方法を選択する場合には、例えば、フッ化水素アンモニウム（ＮＨ４ＨＦ２）を７．１３％とフッ化アンモニウム（ＮＨ４Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）でエッチングすると良い。
【０２８９】
次いで、凸部６２６３及び基板６２６０を覆うように、絶縁膜からなる第２の下地膜６２６４を形成する。この層は第１の下地膜６２６１と同様に酸化珪素膜、窒化珪素膜、酸化窒化珪素膜などで５０〜３００ｎｍ（好ましくは１００〜２００ｎｍ）の厚さに形成する。
【０２９０】
上記作製工程によって、凸部６２６３及び第２の下地膜６２６４からなる下地膜が形成される。なお、第２の下地膜６２６４を形成した後、大気に曝さないように連続して半導体膜を成膜するようにすることで、半導体膜と下地膜の間に大気中の不純物が混入するのを防ぐことができる。
【０２９１】
本実施例は実施例５〜１０と自由に組み合わせて実施することが可能である。
【０２９２】
（実施例１２）
本実施例では、複数のレーザービームを重ね合わせることで合成される、レーザービームの形状について説明する。
【０２９３】
図６６（Ａ）に、複数のレーザー発振装置からそれぞれ発振されるレーザー光の、スリットを介さない場合の被処理物におけるレーザービームの形状の一例を示す。図６６（Ａ）に示したレーザービームは楕円形状を有している。なお本発明において、レーザー発振装置から発振されるレーザー光のレーザービームの形状は、楕円に限定されない。レーザービームの形状はレーザーの種類によって異なり、また光学系により成形することもできる。例えば、ラムダ社製のＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３０８から射出されたレーザー光の形状は、１０ｍｍ×３０ｍｍ（共にビームプロファイルにおける半値幅）の矩形状である。また、ＹＡＧレーザーから射出されたレーザー光の形状は、ロッド形状が円筒形であれば円状となり、スラブ型であれば矩形状となる。このようなレーザー光を光学系により、さらに成形することにより、所望の大きさのレーザー光をつくることもできる。
【０２９４】
図６６（Ｂ）に図６６（Ａ）に示したレーザービームの長軸Ｙ方向におけるレーザー光のエネルギー密度の分布を示す。図６６（Ａ）に示すレーザービームは、図６６（Ｂ）におけるエネルギー密度のピーク値の１／ｅ２のエネルギー密度を満たしている領域に相当する。レーザービームが楕円形状であるレーザー光のエネルギー密度の分布は、楕円の中心Ｏに向かうほど高くなっている。このように図６６（Ａ）に示したレーザービームは、中心軸方向におけるエネルギー密度がガウス分布に従っており、エネルギー密度が均一だと判断できる領域が狭くなる。
【０２９５】
次に、図６６（Ａ）に示したレーザービームを有するレーザー光を合成したときの、レーザービームの形状を、図６６（Ｃ）に示す。なお図６６（Ｃ）では４つのレーザー光のレーザービームを重ね合わせることで１つの線状のレーザービームを形成した場合について示しているが、重ね合わせるレーザービームの数はこれに限定されない。
【０２９６】
図６６（Ｃ）に示すように、各レーザー光のレーザービームは、各楕円の長軸が一致し、なおかつ互いにレーザービームの一部が重なることで合成され、１つのレーザービーム６３８５が形成されている。なお以下、各楕円の中心Ｏを結ぶことで得られる直線をレーザービーム６３８５の中心軸とする。
【０２９７】
図６６（Ｄ）に、図６６（Ａ）に示した合成後のレーザービームの、中心軸ｙ方向におけるレーザー光のエネルギー密度の分布を示す。なお、図６６（Ｃ）に示すレーザービームは、図６６（Ｂ）におけるエネルギー密度のピーク値の１／ｅ２のエネルギー密度を満たしている領域に相当する。合成前の各レーザービームが重なり合っている部分において、エネルギー密度が加算される。例えば図示したように重なり合ったビームのエネルギー密度Ｅ１とＥ２を加算すると、ビームのエネルギー密度のピーク値Ｅ３とほぼ等しくなり、各楕円の中心Ｏの間においてエネルギー密度が平坦化される。
【０２９８】
なお、Ｅ１とＥ２を加算するとＥ３と等しくなるのが理想的だが、現実的には必ずしも等しい値にはならない。Ｅ１とＥ２を加算した値とＥ３との値のずれの許容範囲は、設計者が適宜設定することが可能である。
【０２９９】
レーザービームを単独で用いると、エネルギー密度の分布がガウス分布に従っているので、絶縁膜の平坦な部分に接している半導体膜またはアイランドとなる部分全体に均一なエネルギー密度のレーザー光を照射することが難しい。しかし、図６６（Ｄ）からわかるように、複数のレーザー光を重ね合わせてエネルギー密度の低い部分を互いに補い合うようにすることで、複数のレーザー光を重ね合わせないで単独で用いるよりも、エネルギー密度が均一な領域が拡大され、半導体膜の結晶性を効率良く高めることができる。
【０３００】
なお、計算によって求めた図６６（Ｃ）のＢ−Ｂ’、Ｃ−Ｃ’におけるエネルギー密度の分布を、図６７に示す。なお、図６７は、合成前のレーザービームの、ピーク値の１／ｅ２のエネルギー密度を満たしている領域を基準としている。合成前のレーザービームの短軸方向の長さを３７μｍ、長軸方向の長さを４１０μｍとし、中心間の距離を１９２μｍとしたときの、Ｂ−Ｂ’、Ｃ−Ｃ’におけるエネルギー密度は、それぞれ図６７（Ａ）、図６７（Ｂ）に示すような分布を有している。Ｂ−Ｂ’の方がＣ−Ｃ’よりも弱冠小さくなっているが、ほぼ同じ大きさとみなすことができ、合成前のレーザービームのピーク値の１／ｅ２のエネルギー密度を満たしている領域における、合成されたレーザービームの形状は、線状と言い表すことができる。
【０３０１】
図６８（Ａ）は、合成されたレーザービームのエネルギー密度分布を示す図である。６３８０で示した領域はエネルギー密度が均一な領域であり、６３８１で示した領域はエネルギー密度が低い領域である。図６８において、レーザービームの中心軸方向の長さをＷＴＢＷとし、エネルギー密度が均一な領域６３８０における中心軸方向の長さをＷｍａｘとする。ＷＴＢＷがＷｍａｘに比べて大きくなればなるほど、結晶化に用いることができるエネルギー密度が均一な領域６３８０に対する、半導体膜の結晶化に用いることができないエネルギー密度が均一ではない領域６３８１の割合が大きくなる。エネルギー密度が均一ではない領域６３８１のみが照射された半導体膜は、微結晶が生成し結晶性が芳しくない。よって半導体膜のアイランドとなる領域と、領域６３８１のみを重ねないように、走査経路及び絶縁膜の凹凸のレイアウトを定める必要が生じ、領域６３８０に対する領域６３８１の比率が高くなるとその制約はさらに大きくなる。よってスリットを用いて、エネルギー密度が均一ではない領域６３８１のみが絶縁膜の凹部または凸部上に形成された半導体膜に照射されるのを防ぐことは、走査経路及び絶縁膜の凹凸のレイアウトの際に生じる制約を小さくするのに有効である。
【０３０２】
本実施例は実施例６〜１２と組み合わせて実施することが可能である。
【０３０３】
（実施例１３）
本実施例では、本発明に用いられるレーザー照射装置の光学系と、各光学系とスリットとの位置関係について説明する。
【０３０４】
楕円形状のレーザービームを有するレーザー光は、走査方向と垂直な方向におけるエネルギー密度の分布がガウス分布に従っているので、エネルギー密度の低い領域の全体に占める割合が、矩形または線形のレーザービームを有するレーザー光に比べて高い。そのため本発明では、レーザー光のレーザービームが、エネルギー密度の分布が比較的均一な矩形または線形であることが望ましい。
【０３０５】
図６９は、レーザービームを４つ合成して１つのレーザービームにする場合の光学系を示している。図６９に示す光学系は、６つのシリンドリカルレンズ６４１７〜６４２２を有している。矢印の方向から入射した４つのレーザー光は、４つのシリンドリカルレンズ６４１９〜６４２２のそれぞれに入射する。そしてシリンドリカルレンズ６４１９、６４２１において成形された２つのレーザー光は、シリンドリカルレンズ６４１７において再びそのレーザービームの形状が成形されて被処理物６４２３に照射される。一方シリンドリカルレンズ６４２０、６４２２において成形された２つのレーザー光は、シリンドリカルレンズ６４１８において再びそのレーザービームの形状が成形されて被処理物６４２３に照射される。
【０３０６】
被処理物６４２３における各レーザー光のレーザービームは、互いに一部重なることで合成されて１つのレーザービームを形成している。
【０３０７】
各レンズの焦点距離及び入射角は設計者が適宜設定することが可能であるが、被処理物６４２３に最も近いシリンドリカルレンズ６４１７、６４１８の焦点距離は、シリンドリカルレンズ６４１９〜６４２２の焦点距離よりも小さくする。例えば、被処理物６４２３に最も近いシリンドリカルレンズ６４１７、６４１８の焦点距離を２０ｍｍとし、シリンドリカルレンズ６４１９〜６４２２の焦点距離を１５０ｍｍとする。そしてシリンドリカルレンズ６４１７、６４１８から被処理物４００へのレーザー光の入射角は、本実施例では２５°とし、シリンドリカルレンズ６４１９〜６４２２からシリンドリカルレンズ６４１７、６４１８へのレーザー光の入射角を１０°とするように各レンズを設置する。なお、戻り光を防ぎ、また均一な照射を行なうために、レーザー光の基板への入射角度を０°より大きく、望ましくは５〜３０°に保つのが望ましい。
【０３０８】
図６９では、４つのレーザービームを合成する例について示しており、この場合４つのレーザー発振装置にそれぞれ対応するシリンドリカルレンズを４つと、該４つのシリンドリカルレンズに対応する２つのシリンドリカルレンズとを有している。合成するレーザービームの数はこれに限定されず、合成するレーザービームの数は２以上８以下であれば良い。ｎ（ｎ＝２、４、６、８）のレーザービームを合成する場合、ｎのレーザー発振装置にそれぞれ対応するｎのシリンドリカルレンズと、該ｎのシリンドリカルレンズに対応するｎ／２のシリンドリカルレンズとを有している。ｎ（ｎ＝３、５、７）のレーザービームを合成する場合、ｎのレーザー発振装置にそれぞれ対応するｎのシリンドリカルレンズと、該ｎのシリンドリカルレンズに対応する（ｎ＋１）／２のシリンドリカルレンズとを有している。
【０３０９】
そして、レーザービームを５つ以上重ね合わせるとき、光学系を配置する場所及び干渉等を考慮すると、５つ目以降のレーザー光は基板の反対側から照射するのが望ましく、その場合スリットを基板の反対側にも設ける必要がある。また、基板は透過性を有していることが必要である。
【０３１０】
なお、戻り光がもときた光路をたどって戻るのを防ぐために、基板に対する入射角は、０より大きく９０°より小さくなるように保つようにするのが望ましい。
【０３１１】
また、均一なレーザー光の照射を実現するためには、照射面に垂直な平面であって、かつ合成前の各ビームの形状をそれぞれ長方形と見立てたときの短辺を含む面または長辺を含む面のいずれか一方を入射面と定義すると、前記レーザー光の入射角度θは、入射面に含まれる前記短辺または前記長辺の長さがＷ、前記照射面に設置され、かつ、前記レーザー光に対して透光性を有する基板の厚さがｄであるとき、θ≧ａｒｃｔａｎ（Ｗ／２ｄ）を満たすのが望ましい。この議論は合成前の個々のレーザー光について成り立つ必要がある。なお、レーザー光の軌跡が、前記入射面上にないときは、該軌跡を該入射面に射影したものの入射角度をθとする。この入射角度θでレーザー光が入射されれば、基板の表面での反射光と、前記基板の裏面からの反射光とが干渉せず、一様なレーザー光の照射を行うことができる。以上の議論は、基板の屈折率を１として考えた。実際は、基板の屈折率が１．５前後のものが多く、この数値を考慮に入れると上記議論で算出した角度よりも大きな計算値が得られる。しかしながら、ビームスポットの長手方向の両端のエネルギーは減衰があるため、この部分での干渉の影響は少なく、上記の算出値で十分に干渉減衰の効果が得られる。上記のθに対する不等式は、基板がレーザービームに対して透光性のあるもの以外には適用されない。
【０３１２】
なお本発明に用いられるレーザー照射装置が有する光学系は、本実施
例で示した構成に限定されない。
【０３１３】
また、複数のレーザービームを組み合わせなくとも矩形または線形のレーザービームを得られるガスレーザーとして代表的なのはエキシマレーザーがあり、固体レーザーとして代表的なのはスラブレーザーである。本発明では、これらのレーザーを用いていても良い。また光ファイバーを用いて、エネルギー密度が均一な線状又は矩形状のレーザービームを形成することも可能である。
【０３１４】
本実施例は実施例５〜１２と組み合わせて実施することが可能である。
【０３１５】
（実施例１４）
本実施例では、レーザービームを重ね合わせたときの、各レーザービームの中心間の距離と、エネルギー密度との関係について説明する。
【０３１６】
図７０に、各レーザービームの中心軸方向におけるエネルギー密度の分布を実線で、合成されたレーザービームのエネルギー密度の分布を破線で示す。レーザービームの中心軸方向におけるエネルギー密度の値は、一般的にガウス分布に従っている。
【０３１７】
合成前のビームスポットにおいて、ピーク値の１／ｅ２以上のエネルギー密度を満たしている中心軸方向の距離を１としたときの、各ピーク間の距離をＸとする。また、合成されたビームスポットにおいて、合成後のピーク値と、バレー値の平均値に対するピーク値の割増分をＹとする。シミュレーションで求めたＸとＹの関係を、図７１に示す。なお図７１では、Ｙを百分率で表した。
【０３１８】
図７１において、エネルギー差Ｙは以下の式１の近似式で表される。
【０３１９】
【式１】
Ｙ＝６０−２９３Ｘ＋３４０Ｘ２（Ｘは２つの解のうち大きい方とする）
【０３２０】
式１に従えば、例えばエネルギー差を５％程度にしたい場合、Ｘ≒０．５８４となるようにすれば良いということがわかる。Ｙ＝０となるのが理想的だが、それではビームスポットの長さが短くなるので、スループットとのバランスでＸを決定すると良い。
【０３２１】
次に、Ｙの許容範囲について説明する。図７２に、レーザービームが楕円形状を有している場合の、中心軸方向におけるビーム幅に対するＹＶＯ４レーザーの出力（Ｗ）の分布を示す。斜線で示す領域は、良好な結晶性を得るために必要な出力エネルギーの範囲であり、３．５〜６Ｗの範囲内に合成したレーザー光の出力エネルギーが納まっていれば良いことがわかる。
【０３２２】
合成後のビームスポットの出力エネルギーの最大値と最小値が、良好な結晶性を得るために必要な出力エネルギー範囲にぎりぎりに入るとき、良好な結晶性が得られるエネルギー差Ｙが最大になる。よって図７２の場合は、エネルギー差Ｙが±２６．３％となり、上記範囲にエネルギー差Ｙが納まっていれば良好な結晶性が得られることがわかる。
【０３２３】
なお、良好な結晶性を得るために必要な出力エネルギーの範囲は、どこまでを結晶性が良好だと判断するかによって変わり、また出力エネルギーの分布もレーザービームの形状によって変わってくるので、エネルギー差Ｙの許容範囲は必ずしも上記値に限定されない。設計者が、良好な結晶性を得るために必要な出力エネルギーの範囲を適宜定め、用いるレーザーの出力エネルギーの分布からエネルギー差Ｙの許容範囲を設定する必要がある。
【０３２４】
本実施例は、実施例５〜１３と組み合わせて実施することが可能である。
【０３２５】
（実施例１５）
本発明は様々な半導体装置に適用できるものであり、実施例５〜１４に基づいて作製される表示パネルの形態を図７３と図７４を用いて説明する。
【０３２６】
図７３は基板６９００には画素部６９０２、ゲート信号側駆動回路６９０１ａ、６９０１ｂ、データ信号側駆動回路６９０１ｃ、入出力端子６９０８、配線又は配線群６９０４が備えられている。シールドパターン６９０５はゲート信号側駆動回路６９０１ａ、６９０１ｂ、データ信号側駆動回路６９０１ｃ及び当該駆動回路部と入出力端子６９０８とを接続する配線又は配線群６９０４と一部が重なっていても良い。このようにすると、表示パネルの額縁領域（画素部の周辺領域）の面積を縮小させることができる。入出力端子６９０８には、ＦＰＣ６９０３が固着されている。
【０３２７】
本発明は、画素部６９０２、ゲート信号側駆動回路６９０１ａ、６９０１ｂ、データ信号側駆動回路６９０１ｃを構成する能動素子に用いることができる。
【０３２８】
図７４は図７３で示す画素部６９０２の一画素の構成を示す一例である。本実施例では本発明の半導体装置の１つである発光装置の、画素について説明する。なお、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＴＦＴ等を実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる有機化合物を含む層（発光層）と陽極と、陰極とを有する。
【０３２９】
なお本実施例で用いられる発光素子は、正孔注入層、電子注入層、正孔輸送層または電子輸送層等が、無機化合物単独で、または有機化合物に無機化合物が混合されている材料で形成されている形態をも取り得る。また、これらの層どうしが互いに一部混合していても良い。
【０３３０】
６８０１は画素に入力されるビデオ信号の入力を制御するスイッチング素子としてのＴＦＴ（スイッチング用ＴＦＴ）であり、６８０２はビデオ信号が有する情報に基づき、画素電極に電流を供給するためのＴＦＴ（駆動用ＴＦＴ）である。
【０３３１】
スイッチング用ＴＦＴ６８０１は、１〜２μｍ程度のチャネル幅の、複数のチャネル形成領域を有する活性層６８０３と、ゲート絶縁膜（図示せず）と、ゲート線６８０４の一部であるゲート電極６８０５とを有している。スイッチング用ＴＦＴ６８０１は、ゲート信号側駆動回路６９０１ａ、６９０１ｂからゲート線６８０４に入力される選択信号によって、そのスイッチングが制御されている。
【０３３２】
スイッチング用ＴＦＴ６８０１の活性層６８０３が有するソース領域とドレイン領域は、一方はデータ信号側駆動回路６９０１ｃによってビデオ信号が入力される信号線６８０６に、もう一方は素子の接続用の配線６８０７に接続されている。
【０３３３】
６８２０は活性層６８０３を形成する際に用いた下地膜の凸部である。
【０３３４】
一方駆動用ＴＦＴ６８０２は、１〜２μｍ程度のチャネル幅の、複数のチャネル形成領域を有する活性層６８０８と、ゲート絶縁膜（図示せず）と、容量用配線６８０９の一部であるゲート電極６８１０とを有している。
【０３３５】
駆動用ＴＦＴ６８０２の活性層６８０８が有するソース領域とドレイン領域は、一方は電源線６８１１に、もう一方は画素電極６８１２に接続されている。
【０３３６】
６８２１は活性層６８０８を形成する際に用いた下地膜の凸部である。
【０３３７】
６８１３は容量用の半導体膜であり、ゲート絶縁膜を間に挟んで容量用配線６８０９と重なっている。容量用の半導体膜６８１３は電源線と接続されている。この容量用の半導体膜６８１３とゲート絶縁膜と容量用配線６８０９とが重なっている部分が駆動用ＴＦＴ６８０２のゲート電圧を保持するための容量として機能する。また、容量用配線６８０９と電源線６８１１は、間に層間絶縁膜（図示せず）を間に挟んで重なっている。この容量用配線６８０９と、層間絶縁膜と、電源線６８１１とが重なり合っている部分も、駆動用ＴＦＴ６８０２のゲート電圧を保持するための容量として機能させることは可能である。
【０３３８】
なお本明細書において接続とは、特に記載のない限り電気的な接続を意味する。
【０３３９】
スイッチング用ＴＦＴ６８０１の活性層６８０３と、駆動用ＴＦＴ６８０２の活性層６８０８とがそれぞれ有するチャネル形成領域のキャリアが移動する方向は、全て矢印に示したレーザー光の走査方向と揃っている。
【０３４０】
駆動用ＴＦＴ６８０２の活性層６８０８が有するチャネル形成領域の数は、スイッチング用ＴＦＴ６８０１の活性層６８０３が有するチャネル形成領域の数よりも多くすることが望ましい。なぜなら、駆動用ＴＦＴ６８０２の方がスイッチング用ＴＦＴ６８０１よりも大きな電流能力が必要であり、チャネル形成領域が多いほどオン電流を大きくすることができるからである。
【０３４１】
なお本実施例では発光装置に用いられるＴＦＴ基板の構成について説明したが、本実施例の作製工程を用いて液晶表示装置を作製することもできる。
【０３４２】
本実施例は、実施例５〜実施例１４と自由に組み合わせて実施することが可能である。
【０３４３】
（実施例１６）
本発明の半導体装置が有するＴＦＴは、チャネル形成領域において結晶性が優れているため、通常は単結晶シリコンを用いた素子で形成される回路、例えばＬＳＩを用いたＣＰＵ、各種ロジック回路の記憶素子（例えばＳＲＡＭ）、カウンタ回路、分周回路ロジック等を、形成することができる。
【０３４４】
超ＬＳＩは最小寸法がサブミクロン領域に近づいており、より高集積化を目指すためには部分的な素子の三次元化が必要である。本実施例では、スタック構造を有する本発明の半導体装置の構造について説明する。
【０３４５】
図７６に本実施例の半導体装置の断面図を示す。基板７７００上に第１の絶縁膜７７０１が形成されている。そして、第１の絶縁膜７７０１上に第１のＴＦＴ７７０２が形成されている。なお、第１のＴＦＴ７７０２のチャネル形成領域のチャネル幅は、１〜２ミクロン程度である。
【０３４６】
第１のＴＦＴ７７０２を覆うように第１層間絶縁膜７７０３が形成されており、第１層間絶縁膜７７０３上に、第１の接続配線７７０５と、第１のＴＦＴ７７０２に電気的に接続されている配線７７０４とが形成されている。
【０３４７】
そして、配線７７０４、第１の接続配線７７０５を覆うように、第２層間絶縁膜７７０６が形成されている。第２層間絶縁膜７７０６は無機の絶縁膜で形成されており、酸化珪素、酸化窒化珪素などに、後の工程において照射されるレーザー光を吸収するような物質、例えば有色の顔料やカーボンを混入したものを混ぜたものを用いる。
【０３４８】
そして、第２層間絶縁膜７７０６の上面を、化学的機械研磨法（ＣＭＰ法）を用いて研磨しておくと、後に形成される第２の絶縁膜７７０６の表面がより平坦化され、第２の絶縁膜７７０６上に形成される半導体膜をレーザー光により結晶化するときに、その結晶性をより高めることができる。
【０３４９】
そして第２層間絶縁膜７７０６上に第２の絶縁膜７７０７が形成されている。そして、第２の絶縁膜７７０７上に第２のＴＦＴ７７０８が形成されている。なお、第２の絶縁膜７７０７のチャネル形成領域のチャネル幅は、１〜２ミクロン程度である。
【０３５０】
第２のＴＦＴ７７０８を覆うように第３の層間絶縁膜７７０９が形成されており、第３の層間絶縁膜７７０９上に、第２の接続配線７７１１と、第２のＴＦＴ７７０８に電気的に接続されている配線７７１０とが形成されている。なお、第１の接続配線７７０５と第２の接続配線７７１１との間にはダマシンプロセス等によって埋め込み配線（プラグ）７７１２が形成されている。
【０３５１】
そして、配線７７１０、第２の接続配線７７１１を覆うように、第４の層間絶縁膜７７１３が形成されている。
【０３５２】
本実施例では、第１のＴＦＴ７７０２と第２のＴＦＴ７７０８とを、層間絶縁膜を介して重ね合わせることができる、所謂スタック構造を有している。図７６（Ａ）では、２層のスタック構造を有する半導体装置について示したが、３層以上のスタック構造を有していても良い。その場合、下層に形成された素子にレーザー光が照射されるのを防ぐため、各層の間に、第２層間絶縁膜７７０６のようなレーザー光を吸収する無機の絶縁膜を設けるようにする。
【０３５３】
このように三次元化された半導体装置は高集積化が可能であり、また各素子間を電気的に接続する配線を短くすることができるので、配線の容量による信号の遅延を防ぎ、より高速な動作が可能になる。
【０３５４】
なお本発明を用いたＴＦＴは、第４回新機能素子技術シンポジウム予稿集、１９８５年７月ｐ２０５．に記載されている、ＣＡＭ、ＲＡＭ共存チップにも用いることができる。図７６（Ｂ）は、メモリ（ＲＡＭ）に対応するプロセッサを配置した連想メモリ（ＣＡＭ）と、ＲＡＭの共存チップ化を図ったモデルである。第１層目はワード処理系の回路が形成された層であり、第２層目は３層目のＲＡＭに対応したプロセッサが各種論理回路によって形成された層であり、第３層目はＲＡＭセルが形成された層である。第２層目のプロセッサと３層目のＲＡＭセルとによって連想メモリ（ＣＡＭ）が形成される。さらに、第４層目はデータ用のＲＡＭ（データＲＡＭ）であり、２層目及び３層目で形成される連想メモリと共存している。
【０３５５】
このように、本発明は、三次元化された様々な半導体装置に応用することが可能である。
【０３５６】
本実施例は、実施例５〜１５と自由に組み合わせて実施することが可能である。
【０３５７】
（実施例１７）
本発明を用いて作製されるＴＦＴを搭載した半導体装置は、様々な電子機器への適用が可能である。その一例は、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置等が挙げられる。それら電子機器の具体例を図７５に示す。
【０３５８】
図７５（Ａ）は表示装置であり、筐体７００１、支持台７００２、表示部７００３、スピーカー部７００４、ビデオ入力端子７００５等を含む。本発明の半導体装置を表示部７００３に用いることで、本発明の表示装置が完成する。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０３５９】
図７５（Ｂ）はデジタルスチルカメラであり、本体７１０１、表示部７１０２、受像部７１０３、操作キー７１０４、外部接続ポート７１０５、シャッター７１０６等を含む。本発明の半導体装置を表示部７１０２に用いることで、本発明のデジタルスチルカメラが完成する。
【０３６０】
図７５（Ｃ）はノート型パーソナルコンピュータであり、本体７２０１、筐体７２０２、表示部７２０３、キーボード７２０４、外部接続ポート７２０５、ポインティングマウス７２０６等を含む。本発明の半導体装置を表示部７２０３に用いることで、本発明のノート型パーソナルコンピュータが完成する。
【０３６１】
図７５（Ｄ）はモバイルコンピュータであり、本体７３０１、表示部７３０２、スイッチ７３０３、操作キー７３０４、赤外線ポート７３０５等を含む。本発明の半導体装置を表示部７３０２に用いることで、本発明のモバイルコンピュータが完成する。
【０３６２】
図７５（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体７４０１、筐体７４０２、表示部Ａ７４０３、表示部Ｂ７４０４、記録媒体（ＤＶＤ等）読み込み部７４０５、操作キー７４０６、スピーカー部７４０７等を含む。表示部Ａ７４０３は主として画像情報を表示し、表示部Ｂ７４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の半導体装置を表示部Ａ、Ｂ７４０３、７４０４に用いることで、本発明の画像再生装置が完成する。
【０３６３】
図７５（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体７５０１、表示部７５０２、アーム部７５０３を含む。本発明の半導体装置を表示部７５０２に用いることで、本発明のゴーグル型ディスプレイが完成する。
【０３６４】
図７５（Ｇ）はビデオカメラであり、本体７６０１、表示部７６０２、筐体７６０３、外部接続ポート７６０４、リモコン受信部７６０５、受像部７６０６、バッテリー７６０７、音声入力部７６０８、操作キー７６０９、接眼部７６１０等を含む。本発明の半導体装置を表示部７６０２に用いることで、本発明のビデオカメラが完成する。
【０３６５】
ここで図７５（Ｈ）は携帯電話であり、本体７７０１、筐体７７０２、表示部７７０３、音声入力部７７０４、音声出力部７７０５、操作キー７７０６、外部接続ポート７７０７、アンテナ７７０８等を含む。なお、表示部７７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の半導体装置を表示部７７０３に用いることで、本発明の携帯電話が完成する。
【０３６６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例は実施例５〜１６に示したいずれの構成とも組み合わせて実施することが可能である。
【０３６７】
【発明の効果】
以上説明したように、半導体膜を溶融状態にして表面張力により絶縁表面上に形成した開口部に凝集させ、開口部の底部と側面部の概略交点から結晶成長させることにより、結晶化に伴い発生する歪みを開口部以外の領域に集中させることができる。この開口部以外の領域にある結晶性半導体膜をエッチング除去することにより、結晶性の良い領域を選択的に取り出すことができる。また、絶縁表面上に形成した開口部に半導体を充填するように溶融結晶化させることにより、結晶化に伴い発生する歪みを開口部以外の領域に集中させることができ、開口部に充填されるように形成した結晶性半導体膜においては歪みから開放することができるとも言える。
【０３６８】
即ち、非晶質半導体膜に連続発振レーザー光を照射する結晶化において、下地絶縁膜に開口部を設け、溶融結晶化の過程において当該開口部に半導体を充填するように形成することにより、結晶化に伴う歪みや結晶粒界又は結晶亜粒界を開口部以外の領域に集中させることができる。
【０３６９】
そして、トランジスタ等の半導体素子、特にＴＦＴのチャネル形成領域の場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することができる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつきの小さいＴＦＴ又はＴＦＴ素子群を形成することができる。また、開口部の結晶性半導体膜にチャネル形成領域が配設されるようにＴＦＴを形成することにより、高速で電流駆動能力を向上させることが可能となり、素子の信頼性を向上させることも可能となる。
【０３７０】
さらに、当該結晶性半導体膜の側面部と上面部に重畳してゲート絶縁膜及びゲート電極を形成することにより、チャネル形成領域の面積が拡大し、オン電流を増加することができる。さらに、三方からゲート電圧を印加することにより、ゲート絶縁膜に注入されるキャリア、特にホットキャリアを少なくすることができ、トランジスタの信頼性を向上させることもできる。
【０３７１】
また本発明では、下地膜の凹部上に位置する半導体膜を、ＴＦＴの活性層として積極的に用いることで、ＴＦＴのチャネル形成領域に粒界が形成されるのを防ぐことができ、粒界によってＴＦＴの移動度が著しく低下したり、オン電流が低減したり、オフ電流が増加したりするのを防ぐことができる。なお、どこまでを凸部または凹部のエッジ近傍としてパターニングで除去するかは、設計者が適宜定めることができる。
【０３７２】
また、ＴＦＴの複数のチャネル形成領域が互いに分離していることで、チャネル形成領域のうち、ゲート絶縁膜を間に挟んでゲート電極と重なっている領域を広く取ることができるので、チャネル幅を長くすることができる。チャネル幅を長くすることでオン電流を確保しつつ、ＴＦＴを駆動させることで発生した熱を効率的に放熱することができる。
【図面の簡単な説明】
【図１】本発明における結晶化方法を説明する図。
【図２】結晶化における開口部の形状と結晶性半導体膜の形態との関係の詳細を説明する縦断面図。
【図３】本発明における結晶化方法を説明する図。
【図４】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図５】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図６】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図７】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図８】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図９】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図１０】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図１１】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図１２】本発明により作製されるＴＦＴの構造を説明する上面図及び縦断面図。
【図１３】本発明により作製されるＴＦＴの構造を説明する上面図及び縦断面図。
【図１４】本発明に適用するレーザー照射装置の一態様を示す配置図。
【図１５】本発明における線状に集光されたレーザー光とその走査方向を説明する図。
【図１６】本発明を用いて作製される半導体装置の外観図の一例。
【図１７】図１６で示す半導体装置の画素部の作製工程を説明する上面図。
【図１８】図１６で示す半導体装置の画素部の作製工程を説明する上面図。
【図１９】図１６で示す半導体装置の画素部の作製工程を説明する上面図。
【図２０】図１６で示す半導体装置の画素部の作製工程を説明する上面図。
【図２１】図１６で示す半導体装置の画素部の構造を説明する上面図。
【図２２】本発明により作製されるＴＦＴの作製工程を説明する縦断面図。
【図２３】本発明により作製されるＴＦＴのチャネル形成領域の詳細を説明する縦断面図。
【図２４】図２１に対応する画素部の構造を説明する縦断面図。
【図２５】１７０ｎｍの段差を設け、０．５μｍの凸部の幅と間隔を設けた下地絶縁膜上に１５０ｎｍの非晶質珪素膜を形成して結晶化したときの表面状態を表す走査電子顕微鏡（ＳＥＭ）写真（セコエッチ後）。
【図２６】１７０ｎｍの段差を設け、１．８μｍの凸部の幅と間隔を設けた下地絶縁膜上に１５０ｎｍの非晶質珪素膜を形成して結晶化したときの表面状態を表す走査電子顕微鏡（ＳＥＭ）写真（セコエッチ後）。
【図２７】凹部に形成された結晶の配向を示すＥＢＳＰマッピングデータ。
【図２８】半導体装置の一例を示す図。
【図２９】プロジェクターの一例を示す図。
【図３０】本発明における結晶化方法を説明する図。
【図３１】本発明における結晶化方法を説明する斜視図。
【図３２】本発明における結晶化方法を説明する斜視図。
【図３３】本発明における結晶化方法を説明する斜視図。
【図３４】本発明における結晶化方法を説明する斜視図。
【図３５】本発明に適用するレーザー照射装置の一態様を示す配置図。
【図３６】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図３７】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図３８】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図３９】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図４０】本発明により作製されるＴＦＴの作製工程を説明する上面図及び縦断面図。
【図４１】本発明により作製されるＴＦＴの一例を説明する上面図及び縦断面図。
【図４２】本発明により作製されるＴＦＴの一例を説明する上面図及び縦断面図。
【図４３】本発明により作製されるＴＦＴの一例を説明する上面図及び縦断面図。
【図４４】本発明を用いて作製される表示パネルの画素部の構造を説明する上面図。
【図４５】熱解析のシミュレーションに用いた構造を示す断面図。
【図４６】熱解析のシミュレーションの結果を示すグラフ。
【図４７】凸部を有する下地膜上に形成された半導体膜にレーザー光を照射して結晶化させた後のＴＥＭの断面像と、その模式図。
【図４８】本発明の半導体膜の結晶化の流れを示す図。
【図４９】本発明のＴＦＴの作製工程を示す図。
【図５０】本発明のＴＦＴの作製工程を示す図。
【図５１】本発明のＴＦＴの作製工程を示す図。
【図５２】本発明のＴＦＴの作製工程を示す図。
【図５３】本発明のＴＦＴの作製工程を示す図。
【図５４】本発明のＴＦＴの作製工程を示す図。
【図５５】本発明のＴＦＴの断面図。
【図５６】本発明のＴＦＴの断面図。
【図５７】本発明のＴＦＴの作製工程を示す図。
【図５８】本発明のＴＦＴの作製工程を示す図。
【図５９】下地膜のエッチング後におけるアイランドと下地膜の形状を示す図。
【図６０】下地膜上に形成された複数のＴＦＴの上面図。
【図６１】触媒元素を用いた本発明の半導体膜の結晶化の流れを示す図。
【図６２】凸部を有する下地膜の作製方法を示す図。
【図６３】凸部を有する下地膜の作製方法を示す図。
【図６４】レーザー照射装置の図。
【図６５】レーザー照射装置の図。
【図６６】レーザービームのエネルギー密度の分布を示す図。
【図６７】レーザービームのエネルギー密度の分布を示す図。
【図６８】レーザービームのエネルギー密度の分布を示す図。
【図６９】光学系の図。
【図７０】重ね合わせたレーザービームの中心軸方向におけるエネルギー密度の分布を示す図。
【図７１】レーザービームの中心間の距離とエネルギー差の関係を示す図。
【図７２】レーザービームの中心軸方向における出力エネルギーの分布を示す図。
【図７３】本発明の半導体装置の一例である発光装置の構造を示す図。
【図７４】本発明の半導体装置の一例である発光装置の画素の構造を示す図。
【図７５】本発明の半導体装置を用いた電子機器の図。
【図７６】スタック構造を有するＴＦＴの断面図及びそれを用いた半導体装置の構成の一例。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device formed using a semiconductor film having a crystal structure (crystalline semiconductor film) and a method for manufacturing the same, and more particularly, a channel formation region is formed using a crystalline semiconductor film formed over an insulating surface. The present invention relates to a semiconductor device including a field-effect transistor and a method for manufacturing the same.
[0002]
[Prior art]
In recent years, the technology for forming a TFT on a substrate has been greatly advanced, and application development to an active matrix type semiconductor display device has been advanced. A thin film transistor (hereinafter, referred to as a TFT) manufactured using a semiconductor film having a crystal structure is applied to a flat display device (flat panel display) represented by a liquid crystal display device. In particular, a TFT using a polycrystalline semiconductor film has higher field-effect mobility (also referred to as mobility) than a TFT using a conventional amorphous semiconductor film, and thus can operate at high speed. Therefore, control of a pixel which has been conventionally performed by a driving circuit provided outside a substrate can be performed by a driving circuit formed on the same substrate as a pixel.
[0003]
As a substrate used for a semiconductor device, a glass substrate is considered more promising than a single crystal silicon substrate in terms of cost. Glass substrates have poor heat resistance and are easily deformed by heat. Therefore, a technique is known in which an amorphous semiconductor film is formed on an insulating substrate made of glass or the like and crystallized by laser light irradiation (laser annealing). In the case of forming a polysilicon TFT on a glass substrate, using laser annealing for crystallization of a semiconductor film is very effective for avoiding thermal deformation of the glass substrate.
[0004]
Laser annealing in a semiconductor manufacturing process refers to a technique for recrystallizing a damaged layer formed on a semiconductor substrate or a semiconductor film or a technique for crystallizing a semiconductor film formed on an insulating surface. Also, the present invention includes a technique applied to planarization and surface modification of a semiconductor substrate or a semiconductor film. The laser oscillation device used for laser annealing is a gas laser typified by an excimer laser or a solid laser typified by a YAG laser. By irradiating a laser beam, the surface layer of a semiconductor is irradiated for several tens of nanoseconds to tens of microseconds. It is known to crystallize by heating for a very short time.
[0005]
The characteristics of laser annealing are that the processing time can be significantly reduced compared to the annealing method using radiant heating or conduction heating, and that the semiconductor or semiconductor film is selectively and locally heated to almost thermally damage the substrate. Not giving them.
[0006]
Lasers are roughly classified into two types, pulse oscillation and continuous oscillation, depending on the oscillation method. Since the pulse oscillation laser has a relatively high output energy, the size of the laser beam is several cm. 2 As described above, mass productivity can be improved. In particular, when the shape of the laser beam is processed using an optical system to be a line having a length of 10 cm or more, the substrate can be efficiently irradiated with laser light, and mass productivity can be further improved. Therefore, the use of a pulsed laser for crystallization of a semiconductor film has been becoming mainstream.
[0007]
However, in recent years, it has been found that the diameter of a crystal formed in a semiconductor film is larger when a continuous wave laser is used than in a pulsed laser in crystallization of a semiconductor film. As the crystal grain size in the semiconductor film increases, the mobility of a TFT formed using the semiconductor film increases. As a result, continuous-wave lasers are quickly gaining traction.
[0008]
As an example of crystallization of an amorphous semiconductor film by laser light irradiation, as disclosed in
[0009]
Further, as disclosed in Patent Document 4 below, Nd: YVO 4 A solid-state laser oscillator such as a laser is used to irradiate the amorphous semiconductor film with laser light that is the second harmonic thereof to form a crystalline semiconductor film having a larger crystal grain size as compared with the conventional one, thereby manufacturing a TFT. The technology is disclosed.
[0010]
[Patent Document 1]
JP-A-62-104117 (page 92)
[0011]
[Patent Document 2]
U.S. Pat. No. 4,330,363 (FIG. 4)
[0012]
[Patent Document 3]
JP-A-8-195357 (page 3-4, FIG. 1-5)
[0013]
[Patent Document 4]
JP 2001-144027 A (page 4)
[0014]
Note that attempts to form a single crystal semiconductor film over an insulating surface have been made for a long time, and a technique called graphoepitaxy has been devised as a more aggressive attempt. Graphoepitaxy forms a step on the surface of a quartz substrate, forms an amorphous semiconductor film or a polycrystalline semiconductor film on this, and then heats it with a laser beam or a heater to form a step formed on the quartz substrate. Is a technique of forming an epitaxially grown layer with the nucleus as a nucleus. This technique is disclosed in, for example, Non-Patent
[0015]
[Non-patent document 1]
J. Vac. Sci. Technol. , "Grapho-epitaxy of silicon on fused silicone using surface micropatterns and laser crystallization", 16 (6), 1979, pp 1640-1643.
[0016]
For example,
[0017]
[Non-patent document 2]
M. W. Geis, et al. , "CRYSTALLINE SILICON ON INSULATORS BY GRAPHOEPITAXY", Technical Digest of International Electron Devices Meeting, 1979, pp. 210.
[0018]
[Problems to be solved by the invention]
When an amorphous semiconductor film formed on a flat surface is crystallized by irradiating a laser beam to the crystal, the crystal becomes polycrystalline, and defects such as crystal grain boundaries are arbitrarily formed to obtain a crystal having a uniform orientation. Could not. Unlike in a crystal grain, countless carrier traps such as recombination centers and trapping centers due to an amorphous structure, crystal defects, and the like are present at the grain boundaries. It is known that when carriers are trapped in the carrier trap, the potential of the grain boundary increases and acts as a barrier against carriers such as electrons or holes, so that the current transport characteristics (mobility) of the carriers are reduced. ing.
[0019]
Therefore, when a grain boundary is present in the active layer of the TFT, particularly in the channel formation region, the mobility of the TFT is significantly reduced, the ON current is reduced, and the OFF current is increased due to the flow of current at the grain boundary. Severely affects the characteristics of the TFT. In a plurality of TFTs manufactured on the premise that the same characteristics can be obtained, the characteristics vary depending on the presence or absence of a grain boundary in the active layer.
[0020]
When the semiconductor film is irradiated with laser light, the positions and sizes of the obtained crystal grains become random for the following reason. It takes some time until solid-phase nucleation occurs in the liquid semiconductor film completely melted by laser light irradiation. Then, as time passes, countless crystal nuclei are generated in the completely melted region, and crystals grow from the crystal nuclei. Since the positions where the crystal nuclei occur are random, the crystal nuclei are unevenly distributed. Then, since the crystal growth ends when the crystal grains collide with each other, the positions and the sizes of the crystal grains are random.
[0021]
A crystalline semiconductor film manufactured by using a laser annealing method roughly classified into pulse oscillation and continuous oscillation is generally formed by aggregating a plurality of crystal grains. The positions and sizes of the crystal grains are random, and it is difficult to form a crystalline semiconductor film by specifying the positions and sizes of the crystal grains. Therefore, an active layer formed by patterning the crystalline semiconductor film into an island shape may include an interface (grain boundary) of crystal grains.
[0022]
In the above-described flat display device and the like, a TFT is formed by forming a semiconductor film on a glass substrate. However, the TFT is arranged independently of a crystal grain boundary arbitrarily formed. In other words, the crystallinity of the channel formation region of the TFT cannot be controlled in a strict sense, and the characteristics are degraded due to arbitrarily interposed crystal grain boundaries or crystal defects, and individual device characteristics vary. .
[0023]
Ideally, the channel formation region that has a significant effect on the characteristics of the TFT should be formed of a single crystal grain without the influence of the grain boundaries. However, a crystalline semiconductor film having no grain boundaries is laser-annealed. It was almost impossible to form by the method. Therefore, a TFT using a crystalline silicon film crystallized by a laser annealing method as an active layer and having the same characteristics as those of a MOS transistor manufactured on a single crystal silicon substrate has not been obtained to date.
[0024]
Therefore, in order to form a high-quality crystalline semiconductor film with a small number of defects and crystal grain boundaries or crystal sub-boundaries, and a uniform orientation on an insulating surface, as known as a zone melting method or the like. The mainstream method is to heat a semiconductor film on an insulating substrate to a high temperature to form a molten state and then recrystallize the semiconductor film.
[0025]
However, it was not possible to form a single-crystal semiconductor film on a glass substrate having a relatively low strain point using a known graphoepitaxy technique, which is one of the zone melting methods.
[0026]
In any case, it was impossible to form a crystalline semiconductor film having no volume shrinkage of the semiconductor caused by crystallization, defects due to thermal stress or lattice mismatch with the base, and no grain boundaries or sub-grain boundaries. Therefore, except for the bonded SOI (Silicon on Insulator), the same quality as a MOS transistor formed on a single crystal substrate can be obtained with a crystalline semiconductor film formed on an insulating surface and crystallized or recrystallized. I couldn't do that.
[0027]
The present invention has been made in view of the above problems, and forms a crystalline semiconductor film on an insulating surface in which at least a crystal grain boundary or a crystal sub-grain boundary that intersects at least with a channel length direction does not exist. It is an object of the present invention to provide a semiconductor device including a semiconductor element or a semiconductor element group having high current driving capability and small variation among a plurality of elements. Further, it is possible to prevent a grain boundary from being formed in a channel formation region of the TFT, and to prevent the mobility of the TFT from being significantly reduced, the on current from being reduced, and the off current from being increased due to the grain boundary. It is an object to provide a method for manufacturing a semiconductor device which can be manufactured and a semiconductor device manufactured using the manufacturing method.
[0028]
[Means for Solving the Problems]
The present inventors form a semiconductor film over an insulating film having projections and depressions, and irradiate the semiconductor film with a laser beam, so that a portion of the crystallized semiconductor film which is located over a projection of the insulating film is selectively formed. It was found that grain boundaries were formed in the grains.
[0029]
FIG. 47 shows the scanning direction of laser light when a 200-nm amorphous semiconductor film formed over an insulating film having projections and depressions is irradiated with continuous oscillation laser light so that the scanning speed becomes 5 cm / sec. 4 shows a cross-sectional image of a TEM in a vertical direction. In FIG. 47A,
[0030]
FIG. 47B schematically shows a cross-sectional image of the TEM shown in FIG. As shown in FIG. 47B, a
[0031]
Therefore, the present inventors thought that a position where a grain boundary is formed can be selectively determined by intentionally forming a portion where stress is intensively applied to the semiconductor film. In the present invention, by forming an insulating film having irregularities on a substrate and forming a semiconductor film on the insulating film, a portion where stress is concentrated on the semiconductor film during crystallization by laser light Are selectively formed. Specifically, unevenness is provided in the semiconductor film. Then, continuous oscillation laser light is applied along the longitudinal direction of the unevenness formed on the semiconductor film. In this case, continuous oscillation laser light is most preferably used, but pulse oscillation laser light may be used. Note that the cross section of the protrusion in the direction perpendicular to the scanning direction of the laser beam may be rectangular, triangular, or trapezoidal.
[0032]
With the above structure, at the time of crystallization by laser light irradiation, a grain boundary is selectively formed on the convex portion of the semiconductor film. The semiconductor film located on the concave portion of the insulating film is relatively hard to form a grain boundary. The semiconductor film located on the concave portion of the insulating film has excellent crystallinity, but does not necessarily include the grain boundary. However, even if a grain boundary exists, it can be said that the crystal grains are large and the crystallinity is relatively excellent as compared with the semiconductor film located on the convex portion of the insulating film. Therefore, at the stage of designing the shape of the insulating film, the position where the grain boundary of the semiconductor film is formed can be predicted to some extent. That is, in the present invention, the position at which the grain boundary is formed can be selectively determined, so that the active layer can be laid out so that the active layer, more preferably, the channel forming region contains the grain boundary as little as possible. Become.
[0033]
According to the present invention, the semiconductor film located on the concave portion of the insulating film is positively used as an active layer of the TFT, so that a grain boundary can be prevented from being formed in a channel formation region of the TFT. It is possible to prevent the mobility of the TFT from being significantly reduced, the ON current from being reduced, and the OFF current from being increased. It should be noted that the designer can appropriately determine how far the pattern is to be removed near the edge of the convex or concave portion by patterning.
[0034]
Note that the energy density in the vicinity of the edge of the laser beam of the laser beam is generally lower than that in the vicinity of the center, and the crystallinity of the semiconductor film is often inferior. Therefore, when scanning with a laser beam, it is preferable that the edge of the locus does not overlap with a portion to be a channel forming region of the TFT later.
[0035]
Therefore, in the present invention, first, data (pattern information) of the shape of the insulating film or the semiconductor film viewed from the upper surface of the substrate, which is obtained in the design stage, is stored in the storage means. Then, based on the pattern information and the width of the laser beam in the direction perpendicular to the scanning direction of the laser beam, at least the portion to be a channel forming region of the TFT and the edge of the trajectory of the laser beam do not overlap. Determine the scan path. Then, the position of the substrate is adjusted with reference to the marker, and the semiconductor film on the substrate is irradiated with laser light in accordance with the determined scanning path.
[0036]
With the above configuration, the laser light can be scanned only at least in an indispensable part without irradiating the entire substrate with the laser light. Therefore, the time required to irradiate unnecessary portions with laser light can be saved, and thus the time required for laser light irradiation can be reduced, and the processing speed of the substrate can be improved. In addition, unnecessary portions can be irradiated with laser light to prevent the substrate from being damaged.
[0037]
Note that the marker may be formed by directly etching the substrate with a laser beam or the like, or may be formed on a part of the insulating film at the same time as forming the insulating film having irregularities. . Further, the shape of the actually formed insulating film or semiconductor film is read using an image pickup device such as a CCD, and stored as data in the first storage means, and the insulation obtained at the design stage is stored in the second storage means. The pattern information of the film or the semiconductor film is stored, and the data stored in the first storage means and the pattern information stored in the second storage means are collated to perform the alignment of the substrate. You may do it.
[0038]
By forming a marker on a part of the insulating film or using the shape of the insulating film or the semiconductor film as a marker, the number of masks for the marker can be reduced by one, and the substrate can be formed more than by laser light. The marker can be formed at an accurate position, and the accuracy of positioning can be improved.
[0039]
The energy density of the laser beam is generally not completely uniform, and its height changes depending on the position in the laser beam. In the present invention, it is necessary to irradiate a laser beam having a constant energy density to at least a portion to be a channel forming region, more preferably the entire flat surface of the concave portion or the entire flat surface of the convex portion. Therefore, in the present invention, a region having a uniform energy density is completely overlapped with a portion serving as a channel forming region, more preferably, the entire flat surface of the concave portion or the entire flat surface of the convex portion by scanning with the laser beam. It is necessary to use a laser beam having such an energy density distribution. In order to satisfy the above energy density conditions, it is considered desirable that the shape of the laser beam be rectangular or linear.
[0040]
Further, a portion having a low energy density in the laser beam may be shielded through the slit. By using the slit, a laser beam having a relatively uniform energy density can be applied to the entire flat surface of the concave portion or the entire flat surface of the convex portion, so that crystallization can be performed uniformly. By providing the slit, the width of the laser beam can be partially changed depending on the pattern information of the insulating film or the semiconductor film, so that restrictions on the layout of the channel formation region and the active layer of the TFT can be reduced. Note that the width of the laser beam means the length of the laser beam in a direction perpendicular to the scanning direction.
[0041]
Further, one laser beam obtained by synthesizing laser beams oscillated from a plurality of laser oscillation devices may be used for laser crystallization. According to the above configuration, it is possible to compensate for a portion where the energy density of each laser beam is weak.
[0042]
After the semiconductor film is formed, laser light irradiation is performed so that the semiconductor film is not exposed to the air (for example, a specified gas atmosphere such as a rare gas, nitrogen, or oxygen or a reduced-pressure atmosphere) to crystallize the semiconductor film. Is also good. With the above structure, it is possible to prevent contaminants at a molecular level in a clean room, for example, boron and the like contained in a filter for improving cleanliness of air from being mixed into a semiconductor film during crystallization by laser light. it can.
[0043]
In order to solve the above problem, the present invention provides an insulating film provided with an opening over a substrate having an insulating surface, and an amorphous semiconductor film or a crystal grain boundary is formed over the insulating film and over the opening. A semiconductor film having a polycrystalline structure (non-single-crystal semiconductor film) existing in the above is formed, and then the semiconductor film is melted and crystallized or recrystallized so that the melted semiconductor flows into the opening of the insulating film. A conductive semiconductor film is formed. In other words, a non-single-crystal semiconductor film is formed, and the non-single-crystal semiconductor film is melted and crystallized or recrystallized, so that the crystalline semiconductor film is formed so as to fill the opening. Then, after removing the crystalline semiconductor film remaining on the insulating film, the insulating film is removed at least at a portion where a channel formation region is to be formed, exposing side surfaces of the crystalline semiconductor film, and removing the crystalline semiconductor film. And forming a gate electrode and a gate electrode in contact with the side and top surfaces of the gate electrode.
[0044]
The opening may be formed by directly etching the surface of the insulating substrate, or may be formed by using a silicon oxide, silicon nitride, or silicon oxynitride film or the like and etching the film. The opening is preferably formed in accordance with the arrangement of the island-shaped semiconductor film including the channel forming region of the TFT, and is preferably formed so as to match at least the channel forming region. The opening extends in the channel length direction. The width of the opening (channel width direction in the case of forming a channel forming region) is 0.01 μm or more and 2 μm or less, preferably 0.1 to 1 μm, and the depth is 0.01 μm or more and 3 μm or less, preferably 0 μm or less. It is formed in a thickness of 1 μm or more and 2 μm or less.
[0045]
In the first stage, a semiconductor film formed over the insulating film and over the opening is formed by an amorphous semiconductor film or a polycrystalline semiconductor film formed by a plasma CVD method, a sputtering method, a low-pressure CVD method, or a solid phase growth. A polycrystalline semiconductor film or the like is used. Note that the term “amorphous semiconductor film” in the present invention means not only a film having a completely amorphous structure in a narrow sense, but also a state containing fine crystal grains, or a so-called microcrystalline semiconductor film, Includes a semiconductor film having a crystal structure. Typically, an amorphous silicon film is applied. In addition, an amorphous silicon germanium film, an amorphous silicon carbide film, or the like can be used. The polycrystalline semiconductor film is obtained by crystallizing these amorphous semiconductor films by a known method.
[0046]
As a means for melting and crystallizing the crystalline semiconductor film, a pulsed or continuous wave laser beam using a gas laser oscillator or a solid laser oscillator as a light source is used. The laser light to be irradiated is linearly condensed by an optical system, and its intensity distribution has a uniform region in the longitudinal direction and may have a distribution in the lateral direction. As the oscillation device, a rectangular beam solid laser oscillation device is applied, and particularly preferably, a slab laser oscillation device is applied. Alternatively, it is a solid-state laser oscillation device using a rod doped with Nd, Tm, and Ho, and in particular, YAG, YVO 4 , YLF, YAlO 3 A solid-state laser oscillation device using a crystal in which Nd, Tm, and Ho are doped into a crystal such as the above may be combined with a slab structure amplifier. As the slab material, crystals such as Nd: YAG, Nd: GGG (gadolinium / gallium / garnet), and Nd: GsGG (gadolinium / scandium / gallium / garnet) are used. In the slab laser, the laser beam travels in a zigzag optical path in this plate-shaped laser medium while repeating total reflection.
[0047]
Further, strong light corresponding thereto may be applied. For example, the light emitted from a halogen lamp, a xenon lamp, a high-pressure mercury lamp, a metal halide lamp, or an excimer lamp may be a light having a high energy density collected by a reflecting mirror or a lens.
[0048]
The laser light or intense light condensed linearly and extended in the longitudinal direction irradiates the non-single-crystal semiconductor film, and relatively moves the irradiation position of the laser light and the substrate on which the non-single-crystal semiconductor film is formed. Then, the non-single-crystal semiconductor film is melted by scanning a part or the entire surface with the laser light, and crystallization or recrystallization is performed through that state. The scanning direction of the laser light is along the longitudinal direction of the opening or the channel length direction of the transistor. Thereby, the crystal grows along the scanning direction of the laser light, and it is possible to prevent the crystal grain boundary or the crystal sub-grain boundary from intersecting with the channel length direction. At this time, irradiation with laser light or strong light may be performed while heating the substrate on which the object to be processed is formed.
[0049]
The semiconductor device of the present invention manufactured as described above is formed on an insulating surface, connected between a pair of one conductivity type impurity regions, has a plurality of crystal orientations, and has a crystal grain boundary formed. Instead, a crystalline semiconductor film in which a plurality of crystal grains extending in a direction parallel to the channel length direction is provided.
[0050]
Another structure is formed on an insulating surface, has a plurality of crystal orientations connected between a pair of one conductivity type impurity regions, and has a direction parallel to the channel length direction without forming a crystal grain boundary. A channel forming region is formed by a crystalline semiconductor film in which a plurality of crystal grains extending in a group and a conductive layer overlapping the crystalline semiconductor film with an insulating layer interposed therebetween; In the crystalline semiconductor film in the channel formation region, the channel width direction is 0.01 μm or more and 2 μm or less, preferably 0.1 to 1 μm, and the thickness is 0.01 μm or more and 3 μm or less, preferably 0.1 μm or more and 2 μm or less. It is characterized by being. One characteristic mode of the channel formation region is that a channel overlaps with a side surface and an upper surface of the crystalline semiconductor film by a gate electrode which overlaps with a gate insulating film covering the side surface and the upper surface of the crystalline semiconductor film. This is a configuration in which a formation region is formed.
[0051]
When the depth of the opening is approximately equal to or greater than the thickness of the semiconductor film, the semiconductor melted by irradiation with laser light or strong light is aggregated and solidified in the opening (that is, the concave portion) by surface tension. As a result, the thickness of the semiconductor film on the convex portion becomes thin, and stress strain can be concentrated there. The side surfaces of the opening have the effect of defining the crystal orientation to some extent. The angle of the side surface of the opening is 5 to 120 degrees, preferably 80 to 100 degrees with respect to the substrate surface. By scanning the laser light in a direction parallel to the channel length direction, a specific crystal orientation can be preferentially oriented along an opening extending in the direction.
[0052]
The semiconductor film is brought into a molten state, aggregated in an opening formed on the insulating surface by surface tension, and crystal is grown from a general intersection of the bottom and the side of the opening, thereby distorting a strain caused by crystallization in other than the opening. You can concentrate on the area. That is, the crystalline semiconductor film formed so as to fill the opening can be released from distortion. Then, the crystalline semiconductor film which remains on the insulating film and includes crystal grain boundaries and crystal defects is removed by etching.
[0053]
According to the present invention, it is possible to form a crystalline semiconductor film having no crystal grain boundary by specifying the location of a channel formation region of a semiconductor element such as a transistor, particularly a TFT. As a result, it is possible to eliminate a factor in which the characteristics vary due to crystal grain boundaries or crystal defects that are inadvertently interposed, and it is possible to form a TFT or a TFT element group with small characteristic variations.
[0054]
Further, by forming the gate insulating film and the gate electrode so as to overlap with the side surface portion and the upper surface portion of the crystalline semiconductor film, the area of the channel formation region can be increased, and on-state current can be increased. Further, by applying a gate voltage from three directions, carriers injected into the gate insulating film, particularly hot carriers, can be reduced, and the reliability of the transistor can be improved.
[0055]
Further, the present invention provides an insulating film in which an opening is formed over a substrate having an insulating surface, wherein the crystalline semiconductor film formed over the substrate has a region which fills the opening, A channel formation region is provided.
[0056]
In another structure, an insulating film provided with an opening extending in a channel length direction is provided over a substrate having an insulating surface, and a crystalline semiconductor film formed over the substrate has a region filling the opening. And a channel formation region is provided in the filling region, and the opening has a depth equal to or greater than that of the crystalline semiconductor film.
[0057]
In another structure, a crystalline semiconductor is provided in a rectangular or band-shaped opening formed in an insulating surface, and the crystalline semiconductor and a gate electrode overlap with each other with a gate insulating film interposed therebetween. It is characterized by.
[0058]
In another structure, a crystalline semiconductor is provided in an opening formed in an insulating surface and extending in a channel length direction, and the crystalline semiconductor and a gate electrode overlap with each other with a gate insulating film interposed therebetween. It is characterized by.
[0059]
After the semiconductor film is melted by irradiation with laser light or strong light, solidification starts from a region where the bottom surface and the side surface of the opening intersect, from which crystal growth starts. For example, as a result of performing a thermal analysis simulation at points A to D in a system in which a stepped shape is formed by the insulating film (1) and the insulating film (2) as shown in FIG. 45, characteristics as shown in FIG. 46 are obtained. ing. Since there is both the insulating film (2) immediately below {circle around (1)} and the insulating film (1) existing on the side surface as a place where heat escapes, the temperature decreases at point B most quickly. Hereinafter, point A, point C, and point D are in that order. This simulation result is for the case where the angle of the side wall is 45 degrees, but the same phenomenon can be qualitatively observed when the angle is 90 degrees.
[0060]
That is, the semiconductor film is once brought into a molten state, aggregated in an opening formed on an insulating surface by surface tension, and crystal is grown from a substantially intersection of a bottom and a side wall of the opening, thereby causing distortion generated by crystallization to occur in the opening. Can be concentrated in other areas. That is, the crystalline semiconductor film formed so as to fill the opening can be free from distortion.
[0061]
The conventional crystallization technology of a semiconductor film called graphoepitaxy attempts to epitaxially grow a semiconductor film by inducing a relief lattice on a surface of an amorphous substrate which is artificially formed. Met. The technology related to this graphoepitaxy is described in the above-mentioned
[0062]
BEST MODE FOR CARRYING OUT THE INVENTION
(Embodiment 1)
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a longitudinal sectional view for explaining a step of forming a crystalline semiconductor film of the present invention.
[0063]
In FIG. 1A, a first
[0064]
The first
[0065]
As a member used as a substrate, a commercially available alkali-free glass substrate, a quartz substrate, a sapphire substrate, a substrate in which the surface of a single crystal or polycrystalline semiconductor substrate is covered with an insulating film, or a substrate in which the surface of a metal substrate is covered with an insulating film, must be used. Is possible.
[0066]
There is no limitation on the width W1 of the second
[0067]
As shown in FIG. 1B, the
[0068]
Then, the
[0069]
As the laser oscillation device, a rectangular beam solid laser oscillation device is applied, and particularly preferably, a slab laser oscillation device is applied. As the slab material, crystals such as Nd: YAG, Nd: GGG (gadolinium / gallium / garnet), and Nd: GsGG (gadolinium / scandium / gallium / garnet) are used. In the slab laser, the laser beam travels in a zigzag optical path in this plate-shaped laser medium while repeating total reflection. Alternatively, it is a solid-state laser oscillation device using a rod doped with Nd, Tm, and Ho, and in particular, YAG, YVO 4 , YLF, YAlO 3 A solid-state laser oscillation device using a crystal in which Nd, Tm, and Ho are doped into a crystal such as the above may be combined with a slab structure amplifier. Then, as shown by an arrow in the drawing, scanning is performed in a direction intersecting the linear longitudinal direction. Here, the term “linear” means that the ratio of the length in the longitudinal direction to the length in the lateral direction is 1:10 or more.
[0070]
The wavelength of the continuous wave laser light is preferably 400 to 700 nm in consideration of the light absorption coefficient of the amorphous semiconductor film. Light in such a wavelength band is obtained by extracting the second harmonic and the third harmonic of the fundamental wave using a wavelength conversion element. ADP (ammonium dihydrogen phosphate), Ba 2 NaNb 5 O Fifteen (Sodium barium niobate), CdSe (selenium cadmium), KDP (potassium dihydrogen phosphate), LiNbO 3 (Lithium niobate), Se, Te, LBO, BBO, KB5 and the like are applied. It is particularly desirable to use LBO. A typical example is Nd: YVO 4 A second harmonic (532 nm) of a laser oscillation device (fundamental wave 1064 nm) is used. The laser oscillation mode is TEM 00 Apply the single mode that is the mode.
[0071]
For silicon, which is chosen as the most suitable material, the absorption coefficient is 10 3 -10 4 cm -1 Is substantially in the visible light range. When crystallizing a substrate having a high visible light transmittance such as glass and an amorphous semiconductor film formed with silicon to have a thickness of 30 to 200 nm, irradiation with light in a visible light region having a wavelength of 400 to 700 nm is performed. By selectively heating the semiconductor film, crystallization can be performed without damaging the base insulating film. Specifically, the penetration length of light having a wavelength of 532 nm into the amorphous silicon film is approximately 100 nm to 1000 nm, and it is possible to sufficiently reach the inside of the
[0072]
Semiconductors that are instantaneously melted by the irradiation of laser light are gathered in openings (concave portions) due to surface tension. Thus, the
[0073]
After that, heat treatment is preferably performed at 500 to 600 ° C. as shown in FIG. 1D to remove strain accumulated in the crystalline semiconductor film. This distortion is caused by volume shrinkage of the semiconductor caused by crystallization, thermal stress with the base, lattice mismatch, and the like. This heat treatment may be performed for 1 to 10 minutes using, for example, a gas heating type instantaneous thermal annealing (RTA) method. This step is not an essential requirement in the present invention, and may be appropriately selected and performed.
[0074]
As shown in FIG. 1E, the surface of the
[0075]
In particular, a TFT can be completed by forming a gate insulating film and a gate electrode so that a channel formation region is positioned using a crystalline semiconductor which fills an opening (recess). At this time, by forming an opening in a direction parallel to the channel length direction of the TFT and scanning laser light in that direction, crystal growth can be performed in that direction, and a specific crystal orientation can be preferentially given. Crystals can be grown.
[0076]
FIG. 2 is a conceptual diagram showing the knowledge of crystallization obtained from the experimental results by the present inventors. FIGS. 2A to 2E schematically illustrate the relationship between the depth and spacing of openings (recesses) formed by the first insulating film and the second insulating film and the crystal growth.
[0077]
It should be noted that, regarding the reference numerals related to the length shown in FIG. 2, t01: the thickness of the
[0078]
FIG. 2A shows a case where d <t02, W1 and W2 are about the same as or smaller than 1 μm, and when the depth of the groove of the opening is smaller than the
[0079]
FIG. 2B shows a case where d ≧ t02 and W1 and W2 are about the same as or smaller than 1 μm, and when the depth of the opening is substantially equal to or larger than that of the
[0080]
A scanning electron microscope (SEM) photograph shown in FIG. 25 shows an example, in which a 150-nm amorphous silicon film is formed on a base insulating film having a step of 170 nm and a width and interval of a convex portion of 0.5 μm. Shows the result of crystallization. The surface of the crystalline semiconductor film is etched with a Seco solution in order to make crystal grain boundaries visible. HF: H 2 O = 2: 1 K as additive 2 Cr 2 O 7 It is a drug solution prepared using As is clear from this photograph, it is understood that the crystal grain boundaries are concentrated on the step-shaped protrusions.
[0081]
FIG. 27 shows the result of determining the orientation of a crystalline semiconductor film formed in an opening (recess) using a backscattered electron diffraction pattern (EBSP). The EBSP is provided with a dedicated detector in a scanning electron microscope (SEM), irradiates the crystal surface with an electron beam, and allows the computer to recognize the crystal orientation from the Kikuchi line using a computer to recognize the microscopic image. The crystallinity is measured not only in the surface orientation but also in all directions of the crystal (hereinafter, this method is referred to as EBSP method for convenience).
[0082]
The data in FIG. 27 shows that the crystal grows in the opening (recess) in a direction parallel to the scanning direction of the laser light condensed linearly.
[0083]
FIG. 2C shows a case where d >> t02 and W1 and W2 are equal to or smaller than 1 μm. In this case, the
[0084]
FIG. 2D shows a case where d ≧ t02 and W1 and W2 are about the same or slightly larger than 1 μm. When the width of the opening is widened, the
[0085]
FIG. 2E shows a case where d ≧ t02 and W1 and W2 are larger than 1 μm, and the state of FIG. 2D becomes more apparent.
[0086]
A scanning electron microscope (SEM) photograph shown in FIG. 26 shows an example, in which a 150 nm amorphous silicon film is formed on a base insulating film provided with a step of 170 nm and a width and interval of a convex portion of 1.8 μm. Shows the result of crystallization. The surface of the crystalline semiconductor film is etched with a Seco solution in order to make crystal grain boundaries visible. As is clear from the comparison with FIG. 25, it can be seen that the crystal grain boundary extends not only to the step-shaped projection but also to the opening (depression). Therefore, with such a structure, a crystalline semiconductor film without a crystal grain boundary cannot be selectively extracted.
[0087]
As described above with reference to FIG. 2, when a semiconductor element is formed, in particular, when a channel formation region in a transistor is formed using such a semiconductor film, the embodiment in FIG. 2B is most suitable. it is conceivable that. Further, here, as an example, the unevenness of the base on which the crystalline semiconductor film is formed is formed using the first insulating
[0088]
FIG. 14 illustrates an example of a configuration of a laser irradiation apparatus that can be used for crystallization. FIG. 14 shows
[0089]
As the laser oscillation device, a rectangular beam solid laser oscillation device is applied, and particularly preferably, a slab laser oscillation device is applied. Or YAG, YVO 4 , YLF, YAlO 3 A solid-state laser oscillation device using a crystal in which Nd, Tm, and Ho are doped into a crystal such as the above may be combined with a slab structure amplifier. As the slab material, crystals such as Nd: YAG, Nd: GGG (gadolinium / gallium / garnet), and Nd: GsGG (gadolinium / scandium / gallium / garnet) are used. In addition, a gas laser oscillation device and a solid laser oscillation device capable of continuous oscillation can be applied. YAG, YVO as continuous wave solid-state laser oscillators 4 , YLF, YAlO 3 A laser oscillation device using a crystal in which Cr, Nd, Er, Ho, Ce, Co, Ti, or Tm is doped into such a crystal is applied. The fundamental wave of the oscillation wavelength varies depending on the material to be doped, but oscillates at a wavelength of 1 μm to 2 μm. In order to obtain a higher output of 5 W or more, a diode-pumped solid-state laser oscillator may be cascaded.
[0090]
The circular or rectangular laser light output from such a laser oscillation device is condensed linearly by the
[0091]
In addition, the
[0092]
The mounting table 411 makes a linear motion in the X direction shown in the drawing, thereby enabling the entire surface of the substrate to be processed by laser light emitted from a fixed optical system. The position detecting means 416 detects that the
[0093]
The laser light applied to the
[0094]
As described above, in the crystallization of irradiating a continuous wave laser beam to an amorphous semiconductor film, an opening (or a concavo-convex shape accompanying the opening) is provided on the base side of the semiconductor film, so that a region other than the opening is formed. Strain or stress due to crystallization can be concentrated, and a region with poor crystallinity such as a crystal grain boundary can be selectively formed. That is, it is possible to leave a crystalline semiconductor film in which a plurality of crystal grains having a plurality of crystal orientations in the opening and having a plurality of crystal grains extending in a direction parallel to the growth direction are formed without forming a crystal grain boundary. it can. It can also be said that the crystalline semiconductor serving as the active layer can be prevented from being subjected to the strain or stress. By forming a TFT such that a channel formation region is provided with such a crystalline semiconductor film, it is possible to improve current driving capability at high speed and to improve the reliability of an element. .
[0095]
FIG. 35 shows another example of the configuration of a laser irradiation apparatus that can be used for crystallization. The laser irradiation apparatus shown in FIG. 35 differs from the laser irradiation apparatus shown in FIG. 14 only in the optical system.
[0096]
FIG. 35 shows
[0097]
In FIG. 35, laser light condensed linearly in the cross-sectional shape of the irradiation surface by the
[0098]
(Embodiment 2)
The perspective view shown in FIG. 31 shows an embodiment in which a first
[0099]
The width W1 of the second insulating
[0100]
The first
[0101]
As shown in FIG. 31, when the unevenness due to the opening is formed by the first insulating
[0102]
As shown in FIG. 32, an
[0103]
Then, the
[0104]
As the slab material, crystals such as Nd: YAG, Nd: GGG (gadolinium / gallium / garnet), and Nd: GsGG (gadolinium / scandium / gallium / garnet) are used. In the slab laser, the laser beam travels in a zigzag optical path in this plate-shaped laser medium while repeating total reflection.
[0105]
The wavelength of the continuous wave laser light is preferably 400 to 700 nm in consideration of the light absorption coefficient of the
[0106]
For silicon, which is chosen as the most suitable material, the absorption coefficient is 10 3 -10 4 cm -1 Is substantially in the visible light range. When crystallizing a substrate such as glass having a high visible light transmittance and an
[0107]
The semiconductor melted by the irradiation of the laser beam is gathered in the opening (recess) due to the surface tension. In the solidified state, the surface becomes substantially flat as shown in FIG. Further, a crystal growth edge, a crystal grain boundary, or a crystal sub-grain boundary is formed on the second insulating
[0108]
Thereafter, as shown in FIG. 34, the
[0109]
(Embodiment 3)
Next, a method for irradiating a laser beam used in the present invention will be described with reference to FIG.
[0110]
First, a first base film 6101 made of an insulating film is formed over a substrate as shown in FIG. Then, a second base film 6102 made of a rectangular insulating film is formed on the first base film 6101, and the third base film 6103 is formed so as to cover the first and second base films 6101 and 6102. Is formed. In this embodiment, silicon nitride is used for the first base film 6101, silicon oxide is used for the second base film 6102, and a silicon oxide film is used for the third insulating film 6103. Note that the material of the first to third base films 6101 to 6103 is not limited to this, and a material which can withstand heat treatment in a later step and which has an adverse effect on TFT characteristics in a semiconductor film to be formed later. Any insulating film can be used as long as it can prevent metal from entering and can form unevenness. The method of forming the irregularities will be described later in detail. Further, these other insulating films may be used. Further, a stacked structure of two or more films may be used.
[0111]
In FIG. 48, the first to third base films 6101 to 6103 are separately shown, but here, the three base films are collectively referred to as a base film 6104. Note that although the base film 6104 having unevenness is formed using three base films in this embodiment, the structure of the base film used in the present invention is not limited to this.
[0112]
At this time, at the same time as the base film 6104, a marker may be formed using a part of the base film.
[0113]
The substrate (not shown) may be any material as long as it can withstand the processing temperature in the subsequent step, for example, a quartz substrate, a silicon substrate, a glass substrate such as barium borosilicate glass or aluminoborosilicate glass, a metal substrate or a stainless steel substrate. A substrate on which an insulating film is formed can be used. Alternatively, a plastic substrate having heat resistance enough to withstand the processing temperature may be used.
[0114]
Next, a semiconductor film 6105 is formed so as to cover the base film 6104. The semiconductor film 6105 can be formed by a known method (a sputtering method, an LPCVD method, a plasma CVD method, or the like). Note that the semiconductor film may be an amorphous semiconductor film or a crystalline semiconductor film including a microcrystalline semiconductor film or a polycrystalline semiconductor film. The semiconductor film may be made of silicon germanium or other semiconductors instead of silicon. In addition, after the third base film 6103 is formed, the film is formed continuously without opening to the air, whereby entry of impurities between the semiconductor film 6105 and the base film 6104 can be prevented.
[0115]
Note that the shape and size of the projections of the base film 6104 can be appropriately set by a designer, but the thickness is set so that a semiconductor film to be formed later will not be cut off near the edges of the projections. There is a need to.
[0116]
Next, as illustrated in FIG. 48B, the semiconductor film 6105 is irradiated with laser light. By irradiation with the laser light, the semiconductor film 6105 is temporarily melted, and its volume moves from the upper portion of the convex portion to the concave portion as shown by a white arrow. Then, a semiconductor film (after LC) 6106 whose surface is flattened and whose crystallinity is enhanced is formed. The energy density of the laser beam is low near the edge of the laser beam, so that the crystal grains are small near the edge, and a protruding portion (ridge) appears along the crystal grain boundary. Therefore, irradiation is performed so that the edge of the trajectory of the laser beam of the laser light does not overlap with a portion to be a channel formation region or a portion located over a concave portion of the semiconductor film 6105.
[0117]
Note that the scanning direction of the laser beam may be parallel to the longitudinal direction of the convex portion of the base film 6104, or may be determined in another direction.
[0118]
In the present invention, a known laser can be used. It is desirable that the laser light be continuous oscillation, but it is considered that the effect of the present invention can be obtained to some extent even with pulse oscillation. As the laser, a gas laser or a solid laser can be used. Excimer laser, Ar laser, Kr laser and the like are available as gas lasers, and YAG laser, YVO 4 Laser, YLF laser, YAlO 3 Laser, glass laser, ruby laser, alexandrite laser, Ti: sapphire laser, Y 2 O 3 Laser and the like. As a solid-state laser, YAG, YVO doped with Cr, Nd, Er, Ho, Ce, Co, Ti, Yb or Tm is used. 4 , YLF, YAlO 3 A laser using a crystal such as is applied. The fundamental wave of the laser depends on the material to be doped, and a laser beam having a fundamental wave of about 1 μm can be obtained. Harmonics with respect to the fundamental wave can be obtained by using a nonlinear optical element.
[0119]
Furthermore, after converting an infrared laser beam emitted from a solid-state laser into a green laser beam by a nonlinear optical element, an ultraviolet laser beam obtained by another nonlinear optical element can be used.
[0120]
The thickness of the semiconductor film (after LC) 6106 is increased above the concave portion of the base film 6104 and, conversely, is reduced above the convex portion due to volume movement caused by irradiation with laser light. Therefore, a grain boundary 6149 is easily generated on the convex portion due to the stress, and a state of good crystallinity is obtained on the concave portion. Note that the semiconductor film (after LC) 6106 does not necessarily include a grain boundary on the concave portion. However, even if a grain boundary is present, the crystallinity is relatively excellent because the crystal grains are large.
[0121]
Next, as shown in FIG. 48C, the surface of the semiconductor film (after LC) 6106 is etched to expose the upper surface of the projection of the base film 6104. Note that in this embodiment, the semiconductor film (after LC) 6106 is etched so that the upper surface of the convex portion of the third base film 6103 is exposed, so that the
[0122]
Next, only the base film 6104 is removed by etching. Note that it is important that the base film 6104 and the semiconductor film (after etching) 6107 are materials which can have a high selectivity at the time of etching. For example, in the case where silicon oxide is used for the second base film 6102 and the third 3 , CF 3 It is preferable to use dry etching using a gas or wet etching using a hydrofluoric acid-based etchant. In the case where dry etching is used, the base film 6104 located below the
[0123]
Then, a semiconductor film (island) 6108 is formed as shown in FIG. A part of the third insulating film 6103 located below the
[0124]
By using the islands obtained by the above-described series of steps as an active layer of the TFT, more preferably, a channel forming region of the TFT, formation of a grain boundary in the channel forming region of the TFT can be prevented. Accordingly, it is possible to prevent the mobility of the TFT from being significantly reduced, the ON current from being reduced, and the OFF current from being increased. It should be noted that the designer can appropriately determine how far the edge of the concave portion or the convex portion should be removed by patterning.
[0125]
(Embodiment 4)
In the formation of the crystalline semiconductor film of the present invention, as described in
[0126]
FIG. 3 shows an example thereof. First, as in
[0127]
After that, as shown in FIG. 3B, the
[0128]
As shown in FIG. 3C, the
[0129]
The advantage of using a crystalline semiconductor film as an object to be irradiated with laser light is the fluctuation rate of the light absorption coefficient of the semiconductor film. Even if the crystallized semiconductor film is irradiated with the laser light and melted, the light absorption coefficient hardly changes. do not do. Therefore, the margin of the laser irradiation condition can be widened.
[0130]
After that, a gettering treatment for removing a metal element remaining in the
[0131]
After that, as shown in FIG. 3E, the
[0132]
(Embodiment 5)
Next, an embodiment of manufacturing a TFT in which a crystalline semiconductor film is formed over a base insulating film having an opening and a channel formation region is provided in a filling region filling the opening in this embodiment is described. This will be described with reference to FIGS. In each of the drawings, (A) is a top view, and (B) and subsequent drawings are longitudinal sectional views of corresponding portions.
[0133]
In FIG. 4, a first
[0134]
Then, as shown in FIG. 5, a third
[0135]
Then, as shown in FIG. 6, a continuous wave laser beam is irradiated to crystallize. Crystallization conditions are YVO in continuous oscillation mode. 4 Using a laser oscillator, the output of the second harmonic (wavelength: 532 nm) of 2 to 10 W is condensed by an optical system into a linear laser beam having a ratio of the longitudinal direction to the transverse direction of 10 or more, and the longitudinal direction. Light is condensed so as to have a uniform energy density distribution, and is crystallized by scanning at a speed of 10 to 200 cm / sec. Uniform energy density distribution does not exclude anything that is completely constant, and the allowable range of energy density distribution is ± 10%. For such laser light irradiation, a laser irradiation device having a structure shown in FIG. 14 or FIG. 35 can be applied.
[0136]
FIG. 15 shows the relationship between the scanning direction of the
[0137]
By irradiating a laser beam under these conditions, the amorphous semiconductor film is instantaneously melted and crystallized. The crystallization proceeds while the melting zone moves substantially. The molten silicon is aggregated and solidified in the openings (concave portions) due to the surface tension. As a result, a
[0138]
Thereafter, as shown in FIG. 7, an etching process is performed so that the
[0139]
FIG. 7 does not limitly show the shape of the island-shaped
[0140]
Thereafter, as shown in FIG. 8, the
[0141]
In this step, the
[0142]
In FIG. 9, a fourth
[0143]
FIG. 10 shows a step of forming one-conductivity-
[0144]
For the
[0145]
In the island-shaped semiconductor film, a region overlapping with the
[0146]
Then, as shown in FIG. 11, a fifth
[0147]
Thus, a TFT can be manufactured. The structure of the TFT described with reference to FIGS. 4 to 11 shows a multi-channel TFT in which a plurality of channel formation regions are provided in parallel and provided in connection with a pair of impurity regions. In this configuration, the number of channel forming regions arranged in parallel is not limited, and a plurality of channel forming regions may be arranged as needed.
[0148]
The channel formation region has a plurality of crystal orientations, and is formed of a crystalline semiconductor film in which a plurality of crystal grains extending in a direction parallel to a channel length direction are aggregated without forming a crystal grain boundary. I have.
[0149]
(Embodiment 6)
FIG. 12 shows an example in which an n-channel type multi-channel TFT having a low concentration drain (LDD) structure and a p-channel type multi-channel TFT constitute an inverter circuit which is a basic circuit having a CMOS structure. 12, the second
[0150]
FIG. 12A is a top view, in which a first n-
[0151]
FIGS. 12B and 12C are longitudinal sectional views corresponding to the GG ′ line and the HH ′ line. In the n-channel TFT, an LDD region is provided adjacent to the first n-
[0152]
In addition, the fifth insulating
[0153]
(Embodiment 7)
An example in which the structure of the gate electrode is different in the multi-channel TFT described in
[0154]
The structure of the TFT shown in FIG. 13 is an example in which a gate electrode is formed of a
[0155]
Such a structure in which the LDD region is formed in a self-aligned manner by providing the spacer is effective particularly when the design rule is miniaturized. Although a unipolar TFT structure is shown here, a CMOS structure can be formed as in the sixth embodiment.
[0156]
(Embodiment 8)
The present invention can be applied to various semiconductor devices, and a mode of a display panel manufactured based on
[0157]
16, a
[0158]
Further, a
[0159]
For example, the TFT described in any of
[0160]
FIG. 21 illustrates an example of a configuration of one pixel of the
[0161]
FIG. 17 shows a stage in which the second
[0162]
FIG. 19 shows a state in which crystalline semiconductor films over second insulating
[0163]
Then, as shown in FIG. 20, the second
[0164]
FIG. 24A is a longitudinal sectional view corresponding to the line AA ′ in FIG. Further, as shown in FIG. 24B, an organic light-emitting element can be formed using the
[0165]
FIG. 24B shows a case in which light emitted from the organic
[0166]
When the
[0167]
In order to increase the luminance, it is preferable to use light emission (phosphorescence) from a triplet excited state. In this case, a carbazole-based CBP + Ir (ppy) is formed on the hole injection / transport layer formed of CuPc, which is a phthalocyanine-based material, and α-NPD, which is an aromatic amine-based material, as the
[0168]
Although the above two structures are examples using a low molecular weight organic compound, an organic light emitting device in which a high molecular weight organic compound and a low molecular weight organic compound are combined can also be realized. For example, as the
[0169]
In any case, light emission (phosphorescence) from the triplet excited state has higher luminous efficiency than light emission (fluorescence) from the singlet excited state, and an operating voltage (light emission from the organic light emitting element) is required to obtain the same light emission luminance. (The voltage required to perform this) can be reduced.
[0170]
As described above, a display panel using an organic light-emitting element can be manufactured by using the present invention. Although not illustrated here, a display panel using the electro-optical characteristics of liquid crystal can also be manufactured.
[0171]
FIG. 44 is also an example illustrating a configuration of one pixel of the
[0172]
The island-shaped
[0173]
As described above, the present invention can complete a display panel without any influence.
[0174]
(Embodiment 9)
Various devices can be completed using the present invention. Examples thereof include a portable information terminal (electronic notebook, mobile computer, mobile phone, etc.), a video camera, a digital camera, a personal computer, a television receiver, a projection display device, and the like. Examples of these are shown in FIGS.
[0175]
FIG. 28A illustrates an example in which a television receiver is completed by applying the present invention, which includes a housing 3001, a
[0176]
FIG. 28B illustrates an example in which a video camera is completed by applying the present invention, and includes a
[0177]
FIG. 28C illustrates an example in which a notebook personal computer is completed by applying the present invention, which includes a main body 3021, a
[0178]
FIG. 28D shows an example in which a PDA (Personal Digital Assistant) is completed by applying the present invention, and includes a
[0179]
FIG. 28E illustrates an example in which a sound reproduction device is completed by applying the present invention, specifically, an audio device for a vehicle, which includes a
[0180]
FIG. 28F illustrates an example in which a digital camera is completed by applying the present invention. A main body 3051, a display portion (A) 3052, an eyepiece portion 3053, operation switches 3054, a display portion (B) 3055, and a battery 3056 are shown. And so on. TFTs manufactured by the present invention include various integrated circuits such as various logic circuits, high-frequency circuits, memories, microprocessors, media processors, graphics LSIs, cryptographic LSIs, in addition to the display portion (A) 3052 and the display portion (B) 3055. Can be formed and incorporated on glass, and a digital camera can be completed according to the present invention.
[0181]
FIG. 28G illustrates an example in which a mobile phone is completed by applying the present invention, which includes a
[0182]
FIG. 29A illustrates a front type projector, which includes a
[0183]
FIG. 29C is a diagram showing an example of the structure of the
[0184]
FIG. 29D illustrates an example of the structure of the light source
[0185]
It should be noted that the device shown here is merely an example, and the present invention is not limited to these applications.
[0186]
(Embodiment 10)
In this embodiment, an example in which a glass substrate is used as an etching stopper in forming the second
[0187]
In FIG. 30A, first, a second
[0188]
In this embodiment, as the
[0189]
After the second
[0190]
According to the present embodiment, it is possible to ensure a sufficiently high selectivity between the
[0191]
Note that this embodiment can be implemented by being freely combined with any of the structures of
[0192]
【Example】
Hereinafter, examples of the present invention will be described.
[0193]
(Example 1)
This embodiment shows an example of manufacturing a TFT in which a crystalline semiconductor film is formed over a base insulating film having an opening, and a channel formation region is provided in a filling region filling the opening.
[0194]
In FIG. 36, a 100 nm-thick first
[0195]
36A shows a top view, FIG. 36B shows a vertical sectional view corresponding to line AA ', and FIG. 36C shows a vertical sectional view corresponding to line BB'. Hereinafter, FIGS. 37 to 41 are treated similarly.
[0196]
Then, as shown in FIG. 37, an
[0197]
Then, as shown in FIG. 38, continuous oscillation laser light is irradiated to crystallize. Crystallization conditions are YVO in continuous oscillation mode. 4 Using a laser oscillator, the output of 5.5 W of the second harmonic (wavelength: 532 nm) was collected to 400 μm in the longitudinal direction and 50 to 100 μm in the lateral direction so that the optical system had a uniform energy density distribution in the longitudinal direction. Light is applied for scanning at a speed of 50 cm / sec for crystallization. Uniform energy density distribution does not exclude anything that is completely constant, and the allowable range of energy density distribution is ± 5%. For such laser light irradiation, a laser irradiation apparatus having a configuration shown in FIG. 35 can be applied. The laser light condensed by the optical system may have a region where the intensity distribution is uniform in the longitudinal direction and may have a distribution in the lateral direction. The crystallization allows this intensity distribution to be formed in a uniform region in the longitudinal direction, thereby increasing the effectiveness of crystal growth in a direction parallel to the scanning direction of the laser beam.
[0198]
By irradiating a laser beam under these conditions, the amorphous silicon film is instantaneously melted and the crystallization proceeds while the molten zone moves. The molten silicon is aggregated and solidified in the openings (concave portions) due to the surface tension. Thus, a
[0199]
Thereafter, as shown in FIG. 39, a mask pattern is formed so that the crystalline semiconductor film remains at least in the
[0200]
FIG. 40 shows a state where a
[0201]
Thereafter, a TFT can be completed by appropriately forming source and drain regions, a low-concentration drain region, and the like.
[0202]
(Example 2)
The opening is formed in the same process as in the first embodiment, but as shown in FIG. 41, the shape of the opening formed in the second
[0203]
(Example 3)
In Example 2, by forming the second
[0204]
(Example 4)
FIG. 43 shows another example of the multi-channel TFT. A first insulating
[0205]
FIG. 43D is an enlarged view of the vicinity of the channel formation region. A
[0206]
(Example 5)
Example 1 In this example, a manufacturing process of a so-called multi-channel TFT having a plurality of channel formation regions separated from each other and used for a semiconductor device of the present invention will be described.
[0207]
First, as shown in FIG. 49A, a
[0208]
In this embodiment, a
[0209]
Note that the shape and size of the projection 6124 can be appropriately set by a designer, but it is necessary to set the thickness so that a semiconductor film to be formed later will not be cut off near the edge of the projection. is there. In this embodiment, the height of the projection is set to about 0.1 to 1 μm.
[0210]
Note that the distortion of the substrate directly affects the shape of the
[0211]
Then, a non-single-
[0212]
Next, as shown in FIG. 50A, the non-single-
[0213]
Next, a sub-island 6127 is formed by patterning the crystalline semiconductor film 6126 as shown in FIG. Note that FIG. 51B corresponds to a cross-sectional view taken along dashed line AA ′ in FIG. The sub-island 6127 has a part on a concave portion formed between the convex portions 6124. Since the channel formation region of the target multi-channel TFT is formed using a portion located over the concave portion of the crystalline semiconductor film 6126, the number of channel formation regions, the channel length, and the channel width are taken into consideration. It is important to determine the positional relationship between the island 6127 and the protrusion 6124.
[0214]
Next, as shown in FIG. 52A, the
[0215]
By removing the sub-island 6127 from the upper surface, the portion where the grain boundary exists on the convex portion 6124 is removed, and almost no grain boundary exists on the concave portion corresponding to between the convex portions 6124. A semiconductor film with good crystallinity is left in a portion to be a channel formation region. Then, as shown in FIGS. 52A and 52B, a slit-shaped
[0216]
Next, as shown in FIG. 53A, a part of the convex portion 6124 of the
[0219]
Note that the convex portion 6124 may not be completely removed and may remain in a state in which a portion thereof is in contact with a channel formation region. FIG. 59A shows a state in which the second base film 6122 and the third base film 6123 are left to such an extent that the side surface of the
[0218]
In addition, a portion of the convex portion 6124 that is not in contact with a portion to be a channel formation region to be formed later may be removed, or the entire convex portion 6124 may be removed. In this embodiment, the fourth base film 6129 is formed by partially removing the protrusion 6124.
[0219]
Next, as shown in FIG. 54A, a TFT is manufactured using the
[0220]
A
[0221]
Then, a first
[0222]
Then, a wiring 6136 connected to the
[0223]
Through the above manufacturing process, a TFT having a plurality of channel formation regions separated from each other is completed. With such a structure, a region which overlaps with the gate electrode with the gate insulating film interposed therebetween can be widened in the channel formation region, so that the channel width can be increased. By increasing the channel width, it is possible to efficiently radiate the heat generated by driving the TFT while securing the ON current.
[0224]
In the present invention, the structure of the TFT is not limited to that shown in FIG. Further, the number of channel formation regions is not limited to four, and one or a plurality of channel formation regions other than four may be provided.
[0225]
Further, the structure of the TFT is not limited to the above structure, and may have a structure as shown in FIG. 56, for example. The TFT illustrated in FIG. 56A has a gate electrode including two
[0226]
Note that, in the above step, after the laser light irradiation or after the crystalline silicon film is etched to the extent that the projections of the base film are exposed, the semiconductor film is heated at 500 to 600 ° C. for about 1 minute to 60 minutes. Can be alleviated.
[0227]
According to the present invention, the semiconductor film located on the concave portion of the insulating film is positively used as an active layer of the TFT, so that a grain boundary can be prevented from being formed in a channel formation region of the TFT. It is possible to prevent the mobility of the TFT from being significantly reduced, the ON current from being reduced, and the OFF current from being increased.
[0228]
(Example 6)
In this embodiment, a method for manufacturing an island, which is different from the fifth embodiment in the process order, will be described. For a detailed description of each step, refer to Example 5.
[0229]
As shown in FIG. 57A, first, a base film having a rectangular projection 6301 is formed, and a non-single-crystal semiconductor film 6302 is formed over the base film. Next, the non-single-crystal semiconductor film 6302 is irradiated with laser light to form a crystalline semiconductor film 6303 (FIG. 57B).
[0230]
Next, part of the crystalline semiconductor film 6303 is removed from the surface of the projection 6301 until the upper surface of the projection 6301 is exposed. Note that in this embodiment, removal is performed by etching, and the crystalline semiconductor film after the removal is referred to as a crystalline semiconductor film (after etching) 6304 here (FIG. 57C).
[0231]
Next, the crystalline semiconductor film (after etching) 6304 is patterned to form an island 6305 (FIG. 57D). Then, part or all of the protrusion 6301 is removed so as to expose a portion of the
[0232]
In the above step, after the laser light irradiation, after the crystalline semiconductor film is etched to the extent that the projections of the base film are exposed or after the island is formed, heating is performed at 500 to 600 ° C. for about 1 to 60 minutes. Thus, stress generated in the semiconductor film can be reduced.
[0233]
In the above process, before forming an island, the crystalline semiconductor film is etched to such an extent that the convex portion of the base film is exposed, thereby preventing the edge and side surface of the island from being partially removed by etching. Can be.
[0234]
(Example 7)
In this embodiment, a method for manufacturing an island, which is different from the steps in
[0235]
As shown in FIG. 58A, first, a base film having a rectangular projection 6311 is formed, and a non-single-crystal semiconductor film 6312 is formed over the base film.
[0236]
Next, the non-single-crystal semiconductor film 6312 is patterned to form a sub-island 6313 (FIG. 58B).
[0237]
Next, the sub-island 6313 is irradiated with laser light to be crystallized. In this embodiment, the sub-island after crystallization is referred to as a sub-island (after crystallization) 6314 (FIG. 58C).
[0238]
Next, a part of the sub-island (after crystallization) 6314 is removed from the surface until the upper surface of the projection 6311 is exposed. Note that in this embodiment, removal is performed by etching to form an island 6315 (FIG. 58D).
[0239]
Then, part or all of the protrusion 6311 is removed so as to expose a portion of the island 6315 to be a channel formation region. Note that in this embodiment, only a part of the convex portion 6311 was removed by etching to form a convex portion (after etching) 6316 (FIG. 58E).
[0240]
Note that in the above step, after the laser light irradiation or the island formation, the stress generated in the semiconductor film can be reduced by heating at 500 to 600 ° C. for 1 minute to 60 minutes.
[0241]
(Example 8)
In this embodiment, an example in which a multi-channel TFT and a single-channel TFT having only one channel formation region are formed using a plurality of projections will be described.
[0242]
FIG. 60A illustrates a base film including a plurality of
[0243]
In each TFT, a channel formation region is formed on a concave portion located between the
[0244]
This embodiment can be implemented in combination with
[0245]
(Example 9)
In this embodiment, an example in which a step of irradiating a laser beam and a step of crystallizing a semiconductor film using a catalyst are combined in crystallization of a semiconductor film will be described. When a catalyst element is used, it is desirable to use the technology disclosed in JP-A-7-130652 and JP-A-8-78329.
[0246]
First, a non-single-
[0247]
Then, by laser light irradiation, a crystalline semiconductor film (after LC) 6355 having further improved crystallinity is formed from the crystalline semiconductor film (after NiSPC) 6354 crystallized by NiSPC (FIG. 61C). ). The crystalline semiconductor film (after LC) 6355 is temporarily melted by laser light irradiation, moves in volume from the upper portion of the convex portion 6350 to the concave portion, and is planarized. Then, the film thickness is small on the convex portion 6350, and the grain boundary 6356 is easily formed by the stress.
[0248]
Next, a step of gettering the catalytic element in the crystalline semiconductor film (after LC) 6355 will be described. In this embodiment, the gettering is performed after the irradiation with the laser beam, but may be performed after the crystalline semiconductor film (after LC) 6355 is etched.
[0249]
A
[0250]
Next, a
[0251]
Next, a second semiconductor film (a gettering site) 6359 containing a rare gas element is formed over the
[0252]
In this embodiment, an interval is provided between the crystalline semiconductor film (after LC) 6355 and the second semiconductor film 6359 by the
[0253]
Next, gettering is performed. As a step of performing gettering, heat treatment may be performed in a nitrogen atmosphere at 450 to 800 ° C. for 1 to 24 hours, for example, at 550 ° C. for 14 hours. Further, strong light may be applied instead of the heat treatment. Further, in addition to the heat treatment, strong light may be applied. Further, the substrate may be heated by injecting a heated gas. In this case, heating may be performed at 600 ° C. to 800 ° C., more preferably at 650 ° C. to 750 ° C. for 1 to 60 minutes. Time can be shortened. By the gettering, the impurity element moves to the second semiconductor film 6359 as shown by an arrow in FIG. 61D, and the impurity contained in the crystalline semiconductor film (after LC) 6355 covered with the
[0254]
Next, the
[0255]
Then, after removing the
[0256]
Note that, after applying a solution containing a catalytic element to the semiconductor film before crystallization, crystal growth may be performed by laser light irradiation instead of SPC. For gettering, a technique described in JP-A-10-135468 or 10-135469 may be used.
[0257]
In this embodiment, gettering is performed after laser light irradiation, but the present invention is not limited to this configuration. Gettering may be performed after the etching of FIG.
[0258]
This embodiment can be implemented in combination with the first to fourth embodiments.
[0259]
(Example 10)
Next, the configuration of a laser irradiation apparatus used in the present invention will be described with reference to FIG. Reference numeral 6151 denotes a laser oscillation device. Although four laser oscillation devices are used in FIG. 64, the number of laser oscillation devices included in the laser irradiation device is not limited to this.
[0260]
Note that the temperature of the laser oscillation device 6151 may be kept constant by using a chiller 6152. The chiller 6152 is not necessarily provided, but by keeping the temperature of the laser oscillation device 6151 constant, it is possible to prevent the energy of the output laser light from fluctuating depending on the temperature.
[0261]
Reference numeral 6154 denotes an optical system, which can condense laser light by changing the optical path output from the laser oscillator 6151 or processing the shape of the laser beam. Further, in the laser irradiation apparatus in FIG. 64, the laser beams of the laser lights output from the plurality of laser oscillation apparatuses 6151 can be synthesized by partially overlapping each other by the optical system 6154.
[0262]
Note that an AO modulator 6153 that changes the traveling direction of the laser light in an extremely short time may be provided in an optical path between the substrate 6156 which is an object to be processed and the laser oscillation device 6151. Further, an attenuator (light amount adjustment filter) may be provided instead of the AO modulator to adjust the energy density of the laser light.
[0263]
In addition, a means (energy density measuring means) 6165 for measuring the energy density of the laser light output from the laser oscillation device 6151 is provided in the optical path between the substrate 6156 which is the object to be processed and the laser oscillation device 6151, and the measurement was performed. The computer 6160 may monitor the change over time in the energy density. In this case, the output from the laser oscillation device 6151 may be increased so as to compensate for the attenuation of the energy density of the laser light.
[0264]
The synthesized laser beam is applied to a substrate 6156 which is an object to be processed through a slit 6155. The slit 6155 is desirably formed of a material that can block laser light and is not deformed or damaged by the laser light. The width of the slit 6155 is variable, and the width of the laser beam can be changed by the width of the slit.
[0265]
Note that the shape of the laser beam on the substrate 6156 of the laser light oscillated from the laser oscillator 6151 when not passing through the slit 6155 differs depending on the type of laser, and can be formed by an optical system.
[0266]
The substrate 6156 is mounted on the stage 6157. In FIG. 64, the position control means 6158 and 6159 correspond to the means for controlling the position of the laser beam on the workpiece, and the position of the stage 6157 is controlled by the position control means 6158 and 6159.
[0267]
In FIG. 64, the position control means 6158 controls the position of the stage 6157 in the X direction, and the position control means 6159 controls the position of the stage 6157 in the Y direction.
[0268]
Further, the laser irradiation apparatus in FIG. 64 includes a computer 6160 having storage means such as a memory and a central processing unit. The computer 6160 controls the oscillation of the laser oscillation device 6151, determines the scanning path of the laser light, and controls the position control means 6158, 6159 so that the laser beam of the laser light is scanned according to the defined scanning path. Thus, the substrate can be moved to a predetermined position.
[0269]
In FIG. 64, the position of the laser beam is controlled by moving the substrate. However, the position may be moved using an optical system such as a galvanomirror, or both.
[0270]
Further, in FIG. 64, the width of the slit 6155 can be controlled by the computer 6160, and the width of the laser beam can be changed according to the pattern information of the mask. Note that the slit need not always be provided.
[0271]
Further, the laser irradiation device may include a means for adjusting the temperature of the object to be processed. Further, since the laser light is light having high directivity and energy density, a damper may be provided to prevent the reflected light from being applied to an inappropriate portion. The damper desirably has a property of absorbing the reflected light, and cooling water may be circulated in the damper to prevent the temperature of the partition from rising due to the absorption of the reflected light. In addition, means for heating the substrate (substrate heating means) may be provided on the stage 6157.
[0272]
When the marker is formed with a laser, a laser oscillation device for the marker may be provided. In this case, the computer 6160 may control the oscillation of the marker laser oscillator. Further, when a marker laser oscillation device is provided, an optical system for condensing laser light output from the marker laser oscillation device is separately provided. The laser used to form the marker is typically a YAG laser or CO2 laser. 2 Although a laser and the like can be mentioned, it is of course possible to form by using another laser.
[0273]
In addition, one
[0274]
Note that, without providing the marker, the pattern of the insulating film or the semiconductor film may be recognized by the
[0275]
In addition, the shape is not necessarily grasped by using the CCD, but may be grasped by irradiating the insulating film or the semiconductor film with laser light emitted from a laser diode and monitoring the reflected light, for example. good.
[0276]
In addition, the laser light incident on the substrate is reflected on the surface of the substrate and returns on the same optical path as when the laser light is incident. The return light becomes so-called return light. Adverse effects. Therefore, an isolator may be provided to remove the return light and stabilize laser oscillation.
[0277]
Note that FIG. 64 illustrates the configuration of the laser irradiation device provided with a plurality of laser oscillation devices, but the number of laser oscillation devices may be one. FIG. 65 shows a configuration of a laser irradiation device having one laser oscillation device. In FIG. 65, reference numeral 6201 denotes a laser oscillation device, and reference numeral 6202 denotes a chiller. Reference numeral 6215 denotes an energy density measurement device, 6203 denotes an AO modulator, 6204 denotes an optical system, 6205 denotes a slit, and 6213 denotes a CCD camera. The substrate 6206 is set on a
[0278]
In addition, instead of scanning and irradiating the entire semiconductor film with laser light, at least an indispensable part is scanned with laser light so that it can be crystallized at a minimum, so that the semiconductor film is crystallized and then removed by patterning. The time required to irradiate the portion to be irradiated with laser light can be omitted, and the processing time required for one substrate can be greatly reduced.
[0279]
This embodiment can be implemented in combination with
[0280]
(Example 11)
In this embodiment, a method for forming a base film having irregularities will be described.
[0281]
First, as illustrated in FIG. 62A, a
[0282]
Next, as shown in FIG. 62B, a
[0283]
Next, a
[0284]
Note that in the case where aluminum nitride, aluminum nitride oxide, or silicon nitride is used for the
[0285]
Next, a semiconductor film is formed so as to cover the
[0286]
Next, a method for forming a base film different from that in FIG. 62 will be described. First, a first base film including an insulating film is formed over a
[0287]
When a silicon oxide film is used, tetraethyl orthosilicate (TEOS) and O 2 At a reaction pressure of 40 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (13.56 MHz) power density of 0.5 to 0.8 W / cm. 2 And can be formed by discharging. In the case where a silicon oxynitride film is used, SiH 4 , N 2 O, NH 3 Silicon oxynitride film made of SiH 4 , N 2 It may be formed using a silicon oxynitride film formed from O. The manufacturing conditions in this case are a reaction pressure of 20 to 200 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (60 MHz) power density of 0.1 to 1.0 W / cm. 2 Can be formed. In addition, SiH 4 , N 2 O, H 2 May be applied. Similarly, the silicon nitride film is made of SiH by a plasma CVD method. 4 , NH 3 It is possible to produce from.
[0288]
After forming the first base film to a thickness of 20 to 200 nm (preferably 30 to 60 nm) over the entire surface of the substrate, as shown in FIG. 63B, a
[0289]
Next, a
[0290]
Through the above manufacturing process, a base film including the
[0291]
This embodiment can be implemented by freely combining with
[0292]
(Example 12)
In this embodiment, a description will be given of the shape of a laser beam synthesized by superposing a plurality of laser beams.
[0293]
FIG. 66A illustrates an example of the shape of a laser beam emitted from each of a plurality of laser oscillation devices on a processing target object without passing through a slit. The laser beam illustrated in FIG. 66A has an elliptical shape. In the present invention, the shape of the laser beam of the laser light oscillated from the laser oscillation device is not limited to an ellipse. The shape of the laser beam differs depending on the type of laser, and can be formed by an optical system. For example, the shape of the laser light emitted from a Lamda XeCl excimer laser (
[0294]
FIG. 66B shows the distribution of the energy density of the laser beam in the long axis Y direction of the laser beam shown in FIG. The laser beam shown in FIG. 66A is 1 / e of the peak value of the energy density in FIG. 2 Corresponds to the region satisfying the energy density of The distribution of the energy density of the laser beam in which the laser beam has an elliptical shape becomes higher toward the center O of the ellipse. As described above, in the laser beam illustrated in FIG. 66A, the energy density in the central axis direction follows a Gaussian distribution, and the area where the energy density can be determined to be uniform is narrow.
[0295]
Next, FIG. 66C illustrates a shape of the laser beam when a laser beam having the laser beam illustrated in FIG. 66A is combined. Note that FIG. 66C illustrates the case where one linear laser beam is formed by overlapping laser beams of four laser beams; however, the number of laser beams to be overlapped is not limited to this.
[0296]
As shown in FIG. 66C, the laser beams of the respective laser beams are synthesized by matching the major axes of the ellipses and partially overlapping the laser beams, so that one
[0297]
FIG. 66D shows the distribution of the energy density of the laser beam in the central axis y direction of the combined laser beam shown in FIG. 66A. Note that the laser beam illustrated in FIG. 66C is 1 / e of the peak value of the energy density in FIG. 2 Corresponds to the region satisfying the energy density of The energy density is added at the portion where the laser beams before combining overlap. For example, as shown, when the energy densities E1 and E2 of the overlapping beams are added, the energy densities become substantially equal to the peak value E3 of the energy of the beam, and the energy density is flattened between the centers O of the ellipses.
[0298]
It should be noted that, when E1 and E2 are added, it is ideal that E3 becomes equal to E3. However, actually, the values do not always become equal. The allowable range of the difference between the value obtained by adding E1 and E2 and the value of E3 can be appropriately set by a designer.
[0299]
When a laser beam is used alone, the energy density distribution follows a Gaussian distribution, so that the semiconductor film in contact with the flat part of the insulating film or the entire part that becomes an island can be irradiated with laser light having a uniform energy density. difficult. However, as can be seen from FIG. 66 (D), by overlapping a plurality of laser beams so as to complement portions having a low energy density, the energy can be reduced more than using a plurality of laser beams alone without overlapping. The region having a uniform density is enlarged, and the crystallinity of the semiconductor film can be efficiently increased.
[0300]
FIG. 67 shows the distribution of the energy density at BB ′ and CC ′ in FIG. 66C obtained by calculation. FIG. 67
[0301]
FIG. 68A is a diagram showing an energy density distribution of a synthesized laser beam. A region indicated by 6380 is a region having a uniform energy density, and a region indicated by 6381 is a region having a low energy density. In FIG. 68, the length of the laser beam in the central axis direction is W. TBW And the length in the central axis direction in the
[0302]
This embodiment can be implemented in combination with Embodiments 6 to 12.
[0303]
(Example 13)
In this embodiment, an optical system of a laser irradiation apparatus used in the present invention and a positional relationship between each optical system and a slit will be described.
[0304]
A laser beam having an elliptical laser beam has a rectangular or linear laser beam, because the energy density distribution in the direction perpendicular to the scanning direction follows a Gaussian distribution, so that the proportion of the entire area with a low energy density occupies a rectangular or linear laser beam. Higher than light. Therefore, in the present invention, it is desirable that the laser beam of the laser beam be rectangular or linear with a relatively uniform energy density distribution.
[0305]
FIG. 69 shows an optical system when four laser beams are combined into one laser beam. The optical system shown in FIG. 69 has six
[0306]
The laser beams of the respective laser beams on the object to be processed 6423 partially overlap each other and are combined to form one laser beam.
[0307]
The designer can appropriately set the focal length and the incident angle of each lens, but the focal lengths of the
[0308]
FIG. 69 shows an example in which four laser beams are combined. In this case, there are four cylindrical lenses respectively corresponding to four laser oscillation devices, and two cylindrical lenses corresponding to the four cylindrical lenses. ing. The number of laser beams to be combined is not limited to this, and the number of laser beams to be combined may be two or more and eight or less. When synthesizing n (n = 2, 4, 6, 8) laser beams, n cylindrical lenses respectively corresponding to n laser oscillators, and n / 2 cylindrical lenses corresponding to the n cylindrical lenses are used. have. When synthesizing n (n = 3, 5, 7) laser beams, n cylindrical lenses respectively corresponding to n laser oscillation devices, and (n + 1) / 2 cylindrical lenses corresponding to the n cylindrical lenses are used. have.
[0309]
When five or more laser beams are superimposed, it is desirable to irradiate the fifth and subsequent laser beams from the opposite side of the substrate in consideration of the location of the optical system, interference, and the like. It must be provided on the opposite side. Further, the substrate needs to have transparency.
[0310]
In order to prevent return light from returning along the original optical path, it is desirable that the incident angle with respect to the substrate is kept larger than 0 and smaller than 90 °.
[0311]
In addition, in order to achieve uniform laser beam irradiation, a plane or long side that is a plane perpendicular to the irradiation surface and that includes the short side when each beam shape before synthesis is assumed to be rectangular. If any one of the surfaces including the incident surface is defined as the incident surface, the incident angle θ of the laser light is such that the length of the short side or the long side included in the incident surface is W, and the laser light is disposed on the irradiation surface, and When the thickness of the substrate having a property of transmitting laser light is d, it is preferable that θ ≧ arctan (W / 2d) is satisfied. This argument needs to hold for each laser beam before synthesis. When the locus of the laser beam is not on the incident surface, the incident angle of the locus projected on the incident surface is defined as θ. When the laser light is incident at this incident angle θ, the reflected light on the front surface of the substrate and the reflected light from the back surface of the substrate do not interfere with each other, and uniform laser light irradiation can be performed. The above discussion has assumed that the refractive index of the substrate is 1. Actually, in many cases, the refractive index of the substrate is around 1.5, and if this value is taken into account, a calculated value larger than the angle calculated in the above discussion can be obtained. However, since the energy at both ends in the longitudinal direction of the beam spot is attenuated, the influence of interference at this portion is small, and the above-described calculated value can sufficiently obtain the effect of interference attenuation. The above inequality for θ is not applied to any substrate other than a substrate that is transparent to a laser beam.
[0312]
The optical system of the laser irradiation device used in the present invention is
The configuration is not limited to the configuration shown in the example.
[0313]
An excimer laser is a typical gas laser capable of obtaining a rectangular or linear laser beam without combining a plurality of laser beams, and a slab laser is a typical solid laser. In the present invention, these lasers may be used. It is also possible to form a linear or rectangular laser beam having a uniform energy density by using an optical fiber.
[0314]
This embodiment can be implemented in combination with
[0315]
(Example 14)
In the present embodiment, the relationship between the distance between the centers of the laser beams and the energy density when the laser beams are superimposed will be described.
[0316]
In FIG. 70, the distribution of the energy density in the center axis direction of each laser beam is shown by a solid line, and the distribution of the energy density of the combined laser beam is shown by a broken line. The value of the energy density in the central axis direction of the laser beam generally follows a Gaussian distribution.
[0317]
1 / e of peak value in beam spot before combining 2 When the distance in the central axis direction satisfying the above energy density is 1, the distance between the peaks is X. Further, in the combined beam spot, Y is the peak value after the combination and the peak value divided by the average value of the valley values. FIG. 71 shows the relationship between X and Y obtained by the simulation. In FIG. 71, Y is expressed as a percentage.
[0318]
In FIG. 71, the energy difference Y is represented by the following
[0319]
(Equation 1)
Y = 60-293X + 340X 2 (X is the larger of the two solutions)
[0320]
According to
[0321]
Next, the allowable range of Y will be described. FIG. 72 shows YVO with respect to the beam width in the central axis direction when the laser beam has an elliptical shape. 4 3 shows a distribution of laser output (W). The shaded region is the range of the output energy required to obtain good crystallinity, and it can be seen that the output energy of the synthesized laser beam should fall within the range of 3.5 to 6 W.
[0322]
When the maximum value and the minimum value of the output energy of the combined beam spot are within the output energy range necessary for obtaining good crystallinity, the energy difference Y for obtaining good crystallinity becomes maximum. Therefore, in the case of FIG. 72, the energy difference Y is ± 26.3%, and it can be seen that good crystallinity can be obtained if the energy difference Y falls within the above range.
[0323]
The range of output energy required to obtain good crystallinity varies depending on how far the crystallinity is determined to be good, and the distribution of output energy also varies depending on the shape of the laser beam. The allowable range of Y is not necessarily limited to the above value. It is necessary for the designer to appropriately determine the range of the output energy necessary for obtaining good crystallinity, and to set the allowable range of the energy difference Y from the distribution of the output energy of the laser used.
[0324]
This embodiment can be implemented in combination with
[0325]
(Example 15)
The present invention can be applied to various semiconductor devices. Embodiments of a display panel manufactured based on
[0326]
In FIG. 73, a
[0327]
The present invention can be used for an active element included in the
[0328]
FIG. 74 is an example illustrating a configuration of one pixel of the
[0329]
Note that in the light-emitting element used in this embodiment, the hole-injection layer, the electron-injection layer, the hole-transport layer, the electron-transport layer, and the like are formed using an inorganic compound alone or a material in which an inorganic compound is mixed with an organic compound. It can also take the form which has been done. Further, these layers may be partially mixed with each other.
[0330]
[0331]
The switching
[0332]
One of a source region and a drain region included in the
[0333]
[0334]
On the other hand, the driving
[0335]
One of a source region and a drain region included in the
[0336]
[0337]
[0338]
In this specification, a connection means an electrical connection unless otherwise specified.
[0339]
The directions in which the carriers in the channel formation regions of the
[0340]
It is preferable that the number of channel formation regions included in the
[0341]
Note that although the structure of the TFT substrate used for the light emitting device is described in this embodiment, a liquid crystal display device can be manufactured by using the manufacturing process of this embodiment.
[0342]
This embodiment can be implemented by freely combining with
[0343]
(Example 16)
Since the TFT included in the semiconductor device of the present invention has excellent crystallinity in a channel formation region, a circuit usually formed using an element using single crystal silicon, for example, a CPU using an LSI and a storage element of various logic circuits (Eg, SRAM), a counter circuit, a frequency divider circuit logic, and the like can be formed.
[0344]
The ultra-small dimensions of the VLSI are approaching the submicron range, and it is necessary to partially make the elements three-dimensional in order to achieve higher integration. In this embodiment, a structure of a semiconductor device of the present invention having a stack structure will be described.
[0345]
FIG. 76 is a sectional view of the semiconductor device of this embodiment. A first insulating
[0346]
A first
[0347]
Then, a second
[0348]
When the upper surface of the second
[0349]
Then, a second
[0350]
A third
[0351]
Then, a fourth interlayer insulating film 7713 is formed so as to cover the
[0352]
This embodiment has a so-called stack structure in which the
[0353]
Since the three-dimensional semiconductor device can be highly integrated and the wiring for electrically connecting the elements can be shortened, signal delay due to the capacitance of the wiring can be prevented, and higher speed can be achieved. Operation becomes possible.
[0354]
The TFT using the present invention is described in the 4th New Functional Element Technology Symposium Proceedings, July 1985, p205. Can be used for a CAM / RAM coexistence chip described in (1). FIG. 76B illustrates a model in which an associative memory (CAM) in which a processor corresponding to a memory (RAM) is arranged and a RAM are coexistent. The first layer is a layer in which a word processing system circuit is formed. The second layer is a layer in which a processor corresponding to a third layer RAM is formed by various logic circuits. The third layer is a RAM. This is a layer where cells are formed. An associative memory (CAM) is formed by the second-layer processor and the third-layer RAM cells. Further, the fourth layer is a data RAM (data RAM), which coexists with the associative memory formed by the second and third layers.
[0355]
As described above, the present invention can be applied to various three-dimensional semiconductor devices.
[0356]
This embodiment can be implemented by freely combining with
[0357]
(Example 17)
A semiconductor device equipped with a TFT manufactured by using the present invention can be applied to various electronic devices. One example is a portable information terminal (electronic notebook, mobile computer, mobile phone, etc.), video camera, digital camera, personal computer, television receiver, mobile phone, projection display device, and the like. FIG. 75 shows specific examples of these electronic devices.
[0358]
FIG. 75A illustrates a display device including a
[0359]
FIG. 75B illustrates a digital still camera, which includes a
[0360]
FIG. 75C illustrates a laptop personal computer, which includes a
[0361]
FIG. 75D illustrates a mobile computer, which includes a
[0362]
FIG. 75E illustrates a portable image reproducing device (specifically, a DVD reproducing device) including a recording medium, which includes a
[0363]
FIG. 75F illustrates a goggle-type display (head-mounted display), which includes a
[0364]
FIG. 75G illustrates a video camera, which includes a main body 7601, a display portion 7602, a housing 7603, an
[0365]
Here, FIG. 75H illustrates a mobile phone, which includes a
[0366]
As described above, the applicable range of the present invention is extremely wide, and the present invention can be used for electronic devices in all fields. This embodiment can be implemented in combination with any of the configurations shown in
[0367]
【The invention's effect】
As described above, the semiconductor film is melted, aggregated in the opening formed on the insulating surface by surface tension, and crystal-grows from the approximate intersection of the bottom and the side of the opening, thereby causing crystallization. Can be concentrated in a region other than the opening. By etching away the crystalline semiconductor film in a region other than the opening, a region having good crystallinity can be selectively extracted. Further, by performing melt crystallization so as to fill the opening formed on the insulating surface with a semiconductor, strain generated due to crystallization can be concentrated in a region other than the opening, and the opening is filled. It can be said that the crystalline semiconductor film formed as described above can be released from distortion.
[0368]
That is, in the crystallization of irradiating a continuous wave laser beam to an amorphous semiconductor film, an opening is provided in a base insulating film, and in the process of melt crystallization, the opening is filled with a semiconductor to form a crystal. It is possible to concentrate the strain due to the formation, the crystal grain boundary or the crystal sub-grain boundary in a region other than the opening.
[0369]
Then, by specifying the location of a channel formation region of a semiconductor element such as a transistor, particularly a TFT, a crystalline semiconductor film having no crystal grain boundary can be formed. As a result, it is possible to eliminate a factor in which the characteristics vary due to crystal grain boundaries or crystal defects that are inadvertently interposed, and it is possible to form a TFT or a TFT element group with small characteristic variations. In addition, by forming a TFT such that a channel formation region is provided in a crystalline semiconductor film in an opening, current driving capability can be improved at high speed, and reliability of an element can be improved. It becomes.
[0370]
Further, by forming the gate insulating film and the gate electrode so as to overlap with the side surface portion and the upper surface portion of the crystalline semiconductor film, the area of a channel formation region can be increased and on-state current can be increased. Further, by applying a gate voltage from three directions, carriers injected into the gate insulating film, particularly hot carriers, can be reduced, and the reliability of the transistor can be improved.
[0371]
Further, according to the present invention, by actively using the semiconductor film located on the concave portion of the base film as an active layer of the TFT, it is possible to prevent a grain boundary from being formed in a channel formation region of the TFT. Accordingly, it is possible to prevent the mobility of the TFT from being significantly reduced, the ON current from being reduced, and the OFF current from being increased. It should be noted that the designer can appropriately determine how far the pattern is to be removed near the edge of the convex or concave portion by patterning.
[0372]
In addition, since the plurality of channel formation regions of the TFT are separated from each other, a region of the channel formation region overlapping with the gate electrode with the gate insulating film interposed therebetween can be widened. Can be longer. By increasing the channel width, it is possible to efficiently radiate the heat generated by driving the TFT while securing the ON current.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a crystallization method according to the present invention.
FIG. 2 is a vertical cross-sectional view illustrating details of the relationship between the shape of an opening and the form of a crystalline semiconductor film in crystallization.
FIG. 3 is a diagram illustrating a crystallization method according to the present invention.
4A and 4B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention.
5A and 5B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention.
6A and 6B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention.
7A and 7B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention.
8A and 8B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention.
9A and 9B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention.
10A and 10B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention.
11A and 11B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention.
12A and 12B are a top view and a vertical cross-sectional view illustrating a structure of a TFT manufactured according to the present invention.
13A and 13B are a top view and a vertical cross-sectional view illustrating a structure of a TFT manufactured according to the present invention.
FIG. 14 is a layout view showing one embodiment of a laser irradiation apparatus applied to the present invention.
FIG. 15 is a diagram illustrating laser light condensed linearly and the scanning direction thereof according to the present invention.
FIG. 16 is an example of an external view of a semiconductor device manufactured using the present invention.
FIG. 17 is a top view illustrating a manufacturing process of a pixel portion of the semiconductor device illustrated in FIGS.
18 is a top view illustrating a manufacturing process of a pixel portion of the semiconductor device illustrated in FIG.
19 is a top view illustrating a manufacturing process of a pixel portion of the semiconductor device illustrated in FIG.
20 is a top view illustrating a manufacturing process of a pixel portion of the semiconductor device illustrated in FIGS.
FIG. 21 is a top view illustrating a structure of a pixel portion of the semiconductor device illustrated in FIG.
FIG. 22 is a longitudinal sectional view illustrating a manufacturing process of a TFT manufactured by the present invention.
FIG. 23 is a vertical cross-sectional view illustrating details of a channel formation region of a TFT manufactured according to the present invention.
24 is a longitudinal sectional view illustrating the structure of a pixel portion corresponding to FIG.
FIG. 25 is a scanning electron showing a surface state when a 150 nm amorphous silicon film is formed and crystallized on a base insulating film provided with a step of 170 nm and a width and an interval of a protrusion of 0.5 μm. Microscope (SEM) photograph (after Secoetch).
FIG. 26 is a scanning electron showing a surface state when a 150 nm amorphous silicon film is formed and crystallized on a base insulating film provided with a step of 170 nm and a width and interval of a protrusion of 1.8 μm. Microscope (SEM) photograph (after Secoetch).
FIG. 27 is EBSP mapping data showing the orientation of a crystal formed in a concave portion.
FIG 28 illustrates an example of a semiconductor device.
FIG. 29 illustrates an example of a projector.
FIG. 30 illustrates a crystallization method according to the present invention.
FIG. 31 is a perspective view illustrating a crystallization method according to the present invention.
FIG. 32 is a perspective view illustrating a crystallization method according to the present invention.
FIG. 33 is a perspective view illustrating a crystallization method according to the present invention.
FIG. 34 is a perspective view illustrating a crystallization method according to the present invention.
FIG. 35 is a layout view showing one embodiment of a laser irradiation apparatus applied to the present invention.
36A to 36C are a top view and vertical cross-sectional views illustrating a manufacturing process of a TFT manufactured according to the present invention.
37A to 37C are a top view and vertical cross-sectional views illustrating a manufacturing process of a TFT manufactured according to the present invention.
38A to 38C are a top view and vertical cross-sectional views illustrating a manufacturing process of a TFT manufactured according to the present invention.
39A and 39B are a top view and a vertical cross-sectional view illustrating a manufacturing process of a TFT manufactured according to the present invention.
40A to 40C are a top view and vertical cross-sectional views illustrating a manufacturing process of a TFT manufactured according to the present invention.
41A and 41B are a top view and a vertical cross-sectional view illustrating an example of a TFT manufactured according to the present invention.
42A and 42B are a top view and a vertical cross-sectional view illustrating an example of a TFT manufactured according to the present invention.
43A and 43B are a top view and a vertical cross-sectional view illustrating an example of a TFT manufactured according to the present invention.
FIG. 44 is a top view illustrating a structure of a pixel portion of a display panel manufactured using the present invention.
FIG. 45 is a cross-sectional view showing a structure used for a thermal analysis simulation.
FIG. 46 is a graph showing a result of a thermal analysis simulation.
FIG. 47 is a cross-sectional image of a TEM after irradiating a semiconductor film formed on a base film having a projection with laser light to crystallize the semiconductor film, and a schematic view thereof.
FIG. 48 is a view showing a flow of crystallization of a semiconductor film of the present invention.
FIG. 49 illustrates a manufacturing process of a TFT of the present invention.
FIG. 50 illustrates a manufacturing process of a TFT of the present invention.
FIG. 51 illustrates a manufacturing process of a TFT of the present invention.
FIG. 52 illustrates a manufacturing process of a TFT of the present invention.
FIG. 53 illustrates a manufacturing process of a TFT of the present invention.
FIG. 54 illustrates a manufacturing process of a TFT of the present invention.
FIG. 55 is a cross-sectional view of a TFT of the present invention.
FIG. 56 is a cross-sectional view of a TFT of the present invention.
FIG. 57 illustrates a manufacturing process of a TFT of the present invention.
FIG. 58 illustrates a manufacturing process of a TFT of the present invention.
FIG. 59 is a diagram showing shapes of an island and a base film after the base film is etched.
FIG. 60 is a top view of a plurality of TFTs formed over a base film.
FIG. 61 shows a flow of crystallization of a semiconductor film of the present invention using a catalyst element.
FIG. 62 illustrates a method for manufacturing a base film having a projection.
FIG. 63 illustrates a method for manufacturing a base film having a projection.
FIG. 64 is a diagram of a laser irradiation device.
FIG. 65 is a diagram of a laser irradiation apparatus.
FIG. 66 is a diagram showing a distribution of energy density of a laser beam.
FIG. 67 is a diagram showing a distribution of energy density of a laser beam.
FIG. 68 is a diagram showing a distribution of energy density of a laser beam.
FIG. 69 is a diagram of an optical system.
FIG. 70 is a diagram showing a distribution of an energy density of a superposed laser beam in a central axis direction.
FIG. 71 is a diagram showing a relationship between a distance between laser beam centers and an energy difference.
FIG. 72 is a diagram showing a distribution of output energy in a central axis direction of a laser beam.
FIG 73 illustrates a structure of a light-emitting device which is an example of a semiconductor device of the present invention.
FIG 74 illustrates a structure of a pixel of a light-emitting device which is an example of a semiconductor device of the present invention.
FIG. 75 is a view of an electronic device using the semiconductor device of the present invention.
FIG. 76 is a cross-sectional view of a TFT having a stack structure and an example of a structure of a semiconductor device using the TFT.
Claims (32)
前記複数のチャネル形成領域は、前記ゲート絶縁膜を間に挟んで互いに分離しており、
前記下地膜は、前記複数の各チャネル形成領域と、前記２つの不純物領域とで囲まれた領域の一部に凸部を有していることを特徴とする半導体装置。An active layer having two impurity regions formed over the base film and a plurality of channel formation regions sandwiched between the two impurity regions; a gate insulating film in contact with the active layer; A semiconductor device using a TFT having a plurality of channel formation regions and a gate electrode overlapping with the plurality of channel formation regions,
The plurality of channel forming regions are separated from each other with the gate insulating film interposed therebetween,
The semiconductor device, wherein the base film has a protrusion in a part of a region surrounded by the plurality of channel formation regions and the two impurity regions.
前記複数のチャネル形成領域は、前記ゲート絶縁膜を間に挟んで互いに分離しており、
前記複数の各チャネル形成領域は単一な結晶性を有しており、
前記下地膜は、前記複数の各チャネル形成領域と、前記２つの不純物領域とで囲まれた領域の一部に凸部を有していることを特徴とする半導体装置。An active layer having two impurity regions formed over the base film and a plurality of channel formation regions sandwiched between the two impurity regions; a gate insulating film in contact with the active layer; A semiconductor device using a TFT having a plurality of channel formation regions and a gate electrode overlapping with the plurality of channel formation regions,
The plurality of channel forming regions are separated from each other with the gate insulating film interposed therebetween,
Each of the plurality of channel forming regions has a single crystallinity,
The semiconductor device, wherein the base film has a protrusion in a part of a region surrounded by the plurality of channel formation regions and the two impurity regions.
前記半導体膜にレーザー光を照射することで前記半導体膜の結晶性を高め、
前記結晶性が高められた半導体膜をパターニングすることで、島状の半導体膜を形成し、
前記島状の半導体膜の上面全体を、前記複数の凸部の上面が露出するようにエッチングし、
前記複数の各凸部を全部または一部除去する半導体装置の作製方法であって、前記島状の半導体膜は、前記凸部間にその一部または全てが存在していることを特徴とする半導体装置の作製方法。On an insulating film having a plurality of convex portions, a semiconductor film is formed so as to cover the plurality of convex portions,
Irradiating the semiconductor film with laser light to increase the crystallinity of the semiconductor film,
By patterning the semiconductor film having increased crystallinity, an island-shaped semiconductor film is formed,
Etching the entire upper surface of the island-shaped semiconductor film so that the upper surfaces of the plurality of protrusions are exposed;
A method for manufacturing a semiconductor device for removing all or a part of each of the plurality of protrusions, wherein the island-shaped semiconductor film partially or entirely exists between the protrusions. A method for manufacturing a semiconductor device.
前記半導体膜にレーザー光を照射することで前記半導体膜の結晶性を高め、
前記結晶性が高められた半導体膜の上面全体を、前記複数の凸部の上面が露出するようにエッチングし、
エッチングされた半導体膜をパターニングすることで、島状の半導体膜を形成し、
前記複数の各凸部を全部または一部除去する半導体装置の作製方法であって、前記島状の半導体膜は、前記凸部間にその一部または全てが存在していることを特徴とする半導体装置の作製方法。On an insulating film having a plurality of convex portions, a semiconductor film is formed so as to cover the plurality of convex portions,
Irradiating the semiconductor film with laser light to increase the crystallinity of the semiconductor film,
Etching the entire upper surface of the semiconductor film with increased crystallinity so that the upper surfaces of the plurality of protrusions are exposed;
By patterning the etched semiconductor film, an island-shaped semiconductor film is formed,
A method for manufacturing a semiconductor device for removing all or a part of each of the plurality of protrusions, wherein the island-shaped semiconductor film partially or entirely exists between the protrusions. A method for manufacturing a semiconductor device.
前記半導体膜をパターニングすることで、島状の半導体膜を形成し、
前記島状の半導体膜にレーザー光を照射することで前記島状の半導体膜の結晶性を高め、
前記結晶性が高められた島状の半導体膜の上面全体を、前記複数の凸部の上面が露出するようにエッチングし、
前記複数の各凸部を全部または一部除去する半導体装置の作製方法であって、前記島状の半導体膜は、前記凸部間にその一部または全てが存在していることを特徴とする半導体装置の作製方法。On an insulating film having a plurality of convex portions, a semiconductor film is formed so as to cover the plurality of convex portions,
Forming an island-shaped semiconductor film by patterning the semiconductor film;
By irradiating the island-shaped semiconductor film with laser light, the crystallinity of the island-shaped semiconductor film is increased,
Etching the entire upper surface of the island-shaped semiconductor film having increased crystallinity so that the upper surfaces of the plurality of protrusions are exposed;
A method for manufacturing a semiconductor device for removing all or a part of each of the plurality of protrusions, wherein the island-shaped semiconductor film partially or entirely exists between the protrusions. A method for manufacturing a semiconductor device.
前記半導体膜にレーザー光を照射することで前記半導体膜の結晶性を高め、
前記結晶性が高められた半導体膜をパターニングすることで、島状の半導体膜を形成し、
前記島状の半導体膜の上面全体を、前記複数の凸部の上面が露出するようにエッチングし、
前記複数の各凸部を全部または一部除去し、
前記エッチングされた島状の半導体膜を用いて薄膜トランジスタを形成する半導体装置の作製方法であって、
前記薄膜トランジスタのチャネル形成領域は、前記エッチングされた島状の半導体膜の、前記凸部間に存在している部分を用いていることを特徴とする半導体装置の作製方法。On an insulating film having a plurality of convex portions, a semiconductor film is formed so as to cover the plurality of convex portions,
Irradiating the semiconductor film with laser light to increase the crystallinity of the semiconductor film,
By patterning the semiconductor film having increased crystallinity, an island-shaped semiconductor film is formed,
Etching the entire upper surface of the island-shaped semiconductor film so that the upper surfaces of the plurality of protrusions are exposed;
Removing all or some of the plurality of projections,
A method for manufacturing a semiconductor device in which a thin film transistor is formed using the etched island-shaped semiconductor film,
The method for manufacturing a semiconductor device, wherein a channel existing region of the etched island-shaped semiconductor film existing between the convex portions is used as a channel formation region of the thin film transistor.
前記半導体膜にレーザー光を照射することで前記半導体膜の結晶性を高め、
前記結晶性が高められた半導体膜の上面全体を、前記複数の凸部の上面が露出するようにエッチングし、
エッチングされた半導体膜をパターニングすることで、島状の半導体膜を形成し、
前記複数の各凸部を全部または一部除去し、
前記島状の半導体膜を用いて薄膜トランジスタを形成する半導体装置の作製方法であって、
前記薄膜トランジスタのチャネル形成領域は、前記島状の半導体膜の、前記凸部間に存在している部分を用いていることを特徴とする半導体装置の作製方法。On an insulating film having a plurality of convex portions, a semiconductor film is formed so as to cover the plurality of convex portions,
Irradiating the semiconductor film with laser light to increase the crystallinity of the semiconductor film,
Etching the entire upper surface of the semiconductor film with increased crystallinity so that the upper surfaces of the plurality of protrusions are exposed;
By patterning the etched semiconductor film, an island-shaped semiconductor film is formed,
Removing all or some of the plurality of projections,
A method for manufacturing a semiconductor device in which a thin film transistor is formed using the island-shaped semiconductor film,
A method for manufacturing a semiconductor device, wherein a portion of the island-shaped semiconductor film existing between the projections is used as a channel formation region of the thin film transistor.
前記半導体膜をパターニングすることで、島状の半導体膜を形成し、
前記島状の半導体膜にレーザー光を照射することで前記島状の半導体膜の結晶性を高め、
前記結晶性が高められた島状の半導体膜の上面全体を、前記複数の凸部の上面が露出するようにエッチングし、
前記複数の各凸部を全部または一部除去し、
前記エッチングされた島状の半導体膜を用いて薄膜トランジスタを形成する半導体装置の作製方法であって、
前記薄膜トランジスタのチャネル形成領域は、前記エッチングされた島状の半導体膜の、前記凸部間に存在している部分を用いていることを特徴とする半導体装置の作製方法。On an insulating film having a plurality of convex portions, a semiconductor film is formed so as to cover the plurality of convex portions,
Forming an island-shaped semiconductor film by patterning the semiconductor film;
By irradiating the island-shaped semiconductor film with laser light, the crystallinity of the island-shaped semiconductor film is increased,
Etching the entire upper surface of the island-shaped semiconductor film having increased crystallinity so that the upper surfaces of the plurality of protrusions are exposed;
Removing all or some of the plurality of projections,
A method for manufacturing a semiconductor device in which a thin film transistor is formed using the etched island-shaped semiconductor film,
The method for manufacturing a semiconductor device, wherein a channel existing region of the etched island-shaped semiconductor film existing between the convex portions is used as a channel formation region of the thin film transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003018236A JP4397599B2 (en) | 2002-01-28 | 2003-01-28 | Method for manufacturing semiconductor device |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002019286 | 2002-01-28 | ||
| JP2002027492 | 2002-02-04 | ||
| JP2002027382 | 2002-02-04 | ||
| JP2002118154 | 2002-04-19 | ||
| JP2003018236A JP4397599B2 (en) | 2002-01-28 | 2003-01-28 | Method for manufacturing semiconductor device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009115506A Division JP5530656B2 (en) | 2002-01-28 | 2009-05-12 | Semiconductor device, module and electronic device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004006642A true JP2004006642A (en) | 2004-01-08 |
| JP2004006642A5 JP2004006642A5 (en) | 2006-03-09 |
| JP4397599B2 JP4397599B2 (en) | 2010-01-13 |
Family
ID=30449641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003018236A Expired - Fee Related JP4397599B2 (en) | 2002-01-28 | 2003-01-28 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4397599B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028282A (en) * | 2015-07-21 | 2017-02-02 | 株式会社半導体エネルギー研究所 | Semiconductor device manufacturing method |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019182262A1 (en) | 2018-03-23 | 2019-09-26 | 홍잉 | Method for manufacturing semiconductor device |
-
2003
- 2003-01-28 JP JP2003018236A patent/JP4397599B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017028282A (en) * | 2015-07-21 | 2017-02-02 | 株式会社半導体エネルギー研究所 | Semiconductor device manufacturing method |
| US10985278B2 (en) | 2015-07-21 | 2021-04-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4397599B2 (en) | 2010-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6709873B2 (en) | Display panel, electronic device | |
| JP6726731B2 (en) | Method for manufacturing thin film transistor | |
| US7737506B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4137460B2 (en) | Method for manufacturing semiconductor device | |
| JP4397599B2 (en) | Method for manufacturing semiconductor device | |
| JP4312466B2 (en) | Method for manufacturing semiconductor device | |
| JP4137461B2 (en) | Method for manufacturing semiconductor device | |
| JP2004006644A (en) | Semiconductor device and its fabricating method | |
| JP2005340852A (en) | Semiconductor device and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060120 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091021 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |