JP2004005048A - Constant current circuit, constant voltage circuit, and differential amplification circuit - Google Patents
Constant current circuit, constant voltage circuit, and differential amplification circuit Download PDFInfo
- Publication number
- JP2004005048A JP2004005048A JP2002157998A JP2002157998A JP2004005048A JP 2004005048 A JP2004005048 A JP 2004005048A JP 2002157998 A JP2002157998 A JP 2002157998A JP 2002157998 A JP2002157998 A JP 2002157998A JP 2004005048 A JP2004005048 A JP 2004005048A
- Authority
- JP
- Japan
- Prior art keywords
- effect transistor
- resistor
- field
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、環境変動や製造ばらつきに対しても安定して定電流を供給可能な定電流回路に関し、特に、この定電流回路を用いた定電圧回路及び差動増幅回路に関する。
【0002】
【従来の技術】
一般に、半導体集積回路の同種の素子間には、密接な整合性と環境変動に対する高い追従性が備わっている。例えば、抵抗値の変化率は、半導体集積回路内のすべての抵抗素子で等しいと言える。図7に従来の定電流回路200を用いた差動増幅回路500を示す。図7に示す定電流回路200は、第1の基準電位121と第2の基準電位120の間に直列接続された抵抗器Rk1と抵抗器Rk2、第1の基準電位端子121に一端が接続された抵抗器R3、抵抗器Rk1と抵抗器Rk2との接続点P1にゲートが接続され、抵抗器R3にソースが接続された電界効果トランジスタTr1からなる(以下において「第1の従来技術」という)。
【0003】
従来の差動増幅回路500について、以下その動作を説明する。まず、接続点P1の電圧をVAとする。電界効果トランジスタTr1、Tr2、Tr3のドレインに流れる電流をそれぞれI3、I4、I5とする。VAは第2の基準電位120と第1の基準電位121間の電位差と抵抗器Rk1とRk2との抵抗比の2つによって決定され:
VA=(Rk1/Rk1+Rk2)×(Vcc−Vss) ・・・(1)
が成り立つ。環境変動等に伴って抵抗器Rk1の抵抗値がΔRk1、また抵抗器Rk2の抵抗値がΔRk2変動したとする。この場合の接続点P1における電圧をVA´とすると、式(1)より:
VA´=[(Rk1+ΔRk1)/{(Rk1+ΔRk1)+(Rk2+ΔRk2)}]×(Vcc−Vss) ・・・(2)
が成り立つ。同一半導体基板上に集積化されているので、抵抗器Rk1と抵抗器Rk2のそれぞれの抵抗値の変化率は等しいので:
ΔRk1/Rk1=ΔRk2/Rk2 ・・・(3)
が成り立つ。式(3)を式(2)に代入すると:
VA´=VA ・・・(4)
が成り立つ。よって、抵抗器Rk1と抵抗器Rk2の抵抗値が変動しても、接続点P1の電位は一定に保たれる。
【0004】
次に、電界効果トランジスタTr1のゲ−ト−ソ−ス間電圧をVgs 1とする。Vtoは回路内にある電界効果トランジスタの閾値電圧、β1はゲ−ト幅に依存した定数とする。電界効果トランジスタの関係式から、ゲ−ト−ソ−ス電極間電圧Vgs 1とドレイン電流I3について:
I3≒β1(Vgs 1−Vto)2 ・・・(5)
が成立する。抵抗器Rk1と抵抗器Rk2の接続点P1は、電界効果トランジスタTr1のゲ−トと接続している。よって、接続点P1の電位VAは電界効果トランジスタTr1のゲ−ト電圧に等しい。
【0005】
通常、差動増幅回路500の出力電圧Vout 1、Vout 2のダイナミックレンジを大きくとるため、電界効果トランジスタTr2、Tr3のゲ−ト電圧は低く設計される。そのため、接続点P1の電位を低くするとともに、抵抗器R3の抵抗値も小さくしている。したがって、抵抗器R3において両端間の電位差は小さいので:
Vgs 1≒VA ・・・(6)
が成立する。式(6)を式(5)に代入すると:
I3≒β1(VA−Vto)2 ・・・(7)
となる。従来の差動増幅回路500において、電流I4とI5の和は電界効果トランジスタTr1のドレイン電流I3に等しく:
I3=I4+I5 ・・・(8)
が成り立つ。また、電流I4、I5は、電界効果トランジスタTr2、Tr3のそれぞれのゲ−ト入力電圧VI n、VR efの差により決められる。式(8)を考慮に入れると、αをVI nとVR efの差に依存し、且つ、0≦α≦1を満たすパラメ−タとして:
I4=αI3 ・・・(9)
I5=(1−α)×I3 ・・・(10)
と書ける。図7において、出力端子133の電圧Vout 1は、第2の基準電位120の電圧Vccから抵抗器R1における電圧降下分を引いたものに等しく:
Vout 1=Vcc−R1×I4 ・・・(11)
と書ける。また、出力端子134の電圧Vout 2は、第2の基準電位120の電圧Vccから抵抗器R2における電圧降下分を引いたものに等しく:
Vout 2=Vcc−R2×I5 ・・・(12)
とかける。式(11)に式(9)、式(7)を代入すると、出力端子133の電圧Vout 1は:
Vout 1=Vcc−R1αβ1(VA−Vto)2 ・・・(13)
となる。また、式(12)に式(10)、式(7)を代入すると、出力端子134の電圧Vout2は:
Vout 2=Vcc−R2(1−α)β1(VA−Vto)2 ・・・(14)
となる。
【0006】
また、特開平10−65462号公報には、定電流回路として電界効果トランジスタとショットキーダイオードを直列接続したものを用いる技術が開示されている(以下において「第2の従来技術」という)。
【0007】
【発明が解決しようとする課題】
集積化された差動増幅回路では、温度などの環境変動により各素子のパラメータの固体差が生じることがある。また、回路を構成する各素子が有する製造ばらつきによってもパラメータの個体差は発生する。よって、このような各素子のパラメ−タの個体差を補償可能な差動増幅回路を設計することが必要となる。
【0008】
図7に示す入力端子131、132のそれぞれの入力電圧VI n、VR efの差が一定であると仮定する。温度等の環境変動により抵抗器R1、R2の抵抗値が変動すると、第1の従来技術においては、式(13)、式(14)から明らかなように、出力端子133、134のそれぞれの電圧Vout 1、Vout 2が大きく変動してしまう。更に、電界効果トランジスタの閾値電圧Vtoが製造ばらつき等により変動すると、第2の従来技術においても十分に補償できず、出力電圧は安定しないという問題があった。
【0009】
上記問題点を鑑み、本発明は、温度などの環境変動及び製造ばらつき等に起因した出力電流の変動を抑制した定電流回路、およびこの定電流回路を用いた定電圧回路及び差動増幅回路を提供することを目的とする。
【0010】
【課題を解決するための手段】
上記目的を達成する為に、本発明の第1の特徴は、(イ)第1の基準電位端子にソースとゲートを接続した第1の電界効果トランジスタ;(ロ)第1の基準電位端子にそれぞれの一端を接続し、互いに並列に接続された第1及び第2の抵抗器;(ハ)この第1及び第2の抵抗器にそれぞれソースを接続し、それぞれのゲートを第1の電界効果トランジスタのドレインに接続した第2及び第4の電界効果トランジスタ;(ニ)第2の基準電位端子に一端を接続した第3の抵抗器;(ホ)第2の基準電位端子にドレインを接続し、第3の抵抗器と第2の電界効果トランジスタのドレインとの接続点にゲートを接続した第3の電界効果トランジスタ;(ヘ)この第3の電界効果トランジスタのソースと第1の電界効果トランジスタのドレインとの間に接続された第4の抵抗器とを備え、第1の抵抗器に対する第2の抵抗器の抵抗値比と第4の電界効果トランジスタに対する第2の電界効果トランジスタのゲート幅比とが略一致することを特徴とする定電流回路であることを要旨とする。ここで「略一致する」とは、例えば、第1の抵抗器に対する第2の抵抗器の抵抗値比と第4の電界効果トランジスタに対する第2の電界効果トランジスタのゲート幅比とが、±10%程度のばらつきを許容する範囲内で一致することを意味する。
【0011】
第1の特徴に係る定電流回路によれば、第1の抵抗器及び第2の電界効果トランジスタと、第2の抵抗器及び第4の電界効果トランジスタとは対称な構造となっている。よって、第2の電界効果トランジスタのドレイン電流と第4の電界効果トランジスタのドレイン電流の変化率は等しくなる。第1の抵抗器、第3の抵抗器、第4の抵抗器、第1の電界効果トランジスタ、第3の電界効果トランジスタは、第2の電界効果トランジスタのドレイン電流を一定に保つように動作する。したがって、第4の電界効果トランジスタのドレイン電流も一定に保たれる。この第4の電界効果トランジスタのドレイン電流は、第1の特徴に係る定電流回路の出力電流として用いられる。
【0012】
本発明の第2の特徴は、第1の特徴に係る定電流回路と、(イ)第4の電界効果トランジスタのドレインと第2の基準電位端子との間に接続された第5の抵抗器(ロ)この第5の抵抗器と第4の電界効果トランジスタのドレインとの接続点に接続された電圧出力端子とを備える定電圧回路であることを要旨とする。
【0013】
第2の特徴に係る定電圧回路によれば、第1の特徴に係る定電流回路を電流源として定電圧回路を構成している。また、温度変化等の環境変動が生じても第5の抵抗器と第2の抵抗器は抵抗値の変動率が等しくなる。これにより、温度変化に対して安定な定電圧回路を提供することができる。更に、第1の特徴に係る定電流回路は環境変動および製造ばらつきに対して安定であるため、非常に信頼性の高い定電圧回路を提供することができる。
【0014】
本発明の第3の特徴は、第1の特徴に係る定電流回路と、(イ)第2の基準電位端子に一端を接続し、互いに並列に接続された第5および第6の抵抗器;(ロ)この第5及び第6の抵抗器にそれぞれドレインを接続し、第4の電界効果トランジスタのドレインにそれぞれソースを接続した第5及び第6の電界効果トランジスタとを備える差動増幅回路であることを要旨とする。
【0015】
第3の特徴に係る差動増幅回路によれば、第2の特徴に係る定電圧回路と同様に第1の特徴に係る定電流回路を電流源として用いている。よって、環境変動及び製造ばらつきに対して安定な差動増幅回路を提供できる。
【0016】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態を説明する。この第1乃至第6の実施の形態における図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【0017】
(第1の実施の形態)
図1に示すように、本発明の第1の実施の形態に係る定電圧回路300は、定電流回路100と負荷R5とからなる。定電流回路100は、第1の基準電位端子121にソースとゲートを接続した第1の電界効果トランジスタTr1、第1の基準電位端子121にそれぞれの一端を接続し、互いに並列に接続された第1及び第2の抵抗器R1、R2、第1及び第2の抵抗器R1、R2にそれぞれソースを接続し、それぞれのゲートを第1の電界効果トランジスタTr1のドレインに接続した第2及び第4の電界効果トランジスタTr2、Tr4、第2の基準電位端子120に一端を接続した第3の抵抗器R3、第2の基準電位端子120にドレインを接続し、第3の抵抗器R3と第2の電界効果トランジスタTr2のドレインとの接続点P1にゲートを接続した第3の電界効果トランジスタTr3、第3の電界効果トランジスタTr3のソースと第1の電界効果トランジスタTr1とのドレインとの間に接続された第4の抵抗器R4を備える。尚、電界効果トランジスタとしては、nチャンネルの接合型電界効果トランジスタ(JFET)を利用できる。第2の基準電位端子120には、電流出力端子129が接続されている。第4の電界効果トランジスタTr4のドレインには、電流入力端子128が接続されている。電流出力端子129と電流入力端子128間を流れる電流I3は常に一定に保たれる。第2の基準電位端子120と第4の電界効果トランジスタTr4のドレインとの間に第5の抵抗器(負荷)R5が接続されている。更に、第5の抵抗器(負荷)R5と第4の電界効果トランジスタTr4のドレインとの接続点に電圧出力端子122が接続されている。電圧出力端子122からは一定の出力電圧Voutが出力される。ここで、第5の抵抗器R5に替えて様々な負荷が利用できる。負荷としては抵抗器を始め、インピーダンスを有する素子、或いはこれらの組み合わせが利用可能である。
【0018】
第1の実施の形態に係る定電流回路100においては、第4の電界効果トランジスタTr4のゲート幅W4、第2の電界効果トランジスタTr2のゲ−ト幅W2、第2の抵抗器R2、第1の抵抗器R1に関して:
W4/W2=R1/R2 ・・・(15)
の関係が成り立つように設計する。即ち、第4の電界効果トランジスタTr4に対する第2の電界効果トランジスタTr2のゲート幅比W4/W2が、第1の抵抗器R1に対する第2の抵抗器R2の抵抗値比R1/R2に略等しくなるように設計する。例えば、第4の電界効果トランジスタTr4に対する第2の電界効果トランジスタTr2のゲート幅比W4/W2が、第1の抵抗器R1に対する第2の抵抗器R2の抵抗値比R1/R2と±10%程度のばらつきを許容する範囲内で一致するように設計する。また、第3の抵抗器R3の抵抗値が第1の抵抗器R1の抵抗値の2倍以上に設計されていることが好ましい。更に、第4の抵抗器R4の抵抗値が第1の抵抗器R1の抵抗値以下に設計されていることが好ましい。これにより、第2の電界効果トランジスタTr2の安定動作と第3の電界効果トランジスタTr3におけるゲート電圧の増幅が確保される。
【0019】
図1に示す回路素子(Tr1、Tr2、Tr3、Tr4、R1、R2、R3、R4、R5)は、実際には、同一半導体基板(同一半導体チップ)上にモノリシックに集積化されている。定電圧回路300内のすべての電界効果トランジスタ(Tr1、Tr2、Tr3、Tr4)の閾値電圧は等しく設計されている。また、集積化により定電圧回路300内のすべての抵抗器(R1、R2、R3、R4、R5)の抵抗値の変化率は等しい。半導体基板としては、シリコン(Si)等の単元素半導体基板、或いはガリウム砒素(GaAs)等の化合物半導体基板を使用できる。
【0020】
第1の電界効果トランジスタTr1のドレインに流れる電流をI1とする。第2の電界効果トランジスタTr2のゲートと第3の電界効果トランジスタTr3のゲ−トには電流は流れない。よって、電流I1は直列接続している第3の電界効果トランジスタTr3と第4の抵抗器R4と第1の電界効果トランジスタTr1に流れる。第1の電界効果トランジスタTr1は第1の基準電位端子121にソ−スとゲ−トの両方が接続され、ゲ−ト−ソ−ス間電圧は常に0[V]である。また、集積化により第1の電界効果トランジスタTr1と第3の電界効果トランジスタTr3の閾値電圧はほぼ等しいとみなせる。よって、第3の電界効果トランジスタTr3のゲ−ト−ソ−ス間電圧もほぼ0[V]で一定である。一方、第2の電界効果トランジスタTr2のドレインに流れる電流をI2とする。電流I2は直列に接続された第3の抵抗器R3と第2の電界効果トランジスタTr2と第1の抵抗器R1とを流れる。第2の電界効果トランジスタTr2のドレインと第3の抵抗器R3の一端と第3の電界効果トランジスタTr3のゲ−トは、それぞれ接続点P1で共通に接続しており電圧は一定である。また、図1に示すように、第1の抵抗器R1及び第2の電界効果トランジスタTr2と、第2の抵抗器R2及び第4の電界効果トランジスタTr4とは互いに対称な構造になっている。よって、接続点P1における電圧が安定であれば、対称に位置する電流入力端子128の電圧も安定に保たれる。よって、電流出力端子129と電流入力端子128間を流れる電流I3も安定となる。
【0021】
一般に、電界効果トランジスタのゲ−ト−ソ−ス電極間の電圧をVgs、ドレイン電流をI、閾値電圧をVto、βは電界効果トランジスタのゲ−ト幅で決まる定数とすると:
I≒β(Vgs−Vto)2 ・・・(16)
の関係がある。第1の電界効果トランジスタTr1と第3の電界効果トランジスタTr3のゲ−ト−ソ−ス間電圧をそれぞれVgs 1、Vgs 3とおく。また、第1の電界効果トランジスタTr1と第3の電界効果トランジスタTr3のゲ−ト幅で決まる定数をそれぞれβ1、β3とする。式(16)の関係を第1の電界効果トランジスタTr1と第3の電界効果トランジスタTr3についてそれぞれ用いると:
I1≒β1(Vgs 1−Vto)2 ・・・(17)
I1≒β3(Vgs 3−Vto)2 ・・・(18)
が成立する。ここで:
β1=β3 ・・・(19)
が成り立つように、第1の電界効果トランジスタTr1、第3の電界効果トランジスタTr3のゲ−ト幅を等しく設計すると、式(17)、式(18)より:
Vgs 1=Vgs 3 ・・・(20)
が成立する。すなわち、第1の電界効果トランジスタTr1と第3の電界効果トランジスタTr3のゲ−ト−ソ−ス間電圧は常に一定となる。第1の電界効果トランジスタTr1のゲ−トとソ−スはいずれも第1の基準電位端子121に接続されているから、ゲ−ト−ソ−ス間電圧Vgs 1は0[V]である。よって式(20)より:
Vgs 3=0[V] ・・・(21)
となり、第3の電界効果トランジスタTr3のゲ−ト−ソ−ス間電圧も0[V]となる。また式(21)を式(18)に代入すると:
I1≒β3Vto 2 ・・・(22)
が成り立つ。電界効果トランジスタTr2のゲ−ト−ソ−ス間電圧をVgs 2とする。第2の基準電位端子120から第1の基準電位端子121に到る電流経路について、第3の抵抗R3、第3の電界効果トランジスタTr3のゲ−ト−ソ−ス間電圧、第1の抵抗R1、第2の電界効果トランジスタTr2のゲ−ト−ソ−ス間電圧、第4の抵抗R4から次式が成り立つ:
Vcc−Vss=R3I2+Vgs 3+R4I1+Vgs 2+R1I2 ・・・(23)
更に、式(21)、式(22)を式(23)に代入すると:
Vcc−Vss=R3I2+R4β3Vto 2+Vgs 2+R1I2 ・・・(24)
となる。第2の電界効果トランジスタTr2のドレイン電流I2とゲ−ト−ソ−ス間電圧Vgs 2に式(16)の関係を用いる。また、電界効果トランジスタTr2のゲ−ト幅で決まる定数をβ2として:
I2≒β2(Vgs 2−Vto)2 ・・・(25)
が成立する。一般に、動作範囲にある電界効果トランジスタのゲ−ト−ソ−ス間電圧はほぼ0[V]と見なせる。ここで、電界効果トランジスタTr2のゲート−ソース間電圧Vgs 2の0[V]近傍で式(24)をテイラ−展開し、一次までで近似すると:
I2≒β2(Vto 2−2VtoVgs 2) ・・・(26)
となる。式(25)をVgs 2について書き直すと:
Vgs 2Vto/2−I2/(2β2Vto) ・・・(27)
となる。式(27)を式(24)に代入しI2に関して整理すると:
I2=(Vcc−Vss−R4β3Vto 2−Vto/2)/〔(R1+R3)−1/(2β2Vto)〕 ・・・(28)
となる。
【0022】
次に、図1を用いて、第1の実施の形態に係る定電圧回路300に用いられる定電流回路100の動作を説明する。
【0023】
(a)環境変動等による抵抗値のばらつきに起因し、定電流回路100内のすべての抵抗器(R1、R2、R3、R4)の抵抗値が同じ変動率で増加した場合:
(イ)環境変動等による抵抗値のばらつきに起因し、先ず、第3の抵抗器R3の抵抗値が増加したとする。第3の抵抗器R3の抵抗値が増加すると、第3の抵抗器R3の両端間における電位差が増加する。第3の抵抗器R3の両端間における電位差が増加すると、式(28)からドレイン電流I2が増加する。ドレイン電流I2が増加すると、第3の抵抗器R3の両端間電圧増加に伴って接続点P1の電位が低下する。接続点P1の電位が低下すると、接続点P1と接続された第3の電界効果トランジスタTr3のゲ−ト電位が低下する。第3の電界効果トランジスタTr3のゲ−ト電位が低下すると、連動して第3の電界効果トランジスタTr3のソ−スの電位も低下する。
【0024】
(ロ)第3の電界効果トランジスタTr3のソースの電位が低下すると、第4の抵抗器R4を介して接続点P2の電位が更に低下する。接続点P2の電位が低下すると、第2の電界効果トランジスタTr2のゲ−ト電位が低下する。第2の電界効果トランジスタTr2のゲ−ト電位が低下すると、第2の電界効果トランジスタTr2のゲ−ト−ソ−ス間電圧も低下して電流I2は減少する。電流I2が減少すると、第3の抵抗器R3の両端間電圧が減少する。この結果、第3の抵抗器R3の両端間における電位差の増加分と減少分が相殺する。
【0025】
(ハ)一方、第4の電界効果トランジスタTr4に流れる電流をI3とする。式(16)に示すように、電界効果トランジスタのドレイン電流はゲ−ト幅に比例する。また、第4の電界効果トランジスタTr4と第2の電界効果トランジスタTr2のゲ−ト電圧は一致している。よって、電流I2と電流I3の大きさは、第2の電界効果トランジスタTr2のゲート幅W2と第4の電界効果トランジスタTr4のゲ−ト幅W4の大きさにそれぞれ比例する。即ち、第2の電界効果トランジスタTr2のドレイン電流I2、第4の電界効果トランジスタTr4のドレイン電流I3、第4の電界効果トランジスタTr4のゲート幅W4、第2の電界効果トランジスタTr2のゲ−ト幅W2について:
I3=(W4/W2)×I2 ・・・(29)
の関係が成立する。
【0026】
式(29)に式(15)を代入すると:
I3=(R1/R2)×I2 ・・・(30)
が成立する。これにより、第2の電界効果トランジスタTr2と第4の電界効果トランジスタTr4のソース電位が略一致する。第2の電界効果トランジスタTr2と第4の電界効果トランジスタTr4のソース電位が略一致するので、第4の電界効果トランジスタTr4のドレイン電流I3も一定となる。すなわち、電流出力端子129と電流入力端子128間には常に一定の電流が流れる。また、第1の抵抗器R1、第2の抵抗器R2、第4の抵抗器R4の抵抗値が変動した場合においても、電流出力端子129と電流入力端子128間を流れる電流I3は一定である。
【0027】
(b)製造ばらつきにより定電圧回路100内の電界効果トランジスタ(Tr1、Tr2、Tr3、Tr4)の閾値電圧が低下した場合:
(イ)製造ばらつきにより、第2の電界効果トランジスタTr2の閾値電圧が低下したと仮定する。式(28)から、第1の抵抗器R1と第2の電界効果トランジスタTr2と第3の抵抗器R3とを流れる電流I2が増加する。電流I2が増加すると、第3の抵抗器R3の両端間電圧増加に伴って接続点P1の電位が低下する。接続点P1の電位が低下すると、接続点P1と接続された第3の電界効果トランジスタTr3のゲ−ト電位が低下する。第3の電界効果トランジスタTr3のゲ−ト電位が低下すると、連動して第3の電界効果トランジスタTr3のソ−スの電位も低下する。第3の電界効果トランジスタTr3のソ−スの電位が低下すると、第4の抵抗器R4を介して接続点P2の電位も低下する。
【0028】
(ロ)接続点P2の電位が低下すると、ゲートを共通接続している第2及び第4の電界効果トランジスタTr2、Tr4のそれぞれのゲート電位が低下する。第2及び第4の電界効果トランジスタTr2、Tr4のそれぞれのゲート電位が低下すると、ゲ−ト−ソ−ス間電圧の低下により電流I2と電流I3が減少する。電流I2が減少すると、第3の抵抗器R3により接続点P1の電位は増加する。
【0029】
(ハ)第2の電界効果トランジスタTr2のゲ−ト−ソ−ス間電圧の減少量と閾値電圧の減少量が等しくなると、接続点P1の電位の増減が相殺され閾値電圧変動前と等しくなる。さらに電流I2も閾値電圧変動前と等しくなる。ここで、第3の抵抗器R3の抵抗値が第1の抵抗器R1の抵抗値の2倍以上であり、第4の抵抗器R4の抵抗値が第1の抵抗器R1の抵抗値以下になるように設計されている。したがって、接続点P1における電圧変動の利得が、第2の電界効果トランジスタTr2におけるゲ−ト電圧の変動に対して十分に確保できる状態になる。故に、第2の電界効果トランジスタTr2のドレイン電流I2の安定性が一層増す。
【0030】
(ニ)また、式(30)から、第2の電界効果トランジスタTr2と第4の電界効果トランジスタTr4のソ−ス電位は略一定になる。このようなフィ−ドバックにより、接続点P2が上記の閾値電圧の変動分だけ低下すると、第4の電界効果トランジスタTr4のゲ−ト電圧の減少も製造ばらつきによる閾値電圧の低下分に相当する。この結果、ドレイン電流I3はドレイン電流I2同様ほぼ一定に保たれる。また、第2の電界効果トランジスタTr2の閾値電圧が上昇し、ドレイン電流I2が減少した場合も同様に電流I3はほぼ一定になる。また、第1の電界効果トランジスタTr1、第3の電界効果トランジスタTr3、第4の電界効果トランジスタTr4の閾値電圧が変動した場合においても、電流出力端子129と電流出力端子128間を流れる電流I3は一定に保たれる。
【0031】
次に、図1を用いて、第1の実施の形態に係る定電圧回路300の動作を説明する。
【0032】
(イ)定電圧回路300は、定電流回路100の供給する一定の電流I3を負荷(第5の抵抗器)R5により電圧に変換して出力する。定電流回路100は、定電流回路100内の抵抗器(R1、R2、R3、R4)の環境変動等による抵抗値の変動が生じても安定して定電流I3を出力する。尚、集積化により定電圧回路300内の抵抗(R1、R2、R3、R4、R5)の変動率は等しい。よって、第5の抵抗器R5の抵抗値が変動した場合、第3の抵抗器R3が第5の抵抗器R5と同じ変動率で変動する。第5の抵抗器R5と第6の抵抗器R6の変動率が等しいので出力電圧Voutは変動しない。
【0033】
(ロ)また、定電流回路100内の電界効果トランジスタ(Tr1、Tr2、Tr3、Tr4)の製造ばらつき等による閾値電圧の変動が生じても、定電流回路100は安定して定電流I3を出力する。定電圧回路300の電圧出力端子122の電圧をVoutとする。Voutは第2の基準電位端子120の電圧Vccから第5の抵抗器R5における電圧降下分を引いたものに等しく:
Vout=Vcc−R5×I3 ・・・(31)
となる。電流出力端子129と電流入力端子128間を流れる電流I3は常に一定である。したがって、定電圧回路300の出力電圧Voutも常に一定となる。
【0034】
このように第1の実施の形態によれば、環境変動及び製造ばらつきに対して安定して定電流を出力可能な定電流回路100を提供できる。更に、定電流回路100の供給電流を利用し、非常に信頼性の高い定電圧回路300を提供できる。
【0035】
(第2の実施の形態)
図2(a)に示すように、本発明の第2の実施の形態に係るレベルシフト回路301は、第2の基準電位端子120にドレインを接続し、第5の抵抗器R5にソ−スを接続し、ゲ−トに入力端子123を接続した第5の電界効果トランジスタTr5を更に備える点が図1と異なる。第5の電界効果トランジスタTr5のドレインは、定電流回路100の外部の第2の基準電位端子120に接続されているが、定電流回路100内の第2の基準電位端子120に接続されていてもよい。第5の電界効果トランジスタTr5は、出力電圧Voutを入力電圧Vinにより制御する。よって、第5の電界効果トランジスタTr5の閾値電圧は、定電流回路100内の電界効果トランジスタ(Tr1、Tr2、Tr3、Tr4)の閾値電圧と異なっていてもよい。図2(a)に示すレベルシフト回路301は、実際には、同一半導体基板上にモノリシックに集積化されている。或いは、定電圧回路300のみを同一半導体基板上にモノリシックに集積化し、第5の電界効果トランジスタTr5を外付けとする構造でもよい。他の構造については、第1の実施の形態に係る定電圧回路300と同様である。
【0036】
次に、図2(a)を用いて、本発明の第2の実施の形態に係るレベルシフト回路301の動作を説明する。
【0037】
(イ)入力端子123に入力電圧Vinを印加する。入力電圧Vinを印加すると、電界効果トランジスタTr5のゲート電位が定まる。すると、電界効果トランジスタTr5のソース電位は、ゲート電位からゲート―ソース間電圧分だけ低い所に定まる。電界効果トランジスタTr5のゲート―ソース間電圧は、定電流回路100の電流入力端子128に流れる電流I3と電界効果トランジスタTr5のゲート幅を設定すると、式(16)の関係から定まる。定電流回路100は、製造ばらつき及び環境変動等に関しても安定して定電流I3を供給する。よって、入力電圧Vinの電圧が一定量増加・減少すると、同じ電圧値だけ第5の電界効果トランジスタTr5のソース電位も同じ電圧だけ増加・減少する。
【0038】
(ロ)第5の抵抗器R5において生じる電圧降下も、定電流I3が安定しているため常に一定であるので、第5の電界効果トランジスタTr5のソース電位が増加・減少すると、同量だけ出力電圧Voutも増加・減少する。この結果、入力電圧Vinが一定量だけ増加・減少した電圧を、出力電圧Voutとして出力する所謂レベルシフトを行う。
【0039】
第2の実施の形態によれば、製造ばらつきに起因する電界効果トランジスタの閾値電圧の変動に対しても、安定して直流電位のレベルシフトを行うことができる。また、環境変動等による抵抗ばらつきに対しても同様に安定である。
【0040】
(第3の実施の形態)
図2(b)に示すように、本発明の第3の実施の形態に係る定電圧回路302は、定電流回路100の電流出力端子(図示せず)にソースを接続し、入力端子123にゲートを接続した第5の電界効果トランジスタTr5、第5の抵抗器R5にドレインを接続し、第5の電界効果トランジスタTr5のドレインにソースを接続した第6の電界効果トランジスタTr6、第6の電界効果トランジスタTr6のゲートに接続された電圧源回路101を更に備える点が図1と異なる。更に、第6の電界効果トランジスタTr6のドレインと第5の抵抗器R5との接続点に電圧出力端子122が接続されている。図2(b)に示す定電圧回路302は、同一半導体基板上にモノリシックに集積化されている。高周波領域において定電圧回路302を動作させる場合に、第5の電界効果トランジスタTr5のミラー効果が問題となる。このミラー効果は、第5の電界効果トランジスタTr5内部の寄生容量等に起因して生じる。よって、高周波領域において第5の電界効果トランジスタTr5の増幅率が低下する。この為、第6の電界効果トランジスタTr6を、第5の電界効果トランジスタTr5にカスコ−ド接続することによりミラー効果の発生を防止する。尚、第3の実施の形態に係る第5の電界効果トランジスタTr5は、高周波動作が可能な電界効果トランジスタを用いることが望ましい。第5の抵抗器R5、第6の電界効果トランジスタTr6、第5の電界効果トランジスタTr5には電流I3が流れる。
次に、図2(b)を用いて、本発明の第3の実施の形態に係る定電圧回路302の動作を説明する。
【0041】
(イ)入力端子123には、高周波の交流電圧が入力電圧Vinとして印加される。入力電圧Vinが第5の電界効果トランジスタTr5のゲートに印加されると、第5の電界効果トランジスタTr5が、入力電圧Vinの交流電圧値に応じてターン・オンとターン・オフとを交互に繰り返す。また、第6の電界効果トランジスタTr6は、ゲートが電圧源回路101に接続され、常に導通状態となっている。
【0042】
(ロ)第2の基準電位端子120の電圧値Vccは、先ず第5の抵抗器R5で電圧降下する。次に第6の電界効果トランジスタTr6を介して第5の電界効果トランジスタTr5のドレインに印加される。第5の電界効果トランジスタTr5はターン・オンとターン・オフとを交互に繰り返しているので、電圧出力端子122からは入力電圧Vinと逆相の交流電圧が出力される。電流I3は定電流回路100により一定に保たれるので、出力電圧Voutも一定に保たれる。
【0043】
第3の実施の形態によれば、高周波動作時においても安定して定電圧を出力可能な定電圧回路302を提供する事ができる。第3の実施の形態に係る定電圧回路302は、環境変動や製造ばらつきに対する安定性が特に高い。
【0044】
(第4の実施の形態)
図3(a)に示すように、本発明の第4の実施の形態に係るレギュレータ306は、入力端子123からの不安定な電圧を安定な電圧に変換しレギュレータ306の電圧出力端子122に出力する通過要素103、通過要素103と電圧出力端子122との間に一端を接続した第6の抵抗器R6、第6の抵抗器R6に直列接続された第7の抵抗器R7、正(+)入力端子を定電圧回路300の電圧出力端子122に接続し、第6の抵抗器R6と第7の抵抗器R7との間に負(−)入力端子を接続し、出力を通過要素103に接続した演算増幅器102を更に備える点が図1と異なる。図3(a)に示すレギュレータ306は、同一半導体基板上にモノリシックに集積化されている。或いは、定電圧回路300のみを同一半導体基板上にモノリシックに集積化し、演算増幅器102、通過要素103、第6の抵抗器R6、第7の抵抗器R7を外付けとする構造でもよい。他の構造については、図1に示す第1の実施の形態に係る定電圧回路300の構造と同様である。
【0045】
次に、図3(a)を用いて、本発明の第4の実施の形態に係るレギュレータ306の動作を説明する。
【0046】
(イ)定電圧回路300からの出力電圧Voutは、レギュレータ306の基準電位VRとして用いられる。第6の抵抗器の抵抗値をR6、第7の抵抗器の抵抗値をR7、電圧出力端子122の電圧をVoutとする。第6の抵抗器R6と第7の抵抗器R7との接続点の電圧は{R7/(R6+R7)}×Voutである。
【0047】
(ロ)また、基準電位VRと{R7/(R6+R7)}×Voutが演算増幅器102で増幅され、出力電圧Voutと一致し安定する。この時、演算増幅器102の増幅率をAとすると:
Vout=VRA/{1+R7/(R6+R7)×A}VR(R6+R7)/R7 ・・・(32)
と書ける。基準電圧VRは環境変動及び製造ばらつきに対して安定である。よって、式(32)からレギュレータ306の出力も安定となる。
【0048】
第4の実施の形態によれば、第1の実施の形態に係る定電圧回路300の出力電圧を基準電位として用いることで、信頼性が高く、高精度なレギュレータ306を提供することができる。
【0049】
(第5の実施の形態)
図3(b)に示すように、本発明の第5の実施の形態に係るD/A変換回路307は、電圧出力端子122に各々の一端を接続し、複数の抵抗器からなる重み抵抗170を備える点が図1と異なる。更にグラウンドに一端が接続された第6の抵抗器R6、出力を電圧出力端子122と負(−)入力端子に接続した演算増幅器102を備える。出力が電圧出力端子122と負(−)入力端子の間にはフィードバック抵抗器R0が更に接続されている。重み抵抗170の出力を演算増幅器102の負(−)入力端子とグラウンドとに切り換えるスイッチ回路180を備える。D/A変換回路307は、同一半導体基板上にモノリシックに集積化されている。或いは、定電圧回路300のみを同一半導体基板上にモノリシックに集積化し、重み抵抗170、スイッチ回路180、演算増幅器102、第6の抵抗器R6を外付けとする構造でもよい。他の構造については、図1に示す第1の実施の形態に係る定電圧回路300と同様である。
【0050】
次に、図3(b)を用いて、本発明の第5の実施の形態に係るD/A変換回路307の動作を説明する。
【0051】
(イ)定電圧回路300の出力電圧は、基準電位VRとして用いられる。図3(b)に示すスイッチS1〜Snは、外部から入力されるディジタル信号の0と1に呼応して切り替わる。基準電位VRから2(K−1)R(K=1〜N)の値を持つ重み抵抗を介して流れる電流をI1〜Inとする。重み抵抗170を通過した各電流I1〜Inうち、演算増幅器102の負(−)入力端子に流れた電流の合計Ioが、フィードバック抵抗器R0で負帰還しつつ増幅される。
【0052】
(ロ)フィードバック抵抗器Roの大きさをR/2、各スイッチS1〜Snでのディジタル信号をb1〜bnとする。即ち、各電流I1〜Inが、演算増幅器102の負(−)入力端子に流れた時を1、流れない時を0とする。電圧出力端子122の出力電圧Voutは:
Vout=−IoRo=−VR(b1×2−1+b2×2−2+…+bn×2− n)・・・(33)
と書ける。この結果、D/A変換回路307の電圧出力端子122にアナログ信号を出力する。式(33)より、基準電圧VRが抵抗ばらつきや製造ばらつきに対して安定であることが望ましい。定電圧回路300の出力する電圧は環境変動及び製造ばらつきに対して安定であるから、D/A変換回路307の出力も安定である。
【0053】
第5の実施の形態によれば、第1の実施の形態に係る定電圧回路300の出力電圧を基準電位として用いることで、信頼性が高く、高精度なD/A変換回路307を提供することができる。
【0054】
(第6の実施の形態)
図4に示すように、本発明の第6の実施の形態に係る差動増幅回路303は、第2の基準電位端子120に一端を接続し、第5の抵抗器R5と並列に接続された第6の抵抗器R6を更に備える点が図1と異なる。更に、第5及び第6の抵抗器R5、R6にそれぞれドレインを接続し、第4の電界効果トランジスタTr4のドレインにそれぞれソースを接続した第5及び第6の電界効果トランジスタTr5、Tr6を備える。第5の抵抗器R5と第5の電界効果トランジスタTr5のドレインとの接続点に第1の電圧出力端子125が接続されている。第6の抵抗器R6と第6の電界効果トランジスタTr6のドレインとの接続点に第2の電圧出力端子126が接続されている。第5の電界効果トランジスタTr5及び第6の電界効果トランジスタTr6と定電流回路100内の電界効果トランジスタ(Tr1、Tr2、Tr3、Tr4)とは、閾値電圧は異なっていても構わない。但し、第5の電界効果トランジスタTr5と第6の電界効果トランジスタTr6とは、同一の特性を有していることが望ましい。図4に示す差動増幅回路303は、同一半導体基板上にモノリシックに集積化されている。他の構造については、図1に示す第1の実施の形態に係る定電圧回路300の構造と同様である。
【0055】
第5の電界効果トランジスタTr5のドレイン電流をI4、第6の電界効果トランジスタTr6のドレイン電流をI5とする。第5の抵抗器R5には電流I4、第6の抵抗器R6には電流I5が流れる。図4に示す第1の電界効果トランジスタTr1、第2の電界効果トランジスタTr2、第3の電界効果トランジスタTr3はゲート幅が等しいとする。一例として、定数β(=β1=β2=β3)は4×10−2程度とする。また、閾値電圧Vtoは例えば−0.5(V)を製造ばらつきの平均値とし、製造ばらつきに起因して最大±20%程変動すると仮定する。すべての抵抗は例えば温度などの環境変動によって値が最大±20%程変動すると仮定する。以上の条件下にて、電流I1の値は、式(22)より:
I1≒10−2(A) ・・・(34)
となる。図1における電流I2の値は、電界効果トランジスタのドレイン―ソース間電圧を動作範囲においてほぼ0(V)としてよいので、Vgs 2=0(V)として式(25)に代入すると:
I2≒10−2(A) ・・・(35)
になる。図4における電流I3の値は、式(35)を式(30)に代入することで:
I3≒10−2(A) ・・・(36)
である。図4における電流I4およびI5の値は、式(36)を式(9)、式(10)に代入することで:
I4≒10−3(A) ・・・(37)
I5≒10−3(A) ・・・(38)
程度の値とする。
【0056】
抵抗を温度τ1の関数とすると、温度変動に伴う抵抗ばらつきは回路内のすべての抵抗器で等しいので、温度係数をAとすると:
dRx /dτ1=A(x=1,2,3,4,5,6) ・・・(39)
と書ける。式(9)、式(28)、式(30)、式(31)から:
Vout 1=Vcc−αR5R2(Vcc−Vss−R4βVto 2−Vto/2)/R1[(R1+R3)−1/(2βVto)] ・・・(40)
と書ける。式(40)について両辺をdτ1で微分し、式(39)を用いると:
d(Vout 1)/dτ1=−αAI4−αA(R5/R1) I2+αA(R5R2/R1 2) I2−αA(R5R2/R1〔(R1+R3)−1/(2βVto)〕)βVto 2+2αA〔R5/{(R1+R3)−1/(2βVto)}〕×〔(Vcc−Vss−R4β2Vto 2−Vto/2)/{(R1+R3)−1/(2βVto)}〕 ・・・(41)
となる。βVto 2は式(22)、式(34)より10− 2(A)程度、−1/(2βVto)が25(Ω)程度であるから、例えばVcc−Vss≦10(V)とすると、(Vcc−Vss−R4βVto 2−Vto/2)/{(R1+R3)−1/(2βVto)}≦1(A)程度になる。これより右辺第5項について:
〔R5/{(R1+R3)−1/(2βVto)}〕×〔(Vcc−Vss−R4βVto 2−Vto/2)/{(R1+R3)−1/(2βVto)}〕≦10− 1(V) ・・・(42)
が言える。また、βVto 2は式(22)、式(34)より10− 2(A)程度であるから、右辺第4項について:
(R5R2/R1〔(R1+R3)−1/(2βVto)〕)βVto 2≦10− 2(V)・・・(43)
となる。よって式(41)は式(31)、式(36)、式(42)、式(43)より:
d(Vout 1)/dτ1≦Aα×10− 1(V) ・・・(44)
となり、条件より0≦α≦1だから、温度変化に対する第1の電圧出力端子125の出力電圧Vout 1の変動は抵抗の変動の10− 1(V)程度またはそれ以下であり、非常に安定である。第2の電圧出力端子126の出力電圧Vout 2に関しても同様である。
【0057】
一方、第6の実施の形態に係る差動増幅回路303内のすべての電界効果トランジスタの閾値電圧Vtoを製造ばらつきを表すτ2の関数とする。集積化されているので、回路内すべての電界効果トランジスタについて:
dVto/dτ2=B(Bは一定) ・・・(45)
が成り立つとする。式(40)について両辺をτ2で微分し、式(45)を用いると:
d(Vout 1)/dτ2=Bα(R5R2/R1 2)×〔R1/{R1+R3−1/(2βVto)}×〔2R4βVto−R4/2{R1+R3−1/(2βVto)}〕+R1/2{R1+R3−1/(2βVto)}+R1(Vcc−Vss−Vto/2)/〔2βVto 2{R1+R3−1/(2βVto)}2〕〕 ・・・(46)
となる。式(46)について、式(22)、式(34)よりβVtoは−2×10− 2(Ω− 1)程度、βVto 2は10− 2(A)程度、−1/(2βVto)が25(Ω)程度である。一例として、R4=50(Ω)、R1=50(Ω)、R3=425(Ω)とすると、R1/{R1+R3−1/(2βVto)}≒10− 1(V)、R4βVto≒−1、Vcc−Vss≦10(V)として、(Vcc−Vss−Vto/2)/〔2βVto 2{R1+R3−1/(2βVto)}≦2より、R5R2/R1 2が1程度あるいはそれ以下になるようにR5、R2に適切な値を与えると:
d(Vout 1)/dτ2≦Bα×10− 1 ・・・(47)
の範囲で動作することがわかる。条件より0≦α≦1だから、式(47)から第1の電圧出力端子125の電圧Vout 1の変動は、製造ばらつきによる電界効果トランジスタにおける閾値電圧Vtoの変動の10−1程度またはそれ以下であり、非常に安定である。また、第2の電圧出力端子126の出力電圧Vout 2に関しても同様である。
【0058】
次に、図4及び図5を用いて、本発明の第6の実施の形態に係る差動増幅回路303の動作を説明する。但し、第1の実施の形態に係る定電圧回路300と同一の動作については説明を一部省略する。
【0059】
(イ)環境変動により抵抗器R3の抵抗値が増加、又は製造ばらつきにより第2の電界効果トランジスタTr2の閾値電圧が低下したと仮定すると、接続点P1の電位が低下する。第1の電界効果トランジスタTr1のゲートおよびソース電位は接地されているため不変であるから、第3の電界効果トランジスタTr3のドレイン電流I2が増加すると、接続点P1の電位が低下する。接続点P1の電位が低下すると、連動して接続点P2の電位も低下する。
【0060】
(ロ)接続点P2の電位が低下すると、第2の電界効果トランジスタTr2のゲート電位が低下して電流I2が減少する。同時に電流I3も減少する。電流I3が減少すると第3の抵抗器により接続点P1の電位が増加する。この結果、電流I3は一定値に保たれる。
【0061】
(ハ)電流I3が一定値に保たれるので、式(9)及び式(10)より電流I4及び電流I5も環境変動及び製造ばらつきに対して安定した値となる。電流I4及び電流I5が安定なので、式(11)及び式(12)より、出力電圧Vout1、Vout2も安定となる。
【0062】
(ニ)この結果、図5(a)に示すように、第6の実施の形態に係る差動増幅回路においては、電界効果トランジスタの閾値電圧が−0.6Vから−0.4Vに渡って変化しても出力電圧はほぼ一定に保たれる。また、図5(b)に示すように、第6の実施の形態に係る差動増幅回路303では、−25℃から75℃に渡って温度が変化しても出力電圧はほぼ一定に保たれる。
【0063】
このように、第6の実施の形態によれば、製造ばらつきに起因する電界効果トランジスタの閾値電圧及び環境変動等に起因する抵抗ばらつきが発生しても、安定して差動電圧を出力することができる。また、定電流回路100外部の第5の抵抗器R5及び第6の抵抗器R6の抵抗値の変動に対しても、安定して差動電圧を出力できる。
【0064】
図6(a)に示すように、第6の実施の形態の第1の変形例に係る差動増幅回路304は、差動入力端子124に接続された電圧源回路101を更に備える点が図4と異なる。よって、第6の電界効果トランジスタTr6は常時ターン・オンした状態となる。よって、第1の電圧出力端子125からは、入力電圧Vinのみに依存した電圧Vout1が出力される。したがって、第6の実施の形態と同様に、製造ばらつきや環境変動に対して非常に安定な差動出力電圧が得られる。
【0065】
図6(b)に示すように、第6の実施の形態の第2の変形例に係る差動増幅回路305は、第5及び第6の抵抗器R5、R6にドレインをそれぞれ接続し、第5及び第6の電界効果トランジスタTr5、Tr6のドレインにソースをそれぞれ接続した第7及び第8の電界効果トランジスタTr7、Tr8、第7及び第8の電界効果トランジスタTr7、Tr8のそれぞれのゲートに接続された電圧源回路101を更に備える点が図4と異なる。第3の実施の形態と同様に、出力電圧Vout1及びVout2に対するミラ−効果の影響を除去することが出来る。よって、環境変動や製造ばらつきに対して安定であり、且つ、高周波特性が良好な差動増幅回路305を提供できる。
【0066】
(その他の実施の形態)
上記のように、本発明は第1乃至第6の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【0067】
第1乃至第6の実施の形態においては、電界効果トランジスタとしてnチャンネルの接合型電界効果トランジスタ(JFET)を用いている。しかし、MOS型電界効果トランジスタ(MOSFET)を始め、MESFET、高電子移動度トランジスタ(HEMT)等の様々な電界効果トランジスタを使用できる。更に、微小なベース電流で駆動可能であれば、バイポーラトランジスタに応用できることは勿論である。更に、nチャンネルに限定されるものではなく、極性をすべて逆にしてpチャンネルの電界効果トランジスタを使用可能である。また、定電流回路100を、主に、定電圧回路300及び差動増幅回路303に用いるとして説明した。しかし、第1の実施の形態に係る定電流回路100は、電流源を必要とするさまざまな回路に利用できる。
【0068】
第3の実施の形態、第6の実施の形態の第1の変形例、第6の実施の形態の第2の変形例においては、電圧の供給源として電圧源回路101を用いている。しかし、一定の電圧を供給可能な複雑な回路を代わりに用いてもよい。第6の実施の形態の第2の変形例においては、第7の電界効果トランジスタTr7と第8の電界効果トランジスタTr8は同一の電圧源回路101に接続されている。しかし、第7の電界効果トランジスタTr7と第8の電界効果トランジスタTr8のゲ−トにそれぞれ別の電圧源回路101を接続してもよい。
【0069】
第4の実施の形態に係るレギュレ−タ306は、レギュレータの一例であり、第4の実施の形態に係る定電圧回路300は各種のレギュレ−タに対して幅広い用途に用いられる。また、第5の実施の形態においては、重み抵抗型のD/A変換回路307について説明した。しかし、第5の実施の形態に係る定電圧回路300は、ラダー抵抗型のD/A変換回路等の他の方式のD/A変換回路にも適用出来る。更に、第5の実施の形態に係る定電圧回路300は、D/A変換回路だけでなくA/D変換回路にも適用出来る。即ち、第1の実施の形態に係る定電圧回路300の出力電圧Voutは、基準電位VRとして様々な回路に利用できる。
【0070】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【0071】
【発明の効果】
本発明によれば、温度などの環境変動及び製造ばらつきに起因した出力電流の変動を抑制した定電流回路を提供することができる。
【0072】
本発明によれば、温度などの環境変動及び製造ばらつきに起因した出力電圧の変動を抑制した定電圧回路および差動増幅回路を提供することが出来る。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る定電流回路を用いた定電圧回路の回路図である。
【図2】図2(a)は、本発明の第2の実施の形態に係るレベルシフト回路の回路図で、図2(b)は、本発明の第3の実施の形態に係る定電圧回路の回路図である。
【図3】図3(a)は、本発明の第4の実施の形態に係るレギュレータの回路図で、図3(b)は、本発明の第5の実施の形態に係るD/A変換回路の回路図である。
【図4】本発明の第6の実施の形態に係る差動増幅回路の回路図である。
【図5】図5(a)は、本発明の第6の実施の形態に係る差動増幅回路と従来の差動増幅回路との閾値電圧−差動電圧出力特性を比較する図で、図5(b)は、本発明の第6の実施の形態に係る差動増幅回路と従来の差動増幅回路との温度−差動電圧出力特性を比較する図である。
【図6】図6(a)は、本発明の第6の実施の形態の第1の変形例に係る差動増幅回路の回路図で、図6(b)は、本発明の第6の実施の形態の第2の変形例に係る差動増幅回路の回路図である。
【図7】従来の差動増幅回路の回路図である。
【符号の説明】
100、200 定電流回路
101 電圧源回路
102 演算増幅器
103 通過要素
120 第2の基準電位端子
121 第1の基準電位端子
122 電圧出力端子
133、134 出力端子
123、131 入力端子
124、132 差動入力端子
125 第1の電圧出力端子
126 第2の電圧出力端子
128 電流入力端子
129 電流出力端子
170 重み抵抗
180 スイッチ回路
300 定電圧回路
301 レベルシフト回路
302 定電圧回路
303、304、305、500 差動増幅回路
306 レギュレ−タ
307 D/A変換回路
Tr1 (第1の)電界効果トランジスタ
Tr2 (第2の)電界効果トランジスタ
Tr3 (第3の)電界効果トランジスタ
Tr4 (第4の)電界効果トランジスタ
Tr5 (第5の)電界効果トランジスタ
Tr6 (第6の)電界効果トランジスタ
Tr7 (第7の)電界効果トランジスタ
R1 (第1の)抵抗器
R2 (第2の)抵抗器
R3 (第3の)抵抗器
R4 (第4の)抵抗器
R5 (第5の)抵抗器
R6 (第6の)抵抗器
R7 (第7の)抵抗器
Rk1、Rk2 抵抗器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a constant current circuit capable of stably supplying a constant current with respect to environmental fluctuations and manufacturing variations, and more particularly to a constant voltage circuit and a differential amplifier circuit using the constant current circuit.
[0002]
[Prior art]
In general, between similar elements of a semiconductor integrated circuit, close matching and high responsiveness to environmental fluctuations are provided. For example, it can be said that the rate of change of the resistance value is equal for all the resistance elements in the semiconductor integrated circuit. FIG. 7 shows a differential amplifier circuit 500 using a conventional constant
[0003]
The operation of the conventional differential amplifier circuit 500 will be described below. First, the connection point P1Voltage of VAAnd Field effect transistor Tr1, Tr2, Tr3The current flowing through the drain of3, I4, I5And VAIs the potential difference between the
VA= (Rk1/ Rk1+ Rk2) × (Vcc-Vss) ・ ・ ・ (1)
Holds. Resistor Rk due to environmental change1Is ΔRk1And the resistor Rk2Is ΔRk2Suppose that it fluctuated. Connection point P in this case1Voltage at VAAnd 'from equation (1):
VA'= [(Rk1+ ΔRk1) / {(Rk1+ ΔRk1) + (Rk2+ ΔRk2)}] × (Vcc-Vss) ・ ・ ・ (2)
Holds. Since they are integrated on the same semiconductor substrate, the resistor Rk1And resistor Rk2Since the rate of change of each resistance value is equal:
ΔRk1/ Rk1= ΔRk2/ Rk2・ ・ ・ (3)
Holds. Substituting equation (3) into equation (2):
VA'= VA... (4)
Holds. Therefore, the resistor Rk1And resistor Rk2Of the connection point P1Is kept constant.
[0004]
Next, the field effect transistor Tr1The gate-source voltage of Vgs 1And VtoIs the threshold voltage of the field effect transistor in the circuit, β1Is a constant depending on the gate width. From the relational expression of the field-effect transistor, the gate-source electrode voltage Vgs 1And drain current I3about:
I3≒ β1(Vgs 1-Vto)2・ ・ ・ (5)
Holds. Resistor Rk1And resistor Rk2Connection point P1Is a field effect transistor Tr1Is connected to the gate of. Therefore, the connection point P1Potential VAIs a field effect transistor Tr1Gate voltage.
[0005]
Normally, the output voltage V of the differential amplifier circuit 500out 1, Vout 2Field effect transistor Tr to increase the dynamic range of2, Tr3Is designed to be low. Therefore, the connection point P1And the resistance of the resistor R3Are also small. Therefore, the resistor R3Since the potential difference between both ends is small at:
Vgs 1≒ VA・ ・ ・ (6)
Holds. Substituting equation (6) into equation (5):
I3≒ β1(VA-Vto)2... (7)
It becomes. In the conventional differential amplifier circuit 500, the current I4And I5Is the field effect transistor Tr1Drain current I3Equal to:
I3= I4+ I5・ ・ ・ (8)
Holds. The current I4, I5Is a field effect transistor Tr2, Tr3Of each gate input voltage VI n, VR efIs determined by the difference between Taking into account equation (8), αI nAnd VR efAs parameters that depend on the difference of and satisfy 0 ≦ α ≦ 1:
I4= ΑI3・ ・ ・ (9)
I5= (1-α) × I3・ ・ ・ (10)
Can be written. 7, the voltage V of the output terminal 133 is shown.out 1Is the voltage V of the
Vout 1= Vcc-R1× I4・ ・ ・ (11)
Can be written. Also, the voltage V of the
Vout 2= Vcc-R2× I5・ ・ ・ (12)
And multiply. When Expressions (9) and (7) are substituted into Expression (11), the voltage V of the output terminal 133 is obtained.out 1Is:
Vout 1= Vcc-R1αβ1(VA-Vto)2 ... (13)
It becomes. Further, when the equations (10) and (7) are substituted into the equation (12), the voltage V of the
Vout 2= Vcc-R2(1-α) β1(VA-Vto)2 ... (14)
It becomes.
[0006]
Further, Japanese Patent Application Laid-Open No. H10-65462 discloses a technique using a constant-current circuit in which a field-effect transistor and a Schottky diode are connected in series (hereinafter referred to as "second conventional technique").
[0007]
[Problems to be solved by the invention]
In the integrated differential amplifier circuit, individual differences in parameters of each element may occur due to environmental changes such as temperature. In addition, individual differences in parameters also occur due to manufacturing variations of each element constituting the circuit. Therefore, it is necessary to design a differential amplifier circuit that can compensate for such individual differences in the parameters of each element.
[0008]
The input voltage V of each of the
[0009]
In view of the above problems, the present invention provides a constant current circuit that suppresses fluctuations in output current due to environmental fluctuations such as temperature and manufacturing fluctuations, and a constant voltage circuit and a differential amplifier circuit using the constant current circuit. The purpose is to provide.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, a first feature of the present invention is that (a) a first field-effect transistor in which a source and a gate are connected to a first reference potential terminal; (C) first and second resistors connected at one end and connected in parallel with each other; (c) a source is connected to each of the first and second resistors, and a gate is connected to the first field effect. (D) a third resistor having one end connected to the second reference potential terminal; and (e) a drain connected to the second reference potential terminal. A third field effect transistor having a gate connected to a connection point between the third resistor and the drain of the second field effect transistor; (f) the source of the third field effect transistor and the first field effect transistor Between the drain A fourth resistor connected to the first resistor, wherein a resistance value ratio of the second resistor to the first resistor and a gate width ratio of the second field effect transistor to the fourth field effect transistor are substantially equal to each other. The gist is a constant current circuit characterized by the above. Here, “substantially coincide” means that, for example, the resistance ratio of the second resistor to the first resistor and the gate width ratio of the second field-effect transistor to the fourth field-effect transistor are ± 10%. It means that they match within a range that allows a variation of about%.
[0011]
According to the constant current circuit according to the first feature, the first resistor and the second field-effect transistor have a symmetric structure with the second resistor and the fourth field-effect transistor. Therefore, the change rates of the drain current of the second field-effect transistor and the drain current of the fourth field-effect transistor become equal. The first resistor, the third resistor, the fourth resistor, the first field-effect transistor, and the third field-effect transistor operate to keep the drain current of the second field-effect transistor constant. . Therefore, the drain current of the fourth field effect transistor is also kept constant. The drain current of the fourth field effect transistor is used as an output current of the constant current circuit according to the first feature.
[0012]
A second feature of the present invention is the constant current circuit according to the first feature, and (a) a fifth resistor connected between the drain of the fourth field-effect transistor and the second reference potential terminal. (B) The gist of the present invention is a constant voltage circuit including a voltage output terminal connected to a connection point between the fifth resistor and the drain of the fourth field effect transistor.
[0013]
According to the constant voltage circuit according to the second feature, the constant voltage circuit is configured using the constant current circuit according to the first feature as a current source. Further, even if an environmental change such as a temperature change occurs, the fifth resistor and the second resistor have the same rate of change in resistance. This makes it possible to provide a constant voltage circuit that is stable against temperature changes. Furthermore, the constant current circuit according to the first feature is stable against environmental fluctuations and manufacturing variations, so that a highly reliable constant voltage circuit can be provided.
[0014]
A third feature of the present invention is the constant current circuit according to the first feature, and (a) fifth and sixth resistors having one end connected to the second reference potential terminal and connected in parallel with each other; (B) A differential amplifier circuit having drains connected to the fifth and sixth resistors, respectively, and fifth and sixth field-effect transistors each having a source connected to the drain of the fourth field-effect transistor. The gist is that there is.
[0015]
According to the differential amplifier circuit according to the third feature, the constant current circuit according to the first feature is used as a current source similarly to the constant voltage circuit according to the second feature. Therefore, it is possible to provide a differential amplifier circuit that is stable against environmental fluctuations and manufacturing variations.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, an embodiment of the present invention will be described with reference to the drawings. In the drawings of the first to sixth embodiments, the same or similar portions are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimension, the ratio of the thickness of each layer, and the like are different from actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. In addition, it goes without saying that parts having different dimensional relationships and ratios are included between the drawings.
[0017]
(First Embodiment)
As shown in FIG. 1, the
[0018]
In the constant
W4/ W2= R1/ R2・ ・ ・ (15)
Is designed so that the following relationship holds. That is, the fourth field effect transistor Tr4Field-effect transistor Tr with respect to2Gate width ratio W4/ W2Is the first resistor R1The second resistor R2Resistance value ratio R1/ R2Is designed to be approximately equal to For example, the fourth field effect transistor Tr4Field-effect transistor Tr with respect to2Gate width ratio W4/ W2Is the first resistor R1The second resistor R2Resistance value ratio R1/ R2And is designed to match within a range that allows a variation of about ± 10%. Further, the third resistor R3Of the first resistor R1Is preferably designed to be at least twice as large as the resistance value. Further, the fourth resistor R4Of the first resistor R1Is preferably set to be equal to or less than the resistance value. Thereby, the second field effect transistor Tr2Operation and the third field effect transistor Tr3, The amplification of the gate voltage is ensured.
[0019]
The circuit element (Tr1, Tr2, Tr3, Tr4, R1, R2, R3, R4, R5) Are actually monolithically integrated on the same semiconductor substrate (same semiconductor chip). All the field effect transistors (Tr1, Tr2, Tr3, Tr4) Are designed to be equal. In addition, all the resistors (R1, R2, R3, R4, R5) Are equal. As the semiconductor substrate, a single element semiconductor substrate such as silicon (Si) or a compound semiconductor substrate such as gallium arsenide (GaAs) can be used.
[0020]
First field effect transistor Tr1The current flowing through the drain of1And Second field effect transistor Tr2Gate and third field effect transistor Tr3No current flows through the gate. Therefore, the current I1Is the third field-effect transistor Tr connected in series3And the fourth resistor R4And the first field effect transistor Tr1Flows to First field effect transistor Tr1Is connected to both the source and the gate to the first reference potential terminal 121, and the gate-source voltage is always 0 [V]. In addition, the integration of the first field effect transistor Tr1And the third field effect transistor Tr3Can be considered to be substantially equal. Therefore, the third field effect transistor Tr3Is also constant at almost 0 [V]. On the other hand, the second field-effect transistor Tr2The current flowing through the drain of2And Current I2Is a third resistor R connected in series3And the second field effect transistor Tr2And the first resistor R1And flowing through. Second field effect transistor Tr2Drain and the third resistor R3Of the third field effect transistor Tr3Are connected to the connection point P1Are connected in common and the voltage is constant. Further, as shown in FIG. 1, the first resistor R1And the second field effect transistor Tr2And a second resistor R2And the fourth field effect transistor Tr4Has a symmetrical structure with each other. Therefore, the connection point P1Is stable, the voltage of the symmetrically located current input terminal 128 is also kept stable. Therefore, the current I flowing between the current output terminal 129 and the current input terminal 128 is3Is also stable.
[0021]
Generally, the voltage between the gate and source electrodes of a field effect transistor is Vgs, Drain current is I, threshold voltage is Vto, Β are constants determined by the gate width of the field effect transistor:
I ≒ β (Vgs-Vto)2... (16)
There is a relationship. First field effect transistor Tr1And the third field effect transistor Tr3The gate-source voltage ofgs 1, Vgs 3far. Also, the first field effect transistor Tr1And the third field effect transistor Tr3Constants determined by the gate width of1, Β3And The relationship of equation (16) is expressed by the first field effect transistor Tr1And the third field effect transistor Tr3For each use:
I1≒ β1(Vgs 1-Vto)2・ ・ ・ (17)
I1≒ β3(Vgs 3-Vto)2・ ・ ・ (18)
Holds. here:
β1= Β3 ・ ・ ・ (19)
So that the first field-effect transistor Tr1, The third field effect transistor Tr3If the gate widths are designed to be equal, from equations (17) and (18):
Vgs 1= Vgs 3... (20)
Holds. That is, the first field-effect transistor Tr1And the third field effect transistor Tr3Is constant at all times. First field effect transistor Tr1Since both the gate and the source are connected to the first reference potential terminal 121, the gate-source voltage Vgs 1Is 0 [V]. Thus, from equation (20):
Vgs 3= 0 [V] (21)
And the third field effect transistor Tr3Is also 0 [V]. Also, substituting equation (21) into equation (18):
I1≒ β3Vto 2 ... (22)
Holds. Field effect transistor Tr2The gate-source voltage of Vgs 2And For the current path from the second reference
Vcc-Vss= R3I2+ Vgs 3+ R4I1+ Vgs 2+ R1I2... (23)
Further, when Equations (21) and (22) are substituted into Equation (23):
Vcc-Vss= R3I2+ R4β3Vto 2+ Vgs 2+ R1I2... (24)
It becomes. Second field effect transistor Tr2Drain current I2And the gate-source voltage Vgs 2Equation (16) is used. Also, the field effect transistor Tr2The constant determined by the gate width of2As:
I2≒ β2(Vgs 2-Vto)2・ ・ ・ (25)
Holds. Generally, the gate-source voltage of a field-effect transistor in the operating range can be regarded as substantially 0 [V]. Here, the field effect transistor Tr2Gate-source voltage Vgs 2Equation (24) is Taylor-expanded in the vicinity of 0 [V] and is approximated to first order by:
I2≒ β2(Vto 2-2VtoVgs 2) ・ ・ ・ (26)
It becomes. Equation (25) isgs 2And rewrite:
Vgs 2Vto/ 2-I2/ (2β2Vto) ・ ・ ・ (27)
It becomes. Substituting equation (27) into equation (24) gives I2To summarize:
I2= (Vcc-Vss-R4β3Vto 2-Vto/ 2) / [(R1+ R3) -1 / (2β2Vto)] ・ ・ ・ (28)
It becomes.
[0022]
Next, the operation of the constant
[0023]
(A) All the resistors (R1, R2, R3, R4) When the resistance increases at the same rate:
(A) Due to the variation in resistance due to environmental fluctuations, first, the third resistor R3Is increased. Third resistor R3Increase in the resistance of the third resistor R3The potential difference between both ends of the increases. Third resistor R3When the potential difference between both ends increases, the drain current I2Increase. Drain current I2Increases, the third resistor R3Connection point P1Potential drops. Connection point P1Decreases, the connection point P1Field-effect transistor Tr connected to3The gate potential of the transistor decreases. Third field effect transistor Tr3When the gate potential of the third field effect transistor Tr decreases,3The source potential also decreases.
[0024]
(B) Third field effect transistor Tr3When the potential of the source of the fourth resistor R decreases, the fourth resistor R4Connection point P via2Is further reduced. Connection point P2Of the second field-effect transistor Tr2The gate potential of the transistor decreases. Second field effect transistor Tr2Of the second field-effect transistor Tr2The gate-source voltage also decreases, and the current I2Decreases. Current I2Decreases, the third resistor R3The voltage between both ends decreases. As a result, the third resistor R3The increase and decrease of the potential difference between both ends of the pixel are offset.
[0025]
(C) On the other hand, the fourth field-effect transistor Tr4The current flowing through3And As shown in equation (16), the drain current of the field effect transistor is proportional to the gate width. Further, the fourth field effect transistor Tr4And the second field effect transistor Tr2Are the same. Therefore, the current I2And current I3The size of the second field-effect transistor Tr2Gate width W2And the fourth field effect transistor Tr4Gate width W of4Is proportional to the size of That is, the second field-effect transistor Tr2Drain current I2, The fourth field effect transistor Tr4Drain current I3, The fourth field effect transistor Tr4Gate width W4, The second field-effect transistor Tr2Gate width W of2about:
I3= (W4/ W2) × I2 ... (29)
Is established.
[0026]
Substituting equation (15) into equation (29):
I3= (R1/ R2) × I2・ ・ ・ (30)
Holds. Thereby, the second field effect transistor Tr2And the fourth field effect transistor Tr4Have substantially the same source potential. Second field effect transistor Tr2And the fourth field effect transistor Tr4Of the fourth field-effect transistor Tr4Drain current I3Is also constant. That is, a constant current always flows between the current output terminal 129 and the current input terminal 128. Also, the first resistor R1, The second resistor R2, The fourth resistor R4Of the current I flowing between the current output terminal 129 and the current input terminal 1283Is constant.
[0027]
(B) The field effect transistor (Tr1, Tr2, Tr3, Tr4) When the threshold voltage drops:
(A) Due to manufacturing variations, the second field-effect transistor Tr2Is lowered. From equation (28), the first resistor R1And the second field effect transistor Tr2And the third resistor R3And the current I flowing through2Increase. Current I2Increases, the third resistor R3Connection point P1Potential drops. Connection point P1Decreases, the connection point P1Field-effect transistor Tr connected to3The gate potential of the transistor decreases. Third field effect transistor Tr3When the gate potential of the third field effect transistor Tr decreases,3The source potential also decreases. Third field effect transistor Tr3When the potential of the source of the fourth resistor R decreases, the fourth resistor R4Connection point P via2Also decreases.
[0028]
(B) Connection point P2Of the second and fourth field-effect transistors Tr having their gates connected in common2, Tr4, The gate potential of each of them decreases. Second and fourth field effect transistors Tr2, Tr4When the gate potential of each of the transistors decreases, the current I-2And current I3Decrease. Current I2Decreases, the third resistor R3Connection point P1Increases.
[0029]
(C) Second field effect transistor Tr2When the amount of decrease in the gate-source voltage is equal to the amount of decrease in the threshold voltage, the connection point P1The increase and decrease of the potentials are canceled out and become equal to before the threshold voltage change. And the current I2Is also equal to that before the threshold voltage change. Here, the third resistor R3Of the first resistor R1Is twice or more the resistance of the fourth resistor R4Of the first resistor R1Is designed to be less than or equal to the resistance value. Therefore, the connection point P1Of the voltage fluctuation at the second field-effect transistor Tr2In the state where the fluctuation of the gate voltage can be sufficiently secured. Therefore, the second field effect transistor Tr2Drain current I2Stability is further increased.
[0030]
(D) From the equation (30), the second field effect transistor Tr2And the fourth field effect transistor Tr4Is substantially constant. With such feedback, the connection point P2Decreases by the above-mentioned threshold voltage variation, the fourth field-effect transistor Tr4Of the gate voltage also corresponds to the decrease in the threshold voltage due to manufacturing variations. As a result, the drain current I3Is the drain current I2Similarly, it is kept almost constant. Further, the second field effect transistor Tr2Of the drain current I2Also decreases when the current I3Becomes almost constant. Also, the first field effect transistor Tr1, The third field effect transistor Tr3, The fourth field effect transistor Tr4Of the current I flowing between the current output terminal 129 and the current output terminal 128 even when the threshold voltage of3Is kept constant.
[0031]
Next, the operation of the
[0032]
(A) The
[0033]
(B) In addition, the field effect transistor (Tr) in the constant
Vout= Vcc-R5× I3・ ・ ・ (31)
It becomes. Current I flowing between current output terminal 129 and current input terminal 1283Is always constant. Therefore, the output voltage V of the
[0034]
As described above, according to the first embodiment, it is possible to provide the constant
[0035]
(Second embodiment)
As shown in FIG. 2A, the
[0036]
Next, the operation of the
[0037]
(A) The input voltage V is applied to the input terminal 123.inIs applied. Input voltage VinIs applied, the field effect transistor Tr5Is determined. Then, the field effect transistor Tr5Is determined to be lower than the gate potential by the gate-source voltage. Field effect transistor Tr5Is the current I flowing through the current input terminal 128 of the constant current circuit 100.3And field effect transistor Tr5Is determined from the relationship of Expression (16). The constant
[0038]
(B) Fifth resistor R5At the constant current I3Is stable and therefore always constant, the fifth field-effect transistor Tr5When the source potential increases or decreases, the output voltage VoutAlso increases and decreases. As a result, the input voltage VinIs increased or decreased by a fixed amount, and the output voltage VoutA so-called level shift is performed.
[0039]
According to the second embodiment, it is possible to stably perform the level shift of the DC potential even with respect to the fluctuation of the threshold voltage of the field-effect transistor due to the manufacturing variation. In addition, it is similarly stable against resistance variations due to environmental fluctuations and the like.
[0040]
(Third embodiment)
As shown in FIG. 2B, in the constant voltage circuit 302 according to the third embodiment of the present invention, a source is connected to a current output terminal (not shown) of the constant
Next, the operation of the constant voltage circuit 302 according to the third embodiment of the present invention will be described with reference to FIG.
[0041]
(A) A high frequency AC voltage is applied to the
[0042]
(B) The voltage value V of the second reference
[0043]
According to the third embodiment, it is possible to provide the constant voltage circuit 302 that can stably output a constant voltage even during high-frequency operation. The constant voltage circuit 302 according to the third embodiment has particularly high stability against environmental changes and manufacturing variations.
[0044]
(Fourth embodiment)
As shown in FIG. 3A, the
[0045]
Next, the operation of the
[0046]
(A) Output voltage V from
[0047]
(B) The reference potential VRAnd @R7/ (R6+ R7)} × VoutIs amplified by the
Vout= VRA / $ 1 + R7/ (R6+ R7) × A} VR(R6+ R7) / R7・ ・ ・ (32)
Can be written. Reference voltage VRIs stable against environmental fluctuations and manufacturing variations. Therefore, the output of the
[0048]
According to the fourth embodiment, by using the output voltage of the
[0049]
(Fifth embodiment)
As shown in FIG. 3B, the D /
[0050]
Next, the operation of the D /
[0051]
(A) The output voltage of the
[0052]
(B) Feedback resistor RoThe size of R / 2, each switch S1~ SnThe digital signal at b1~ BnAnd That is, each current I1~ InIs 1 when it flows to the negative (-) input terminal of the
Vout= -IoRo= -VR(B1× 2-1+ B2× 2-2+ ... + bn× 2− n) ・ ・ ・ (33)
Can be written. As a result, an analog signal is output to the
[0053]
According to the fifth embodiment, a highly reliable and highly accurate D /
[0054]
(Sixth embodiment)
As shown in FIG. 4, the
[0055]
Fifth field effect transistor Tr5The drain current of I4, Sixth field effect transistor Tr6The drain current of I5And Fifth resistor R5Has a current I4, The sixth resistor R6Has a current I5Flows. First field effect transistor Tr shown in FIG.1, The second field-effect transistor Tr2, The third field effect transistor Tr3Are equal in gate width. As an example, a constant β (= β1= Β2= Β3) Is 4 × 10-2Degree. Also, the threshold voltage VtoIs assumed to be, for example, -0.5 (V) as the average value of the manufacturing variation, and is assumed to fluctuate up to ± 20% due to the manufacturing variation. It is assumed that the values of all the resistors fluctuate up to about ± 20% due to environmental fluctuations such as temperature. Under the above conditions, the current I1Is given by equation (22):
I1$ 10-2(A) ・ ・ ・ (34)
It becomes. Current I in FIG.2Since the drain-source voltage of the field-effect transistor may be set to approximately 0 (V) in the operating range,gs 2Substituting into equation (25) as = 0 (V):
I2$ 10-2(A) ... (35)
become. Current I in FIG.3Is obtained by substituting equation (35) into equation (30):
I3$ 10-2(A) ... (36)
It is. The current I in FIG.4And I5Is obtained by substituting equation (36) into equations (9) and (10):
I4$ 10-3(A) ・ ・ ・ (37)
I5$ 10-3(A) ... (38)
Value.
[0056]
Resistance τ1If the temperature coefficient is A, then the resistance variation due to temperature variation is equal for all resistors in the circuit:
dRx/ Dτ1= A (x = 1, 2, 3, 4, 5, 6) (39)
Can be written. From equations (9), (28), (30) and (31):
Vout 1= Vcc-ΑR5R2(Vcc-Vss-R4βVto 2-Vto/ 2) / R1[(R1+ R3) -1 / (2βVto)] ・ ・ ・ (40)
Can be written. For equation (40), both sides are dτ1And using equation (39):
d (Vout 1) / Dτ1= -ΑAI4-ΑA (R5/ R1) I2+ ΑA (R5R2/ R1 2) I2-ΑA (R5R2/ R1[(R1+ R3) -1 / (2βVto)]) ΒVto 2+ 2αA [R5/ {(R1+ R3) -1 / (2βVto)}] × [(Vcc-Vss-R4β2Vto 2-Vto/ 2) / {(R1+ R3) -1 / (2βVto)}] ・ ・ ・ (41)
It becomes. βVto 2Is 10 from the equations (22) and (34).− 2(A) degree, -1 / (2βVto) Is about 25 (Ω), for example, Vcc-VssIf ≦ 10 (V), (Vcc-Vss-R4βVto 2-Vto/ 2) / {(R1+ R3) -1 / (2βVto)} ≦ 1 (A). From the fifth term on the right side:
[R5/ {(R1+ R3) -1 / (2βVto)}] × [(Vcc-Vss-R4βVto 2-Vto/ 2) / {(R1+ R3) -1 / (2βVto)}] ≦ 10− 1(V) (42)
Can be said. Also, βVto 2Is 10 from the equations (22) and (34).− 2(A), about the fourth term on the right side:
(R5R2/ R1[(R1+ R3) -1 / (2βVto)]) ΒVto 2≦ 10− 2(V) ... (43)
It becomes. Thus, equation (41) is derived from equations (31), (36), (42) and (43):
d (Vout 1) / Dτ1≦ Aα × 10− 1(V) ... (44)
Since 0 ≦ α ≦ 1 according to the condition, the output voltage V of the first voltage output terminal 125 with respect to the temperature changeout 1Fluctuation is 10 times of resistance fluctuation− 1(V) degree or less and very stable. Output voltage V of second
[0057]
On the other hand, the threshold voltages V of all the field effect transistors in the
dVto/ Dτ2= B (B is constant) (45)
Is assumed to hold. Regarding equation (40), both sides are τ2And using equation (45):
d (Vout 1) / Dτ2= Bα (R5R2/ R1 2) × [R1/ {R1+ R3−1 / (2βVto)} × [2R4βVto-R4/ 2 @ R1+ R3−1 / (2βVto)}] + R1/ 2 @ R1+ R3−1 / (2βVto)} + R1(Vcc-Vss-Vto/ 2) / [2βVto 2{R1+ R3−1 / (2βVto)}2]] ・ ・ ・ (46)
It becomes. With respect to equation (46), from equations (22) and (34), βVtoIs -2 × 10− 2(Ω− 1) Degree, βVto 2Is 10− 2(A) degree, -1 / (2βVto) Is about 25 (Ω). As an example, R4= 50 (Ω), R1= 50 (Ω), R3= 425 (Ω), R1/ {R1+ R3−1 / (2βVto) ¥ 10− 1(V), R4βVto≒ -1, Vcc-Vss≦ 10 (V), (Vcc-Vss-Vto/ 2) / [2βVto 2{R1+ R3−1 / (2βVto) From} 2, R5R2/ R1 2So that R is about 1 or less5, R2Given an appropriate value for:
d (Vout 1) / Dτ2≦ Bα × 10− 1・ ・ ・ (47)
It can be seen that it operates in the range of. Since 0 ≦ α ≦ 1 according to the condition, the voltage V of the first voltage output terminal 125 is obtained from Expression (47).out 1Of the threshold voltage V in the field-effect transistor due to manufacturing variations.to10 of fluctuation-1Of the order of magnitude or less and very stable. Also, the output voltage V of the second
[0058]
Next, the operation of the
[0059]
(B) Resistor R due to environmental fluctuation3Of the second field-effect transistor Tr due to an increase in the resistance value of2Assuming that the threshold voltage of the1Potential drops. First field effect transistor Tr1The gate and source potentials of the third field-effect transistor Tr remain unchanged since they are grounded.3Drain current I2Increases, the connection point P1Potential drops. Connection point P1Is lowered, the connection point P2Also decreases.
[0060]
(B) Connection point P2Of the second field-effect transistor Tr2The gate potential of the current I2Decrease. At the same time, the current I3Is also reduced. Current I3Decreases, the connection point P is set by the third resistor.1Potential increases. As a result, the current I3Is kept constant.
[0061]
(C) Current I3Is maintained at a constant value, the current I is calculated from the equations (9) and (10).4And current I5Also have stable values against environmental fluctuations and manufacturing variations. Current I4And current I5Is stable, the output voltage V is calculated from the equations (11) and (12).out1, Vout2Is also stable.
[0062]
(D) As a result, as shown in FIG. 5A, in the differential amplifier circuit according to the sixth embodiment, the threshold voltage of the field-effect transistor ranges from -0.6V to -0.4V. Even if it changes, the output voltage is kept almost constant. Further, as shown in FIG. 5B, in the
[0063]
As described above, according to the sixth embodiment, it is possible to stably output a differential voltage even when a threshold voltage of a field-effect transistor due to a manufacturing variation and a resistance variation due to an environmental change occur. Can be. A fifth resistor R outside the constant
[0064]
As shown in FIG. 6A, a differential amplifier circuit 304 according to a first modification of the sixth embodiment further includes a
[0065]
As shown in FIG. 6B, the differential amplifier circuit 305 according to the second modification of the sixth embodiment includes fifth and sixth resistors R5, R6To the fifth and sixth field-effect transistors Tr, respectively.5, Tr6And eighth field effect transistors Tr each having a source connected to the drain of the transistor7, Tr8, Seventh and eighth field effect transistors Tr7,
[0066]
(Other embodiments)
As described above, the present invention has been described with reference to the first to sixth embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples, and operation techniques will be apparent to those skilled in the art.
[0067]
In the first to sixth embodiments, an n-channel junction field effect transistor (JFET) is used as a field effect transistor. However, various field effect transistors such as a MOS field effect transistor (MOSFET), a MESFET, and a high electron mobility transistor (HEMT) can be used. Further, if it can be driven by a very small base current, it can be applied to a bipolar transistor. Further, the present invention is not limited to the n-channel, and it is possible to use a p-channel field-effect transistor with all the polarities reversed. In addition, the description has been given assuming that the constant
[0068]
In the third modification, the first modification of the sixth embodiment, and the second modification of the sixth embodiment, the
[0069]
The
[0070]
Thus, it should be understood that the present invention includes various embodiments and the like not described herein. Therefore, the present invention is limited only by the matters specifying the invention described in the claims appropriate from this disclosure.
[0071]
【The invention's effect】
According to the present invention, it is possible to provide a constant current circuit that suppresses fluctuations in output current due to environmental fluctuations such as temperature and manufacturing fluctuations.
[0072]
According to the present invention, it is possible to provide a constant voltage circuit and a differential amplifier circuit that suppress fluctuations in output voltage due to environmental fluctuations such as temperature and manufacturing fluctuations.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a constant voltage circuit using a constant current circuit according to a first embodiment of the present invention.
FIG. 2 (a) is a circuit diagram of a level shift circuit according to a second embodiment of the present invention, and FIG. 2 (b) is a constant voltage according to the third embodiment of the present invention. It is a circuit diagram of a circuit.
FIG. 3 (a) is a circuit diagram of a regulator according to a fourth embodiment of the present invention, and FIG. 3 (b) is a D / A converter according to a fifth embodiment of the present invention. It is a circuit diagram of a circuit.
FIG. 4 is a circuit diagram of a differential amplifier circuit according to a sixth embodiment of the present invention.
FIG. 5A is a diagram comparing threshold voltage-differential voltage output characteristics of a differential amplifier circuit according to a sixth embodiment of the present invention and a conventional differential amplifier circuit. FIG. 5B is a diagram comparing temperature-differential voltage output characteristics of the differential amplifier circuit according to the sixth embodiment of the present invention and a conventional differential amplifier circuit.
FIG. 6 (a) is a circuit diagram of a differential amplifier circuit according to a first modification of the sixth embodiment of the present invention, and FIG. 6 (b) is a circuit diagram of a sixth embodiment of the present invention. FIG. 11 is a circuit diagram of a differential amplifier circuit according to a second modification of the embodiment.
FIG. 7 is a circuit diagram of a conventional differential amplifier circuit.
[Explanation of symbols]
100, 200 ° constant current circuit
101 voltage source circuit
102 operational amplifier
103 passing element
120 ° second reference potential terminal
121 first reference potential terminal
122 voltage output terminal
133, 134 ° output terminal
123, 131 input terminals
124, 132 differential input terminal
125 first voltage output terminal
126 second voltage output terminal
128 current input terminal
129 Current output terminal
170 ° weight resistance
180 ° switch circuit
300 constant voltage circuit
301 level shift circuit
302 constant voltage circuit
303, 304, 305, 500 ° differential amplifier circuit
306 regulator
307 D / A conversion circuit
Tr1(First) field effect transistor
Tr2(Second) field effect transistor
Tr3(Third) field effect transistor
Tr4(Fourth) field effect transistor
Tr5(Fifth) field effect transistor
Tr6(Sixth) field effect transistor
Tr7(Seventh) field effect transistor
R1(First) resistor
R2(Second) resistor
R3(Third) resistor
R4(Fourth) resistor
R5(Fifth) resistor
R6(Sixth) resistor
R7(Seventh) resistor
Rk1, Rk2 Resistor
Claims (6)
前記第1の基準電位端子にそれぞれの一端を接続し、互いに並列に接続された第1及び第2の抵抗器と、
該第1及び第2の抵抗器にそれぞれソースを接続し、それぞれのゲートを前記第1の電界効果トランジスタのドレインに接続した第2及び第4の電界効果トランジスタと、
第2の基準電位端子に一端を接続した第3の抵抗器と、
前記第2の基準電位端子にドレインを接続し、前記第3の抵抗器と前記第2の電界効果トランジスタのドレインとの接続点にゲートを接続した第3の電界効果トランジスタと、
該第3の電界効果トランジスタのソースと前記第1の電界効果トランジスタのドレインとの間に接続された第4の抵抗器
とを備え、前記第1の抵抗器に対する前記第2の抵抗器の抵抗値比と前記第4の電界効果トランジスタに対する前記第2の電界効果トランジスタのゲート幅比とが略一致することを特徴とする定電流回路。A first field-effect transistor having a source and a gate connected to a first reference potential terminal;
First and second resistors having one ends connected to the first reference potential terminal and connected in parallel with each other;
Second and fourth field-effect transistors, each having a source connected to the first and second resistors and a gate connected to the drain of the first field-effect transistor;
A third resistor having one end connected to the second reference potential terminal;
A third field-effect transistor having a drain connected to the second reference potential terminal, and a gate connected to a connection point between the third resistor and the drain of the second field-effect transistor;
A fourth resistor connected between a source of the third field-effect transistor and a drain of the first field-effect transistor, wherein a resistance of the second resistor with respect to the first resistor is provided. A constant current circuit, wherein a value ratio and a gate width ratio of the second field-effect transistor to the fourth field-effect transistor substantially match.
前記第1の基準電位端子にそれぞれの一端を接続し、互いに並列に接続された第1及び第2の抵抗器と、
該第1及び第2の抵抗器にそれぞれソースを接続し、それぞれのゲートを前記第1の電界効果トランジスタのドレインに接続した第2及び第4の電界効果トランジスタと、
第2の基準電位端子に一端を接続した第3の抵抗器と、
前記第2の基準電位端子にドレインを接続し、前記第3の抵抗器と前記第2の電界効果トランジスタのドレインとの接続点にゲートを接続した第3の電界効果トランジスタと、
該第3の電界効果トランジスタのソースと前記第1の電界効果トランジスタのドレインとの間に接続された第4の抵抗器と、
前記第4の電界効果トランジスタのドレインと前記第2の基準電位端子との間に接続された第5の抵抗器と、
該第5の抵抗器と前記第4の電界効果トランジスタのドレインとの接続点に接続された電圧出力端子
とを備え、前記第1の抵抗器に対する前記第2の抵抗器の抵抗値比と前記第4の電界効果トランジスタに対する前記第2の電界効果トランジスタのゲート幅比とが略一致することを特徴とする定電圧回路。A first field-effect transistor having a source and a gate connected to a first reference potential terminal;
First and second resistors having one ends connected to the first reference potential terminal and connected in parallel with each other;
Second and fourth field-effect transistors, each having a source connected to the first and second resistors and a gate connected to the drain of the first field-effect transistor;
A third resistor having one end connected to the second reference potential terminal;
A third field-effect transistor having a drain connected to the second reference potential terminal, and a gate connected to a connection point between the third resistor and the drain of the second field-effect transistor;
A fourth resistor connected between the source of the third field effect transistor and the drain of the first field effect transistor;
A fifth resistor connected between the drain of the fourth field effect transistor and the second reference potential terminal;
A voltage output terminal connected to a connection point between the fifth resistor and the drain of the fourth field-effect transistor, wherein a resistance value ratio of the second resistor to the first resistor and A constant voltage circuit, wherein a gate width ratio of the second field-effect transistor to a fourth field-effect transistor is substantially the same.
前記第2の基準電位端子にそれぞれの一端を接続し、互いに並列に接続された第5及び第6の抵抗器と、
該第5及び第6の抵抗器にそれぞれドレインを接続し、前記第4の電界効果トランジスタのドレインにそれぞれソースを接続した第5及び第6の電界効果トランジスタ
とを備えることを特徴とする差動増幅回路。A first field-effect transistor having a source and a gate connected to a first reference potential terminal, and first and second resistors connected at one end to the first reference potential terminal and connected in parallel with each other, And second and fourth field-effect transistors each having a source connected to the first and second resistors and a gate connected to the drain of the first field-effect transistor; A third resistor having one end connected to a potential terminal; a drain connected to the second reference potential terminal; and a gate connected to a connection point between the third resistor and the drain of the second field effect transistor. A constant current circuit having a third field effect transistor connected thereto, and a fourth resistor connected between a source of the third field effect transistor and a drain of the first field effect transistor;
Fifth and sixth resistors having one end connected to the second reference potential terminal and connected in parallel with each other;
A fifth field-effect transistor having a drain connected to each of the fifth and sixth resistors, and a fifth and sixth field-effect transistor having a source connected to the drain of the fourth field-effect transistor, respectively. Amplifier circuit.
該第7及び第8の電界効果トランジスタのそれぞれのゲートに接続された電圧源回路
とを更に備えることを特徴とする請求項5記載の差動増幅回路。Seventh and eighth field-effect transistors having drains connected to the fifth and sixth resistors, respectively, and sources connected to the drains of the fifth and sixth field-effect transistors, respectively;
6. The differential amplifier circuit according to claim 5, further comprising a voltage source circuit connected to each gate of said seventh and eighth field effect transistors.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002157998A JP3655892B2 (en) | 2002-05-30 | 2002-05-30 | Constant current circuit, constant voltage circuit and differential amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002157998A JP3655892B2 (en) | 2002-05-30 | 2002-05-30 | Constant current circuit, constant voltage circuit and differential amplifier circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004005048A true JP2004005048A (en) | 2004-01-08 |
JP3655892B2 JP3655892B2 (en) | 2005-06-02 |
Family
ID=30428560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002157998A Expired - Fee Related JP3655892B2 (en) | 2002-05-30 | 2002-05-30 | Constant current circuit, constant voltage circuit and differential amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3655892B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7633279B2 (en) | 2005-03-04 | 2009-12-15 | Elpida Memory, Inc. | Power supply circuit |
US8604870B2 (en) | 2011-02-04 | 2013-12-10 | Kabushiki Kaisha Toshiba | Constant-voltage circuit and semiconductor device thereof |
-
2002
- 2002-05-30 JP JP2002157998A patent/JP3655892B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7633279B2 (en) | 2005-03-04 | 2009-12-15 | Elpida Memory, Inc. | Power supply circuit |
US8604870B2 (en) | 2011-02-04 | 2013-12-10 | Kabushiki Kaisha Toshiba | Constant-voltage circuit and semiconductor device thereof |
Also Published As
Publication number | Publication date |
---|---|
JP3655892B2 (en) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7986188B2 (en) | Non-inverting amplifier circuit, semiconductor integrated circuit, and phase compensation method of non-inverting amplifier circuit | |
US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
US6433637B1 (en) | Single cell rail-to-rail input/output operational amplifier | |
WO2001069681A9 (en) | Cascode circuits in duel threshold voltage, bicmos and dtmos technologies | |
JPH07106875A (en) | Semiconductor integrated circuit | |
US7633346B2 (en) | Transconductance compensating bias circuit and amplifier | |
US10855239B2 (en) | Amplifier class AB output stage | |
US7623839B2 (en) | Semiconductor integrated circuit | |
JP2005018783A (en) | Current source for generating constant reference current | |
CN111800101A (en) | Conversion boost circuit for operational amplifier | |
US20190260334A1 (en) | Operational amplifier circuit capable of improving linearity relation between loading current and input voltage difference | |
US11742812B2 (en) | Output pole-compensated operational amplifier | |
JP3655892B2 (en) | Constant current circuit, constant voltage circuit and differential amplifier circuit | |
JPH0934572A (en) | Power circuit | |
JPH04582Y2 (en) | ||
WO2020188919A1 (en) | Amplifier circuit | |
TWI548189B (en) | Method for scaling a drive signal and circuit therefor | |
US6268771B1 (en) | Amplifying device | |
JP3438878B2 (en) | Constant current circuit | |
JP2705169B2 (en) | Constant current supply circuit | |
JP2000031756A (en) | Current mirror circuit and charge pump circuit | |
JPS60182207A (en) | Differential amplifier circuit | |
US20240162224A1 (en) | Current sensing in power semiconductor devices | |
JP2647208B2 (en) | Class A push-pull output circuit | |
US7102443B2 (en) | Temperature-stabilized amplifier circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100311 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110311 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |