JP2003512526A

JP2003512526A - 複数の電極のスパッタリングシステムにおいて基板にバイアスをかける方法および装置

Info

Publication number: JP2003512526A
Application number: JP2001532257A
Authority: JP
Inventors: リチャードエイ．スコール，; アブラハムベルカインド，
Original assignee: Advanced Energy Industries Inc
Current assignee: Advanced Energy Industries Inc
Priority date: 1999-10-15
Filing date: 2000-10-13
Publication date: 2003-04-02
Also published as: KR20020040875A; WO2001029278A1; EP1235947A4; EP1235947A1

Abstract

(57)【要約】二重カソード（９、１０）または二重アノードのスパッタリングアプローチを用いた場合に、基板（３）上の材料を絶縁または導電するスパッタリング堆積の間に、上記基板（３）にイオン衝撃を生じさせるための方法および装置を開示する。中央がタップ付けされた変圧器（１７）を含む新しい電気回路によって、さらなる電源がなくとも、制御可能な電位が、プラズマ電位に対して上記基板（３）に印加されることが可能になる。さらに開示されるのは、ＤＣまたは高い周波数のＡＣのいずれかによって、バイアス電源（１９または２０）の使用を可能にするアプローチであり、これにより、イオンおよび電子の衝撃を交番させることによって、表面を連続的に放電することが可能になる。

Description

【発明の詳細な説明】

【０００１】Ｉ．（技術分野）本発明は概して、基板上に膜を形成かつ堆積する反応プラズマスパッタリング
堆積技術に関し、具体的には、二重カソードシステムまたは二重アノードシステ
ムを用いて、基板上に材料をスパッタリング堆積するシステムおよび方法に関す
る。ＩＩ．（背景）スパッタリング堆積は、通常金属である「ターゲット」がほとんどの空気を排
気したチャンバ内の「プラズマ」（同数のイオンおよび電子の一群）の近傍に配
置されるプロセスである。プラズマを生成するには、周知の従来の手段が用いら
れる。ＤＣ電源の負のリードをターゲットに接続することによって、ターゲット
またはカソード上で「アノード」と呼ばれる別々の電極に対して、負の電力が生
成される。ターゲット上の負の電圧は、ターゲットに向かって加速されるプラズ
マからイオンを引き付ける。イオンがターゲットに到着すると、ターゲットとの
イオンの衝突によって、ターゲット中の原子が物理的に玉突される。これらのタ
ーゲット中の原子は、ターゲットから近傍に配置された基板に移動し、これによ
り、基板がこれらの原子によってコーティングされる。飛び出したターゲット中
の原子は、システム内のすべての他の表面もコーティングする。大部分に関して
は、ターゲット中の原子は中性子であり、ターゲット中の原子のパスを方向付け
る実際的な方法はない。イオンがプラズマから引き出されると即、プラズマ内に
存在する電子が過度になる。これらの過度の電子は、ターゲット電圧を生成する
ために用いられるＤＣ電源の正のリードに引き付けられる。これらの過度の電子
は、正のリート゛が、アノードと呼ばれる別々の電極、またはチャンバ壁に接続
されるターゲット電圧を生成するために用いられるＤＣ電源の正のリードに引き
付けられる。アノードおよびチャンバ壁のどちらもが、電子を収集する際に、プ
ラズマ電流フローを提供し、これにより、プラズマ電流を提供する要素として考
えられ得る。

【０００２】上述したように、これは、金属の薄膜を堆積するための非常に一般的なプロセ
スである。これは、半導体を処理する際、ならびにコンパクトディスクおよびＣ
Ｄ−ＲＯＭ上への反射層、コンピュータ記憶装置用のハードディスク上への活性
層、ならびに他の多くの機能および装飾を用途とした金属層を生成する際に広く
用いられる。

【０００３】上述のプロセスは、ＤＣスパッタリングと呼ばれ、ターゲット（またはカソー
ド）が導電性である必要がある。なぜならば、ターゲットに到着したイオンは、
ターゲットから一つ以上の電子を受け取って、再度中性気体原子となり、ターゲ
ット表面の充電（これにより、遅延電位が生じ、プロセスが非常に急速に中止さ
れる）を防ぐ必要があるからである。絶縁体は、この目的で利用可能な自由電子
を有さず、これにより、絶縁のターゲット材料を用いることが不可能である。一
方、反応を介して、反応性バックグラウンドガス（ｂａｃｋｇｒｏｕｎｄｇａ
ｓ）を用いて絶縁体を化学的に形成することによって、金属のターゲットから絶
縁材料の層を堆積することが可能である。これは、反応性スパッタリングと呼ば
れる。例えば、バックグラウンドガスで満たされたチャンバ内に、適切な量の酸
素気体がある場合、アルミニウムのターゲットおよびシリコンのターゲットのそ
れぞれから、Ａｌ₂Ｏ₃およびＳｉＯ₂を生成することが可能である。

【０００４】このような絶縁膜の堆積に関するプロセスが、商業的にますます注目されるよ
うになった。少なくとも一部には、耐消耗性のコーティングの堆積；マイクロ回
路（薄膜ヘッドなどのデバイスを含む）またはコンデンサなどの電子デバイス用
の絶縁膜；高性能の建築ガラスのコーティング；建築の合わせガラス用のポリエ
ステル膜、または食物をパッケージング化するための酸素バリアへのコーティン
グ；高効率ランプまたは誘導炉熱シールド用の熱反射コーティング；ＬＣＤディ
スプレイにおいて用いられるＩＴＯガラスを含む、パネルディスプレイ用のバリ
アおよび機能層の堆積；および無数の他の同様の機能用途に、このようなプロセ
スを適用するために、このプロセスが注目されるようになった。これに付け加え
、種々のプラスチック、天然繊維、人工繊維および金属基板上に装飾的効果をも
たらすために、多くの反応性ＰＶＤプロセスが用いられる。

【０００５】しかし、反応生成物が電気絶縁体である場合、これらおよび他の場合において
ある問題が生じる。上述したように、絶縁膜がチャンバ内のあらゆる表面をコー
ティングする（これは時間が経つにつれ最終的にはそうなる）ため、最終的には
アノードをコーティングする。これが生じた場合には、電子の導電パスがコーテ
ィングで覆われ、プロセスを維持することが不可能になる。これは、「消えるア
ノード」問題と呼ばれる。過去においては、この効果が深刻な問題を引き起こし
始めるまで、反応プロセスが実行されていた。問題が生じると、システムが開始
し、アノードから障害となっている絶縁層を機械的に剥離し、新しい金属表面が
生成される。したがって、この維持なしに動作を続行することが不可能であった
。

【０００６】絶縁体でアノードをコーティングする事に関した別の弱点は、電子がアノード
に集まろうとする際、この絶縁体が概して充電されることである。この充電によ
って、アノード上の絶縁膜内に電界が生じる。この電界は、膜材料の誘電強度を
超える場合がある。これが生じた場合、アークが形成され得、このアーク内のエ
ネルギーによって、膜の一部がアノードから排出され、基板上で成長する膜内に
含まれ得るようになる粒子が生成され、これによって、最終生成物内で許容され
得ない欠陥が生じる。

【０００７】「Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ａ」ｖｏｌ．６、Ｎｏ．３（１９８
８年５月／６月）に出版されたＥｓｔｅらの「ＡＱｕａｓｉ−ｄｉｒｅｃｔ−
ｃｕｒｒｅｎｔＳｐｕｔｔｅｒｉｎｇＴｅｃｈｎｉｑｕｅｆｏｒｔｈｅ
ＤｅｐｏｓｉｔｉｏｎｏｆＤｉｅｌｅｃｔｒｉｃｓａｔＥｎｈａｎｃ
ｅｄＲａｔｅｓ」という名称の論文は、誘電膜または絶縁膜を堆積する際に、
二つのターゲットを交互に用いるスパッタリングプロセスに対するアプローチを
提案した。電源（この場合には、交互の電位の出力を有する）は、二つのターゲ
ットに接続されて、これにより、相互に対して交互に正および負に駆動される。
これにより、各々が、他方に対するアノードとして機能する。反転がしばしば十
分に生じた場合、絶縁体の非常に薄い層のみが、アノードとして機能するターゲ
ット上に形成され、このターゲットが負になる場合に、この非常に薄い層がスパ
ッタリングされ得る。これが可能であるのは、絶縁体がスパッタリングプロセス
を即中止しないためであるが、充電効果に起因したこの充電の存在によってプロ
セスが遅くなり、結果的には中止される。層が非常に薄い場合には、プロセスが
中止する前に薄膜がスパッタリングされ得る。通常の反転の時間は、数十マイク
ロ秒であり、薄膜が形成する時間はほとんどない。冶金コーティングおよび薄膜
に関する１９９３年の国際会議の紀要に出版されたＳｃｈｉｌｌｅｒらの「Ｐｕ
ｌｓｅｄＭａｇｎｅｔｒｏｎＳｐｕｔｔｅｒＴｅｃｈｎｏｌｏｇｙ」とい
う名称の論文、Ｓｕｒｆ．Ｃｏａｔ．Ｔｅｃｈ．Ｖｏｌ．６１、（１９９３年）
３３１ページも参照されたい。この論文は、ターゲットのそれぞれが、電源の出
力の一サイクルで、一度はカソードとして、一度はアノードとして機能する点で
、Ｅｓｔｅらのアプローチに類似した二重マグネトロンターゲットによるアプロ
ーチをカバーする。この方法は概して、「二重カソードスパッタリング」として
呼ばれる。

【０００８】大部分において、これは、「消えるアノード」問題への成功したアプローチで
あることが証明されている。しかし、「二つ」のターゲットが必要であり、これ
により、システムの費用が増え、保守も複雑になるという弱点を有する。さらに
、しばしば第二のターゲットに対する場所がないため、この二重ターゲットプロ
セスを既存のスパッタリングシステム内に後付けすることが困難である。さらに
、ターゲット上の磁界に起因して、このようなシステム内に生じる大きなアノー
ドの電位によって、堆積速度が落ち、より高温で基板が加熱されるようになる。

【０００９】この問題に対する別のアプローチは、１９９９年４月２７日に発行された「Ｃ
ｏｎｔｉｎｕｏｕｓＤｅｐｏｓｉｔｉｏｎｏｆＩｎｓｕｌａｔｉｎｇＭ
ａｔｅｒｉａｌｕｓｉｎｇＭｕｌｔｉｐｌｅＡｎｏｄｅｓＡｌｔｅｒｎ
ａｔｅｄｂｅｔｗｅｅｎＰｏｓｉｔｉｖｅａｎｄＮｅｇａｔｉｖｅＶ
ｏｌｔａｇｅｓ」という名称の米国特許第５，８９７，７５３号に記載され、同
文献を参考として本明細書中に援用する。このアプローチにおいて、二つ以上の
アノードが提供され、正と負とが交互に駆動される。これにより、それぞれをス
パッタリングし、これゆえに、各サイクルに一度クリーニングすることが可能に
なる。二つのアノードが提供された場合、この方法は、「二重アノードスパッタ
リング」と呼ばれ得、二重カソードスパッタリングの問題のいくつかを打開する
。

【００１０】ここで、高密度の高品質膜を得るために、成長する膜がイオンによって衝撃さ
れることが重要であり得る。このイオン衝撃によって、膜の表面エネルギーが増
加することによって、膜の密度および質が増加し得る。これにより、到着した原
子が、原子の成長する格子内の最低のエネルギー点をより容易に見つけるように
なる。一つのターゲットおよび一つのアノードを有する従来のスパッタリングに
おいて、基板をアノードに対して、したがって、プラズマに対して負の電位で保
持する（従来のターゲットが一つの構成において、プラズマは通常、アノードよ
りわずかに正である）ことによって、このイオン衝撃を提供することが可能であ
る。この負の基板の電位は、プラズマからイオンを引き付け得、これにより、所
望の衝撃が提供される。成長膜が導電性である場合、基板とアノードとの間にＤ
Ｃ電源を接続することによって、この基板バイアスを容易に提供することが可能
である。膜が絶縁性の場合、電子がイオンより軽く、より可動的であるため、各
サイクルのピーク時において、好適な電子の誘引を介して、負の表面電位を生成
するために、同じ方法で高い周波数電源を接続することが可能である。いずれの
場合にしても、この要素の電位が通常、プラズマに対する電位の近位にあるため
、アノードへの接続が効果的である。

【００１１】二重カソードアプローチおよび二重アノードアプローチの両方は、基板のイオ
ン衝撃を高めることを所望するユーザに対し、問題を提示する。なぜならば、両
方のアプローチにおいて、電力供給システムがチャンバに対して浮遊し、プラズ
マに対する電位の近位にあるままの電極が一つもない。

【００１２】この結果、プラズマに対する一貫して制御可能な負の電位を基板に提供する方
法が必要であり、これにより、基板のイオン衝撃を制御可能にする手段を提供す
る。ＩＩＩ．発明の開示したがって、本発明の一目的は、二重アノードスパッタリングシステムまたは
二重カソードスパッタリングシステム内の基板をバイアスする手段を提供するこ
とである。

【００１３】本発明のさらなる目的は、別々の基板にバイアスをかける電源を必要とせず、
二重アノードスパッタリングシステムまたは二重カソードスパッタリングシステ
ム内にある基板にバイアスをかけることである。

【００１４】本発明の別の目的は、基板上の成長膜の導電性の有無に関わらず、簡単で、信
頼のおける様式で、二重アノードまたは二重カソードのスパッタリングシステム
内にある基板にバイアスをかけることである。

【００１５】したがって、本発明は、イオンで堆積された膜を同時に衝撃しながら、基板上
に電気絶縁材料または導電材料をスパッタリング堆積するシステムに関する。本
発明は、補助バイアス電源を用いて、または補助バイアス電源を用いずに、カソ
ード（単数または複数）に電力供給するために用いられるように、同じ電源を用
いてこれを可能にする基板または基板ホルダに対する新しい接続を開示する。

【００１６】一実施形態において、二重カソードの構造を使用する場合、変圧器は、入切さ
れる負の電圧を生成し、基板にバイアスをかけるために用いられ得る２次コイル
内に、中央タップを供する。

【００１７】別の実施形態において、二重アノードの構造を使用する場合、ドロッピング抵
抗器を介したカソードへの新しい接続を用いて、プラズマに対して必要な負の電
位を提供することが可能である。

【００１８】これらの実施形態のいずれかにおいて、基板がプラズマに対して負に保持され
ることが望ましい場合があり、これにより、コーティングのサイクルの少なくと
も一部の間、好適にはサイクル時間の大きな割合の間、イオンで衝撃することが
可能である。そのまま、または、補助電源を追加することによって、これを行う
ことが可能であり、この補助電源は、直流電力または交番電力を生成し得る。Ｖ．発明を実行するモード（単数または複数）容易に理解され得るように、本発明の基本概念を種々の方法で具現し得る。こ
れを達成するためには、プロセスまたは方法、およびデバイスに関する。さらに
、いくつかの特定の回路部が開示される一方、これらは、特定の方法を達成する
のみならず、種々の方法で変化され得ることが理解されるべきである。重要なこ
とは、上述したすべてに関して、これらの局面のすべてが本開示によって含まれ
ることが理解されるべきである。

【００１９】図１は、従来のターゲットが一つのシステムを示す。この場合、製造され得る
ディスクリートアノード５または別の接続６が存在し得、これにより、スパッタ
リング電源７の正のリードが、アノード５ではなくチャンバ１に接続される。こ
の場合、アノード５は、無しですますことも可能である。別の接続６を、図１の
点線で示す。イオンはプラズマ２からターゲット４に引き付けられて、ターゲッ
ト４に当たった際に、周知の原理によって、スパッタリングされた原子がターゲ
ット４から出てくる。これらのスパッタリングされた原子は、ターゲットと、基
板３との間の空間を横断し、この基板上に堆積し、この基板上にターゲット材料
の薄膜が生成される。バイアスをかけることが望ましい場合、電源７の正のリー
ド（したがって、接続に応じて、アノード５またはチャンバ１）と基板３との間
にバイアス電源８を接続することによって、達成することが可能である。基板３
とプラズマ２との間に負の電位が生成するために、バイアス電源８は接続されて
、基板を衝撃するためにプラズマ２からイオンを引き付ける。基板および膜が導
電性である場合、直流電源を利用することが可能である。この場合、電源７の正
のリードおよび基板３に対する負のリードに、バイアス電源８の正のリードが接
続され得る。基板または成長膜が導電性である場合、各サイクルのピーク時にお
いて、電子を基板３の表面に引き付けるために、交流電源が用いられ得る。これ
により、負であり、したがって、従来技術において公知の方法で別のサイクルの
大部分の間、イオンを引き付ける「セルフバイアス（ｓｅｌｆｂｉａｓ）」の
電位が生じる。この場合、基板または成長膜の厚さによって、バイアス電源８の
周波数の変化を判定することが可能である。すなわち、基板が導電性で、絶縁の
薄膜である場合、比較的低い周波数を利用することが可能である。周波数を利用
しない場合には、セルフバイアスの電位を維持するために、無線周波数が必要で
ある場合がある。

【００２０】上述したように、ターゲット上に化学化合物を生成するために、反応気体がチ
ャンバ１内に導入され、反応生成物が電気絶縁体である場合、絶縁膜がチャンバ
１内のあらゆる表面をコーティングする可能性が高く、最終的には、アノード（
または接続が別の場合には、チャンバ壁）をコーティングする。これが生じた場
合、プラズマ２からストリーミングされる電子の導電パスが覆うようにコーティ
ングされ得、プロセスを維持することが不可能になる。これは、「消えるアノー
ド」問題と呼ばれるものである。この問題によって、図２に示されるシステムの
発明が着想されたようである。図２において、二つのターゲット９および１０は
、図１の一つのターゲット４によって通常占められる空間内に配置されて、別々
のアノードは提供されない。変圧器１１を遮断することによって、二つのターゲ
ット９と１０との間に、別の電力１２のソースが印加され得る。このようにして
、ターゲット間の電圧が、ターゲット９がターゲット１０に対して正であるよう
な場合、ターゲット９はターゲット１０に対してアノードとして機能し得る。同
様に、ターゲット間の電圧が、ターゲット１０がターゲット９に対して正である
ような場合、ターゲット１０はターゲット９に対してアノードとして機能し得る
。電源１２が別の電源であり得るため、電流の半サイクルごとに、この状況は反
転され得る。この反転がしばしば十分に生じる場合、ターゲット９がアノードと
して機能する場合、絶縁体の非常に薄い膜のみが、ターゲット９上に形成されて
、ターゲット９が負となる場合に、この非常に薄い膜がスパッタリングされ得る
。同じことは、ターゲット１０にも当てはまり得る。通常、図２に示すようなシ
ステム内において、電源１２の周波数は、１２．５μｓごとに反転することに対
応して、約４０ｋＨｚである。

【００２１】上述したように、これは、成功したアプローチであることが証明されているが
、二つのターゲット９および１０が必要であるという弱点を有し、これにより、
システムの費用が増え、保守が複雑になる。二重カソードアプローチによるこの
問題および他の問題によって、‘７５３の特許に記載された発明が着想された。
ここで、このようなシステムの新しい改良品（このような改良品）を図３に示す
。図３に示されるＤＣ電源はないが、ターゲットのプラズマの性質が半サイクル
ごとに負に起動されて、これにより、スパッタリングされることに留意されたい
。したがって、タップ付けされた変圧器を新しく用い、プラズマの機能させるこ
とによって、アノードを駆動するＡＣ電源から、ＤＣ電源からとの均等物が生成
される。これは、米国出願第０８／８６４，７６６号であり、今では特許となっ
た米国特許第５，８９７，７５３号および継続出願第０９／２８５，３５３号に
記載のシステムに比べて相当の改良品であり、同文献のそれぞれを参考として本
明細書中に援用する。所望の結果を達成するための、この驚くべき方法は、この
ようなシステムに対して、相当に経済的で実用的な保守の利点を提示する。チャ
ンバ１内には、基板３、ターゲット４ならびに少なくとも二つのアノード１３お
よび１４が配置される。電源１６は、アノード１３は正に駆動され、アノード１
４は負に駆動されるように、およびこれらの両方が逆に駆動されるように、変圧
器１５（厳密の意味での変圧を行うか、または単に遮断するだけの１：１の「変
圧器」であり得る）によって遮断された別の電圧を二つのアノードに提供する。
変圧器１５の２次コイルは、「タップ」を有する。これは、第二の巻線の両端部
から離れた点に接続されることを意味する。このタップは、通常、電圧を等しく
分割することに影響を与えるように、変圧器の電気の中心にあり得る。ターゲッ
ト４は、二つのアノード１３および１４の一方から他方に到着する電子の動作に
よって、プラズマ２に対して負に保持される。このサイクルが電子を正の方向に
駆動する場合に、これらの電子はアノード１３に到着し、アノード１３の電位が
プラズマ２の電位の近位にあり続けるようにされ、この結果、アノード１４およ
びターゲット４の電位がプラズマに対して負に駆動されるようにもされる。この
負の電位に起因して、ターゲット４およびアノード１４にイオンが到着すること
によって、スパッタリングが生じ、ターゲット４から材料が堆積し、アノード１
４のクリーニングが同時に生じる。電源１６のサイクルのもう半分のサイクルに
おいて、電子がアノード１４に到着し、アノード１４の電位がプラズマ２の電位
の近位にあり続けるようにされ、この結果、アノード１３およびターゲット４の
電位がプラズマに対して負に駆動されるようにもされる。この負の電位に起因し
て、ターゲット４およびアノード１３にイオンが到着することによって、スパッ
タリングが生じ、ターゲット４から材料が堆積し、アノード１３のクリーニング
が同時に生じる。

【００２２】したがって、ＡＣ電源１６の瞬間の極性に応じて、アノード要素１３および１
４のそれぞれが、本当のアノード（電子コレクタ）およびスパッタリングされた
カソード（イオンコレクタ）として交互に機能し、ターゲット４が半サイクルご
とにスパッタリングされる。

【００２３】本発明の別の実施形態、この場合、二重カソードシステムを図４に示す。遮断
変圧器１７の２次コイルは、タップ付けされて、抵抗器１８を介して、タップか
ら基板３に接続される。抵抗器１８の抵抗値は、基板への電流フローを判定し、
したがって、基板の電圧を判定する。あるいは、抵抗器１８を、ＤＣ電源１９ま
たは高い周波数のＡＣ電源２０によって置換することも可能である。プラズマに
対する基板上の電圧（したがってプラズマからのイオンを加速する電位）を図５
に示す。図５に、プラズマの電位に対するすべての電圧を示す。ターゲット９上
の電圧（図４のターゲットＡ）を、図５の波形２４として示す。これは、ターゲ
ット９がカソードとして機能する場合の、サイクルごとに一度繰り返される半正
弦波（ｈａｌｆ−ｓｉｎｕｓｏｉｄ）（もちろん、これは、任意の交番する波形
であるか、単に正弦波の一部に近似する波形）である。別の半サイクルの間、タ
ーゲット９は、アノードとして機能し、プラズマに対して小さい電位である。タ
ーゲット１０上の電圧（図４のターゲットＢ）を図５の波形２５として示す。こ
の電圧は、波形２４と交番する半正弦波である。基板３上の電圧は、半正弦波で
もあるが、図５に波形２１、２２および２３として示すように、半サイクルごと
に繰り返す。変圧器１７のタップにおいてこの波形を生成する物理的理由に関し
ては、上述の図３および二重アノードスパッタリングに関する説明の下で概略し
てある。基板において負の電圧を繰り返すと、従来技術において公知の方法でイ
オン衝撃を生成するために、プラズマからイオンが引き付けられる。抵抗器１８
の値が大きい場合に、イオンの電流が流れると、抵抗器にわたって大きな電圧降
下が生じ、基板へのイオン電流が制限されて、波形２３が生成される。抵抗器１
８が革新的に小さくされた場合、波形２２および２１を生成する大きな電流が流
れる。したがって、抵抗器１８の抵抗を選択することによって、プラズマからの
基板のイオン衝撃を制御することが可能である。

【００２４】抵抗は、些細な値ではなく、固有量より大きい、または固有量より実質的に大
きいことが予測される。抵抗の値は、所望のイオンの電流によって（または基板
領域によって増加されるイオンの所望の電流密度によって）、利用可能なカソー
ドの電圧（すなわち、プラズマに対する変圧器のタップにおける電圧）を分割す
ることによって判定され得る。（いくつかの電位の値は、もちろん、種々の基準
で記載され得る。）基板は、所望の電流を引き付けるためにちょうど十分な大き
さのプラズマに対して、負の電位を仮定するため、計算された抵抗によって取得
された実際の電流は、やや低くなり、基板の電位と変圧器のタップにおける電位
との差に等しくなる。この誤差が許容されない場合、所望の電流によって異なる
電位を分割することによって、抵抗に関する第二の計算が実行され得、この再度
計算された値に対して抵抗が調整される。これにより、概して、所望の値に近似
した電流が結果的に生成される。

【００２５】図４に示す本発明の別の実施形態に関して、抵抗器１８の代わりにＤＣバイア
ス電源１９を用いた、基板上の電圧の波形を図６に示す。図５と同様、ターゲッ
ト９および１０上の電圧を、波形２４および２５として図６に示す。図６に示す
他の波形２６は、ＤＣバイアス電源１９の種々の出力電圧に対する基板上の電圧
である。

【００２６】図７は、ＡＣバイアス電源２０を用いた、図４の本発明の第三の実施形態に関
する基板の電圧を示す。ここで、ＡＣカソードのスパッタリング電源１２から誘
導された基板電圧と比べて、比較的に小さい電源２０からＡＣバイアスの値に関
する波形を示すが、所望の場合には、電源２０および電源１２からの電圧の相対
的な値を変化させて、所望の結果を生成することが可能なことが理解される。Ａ
Ｃバイアス電源２０が十分に高い周波数で動作する場合、完全に遮断された、比
較的に厚い基板とともに、ＡＣバイアス電源２０を用いることが可能である。

【００２７】絶縁膜の厚さおよび（ある場合には）基板の絶縁部分の厚さ、ならびに絶縁材
料の誘電率によって、ＡＣバイアス電源２０の所望の周波数を判定することが可
能である。概して、電圧は、基板に対するイオン電流密度に絶縁領域の厚さを乗
算した値を、絶縁材料の誘電率に一秒当たりラジアン単位の周波数を乗算した値
によって除算した値に等しくなるまで、絶縁領域にわたって降下する。したがっ
て、周波数が高くなればなるほど、電圧が低くなる。したがって、計算された電
圧は、利用可能な電源電圧から引かれ、これゆえに、この電源電圧に比べて小さ
くなる。したがって、実際、計算された電圧が電源電圧の１０〜１５％より小さ
い場合、この電圧は許容でき、周波数は電圧が電源電圧の１０〜１５％であるよ
うに十分に高い必要がある。絶縁領域の厚さが広い範囲にわたって変化し得るた
め、許容可能な周波数も変化し、周波数は、数十ヘルツと低い周波数から数十メ
ガヘルツと高い周波数まで変化し得る。しかし、概して、電子が一つの期間内の
カソードの暗い空間を交差し得ないように十分に高い周波数（約１００ＭＨＺよ
り上）の場合、バイアスは生成され得ず、システムが最適の効果となるように終
了する。

【００２８】もちろん、抵抗器１８と直列または並列の電源（１９または２０）と組み合わ
せて、抵抗器およびＡＣ電源またはＤＣ電源用いて、所望の結果を達成すること
が可能である。

【００２９】図８は、二重アノードスパッタリングとともに用いられる場合の、本発明のい
くつかの実施形態を示す。この場合、二重アノードスパッタリングアプローチに
必要であるため、変圧器１５はすでにタップ付けされている。二重カソードスパ
ッタリングの場合と同様の方法で、バイアス抵抗器２７を介して、変圧器のタッ
プに基板を接続してもよいし、あるいは、ＤＣ電源１９またはＡＣ電源２０によ
って、抵抗器を置換または補強してもよい。図９は、抵抗器２７の種々の値のプ
ラズマに対する基板３上の電圧を示す。これは図５と同様であることに留意され
たい。ＤＣバイアス電源１９またはＡＣバイアス電源２０を用いた実施形態に関
する波形も図示することが可能である。これらの図面は、図６および図７におけ
る波形とほぼ同じであるため、本明細書には提供しない。

【００３０】概して、図４の直列の抵抗器１８または図８の抵抗器２７の値が増加すること
により、基板３に対する電流の流れが減少し、より大きな値に関しては、図４の
変圧器１７または図８の変圧器１５のタップ上の電圧のほとんどが、バイアス抵
抗器にわたって降下する。これは、基板３に到着したイオンが、ターゲット４に
到着したイオンより実質的に低いエネルギーであり、抵抗値のより大きな範囲に
関しては、堆積された膜が再度スパッタリングされることを回避するに十分に低
いことを意味する。当業者であれば、抵抗値に関する上述の説明および判定およ
び他の局面も、これらの実施形態に同様に適用されることを容易に理解する。

【００３１】上述したように、種々の方法で本発明を具現することが可能である。さらに、
本発明および特許請求の範囲の種々の要素のそれぞれも、種々の様式で達成する
ことが可能である。本開示は、任意の装置の実施形態の一実施形態の変形、方法
またはプロセスの実施形態、またはさらにはこれらの任意の要素の単なる変形で
あるかに関わらず、このような変形のそれぞれを含むことが理解されるべきであ
る。特に、本開示は本発明の要素に関するため、（たとえば機能または結果が同
じ場合であっても）各要素が均等物の装置の用語または方法の用語によって表さ
れ得ることが理解されるべきである。このような均等、より広い、またはさらに
はより総称的な用語が、各要素または動作の説明に含まれると考えられるべきで
ある。本発明の権利が付与された広い範囲を明示的に示唆することを所望する場
合に、このような用語が代用され得る。これは一例にすぎないため、すべての動
作が、動作を行う手段または動作を生じさせる要素として、表され得ることが理
解されるべきである。同様に、開示された各物理的要素は、この物理的要素が容
易にする動作の開示を含むことが理解されるべきである。この最後の局面に関し
て、「絶縁体」の開示は、明示的に説明されたか否かにかかわらず、「絶縁」の
動作の開示を含むことが理解されるべきであり、逆に、「絶縁」の動作の開示の
みがあった場合には、このような開示は、「絶縁体」の開示を含むものと理解さ
れるべきである。このような変更および別の用語は、説明に明示的に含まれるも
のと理解されるべきである。

【００３２】上述の説明および上掲の特許請求の範囲は、本発明の好適な実施形態を説明す
る。特に、特許請求の範囲に関しては、その本質から逸脱することなく、変更が
行われ得ることが理解されるべきである。この点に関して、このような変更が、
本発明の範囲内に依然あることが意図される。本発明に対して達成され得るすべ
ての可能な修正を説明かつ主張することは、全く実際的ではない。このような修
正が本発明の本質を利用する限りにおいては、それぞれはもちろん、この特許に
よって達成される保護の範囲内にある。この基本的概念および理解が本来基本的
なものであり、種々の分野に種々の方法で適用され得るため、これは特に、本発
明に当てはまる。さらに、セルフバイアスシステムしか提示しない方法および装
置の特許請求の範囲も、提示され得ることが理解されるべきである。本発明は、
参考文献によって組み込まれた文献に提示された局面または例えば以下： − 基板に用いる改良スパッタリングシステムであって、プラズマが内部に確立
されるチャンバと；処理の間のある期間に、チャンバ内に配置された、同じ種類
の電極として機能する少なくとも二つの電極と；電極のうちの少なくとも一つは
プラズマに対して負のセルフバイアス電位を仮定するような周波数で、電極に電
力を供給する別の電源とを含むシステムと、またはこれとは別に、 − 変圧器の第二の巻線に応答する第二のタップをさらに含む、上述したような
基板に用いる改良スパッタリングシステムと、またはこれとは別に、 − 基板の改良されたスパッタリング方法であって、チャンバ内にプラズマを確
立する工程と；電極のうちの少なくとも一つはプラズマに対して負のセルフバイ
アス電位を仮定するような周波数で、処理の間のある期間に、チャンバ内に配置
された、同じ種類の電極として機能する少なくとも二つの電極間の電源供給を交
番させる工程と；チャンバ内に材料をスパッタリングする工程とを含む方法と、
またはこれとは別に − 変圧器の第二の巻線のタップに、処理表面を接続する工程をさらに含む、上
述したような基板の改良されたスパッタリング方法とを含む（但し、これらに限
定されない）。

【００３３】出願人（単数または複数）は、ｉ）本明細書に開示および説明されるような、
プラズマスパッタリング堆積技術、システムおよび電源のそれぞれ、ｉｉ）開示
および説明される関連した方法、ｉｉｉ）これらの技術および方法のそれぞれの
、同様、均等、およびさらには示唆的な変形、ｉｖ）開示および説明されるよう
に、図示された機能のそれぞれを達成する別の設計、ｖ）図示するような各機能
を達成するために別の設計および方法を用いた場合に、潜在的に達成され得る開
示および説明された各機能、ｖｉ）別々および独立した発明として図示される各
機能、構成要素および工程、ｖｉｉ）開示された種々のシステムまたは構成要素
によって改良された用途、ｖｉｉｉ）このようなシステムまたは構成要素によっ
て生成された結果の生成物、ｉｘ）任意の添付の実施例を参照して、本明細書に
おいて実質的に上述したような方法および装置、ならびにｘ）開示された要素の
それぞれの種々の組み合わせおよび順列を少なくとも主張することが可能である
ことも理解されるべきである。

【００３４】さらに、以前の優先権出願である米国出願第６０／１５９，８９６号（その援
用された参考文献とともに）および本発明に関する出願に記載された任意の他の
参考文献、本出願および／または以前の出願とともに出願された援用されるべき
任意の参考文献のリストにリストされたすべての参考文献は、本明細書中でその
全体を参考として援用する。しかし、記載がこの／これらの発明（単数または複
数）と矛盾すると考えられ得る場合、このような記載は、明確に、出願人（単数
または複数）によって行われたと考えられるべきではない。

【００３５】説明および特許請求の範囲内で用いるような「少なくとも（一つ）（二つ）（
など）」という用語は、「少なくとも一つ」という言葉を組み込んでいない他の
特許請求の範囲または説明が、一つ以上の同様の要素をさらに含み得ないことを
意味することを本開示内では意図せず、さらにこれを意図するように用いられな
いことにも留意されたい。具体的には、「少なくとも一つ」などの言葉は、主張
された要素または工程とは異なるさらなる要素または工程を有するデバイスまた
は方法を本質的に含む、「オープンエンディッド」の特許請求の範囲を、さらな
る要素を有するデバイスまたは方法がこのような特許請求の範囲によってカバー
されない「クロースドエンディッド」の特許請求の範囲に変更することを意図せ
ず、さらにこう変更するためにも用いられない。したがって、用いられる場合に
は、従来の特許請求の範囲の解釈によって、本発明書中の「オープンエンディッ
ド」の特許請求の範囲を維持するために、従来の言いまわし「含む／包含する（
ｃｏｍｐｒｉｓｉｎｇ）」が用いられる。したがって、コンテキストが「オープ
ンエンディッド」の特許請求の範囲を維持しないことを必要としない限り、用語
「含む／包含する（ｃｏｍｐｒｉｓｅ）」あるいは「含む／包含する（ｃｏｍｐ
ｒｉｓｅｓ）」または「含む／包含する（ｃｏｍｐｒｉｓｉｎｇ）」などの変形
は、記載された要素または工程あるいは要素または工程のグループを含み、任意
の他の要素または工程あるいは要素または工程のグループを排除しないことを示
唆することを意図することが理解されるべきである。このような用語は、法的に
許容可能な最も広い適用範囲を出願人に付与するように、最も広い形態で解釈さ
れるべきである。さらに、用いられる各用語に関しては、本願における用語の利
用がこのような解釈と矛盾しない限り、通常の辞書の定義が、各用語に組み込ま
れるものとして理解されるべきであり、ＲａｎｄｏｍＨｏｕｓｅＷｅｂｓｔ
ｅｒ’ｓＵｎａｂｒｉｄｇｅｄＤｉｃｔｉｏｎａｒｙ、第二版に含まれるよ
うなすべての定義、別の用語および同義語は、本明細書中に参考として援用され
ることが理解されるべきである。

【図面の簡単な説明】

【図１】図１は、ＤＣ電源を用いた、従来のターゲットが一つのスパッタリングシステ
ムを示し、基板にバイアスをかけるためのＤＣバイアス電源およびＡＣバイアス
電源の使用を示す。

【図２】図２は、ＡＣ電力を用いた、従来の二重ターゲットスパッタリングシステムを
示す。

【図３】図３は、互いの位相が１８０°異なる二つのアノード上の電圧を用いて電圧源
を交番させることによって駆動される二つのアノードを含む、米国特許第５，８
９７，７５３号に記載されるような配置の改良品を示す。

【図４】図４は、二重カソードスパッタリングによる本発明のいくつかの実施形態を示
す。

【図５】図５は、図４に示す本発明の一実施形態の、プラズマに対する基板上の電位を
示す。

【図６】図６は、図４に示す本発明の別の実施形態の、プラズマに対する基板上の電位
を示す。

【図７】図７は、図４に示す本発明の第三の実施形態の、プラズマに対する基板上の電
位を示す。

【図８】図８は、二重カソードスパッタリングによる本発明のいくつかの実施形態を示
す。

【図９】図９は、図８に示す本発明の実施形態のうちの一つの、プラズマに対する基板
上の電位を示す。

───────────────────────────────────────────────────── フロントページの続き (72)発明者ベルカインド，アブラハムアメリカ合衆国ニュージャージー 07060，ノースプレインフィールド，マーティンスウェイ 184 Ｆターム(参考） 4K029 CA05 CA06 CA13 DC16 DC31 DC33 EA09 5F045 AA19 AB32 BB10 DP02 DQ10 EH04

Claims

【特許請求の範囲】

【請求項１】基板に用いる改良スパッタリングシステムであって、ａ．プラズマが内部に確立されるチャンバと、ｂ．該プラズマに電力を供給する交流電源と、ｃ．第一の巻線および第二の巻線を有する変圧器と、ｄ．該変圧器の該第二の巻線に応答する第二のタップと、を含むシステム。
【請求項２】ａ．前記チャンバ内に配置され、スパッタリングプロセス用
の材料を有するターゲットと、ｂ．該ターゲットからの該材料によって影響を受けるように、該チャンバ内に
配置された基板と、をさらに含む、請求項１に記載の基板に用いる改良スパッタリングシステム。
【請求項３】前記ターゲットは、カソードを含み、前記チャンバ内に配置
されたアノードをさらに含む、請求項２に記載の基板に用いる改良スパッタリン
グシステム。
【請求項４】前記変圧器の前記第二の巻線に応答する前記第二のタップは
、カソードの接続を有する、請求項３に記載の基板に用いる改良スパッタリング
システム。
【請求項５】前記第二の巻線は電気端部を有し、前記アノードは、少なく
とも二つのアノードを含み、該第二の巻線の該電気端部はそれぞれ、該アノード
のうちの一つに接続された、請求項４に記載の基板に用いる改良スパッタリング
システム。
【請求項６】前記変圧器の前記第二の巻線に応答する前記第二のタップは
、中央のタップを含む、請求項５に記載の基板に用いる改良スパッタリングシス
テム。
【請求項７】前記変圧器の前記第二の巻線に応答する前記第二のタップは
、基板の接続を含む、請求項２に記載の基板に用いる改良スパッタリングシステ
ム。
【請求項８】前記変圧器の前記第二の巻線に応答する前記第二のタップは
、中央のタップを含む、請求項７に記載の基板に用いる改良スパッタリングシス
テム。
【請求項９】前記ターゲットは、少なくとも二つのターゲットを含み、前
記第二の巻線は電気端部を有し、該第二の巻線の該電気端部はそれぞれ、該ター
ゲットのうちの一つに接続された、請求項７に記載の基板に用いる改良スパッタ
リングシステム。
【請求項１０】前記変圧器の前記第二の巻線に応答する前記第二のタップ
は、基板の接続をさらに含む、請求項４に記載の基板に用いる改良スパッタリン
グシステム。
【請求項１１】前記変圧器の前記第二の巻線に応答する前記第二のタップ
は、中央のタップを含む、請求項１０に記載の基板に用いる改良スパッタリング
システム。
【請求項１２】前記ターゲットは、少なくとも二つのターゲットを含み、
前記第二の巻線は電気端部を有し、該第二の巻線の該電気端部はそれぞれ、該タ
ーゲットのうちの一つに接続される、請求項１１に記載の基板に用いる改良スパ
ッタリングシステム。
【請求項１３】基板の改良されたスパッタリング方法であって、ａ．チャンバ内にプラズマを確立する工程と、ｂ．該チャンバに電力を印加する際に、第一の巻線および第二の巻線を有する
変圧器を利用する工程と、ｃ．該変圧器の該第二の巻線のタップにスパッタリングに関連した表面を接続
する工程と、ｄ．該チャンバ内に材料をスパッタリングする工程と、を包含する方法。
【請求項１４】前記変圧器の前記第二の巻線のタップにスパッタリングに
関連した表面を接続する工程は、該変圧器の該第二の巻線のタップにカソードを
接続する工程を包含する、請求項１３に記載の基板の改良されたスパッタリング
方法。
【請求項１５】前記変圧器の前記第二の巻線のタップにスパッタリングに
関連した表面を接続する工程は、該変圧器の該第二の巻線のタップに基板を接続
する工程を包含する、請求項１３に記載の基板の改良されたスパッタリング方法
。
【請求項１６】基板に用いる改良スパッタリングシステムであって、ａ．プラズマが内部に確立されるチャンバと、ｂ．該プラズマに電力を供給する電源と、ｃ．処理の間のある期間に、該チャンバ内に配置された、同じ種類の電極とし
て機能する少なくとも二つの電極と、ｄ．該チャンバ内に配置されたバイアスで制御された基板と、を含むシステム。
【請求項１７】前記チャンバ内に配置された前記少なくとも二つの電極は
、少なくとも二つのアノードを含む、請求項１６に記載の基板に用いる改良スパ
ッタリングシステム。
【請求項１８】ａ．前記チャンバ内に配置され、スパッタリングプロセス
用の材料を有するターゲットと、ｂ．該ターゲットからの該材料によって影響を受けるように、該チャンバ内に
配置された基板と、をさらに含む、請求項１７に記載の基板に用いる改良スパッタリングシステム。
【請求項１９】前記ターゲットは、カソードを含み、前記チャンバ内に配
置されたアノードをさらに含む、請求項１８に記載の基板に用いる改良スパッタ
リングシステム。
【請求項２０】前記プラズマに電力を供給する前記電源は、該プラズマに
電力を供給する交流電源を含み、ａ．第一の巻線および第二の巻線を有する変圧器と、ｂ．該変圧器の該第二の巻線に応答する第二のタップと、をさらに含む、請求項１７に記載の基板に用いる改良スパッタリングシステム。
【請求項２１】前記チャンバ内に配置された前記少なくとも二つの電極は
、少なくとも二つのカソードを含む、請求項１６に記載の基板に用いる改良スパ
ッタリングシステム。
【請求項２２】ａ．前記チャンバ内に配置され、スパッタリングプロセス
用の材料を有するターゲットと、ｂ．該ターゲットからの該材料によって影響を受けるように、該チャンバ内に
配置された基板と、をさらに含む、請求項２１に記載の基板に用いる改良スパッタリングシステム。
【請求項２３】前記ターゲットは、カソードを含み、前記チャンバ内に配
置されたアノードをさらに含む、請求項２２に記載の基板に用いる改良スパッタ
リングシステム。
【請求項２４】前記プラズマに電力を供給する前記電源は、該プラズマに
電力を供給する交流電源を含み、ａ．第一の巻線および第二の巻線を有する変圧器と、ｂ．該変圧器の該第二の巻線に応答する第二のタップと、をさらに含む、請求項２１に記載の基板に用いる改良スパッタリングシステム。
【請求項２５】基板の改良されたスパッタリング方法であって、ａ．チャンバ内にプラズマを確立する工程と、ｂ．処理の間のある期間に、該チャンバ内に配置された、同じ種類の電極として
機能する少なくとも二つの電極間への電力供給を交番させる工程と、ｃ．該チャンバ内の材料をスパッタリングする工程と、ｄ．基板上のバイアス電圧を制御する工程と、を包含する方法。
【請求項２６】変圧器の第二の巻線のタップにスパッタリングに関連した
表面を接続する工程をさらに包含する、請求項２５に記載の基板の改良されたス
パッタリング方法。
【請求項２７】基板に用いる改良スパッタリングシステムであって、ａ．プラズマが内部に確立されるチャンバと、ｂ．該チャンバ内に配置された基板と、ｃ．該チャンバ内の該基板に対するスパッタリング処理を達成するために、電
力を供給するスパッタリング電源と、ｄ．該スパッタリング電源によって制御される基板バイアス制御要素と、を含むシステム。
【請求項２８】前記チャンバ内に配置され、スパッタリングプロセス用の
材料を有するターゲットをさらに含む、請求項２７に記載の基板に用いる改良ス
パッタリングシステム。
【請求項２９】前記ターゲットは、カソードを含み、前記チャンバ内に配
置されたアノードをさらに含む、請求項２８に記載の基板に用いる改良スパッタ
リングシステム。
【請求項３０】前記スパッタリング電源は、交流電源を含み、ａ．第一の巻線および第二の巻線を有する変圧器と、ｂ．該変圧器の該第二の巻線に応答する第二のタップと、をさらに含む、請求項２７に記載の基板に用いる改良スパッタリングシステム。
【請求項３１】基板の改良されたスパッタリング方法であって、ａ．チャンバ内にプラズマを確立する工程と、ｂ．スパッタリング電源の動作を介して、該チャンバ内の材料をスパッタリン
グする工程と、ｃ．基板上のバイアス電圧を制御するために該スパッタリング電源を利用する工
程と、を包含する方法。
【請求項３２】前記基板上のバイアス電圧を制御するために前記スパッタ
リング電源を利用する工程は、変圧器の第二の巻線のタップに該基板を接続する
工程を包含する、請求項３１に記載の基板の改良されたスパッタリング方法。
【請求項３３】基板に用いる改良スパッタリングシステムであって、ａ．プラズマが内部に確立されるチャンバと、ｂ．該チャンバ内に配置された、バイアスされた基板と、ｃ．該チャンバ内の該基板に対するスパッタリング処理を達成するために、電
力を供給するスパッタリング電源と、ｄ．電力供給がない基板バイアス要素であって、該チャンバ内に配置された該バ
イアスされた基板は、該基板バイアス要素に対して応答する、基板バイアス要素
と、含むシステム。
【請求項３４】前記チャンバ内に配置され、スパッタリングプロセス用の
材料を有するターゲットをさらに含む、請求項３３に記載の基板に用いる改良ス
パッタリングシステム。
【請求項３５】前記ターゲットは、カソードを含み、前記チャンバ内に配
置されたアノードをさらに含む、請求項３４に記載の基板に用いる改良スパッタ
リングシステム。
【請求項３６】前記アノードは、少なくとも二つのアノードを含む、請求
項３５に記載の基板に用いる改良スパッタリングシステム。
【請求項３７】前記カソードは、少なくとも二つのカソードを含む、請求
項３５に記載の基板に用いる改良スパッタリングシステム。
【請求項３８】前記スパッタリング電源は、交流電源を含み、ａ．第一の巻線および第二の巻線を有する変圧器と、ｂ．該変圧器の該第二の巻線に応答する第二のタップと、をさらに含む、請求項３３に記載の基板に用いる改良スパッタリングシステム。
【請求項３９】前記電力供給がない基板バイアス要素であって、前記チャ
ンバ内に配置された前記バイアスされた基板は、該基板バイアス要素に対して応
答し、基板バイアス要素は、前記変圧器の前記第二の巻線に応答する前記第二の
タップを含む、請求項３８に記載の基板に用いる改良スパッタリングシステム。
【請求項４０】基板の改良されたスパッタリング方法であって、ａ．チャンバ内にプラズマを確立する工程と、ｂ．スパッタリング電源の動作を介して、該チャンバ内の材料をスパッタリン
グする工程と、ｃ．別々の電源を利用せずに、基板上のバイアス電圧を制御する工程と、を包含する方法。
【請求項４１】前記基板上のバイアス電圧を制御するために前記スパッタ
リング電源を利用する工程は、変圧器の第二の巻線のタップに該基板を接続する
工程を包含する、請求項３１に記載の基板の改良されたスパッタリング方法。
【請求項４２】前記タップは、基板バイアス要素であって、該基板は該基
板バイアス要素に対して応答する、基板バイアス要素を含む、請求項４、８、１
０、３０、３８、２０、２４に記載の基板に用いる改良スパッタリングシステム
。
【請求項４３】前記基板バイアス要素であって、該基板は該基板バイアス
要素に対して応答する、基板バイアス要素は、抵抗器、ＤＣ電源、ＡＣ電源、抵
抗器およびＤＣ電源、ならびに抵抗器およびＡＣ電源から選択された要素を含む
、請求項４２に記載の基板に用いる改良スパッタリングシステム。
【請求項４４】前記変圧器の第二の巻線のタップに接続する工程は、抵抗
器、ＤＣ電源、ＡＣ電源、抵抗器およびＤＣ電源、ならびに抵抗器およびＡＣ電
源から選択された電子要素を利用する工程を包含する、請求項１４、３２または
２６に記載の基板の改良されたスパッタリング方法。
【請求項４５】基板の改良されたスパッタリング方法であって、ａ．チャンバ内にプラズマを確立する工程と、ｂ．該チャンバ内の材料をスパッタリングする工程と、ｃ．該チャンバ内の基板上に該材料を堆積する工程と、ｄ．該基板上に最初に減少する電圧波形を繰り返し確立する工程と、を包含する方法。
【請求項４６】前記基板上に最初に減少する電圧波形を繰り返し確立する
工程は、前記プラズマに対して約０ボルトの電圧で、該基板上に最初に減少する
電圧波形の電圧を繰り返し開始する工程を包含する、請求項４５に記載の基板の
改良されたスパッタリング方法。
【請求項４７】前記プラズマに対して約０ボルトの電圧で、該基板上に最
初に減少する電圧波形の電圧を繰り返し終了する工程をさらに包含する、請求項
４６に記載の基板の改良されたスパッタリング方法。
【請求項４８】前記基板上に最初に減少する電圧波形を繰り返し確立する
工程は、前記プラズマに対して正の電圧で、該基板上に最初に減少する電圧波形
の電圧を繰り返し開始する工程を包含する、請求項４５に記載の基板の改良され
たスパッタリング方法。
【請求項４９】前記プラズマに対して正の電圧で、該基板上に最初に減少
する電圧波形の電圧を繰り返し終了する工程をさらに包含する、請求項４８に記
載の基板の改良されたスパッタリング方法。
【請求項５０】前記基板に最初に減少する電圧波形を繰り返し確立する工
程は、正弦的に変化する波形の一部に近似する電圧波形を繰り返し確立する工程
を包含する、請求項４７または４９に記載の基板の改良されたスパッタリング方
法。
【請求項５１】前記基板上に最初に減少する電圧波形を繰り返し確立する
工程は、前記ターゲット上のほぼ最低電圧より小さい大きさを有する基板電圧、
該ターゲット上の最低電圧の約６０％より小さい大きさを有する基板電圧、該タ
ーゲット上の最低電圧の約５０％より小さい大きさを有する基板電圧、該ターゲ
ット上の最低電圧の約４０％より小さい大きさを有する基板電圧、該ターゲット
上の最低電圧の約３０％より小さい大きさを有する基板電圧、該ターゲット上の
最低電圧に比べて小さい大きさを有する基板電圧、スパッタリング電源電圧の約
８５％より小さい大きさを有する基板電圧、スパッタリング電源電圧の約９０％
より小さい大きさを有する基板電圧、前記電極のうちの少なくとも一つは前記プ
ラズマに対して負のセルフバイアス電位を仮定するような電源周波数、約１００
ＭＨＺより低い電源周波数、数十ヘルツから数十メガヘルツまでの範囲内の電源
周波数、および絶縁膜の厚さおよび該基板の任意の絶縁部分の厚さおよび絶縁材
料の誘電率によって判定される電源周波数、のうちから選択された電気的パラメ
ータを利用する工程を包含する、請求項５０に記載の基板の改良されたスパッタ
リング方法。
【請求項５２】基板に用いる改良スパッタリングシステムであって、ａ．プラズマが内部に確立されるチャンバと、ｂ．該チャンバ内の基板に対するスパッタリング処理を達成するために、電力
を供給するスパッタリング電源と、ｃ．該基板上に最初に減少するバイアス電圧波形を繰り返し確立する、繰り返
し基板の電圧を確立する要素と、を含む、基板に用いる改良スパッタリングシステム。
【請求項５３】前記繰り返し基板の電圧を確立する要素は、前記ターゲッ
ト上のほぼ最低電圧より小さい大きさを有する基板電圧、該ターゲット上の最低
電圧の約６０％より小さい大きさを有する基板電圧、該ターゲット上の最低電圧
の約５０％より小さい大きさを有する基板電圧、該ターゲット上の最低電圧の約
４０％より小さい大きさを有する基板電圧、該ターゲット上の最低電圧の約３０
％より小さい大きさを有する基板電圧、該ターゲット上の最低電圧に比べて小さ
い大きさを有する基板電圧、スパッタリング電源電圧の約８５％より小さい大き
さを有する基板電圧、スパッタリング電源電圧の約９０％より小さい大きさを有
する基板電圧、前記電極のうちの少なくとも一つは前記プラズマに対して負のセ
ルフバイアス電位を仮定するような電源周波数、約１００ＭＨＺより低い電源周
波数、数十ヘルツから数十メガヘルツまでの範囲内の電源周波数、および絶縁膜
の厚さおよび該基板の任意の絶縁部分の厚さおよび絶縁材料の誘電率によって判
定される電源周波数、のうちから選択された電気的パラメータを確立する、請求
項５２に記載の基板に用いる改良スパッタリングシステム。