JP2003511999A - 不飽和磁気素子パワーコンバータ及びサージ保護 - Google Patents

不飽和磁気素子パワーコンバータ及びサージ保護

Info

Publication number
JP2003511999A
JP2003511999A JP2001529061A JP2001529061A JP2003511999A JP 2003511999 A JP2003511999 A JP 2003511999A JP 2001529061 A JP2001529061 A JP 2001529061A JP 2001529061 A JP2001529061 A JP 2001529061A JP 2003511999 A JP2003511999 A JP 2003511999A
Authority
JP
Japan
Prior art keywords
converter
circuit
pin
sub
magnetic element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001529061A
Other languages
English (en)
Inventor
アレン リッジオ，クリストファー
ブレア ウッドランド，ガース
Original Assignee
オンライン パワー サプライ，インコーポレイティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/410,849 external-priority patent/US6272025B1/en
Application filed by オンライン パワー サプライ，インコーポレイティド filed Critical オンライン パワー サプライ，インコーポレイティド
Publication of JP2003511999A publication Critical patent/JP2003511999A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4258—Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a regulated and galvanically isolated DC output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/285—Single converters with a plurality of output stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 単一、多段、分布型の磁気スイッチを付けたＮＳＭＥを利用するタンク共振電力変換システム。ＮＳＭＥは、開示された回路方策をもって実現されたとき、伝導された雷過渡電流に対するすぐれた保護効果、幅広い動作温度帯域、より高い磁化効率、より大きい磁束／出力密度の可能性、および、より大きい波形率のフレキシビリティをもたらす。様々なフィードバック方策の作用によって、ライン及び負荷変動が存在しても、出力電圧はほぼ一定に、かつ、リプルなしで維持される。１個または複数のスイッチの時間および／または周波数を制御することにより、これらのメカニズムが組み合わされて補償を生み出す。新規の関数発生器の実施が、磁束トラッキング、ＡＣラインフェージングおよび出力電圧フィードバックの関数である信号を供給し、それによって、ＡＣラインに対する出力調整、アクティブなリプル阻止、および力率補正がもたらされる。ＮＳＭＥの最適な適用により、効率的なエネルギー蓄積とエネルギー伝送が達成される。効率的な整流フライバック管理技術の使用により、スイッチが保護され、付加的な出力が提供される。第２の新規の発生器の実施が、スイッチング周波数／デューティサイクルおよび出力電圧の関数である２相信号を供給し、それによって調整をもたらす。高スルーレート、低ソースインピーダンスの、限界まで減衰した駆動電流を１つまたは複数の主スイッチに提供することによってスイッチングロスを大幅に減じるスイッチングバッファを含むことにより、さらなる高効率化が実現させる。

Description

【発明の詳細な説明】
【０００１】 （クロスリファレンス出願） 本出願は、９９年１月１０日付けの米国特許出願第０９／４１０／８４９号の
一部継続出願である。 （発明の分野） 本発明は、コンバータ、電源に関し、より特定的には制限的な意味ではなく、
フォワード、フライバック、バック、ブースト、プッシュプル及び共振モードコ
ンバータを含む単一段又は多段ＡＣ／ＤＣ又はＤＣ／ＤＣの絶縁及び非絶縁プッ
シュプルコンバータ、及び高速ＦＥＴスイッチング及び効率の良いフライバック
管理（flyback management）を有する個別又は分布型ＮＳＭＥ（individual or
distributed NSME）を有しかつ／又は入力ＰＦＣ（power factor correction:力
率補正）及び雷過渡現象からの入力保護を有する電源、に関する。本発明はまた
、パッケージングの制約条件、多重２次巻線、又は非常に高い巻線電圧での動作
に対処するために磁気素子（１個又は複数個）を分散させることを可能にする。 （発明の背景） スイッチングコンバータを実施するために一般に用いられる基本的トポロジが
いくつか存在する。
【０００２】 ＤＣ−ＤＣコンバータは、ある１つのレベルのＤＣ電圧を別のレベルのＤＣ電
圧に変換する装置である。コンバータは一般的に、変圧器を形成するためにその
まわりに巻きつけられた１次及び２次巻線を有する磁気素子を含む。適切な間隔
で１次回路を開閉することにより、巻線間のエネルギー伝送に対する制御が起こ
る。磁気素子は、各巻線セット内のターン数及び巻数比を変更することによりそ
の振幅を調整することができる交流電圧及び電流を提供する。磁気素子は、コン
バータの入力と出力の間のガルバニックな絶縁（galvanic isolation）を提供す
る。
【０００３】 １つのトポロジは、プッシュプルコンバータである。その出力信号は、トラン
ジスタを交互に「オン」及び「オフ」にスイッチするＩＣ回路綱の出力である。
トランジスタ出力上の高周波方形波が磁気素子を駆動してＡＣ（交流）バイアス
にする。絶縁された２次側は、ＤＣ（直流）を生成するために整流される波を出
力する。プッシュプルコンバータは一般に、その他のトポロジと比べてより多く
のコンポーネントを有する。プッシュプルによるアプローチは、ＡＣバイアスを
生成することにより磁気素子を効率良く使用することができるようにするが、部
品数の多さ、熱ディレーティング、磁気要素が大きくなり過ること及び精巧なコ
アリセットの仕組みに悩まされる。スイッチの両端に発生する破壊的なフライバ
ック電圧は、１次スイッチの両端に位置づけされたエネルギー散逸形スナバ回路
（dissipative snubber network）を使用することによって制御される。もう１
つのトポロジは、フォワードコンバータである。フォワードコンバータの１次側
に電圧が印加されたとき、エネルギーは直ちに２次巻線に伝達される。上述の問
題に加えて、フォワードコンバータは、磁気素子を充分に使用できない（ｄｃバ
イアス）ということに悩まされる。先行技術の電源は高透磁率のギャップ付きフ
ェライト磁気素子を使用している。これらは、当該技術分野において周知のもの
であり、広く用いられている。先行技術の電源の磁気要素は、一般に所要電力定
格の２倍に設計されており、磁気素子をリセットし冷却するために複雑な方法を
必要とし、その結果、コストは増大し動作温度は制限される。これは、高透磁率
の磁気素子が動作中に飽和してコア内に熱を生成し、それが透磁率を増大させて
飽和閾値を低下させるからである。このため、暴走的な加熱（runaway heating
）、電流スパイク及び／又はエアギャップ内の大きな漏洩電流、効率低下、そし
て結局はより高温及び／又は高負荷で電力の低下が生じることになる。全体的に
は、効率の低下、電力密度の低下、そして一定の与えられた経時的出力、温度及
び負荷のためには過大な定格のフェライト磁気素子を必要とする強制風冷／ヒー
トシンクに依存する電源（supply）といった影響が及ぼされる。 （改良） 本発明の組合された改良は、より高いシステム効率、より高い電力密度、より
低い動作温度そして改善された熱的許容度という形で現われ、かくしてユニット
出力あたりの強制空気冷却の要求を減らすか又は除去する。非飽和磁気特性（no
n-saturating magnetic property）は、温度に対する感応性が比較的低く（図１
７参照）、かくしてコンバータはより大きな温度範囲にわたって動作することが
できる。実際には、ＮＳＭＥに対する動作温度は電線／コア絶縁により２００℃
に制限されるが、不飽和磁気材料は、５００℃というそのキュリー温度近くまで
動作可能である。
【０００４】 必要とされるのは、個別型及び分布型ＮＳＭＥ（individual and distributed
NSME）を有利に使用する回路方法をもつコンバータである。
【０００５】 必要とされるのは、主ＦＥＴの高速で、低インピーダンスの臨界減衰されたス
イッチング（critically damped switching）を提供するバッファ回路をもつコ
ンバータである。
【０００６】 必要とされるのは、コンバータスイッチの両端の過大なノード電圧（node vol
tage）を整流し臨界減衰させるための効率の良い多重「ストレスレス（stress-l
ess）」フライバック管理技術（flyback management technique）を組込んだコ
ンバータである。
【０００７】 必要とされるのは、磁束フィードバック周波数変調を有するコンバータである
。
【０００８】 必要とされるのは、ＡＣ力率を補正するコンバータである。
【０００９】 必要とされるのは、クラスＢの伝導ＥＭＩ（conducted EMI）の必要条件を満
たすか又はそれよりすぐれたコンバータである。
【００１０】 必要とされるのは、雷及び苛酷な熱的環境に耐えられるコンバータである。本
発明はこれらのものそしてそれ以上のものを扱うものである。 （発明の要約） 本発明の主な態様は、本明細書に開示されているキーとなる性能増強を達成す
るための個別型及び分布型ＮＳＭＥを有利に使用する回路方法を有するコンバー
タを実施することである。
【００１１】 本発明のもう１つの態様は、高周波数／高密度磁束の生成においてより高い１
次回路電圧エクスカーション（excursion）を使用する個別型及び分布型ＮＳＭ
Ｅを有する独特の共振タンク回路コンバータ方法を提供することである。
【００１２】 本発明のもう１つの態様は、個別型及び分布型ＮＳＭＥを使用することによっ
て可能にされる高エネルギー密度の単一段周波数制御の共振タンクコンバータト
ポロジである。本発明のもう１つの態様は、主ＦＥＴゲートを充電するための超
高速で低ＲＤＳのＮチャネルＦＥＴ及び主ＦＥＴゲートを放電するための超高速
Ｐチャネルトランジスタから成るＦＥＴ駆動技術を利用するコンバータ設計を提
供することである。
【００１３】 本発明のもう１つの態様は、コンバータスイッチの両端の過大なノード電圧を
整流し臨界減衰させるために効率の良い多重「ストレスレス」フライバック管理
技術を組込んだコンバータを提供することである。
【００１４】 本発明のもう１つの態様は、コア（磁束）同期化ゼロクロス周波数変調（core
(flux) synchronized zero crossing frequency modulation）を有するコンバ
ータを提供することである。
【００１５】 本発明のもう１つの態様は、ＡＣラインに対して高い力率を与えることにある
。
【００１６】 本発明のもう１つの態様は、高電圧（入カライン）過渡現象に対する保護を提
供することである。
【００１７】 本発明のもう１つの態様は、分布された磁気要素を有利な形でその他のコンバ
ータの態様と組み合わせることである。
【００１８】 本発明のもう１つの態様は、幾つかの高利得高速の絶縁された制御及びフィー
ドバックシステムにより提供されるアクティブ・リプル・リジェクション（acti
ve ripple rejection）である。
【００１９】 本発明のその他の態様は、同じ参照文字が複数の図中で対応する部品を示して
いる本明細書の一部を成す添付図面を参考にして、以下の記載及び特許請求の範
囲から明らかになると思われる。
【００２０】 本発明の開示された実施形態を詳細に説明する前に、本発明は、その他の実施
形態も可能であるので、図示されあるいは記述されている特定の配置の詳細への
その適用に制限されるものではないということが理解されるべきである。
【００２１】 「分布型磁気要素（distributed magnetic）」という表現は、多重直列又は並
列２次巻線から絶縁された出力電流を誘起するために単一の直列結合された１次
巻線を共有する多重磁気素子の構成を意味する。
【００２２】 同様に、本明細書で使用されている用語は記述を目的としており、限定するこ
とを目的とするものではない。 （好適実施形態の説明） 本明細書に含まれるこの説明及びその他の説明においては、以下の記号は、そ
れらに属する次のような意味を有する。すなわち、「＋」は、「Ａ＋Ｂ」として
示される抵抗器Ｂと直列な抵抗器Ａといったように、直列接続を表わす。「｜｜
」は、「Ａ｜｜Ｂ」として示される抵抗器Ｂと並列な抵抗器Ａといったように、
並列接続を表わす。
【００２３】 まず最初に、本発明の好適実施形態の概略図である図７を参照する。
【００２４】 図７は、タンク結合型単一段コンバータのサブ回路ＴＣＳＳＣの好適実施形態
の概略図である。サブ回路ＴＣＳＳＣは、抵抗器Ｒ２０及びＲＬＯＡＤ、コンデ
ンサＣ１０、トランジスタＱ２１及びＱ１１、サブ回路 ＣＰ（図２６）、サブ
回路ＰＦＴ１（図１８）、サブ回路ＯＵＴＡ（図２５）、サブ回路 ＡＭＰ（図
２９）、サブ回路 ＩＦＢ（図４０Ｂ）、及びサブ回路 ＰＷＦＭ（図３３）から
構成されている。
【００２５】
【表１】
【００２６】 ＴＣＳＳＣは、ＡＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータ、ＤＣ−ＡＣコ
ンバータ、及びＡＣ−ＡＣコンバータとして動作するように構成され得る。サブ
回路ＴＣＳＳＣは、抵抗器Ｒ２０及びＲＬＯＡＤ、コンデンサＣ１０、スイッチ
Ｑ１１及びＱ２１、オプトアイソレータＵ１２、サブ回路ＰＦＴＩ（図１８）、
サブ回路ＯＵＴＡ（図２５）、サブ回路ＣＰ（図２６）、サブ回路ＡＭＰ（図２
９）、サブ回路ＩＦＢ（図４０Ｂ）及びサブ回路ＰＷＦＭ（図３３）から成る。
外部電源ＶＢＡＴは、ピンＤＣＩＮ＋及びＤＣＩＮ−に接続している。電源電力
は同様に、絶縁された出力端をもつ単一段力率補正ＡＣ／ＤＣコンバータを形成
するために、図２０又は図２１といったような整流されたＡＣライン電圧からも
導出され得る。ＤＣＩＮ＋から、抵抗器Ｒ２０は、サブ回路ＣＰのピンＣＰ＋、
サブ回路ＡＭＰのピンＧＡ＋、Ｕ１２ＬＥＤアノード及びサブ回路ＰＷＦＭのピ
ンＰＷＦＭ＋に接続する。抵抗器Ｒ２０は、制御電源レギュレータのサブ回路Ｃ
Ｐが所望の１８ボルトの出力に達するまで、コンバータに対しスタートアップ電
力を提供する。ＶＢＡＴの負側は、サブ回路ＰＷＦＭのピンＰＷＦＭＢ、Ｑ１１
のソース、サブ回路ＡＭＰのピンＧＡ０、サブ回路ＣＰのピンＣＴ０、ピンＤＣ
ＩＮ−及びサブ回路ＰＦＴ１のピンＳ１ＣＴに接続されるグラウンド・リターン
・ノード（ground return node）である。サブ回路ＰＦＴ１の磁気素子巻線のノ
ードＳ１Ｈは、ＣＰのピンＣＴ１Ａに接続されている。サブ回路 ＰＦＴ１の磁
気素子巻線のノードＳ１Ｌは、ＣＰのピンＣＴ２Ａに接続されている。サブ回路
ＰＷＦＭは、一定の５０％デューティサイクル（duty-cycle）の可変周波数発生
器として設計されている。サブ回路ＰＷＦＭのクロック出力ピンＣＬＫは、バッ
ファサブ回路ＡＭＰのピンＧＡ１の入力に接続されている。バッファサブ回路Ａ
ＭＰのピンＧＡ２の出力は、Ｑ１１のゲート及びＲ２１に接続されている。抵抗
器Ｒ２１はＵ１２のＬＥＤのカソードに接続されている。Ｑ２１のエミッタ及び
Ｑ１１のドレンは、サブ回路ＰＦＴ１のピンＰ１Ａに接続されている。サブ回路
ＰＦＴ１のピンＰ１Ｂは、タンクコンデンサ（tank capacitor）Ｃ１０を通して
ノードＤＣＩＮ＋、Ｑ２１のコレクタに、そして抵抗器Ｒ６１を通してＵ１２フ
ォトトランジスタのコレクタに接続されている。Ｕ１２のフォトトランジスタの
エミッタはＱ２１のベースに接続されている。ＰＷＦＭのピンＣＬＫがハイ（hi
gh）で、トランジスタＱ１１は導通して、ＶＢＡＴからＮＳＭＥのＰＦＴ１を通
ってコンデンサＣ１０を充電してＰＦＴ１内にエネルギーを貯える。サブ回路Ｐ
ＷＦＭは、ＣＬＫをロー（low）にスイッチし、Ｑ１１は「オフ」になる。ＣＬ
Ｋがローで、Ｕ１２のＬＥＤは、「オン」になり、ベース電流をＱ２１内に注入
する。トランジスタＱ２１が「オン」で、タンク回路は完成し、コンデンサＣ１
０はＮＳＭＥのＰＦＴ１巻線１００（図１８）内に放電を行なうことが可能にな
る。このとき負荷に伝達されないエネルギーは、ＮＳＭＥのＰＦＴ１から、今や
順バイアスされたＮＰＮスイッチＱ２１内へと放出されコンデンサＣ１０に戻る
。かくして２次負荷により使用されなかったあらゆるエネルギーがタンク結合さ
れた１次回路（巻線１００）内にとどまる。スイッチングがその共振周波数で行
なわれる場合、高電圧の振動がＣ１０と巻線１００の間で生じ、ＰＦＴ１内に高
磁束密度のＡＣエクスカーションを作り出す。Ｃ１０及びＰＦＴ１は、周波数変
調の仕組みＩＦＢ及びＰＷＦＭによってその大きさが制御される可変ＡＣ電流を
やり取りする。大きな１次電圧はＮＳＭＥのＰＦＴ１内で大きい高周波バイアス
を発生し、それによって負荷又は整流器のサブ回路ＯＵＴＡを支えるように２次
巻線１０２及び１０３（図１８）によって取り入れられるべき高磁束密度ＡＣエ
クスカーションを生成する。サブ回路 ＰＦＴ１の磁気素子巻線ノードＳ２Ｈは
ＯＵＴＡのピンＣ７Ｂに接続されている。サブ回路ＰＦＴ１の磁気素子巻線ノー
ドＳＩＬはＯＵＴＡのピンＣ８Ｂに接続されている。サブ回路ＰＦＴ１の磁気素
子巻線ノードＳ２ＣＴは、ＯＵＴＡのピンＯＵＴ−に接続されている。ノードＯ
ＵＴ−は、ＲＬＯＡＤ、ピンＢ−及びサブ回路ＩＦＢのピンＯＵＴ−に接続され
ている。整流された電力は、ＯＵＴＡのピンＯＵＴ＋に送られ、ＲＬＯＡＤ、ピ
ンＢ＋及びサブ回路ＩＦＢのピンＯＵＴ＋に接続されている。サブ回路 ＩＦＢ
は、サブ回路ＰＷＦＭに対して絶縁されたフィードバック信号を提供する。サブ
回路ＰＷＦＭの周波数制御ピンＦＭ１は、サブ回路ＩＦＢのピンＦＢＥに接続さ
れている。サブ回路ＰＷＦＭの内部基準ピンＲＥＦは、サブ回路ＩＦＢのピンＦ
ＢＣに接続されている。ＰＷＦＭは、タンクの共振周波数（２*Ｐｉ*（平方根（
Ｃ１０*１００（図１８）のインダクタンス）））で動作するように設計されて
いる。コンバータ出力が目標電圧にあることをサブ回路ＩＦＢが検知した時、Ｐ
ＷＦＭのピンＲＥＦからの電流がＦＭ１内に注入される。ＦＭ１内へ電流を注入
すると、ＰＷＦＭはピンＣＬＫへのより低いクロック周波数を指令される。共振
から外してタンクを駆動すると、タンクに付加されるエネルギー量は低減され、
かくしてコンバータ出力電圧は低減される。ＩＦＢからのフィードバック信号が
ＰＷＦＭオフあるいは０Ｈｚを指令した場合、すなわち無負荷では、全ての１次
側の活動は停止する。ＶＢＡＴからの入力電流は、定常状態か又は可変ＤＣであ
りうる。ＴＣＳＳＣが整流されたＡＣ（サブ回路ＬＬ、図２０）から作動される
場合、高入力（ライン）力率及び入力過渡現象保護が達成される。ＰＦＴ１の１
次及び２次電流は、正弦波であり、エッジ遷移（edge transition）が無く、コ
ンバータを非常に静かなものにする。さらに、スイッチＱ１１及びＱ２１はタン
ク内に誘起される大きな循環電圧（circulating voltage）にさらされることは
決してない（図３５参照）。これにより、設計においてより低い電圧のスイッチ
を使用してロスを低減しＭＴＢＦを大きくすることが可能となる。サブ回路ＴＣ
ＳＳＣはこのコンバータトポロジにおいてＮＳＭＥの望ましい特性を利用してい
る。ＴＣＳＳＣは、分布型ＮＳＭＥのＰＦＴ１Ｄ（図１８Ｃ）を用いた実施に充
分適している。この組合せは、分布型磁気要素がいかに、多重ＮＳＭＥの両端の
直列結合されて分圧された１次巻線から波形率の柔軟性と多重並列２次出力をサ
ポートする有利な高圧コンバータの設計の変形を可能にするかを例示する。この
磁気的方策は、ワイヤ／コア絶縁、波形率及びパッケージングの制限、回路の複
雑性及び製造能力に対処する上で有用である。これらのコンバータ方策は、高電
圧低電流の直列結合された１次側からの絶縁された高電流密度出力を得るために
非常に有用である。２次側のターンの比（secondary turn's ratio）を調整する
ことで、ＴＣＳＳＣは非常に大きいＡＣ又はＤＣ出力電圧ならびに低電圧高電流
出力を発生することが可能になる。 （付加的な実施形態） 図１及び１Ａは、２段の力率補正されたＡＣ／ＤＣコンバータの概略図である
。本発明は、ライン保護フィルタのサブ回路ＬＬ（図２０）及び全波整流器サブ
回路ＢＲ（図２２）から成る。サブ回路ＰＦＡ２（図２３）、スナバのサブ回路
ＳＮ（図３０）、磁気素子サブ回路 ＰＦＴ１（図１８）、サブ回路ＣＰ（図２
６）、バッファのサブ回路ＡＭＰ（図２９）、過大温度サブ回路ＯＴＰ（図２８
）、過電圧フィードバックのサブ回路ＩＰＦＦＢ（図４０）及び電圧フィードバ
ックのサブ回路ＩＦＢ（図４０Ｂ）を有する力率補正された調整されたブースト
段。スタートアップ抵抗器Ｒ２、フィルタコンデンサＣ１、ＰＦＣコンデンサＣ
２、フライバックダイオード Ｄ４、スイッチトランジスタＱ１、ホールドアッ
プコンデンサ（hold up capacitor）Ｃ１７及びＣ１６及び抵抗器Ｒ１７。サブ
回路ＣＰＡ（図２７）、ＰＰＧ（図４３）、ＡＭＰ１（図２９）、ＡＭＰ２（図
２９）、スナバのサブ回路 ＳＮＢ（図３２）及びＳＮＡ（図３１）、抵抗器Ｒ
ｌｏａｄ、トランジスタＱ６及びＱ９、磁気素子ＰＰＴ１（図１９）、及びＯＵ
ＴＡ（図２５）を有する、効率の良いプッシュプル絶縁段。
【００２７】
【表２】
【００２８】 ２段コンバータにおいては、第２のプッシュプル出力段への１次側電圧は力率
補正された入力（ブースト）段によって変調される。各段は個別型及び分布型Ｎ
ＳＭＥから構成されることができる。不飽和磁気要素についてのＢ−Ｈヒステリ
シスのグラフが図１５に示されている。以下の記述は特定のコンバータトポロジ
、すなわちフライバック制御された１次側及び定デューティサイクル・プッシュ
プル２次側というものに関するものであり、そのいくつかのトポロジの出力数、
様式（style）及び配置は一例として提供されているものであって、制限するも
のではない。さらに、不飽和磁気要素のＢＬ１、ＰＦＴ１及びＰＰＴ１を分布型
ＮＳＭＥとして実施することもできる。一例として、ＰＦＴ１は分布型磁気要素
ＰＦＴ１Ａ（図１８Ｃ）として示されている。分布型磁気要素は、多重ＮＳＭＥ
の両端の直列結合されて分圧された１次巻線から波形率の柔軟性と多重平列２次
出力をサポートする有利な高電圧コンバータ設計の変形を可能にする。ホールド
アップコンデンサ（１個または複数）〔Ｃ１７｜｜Ｃ１６〕の負側は、ブリッジ
の正側に接続される。これによって、整流されたライン電圧をホールドアップコ
ンデンサ（１個または複数）におけるブースト電圧から排除することができる。
これによって、今度はブースト（ＰＦＣ）段からプッシュプル段の直接的な調整
が可能となる。これによって、既知の技術からの、過大サイズで熱的にデレーテ
ィングされた変圧器及び多くのサブ回路のコンポーネントの典型的なＰＷＭ制御
が除去される。ＡＣラインは、ピンＬＬ１とＬＬ２の間でサブ回路 ＬＬ（図２
０）に接続されている。ＡＣ／アースのグラウンドは、ノードＬＬ０に接続され
ている。フィルタにかけられて電圧制限されたＡＣラインは、サブ回路ＬＬのノ
ード／ピンＬＬ５上に現われ、ブリッジ整流器サブ回路 ＢＲ（図２２）のノー
ドＢＲ１に接続されている。フィルタにかけられ電圧制限されたＡＣのニュート
ラル／ＡＣの帰線（return leg）はサブ回路ＬＬのピンＬＬ６に現われ、ＢＲの
入力ピンＢＲ２に接続されている。ライン電圧は全波整流され、サブ回路ＢＲ（
図２２）のノードＢＲ＋上に現れる正のヘイバーサイン（haversine）に変換さ
れる。スタートアップ抵抗器Ｒ２はＢＲ＋をサブ回路ＣＰのピンＣＰ＋に接続す
る。ノードＣＰ＋は制御素子サブ回路ＰＦＡ（図２３）のピンＰＦＡ＋及び過大
温度スイッチのサブ回路ＯＴＰ（図２８）のピンＧＡＰに接続する。抵抗器Ｒ２
は整流器／調節器ＣＰが全出力になるまで、制御素子に対しスタートアップ電力
を提供する。ＰＦＴ１からのノードＳ１Ｈはサブ回路ＰＦＡのノードＰＦＶＣに
接続されている。コアのゼロクロス（zero crossing）はＳ１Ｈでの電圧がゼロ
であるときに検知される。コアのゼロクロスはＰＦＣをリセットし新しいサイク
ルをスタートさせるのに用いられる。ブリッジＢＲ＋のＤＣ側の正のノードはコ
ンデンサＣ２を通してＢＲ−に接続されている。Ｃ２は、ラインからスイッチン
グ電流を分離（de-couple）して、ライン調波（line harmonics）及びＥＭＩを
低減させながら力率を改善するために、さまざまなライン及び負荷条件に対して
選択される。ＮＳＭＥのサブ回路ＰＦＴ１（図１８）のピンＰ１Ｂ及びＳ２ＣＴ
の１次側は、スナバのサブ回路 ＳＮ（図３０）のピンＳＮＬ１、サブ回路ＢＲ
のピンＢＲ＋に接続し、かつピンＢＲ＋（図１Ａ）に接続する。整流されたＡＣ
電力のための戻りのラインＢＲ−は以下のピンに接続される。即ち、サブ回路Ｂ
ＲのＢＲ−、ＰＦＡのピンＢＲ−、サブ回路ＡＭＰのピンＧＡ０、出力スイッチ
Ｑ１のソース、コンデンサＣ２、サブ回路 ＣＰのピンＣＴ０、サブ回路ＰＦＴ
１のピンＳ１ＣＴ及びＣＴ２０、ＥＭＩフィルタコンデンサＣ１を通ってアース
・グラウンド・ノードＬＬ０に接続される。図１からのピンＢＲ＋は、図１Ａの
サブ回路ＣＰＡのピン、ＳＮのピンＳＮＬ１、サブ回路ＰＦＴ１のピンＰ１Ｂ、
及びサブ回路ＰＦＴ１のピンＳ２ＣＴに接続される。ピンＢＲ＋は、図１Ａに続
き、サブ回路ＣＰＡのピンＣＴ２０、ＰＰＧ（図４３）のピンＰＰＧ０、サブ回
路ＡＭＰ１のピンＧＡ０、サブ回路ＡＭＰ２のピンＧＡ０、サブ回路ＩＰＦＦＢ
のピンＰＦ−、コンデンサ〔Ｃ１６｜｜Ｃ１７｜｜抵抗器Ｒ１７〕、トランジス
タＱ６のソース、トランジスタＱ９のソース、サブ回路ＳＮＡのピンＳＮＡ２及
びサブ回路ＳＮＢのピンＳＮＢ２に接続する。出力スイッチ Ｑ１のドレーンは
、ダイオードＤ４のアノード、サブ回路ＳＮＢのピンＳＮＬ２及びサブ回路ＰＦ
Ｔ１のピンＰ１Ａ及びサブ回路ＳＮのピンＳＮＬ２に接続される。スナバ回路Ｓ
Ｎは、フライバックダイオードＤ４が導通を開始するまで、Ｑ１に対する高電圧
ストレスを低減させる。ＡＣ／ＤＣコンバータ段（図１）のライン結合され力率
補正されブースト調整された出力電圧（foost regulated output voltage）はノ
ードＰＦ＋上に現われる。サブ回路ＤＳＮ（図３０Ａ）をＤ４と並列に接続する
ことによって付加効率を実現することができる。調整されたブースト出力ＰＦ＋
は、以下のものに接続する。即ち、サブ回路 ＳＮのピンＳＮＯＵＴ、サブ回路
ＤＳＮのピンＳＮＯＵＴ及びダイオードＤ４のカソード。ノードＰＦ＋も同様に
図１Ａ上でコンデンサ〔Ｃ１６｜｜Ｃ１７｜｜Ｒ１７〕、サブ回路ＩＰＦＦＢ（
図４０）のピンＰＦ＋、サブ回路ＰＰＴ１（図１９）のピンＰ２ＣＴ、スナバの
サブ回路ＳＮＡ（図３１）のピンＳＮＡ３及びスナバＳＮＢ（図３２）のピンＳ
ＮＢ３にも接続する。サブ回路ＰＦＴ１の磁気素子巻線のピンＳ１Ｈは、ＣＰの
ピンＣＴ１Ａ及びサブ回路ＰＦＡのピンＰＦＶＣに接続される。サブ回路ＰＦＴ
１の磁気素子巻線ノードＳ１ＬはＣＰのピンＣＴ２Ａに接続される。サブ回路Ｐ
ＦＴ１の磁気素子巻線ノードＳ２Ｈは、図１Ａのピン１０に接続され、次にＣＰ
ＡのピンＣＴ１Ｂに接続される。サブ回路ＰＦＴ１の磁気素子巻線ノードＳ２Ｌ
は図１Ａのピン１２に、次にＣＰＡのピンＣＴ２Ｂに接続される。ＡＣライン相
（AC line phase）、負荷電圧、及び磁気素子フィードバックを用いるサブ回路
ＰＦＡは指令パルスＰＦＣＬＫを発生する。サブ回路ＰＦＡ（図２３）のピンＰ
ＦＣＬＫは、サブ回路ＡＭＰＩ（図２９）のバッファ増幅器のピンＧＡ１の入力
端に接続される。サブ回路ＡＭＰのバッファを介した高速ゲート駆動出力ピンＧ
Ａ２はスイッチＦＥＴのＱ１のゲートに接続されている。ＡＭＰにより提供され
るバッファリングによって、スイッチＱ１のオン・オフ時間が短縮され、スイッ
チロスは大幅に低減される（図１３及び１４を参照）。ピンＧＡ０を有するＱ１
のソースは戻りのノードＢＲ−に接続される。サブ回路ＡＭＰに対する電源（po
wer）はサブ回路ＯＴＰのピンＴＳ＋からピンＧＡ＋に接続される。サーマルス
イッチＴＨＳ１はＱ１に接続される。Ｑ１のケースがほぼ１０５Ｃに達した場合
、ＴＨＳ１が開いて、サブ回路ＡＭＰに対する電力を除去し、第１の（入力）段
を安全にシャットダウンする。正常動作は、スイッチ温度が２０〜３０℃下がっ
てＴＨＳ１を閉じた後で再開する。出力スイッチＱ１のドレーンは、不飽和磁気
要素のサブ回路ＰＦＴ１（図１８）の１次巻線のピンＰ１Ａ及びスナバのサブ回
路ＳＮ（図３０）のピンＳＮＬ２に接続される。ＰＦＣのサブ回路ＰＦＡのピン
ＰＦＡ２からの基準電圧は、フィードバック回路のサブ回路ＩＰＦＦＢのピンＦ
ＢＣ及びサブ回路ＩＦＢのピンＦＢＣに接続される。制御電流フィードバック回
路は、サブ回路ＰＦＡのノードＰＦ１で合計される。ピンＰＦ１はフィードバッ
ク回路のサブ回路ＩＰＦＦＢのピンＦＢＥ及びサブ回路ＩＦＢピンのＦＢＥに接
続されている。一定の周波数／デューティサイクルの非オーバーラップ（non-ov
erlapping）２相発生器のサブ回路ＰＰＧ（図４３ １Ａ）は、プッシュプル出力
段のための駆動を発生する。相１（phase one）出力ピンＰＨ１はサブ回路 ＡＭ
Ｐ１のピンＧＡ１に接続され、第２相出力ピンＰＨ２はサブ回路ＡＭＰ２ピンの
ＧＡ１に接続されている。増幅器バッファのサブ回路ＡＭＰ１のピンＧＡＰ２の
出力は、プッシュプル出力スイッチＱ６のゲートに接続する。増幅器バッファの
サブ回路ＡＭＰ２のピンＧＡＰ２の出力はプッシュプル出力スイッチＱ９のゲー
トに接続する。ＡＭＰ１及びＡＭＰ２からのバッファリング電流（buffering cu
rrent）は、Ｑ６及びＱ９に高速で低インピーダンスの臨界減衰されたスイッチ
ング（critically damped switching）を提供し、オン−オフ遷移時間及びスイ
ッチングロスを大幅に低減する。サブ回路ＣＰＡ（図１Ａ）のピンＣＰ２＋から
の調整された１８ボルト電源は、増幅器バッファのサブ回路ＡＭＰ１のピンＧＡ
＋、増幅器バッファのサブ回路ＡＭＰ２のピンＧＡ＋及びサブ回路ＰＰＧのピン
ＰＰＧ＋に接続される。トランジスタＱ６のドレーンは、スナバ回路のサブ回路
ＳＮＢのピンＳＮＢ１及び不飽和センタタップ付き１次磁気素子のサブ回路ＰＰ
Ｔ１のピンＰ２Ｈに接続されている。トランジスタＱ９のドレーンは、スナバ回
路のサブ回路ＳＮＡ（図３１）のピンＳＮＡ１及びサブ回路ＰＰＴ１のピンＰ２
Ｌに接続されている。トランジスタＱ６のソースは、スナバ回路のサブ回路ＳＮ
ＢのピンＳＮＢ２、トランジスタＱ９のソース、サブ回路ＳＮＡのピンＳＮＡ２
及び戻りのノードＢＲ＋に接続されている。ＮＳＭＥのサブ回路ＰＰＴ１のピン
ＳＨの絶縁された出力は、整流器のサブ回路ＯＵＴＡ（図２５Ａ）のピンＣ７Ｂ
に接続し、ピンＳＬはサブ回路ＯＵＴＡのＣ８Ｂに接続する。ＰＰＴ１のピンＳ
ＣＴのセンタタップは、出力の戻りあるいは負のノードＯＵＴ−であり、それは
サブ回路ＯＵＴＡのピンＯＵＴ−及びサブ回路ＩＦＢ（図４０Ｂ）のピンＯＵＴ
−及びＲＬＯＡＤに接続する。サブ回路ＯＵＴＡのピンＯＵＴ＋からのコンバー
タの正の出力は、ＲＬＯＡＤ及びサブ回路ＩＦＢのピンＯＵＴ＋に接続される。
図１の素子ＬＬ１、ＢＲ、ＰＦＡ、ＡＭＰ、Ｑ１、ＩＰＦＦＢ、ＩＦＢ及びＰＦ
Ｔ１（入力段）は、力率補正されたＡＣ／ＤＣ変換を実施する。このコンバータ
の調整された高電圧出力は、ＰＰＧ、ＡＭＰ１、ＡＭＰ２、Ｑ６、Ｑ９、ＰＰＴ
１及びＯＵＴＡ（図１Ａ）を含む効率の良い固定された周波数／デューティサイ
クルのプッシュプル段を供給する。磁気素子のサブ回路ＰＰＴ１は、２次側でガ
ルバニック絶縁（galvanic isolation）及び最小の電圧オーバシュートとリプル
を提供し、かくして整流器サブ回路ＯＵＴＡのフィルタリングの要求を最小限に
おさえる。サブ回路ＰＦＡのピンＰＦＡ２からの５ボルトの基準出力は、まずピ
ン１５に、次に図１Ａのサブ回路ＩＰＦＦＢのピンＦＢＣ及びサブ回路ＩＦＢの
ピンＦＢＣに接続する。サブ回路ＰＦＡピンのＰＦ１からのパルス幅制御入力端
はピン１４に、次に図１Ａのサブ回路ＩＰＦＦＢのピンＦＢＥ及びサブ回路ＩＦ
ＢのピンＦＢＥに接続する。サブ回路ＩＦＢは、ＡＣ／ＤＣコンバータに対する
高速フィードバックを提供し、ブースト段の速度は、精密な出力電圧調整及びア
クティブ・リプル・リジェクション（active ripple rejection）を提供する。
突然のライン又は負荷変化の場合、サブ回路ＩＰＦＦＢは絶縁された出力で調整
を維持するために内部のブースト（boost）を補正する。当該技術分野で既知の
遠隔負荷検知及びその他のフィードバック方法をサブ回路ＩＰＦＦＢで実施する
ことができる。この構成は、力率補正された入力の過渡現象保護、急速ライン−
負荷応答（rapid line-load response）、優れた調節、絶縁された出力そして高
温での静かで効率の良い動作を提供する。
【００２９】 図２は、ＤＣ／ＡＣコンバータの１実施形態の概略図である。本発明のＤＣＡ
Ｃ１は効率の良いプッシュプルコンバータである。サブ回路ＰＰＧ（図４３）、
ＡＭＰ１（図２９）、ＡＭＰ２（図２９）、ＳＮＢ（図３２）、ＳＮＡ（図３１
）、ＰＰＴ１（図１９）及びＯＵＴＡ（図２５）、スイッチＱ６及びＱ９から構
成されている。
【００３０】
【表３】
【００３１】 コンバータＡＣＤＣ１は可変ＤＣ電圧を受取りそれを効率良く固定周波数での
可変ＡＣ電圧出力に変換する。可変周波数動作はＰＰＧに対する簡単な変更によ
って達成可能である。この実施形態においては、固定周波数動作が必要とされる
。磁気素子は不飽和磁気要素を含む。不飽和磁気要素についてのＢ−Ｈヒステリ
シスのグラフは図１５に示されている。可変ＤＣ電圧はピンＤＣ＋に印加される
。ピンＤＣ＋は次の、サブ回路ＰＰＴ１（図１９）のピンＰ２ＣＴ、スナバのサ
ブ回路ＳＮＡ（図３１）のピンＳＮＡ３及びスナバＳＮＢ（図３２）のピンＳＮ
Ｂ３に接続する。定周波数の非オーバーラップ２相発生器のサブ回路ＰＰＧ（図
４３）はプッシュプル出力スイッチに対する駆動を発生する。相１の出力ピンＰ
Ｈ１はサブ回路ＡＭＰ１のピンＧＡ１に接続されており、第２相出力ピンＰＨ２
はサブ回路ＡＭＰ２のピンＧＡ１に接続されている。増幅器バッファのサブ回路
ＡＭＰ１のピンＧＡＰ２の出力はプッシュプル出力スイッチＱ６のゲートに接続
する。増幅器バッファのサブ回路ＡＭＰ２のピンＧＡＰ２の出力はプッシュプル
出力スイッチＱ９のゲートに接続する。ＡＭＰ１及びＡＭＰ２によって提供され
るバッファリングは、スイッチＱ１のオン・オフ時間を短縮し、スイッチングロ
スを大幅に低減する（図１３及び１４参照）。ピンＰ１８Ｖからの外部調整され
た１８ボルトの電源は、増幅器バッファのサブ回路ＡＭＰ１のピンＧＡ＋、増幅
器バッファのサブ回路ＡＭＰ２のピンＧＡ＋及びサブ回路ＰＰＧのピンＰＰＧ＋
に接続される。トランジスタＱ６のドレーンは、スナバ回路のサブ回路ＳＮＢの
ピンＳＮＢ１及び不飽和のセンタタップ付き１次磁気素子のサブ回路ＰＰＴ１の
ピンＰ２Ｈに接続されている。トランジスタＱ９のドレーンは、スナバ回路のサ
ブ回路ＳＮＡ（図３１）のピンＳＮＡ１及びサブ回路ＰＰＴ１のピンＰ２Ｌに接
続されている。トランジスタＱ６のソースは、スナバ回路のサブ回路ＳＮＢのピ
ンＳＮＢ２、トランジスタＱ９のソース、サブ回路ＳＮＡのピンＳＮＡ２、サブ
回路ＡＭＰ１のピンＧＡ０、サブ回路ＡＭＰ２のピンＧＡ０、サブ回路ＰＰＧの
ピンＰＰＧ０と戻りのピンＤＣ−に接続される。ＮＳＭＥのサブ回路ＰＰＴ１の
ピンＳＨのＡＣ出力はピンＡＣＨに接続し、ピンＳＬはピンＡＣＬに接続する。
ＰＰＴ１のピンＳＣＴのセンタタップはピンＡＣ０に接続される。磁気素子のサ
ブ回路ＰＰＴ１は、２次側でガルバニック絶縁及び最小の電圧オーバシュートと
リプルを提供し、かくして整流器アセンブリが取付けられた場合はフィルタリン
グの要求を最小限におさえる。サブ回路ＤＣＡＣ１は独立型コンバータとして、
又は多段コンバータシステムにおける高速かつ静かで効率の良い段として使用す
ることができる。サブ回路ＤＣＡＣ１は、絶縁された出力、静かな動作、効率の
良い変換、及び高温及び低温での動作を達成する。
【００３２】 図３及び３Ａは、本発明の３段の変形例である。この装置は、ＡＣ−ＤＣ又は
ＤＣ−ＤＣブーストコンバータ段、ＤＣ−ＤＣフォワードコンバータ段、及びプ
ッシュプル段から構成されている。このシステムは、低電流のバック調整（buck
regulation）、バッファを介したスイッチング、整流付きスナバリング（recti
fied snubbering）、及び各段でのＮＳＭＥを組み合わせることによってロスを
低減させる。コンバータに接続されたあらゆる負荷が確実にＡＣラインに対して
抵抗性負荷のように見えるようにし、ＡＣ電力ライン内の望ましくない調波及び
変位電流（displacement current）を除去するために、力率補正されたブースト
段が用いられる。磁化ロス（magnetizing loss）を最小限におさえ、結合効率（
coupling efficiency）を改善し、磁気素子の加熱を最小化し、飽和コア電流の
スパイク／ギャップ漏洩を除去し、部品数を低減し、熱劣化を低減させ、ＭＴＢ
Ｆ（mean time before failure：平均無故障時間）を大きくするために、先行技
術に比べより低い透磁率をもつＮＳＭＥが使用される。本発明はまた、主ＦＥＴ
のゲートを急速に変える（slew）ために、高速スイッチングＦＥＴを有するエミ
ッタフォロワ回路も使用する。不飽和磁気要素の使用により、さらに高い電圧で
の動作が可能となり、これは正比例的に電流を低下させ、Ｉ2Ｒ加熱によるスイ
ッチ、磁気素子及び導体のロスをさらに低減させる。高圧ＦＥＴスイッチは、よ
り低いゲートキャパシタンスがより高速のスイッチングをもたらすという付加的
利益を有する。ターンオン時に、ｎチャネルゲート駆動ＦＥＴは、主ＦＥＴのゲ
ートをすばやく充電する。ターンオフでは、ＰＮＰダーリントン・トランジスタ
・スイッチは主ＦＥＴのゲートを迅速に放電する。ＰＦＣ段でのフライバック効
果は、誘導性フライバックを減結合（decouple）させ、更にそれを弱めるためス
イッチ付き磁気素子（switched magnetic element）の両端に付加的にコンデン
サ結合されたダイオードを有する出力ダイオードの両端に位置づけされた整流Ｒ
Ｃ回路を使用することによって管理される。本発明は、ライン保護フィルタのサ
ブ回路ＬＬＩ（図２１）及び全波整流器のサブ回路ＢＲ（図２２）及びコンデン
サＣ１とＣ２を有する力率補正型調整用ブースト段から成る。サブ回路ＰＦＢ（
図２４）、抵抗器Ｒ２、整流器ＣＰ（図２６）、磁気素子ＰＦＴ１（図１８）、
過大温度保護ＯＴＰ（図２８）、スナバＳＮ（図３０）、ゲートバッファＡＭＰ
（図２９）、スイッチトランジスタＱ１、フライバックダイオードＤ４、ホール
ドアップコンデンサＣ１７及びＣ１６、ブリード抵抗器Ｒ１７、及び電圧フィー
ドバックのサブ回路ＦＢＡ（図４０Ａ）も含まれる。サブ回路ＰＷＦＭ（図３３
）、電流検知抵抗器Ｒ２６、整流器ＣＰＡ（図２７）、磁気素子ＢＬ１（図１８
Ｂ）、過電圧保護ＯＶＰ（図４２）、ＩＰＦＦＢ（図４０）ゲートバッファＡＭ
Ｐ３（図２９）、スイッチトランジスタＱ２、フライバックダイオードＤ７０、
蓄積コンデンサＣ４、及び電圧フィードバックのサブ回路ＩＦＢ（図４０Ｂ）を
有する効率の良い第２の予備調整用バック段も含まれる。サブ回路ＣＰＡ（図２
７）、２相発生器ＰＰＧ（図４３）、ゲートバッファＡＭＰ１（図２９）及びＡ
ＭＰ２（図２９）、スイッチトランジスタＱ６及びＱ９、スナバＳＮＡ（図３１
）及びＳＮＢ（図３２）、磁気素子ＰＰＴ１（図１９）及び整流器ＯＵＴＡ（図
２５）を有する効率の良い第３のプッシュプル絶縁段も含まれる。
【００３３】
【表４】
【００３４】 ＡＣラインは、ピンＬＬ１とＬＬ２の間でサブ回路ＬＬＡ（図２１）に接続さ
れている。ＡＣ／アース・グラウンドはノードＬＬ０に接続されている。フィル
タにかけられ電圧制限されたＡＣラインは、サブ回路ＬＬＡのノード／ピンＬＬ
５上に現われ、ブリッジ整流器サブ回路ＢＲのノードＢＲ１に接続されている。
フィルタにかけられ電圧制限されたＡＣのニュートラル／ＡＣ帰線は、サブ回路
ＬＬのピンＬＬ６上に現われ、ＢＲの入力ピンＢＲ２に接続されている。ライン
電圧は全波整流され、サブ回路ＢＲのノードＢＲ＋に現われる正のヘイバーサイ
ンに変換される。スタートアップ抵抗器Ｒ２はＢＲ＋をサブ回路ＣＰのピンＣＰ
＋に接続する。ノードＣＰ＋は、制御素子サブ回路ＰＦＢのピンＰＦＡ＋及び過
大温度スイッチのサブ回路ＯＴＰのピンＧＡＰに接続する。抵抗器Ｒ２は調節器
ＣＰが全出力になるまで制御素子に対しスタートアップ電力を提供する。ＰＦＴ
１からのノードＳ１Ｈは最初にピン３１（図３１）、次にサブ回路ＣＰのピンＣ
Ｔ１Ａ及びサブ回路 ＰＦＢのピンＰＦＶＣに接続される。コアのバイアスのゼ
ロクロスは、Ｓ１Ｈにおける電圧がＢＲ−に関してゼロにあるときに検知される
。このコアのゼロクロスはＰＦＣをリセットし、新しいサイクルをスタートさせ
るのに用いられる。ブリッジＢＲ＋のＤＣ側の正のノードは、コンデンサＣ２を
通してＢＲ−に接続される。コンデンサＣ２は、ラインからスイッチング電流を
分離し力率を改善するためにさまざまなライン及び負荷条件に対して選択される
。サブ回路ＢＲのピンＢＲ＋は、スナバのサブ回路ＳＮのピンＳＮＬ１、サブ回
路ＰＦＢのピンＢＲ＋（図３Ａ）に接続し、その後ＮＳＭＥのサブ回路ＰＦＴ１
の１次側のピンＰ１Ｂ及びサブ回路ＯＶＰのピンＢＲ＋に接続する。整流された
ＡＣ電力のための戻りラインは以下のピンに接続される。即ち、サブ回路ＢＲの
ＢＲ−、サブ回路ＰＦＴ１のピンＳ１ＣＴ、ＰＦＣサブ回路ＰＦＢのピンＢＲ−
、サブ回路ＦＢＡのピンＢＲ−、コンデンサＣ２、サブ回路ＣＰのピンＣＴ０、
サブ回路ＩＰＦＦＢのピンＦＢＥ、及びＥＭＩフィルタコンデンサＣ１を通して
アース・グラウンド・ノードＬＬ０。ノードＢＲ−は図３Ａへと続き、Ｒ２６、
コンデンサ〔Ｃ１６｜｜Ｃ１７｜｜Ｒ１７〕、サブ回路ＯＶＰのピンＢＲ−、サ
回路ＰＷＦＭのピンＰＷＦＭ０、サブ回路ＡＭＰ３のピンＧＡ０、スイッチＱ２
のソースに接続する。浮動グラウンドのノードＰＦ−は、磁気素子サブ回路ＰＦ
Ｔ１のピンＳ２ＣＴ、整流器サブ回路ＣＰＡのピンＣＴ２０、発生器サブ回路Ｐ
ＰＧ（図４３）のピンＰＰＧ０、サブ回路ＡＭＰ１のピンＧＡ０、サブ回路ＡＭ
Ｐ２のピンＧＡ０、コンデンサＣ４、磁気素子ＢＬ１ピン、トランジスタＱ６の
ソース、トランジスタＱ９のソース、サブ回路ＳＮＡのピンＳＮＡ２、サブ回路
ＳＮＢのピンＳＮＢ２、ピンＰＦ−（図３）、そして次にサブ回路ＩＰＦＦＢの
ピンＰＦ−に接続する。出力スイッチＱ１のドレーンは、ダイオードＤ４のアノ
ード、サブ回路ＳＮのピンＳＮＬ２、次に図３Ａのピン３４、次にサブ回路ＰＦ
Ｔ１ピンＰ１Ａに接続される。スナバＳＮは、フライバックダイオードＤ４が導
通を始めるまでＱ１に対する高電圧ストレスを低減させる。フライバックダイオ
ードＤ４の両端にサブ回路ＤＳＮ（図３０Ａ）を付加することにより、付加的な
整流の効率化及び保護が達成される。力率補正型ＡＣ／ＤＣコンバータ段のフィ
ードバック補正されたブースト出力電圧はノードＰＦ＋とＰＦ−の両端に現われ
る。調整された３８５ボルトのブースト出力ノードＰＦ＋は以下のものに接続す
る、すなわちサブ回路ＳＮのピンＳＮＯＵＴ、ダイオードＤ４のカソード、サブ
回路ＩＰＦＦＢ（図４０）のピンＰＦ＋、サブ回路ＦＢＡのピンＰＦ＋、次に図
３ＡのピンＰＦ＋、コンデンサ〔Ｃ１６｜｜Ｃ１７｜｜Ｒ１７〕、磁気素子サブ
回路 ＰＴＴ１（図１９）のピンＰ２ＣＴ、スナバのサブ回路ＳＮＡ（図３１）
のピンＳＮＡ３、及びスナバＳＮＢ（図３２）のピンＳＮＢ３、サブ回路ＯＶＰ
のピンＰＦ＋、コンデンサＣ４及びダイオードＤ７０のカソードに接続する。サ
ブ回路ＰＦＴ１の磁気素子巻線ノードＳ１Ｈはピン３１（図３）に、次にサブ回
路ＣＰのピンＣＴ１Ａとサブ回路ＰＦＢのピンＰＦＶＣに接続される。サブ回路
ＰＦＴ１の磁気素子巻線ノードＳ１Ｌはピン３３（図３）に、次にサブ回路ＣＰ
のピンＣＴ２Ａに接続される。サブ回路ＰＦＴ１の磁気素子巻線ノードＳ２Ｈは
ＣＰＡのピンＣＴ１Ｂに接続される。サブ回路ＰＦＴ１の磁気素子巻線ノードＳ
２ＬはＣＰのピンＣＴ２Ｂに接続される。サブ回路ＰＦＢは、ＡＣラインの相か
らのフィードバック、Ｑ１スイッチ電流、磁気バイアス第１段及び出力電圧フィ
ードバックを用いて、ピンＰＦＣＬＫ上に指令パルスを発生する。サブ回路ＰＦ
Ｂ（図２４）のピンＰＦＣＬＫは、サブ回路ＡＭＰ１のバッファＡＭＰ増幅器の
入力のピンＧＡ１に接続されている。サブ回路ＡＭＰのバッファを介した高速低
インピーダンスゲート駆動出力ピンＧＡ２は、スイッチＦＥＴのＱ１のゲートに
接続されている。ＡＭＰによって提供されるバッファリングは、スイッチＱ１の
「オン」及び「オフ」時間を短縮し、スイッチロスを大幅に減少させる（図１３
及び１４参照）。Ｑ１のソースは、サブ回路ＡＭＰのピンＧＡ０、図３Ａのピン
３５、次に戻りノードＢＲ−に接続された電流検知抵抗器Ｒ２６に接続される。
Ｒ２６の両端に発生した電圧はＰＦＢのピンＰＦＳＣへとフィードバックされる
。この信号は、低ライン又は高負荷により誘起された過電流故障に応答してパル
ス幅を減少させることによってスイッチを保護するために使用される。サブ回路
ＦＢＡのピンＢＲ−の戻りラインは、ノードＢＲ−及びサブ回路ＰＦＢのピンＢ
Ｒ−に接続される。このフィードバックは非絶縁である、すなわち、第１段がＰ
Ｆ＋で３８５ボルトの出力を生ずるように回路値が選択される。サブ回路のフィ
ードバック回路ＦＢＡ（図４０Ａ）のピンＰＦ１はサブ回路ＰＦＢのピンＰＦ１
に接続されている。コントローラＰＦＢは、ライン及び負荷条件とは独立してＰ
Ｆ＋で実質的に一定な３８５ボルトを維持するためにＰＦＣＬＫ信号を変調する
。サブ回路ＦＢＡにおいてコンポーネントの故障が発生した場合、ＰＢＦは非常
に高い電圧に対してコンバータに指令を与える場合がある。サブ回路ＯＶＰは、
それが４０５ボルトを超えた場合にＯＶＰがサブ回路ＢＲの出力をクランプして
サブ回路ＬＬＡ内のヒューズＦ１を開放させることになるように、第１段ブース
トを監視する。代替の過電圧回路ＯＶＰ１（図４２Ａ）がＯＶＰに取って代って
１８ボルトの制御電源をクランプして、ヒューズを開放せずにコンバータのブー
スト作用を停止させることができる。サブ回路ＦＢＡのピンＰＦ１からのノード
でサンプリングされたコンバータの出力は、サブ回路ＰＦＢのピンＰＦ１に接続
される。ＢＲ＋上のヘイバーサインは、ピンＰＦＣＬＫ上に可変幅の制御パルス
を発生するために、ＰＦＢによって内部の倍率器（multiplier）とともに用いら
れる。スイッチＱ１の高周波数変調は、負荷／コンバータをＡＣラインに対し抵
抗性であるように見えるようにする。過大温度保護サブ回路ＯＴＰのピンＴＳ＋
は、サブ回路ＡＭＰのピンＧＡ＋に接続されている。サーマルスイッチＴＨＳ１
はＱ１に接続されている。Ｑ１がおよそ１０５℃に達した場合に、ＴＨＳ１は開
きサブ回路ＡＭＰに対する電力を除去し、第１段を安全にシャットダウンさせる
。温度が２０〜３０℃降下してＴＨＳ１を閉じた後、正常な動作が再開する。第
２段は、バック段（buck stage）として構成されている。これは、第１段の３８
５ボルト出力を受取る。第２の浮動基準ノードＲＦ−のエネルギー貯蔵素子コン
デンサＣ４を利用することにより、最終プッシュプル段への電圧は、最小のロス
で調整可能である。サブ回路ＣＰのピンＣＰ１８Ｖ＋からの電源は、図３Ａのピ
ン３０に接続され、その後、サブ回路ＰＷＦＭ（図３３）のピンＰＷＭ＋及びＡ
ＭＰ３のピンＧＡ＋に接続される。サブ回路ＩＰＦＦＢのピンＦＢＣからのフィ
ードバック電流は、まずはピン３６（図３Ａ）に、次にサブ回路ＩＦＢのピンＦ
ＢＣ及びサブ回路ＰＷＦＭのピンＰＦ１に接続される。サブ回路 ＩＰＦＦＢは
、第２段の出力が２００ボルトより大きい場合にのみこのノードからの電流を分
流させる。コンバータがその設計された出力電圧に達した時に、ＩＦＢはＰＷＦ
ＭのピンＰＦ１からの電流を分流させ、ＰＷＦＭに対しピンＰＷＭＣＬＫ上でパ
ルス幅を減らすよう信号を送る。サブ回路ＡＭＰ３の入力ピンはサブ回路ＰＷＦ
ＭのピンＰＷＭＣＬＫに接続される。ＡＭＰ３バッファのピンＧＡ２の出力はス
イッチＱ２のゲートに接続されている。Ｑ２のドレーンはＤ７０のアノード及び
不飽和磁気要素のサブ回路ＢＬ１のピンＰ２Ｂ（図１８Ｂ）に接続される。スイ
ッチＱ２をターンオンすると、Ｃ４も充電され、磁気素子ＢＬ１内にエネルギー
が貯えられる。スイッチＱ２を解除することによって、磁気素子ＢＬ１内に貯え
られたエネルギーはフライバックダイオードＤ７０を通ってＣ４を充電すること
ができるようになる。より大きなパルス幅はより大きい電圧までＣ４を充電し、
かくして最終プッシュプル段への第１段電圧の一部分を効率よく阻止する。この
作用により、最終のコンバータ段に対し調整された電圧が提供されることになる
。第３の及び最終のプッシュプル（変圧器）コンバータ段はガルバニック絶縁、
フィルタリングを提供し、典型的に内部の高電圧母線をより低い調整された出力
電圧に変換する。効率の良いプッシュプル段は、コアの質量に対する最大負荷の
ためにＮＳＭＥ内に交流磁化電流を生成する。定周波数非オーバーラップ２相発
生器のサブ回路ＰＰＧ（図４３）は、プッシュプル出力段のための駆動を発生す
る。相１の出力ピンＰＨ１はサブ回路ＡＭＰ１のピンＧＡ１に接続されており、
出力ピンＰＨ２はサブ回路ＡＭＰ２のピンＧＡ１に接続されている。増幅器バッ
ファのサブ回路ＡＭＰ１のピンＧＡＰ２の出力はプッシュプル出力スイッチＱ６
のゲートに接続する。増幅器バッファのサブ回路ＡＭＰ２のピンＧＡＰ２の出力
はプッシュプル出力スイッチＱ９のゲートに接続する。ＡＭＰ１及びＡＭＰ２に
よって提供されるバッファリングは、スイッチＱ１のオン及びオフ時間を短縮し
、スイッチングロスを大幅に低減する。（図１３及び１４参照）。サブ回路ＣＰ
ＡのピンＣＰ１８＋からの調整された１８ボルトの電源は、増幅器バッファのサ
ブ回路ＡＭＰ１のピンＧＡ＋、増幅器バッファのサブ回路ＡＭＰ２のピンＧＡ＋
及びサブ回路ＰＰＧのピンＰＰＧ＋に接続される。トランジスタＱ６のドレーン
は、スナバ回路のサブ回路ＳＮＢのピンＳＮＢ１及び不飽和センタタップ付き１
次磁気素子のサブ回路ＰＰＴ１のピンＰ２Ｈに接続されている。トランジスタＱ
９のドレーンは、スナバ回路のサブ回路ＳＮＡ（図３１）のピンＳＮＡ１及びサ
ブ回路ＰＰＴ１のピンＰ２Ｌに接続されている。戻りのノードＰＦ−は、トラン
ジスタＱ６のソースを、スナバ回路のサブ回路ＳＮＢのピンＳＮＢ３、トランジ
スタＱ９のソース、サブ回路ＳＮＡのピンＳＮＡ３及び戻りのノードＧＮＤ２に
接続する。ＮＳＭＥのサブ回路ＰＰＴ１のピンＳＨの出力は整流器サブ回路ＯＵ
ＴＡ（図２５）のピンＣ７Ｂに接続し、ピンＳＬはＣ８Ｂに接続する。ＰＰＴ１
のピンＳＣＴのセンタタップは、出力戻り線又は負側のノードＯＵＴ−であり、
それはサブ回路のピンＯＵＴ−及びサブ回路ＩＦＢのピンＯＵＴ−及びＲＬＯＡ
Ｄに接続する。サブ回路ＯＵＴＡのピンＯＵＴ＋からの電源の正の出力はＲＬＯ
ＡＤ及びサブ回路ＩＦＢのピンＯＵＴ＋に接続される。素子ＬＬ１、ＢＲ、ＰＦ
Ａ、ＡＭＰ、Ｑ１、ＩＰＦＦＢ、ＩＦＢ及びＰＦＴ１は、力率補正されたＡＣ／
ＤＣ変換及びＤＣ出力調整を提供する。このコンバータの調整された高電圧出力
は、効率の良い固定周波数のプッシュプル段ＰＰＧ、ＡＭＰ１、ＡＭＰ２、Ｑ６
、Ｑ９、ＰＰＴ１及びＯＵＴＡに電力を供給するために用いられる。磁気素子の
サブ回路ＰＰＴ１は、２次側でガルバニック絶縁及び最小電圧オーバシュートを
提供し、かくして整流器サブ回路ＯＵＴＡのフィルタリングの要求を最小限にお
さえる。サブ回路ＩＦＢは、ＡＣ／ＤＣコンバータに対して高速のフィードバッ
クを提供し、ブースト段の速度は、精密な出力電圧調整及びアクティブ・リプル
・リジェクションを提供する。突然のライン又は負荷変化が発生した場合、サブ
回路ＩＰＦＦＢは内部ブーストを補償する。このシステムは、コンバータの中間
（低電流）段内に出力制御を集束させることと、不飽和磁気要素、バッファされ
たスイッチング、及び整流スナバ（rectifying snubber）を各段全体を通じて使
用することにより、ロスを減少させる。この組合わされた改良は、より高いシス
テム効率、より高い電力密度、より低い動作温度、及び改良された熱的耐量をも
たらし、それによってユニット出力毎の強制空気冷却の必要性を低減又は除去す
る。不飽和磁気特性は温度に対し比較的敏感でなく（図１７参照）、かくしてコ
ンバータがより大きい温度範囲にわたり作動できるようにする。実際には、Kool
MuのＮＳＭＥに対する動作温度は、ワイヤ／コア絶縁により２００℃に制限さ
れているが、その不飽和磁気材料は、５００Ｃというそのキュリー温度近くまで
作動可能な状態に留まる。この構成は、力率補正された入力の過渡現象保護、迅
速なライン−負荷及びリプル補償、すぐれた出力調整、出力絶縁及び高温での静
かで効率の良い動作を提供する。
【００３５】 図４は、力率補正された単一段ＡＣ／ＤＣコンバータのサブ回路ＡＣＤＣＰＦ
の概略図である。本発明は、ライン保護フィルタのサブ回路ＬＬ（図２０）及び
全波整流器サブ回路ＢＲ（図２２）から成る。サブ回路ＰＦＢ（図２４）、スナ
バのサブ回路ＳＮ（図３０）、磁気素子サブ回路ＰＥＴ１Ａ（図１８Ａ）、サブ
回路ＣＰ（図２６）、バッファのサブ回路ＡＭＰ（図２９）、過大温度サブ回路
ＯＴＰ（図２８）、及び電圧フィードバックのサブ回路ＦＢＡ（図４０Ａ）を有
する力率補正され調整されたブースト段も含まれる。スタートアップ抵抗器 Ｒ
２、フィルタコンデンサＣ１、ＰＦＣコンデンサＣ２、フライバックダイオード
Ｄ４、スイッチトランジスタＱ１、ホールドアップコンデンサＣ１７及びＣ１６
及び抵抗器Ｒ１７も含まれる。
【００３６】
【表５】
【００３７】 ＡＣラインは、ピンＬＬ１とＬＬ２の間でサブ回路ＬＬ（図２０）に接続され
る。ＡＣ／アース・グラウンドはノードＬＬ０に接続される。フィルタにかけら
れ電圧制限されたＡＣラインは、サブ回路 ＬＬ１のノード／ピンＬＬ５上に現
われ、ブリッジ整流器サブ回路ＢＲ（図２２）のノードＢＲ１に接続される。フ
ィルタにかけられ電圧制限されたＡＣのニュートラル／ＡＣ戻り線は、サブ回路
ＬＬのピンＬＬ６上に現われ、ＢＲの入力ピンＢＲ２に接続される。ライン電圧
は全波整流され、サブ回路ＢＲ（図２２）のノードＢＲ＋に現われる正のヘイバ
ーサインに変換される。スタートアップ抵抗器 Ｒ２はＢＲ＋をサブ回路ＣＰの
ピンＣＰ＋に接続する。ノードＣＰ＋は、力率コントローラのサブ回路ＰＦＡ（
図２４）のピンＰＦＡ＋及び過大温度スイッチのサブ回路ＯＴＰ（図２８）のピ
ンＧＡＰに接続する。抵抗器Ｒ２は、整流器及び調整器ＣＰが全出力となるまで
、制御素子に対しスタートアップ電力を提供する。ＰＦＴ１ＡからのノードＳ１
ＨはノードＰＦＶＣ（サブ回路ＰＦＢ）に接続される。Ｓ１Ｈにおける電圧がゼ
ロとなる時に、コアバイアスのゼロクロスが検知される。コアのゼロクロスはＰ
ＦＣをリセットし新しいサイクルをスタートするのに用いられる。ブリッジのＤ
Ｃ側の正のノードＢＲ＋はコンデンサＣ２を通してＢＲ−に接続される。Ｃ２は
、ラインからスイッチング電流を分離し力率を改善させるために、さまざまなラ
イン及び負荷条件に対して選択される。ＮＳＭＥのサブ回路ＰＦＴ１Ａ（図１８
Ａ）のピンＰ１Ｂの１次側は、スナバのサブ回路ＳＮ（図３０）のピンＳＮＬ１
、サブ回路ＰＦＢのピンＢＲ＋に接続し、ノードＢＲ＋に接続する。整流された
ＡＣ電力のための戻りラインＢＲ−は以下のピンに接続される、すなわち、サブ
回路ＢＲのＢＲ−、サブ回路ＰＦＢのピンＢＲ−、サブ回路ＡＭＰのピンＧＡ０
、検知抵抗器Ｒ２６、コンデンサ〔Ｃ１６｜｜Ｃ１７｜｜抵抗器Ｒ１７〕、コン
デンサＣ２、サブ回路ＣＰのピンＣＴ０、サブ回路ＰＦＴＩＡのピンＳＩＣＴそ
してＥＭＩフィルタコンデンサＣ１を通してアース・グラウンド・ノードＬＬ０
に接続される。出力スイッチＱ１のドレーンは、ダイオードＤ４のアノード、サ
ブ回路ＰＦＴ１ＡのピンＰ１Ａ及びスナバのサブ回路ＳＮのピンＳＮＬ２に接続
される。付加的な整流効率及び保護は、並列フライバックダイオードＤ４内にサ
ブ回路ＤＳＮ（図３０Ａ）を付加することによって達成される。サブ回路は、フ
ライバックダイオードＤ４が導通し始めるまで、Ｑ１に対する高電圧ストレスを
低減させる。ラインに接続されるＡＣ／ＤＣコンバータ段（図１）の力率補正及
びブースト調整された出力電圧はノードＰＦ＋に現われる。調整されたブースト
出力ＰＦ＋は、次のものに接続する、即ち、サブ回路ＳＮのピンＳＮＯＵＴ、ダ
イオードＤ４のカソード、コンデンサ〔Ｃ１６｜｜Ｃ１７｜｜Ｒ１７〕、及びス
ナバ−ＤＳＮ（図３０Ａ）のピンＳＮＯＵＴに接続する。サブ回路ＰＦＴ１Ａの
磁気素子巻線ノードＳ１Ｈは、ＣＰのピンＣＴ１Ａ及びサブ回路ＰＦＢのピンＰ
ＦＶＣに接続される。サブ回路 ＰＦＴ１Ａの磁気素子巻線ノードＳ１ＬはＣＰ
のピンＣＴ２Ａに接続される。ＡＣラインの相及び負荷電圧を用いるサブ回路Ｐ
ＦＢは指令パルスＰＦＣＬＫを発生する。サブ回路ＰＦＢ（図２４）のピンＰＦ
ＣＬＫはサブ回路ＡＭＰ１（図２９）のバッファ増幅器のピンＧＡ１の入力に接
続される。サブ回路ＡＭＰのバッファを介した高速ゲート駆動出力ピンＧＡ２は
、スイッチＦＥＴのＱ１のゲートに接続されている。ＡＭＰにより提供されるバ
ッファリングは、スイッチＱ１のオン及びオフ時間を短縮し、スイッチロスを大
幅に低減させる。Ｑ１のソースは、電流検知抵抗器Ｒ２６、サブ回路ＰＦＢのピ
ンＰＦＳＣに接続され、その後戻りのノードＢＲ−に接続される。Ｒ２６の両端
に発生した電圧はＰＦＢのピンＰＦＳＣにフィードバックされる。この信号は、
過電流故障の場合にスイッチを保護するために用いられる。サーマルスイッチＴ
ＨＳ１はＱ１に接続されている。Ｑ１が約１０５℃に達した場合にＴＨＳ１は開
き、サブ回路ＡＭＰに対する電力を除去し、第１段を安全にシャットダウンさせ
る。スイッチ温度が２０〜３０℃下がりＴＨＳ１を閉じた後、正常な作動が再開
する。サブ回路のフィードバック回路ＦＢＡ（図４０Ａ）のピンＰＦ１は、サブ
回路ＰＦＢのピンＰＦ１に接続される。ノードＰＦ＋（〔Ｃ１７｜｜Ｃ１６〕と
Ｄ４の接続点）でのコンバータ出力端は、サブ回路ＦＢＡのピンＰＦ＋に接続さ
れている。サブ回路ＦＢＡのピンＢＲ−の戻りラインはサブ回路ＰＦＢのピンＢ
Ｒ−に接続されている。このフィードバックは非絶縁であり、回路の値はＢＲ−
に関してＰＦ＋で実質的に一定な３８５ボルトの出力に対して選択される。整流
器セクションＢＲのピンＢＲ＋からの高電圧ヘイバーサインはサブ回路ＰＦＢの
ピンＢＲ＋に接続されている。このヘイバーサインは、コンバータＡＣＤＣＰＦ
がＡＣラインに対し抵抗性であるように見えるようにするためにＰＦＢにより内
部倍率器と共に使用される。サブ回路 ＬＬ１、ＢＲ、ＰＦＢ、ＡＭＰ、Ｑ１、
ＯＴＰ、ＦＢＡ、ＩＦＢ及びＰＦＴ１Ａは、力率補正型ＡＣ／ＤＣ変換を行なう
。このコンバータの調整された高電圧出力は、ＰＦ＋及びＢＲ−のノードに接続
された１つ又はそれ以上の外部コンバータに電力を供給するために使用できる。
ＮＳＭＥのサブ回路ＰＰＴ１Ａは非常に小さい波形率において高い電力レベルで
効率の良いブースト作用を提供する。サブ回路ＦＢＡは、コンバータに対する高
速フィードバックを提供し、ブースト段の速度は、精密な出力電圧調整及びアク
ティブ・リプル・リジェクションを提供する。この構成は、力率補正された入力
の過渡現象保護、急速なライン−負荷応答、優れた調整及び高温での静かな効率
の良い動作を提供する。
【００３８】 図４Ａは、自動負荷レベリング（auto load leveling）のサブ回路ＡＣＤＣＰ
Ｆ１を有する力率補正型コンバータの概略図である。本発明は、ラインフィルタ
のサブ回路ＬＦ（図２０Ａ）、高速スタートのサブ回路ＦＳ１（図４５）、過渡
用ダイオード（transient diode）Ｄ４６０、Ｄ４６１及びＤ４６２（図４６）
及びインラッシュ・リミタのサブ回路ＳＳ１（図４４）から成る。サブ回路ＰＦ
Ｂ（図２４）、スナバのサブ回路ＳＮＢＢ（図３０Ｂ）、磁気素子サブ回路ＰＦ
Ｔ１Ａ（図１８Ａ）、サブ回路ＣＰ１（図２６Ａ）、バッファのサブ回路ＡＭＰ
（図２９）、過大温度サブ回路ＯＴＰ（図２８）、過電圧サブ回路ＦＢ２（図４
１Ａ）及び電圧フィードバックのサブ回路ＦＢＤ（図４０Ｄ）を有する、力率補
正され調整されたブースト段も含まれる。自動負荷レベリング抵抗器Ｒ３４５、
フィルタコンデンサＣ１、ＰＦＣコンデンサＣ２、フライバックダイオードＤ４
、スイッチトランジスタＱ１、ホールドアップコンデンサＣ４４２及びＣ４１７
も含まれる。
【００３９】
【表６】
【００４０】 ＡＣラインはノードＬＬ１とＬＬ２の間でサブ回路ＬＦ（図２０Ａ）に接続さ
れている。ＡＣ／アース・グラウンドはノードＬＬ０に接続されている。フィル
タにかけられ整流されたＡＣラインはサブ回路ＬＦのピンＢＲ＋上に現われ、過
渡用ダイオードＤ４６０−４６２のアノードに接続する。ダイオードＤ４６０−
４６２のカソードはノードＲＦ＋及び主蓄積コンデンサＣ４４２に接続する。ラ
イン電圧はサブ回路ＬＦ（図２０Ａ）のノードＢ＋上に現われる正のヘイバーサ
インに変換され全波整流された電圧である。フィルタのサブ回路ＬＦのノードＢ
＋は、ＰＦＢ（図２４）の入力ピンＢＲ２、Ｃ２の正側、ＰＦＴ１ＡのピンＰＢ
１、ＳＳ１のピンＢ＋に接続されている。コンデンサＣ２は、ラインからスイッ
チ電流を分離させ力率を改善するように、さまざまなライン及び負荷条件に対し
て選択される。高速スタートのサブ回路ＦＳ１のノードＴＰ１７はサブ回路ＣＰ
１のピンＴＰ１７に接続する。ＣＰ１のノードＶＣＣは、力率コントローラのサ
ブ回路ＰＦＡ（図２４）のピンＰＦＡ＋に接続し、自己負荷レベリング抵抗器Ｒ
３４５はＰＦＢのピンＰＦ１及びＦＢＤのＰＦ１に接続する。ＦＳ１のＶＣＣは
過大温度スイッチのサブ回路ＯＴＰ（図２８）のピンＧＡＰ上に接続する。高速
スタートＦＳ１は、コンバータが全電力になるまでスタートアップ電力を提供す
る。それは又ブーストしない期間が延びた場合に制御電力を提供する。ＰＦＴ１
ＡからのノードＳ１ＨはノードＰＦＶＣ（サブ回路ＰＦＢ）に接続される。コア
バイアスのゼロクロスはＳＨ１における電圧がゼロであるときに検知される。コ
アのゼロクロスは、Ｕ１Ｂをリセットし、新しいサイクルをスタートするのに用
いられる。ＮＳＭＥのサブ回路ＰＦＴＩＡ（図１８Ａ）のピンＰ１Ｂの１次側は
、スナバのサブ回路ＳＮＢＢ（図３０Ｂ）のピンＳＮＬ２、サブ回路ＰＦＢのピ
ンＢＲ＋に接続し、そしてノードＢ＋に接続する。整流されたＡＣ電力のための
戻りラインＢＲ−は以下のピンに接続されている、すなわち、サブ回路ＬＦのＢ
Ｒ−、サブ回路ＰＦＢのピンＢＲ−、サブ回路ＡＭＰのピンＧＡ０、サブ回路Ｓ
Ｓ１のピンＢＲ−、検知抵抗器Ｒ２６、サブ回路ＳＳ１のピンＢＲ−、コンデン
サＣ４１７及びＣ２、サブ回路ＣＰ１のピンＣＴ０、サブ回路ＦＢ２のピンＢＲ
−、サブ回路ＦＢＤのピンＢＲ−、サブ回路ＦＳ１のピンＢＲ−、サブ回路ＰＦ
Ｔ１ＡのピンＳ１ＣＴそしてＥＭＩフィルタコンデンサＣ１を通してアース・グ
ラウンド・ノードＬＬ０に接続されている。出力スイッチＱ１のドレーンは、ダ
イオードＤ４のアノード、サブ回路ＰＦＴ１ＡのピンＰ１Ａ及びスナバのサブ回
路ＳＮＢＢのピンＳＮＬ２に接続される。スイッチ保護は、並列フライバックダ
イオードＤ４内にサブ回路ＳＮＢＢ（図３０Ｂ）に付加することによって達成さ
れる。サブ回路ＳＮＢＢは、フライバックダイオードＤ４が導通し始めるまで、
Ｑ１に対する高電圧ストレスを低減させる。コンバータの調整された出力電圧が
ノードＰＦ＋上に現われる。調整されたブースト出力ＰＦ＋は以下のものに接続
する、即ち、サブ回路ＳＮＢＢのピンＳＮＯＵＴ、ダイオードＤ４のカソード、
コンデンサＣ４１７、サブ回路ＦＳ１のピンＰＦ＋、サブ回路ＳＳ１のピンＰＦ
＋及びダイオードＤ４６０−４６２のカソードに接続する。サブ回路ＰＦＴ１Ａ
の磁気素子巻線ノードＳ１ＨはＣＰ１のピンＣＴ１Ａ及びサブ回路 ＰＦＢのピ
ンＰＦＶＣに接続される。サブ回路ＰＦＴＩＡの磁気素子巻線ノードＳ１ＬはＣ
Ｐ１のピンＣＴ２Ａに接続される。ＡＣラインの相、及び負荷電圧を用いるサブ
回路ＰＦＢは指令パルスＰＦＣＬＫを発生する。サブ回路 ＰＦＢ（図２４）の
ピンＰＦＣＬＫはサブ回路ＡＭＰ１（図２９）のバッファ増幅器のピンＧＡ１の
入力に接続される。サブ回路ＡＭＰのバッファを介した高速ゲート駆動出力ピン
ＧＡ２は主スイッチＱ１のゲートに接続されている。ＡＭＰにより提供されるバ
ッファリングは、スイッチＱ１の「オン」及び「オフ」時間を短縮し、スイッチ
ロスを大幅に低減させる。Ｑ１のソースは、電流検知抵抗器Ｒ２６、サブ回路Ｐ
ＦＢのピンＰＦＳＣに接続され、その後戻りのノードＢＲ−に接続される。Ｒ２
６の両端に発生した電圧はＰＦＢのピンＰＦＳＣにフィードバックされる。この
信号は、過電流故障の場合にスイッチを保護するために用いられる。サーマルス
イッチＴＨＳ１はＱ１に熱的に連結されている。Ｑ１が約１０５℃に達した場合
、ＴＨＳ１は開き、サブ回路ＡＭＰに対する電力を除去し、ブースト動作を完全
にシャットダウンさせる。スイッチ温度が２０〜３０℃下がりＴＨＳ１を閉じた
後、正常な作動が再開する。サブ回路のフィードバック回路ＦＢＤ（図４０Ｄ）
のピンＰＦ１はサブ回路ＰＦＢのピンＰＦ１に接続される。サブ回路のフィード
バック回路ＦＢ２（図４１Ａ）のピンＰＦ２はサブ回路ＰＦＢのピンＰＦ２に接
続される。このフィードバックは非絶縁であり、回路の値は、ＢＲ−に関してＰ
Ｆ＋で実質的に一定な３８５ボルトの出力に対して選択される。整流器セクショ
ンのピンＢ＋からの高電圧ヘイバーサインはサブ回路ＰＦＢのピンＢＲ＋に接続
されている。このヘイバーサインは、コンバータＡＣＤＣＰＦ１がＡＣラインに
対し抵抗性であるように見えるようにするためにＰＦＢにより内部倍率器と共に
使用される。このコンバータの調整された高電圧出力は並列接続された１つ又は
それ以上の外部コンバータと共に使用するために用いることができる。コンバー
タＡＣＤＣＰＦ１の独特の機能は自動負荷配分機能（automatic load-sharring
feature）である。信号ＶＣＣが、図２６Ｂに示されているように負荷の関数と
して変化するとする。ノードＶＣＣとＰＦ１の間の接続された負荷レベルリング
抵抗器が出力電圧を負荷／ブーストの増大につれてより低く調整する。この独特
の作用によりユニットは典型的なマスタースレーブ接続無しで並列に動作するこ
とが可能となる。この様にして、負荷が軽いコンバータはその出力電圧を増大さ
せ、かくしてより多くの負荷を受入れることになる。同様に負荷が重いコンバー
タは電圧を減少させ、並列コンバータの方へ負荷を自動的に落すことになる。こ
のようにして、大電力用又は冗長なアプリケーションのために、いかなる数のコ
ンバータでも並列に接続することができる。先行技術のマスター／スレーブ構成
では、マスターユニットのロスは大問題である。本発明においては、１つのユニ
ットの故障又は除去が残りのユニット（１つまたは複数）に付加的な負荷を引受
けさせる。ＮＳＭＥのサブ回路ＰＰＴ１Ａ１は、非常に小さい波形率で高い電力
レベルで効率の良いブースト作用を提供する。インラッシュ・リミタのサブ回路
ＳＳ１は最小のシステムの乱れで「ホットスワッピング（hot swapping）」を可
能にする。独特の磁気機能（magnetic feature）は、一般的技術のコンバータが
可能でない温度範囲でフルパワー動作を可能にする。高い力率、過渡現象保護、
低いインラッシュ電流、優れた調整、故障状態からの自動的回復及び温度限界で
の静かで効率の良い動作が可能である。
【００４１】 図５は、飽和及び不飽和磁気素子における典型的な電流を比較するグラフであ
る。インダクタンスは、ＮＳＭＥにおける高い温度及び電流で本来的に変化しな
いので、飽和磁気要素では一般的なインダクタンスの急速な減少に起因する大き
な電流スパイクは見られない。その結果、破壊的電流レベル、過大なギャップ漏
洩、磁化ロス及び磁気素子の加熱は、ＮＳＭＥでは回避されることになる。
【００４２】 図６は、非絶縁型ローサイド・スイッチバック・コンバータ（low side sitch
buck converter）のサブ回路ＮＩＬＢＫについての概略図である。サブ回路Ｎ
ＩＬＢＫは、抵抗器Ｒ２０、ダイオードＤ６、コンデンサＣ６、ＦＥＴトランジ
スタＱ１１１、サブ回路ＣＰ（図２６）、サブ回路ＰＦＴ１Ａ（図１８Ａ）、サ
ブ回路ＩＦＢ（図４０Ｂ）、サブ回路ＡＭＰ（図２９）及び サブ回路ＰＷＦＭ
（図３３）から成る。
【００４３】
【表７】
【００４４】 外部電源ＶＢＡＴはピンＤＣＩＮ＋及びＤＣＩＮ−に接続する。ＤＣＩＮ＋か
ら抵抗器Ｒ２０を通して、サブ回路ＣＰのピンＣＰ＋、サブ回路ＡＭＰのピンＧ
Ａ＋及びサブ回路ＰＷＦＭのピンＰＷＦＭ＋に接続する。抵抗器Ｒ２０は、調整
器のサブ回路ＣＰがその１８ボルトの全出力に到達する前にはコンバータに対し
スタートアップ電力を提供する。ＶＢＡＴの負側は、ピンＤＣＩＮ−に接続され
、このピンは、サブ回路ＰＷＦＭのピンＰＷＦＭ０、サブ回路ＡＭＰのピンＧＡ
０、Ｑ１１１のソース、サブ回路ＩＦＢのピンＦＢＥ、サブ回路ＣＰのピンＣＴ
０及びサブ回路ＰＦＴ１のピンＳＩＣＴに接続する。サブ回路ＰＦＴ１Ａの磁気
素子巻線ノードＳ１ＨはＣＰのピンＣＴ１Ａに接続される。サブ回路ＰＦＴ１の
磁気素子巻線ノードＳ１ＣＴはＣＰのピンＣＴ０に接続される。サブ回路ＰＦＴ
１Ａの磁気素子巻線ノードＳＩＨはＣＰのピンＣＴ２Ａに接続される。サブ回路
のＣＰ＋からの調整された１８ボルトは、Ｒ２０、サブ回路ＡＭＰのピンＧＡ＋
に、及びサブ回路ＰＷＦＭのピンＰＷＦＭ＋に接続される。サブ回路ＰＷＦＭは
可変パルス幅動作用に設計されている。ＰＷＦＭは、サブ回路ＩＦＢのピンＦＢ
Ｃからのフィードバック電流なしで最大パルス幅９０〜９５％用に構成されてい
る。フィードバック電流を増大させると、コンバータＮＩＬＢＫからのパルス幅
及び出力電圧が減少する。サブ回路ＰＷＦＭのクロック／ＰＷＭ出力のピンＣＬ
Ｋはバッファのサブ回路ＡＭＰの入力ピンＧＡ１に接続されている。サブ回路Ａ
ＭＰのピンＧＡ２の出力はＱ１１１のゲートに接続されている。入力ノードＤＣ
ＩＮ＋は、フライバックダイオードＤ６のカソード、サブ回路ＩＦＢのピンＯＵ
Ｔ＋、抵抗器ＲＬＯＡＤ、コンデンサＣ６及びピンＢ＋に接続する。Ｑ１１１の
ドレーンはサブ回路ＰＦＴ１のピンＰ１Ｂ及びＤ６のアノードに接続される。サ
ブ回路ＰＦＴ１ＡのピンＰ１Ａは、コンデンサＣ６、ＲＬＯＡＤ、サブ回路ＩＦ
ＢのピンＯＵＴ−及びノードＢ−に接続される。サブ回路ＰＷＦＭのピンＣＬＫ
を用いて高バッファＡＭＰ出力のピンＧＡ２は、トランジスタ スイッチＱ１１
１のゲートを充電する。スイッチＱ１１１は、電源ＶＢＡＴからＮＳＭＥのＰＦ
Ｔ１Ａを通したコンデンサＣ１０の充電及びＰＦＴ１Ａ内へのエネルギーの貯蔵
を行なう。サブ回路ＩＦＢからのフィードバック出力のピンＦＢＣは、サブ回路
ＰＷＦＭのパルス幅調整ピンＰＷ１に接続される。サブ回路ＩＦＢは、ＰＷ１か
らの電流を除去して、ＰＷＦＭにパルス幅又は信号ＣＬＫのオン時間を低減する
ように指令する。サブ回路ＰＷＦＭが指令されたパルス幅に達した後、ＰＷＦＭ
は、出力ピンＣＬＫをロー（low）にスイッチしてＱ１１１を「オフ」にし、Ｐ
ＦＴ１Ａへの電流を停止させる。調整器のサブ回路ＣＰの負荷内に移されなかっ
たエネルギーは、今やＮＳＭＥのＰＦＴＩＡから順バイアスされたダイオードＤ
６内へ放出されてコンデンサＣ６を充電する。スイッチＱ１１１の「オン」時間
を変調することにより、コンバータのバック電圧（buck voltage）は調節される
。調節された電圧はノードＢ−とＢ＋の両端に発生される。サブ回路ＩＦＢは、
サブ回路ＰＷＦＭに対し絶縁されたフィードバック電圧を提供する。コンバータ
出力（ノードＢ＋及びＢ−）が設計された電圧にあることをサブ回路ＩＦＢが検
知した時に、ＲＥＦからの電流はＰＭ１から除去される。ＰＭ１からの電流を減
らすこと（sinking current）は、より短かいパルス幅をＰＷＦＭに指令し、か
くしてコンバータの出力電圧を減少させる。ＩＦＢからのフィードバック信号が
最小出力に対してＰＷＦＭに指令した場合であるとする。スイッチＱ１１１ヘの
ゲートドライブが除去されて、全てのバック活動（bulk activity）を停止し、
コンデンサＣ６はＲＬＯＡＤを通して放電する。ＶＢＡＴからの入力電流は正弦
電流であり、コンバータを非常に静かなものにする。さらに、スイッチＱ１１１
は大きいフライバック電圧にさらされない。スイッチに対して加わるストレスは
少なく、それによってＭＴＢＦは増大する。サブ回路ＮＩＬＢＫは、このコンバ
ータトポロジにおいてＮＳＭＥの望ましい特性を利用している。ＮＳＭＥの１０
０（図１８Ａ）の１次インダクタンス及びサブ回路ＩＦＢ内の部品の値を調整す
ることにより、出力バック電圧（output buck voltage）が決定される。
【００４５】 図８は、タンク結合型単一段コンバータのサブ回路ＴＣＴＰについての概略図
である。サブ回路ＴＣＴＰは、抵抗器Ｒ２０及びＲＬＯＡＤ、コンデンサＣ１０
、ダーリントントランジスタ Ｑ１０及びＱ２０、サブ回路ＣＰ（図２６）、サ
ブ回路ＰＦＴ１（図１８）、サブ回路ＯＵＴＢ（図２５Ａ）、サブ回路ＩＦＢ（
図４０Ｂ）及びサブ回路ＰＷＦＭ（図３３）から構成されている。
【００４６】
【表８】
【００４７】 外部電源ＶＢＡＴはピンＤＣ１Ｎ＋及びＤＣＩＮ−に接続する。ＤＣＩＮ＋か
ら、Ｑ１０のコレクタへ、次に抵抗器Ｒ２０を通ってサブ回路ＣＰのピンＣＰ＋
へ、そしてサブ回路ＰＷＦＭのピンＰＷＦＭ＋に接続する。抵抗器２０は、調整
器のサブ回路ＣＰがその１８ボルト全出力に達する前にはコンバータにスタート
アップ電力を提供する。ＶＢＡＴの負側は、ピンＤＣＩＮ−のグラウンド／戻り
のノードＧＮＤに接続されている。ノードＧＮＤは、サブ回路ＰＷＦＭ０のピン
ＰＷＦＭ０、Ｑ２０のコレクタ、Ｃ１０、サブ回路ＣＰのピンＣＴ０及びサブ回
路ＰＦＴ１のピンＳ１ＣＴに接続する。サブ回路ＰＦＴ１の磁気素子巻線ノード
Ｓ１ＨはＣＰのＣＴ１Ａに接続される。サブ回路ＰＦＴ１の磁気素子巻線ノード
Ｓ１ＬはＣＰのＣＴ２Ａに接続される。サブ回路ＰＦＴ１の磁気素子巻線Ｓ１Ｃ
ＴはＣＰのピンＣＴ０に接続される。サブ回路ＰＦＴ１の磁気素子巻線ノードＳ
２ＨはＣＰのピンＣＴ２Ａに接続されている。サブ回路のＣＰ＋からの調整され
た１８ボルトはＲ２０及びサブ回路ＰＷＦＭのピンＰＷＦＭ＋に接続される。サ
ブ回路ＰＷＦＭは一定な５０％のデューティサイクルの可変周波数発生器のため
に設計されている。サブ回路ＰＷＦＭのクロック出力ピンＣＬＫはＱ１０及びＱ
２０のベースに接続されている。Ｑ１０及びＱ２０のエミッタはサブ回路ＰＦＴ
１のピンＰ１Ｂに接続されている。これが、エミッタフォロワ構成を形成する。
サブ回路ＰＦＴ１のピンＰ１ＡはタンクコンデンサＣ１０を通してノードＧＮＤ
に接続されている。ＰＷＦＭのＣＬＫピンを用いて、高順バイアスされたトラン
ジスタ（high forward biased transistor）Ｑ１０は、ＢＡＴ１からそのタンク
（tank）に電流を供給し、ＮＳＭＥのＰＦＴ１を通してコンデンサＣ１０を充電
し、エネルギーをＰＦＴ１内に移す。サブ回路ＰＷＦＭはＣＬＫをロー（low）
にスイッチし、Ｑ１０を「オフ」にし、ＰＦＴ１内への電流を停止させる。負荷
内に移されなかったエネルギーは、ＮＳＭＥのＰＦＴ１から今や順バイアスされ
たＰＮＰトランジスタＱ２０内にコンデンサＣ１０へ戻るように放出される。か
くして、２次負荷によって使用されなかったあらゆるエネルギーは、次のサイク
ルで使用されるべく１次タンクに戻るよう移される。スイッチングが共振周波数
で生じる時に、タンク内に大きな循環電流が発生する。同様に、Ｃ１０は非常に
大きい電圧まで充電され、放電される。図３５中のオシログラフは、１８ボルト
に等しいＶＢＡＴでコンデンサＣ１０の両端に発生した実際の電圧である。ＮＳ
ＭＥのＰＦＴ１のノードＰ１Ａ及びＰ１Ａの両端に非常に大きい２２９ボルトの
ピーク−ピーク電圧が発生した。大きい１次電圧は、巻線１０２及び１０３（図
１８）により得られた磁束であり、負荷又は整流器サブ回路ＯＵＴＢに転送され
るべき大きなバイアスをＮＳＭＥのＰＦＴ１内に発生する。サブ回路ＰＦＴ１の
磁気素子巻線ノードＳ２ＬはＯＵＴＢのＣ８ｂに接続される。サブ回路ＰＦＴ１
の磁気素子巻線ノードＳ２Ｈは、サブ回路ＯＵＴＢのノードＯＵＴ−のＣ７Ｂに
接続されている。ノードＯＵＴ−は、ＲＬＯＡＤ、ピンＢ−及びサブ回路ＩＦＢ
のピンＯＵＴ−に接続される。ＯＵＴＢのピンＯＵＴ＋に整流された電力が送ら
れ、これはＲＬＯＡＤ、ピンＢ＋及びサブ回路ＩＦＢのピンＯＵＴ＋に接続され
る。サブ回路ＩＦＢはサブ回路ＰＷＦＭに対して絶縁されたフィードバック信号
を提供する。サブ回路ＰＷＦＭの周波数制御ピンＦＭ１はサブ回路ＩＦＢのピン
ＦＢＥに接続される。サブ回路ＰＷＦＭの内部基準ピンＲＥＦはサブ回路ＩＦＢ
のピンＦＢＣに接続される。ＰＷＦＭはタンクの共振周波数で動作するように設
計されている。サブ回路ＩＦＢがコンバータ出力を検知した時に、コンバータ出
力は設計電圧にあり、ＲＥＦからの電流はＦＭ１内に注入される。ＦＭ１への電
流の注入はＰＷＦＭをより低い周波数に指令する。共振以下で動作すると、１次
タンクに加えられるエネルギー量は低減され、従って、コンバータ出力電圧は減
少する。ＩＦＢからのフィードバック信号がＰＷＦＭを０Ｈｚに指令した場合、
全ての１次側活動（primary activity）は停止する。ＶＢＡＴからの入力電流は
正弦電流であり、コンバータをきわめて静かなものにする。さらに、スイッチＱ
１０及びＱ２０が大きな循環電圧（circulating voltage）にさらされることは
決してない（図３５）。スイッチに対して加わるストレスは少なく、それによっ
てＭＴＢＦは増大する。サブ回路ＴＣＴＰはこのコンバータトポロジにおいてＮ
ＳＭＥの望ましい特性を利用するものである。２次ターンを調整することによっ
て、ＴＣＴＰは非常に大きいＡＣ又はＤＣ出力電圧ならびに低圧高電流出力を発
生することができるようになる。
【００４８】 図９は、非絶縁のローサイドスイッチ・ブーストコンバータのサブ回路ＮＩＬ
ＳＢＳＴについての概略図である。サブ回路 ＮＩＬＳＢＳＴは、抵抗器Ｒ２０
及びＲＬＯＡＤ、ダイオードＤ６、コンデンサＣ６、ＦＥＴトランジスタＱ１１
１、サブ回路ＣＰ（図２６）、サブ回路ＰＦＴ１Ａ（図１８Ａ）、サブ回路ＦＢ
Ｉ（図４１）、サブ回路ＡＭＰ（図２９）及びサブ回路ＰＷＦＭ（図３３）から
成る。
【００４９】
【表９】
【００５０】 外部電源ＶＢＡＴは、ピンＤＣＩＮ＋及びＤＣＩＮ−に接続する。ＤＣＩＮ＋
から抵抗器Ｒ２０は、サブ回路ＣＰのピンＣＰ＋、サブ回路ＡＭＰのピンＧＡ＋
及びサブ回路ＰＷＦＭのピンＰＷＦＭ＋に接続する。抵抗器Ｒ２０は、調整器サ
ブ回路ＣＰがその１８ボルト全出力に達する前にはコンバータにスタートアップ
電力を提供する。ＶＢＡＴの負側は、ピンＤＣＩＮ−とグラウンド戻り線ノード
ＧＮＤに接続されている。ノードＧＮＤは、サブ回路ＰＷＦＭのピンＰＷＦＭ０
、サブ回路のＡＭＰのピンＧＡ０、Ｑ１１１のソース、サブ回路ＦＢＡのピンＢ
Ｒ−、サブ回路ＦＢＡのピンＦＢＡ、サブ回路ＣＰのピンＣＴ０、コンデンサＣ
６、抵抗器ＲＬＯＡＤ、トランジスタＱ１１１のソース及びサブ回路ＰＦＴ１の
ピンＳ１ＣＴに接続する。サブ回路ＰＦＴ１Ａの磁気素子巻線ノードＳ１ＨはＣ
ＰのピンＣＴ１Ａに接続される。サブ回路ＰＦＴ１の磁気素子巻線ノードＳ１Ｃ
ＴはＣＰのピンＣＴ０に接続される。サブ回路ＰＦＴ１Ａの磁気素子巻線ノード
Ｓ２ＨはＣＰのピンＣＴ２Ａに接続されている。サブ回路のＣＰ＋からの調整さ
れた１８ボルトはＲ２０、サブ回路ＡＭＰのピンＧＡ＋及びサブ回路ＰＷＦＭの
ピンＰＷＦＭ＋に接続される。サブ回路ＰＷＦＭは可変パルス幅動作のために設
計されている。ＰＷＦＭは、サブ回路ＦＢＩからのフィードバック電流がない状
態で最大パルス幅９０〜９５％（最大ブースト電圧）向けに構成されている。フ
ィードバック電流を増大させるとパルス幅は減少し、ブースト電圧は減少し、コ
ンバータ ＮＩＬＳＢＳＴからの出力は減少する。サブ回路ＰＷＦＭのクロック
／ＰＷＭ出力ピンＣＬＫはバッファのサブ回路ＡＭＰの入力ピンＧＡ１に接続さ
れている。サブ回路ＡＭＰのピンＧＡ２の出力はＱ１１１のゲートに接続されて
いる。入力ノードＤＣＩＮ＋はＮＳＭＥのＰＦＴ１ＡのピンＰ１Ａに接続する。
Ｑ１１のドレーンはサブ回路ＰＦＴ１ＡのピンＰ１Ｂ及びＤ６のアノードに接続
される。ダイオードＤ６のカソードはサブ回路ＦＢＡのピンＰＦ＋、抵抗器ＲＬ
ＯＡＤ、Ｃ６及びピンＢＫ＋に接続されている。サブ回路ＰＷＦＭのピンＣＬＫ
を用いて、高バッファＡＭＰ出力ピンＧＡ２はトランジスタスイッチＱ１１１の
ゲートを充電する。スイッチＱ１１１は逆バイアスダイオードＤ６を導通させ、
コンデンサＣ１０は電源ＶＢＡＴからＮＳＭＥのＰＦＴ１Ａを通しての充電を停
止する。Ｑ１１１が導通している間、ＮＳＭＥのサブ回路ＰＦＴ１Ａ内にエネル
ギーが貯えられる。サブ回路ＦＢＩからのフィードバック出力ピンＦＢＣはサブ
回路ＰＷＦＭのパルス幅調整ピンＰＷ１に接続される。サブ回路ＦＢ１は、ＰＷ
１からの電流を除去し、信号ＣＬＫのパルス幅又はオン時間を低減させるようＰ
ＷＦＭに指令を出す。サブ回路ＰＷＦＭが指令されたパルス幅に達した後、ＰＦ
ＦＭはＣＬＫをロー（low）にスイッチし、Ｑ１１１を「オフ」にし、ＰＦＴ１
Ａ内への電流を停止させる。調整器サブ回路ＣＰの負荷内に移されなかったエネ
ルギーは、ＮＳＭＥのＰＦＴ１Ａから、今や順バイアスされたダイオードＤ６内
に放出され、コンデンサＣ６を充電する。スイッチＱ１１１の「オン」時間を変
調することにより、コンバータブースト電圧は調整される。調整された電圧は、
ノードＢ−及びＢ＋の両端に発生される。サブ回路ＩＦＢはサブ回路ＰＷＦＭに
対しフィードバック電流を提供する。コンバータ出力（ノードＢ＋及びＢ−）が
設計された電圧かそれより大きいことをサブ回路のＩＦＢが検知した時に、電流
はＰＭ１から除去される。ＰＭ１からの電流を下げることが、より短かいパルス
幅をＰＷＦＭに指令し、かくしてコンバータの出力電圧を減少させる。ＩＦＢか
らのフィードバック信号が最小出力に対してＰＷＦＭを指令した場合であるとす
る。スイッチＱ１１１へのゲードドライブが除去され、全てのブースト活動が停
止し、ＶＢＡＴに対してコンデンサＣ６が充電する。ＶＢＡＴからの入力電流は
正弦波であり、コンバータを非常に静かなものにする。さらに、スイッチＱ１１
１は大きいフライバック電圧にさらされない。スイッチに対して加わるストレス
は少なく、それによってＭＴＢＦは増大する。サブ回路ＮＩＬＢＫは、このコン
バータトポロジにおいてＮＳＭＥの望ましい特性を利用している。ＮＳＭＥの１
００（図１８Ａ）の１次インダクタンス及びサブ回路ＩＦＢ内の部品の値を調整
することにより、出力ブースト電圧が決定される。
【００５１】 図１０は、２段絶縁型ＤＣ／ＤＣブースト制御プッシュプルコンバータＢＳＴ
ＰＰについての概略図である。サブ回路ＢＳＴＰＰはダイオードＤ１４、コンデ
ンサＣ１４、ＦＥＴトランジスタＱ１４、サブ回路ＲＥＧ（図３６）、サブ回路
ＢＬ１（図１８Ｂ）、サブ回路 ＩＦＢ（図４０Ｂ）、サブ回路ＡＭＰ（図２９
）、サブ回路ＤＣＡＣ１及びサブ回路ＰＷＦＭ（図３３）から成る。外部電源Ｖ
ＢＡＴはピンＤＣＩＮ＋及びＤＣＩＮ−に接続する。
【００５２】
【表１０】
【００５３】 ピンＤＣＩＮ＋から、サブ回路ＲＥＧのピンＲＩＮ＋及びサブ回路ＢＬ１のピ
ンＰ１Ａに接続する。電圧調整器サブ回路出力ピン＋１８Ｖは、サブ回路ＡＭＰ
のピンＧＡ＋及びサブ回路ＰＷＦＭのピンＰＷＦＭ＋に接続する。サブ回路ＲＥ
Ｇは、コントローラ及び主スイッチのバッファに対し、調整された低電圧の電力
を提供する。ＶＢＡＴの負側はピンＤＣＩＮ−及びグラウンド帰線のノードＧＮ
Ｄに接続される。ノードＧＮＤは、サブ回路ＰＷＦＭのピンＰＷＦＭ０、サブ回
路ＡＭＰのピンＧＡ０、Ｑ１４のソース、コンデンサＣ１４、サブ回路ＩＦＢの
ピンＦＢＥ、サブ回路ＲＥＧのピンＲＥＧ０、サブ回路ＤＣＡＣ１のピンＤＣ−
に接続する。サブ回路 ＰＷＦＭ（図３３）は可変パルス幅動作用に設計されて
いる。公称周波数は２０〜６００ｋＨｚの間にあり、ＰＷＦＭは、サブ回路ＦＢ
Ｉからのフィードバック電流なしで最大パルス幅９０％（最大ブースト電圧）と
なるように構成されている。フィードバック電流を増大させるとパルス幅は減少
し、ブースト電圧は減少し、コンバータ ＢＳＴＰＰからの出力は減少する。サ
ブ回路ＰＷＦＭのクロック／ＰＷＭ出力ピンＣＬＫは、バッファのサブ回路ＡＭ
Ｐ（図２９）の入力ピンＧＡ１に接続されている。スイッチスピードアップ・バ
ッファのサブ回路ＡＭＰのピンＧＡ２の出力はＱ１４のゲートに接続されている
。入力ノードＤＣＩＮ＋は、ＮＳＭＥのＢＬ１のピンＰ１Ａに接続する。Ｑ１４
のドレーンはサブ回路ＢＬ１のピンＰ１Ｂ及びＤ１４のアノードに接続される。
フライバックダイオードＤ１４のカソードはサブ回路ＤＣＡＣ１のピンＤＣ＋及
びＣ１４に接続されている。サブ回路ＰＷＦＭのピンＣＬＫを用いて、高バッフ
ァＡＭＰ出力ピンＧＡ２はトランジスタスイッチＱ１４のゲートを充電する。ス
イッチＱ１４は、逆バイアスダイオードＤ１４を導通させ、コンデンサＣ１４は
、電源ＶＢＡＴからＮＳＭＥのＢＬ１を通しての充電を停止する。Ｑ１４が導通
している間、ＮＳＭＥのサブ回路ＢＬ１内にエネルギーが貯えられる。サブ回路
ＩＦＢからのフィードバック出力ピンＦＢＣが、サブ回路ＰＷＦＭのパルス幅調
整ピンＰＷ１に接続される。サブ回路ＩＦＢはＰＷ１からの電流を除去し、信号
ＣＬＫのパルス幅又はオン時間を低減させるようＰＷＦＭに指令を出す。サブ回
路 ＰＷＦＭが指令されたパルス幅に達した後、ＰＦＦＭはＣＬＫをロー（low）
にスイッチし、Ｑ１４を「オフ」にし、ＢＬ１への電流を停止させる。エネルギ
ーは、ＮＳＭＥのＢＬ１から、今や順バイアスされたダイオードＤ１４内に放出
され、コンデンサＣ１４を充電する。スイッチＱ１４の「オン」時間を変調する
ことにより、コンバータのブースト電圧は調整される。調整された電圧は、Ｃ１
４の両端に発生し、絶縁された定周波数プッシュプルＤＣ／ＡＣコンバータのサ
ブ回路ＤＣＡＣ１（図２）に対してノードＤＣ＋及びＧＮＤが提供される。サブ
回路ＤＣＡＣ１は、磁気素子巻線比によって設定されたより高い又は低い電圧へ
の調整されたブースト電圧の効率の良い変換を提供する。プッシュプル出力磁気
要素のセンタタップは、サブ回路ＯＵＴＢのピンＯＵＴ−、ＲＬＯＡＤ、サブ回
路ＩＦＢのピンＯＵＴ−及びピンＯＵＴ−に接続され、負荷及びフィードバック
回路のための戻りのラインを形成する。サブ回路ＤＣＡＣ１のピンＡＣＨの出力
はサブ回路ＯＵＴＢのピンＣ７ｂに接続される。サブ回路ＤＣＡＣ１のピンＡＣ
Ｌの出力はサブ回路ＯＵＴＢのピンＣ８ｂに接続されている。サブ回路ＯＵＴＢ
はサブ回路ＤＣＡＣ１によって発生されたＡＣ電力の整流を提供する。不飽和磁
気コンバータは低い出力リプルを有するので、ＯＵＴＢにより最小のフィルタリ
ングしか必要とされない。これによってさらにコストは削減され、フィルタコン
ポーネントのロスが最小限におさえられるので、効率は改善される。サブ回路Ｉ
ＦＢは、サブ回路ＰＷＦＭに対する絶縁されたフィードバック電流を提供する。
コンバータ出力（ノードＯＵＴ＋及びＯＵＴ−）が設計上の／所望の電圧より大
きいことをサブ回路ＩＦＢが検知した時に、電流がノードＰＭ１から除去される
。ＰＭ１からの電流を減らすこと（sinking current）は、より短かいパルス幅
をＰＷＦＭに指令し、かくしてコンバータの出力電圧を減少させる。ＩＦＢから
のフィードバック信号が最小出力に対してＰＷＦＭを指令した場合であるとする
。スイッチ Ｑ１４へのゲートドライブが除去され、全てのブースト活動が停止
し、ＶＢＡＴに対してコンデンサＣ１４が充電する。不飽和磁気要素は飽和しな
いので先行技術に一般的な破壊的な騒音電流「スパイク」（noisy current“spi
kes”）はない。ＶＢＡＴからの入力電流は正弦電流であり、コンバータを非常
に静かなものにする。さらに、スイッチＱ１４は、潜在的に破壊的である電流ス
パイクにさらされない。スイッチに対して加わるストレスは少なく、それによっ
てＭＴＢＦは増大する。サブ回路ＢＳＴＰＰは、ＮＳＭＥの望ましい特性を利用
している。ＮＳＭＥのＢＬ１（図１８Ｂ）を調整することによって、最終のプッ
シュプル絶縁段に対して利用できるブースト電圧の大きさが設定される。より高
い電圧でより大きな効率が達成される。最終出力電圧は、フィードバック設定点
及びプッシュプル素子ＰＰＴ１（図１９）のターン比によって設定される。
【００５４】 図１１は典型的な先行技術のトランジスタ材料についての温度の関数としての
透磁率のグラフである。図１１における高透磁率材料は、１００℃の範囲にわた
り、図１７の材料については５％未満の変化であるのに比較して、ほぼ１００％
という大きな透磁率の変化を示す。先行技術の材料の高温での透磁率増加は、磁
束密度を増大させ、結果としてある一定の電力レベルに対してコア飽和をもたら
す。（図１２参照）。かくして、先行技術のコアは、広範囲の温度にわたり動作
するためには少なくとも１００％ディレーティングされなくてはならない。本発
明は、ＮＳＭＥの望ましい特性を利用している。磁気素子をディレーティングす
る必要性は無くなる。これは、この磁気素子は、現在ワイヤ絶縁を溶融させるこ
とで制限されている高温でより良く機能するからである。
【００５５】 図１２は、典型的な先行技術の磁気素子材料についての温度の関数としての磁
束密度のグラフである。温度に伴う最大磁束密度の減少は、飽和する磁気素子の
先行技術の材料の典型である。かくして、先行技術のコアは一般に、広範囲の温
度にわたり動作するためには少なくとも１００％ディレーティングされる。その
結果、より大きくより高価な設計になり、かつ／又はコアを冷却することが必要
となる。図１２Ａは、先行技術の磁気素子材料の典型的なさまざまな磁束密度及
び動作周波数に対する磁気素子のロスのグラフである。
【００５６】 図１３は標準的なスイッチングロスを示すグラフである。斜線入りの領域はス
イッチが抵抗性の状態にある時間を表わしている。斜線入り領域は、出力スイッ
チが動作する毎に失なわれるエネルギー量に正比例している。合計電力ロスは、
スイッチ当りのロスのスイッチング周波数倍である。
【００５７】 図１４は本発明のスイッチングロスを示すグラフである。斜線入り領域はスイ
ッチが抵抗性の状態にある時間を表わしている。斜線入り領域がより小さいのは
、図２９のバッファ及び図３０のスナバ分離ダイオード（snubber isolation di
ode）Ｄ８０５の作用に起因している。一般にＮＳＭＥは、より広い使用可能周
波数帯域をもち、より高い１次電圧から磁化され得る。より高い動作電圧は、一
定の与えられた電力レベルに対して正比例的により小さな電流、ひいては正比例
的により低いロスを有することになる。スイッチングロスはＩ2Ｒロスにさらに
密接に類似している。大部分のスイッチングロスはターン「オン」及びターン「
オフ」遷移（transition）の間に起こる、即ち開示されたＮＳＭＥコンバータの
特徴である、より低いスイッチング周波数及びより速い遷移時間によって、合計
スイッチングロスは正比例して低減される。さらに、ＮＳＭＥの特性は、標準的
な先行技術の磁気要素及びそれらの幾何形状の許容範囲を超えた温度的極限での
動作を可能にする。上記のことが組合わさって貢献して、強制空冷をほとんど又
は全く必要としないコンバータが生み出される（図１５、１６及び１７参照）。
【００５８】 図１５は、Ｋｏｏｌ Ｍｕ材料についてのＮＳＭＥの磁化曲線のグラフである
。本発明は、ＮＳＭＥの利用可能な飽和範囲を有利な形で使用する。
【００５９】 図１５Ａは、Ｈ材料についての磁化曲線のグラフである。
【００６０】 図１６は、さまざまな磁束密度及び動作周波数についてのＫｏｏｌ ＭｕのＮ
ＳＭＥロスのグラフである。データから、先行技術に比べ、はるかに高い単位ロ
スあたりの磁束密度が利用可能であることがわかる。
【００６１】 図１７はいくつかのＫｏｏｌ Ｍｕ材料についての透磁率対温度をプロットし
たものである。このデータは温度全体にわたる磁気特性の有用性及び安定性を実
証している。
【００６２】 図１８は、不飽和磁気ブースト素子ＰＦＴ１の概略的表示である。サブ回路Ｐ
ＦＴ１は、２つのセンタタップ付き巻線１０２及び１０３を有するＮＳＭＥ１０
１のまわりの１次巻線１００から成る。
【００６３】
【表１１】
【００６４】 １次巻線１００は、外部ＡＣ電源への接続のためのノードＰ１Ｂ及びＰ１Ａを
有する。２次巻線１０２は、それぞれ上半分及び下半分に対するセンタタップ付
きノードＳ１ＣＴ及びノードＳ１Ｈ及びＳ１Ｌ接続を有する。２次巻線１０３は
、それぞれ上半分及び下半分に対するセンタタップ付きノードＳ２ＣＴ及びノー
ドＳ２Ｈ及びＳ２Ｌ接続を有する。両方の１０２及び１０３共、外部の全波整流
器アセンブリに接続される。磁気素子１０１は、不飽和の低透磁率の磁気材料を
含む。この透磁率は、１５００〜５０００ｕの範囲内にある先行技術に比べて、
１ｕ〜５５０ｕの範囲で２６ｕのオーダである。磁気素子はフライバック（出力
）ダイオードの逆回復時間中に１次スイッチ（primary switch）の両端に高いド
レーン・ソース電圧を発生するために、ブーストコンバータ内にＮＳＭＥを使用
するときには、フライバック管理（flyback management）が問題となる。ＮＳＭ
Ｅからのフライバック電流の１サイクルあたりの大きさは、先行技術に比べ、一
定の与えられた入力起磁力に対してさらに大きい（図５参照）。例えば、Ｋｏｏ
ｌ Ｍｕ ｔｏｒｒｏｉｄ（Magnetics製材料）がこのアプリケーションに適し
ている。この材料は、限定的な意味で特定されているわけではない。この材料は
、重量で８５％の鉄、６％のアルミニウム及び９％のケイ素を含む。さらに、磁
気素子は空気（透磁率＝１）、モリパーマロイ粉末（molypermalloy powder）、
（ＭＰＰ）高磁束ＭＰＰ、粉末、ギャップ付きフェライト、テープ巻き、カット
磁気素子、積層又はアモルファス磁気素子であってもよい。先行技術とは異なり
、ＮＳＭＥは、透磁率及び飽和度（saturability）という重要なパラメータが経
時的に極限の熱的動作中に実質的に影響を受けない状態にとどまるという点で、
温度的耐性がある。空気といったような一部の材料は同様に、時間、温度及び条
件に対して、透磁率又は飽和度のレベルの変化をほとんど又は全く示さない。先
行技術では、往々にして２０００ｕより大きい透磁率の高透磁率可飽和材料が使
用される。これらの磁気要素は、定格出力又はその近くで作動中に、透磁率及び
飽和度の望ましくない変化を示し、大電力レベルおよび高温での動作を困難にし
ている。透磁率対温度の図１１を参照のこと。この欠点は、高価でサイズが大き
い磁気素子の使用又は多数の電源を用いた出力電流の分担によって克服されてい
る。（ｂsat対温度のグラフ、図１２を参照）。本発明は、ＮＳＭＥの望ましい
特性を利用する。透磁率対温度の関係を示す図１７を参照のこと。先行技術の飽
和磁気素子は一般により大きな電力レベルを達成するために５００ＫHz以上の周
波数で動作している。その結果、実施する人は高周波数で指数関数的により大き
いコアロスを経験する（図１２Ａ参照）。ＮＳＭＥは、より低い周波数２０〜６
００ＫHzでの動作をサポートし、スイッチングロス及び磁気素子のロスを低減さ
せ、さらに一層高い温度での動作を可能にする。図１６のロス密度と磁束密度の
関係を参照のこと。先行技術とは異なり、本発明は過電流シャットダウンを有す
る電圧モード制御を使用する。材料選択は同様に、質量及び効率に基づいている
。磁気素子の質量を増大させることにより、より多くのエネルギーがより効率良
く結合される。ロスが低減させられることから、散逸プロフィールはＩ２Ｒ／銅
（Ｉ２Ｒ／copper）のロスに追随する。磁気素子は、０％＋〜９０％のデューテ
ィサイクルで動作し、これは、１次側プッシュプル電圧を制御するために使用さ
れるときは、９０％オーダの効率を結果としてもたらす。
【００６５】 図１８Ａは、ＮＳＭＥのＰＦＴ１Ａの概略的表示である。サブ回路の変圧器Ｐ
ＦＴ１Ａは、センタタップ付き巻線１０２を有するＮＳＭＥ１０１のまわりの１
次巻線１００から成る。
【００６６】
【表１２】
【００６７】 １次巻線１００は、外部ＡＣ電源への接続のためのノードＰ１Ｂ及びＰ１Ａを
有する。２次巻線１０２は、それぞれ上半分及び下半分に対するセンタタップ付
きノードＳ１ＣＴ及びノードＳ１Ｈ及びＳ１Ｌの接続を有する。巻線１０２は典
型的には外部の全波整流器アセンブリに接続されている。
【００６８】 磁気素子１０１は、不飽和で低透磁率の磁気材料を含む。透磁率は、２５００
ｕのオーダである先行技術に比べて、１ｕ〜５５０ｕの範囲で２６ｕのオーダで
ある。磁気素子は、フライバックダイオードの逆回復時間中に１次スイッチの両
端に高いドレーン・ソース電圧を発生するので、かかる磁気素子を使用するとき
にはフライバック管理が問題となる。フライバック電流は、１次スイッチが開い
た後のさらに長い期間にわたり利用可能である。（図５参照）。例えば、Ｋｏｏ
ｌ Ｍｕ（Magnetics製の材料）はこのアプリケーションのために適している。
この材料は、限定的な意味で特定されているものではない。この材料は、重量で
８５％の鉄、６％のアルミニウム及び９％のケイ素を含む。さらに、磁気素子は
空気（空気磁気素子の透磁率＝１）、モリパーマロイ粉末、（ＭＰＰ）磁気素子
、高磁束ＭＰＰ磁気素子、粉末磁気素子、ギャップ付きフェライト磁気素子、テ
ープ巻き磁気素子、カット磁気素子、積層磁気素子又はアモルファス磁気素子で
あってもよい。動作中、ＮＳＭＥの温度は上昇し、透磁率はゆっくり減少し、そ
れによって飽和点を増加させる。空気といったような一部の材料は、透磁率又は
飽和レベルの変化を全く又はごくわずかしか示さない。透磁率が高温で急速に増
加する、２０００ｕより大きい透磁率材料を用いる先行技術とは異なる。図１１
の透磁率と温度の関係を参照のこと。先行技術は同様に、高温で磁気素子の飽和
レベルが低減され、高い電力レベル及び高温での動作が困難になるという問題に
悩まされ、高価でサイズが過大な磁気素子の使用を必要とし得る。ｂsatと温度
の関係を示すグラフの図１２を参照のこと。本発明は、望ましいＮＳＭＥの特性
を利用する。透磁率対温度の関係を示す図１７を参照のこと。より低い周波数２
０〜６００ＫHzでの動作はスイッチングロス及び磁気素子のロスを低減させ、よ
り高温での動作を可能にする。ロス密度対磁束密度の図１６を参照のこと。先行
技術とは異なり、本発明は、過電流シャットダウンを備える電圧モード制御を使
用する。材料選択は同様に、質量及び効率に基づいている。磁気素子の質量を増
大させることにより、より多くのエネルギーがより効率良く結合される。ロスは
低減させられるので、散逸プロフィールはＩ２Ｒ／銅のロスに追随する。磁気素
子は０％＋〜９０％のデューティサイクルで動作し、これは、１次側プッシュプ
ル電圧を制御するために使用されるとき、９０％のオーダの効率を結果としても
たらす。
【００６９】 図１８Ｂは、ＮＳＭＥのＢＬ１の概略的表示である。サブ回路ＢＬ１は、ＮＳ
ＭＥ１０１のまわりの巻線１００から成る。
【００７０】
【表１３】
【００７１】 磁気素子ＢＬ１は、直列又は並列の１つ又はそれ以上の磁気素子から作られ得
る。最小の相互結合を仮定すると、合計インダクタンスは個々のインダクタンス
の算術和である。並列の素子については（最小相互結合を仮定すると）、合計イ
ンダクタンスは、個々のインダクタンスの逆数の算術和の逆数である。このよう
にして、パッケージング、製造及び電力要求を満たすように、多数の磁気素子を
配置することができる。１次巻線１００は、外部ＡＣ電源に対する接続のための
ノードＰ２Ｂ及びＰ２Ａを有する。磁気素子１０１は不飽和の低透磁率の磁気材
料を含む。透磁率は、２５００〜５０００ｕのオーダである先行技術に比べて、
１ｕ〜５５０ｕの範囲で２６ｕのオーダである。磁気素子はフライバックダイオ
ードの逆回復時間中に１次スイッチの両端に高いドレーン・ソース電圧を生成す
るので、かかる磁気素子を使用するときにはフライバック管理が問題となる。フ
ライバック電流は、１次スイッチが開いた後、さらに長い期間に対して利用可能
である。（図５参照）。例えば、Ｋｏｏｌ Ｍｕ（Magnetics 製の材料）はこの
アプリケーションのために適している。この材料は、限定的な意味で特定されて
いるものではない。この材料は、重量で８５％の鉄、６％のアルミニウム及び９
％のケイ素を含む。さらに、磁気素子は空気（空気磁気素子の透磁率＝１）、モ
リパーマロイ粉末、（ＭＰＰ）磁気素子、高磁束ＭＰＰ磁気素子、粉末磁気素子
、ギャップ付きフェライト磁気素子、テープ巻き磁気素子、カット磁気素子、積
層磁気素子又はアモルファス磁気素子でありうる。動作中、磁気素子の温度は上
昇し、透磁率はゆっくり減少し、それによって飽和点を増加させる。空気といっ
たような一部の材料は、透磁率又は飽和レベルの変化を全く示さないか又はごく
わずかしか示さない。２０００ｕより大きく、透磁率が高温で急速に増加する、
高い透磁率の材料を用いる先行技術とは異なる。透磁率と温度の関係（図１１）
を参照のこと。先行技術はまた、高温で磁気素子の飽和レベルが低減され、高い
電力レベル及び高温での動作が困難になるという問題に悩まされ、高価でサイズ
が過大な磁気素子の使用を必要とし得る。（ｂsatと温度の関係を示すグラフの
図１２を参照のこと。）本発明は望ましいＮＳＭＥの特性を利用する。（透磁率
対温度の関係を示す図１７を参照のこと。）先行技術は往々にして、飽和の問題
を回避するために１００〜１０００ＫHzの高いスイッチング周波数で動作する。
これは単にスイッチング及びコアロスを増大させるだけである。（図１２Ａ参照
）。本発明は望ましいＮＳＭＥ特性を使用することにより、より低い２０〜６０
０ＫHzの周波数での動作が可能となり、さらにスイッチングロス及び磁気素子を
減少させることになる。図１６のロス密度対磁束密度の関係を参照のこと。先行
技術とは異なり、本発明は過電流シャットダウンを有する電圧モード制御を使用
する。材料選択は同様に、質量及び効率に基づいている。磁気素子の質量を増大
させることにより、より多くのエネルギーがより効率良く結合される。ロスは低
減させられるので、散逸プロフィールはＩ２Ｒ／銅のロスに追随する。
【００７２】 図１８Ｃは、分布型ＮＳＭＥのＰＦＴ１Ｄの概略的表示である。これは、波形
率の柔軟性及び多重ＮＳＭＥ（multiple NSME）の両端に直列結合され分圧され
た１次巻線からの多数の並列２次出力をサポートする有利な高電圧コンバータ設
計の変形形態を可能にする分布型磁気素子を例示するために示されているもので
ある。この磁気的方策は、ワイヤ絶縁、波形率及びパッケージングの制限、回路
の複雑性及び製造能力に対処する上で有用である。この例においては、低プロフ
ィールのパッケージ内にうまく納めるような５００Ｗのコンバータが必要とされ
る。サブ回路ＰＦＴＤ１は、直列接続された１次側を有する３つの磁気素子１２
０、１２１と１２４から構成されている。
【００７３】
【表１４】
【００７４】 ＡＣ電圧が１１２のピンＰ１Ｂに、次いでピンＰ１Ｃから導体１１５を介して
１１６のピンＰ１Ｄに印加される。巻線１１６のピンＰ１Ｅが、導体１１９を介
して１１８のピンＰ１Ｆに、次にピンＰ１Ａに接続される。元のサブ回路ＰＦＴ
１（図１８）は、２つのセンタタップ付き巻線１２２および１２３を有するＮＳ
ＭＥ１０１の周りに設けられた１次巻線１００から成る。例えばサブ回路ＰＦＴ
１Ｄは、３つの磁気素子として実施されることになる。５００ワットの表示に対
しては、２０３ｕＨの総インダクタンスが巻線１００に必要となる（図１８）。
１次インダクタンスを素子の数で割り算し、この場合、３つの素子１１２，１１
６および１１８は６７ｕＨのインダクタンスを有することが必要となる。エネル
ギーの蓄積は、磁気アセンブリ１２０，１２１，１２４にわたって等しく分配さ
れる。（図１）の５００ワットのコンバータは、２つの（Ｋｏｏｌ Ｍｕ、部品
番号７７９３２−Ａ７）０．９ｏｚ（２５グラム）のＮＳＭＥを採用して１０１
（図１８）を形成する。サブ回路ＰＦＴ１の磁気素子１０１（図１８）は、３つ
の０．５〜０．７ｏｚ（１４〜１９グラム）素子として表すことができる。３つ
の０．５ｏｚ（約１４グラム）のＫｏｏｌ Ｍｕ素子（部品番号７７３５２−Ａ
７）が選択された。６７ｕＨの１次インダクタンスを実現するために、５５ター
ンが素子１１２，１１６および１１８に対して必要となる。１次回路は、外部Ａ
Ｃ電源への接続のためのノードＰ１ＢおよびＰ１Ａを有している。２次巻線１０
２はセンタタップ付きノードＳ１ＣＴと、上半部および下半部にそれぞれ対する
ノードＳ１ＨおよびＳ１Ｌとを有している。２次巻線１２３はセンタタップ付き
ノードＳ２ＣＴと、上半部および下半部にそれぞれ対するノードＳ２ＨおよびＳ
２Ｌとを有している。両１２２および１２３は外部の全波整流アセンブリに接続
される。磁気素子１２０，１２１および１２４は不飽和で低透磁性の磁性材料か
ら成る。透磁率は、２５００ｕのオーダにある従来技術と比較すると、１ｕ〜５
５０ｕの範囲で２６ｕオーダにある。フライバック管理はこのような磁気素子の
使用時に重要である。なぜならば、磁気素子は、フライバックダイオードの逆回
復時間中に１次スイッチの両端に高いドレン・ソース電圧を発生させるからであ
る。フライバック電流は、１次スイッチが開いた後、より長い期間の間利用可能
である（図５）。例えばＫｏｏｌ Ｍｕ（Magneticsからの材料）がこのような
用途に適している。この材料は限定のために特定されるものではない。この材料
は重量パーセントで８５％の鉄、６％のアルミニウム、および９％のシリコンか
ら成る。さらに磁気素子は、空気（空気の磁気素子の透磁性＝１）、モリパーマ
ロイ粉末、（ＭＰＰ）磁気素子、高磁束ＭＰＰ磁気素子、粉末磁気素子、ギャッ
プ付きフェライト磁気素子、テープ巻き磁気素子、カット磁気素子、積層磁気素
子、またはアモルファス磁気素子であってよい。運転中、ＮＳＭＥの温度で、透
磁率はゆっくりと低下し、これにより飽和点を上昇させる。空気のような一部の
材料は、透磁率または飽和レベルの変化を全く呈しないかまたは極めて僅かしか
呈しない。透磁率が、高い温度で急速に増大する、２０００ｕを上回る高透磁率
材料を使用する従来技術とは異なる。透磁率対温度を示す図１１を参照されたい
。従来技術においてはまた、高温において磁気素子の飽和レベルが減小してしま
い、高出力レベルおよび高温での動作が困難になることに悩み、高価で過大な磁
気素子の使用が必要となる場合がある（ｂｓａｔ対温度のグラフを示す図１２参
照）。本発明は、望ましいＮＳＭＥ特性を利用する。透磁率対温度を示す図１７
を参照されたい。従来技術の飽和磁気素子は共通して、一層大きな出力レベルを
達成するために５００ＫＨｚよりも高い周波数で動作している。その結果、実施
する者は、高い周波数で指数的に増大するコアロス（図１２Ａ参照）を経験する
ことになる。ＮＳＭＥは、より低い周波２０〜６００ＫＨｚでの動作を可能にし
、さらに、スイッチングロスと磁気素子のロスとを低減し、より高温での動作を
も可能にする（ロス密度対磁束密度を示す図１６参照）。従来技術と異なり、本
発明は、過電流シャットダウンを有する電圧モード制御を使用する。材料選択は
やはり質量および効率に基づいて行われる。磁気素子の質量を増大することによ
り、より多くのエネルギーがより効率的に結合される。ロスが低減されるので、
散逸プロフィールは１２Ｒ／銅ロスに追随する。磁気素子は、０％＋〜９０％の
デューティレシオで動作させられ、１次側プッシュプル電圧を制御するのに使用
されるとき、９０％オーダの効率をもたらす結果となる。
【００７５】 図１９は、不飽和プッシュプル磁気素子のサブ回路ＰＰＴ１を示す概略図であ
る。
【００７６】 サブ回路ＰＰＴ１は、１つのセンタタップ付き２次巻線１０５を有するＮＳＭ
Ｅ１０６のまわりに設けられたセンタタップ付き１次巻線１０４から成る。
【００７７】
【表１５】
【００７８】 １次巻線１０４は、外部ＡＣ電源への接続のためのノードＰ２ＨおよびＰ２Ｌ
と、共通のセンタタップ付きノードＰ２ＣＴとを有している。２次１０５はセン
タタップ付きノードＳＣＴと、上半部および下半部にそれぞれ対するノードＳＨ
およびＳＬとを有している。本発明は単一の出力に限定されるものではない。よ
り多くの２次巻線が付加的な出力のために付加されてよい。２次１０５は、外部
の全波整流アセンブリに接続される（例えば図２５または２６）。磁気素子１０
６は不飽和で低透磁性の磁性材料から成る。透磁率は、２５００ｕのオーダにあ
る従来技術と比較すると、１ｕ〜５５０ｕの範囲で２６ｕオーダである。フライ
バック管理は、１次スイッチの両端に高いドレン・ソース電圧がフライバックダ
イオードの逆回復時間中に発生させられるような磁気素子の使用時に重要である
。降下するフライバック電流はより長い期間の間利用可能である（図５参照）。
例えばＫｏｏｌ Ｍｕ（Magneticsからの材料）がこのような用途に適している
。この材料は限定のために特定されるものではない。この材料は重量で、８５％
の鉄、６％のアルミニウム、および９％のシリコンを含む。さらに磁気素子は、
空気（空気磁気素子を含む）、モリパーマロイ粉末、（ＭＰＰ）磁気素子、高磁
束ＭＰＰ磁気素子、粉末磁気素子、ギャップ付きフェライト磁気素子、テープ巻
き磁気素子、カット磁気素子、積層磁気素子、またはアモルファス磁気素子であ
ってよい。動作中、ＮＳＭＥの温度は上昇し、透磁率はゆっくりと減少し、これ
により、飽和点を上昇させる。透磁率は、高い温度で急速に増大する、２０００
ｕを上回る高透磁性材料を使用する従来技術とは異なる。透磁率対温度を示す図
１１を参照されたい。従来技術はまた、高温において磁気素子の飽和レベルが減
小してしまい、このため高出力レベルおよび高温での動作が困難になり、高価で
サイズの過大な磁気素子の使用が必要となる場合がある（ｂａｓｔ対温度を示す
図１２参照）。本発明は望ましいＮＳＭＥ特性を利用する。透磁率対温度を示す
図１７を参照されたい。より低い周波数２０〜６００ＫＨｚでの動作は、スイッ
チングロスと磁気素子のロスとを低減し、より高温での動作を可能にする。ロス
密度対磁束密度を示す図１６を参照されたい。従来技術と異なり、本発明は、過
電流シャットダウンを備える電圧モード制御を使用する。材料選択はやはり質量
および効率に基づいて行われる。磁気素子の質量を増大することにより、より多
くのエネルギーがより効率的に結合される。ロスが低減されるので、散逸プロフ
ィールは１２Ｒ／銅ロスに追随する。１次磁気素子は、４８〜４９％のデューテ
ィサイクルでプッシュプル方式で駆動され、その結果、磁気素子の容積の効率的
な使用が可能になる。
【００７９】 図１９Ａは不飽和プッシュプル磁気素子のサブ回路ＰＰＴ１を示す概略図であ
る。サブ回路ＰＰＴ１は、１つのセンタタップ付き２次巻線１３５を備えたＮＳ
ＭＥ１３６のまわりに設けられたセンタタップ付き１次巻線１３４から成る。
【００８０】
【表１６】
【００８１】 １次巻線１３４は、外部ＡＣ電源への接続のためのノードＰ２ＨおよびＰ２Ｌ
と、共通のセンタタップ付きノードＰ２ＣＴとを有している。２次巻線１３５は
センタタップ付きノードＳＣＴと、上半部および下半部にそれぞれ対するノード
ＳＨおよびＳＬとを有している。本発明は単一の出力巻線に限定されるものでは
ない。より多くの２次巻線が付加的な出力のために付加されてよい。２次１３５
は、外部の全波整流アセンブリ、例えばＯＵＴＡ（図２５）、ＯＵＴＢ（図２６
）およびＯＵＴＢＢ（図２５Ｂ）に接続される。磁気素子１３６は不飽和で低透
磁性の磁性材料を含む。透磁率は、２５００ｕのオーダにある従来技術と比較す
ると、１ｕ〜５５０ｕの範囲で２６ｕのオーダにある。フライバック管理は、１
次スイッチの両端に高いドレン・ソース電圧がフライバックダイオードの逆回復
時間中に発生させられるような磁気素子の使用時に重要である。降下するフライ
バック電流はより長い期間の間利用可能である（図５参照）。例えばＫｏｏｌ
Ｍｕ（Magneticsからの磁気素子）がこのような用途に適している。このような
材料は限定のために特定されるものではない。この材料は重量で、８５％の鉄、
６％のアルミニウム、および９％のシリコンを含む。さらに磁気素子は、空気（
空気磁気素子を含む）、モリパーマロイ粉末、（ＭＰＰ）磁気素子、高磁束ＭＰ
Ｐ磁気素子、粉末磁気素子、ギャップ付きフェライト磁気素子、テープ巻き磁気
素子、カット磁気素子、積層磁気素子、またはアモルファス磁気素子であってよ
い。動作中、ＮＳＭＥの温度は上昇し、透磁率はゆっくりと低下し、これにより
、飽和点を上昇させる。透磁率は、高い温度で急速に増大する、２０００ｕを上
回る高透磁性材料を使用する従来技術とは異なる。透磁率対温度を示す図１１を
参照されたい。従来技術はまた、高温において磁気素子の飽和レベルが低減して
しまうことに悩され、高出力レベルおよび高温での動作が困難になり、高価なサ
イズが過大な磁気素子の使用が必要となる場合がある（ｂｓａｔ対温度を示す図
１２参照）。本発明は望ましいＮＳＭＥ特性を利用する。（透磁率対温度を示す
図１７を参照されたい。）より低い周波数２０〜６００ＫＨｚでの動作は、スイ
ッチングロスと磁気素子のロスとを低減し、より高温での動作を可能にする。ロ
ス密度対磁束密度を示す図１６を参照されたい。従来技術と異なり、本発明は、
過電流シャットダウンを備える電圧モード制御を使用する。材料選択はやはり質
量および効率に基づいて行われる。磁気素子の質量を増大することにより、より
多くのエネルギーがより効率的に結合される。ロスが低減されるので、散逸プロ
フィールは１２Ｒ／銅ロスに追随する。１次磁気素子は、４８〜４９％のデュー
ティサイクルでプッシュプル方式で駆動され、その結果、磁気素子の容積の効率
的な使用が可能になる。
【００８２】 図２０は、ＡＣラインに接続されたコンバータのための、本発明によるフィル
タおよび雷入力保護回路を示す概略図である。保護サブ回路ＬＬは、スパークギ
ャップＡ１と、ダイオードＤ２０およびＤ２１と、コンデンサＣ１と、磁気素子
Ｌ１およびＬ２を含む。
【００８３】
【表１７】
【００８４】 ＡＣラインはノードＬＬ２に接続される。通常のＤＣ〜４４０Ｈｚの入力周波
数は、構成部分の選択によってこのような範囲を超えて拡張されてよい。ノード
ＬＬ２はＮＳＭＥのＬ１に接続され、次いでノードＬＬ５、スパークギャップＡ
１、ダイオードＤ２２のアノード、ダイオードＤ２０カソードに接続される。フ
ィルタコンデンサＣ６０は、ノードＬＬ０とＬＬ６との間に接続される。フィル
タコンデンサＣ６１は、ノードＬＬ０とＬＬ５との間に接続される。ＡＣライン
のローサイドはノードＬＬ１に接続され、次に磁気素子Ｌ２に接続され、Ｌ２の
他方の側はスパークギャップＡ１、ダイオードＤ２３のアノードおよびダイオー
ドＤ２１のカソードと、ノードＬＬ６とに接続される。コンデンサＣ１はアース
・グラウンドＣ１に接続され、コンバータによって発生するノイズを減衰する。
不飽和磁気要素を使用することにより、入力磁気素子が雷によって通常発生する
極めて大きな電圧および電流を吸収することが可能になり、しかもスパークギャ
ップＡ１のクランプは大抵の場合生じさせない。ＵＬテスト（ＵＬ ｔｅｓｔｉ
ｎｇ）中、６０回の１６ｍｓ、２０００Ｖのパルスが、スパークギャップＡ１が
失われているのに気付くことなく損傷することもなしで、ＬＬ１とＬＬ２との間
に加えられた。通常の動作中には、ＮＳＭＥのＬ１の磁束密度は数百ガウスであ
る。磁束密度対起磁力のグラフ（図１５）から７５ｕの材料は、少なくとも５０
倍よりも大きい磁束密度を制限なしで受容することになろう。これは従来技術よ
りも何倍も大きな磁束密度で良好に機能を発揮する磁気素子の能力の一例である
。素子Ｌ１およびＬ２は、ディファレンシャル・モードまたはコモン・モードの
ラインの過渡現象を阻止するであろう。ライン−ニュートラル間の過渡現象が極
めて大きいかまたはその継続時間が長い場合には、スパークギャップＡ１が電圧
を約４００Ｖの安全レベルにクランプするであろう。ＮＳＭＥのＬ１およびＬ２
は、コンバータによって発生する伝導ノイズ（ｃｏｎｄｕｃｔｅｄ ｎｏｉｓｅ
）を低減するという付加的な利点を有する。
【００８５】 図２０Ａは、別のラインフィルタを示す概略図である。フィルタのサブ回路Ｌ
ＦはコンデンサＣ２およびＣ６０〜６６と、インダクタＬ６４およびＬ６２と、
磁気素子Ｌ６３と、ダイオードＤ２０〜Ｄ２３を含む。
【００８６】
【表１８】
【００８７】 ＡＣラインは、ノードＬＬ２およびＬＬ１に接続されている。ノードＬＬ２は
インダクタＬ６４の上側脚部（ｕｐｐｅｒ ｌｅｇ）を介してｙコンデンサ（ｙ
−ｃａｐ）Ｃ６４の第１の脚部に接続し、次いでコンデンサＣ６３に接続し、次
いでバイファイラ巻きインダクタＬ６２の上側脚部に接続する。ノードＬＬ１は
インダクタＬ６４の下側脚部を介して、ｙコンデンサＣ６５の第２の脚部に接続
し、次いでコンデンサＣ６３に接続し、次いでバイファイラ巻きインダクタＬ６
２の下側脚部に接続する。コンデンサＣ６６は、ＬＬ２とＬＬ１との間に接続さ
れている。インダクタＬ６２の第２の上側脚部はｙコンデンサＣ６１の第１脚部
に接続し、次いでコンデンサＣ６２に接続し、次いでＤ２２のアノードとＤ２０
のカソードとに接続する。インダクタＬ６２の第２下側脚部はｙコンデンサＣ６
０の第２の脚部に接続し、次いでコンデンサＣ６２に接続し、次いでＤ２３のア
ノードとＤ２１のカソードとに接続する。ＹコンデンサＣ６０，Ｃ６１，Ｃ６４
及びＣ６５の中央脚部はシャーシ帰線（ｃｈａｓｓｉｓ ｒｅｔｕｒｎ）ＬＬ０
に接続される。コンデンサＣ６９はノードＢＲ−をシャーシグラウンドＬＬ０に
接続する。ダイオードＤ２０およびＤ２１のアノードはノードＢＲ−に接続する
。ダイオードＤ２２およびＤ２３のカソードは、Ｃ２０およびノードＢＲ＋と並
列に、ＭＳＭＥのＬ６３に接続する。コンデンサＣ２１は、ＢＲ−と、ノードＢ
＋を形成するＣ２０と並列なＬ６３の他方の側とに接続する。コモンモード・イ
ンダクタＬ６４およびＬ６２は、それぞれ、米国ペンシルベニア州バトラーの、
Magnetics inc.によって製造された高透磁性コア材料Ｈ４１−４０６−ＴＣ、Ｈ
４２−１０９−ＴＣ上に作られている。この材料は、一例として提供されたもの
に過ぎず、限定されるものではない。コンデンサＣ６９はアース・グラウンドに
接続され、コンバータによって発生するノイズを減衰する。本発明は、インダク
タＬ６４およびＬ６２に使用されたフェライトの高透磁性特性を利用する（図１
５Ａ参照）。コア材料は四象限全てにわたって完全に使用される。インダクタＬ
６４およびＬ６２は、コモンモードＥＭＩ成分を除去するのに効果的である。主
スイッチＱ１によって発生されるディファレンシャル・モード・ノイズは、Ｃ２
０と並列のＮＳＭＥのＬ６３によって効果的に阻止される。インダクタＬ６３は
、Ｋｏｏｌ Ｍｕコア材料（Magnetics Inc.により製造）の固有の不飽和特性を
利用して、第１象限において動作される。この材料は、飽和することなしに、大
きなＤＣ磁化電流で動作することを可能にする。磁束密度対起磁力（図１５）を
示すグラフから、１２５ｕの材料がこの用途のために選択された。この材料は一
例として提供されたもので、この材料に限定されるものではない。これは、従来
技術よりも何倍も大きい高磁束密度で良好に機能発揮するこの磁気素子の能力の
一例である。Ｃ２０と並列のＮＳＭＥのＬ６３は、ＡＣラインからの高周波を効
果的に阻止する同調タンク（ｔｕｎｅｄ ｔａｎｋ）を形成する。素子Ｌ６４お
よびＬ６２は、コモンモードのラインの過渡現象を阻止するであろう。ライン−
ニュートラル間の過渡現象が極めて大きいかまたはその継続時間が長い場合には
、ＢＲ＋に接続されたサブ回路ＴＲＮ（図４６）が、過渡現象を主蓄積コンデン
サＣ４４２内に再び移す。本発明は、ＡＣ側にフェライト型の材料を、また、Ｄ
Ｃ側に望ましいＮＳＭＥを最適に使用することにより、低コストで高性能なフィ
ルタリングを可能にする。
【００８８】 図２１は、ＡＣラインに接続されたコンバータのための、本発明による別の雷
保護のサブ回路ＬＬＡを概略的に示す。保護回路は、フューズＦ１と、スパーク
ギャップＡ１と、コンデンサＣ１，Ｃ６０およびＣ６１と、ＮＳＭＥのＬ３とか
ら成る。
【００８９】
【表１９】
【００９０】 ＡＣラインの高い側は、ノードＬＬ２、フューズＦ１に接続され、フューズの
負荷側はＮＳＭＥのＬ３とコンデンサＣ６１とに接続される。Ｌ３の負荷側は、
スパークギャップＡ１と、ダイオードＤ２０のカソードと、ノードＬＬ５を形成
するＤ２２のアノードとに接続される。ＡＣラインの低い側は、ノードＬＬ６と
、コンデンサＣ６０と、スパークギャップＡ１と、ダイオードＤ２１のカソード
と、ダイオードＤ２３のアノードとに接続される。ダイオードＤ２０およびＤ２
１のアノードはコンデンサＣ１に接続される。コンデンサＣ１はアース・グラウ
ンドに接続される。Ｃ１はコンバータによって発生する放射ノイズあるいはＥＭ
Ｉを減衰させる。ダイオードＤ２２およびＤ２３のカソードはコンデンサＣ２に
接続される。コンデンサＣ２は高周波調波電流をラインから分離する。コンデン
サＣ１，Ｃ６１およびＣ６０は、アース・グラウンドのノードＬＬ０に接続され
る。不飽和磁気要素を使用することによって、入力の磁気素子が雷によってＡＣ
ラインにコモンに発生する極めて大きな電圧および電流を吸収することが可能に
なる。ＡＣラインにおける過渡現象は、コンデンサＣ６０およびＣ６１によって
制限され、不飽和磁気要素Ｌ３によって阻止されることになる。ライン−ニュー
トラル間の過渡現象が極めて大きいかまたはその継続時間が長い場合には、磁気
素子Ｌ３はスパークギャップＡ１の両端の電圧が上昇するのを可能にし、スパー
クギャップは整流ダイオードＤ２０〜Ｄ２３を保護する安全レベルに電圧をクラ
ンプすることになる。ＮＳＭＥのＬ３は、コンバータによって発生する伝導ノイ
ズを低減するという付加的な利点を有する。グラウンド平面に接続されたＣ１は
、伝導され放射されたＥＭＩを減衰するのに効果的である。
【００９１】 図２２は、本発明のＡＣライン整流器を概略的に示す。整流サブ回路ＢＲ１は
、ダイオードＤ２０，Ｄ２１，Ｄ２２およびＤ２３と、コンデンサＣ２を含む。
【００９２】
【表２０】
【００９３】 入力フィルタからのＡＣまたはＤＣ信号は、ノードＢＲ１およびＢＲ２でブリ
ッジ整流器に接続される。ノードＢＲ１はダイオードＤ２２のアノードをダイオ
ードＤ２０のカソードに接続する。ノードＢＲ２はダイオードＤ２３のアノード
をダイオードＤ２１のカソードに接続する。ノードＢＲ＋はダイオードＤ２２の
カソードをダイオード２３のカソードに接続する。ノードＢＲ−はダイオードＤ
２０のアノードをダイオードＤ２１のアノードに接続する。ＤＣ〜４４０Ｈｚま
での通常の入力周波数は、構成部分の選択によってこの範囲を超えて拡張されて
よい。特定の動作周波数に対して力率を向上させるように、また、ラインからス
イッチング電流を分離するように、コンデンサＣ２が選択される。次のコンバー
タ段の要求に合うように所期のライン電圧および電流を高い信頼性でブロックす
るように、ダイオードが選択される。
【００９４】 図２３は本発明による、ＡＣ／ＤＣコントローラのサブ回路である。サブ回路
ＰＦＡは、抵抗器Ｒ３１３およびＲ３１６と、コンデンサＣ３０８およびＣ３１
３と、ＰＷＭコントローラＩＣのＵ１Ａとから成る。
【００９５】
【表２１】
【００９６】 制御素子Ｕ１Ａは以下の直列接続を有する回路に接続する、即ち、ピン１から
フィードバックのノード／ピンＰＦ１へ、更にコンデンサＣ３０８へ、更にＵ１
Ａのピン２のノードへの接続。内部５．１ボルト基準のＵ１Ａのピン８またはノ
ードＰＦＡ２から、抵抗器Ｒ３０８を介してピン４のノードへ接続する。Ｕ１Ａ
のピン４は、コンデンサＣ３１３を介して帰路ノードＢＲ−に接続される。この
ような配置は、ＰＦＣ出力が、ＰＦ１に対する電圧の印加に伴ってパルス幅変調
されることを可能にする。Ｕ１Ａのピン１およびノードＰＦ１には外部のフィー
ドバック電流が加えられる。ノードＰＦＶＣは抵抗器Ｒ３１３からＵ１Ａのピン
３とに接続される。抵抗器Ｒ３１６はピン３に接続され、次に帰路ノードＢＲ−
に接続される。パワー用ピン７はノードＰＦＡ＋に接続される。制御素子のスイ
ッチ駆動Ｕ１Ａのピン６はノードＰＦＣＬＫに接続される。Ｕ１Ａの帰路グラウ
ンドのノードは帰路ノードＢＲ−に接続される。１次供給回路（ｐｒｉｍａｒｙ
ｆｅｅｄ ｎｅｔｗｏｒｋ）、例えばＩＰＦＦＢ（図４０）、ＦＢＡ（図４０
Ａ）、ＩＦＢ（図４０Ｂ）およびＦＢ１（図４１）に構成要素の故障が生じた場
合、ブースト段の出力電圧が急速に破壊レベルまで増大するおそれがある。速い
過電圧フィードバック回路ＩＯＶＦＢ（図４０Ｃ）またはＯＶＰ２（図４２Ｂ）
がＰＦ１内への電流を増大させることにより、出力電圧が安全レベルに制限され
る。加えて、ラッチ型の過電圧保護回路、例えばＯＶＰ（図４２）、ＯＶＰ１（
図４２Ａ）およびＯＶＰ２（図４２Ｂ）を使用することができる。ラッチ型は制
御回路への電力を絶つことにより、ブースト動作を停止する。ラッチ型の回路は
、コンバータに繰返して与えられてそのラッチをリセットするための電力を必要
とする。ＩＦＢの入力ノードＰＦＶＣは、抵抗器Ｒ３１３と、ピン３に接続され
た内部のゼロクロス検出器とに接続され、抵抗器Ｒ３１６を介して、帰路ノード
ＢＲ−に接続される。ＰＦＶＣはＢＲ−を基準にした磁気素子巻線に接続される
。磁気素子におけるバイアスがゼロになる各時点で、新しい導通サイクルが開始
される。補正された力率は、高周波での入力をチョッピング（ｃｈｏｐｐｉｎｇ
）することにより実現される。平均パルス幅は、所与の負荷に対して、より高い
ライン電圧で減少し、より低い電圧で増大する。周波数はラインのピークではよ
り低く、ゼロクロス付近ではより高い。こうしてコンバータは、高入力力率で動
作する。
【００９７】 図２４は、別の力率コントローラのサブ回路を示す。サブ回路ＰＦＢは、抵抗
器Ｒ３１３，Ｒ３３９，Ｒ３１４，Ｒ３１５，Ｒ３２８，Ｒ３４０，Ｒ３４１お
よびＲ３４６と、ダイオードＤ３０８と、コンデンサＣ３１０，Ｃ３１８，Ｃ３
３８，Ｃ３４０，Ｃ３４１およびＣ３４２と、トランジスタＱ３０５と、制御素
子のＩＣ Ｕ１Ｂとから成る。
【００９８】
【表２２】
【００９９】 制御素子Ｕ１Ｂは以下の直列接続を有する回路に接続する、即ち、ピン１から
ノード／ピンＰＦ１へ、さらに抵抗器Ｒ３３９と直列なコンデンサＣ３３８へ、
さらにＵ１Ｂのピン２のノードへ接続する。ピン１は内部のエラー増幅器への入
力であり、外部フィードバック回路への接続部である（図４０，４０Ａ，４０Ｂ
，４０Ｃおよび４１）。ピン１における電圧が増大することにより、ＰＦＣＬＫ
のノードのピン７のパルス幅が減少する。抵抗器Ｒ３２８はノードＢＲ＋におけ
る全波整流されたＡＣラインのヘイバーサインに接続され、次いでＵ１Ｂのピン
３に接続され、さらにコンデンサＣ３４２と並列の抵抗器Ｒ３４６に接続されて
帰路ノードＢＲ−に接続される。ノードＰＦＳＣは直列の抵抗器［Ｒ３４１＋Ｒ
３４０］に接続し、これらの抵抗器は、Ｕ１Ｂのピン４に接続され、さらにコン
デンサＣ３４０と並列のダイオードＤ３０８に接続されて帰路ノードＢＲ−に接
続される。ＰＦＣコントローラに対する電力は、ノードＰＦＢ＋とＵ１Ｂのピン
８とに加えられる。出力クロックのノードＰＦＣＬＫは、Ｕ１Ｂのピン７に接続
され、外部バッファのサブ回路ＡＭＰ（図２９）に接続される。トランジスタＱ
３０５のコレクタは、Ｕ１Ｂのピン２のノードに接続される。そのベースは抵抗
器Ｒ３１４を介してコンデンサＣ３１８に直列接続され、次いでＵ１Ｂのピン２
のノードに接続される。そのベースはまた、［Ｃ３１０ ｜｜ Ｒ３１５］に接
続され、さらに帰路ノードＢＲ−に接続される。Ｑ３０５のエミッタは、コント
ローラのエラー増幅器に対してソフトスタート補償の傾斜（ｓｏｆｔｓｔａｒｔ
ｃｏｍｐｅｎｓａｔｉｏｎ ｒａｍｐ）を提供し、パワーアップでのコンバー
タにおけるストレスやＤＣオーバシュートを低減する。コンデンサＣ３４１はＵ
１のピン２から帰路ノードＢＲ−に接続されている。Ｕ１Ｂのピン１はピンＰＦ
１に接続され、また抵抗器Ｒ３３９と直列のコンデンサＣ３３８に接続されてト
ランジスタＱ３０５のコレクタとＵ１のピン２に接続される。ＰＦＣパワースイ
ッチＱ１（図４および３）によってスイッチされた電流はＲ２６によって検知さ
れる（図４参照）。Ｕ１Ｂのピン４への直列抵抗器［Ｒ３４１＋Ｒ３４０］はＲ
２６の両端に発生した電圧に接続する。この電圧は内部の１．５ボルトの基準電
圧と比較され、スタートアップ中または極めて高負荷または低いライン状態の間
に生ずる高電流が発生している時間の間、コンパレータ出力がＵ１Ｂのスイッチ
駆動ピン７をオフする。コンデンサＣ３４０はＵ１のピン４と帰路ノードＢＲ−
の間に接続され高周波成分をフィルタリングする。Ｕ１のピン４と帰路ノードＰ
Ｂ−との間に接続されたショットキーダイオードＤ３０８は、コントローラ（Ｕ
１ピン４）の基板を負の電流注入から保護する。最大スイッチ電流値はＲ２６に
よって設定され、過電流は、ＰＦＣコントローラによって各サイクル内で自動的
に制限される。Ｕ１Ｂのピン３での全波整流されたヘイバーサインはピン２にお
けるエラー電圧で掛け算される。この積は、ピン４でＲ２６によって測定された
磁気素子／スイッチの電流と比較される。検知された磁気素子電流が電流コンパ
レータレベルにまで増大すると、ピン７のゲート駆動がオフする。この動作は、
スイッチＱ１の「オン」時間を変調してＡＣライン電圧を追跡する効果を有する
。外部のフィードバック回路はノードＰＦ１に接続される。１次供給回路、例え
ばＩＰＦＦＢ（図４０）、ＦＢＡ（図４０Ａ）、ＩＦＢ（図４０Ｂ）およびＦＢ
１（図４１）に構成要素の故障が生じた場合、ブースト段の出力電圧が急速に破
壊的なレベルまで増大するおそれがある。速い過電圧フィードバック回路ＩＯＶ
ＦＢ（図４０Ｃ）またはＯＶＰ２（図４２Ｂ）がＰＦ１内への電流を増大させる
ことにより、出力電圧が安全レベルに制限される。加えて、ラッチ型の過電圧保
護回路、例えばＯＶＰ（図４２）、ＯＶＰ１（図４２Ａ）およびＯＶＰ２（図４
２Ｂ）を使用することができる。ラッチ型は制御回路への電力を除去することに
より、ブースト動作を停止する。ラッチ型の回路は、そのラッチをリセットする
ために電力がコンバータに繰返して与えられることを必要とする。ＰＦ１におけ
る電圧を変調することによりＰＦＣのデューティサイクルおよび最終出力電圧が
変化する。このように、ＰＦＣは付加的な出力段に対する予備調整器（ｐｒｅ−
ｒｅｇｕｌａｔｏｒ）として使用することができる。
【０１００】 図２５は全波整流された出力段およびフィルタのサブ回路ＯＵＴＡを概略的に
示す。整流段はダイオードＤ８０とＤ９０とから成る。フィルタは抵抗器Ｒ２１
と、磁気素子Ｌ３０と、コンデンサＣ２６，Ｃ２７，Ｃ２８，Ｃ２９，Ｃ３０，
Ｃ３１およびＣ３２とから成る。
【０１０１】
【表２３】
【０１０２】 入力ノード／ピンＣ７Ｂは、外部のセンタタップ付き磁気素子の２次巻線のハ
イサイドに接続される。ノードＣ７Ｂは、ダイオードＤ８のアノードとコンデン
サＣ２６およびＣ２７に以下の配置で接続する。コンデンサＣ２７は、ダイオー
ドＤ８０の両端に接続され、コンデンサＣ２６はＲ２１と直列に接続される。入
力ノード／ピンＣ８Ｂは、外部のセンタタップ付き磁気素子の２次巻線のローサ
イドに接続される。ピンＣ８ＢはダイオードＤ９のアノードと、抵抗器Ｒ２１と
に接続され、コンデンサＣ３２はダイオードＤ９０の両端に接続されている。コ
ンデンサＣ２７およびＣ３２は高速整流器Ｄ８０およびＤ９０をそれぞれ迅速に
スイッチングすることにより発生する高周波ノイズを低減するための小さな値で
ある。コンデンサＣ２６および抵抗器Ｒ２１は、さらに高周波エネルギーを散逸
するために使用される。ダイオードＤ８０およびＤ９０のアノードは並列コンデ
ンサＣ２８｜｜Ｃ２９およびＮＳＭＥのＬ３０に接続される。コンデンサＣ２８
およびＣ３１は、高周波信号に対して低インピーダンスを有するように選択され
た、ソリッド誘電型（ｓｏｌｉｄ ｄｉｅｌｅｃｔｒｉｃ ｔｙｐｅ）である。
コンデンサＣ２９およびＣ３０は、低周波で低インピーダンスで、エネルギー蓄
積のために選択されたより大きな分極型（ｐｏｌａｒｉｚｅｄ ｔｙｐｅ）であ
る。磁気素子Ｌ３はダイオードＤ８のカソードに接続され、Ｌ３０の第２の端子
は並列のコンデンサＣ３１およびＣ３０と、ピンＯＵＴ＋とに接続される。ノー
ドＯＵＴ＋は出力の正側であり、絶縁されたフィードバック回路に通じる外部の
フィードバック検知ラインに接続される。並列コンデンサ［Ｃ２８｜｜Ｃ２９｜
｜Ｃ３０｜｜Ｃ３１］の他方の側は、ピンＯＵＴ−と、帰路ノードを形成する磁
気素子の２次のセンタタンプとに接続される。コンデンサ［Ｃ２８｜｜Ｃ２９］
と、Ｌ３０と、コンデンサ［Ｃ３０｜｜Ｃ３１］との組み合わせは、ローパスｐ
ｉ型のフィルタを形成する。サブ回路ＯＵＴＡは効果的な全波整流とフィルタリ
ングを行う。
【０１０３】 図２５Ａは全波整流された出力段を概略的に示す。整流段は、ダイオードＤ８
０およびＤ９０と、コンデンサＣ９３１およびＣ９２８とから成る。
【０１０４】
【表２４】
【０１０５】 入力ノード／ピンＣ７Ｂは外部のセンタタップ付き磁気素子の２次巻線のハイ
サイドに接続される。ノードＣ７ＢはダイオードＤ８０のアノードに接続する。
入力ノード／ピンＣ８Ｂは外部のセンタタップ付き磁気素子の２次巻線のローサ
イドに接続され、ダイオードＤ９０のアノードに接続される。ノードＯＵＴ−は
負側の出力であり、外部の絶縁されたフィードバック回路と負荷（図示せず）と
に通じる帰路ラインである。ダイオードＤ８０およびＤ９０のカソードは、並列
コンデンサＣ９３１およびＣ９２８に接続される。コンデンサＣ９２８は、高周
波信号に対して低インピーダンスを有するように選択された、ソリッド誘電型で
ある。コンデンサＣ９３１は、低周波信号に対して低インピーダンスを有し、エ
ネルギー蓄積が可能なように選択されたより大きな分極型である。ノードＯＵＴ
＋は出力の正側であり、絶縁されたフィードバック回路に通じる外部のフィード
バック検知ラインに接続される。並列コンデンサＣ９２８｜｜Ｃ９３１の他方の
側は、ノードＯＵＴ−を形成する磁気素子の２次のセンタタンプに接続される。
ブッシュプル磁気素子に対してＮＳＭＥを使用すると、整流器の後には最小限の
フィルタリングしか必要とならない。
【０１０６】 図２５Ｂは別の最終出力整流器およびフィルタのサブ回路ＯＵＴＢの概略的図
を示す。整流器のサブ回路ＯＵＴＢはダイオードＤ４０，Ｄ４１，Ｄ４２および
Ｄ４３と、コンデンサＣ９３１およびＣ９２８を含む。
【０１０７】
【表２５】
【０１０８】 ノードＣ７ＢおよびＣ８ＢにはＡＣまたはＤＣ信号が接続される。ノードＣ７
Ｂは、ダイオードＤ４１のアノードをＤ４０のカソードに接続する。ノードＣ８
Ｂは、ダイオードＤ４２のアノードをＤ４３のカソードに接続する。ノードＯＵ
Ｔ＋は、ダイオードＤ４２のカソードをダイオードＤ４３のカソードに接続する
。ノードＯＵＴ−は、ダイオードＤ４０のアノードをＤ４３のアノードに接続す
る。ダイオードは負荷の要求に合うように所期のライン電圧および電流を高い信
頼性でブロックするように選択される。低電圧出力には、ショットキー型のダイ
オードが、それらが小さい順方向電圧降下であるために用いられる。電圧がより
高いと、高速シリコンダイオードが、それらが高いピーク逆電圧（ＰＩＶ）に耐
えることができるために使用されることになる。プッシュプル磁気素子にＮＳＭ
Ｅを使用すると、整流器後のフィルタリングが最小限で済む。コンデンサＣ９２
８は、単一のデバイスとして概略的に示されている。コンデンサＣ９３１は、低
周波信号に対して低インピーダンスを有するもので、エネルギー蓄積用として選
択されたより大きな分極型で、典型的な値は２００ｕＦであってよい。キャパシ
タンスを増加させ、または出力インピーダンスを減小させるために、複数のコン
デンサを使用することができる。Ｃ９３１はソリッド誘電型であり、高周波信号
に対してのその低インピーダンスのために選択されている。特定の動作周波数お
よび電力レベルに対してノイズを低減するように選択される。コンデンサＣ９２
８は、動作周波数および電力レベルに応じて選択される。サブ回路ＯＵＴＢは、
余分な接合部（ｊｕｎｃｔｉｏｎ）があるために僅かに低い効率で、ＡＣからＤ
Ｃへの整流およびフィルタリングを行う。
【０１０９】 図２６は、浮動１８ボルトＤＣの制御電源のサブ回路ＣＰを示す。サブ回路Ｃ
Ｐは、ダイオードＤ５０１，Ｄ５０２およびＤ５０３と、抵抗器Ｒ５０７と、レ
ギュレータＱ５０４と、コンデンサＣ５０３，Ｃ５０４，Ｃ５０５，Ｃ５０６お
よびＣ５０７とから成る。
【０１１０】
【表２６】
【０１１１】 ノードＣＴ１Ａは、ダイオードＤ５０３のアノードと、上側の外部のセンタタ
ップ付き２次巻線とに接続する。ノードＣＴ２Ａは、ダイオードＤ５０２のアノ
ードと、下側の外部のセンタタップ付き２次巻線とに接続する。ノードＣＴ０は
外部の巻線センタタップに接続する。ノードＣＴ０はまた、帰路ラインであり、
それはＱ５０４のピン２と、コンデンサＣ５０３，Ｃ５０４，Ｃ５０５，Ｃ５０
６およびＣ５０７に接続する。ダイオードＤ５０２およびＤ５０３のそれぞれの
カソードは抵抗器Ｒ５０７に接続する。Ｒ５０７はさらに電圧レギュレータ５０
４のピン１（入力）のノードに接続する。電圧レギュレータＱ５０４のピン３は
１８ｖｄｃの調整されたＤＣ出力であり、ブロックダイオードＤ５０１のアノー
ドに接続される。３つのピンの電圧レギュレータＱ５０４はＬＭ７８１８タイプ
のものであり、これは多くの製造者によって製作される一般のデバイスである。
コンデンサＣ５０３，Ｃ５０５，Ｃ５０６は０．１ｕＦのソリッド誘電型であり
、高周波リップルをフィルタリングし、Ｑ５０４の振動を阻止するのに用いられ
る。Ｃ５０３，Ｃ５０４とＤ５０１のカソードの接続が出力ノードＣＰ１＋であ
る。絶縁された１８ボルトＤＣはノードＣＴ０およびＣＰ＋の間で利用可能であ
る。通常動作中にレギュレータ回路と出力スイッチ駆動のために使用される。
【０１１２】 図２６Ａは、別の制御電源のサブ回路ＣＰ１を示す。サブ回路ＣＰ１は、ダイ
オードＤ２６０と、抵抗器Ｒ２６１と、トランジスタＱ２６０と、コンデンサＣ
２６１〜Ｃ２６５およびＣ２６０とから成る。
【０１１３】
【表２７】
【０１１４】 ノードＣＴ１Ａは、Ｄ２６１のアノードと上側の外部のセンタタップ付き２次
巻線とに接続する。ノードＣＴ２Ａは、Ｄ２６２のアノードと下側の外部のセン
タタップ付き２次巻線とに接続する。ノードＢＲ−は外部の巻線センタタップに
接続する。ノードＢＲ−はまた帰路ラインであり、それはＱ２６０エミッタと、
コンデンサＣ２６１〜Ｃ２６５とＲ２６１とに接続する。ダイオードＤ２６１お
よびＤ２６２のカソードはインダクタＬ２６０およびコンデンサ２６６に接続さ
れる。コンデンサＣ２６６の他方の側はノードＦＳＣに接続する。抵抗器Ｒ２６
２はさらに、インダクタＬ２６０の他方の側とノードＶＣＣとの間に接続される
。Ｒ２６２とＬ２６０との接続部はノードＴＰ１５を形成する。ノードＶＣＣは
コンデンサＣ２６０〜Ｃ２６５の正の端子、Ｑ２６０のコレクタ、Ｄ２６０のカ
ソードに接続する。漏れの少ないツェナーダイオードＤ２６０のアノードは、Ｑ
２６０のベースと、抵抗器Ｒ２６１と、コンデンサＣ２６０とに接続する。ツェ
ナーダイオード電圧は、高いブーストレベルで調節を開始するように選択される
。こうしてＶＣＣは、Ｇ２６０（図２６Ｂ）によって示されるように負荷レベル
に追従することが可能になる。電圧の制限は全負荷（最大ブースト）付近のレベ
ルで開始する。これは一例を示したにすぎず、限定するものではない。１０００
ワット給電の場合は、ＶＣＣの制限は、セグメント２６２で勾配の増大で観察さ
れる（図２６Ｂ）。このような固有の性質は３つの利点を有する。第１に、ブー
スト（負荷）レベルが増大すると、最大ゲートパワーが必要となるときに、付加
的な電圧が自動的に主スイッチＱ１に提供される。最小ブーストにおいてゲート
電圧を低下させると、主スイッチＱ１のゲートおよび付属するバッファ構成要素
におけるストレスが低下し、これにより、ＭＢＴＦおよび効率が向上する。第２
に、ＶＣＣは、負荷配分（ｌｏａｄ ｓｂａｒｉｎｇ）のために出力電圧をサー
ボ制御するために使用される内部負荷検知信号を提供する。負荷配分の態様の設
計は図４Ａで教示されるとおりである。第３に、負荷の大きさを付加的な電流セ
ンサなしで伝えるのに用いられる信号が利用可能になる。ダイオードＤ２６２お
よびＤ２６１は整流された電源コンデンサＣ２２６を提供し、コンデンサＣ２２
６はＡＣ電圧をサブ回路ＦＳ１（図４５）のノードＴＰ１７に結合する。ＴＰ１
７のＡＣ電圧は、コンバータが動作しているときの高速スタート回路の動作を禁
止する。レギュレータＣＰ１は分路レギュレータ（ｓｈｕｎｔ ｒｅｇｕｌａｔ
ｏｒ）である。その構成要素は最大ブースト近くでその制限が開始するように選
択される。このようにすれば電力が小さな負荷レベルで浪費されない。さらに、
最大ブーストで付加的なパワーを提供して負荷条件が変化した状態で最大効率を
保証するようにするために主スイッチＱ１のゲート電圧が変調される。
【０１１５】 図２６Ｂは、出力パワーの関数としてのＶＣＣをプロットした図である。プロ
ットＧ２６は、負荷が０から１０００ワットに変化したときにＡＣＤＣＰＦ１（
図４Ａ）におけるＶＣＣを測定することにより生成されたものである。
【０１１６】 図２７は、第２の浮動１８ボルトのＤＣプッシュプル制御電源のサブ回路ＣＰ
Ａを示す。サブ回路ＣＰＡは、ダイオードＤ６０１，Ｄ６０２およびＤ６０３と
、抵抗器Ｒ６０７と、レギュレータＱ６０４と、コンデンサＣ６０３，Ｃ６０４
，Ｃ６０５，Ｃ６０６，Ｃ６０７およびＣ６０８とから成る。
【０１１７】
【表２８】
【０１１８】 ノードＣＴ１ＢはＤ６０３のアノードと上側の外部のセンタタップ付き２次巻
線とに接続する。ノードＣＴ２Ｂは、Ｄ６０２のアノードと下側の外部のセンタ
タップ付き２次巻線とに接続する。ノードＣＴ２０は外部の巻線センタタップに
接続する。ノードＣＴ０はまた帰路ラインであり、Ｑ６０４のピン２とコンデン
サＣ６０３，Ｃ６０４，Ｃ６０５，Ｃ６０６およびＣ６０７とに接続する。ダイ
オードＤ６０２およびＤ６０３のそれぞれのカソードは抵抗器Ｒ６０７に接続さ
れる。抵抗器６０７はさらに、電圧レギュレータＱ６０４のピン１（入力）のノ
ードに接続される。電圧レギュレータＱ６０４のピン３は、１８ｖｄｃの調整さ
れたＤＣ出力であり、ブロックダイオードＤ６０１のアノードに接続される。コ
ンデンサＣ６０３，Ｃ６０５，Ｃ６０６はソリッド誘電型であり、高周波リップ
ルをフィルタリングし、Ｑ６０４の振動を阻止するのに用いられる。コンデンサ
Ｃ６０３，Ｃ６０４とダイオードＤ６０１のカソードとの接続部は出力ノードＣ
Ｐ１＋である。絶縁された１８ボルトＤＣはノードＣＴ２０およびＣＰ２＋の間
で利用可能である。通常動作中のレギュレータ回路と出力スイッチ駆動のために
使用される。
【０１１９】 図２８は主スイッチの過大温度保護のサブ回路ＯＴＰである。サブ回路ＯＴＰ
はサーマルスイッチと、抵抗器Ｒ７１１およびＲ７１２を含む。
【０１２０】
【表２９】
【０１２１】 ゲート駆動電力は、入力ノードＧＡＰとサーマルスイッチＴＨＳ１とに加えら
れる。最大ＦＥＴゲート電圧は、入力電源電圧が２０ボルト未満であることを必
要とし、選択された電圧は１８ボルトであった。ＴＨＳ１の他方の側は並列の抵
抗器［Ｒ７１１｜｜Ｒ７１２］に接続される。単一の抵抗器は複数の抵抗器を表
すことができる。図面は表面実装配置を示す。［Ｒ７１１｜｜Ｒ７１２］の他方
の側は出力ノードＴＳ＋に接続する。通常は閉じられているサーマルスイッチＴ
Ｓ１は主スイッチのトランジスタＱ１と接触している。１０５Ｃよりも温度が高
い場合、ＴＨＳ１は開き、これによりバッファのサブ回路ＡＭＰ１（図２９）へ
の電力を除去することによりスイッチＱ１が不動作になってブロック状態になり
、任意の冷却ファンが故障するか、または回路が高温に達した場合にブーストス
イッチを保護する。この本発明の実施例においては、スピードアップバッファＡ
ＭＰ（図２９）の不飽和磁気要素（図１８，図１８Ａおよび１９）は、主スイッ
チが所与の電力レベルに対して従来技術よりも低温で作動することを可能にする
。スイッチの温度が通常の範囲に戻ると、ＴＨＳ１は閉じ、ＰＦＣが通常運転を
再開することを可能にする。通常の負荷および周囲温度のもとでは、サーマルス
イッチＴＨＳ１は決して開くことはない。
【０１２２】 図２９は、ＰＦＣＬＫ（図２３および２４）またはＰＷＦＭ（図３３）からの
駆動指令をスイッチする、ＰＦＣバッファ回路のサブ回路ＡＭＰ，ＡＭＰ１，Ａ
ＭＰ２，ＡＭＰ３を示し、制御素子はゲートバッファ回路に接続される。サブ回
路ＡＭＰは、パワーＦＥＴのＱ７０２とダーリントン対のＱ７０３と、コンデン
サＣ７０９およびＣ７１５と、抵抗器Ｒ７１０およびＲ７２５とから成る。
【０１２３】
【表３０】
【０１２４】 ＤＣ電力はノードＧＡＴ＋と、トランジスタＱ７０２のドレーンと、コンデン
サＣ７０９とに加えられ、コンデンサ７０９はグラウンドに通じる。最大ゲート
電圧は、入力電源電圧が２０ボルト未満であることを必要とし、１８ボルトが選
択された。入力ノードＧＡ１は、ＦＥＴ Ｑ７０２のゲートに接続され、ダーリ
ントン対Ｑ７０３のＢＪＴ１のベースと、コンデンサＣ７１５とに接続される。
コンデンサＣ７１５は、ダーリントン対のベース、ピン１からコレクタ、ピン２
および４の両端に接続され、Ｑ７０３のコレクタのノードはまたグラウンドに接
続される。ＢＪＴ２のエミッタはＦＥＴ Ｑ１のゲートに接続される。ＦＥＴ
Ｑ７０２のソースは、小さなオプションの直列抵抗器Ｒ７１０を介して出力スイ
ッチのゲートあるいはノードＧＡ２に接続される。或る負荷の下でのパワーＦＥ
Ｔは、このバッファのような低インピーダンスのソースから駆動される場合に振
動する傾向がある。スイッチの顕著な遅れがないように、約２オーム以下の小さ
な抵抗が必要となる場合がある。大抵の場合Ｒ７１０はゼロオームのジャンパで
置き換えられる。抵抗器Ｒ７２５はノードＧＡ０とＱ７０２のソースとから接続
される。ノードＧＡＰへの入力スイッチング信号は２０ｋＨｚ〜６００ｋＨｚの
範囲にある。ノードＧＡ２に接続された出力スイッチのゲートを迅速に充電する
ために低インピーダンスを示すことにより、極めて速い「オン」時間が実現され
る。Ｑ７０２がスイッチオンすると、コンデンサＣ７０９は付加的な電流を提供
する。ゲートから電荷を急速に除去するためにトランジスタＱ７０３は低インピ
ーダンスを提供して「オフ」時間を著しく低減する。このような特定のトポロジ
は、２５０ｎｓという業界の標準立ち上がり時間に比べて、１０ｎｓのオーダの
出力スイッチの立ち上がり時間を提供にする。更に２００〜３００ｎｓという業
界の標準立ち下がり時間に比べて、対応する立ち下がり時間は＜１０ｎｓである
（図１３および１４参照）。コンバータが極めて高い周囲温度で動作する場合は
、サーマルスイッチは入力パワーピンＧＡ＋と直列に配置されてもよい。このこ
とはスイッチトランジスタをうまく機能抑止状態にすることを可能にする。サブ
回路ＡＭＰは、スイッチングロスを著しく低減し、場合によっては従来一般的で
あった強制空気冷却なしでコンバータ動作を可能にする。
【０１２５】 図３０は本発明のスナバのサブ回路の概略的な図を示す。スナバのサブ回路Ｓ
Ｎは、ダイオードＤ８０４およびＤ８０５と、抵抗器Ｒ８００，Ｒ８１７，Ｒ８
１８と、コンデンサＣ８１４およびＣ８１９とから成る。
【０１２６】
【表３１】
【０１２７】 ノードＳＮＬ２は外部の出力スイッチのドレーン端子と、誘導負荷のフライバ
ック側とに接続する。入力ノードＳＮＬ２は、コンデンサＣ８１９と直列接続さ
れたＲ８００からノードＳＮＯＵＴに接続する。ダイオードＤ８０５のアノード
は、Ｄ８０５と並列接続された抵抗器［Ｒ８１７｜｜Ｒ８１８］と共にノードＳ
ＮＬ２に接続される。抵抗器Ｒ８１７およびＲ８１８は組み合わせて単一の抵抗
器にしてもよい。Ｄ８０５のカソードは、ノード／ピンＳＮＬ１に接続するコン
デンサＣ８１４に接続される。ノードＳＮＬ１は、外部負荷の磁気素子の給電側
に接続する。外部の磁気素子の他方の脚部はＤ８０５のアノードと、外部のフラ
イバックダイオードＤ４のアノード側とに接続される。１ＭＥＧオームの抵抗器
Ｒ８１７およびＲ８１８は、Ｃ８１４から荷電を引抜き、それを次のサイクルの
ためにリセットする。コンデンサＣ８１９および抵抗器Ｒ８００は外部のフライ
バックダイオードＤ４の状態遷移からの高周波事象を捕えて、エネルギーの一部
を、ノードＳＮＯＵＴに接続された外部のホールドアップコンデンサ（ｈｏｌｄ
ｕｐ ｃａｐａｃｉｔｏｒ）内に移す。外部のフライバックダイオードＤ４およ
びＤ８０５が出力スイッチのドレーンを分離するため、出力スイッチが、スナバ
回路に接続された典型的なドレン／ソースの余分なキャパシタンスの電荷を逃す
必要がなくなるので、より速やかなスイッチングが行われる。なお、このような
回路は、有効エネルギーをロスに変換する大きなＲＣ回路内にフライバックを吸
収しようとするものではないことに注意されたい。それはグラウンドへフライバ
ックを詰め込もうとするものでもなく、キャパシタンスを付加し、出力スイッチ
を遅くし、スイッチングロスを増大させるものでもない。このサブ回路は外部の
プッシュプルスイッチの両端のそのミラーＳＮＢ（図３２）と併用される。この
設計はフライバックエネルギーのいくらかを入力電源または出力負荷に戻すもの
である。「スナバリング」作用は、フライバックの立ち上がりを遅くし、外部の
フライバックダイオードに導通を開始する時間を与える。回路は高周波フライバ
ックパルスを効率的に管理する。
【０１２８】 図３０Ａは本発明のダイオードスナバのサブ回路の概略的図を示す。スナバの
サブ回路ＤＳＮは、ダイオードＤ５１，Ｄ５２，Ｄ５３，Ｄ５４およびＤ５５と
、コンデンサＣ５１，Ｃ５２，Ｃ５３，Ｃ５４およびＤ５５とから成る。
【０１２９】
【表３２】
【０１３０】 ピンＳＮＬ２は、Ｄ５１のアノードに接続され、Ｄ５１のカソードはＤ５２の
アノードに接続され、Ｄ５２のカソードはＤ５３のアノードに接続され、Ｄ５３
のカソードはＤ５４のアノードに接続され、Ｄ５４のカソードはＤ５５のアノー
ドに接続され、Ｄ５５のカソードはピンＳＮＯＵＴに接続される。コンデンサは
、直列・並列の組み合わせ［Ｄ５１｜｜Ｃ５１］＋［Ｄ５２｜｜Ｃ５２］＋［Ｄ
５３｜｜Ｃ５３］＋［Ｄ５４｜｜Ｃ５４］＋［Ｄ５５｜｜Ｃ５５］を形成する各
ダイオードの両端に接続される。ノードＳＮＬ２は外部の出力スイッチのドレー
ン端子と、誘導負荷のフライバック側とに接続する。外部のフライバック整流ダ
イオードＤ４（図１，３および４）のアノードはノードＳＮＬ２に接続される。
ノードＳＮＯＵＴは蓄積コンデンサ［Ｃ１６｜｜Ｃ１７］（図１，３および４）
と、フライバックダイオードＤ４のカソードとに接続する。ＤＳＮと並列の外部
ダイオードＤ４はハイブリッドダイオード（ｈｙｂｒｉｄ ｄｉｏｄｅ）を形成
する。ショットキーダイオードは、ファスト・リカバリ・タイム（ｆａｓｔ ｒ
ｅｃｏｖｅｒｙ ｔｉｍｅ）（６ナノ秒（６＊１０-9）未満）および高電流時の
低順電圧降下（０．４〜０．９ボルト）という望ましい特性を有する。ショット
キーダイオードは、現在のところ最大１００Ｖの制限された逆阻止電圧の悩みが
ある。各ダイオードは１００Ｖをブロックすることになり、並列コンデンサは、
ダイオードストリングの両端の逆電圧を均一に分配する。各ダイオードの逆方向
接合キャパシタンスは１０ｐｆ未満であるので、並列のコンデンサよりも非常に
小さい。従って、逆電圧はダイオードの両端でほぼ均一に分割される。一様な電
圧分割を保証するために、５％より良好にコンデンサを合わせることが必要とな
る。高精度のものは小さいコンデンサにとっては一般的であり、低廉である。種
々異なる阻止電圧は、ダイオード／コンデンサ対の数を調整することにより達成
することができる。限定としてではなく一例として５００Ｖが選択された。主フ
ライバック整流ダイオードＤ４は高電圧を阻止するが、しかし長い逆回復時間の
悩みがあり、５０〜５００ナノ秒がファスト・リカバリ・ダイオードにおいて一
般的である。必要なのは、低い電圧降下、高い阻止電圧および極めて短い回復時
間を有するダイオードである。主フライバック整流器と並列接続されたスナバＤ
ＳＮはこのような理想的なダイオードに極めて近くなる。合計の阻止電圧は、個
々のダイオードの阻止電圧を加算することにより得られる。回復時間は、ストリ
ングにおける最も遅いダイオードによって決定され、５ナノ秒未満である場合が
多い。よりゆっくりと主整流器が導通を開始すると、低い順電圧降下が達成され
る。キャパシタンスが個々のコンデンサの１／５になるので、低キャパシタンス
もまた実現される。主スイッチが導通を停止し、不飽和磁気要素がそのエネルギ
ーの放出を開始した直後に、このハイブリッドダイオードは整流を開始する。こ
のことは高電圧フライバックのオーバシュートを４０〜７０ボルト未満に制限す
る。このことはスイッチをその安全動作領域（ＳＯＡ）内に良好に保ち、この安
全動作域は、スイッチがより高い出力電力および付加的な効率ゲイン（ｅｆｆｉ
ｃｉｅｎｃｙ ｇａｉｎ）のために、より高い電圧で作動することを可能にし、
あるいは同じ電圧マージンを維持しながら高価でない、より低い電圧スイッチを
使用することを可能にする。外部のフライバックダイオードＤ４およびＤ８０５
は出力スイッチのドレーンを分離するため、出力スイッチが典型的なスナバ回路
の余分なキャパシタンスの電荷を逃す必要がないのでより速いスイッチングが行
われる。なお、この回路は、追加的な熱を発生する大きなＲＣネットワークにお
いてフライバックを吸収しようとするものではないことに注意されたい。またそ
れはグラウンドへフライバックを詰め込もうとするものでもなく、キャパシタン
スを付加し、出力スイッチを遅くし、スイッチングロスを増大させるものでもな
い。主整流器を補助するために、例えばフライバックダイオードＤ４のようなよ
り遅い整流器と並列にサブ回路ＤＳＮを使用することが可能である。このことは
スイッチに対する付加的な保護を提供し、主整流器が動作を開始する前に、フラ
イバックパルスの一部を整流する。このような高周波エネルギーは熱または放射
ノイズになって終わる。
【０１３１】 図３０Ｂは、本発明の別のスナバのサブ回路ＳＮＢＢの概略的な図を示す。ス
ナバのサブ回路ＳＮＢＢは、抵抗器Ｒ３１０とコンデンサＣ８２１とから成る。
【０１３２】
【表３３】
【０１３３】 ノードＳＮＬ２は、コンデンサＣ８２１を介して、抵抗器Ｒ８２１とノードＳ
ＮＯＵＴとに接続する。ノードＳＮＯＵＴはフライバックダイオードのカソード
に接続する。ノードＳＮＬ２は外部の出力スイッチのドレーン端子と誘導負荷の
フライバック側に接続する。「スナバリング」作用は、フライバックの立ち上が
りを遅くして外部の整流ダイオードが導通を開始するための時間を与える。
【０１３４】 図３１は、本発明のスナバのサブ回路の概略的な図を示す。スナバのサブ回路
ＳＮＡは、抵抗器Ｒ８１０およびＲ８１１と、コンデンサＣ８２０およびＣ８２
１とから成る。
【０１３５】
【表３４】
【０１３６】 ノードＳＮＡ１は、直列抵抗器Ｒ８１０、コンデンサＣ８２０からノードＳＮ
Ａ２へと、さらにコンデンサＣ８２１、直列の抵抗器Ｒ８１１からノードＳＮＡ
３へと接続する。ノードＳＮＡ１は外部の磁気素子のセンタタップに接続する。
ノードＳＮＡ２は、外部の出力スイッチのドレーン端子と、誘導負荷のフライバ
ック側とに接続する。ノードＳＮＡ３は外部の出力スイッチのソース端子に接続
する。そのスイッチの両端の電圧過渡現象を低減するために、抵抗器Ｒ８１０お
よびＣ８２０はフライバックの一部を吸収しようとする。フライバックの一部は
Ｃ８２１によってグラウンドに戻される。このサブ回路は外部のプッシュプルス
イッチの両端のそのミラーＳＮＡ（図３１）と併用される。「スナバリング」動
作は、フライバックの立ち上がりを遅くし、外部の整流ダイオード図２５あるい
は２５ＡのＤ８及びＤ９が導通を開始するための時間を与える。この回路は高周
波フライバックパルスを効率的に管理する。
【０１３７】 図３２は本発明のスナバのサブ回路の概略的な図である。スナバのサブ回路Ｓ
ＮＢは、抵抗器Ｒ８２０およびＲ８２１と、コンデンサＣ８４０およびＣ８４１
を含む。
【０１３８】
【表３５】
【０１３９】 ノードＳＮＢ１は、直列抵抗器Ｒ８２０、コンデンサＣ８２０、ノードＳＮＡ
２からコンデンサＣ８４１へと、そして直列抵抗器Ｒ８２１からノードＳＮＢ３
へと接続する。ノードＳＮＢ１は外部の磁気素子のセンタタップに接続する。ノ
ードＳＮＢ２は、外部の出力スイッチのドレーン端子と、誘導負荷のフライバッ
ク側とに接続する。ノードＳＮＢ３は外部の出力スイッチのソース端子に接続す
る。このスイッチの両端の電圧過渡現象を低減するために、抵抗器Ｒ８２０およ
びＣ８４０は、高周波フライバックの一部を吸収しようとする。Ｃ８４１および
Ｒ８２１はフライバックの一部をグラウンドに戻す。「スナバリング」動作は、
フライバックの立ち上がりを遅くし、図２５または２５Ａの外部整流ダイオード
Ｄ８およびＤ９に対し、導通を開始する時間を与える。この回路は高周波フライ
バックパルスを効率的に管理する。
【０１４０】 図３３は本発明のＰＷＭ（パルス幅変調器）およびＦＭ（周波数変調器）のサ
ブ回路である。サブ回路ＰＷＦＭは抵抗器Ｒ４０１，Ｒ４０２，Ｒ４０３および
Ｒ４０４と、コンデンサＣ４０１，Ｃ４０２，Ｃ４０３，Ｃ４０４，Ｃ４０５お
よびＣ４０６と、コントローラＩＣ Ｕ４００と、ダイオードＤ４０１から成る
。
【０１４１】
【表３６】
【０１４２】 制御素子Ｕ４００は以下の直列接続を伴う回路に接続する、即ち、ピン１から
フィードバックピンＰＷ１へ、さらに調整可能な抵抗器Ｒ４０４のワイパ端子（
ｗｉｐｅｒ）から帰路ノードＰＷＦＭ０へと接続する。抵抗器Ｒ４０４は２つの
固定抵抗器と置き換えてもよい。コンデンサＣ４０３はピン２からピン１に接続
される。コンデンサＣ４０３はエラー増幅器の出力をフィルタリングするのに用
いられる。抵抗器Ｒ４０４の上半部は、ノードＲＥＦ１のピン８の５．０ボルト
内部基準に接続される。内部の５．０ボルト基準のＵ４００のピン８又はノード
ＲＥＦ１は、抵抗器Ｒ４０３の上半部と、コンデンサＣ４０２を介して帰路ノー
ドＰＷＦＭ０に接続される。この基準は、外部のフィードバック回路に電流を提
供する。Ｒ４０３のワイパ端子はノードＦＭ１とピン４と、Ｒ４０２を介してピ
ン３と、Ｃ４０４を介して帰路ノードＰＷＦＭ０とに接続する。抵抗器Ｒ４０３
は２つの固定抵抗器と置き換えられてよい。パルス幅タイミングコンデンサＣ４
０４は、ピン３を帰路ノードＰＷＦＭ０に接続する。低漏れダイオード（ｌｏｗ
ｌｅａｋａｇｅ ｄｉｏｄｅ）Ｄ４０１のアノードはピン３に、カソードは出
力ピン６のノードＣＬＫに接続される。抵抗器Ｒ４０４は、出力ピン６のノード
ＣＬＫの公称パルス幅を設定する。パルス幅は０（オフ）から９５％まで調整す
ることができる。抵抗器Ｒ４０３及びＣ４０４は公称動作周波数を規定する。ノ
ードＰＷＦＭ＋とＰＷＦＭ０との間に電源２０ボルトを加えることにより、コン
トローラＵ４００は内部の５．０基準電圧をピン７のノードＲＥＦ１に発生させ
る。出力ピン６のノードＣＬＫは約２０ボルトのハイ（ｈｉｇｈ）に設定される
（図３４のオシログラフのトレース（ｔｒａｃｅ）Ｇ６のセグメント６０参照）
。ピン６をロー（ｌｏｗ）にリセットすることで（図３４のオシログラフのトレ
ースＧ６、セグメント６２参照）、ピン３でのＣ４０４の両端の電圧がコンパレ
ータレベルに達するまで（図３４のオシログラフのトレースＧ１のセグメント６
１参照）、Ｃ４０４はＲ４０１を介して充電を開始する。コンデンサＣ４０４は
迅速にＤ４０１を介して放電する（図３４のオシログラフのトレースＧ１のセグ
メント６３参照）。ピン６がローである期間中（図３４のオシログラフのトレー
スＧ１のセグメント６４参照）、ピン３は、ＰＷＤＭ０のノードよりも０．６ボ
ルト高く留まる。ピン６の立上がりエッジにおいて、コンデンサＣ４０５は、ピ
ン４の電圧が内部のコンパレータレベルに達するまで（図３４のオシログラフの
トレースＧ４のセグメント６５参照）、急速に充電を開始する。コンパレータは
内部トランジスタをトリガしてＣ４０４を急速に放電する（図３４のオシログラ
フのトレースＧ４のセグメント６６参照）。このサイクルは出力ピン６がハイに
設定されて繰り返す。Ｕ４００のピン１とノードＰＷ１とに与えられた外部のフ
ィードバック電流（図３４のオシログラフのトレースＧ１参照）は実際の出力電
圧に追従する。オシログラフのトレースＧ１のセグメント６７（図３４）は、出
力スイッチが導通してＮＳＭＥ内にエネルギーを蓄積している期間である。オシ
ログラフのトレースＧ１のセグメント６８（図３４）は、出力信号がオフとなっ
て、ＮＳＭＥ内の蓄積エネルギーが蓄積コンデンサに伝達されることが可能とな
る期間である。外部の電流源またはフィードバック回路をピン１またはノードＰ
Ｗ１に与えることにより、パルス幅の変調が可能となる。ＰＷ１から電流を除去
することがコンパレータレベルを低下させ、コンパレータがより低いＣ４０４の
両端の電圧でトリガするようにして、パルス幅を低減させる。電流をノードＰＷ
１内に導入すると、パルス幅は公称値（ｎｏｍｉｎａｌ）から最大の９５％に増
大する。抵抗器Ｒ４０４およびＣ４０４は公称パルス幅を決定する。この設計は
ＣＬＫ出力がパルス幅変調されることを可能にする。外部のフィードバック回路
をピン４またはノードＦＷ１に適用することにより、周波数が変調されることが
可能になる。ＦＷ１から電流を除去することにより、Ｃ４０５の充電が遅くなる
。充電時間を長くするほど周波数は公称設定値から低くなる。このような配置に
より、ＣＬＫ出力が周波数変調されることが可能になる。共振コントローラ（ｒ
ｅｓｏｎａｎｔ ｃｏｎｔｒｏｌｌｅｒ）と使用する場合には、Ｒ４０３および
Ｃ４０５が典型的にはタンク共振周波数に等しい公称周波数を決定する。外部の
フィードバックは、公称周波数（最大出力）からゼロ周波数「オフ」に周波数を
低くするように構成されている。パルス幅コントローラとして使用される場合は
、公称値は約９０％の最大パルス幅に設定され、フィードバックがパルス幅を低
減させる。サブ回路ＰＷＦＭは、同時に周波数とパルス幅が変調されるようにす
ることができる。このような構成および動作モードは本発明にとって独得のもの
である。出力をエラー増幅器にフィードバックすることは、制御素子Ｕ４００に
とって独得な動作モードである。サブ回路ＰＷＦＭは広いダイナミックレンジと
、精密な制御と、速い応答とを組み合わせるものである。
【０１４３】 図３４はパルス幅変調モードにおけるＰＷＦＭ（図３３）コントローラのオシ
ログラフのトレースを示す。
【０１４４】 図３５は、ＴＣＴＰ（図８）の共振コンバータの１次電圧のオシログラフのト
レースである。図３５は、コンデンサＣ１０（図８）の両端に発生する電圧のオ
シログラフのトレースである。この実施例において、電源ＶＢＡＴは１８ボルト
に過ぎないものであった。
【０１４５】 １次巻線１００（図１８）のインダクタンス２０３ｕＨは、２６ｕ ２．２８
ｏｚ．（６４．６４グラム）のＫｏｏｌ Ｍｕ磁気素子１０１上に５５ターン巻
くことによって達成された。２次巻線１０３（図１８）はコア１０１上に１５タ
ーン巻かれている。巻線１０３には５．５ワットの負荷が接続される。ＮＳＭＥ
の１次巻線１００（図１８）は、ＶＢＡＴの１０倍よりも大きい２２９ボルトの
ピークの励起電圧（ｅｘｃｉｔａｔｉｏｎ ｖｏｌｔａｇｅ）を発生させた。タ
ンクコンバータＴＣＴＰおよびＴＣＳＳＣ（図７）は、大きな磁束バイアスを生
じるために、不飽和磁気要素の望ましい特性を利用する。有効な大きな磁束が、
「磁束ネット（ｆｌｕｘ ｎｅｔｓ）」巻線を磁気素子に付加することにより、
有効電力に取り込まれることができる。
【０１４６】 図３６は調整された１８ボルトＤＣ制御電源のサブ回路ＲＥＧを示す。サブ回
路ＲＥＧは、抵抗器Ｒ５１７と、レギュレータＱ５１４と、コンデンサＣ５１４
，Ｃ５１５，Ｃ５１６，Ｃ５１８およびＣ５１７とから成る。
【０１４７】
【表３７】
【０１４８】 ピンＲＥＧ０は外部電源の帰路に接続する。ノードＲＥＧ０はまた帰路ライン
であり、それはＱ５１４のピン２とコンデンサＣ５１８，Ｃ５１４，Ｃ５１５お
よびＣ５１７とに接続する。抵抗器Ｒ５１７は電圧レギュレータＱ５１４のピン
１（入力）のノードと入力ピンＲＩＮ＋とに接続される。電圧レギュレータＱ５
１４のピン３は、１８ｖｄｃの調整されたＤＣ出力であり、コンデンサＣ５１５
，Ｃ５１４と、出力ピン１８Ｖとに接続される。コンデンサＣ５１５，Ｃ５１７
はソリッド誘電型であり、高周波リップルをフィルタリングし、Ｑ５１４の振動
を阻止するのに用いられる。サブ回路ＲＥＧは、制御回路のための調整された電
源と、出力スイッチのバッファＡＭＰとを提供する（図２９）。
【０１４９】 図３７は、非絶縁のハイサイドのスイッチバックコンバータ（ｓｗｉｔｃｈ
ｂｕｃｋ ｃｏｎｖｅｒｔｅｒ）のサブ回路ＨＳＢＫを概略的に示す。図３７は
非絶縁のハイサイドのスイッチバックコンバータのサブ回路ＨＳＢＫである。こ
のコンバータのトポロジは非絶縁の高効率のバック段（ｂｕｃｋ ｓｔａｇｅ）
から成り、このバック段は効率的なプッシュプル絶縁段に調整された電源を供給
する。サブ回路ＨＳＢＫはダイオードＤ８と、コンデンサＣ８と、ＦＥＴトラン
ジスタＱ３１と、サブ回路ＴＣＴＰ（図８）と、サブ回路ＢＬ１（図１８Ｂ）と
、サブ回路ＩＦＢ（図４０Ｂ）と、サブ回路ＡＭＰ（図２９）と、サブ回路ＰＷ
ＦＭ（図３３）とから成る。
【０１５０】
【表３８】
【０１５１】 外部電源ＶＢＡＴはピンＤＣＩＮ＋およびＤＣＩＮ−に接続する。ピンＤＣＩ
Ｎ＋は、トランジスタＱ３１のソースと、サブ回路ＰＷＦＭのピンＰＷＦＭ０と
、サブ回路ＡＭＰのピンＧＡ０と、サブ回路ＩＦＢのピンＦＢＥと、サブ回路Ｔ
ＣＴＰのピンＤＣＩＮ＋およびＢ−とに接続する。サブ回路ＴＣＴＰのピンＢ＋
からの調整された１８ボルト出力は、サブ回路ＡＭＰのピンＧＡ＋と、サブ回路
ＰＷＦＭのピンＰＷＦＭ＋とに接続する。これは、Ｑ３１のソースに対して正の
ゲート駆動を提供する。電源ＶＢＡＴの帰路はピンＤＣＩＮ−と、サブ回路ＴＣ
ＴＰのピンＤＣＩＮ−と、ダイオードＤ６８のアノードと、コンデンサＣ６８と
、ＲＬＯＡＤと、サブ回路ＩＦＢのピンＯＵＴ−と、出力ピンＢ−と、グラウン
ド／帰路ノードＧＮＤとに接続される。サブ回路ＰＷＦＭは、０〜９０％の可調
パルス幅動作に対して設計され、最大パルス幅はピンＰＷ１にフィードバック電
流がない状態で生じる。フィードバック電流が増大すると、パルス幅とコンバー
タＨＳＢＫからの出力電圧とが低減する。サブ回路ＰＷＦＭのクロック／ＰＷＭ
出力ピンＣＬＫは、バッファのサブ回路ＡＭＰの入力ピンＧＡ１に接続される。
サブ回路ＡＭＰのピンＧＡ２の出力はＱ３１のゲートに接続される。Ｑ３１のド
レーンは、サブ回路ＢＬ１のピンＰ１Ｂと、Ｄ６８のカソードとに接続される。
サブ回路ＢＬ１のピンＰ１ＡはコンデンサＣ８と、サブ回路ＩＦＢのピンＯＵＴ
−と、ＲＬＯＡＤとに接続される。サブ回路ＰＷＦＭのピンＣＬＫがハイ（ｈｉ
ｇｈ）で、バッファＡＭＰの出力ピンＧＡ２が、トランジスタスイッチＱ３１の
ゲートを充電する。スイッチＱ３１は導通し、電源ＶＢＡＴからＮＳＭＥのＢＬ
１を介してコンデンサＣ６８を充電し、ＢＬ１にエネルギーを蓄積する。サブ回
路ＩＦＢからのフィードバック出力ピンＦＢＣは、サブ回路ＰＷＦＭのパルス幅
調整ピンＰＷ１に接続される。出力電圧が設計されたレベルに達するのに伴い、
サブ回路ＩＦＢはＰＷ１から電流を除去し、ＰＷＦＭに指令してパルス幅または
信号ＣＬＫのオン時間を低減する。サブ回路ＰＷＦＭが、命令されたパルス幅に
達したあと、ＰＷＦＭは出力ピンＣＬＫをロー（ｌｏｗ）に切り換え、Ｑ３１を
ターンオフし、ＢＬ１への電流を停止する。蓄積されたエネルギーは、ＮＳＭＥ
のＢＬ１から、今や順バイアスされたダイオードＤ６８内に放出され、コンデン
サＣ６８に充電する。スイッチＱ３１の「オン」時間を変調することにより、コ
ンバータは、印加された電圧を「バック」（“ｂｕｃｋ”）し、効率的により低
い電圧に調整する。調整された電圧はノードＢ−およびＢ＋の両端に発生される
。サブ回路ＩＦＢは絶縁されたフィードバック電圧をサブ回路ＰＷＦＭに提供す
る。コンバータ出力（ノードＢ＋とＢ−）が設計された電圧にあることをサブ回
路ＩＦＢが検知すると、より多くの電流がフォトトランジスタによって導かれる
。ＰＭ１からの電流が低下すると、パルス幅をより短くするようにＰＷＦＭが指
令される。従ってコンバータ出力電圧が低下する。この場合、ＩＦＢからのフィ
ードバック信号がＰＷＦＭに、出力を最小にするように指令する。スイッチＱ３
１へのゲート駆動は除去され、全てのバック活動（buck activity ）を停止し、
コンデンサＣ６８はＲＬＯＡＤを介して放電する。ＶＢＡＴからの入力電流は正
弦波状であり、コンバータを極めて静かにする。このようにスイッチＱ３１は、
従来技術の飽和磁気要素には一般的な大きな電流スパイクに晒されることはない
。したがって、スイッチに与えられるストレスは僅かになり、これによりＭＴＢ
Ｆが増大する。サブ回路ＨＳＢＫは、このようなコンバータトポロジにおいてＮ
ＳＭＥの望ましい特性を利用する。
【０１５２】 図３８は絶縁型の２段の低圧側スイッチ（ｌｏｗ ｓｉｄｅ ｓｗｉｔｃｈ）
のバックコンバータのサブ回路ＬＳＢＫＰＰを概略的に示す。このコンバータト
ポロジは、高い効率を有するローサイドのスイッチのバック段であり、これは効
率的なプッシュプル絶縁段に調整された電源を供給する。効率的なセンタタップ
全波整流器が整流を提供する。サブ回路ＬＳＢＫＰＰは、ダイオードＤ４６と、
コンデンサＣ４６と、ＦＥＴトランジスタＱ１４１と、サブ回路ＲＥＧ（図３６
）と、サブ回路ＯＵＴＢ（図２５Ａ）と、サブ回路ＢＬ１（図１８Ｂ）と、サブ
回路ＴＣＴＰ（図８）と、サブ回路ＩＦＢ（図４０Ｂ）と、サブ回路ＡＭＰ（図
２９）と、サブ回路ＤＣＡＣ１と、サブ回路ＰＷＦＭ（図３３）とから成る。
【０１５３】
【表３９】
【０１５４】 外部電源ＶＢＡＴは、ピンＤＣＩＮ＋およびＤＣＩＮ−に接続している。ピン
ＤＣＩＮ＋からは、サブ回路ＲＥＧのピンＲＩＮ＋、Ｄ４６カソード、コンデン
サＣ４６、サブ回路ＴＣＴＰ（図８）のピンＤＣＩＮ＋、およびサブ回路ＤＣＡ
ＣｌのピンＤＣ＋に接続している。電圧調整器のサブ回路ＲＥＧの出力ピン＋１
８Ｖは、サブ回路ＡＭＰのピンＧＡ＋およびサブ回路ＰＷＦＭのピンＰＷＦＭ＋
に接続している。サブ回路ＲＥＧは、調整された低電圧電源をコントローラおよ
び主スイッチのバッファに提供する。ＶＢＡＴ負側が、ピンＤＣＩＮ−およびグ
ラウンド帰線ノードＧＮＤに接続されている。ノードＧＮＤは、サブ回路ＰＷＦ
ＭのピンＰＷＦＭ０、サブ回路ＡＭＰのピンＧＡ０、Ｑ１４１のソース、サブ回
路ＩＦＢのピンＦＢＥ、サブ回路ＲＥＧのピンＲＥＧ０およびサブ回路ＴＣＴＰ
のピンＤＣＩＮ−に接続している。サブ回路ＰＷＦＭ（図３３）は、可変パルス
幅動作ができるように設計されている。公称周波数は２０〜６００ｋＨｚであり
、ＰＷＦＭは、サブ回路ＩＦＢからのフィードバック電流なしで最大パルス幅９
０％（最大バック電圧）になるように構成されている。フィードバック電流を増
大させると、Ｑ１１１のオン時間は短縮され、プッシュプル段への電圧およびコ
ンバータＬＳＢＫＰＰからの出力は減じられる。サブ回路ＰＷＦＭのクロック出
力ピンＣＬＫが、バッファのサブ回路ＡＭＰ（図２９）の入力ピンＧＡ１に接続
されている。スイッチスピードアップバッファのサブ回路ＡＭＰピンのＧＡ２の
出力は、Ｑ１４１のゲートに接続されている。サブ回路ＴＣＴＰのピンＢ＋から
の絶縁された１８ボルト浮動電源は、サブ回路ＤＣＡＣｌのピンＰ１８Ｖに接続
している。Ｑ１４１のドレーンは、サブ回路ＢＬ１のピンＰ１ＡおよびＤ４６の
アノードに接続されている。サブ回路ＤＣＡＣｌのピンＤＣ−の帰線は、サブ回
路ＢＬ１のピンＰ１Ｂ、サブ回路ＴＣＴＰのピンＢ−およびＣ４６に接続してい
る。サブ回路ＰＷＦＭのピンＣＬＫがハイ（high）で、バッファＡＭＰ出力ピン
ＧＡ２がトランジスタスイッチＱ１４１のゲートを充電する。スイッチＱ１４１
は、逆バイアスダイオードＤ４６を導通させる、即ちコンデンサＣ４６が、電源
ＶＢＡＴからＮＳＭＥのＢＬｌを通して充電を開始する。時間Ｑ１４１が導通し
ている時間の間、エネルギーがＮＳＭＥのサブ回路ＢＬ１に蓄えられる。Ｃ４６
を充電することにより最終プッシュプルコンバータ段ＤＣＡＣ１に電力が提供さ
れる。出力整流器のサブ回路ＯＵＴＢの出力はフィードバックのサブ回路ＩＦＢ
に接続されており、サブ回路ＩＦＢからの出力ピンＦＢＣはサブ回路のＰＷＦＭ
のパルス幅調整ピンＰＷ１に接続されている。サブ回路ＩＦＢは、ＰＷ１から電
流を除去し、ＰＷＦＭに、信号ＣＬＫのオン時間またはパルス幅を短縮するよう
命令する。サブ回路ＰＷＦＭが命令されたパルス幅に達した後、ＰＦＦＭはＣＬ
Ｋをロー（ｌｏｗ）に切換え、Ｑ１４１をオフにし、ＢＬ１への電流を停止させ
る。エネルギーは、ＮＳＭＥのＢＬ１から、今や順バイアスされたフライバック
ダイオードＤ４６に放出され、コンデンサＣ４６を充電する。スイッチＱ１４１
のオン時間を変調することにより、コンバータ電圧は調整される。調整された電
圧は、Ｃ４６のノードＤＣ＋とＧＮＤの両端に発生する。エネルギーが絶縁され
た定周波数プッシュプルＤＣ／ＡＣコンバータのサブ回路ＤＣＡＣ１に提供され
る（図２）。サブ回路ＤＣＡＣＩは、調整されたバック電圧を、磁気素子巻線の
サブ回路ＰＰＴ１（図１９）の巻数比によって設定された、より高い、またはよ
り低い電圧に効率的に変換するようにする。プッシュプル出力の磁気要素のセン
タタップは、サブ回路ＯＵＴＢのピンＯＵＴ−、ＲＬＯＡＤ、サブ回路ＩＦＢの
ピンＯＵＴ−および負荷及びフィードバック回路のための帰線を形成するピンＯ
ＵＴ−に接続されている。サブ回路ＤＣＡＣ１のピンＡＣＨの出力は、サブ回路
ＯＵＴＢのピンＣ７Ｂに接続されている。サブ回路ＤＣＡＣｌのピンＡＣＬの出
力は、サブ回路ＯＵＴＢのピンＣ８Ｂに接続されている。サブ回路ＯＵＴＢは、
サブ回路ＤＣＡＣ１によって発生させられたＡＣ電力を整流する。不飽和磁気コ
ンバータ（non-saturation magnetic converter）はきわめて静かであるので、
最小限のフィルタリングがＯＵＴＢによって要求されるだけである。これは更に
、フィルタコンポーネントのロスが最小限に抑えられるので、コストを下げ、効
率を高めることになる。サブ回路ＩＦＢが、絶縁されたフィードバック電流をサ
ブ回路ＰＷＦＭに提供する。サブ回路ＩＦＢが、設計電圧／所望電圧より高いコ
ンバータ出力（ノードＯＵＴ＋およびＯＵＴ−）を検知すると、電流がノードＰ
Ｍ１から除去される。ＰＭｌからの電流が減少すると、ＰＷＦＭは、パルス幅を
縮小するよう命令され、その結果、バック作用（buck action）が増進され、第1
段のコンバータ出力電圧が下げられる。この場合、ＩＦＢからのフィードバック
信号が、ＰＷＦＭに、出力を最小にするように命令する。スイッチＱ１４１への
ゲート駆動が除去されて、すべてのバック活動が停止され、コンデンサＣ４６が
放電される。ＶＢＡＴからのＣ４６を充電するための入力電流が正弦波形で、こ
れにより、コンバータはきわめて静かになる。加えて、スイッチＱ１４１は、潜
在的に破壊的な電流スパイクにさらされない。スイッチにかかるストレスは僅か
であるため、ＭＴＢＦは増大する。サブ回路ＬＳＢＫＰＰは、このコンバータト
ポロジにおいてＮＳＭＥの望ましい特性の利点を活かしている。ＮＳＭＥのＢＬ
１（図１８Ｂ）を調整することにより、最終プッシュプル絶縁段で使用できるよ
うなバック電圧の大きさに設定される。電圧が高いほど高い効率が達成される。
最終出力電圧は、プッシュプル要素ＰＰＴ１（図１９）の巻数比によって設定さ
れる。コンバータＬＳＢＫＰＰは、高電圧電源を大電流の絶縁された出力に効率
的に変換できるようにする。
【０１５５】 図３９は絶縁された２段の低圧側スイッチバックコンバータ（low side switc
h buck converter）のサブ回路ＬＳＢＫＰＰＢＲの概略図である。このコンバー
タトポロジは、絶縁されない高効率低圧側スイッチバック段からなり、これが、
調整された電力を高効率プッシュプル絶縁段に提供する。全波ブリッジ整流器が
整流を提供する。サブ回路ＬＳＢＫＰＰＢＲは、ダイオードＤ６、コンデンサＣ
６、ＦＥＴトランジスタＱ１１１、サブ回路ＲＥＧ（図３６）、サブ回路ＯＵＴ
ＢＢ（図２５Ｂ）、サブ回路ＢＬ１（図１８Ｂ）、サブ回路ＴＣＴＰ（図８）、
サブ回路ＩＦＢ（図４０Ｂ）、サブ回路ＡＭＰ（図２９）、サブ回路ＤＣＡＣ１
（図２）、およびサブ回路ＰＷＦＭ（図３３）からなる。
【０１５６】
【表４０】
【０１５７】 外部電源ＶＢＡＴは、ピンＤＣＩＮ＋およびＤＣＩＮ−に接続している。ピン
ＤＣＩＮ＋からは、サブ回路ＲＥＧのピンＲＩＮ＋、Ｄ６のカソード、コンデン
サＣ６、サブ回路ＴＣＴＰ（図８）のピンＤＣＩＮ＋、およびサブ回路ＤＣＡＣ
ｌのピンＤＣ＋に接続している。電圧調整器のサブ回路ＲＥＧの出力ピン＋１８
Ｖは、サブ回路ＡＭＰのピンＧＡ＋およびサブ回路ＰＷＦＭのピンＰＷＦＭ＋に
接続している。サブ回路ＲＥＧは、調整された低電圧電源をコントローラおよび
主スイッチのバッファに提供する。ＶＢＡＴ負側がピンＤＣＩＮ−に接続されて
おり、これが、サブ回路ＰＷＦＭのピンＰＷＦＭ０、サブ回路ＡＭＰのピンＧＡ
０、Ｑ１１１のソース、サブ回路ＩＦＢのピンＦＢＥ、サブ回路ＲＥＧのピンＲ
ＥＧ０、サブ回路ＴＣＴＰのピンＤＣＩＮ−に接続している。サブ回路ＰＷＦＭ
（図３３）は、可変パルス幅動作ができるように設計されている。公称周波数は
２０〜６００ＫＨｚであり、ＰＷＦＭは、サブ回路ＩＦＢからのフィードバック
電流なしで最大パルス幅９０％（最大バック電圧）になるように構成されている
。フィードバック電流を増大させるとＱ１１１のオン時間は短縮され、プッシュ
プル段への電圧およびコンバータＬＳＢＫＰＰＢＲからの出力は減じられる。サ
ブ回路ＰＷＦＭのクロック出力ピンＣＬＫが、バッファのサブ回路ＡＭＰ（図２
９）の入力ピンＧＡ１に接続されている。スイッチのスピードアップバッファの
サブ回路ＡＭＰのピンＧＡ２の出力は、Ｑ１１１のゲートに接続されている。サ
ブ回路ＴＣＴＰのピンＢ＋からの絶縁された１８ボルト浮動電源は、サブ回路Ｄ
ＣＡＣｌのピンＰ１８Ｖに接続している。Ｑ１１１のドレーンは、サブ回路ＢＬ
１のピンＰＡ１およびＤ６のアノードに接続されている。サブ回路ＤＣＡＣｌの
ピンＤＣ−の帰線は、サブ回路ＢＬ１のピンＰ１Ｂ、サブ回路ＴＣＴＰのピンＢ
−およびＣ６に接続している。サブ回路ＰＷＦＭのピンＣＬＫがハイ（high）で
、バッファＡＭＰの出力ピンＧＡ２がトランジスタスイッチＱ１１１のゲートを
充電する。スイッチＱ１１１は、逆バイアスダイオードＤ６を導通させる。即ち
、コンデンサＣ６が、電源ＶＢＡＴからＮＳＭＥのＢＬｌを通して充電を開始す
る。Ｑ１１１が導通している時間の間、エネルギーがＮＳＭＥのサブ回路ＢＬ１
に蓄えられる。Ｃ６を充電することにより電力が最終プッシュプルコンバータ段
ＤＣＡＣ１に提供される。出力整流器のサブ回路ＯＵＴＢＢの出力はフィードバ
ックのサブ回路ＩＰＢに接続されており、サブ回路ＩＦＢからの出力ピンＦＢＣ
はサブ回路ＰＷＦＭのパルス幅調整ピンＰＷ１に接続されている。サブ回路ＩＦ
Ｂは、ＰＷ１から電流を除去し、ＰＷＦＭに、信号ＣＬＫのオン時間またはパル
ス幅を短縮するよう命令する。サブ回路ＰＷＦＭが命令されたパルス幅に達した
後、ＰＦＦＭはＣＬＫをロー（ｌｏｗ）に切換え、Ｑ１１１をオフにし、ＢＬ１
への電流は停止する。エネルギーは、ＮＳＭＥのＢＬ１から、今や順バイアスさ
れたフライバックダイオードＤ６に放出され、コンデンサＣ６を充電する。スイ
ッチＱ１１１のオン時間を変調することにより、コンバータ電圧は調整される。
調整された電圧は、Ｃ６のノードＤＣ＋とＤＣ−の両端に発生する。エネルギー
が絶縁された定周波数プッシュプルＤＣ／ＡＣコンバータのサブ回路ＤＣＡＣ１
（図２）に提供される。サブ回路ＤＣＡＣＩが、調整されたバック電圧を、磁気
要素巻数のサブ回路ＰＰＴ１（図１９）の巻数比によって設定された、より高い
、またはより低い電圧に効率的に変換できるようにする。サブ回路ＯＵＴＢＢの
ピンＯＵＴ−の帰線ノードは、ＲＬＯＡＤ、サブ回路ＤＣＡＣ１のピンＡＣ０、
サブ回路ＩＦＢのピンＯＵＴ−およびピンＯＵＴ−に接続されている。ノードＯ
ＵＴ−は、負荷及びフィードバック回路のための帰線である。サブ回路ＤＣＡＣ
１のピンＡＣＨの出力は、サブ回路ＯＵＴＢＢのピンＣ７Ｂに接続されている。
サブ回路ＤＣＡＣｌのピンＡＣＬの出力は、サブ回路ＯＵＴＢＢのピンＣ８Ｂに
接続されている。サブ回路ＯＵＴＢＢは、サブ回路ＤＣＡＣ１によって発生させ
られたＡＣ電力を整流する。開示された不飽和磁気コンバータは出力リプルが最
小を有するので、フィルタリングがＯＵＴＢＢによってほとんど要求されない。
これは更に、フィルタコンポーネントのロスが最小限に抑えられるので、コスト
を下げ、効率を高めることになる。サブ回路ＩＦＢが、絶縁されたフィードバッ
ク電流をサブ回路ＰＷＦＭに提供する。ＩＦＢのピンＦＢＣのオープンコレクタ
出力が、ＰＷＦＭのピンＰＷ１に接続している。サブ回路ＩＦＢが、設計電圧／
所望電圧より高いコンバータ出力（ノードＯＵＴ＋およびＯＵＴ−）を検知する
と、電流がノードＰＭ１から除去される。ＰＭｌからの電流が減少すると、ＰＷ
ＦＭは、パルス幅を縮小するよう命令され、その結果、バック作用が増進され、
第1段コンバータの出力電圧が下げられる。この場合、ＩＦＢからのフィードバ
ック信号が、ＰＷＦＭに、出力を最小にするよう命令する。スイッチＱ１１１へ
のゲート駆動が除去され、すべてのバック活動が停止させられ、コンデンサＣ６
が放電される。ＮＳＭＥは飽和しないので、先行技術では普通である破壊的でノ
イズの多い電流スパイクは存在しない。Ｃ６を充電するためのＶＢＡＴからの入
力電流が正弦波形で、これによりコンバータはきわめて静かになる。加えて、ス
イッチＱ１１１は、潜在的に破壊的な電流スパイクにさらされない。スイッチに
かかるストレスは僅かであるため、ＭＴＢＦは増大する。サブ回路ＬＳＢＫＰＰ
ＢＲは、このコンバータトポロジにおいてＮＳＭＥの望ましい特性の利点を活か
している。ＮＳＭＥのＢＬ１（図１８Ｂ）を調整することによって、バック電圧
が最終プッシュプル絶縁段で使用できるようなレベルに設定される。電圧が高い
ほど、高い効率が達成される。最終出力電圧は、プッシュプル要素ＰＰＴ１（図
１９）の巻数比によって設定される。コンバータＬＳＢＫＰＰＢＲは、高電圧の
電源を、例えばサブ回路ＡＣＤＣＰＦ（図4）のような高力率ＡＣ／ＤＣコンバ
ータなどに効率的に変換する。
【０１５８】 図４０は、本発明による絶縁された過電圧フィードバック回路のサブ回路ＩＰ
ＦＦＢの概略図である。サブ回路ＩＰＦＦＢは、抵抗器Ｒ９２６、Ｒ９２７、Ｒ
９２８、Ｒ９２９およびＲ９３０、コンデンサＣ９２７、ツェナーダイオードＤ
９２８およびＤ９０３、トランジスタＱ９１５およびオプトアイソレータＵ９０
３からなる。
【０１５９】
【表４１】
【０１６０】 ノードＰＦ＋は、抵抗器Ｒ９２７を通してＤ９０３のカソードおよびオプトア
イソレータＵ９０３のアノードに接続している。ダイオードＤ９０３のカソード
はピンＰＦ＋に接続されている。抵抗器Ｒ９２８はＤ９２８のアノードからＱ９
１５のベースに接続されている。コンデンサＣ９２７がツェナーダイオードＤ９
０３と並列接続されている。抵抗器Ｒ９２８は最大ベース電流を制限する。抵抗
器Ｒ９２９は、Ｑ９１５のベースとエミッタの間に接続されている。抵抗器Ｒ９
２９は、高圧ダイオードにおいて普通のベースからの過剰なツェナー漏れ電流を
分岐させるのに使用される。２００ＶツェナーダイオードＤ９２８のカソードが
ピンＰＦ＋に接続されている。Ｄ９２８のアノードは、Ｒ９３０およびＲ９２８
に接続されている。抵抗器Ｒ９３０は、２００ＶツェナーダイオードＤ９２８か
らの漏れ電流の流路を提供する。抵抗器Ｒ９２６は、Ｕ９０３内部の発光ダイオ
ードへの最大電流を約１０ｍａに制限する。抵抗器Ｒ９２７は、約２００Ｖの最
大ブースト電圧における最大ツェナー電流を２０ｍａに設定する。トランジスタ
Ｑ９１５は、ノードＰＦ＋およびＰＦ−からの電圧が２００Ｖのツェナー電圧よ
り小さいとき、オフにバイアスをかけられる。トランジスタは、カットオフ状態
つまり非導通状態になり、電流がＵ９０３のＬＥＤに注入されないとき、内部の
フォトトランジスタも非導通状態になる。外付けの制御サブ回路は、その出力を
変えるように命令されなくなる。ノードＰＦ＋およびＰＦ−に２００Ｖ以上の電
圧がかけられると、逆バイアスをかけられたツェナーダイオードＤ９２８が電流
をＱ９１５のベースに注入する。抵抗器Ｒ９２７、コンデンサＣ９２７およびダ
イオードＤ９０３が、１８Ｖ電圧をＱ９１５のコレクタに提供する。トランジス
タＱ９１５は電流をＵ９０３のＬＥＤに流し、ベース電流がＵ９０３のフォトト
ランジスタに注入される。ＬＥＤ電流を変えることは、これがＦＢＣとＦＢＥの
間の可変インピーダンスとして反映される。このフォトトランジスタは、可変電
流源または可変インピーダンスとして接続されてもよい。このサブ回路は、過大
なブースト電圧を検知し、急速に制御サブ回路にフィードバックし（ＰＦＡ（図
２３）、ＰＦＢ（図２４）またはＰＷＦＭ（図３３）を参照）、ブースト電圧を
自動的に下げる。
【０１６１】 図４０Ａは、非絶縁のブースト出力電圧フィードバックのサブ回路ＦＢＡの概
略図である。サブ回路ＦＢＡは、抵抗器Ｒ１１２０、Ｒ１１２１、Ｒ１１２２、
Ｒ１１２３およびＲ１１２４からなる。
【０１６２】
【表４２】
【０１６３】 入力ノードＰＦ＋が直列抵抗器［Ｒ１１２３＋Ｒ１１２４］に、次いで並列抵
抗器［Ｒ２０｜｜Ｒ２１｜｜Ｒ２２］に接続され、更に戻りのノードＢＲ−に接
続されている。抵抗器Ｒ１１２０、Ｒ１１２１、Ｒ１１２２、Ｒ１１２３および
Ｒ１１２４の値は、公称入力電圧３８５Ｖおよび出力フィードバック電圧３．８
５Ｖに対して選択されている（図３４のオシログラフＧ１を参照）。抵抗器Ｒ１
１２０、Ｒ１１２１、Ｒ１１２２、Ｒ１１２３およびＲ１１２４は、表面実装構
成で示されているが、組合わせて２つのスルーホール抵抗器にすることができる
。フィードバック出力ノードＰＦｌは、サブ回路ＰＦＡ（図２３）またはＰＦＢ
（図２４）のノードＰＦｌに接続されている。戻りのピンＢＲ−は、ＰＦＡ（図
２３）またはＰＦＢ（図２４）のＢＲ−に接続されている。ノードＦＢＥおよび
ＦＢＣが、制御サブ回路ＰＷＦＭ（図３３）のノードＦＭｌとピンＰＷＦＭ０ま
たはノードＰＷｌとピンＰＷＦＭ０の間に接続されていてもよい。
【０１６４】 図４０Ｂは、本発明による絶縁された低電圧フィードバック回路のサブ回路Ｆ
ＢＡの概略図である。サブ回路ＩＦＢは、抵抗器Ｒ９００、Ｒ９０１およびＲ９
０２、ツェナーダイオードＤ９００、ダーリントントランジスタＱ９００および
オプトアイソレータＵ９００からなる。
【０１６５】
【表４３】
【０１６６】 ノードＯＵＴ＋は、Ｄ９００のカソードをＲ９０１に接続している。ダイオー
ドＤ９００のアノードが、直列抵抗器Ｒ９００に接続されてダーリントントラン
ジスタＱ９００のベースに接続されている。抵抗器Ｒ９０２がＱ９００のベース
からエミッタに接続されている。抵抗器Ｒ９０１がオプトアイソレータＵ９００
のＬＥＤ（発光ダイオード）のアノードに接続されており、そのカソードはＱ９
００のコレクタに接続されている。Ｑ９００のエミッタは戻りの電流路であり、
ピン／ノードＯＵＴ−に接続している。抵抗器Ｒ９０１は、Ｕ９００の内部の発
光ダイオードへの最大電流を２０ｍａに制限する。抵抗器Ｒ９０２は、ツェナー
の漏れ電流（zener leakage current）の一部をベースから分岐させる。ツェナ
ーダイオード電圧の選定が、コンバータ出力電圧を代表的な値、例えば４８Ｖに
設定する。ツェナー電圧は、最終の所望出力からベース・エミッタ接合電圧降下
２回分（１．４Ｖ）を引いた値である。ＯＵＴ＋ノードが一旦ツェナーダイオー
ド電圧に達すると、小さいベース電流がＱ９００をバイアスして導通状態にし、
オプトアイソレータＵ９００内部ＬＥＤが“オン”にする。抵抗器Ｒ９００は、
Ｑ９００への最大ベース電流を制限する。抵抗器Ｒ９００およびＲ９０１は、ダ
ーリントントランジスタＱ９００のコレクタ電流を、ノードＯＵＴ＋とＯＵＴ−
の両端の公称電圧でバイアスするように選択される。ＯＵＴ＋とＯＵＴ−の間の
電圧変化が、オプトアイソレータＵ９００のＬＥＤ電流を変え、今度はこれが、
Ｕ９００の内部のフォトトランジスタのベース電流を変える。フォトトランジス
タのエミッタがノードＦＢＥでコレクタがノードＦＢＣである。ＬＥＤ電流を変
えると、これがＦＢＣとＦＢＥの間の可変インピーダンスとして反映される。こ
のフォトトランジスタは、可変電流源または可変インピーダンスとして接続され
てもよい。制御サブ回路ＰＦＡ（図２３）、ＰＦＢ（図２４）またはＰＷＦＭ（
図３３）とともに使用されるとき、このフォトトランジスタは電流シャント（cu
rrent shunt）として接続される。より高い電圧がノードＯＵＴ＋およびＯＵＴ
−に印加されると、フィードバック・シャント電流が増大して、制御サブ回路（
ＰＦＡ（図２３）、またはＰＦＢ（図２４）またはＰＷＦＭ（図３３）を参照）
は、パルス幅または周波数を下げるよう命令される。ダーリントントランジスタ
のきわめて高いゲインと、内部コンバータ段の速い応答により、ＩＦＢは高速フ
ィードバックを実現させ、アクティブなリプル低減と効果的な負荷調整が達成さ
れる。
【０１６７】 図４０Ｃは、代替のＰＦＣの絶縁された過電圧フィードバック回路のサブ回路
ＩＯＶＦＢの概略図である。サブ回路ＩＯＶＦＢは、Ｒ９１７、Ｒ９３８、Ｒ９
３９およびＲ９４０の抵抗器、ダイオードＤ９１１、ダーリントントランジスタ
Ｑ９１４およびオプトアイソレータＵ９０５からなる。
【０１６８】
【表４４】
【０１６９】 ＰＦＣの出力はピンＰＦ＋でＲ９１７に、次いでＱ９１４のコレクタに接続さ
れている。抵抗器Ｒ９１７はＵ９０５の発光ダイオードへの最大電流を設定する
。抵抗器Ｒ９３８は、戻りのノードＰＦ＋からツェナーダイオードＤ９１１のカ
ソードおよびＲ９３８の方に接続されている。抵抗器Ｒ９３９は、戻りのノード
ＰＦ−からツェナーダイオードＤ９１１のカソードおよびＲ９３８の方に接続さ
れている。Ｄ９１１のアノードは、調整可能な抵抗器Ｒ９４０のワイパアーム（
wiper arm）に接続されている。Ｒ９４０の一方の脚部がトランジスタＱ９１４
のベースに接続され、他方がＲ９３９およびＵ９０５のＬＥＤのアノードおよび
Ｒ９３９に接続されている。Ｑ９１４のエミッタは、Ｕ９０４のアノードの方へ
接続されている。調整可能な抵抗器Ｒ９４０は、トランジスタＱ９１４がバイア
スをかけられてオンになる前の最大電圧あるいは作動電圧（trip voltage）を設
定する。そして電流がＵ９０５のＬＥＤに提供される。フォトトランジスタのエ
ミッタがノードＦＢＥでコレクタがノードＦＢＣである。ＬＥＤ電流を変えると
、ＦＢＣとＦＢＥの間の可変インピーダンスとして反映される。このフォトトラ
ンジスタは、通常、制御要素を強制的に最小出力にするためのシャントとして接
続されている。このサブ回路はブースト電圧を検知し、ＰＦＣにフィードバック
する。過大なブースト電圧が生ずるとＰＦＣは強制的にブースト電圧を自動的に
下げるようにされる。
【０１７０】 図４０Ｄは、代替の非絶縁のブースト出力電圧フィードバックのサブ回路ＦＢ
Ｄの概略図である。サブ回路ＦＢＤは、抵抗器Ｒ１１２０、Ｒ１１２１、Ｒ１１
２２、Ｒ１１２３およびＲ１１２４からなる。
【０１７１】
【表４５】
【０１７２】 入力ノードＰＦ＋は直列抵抗器［Ｒ１１２３＋Ｒ１１２４］に、次いで並列抵
抗器［Ｒ１１２２｜｜Ｒ１１２１］に接続されている。［Ｒ１１２２｜｜Ｒ１１
２１］の他方の側は、Ｒ１１２１のワイパアームに接続され、［Ｒ１１２３｜｜
Ｒ１１２０］を通して戻りのノードＢＲ−に接続されている。抵抗器の値は、公
称入力電圧３８５Ｖに対して選択されている。抵抗器Ｒ１１２０〜Ｒ１１２４は
、表面実装構成で示されているが、別の直並列の形に組み合わせて別の等価回路
を形成することができる。フィードバック出力ノードＰＦｌは、サブ回路ＰＦＡ
（図２３）またはＰＦＢ（図２４）のノードＰＦｌに接続されている。帰線ピン
ＢＲ−は、ＰＦＡ（図２３）またはＰＦＢ（図２４）のＢＲ−に接続されている
。ノードＦＢＥおよびＦＢＣは、制御サブ回路ＰＷＦＭ（図３３）のノードＦＭ
ｌとピンＰＷＦＭ０またはＰＷｌとピンＰＷＦＭ０の間に接続されていてもよい
。コンポーネントの値は、１５Ｖ調整範囲を提供するように選択されている。
【０１７３】 図４１は、代替の低電圧フィードバック回路のサブ回路ＦＢＩの概略図である
。サブ回路ＦＢＩは、抵抗器Ｒ８１、Ｒ８２およびＲ８３、ツェナーダイオード
Ｄ８０、ＮＰＮトランジスタＱ８０およびコンデンサＣ８０からなる。
【０１７４】
【表４６】
【０１７５】 ノードＯＵＴ＋は、Ｄ８０のカソードに接続している。ダイオードＤ８０のア
ノードは抵抗器Ｒ８３を通してＯＵＴ−に接続され、抵抗器Ｒ８２はトランジス
タＱ８０のベースに接続されている。コンデンサＣ８０は、ベースからピンＯＵ
Ｔ−に接続されている。コンデンサＣ８０は、高周波をノイズとしてＯＵＴ−に
バイパスする。抵抗器Ｒ８１は、Ｑ８０のエミッタからノードＯＵＴ−に接続さ
れている。抵抗器Ｒ８１は、トランジスタのゲインの変化の影響を減らすために
局部的なネガティブ・フィードバックを追加する。Ｑ８０のコレクタはピンＦＢ
Ｃに接続されている。帰路電流のノードは、ピンＦＢＥおよびＯＵＴ−に接続し
ている。抵抗器Ｒ８２は、最大ベース電流を制限してＱ８０を保護する。抵抗器
Ｒ８３は、ツェナーの漏れ電流の一部をベースからシャントする。ツェナーダイ
オード電圧選定が、コンバータ出力電圧を設定し、代表的な値は４８Ｖである。
ツェナー電圧は、最終所望出力からベース・エミッタ接合電圧降下１回分（０．
６５Ｖ）を引いた値である。ＯＵＴ＋ノードが公称値レベルに達すると、逆バイ
アスをかけられたツェナーダイオードが導通して、小さいベース電流をＱ８０に
注入し始める。これで、トランジスタを順バイアスして導通状態になる。ＯＵＴ
＋とＯＵＴ−の間の電圧変化が、Ｑ８０のコレクタ電流を変える。正常動作の間
は、ツェナーダイオードはその屈曲部でバイアスをかけられので、電圧の小さい
変化が結果的にかなり大きなコレクタ電流の変化となる。サブ回路ＦＢＩが制御
サブ回路ＰＦＡ（図２３）、ＰＦＢ（図２４）または（図３３）とともに使用さ
れるとき、トランジスタは電流シャントとして接続される。より高い電圧がノー
ドＯＵＴ＋およびＯＵＴ−にかけられると、フィードバック・シャント電流が増
大して、制御サブ回路（ＰＦＡ（図２３）またはＰＦＢ（図２４）またはＰＷＦ
Ｍ（図３３）を参照）は、パルス幅または周波数を下げるよう命令される。サブ
回路ＦＢＩは、リプル成分に対して高速フィードバックおよびゲインを与える。
内部のコンバータ段の迅速な応答により、アクティブなリプル低減と効果的な負
荷調整が達成される。
【０１７６】 図４１Ａは、代替の過電圧フィードバック回路のサブ回路ＦＢ２の概略図であ
る。サブ回路ＦＢ２は、抵抗器Ｒ４１９、Ｒ４１８、Ｒ４１４およびＲ４１０、
ツェナーダイオードＤ４１０、およびＮＰＮトランジスタＱ４１４およびＱ４１
３からなる。
【０１７７】
【表４７】
【０１７８】 ノードＰＦ＋は、直列抵抗器Ｒ４１０＋Ｒ４１９＋Ｒ４１８に、次いでコモン
あるいはグラウンドに接続されて分圧器を形成する。Ｒ４１８とＲ４１９の接続
部は、Ｑ４１４のコレクタおよびツェナーダイオードＤ４１０のカソードに接続
している。ダイオードＤ４１０のアノードは、トランジスタＱ４１４のベースに
接続している。Ｑ４１４のエミッタが、Ｑ４１３のベースに接続し、抵抗器Ｒ４
１４を通してグラウンドに接続している。Ｑ４１３のエミッタも、グラウンドに
接続されている。Ｑ４１３のコレクタは、調整器のサブ回路ＰＦＢのピン２に接
続するためにノードＰＦ２に接続されている。抵抗器Ｒ４１０、Ｒ４１９、Ｒ４
１８およびＤ４１０は、ノードＰＦ＋がコモンに対してＤＣ４５０Ｖを超えると
き、トランジスタＱ４１３およびＱ４１４を順バイアスするように選択されてい
る。これによって、故障状態がおさまり、早くて信頼できる代替調整が提供され
、その結果、ＵＬ試験の要求が満たされるようになるまで、ブースト活動（boos
t activity）は調整される。
【０１７９】 図４２は、本発明による過電圧保護の実施例のサブ回路ＯＶＰ１の概略である
。サブ回路ＯＶＰｌは、ＳＣＲ（シリコン制御整流器）ＳＣＲ１２００、抵抗器
Ｒ１２００、コンデンサＣ１２００およびツェナーダイオードＤ１２００、Ｄ１
２０２およびＤ１２０３からなる。
【０１８０】
【表４８】
【０１８１】 入力ピンＰＦ＋はツェナーダイオードＤ１２０３のカソードに接続されており
、Ｄ１２０３のアノードは直列ツェナーダイオード［Ｄ１２０２＋Ｄ１２００］
に、次いでＳＣＲ１２００のゲートに接続されている。［Ｒ１２００｜｜Ｃ１２
００］のノイズ減衰回路は、ＳＣＲのＳＣＲ１２００のゲートから帰路ノードＢ
Ｒ−に接続されている。ダイオードＤ１１０２およびＤ１１０３は両方とも２０
０Ｖであり、またＤ１１０１は５．１Ｖタイプで、ツェナー電圧の合計によって
４０５ＶでＯＶＰのトリップ点が設定される。ツェナーダイオードの別の組み合
わせを選択することによって別のトリップ電圧を実施してもよい。コンデンサＣ
１２００およびＲ１２００は、漏れ電流および過渡現象によりＯＶＰが不意にト
リップするのを防止する。ＡＣライン電圧がきわめて高い場合、またはフィード
バックループ（図４０Ａ、４０Ｂ、４０Ｃまたは４０）内のコンポーネントが故
障した場合、ブースト電圧は、出力スイッチまたは出力蓄積コンデンサにとって
危険なレベルにまで急速に上昇することがあり得る。ノードＰＦ＋での出力ブー
スト電圧が約４０５Ｖより上に上昇すると、ツェナーダイオードＤ１２０３、Ｄ
１２０２およびＤ１２００は、小電流をＳＣＲ１２００のゲートに導通し、ＳＣ
Ｒ１２００をターンオンにさせる。ＳＣＲ１２００がオンすると、ＡＣライン間
に整流器サブ回路ＢＲ（図２２）を通って低インピーダンスの通路が作られる。
ＳＣＲ１２００およびブリッジ整流器ダイオードは、入力ヒューズが開くまでに
１００アンペアを超えることがある短絡電流に耐えられるように選択されなけれ
ばならない。これによって、ブースト出力電圧は安全なレベルに急速に制限され
る。この回路は、通常のＡＣライン電圧の下では決して動作するべきではない。
ツェナー電圧を変えることにより、このサブ回路は、整流器出力の両端で負荷を
過電圧状態から保護するために使用するのにも適しているのである。サブ回路Ｏ
ＶＰｌは、ラインヒューズを飛ばすことなくコンバータを遮断する。サブ回路Ｏ
ＶＰは、ＯＶＰ１（図４２Ａ）と組み合わせてクリティカルな負荷のためのフェ
ールセーフ・バックアップとして使用することができる。
【０１８２】 図４２Ａは、本発明による過電圧保護の実施例のサブ回路ＯＶＰ２の概略図で
ある。サブ回路ＯＶＰ２は、ＳＣＲ（シリコン制御整流器）ＳＣＲ１１０１およ
びＳＣＲ１１００、抵抗器Ｒ１１０１及びＲ１１０２およびＳＣＲ１１００、コ
ンデンサＣ１１００およびＣ１１０１およびツェナーダイオードＤ１１００、Ｄ
１１０２およびＤ１１０３からなる。
【０１８３】
【表４９】
【０１８４】 ＳＣＲ１１０１のアノードは、外部制御ＤＣ電源に接続されたノード／ピンＣ
Ｐ１８Ｖ＋である。帰路ノードＢＲ−は、ＳＣＲ１１０１のカソードおよびコン
デンサＣ１１００に接続されている。入力ノードＰＦ＋が、ツェナーダイオード
Ｄ１１０３のカソードおよび直列抵抗器Ｒ１１００に接続され、次いでＳＣＲの
ＳＣＲ１１０２のアノードに接続されている。Ｄ１１０３のアノードはＤ１１０
２のカソードに接続されている。Ｄ１１０２のアノードはＤ１１００のカソード
に接続されている。ＳＣＲ１１００のカソードはＳＣＲ１１０１のゲートの接続
されている。Ｄ１１０３のアノードは、直列ツェナーダイオード［Ｄ１１０２＋
Ｄ１１００］に接続され、次いでコンデンサＣ１１００に、次いで帰線ノードＢ
Ｒ−に接続されている。コンデンサ［Ｃ１２００｜｜Ｒ１２００］は、漏れ電流
および過渡現象によりＯＶＰＢが不意にトリップするのを防止する。ＡＣライン
電圧がきわめて高い場合、またはフィードバックループ（図４０ＡのＩＰＦＦＢ
、４０ＢのＦＢＡ、４０ＣのＩＦＢまたは図４１のＦＢＩ）内のコンポーネント
が故障した場合、ブースト電圧は、出力スイッチまたは出力蓄積コンデンサにと
って危険なレベルにまで急速に上昇することがあり得る。ノードＰＦ＋での出力
ブースト電圧が４０５Ｖより上に上昇すると、ツェナーダイオードＤ１１０３、
Ｄ１１０２およびＤ１１００は、小電流をＳＣＲ１１０１のゲートに導通し、Ｓ
ＣＲ１１０１をオンにラッチさせる。抵抗器Ｒ１１００が、ＳＣＲ１１０１のた
めの保持電流を提供する。ＳＣＲ１１０１がオンすると、ゲート電流がＳＣＲ１
１００に提供され、抵抗器Ｒ１１００およびＲ１１０１がゲート電流を制限し、
保持電流をＳＣＲ１１００に与える。ＳＣＲ１１００へのゲート電流により、Ｓ
ＣＲはオンにされ、ノードＣＰ１８Ｖ＋からＢＲ−への低インピーダンスの通路
が作られる。この作用により、主スイッチのバッファおよび／またはＰＷＭコン
トローラＰＦＡ（図２３）またはＰＷＦＭ（図３３）および／またはバッファＡ
ＭＰ（図２９）への調整された電力は除去され、その結果、主スイッチはオフに
される。コンバータは、Ｒ１１００を通してブースト電圧ＰＦ＋がＳＣＲ１１０
１の保持電流を維持できなくなるまで、オフ状態に保持される。一般的に、ＳＣ
Ｒ１１０１をリセットするためにはシステムから電源を除去しなければならない
。ＳＣＲ１１０１の最小保持電流は代表的には５〜１０ｍａである。ＯＶＰｌの
動作は、ブースト出力電圧を安全なレベルに急速に制限する。この回路は、通常
のＡＣライン電圧の下では決して動作するべきではない。ツェナー電圧を変える
ことにより、このサブ回路は、出力整流器の両端で負荷を過電圧状態から保護す
るのに使用するのにも適するであろう。サブ回路ＯＶＰｌはコンバータを穏やか
に遮断し、故障をリセットするのに手動介入を必要とする。
【０１８５】 図４２Ｂは、絶縁された出力過電圧フィードバック回路のサブ回路ＯＶＰ２の
概略である。サブ回路ＯＶＰ２は、抵抗器Ｒ９７０、Ｒ９７１、およびＲ９７２
、コンデンサＣ９７０、ツェナーダイオードＤ９７０、ＳＣＲのＳＣＲ９７０、
ダーリントントランジスタＱ９７０およびオプトアイソレータＵ９７０からなる
。
【０１８６】
【表５０】
【０１８７】 コンバータのピンＯＵＴ＋側出力は、Ｒ９７２およびツェナーダイオードＤ９
７０のカソードに接続されている。Ｄ９７０のアノードは、直列抵抗器Ｒ９７０
に次いでＱ９７０のベースの接続されている。抵抗器Ｒ９７０が、Ｑ９７０への
最大ベース電流を設定する。抵抗器Ｒ９７１が、Ｄ９７０のアノードと帰線ノー
ドＯＵＴ−の間の接続されている。発光ダイオードＵ９７０のアノードが抵抗器
Ｒ９７２に次いでＯＵＴ＋に接続されている。Ｕ９７０のＬＥＤのカソードはＱ
９８０のコレクタに接続されている。Ｑ９８０のエミッタは帰線ノードＯＵＴ−
に接続されている。ツェナーダイオードＤ９６０は、トランジスタＱ９７０がバ
イアスをかけられてオンしてＵ９７０のＬＥＤに電流を供給する前の最大電圧ま
たはトリップ電圧を設定する。Ｄ９７０のツェナー電圧より高い電圧をかけると
、小さいベース電流がＱ９７０に注入される。トランジスタＱ９７０がオンして
Ｕ９７０内部ＬＥＤがフォトトランジスタを導通状態にし、ピンＯＶＣとＯＶＣ
に低インピーダンスを与える。ピンＰＰＥＮをハイ（ｈｉｇｈ）にし、出力段を
停止することによって、外部のプッシュプルドライバのサブ回路ＰＰＧ（図４３
）が即時に遮断される。サブ回路ＯＶＰ２が出力電圧を検知し、プッシュプルＰ
ＦＣに急速にフィードバックする。過大なブースト電圧が生ずると、ＰＦＣは、
そのブースト電圧を強制的に自動的に下げるようにされる。
【０１８８】 図４２Ｃは、絶縁された出力過電圧クローバー回路（crowbar network）のサ
ブ回路ＯＶＰ３の概略である。サブ回路ＯＶＰ３は、Ｒ９８０、Ｒ９８１、Ｒ９
８２、Ｒ９８３、Ｒ９８４およびＲ９８５の抵抗器、コンデンサＣ９８０、Ｃ９
８１およびＣ９８２、ツェナーダイオードＤ９８０、ＳＣＲのＳＣＲ９８０およ
びＳＣＲ９８１、ダーリントントランジスタＱ９８０およびオプトアイソレータ
Ｕ９８０からなる。
【０１８９】
【表５１】
【０１９０】 コンバータ出力は、ピンＯＵＴ＋でピンＯＵＴ−を基準にして検知される。ピ
ンＯＵＴ＋は、抵抗器Ｒ９８２およびツェナーダイオードＤ９８０のカソードに
接続されている。Ｄ９８０のアノードは、直列抵抗器Ｒ９８０に次いでＱ９８０
のベースに接続されている。抵抗器Ｒ９８０は、Ｑ９８０へのベース電流を制限
する。抵抗器Ｒ９８１が、ダイオード漏れ電流路を提供するために、Ｄ９８０の
アノードと帰線ノードＯＵＴ−の間に接続されている。発光ダイオードＵ９８０
のアノードが、抵抗器Ｒ９８２を通してＯＵＴ＋に接続されている。Ｕ９８０の
ＬＥＤのカソードはＱ９８０のコレクタに接続されている。Ｑ９８０のエミッタ
は帰線ノードＯＵＴ−に接続されている。ツェナーダイオードＤ９６０はトラン
ジスタＱ９８０がバイアスをかけられてオンしてＵ９８０のＬＥＤに電流を供給
する前の最大電圧またはトリップ電圧を設定する。Ｄ９８０のツェナー電圧より
高い電圧をかけると、小さいベース電流がＱ９８０に注入される。オプトアイソ
レータＵ９８０のエミッタはＳＣＲ９８１のゲートに接続され、［Ｒ９８４｜｜
Ｃ９８２］を通して帰線ノードＢＲ−に接続されている。トランジスタＱ９８０
がオンしてＵ９８０の内部ＬＥＤがフォトトランジスタを導通状態に置き、ピン
ＣＰ１８Ｖ＋に接続された外部の１８Ｖ電源からゲート電流をＳＲＣのＳＣＲ９
８１に供給する。回路［Ｒ９８４｜｜Ｃ９８２］が、ＳＣＲのＳＣＲ９８１の誤
点弧を防止する。ＳＣＲのＳＣＲ９８１のカソードは、ＳＣＲのＳＣＲ９８０の
ゲートに接続され、［Ｒ９８５｜｜Ｃ９８１］を通して帰線ＢＲ−に接続されて
いる。ＳＣＲのＳＣＲ９８１がオンにされて、ゲート電流が低電圧ＳＣＲのＳＣ
Ｒ９８０に提供される。高電圧ブースト出力がピンＰＦ＋に接続されており、抵
抗器Ｒ９８３が保持電流をＳＣＲのＳＣＲ９８１に供給し、それで、ＳＣＲのＳ
ＣＲ９８０をオンに保持する。ＳＣＲのＳＣＲ９８０は、低い保持電流であり、
かつ、ＰＦ＋にかかる最大ブースト電圧をブロックできるように選択されている
。ＳＣＲのＳＲＣ９８０のアノードがピンＣＰ１８Ｖ＋に接続されている。ＳＣ
ＲのＳＲＣ９８０のカソードが帰線ピンＢＲ−に接続されている。ＳＣＲ９８０
は、低電圧電源ＣＰ（図２６）またはＣＰＡ（図２７）をクランプする。低電圧
電源がダウンした場合、主スイッチへのゲート駆動は動作不能にされ、コンバー
タはオフにされる。主スイッチＱ１（図１、３、４）がオフにされると、ホール
ドアップコンデンサＣ１７は印加されたＡＣラインのピークに向けて充電を行う
。ピンＰＦ＋がラインのピーク近くに保持されると、ＳＣＲのＳＣＲ９８１は、
ＡＣライン電力がコンバータに移されるまで、ＳＣＲのＳＣＲ９８１をオンに保
持することになる。サブ回路ＯＶＰ３は、仕様からはずれた出力電圧を検知し、
コンバータを急停止させ、それによって、ＯＶＰ（図４２）のように破壊的な電
流を発生させることなく、負荷及びコンバータを保護する。
【０１９１】 図４３はプッシュプル発振器のサブ回路ＰＰＧで、図４３は、本発明によるプ
ッシュプル発振器のサブ回路ＰＰＧを示す。この実施例は、モトローラのＭＣ３
３０２５パルス幅変調器ＩＣを使って、プッシュプル出力段を駆動するクロック
信号を発生させている。サブ回路ＰＰＧは、２相発振器Ｕ１４、抵抗器Ｒ１２６
、Ｒ１３０、Ｒ１３１、Ｒ１３２、Ｒ１３３、Ｒ１３４、Ｒ１３５、Ｒ１３６お
よびＲ１３７、コンデンサＣ１４３、Ｃ１３６、Ｃ１３９、Ｃ１４０、Ｃ１４１
およびＣ１４２からなる。
【０１９２】
【表５２】
【０１９３】 本実現形態は、モトローラのＭＣ３３０２５パルス幅変調器ＩＣを使って、プ
ッシュプル出力段を駆動するクロック信号を発生させる。しかし任意の非オーバ
ラップ式２相固定周波数発生器を使用することもできよう。Ｕ１４のピン１は［
コンデンサＣ１４３｜｜抵抗器Ｒ１３２］に、次いでピン３に接続されている。
抵抗器Ｒ１３４は、Ｕ１４のピン１６の内部５．１Ｖ基準出力をピン１に接続し
ている。５．１Ｖ基準から帰線ノードＰＰＧ０までのＲ１３７と直列の抵抗器Ｒ
１３５が、分圧器を形成しており、そのセンタは、Ｕ１４のピン２に接続されて
、ピン２を２．５５Ｖにしている。抵抗器Ｒ１２６が、Ｕ１４のピン５から帰線
ノードＰＰＧ０に接続されている。抵抗器Ｒ１３３が、Ｕ１４のピン１から帰線
ノードＰＰＧ０に接続されている。タイミングコンデンサＣ１４２が、Ｕ１４の
ピン６および７から帰線ノードＰＰＧ０に接続されている。抵抗器Ｒ１２６およ
びコンデンサＣ１４２は、内部発振器の動作周波数を設定する。タイミング抵抗
器は、可変周波数動作を提供するために、ＪＦＥＴ、ＭＯＳＦＥＴ、トランジス
タ、または同様のスイッチングデバイスと置き換えることができよう。トランジ
スタのドレーンはピン５に接続されることになる。そのソースは、帰線ノードＰ
ＰＧ０に接続されることになる。可変周波数指令電圧／電流は、ゲートとソース
の間に加えられる。コンデンサＣ１４１は、Ｕ１４のピン８から帰線ノードＰＰ
Ｇ０に接続されている。コンデンサＣ１３６は、Ｕ１４のピン１６から帰線ノー
ドＰＰＧ０に接続されている。コンデンサＣ１４０は、Ｕ１４のピン１５から帰
線ノードＰＰＧ０に接続されている。コンデンサＣ１３９は、Ｕ１４のピン１３
から帰線ノードＰＰＧ０に接続されている。抵抗器Ｒ１３６は、Ｕ１４のピン９
から帰線ノードＰＰＧ０に接続されている。Ｕ１４のピン１０および１２は、帰
線ノードＰＰＧ０に接続されている。外部電源はノード／ピンＰＰＧ＋に接続さ
れ、１８Ｖ制御電源に接続された抵抗器Ｒ１３０を通して、ピン１５でＰＷＭ（
パルス幅変調器）ＩＣのＵ１４に接続されている。Ｕ１４のピン１３およびピン
ＰＰＧ＋に接続された抵抗器Ｒ１３１は、電力をトーテムポール（totem-poll）
出力段に提供する。電源帰線はノードＰＰＧ０に接続されている。ＩＣのＵ１４
は、３５〜４９．９％の固定デューティサイクルをもって約２０〜６００ＫＨｚ
の定周波数で動作するように設計されている。抵抗器Ｒ１３５、Ｒ１３７、Ｒ１
３３が、Ｕ１４が最大パルス幅で動作するように構成している。非オーバーラッ
プの２相矩形波がピン１１のノードＰＨ２とピン１４のノードＰＨ１で発生され
、図２９に描かれたスピードアップ・バッファＡＭＰに送られる。２相発生器は
、コアバイアスをゼロにし、過大な電流をスイッチに与えることになるオーバラ
ップする駆動信号の発生を阻止するように構成されている。サブ回路ＰＰＧは、
プッシュプルスイッチに対する駆動を提供し、ＮＳＭＥを効率的に使用できるよ
うにする。
【０１９４】 図４４は、インラッシュ制限のサブ回路ＳＳ１を示す。サブ回路ＳＳｌは、ダ
イオードＤ４４７、抵抗器Ｒ４４１、Ｒ４４２、Ｒ４４３、Ｒ４４４、Ｒ４４５
およびＲ４４６、トランジスタＱ４４６、およびコンデンサＣ４４９、Ｃ４４２
およびＣ４４８からなる。
【０１９５】
【表５３】
【０１９６】 ノードＰＦ＋は、蓄積コンデンサＣ４４２の正入力および直列抵抗器Ｒ４４１
＋Ｒ４４２に接続している。直列抵抗器Ｒ４４１およびＲ４４２は、単一エレメ
ントで置き換えてよい。直列抵抗器Ｒ４４１およびＲ４４２は並列でＣ４４２の
ための安全な放電路を提供する。トランジスタＱ４４６のドレーンは、Ｃ４４２
の負端子とＲ４４２に接続されている。Ｑ４４６のソースは帰線ノードＢＲ−に
接続されている。抵抗器［Ｒ４４３｜｜Ｒ４４５］は、Ｑ４４６のソース端子お
よびドレイン端子と並列接続されている。抵抗器Ｒ４４３、Ｒ４４４およびＲ４
４５は、単一素子で置き換えてよい。抵抗器Ｒ４４６は、整流されたライン電圧
のノードＢＲ＋およびＱ４４６のゲートに接続されている。ツェナーダイオード
Ｄ４４７のカソードはＱ４４６のゲートに接続されている。ツェナーダイオード
Ｄ４４７のアノードはＱ４４６のソースに接続されている。ダイオードＤ４４７
は、最大ゲート電圧を約１６Ｖに制限する。並列コンデンサＣ４４８およびＣ４
４９がＤ４４７に並列接続されている。抵抗器Ｒ４４６およびコンデンサ［Ｃ４
４８｜｜Ｃ４４９］は、パワーアップ時に（０．０５〜０．２秒）の遅延をもた
らす。この遅延範囲は、例として挙げたにすぎず、これだけに限るものではない
。パワーアップ時ではトランジスタＱ４４６は高インピーダンス状態にある。従
って、コンデンサＣ４４２の充電電流は［Ｒ４４３｜｜Ｒ４４４｜｜Ｒ４４５］
によって制限される。オシログラフＧ４４（図４４Ａ）のインターバル４４１を
参照すると、これは、トランジスタが導通状態にないとき、つまり、［Ｒ４４３
｜｜Ｒ４４４｜｜Ｒ４４５］が充電路を提供し、従って、突入電流を制限してい
るときの期間である。パワーアップ中のラインフィルタおよび整流器のコンポー
ネントにかかるストレスを大幅に減じる。インラッシュ電流の指数関数的減少が
インターバル４４１の間に観察される。オシログラフＧＰＦ＋のソフトスタート
インターバル４４４（図４４Ａ）も、直列抵抗による大きなＡＣリプル電圧で注
目される。コンデンサ［Ｃ４４８｜｜Ｃ４４９］がＲ４４６を通して充電するに
つれて、Ｑ４４６のゲート電圧は増大し、Ｑ４４６が“オン”にされる。トラン
ジスタＱ４４６は、インターバル４４２（図４４Ａ）の間オンなる。この動作は
、インターバル４４５の間の充電電流４４６の増大とＡＣリプルの減少で注目さ
れる。同様に、充電電流の指数関数的減少が４４２中にＣ４４２の充電につれて
観察される。トランジスタＱ４４６は、電力がコンバータから除去されるまで、
導通状態に保持される。インターバル４４７の間にブーストコンバータは動作を
開始する。付加的なインラッシュの制限がサブ回路ＳＳＴ（図３３Ｂ）によって
提供され、出力電圧はインターバル４４８の間にスムーズに立ち上げ（bringing
up）られる。これは、インターバル４４３の間にライン電流が全負荷にまで増
大することによって示される。本発明によれば、インラッシュ制限インターバル
は、単純に抵抗器／コンデンサ値を選択することによって設定可能である。これ
で、新規な補助ソフトスタートブースト回路ＳＳＴが実現される。他方、スター
トアップインターバルの間、高い力率が維持される。穏やかなスタートアップに
より、高電流路内のコンポーネントおよび外部ヒューズにおけるストレスが大幅
に減じられる。最小限のコンポーネントの追加でＭＢＴＦが増強される。本発明
はまた、より高い電力および／または冗長のために多重ユニットを並列に“ホッ
ト”なプラグ結合（“HOT” plugging）をすることも可能にする。インラッシュ
・リミッタＳＳｌは、蓄積コンデンサを主ＤＣ母線から簡単に分離する。これで
、“ホットスワッピング（hot swpping）”はＡＣまたは主外部ＤＣ母線におい
て大きなディスターバンスを引きおこさない。図４Ａに示した独特のマスタなし
の負荷配分法（master less load skaring method）により、高電力および高信
頼性のためにユニットをいくつでも並列接続できることになる。
【０１９７】 図４４Ａは、サブ回路ＳＳ１（図４４）の動作中のライン電流および出力電圧
のオシログラフである。
【０１９８】 図４５は、ファストスタート（fast start）のサブ回路ＦＳ１の概略図である
。ファストスタートのサブ回路ＦＳｌは、ダイオードＤ４５２およびＤ４５１、
抵抗器Ｒ４５１、Ｒ４５２、Ｒ４５３、Ｒ４５４、Ｒ４５５およびＲ４５６、ト
ランジスタＱ４５０およびＱ４５１、およびコンデンサＣ４５２、Ｃ４５３およ
びＣ４５１からなる。
【０１９９】
【表５４】
【０２００】 抵抗器Ｒ４５１が、ノードＶＣＣをトランジスタＱ４５０のベースに、次いで
コンデンサＣ４５１と並列の抵抗器Ｒ４５４に、それからグラウンドまたはＢＲ
−に接続している。ツェナーダイオードＤ４５１およびＤ４５２のアノードはグ
ラウンドに接続されている。ツェナーダイオードＤ４５１のカソードはＱ４５０
のエミッタに接続されている。ツェナーダイオードＤ４５２のカソードは、Ｑ４
５０のコレクタ、Ｑ４５１のゲートに、また、抵抗器Ｒ４５２＋Ｒ４５３を通し
てノードＰＦ＋に接続されている。抵抗器Ｒ４５５が、ＰＦ＋からＱ４５１のド
レーンに接続している。抵抗器Ｒ４５６はＢＲ−（グラウンド）からＱ４５１の
ソースに接続してノードＴＰ１５を形成し、また、コンデンサＣ４５２を通して
Ｑ４５１のゲートに接続している。コンデンサＣ４５３が、ノードＴＰ１７とＴ
Ｐ４５の間に接続されている。ＡＣ電力を加えると、ノードＰＦ＋の電圧は急速
に上昇する。ＶＣＣがゼロ（ブーストなし）であるので、トランジスタＱ４５０
は導通状態にない。抵抗器Ｒ４５２＋Ｒ４５３がＣ４５２を充電し、それで、Ｑ
４５１に順バイアスをかける。オシログラフＧ４５（図４５Ａ）は、Ｑ４５１の
ソース・ゲート電圧のプロットである。インターバルＧ４５１の間、トランジス
タＱ４５１は電力をＰＦ＋からＲ４５５経由でＶＣＣに提供する。オシログラフ
ＧＶＣＣのインターバルＧ４５２は、ＶＣＣの急速な上昇を示す。これで、全電
力が、主スイッチＱ１のスイッチバッファＡＭＰ（図２９）および力率コントロ
ーラＰＦＡ、ＰＦＢまたはＰＦＢ１に直ちに利用できる。ＶＣＣが１２．６Ｖ以
上のとき、ブーストコンバータは徐々に動作を開始する。これは、インターバル
Ｇ４５４（図４５Ａ）の間ＴＰ４５に小さなＡＣ電圧がかかることで分かる。ソ
フトスタートインターバルＧ４５５の間、トランジスタＱ４５１が電力をＶＣＣ
に提供し続け、その間ブースト動作が急速に進む。ソフトスタートのフェーズが
一旦完了すると、Ｄ２６１およびＤ２６０を介して整流されたＡＣが電力をＶＣ
Ｃに提供する。コンデンサＣ４５３が高周波（ＨＦ）ブーストエネルギーを結合
し、それでＣ４５１を急速に充電する。ＶＣＣが５Ｖを上回ると、Ｒ４５１が連
続バイアス電流をＣ４５１に提供し、それでＱ４５１の活性化（activation）を
阻止する。Ｑ４５０に順バイアスがかけられると、Ｑ４５１にかかるゲート電圧
は低下する。Ｇ４５６を過ぎると、トランジスタＱ４５１のゲートがソースに対
して逆バイアスをかけられ、それでファストスタートはオフになる。高ライン状
態（high line condition）から過電圧状態になった場合、または突然の負荷除
去があった場合、ブースト活動が停止し、それで、ＴＰ４５にかかるＡＣ電圧が
除去されることになる。このベース駆動の除去によってＧ４５０のコレクタ回路
内の電流は減少し、その結果、ＶＣＣが５Ｖを下回った場合はＱ４５１は順バイ
アスをかけられることになる。Ｃ４５１が５Ｖを下回った場合いつでも、電力が
ＶＣＣに供給されることになる。この新規の回路は、ブースト動作が始まる前に
制御電力を迅速に提供し、延長された過電圧または無負荷の期間中、制御電力を
維持する独特の方式を提供する。これで、負荷及び故障条件の全範囲のもとで信
頼できる高速スタートアップおよび迅速な回復が保証される。
【０２０１】 図４５Ａは、サブ回路ＳＳ１（図４５）の動作中のサブ回路ＦＳｌのオシログ
ラフである。
【０２０２】 図４６の過渡保護のサブ回路ＴＲＮは、ダイオードＤ４６０〜Ｄ４６２、ブリ
ッジ整流器４６１およびコンデンサＣ２６０、Ｃ２６０からなる。
【０２０３】
【表５５】
【０２０４】 ライン電圧ＡＣプラス高圧電源ＨＶ１は、ブリッジ整流器４６１のＡＣ電圧端
子に接続されている。ブリッジＤＣ＋端子は、ノードＢＲ＋、過渡保護ダイオー
ドＤ４６０〜Ｄ４６２のアノードおよびコンデンサＣ２０と並列のインダクタＬ
６３に接続している。インダクタＬ６３およびコンデンサＣ２０は、過渡保護回
路の作用にほとんど関与せず、単に完璧を期して図示されたにすぎない。Ｄ４６
０〜Ｄ４６２のカソードは、ブースト出力および蓄積コンデンサＣ２およびＣ２
６０に接続されている。ブースト回路動作は、図１８Ａ、３０、２９、および２
４に示されている。３個の過渡保護ダイオードが例として挙げられているが、こ
れだけに限るものではない。デバイスの数は、選択されたデバイスの順電流容量
と予測されるピーク電流の関数である。コンデンサＣ２６０は、有極電解素子で
、ここに示すのは一例にすぎず、これだけに限るものではない。インピーダンス
を低くし、高周波性能を高めるために、ソリッド誘電体コンデンサをＣ２６０に
並列に追加してよい。通常動作の間は、過渡保護ダイオードＤ４６０〜Ｄ４６２
は、ブーストの作用により逆バイアスをかけられている。極性に関係なく高電圧
現象ＨＶｌがＡＣラインにかかると、整流された現象がノードＢＲ＋に現れ、こ
れは、オシログラフＧ４６３（図４６Ｂ）にも示されている。過渡電圧がＣ２の
電圧を超えると、Ｄ４６０〜Ｄ４６２は順バイアスをかけられ、エネルギーは蓄
積コンデンサＣ２６０に移される。普通の技術の過渡保護は、エネルギーをスパ
ークギャップまたはＭＯＶ型デバイスにシャントする方法である。これらのデバ
イスは、限られた寿命、過剰な漏れ電流、破壊的故障などの短所を有する。適切
なコンポーネント選択により、きわめて大きい過渡現象がデバイス定格を超える
ことなく確実に吸収される。従って、最小の部品数と最小の費用で高い信頼度が
保証される。本発明は、整流後のピークライン電圧より高く維持された（ブース
トされた）蓄積コンデンサを有する他のオフラインコンバータに適用できる。こ
のトポロジは、正または負の基準コンバータと協働することになる。
【０２０５】 図４６Ａの過渡保護のサブ回路ＴＲＮＸは、抵抗器Ｒ４６８、ブリッジ整流器
ＢＲ４６８およびコンデンサＣ４６８からなる。
【０２０６】
【表５６】
【０２０７】 ライン電圧ＡＣプラス高圧電源ＨＶ１は、ブリッジ整流器ＢＲ４６８のＡＣ電
圧端子に接続されている。ブリッジ出力正端子が、ノードＢＲ＋およびＣ４６８
と並列の抵抗器Ｒ４８６に接続している。ブリッジ出力負端子が、ノードＢＲ−
およびＣ４６８と並列の抵抗器Ｒ４８６に接続している。サブ回路ＴＲＮＸが、
過渡保護を必要とするいかなるＡＣまたはＤＣ負荷と並列接続されていてもよい
。電力をブリッジにかけると、コンデンサＣ４６８はピーク電圧に充電する。抵
抗器Ｒ４６８はＣ４６８から小量の電荷を引出す。一旦充電が完了すると、少量
の電力がＲ４６８によって消費されるにすぎない。グラフＧ４６２（図４６ｂ）
に描かれたタイプの過渡現象の間、高い過渡電圧はコンデンサＣ４６８内部に導
かれ、ここでＣ４６８は低い内部インピーダンスで、高い順方向電流容量のＢＲ
４６８を備えるものである。過渡エネルギーをＣ４６８内部に導くことによって
、過渡現象の大きさは制限される。オシログラフの応答Ｇ４６１に描かれた電圧
が生じる。より高い電圧、電流および／またはより低いインピーダンスを得るた
めに補助コンデンサを追加してもよい。
【０２０８】 図４６Ｂは、高電圧過渡現象中のコンバータ動作のオシログラフである。オシ
ログラフＧ４６１は出力電圧ＰＦ＋である。オシログラフＧ４６２は整流された
ＡＣライン電圧ＢＲ＋である。オシログラフＧ４６３は主ブーストスイッチＱ１
へのゲート電圧である。
【０２０９】 図４７は、電源の自動負荷レベリンク（auto load leveling）の信号図である
。本発明を教示するために明確を期すため、図４７は主要な要素だけを示す。４
７３に供給された電力は、調整器段４７０に入る。調整器段４７０は、直列パス
（series pass）、可変リアクタンス（ＡＣ）、ブースト（boost）、バック（bu
ck）、シャント（shunt）など、どんなタイプであってもよい。これらは例とし
て挙げたにすぎず、これだけに限るものではない。調整器４７０は、出力Ｎ４７
０を制御信号に比例して変調する制御ピン４７９のみを必要とする。電力または
負荷を検知する要素４７１が、４７０によって供給された電力に比例する出力信
号４７２を負荷４７６に提供する。負荷検知要素は、ホール効果センサ（電流）
、差動増幅器を備えた抵抗器、ワットセンサまたは変流器であってよい。これら
は例として挙げたにすぎず、これだけに限るものではない。必要条件は、信号４
７２が供給される電力に比例することである。特定のセンサに対しては信号４７
２のレベルシフト、バッファまたは極性反転を行うために単純な反転増幅器（図
示されていない）が必要とされることもあり得る。例を挙げれば、ＣＰ１（図2
６Ａ）を介してブースト磁気要素ＰＦＴＩＡ（図４Ａ）のサンプリングから導き
出されるＶＣＣが、このような信号を提供する。信号４７２（ＶＣＣ）は、図２
６Ｂに示す通り、負荷の関数として変化する。負荷レベリングは、ノード４７２
と４７７の間に接続された抵抗器Ｒ４７６の追加をもって遂行される。図４Ａに
示す抵抗器Ｒ３４５が、コンバータＡＣＤＣＰＦ１の対応するコンポーネントで
ある。電力信号４７２は、Ｒ４７６を通して電流に変換され、加算結合部４７７
に注入される。加算結合部４７７は、Ｒ４７３からのコンバータ温度に比例する
電流をセンサＴ４７３から受取る。こうして、コンバータ負荷配分が電力および
／または温度に基づいて行われる。単純な抵抗器比によって負荷配分割合が予め
調整されて、コンバータ調整が維持される。抵抗器Ｒ４７９が、加算電流に比例
する電圧を発生し、これをコンパレータ４７８の反転端子に加える。基準電圧Ｖ
４７０がコンパレータ４７８の非反転入力に加えられる。コンパレータは、調整
器４７０を変調するためにコマンド信号４７９を発生させる。コンパレータの働
きは、コンパレータ入力端子間で最小の電圧差を維持することである。外部電源
４７５および４７５Ｎが、出力ノードＮ４７４および共通の負荷４７６に接続し
ている。この構成が、多数のコンバータを並列接続できるようにしている。信号
４７２（ＶＣＣ）は、図２６Ｂに示す通り、負荷の関数として変化する。負荷レ
ベリングは、ノード４７２と４７７の間に接続された抵抗器Ｒ４７６の追加をも
って遂行される。これで、負荷が増すにつれて出力電圧が下がるように調整され
る。この独特の働きにより、Ｎ個のユニットが一般的なマスタ・スレーブ接続や
マスタ／スレーブ回路なしで並列に動作することができることになる。こうして
、軽く負荷されたコンバータは出力電圧を上昇させ、それで、もっと多く負荷を
受入れるようになる。同様に、重い負荷をかけられたコンバータは電圧を下げ、
自動的に負荷を減らして他のコンバータまたは電源にかけるようになる。こうし
て、高電力または高い冗長性の用途のためにコンバータをいくつでも並列接続で
きることになる。普通のマスタ／スレーブ構成では、マスタユニットのロスが極
めて問題である。本発明では、１つまたは複数のユニットの故障または除去の場
合、残りのユニットの出力が増大し、それで、追加の負荷を吸収することとなる
。オプションの温度センサＴ４７３により、負荷配分が、負荷に加えて電源の温
度の関数として行われることが可能となる。これで、多重ユニットの間で温度勾
配が最小限に抑えられる。この自動負荷レベリング方法は、ＡＣ電源またはＤＣ
電源に適用できる。コンポーネントの選択により、公称動作電圧および負荷配分
の割合が設定される。この方法により、一般のマスタ／スレーブ接続、出費およ
び信頼度の低下なしにダイナミックな負荷配分が可能となる。この方法は異種電
源の混合すなわち自動負荷配分を許容し、そのためにはそれらの出力電圧がほぼ
同じであることを要求するのみである。これですぐれた調整、簡単なセットアッ
プ、簡単な構成、“ホットスワップ”の可能性、故障状態からの自動的回復が確
保される。
【０２１０】 図４７Ａは、電源自動負荷レベリングの代替的な信号図である。本発明を教示
するために明確を期すため、図４７Ａは主要エレメントだけを示す。４７３に供
給された電力は、調整器段４７０に入る。調整器段４７１は、直列パス、可変リ
アクタンス（ＡＣ）、ブースト、バック、シャントなど、どんなタイプであって
もよい。これらは例として挙げたにすぎず、これだけに限るものではない。調整
器４７０は、出力Ｎ４７０を制御信号に比例して変調する制御ピン４７９しか必
要としない。電力または負荷を検知する要素４７１が、４７０によって供給され
る電力に比例する出力信号４７２を負荷４７６に提供する。負荷検知要素は、ホ
ール効果センサ（電流）、差動増幅器を備えた抵抗器、ワットセンサまたは変流
器であってよく、これらは例として挙げたにすぎず、これだけに限るものではな
い。必要条件は、信号４７２が供給される電力に比例することである。特定のセ
ンサのために信号４７２のレベルシフト、バッファまたは極性反転を行うために
簡単な反転増幅器Ａ４７０が必要とされることもあり得る。例を挙げれば、ＣＰ
１（図２６Ａ）を介してブースト磁気要素ＰＦＴＩＡ（図４Ａ）のサンプリング
から導き出されたＶＣＣが、このような信号を提供する。信号４７２（ＶＣＣ）
は、図２６Ｂに示す通り、負荷の関数として変化する。増幅器Ａ４７０、抵抗器
Ｒ４７８およびＲ４７５が、信号極性を修正するために信号反転を与える。自動
負荷レベリングは、Ａ４７０と４７２のノード出力間に接続された抵抗器Ｒ４７
６の追加をもって遂行される。図４Ａに示す抵抗器Ｒ３４５が、コンバータＡＣ
ＤＣＰＦ１の対応するコンポーネントである。電力信号４７２は、Ｒ４７６を通
して電流に変換され、基準接続部Ｎ４７６に注入される。基準電圧Ｖ４７０がＲ
４７０を通してコンパレータ４７８の非反転入力に加えられる。これで、基準電
圧は効果的に変調され、より高い電力を有するコンバータ出力電圧が下げられる
、ことになる。加算結合部４７７は、Ｒ４７５からコンバータ出力Ｎ４７４に比
例する電流を受取る。こうして、電力に基づいたコンバータ負荷配分が可能とな
る。単純な抵抗器比によって負荷配分の割合および出力電圧が決められてコンバ
ータ調整が維持される。抵抗器Ｒ４７９が、加算電流に比例する電圧を発生し、
これをコンパレータ４７８の反転端子に加える。コンパレータは、調整器４７０
を変調するためにコマンド信号４７９を発生させる。このコンパレータの働きは
、コンパレータ入力端子間で最小の電圧差を維持することである。１つあるいは
複数の補助外部電源４７５および４７５Ｎが、出力ノードＮ４７４に接続され、
共通の負荷４７６に向けられる。この構成が、多数のコンバータを並列接続でき
るようにしている。これで、負荷が増すにつれて出力電圧がより低くなるように
調整される。この独特の働きにより、Ｎ個のユニットが一般のマスタ／スレーブ
接続やマスタ／スレーブ回路なしに並列に動作できることになる。こうして、軽
く負荷されたコンバータは出力電圧を上昇させ、それで、もっと多く負荷を受入
れるようになる。同様に、重い負荷をかけられたコンバータは電圧を下げ、自動
的に負荷を減らして他のコンバータまたは電源に移すようになる。こうして、高
電力または高い冗長性の用途に対してコンバータをいくつでも並列接続できるこ
とになる。普通のマスタ／スレーブ構成では、マスタユニットのロスが極めて問
題である。本発明では、１つまたは複数のユニットの故障または除去の場合は、
残りのユニットに出力を増大させて、追加の負荷を吸収させる。この自動負荷レ
ベリング方法は、ＡＣ電源またはＤＣ電源に適用できる。コンポーネントの選択
により、公称動作電圧および負荷配分の割合が設定される。この方法により、一
般のマスタ／スレーブ接続、出費および信頼度低下なしにダイナミックな負荷配
分が可能となる。この方法はまた、異種電源の混合すなわち自動負荷配分を許容
し、各種定電圧を許容する。唯一、所与の負荷についてそのスタンドアロンの出
力電圧がほぼ同等であることしか要求されない。これですぐれた調整、簡単なセ
ットアップ、簡単な構成、“ホットスワップ”の可能性、故障状態からの自動的
回復が確保される。
【０２１１】 以上、本発明を好適実施態様に則して説明したが、本発明の範囲内に入れるこ
とのできる様々な実施態様がなお多数ある。ここに開示された特定の実施態様に
関して制限を加える意図はなく、また、制限されるべきでないことを推察された
い。
【図面の簡単な説明】
【図１】 本発明の２段の力率補正ＡＣ／ＤＣ絶縁型出力コンバータの実施形態の概略図
（その１）である。
【図１Ａ】 本発明の２段の力率補正ＡＣ／ＤＣ絶縁型出力コンバータの実施形態の概略図
（その２）である。
【図２】 絶縁型出力サブ回路ＤＣＡＣ１を伴う単一段ＤＣ／ＡＣコンバータの実施形態
の概略図である。
【図３】 本発明の３段ＡＣ／ＤＣ絶縁型出力コンバータの実施形態の概略図（その１）
である。
【図３Ａ】 本発明の３段ＡＣ／ＤＣ絶縁型出力コンバータの実施形態の概略図（その２）
である。
【図４】 力率補正された単一段ＡＣ／ＤＣコンバータのサブ回路ＡＣＤＦＰＦの概略図
である。
【図４Ａ】 負荷配分コンバータのサブ回路ＡＣＤＦＰＦ１を有する代替の力率コントロー
ラの概略図である。
【図５】 等しいインダクタンスの飽和及び不飽和磁気要素における標準的な巻線電流を
比較するグラフである。
【図６】 非絶縁型ローサイド・スイッチバック・コンバータのサブ回路ＮＩＬＢＫにつ
いての概略図である。
【図７】 タンク結合された単一段コンバータのサブ回路ＴＣＳＳＣについての好ましい
実施形態の概略図である。
【図８】 タンク結合されたトーテムポール・コンバータのサブ回路ＴＣＴＰについての
概略図である。
【図９】 単一段非絶縁型ＤＣ／ＤＣブーストコンバータＮＩＬＳＢＳＴについてのブロ
ック図である。
【図１０】 ２段絶縁型ＤＣ／ＤＣブースト制御型プッシュプルコンバータＢＳＴＰＰにつ
いての概略図である。
【図１１】 典型的な先行技術の磁気素子材料についての温度の関数としての透磁率のグラ
フである。
【図１２】 典型的な先行技術の磁気素子材料についての温度の関数としての磁束密度のグ
ラフである。
【図１２Ａ】 先行技術の磁気素子材料の典型的なさまざまな磁束密度と動作周波数に対する
磁気素子のロスのグラフである。
【図１３】 標準的なスイッチングロスを示すグラフである。
【図１４】 本発明のさらに低いスイッチングロスを示すグラフである。
【図１５】 ＮＳＭＥ材料についての磁化曲線（ＢＨ）を示すグラフである。
【図１５Ａ】 Ｈ材料についての磁化曲線のグラフである。
【図１６】 ＮＳＭＥ材料のさまざまな磁束密度及び動作周波数についての磁気素子ロスの
グラフである。
【図１７】 ＮＳＭＥについての温度の関数としての透磁率のグラフである。
【図１８】 ブーストＮＳＭＥサブ回路ＰＦＴ１の概略的表示の図である。
【図１８Ａ】 ＮＳＭＥサブ回路ＰＦＴＩＡの概略的表示の図である。
【図１８Ｂ】 不飽和２端子ＮＳＭＥサブ回路ＢＬ１の概略的表示の図である。
【図１８Ｃ】 分布型磁気アセンブリＰＦＴ１Ｄとして実施されたＮＳＭＥの概略図である。
【図１９】 プッシュプルＮＳＭＥサブ回路ＰＰＴ１の概略図である。
【図１９Ａ】 代替のプッシュプルＮＳＭＥサブ回路ＰＰＴＩＡの概略的表示の図である。
【図２０】 ＮＳＭＥ入力過渡現象保護及びラインフィルタのサブ回路ＬＬの概略図である
。
【図２０Ａ】 代替のラインフィルタＬＦを示す概略図である。
【図２１】 代替のＮＳＭＥ入力過渡現象保護及びラインフィルタのサブ回路ＬＬＡの概略
図である。
【図２２】 ＡＣライン整流器サブ回路ＢＲの概略図である。
【図２３】 力率コントローラのサブ回路ＰＦＡの概略図である。
【図２４】 代替の力率補正ブースト制御素子サブ回路ＰＦＢの概略図である。
【図２５】 出力整流器及びフィルタのサブ回路ＯＵＴＡの概略図である。
【図２５Ａ】 代替の整流器サブ回路ＯＵＴＢの概略図である。
【図２５Ｂ】 代替の最終出力整流器及びフィルタのサブ回路ＯＵＴＢＢの概略図である。
【図２６】 浮動１８ボルトＤＣ制御電源サブ回路ＣＰの概略図である。
【図２６Ａ】 代替の１８ボルトＤＣ制御電源サブ回路ＣＰ１の概略図である。
【図２６Ｂ】 サブ回路ＡＣＤＣＰＦ１（図４Ａ）の動作中のワット単位の出力電源の１関数
としてのＶＣＣ制御電圧をプロットした図である。
【図２７】 代替の浮動１８ボルトＤＣプッシュプル制御電源サブ回路ＣＰＡの概略図であ
る。
【図２８】 過大温度保護サブ回路ＯＴＰの概略図である。
【図２９】 高速低インピーダンスのバッファサブ回路ＡＭＰ、ＡＭＰ１、ＡＭＰ２及びＡ
ＭＰ３の概略図である。
【図３０】 主スイッチのスナバのサブ回路ＳＮの概略図である。
【図３０Ａ】 主スイッチの整流ダイオードのスナバのサブ回路ＤＳＮの概略図である。
【図３０Ｂ】 主スイッチのスナバのサブ回路ＳＮＢＢの概略図である。
【図３１】 代替のスナバのサブ回路ＳＮＡの概略図である。
【図３２】 ミラースナバのサブ回路ＳＮＢの概略図である。
【図３３】 パルス幅／周波数変調器のサブ回路ＰＷＦＭの概略図である。
【図３４】 サブ回路ＰＷＦＭ（図３３）の動作中に測定されたノード電圧のオシログラフ
である。
【図３５】 サブ回路ＴＣＴＰ（図８）の動作中に測定された１次タンク電圧のオシログラ
フである。
【図３６】 非絶縁１８ボルトＤＣ制御電源サブ回路ＲＥＧの概略図である。
【図３７】 非絶縁ハイサイド・スイッチバック・コンバータのサブ回路ＨＳＢＫについて
の概略図である。
【図３８】 絶縁型プッシュプル出力サブ回路ＬＳＢＫ ＰＰを有するローサイド・バック
調整型２段コンバータの実施形態についての概略図である。
【図３９】 代替の絶縁型２段ローサイド・スイッチバックコンバータサブ回路ＬＳＢＫＰ
ＰＢＲについての概略図である。
【図４０】 過電圧フィードバックのサブ回路ＩＰＦＦＢの概略図である。
【図４０Ａ】 非絶縁型ブースト出力電圧フィードバックのサブ回路ＦＢＡの概略図である。
【図４０Ｂ】 絶縁型出力電圧フィードバックのサブ回路ＩＦＢの概略図である。
【図４０Ｃ】 代替の絶縁型過電圧フィードバックのサブ回路ＩＯＶＦＢの概略図である。
【図４０Ｄ】 代替の非絶縁型ブースト出力電圧フィードバックのサブ回路ＦＢＤの概略図で
ある。
【図４１】 非絶縁型出力電圧フィードバックのサブ回路ＦＢＩの概略図である。
【図４１Ａ】 代替の非絶縁型フィードバックのサブ回路ＦＢ２の概略図である。
【図４２】 過電圧保護のサブ回路ＯＶＰの概略図である。
【図４２Ａ】 絶縁型過電圧フィードバックのサブ回路ＯＶＰ１の概略図である。
【図４２Ｂ】 過電圧保護のサブ回路ＯＶＰ２の概略図である。
【図４２Ｃ】 絶縁型過電圧フィードバックのサブ回路ＯＶＰ３の概略図である。
【図４３】 プッシュプル・オシレータのサブ回路ＰＰＧの概略図である。
【図４４】 ソフトスタート／インラッシュ電流リミットのサブ回路ＳＳ１の概略図である
。
【図４４Ａ】 サブ回路ＳＳ１（図４４）の動作中のライン電流及び出力電圧のオシログラフ
である。
【図４５】 高速スタートのサブ回路ＦＳ１の概略図である。
【図４５Ａ】 サブ回路ＳＳ１（図４４）の動作中のサブ回路ＦＳ１のオシログラフである。
【図４６】 代替の過渡現象保護サブ回路ＴＲＮの概略図である。
【図４６Ａ】 外部アプリケーション用の代替の過渡現象保護サブ回路ＴＲＮＸの概略図であ
る。
【図４６Ｂ】 高電圧過渡現象発生中のコンバータ動作のオシログラフである。
【図４７】 負荷配分システムを教示する信号流れ図である。
【図４７Ａ】 負荷配分システムを教示する代替の信号流れ図である。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ， ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ， ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ ，ＦＩ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ， ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，Ｋ Ｒ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ， ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，Ｓ Ｉ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ ，ＵＧ，ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 ウッドランド，ガース ブレア アメリカ合衆国，コロラド 80122，リト ルトン，サウス フェアファックス スト リート 7017 Ｆターム(参考） 5H730 AA14 BB25 BB43 BB61 BB86 CC01 DD04 DD41 EE02 EE03 FD01 FG05 ZZ16 ZZ17 【要約の続き】 第２の新規の発生器の実施が、スイッチング周波数／デ ューティサイクルおよび出力電圧の関数である２相信号 を供給し、それによって調整をもたらす。高スルーレー ト、低ソースインピーダンスの、限界まで減衰した駆動 電流を１つまたは複数の主スイッチに提供することによ ってスイッチングロスを大幅に減じるスイッチングバッ ファを含むことにより、さらなる高効率化が実現させ る。

Claims (106)

    【特許請求の範囲】
  1. 【請求項１】 フィードバック回路を有する力率補正されたフライバックコ
    ンバータと、 デューティサイクルを有するプッシュプルコンバータと、 全波整流型出力回路と、 を含む、コンバータであって 前記力率補正されたフライバックコンバータは、可変信号を前記プッシュプル
    コンバータに供給し、 前記プッシュプルコンバータは、動作周波数を有する信号を前記全波整流型出
    力回路に供給し、かつ、 前記プッシュプルコンバータは更に、不飽和領域内で動作する磁気要素（ＮＳ
    ＭＥ）を含むコンバータ。
  2. 【請求項２】 前記ＮＳＭＥが低い透磁率を有する請求項１に記載のコンバ
    ータ。
  3. 【請求項３】 前記ＮＳＭＥは更に、鉄の重さで８５％とアルミニウムの重
    さで６％と珪素の重さで９％との混合物を含み、これによって、前記磁気要素に
    対して広い動作温度範囲を提供する請求項２に記載のコンバータ。
  4. 【請求項４】 前記低い透磁率は１〜５００の範囲を有する請求項１に記載
    のコンバータ。
  5. 【請求項５】 前記ＮＳＭＥは空気磁気要素である請求項４に記載のコンバ
    ータ。
  6. 【請求項６】 前記ＮＳＭＥは更に、Ｂ＝１から１０，０００ガウスまでで
    Ｈ＝１から１００エルステッドまでの範囲に及ぶＢ−Ｈ曲線の特性を有する請求
    項１に記載のコンバータ。
  7. 【請求項７】 更に、前記ＮＳＭＥからの出力信号を最適化する周波数変調
    回路を含む請求項１に記載のコンバータ。
  8. 【請求項８】 前記プッシュプルコンバータは更に、固定パルス幅を有する
    ダブルエンド型コントローラを含む請求項７に記載のコンバータ。
  9. 【請求項９】 前記プッシュプルコンバータは更に、可変周波数を有するダ
    ブルエンド型コントローラを含む請求項７に記載のコンバータ。
  10. 【請求項１０】 前記プッシュプルコンバータは更に、固定パルス幅の４０
    ％から６０％までの範囲のデューティサイクルを有するダブルエンド型コントロ
    ーラを含む請求項７に記載のコンバータ。
  11. 【請求項１１】 前記プッシュプルコンバータは更に、パルス幅と周波数と
    の間の関係を変える最適化回路を有するダブルエンド型コントローラを含む請求
    項７に記載のコンバータ。
  12. 【請求項１２】 前記デューティサイクルは一定である請求項１に記載のコ
    ンバータ。
  13. 【請求項１３】 前記デューティサイクルは可変である請求項１に記載のコ
    ンバータ。
  14. 【請求項１４】 前記デューティサイクルは５０である請求項１０に記載の
    コンバータ。
  15. 【請求項１５】 更に、前記ＮＳＭＥのバイアスを監視する制御回路であっ
    て、該ＮＳＭＥの効率を最適化するために周波数とパルス幅を制御する制御回路
    を含む請求項１に記載のコンバータ。
  16. 【請求項１６】 前記ＮＳＭＥは、 空気磁気要素と、 モリパーマロイ粉末（ＭＰＰ）磁気要素と、 高磁束ＭＰＰ磁気要素と、 粉末磁気要素と、 ギャップ付フェライト磁気要素と、 テープ巻き磁気要素と、 カット磁気要素と、 積層磁気要素と、 アモルファス磁気要素と、 からなるグループの中から選択される請求項１に記載のコンバータ。
  17. 【請求項１７】 フィードバック回路を有する力率補正されたフライバック
    コンバータと、 デューティサイクルを有するプッシュプルコンバータと、 全波整流型出力回路と、 を含むコンバータであって、 前記力率補正されたフライバックコンバータは、可変信号を前記プッシュプル
    コンバータに提供し、 前記プッシュプルコンバータは、動作周波数を有する信号を前記全波整流型出
    力回路に提供し、 前記フライバックコンバータは更に、不飽和領域内で動作する磁気要素（ＮＳ
    ＭＥ）を含むコンバータ。
  18. 【請求項１８】 前記ＮＳＭＥは更に低い透磁率を有する請求項１７に記載
    のコンバータ。
  19. 【請求項１９】 前記ＮＳＭＥは更に、鉄の重さで８５％とアルミニウムの
    重さで６％と珪素の重さで９％との混合物を含み、これによって、前記磁気要素
    に対して広い動作温度範囲を提供する請求項１８に記載のコンバータ。
  20. 【請求項２０】 前記低い透磁率は１〜５００の範囲を有する請求項１７に
    記載のコンバータ。
  21. 【請求項２１】 前記ＮＳＭＥは空気磁気要素である請求項２０に記載のコ
    ンバータ。
  22. 【請求項２２】 前記ＮＳＭＥは更に、Ｂ＝１から１０，０００ガウスまで
    でＨ＝１から１００エルステッドまでの範囲に及ぶＢ−Ｈ曲線の特性を有する請
    求項１７に記載のコンバータ。
  23. 【請求項２３】 更に、前記ＮＳＭＥからの出力信号を最適化する周波数変
    調回路を含む請求項１７に記載のコンバータ。
  24. 【請求項２４】 前記プッシュプルコンバータは更に、固定パルス幅を有す
    るダブルエンド型コントローラを含む請求項１７に記載のコンバータ。
  25. 【請求項２５】 前記プッシュプルコンバータは更に、可変周波数を有する
    ダブルエンド型コントローラを含む請求項１７に記載のコンバータ。
  26. 【請求項２６】 前記プッシュプルコンバータは更に、固定パルス幅の４０
    ％から６０％までの範囲に及ぶデューティサイクルを有するダブルエンド型コン
    トローラを含む請求項１７に記載のコンバータ。
  27. 【請求項２７】 前記プッシュプルコンバータは更に、パルス幅と周波数と
    の間の関係を変える最適化回路を有するダブルエンド型コントローラを含む請求
    項１７に記載のコンバータ。
  28. 【請求項２８】 前記デューティサイクルは一定である請求項１７に記載の
    コンバータ。
  29. 【請求項２９】 前記デューティサイクルは可変である請求項１７に記載の
    コンバータ。
  30. 【請求項３０】 前記デューティサイクルは５０である請求項１７に記載の
    コンバータ。
  31. 【請求項３１】 更に、前記ＮＳＭＥのバイアスを監視する制御回路であっ
    て、該ＮＳＭＥの効率を最適化するために周波数とパルス幅を制御する制御回路
    を含む請求項１７に記載のコンバータ。
  32. 【請求項３２】 前記ＮＳＭＥは、 空気磁気要素と、 モリパーマロイ粉末（ＭＰＰ）磁気要素と、 高磁束ＭＰＰ磁気要素と、 粉末磁気要素と、 ギャップ付フェライト磁気要素と、 テープ巻磁気要素と、 カット磁気要素と、 積層磁気要素と、 アモルファス磁気要素と、 からなるグループの中から選択される請求項１７に記載のコンバータ。
  33. 【請求項３３】 フィードバック回路を有する力率補正されたフライバック
    コンバータと、 デューティサイクルを有するプッシュプルコンバータと、 全波整流型出力回路と、 を含むコンバータであって、 前記力率補正されたフライバックコンバータは、可変信号を前記プッシュプル
    コンバータに提供し、 前記プッシュプルコンバータは、動作周波数を有する信号を前記全波整流型出
    力回路に提供し、 前記プッシュプルコンバータは更に、不飽和領域内で動作する磁気要素（ＮＳ
    ＭＥ）を含み、かつ、 前記フライバックコンバータは更に、不飽和領域内で動作する第２の磁気要素
    （ＮＳＭＥ）を含むコンバータ。
  34. 【請求項３４】 前記ＮＳＭＥは更に低い透磁率を有する請求項３３に記載
    のコンバータ。
  35. 【請求項３５】 前記ＮＳＭＥは更に、鉄の重さで８５％とアルミニウムの
    重さで６％と珪素の重さで９％との混合物を含み、これによって、前記磁気要素
    に対して広い動作温度範囲を提供する請求項３４に記載のコンバータ。
  36. 【請求項３６】 前記低い透磁率は１から５００までの範囲を有する請求項
    ３３に記載のコンバータ。
  37. 【請求項３７】 前記ＮＳＭＥは空気磁気要素である請求項３４に記載のコ
    ンバータ。
  38. 【請求項３８】 前記ＮＳＭＥは更に、Ｂ＝１から１０，０００ガウスまで
    でＨ＝１から１００エルステッドまでの範囲に及ぶＢ−Ｈ曲線の特性を有する請
    求項３３に記載のコンバータ。
  39. 【請求項３９】 更に、前記ＮＳＭＥからの出力信号を最適化する周波数変
    調回路を含む請求項３３に記載のコンバータ。
  40. 【請求項４０】 前記プッシュプルコンバータは更に、固定パルス幅を有す
    るダブルエンド型コントローラを含む請求項３３に記載のコンバータ。
  41. 【請求項４１】 前記プッシュプルコンバータは更に、可変周波数を有する
    ダブルエンド型コントローラを含む請求項３３に記載のコンバータ。
  42. 【請求項４２】 前記プッシュプルコンバータは更に、固定パルス幅の４０
    ％から６０％までの範囲に及ぶデューティサイクルを有するダブルエンド型コン
    トローラを含む請求項３３に記載のコンバータ。
  43. 【請求項４３】 前記プッシュプルコンバータは更に、パルス幅と周波数と
    の間の関係を変える最適化回路を有するダブルエンド型コントローラを含む請求
    項３３に記載のコンバータ。
  44. 【請求項４４】 前記デューティサイクルは一定である請求項３３に記載の
    コンバータ。
  45. 【請求項４５】 前記デューティサイクルは可変である請求項３３に記載の
    コンバータ。
  46. 【請求項４６】 前記デューティサイクルは５０である請求項３３に記載の
    コンバータ。
  47. 【請求項４７】 更に、前記ＮＳＭＥのバイアスを監視する制御回路であっ
    て、前記ＮＳＭＥの効率を最適化するために周波数とパルス幅を制御する制御回
    路を含む請求項３３に記載のコンバータ。
  48. 【請求項４８】 前記ＮＳＭＥは、 空気磁気要素と、 モリパーマロイ粉末（ＭＰＰ）磁気要素と、 高磁束ＭＰＰ磁気要素と、 粉末磁気要素と、 ギャップ付フェライト磁気要素と、 テープ巻き磁気要素と、 カット磁気要素と、 積成層磁気要素と、 アモルファス磁気要素と、 からなるグループの中から選択される請求項３３に記載のコンバータ。
  49. 【請求項４９】 更に、 コンデンサを有する電圧調整器であって、前記コンデンサは前記フライバック
    コンバータからのパルス幅から導かれる電圧を有する電圧調整器を含み、 前記コンデンサは前記磁気要素の両端のブースト電圧を基準とし、 前記コンデンサは前記プッシュプルコンバータの１次側のための基準電圧を有
    し、かつ、 前記電圧が負荷に追随する、 請求項１に記載のコンバータ。
  50. 【請求項５０】 更に、 力率制御（ＰＦＣ）回路を含み、 前記ＰＦＣ回路は更に、 スイッチングモードを有する第１のＦＥＴとバッファとを含み、 前記バッファは、第２のＦＥＴとダーリントントランジスタとの対によって、
    第１のサイクルに電圧が前記第１のＦＥＴのゲートにかけられ、第２のサイクル
    に電圧が前記第１のＦＥＴのゲートから除去される、 前記第２のＦＥＴとダーリントントランジスタとの対を含む、請求項１に記載
    のコンバータ。
  51. 【請求項５１】 コアと、 前記コアに巻付けられた１次巻線と、 前記コアに巻付けられた少なくとも１つの２次巻線と、 を含む電源のコンバータにおいて使用される変圧器であって、 前記コアは不飽和領域内で動作する少なくとも１つの磁気要素（ＮＳＭＥ）を
    含む変圧器。
  52. 【請求項５２】 可変直流電圧を受取るための入力と、 前記入力に電気的に接続された磁気要素のサブ回路と、 前記磁気要素のサブ回路に電気的に接続された少なくとも１つのプッシュプル
    出力スイッチと、 を含むＡＣ−ＤＣコンバータであって、 前記磁気要素のサブ回路は、不飽和領域内で動作する少なくとも１つの磁気要
    素（ＮＳＭＥ）を含むＡＣ−ＤＣコンバータ。
  53. 【請求項５３】 フィードバック回路を有する力率補正されたフライバック
    コンバータと、 フォワードバックコンバータと、 デューティサイクルを有するプッシュプルコンバータと、 を含むコンバータであって、 前記力率補正されたフライバックコンバータは出力信号を前記フォワードバッ
    クコンバータに提供し、 前記フォワードバックコンバータは調整された電圧を前記プッシュプルコンバ
    ータと全波整流型出力回路に提供し、 前記プッシュプルコンバータは動作周波数を有する信号を前記全波整流型出力
    回路に提供し、かつ、 ここで、前記フライバックコンバータと、前記フォワードバックコンバータと
    、前記プッシュプルコンバータの各々は不飽和領域内で動作する少なくとも１つ
    の磁気要素（ＮＳＭＥ）を含むコンバータ。
  54. 【請求項５４】 高過渡電圧（フライバック）を発生させるスイッチと組み
    合わされるフライバック管理回路であって、 電源形態と、 前記スイッチに接続された整流器と、 前記整流器と並列接続された抵抗器と前記整流器および前記スイッチの両方と
    直列接続されたコンデンサとを有する第１の抵抗器／コンデンサ回路と、 前記スイッチと出力形態の間に接続された第２の抵抗器／コンデンサ回路と、
    を含み、かつ、 ここで、前記高過渡電圧を前記出力形態と前記電源形態の両方に戻すフライバ
    ック管理回路。
  55. 【請求項５５】 スイッチと、電源と、出力形態と、誘導性エネルギー蓄積
    要素との組み合わせにおける前記スイッチのための高電圧保護回路であって、 フライバック整流器ダイオードと、 コンデンサのサブ回路と並列の高速整流器と、 前記フライバック整流器ダイオードと並列接続された前記サブ回路と、 を含み、かつ、 ここで、閉スイッチ高電圧スパイクが先ず前記サブ回路に通して移されたあと
    前記フライバック整流器ダイオードに通して移される高電圧保護回路。
  56. 【請求項５６】 過渡電圧保護回路であって、 電源入力と、 出力と、 第１および第２の入力ノードであって、該入力ノードの少なくとも１つが不飽
    和領域内で動作する直列の磁気要素（ＮＳＭＥ）を有する入力ノードと、 グラウンドに並列接続されたシャントコンデンサと、 前記シャントコンデンサと並列接続されたシャントスパークギャップと、 前記シャントスパークギャップと並列にブリッジトポロジで接続された整流器
    と、 前記出力と並列接続されたコンデンサと、 前記出力の負側と前記グラウンドとの間に接続されたコンデンサと、 を含む過渡電圧保護回路。
  57. 【請求項５７】 前記ＮＳＭＥは更に、１から５５０ｕまでの範囲を有する
    低透磁率を有する請求項５６に記載の回路。
  58. 【請求項５８】 前記ＮＳＭＥは更にほぼ垂直なＢ−Ｈ曲線の特性を有する
    請求項５７に記載の回路。
  59. 【請求項５９】 増幅器機能を有し、高速ＮチャネルＦＥＴと、該ＦＥＴの
    ドレーン端子へのＤＣ電源と、該ＦＥＴのゲートへの入力信号を含むスイッチ駆
    動ゲートバッファの改良型装置であって、 前記入力信号は、今度は前記ＦＥＴのソースとグラウンドの間に接続された高
    速ＰＮＰトランジスタのベースに接続され、 前記ＰＮＰトランジスタは前記ＦＥＴのゲートに接続されたベースを有し、 前記ＰＮＰトランジスタのベースと該ＰＮＰトランジスタのコレクタの間にコ
    ンデンサが接続され、 ここで、前記ＰＮＰトランジスタのエミッタは前記ＦＥＴのソースに接続され
    ている 改良型装置。
  60. 【請求項６０】 更に、前記ＦＥＴのソースと前記スイッチゲートの間に接
    続された抵抗器を含む請求項５９に記載の改良型装置。
  61. 【請求項６１】 更に、前記ＦＥＴのソースをグラウンドに接続するシャン
    ト抵抗器を含む請求項５９に記載の改良型装置。
  62. 【請求項６２】 更に、前記ＤＣ電源と直列接続された温度作動スイッチを
    含む請求項５９に記載の改良型装置。
  63. 【請求項６３】 不飽和領域内で動作する少なくとも２つの磁気要素（ＮＳ
    ＭＥ）を含む分布型磁気回路であって、 前記要素は互に直列接続されている分布型磁気回路。
  64. 【請求項６４】 不飽和領域内で動作する少なくとも２つの磁気要素（ＮＳ
    ＭＥ）を含む分布型磁気回路であって、 前記要素は互に並列接続されている分布型磁気回路。
  65. 【請求項６５】 コンバータのフィードバック回路であって、 前記コンバータの出力に接続された正入力端子と負入力端子と、 前記コンバータの制御回路に接続された回路出力端子と、 を含み、 前記正入力端子は調整ダイオードに直列に、かつ、抵抗器とに直列に接続され
    、更に、トランジスタのベースに接続され、 前記負入力端子は前記トランジスタのエミッタに接続され、かつ今度は前記ト
    ランジスタのベースに接続された抵抗器／コンデンサ並列のサブ回路に接続され
    、 前記トランジスタは光アイソレータのカソードに接続されたコレクタを有し、 前記光アイソレータは、前記正入力端子への直列抵抗器に接続されたアノード
    を有し、かつ、前記回路出力端子に接続された出力を有するコンバータのフィー
    ドバック回路。
  66. 【請求項６６】 コンバータの出力に接続された正入力端子と負入力端子と
    、 前記正入力端子に接続された少なくとも１つのツェナーダイオードと、 とを含む過電圧保護のサブ回路であって、 前記ゼナーダイオードは、第１のシリコン制御整流器（ＳＣＲ）のゲートに接
    続されたアノードと、前記負入力端子に接続された抵抗器／コンデンサ並列のサ
    ブ回路への更なるコネクタとを有し、 前記第１のＳＣＲは、前記正入力端子に対して抵抗器と直列接続されたアノー
    ドを有し、 前記負入力端子は、第２の抵抗器／コンデンサのサブ回路への接続を有し、 前記第２の抵抗器／コンデンサのサブ回路は、第２のＳＣＲのゲートと該第２
    のＳＣＲのカソードとへの並列接続を有し、 ここで、前記第２のＳＣＲのゲートは前記第１のＳＣＲのカソードに接続され
    、 前記第２のＳＣＲのカソードは負出力端子への接続を有し、 前記第２のＳＣＲのアノードは正出力端子への接続を有する過電圧保護のサブ
    回路。
  67. 【請求項６７】 力率補正された共振モードコントローラと、 フィードバック回路を有する共振モードコンバータと、 スイッチ駆動ゲートバッファと、 全波整流型出力回路と、 を含むコンバータであって、 前記力率コントローラは可変周波数信号を前記共振モードコンバータに提供し
    、かつ、 前記共振モードコンバータは更に、 不飽和領域内で動作する磁気要素（ＮＳＭＥ）と、 電源に接続された正入力端子と負入力端子と、 を含み、 前記正入力端子はＮＰＮトランジスタのコレクタに接続され、 前記正入力端子は更に、共振コンデンサと抵抗器とに接続され、更にオプティ
    カルアイソレータのコレクタに接続され、 前記オプティカルアイソレータのエミッタは前記ＮＰＮトランジスタのベース
    に接続され、 前記共振コンデンサは前記ＮＳＭＥの第１の端子に接続され、 前記ＮＰＮトランジスタのエミッタはＮチャネルＦＥＴのドレーンと前記ＮＳ
    ＭＥの第２の端子とに接続され、 前記負入力端子は前記ＮチャネルＦＥＴのソースとスイッチバッファの帰路ノ
    ードに接続されるコンバータ。
  68. 【請求項６８】 前記ＮＳＭＥが低い透磁率を更に有する請求項６７に記載
    のコンバータ。
  69. 【請求項６９】 前記ＮＳＭＥが更に、鉄の重量で８５％とアルミニウムの
    重量で６％と珪素の重量で９％との混合物を含むことにより、前記ＮＳＭＥに対
    して広い動作温度範囲を提供する請求項６７に記載のコンバータ。
  70. 【請求項７０】 前記低い透磁率は１から５５０ｕまでの範囲を有する請求
    項６８に記載のコンバータ。
  71. 【請求項７１】 前記ＮＳＭＥは空気磁気要素である請求項６７に記載のコ
    ンバータ。
  72. 【請求項７２】 前記ＮＳＭＥが更に、Ｂ＝１から１０，０００ガウスまで
    でＨ＝１から１００エルステッドまでの範囲に及ぶＢ−Ｈ曲線の特性を有する請
    求項６７に記載のコンバータ。
  73. 【請求項７３】 更に、前記ＮＳＭＥからの出力信号を調整する周波数変調
    回路を含む請求項６７に記載のコンバータ。
  74. 【請求項７４】 前記共振モードコンバータは、可変周波数コントローラを
    介した前記力率補正された共振モードコントローラによって駆動される請求項６
    ７に記載のコンバータ。
  75. 【請求項７５】 前記ＮＳＭＥが更に分布型磁気要素を含む請求項６７に記
    載のコンバータ。
  76. 【請求項７６】 前記ＮＳＭＥは、 空気磁気要素と、 モリパーマロイ粉末（ＭＰＰ）磁気要素と、 高磁束ＭＰＰ磁気要素と、 粉末磁気要素と、 ギャップ付フェライト磁気要素と、 テープ巻き磁気要素と、 カット磁気要素と、 積層磁気要素と、 アモルファス磁気要素と、 からなるグループの中から選択される請求項６７に記載のコンバータ。
  77. 【請求項７７】 力率補正された共振モードコントローラと、 フィードバック回路を有する共振モードコンバータと、 全波整流型出力回路と、 を含む共振コンバータであって、 前記力率補正された共振モードコントローラは、可変周波数信号を前記共振モ
    ードコンバータに提供し、 前記共振モードコンバータは更に、 不飽和領域内で動作する磁気要素（ＮＳＭＥ）と、 電源に接続された正入力端子と負入力端子と、 を含み、 前記正入力端子はＮＰＮトランジスタのコレクタに接続され、 前記ＮＰＮトランジスタは、ＰＮＰトランジスタのエミッタと前記ＮＳＭＥの
    第１の端子とに接続されたエミッタを有し、 前記負入力端子は、共振コンデンサと前記ＰＮＰトランジスタのコレクタとに
    接続され、 前記ＰＮＰトランジスタのベースは、前記ＮＰＮトランジスタのベースと前記
    力率補正された共振モードコントローラの出力に接続され、かつ、 前記共振コンデンサは更に前記ＮＳＭＥの第２の端子に接続されている共振コ
    ンバータ。
  78. 【請求項７８】 前記ＮＳＭＥが低い透磁率を更に有する請求項７７に記載
    のコンバータ。
  79. 【請求項７９】 前記ＮＳＭＥは更に、鉄の重量で８５％とアルミニウムの
    重量で６％と珪素の重量で９％との混合物からなることによって、前記磁気要素
    に対して広い動作温度範囲が提供する請求項７７に記載のコンバータ。
  80. 【請求項８０】 前記低い透磁率は１から５５０までの範囲を有する請求項
    ７８に記載のコンバータ。
  81. 【請求項８１】 前記ＮＳＭＥは空気磁気要素である請求項７７に記載のコ
    ンバータ。
  82. 【請求項８２】 前記ＮＳＭＥは更に、Ｂ＝１から１０，０００ガウスまで
    でＨ＝１から１００エルステッドまでの範囲に及ぶＢ−Ｈ曲線の特性を有する請
    求項７７に記載のコンバータ。
  83. 【請求項８３】 更に、前記ＮＳＭＥからの出力信号を調整する周波数変調
    回路を含む請求項７７に記載のコンバータ。
  84. 【請求項８４】 前記共振モードコンバータは、可変周波数コントローラを
    介して力率補正された共振モードコントローラによって駆動される請求項７７に
    記載のコンバータ。
  85. 【請求項８５】 前記ＮＳＭＥが更に分布型磁気要素を含む請求項７７に記
    載のコンバータ。
  86. 【請求項８６】 前記ＮＳＭＥは、 空気磁気要素と、 モリパーマロイ粉末（ＭＰＰ）磁気要素と、 高磁束ＭＰＰ磁気要素と、 粉末磁気要素と、 ギャップ付フェライト磁気要素と、 テープ巻き磁気要素と、 カット磁気要素と、 積層磁気要素と、 アモルファス磁気要素と、 からなるグループの中から選択される請求項７７に記載のコンバータ。
  87. 【請求項８７】 磁気要素への接続を有するコンデンサを含むことによって
    、該磁気要素と該コンデンサとの間に共振の関係が形成される共振サブ回路であ
    って、 前記磁気要素は更に、不飽和領域内で動作する磁気要素（ＮＳＭＥ）を含む共
    振サブ回路。
  88. 【請求項８８】 更にフィルタ回路に接続されることによって、所与のフィ
    ルタ特性のために前記フィルタ回路の質量、複雑さおよびコストが低減される請
    求項８７に記載のサブ回路。
  89. 【請求項８９】 前記ＮＳＭＥが低い透磁率を更に有する請求項８８に記載
    のコンバータ。
  90. 【請求項９０】 前記ＮＳＭＥは更に、鉄の重さで８５％とアルミニウムの
    重さで６％と珪素の重さで９％との混合物からなることによって、前記磁気要素
    に対する広い動作温度範囲が提供される請求項８９に記載のコンバータ。
  91. 【請求項９１】 前記低い透磁率が１から５００までの範囲を有する請求項
    ８９に記載のコンバータ。
  92. 【請求項９２】 前記ＮＳＭＥは空気磁気エレメントである請求項８９に記
    載のコンバータ。
  93. 【請求項９３】 前記ＮＳＭＥは更に、Ｂ＝１から１０，０００ガウスまで
    でＨ＝１から４００エルステッドまでの範囲に及ぶＢ−Ｈ曲線の特性を有する請
    求項８９に記載のコンバータ。
  94. 【請求項９４】 前記接続が並列接続である請求項８８に記載のサブ回路。
  95. 【請求項９５】 前記接続が直列接続である請求項８８に記載のサブ回路。
  96. 【請求項９６】 付勢された磁気要素を有する電力変換回路において、該回
    路の改良は、 前記磁気要素は、不飽和領域内で動作する磁気要素（ＮＳＭＥ）であり、 前記磁気要素は固有周波数を有し、かつ、 前記付勢する電力が前記固有周波数にほぼ整合されていることによって、より
    高い電力密度、より改善された熱安定性、およびより高い変換効率が提供される
    ことを含む改良である電力変換回路。
  97. 【請求項９７】 前記ＮＳＭＥが低い透磁率を更に有する請求項９６に記載
    のコンバータ。
  98. 【請求項９８】 前記ＮＳＭＥは更に、鉄の重さで８５％とアルミニウムの
    重さで６％と珪素の重さで９％との混合物からなることによって、前記磁気要素
    に対して広い動作温度範囲が提供される請求項９７に記載のコンバータ。
  99. 【請求項９９】 前記低い透磁率は１から５００までの範囲を有する請求項
    ９７に記載のコンバータ。
  100. 【請求項１００】 前記ＮＳＭＥは空気磁気要素である請求項９７に記載の
    コンバータ。
  101. 【請求項１０１】 前記ＮＳＭＥは更に、Ｂ＝１から１０，０００ガウスま
    ででＨ＝１から４００エルステッドまでの範囲に及ぶＢ−Ｈ曲線の特性を有する
    請求項９７に記載のコンバータ。
  102. 【請求項１０２】 整流器サブ回路と、 グラウンドへの通路を有するコンデンサ／抵抗器の並列回路と、 を含む過渡電圧防止回路であって、 ライン電圧が正常のとき、結果的にコンデンサ受動モードになり、かつ、 ライン電圧のわずかな超過のとき、結果的に整流器における低インピーダンス
    モードによって電流がコンデンサに流れる過渡電圧防止回路。
  103. 【請求項１０３】 パワーコンバータのＤＣ出力で過大なインラッシュ電流
    がコンデンサに流れるのを防止する方法であって、 直列抵抗器を出力コンデンサに対して設けることと、 前記直列抵抗器の両端にスイッチを設けることと、 前記パワーコンバータの作動に及ぼす制御信号を発生させて、前記スイッチを
    閉じ、前記直列抵抗器をグラウンドにシャントすることによって前記出力コンデ
    ンサの制御された充電を起こさせることと、 を含む方法。
  104. 【請求項１０４】 負荷配分と冗長性とホットスワップ電源とのための並列
    多重電源トポロジにおいて、Ｎ個の電源ユニットの間でほぼ同等の負荷レベルを
    維持するための装置であって、 前記電源ユニットの各々（Ｎ1、Ｎ2、ＮX）に対して、出力電圧の一部が、該
    出力電圧の一部を基準電圧に対して比較するコンパレータを有する比較回路に供
    給され、 前記電源ユニットの各々に対して出力信号電流負荷測定回路が設けられ、 前記測定回路からの出力は、前記出力電圧の一部とともに加算信号を形成する
    ことによって、 前記Ｎ個の電源ユニットの間でほぼ同等の電力配分が提供される、 装置。
  105. 【請求項１０５】 負荷配分と冗長性とホットスワップ電源とのための並列
    多重電源トポロジにおいて、Ｎ個の電源ユニットの間でほぼ同等の負荷レベルを
    維持するための装置であって、 前記電源ユニットの各々（Ｎ1、Ｎ2、ＮX）に対して、出力電圧の一部が、該
    出力電圧の一部を基準電圧に対して比較するコンパレータを有する比較回路に供
    給され、 前記電源ユニットの各々に対して出力信号電流負荷測定回路が設けられており
    、 前記測定回路からの出力は、前記基準電圧に対するバイアス電流を形成するこ
    とによって、 前記Ｎ個の電源ユニットの間でほぼ同等の電力配分が提供される、 装置。
  106. 【請求項１０６】 電圧低減および高温回路スタートアップの環境において
    、パワーコンバータ内の電源制御回路のスタートアップをスピードアップする装
    置であって、 前記制御回路のためのグラウンド電位と同じグラウンド電位を有し、前記制御
    回路から独立しており、前記電源制御回路を最初にスタートアップさせる機能を
    する整流電圧源と、 該整流電圧源の一部を前記電源制御回路に接続するスイッチと、 前記スイッチを切る機能をする前記パワーコンバータの動作モードを決定する
    検出回路と、 を含むことによって、 通常動作条件下でほとんどエネルギー散逸のない高速スタート回路を提供する
    、装置。
JP2001529061A 1999-10-01 2000-09-26 不飽和磁気素子パワーコンバータ及びサージ保護 Pending JP2003511999A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US09/410,849 US6272025B1 (en) 1999-10-01 1999-10-01 Individual for distributed non-saturated magnetic element(s) (referenced herein as NSME) power converters
US09/410,849 1999-10-01
US66108700A 2000-09-13 2000-09-13
US09/661,087 2000-09-13
PCT/US2000/026348 WO2001026207A2 (en) 1999-10-01 2000-09-26 Non-saturating magnetic element(s) power converters and surge protection

Publications (1)

Publication Number Publication Date
JP2003511999A true JP2003511999A (ja) 2003-03-25

Family

ID=27021162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001529061A Pending JP2003511999A (ja) 1999-10-01 2000-09-26 不飽和磁気素子パワーコンバータ及びサージ保護

Country Status (8)

Country Link
EP (1) EP1222732A2 (ja)
JP (1) JP2003511999A (ja)
KR (1) KR20020038789A (ja)
CN (1) CN1391719A (ja)
AU (1) AU7715000A (ja)
CA (1) CA2385145A1 (ja)
IL (1) IL148862A0 (ja)
WO (1) WO2001026207A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101912365B1 (ko) * 2018-03-12 2018-10-26 정정훈 횡단보도 보행자 신호등의 등가 신호 전력을 이용한 직류 전압 치환 공급 장치

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6765247B2 (en) * 2001-10-12 2004-07-20 Intersil Americas, Inc. Integrated circuit with a MOS structure having reduced parasitic bipolar transistor action
US6952355B2 (en) 2002-07-22 2005-10-04 Ops Power Llc Two-stage converter using low permeability magnetics
CN101056061B (zh) * 2006-04-14 2012-12-05 艾默生网络能源***北美公司 一种谐振电路调制控制方法和***
KR101320561B1 (ko) * 2006-12-19 2013-10-28 재단법인 포항산업과학연구원 Ｓｍｐｓ 전원방식 진공관 앰프 시스템
CN101359830B (zh) * 2007-08-04 2011-10-26 山东科技大学 电源噪波消除电路、带有该电路的电源插座和电器设备
CN100538583C (zh) * 2007-12-21 2009-09-09 重庆宇通***软件有限公司 回路供电磁功率补偿电路
CN102122926B (zh) * 2011-02-27 2013-02-20 介国安 三相运算放大器
CN103001529B (zh) * 2011-09-08 2015-07-29 炬芯（珠海）科技有限公司 一种浪涌电压发生器
CN102594572B (zh) * 2012-01-21 2016-07-13 华为技术有限公司 一种抗浪涌的网络设备
JP6030879B2 (ja) * 2012-07-26 2016-11-24 エスアイアイ・セミコンダクタ株式会社 ボルテージレギュレータ
CN107231325B (zh) * 2016-03-25 2021-03-30 快捷半导体(苏州)有限公司 信号接收电路及方法、信号检测电路
KR20170122058A (ko) * 2016-04-26 2017-11-03 엘에스산전 주식회사 온도 측정 신호 보정 장치
KR102003458B1 (ko) * 2017-11-03 2019-07-30 정동협 고압 및 고주파 전원 공급 장치 및 그 구동 방법
CN109039111A (zh) * 2018-07-16 2018-12-18 深圳市安健科技股份有限公司 一种升压整流电路
KR102600445B1 (ko) 2018-11-15 2023-11-10 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US11463007B2 (en) * 2019-09-09 2022-10-04 Deere & Company Power supply circuit with multiple stages for converting high voltage to low voltage and power train having the same
CN112383042B (zh) * 2020-11-17 2024-02-09 天津航空机电有限公司 一种航空传感器端口防护电路
TWI763495B (zh) * 2021-05-21 2022-05-01 宏碁股份有限公司 抑制突波之電源供應器
CN114441842B (zh) * 2022-01-17 2023-05-02 电子科技大学 一种用于峰值电流模控制Buck变换器的过零检测电路
CN117977974B (zh) * 2024-03-28 2024-07-16 武汉麦格米特电气有限公司 谐振变换器的电流控制方法、装置及电子设备

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3581212A (en) * 1969-07-31 1971-05-25 Gen Electric Fast response stepped-wave switching power converter circuit
US3824450A (en) * 1973-05-14 1974-07-16 Rca Corp Power supply keep alive system
DE2342294C3 (de) * 1973-08-22 1979-07-26 Hartmann & Braun Ag, 6000 Frankfurt Schaltungsanordnung zur galvanischen Trennung von analogen Gleichstromsignalen
NL7809226A (nl) * 1978-09-11 1980-03-13 Philips Nv Geschakelde spanningsomzetter.
CH659156A5 (en) * 1982-11-30 1986-12-31 Hasler Ag Method for the protected supply of a load with a rectified DC voltage
DE3640661A1 (de) * 1986-11-28 1988-06-09 Siemens Ag Schaltungsanordnung zum ueberspannungsschutz eines thyristors in blockierrichtung
JPS63316919A (ja) * 1987-06-19 1988-12-26 Fuji Electric Co Ltd スイッチング用半導体装置のスナバ回路
JPS6485530A (en) * 1987-09-28 1989-03-30 Mitsubishi Electric Corp Surge suppressor
US4994952A (en) * 1988-02-10 1991-02-19 Electronics Research Group, Inc. Low-noise switching power supply having variable reluctance transformer
US4841165A (en) * 1988-02-12 1989-06-20 Wesley H. Heinmiller D. C. power controller
GB8816774D0 (en) * 1988-07-14 1988-08-17 Bsr Int Plc Power supplies
GB2226195A (en) * 1988-12-15 1990-06-20 Philips Nv A transient protection circuit
US5036452A (en) * 1989-12-28 1991-07-30 At&T Bell Laboratories Current sharing control with limited output voltage range for paralleled power converters
US5187653A (en) * 1990-09-04 1993-02-16 International Business Machines Corporation Current limiting device
EP0555648A3 (en) * 1992-01-16 1994-09-28 Kopp Heinrich Ag Circuit for controlling field-controlled power switches
CN1065106C (zh) * 1993-11-15 2001-04-25 松下电工株式会社 电源装置
US5646832A (en) * 1994-06-28 1997-07-08 Harris Corporation Power factor corrected switching power supply
US5689409A (en) * 1994-07-27 1997-11-18 Deutsche Thomson-Brandt Gmbh Switched-mode power supply
JP3074118B2 (ja) * 1995-01-31 2000-08-07 太陽誘電株式会社 電子回路
US5555150A (en) * 1995-04-19 1996-09-10 Lutron Electronics Co., Inc. Surge suppression system
FR2743221B1 (fr) * 1995-12-27 1998-02-13 Commissariat Energie Atomique Diode rapide, capable de supporter une tension inverse et un courant direct eleves, obtenue par assemblage de diodes elementaires
WO1997030569A1 (en) * 1996-02-13 1997-08-21 Energy Savings, Inc. In-rush surge limiting electronic ballast
US5754413A (en) * 1996-02-23 1998-05-19 Lucent Technologies Inc. Reduced voltage stress asymmetrical DC-to-DC converter using first and second transformers having differing turns ratios
US5703767A (en) * 1996-04-12 1997-12-30 Electric Power Research Institute, Inc. Apparatus and method to prevent saturation of interphase transformers
SE507368C2 (sv) * 1996-09-18 1998-05-18 Ericsson Telefon Ab L M Snubberkrets, spänningsomvandlarkrets samt förfarande i en dylik snubberkrets
US5949154A (en) * 1996-11-15 1999-09-07 Thomson Consumer Electronics, Inc. Auxiliary power supply control
KR100325760B1 (ko) * 1996-11-22 2002-06-28 윤종용 첨두역전압제거회로
TW432276B (en) * 1997-03-08 2001-05-01 Acer Peripherals Inc Power-saving type power-supply with the capability of quickly restoring the start
WO1998040961A2 (en) * 1997-03-12 1998-09-17 Koninklijke Philips Electronics N.V. A convertor, a power supply, and a battery charger
TW328992B (en) * 1997-03-17 1998-04-01 Acer Peripherals Inc Improved low power consumption electric power supply
JPH11260616A (ja) * 1998-01-12 1999-09-24 Daido Steel Co Ltd 軟質磁性材料箔の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101912365B1 (ko) * 2018-03-12 2018-10-26 정정훈 횡단보도 보행자 신호등의 등가 신호 전력을 이용한 직류 전압 치환 공급 장치

Also Published As

Publication number Publication date
IL148862A0 (en) 2002-09-12
WO2001026207A2 (en) 2001-04-12
EP1222732A2 (en) 2002-07-17
CN1391719A (zh) 2003-01-15
CA2385145A1 (en) 2001-04-12
WO2001026207A3 (en) 2002-01-17
KR20020038789A (ko) 2002-05-23
AU7715000A (en) 2001-05-10

Similar Documents

Publication Publication Date Title
US6504423B2 (en) Solid state driving circuit
US6952355B2 (en) Two-stage converter using low permeability magnetics
JP2003511999A (ja) 不飽和磁気素子パワーコンバータ及びサージ保護
US5434767A (en) Power converter possessing zero-voltage switching and output isolation
CA2415235C (en) A power system for producing a regulated dc output voltage
Mack Demystifying switching power supplies
EP3934051B1 (en) Power conversion circuit, inverter, and control method
US6735097B1 (en) Method and apparatus of using leakage inductance as a boost inductor
Jang et al. The single-stage taipei rectifier—design consideration and performance evaluation
Sun et al. Mitigation of current distortion for GaN-based CRM totem-pole PFC rectifier with ZVS control
Watson New techniques in the design of distributed power systems
Carli Harmonic distortion reduction schemes for a new 100 A-48 V power supply
Yaskiv et al. Performance evaluation of MagAmp regulated isolated AC-DC converter with high PF
Patel et al. Switching power supply design review 60 watt flyback regulator
Kularatna Off-the-Line Switching Power Supplies
Gangwar et al. Design, modelling, and simulation of bridgeless SEPIC-fed three-level soft switched converter for EV battery charging
Rashmi et al. Design of symmetrical half-bridge converter with a series coupling capacitor
Thandapani et al. Modular power supply for telecom application (54v/100a)
Pauk et al. A high-voltage power factor controller helps improve power quality
Kumar et al. Design and Implementation of High Power Pulsed Output DC-DC Converter
Seminar Under the Hood of Flyback SMPS Designs
Tawfik et al. SINGLE SWITCH BOOST DC-DC CONVERTER WITH HIGHER VOLTAGE GAIN
Walker Design Review: A Step-By-Step Approach to AC Line-Powered Converters
Corrected AND8394/D
Gegner Single phase active power factor correction techniques