JP2003511999A - 不飽和磁気素子パワーコンバータ及びサージ保護 - Google Patents
不飽和磁気素子パワーコンバータ及びサージ保護Info
- Publication number
- JP2003511999A JP2003511999A JP2001529061A JP2001529061A JP2003511999A JP 2003511999 A JP2003511999 A JP 2003511999A JP 2001529061 A JP2001529061 A JP 2001529061A JP 2001529061 A JP2001529061 A JP 2001529061A JP 2003511999 A JP2003511999 A JP 2003511999A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- circuit
- pin
- sub
- magnetic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4258—Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a regulated and galvanically isolated DC output voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/285—Single converters with a plurality of output stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
単一、多段、分布型の磁気スイッチを付けたNSMEを利用するタンク共振電力変換システム。NSMEは、開示された回路方策をもって実現されたとき、伝導された雷過渡電流に対するすぐれた保護効果、幅広い動作温度帯域、より高い磁化効率、より大きい磁束/出力密度の可能性、および、より大きい波形率のフレキシビリティをもたらす。様々なフィードバック方策の作用によって、ライン及び負荷変動が存在しても、出力電圧はほぼ一定に、かつ、リプルなしで維持される。1個または複数のスイッチの時間および/または周波数を制御することにより、これらのメカニズムが組み合わされて補償を生み出す。新規の関数発生器の実施が、磁束トラッキング、ACラインフェージングおよび出力電圧フィードバックの関数である信号を供給し、それによって、ACラインに対する出力調整、アクティブなリプル阻止、および力率補正がもたらされる。NSMEの最適な適用により、効率的なエネルギー蓄積とエネルギー伝送が達成される。効率的な整流フライバック管理技術の使用により、スイッチが保護され、付加的な出力が提供される。第2の新規の発生器の実施が、スイッチング周波数/デューティサイクルおよび出力電圧の関数である2相信号を供給し、それによって調整をもたらす。高スルーレート、低ソースインピーダンスの、限界まで減衰した駆動電流を1つまたは複数の主スイッチに提供することによってスイッチングロスを大幅に減じるスイッチングバッファを含むことにより、さらなる高効率化が実現させる。
Description
【0001】
(クロスリファレンス出願)
本出願は、99年1月10日付けの米国特許出願第09/410/849号の
一部継続出願である。 (発明の分野) 本発明は、コンバータ、電源に関し、より特定的には制限的な意味ではなく、
フォワード、フライバック、バック、ブースト、プッシュプル及び共振モードコ
ンバータを含む単一段又は多段AC/DC又はDC/DCの絶縁及び非絶縁プッ
シュプルコンバータ、及び高速FETスイッチング及び効率の良いフライバック
管理(flyback management)を有する個別又は分布型NSME(individual or
distributed NSME)を有しかつ/又は入力PFC(power factor correction:力
率補正)及び雷過渡現象からの入力保護を有する電源、に関する。本発明はまた
、パッケージングの制約条件、多重2次巻線、又は非常に高い巻線電圧での動作
に対処するために磁気素子(1個又は複数個)を分散させることを可能にする。 (発明の背景) スイッチングコンバータを実施するために一般に用いられる基本的トポロジが
いくつか存在する。
一部継続出願である。 (発明の分野) 本発明は、コンバータ、電源に関し、より特定的には制限的な意味ではなく、
フォワード、フライバック、バック、ブースト、プッシュプル及び共振モードコ
ンバータを含む単一段又は多段AC/DC又はDC/DCの絶縁及び非絶縁プッ
シュプルコンバータ、及び高速FETスイッチング及び効率の良いフライバック
管理(flyback management)を有する個別又は分布型NSME(individual or
distributed NSME)を有しかつ/又は入力PFC(power factor correction:力
率補正)及び雷過渡現象からの入力保護を有する電源、に関する。本発明はまた
、パッケージングの制約条件、多重2次巻線、又は非常に高い巻線電圧での動作
に対処するために磁気素子(1個又は複数個)を分散させることを可能にする。 (発明の背景) スイッチングコンバータを実施するために一般に用いられる基本的トポロジが
いくつか存在する。
【0002】
DC−DCコンバータは、ある1つのレベルのDC電圧を別のレベルのDC電
圧に変換する装置である。コンバータは一般的に、変圧器を形成するためにその
まわりに巻きつけられた1次及び2次巻線を有する磁気素子を含む。適切な間隔
で1次回路を開閉することにより、巻線間のエネルギー伝送に対する制御が起こ
る。磁気素子は、各巻線セット内のターン数及び巻数比を変更することによりそ
の振幅を調整することができる交流電圧及び電流を提供する。磁気素子は、コン
バータの入力と出力の間のガルバニックな絶縁(galvanic isolation)を提供す
る。
圧に変換する装置である。コンバータは一般的に、変圧器を形成するためにその
まわりに巻きつけられた1次及び2次巻線を有する磁気素子を含む。適切な間隔
で1次回路を開閉することにより、巻線間のエネルギー伝送に対する制御が起こ
る。磁気素子は、各巻線セット内のターン数及び巻数比を変更することによりそ
の振幅を調整することができる交流電圧及び電流を提供する。磁気素子は、コン
バータの入力と出力の間のガルバニックな絶縁(galvanic isolation)を提供す
る。
【0003】
1つのトポロジは、プッシュプルコンバータである。その出力信号は、トラン
ジスタを交互に「オン」及び「オフ」にスイッチするIC回路綱の出力である。
トランジスタ出力上の高周波方形波が磁気素子を駆動してAC(交流)バイアス
にする。絶縁された2次側は、DC(直流)を生成するために整流される波を出
力する。プッシュプルコンバータは一般に、その他のトポロジと比べてより多く
のコンポーネントを有する。プッシュプルによるアプローチは、ACバイアスを
生成することにより磁気素子を効率良く使用することができるようにするが、部
品数の多さ、熱ディレーティング、磁気要素が大きくなり過ること及び精巧なコ
アリセットの仕組みに悩まされる。スイッチの両端に発生する破壊的なフライバ
ック電圧は、1次スイッチの両端に位置づけされたエネルギー散逸形スナバ回路
(dissipative snubber network)を使用することによって制御される。もう1
つのトポロジは、フォワードコンバータである。フォワードコンバータの1次側
に電圧が印加されたとき、エネルギーは直ちに2次巻線に伝達される。上述の問
題に加えて、フォワードコンバータは、磁気素子を充分に使用できない(dcバ
イアス)ということに悩まされる。先行技術の電源は高透磁率のギャップ付きフ
ェライト磁気素子を使用している。これらは、当該技術分野において周知のもの
であり、広く用いられている。先行技術の電源の磁気要素は、一般に所要電力定
格の2倍に設計されており、磁気素子をリセットし冷却するために複雑な方法を
必要とし、その結果、コストは増大し動作温度は制限される。これは、高透磁率
の磁気素子が動作中に飽和してコア内に熱を生成し、それが透磁率を増大させて
飽和閾値を低下させるからである。このため、暴走的な加熱(runaway heating
)、電流スパイク及び/又はエアギャップ内の大きな漏洩電流、効率低下、そし
て結局はより高温及び/又は高負荷で電力の低下が生じることになる。全体的に
は、効率の低下、電力密度の低下、そして一定の与えられた経時的出力、温度及
び負荷のためには過大な定格のフェライト磁気素子を必要とする強制風冷/ヒー
トシンクに依存する電源(supply)といった影響が及ぼされる。 (改良) 本発明の組合された改良は、より高いシステム効率、より高い電力密度、より
低い動作温度そして改善された熱的許容度という形で現われ、かくしてユニット
出力あたりの強制空気冷却の要求を減らすか又は除去する。非飽和磁気特性(no
n-saturating magnetic property)は、温度に対する感応性が比較的低く(図1
7参照)、かくしてコンバータはより大きな温度範囲にわたって動作することが
できる。実際には、NSMEに対する動作温度は電線/コア絶縁により200℃
に制限されるが、不飽和磁気材料は、500℃というそのキュリー温度近くまで
動作可能である。
ジスタを交互に「オン」及び「オフ」にスイッチするIC回路綱の出力である。
トランジスタ出力上の高周波方形波が磁気素子を駆動してAC(交流)バイアス
にする。絶縁された2次側は、DC(直流)を生成するために整流される波を出
力する。プッシュプルコンバータは一般に、その他のトポロジと比べてより多く
のコンポーネントを有する。プッシュプルによるアプローチは、ACバイアスを
生成することにより磁気素子を効率良く使用することができるようにするが、部
品数の多さ、熱ディレーティング、磁気要素が大きくなり過ること及び精巧なコ
アリセットの仕組みに悩まされる。スイッチの両端に発生する破壊的なフライバ
ック電圧は、1次スイッチの両端に位置づけされたエネルギー散逸形スナバ回路
(dissipative snubber network)を使用することによって制御される。もう1
つのトポロジは、フォワードコンバータである。フォワードコンバータの1次側
に電圧が印加されたとき、エネルギーは直ちに2次巻線に伝達される。上述の問
題に加えて、フォワードコンバータは、磁気素子を充分に使用できない(dcバ
イアス)ということに悩まされる。先行技術の電源は高透磁率のギャップ付きフ
ェライト磁気素子を使用している。これらは、当該技術分野において周知のもの
であり、広く用いられている。先行技術の電源の磁気要素は、一般に所要電力定
格の2倍に設計されており、磁気素子をリセットし冷却するために複雑な方法を
必要とし、その結果、コストは増大し動作温度は制限される。これは、高透磁率
の磁気素子が動作中に飽和してコア内に熱を生成し、それが透磁率を増大させて
飽和閾値を低下させるからである。このため、暴走的な加熱(runaway heating
)、電流スパイク及び/又はエアギャップ内の大きな漏洩電流、効率低下、そし
て結局はより高温及び/又は高負荷で電力の低下が生じることになる。全体的に
は、効率の低下、電力密度の低下、そして一定の与えられた経時的出力、温度及
び負荷のためには過大な定格のフェライト磁気素子を必要とする強制風冷/ヒー
トシンクに依存する電源(supply)といった影響が及ぼされる。 (改良) 本発明の組合された改良は、より高いシステム効率、より高い電力密度、より
低い動作温度そして改善された熱的許容度という形で現われ、かくしてユニット
出力あたりの強制空気冷却の要求を減らすか又は除去する。非飽和磁気特性(no
n-saturating magnetic property)は、温度に対する感応性が比較的低く(図1
7参照)、かくしてコンバータはより大きな温度範囲にわたって動作することが
できる。実際には、NSMEに対する動作温度は電線/コア絶縁により200℃
に制限されるが、不飽和磁気材料は、500℃というそのキュリー温度近くまで
動作可能である。
【0004】
必要とされるのは、個別型及び分布型NSME(individual and distributed
NSME)を有利に使用する回路方法をもつコンバータである。
NSME)を有利に使用する回路方法をもつコンバータである。
【0005】
必要とされるのは、主FETの高速で、低インピーダンスの臨界減衰されたス
イッチング(critically damped switching)を提供するバッファ回路をもつコ
ンバータである。
イッチング(critically damped switching)を提供するバッファ回路をもつコ
ンバータである。
【0006】
必要とされるのは、コンバータスイッチの両端の過大なノード電圧(node vol
tage)を整流し臨界減衰させるための効率の良い多重「ストレスレス(stress-l
ess)」フライバック管理技術(flyback management technique)を組込んだコ
ンバータである。
tage)を整流し臨界減衰させるための効率の良い多重「ストレスレス(stress-l
ess)」フライバック管理技術(flyback management technique)を組込んだコ
ンバータである。
【0007】
必要とされるのは、磁束フィードバック周波数変調を有するコンバータである
。
。
【0008】
必要とされるのは、AC力率を補正するコンバータである。
【0009】
必要とされるのは、クラスBの伝導EMI(conducted EMI)の必要条件を満
たすか又はそれよりすぐれたコンバータである。
たすか又はそれよりすぐれたコンバータである。
【0010】
必要とされるのは、雷及び苛酷な熱的環境に耐えられるコンバータである。本
発明はこれらのものそしてそれ以上のものを扱うものである。 (発明の要約) 本発明の主な態様は、本明細書に開示されているキーとなる性能増強を達成す
るための個別型及び分布型NSMEを有利に使用する回路方法を有するコンバー
タを実施することである。
発明はこれらのものそしてそれ以上のものを扱うものである。 (発明の要約) 本発明の主な態様は、本明細書に開示されているキーとなる性能増強を達成す
るための個別型及び分布型NSMEを有利に使用する回路方法を有するコンバー
タを実施することである。
【0011】
本発明のもう1つの態様は、高周波数/高密度磁束の生成においてより高い1
次回路電圧エクスカーション(excursion)を使用する個別型及び分布型NSM
Eを有する独特の共振タンク回路コンバータ方法を提供することである。
次回路電圧エクスカーション(excursion)を使用する個別型及び分布型NSM
Eを有する独特の共振タンク回路コンバータ方法を提供することである。
【0012】
本発明のもう1つの態様は、個別型及び分布型NSMEを使用することによっ
て可能にされる高エネルギー密度の単一段周波数制御の共振タンクコンバータト
ポロジである。本発明のもう1つの態様は、主FETゲートを充電するための超
高速で低RDSのNチャネルFET及び主FETゲートを放電するための超高速
Pチャネルトランジスタから成るFET駆動技術を利用するコンバータ設計を提
供することである。
て可能にされる高エネルギー密度の単一段周波数制御の共振タンクコンバータト
ポロジである。本発明のもう1つの態様は、主FETゲートを充電するための超
高速で低RDSのNチャネルFET及び主FETゲートを放電するための超高速
Pチャネルトランジスタから成るFET駆動技術を利用するコンバータ設計を提
供することである。
【0013】
本発明のもう1つの態様は、コンバータスイッチの両端の過大なノード電圧を
整流し臨界減衰させるために効率の良い多重「ストレスレス」フライバック管理
技術を組込んだコンバータを提供することである。
整流し臨界減衰させるために効率の良い多重「ストレスレス」フライバック管理
技術を組込んだコンバータを提供することである。
【0014】
本発明のもう1つの態様は、コア(磁束)同期化ゼロクロス周波数変調(core
(flux) synchronized zero crossing frequency modulation)を有するコンバ
ータを提供することである。
(flux) synchronized zero crossing frequency modulation)を有するコンバ
ータを提供することである。
【0015】
本発明のもう1つの態様は、ACラインに対して高い力率を与えることにある
。
。
【0016】
本発明のもう1つの態様は、高電圧(入カライン)過渡現象に対する保護を提
供することである。
供することである。
【0017】
本発明のもう1つの態様は、分布された磁気要素を有利な形でその他のコンバ
ータの態様と組み合わせることである。
ータの態様と組み合わせることである。
【0018】
本発明のもう1つの態様は、幾つかの高利得高速の絶縁された制御及びフィー
ドバックシステムにより提供されるアクティブ・リプル・リジェクション(acti
ve ripple rejection)である。
ドバックシステムにより提供されるアクティブ・リプル・リジェクション(acti
ve ripple rejection)である。
【0019】
本発明のその他の態様は、同じ参照文字が複数の図中で対応する部品を示して
いる本明細書の一部を成す添付図面を参考にして、以下の記載及び特許請求の範
囲から明らかになると思われる。
いる本明細書の一部を成す添付図面を参考にして、以下の記載及び特許請求の範
囲から明らかになると思われる。
【0020】
本発明の開示された実施形態を詳細に説明する前に、本発明は、その他の実施
形態も可能であるので、図示されあるいは記述されている特定の配置の詳細への
その適用に制限されるものではないということが理解されるべきである。
形態も可能であるので、図示されあるいは記述されている特定の配置の詳細への
その適用に制限されるものではないということが理解されるべきである。
【0021】
「分布型磁気要素(distributed magnetic)」という表現は、多重直列又は並
列2次巻線から絶縁された出力電流を誘起するために単一の直列結合された1次
巻線を共有する多重磁気素子の構成を意味する。
列2次巻線から絶縁された出力電流を誘起するために単一の直列結合された1次
巻線を共有する多重磁気素子の構成を意味する。
【0022】
同様に、本明細書で使用されている用語は記述を目的としており、限定するこ
とを目的とするものではない。 (好適実施形態の説明) 本明細書に含まれるこの説明及びその他の説明においては、以下の記号は、そ
れらに属する次のような意味を有する。すなわち、「+」は、「A+B」として
示される抵抗器Bと直列な抵抗器Aといったように、直列接続を表わす。「||
」は、「A||B」として示される抵抗器Bと並列な抵抗器Aといったように、
並列接続を表わす。
とを目的とするものではない。 (好適実施形態の説明) 本明細書に含まれるこの説明及びその他の説明においては、以下の記号は、そ
れらに属する次のような意味を有する。すなわち、「+」は、「A+B」として
示される抵抗器Bと直列な抵抗器Aといったように、直列接続を表わす。「||
」は、「A||B」として示される抵抗器Bと並列な抵抗器Aといったように、
並列接続を表わす。
【0023】
まず最初に、本発明の好適実施形態の概略図である図7を参照する。
【0024】
図7は、タンク結合型単一段コンバータのサブ回路TCSSCの好適実施形態
の概略図である。サブ回路TCSSCは、抵抗器R20及びRLOAD、コンデ
ンサC10、トランジスタQ21及びQ11、サブ回路 CP(図26)、サブ
回路PFT1(図18)、サブ回路OUTA(図25)、サブ回路 AMP(図
29)、サブ回路 IFB(図40B)、及びサブ回路 PWFM(図33)から
構成されている。
の概略図である。サブ回路TCSSCは、抵抗器R20及びRLOAD、コンデ
ンサC10、トランジスタQ21及びQ11、サブ回路 CP(図26)、サブ
回路PFT1(図18)、サブ回路OUTA(図25)、サブ回路 AMP(図
29)、サブ回路 IFB(図40B)、及びサブ回路 PWFM(図33)から
構成されている。
【0025】
【表1】
【0026】
TCSSCは、AC−DCコンバータ、DC−DCコンバータ、DC−ACコ
ンバータ、及びAC−ACコンバータとして動作するように構成され得る。サブ
回路TCSSCは、抵抗器R20及びRLOAD、コンデンサC10、スイッチ
Q11及びQ21、オプトアイソレータU12、サブ回路PFTI(図18)、
サブ回路OUTA(図25)、サブ回路CP(図26)、サブ回路AMP(図2
9)、サブ回路IFB(図40B)及びサブ回路PWFM(図33)から成る。
外部電源VBATは、ピンDCIN+及びDCIN−に接続している。電源電力
は同様に、絶縁された出力端をもつ単一段力率補正AC/DCコンバータを形成
するために、図20又は図21といったような整流されたACライン電圧からも
導出され得る。DCIN+から、抵抗器R20は、サブ回路CPのピンCP+、
サブ回路AMPのピンGA+、U12LEDアノード及びサブ回路PWFMのピ
ンPWFM+に接続する。抵抗器R20は、制御電源レギュレータのサブ回路C
Pが所望の18ボルトの出力に達するまで、コンバータに対しスタートアップ電
力を提供する。VBATの負側は、サブ回路PWFMのピンPWFMB、Q11
のソース、サブ回路AMPのピンGA0、サブ回路CPのピンCT0、ピンDC
IN−及びサブ回路PFT1のピンS1CTに接続されるグラウンド・リターン
・ノード(ground return node)である。サブ回路PFT1の磁気素子巻線のノ
ードS1Hは、CPのピンCT1Aに接続されている。サブ回路 PFT1の磁
気素子巻線のノードS1Lは、CPのピンCT2Aに接続されている。サブ回路
PWFMは、一定の50%デューティサイクル(duty-cycle)の可変周波数発生
器として設計されている。サブ回路PWFMのクロック出力ピンCLKは、バッ
ファサブ回路AMPのピンGA1の入力に接続されている。バッファサブ回路A
MPのピンGA2の出力は、Q11のゲート及びR21に接続されている。抵抗
器R21はU12のLEDのカソードに接続されている。Q21のエミッタ及び
Q11のドレンは、サブ回路PFT1のピンP1Aに接続されている。サブ回路
PFT1のピンP1Bは、タンクコンデンサ(tank capacitor)C10を通して
ノードDCIN+、Q21のコレクタに、そして抵抗器R61を通してU12フ
ォトトランジスタのコレクタに接続されている。U12のフォトトランジスタの
エミッタはQ21のベースに接続されている。PWFMのピンCLKがハイ(hi
gh)で、トランジスタQ11は導通して、VBATからNSMEのPFT1を通
ってコンデンサC10を充電してPFT1内にエネルギーを貯える。サブ回路P
WFMは、CLKをロー(low)にスイッチし、Q11は「オフ」になる。CL
Kがローで、U12のLEDは、「オン」になり、ベース電流をQ21内に注入
する。トランジスタQ21が「オン」で、タンク回路は完成し、コンデンサC1
0はNSMEのPFT1巻線100(図18)内に放電を行なうことが可能にな
る。このとき負荷に伝達されないエネルギーは、NSMEのPFT1から、今や
順バイアスされたNPNスイッチQ21内へと放出されコンデンサC10に戻る
。かくして2次負荷により使用されなかったあらゆるエネルギーがタンク結合さ
れた1次回路(巻線100)内にとどまる。スイッチングがその共振周波数で行
なわれる場合、高電圧の振動がC10と巻線100の間で生じ、PFT1内に高
磁束密度のACエクスカーションを作り出す。C10及びPFT1は、周波数変
調の仕組みIFB及びPWFMによってその大きさが制御される可変AC電流を
やり取りする。大きな1次電圧はNSMEのPFT1内で大きい高周波バイアス
を発生し、それによって負荷又は整流器のサブ回路OUTAを支えるように2次
巻線102及び103(図18)によって取り入れられるべき高磁束密度ACエ
クスカーションを生成する。サブ回路 PFT1の磁気素子巻線ノードS2Hは
OUTAのピンC7Bに接続されている。サブ回路PFT1の磁気素子巻線ノー
ドSILはOUTAのピンC8Bに接続されている。サブ回路PFT1の磁気素
子巻線ノードS2CTは、OUTAのピンOUT−に接続されている。ノードO
UT−は、RLOAD、ピンB−及びサブ回路IFBのピンOUT−に接続され
ている。整流された電力は、OUTAのピンOUT+に送られ、RLOAD、ピ
ンB+及びサブ回路IFBのピンOUT+に接続されている。サブ回路 IFB
は、サブ回路PWFMに対して絶縁されたフィードバック信号を提供する。サブ
回路PWFMの周波数制御ピンFM1は、サブ回路IFBのピンFBEに接続さ
れている。サブ回路PWFMの内部基準ピンREFは、サブ回路IFBのピンF
BCに接続されている。PWFMは、タンクの共振周波数(2*Pi*(平方根(
C10*100(図18)のインダクタンス)))で動作するように設計されて
いる。コンバータ出力が目標電圧にあることをサブ回路IFBが検知した時、P
WFMのピンREFからの電流がFM1内に注入される。FM1内へ電流を注入
すると、PWFMはピンCLKへのより低いクロック周波数を指令される。共振
から外してタンクを駆動すると、タンクに付加されるエネルギー量は低減され、
かくしてコンバータ出力電圧は低減される。IFBからのフィードバック信号が
PWFMオフあるいは0Hzを指令した場合、すなわち無負荷では、全ての1次
側の活動は停止する。VBATからの入力電流は、定常状態か又は可変DCであ
りうる。TCSSCが整流されたAC(サブ回路LL、図20)から作動される
場合、高入力(ライン)力率及び入力過渡現象保護が達成される。PFT1の1
次及び2次電流は、正弦波であり、エッジ遷移(edge transition)が無く、コ
ンバータを非常に静かなものにする。さらに、スイッチQ11及びQ21はタン
ク内に誘起される大きな循環電圧(circulating voltage)にさらされることは
決してない(図35参照)。これにより、設計においてより低い電圧のスイッチ
を使用してロスを低減しMTBFを大きくすることが可能となる。サブ回路TC
SSCはこのコンバータトポロジにおいてNSMEの望ましい特性を利用してい
る。TCSSCは、分布型NSMEのPFT1D(図18C)を用いた実施に充
分適している。この組合せは、分布型磁気要素がいかに、多重NSMEの両端の
直列結合されて分圧された1次巻線から波形率の柔軟性と多重並列2次出力をサ
ポートする有利な高圧コンバータの設計の変形を可能にするかを例示する。この
磁気的方策は、ワイヤ/コア絶縁、波形率及びパッケージングの制限、回路の複
雑性及び製造能力に対処する上で有用である。これらのコンバータ方策は、高電
圧低電流の直列結合された1次側からの絶縁された高電流密度出力を得るために
非常に有用である。2次側のターンの比(secondary turn's ratio)を調整する
ことで、TCSSCは非常に大きいAC又はDC出力電圧ならびに低電圧高電流
出力を発生することが可能になる。 (付加的な実施形態) 図1及び1Aは、2段の力率補正されたAC/DCコンバータの概略図である
。本発明は、ライン保護フィルタのサブ回路LL(図20)及び全波整流器サブ
回路BR(図22)から成る。サブ回路PFA2(図23)、スナバのサブ回路
SN(図30)、磁気素子サブ回路 PFT1(図18)、サブ回路CP(図2
6)、バッファのサブ回路AMP(図29)、過大温度サブ回路OTP(図28
)、過電圧フィードバックのサブ回路IPFFB(図40)及び電圧フィードバ
ックのサブ回路IFB(図40B)を有する力率補正された調整されたブースト
段。スタートアップ抵抗器R2、フィルタコンデンサC1、PFCコンデンサC
2、フライバックダイオード D4、スイッチトランジスタQ1、ホールドアッ
プコンデンサ(hold up capacitor)C17及びC16及び抵抗器R17。サブ
回路CPA(図27)、PPG(図43)、AMP1(図29)、AMP2(図
29)、スナバのサブ回路 SNB(図32)及びSNA(図31)、抵抗器R
load、トランジスタQ6及びQ9、磁気素子PPT1(図19)、及びOU
TA(図25)を有する、効率の良いプッシュプル絶縁段。
ンバータ、及びAC−ACコンバータとして動作するように構成され得る。サブ
回路TCSSCは、抵抗器R20及びRLOAD、コンデンサC10、スイッチ
Q11及びQ21、オプトアイソレータU12、サブ回路PFTI(図18)、
サブ回路OUTA(図25)、サブ回路CP(図26)、サブ回路AMP(図2
9)、サブ回路IFB(図40B)及びサブ回路PWFM(図33)から成る。
外部電源VBATは、ピンDCIN+及びDCIN−に接続している。電源電力
は同様に、絶縁された出力端をもつ単一段力率補正AC/DCコンバータを形成
するために、図20又は図21といったような整流されたACライン電圧からも
導出され得る。DCIN+から、抵抗器R20は、サブ回路CPのピンCP+、
サブ回路AMPのピンGA+、U12LEDアノード及びサブ回路PWFMのピ
ンPWFM+に接続する。抵抗器R20は、制御電源レギュレータのサブ回路C
Pが所望の18ボルトの出力に達するまで、コンバータに対しスタートアップ電
力を提供する。VBATの負側は、サブ回路PWFMのピンPWFMB、Q11
のソース、サブ回路AMPのピンGA0、サブ回路CPのピンCT0、ピンDC
IN−及びサブ回路PFT1のピンS1CTに接続されるグラウンド・リターン
・ノード(ground return node)である。サブ回路PFT1の磁気素子巻線のノ
ードS1Hは、CPのピンCT1Aに接続されている。サブ回路 PFT1の磁
気素子巻線のノードS1Lは、CPのピンCT2Aに接続されている。サブ回路
PWFMは、一定の50%デューティサイクル(duty-cycle)の可変周波数発生
器として設計されている。サブ回路PWFMのクロック出力ピンCLKは、バッ
ファサブ回路AMPのピンGA1の入力に接続されている。バッファサブ回路A
MPのピンGA2の出力は、Q11のゲート及びR21に接続されている。抵抗
器R21はU12のLEDのカソードに接続されている。Q21のエミッタ及び
Q11のドレンは、サブ回路PFT1のピンP1Aに接続されている。サブ回路
PFT1のピンP1Bは、タンクコンデンサ(tank capacitor)C10を通して
ノードDCIN+、Q21のコレクタに、そして抵抗器R61を通してU12フ
ォトトランジスタのコレクタに接続されている。U12のフォトトランジスタの
エミッタはQ21のベースに接続されている。PWFMのピンCLKがハイ(hi
gh)で、トランジスタQ11は導通して、VBATからNSMEのPFT1を通
ってコンデンサC10を充電してPFT1内にエネルギーを貯える。サブ回路P
WFMは、CLKをロー(low)にスイッチし、Q11は「オフ」になる。CL
Kがローで、U12のLEDは、「オン」になり、ベース電流をQ21内に注入
する。トランジスタQ21が「オン」で、タンク回路は完成し、コンデンサC1
0はNSMEのPFT1巻線100(図18)内に放電を行なうことが可能にな
る。このとき負荷に伝達されないエネルギーは、NSMEのPFT1から、今や
順バイアスされたNPNスイッチQ21内へと放出されコンデンサC10に戻る
。かくして2次負荷により使用されなかったあらゆるエネルギーがタンク結合さ
れた1次回路(巻線100)内にとどまる。スイッチングがその共振周波数で行
なわれる場合、高電圧の振動がC10と巻線100の間で生じ、PFT1内に高
磁束密度のACエクスカーションを作り出す。C10及びPFT1は、周波数変
調の仕組みIFB及びPWFMによってその大きさが制御される可変AC電流を
やり取りする。大きな1次電圧はNSMEのPFT1内で大きい高周波バイアス
を発生し、それによって負荷又は整流器のサブ回路OUTAを支えるように2次
巻線102及び103(図18)によって取り入れられるべき高磁束密度ACエ
クスカーションを生成する。サブ回路 PFT1の磁気素子巻線ノードS2Hは
OUTAのピンC7Bに接続されている。サブ回路PFT1の磁気素子巻線ノー
ドSILはOUTAのピンC8Bに接続されている。サブ回路PFT1の磁気素
子巻線ノードS2CTは、OUTAのピンOUT−に接続されている。ノードO
UT−は、RLOAD、ピンB−及びサブ回路IFBのピンOUT−に接続され
ている。整流された電力は、OUTAのピンOUT+に送られ、RLOAD、ピ
ンB+及びサブ回路IFBのピンOUT+に接続されている。サブ回路 IFB
は、サブ回路PWFMに対して絶縁されたフィードバック信号を提供する。サブ
回路PWFMの周波数制御ピンFM1は、サブ回路IFBのピンFBEに接続さ
れている。サブ回路PWFMの内部基準ピンREFは、サブ回路IFBのピンF
BCに接続されている。PWFMは、タンクの共振周波数(2*Pi*(平方根(
C10*100(図18)のインダクタンス)))で動作するように設計されて
いる。コンバータ出力が目標電圧にあることをサブ回路IFBが検知した時、P
WFMのピンREFからの電流がFM1内に注入される。FM1内へ電流を注入
すると、PWFMはピンCLKへのより低いクロック周波数を指令される。共振
から外してタンクを駆動すると、タンクに付加されるエネルギー量は低減され、
かくしてコンバータ出力電圧は低減される。IFBからのフィードバック信号が
PWFMオフあるいは0Hzを指令した場合、すなわち無負荷では、全ての1次
側の活動は停止する。VBATからの入力電流は、定常状態か又は可変DCであ
りうる。TCSSCが整流されたAC(サブ回路LL、図20)から作動される
場合、高入力(ライン)力率及び入力過渡現象保護が達成される。PFT1の1
次及び2次電流は、正弦波であり、エッジ遷移(edge transition)が無く、コ
ンバータを非常に静かなものにする。さらに、スイッチQ11及びQ21はタン
ク内に誘起される大きな循環電圧(circulating voltage)にさらされることは
決してない(図35参照)。これにより、設計においてより低い電圧のスイッチ
を使用してロスを低減しMTBFを大きくすることが可能となる。サブ回路TC
SSCはこのコンバータトポロジにおいてNSMEの望ましい特性を利用してい
る。TCSSCは、分布型NSMEのPFT1D(図18C)を用いた実施に充
分適している。この組合せは、分布型磁気要素がいかに、多重NSMEの両端の
直列結合されて分圧された1次巻線から波形率の柔軟性と多重並列2次出力をサ
ポートする有利な高圧コンバータの設計の変形を可能にするかを例示する。この
磁気的方策は、ワイヤ/コア絶縁、波形率及びパッケージングの制限、回路の複
雑性及び製造能力に対処する上で有用である。これらのコンバータ方策は、高電
圧低電流の直列結合された1次側からの絶縁された高電流密度出力を得るために
非常に有用である。2次側のターンの比(secondary turn's ratio)を調整する
ことで、TCSSCは非常に大きいAC又はDC出力電圧ならびに低電圧高電流
出力を発生することが可能になる。 (付加的な実施形態) 図1及び1Aは、2段の力率補正されたAC/DCコンバータの概略図である
。本発明は、ライン保護フィルタのサブ回路LL(図20)及び全波整流器サブ
回路BR(図22)から成る。サブ回路PFA2(図23)、スナバのサブ回路
SN(図30)、磁気素子サブ回路 PFT1(図18)、サブ回路CP(図2
6)、バッファのサブ回路AMP(図29)、過大温度サブ回路OTP(図28
)、過電圧フィードバックのサブ回路IPFFB(図40)及び電圧フィードバ
ックのサブ回路IFB(図40B)を有する力率補正された調整されたブースト
段。スタートアップ抵抗器R2、フィルタコンデンサC1、PFCコンデンサC
2、フライバックダイオード D4、スイッチトランジスタQ1、ホールドアッ
プコンデンサ(hold up capacitor)C17及びC16及び抵抗器R17。サブ
回路CPA(図27)、PPG(図43)、AMP1(図29)、AMP2(図
29)、スナバのサブ回路 SNB(図32)及びSNA(図31)、抵抗器R
load、トランジスタQ6及びQ9、磁気素子PPT1(図19)、及びOU
TA(図25)を有する、効率の良いプッシュプル絶縁段。
【0027】
【表2】
【0028】
2段コンバータにおいては、第2のプッシュプル出力段への1次側電圧は力率
補正された入力(ブースト)段によって変調される。各段は個別型及び分布型N
SMEから構成されることができる。不飽和磁気要素についてのB−Hヒステリ
シスのグラフが図15に示されている。以下の記述は特定のコンバータトポロジ
、すなわちフライバック制御された1次側及び定デューティサイクル・プッシュ
プル2次側というものに関するものであり、そのいくつかのトポロジの出力数、
様式(style)及び配置は一例として提供されているものであって、制限するも
のではない。さらに、不飽和磁気要素のBL1、PFT1及びPPT1を分布型
NSMEとして実施することもできる。一例として、PFT1は分布型磁気要素
PFT1A(図18C)として示されている。分布型磁気要素は、多重NSME
の両端の直列結合されて分圧された1次巻線から波形率の柔軟性と多重平列2次
出力をサポートする有利な高電圧コンバータ設計の変形を可能にする。ホールド
アップコンデンサ(1個または複数)〔C17||C16〕の負側は、ブリッジ
の正側に接続される。これによって、整流されたライン電圧をホールドアップコ
ンデンサ(1個または複数)におけるブースト電圧から排除することができる。
これによって、今度はブースト(PFC)段からプッシュプル段の直接的な調整
が可能となる。これによって、既知の技術からの、過大サイズで熱的にデレーテ
ィングされた変圧器及び多くのサブ回路のコンポーネントの典型的なPWM制御
が除去される。ACラインは、ピンLL1とLL2の間でサブ回路 LL(図2
0)に接続されている。AC/アースのグラウンドは、ノードLL0に接続され
ている。フィルタにかけられて電圧制限されたACラインは、サブ回路LLのノ
ード/ピンLL5上に現われ、ブリッジ整流器サブ回路 BR(図22)のノー
ドBR1に接続されている。フィルタにかけられ電圧制限されたACのニュート
ラル/ACの帰線(return leg)はサブ回路LLのピンLL6に現われ、BRの
入力ピンBR2に接続されている。ライン電圧は全波整流され、サブ回路BR(
図22)のノードBR+上に現れる正のヘイバーサイン(haversine)に変換さ
れる。スタートアップ抵抗器R2はBR+をサブ回路CPのピンCP+に接続す
る。ノードCP+は制御素子サブ回路PFA(図23)のピンPFA+及び過大
温度スイッチのサブ回路OTP(図28)のピンGAPに接続する。抵抗器R2
は整流器/調節器CPが全出力になるまで、制御素子に対しスタートアップ電力
を提供する。PFT1からのノードS1Hはサブ回路PFAのノードPFVCに
接続されている。コアのゼロクロス(zero crossing)はS1Hでの電圧がゼロ
であるときに検知される。コアのゼロクロスはPFCをリセットし新しいサイク
ルをスタートさせるのに用いられる。ブリッジBR+のDC側の正のノードはコ
ンデンサC2を通してBR−に接続されている。C2は、ラインからスイッチン
グ電流を分離(de-couple)して、ライン調波(line harmonics)及びEMIを
低減させながら力率を改善するために、さまざまなライン及び負荷条件に対して
選択される。NSMEのサブ回路PFT1(図18)のピンP1B及びS2CT
の1次側は、スナバのサブ回路 SN(図30)のピンSNL1、サブ回路BR
のピンBR+に接続し、かつピンBR+(図1A)に接続する。整流されたAC
電力のための戻りのラインBR−は以下のピンに接続される。即ち、サブ回路B
RのBR−、PFAのピンBR−、サブ回路AMPのピンGA0、出力スイッチ
Q1のソース、コンデンサC2、サブ回路 CPのピンCT0、サブ回路PFT
1のピンS1CT及びCT20、EMIフィルタコンデンサC1を通ってアース
・グラウンド・ノードLL0に接続される。図1からのピンBR+は、図1Aの
サブ回路CPAのピン、SNのピンSNL1、サブ回路PFT1のピンP1B、
及びサブ回路PFT1のピンS2CTに接続される。ピンBR+は、図1Aに続
き、サブ回路CPAのピンCT20、PPG(図43)のピンPPG0、サブ回
路AMP1のピンGA0、サブ回路AMP2のピンGA0、サブ回路IPFFB
のピンPF−、コンデンサ〔C16||C17||抵抗器R17〕、トランジス
タQ6のソース、トランジスタQ9のソース、サブ回路SNAのピンSNA2及
びサブ回路SNBのピンSNB2に接続する。出力スイッチ Q1のドレーンは
、ダイオードD4のアノード、サブ回路SNBのピンSNL2及びサブ回路PF
T1のピンP1A及びサブ回路SNのピンSNL2に接続される。スナバ回路S
Nは、フライバックダイオードD4が導通を開始するまで、Q1に対する高電圧
ストレスを低減させる。AC/DCコンバータ段(図1)のライン結合され力率
補正されブースト調整された出力電圧(foost regulated output voltage)はノ
ードPF+上に現われる。サブ回路DSN(図30A)をD4と並列に接続する
ことによって付加効率を実現することができる。調整されたブースト出力PF+
は、以下のものに接続する。即ち、サブ回路 SNのピンSNOUT、サブ回路
DSNのピンSNOUT及びダイオードD4のカソード。ノードPF+も同様に
図1A上でコンデンサ〔C16||C17||R17〕、サブ回路IPFFB(
図40)のピンPF+、サブ回路PPT1(図19)のピンP2CT、スナバの
サブ回路SNA(図31)のピンSNA3及びスナバSNB(図32)のピンS
NB3にも接続する。サブ回路PFT1の磁気素子巻線のピンS1Hは、CPの
ピンCT1A及びサブ回路PFAのピンPFVCに接続される。サブ回路PFT
1の磁気素子巻線ノードS1LはCPのピンCT2Aに接続される。サブ回路P
FT1の磁気素子巻線ノードS2Hは、図1Aのピン10に接続され、次にCP
AのピンCT1Bに接続される。サブ回路PFT1の磁気素子巻線ノードS2L
は図1Aのピン12に、次にCPAのピンCT2Bに接続される。ACライン相
(AC line phase)、負荷電圧、及び磁気素子フィードバックを用いるサブ回路
PFAは指令パルスPFCLKを発生する。サブ回路PFA(図23)のピンP
FCLKは、サブ回路AMPI(図29)のバッファ増幅器のピンGA1の入力
端に接続される。サブ回路AMPのバッファを介した高速ゲート駆動出力ピンG
A2はスイッチFETのQ1のゲートに接続されている。AMPにより提供され
るバッファリングによって、スイッチQ1のオン・オフ時間が短縮され、スイッ
チロスは大幅に低減される(図13及び14を参照)。ピンGA0を有するQ1
のソースは戻りのノードBR−に接続される。サブ回路AMPに対する電源(po
wer)はサブ回路OTPのピンTS+からピンGA+に接続される。サーマルス
イッチTHS1はQ1に接続される。Q1のケースがほぼ105Cに達した場合
、THS1が開いて、サブ回路AMPに対する電力を除去し、第1の(入力)段
を安全にシャットダウンする。正常動作は、スイッチ温度が20〜30℃下がっ
てTHS1を閉じた後で再開する。出力スイッチQ1のドレーンは、不飽和磁気
要素のサブ回路PFT1(図18)の1次巻線のピンP1A及びスナバのサブ回
路SN(図30)のピンSNL2に接続される。PFCのサブ回路PFAのピン
PFA2からの基準電圧は、フィードバック回路のサブ回路IPFFBのピンF
BC及びサブ回路IFBのピンFBCに接続される。制御電流フィードバック回
路は、サブ回路PFAのノードPF1で合計される。ピンPF1はフィードバッ
ク回路のサブ回路IPFFBのピンFBE及びサブ回路IFBピンのFBEに接
続されている。一定の周波数/デューティサイクルの非オーバーラップ(non-ov
erlapping)2相発生器のサブ回路PPG(図43 1A)は、プッシュプル出力
段のための駆動を発生する。相1(phase one)出力ピンPH1はサブ回路 AM
P1のピンGA1に接続され、第2相出力ピンPH2はサブ回路AMP2ピンの
GA1に接続されている。増幅器バッファのサブ回路AMP1のピンGAP2の
出力は、プッシュプル出力スイッチQ6のゲートに接続する。増幅器バッファの
サブ回路AMP2のピンGAP2の出力はプッシュプル出力スイッチQ9のゲー
トに接続する。AMP1及びAMP2からのバッファリング電流(buffering cu
rrent)は、Q6及びQ9に高速で低インピーダンスの臨界減衰されたスイッチ
ング(critically damped switching)を提供し、オン−オフ遷移時間及びスイ
ッチングロスを大幅に低減する。サブ回路CPA(図1A)のピンCP2+から
の調整された18ボルト電源は、増幅器バッファのサブ回路AMP1のピンGA
+、増幅器バッファのサブ回路AMP2のピンGA+及びサブ回路PPGのピン
PPG+に接続される。トランジスタQ6のドレーンは、スナバ回路のサブ回路
SNBのピンSNB1及び不飽和センタタップ付き1次磁気素子のサブ回路PP
T1のピンP2Hに接続されている。トランジスタQ9のドレーンは、スナバ回
路のサブ回路SNA(図31)のピンSNA1及びサブ回路PPT1のピンP2
Lに接続されている。トランジスタQ6のソースは、スナバ回路のサブ回路SN
BのピンSNB2、トランジスタQ9のソース、サブ回路SNAのピンSNA2
及び戻りのノードBR+に接続されている。NSMEのサブ回路PPT1のピン
SHの絶縁された出力は、整流器のサブ回路OUTA(図25A)のピンC7B
に接続し、ピンSLはサブ回路OUTAのC8Bに接続する。PPT1のピンS
CTのセンタタップは、出力の戻りあるいは負のノードOUT−であり、それは
サブ回路OUTAのピンOUT−及びサブ回路IFB(図40B)のピンOUT
−及びRLOADに接続する。サブ回路OUTAのピンOUT+からのコンバー
タの正の出力は、RLOAD及びサブ回路IFBのピンOUT+に接続される。
図1の素子LL1、BR、PFA、AMP、Q1、IPFFB、IFB及びPF
T1(入力段)は、力率補正されたAC/DC変換を実施する。このコンバータ
の調整された高電圧出力は、PPG、AMP1、AMP2、Q6、Q9、PPT
1及びOUTA(図1A)を含む効率の良い固定された周波数/デューティサイ
クルのプッシュプル段を供給する。磁気素子のサブ回路PPT1は、2次側でガ
ルバニック絶縁(galvanic isolation)及び最小の電圧オーバシュートとリプル
を提供し、かくして整流器サブ回路OUTAのフィルタリングの要求を最小限に
おさえる。サブ回路PFAのピンPFA2からの5ボルトの基準出力は、まずピ
ン15に、次に図1Aのサブ回路IPFFBのピンFBC及びサブ回路IFBの
ピンFBCに接続する。サブ回路PFAピンのPF1からのパルス幅制御入力端
はピン14に、次に図1Aのサブ回路IPFFBのピンFBE及びサブ回路IF
BのピンFBEに接続する。サブ回路IFBは、AC/DCコンバータに対する
高速フィードバックを提供し、ブースト段の速度は、精密な出力電圧調整及びア
クティブ・リプル・リジェクション(active ripple rejection)を提供する。
突然のライン又は負荷変化の場合、サブ回路IPFFBは絶縁された出力で調整
を維持するために内部のブースト(boost)を補正する。当該技術分野で既知の
遠隔負荷検知及びその他のフィードバック方法をサブ回路IPFFBで実施する
ことができる。この構成は、力率補正された入力の過渡現象保護、急速ライン−
負荷応答(rapid line-load response)、優れた調節、絶縁された出力そして高
温での静かで効率の良い動作を提供する。
補正された入力(ブースト)段によって変調される。各段は個別型及び分布型N
SMEから構成されることができる。不飽和磁気要素についてのB−Hヒステリ
シスのグラフが図15に示されている。以下の記述は特定のコンバータトポロジ
、すなわちフライバック制御された1次側及び定デューティサイクル・プッシュ
プル2次側というものに関するものであり、そのいくつかのトポロジの出力数、
様式(style)及び配置は一例として提供されているものであって、制限するも
のではない。さらに、不飽和磁気要素のBL1、PFT1及びPPT1を分布型
NSMEとして実施することもできる。一例として、PFT1は分布型磁気要素
PFT1A(図18C)として示されている。分布型磁気要素は、多重NSME
の両端の直列結合されて分圧された1次巻線から波形率の柔軟性と多重平列2次
出力をサポートする有利な高電圧コンバータ設計の変形を可能にする。ホールド
アップコンデンサ(1個または複数)〔C17||C16〕の負側は、ブリッジ
の正側に接続される。これによって、整流されたライン電圧をホールドアップコ
ンデンサ(1個または複数)におけるブースト電圧から排除することができる。
これによって、今度はブースト(PFC)段からプッシュプル段の直接的な調整
が可能となる。これによって、既知の技術からの、過大サイズで熱的にデレーテ
ィングされた変圧器及び多くのサブ回路のコンポーネントの典型的なPWM制御
が除去される。ACラインは、ピンLL1とLL2の間でサブ回路 LL(図2
0)に接続されている。AC/アースのグラウンドは、ノードLL0に接続され
ている。フィルタにかけられて電圧制限されたACラインは、サブ回路LLのノ
ード/ピンLL5上に現われ、ブリッジ整流器サブ回路 BR(図22)のノー
ドBR1に接続されている。フィルタにかけられ電圧制限されたACのニュート
ラル/ACの帰線(return leg)はサブ回路LLのピンLL6に現われ、BRの
入力ピンBR2に接続されている。ライン電圧は全波整流され、サブ回路BR(
図22)のノードBR+上に現れる正のヘイバーサイン(haversine)に変換さ
れる。スタートアップ抵抗器R2はBR+をサブ回路CPのピンCP+に接続す
る。ノードCP+は制御素子サブ回路PFA(図23)のピンPFA+及び過大
温度スイッチのサブ回路OTP(図28)のピンGAPに接続する。抵抗器R2
は整流器/調節器CPが全出力になるまで、制御素子に対しスタートアップ電力
を提供する。PFT1からのノードS1Hはサブ回路PFAのノードPFVCに
接続されている。コアのゼロクロス(zero crossing)はS1Hでの電圧がゼロ
であるときに検知される。コアのゼロクロスはPFCをリセットし新しいサイク
ルをスタートさせるのに用いられる。ブリッジBR+のDC側の正のノードはコ
ンデンサC2を通してBR−に接続されている。C2は、ラインからスイッチン
グ電流を分離(de-couple)して、ライン調波(line harmonics)及びEMIを
低減させながら力率を改善するために、さまざまなライン及び負荷条件に対して
選択される。NSMEのサブ回路PFT1(図18)のピンP1B及びS2CT
の1次側は、スナバのサブ回路 SN(図30)のピンSNL1、サブ回路BR
のピンBR+に接続し、かつピンBR+(図1A)に接続する。整流されたAC
電力のための戻りのラインBR−は以下のピンに接続される。即ち、サブ回路B
RのBR−、PFAのピンBR−、サブ回路AMPのピンGA0、出力スイッチ
Q1のソース、コンデンサC2、サブ回路 CPのピンCT0、サブ回路PFT
1のピンS1CT及びCT20、EMIフィルタコンデンサC1を通ってアース
・グラウンド・ノードLL0に接続される。図1からのピンBR+は、図1Aの
サブ回路CPAのピン、SNのピンSNL1、サブ回路PFT1のピンP1B、
及びサブ回路PFT1のピンS2CTに接続される。ピンBR+は、図1Aに続
き、サブ回路CPAのピンCT20、PPG(図43)のピンPPG0、サブ回
路AMP1のピンGA0、サブ回路AMP2のピンGA0、サブ回路IPFFB
のピンPF−、コンデンサ〔C16||C17||抵抗器R17〕、トランジス
タQ6のソース、トランジスタQ9のソース、サブ回路SNAのピンSNA2及
びサブ回路SNBのピンSNB2に接続する。出力スイッチ Q1のドレーンは
、ダイオードD4のアノード、サブ回路SNBのピンSNL2及びサブ回路PF
T1のピンP1A及びサブ回路SNのピンSNL2に接続される。スナバ回路S
Nは、フライバックダイオードD4が導通を開始するまで、Q1に対する高電圧
ストレスを低減させる。AC/DCコンバータ段(図1)のライン結合され力率
補正されブースト調整された出力電圧(foost regulated output voltage)はノ
ードPF+上に現われる。サブ回路DSN(図30A)をD4と並列に接続する
ことによって付加効率を実現することができる。調整されたブースト出力PF+
は、以下のものに接続する。即ち、サブ回路 SNのピンSNOUT、サブ回路
DSNのピンSNOUT及びダイオードD4のカソード。ノードPF+も同様に
図1A上でコンデンサ〔C16||C17||R17〕、サブ回路IPFFB(
図40)のピンPF+、サブ回路PPT1(図19)のピンP2CT、スナバの
サブ回路SNA(図31)のピンSNA3及びスナバSNB(図32)のピンS
NB3にも接続する。サブ回路PFT1の磁気素子巻線のピンS1Hは、CPの
ピンCT1A及びサブ回路PFAのピンPFVCに接続される。サブ回路PFT
1の磁気素子巻線ノードS1LはCPのピンCT2Aに接続される。サブ回路P
FT1の磁気素子巻線ノードS2Hは、図1Aのピン10に接続され、次にCP
AのピンCT1Bに接続される。サブ回路PFT1の磁気素子巻線ノードS2L
は図1Aのピン12に、次にCPAのピンCT2Bに接続される。ACライン相
(AC line phase)、負荷電圧、及び磁気素子フィードバックを用いるサブ回路
PFAは指令パルスPFCLKを発生する。サブ回路PFA(図23)のピンP
FCLKは、サブ回路AMPI(図29)のバッファ増幅器のピンGA1の入力
端に接続される。サブ回路AMPのバッファを介した高速ゲート駆動出力ピンG
A2はスイッチFETのQ1のゲートに接続されている。AMPにより提供され
るバッファリングによって、スイッチQ1のオン・オフ時間が短縮され、スイッ
チロスは大幅に低減される(図13及び14を参照)。ピンGA0を有するQ1
のソースは戻りのノードBR−に接続される。サブ回路AMPに対する電源(po
wer)はサブ回路OTPのピンTS+からピンGA+に接続される。サーマルス
イッチTHS1はQ1に接続される。Q1のケースがほぼ105Cに達した場合
、THS1が開いて、サブ回路AMPに対する電力を除去し、第1の(入力)段
を安全にシャットダウンする。正常動作は、スイッチ温度が20〜30℃下がっ
てTHS1を閉じた後で再開する。出力スイッチQ1のドレーンは、不飽和磁気
要素のサブ回路PFT1(図18)の1次巻線のピンP1A及びスナバのサブ回
路SN(図30)のピンSNL2に接続される。PFCのサブ回路PFAのピン
PFA2からの基準電圧は、フィードバック回路のサブ回路IPFFBのピンF
BC及びサブ回路IFBのピンFBCに接続される。制御電流フィードバック回
路は、サブ回路PFAのノードPF1で合計される。ピンPF1はフィードバッ
ク回路のサブ回路IPFFBのピンFBE及びサブ回路IFBピンのFBEに接
続されている。一定の周波数/デューティサイクルの非オーバーラップ(non-ov
erlapping)2相発生器のサブ回路PPG(図43 1A)は、プッシュプル出力
段のための駆動を発生する。相1(phase one)出力ピンPH1はサブ回路 AM
P1のピンGA1に接続され、第2相出力ピンPH2はサブ回路AMP2ピンの
GA1に接続されている。増幅器バッファのサブ回路AMP1のピンGAP2の
出力は、プッシュプル出力スイッチQ6のゲートに接続する。増幅器バッファの
サブ回路AMP2のピンGAP2の出力はプッシュプル出力スイッチQ9のゲー
トに接続する。AMP1及びAMP2からのバッファリング電流(buffering cu
rrent)は、Q6及びQ9に高速で低インピーダンスの臨界減衰されたスイッチ
ング(critically damped switching)を提供し、オン−オフ遷移時間及びスイ
ッチングロスを大幅に低減する。サブ回路CPA(図1A)のピンCP2+から
の調整された18ボルト電源は、増幅器バッファのサブ回路AMP1のピンGA
+、増幅器バッファのサブ回路AMP2のピンGA+及びサブ回路PPGのピン
PPG+に接続される。トランジスタQ6のドレーンは、スナバ回路のサブ回路
SNBのピンSNB1及び不飽和センタタップ付き1次磁気素子のサブ回路PP
T1のピンP2Hに接続されている。トランジスタQ9のドレーンは、スナバ回
路のサブ回路SNA(図31)のピンSNA1及びサブ回路PPT1のピンP2
Lに接続されている。トランジスタQ6のソースは、スナバ回路のサブ回路SN
BのピンSNB2、トランジスタQ9のソース、サブ回路SNAのピンSNA2
及び戻りのノードBR+に接続されている。NSMEのサブ回路PPT1のピン
SHの絶縁された出力は、整流器のサブ回路OUTA(図25A)のピンC7B
に接続し、ピンSLはサブ回路OUTAのC8Bに接続する。PPT1のピンS
CTのセンタタップは、出力の戻りあるいは負のノードOUT−であり、それは
サブ回路OUTAのピンOUT−及びサブ回路IFB(図40B)のピンOUT
−及びRLOADに接続する。サブ回路OUTAのピンOUT+からのコンバー
タの正の出力は、RLOAD及びサブ回路IFBのピンOUT+に接続される。
図1の素子LL1、BR、PFA、AMP、Q1、IPFFB、IFB及びPF
T1(入力段)は、力率補正されたAC/DC変換を実施する。このコンバータ
の調整された高電圧出力は、PPG、AMP1、AMP2、Q6、Q9、PPT
1及びOUTA(図1A)を含む効率の良い固定された周波数/デューティサイ
クルのプッシュプル段を供給する。磁気素子のサブ回路PPT1は、2次側でガ
ルバニック絶縁(galvanic isolation)及び最小の電圧オーバシュートとリプル
を提供し、かくして整流器サブ回路OUTAのフィルタリングの要求を最小限に
おさえる。サブ回路PFAのピンPFA2からの5ボルトの基準出力は、まずピ
ン15に、次に図1Aのサブ回路IPFFBのピンFBC及びサブ回路IFBの
ピンFBCに接続する。サブ回路PFAピンのPF1からのパルス幅制御入力端
はピン14に、次に図1Aのサブ回路IPFFBのピンFBE及びサブ回路IF
BのピンFBEに接続する。サブ回路IFBは、AC/DCコンバータに対する
高速フィードバックを提供し、ブースト段の速度は、精密な出力電圧調整及びア
クティブ・リプル・リジェクション(active ripple rejection)を提供する。
突然のライン又は負荷変化の場合、サブ回路IPFFBは絶縁された出力で調整
を維持するために内部のブースト(boost)を補正する。当該技術分野で既知の
遠隔負荷検知及びその他のフィードバック方法をサブ回路IPFFBで実施する
ことができる。この構成は、力率補正された入力の過渡現象保護、急速ライン−
負荷応答(rapid line-load response)、優れた調節、絶縁された出力そして高
温での静かで効率の良い動作を提供する。
【0029】
図2は、DC/ACコンバータの1実施形態の概略図である。本発明のDCA
C1は効率の良いプッシュプルコンバータである。サブ回路PPG(図43)、
AMP1(図29)、AMP2(図29)、SNB(図32)、SNA(図31
)、PPT1(図19)及びOUTA(図25)、スイッチQ6及びQ9から構
成されている。
C1は効率の良いプッシュプルコンバータである。サブ回路PPG(図43)、
AMP1(図29)、AMP2(図29)、SNB(図32)、SNA(図31
)、PPT1(図19)及びOUTA(図25)、スイッチQ6及びQ9から構
成されている。
【0030】
【表3】
【0031】
コンバータACDC1は可変DC電圧を受取りそれを効率良く固定周波数での
可変AC電圧出力に変換する。可変周波数動作はPPGに対する簡単な変更によ
って達成可能である。この実施形態においては、固定周波数動作が必要とされる
。磁気素子は不飽和磁気要素を含む。不飽和磁気要素についてのB−Hヒステリ
シスのグラフは図15に示されている。可変DC電圧はピンDC+に印加される
。ピンDC+は次の、サブ回路PPT1(図19)のピンP2CT、スナバのサ
ブ回路SNA(図31)のピンSNA3及びスナバSNB(図32)のピンSN
B3に接続する。定周波数の非オーバーラップ2相発生器のサブ回路PPG(図
43)はプッシュプル出力スイッチに対する駆動を発生する。相1の出力ピンP
H1はサブ回路AMP1のピンGA1に接続されており、第2相出力ピンPH2
はサブ回路AMP2のピンGA1に接続されている。増幅器バッファのサブ回路
AMP1のピンGAP2の出力はプッシュプル出力スイッチQ6のゲートに接続
する。増幅器バッファのサブ回路AMP2のピンGAP2の出力はプッシュプル
出力スイッチQ9のゲートに接続する。AMP1及びAMP2によって提供され
るバッファリングは、スイッチQ1のオン・オフ時間を短縮し、スイッチングロ
スを大幅に低減する(図13及び14参照)。ピンP18Vからの外部調整され
た18ボルトの電源は、増幅器バッファのサブ回路AMP1のピンGA+、増幅
器バッファのサブ回路AMP2のピンGA+及びサブ回路PPGのピンPPG+
に接続される。トランジスタQ6のドレーンは、スナバ回路のサブ回路SNBの
ピンSNB1及び不飽和のセンタタップ付き1次磁気素子のサブ回路PPT1の
ピンP2Hに接続されている。トランジスタQ9のドレーンは、スナバ回路のサ
ブ回路SNA(図31)のピンSNA1及びサブ回路PPT1のピンP2Lに接
続されている。トランジスタQ6のソースは、スナバ回路のサブ回路SNBのピ
ンSNB2、トランジスタQ9のソース、サブ回路SNAのピンSNA2、サブ
回路AMP1のピンGA0、サブ回路AMP2のピンGA0、サブ回路PPGの
ピンPPG0と戻りのピンDC−に接続される。NSMEのサブ回路PPT1の
ピンSHのAC出力はピンACHに接続し、ピンSLはピンACLに接続する。
PPT1のピンSCTのセンタタップはピンAC0に接続される。磁気素子のサ
ブ回路PPT1は、2次側でガルバニック絶縁及び最小の電圧オーバシュートと
リプルを提供し、かくして整流器アセンブリが取付けられた場合はフィルタリン
グの要求を最小限におさえる。サブ回路DCAC1は独立型コンバータとして、
又は多段コンバータシステムにおける高速かつ静かで効率の良い段として使用す
ることができる。サブ回路DCAC1は、絶縁された出力、静かな動作、効率の
良い変換、及び高温及び低温での動作を達成する。
可変AC電圧出力に変換する。可変周波数動作はPPGに対する簡単な変更によ
って達成可能である。この実施形態においては、固定周波数動作が必要とされる
。磁気素子は不飽和磁気要素を含む。不飽和磁気要素についてのB−Hヒステリ
シスのグラフは図15に示されている。可変DC電圧はピンDC+に印加される
。ピンDC+は次の、サブ回路PPT1(図19)のピンP2CT、スナバのサ
ブ回路SNA(図31)のピンSNA3及びスナバSNB(図32)のピンSN
B3に接続する。定周波数の非オーバーラップ2相発生器のサブ回路PPG(図
43)はプッシュプル出力スイッチに対する駆動を発生する。相1の出力ピンP
H1はサブ回路AMP1のピンGA1に接続されており、第2相出力ピンPH2
はサブ回路AMP2のピンGA1に接続されている。増幅器バッファのサブ回路
AMP1のピンGAP2の出力はプッシュプル出力スイッチQ6のゲートに接続
する。増幅器バッファのサブ回路AMP2のピンGAP2の出力はプッシュプル
出力スイッチQ9のゲートに接続する。AMP1及びAMP2によって提供され
るバッファリングは、スイッチQ1のオン・オフ時間を短縮し、スイッチングロ
スを大幅に低減する(図13及び14参照)。ピンP18Vからの外部調整され
た18ボルトの電源は、増幅器バッファのサブ回路AMP1のピンGA+、増幅
器バッファのサブ回路AMP2のピンGA+及びサブ回路PPGのピンPPG+
に接続される。トランジスタQ6のドレーンは、スナバ回路のサブ回路SNBの
ピンSNB1及び不飽和のセンタタップ付き1次磁気素子のサブ回路PPT1の
ピンP2Hに接続されている。トランジスタQ9のドレーンは、スナバ回路のサ
ブ回路SNA(図31)のピンSNA1及びサブ回路PPT1のピンP2Lに接
続されている。トランジスタQ6のソースは、スナバ回路のサブ回路SNBのピ
ンSNB2、トランジスタQ9のソース、サブ回路SNAのピンSNA2、サブ
回路AMP1のピンGA0、サブ回路AMP2のピンGA0、サブ回路PPGの
ピンPPG0と戻りのピンDC−に接続される。NSMEのサブ回路PPT1の
ピンSHのAC出力はピンACHに接続し、ピンSLはピンACLに接続する。
PPT1のピンSCTのセンタタップはピンAC0に接続される。磁気素子のサ
ブ回路PPT1は、2次側でガルバニック絶縁及び最小の電圧オーバシュートと
リプルを提供し、かくして整流器アセンブリが取付けられた場合はフィルタリン
グの要求を最小限におさえる。サブ回路DCAC1は独立型コンバータとして、
又は多段コンバータシステムにおける高速かつ静かで効率の良い段として使用す
ることができる。サブ回路DCAC1は、絶縁された出力、静かな動作、効率の
良い変換、及び高温及び低温での動作を達成する。
【0032】
図3及び3Aは、本発明の3段の変形例である。この装置は、AC−DC又は
DC−DCブーストコンバータ段、DC−DCフォワードコンバータ段、及びプ
ッシュプル段から構成されている。このシステムは、低電流のバック調整(buck
regulation)、バッファを介したスイッチング、整流付きスナバリング(recti
fied snubbering)、及び各段でのNSMEを組み合わせることによってロスを
低減させる。コンバータに接続されたあらゆる負荷が確実にACラインに対して
抵抗性負荷のように見えるようにし、AC電力ライン内の望ましくない調波及び
変位電流(displacement current)を除去するために、力率補正されたブースト
段が用いられる。磁化ロス(magnetizing loss)を最小限におさえ、結合効率(
coupling efficiency)を改善し、磁気素子の加熱を最小化し、飽和コア電流の
スパイク/ギャップ漏洩を除去し、部品数を低減し、熱劣化を低減させ、MTB
F(mean time before failure:平均無故障時間)を大きくするために、先行技
術に比べより低い透磁率をもつNSMEが使用される。本発明はまた、主FET
のゲートを急速に変える(slew)ために、高速スイッチングFETを有するエミ
ッタフォロワ回路も使用する。不飽和磁気要素の使用により、さらに高い電圧で
の動作が可能となり、これは正比例的に電流を低下させ、I2R加熱によるスイ
ッチ、磁気素子及び導体のロスをさらに低減させる。高圧FETスイッチは、よ
り低いゲートキャパシタンスがより高速のスイッチングをもたらすという付加的
利益を有する。ターンオン時に、nチャネルゲート駆動FETは、主FETのゲ
ートをすばやく充電する。ターンオフでは、PNPダーリントン・トランジスタ
・スイッチは主FETのゲートを迅速に放電する。PFC段でのフライバック効
果は、誘導性フライバックを減結合(decouple)させ、更にそれを弱めるためス
イッチ付き磁気素子(switched magnetic element)の両端に付加的にコンデン
サ結合されたダイオードを有する出力ダイオードの両端に位置づけされた整流R
C回路を使用することによって管理される。本発明は、ライン保護フィルタのサ
ブ回路LLI(図21)及び全波整流器のサブ回路BR(図22)及びコンデン
サC1とC2を有する力率補正型調整用ブースト段から成る。サブ回路PFB(
図24)、抵抗器R2、整流器CP(図26)、磁気素子PFT1(図18)、
過大温度保護OTP(図28)、スナバSN(図30)、ゲートバッファAMP
(図29)、スイッチトランジスタQ1、フライバックダイオードD4、ホール
ドアップコンデンサC17及びC16、ブリード抵抗器R17、及び電圧フィー
ドバックのサブ回路FBA(図40A)も含まれる。サブ回路PWFM(図33
)、電流検知抵抗器R26、整流器CPA(図27)、磁気素子BL1(図18
B)、過電圧保護OVP(図42)、IPFFB(図40)ゲートバッファAM
P3(図29)、スイッチトランジスタQ2、フライバックダイオードD70、
蓄積コンデンサC4、及び電圧フィードバックのサブ回路IFB(図40B)を
有する効率の良い第2の予備調整用バック段も含まれる。サブ回路CPA(図2
7)、2相発生器PPG(図43)、ゲートバッファAMP1(図29)及びA
MP2(図29)、スイッチトランジスタQ6及びQ9、スナバSNA(図31
)及びSNB(図32)、磁気素子PPT1(図19)及び整流器OUTA(図
25)を有する効率の良い第3のプッシュプル絶縁段も含まれる。
DC−DCブーストコンバータ段、DC−DCフォワードコンバータ段、及びプ
ッシュプル段から構成されている。このシステムは、低電流のバック調整(buck
regulation)、バッファを介したスイッチング、整流付きスナバリング(recti
fied snubbering)、及び各段でのNSMEを組み合わせることによってロスを
低減させる。コンバータに接続されたあらゆる負荷が確実にACラインに対して
抵抗性負荷のように見えるようにし、AC電力ライン内の望ましくない調波及び
変位電流(displacement current)を除去するために、力率補正されたブースト
段が用いられる。磁化ロス(magnetizing loss)を最小限におさえ、結合効率(
coupling efficiency)を改善し、磁気素子の加熱を最小化し、飽和コア電流の
スパイク/ギャップ漏洩を除去し、部品数を低減し、熱劣化を低減させ、MTB
F(mean time before failure:平均無故障時間)を大きくするために、先行技
術に比べより低い透磁率をもつNSMEが使用される。本発明はまた、主FET
のゲートを急速に変える(slew)ために、高速スイッチングFETを有するエミ
ッタフォロワ回路も使用する。不飽和磁気要素の使用により、さらに高い電圧で
の動作が可能となり、これは正比例的に電流を低下させ、I2R加熱によるスイ
ッチ、磁気素子及び導体のロスをさらに低減させる。高圧FETスイッチは、よ
り低いゲートキャパシタンスがより高速のスイッチングをもたらすという付加的
利益を有する。ターンオン時に、nチャネルゲート駆動FETは、主FETのゲ
ートをすばやく充電する。ターンオフでは、PNPダーリントン・トランジスタ
・スイッチは主FETのゲートを迅速に放電する。PFC段でのフライバック効
果は、誘導性フライバックを減結合(decouple)させ、更にそれを弱めるためス
イッチ付き磁気素子(switched magnetic element)の両端に付加的にコンデン
サ結合されたダイオードを有する出力ダイオードの両端に位置づけされた整流R
C回路を使用することによって管理される。本発明は、ライン保護フィルタのサ
ブ回路LLI(図21)及び全波整流器のサブ回路BR(図22)及びコンデン
サC1とC2を有する力率補正型調整用ブースト段から成る。サブ回路PFB(
図24)、抵抗器R2、整流器CP(図26)、磁気素子PFT1(図18)、
過大温度保護OTP(図28)、スナバSN(図30)、ゲートバッファAMP
(図29)、スイッチトランジスタQ1、フライバックダイオードD4、ホール
ドアップコンデンサC17及びC16、ブリード抵抗器R17、及び電圧フィー
ドバックのサブ回路FBA(図40A)も含まれる。サブ回路PWFM(図33
)、電流検知抵抗器R26、整流器CPA(図27)、磁気素子BL1(図18
B)、過電圧保護OVP(図42)、IPFFB(図40)ゲートバッファAM
P3(図29)、スイッチトランジスタQ2、フライバックダイオードD70、
蓄積コンデンサC4、及び電圧フィードバックのサブ回路IFB(図40B)を
有する効率の良い第2の予備調整用バック段も含まれる。サブ回路CPA(図2
7)、2相発生器PPG(図43)、ゲートバッファAMP1(図29)及びA
MP2(図29)、スイッチトランジスタQ6及びQ9、スナバSNA(図31
)及びSNB(図32)、磁気素子PPT1(図19)及び整流器OUTA(図
25)を有する効率の良い第3のプッシュプル絶縁段も含まれる。
【0033】
【表4】
【0034】
ACラインは、ピンLL1とLL2の間でサブ回路LLA(図21)に接続さ
れている。AC/アース・グラウンドはノードLL0に接続されている。フィル
タにかけられ電圧制限されたACラインは、サブ回路LLAのノード/ピンLL
5上に現われ、ブリッジ整流器サブ回路BRのノードBR1に接続されている。
フィルタにかけられ電圧制限されたACのニュートラル/AC帰線は、サブ回路
LLのピンLL6上に現われ、BRの入力ピンBR2に接続されている。ライン
電圧は全波整流され、サブ回路BRのノードBR+に現われる正のヘイバーサイ
ンに変換される。スタートアップ抵抗器R2はBR+をサブ回路CPのピンCP
+に接続する。ノードCP+は、制御素子サブ回路PFBのピンPFA+及び過
大温度スイッチのサブ回路OTPのピンGAPに接続する。抵抗器R2は調節器
CPが全出力になるまで制御素子に対しスタートアップ電力を提供する。PFT
1からのノードS1Hは最初にピン31(図31)、次にサブ回路CPのピンC
T1A及びサブ回路 PFBのピンPFVCに接続される。コアのバイアスのゼ
ロクロスは、S1Hにおける電圧がBR−に関してゼロにあるときに検知される
。このコアのゼロクロスはPFCをリセットし、新しいサイクルをスタートさせ
るのに用いられる。ブリッジBR+のDC側の正のノードは、コンデンサC2を
通してBR−に接続される。コンデンサC2は、ラインからスイッチング電流を
分離し力率を改善するためにさまざまなライン及び負荷条件に対して選択される
。サブ回路BRのピンBR+は、スナバのサブ回路SNのピンSNL1、サブ回
路PFBのピンBR+(図3A)に接続し、その後NSMEのサブ回路PFT1
の1次側のピンP1B及びサブ回路OVPのピンBR+に接続する。整流された
AC電力のための戻りラインは以下のピンに接続される。即ち、サブ回路BRの
BR−、サブ回路PFT1のピンS1CT、PFCサブ回路PFBのピンBR−
、サブ回路FBAのピンBR−、コンデンサC2、サブ回路CPのピンCT0、
サブ回路IPFFBのピンFBE、及びEMIフィルタコンデンサC1を通して
アース・グラウンド・ノードLL0。ノードBR−は図3Aへと続き、R26、
コンデンサ〔C16||C17||R17〕、サブ回路OVPのピンBR−、サ
回路PWFMのピンPWFM0、サブ回路AMP3のピンGA0、スイッチQ2
のソースに接続する。浮動グラウンドのノードPF−は、磁気素子サブ回路PF
T1のピンS2CT、整流器サブ回路CPAのピンCT20、発生器サブ回路P
PG(図43)のピンPPG0、サブ回路AMP1のピンGA0、サブ回路AM
P2のピンGA0、コンデンサC4、磁気素子BL1ピン、トランジスタQ6の
ソース、トランジスタQ9のソース、サブ回路SNAのピンSNA2、サブ回路
SNBのピンSNB2、ピンPF−(図3)、そして次にサブ回路IPFFBの
ピンPF−に接続する。出力スイッチQ1のドレーンは、ダイオードD4のアノ
ード、サブ回路SNのピンSNL2、次に図3Aのピン34、次にサブ回路PF
T1ピンP1Aに接続される。スナバSNは、フライバックダイオードD4が導
通を始めるまでQ1に対する高電圧ストレスを低減させる。フライバックダイオ
ードD4の両端にサブ回路DSN(図30A)を付加することにより、付加的な
整流の効率化及び保護が達成される。力率補正型AC/DCコンバータ段のフィ
ードバック補正されたブースト出力電圧はノードPF+とPF−の両端に現われ
る。調整された385ボルトのブースト出力ノードPF+は以下のものに接続す
る、すなわちサブ回路SNのピンSNOUT、ダイオードD4のカソード、サブ
回路IPFFB(図40)のピンPF+、サブ回路FBAのピンPF+、次に図
3AのピンPF+、コンデンサ〔C16||C17||R17〕、磁気素子サブ
回路 PTT1(図19)のピンP2CT、スナバのサブ回路SNA(図31)
のピンSNA3、及びスナバSNB(図32)のピンSNB3、サブ回路OVP
のピンPF+、コンデンサC4及びダイオードD70のカソードに接続する。サ
ブ回路PFT1の磁気素子巻線ノードS1Hはピン31(図3)に、次にサブ回
路CPのピンCT1Aとサブ回路PFBのピンPFVCに接続される。サブ回路
PFT1の磁気素子巻線ノードS1Lはピン33(図3)に、次にサブ回路CP
のピンCT2Aに接続される。サブ回路PFT1の磁気素子巻線ノードS2Hは
CPAのピンCT1Bに接続される。サブ回路PFT1の磁気素子巻線ノードS
2LはCPのピンCT2Bに接続される。サブ回路PFBは、ACラインの相か
らのフィードバック、Q1スイッチ電流、磁気バイアス第1段及び出力電圧フィ
ードバックを用いて、ピンPFCLK上に指令パルスを発生する。サブ回路PF
B(図24)のピンPFCLKは、サブ回路AMP1のバッファAMP増幅器の
入力のピンGA1に接続されている。サブ回路AMPのバッファを介した高速低
インピーダンスゲート駆動出力ピンGA2は、スイッチFETのQ1のゲートに
接続されている。AMPによって提供されるバッファリングは、スイッチQ1の
「オン」及び「オフ」時間を短縮し、スイッチロスを大幅に減少させる(図13
及び14参照)。Q1のソースは、サブ回路AMPのピンGA0、図3Aのピン
35、次に戻りノードBR−に接続された電流検知抵抗器R26に接続される。
R26の両端に発生した電圧はPFBのピンPFSCへとフィードバックされる
。この信号は、低ライン又は高負荷により誘起された過電流故障に応答してパル
ス幅を減少させることによってスイッチを保護するために使用される。サブ回路
FBAのピンBR−の戻りラインは、ノードBR−及びサブ回路PFBのピンB
R−に接続される。このフィードバックは非絶縁である、すなわち、第1段がP
F+で385ボルトの出力を生ずるように回路値が選択される。サブ回路のフィ
ードバック回路FBA(図40A)のピンPF1はサブ回路PFBのピンPF1
に接続されている。コントローラPFBは、ライン及び負荷条件とは独立してP
F+で実質的に一定な385ボルトを維持するためにPFCLK信号を変調する
。サブ回路FBAにおいてコンポーネントの故障が発生した場合、PBFは非常
に高い電圧に対してコンバータに指令を与える場合がある。サブ回路OVPは、
それが405ボルトを超えた場合にOVPがサブ回路BRの出力をクランプして
サブ回路LLA内のヒューズF1を開放させることになるように、第1段ブース
トを監視する。代替の過電圧回路OVP1(図42A)がOVPに取って代って
18ボルトの制御電源をクランプして、ヒューズを開放せずにコンバータのブー
スト作用を停止させることができる。サブ回路FBAのピンPF1からのノード
でサンプリングされたコンバータの出力は、サブ回路PFBのピンPF1に接続
される。BR+上のヘイバーサインは、ピンPFCLK上に可変幅の制御パルス
を発生するために、PFBによって内部の倍率器(multiplier)とともに用いら
れる。スイッチQ1の高周波数変調は、負荷/コンバータをACラインに対し抵
抗性であるように見えるようにする。過大温度保護サブ回路OTPのピンTS+
は、サブ回路AMPのピンGA+に接続されている。サーマルスイッチTHS1
はQ1に接続されている。Q1がおよそ105℃に達した場合に、THS1は開
きサブ回路AMPに対する電力を除去し、第1段を安全にシャットダウンさせる
。温度が20〜30℃降下してTHS1を閉じた後、正常な動作が再開する。第
2段は、バック段(buck stage)として構成されている。これは、第1段の38
5ボルト出力を受取る。第2の浮動基準ノードRF−のエネルギー貯蔵素子コン
デンサC4を利用することにより、最終プッシュプル段への電圧は、最小のロス
で調整可能である。サブ回路CPのピンCP18V+からの電源は、図3Aのピ
ン30に接続され、その後、サブ回路PWFM(図33)のピンPWM+及びA
MP3のピンGA+に接続される。サブ回路IPFFBのピンFBCからのフィ
ードバック電流は、まずはピン36(図3A)に、次にサブ回路IFBのピンF
BC及びサブ回路PWFMのピンPF1に接続される。サブ回路 IPFFBは
、第2段の出力が200ボルトより大きい場合にのみこのノードからの電流を分
流させる。コンバータがその設計された出力電圧に達した時に、IFBはPWF
MのピンPF1からの電流を分流させ、PWFMに対しピンPWMCLK上でパ
ルス幅を減らすよう信号を送る。サブ回路AMP3の入力ピンはサブ回路PWF
MのピンPWMCLKに接続される。AMP3バッファのピンGA2の出力はス
イッチQ2のゲートに接続されている。Q2のドレーンはD70のアノード及び
不飽和磁気要素のサブ回路BL1のピンP2B(図18B)に接続される。スイ
ッチQ2をターンオンすると、C4も充電され、磁気素子BL1内にエネルギー
が貯えられる。スイッチQ2を解除することによって、磁気素子BL1内に貯え
られたエネルギーはフライバックダイオードD70を通ってC4を充電すること
ができるようになる。より大きなパルス幅はより大きい電圧までC4を充電し、
かくして最終プッシュプル段への第1段電圧の一部分を効率よく阻止する。この
作用により、最終のコンバータ段に対し調整された電圧が提供されることになる
。第3の及び最終のプッシュプル(変圧器)コンバータ段はガルバニック絶縁、
フィルタリングを提供し、典型的に内部の高電圧母線をより低い調整された出力
電圧に変換する。効率の良いプッシュプル段は、コアの質量に対する最大負荷の
ためにNSME内に交流磁化電流を生成する。定周波数非オーバーラップ2相発
生器のサブ回路PPG(図43)は、プッシュプル出力段のための駆動を発生す
る。相1の出力ピンPH1はサブ回路AMP1のピンGA1に接続されており、
出力ピンPH2はサブ回路AMP2のピンGA1に接続されている。増幅器バッ
ファのサブ回路AMP1のピンGAP2の出力はプッシュプル出力スイッチQ6
のゲートに接続する。増幅器バッファのサブ回路AMP2のピンGAP2の出力
はプッシュプル出力スイッチQ9のゲートに接続する。AMP1及びAMP2に
よって提供されるバッファリングは、スイッチQ1のオン及びオフ時間を短縮し
、スイッチングロスを大幅に低減する。(図13及び14参照)。サブ回路CP
AのピンCP18+からの調整された18ボルトの電源は、増幅器バッファのサ
ブ回路AMP1のピンGA+、増幅器バッファのサブ回路AMP2のピンGA+
及びサブ回路PPGのピンPPG+に接続される。トランジスタQ6のドレーン
は、スナバ回路のサブ回路SNBのピンSNB1及び不飽和センタタップ付き1
次磁気素子のサブ回路PPT1のピンP2Hに接続されている。トランジスタQ
9のドレーンは、スナバ回路のサブ回路SNA(図31)のピンSNA1及びサ
ブ回路PPT1のピンP2Lに接続されている。戻りのノードPF−は、トラン
ジスタQ6のソースを、スナバ回路のサブ回路SNBのピンSNB3、トランジ
スタQ9のソース、サブ回路SNAのピンSNA3及び戻りのノードGND2に
接続する。NSMEのサブ回路PPT1のピンSHの出力は整流器サブ回路OU
TA(図25)のピンC7Bに接続し、ピンSLはC8Bに接続する。PPT1
のピンSCTのセンタタップは、出力戻り線又は負側のノードOUT−であり、
それはサブ回路のピンOUT−及びサブ回路IFBのピンOUT−及びRLOA
Dに接続する。サブ回路OUTAのピンOUT+からの電源の正の出力はRLO
AD及びサブ回路IFBのピンOUT+に接続される。素子LL1、BR、PF
A、AMP、Q1、IPFFB、IFB及びPFT1は、力率補正されたAC/
DC変換及びDC出力調整を提供する。このコンバータの調整された高電圧出力
は、効率の良い固定周波数のプッシュプル段PPG、AMP1、AMP2、Q6
、Q9、PPT1及びOUTAに電力を供給するために用いられる。磁気素子の
サブ回路PPT1は、2次側でガルバニック絶縁及び最小電圧オーバシュートを
提供し、かくして整流器サブ回路OUTAのフィルタリングの要求を最小限にお
さえる。サブ回路IFBは、AC/DCコンバータに対して高速のフィードバッ
クを提供し、ブースト段の速度は、精密な出力電圧調整及びアクティブ・リプル
・リジェクションを提供する。突然のライン又は負荷変化が発生した場合、サブ
回路IPFFBは内部ブーストを補償する。このシステムは、コンバータの中間
(低電流)段内に出力制御を集束させることと、不飽和磁気要素、バッファされ
たスイッチング、及び整流スナバ(rectifying snubber)を各段全体を通じて使
用することにより、ロスを減少させる。この組合わされた改良は、より高いシス
テム効率、より高い電力密度、より低い動作温度、及び改良された熱的耐量をも
たらし、それによってユニット出力毎の強制空気冷却の必要性を低減又は除去す
る。不飽和磁気特性は温度に対し比較的敏感でなく(図17参照)、かくしてコ
ンバータがより大きい温度範囲にわたり作動できるようにする。実際には、Kool
MuのNSMEに対する動作温度は、ワイヤ/コア絶縁により200℃に制限さ
れているが、その不飽和磁気材料は、500Cというそのキュリー温度近くまで
作動可能な状態に留まる。この構成は、力率補正された入力の過渡現象保護、迅
速なライン−負荷及びリプル補償、すぐれた出力調整、出力絶縁及び高温での静
かで効率の良い動作を提供する。
れている。AC/アース・グラウンドはノードLL0に接続されている。フィル
タにかけられ電圧制限されたACラインは、サブ回路LLAのノード/ピンLL
5上に現われ、ブリッジ整流器サブ回路BRのノードBR1に接続されている。
フィルタにかけられ電圧制限されたACのニュートラル/AC帰線は、サブ回路
LLのピンLL6上に現われ、BRの入力ピンBR2に接続されている。ライン
電圧は全波整流され、サブ回路BRのノードBR+に現われる正のヘイバーサイ
ンに変換される。スタートアップ抵抗器R2はBR+をサブ回路CPのピンCP
+に接続する。ノードCP+は、制御素子サブ回路PFBのピンPFA+及び過
大温度スイッチのサブ回路OTPのピンGAPに接続する。抵抗器R2は調節器
CPが全出力になるまで制御素子に対しスタートアップ電力を提供する。PFT
1からのノードS1Hは最初にピン31(図31)、次にサブ回路CPのピンC
T1A及びサブ回路 PFBのピンPFVCに接続される。コアのバイアスのゼ
ロクロスは、S1Hにおける電圧がBR−に関してゼロにあるときに検知される
。このコアのゼロクロスはPFCをリセットし、新しいサイクルをスタートさせ
るのに用いられる。ブリッジBR+のDC側の正のノードは、コンデンサC2を
通してBR−に接続される。コンデンサC2は、ラインからスイッチング電流を
分離し力率を改善するためにさまざまなライン及び負荷条件に対して選択される
。サブ回路BRのピンBR+は、スナバのサブ回路SNのピンSNL1、サブ回
路PFBのピンBR+(図3A)に接続し、その後NSMEのサブ回路PFT1
の1次側のピンP1B及びサブ回路OVPのピンBR+に接続する。整流された
AC電力のための戻りラインは以下のピンに接続される。即ち、サブ回路BRの
BR−、サブ回路PFT1のピンS1CT、PFCサブ回路PFBのピンBR−
、サブ回路FBAのピンBR−、コンデンサC2、サブ回路CPのピンCT0、
サブ回路IPFFBのピンFBE、及びEMIフィルタコンデンサC1を通して
アース・グラウンド・ノードLL0。ノードBR−は図3Aへと続き、R26、
コンデンサ〔C16||C17||R17〕、サブ回路OVPのピンBR−、サ
回路PWFMのピンPWFM0、サブ回路AMP3のピンGA0、スイッチQ2
のソースに接続する。浮動グラウンドのノードPF−は、磁気素子サブ回路PF
T1のピンS2CT、整流器サブ回路CPAのピンCT20、発生器サブ回路P
PG(図43)のピンPPG0、サブ回路AMP1のピンGA0、サブ回路AM
P2のピンGA0、コンデンサC4、磁気素子BL1ピン、トランジスタQ6の
ソース、トランジスタQ9のソース、サブ回路SNAのピンSNA2、サブ回路
SNBのピンSNB2、ピンPF−(図3)、そして次にサブ回路IPFFBの
ピンPF−に接続する。出力スイッチQ1のドレーンは、ダイオードD4のアノ
ード、サブ回路SNのピンSNL2、次に図3Aのピン34、次にサブ回路PF
T1ピンP1Aに接続される。スナバSNは、フライバックダイオードD4が導
通を始めるまでQ1に対する高電圧ストレスを低減させる。フライバックダイオ
ードD4の両端にサブ回路DSN(図30A)を付加することにより、付加的な
整流の効率化及び保護が達成される。力率補正型AC/DCコンバータ段のフィ
ードバック補正されたブースト出力電圧はノードPF+とPF−の両端に現われ
る。調整された385ボルトのブースト出力ノードPF+は以下のものに接続す
る、すなわちサブ回路SNのピンSNOUT、ダイオードD4のカソード、サブ
回路IPFFB(図40)のピンPF+、サブ回路FBAのピンPF+、次に図
3AのピンPF+、コンデンサ〔C16||C17||R17〕、磁気素子サブ
回路 PTT1(図19)のピンP2CT、スナバのサブ回路SNA(図31)
のピンSNA3、及びスナバSNB(図32)のピンSNB3、サブ回路OVP
のピンPF+、コンデンサC4及びダイオードD70のカソードに接続する。サ
ブ回路PFT1の磁気素子巻線ノードS1Hはピン31(図3)に、次にサブ回
路CPのピンCT1Aとサブ回路PFBのピンPFVCに接続される。サブ回路
PFT1の磁気素子巻線ノードS1Lはピン33(図3)に、次にサブ回路CP
のピンCT2Aに接続される。サブ回路PFT1の磁気素子巻線ノードS2Hは
CPAのピンCT1Bに接続される。サブ回路PFT1の磁気素子巻線ノードS
2LはCPのピンCT2Bに接続される。サブ回路PFBは、ACラインの相か
らのフィードバック、Q1スイッチ電流、磁気バイアス第1段及び出力電圧フィ
ードバックを用いて、ピンPFCLK上に指令パルスを発生する。サブ回路PF
B(図24)のピンPFCLKは、サブ回路AMP1のバッファAMP増幅器の
入力のピンGA1に接続されている。サブ回路AMPのバッファを介した高速低
インピーダンスゲート駆動出力ピンGA2は、スイッチFETのQ1のゲートに
接続されている。AMPによって提供されるバッファリングは、スイッチQ1の
「オン」及び「オフ」時間を短縮し、スイッチロスを大幅に減少させる(図13
及び14参照)。Q1のソースは、サブ回路AMPのピンGA0、図3Aのピン
35、次に戻りノードBR−に接続された電流検知抵抗器R26に接続される。
R26の両端に発生した電圧はPFBのピンPFSCへとフィードバックされる
。この信号は、低ライン又は高負荷により誘起された過電流故障に応答してパル
ス幅を減少させることによってスイッチを保護するために使用される。サブ回路
FBAのピンBR−の戻りラインは、ノードBR−及びサブ回路PFBのピンB
R−に接続される。このフィードバックは非絶縁である、すなわち、第1段がP
F+で385ボルトの出力を生ずるように回路値が選択される。サブ回路のフィ
ードバック回路FBA(図40A)のピンPF1はサブ回路PFBのピンPF1
に接続されている。コントローラPFBは、ライン及び負荷条件とは独立してP
F+で実質的に一定な385ボルトを維持するためにPFCLK信号を変調する
。サブ回路FBAにおいてコンポーネントの故障が発生した場合、PBFは非常
に高い電圧に対してコンバータに指令を与える場合がある。サブ回路OVPは、
それが405ボルトを超えた場合にOVPがサブ回路BRの出力をクランプして
サブ回路LLA内のヒューズF1を開放させることになるように、第1段ブース
トを監視する。代替の過電圧回路OVP1(図42A)がOVPに取って代って
18ボルトの制御電源をクランプして、ヒューズを開放せずにコンバータのブー
スト作用を停止させることができる。サブ回路FBAのピンPF1からのノード
でサンプリングされたコンバータの出力は、サブ回路PFBのピンPF1に接続
される。BR+上のヘイバーサインは、ピンPFCLK上に可変幅の制御パルス
を発生するために、PFBによって内部の倍率器(multiplier)とともに用いら
れる。スイッチQ1の高周波数変調は、負荷/コンバータをACラインに対し抵
抗性であるように見えるようにする。過大温度保護サブ回路OTPのピンTS+
は、サブ回路AMPのピンGA+に接続されている。サーマルスイッチTHS1
はQ1に接続されている。Q1がおよそ105℃に達した場合に、THS1は開
きサブ回路AMPに対する電力を除去し、第1段を安全にシャットダウンさせる
。温度が20〜30℃降下してTHS1を閉じた後、正常な動作が再開する。第
2段は、バック段(buck stage)として構成されている。これは、第1段の38
5ボルト出力を受取る。第2の浮動基準ノードRF−のエネルギー貯蔵素子コン
デンサC4を利用することにより、最終プッシュプル段への電圧は、最小のロス
で調整可能である。サブ回路CPのピンCP18V+からの電源は、図3Aのピ
ン30に接続され、その後、サブ回路PWFM(図33)のピンPWM+及びA
MP3のピンGA+に接続される。サブ回路IPFFBのピンFBCからのフィ
ードバック電流は、まずはピン36(図3A)に、次にサブ回路IFBのピンF
BC及びサブ回路PWFMのピンPF1に接続される。サブ回路 IPFFBは
、第2段の出力が200ボルトより大きい場合にのみこのノードからの電流を分
流させる。コンバータがその設計された出力電圧に達した時に、IFBはPWF
MのピンPF1からの電流を分流させ、PWFMに対しピンPWMCLK上でパ
ルス幅を減らすよう信号を送る。サブ回路AMP3の入力ピンはサブ回路PWF
MのピンPWMCLKに接続される。AMP3バッファのピンGA2の出力はス
イッチQ2のゲートに接続されている。Q2のドレーンはD70のアノード及び
不飽和磁気要素のサブ回路BL1のピンP2B(図18B)に接続される。スイ
ッチQ2をターンオンすると、C4も充電され、磁気素子BL1内にエネルギー
が貯えられる。スイッチQ2を解除することによって、磁気素子BL1内に貯え
られたエネルギーはフライバックダイオードD70を通ってC4を充電すること
ができるようになる。より大きなパルス幅はより大きい電圧までC4を充電し、
かくして最終プッシュプル段への第1段電圧の一部分を効率よく阻止する。この
作用により、最終のコンバータ段に対し調整された電圧が提供されることになる
。第3の及び最終のプッシュプル(変圧器)コンバータ段はガルバニック絶縁、
フィルタリングを提供し、典型的に内部の高電圧母線をより低い調整された出力
電圧に変換する。効率の良いプッシュプル段は、コアの質量に対する最大負荷の
ためにNSME内に交流磁化電流を生成する。定周波数非オーバーラップ2相発
生器のサブ回路PPG(図43)は、プッシュプル出力段のための駆動を発生す
る。相1の出力ピンPH1はサブ回路AMP1のピンGA1に接続されており、
出力ピンPH2はサブ回路AMP2のピンGA1に接続されている。増幅器バッ
ファのサブ回路AMP1のピンGAP2の出力はプッシュプル出力スイッチQ6
のゲートに接続する。増幅器バッファのサブ回路AMP2のピンGAP2の出力
はプッシュプル出力スイッチQ9のゲートに接続する。AMP1及びAMP2に
よって提供されるバッファリングは、スイッチQ1のオン及びオフ時間を短縮し
、スイッチングロスを大幅に低減する。(図13及び14参照)。サブ回路CP
AのピンCP18+からの調整された18ボルトの電源は、増幅器バッファのサ
ブ回路AMP1のピンGA+、増幅器バッファのサブ回路AMP2のピンGA+
及びサブ回路PPGのピンPPG+に接続される。トランジスタQ6のドレーン
は、スナバ回路のサブ回路SNBのピンSNB1及び不飽和センタタップ付き1
次磁気素子のサブ回路PPT1のピンP2Hに接続されている。トランジスタQ
9のドレーンは、スナバ回路のサブ回路SNA(図31)のピンSNA1及びサ
ブ回路PPT1のピンP2Lに接続されている。戻りのノードPF−は、トラン
ジスタQ6のソースを、スナバ回路のサブ回路SNBのピンSNB3、トランジ
スタQ9のソース、サブ回路SNAのピンSNA3及び戻りのノードGND2に
接続する。NSMEのサブ回路PPT1のピンSHの出力は整流器サブ回路OU
TA(図25)のピンC7Bに接続し、ピンSLはC8Bに接続する。PPT1
のピンSCTのセンタタップは、出力戻り線又は負側のノードOUT−であり、
それはサブ回路のピンOUT−及びサブ回路IFBのピンOUT−及びRLOA
Dに接続する。サブ回路OUTAのピンOUT+からの電源の正の出力はRLO
AD及びサブ回路IFBのピンOUT+に接続される。素子LL1、BR、PF
A、AMP、Q1、IPFFB、IFB及びPFT1は、力率補正されたAC/
DC変換及びDC出力調整を提供する。このコンバータの調整された高電圧出力
は、効率の良い固定周波数のプッシュプル段PPG、AMP1、AMP2、Q6
、Q9、PPT1及びOUTAに電力を供給するために用いられる。磁気素子の
サブ回路PPT1は、2次側でガルバニック絶縁及び最小電圧オーバシュートを
提供し、かくして整流器サブ回路OUTAのフィルタリングの要求を最小限にお
さえる。サブ回路IFBは、AC/DCコンバータに対して高速のフィードバッ
クを提供し、ブースト段の速度は、精密な出力電圧調整及びアクティブ・リプル
・リジェクションを提供する。突然のライン又は負荷変化が発生した場合、サブ
回路IPFFBは内部ブーストを補償する。このシステムは、コンバータの中間
(低電流)段内に出力制御を集束させることと、不飽和磁気要素、バッファされ
たスイッチング、及び整流スナバ(rectifying snubber)を各段全体を通じて使
用することにより、ロスを減少させる。この組合わされた改良は、より高いシス
テム効率、より高い電力密度、より低い動作温度、及び改良された熱的耐量をも
たらし、それによってユニット出力毎の強制空気冷却の必要性を低減又は除去す
る。不飽和磁気特性は温度に対し比較的敏感でなく(図17参照)、かくしてコ
ンバータがより大きい温度範囲にわたり作動できるようにする。実際には、Kool
MuのNSMEに対する動作温度は、ワイヤ/コア絶縁により200℃に制限さ
れているが、その不飽和磁気材料は、500Cというそのキュリー温度近くまで
作動可能な状態に留まる。この構成は、力率補正された入力の過渡現象保護、迅
速なライン−負荷及びリプル補償、すぐれた出力調整、出力絶縁及び高温での静
かで効率の良い動作を提供する。
【0035】
図4は、力率補正された単一段AC/DCコンバータのサブ回路ACDCPF
の概略図である。本発明は、ライン保護フィルタのサブ回路LL(図20)及び
全波整流器サブ回路BR(図22)から成る。サブ回路PFB(図24)、スナ
バのサブ回路SN(図30)、磁気素子サブ回路PET1A(図18A)、サブ
回路CP(図26)、バッファのサブ回路AMP(図29)、過大温度サブ回路
OTP(図28)、及び電圧フィードバックのサブ回路FBA(図40A)を有
する力率補正され調整されたブースト段も含まれる。スタートアップ抵抗器 R
2、フィルタコンデンサC1、PFCコンデンサC2、フライバックダイオード
D4、スイッチトランジスタQ1、ホールドアップコンデンサC17及びC16
及び抵抗器R17も含まれる。
の概略図である。本発明は、ライン保護フィルタのサブ回路LL(図20)及び
全波整流器サブ回路BR(図22)から成る。サブ回路PFB(図24)、スナ
バのサブ回路SN(図30)、磁気素子サブ回路PET1A(図18A)、サブ
回路CP(図26)、バッファのサブ回路AMP(図29)、過大温度サブ回路
OTP(図28)、及び電圧フィードバックのサブ回路FBA(図40A)を有
する力率補正され調整されたブースト段も含まれる。スタートアップ抵抗器 R
2、フィルタコンデンサC1、PFCコンデンサC2、フライバックダイオード
D4、スイッチトランジスタQ1、ホールドアップコンデンサC17及びC16
及び抵抗器R17も含まれる。
【0036】
【表5】
【0037】
ACラインは、ピンLL1とLL2の間でサブ回路LL(図20)に接続され
る。AC/アース・グラウンドはノードLL0に接続される。フィルタにかけら
れ電圧制限されたACラインは、サブ回路 LL1のノード/ピンLL5上に現
われ、ブリッジ整流器サブ回路BR(図22)のノードBR1に接続される。フ
ィルタにかけられ電圧制限されたACのニュートラル/AC戻り線は、サブ回路
LLのピンLL6上に現われ、BRの入力ピンBR2に接続される。ライン電圧
は全波整流され、サブ回路BR(図22)のノードBR+に現われる正のヘイバ
ーサインに変換される。スタートアップ抵抗器 R2はBR+をサブ回路CPの
ピンCP+に接続する。ノードCP+は、力率コントローラのサブ回路PFA(
図24)のピンPFA+及び過大温度スイッチのサブ回路OTP(図28)のピ
ンGAPに接続する。抵抗器R2は、整流器及び調整器CPが全出力となるまで
、制御素子に対しスタートアップ電力を提供する。PFT1AからのノードS1
HはノードPFVC(サブ回路PFB)に接続される。S1Hにおける電圧がゼ
ロとなる時に、コアバイアスのゼロクロスが検知される。コアのゼロクロスはP
FCをリセットし新しいサイクルをスタートするのに用いられる。ブリッジのD
C側の正のノードBR+はコンデンサC2を通してBR−に接続される。C2は
、ラインからスイッチング電流を分離し力率を改善させるために、さまざまなラ
イン及び負荷条件に対して選択される。NSMEのサブ回路PFT1A(図18
A)のピンP1Bの1次側は、スナバのサブ回路SN(図30)のピンSNL1
、サブ回路PFBのピンBR+に接続し、ノードBR+に接続する。整流された
AC電力のための戻りラインBR−は以下のピンに接続される、すなわち、サブ
回路BRのBR−、サブ回路PFBのピンBR−、サブ回路AMPのピンGA0
、検知抵抗器R26、コンデンサ〔C16||C17||抵抗器R17〕、コン
デンサC2、サブ回路CPのピンCT0、サブ回路PFTIAのピンSICTそ
してEMIフィルタコンデンサC1を通してアース・グラウンド・ノードLL0
に接続される。出力スイッチQ1のドレーンは、ダイオードD4のアノード、サ
ブ回路PFT1AのピンP1A及びスナバのサブ回路SNのピンSNL2に接続
される。付加的な整流効率及び保護は、並列フライバックダイオードD4内にサ
ブ回路DSN(図30A)を付加することによって達成される。サブ回路は、フ
ライバックダイオードD4が導通し始めるまで、Q1に対する高電圧ストレスを
低減させる。ラインに接続されるAC/DCコンバータ段(図1)の力率補正及
びブースト調整された出力電圧はノードPF+に現われる。調整されたブースト
出力PF+は、次のものに接続する、即ち、サブ回路SNのピンSNOUT、ダ
イオードD4のカソード、コンデンサ〔C16||C17||R17〕、及びス
ナバ−DSN(図30A)のピンSNOUTに接続する。サブ回路PFT1Aの
磁気素子巻線ノードS1Hは、CPのピンCT1A及びサブ回路PFBのピンP
FVCに接続される。サブ回路 PFT1Aの磁気素子巻線ノードS1LはCP
のピンCT2Aに接続される。ACラインの相及び負荷電圧を用いるサブ回路P
FBは指令パルスPFCLKを発生する。サブ回路PFB(図24)のピンPF
CLKはサブ回路AMP1(図29)のバッファ増幅器のピンGA1の入力に接
続される。サブ回路AMPのバッファを介した高速ゲート駆動出力ピンGA2は
、スイッチFETのQ1のゲートに接続されている。AMPにより提供されるバ
ッファリングは、スイッチQ1のオン及びオフ時間を短縮し、スイッチロスを大
幅に低減させる。Q1のソースは、電流検知抵抗器R26、サブ回路PFBのピ
ンPFSCに接続され、その後戻りのノードBR−に接続される。R26の両端
に発生した電圧はPFBのピンPFSCにフィードバックされる。この信号は、
過電流故障の場合にスイッチを保護するために用いられる。サーマルスイッチT
HS1はQ1に接続されている。Q1が約105℃に達した場合にTHS1は開
き、サブ回路AMPに対する電力を除去し、第1段を安全にシャットダウンさせ
る。スイッチ温度が20〜30℃下がりTHS1を閉じた後、正常な作動が再開
する。サブ回路のフィードバック回路FBA(図40A)のピンPF1は、サブ
回路PFBのピンPF1に接続される。ノードPF+(〔C17||C16〕と
D4の接続点)でのコンバータ出力端は、サブ回路FBAのピンPF+に接続さ
れている。サブ回路FBAのピンBR−の戻りラインはサブ回路PFBのピンB
R−に接続されている。このフィードバックは非絶縁であり、回路の値はBR−
に関してPF+で実質的に一定な385ボルトの出力に対して選択される。整流
器セクションBRのピンBR+からの高電圧ヘイバーサインはサブ回路PFBの
ピンBR+に接続されている。このヘイバーサインは、コンバータACDCPF
がACラインに対し抵抗性であるように見えるようにするためにPFBにより内
部倍率器と共に使用される。サブ回路 LL1、BR、PFB、AMP、Q1、
OTP、FBA、IFB及びPFT1Aは、力率補正型AC/DC変換を行なう
。このコンバータの調整された高電圧出力は、PF+及びBR−のノードに接続
された1つ又はそれ以上の外部コンバータに電力を供給するために使用できる。
NSMEのサブ回路PPT1Aは非常に小さい波形率において高い電力レベルで
効率の良いブースト作用を提供する。サブ回路FBAは、コンバータに対する高
速フィードバックを提供し、ブースト段の速度は、精密な出力電圧調整及びアク
ティブ・リプル・リジェクションを提供する。この構成は、力率補正された入力
の過渡現象保護、急速なライン−負荷応答、優れた調整及び高温での静かな効率
の良い動作を提供する。
る。AC/アース・グラウンドはノードLL0に接続される。フィルタにかけら
れ電圧制限されたACラインは、サブ回路 LL1のノード/ピンLL5上に現
われ、ブリッジ整流器サブ回路BR(図22)のノードBR1に接続される。フ
ィルタにかけられ電圧制限されたACのニュートラル/AC戻り線は、サブ回路
LLのピンLL6上に現われ、BRの入力ピンBR2に接続される。ライン電圧
は全波整流され、サブ回路BR(図22)のノードBR+に現われる正のヘイバ
ーサインに変換される。スタートアップ抵抗器 R2はBR+をサブ回路CPの
ピンCP+に接続する。ノードCP+は、力率コントローラのサブ回路PFA(
図24)のピンPFA+及び過大温度スイッチのサブ回路OTP(図28)のピ
ンGAPに接続する。抵抗器R2は、整流器及び調整器CPが全出力となるまで
、制御素子に対しスタートアップ電力を提供する。PFT1AからのノードS1
HはノードPFVC(サブ回路PFB)に接続される。S1Hにおける電圧がゼ
ロとなる時に、コアバイアスのゼロクロスが検知される。コアのゼロクロスはP
FCをリセットし新しいサイクルをスタートするのに用いられる。ブリッジのD
C側の正のノードBR+はコンデンサC2を通してBR−に接続される。C2は
、ラインからスイッチング電流を分離し力率を改善させるために、さまざまなラ
イン及び負荷条件に対して選択される。NSMEのサブ回路PFT1A(図18
A)のピンP1Bの1次側は、スナバのサブ回路SN(図30)のピンSNL1
、サブ回路PFBのピンBR+に接続し、ノードBR+に接続する。整流された
AC電力のための戻りラインBR−は以下のピンに接続される、すなわち、サブ
回路BRのBR−、サブ回路PFBのピンBR−、サブ回路AMPのピンGA0
、検知抵抗器R26、コンデンサ〔C16||C17||抵抗器R17〕、コン
デンサC2、サブ回路CPのピンCT0、サブ回路PFTIAのピンSICTそ
してEMIフィルタコンデンサC1を通してアース・グラウンド・ノードLL0
に接続される。出力スイッチQ1のドレーンは、ダイオードD4のアノード、サ
ブ回路PFT1AのピンP1A及びスナバのサブ回路SNのピンSNL2に接続
される。付加的な整流効率及び保護は、並列フライバックダイオードD4内にサ
ブ回路DSN(図30A)を付加することによって達成される。サブ回路は、フ
ライバックダイオードD4が導通し始めるまで、Q1に対する高電圧ストレスを
低減させる。ラインに接続されるAC/DCコンバータ段(図1)の力率補正及
びブースト調整された出力電圧はノードPF+に現われる。調整されたブースト
出力PF+は、次のものに接続する、即ち、サブ回路SNのピンSNOUT、ダ
イオードD4のカソード、コンデンサ〔C16||C17||R17〕、及びス
ナバ−DSN(図30A)のピンSNOUTに接続する。サブ回路PFT1Aの
磁気素子巻線ノードS1Hは、CPのピンCT1A及びサブ回路PFBのピンP
FVCに接続される。サブ回路 PFT1Aの磁気素子巻線ノードS1LはCP
のピンCT2Aに接続される。ACラインの相及び負荷電圧を用いるサブ回路P
FBは指令パルスPFCLKを発生する。サブ回路PFB(図24)のピンPF
CLKはサブ回路AMP1(図29)のバッファ増幅器のピンGA1の入力に接
続される。サブ回路AMPのバッファを介した高速ゲート駆動出力ピンGA2は
、スイッチFETのQ1のゲートに接続されている。AMPにより提供されるバ
ッファリングは、スイッチQ1のオン及びオフ時間を短縮し、スイッチロスを大
幅に低減させる。Q1のソースは、電流検知抵抗器R26、サブ回路PFBのピ
ンPFSCに接続され、その後戻りのノードBR−に接続される。R26の両端
に発生した電圧はPFBのピンPFSCにフィードバックされる。この信号は、
過電流故障の場合にスイッチを保護するために用いられる。サーマルスイッチT
HS1はQ1に接続されている。Q1が約105℃に達した場合にTHS1は開
き、サブ回路AMPに対する電力を除去し、第1段を安全にシャットダウンさせ
る。スイッチ温度が20〜30℃下がりTHS1を閉じた後、正常な作動が再開
する。サブ回路のフィードバック回路FBA(図40A)のピンPF1は、サブ
回路PFBのピンPF1に接続される。ノードPF+(〔C17||C16〕と
D4の接続点)でのコンバータ出力端は、サブ回路FBAのピンPF+に接続さ
れている。サブ回路FBAのピンBR−の戻りラインはサブ回路PFBのピンB
R−に接続されている。このフィードバックは非絶縁であり、回路の値はBR−
に関してPF+で実質的に一定な385ボルトの出力に対して選択される。整流
器セクションBRのピンBR+からの高電圧ヘイバーサインはサブ回路PFBの
ピンBR+に接続されている。このヘイバーサインは、コンバータACDCPF
がACラインに対し抵抗性であるように見えるようにするためにPFBにより内
部倍率器と共に使用される。サブ回路 LL1、BR、PFB、AMP、Q1、
OTP、FBA、IFB及びPFT1Aは、力率補正型AC/DC変換を行なう
。このコンバータの調整された高電圧出力は、PF+及びBR−のノードに接続
された1つ又はそれ以上の外部コンバータに電力を供給するために使用できる。
NSMEのサブ回路PPT1Aは非常に小さい波形率において高い電力レベルで
効率の良いブースト作用を提供する。サブ回路FBAは、コンバータに対する高
速フィードバックを提供し、ブースト段の速度は、精密な出力電圧調整及びアク
ティブ・リプル・リジェクションを提供する。この構成は、力率補正された入力
の過渡現象保護、急速なライン−負荷応答、優れた調整及び高温での静かな効率
の良い動作を提供する。
【0038】
図4Aは、自動負荷レベリング(auto load leveling)のサブ回路ACDCP
F1を有する力率補正型コンバータの概略図である。本発明は、ラインフィルタ
のサブ回路LF(図20A)、高速スタートのサブ回路FS1(図45)、過渡
用ダイオード(transient diode)D460、D461及びD462(図46)
及びインラッシュ・リミタのサブ回路SS1(図44)から成る。サブ回路PF
B(図24)、スナバのサブ回路SNBB(図30B)、磁気素子サブ回路PF
T1A(図18A)、サブ回路CP1(図26A)、バッファのサブ回路AMP
(図29)、過大温度サブ回路OTP(図28)、過電圧サブ回路FB2(図4
1A)及び電圧フィードバックのサブ回路FBD(図40D)を有する、力率補
正され調整されたブースト段も含まれる。自動負荷レベリング抵抗器R345、
フィルタコンデンサC1、PFCコンデンサC2、フライバックダイオードD4
、スイッチトランジスタQ1、ホールドアップコンデンサC442及びC417
も含まれる。
F1を有する力率補正型コンバータの概略図である。本発明は、ラインフィルタ
のサブ回路LF(図20A)、高速スタートのサブ回路FS1(図45)、過渡
用ダイオード(transient diode)D460、D461及びD462(図46)
及びインラッシュ・リミタのサブ回路SS1(図44)から成る。サブ回路PF
B(図24)、スナバのサブ回路SNBB(図30B)、磁気素子サブ回路PF
T1A(図18A)、サブ回路CP1(図26A)、バッファのサブ回路AMP
(図29)、過大温度サブ回路OTP(図28)、過電圧サブ回路FB2(図4
1A)及び電圧フィードバックのサブ回路FBD(図40D)を有する、力率補
正され調整されたブースト段も含まれる。自動負荷レベリング抵抗器R345、
フィルタコンデンサC1、PFCコンデンサC2、フライバックダイオードD4
、スイッチトランジスタQ1、ホールドアップコンデンサC442及びC417
も含まれる。
【0039】
【表6】
【0040】
ACラインはノードLL1とLL2の間でサブ回路LF(図20A)に接続さ
れている。AC/アース・グラウンドはノードLL0に接続されている。フィル
タにかけられ整流されたACラインはサブ回路LFのピンBR+上に現われ、過
渡用ダイオードD460−462のアノードに接続する。ダイオードD460−
462のカソードはノードRF+及び主蓄積コンデンサC442に接続する。ラ
イン電圧はサブ回路LF(図20A)のノードB+上に現われる正のヘイバーサ
インに変換され全波整流された電圧である。フィルタのサブ回路LFのノードB
+は、PFB(図24)の入力ピンBR2、C2の正側、PFT1AのピンPB
1、SS1のピンB+に接続されている。コンデンサC2は、ラインからスイッ
チ電流を分離させ力率を改善するように、さまざまなライン及び負荷条件に対し
て選択される。高速スタートのサブ回路FS1のノードTP17はサブ回路CP
1のピンTP17に接続する。CP1のノードVCCは、力率コントローラのサ
ブ回路PFA(図24)のピンPFA+に接続し、自己負荷レベリング抵抗器R
345はPFBのピンPF1及びFBDのPF1に接続する。FS1のVCCは
過大温度スイッチのサブ回路OTP(図28)のピンGAP上に接続する。高速
スタートFS1は、コンバータが全電力になるまでスタートアップ電力を提供す
る。それは又ブーストしない期間が延びた場合に制御電力を提供する。PFT1
AからのノードS1HはノードPFVC(サブ回路PFB)に接続される。コア
バイアスのゼロクロスはSH1における電圧がゼロであるときに検知される。コ
アのゼロクロスは、U1Bをリセットし、新しいサイクルをスタートするのに用
いられる。NSMEのサブ回路PFTIA(図18A)のピンP1Bの1次側は
、スナバのサブ回路SNBB(図30B)のピンSNL2、サブ回路PFBのピ
ンBR+に接続し、そしてノードB+に接続する。整流されたAC電力のための
戻りラインBR−は以下のピンに接続されている、すなわち、サブ回路LFのB
R−、サブ回路PFBのピンBR−、サブ回路AMPのピンGA0、サブ回路S
S1のピンBR−、検知抵抗器R26、サブ回路SS1のピンBR−、コンデン
サC417及びC2、サブ回路CP1のピンCT0、サブ回路FB2のピンBR
−、サブ回路FBDのピンBR−、サブ回路FS1のピンBR−、サブ回路PF
T1AのピンS1CTそしてEMIフィルタコンデンサC1を通してアース・グ
ラウンド・ノードLL0に接続されている。出力スイッチQ1のドレーンは、ダ
イオードD4のアノード、サブ回路PFT1AのピンP1A及びスナバのサブ回
路SNBBのピンSNL2に接続される。スイッチ保護は、並列フライバックダ
イオードD4内にサブ回路SNBB(図30B)に付加することによって達成さ
れる。サブ回路SNBBは、フライバックダイオードD4が導通し始めるまで、
Q1に対する高電圧ストレスを低減させる。コンバータの調整された出力電圧が
ノードPF+上に現われる。調整されたブースト出力PF+は以下のものに接続
する、即ち、サブ回路SNBBのピンSNOUT、ダイオードD4のカソード、
コンデンサC417、サブ回路FS1のピンPF+、サブ回路SS1のピンPF
+及びダイオードD460−462のカソードに接続する。サブ回路PFT1A
の磁気素子巻線ノードS1HはCP1のピンCT1A及びサブ回路 PFBのピ
ンPFVCに接続される。サブ回路PFTIAの磁気素子巻線ノードS1LはC
P1のピンCT2Aに接続される。ACラインの相、及び負荷電圧を用いるサブ
回路PFBは指令パルスPFCLKを発生する。サブ回路 PFB(図24)の
ピンPFCLKはサブ回路AMP1(図29)のバッファ増幅器のピンGA1の
入力に接続される。サブ回路AMPのバッファを介した高速ゲート駆動出力ピン
GA2は主スイッチQ1のゲートに接続されている。AMPにより提供されるバ
ッファリングは、スイッチQ1の「オン」及び「オフ」時間を短縮し、スイッチ
ロスを大幅に低減させる。Q1のソースは、電流検知抵抗器R26、サブ回路P
FBのピンPFSCに接続され、その後戻りのノードBR−に接続される。R2
6の両端に発生した電圧はPFBのピンPFSCにフィードバックされる。この
信号は、過電流故障の場合にスイッチを保護するために用いられる。サーマルス
イッチTHS1はQ1に熱的に連結されている。Q1が約105℃に達した場合
、THS1は開き、サブ回路AMPに対する電力を除去し、ブースト動作を完全
にシャットダウンさせる。スイッチ温度が20〜30℃下がりTHS1を閉じた
後、正常な作動が再開する。サブ回路のフィードバック回路FBD(図40D)
のピンPF1はサブ回路PFBのピンPF1に接続される。サブ回路のフィード
バック回路FB2(図41A)のピンPF2はサブ回路PFBのピンPF2に接
続される。このフィードバックは非絶縁であり、回路の値は、BR−に関してP
F+で実質的に一定な385ボルトの出力に対して選択される。整流器セクショ
ンのピンB+からの高電圧ヘイバーサインはサブ回路PFBのピンBR+に接続
されている。このヘイバーサインは、コンバータACDCPF1がACラインに
対し抵抗性であるように見えるようにするためにPFBにより内部倍率器と共に
使用される。このコンバータの調整された高電圧出力は並列接続された1つ又は
それ以上の外部コンバータと共に使用するために用いることができる。コンバー
タACDCPF1の独特の機能は自動負荷配分機能(automatic load-sharring
feature)である。信号VCCが、図26Bに示されているように負荷の関数と
して変化するとする。ノードVCCとPF1の間の接続された負荷レベルリング
抵抗器が出力電圧を負荷/ブーストの増大につれてより低く調整する。この独特
の作用によりユニットは典型的なマスタースレーブ接続無しで並列に動作するこ
とが可能となる。この様にして、負荷が軽いコンバータはその出力電圧を増大さ
せ、かくしてより多くの負荷を受入れることになる。同様に負荷が重いコンバー
タは電圧を減少させ、並列コンバータの方へ負荷を自動的に落すことになる。こ
のようにして、大電力用又は冗長なアプリケーションのために、いかなる数のコ
ンバータでも並列に接続することができる。先行技術のマスター/スレーブ構成
では、マスターユニットのロスは大問題である。本発明においては、1つのユニ
ットの故障又は除去が残りのユニット(1つまたは複数)に付加的な負荷を引受
けさせる。NSMEのサブ回路PPT1A1は、非常に小さい波形率で高い電力
レベルで効率の良いブースト作用を提供する。インラッシュ・リミタのサブ回路
SS1は最小のシステムの乱れで「ホットスワッピング(hot swapping)」を可
能にする。独特の磁気機能(magnetic feature)は、一般的技術のコンバータが
可能でない温度範囲でフルパワー動作を可能にする。高い力率、過渡現象保護、
低いインラッシュ電流、優れた調整、故障状態からの自動的回復及び温度限界で
の静かで効率の良い動作が可能である。
れている。AC/アース・グラウンドはノードLL0に接続されている。フィル
タにかけられ整流されたACラインはサブ回路LFのピンBR+上に現われ、過
渡用ダイオードD460−462のアノードに接続する。ダイオードD460−
462のカソードはノードRF+及び主蓄積コンデンサC442に接続する。ラ
イン電圧はサブ回路LF(図20A)のノードB+上に現われる正のヘイバーサ
インに変換され全波整流された電圧である。フィルタのサブ回路LFのノードB
+は、PFB(図24)の入力ピンBR2、C2の正側、PFT1AのピンPB
1、SS1のピンB+に接続されている。コンデンサC2は、ラインからスイッ
チ電流を分離させ力率を改善するように、さまざまなライン及び負荷条件に対し
て選択される。高速スタートのサブ回路FS1のノードTP17はサブ回路CP
1のピンTP17に接続する。CP1のノードVCCは、力率コントローラのサ
ブ回路PFA(図24)のピンPFA+に接続し、自己負荷レベリング抵抗器R
345はPFBのピンPF1及びFBDのPF1に接続する。FS1のVCCは
過大温度スイッチのサブ回路OTP(図28)のピンGAP上に接続する。高速
スタートFS1は、コンバータが全電力になるまでスタートアップ電力を提供す
る。それは又ブーストしない期間が延びた場合に制御電力を提供する。PFT1
AからのノードS1HはノードPFVC(サブ回路PFB)に接続される。コア
バイアスのゼロクロスはSH1における電圧がゼロであるときに検知される。コ
アのゼロクロスは、U1Bをリセットし、新しいサイクルをスタートするのに用
いられる。NSMEのサブ回路PFTIA(図18A)のピンP1Bの1次側は
、スナバのサブ回路SNBB(図30B)のピンSNL2、サブ回路PFBのピ
ンBR+に接続し、そしてノードB+に接続する。整流されたAC電力のための
戻りラインBR−は以下のピンに接続されている、すなわち、サブ回路LFのB
R−、サブ回路PFBのピンBR−、サブ回路AMPのピンGA0、サブ回路S
S1のピンBR−、検知抵抗器R26、サブ回路SS1のピンBR−、コンデン
サC417及びC2、サブ回路CP1のピンCT0、サブ回路FB2のピンBR
−、サブ回路FBDのピンBR−、サブ回路FS1のピンBR−、サブ回路PF
T1AのピンS1CTそしてEMIフィルタコンデンサC1を通してアース・グ
ラウンド・ノードLL0に接続されている。出力スイッチQ1のドレーンは、ダ
イオードD4のアノード、サブ回路PFT1AのピンP1A及びスナバのサブ回
路SNBBのピンSNL2に接続される。スイッチ保護は、並列フライバックダ
イオードD4内にサブ回路SNBB(図30B)に付加することによって達成さ
れる。サブ回路SNBBは、フライバックダイオードD4が導通し始めるまで、
Q1に対する高電圧ストレスを低減させる。コンバータの調整された出力電圧が
ノードPF+上に現われる。調整されたブースト出力PF+は以下のものに接続
する、即ち、サブ回路SNBBのピンSNOUT、ダイオードD4のカソード、
コンデンサC417、サブ回路FS1のピンPF+、サブ回路SS1のピンPF
+及びダイオードD460−462のカソードに接続する。サブ回路PFT1A
の磁気素子巻線ノードS1HはCP1のピンCT1A及びサブ回路 PFBのピ
ンPFVCに接続される。サブ回路PFTIAの磁気素子巻線ノードS1LはC
P1のピンCT2Aに接続される。ACラインの相、及び負荷電圧を用いるサブ
回路PFBは指令パルスPFCLKを発生する。サブ回路 PFB(図24)の
ピンPFCLKはサブ回路AMP1(図29)のバッファ増幅器のピンGA1の
入力に接続される。サブ回路AMPのバッファを介した高速ゲート駆動出力ピン
GA2は主スイッチQ1のゲートに接続されている。AMPにより提供されるバ
ッファリングは、スイッチQ1の「オン」及び「オフ」時間を短縮し、スイッチ
ロスを大幅に低減させる。Q1のソースは、電流検知抵抗器R26、サブ回路P
FBのピンPFSCに接続され、その後戻りのノードBR−に接続される。R2
6の両端に発生した電圧はPFBのピンPFSCにフィードバックされる。この
信号は、過電流故障の場合にスイッチを保護するために用いられる。サーマルス
イッチTHS1はQ1に熱的に連結されている。Q1が約105℃に達した場合
、THS1は開き、サブ回路AMPに対する電力を除去し、ブースト動作を完全
にシャットダウンさせる。スイッチ温度が20〜30℃下がりTHS1を閉じた
後、正常な作動が再開する。サブ回路のフィードバック回路FBD(図40D)
のピンPF1はサブ回路PFBのピンPF1に接続される。サブ回路のフィード
バック回路FB2(図41A)のピンPF2はサブ回路PFBのピンPF2に接
続される。このフィードバックは非絶縁であり、回路の値は、BR−に関してP
F+で実質的に一定な385ボルトの出力に対して選択される。整流器セクショ
ンのピンB+からの高電圧ヘイバーサインはサブ回路PFBのピンBR+に接続
されている。このヘイバーサインは、コンバータACDCPF1がACラインに
対し抵抗性であるように見えるようにするためにPFBにより内部倍率器と共に
使用される。このコンバータの調整された高電圧出力は並列接続された1つ又は
それ以上の外部コンバータと共に使用するために用いることができる。コンバー
タACDCPF1の独特の機能は自動負荷配分機能(automatic load-sharring
feature)である。信号VCCが、図26Bに示されているように負荷の関数と
して変化するとする。ノードVCCとPF1の間の接続された負荷レベルリング
抵抗器が出力電圧を負荷/ブーストの増大につれてより低く調整する。この独特
の作用によりユニットは典型的なマスタースレーブ接続無しで並列に動作するこ
とが可能となる。この様にして、負荷が軽いコンバータはその出力電圧を増大さ
せ、かくしてより多くの負荷を受入れることになる。同様に負荷が重いコンバー
タは電圧を減少させ、並列コンバータの方へ負荷を自動的に落すことになる。こ
のようにして、大電力用又は冗長なアプリケーションのために、いかなる数のコ
ンバータでも並列に接続することができる。先行技術のマスター/スレーブ構成
では、マスターユニットのロスは大問題である。本発明においては、1つのユニ
ットの故障又は除去が残りのユニット(1つまたは複数)に付加的な負荷を引受
けさせる。NSMEのサブ回路PPT1A1は、非常に小さい波形率で高い電力
レベルで効率の良いブースト作用を提供する。インラッシュ・リミタのサブ回路
SS1は最小のシステムの乱れで「ホットスワッピング(hot swapping)」を可
能にする。独特の磁気機能(magnetic feature)は、一般的技術のコンバータが
可能でない温度範囲でフルパワー動作を可能にする。高い力率、過渡現象保護、
低いインラッシュ電流、優れた調整、故障状態からの自動的回復及び温度限界で
の静かで効率の良い動作が可能である。
【0041】
図5は、飽和及び不飽和磁気素子における典型的な電流を比較するグラフであ
る。インダクタンスは、NSMEにおける高い温度及び電流で本来的に変化しな
いので、飽和磁気要素では一般的なインダクタンスの急速な減少に起因する大き
な電流スパイクは見られない。その結果、破壊的電流レベル、過大なギャップ漏
洩、磁化ロス及び磁気素子の加熱は、NSMEでは回避されることになる。
る。インダクタンスは、NSMEにおける高い温度及び電流で本来的に変化しな
いので、飽和磁気要素では一般的なインダクタンスの急速な減少に起因する大き
な電流スパイクは見られない。その結果、破壊的電流レベル、過大なギャップ漏
洩、磁化ロス及び磁気素子の加熱は、NSMEでは回避されることになる。
【0042】
図6は、非絶縁型ローサイド・スイッチバック・コンバータ(low side sitch
buck converter)のサブ回路NILBKについての概略図である。サブ回路N
ILBKは、抵抗器R20、ダイオードD6、コンデンサC6、FETトランジ
スタQ111、サブ回路CP(図26)、サブ回路PFT1A(図18A)、サ
ブ回路IFB(図40B)、サブ回路AMP(図29)及び サブ回路PWFM
(図33)から成る。
buck converter)のサブ回路NILBKについての概略図である。サブ回路N
ILBKは、抵抗器R20、ダイオードD6、コンデンサC6、FETトランジ
スタQ111、サブ回路CP(図26)、サブ回路PFT1A(図18A)、サ
ブ回路IFB(図40B)、サブ回路AMP(図29)及び サブ回路PWFM
(図33)から成る。
【0043】
【表7】
【0044】
外部電源VBATはピンDCIN+及びDCIN−に接続する。DCIN+か
ら抵抗器R20を通して、サブ回路CPのピンCP+、サブ回路AMPのピンG
A+及びサブ回路PWFMのピンPWFM+に接続する。抵抗器R20は、調整
器のサブ回路CPがその18ボルトの全出力に到達する前にはコンバータに対し
スタートアップ電力を提供する。VBATの負側は、ピンDCIN−に接続され
、このピンは、サブ回路PWFMのピンPWFM0、サブ回路AMPのピンGA
0、Q111のソース、サブ回路IFBのピンFBE、サブ回路CPのピンCT
0及びサブ回路PFT1のピンSICTに接続する。サブ回路PFT1Aの磁気
素子巻線ノードS1HはCPのピンCT1Aに接続される。サブ回路PFT1の
磁気素子巻線ノードS1CTはCPのピンCT0に接続される。サブ回路PFT
1Aの磁気素子巻線ノードSIHはCPのピンCT2Aに接続される。サブ回路
のCP+からの調整された18ボルトは、R20、サブ回路AMPのピンGA+
に、及びサブ回路PWFMのピンPWFM+に接続される。サブ回路PWFMは
可変パルス幅動作用に設計されている。PWFMは、サブ回路IFBのピンFB
Cからのフィードバック電流なしで最大パルス幅90〜95%用に構成されてい
る。フィードバック電流を増大させると、コンバータNILBKからのパルス幅
及び出力電圧が減少する。サブ回路PWFMのクロック/PWM出力のピンCL
Kはバッファのサブ回路AMPの入力ピンGA1に接続されている。サブ回路A
MPのピンGA2の出力はQ111のゲートに接続されている。入力ノードDC
IN+は、フライバックダイオードD6のカソード、サブ回路IFBのピンOU
T+、抵抗器RLOAD、コンデンサC6及びピンB+に接続する。Q111の
ドレーンはサブ回路PFT1のピンP1B及びD6のアノードに接続される。サ
ブ回路PFT1AのピンP1Aは、コンデンサC6、RLOAD、サブ回路IF
BのピンOUT−及びノードB−に接続される。サブ回路PWFMのピンCLK
を用いて高バッファAMP出力のピンGA2は、トランジスタ スイッチQ11
1のゲートを充電する。スイッチQ111は、電源VBATからNSMEのPF
T1Aを通したコンデンサC10の充電及びPFT1A内へのエネルギーの貯蔵
を行なう。サブ回路IFBからのフィードバック出力のピンFBCは、サブ回路
PWFMのパルス幅調整ピンPW1に接続される。サブ回路IFBは、PW1か
らの電流を除去して、PWFMにパルス幅又は信号CLKのオン時間を低減する
ように指令する。サブ回路PWFMが指令されたパルス幅に達した後、PWFM
は、出力ピンCLKをロー(low)にスイッチしてQ111を「オフ」にし、P
FT1Aへの電流を停止させる。調整器のサブ回路CPの負荷内に移されなかっ
たエネルギーは、今やNSMEのPFTIAから順バイアスされたダイオードD
6内へ放出されてコンデンサC6を充電する。スイッチQ111の「オン」時間
を変調することにより、コンバータのバック電圧(buck voltage)は調節される
。調節された電圧はノードB−とB+の両端に発生される。サブ回路IFBは、
サブ回路PWFMに対し絶縁されたフィードバック電圧を提供する。コンバータ
出力(ノードB+及びB−)が設計された電圧にあることをサブ回路IFBが検
知した時に、REFからの電流はPM1から除去される。PM1からの電流を減
らすこと(sinking current)は、より短かいパルス幅をPWFMに指令し、か
くしてコンバータの出力電圧を減少させる。IFBからのフィードバック信号が
最小出力に対してPWFMに指令した場合であるとする。スイッチQ111ヘの
ゲートドライブが除去されて、全てのバック活動(bulk activity)を停止し、
コンデンサC6はRLOADを通して放電する。VBATからの入力電流は正弦
電流であり、コンバータを非常に静かなものにする。さらに、スイッチQ111
は大きいフライバック電圧にさらされない。スイッチに対して加わるストレスは
少なく、それによってMTBFは増大する。サブ回路NILBKは、このコンバ
ータトポロジにおいてNSMEの望ましい特性を利用している。NSMEの10
0(図18A)の1次インダクタンス及びサブ回路IFB内の部品の値を調整す
ることにより、出力バック電圧(output buck voltage)が決定される。
ら抵抗器R20を通して、サブ回路CPのピンCP+、サブ回路AMPのピンG
A+及びサブ回路PWFMのピンPWFM+に接続する。抵抗器R20は、調整
器のサブ回路CPがその18ボルトの全出力に到達する前にはコンバータに対し
スタートアップ電力を提供する。VBATの負側は、ピンDCIN−に接続され
、このピンは、サブ回路PWFMのピンPWFM0、サブ回路AMPのピンGA
0、Q111のソース、サブ回路IFBのピンFBE、サブ回路CPのピンCT
0及びサブ回路PFT1のピンSICTに接続する。サブ回路PFT1Aの磁気
素子巻線ノードS1HはCPのピンCT1Aに接続される。サブ回路PFT1の
磁気素子巻線ノードS1CTはCPのピンCT0に接続される。サブ回路PFT
1Aの磁気素子巻線ノードSIHはCPのピンCT2Aに接続される。サブ回路
のCP+からの調整された18ボルトは、R20、サブ回路AMPのピンGA+
に、及びサブ回路PWFMのピンPWFM+に接続される。サブ回路PWFMは
可変パルス幅動作用に設計されている。PWFMは、サブ回路IFBのピンFB
Cからのフィードバック電流なしで最大パルス幅90〜95%用に構成されてい
る。フィードバック電流を増大させると、コンバータNILBKからのパルス幅
及び出力電圧が減少する。サブ回路PWFMのクロック/PWM出力のピンCL
Kはバッファのサブ回路AMPの入力ピンGA1に接続されている。サブ回路A
MPのピンGA2の出力はQ111のゲートに接続されている。入力ノードDC
IN+は、フライバックダイオードD6のカソード、サブ回路IFBのピンOU
T+、抵抗器RLOAD、コンデンサC6及びピンB+に接続する。Q111の
ドレーンはサブ回路PFT1のピンP1B及びD6のアノードに接続される。サ
ブ回路PFT1AのピンP1Aは、コンデンサC6、RLOAD、サブ回路IF
BのピンOUT−及びノードB−に接続される。サブ回路PWFMのピンCLK
を用いて高バッファAMP出力のピンGA2は、トランジスタ スイッチQ11
1のゲートを充電する。スイッチQ111は、電源VBATからNSMEのPF
T1Aを通したコンデンサC10の充電及びPFT1A内へのエネルギーの貯蔵
を行なう。サブ回路IFBからのフィードバック出力のピンFBCは、サブ回路
PWFMのパルス幅調整ピンPW1に接続される。サブ回路IFBは、PW1か
らの電流を除去して、PWFMにパルス幅又は信号CLKのオン時間を低減する
ように指令する。サブ回路PWFMが指令されたパルス幅に達した後、PWFM
は、出力ピンCLKをロー(low)にスイッチしてQ111を「オフ」にし、P
FT1Aへの電流を停止させる。調整器のサブ回路CPの負荷内に移されなかっ
たエネルギーは、今やNSMEのPFTIAから順バイアスされたダイオードD
6内へ放出されてコンデンサC6を充電する。スイッチQ111の「オン」時間
を変調することにより、コンバータのバック電圧(buck voltage)は調節される
。調節された電圧はノードB−とB+の両端に発生される。サブ回路IFBは、
サブ回路PWFMに対し絶縁されたフィードバック電圧を提供する。コンバータ
出力(ノードB+及びB−)が設計された電圧にあることをサブ回路IFBが検
知した時に、REFからの電流はPM1から除去される。PM1からの電流を減
らすこと(sinking current)は、より短かいパルス幅をPWFMに指令し、か
くしてコンバータの出力電圧を減少させる。IFBからのフィードバック信号が
最小出力に対してPWFMに指令した場合であるとする。スイッチQ111ヘの
ゲートドライブが除去されて、全てのバック活動(bulk activity)を停止し、
コンデンサC6はRLOADを通して放電する。VBATからの入力電流は正弦
電流であり、コンバータを非常に静かなものにする。さらに、スイッチQ111
は大きいフライバック電圧にさらされない。スイッチに対して加わるストレスは
少なく、それによってMTBFは増大する。サブ回路NILBKは、このコンバ
ータトポロジにおいてNSMEの望ましい特性を利用している。NSMEの10
0(図18A)の1次インダクタンス及びサブ回路IFB内の部品の値を調整す
ることにより、出力バック電圧(output buck voltage)が決定される。
【0045】
図8は、タンク結合型単一段コンバータのサブ回路TCTPについての概略図
である。サブ回路TCTPは、抵抗器R20及びRLOAD、コンデンサC10
、ダーリントントランジスタ Q10及びQ20、サブ回路CP(図26)、サ
ブ回路PFT1(図18)、サブ回路OUTB(図25A)、サブ回路IFB(
図40B)及びサブ回路PWFM(図33)から構成されている。
である。サブ回路TCTPは、抵抗器R20及びRLOAD、コンデンサC10
、ダーリントントランジスタ Q10及びQ20、サブ回路CP(図26)、サ
ブ回路PFT1(図18)、サブ回路OUTB(図25A)、サブ回路IFB(
図40B)及びサブ回路PWFM(図33)から構成されている。
【0046】
【表8】
【0047】
外部電源VBATはピンDC1N+及びDCIN−に接続する。DCIN+か
ら、Q10のコレクタへ、次に抵抗器R20を通ってサブ回路CPのピンCP+
へ、そしてサブ回路PWFMのピンPWFM+に接続する。抵抗器20は、調整
器のサブ回路CPがその18ボルト全出力に達する前にはコンバータにスタート
アップ電力を提供する。VBATの負側は、ピンDCIN−のグラウンド/戻り
のノードGNDに接続されている。ノードGNDは、サブ回路PWFM0のピン
PWFM0、Q20のコレクタ、C10、サブ回路CPのピンCT0及びサブ回
路PFT1のピンS1CTに接続する。サブ回路PFT1の磁気素子巻線ノード
S1HはCPのCT1Aに接続される。サブ回路PFT1の磁気素子巻線ノード
S1LはCPのCT2Aに接続される。サブ回路PFT1の磁気素子巻線S1C
TはCPのピンCT0に接続される。サブ回路PFT1の磁気素子巻線ノードS
2HはCPのピンCT2Aに接続されている。サブ回路のCP+からの調整され
た18ボルトはR20及びサブ回路PWFMのピンPWFM+に接続される。サ
ブ回路PWFMは一定な50%のデューティサイクルの可変周波数発生器のため
に設計されている。サブ回路PWFMのクロック出力ピンCLKはQ10及びQ
20のベースに接続されている。Q10及びQ20のエミッタはサブ回路PFT
1のピンP1Bに接続されている。これが、エミッタフォロワ構成を形成する。
サブ回路PFT1のピンP1AはタンクコンデンサC10を通してノードGND
に接続されている。PWFMのCLKピンを用いて、高順バイアスされたトラン
ジスタ(high forward biased transistor)Q10は、BAT1からそのタンク
(tank)に電流を供給し、NSMEのPFT1を通してコンデンサC10を充電
し、エネルギーをPFT1内に移す。サブ回路PWFMはCLKをロー(low)
にスイッチし、Q10を「オフ」にし、PFT1内への電流を停止させる。負荷
内に移されなかったエネルギーは、NSMEのPFT1から今や順バイアスされ
たPNPトランジスタQ20内にコンデンサC10へ戻るように放出される。か
くして、2次負荷によって使用されなかったあらゆるエネルギーは、次のサイク
ルで使用されるべく1次タンクに戻るよう移される。スイッチングが共振周波数
で生じる時に、タンク内に大きな循環電流が発生する。同様に、C10は非常に
大きい電圧まで充電され、放電される。図35中のオシログラフは、18ボルト
に等しいVBATでコンデンサC10の両端に発生した実際の電圧である。NS
MEのPFT1のノードP1A及びP1Aの両端に非常に大きい229ボルトの
ピーク−ピーク電圧が発生した。大きい1次電圧は、巻線102及び103(図
18)により得られた磁束であり、負荷又は整流器サブ回路OUTBに転送され
るべき大きなバイアスをNSMEのPFT1内に発生する。サブ回路PFT1の
磁気素子巻線ノードS2LはOUTBのC8bに接続される。サブ回路PFT1
の磁気素子巻線ノードS2Hは、サブ回路OUTBのノードOUT−のC7Bに
接続されている。ノードOUT−は、RLOAD、ピンB−及びサブ回路IFB
のピンOUT−に接続される。OUTBのピンOUT+に整流された電力が送ら
れ、これはRLOAD、ピンB+及びサブ回路IFBのピンOUT+に接続され
る。サブ回路IFBはサブ回路PWFMに対して絶縁されたフィードバック信号
を提供する。サブ回路PWFMの周波数制御ピンFM1はサブ回路IFBのピン
FBEに接続される。サブ回路PWFMの内部基準ピンREFはサブ回路IFB
のピンFBCに接続される。PWFMはタンクの共振周波数で動作するように設
計されている。サブ回路IFBがコンバータ出力を検知した時に、コンバータ出
力は設計電圧にあり、REFからの電流はFM1内に注入される。FM1への電
流の注入はPWFMをより低い周波数に指令する。共振以下で動作すると、1次
タンクに加えられるエネルギー量は低減され、従って、コンバータ出力電圧は減
少する。IFBからのフィードバック信号がPWFMを0Hzに指令した場合、
全ての1次側活動(primary activity)は停止する。VBATからの入力電流は
正弦電流であり、コンバータをきわめて静かなものにする。さらに、スイッチQ
10及びQ20が大きな循環電圧(circulating voltage)にさらされることは
決してない(図35)。スイッチに対して加わるストレスは少なく、それによっ
てMTBFは増大する。サブ回路TCTPはこのコンバータトポロジにおいてN
SMEの望ましい特性を利用するものである。2次ターンを調整することによっ
て、TCTPは非常に大きいAC又はDC出力電圧ならびに低圧高電流出力を発
生することができるようになる。
ら、Q10のコレクタへ、次に抵抗器R20を通ってサブ回路CPのピンCP+
へ、そしてサブ回路PWFMのピンPWFM+に接続する。抵抗器20は、調整
器のサブ回路CPがその18ボルト全出力に達する前にはコンバータにスタート
アップ電力を提供する。VBATの負側は、ピンDCIN−のグラウンド/戻り
のノードGNDに接続されている。ノードGNDは、サブ回路PWFM0のピン
PWFM0、Q20のコレクタ、C10、サブ回路CPのピンCT0及びサブ回
路PFT1のピンS1CTに接続する。サブ回路PFT1の磁気素子巻線ノード
S1HはCPのCT1Aに接続される。サブ回路PFT1の磁気素子巻線ノード
S1LはCPのCT2Aに接続される。サブ回路PFT1の磁気素子巻線S1C
TはCPのピンCT0に接続される。サブ回路PFT1の磁気素子巻線ノードS
2HはCPのピンCT2Aに接続されている。サブ回路のCP+からの調整され
た18ボルトはR20及びサブ回路PWFMのピンPWFM+に接続される。サ
ブ回路PWFMは一定な50%のデューティサイクルの可変周波数発生器のため
に設計されている。サブ回路PWFMのクロック出力ピンCLKはQ10及びQ
20のベースに接続されている。Q10及びQ20のエミッタはサブ回路PFT
1のピンP1Bに接続されている。これが、エミッタフォロワ構成を形成する。
サブ回路PFT1のピンP1AはタンクコンデンサC10を通してノードGND
に接続されている。PWFMのCLKピンを用いて、高順バイアスされたトラン
ジスタ(high forward biased transistor)Q10は、BAT1からそのタンク
(tank)に電流を供給し、NSMEのPFT1を通してコンデンサC10を充電
し、エネルギーをPFT1内に移す。サブ回路PWFMはCLKをロー(low)
にスイッチし、Q10を「オフ」にし、PFT1内への電流を停止させる。負荷
内に移されなかったエネルギーは、NSMEのPFT1から今や順バイアスされ
たPNPトランジスタQ20内にコンデンサC10へ戻るように放出される。か
くして、2次負荷によって使用されなかったあらゆるエネルギーは、次のサイク
ルで使用されるべく1次タンクに戻るよう移される。スイッチングが共振周波数
で生じる時に、タンク内に大きな循環電流が発生する。同様に、C10は非常に
大きい電圧まで充電され、放電される。図35中のオシログラフは、18ボルト
に等しいVBATでコンデンサC10の両端に発生した実際の電圧である。NS
MEのPFT1のノードP1A及びP1Aの両端に非常に大きい229ボルトの
ピーク−ピーク電圧が発生した。大きい1次電圧は、巻線102及び103(図
18)により得られた磁束であり、負荷又は整流器サブ回路OUTBに転送され
るべき大きなバイアスをNSMEのPFT1内に発生する。サブ回路PFT1の
磁気素子巻線ノードS2LはOUTBのC8bに接続される。サブ回路PFT1
の磁気素子巻線ノードS2Hは、サブ回路OUTBのノードOUT−のC7Bに
接続されている。ノードOUT−は、RLOAD、ピンB−及びサブ回路IFB
のピンOUT−に接続される。OUTBのピンOUT+に整流された電力が送ら
れ、これはRLOAD、ピンB+及びサブ回路IFBのピンOUT+に接続され
る。サブ回路IFBはサブ回路PWFMに対して絶縁されたフィードバック信号
を提供する。サブ回路PWFMの周波数制御ピンFM1はサブ回路IFBのピン
FBEに接続される。サブ回路PWFMの内部基準ピンREFはサブ回路IFB
のピンFBCに接続される。PWFMはタンクの共振周波数で動作するように設
計されている。サブ回路IFBがコンバータ出力を検知した時に、コンバータ出
力は設計電圧にあり、REFからの電流はFM1内に注入される。FM1への電
流の注入はPWFMをより低い周波数に指令する。共振以下で動作すると、1次
タンクに加えられるエネルギー量は低減され、従って、コンバータ出力電圧は減
少する。IFBからのフィードバック信号がPWFMを0Hzに指令した場合、
全ての1次側活動(primary activity)は停止する。VBATからの入力電流は
正弦電流であり、コンバータをきわめて静かなものにする。さらに、スイッチQ
10及びQ20が大きな循環電圧(circulating voltage)にさらされることは
決してない(図35)。スイッチに対して加わるストレスは少なく、それによっ
てMTBFは増大する。サブ回路TCTPはこのコンバータトポロジにおいてN
SMEの望ましい特性を利用するものである。2次ターンを調整することによっ
て、TCTPは非常に大きいAC又はDC出力電圧ならびに低圧高電流出力を発
生することができるようになる。
【0048】
図9は、非絶縁のローサイドスイッチ・ブーストコンバータのサブ回路NIL
SBSTについての概略図である。サブ回路 NILSBSTは、抵抗器R20
及びRLOAD、ダイオードD6、コンデンサC6、FETトランジスタQ11
1、サブ回路CP(図26)、サブ回路PFT1A(図18A)、サブ回路FB
I(図41)、サブ回路AMP(図29)及びサブ回路PWFM(図33)から
成る。
SBSTについての概略図である。サブ回路 NILSBSTは、抵抗器R20
及びRLOAD、ダイオードD6、コンデンサC6、FETトランジスタQ11
1、サブ回路CP(図26)、サブ回路PFT1A(図18A)、サブ回路FB
I(図41)、サブ回路AMP(図29)及びサブ回路PWFM(図33)から
成る。
【0049】
【表9】
【0050】
外部電源VBATは、ピンDCIN+及びDCIN−に接続する。DCIN+
から抵抗器R20は、サブ回路CPのピンCP+、サブ回路AMPのピンGA+
及びサブ回路PWFMのピンPWFM+に接続する。抵抗器R20は、調整器サ
ブ回路CPがその18ボルト全出力に達する前にはコンバータにスタートアップ
電力を提供する。VBATの負側は、ピンDCIN−とグラウンド戻り線ノード
GNDに接続されている。ノードGNDは、サブ回路PWFMのピンPWFM0
、サブ回路のAMPのピンGA0、Q111のソース、サブ回路FBAのピンB
R−、サブ回路FBAのピンFBA、サブ回路CPのピンCT0、コンデンサC
6、抵抗器RLOAD、トランジスタQ111のソース及びサブ回路PFT1の
ピンS1CTに接続する。サブ回路PFT1Aの磁気素子巻線ノードS1HはC
PのピンCT1Aに接続される。サブ回路PFT1の磁気素子巻線ノードS1C
TはCPのピンCT0に接続される。サブ回路PFT1Aの磁気素子巻線ノード
S2HはCPのピンCT2Aに接続されている。サブ回路のCP+からの調整さ
れた18ボルトはR20、サブ回路AMPのピンGA+及びサブ回路PWFMの
ピンPWFM+に接続される。サブ回路PWFMは可変パルス幅動作のために設
計されている。PWFMは、サブ回路FBIからのフィードバック電流がない状
態で最大パルス幅90〜95%(最大ブースト電圧)向けに構成されている。フ
ィードバック電流を増大させるとパルス幅は減少し、ブースト電圧は減少し、コ
ンバータ NILSBSTからの出力は減少する。サブ回路PWFMのクロック
/PWM出力ピンCLKはバッファのサブ回路AMPの入力ピンGA1に接続さ
れている。サブ回路AMPのピンGA2の出力はQ111のゲートに接続されて
いる。入力ノードDCIN+はNSMEのPFT1AのピンP1Aに接続する。
Q11のドレーンはサブ回路PFT1AのピンP1B及びD6のアノードに接続
される。ダイオードD6のカソードはサブ回路FBAのピンPF+、抵抗器RL
OAD、C6及びピンBK+に接続されている。サブ回路PWFMのピンCLK
を用いて、高バッファAMP出力ピンGA2はトランジスタスイッチQ111の
ゲートを充電する。スイッチQ111は逆バイアスダイオードD6を導通させ、
コンデンサC10は電源VBATからNSMEのPFT1Aを通しての充電を停
止する。Q111が導通している間、NSMEのサブ回路PFT1A内にエネル
ギーが貯えられる。サブ回路FBIからのフィードバック出力ピンFBCはサブ
回路PWFMのパルス幅調整ピンPW1に接続される。サブ回路FB1は、PW
1からの電流を除去し、信号CLKのパルス幅又はオン時間を低減させるようP
WFMに指令を出す。サブ回路PWFMが指令されたパルス幅に達した後、PF
FMはCLKをロー(low)にスイッチし、Q111を「オフ」にし、PFT1
A内への電流を停止させる。調整器サブ回路CPの負荷内に移されなかったエネ
ルギーは、NSMEのPFT1Aから、今や順バイアスされたダイオードD6内
に放出され、コンデンサC6を充電する。スイッチQ111の「オン」時間を変
調することにより、コンバータブースト電圧は調整される。調整された電圧は、
ノードB−及びB+の両端に発生される。サブ回路IFBはサブ回路PWFMに
対しフィードバック電流を提供する。コンバータ出力(ノードB+及びB−)が
設計された電圧かそれより大きいことをサブ回路のIFBが検知した時に、電流
はPM1から除去される。PM1からの電流を下げることが、より短かいパルス
幅をPWFMに指令し、かくしてコンバータの出力電圧を減少させる。IFBか
らのフィードバック信号が最小出力に対してPWFMを指令した場合であるとす
る。スイッチQ111へのゲードドライブが除去され、全てのブースト活動が停
止し、VBATに対してコンデンサC6が充電する。VBATからの入力電流は
正弦波であり、コンバータを非常に静かなものにする。さらに、スイッチQ11
1は大きいフライバック電圧にさらされない。スイッチに対して加わるストレス
は少なく、それによってMTBFは増大する。サブ回路NILBKは、このコン
バータトポロジにおいてNSMEの望ましい特性を利用している。NSMEの1
00(図18A)の1次インダクタンス及びサブ回路IFB内の部品の値を調整
することにより、出力ブースト電圧が決定される。
から抵抗器R20は、サブ回路CPのピンCP+、サブ回路AMPのピンGA+
及びサブ回路PWFMのピンPWFM+に接続する。抵抗器R20は、調整器サ
ブ回路CPがその18ボルト全出力に達する前にはコンバータにスタートアップ
電力を提供する。VBATの負側は、ピンDCIN−とグラウンド戻り線ノード
GNDに接続されている。ノードGNDは、サブ回路PWFMのピンPWFM0
、サブ回路のAMPのピンGA0、Q111のソース、サブ回路FBAのピンB
R−、サブ回路FBAのピンFBA、サブ回路CPのピンCT0、コンデンサC
6、抵抗器RLOAD、トランジスタQ111のソース及びサブ回路PFT1の
ピンS1CTに接続する。サブ回路PFT1Aの磁気素子巻線ノードS1HはC
PのピンCT1Aに接続される。サブ回路PFT1の磁気素子巻線ノードS1C
TはCPのピンCT0に接続される。サブ回路PFT1Aの磁気素子巻線ノード
S2HはCPのピンCT2Aに接続されている。サブ回路のCP+からの調整さ
れた18ボルトはR20、サブ回路AMPのピンGA+及びサブ回路PWFMの
ピンPWFM+に接続される。サブ回路PWFMは可変パルス幅動作のために設
計されている。PWFMは、サブ回路FBIからのフィードバック電流がない状
態で最大パルス幅90〜95%(最大ブースト電圧)向けに構成されている。フ
ィードバック電流を増大させるとパルス幅は減少し、ブースト電圧は減少し、コ
ンバータ NILSBSTからの出力は減少する。サブ回路PWFMのクロック
/PWM出力ピンCLKはバッファのサブ回路AMPの入力ピンGA1に接続さ
れている。サブ回路AMPのピンGA2の出力はQ111のゲートに接続されて
いる。入力ノードDCIN+はNSMEのPFT1AのピンP1Aに接続する。
Q11のドレーンはサブ回路PFT1AのピンP1B及びD6のアノードに接続
される。ダイオードD6のカソードはサブ回路FBAのピンPF+、抵抗器RL
OAD、C6及びピンBK+に接続されている。サブ回路PWFMのピンCLK
を用いて、高バッファAMP出力ピンGA2はトランジスタスイッチQ111の
ゲートを充電する。スイッチQ111は逆バイアスダイオードD6を導通させ、
コンデンサC10は電源VBATからNSMEのPFT1Aを通しての充電を停
止する。Q111が導通している間、NSMEのサブ回路PFT1A内にエネル
ギーが貯えられる。サブ回路FBIからのフィードバック出力ピンFBCはサブ
回路PWFMのパルス幅調整ピンPW1に接続される。サブ回路FB1は、PW
1からの電流を除去し、信号CLKのパルス幅又はオン時間を低減させるようP
WFMに指令を出す。サブ回路PWFMが指令されたパルス幅に達した後、PF
FMはCLKをロー(low)にスイッチし、Q111を「オフ」にし、PFT1
A内への電流を停止させる。調整器サブ回路CPの負荷内に移されなかったエネ
ルギーは、NSMEのPFT1Aから、今や順バイアスされたダイオードD6内
に放出され、コンデンサC6を充電する。スイッチQ111の「オン」時間を変
調することにより、コンバータブースト電圧は調整される。調整された電圧は、
ノードB−及びB+の両端に発生される。サブ回路IFBはサブ回路PWFMに
対しフィードバック電流を提供する。コンバータ出力(ノードB+及びB−)が
設計された電圧かそれより大きいことをサブ回路のIFBが検知した時に、電流
はPM1から除去される。PM1からの電流を下げることが、より短かいパルス
幅をPWFMに指令し、かくしてコンバータの出力電圧を減少させる。IFBか
らのフィードバック信号が最小出力に対してPWFMを指令した場合であるとす
る。スイッチQ111へのゲードドライブが除去され、全てのブースト活動が停
止し、VBATに対してコンデンサC6が充電する。VBATからの入力電流は
正弦波であり、コンバータを非常に静かなものにする。さらに、スイッチQ11
1は大きいフライバック電圧にさらされない。スイッチに対して加わるストレス
は少なく、それによってMTBFは増大する。サブ回路NILBKは、このコン
バータトポロジにおいてNSMEの望ましい特性を利用している。NSMEの1
00(図18A)の1次インダクタンス及びサブ回路IFB内の部品の値を調整
することにより、出力ブースト電圧が決定される。
【0051】
図10は、2段絶縁型DC/DCブースト制御プッシュプルコンバータBST
PPについての概略図である。サブ回路BSTPPはダイオードD14、コンデ
ンサC14、FETトランジスタQ14、サブ回路REG(図36)、サブ回路
BL1(図18B)、サブ回路 IFB(図40B)、サブ回路AMP(図29
)、サブ回路DCAC1及びサブ回路PWFM(図33)から成る。外部電源V
BATはピンDCIN+及びDCIN−に接続する。
PPについての概略図である。サブ回路BSTPPはダイオードD14、コンデ
ンサC14、FETトランジスタQ14、サブ回路REG(図36)、サブ回路
BL1(図18B)、サブ回路 IFB(図40B)、サブ回路AMP(図29
)、サブ回路DCAC1及びサブ回路PWFM(図33)から成る。外部電源V
BATはピンDCIN+及びDCIN−に接続する。
【0052】
【表10】
【0053】
ピンDCIN+から、サブ回路REGのピンRIN+及びサブ回路BL1のピ
ンP1Aに接続する。電圧調整器サブ回路出力ピン+18Vは、サブ回路AMP
のピンGA+及びサブ回路PWFMのピンPWFM+に接続する。サブ回路RE
Gは、コントローラ及び主スイッチのバッファに対し、調整された低電圧の電力
を提供する。VBATの負側はピンDCIN−及びグラウンド帰線のノードGN
Dに接続される。ノードGNDは、サブ回路PWFMのピンPWFM0、サブ回
路AMPのピンGA0、Q14のソース、コンデンサC14、サブ回路IFBの
ピンFBE、サブ回路REGのピンREG0、サブ回路DCAC1のピンDC−
に接続する。サブ回路 PWFM(図33)は可変パルス幅動作用に設計されて
いる。公称周波数は20〜600kHzの間にあり、PWFMは、サブ回路FB
Iからのフィードバック電流なしで最大パルス幅90%(最大ブースト電圧)と
なるように構成されている。フィードバック電流を増大させるとパルス幅は減少
し、ブースト電圧は減少し、コンバータ BSTPPからの出力は減少する。サ
ブ回路PWFMのクロック/PWM出力ピンCLKは、バッファのサブ回路AM
P(図29)の入力ピンGA1に接続されている。スイッチスピードアップ・バ
ッファのサブ回路AMPのピンGA2の出力はQ14のゲートに接続されている
。入力ノードDCIN+は、NSMEのBL1のピンP1Aに接続する。Q14
のドレーンはサブ回路BL1のピンP1B及びD14のアノードに接続される。
フライバックダイオードD14のカソードはサブ回路DCAC1のピンDC+及
びC14に接続されている。サブ回路PWFMのピンCLKを用いて、高バッフ
ァAMP出力ピンGA2はトランジスタスイッチQ14のゲートを充電する。ス
イッチQ14は、逆バイアスダイオードD14を導通させ、コンデンサC14は
、電源VBATからNSMEのBL1を通しての充電を停止する。Q14が導通
している間、NSMEのサブ回路BL1内にエネルギーが貯えられる。サブ回路
IFBからのフィードバック出力ピンFBCが、サブ回路PWFMのパルス幅調
整ピンPW1に接続される。サブ回路IFBはPW1からの電流を除去し、信号
CLKのパルス幅又はオン時間を低減させるようPWFMに指令を出す。サブ回
路 PWFMが指令されたパルス幅に達した後、PFFMはCLKをロー(low)
にスイッチし、Q14を「オフ」にし、BL1への電流を停止させる。エネルギ
ーは、NSMEのBL1から、今や順バイアスされたダイオードD14内に放出
され、コンデンサC14を充電する。スイッチQ14の「オン」時間を変調する
ことにより、コンバータのブースト電圧は調整される。調整された電圧は、C1
4の両端に発生し、絶縁された定周波数プッシュプルDC/ACコンバータのサ
ブ回路DCAC1(図2)に対してノードDC+及びGNDが提供される。サブ
回路DCAC1は、磁気素子巻線比によって設定されたより高い又は低い電圧へ
の調整されたブースト電圧の効率の良い変換を提供する。プッシュプル出力磁気
要素のセンタタップは、サブ回路OUTBのピンOUT−、RLOAD、サブ回
路IFBのピンOUT−及びピンOUT−に接続され、負荷及びフィードバック
回路のための戻りのラインを形成する。サブ回路DCAC1のピンACHの出力
はサブ回路OUTBのピンC7bに接続される。サブ回路DCAC1のピンAC
Lの出力はサブ回路OUTBのピンC8bに接続されている。サブ回路OUTB
はサブ回路DCAC1によって発生されたAC電力の整流を提供する。不飽和磁
気コンバータは低い出力リプルを有するので、OUTBにより最小のフィルタリ
ングしか必要とされない。これによってさらにコストは削減され、フィルタコン
ポーネントのロスが最小限におさえられるので、効率は改善される。サブ回路I
FBは、サブ回路PWFMに対する絶縁されたフィードバック電流を提供する。
コンバータ出力(ノードOUT+及びOUT−)が設計上の/所望の電圧より大
きいことをサブ回路IFBが検知した時に、電流がノードPM1から除去される
。PM1からの電流を減らすこと(sinking current)は、より短かいパルス幅
をPWFMに指令し、かくしてコンバータの出力電圧を減少させる。IFBから
のフィードバック信号が最小出力に対してPWFMを指令した場合であるとする
。スイッチ Q14へのゲートドライブが除去され、全てのブースト活動が停止
し、VBATに対してコンデンサC14が充電する。不飽和磁気要素は飽和しな
いので先行技術に一般的な破壊的な騒音電流「スパイク」(noisy current“spi
kes”)はない。VBATからの入力電流は正弦電流であり、コンバータを非常
に静かなものにする。さらに、スイッチQ14は、潜在的に破壊的である電流ス
パイクにさらされない。スイッチに対して加わるストレスは少なく、それによっ
てMTBFは増大する。サブ回路BSTPPは、NSMEの望ましい特性を利用
している。NSMEのBL1(図18B)を調整することによって、最終のプッ
シュプル絶縁段に対して利用できるブースト電圧の大きさが設定される。より高
い電圧でより大きな効率が達成される。最終出力電圧は、フィードバック設定点
及びプッシュプル素子PPT1(図19)のターン比によって設定される。
ンP1Aに接続する。電圧調整器サブ回路出力ピン+18Vは、サブ回路AMP
のピンGA+及びサブ回路PWFMのピンPWFM+に接続する。サブ回路RE
Gは、コントローラ及び主スイッチのバッファに対し、調整された低電圧の電力
を提供する。VBATの負側はピンDCIN−及びグラウンド帰線のノードGN
Dに接続される。ノードGNDは、サブ回路PWFMのピンPWFM0、サブ回
路AMPのピンGA0、Q14のソース、コンデンサC14、サブ回路IFBの
ピンFBE、サブ回路REGのピンREG0、サブ回路DCAC1のピンDC−
に接続する。サブ回路 PWFM(図33)は可変パルス幅動作用に設計されて
いる。公称周波数は20〜600kHzの間にあり、PWFMは、サブ回路FB
Iからのフィードバック電流なしで最大パルス幅90%(最大ブースト電圧)と
なるように構成されている。フィードバック電流を増大させるとパルス幅は減少
し、ブースト電圧は減少し、コンバータ BSTPPからの出力は減少する。サ
ブ回路PWFMのクロック/PWM出力ピンCLKは、バッファのサブ回路AM
P(図29)の入力ピンGA1に接続されている。スイッチスピードアップ・バ
ッファのサブ回路AMPのピンGA2の出力はQ14のゲートに接続されている
。入力ノードDCIN+は、NSMEのBL1のピンP1Aに接続する。Q14
のドレーンはサブ回路BL1のピンP1B及びD14のアノードに接続される。
フライバックダイオードD14のカソードはサブ回路DCAC1のピンDC+及
びC14に接続されている。サブ回路PWFMのピンCLKを用いて、高バッフ
ァAMP出力ピンGA2はトランジスタスイッチQ14のゲートを充電する。ス
イッチQ14は、逆バイアスダイオードD14を導通させ、コンデンサC14は
、電源VBATからNSMEのBL1を通しての充電を停止する。Q14が導通
している間、NSMEのサブ回路BL1内にエネルギーが貯えられる。サブ回路
IFBからのフィードバック出力ピンFBCが、サブ回路PWFMのパルス幅調
整ピンPW1に接続される。サブ回路IFBはPW1からの電流を除去し、信号
CLKのパルス幅又はオン時間を低減させるようPWFMに指令を出す。サブ回
路 PWFMが指令されたパルス幅に達した後、PFFMはCLKをロー(low)
にスイッチし、Q14を「オフ」にし、BL1への電流を停止させる。エネルギ
ーは、NSMEのBL1から、今や順バイアスされたダイオードD14内に放出
され、コンデンサC14を充電する。スイッチQ14の「オン」時間を変調する
ことにより、コンバータのブースト電圧は調整される。調整された電圧は、C1
4の両端に発生し、絶縁された定周波数プッシュプルDC/ACコンバータのサ
ブ回路DCAC1(図2)に対してノードDC+及びGNDが提供される。サブ
回路DCAC1は、磁気素子巻線比によって設定されたより高い又は低い電圧へ
の調整されたブースト電圧の効率の良い変換を提供する。プッシュプル出力磁気
要素のセンタタップは、サブ回路OUTBのピンOUT−、RLOAD、サブ回
路IFBのピンOUT−及びピンOUT−に接続され、負荷及びフィードバック
回路のための戻りのラインを形成する。サブ回路DCAC1のピンACHの出力
はサブ回路OUTBのピンC7bに接続される。サブ回路DCAC1のピンAC
Lの出力はサブ回路OUTBのピンC8bに接続されている。サブ回路OUTB
はサブ回路DCAC1によって発生されたAC電力の整流を提供する。不飽和磁
気コンバータは低い出力リプルを有するので、OUTBにより最小のフィルタリ
ングしか必要とされない。これによってさらにコストは削減され、フィルタコン
ポーネントのロスが最小限におさえられるので、効率は改善される。サブ回路I
FBは、サブ回路PWFMに対する絶縁されたフィードバック電流を提供する。
コンバータ出力(ノードOUT+及びOUT−)が設計上の/所望の電圧より大
きいことをサブ回路IFBが検知した時に、電流がノードPM1から除去される
。PM1からの電流を減らすこと(sinking current)は、より短かいパルス幅
をPWFMに指令し、かくしてコンバータの出力電圧を減少させる。IFBから
のフィードバック信号が最小出力に対してPWFMを指令した場合であるとする
。スイッチ Q14へのゲートドライブが除去され、全てのブースト活動が停止
し、VBATに対してコンデンサC14が充電する。不飽和磁気要素は飽和しな
いので先行技術に一般的な破壊的な騒音電流「スパイク」(noisy current“spi
kes”)はない。VBATからの入力電流は正弦電流であり、コンバータを非常
に静かなものにする。さらに、スイッチQ14は、潜在的に破壊的である電流ス
パイクにさらされない。スイッチに対して加わるストレスは少なく、それによっ
てMTBFは増大する。サブ回路BSTPPは、NSMEの望ましい特性を利用
している。NSMEのBL1(図18B)を調整することによって、最終のプッ
シュプル絶縁段に対して利用できるブースト電圧の大きさが設定される。より高
い電圧でより大きな効率が達成される。最終出力電圧は、フィードバック設定点
及びプッシュプル素子PPT1(図19)のターン比によって設定される。
【0054】
図11は典型的な先行技術のトランジスタ材料についての温度の関数としての
透磁率のグラフである。図11における高透磁率材料は、100℃の範囲にわた
り、図17の材料については5%未満の変化であるのに比較して、ほぼ100%
という大きな透磁率の変化を示す。先行技術の材料の高温での透磁率増加は、磁
束密度を増大させ、結果としてある一定の電力レベルに対してコア飽和をもたら
す。(図12参照)。かくして、先行技術のコアは、広範囲の温度にわたり動作
するためには少なくとも100%ディレーティングされなくてはならない。本発
明は、NSMEの望ましい特性を利用している。磁気素子をディレーティングす
る必要性は無くなる。これは、この磁気素子は、現在ワイヤ絶縁を溶融させるこ
とで制限されている高温でより良く機能するからである。
透磁率のグラフである。図11における高透磁率材料は、100℃の範囲にわた
り、図17の材料については5%未満の変化であるのに比較して、ほぼ100%
という大きな透磁率の変化を示す。先行技術の材料の高温での透磁率増加は、磁
束密度を増大させ、結果としてある一定の電力レベルに対してコア飽和をもたら
す。(図12参照)。かくして、先行技術のコアは、広範囲の温度にわたり動作
するためには少なくとも100%ディレーティングされなくてはならない。本発
明は、NSMEの望ましい特性を利用している。磁気素子をディレーティングす
る必要性は無くなる。これは、この磁気素子は、現在ワイヤ絶縁を溶融させるこ
とで制限されている高温でより良く機能するからである。
【0055】
図12は、典型的な先行技術の磁気素子材料についての温度の関数としての磁
束密度のグラフである。温度に伴う最大磁束密度の減少は、飽和する磁気素子の
先行技術の材料の典型である。かくして、先行技術のコアは一般に、広範囲の温
度にわたり動作するためには少なくとも100%ディレーティングされる。その
結果、より大きくより高価な設計になり、かつ/又はコアを冷却することが必要
となる。図12Aは、先行技術の磁気素子材料の典型的なさまざまな磁束密度及
び動作周波数に対する磁気素子のロスのグラフである。
束密度のグラフである。温度に伴う最大磁束密度の減少は、飽和する磁気素子の
先行技術の材料の典型である。かくして、先行技術のコアは一般に、広範囲の温
度にわたり動作するためには少なくとも100%ディレーティングされる。その
結果、より大きくより高価な設計になり、かつ/又はコアを冷却することが必要
となる。図12Aは、先行技術の磁気素子材料の典型的なさまざまな磁束密度及
び動作周波数に対する磁気素子のロスのグラフである。
【0056】
図13は標準的なスイッチングロスを示すグラフである。斜線入りの領域はス
イッチが抵抗性の状態にある時間を表わしている。斜線入り領域は、出力スイッ
チが動作する毎に失なわれるエネルギー量に正比例している。合計電力ロスは、
スイッチ当りのロスのスイッチング周波数倍である。
イッチが抵抗性の状態にある時間を表わしている。斜線入り領域は、出力スイッ
チが動作する毎に失なわれるエネルギー量に正比例している。合計電力ロスは、
スイッチ当りのロスのスイッチング周波数倍である。
【0057】
図14は本発明のスイッチングロスを示すグラフである。斜線入り領域はスイ
ッチが抵抗性の状態にある時間を表わしている。斜線入り領域がより小さいのは
、図29のバッファ及び図30のスナバ分離ダイオード(snubber isolation di
ode)D805の作用に起因している。一般にNSMEは、より広い使用可能周
波数帯域をもち、より高い1次電圧から磁化され得る。より高い動作電圧は、一
定の与えられた電力レベルに対して正比例的により小さな電流、ひいては正比例
的により低いロスを有することになる。スイッチングロスはI2Rロスにさらに
密接に類似している。大部分のスイッチングロスはターン「オン」及びターン「
オフ」遷移(transition)の間に起こる、即ち開示されたNSMEコンバータの
特徴である、より低いスイッチング周波数及びより速い遷移時間によって、合計
スイッチングロスは正比例して低減される。さらに、NSMEの特性は、標準的
な先行技術の磁気要素及びそれらの幾何形状の許容範囲を超えた温度的極限での
動作を可能にする。上記のことが組合わさって貢献して、強制空冷をほとんど又
は全く必要としないコンバータが生み出される(図15、16及び17参照)。
ッチが抵抗性の状態にある時間を表わしている。斜線入り領域がより小さいのは
、図29のバッファ及び図30のスナバ分離ダイオード(snubber isolation di
ode)D805の作用に起因している。一般にNSMEは、より広い使用可能周
波数帯域をもち、より高い1次電圧から磁化され得る。より高い動作電圧は、一
定の与えられた電力レベルに対して正比例的により小さな電流、ひいては正比例
的により低いロスを有することになる。スイッチングロスはI2Rロスにさらに
密接に類似している。大部分のスイッチングロスはターン「オン」及びターン「
オフ」遷移(transition)の間に起こる、即ち開示されたNSMEコンバータの
特徴である、より低いスイッチング周波数及びより速い遷移時間によって、合計
スイッチングロスは正比例して低減される。さらに、NSMEの特性は、標準的
な先行技術の磁気要素及びそれらの幾何形状の許容範囲を超えた温度的極限での
動作を可能にする。上記のことが組合わさって貢献して、強制空冷をほとんど又
は全く必要としないコンバータが生み出される(図15、16及び17参照)。
【0058】
図15は、Kool Mu材料についてのNSMEの磁化曲線のグラフである
。本発明は、NSMEの利用可能な飽和範囲を有利な形で使用する。
。本発明は、NSMEの利用可能な飽和範囲を有利な形で使用する。
【0059】
図15Aは、H材料についての磁化曲線のグラフである。
【0060】
図16は、さまざまな磁束密度及び動作周波数についてのKool MuのN
SMEロスのグラフである。データから、先行技術に比べ、はるかに高い単位ロ
スあたりの磁束密度が利用可能であることがわかる。
SMEロスのグラフである。データから、先行技術に比べ、はるかに高い単位ロ
スあたりの磁束密度が利用可能であることがわかる。
【0061】
図17はいくつかのKool Mu材料についての透磁率対温度をプロットし
たものである。このデータは温度全体にわたる磁気特性の有用性及び安定性を実
証している。
たものである。このデータは温度全体にわたる磁気特性の有用性及び安定性を実
証している。
【0062】
図18は、不飽和磁気ブースト素子PFT1の概略的表示である。サブ回路P
FT1は、2つのセンタタップ付き巻線102及び103を有するNSME10
1のまわりの1次巻線100から成る。
FT1は、2つのセンタタップ付き巻線102及び103を有するNSME10
1のまわりの1次巻線100から成る。
【0063】
【表11】
【0064】
1次巻線100は、外部AC電源への接続のためのノードP1B及びP1Aを
有する。2次巻線102は、それぞれ上半分及び下半分に対するセンタタップ付
きノードS1CT及びノードS1H及びS1L接続を有する。2次巻線103は
、それぞれ上半分及び下半分に対するセンタタップ付きノードS2CT及びノー
ドS2H及びS2L接続を有する。両方の102及び103共、外部の全波整流
器アセンブリに接続される。磁気素子101は、不飽和の低透磁率の磁気材料を
含む。この透磁率は、1500〜5000uの範囲内にある先行技術に比べて、
1u〜550uの範囲で26uのオーダである。磁気素子はフライバック(出力
)ダイオードの逆回復時間中に1次スイッチ(primary switch)の両端に高いド
レーン・ソース電圧を発生するために、ブーストコンバータ内にNSMEを使用
するときには、フライバック管理(flyback management)が問題となる。NSM
Eからのフライバック電流の1サイクルあたりの大きさは、先行技術に比べ、一
定の与えられた入力起磁力に対してさらに大きい(図5参照)。例えば、Koo
l Mu torroid(Magnetics製材料)がこのアプリケーションに適し
ている。この材料は、限定的な意味で特定されているわけではない。この材料は
、重量で85%の鉄、6%のアルミニウム及び9%のケイ素を含む。さらに、磁
気素子は空気(透磁率=1)、モリパーマロイ粉末(molypermalloy powder)、
(MPP)高磁束MPP、粉末、ギャップ付きフェライト、テープ巻き、カット
磁気素子、積層又はアモルファス磁気素子であってもよい。先行技術とは異なり
、NSMEは、透磁率及び飽和度(saturability)という重要なパラメータが経
時的に極限の熱的動作中に実質的に影響を受けない状態にとどまるという点で、
温度的耐性がある。空気といったような一部の材料は同様に、時間、温度及び条
件に対して、透磁率又は飽和度のレベルの変化をほとんど又は全く示さない。先
行技術では、往々にして2000uより大きい透磁率の高透磁率可飽和材料が使
用される。これらの磁気要素は、定格出力又はその近くで作動中に、透磁率及び
飽和度の望ましくない変化を示し、大電力レベルおよび高温での動作を困難にし
ている。透磁率対温度の図11を参照のこと。この欠点は、高価でサイズが大き
い磁気素子の使用又は多数の電源を用いた出力電流の分担によって克服されてい
る。(bsat対温度のグラフ、図12を参照)。本発明は、NSMEの望ましい
特性を利用する。透磁率対温度の関係を示す図17を参照のこと。先行技術の飽
和磁気素子は一般により大きな電力レベルを達成するために500KHz以上の周
波数で動作している。その結果、実施する人は高周波数で指数関数的により大き
いコアロスを経験する(図12A参照)。NSMEは、より低い周波数20〜6
00KHzでの動作をサポートし、スイッチングロス及び磁気素子のロスを低減さ
せ、さらに一層高い温度での動作を可能にする。図16のロス密度と磁束密度の
関係を参照のこと。先行技術とは異なり、本発明は過電流シャットダウンを有す
る電圧モード制御を使用する。材料選択は同様に、質量及び効率に基づいている
。磁気素子の質量を増大させることにより、より多くのエネルギーがより効率良
く結合される。ロスが低減させられることから、散逸プロフィールはI2R/銅
(I2R/copper)のロスに追随する。磁気素子は、0%+〜90%のデューテ
ィサイクルで動作し、これは、1次側プッシュプル電圧を制御するために使用さ
れるときは、90%オーダの効率を結果としてもたらす。
有する。2次巻線102は、それぞれ上半分及び下半分に対するセンタタップ付
きノードS1CT及びノードS1H及びS1L接続を有する。2次巻線103は
、それぞれ上半分及び下半分に対するセンタタップ付きノードS2CT及びノー
ドS2H及びS2L接続を有する。両方の102及び103共、外部の全波整流
器アセンブリに接続される。磁気素子101は、不飽和の低透磁率の磁気材料を
含む。この透磁率は、1500〜5000uの範囲内にある先行技術に比べて、
1u〜550uの範囲で26uのオーダである。磁気素子はフライバック(出力
)ダイオードの逆回復時間中に1次スイッチ(primary switch)の両端に高いド
レーン・ソース電圧を発生するために、ブーストコンバータ内にNSMEを使用
するときには、フライバック管理(flyback management)が問題となる。NSM
Eからのフライバック電流の1サイクルあたりの大きさは、先行技術に比べ、一
定の与えられた入力起磁力に対してさらに大きい(図5参照)。例えば、Koo
l Mu torroid(Magnetics製材料)がこのアプリケーションに適し
ている。この材料は、限定的な意味で特定されているわけではない。この材料は
、重量で85%の鉄、6%のアルミニウム及び9%のケイ素を含む。さらに、磁
気素子は空気(透磁率=1)、モリパーマロイ粉末(molypermalloy powder)、
(MPP)高磁束MPP、粉末、ギャップ付きフェライト、テープ巻き、カット
磁気素子、積層又はアモルファス磁気素子であってもよい。先行技術とは異なり
、NSMEは、透磁率及び飽和度(saturability)という重要なパラメータが経
時的に極限の熱的動作中に実質的に影響を受けない状態にとどまるという点で、
温度的耐性がある。空気といったような一部の材料は同様に、時間、温度及び条
件に対して、透磁率又は飽和度のレベルの変化をほとんど又は全く示さない。先
行技術では、往々にして2000uより大きい透磁率の高透磁率可飽和材料が使
用される。これらの磁気要素は、定格出力又はその近くで作動中に、透磁率及び
飽和度の望ましくない変化を示し、大電力レベルおよび高温での動作を困難にし
ている。透磁率対温度の図11を参照のこと。この欠点は、高価でサイズが大き
い磁気素子の使用又は多数の電源を用いた出力電流の分担によって克服されてい
る。(bsat対温度のグラフ、図12を参照)。本発明は、NSMEの望ましい
特性を利用する。透磁率対温度の関係を示す図17を参照のこと。先行技術の飽
和磁気素子は一般により大きな電力レベルを達成するために500KHz以上の周
波数で動作している。その結果、実施する人は高周波数で指数関数的により大き
いコアロスを経験する(図12A参照)。NSMEは、より低い周波数20〜6
00KHzでの動作をサポートし、スイッチングロス及び磁気素子のロスを低減さ
せ、さらに一層高い温度での動作を可能にする。図16のロス密度と磁束密度の
関係を参照のこと。先行技術とは異なり、本発明は過電流シャットダウンを有す
る電圧モード制御を使用する。材料選択は同様に、質量及び効率に基づいている
。磁気素子の質量を増大させることにより、より多くのエネルギーがより効率良
く結合される。ロスが低減させられることから、散逸プロフィールはI2R/銅
(I2R/copper)のロスに追随する。磁気素子は、0%+〜90%のデューテ
ィサイクルで動作し、これは、1次側プッシュプル電圧を制御するために使用さ
れるときは、90%オーダの効率を結果としてもたらす。
【0065】
図18Aは、NSMEのPFT1Aの概略的表示である。サブ回路の変圧器P
FT1Aは、センタタップ付き巻線102を有するNSME101のまわりの1
次巻線100から成る。
FT1Aは、センタタップ付き巻線102を有するNSME101のまわりの1
次巻線100から成る。
【0066】
【表12】
【0067】
1次巻線100は、外部AC電源への接続のためのノードP1B及びP1Aを
有する。2次巻線102は、それぞれ上半分及び下半分に対するセンタタップ付
きノードS1CT及びノードS1H及びS1Lの接続を有する。巻線102は典
型的には外部の全波整流器アセンブリに接続されている。
有する。2次巻線102は、それぞれ上半分及び下半分に対するセンタタップ付
きノードS1CT及びノードS1H及びS1Lの接続を有する。巻線102は典
型的には外部の全波整流器アセンブリに接続されている。
【0068】
磁気素子101は、不飽和で低透磁率の磁気材料を含む。透磁率は、2500
uのオーダである先行技術に比べて、1u〜550uの範囲で26uのオーダで
ある。磁気素子は、フライバックダイオードの逆回復時間中に1次スイッチの両
端に高いドレーン・ソース電圧を発生するので、かかる磁気素子を使用するとき
にはフライバック管理が問題となる。フライバック電流は、1次スイッチが開い
た後のさらに長い期間にわたり利用可能である。(図5参照)。例えば、Koo
l Mu(Magnetics製の材料)はこのアプリケーションのために適している。
この材料は、限定的な意味で特定されているものではない。この材料は、重量で
85%の鉄、6%のアルミニウム及び9%のケイ素を含む。さらに、磁気素子は
空気(空気磁気素子の透磁率=1)、モリパーマロイ粉末、(MPP)磁気素子
、高磁束MPP磁気素子、粉末磁気素子、ギャップ付きフェライト磁気素子、テ
ープ巻き磁気素子、カット磁気素子、積層磁気素子又はアモルファス磁気素子で
あってもよい。動作中、NSMEの温度は上昇し、透磁率はゆっくり減少し、そ
れによって飽和点を増加させる。空気といったような一部の材料は、透磁率又は
飽和レベルの変化を全く又はごくわずかしか示さない。透磁率が高温で急速に増
加する、2000uより大きい透磁率材料を用いる先行技術とは異なる。図11
の透磁率と温度の関係を参照のこと。先行技術は同様に、高温で磁気素子の飽和
レベルが低減され、高い電力レベル及び高温での動作が困難になるという問題に
悩まされ、高価でサイズが過大な磁気素子の使用を必要とし得る。bsatと温度
の関係を示すグラフの図12を参照のこと。本発明は、望ましいNSMEの特性
を利用する。透磁率対温度の関係を示す図17を参照のこと。より低い周波数2
0〜600KHzでの動作はスイッチングロス及び磁気素子のロスを低減させ、よ
り高温での動作を可能にする。ロス密度対磁束密度の図16を参照のこと。先行
技術とは異なり、本発明は、過電流シャットダウンを備える電圧モード制御を使
用する。材料選択は同様に、質量及び効率に基づいている。磁気素子の質量を増
大させることにより、より多くのエネルギーがより効率良く結合される。ロスは
低減させられるので、散逸プロフィールはI2R/銅のロスに追随する。磁気素
子は0%+〜90%のデューティサイクルで動作し、これは、1次側プッシュプ
ル電圧を制御するために使用されるとき、90%のオーダの効率を結果としても
たらす。
uのオーダである先行技術に比べて、1u〜550uの範囲で26uのオーダで
ある。磁気素子は、フライバックダイオードの逆回復時間中に1次スイッチの両
端に高いドレーン・ソース電圧を発生するので、かかる磁気素子を使用するとき
にはフライバック管理が問題となる。フライバック電流は、1次スイッチが開い
た後のさらに長い期間にわたり利用可能である。(図5参照)。例えば、Koo
l Mu(Magnetics製の材料)はこのアプリケーションのために適している。
この材料は、限定的な意味で特定されているものではない。この材料は、重量で
85%の鉄、6%のアルミニウム及び9%のケイ素を含む。さらに、磁気素子は
空気(空気磁気素子の透磁率=1)、モリパーマロイ粉末、(MPP)磁気素子
、高磁束MPP磁気素子、粉末磁気素子、ギャップ付きフェライト磁気素子、テ
ープ巻き磁気素子、カット磁気素子、積層磁気素子又はアモルファス磁気素子で
あってもよい。動作中、NSMEの温度は上昇し、透磁率はゆっくり減少し、そ
れによって飽和点を増加させる。空気といったような一部の材料は、透磁率又は
飽和レベルの変化を全く又はごくわずかしか示さない。透磁率が高温で急速に増
加する、2000uより大きい透磁率材料を用いる先行技術とは異なる。図11
の透磁率と温度の関係を参照のこと。先行技術は同様に、高温で磁気素子の飽和
レベルが低減され、高い電力レベル及び高温での動作が困難になるという問題に
悩まされ、高価でサイズが過大な磁気素子の使用を必要とし得る。bsatと温度
の関係を示すグラフの図12を参照のこと。本発明は、望ましいNSMEの特性
を利用する。透磁率対温度の関係を示す図17を参照のこと。より低い周波数2
0〜600KHzでの動作はスイッチングロス及び磁気素子のロスを低減させ、よ
り高温での動作を可能にする。ロス密度対磁束密度の図16を参照のこと。先行
技術とは異なり、本発明は、過電流シャットダウンを備える電圧モード制御を使
用する。材料選択は同様に、質量及び効率に基づいている。磁気素子の質量を増
大させることにより、より多くのエネルギーがより効率良く結合される。ロスは
低減させられるので、散逸プロフィールはI2R/銅のロスに追随する。磁気素
子は0%+〜90%のデューティサイクルで動作し、これは、1次側プッシュプ
ル電圧を制御するために使用されるとき、90%のオーダの効率を結果としても
たらす。
【0069】
図18Bは、NSMEのBL1の概略的表示である。サブ回路BL1は、NS
ME101のまわりの巻線100から成る。
ME101のまわりの巻線100から成る。
【0070】
【表13】
【0071】
磁気素子BL1は、直列又は並列の1つ又はそれ以上の磁気素子から作られ得
る。最小の相互結合を仮定すると、合計インダクタンスは個々のインダクタンス
の算術和である。並列の素子については(最小相互結合を仮定すると)、合計イ
ンダクタンスは、個々のインダクタンスの逆数の算術和の逆数である。このよう
にして、パッケージング、製造及び電力要求を満たすように、多数の磁気素子を
配置することができる。1次巻線100は、外部AC電源に対する接続のための
ノードP2B及びP2Aを有する。磁気素子101は不飽和の低透磁率の磁気材
料を含む。透磁率は、2500〜5000uのオーダである先行技術に比べて、
1u〜550uの範囲で26uのオーダである。磁気素子はフライバックダイオ
ードの逆回復時間中に1次スイッチの両端に高いドレーン・ソース電圧を生成す
るので、かかる磁気素子を使用するときにはフライバック管理が問題となる。フ
ライバック電流は、1次スイッチが開いた後、さらに長い期間に対して利用可能
である。(図5参照)。例えば、Kool Mu(Magnetics 製の材料)はこの
アプリケーションのために適している。この材料は、限定的な意味で特定されて
いるものではない。この材料は、重量で85%の鉄、6%のアルミニウム及び9
%のケイ素を含む。さらに、磁気素子は空気(空気磁気素子の透磁率=1)、モ
リパーマロイ粉末、(MPP)磁気素子、高磁束MPP磁気素子、粉末磁気素子
、ギャップ付きフェライト磁気素子、テープ巻き磁気素子、カット磁気素子、積
層磁気素子又はアモルファス磁気素子でありうる。動作中、磁気素子の温度は上
昇し、透磁率はゆっくり減少し、それによって飽和点を増加させる。空気といっ
たような一部の材料は、透磁率又は飽和レベルの変化を全く示さないか又はごく
わずかしか示さない。2000uより大きく、透磁率が高温で急速に増加する、
高い透磁率の材料を用いる先行技術とは異なる。透磁率と温度の関係(図11)
を参照のこと。先行技術はまた、高温で磁気素子の飽和レベルが低減され、高い
電力レベル及び高温での動作が困難になるという問題に悩まされ、高価でサイズ
が過大な磁気素子の使用を必要とし得る。(bsatと温度の関係を示すグラフの
図12を参照のこと。)本発明は望ましいNSMEの特性を利用する。(透磁率
対温度の関係を示す図17を参照のこと。)先行技術は往々にして、飽和の問題
を回避するために100〜1000KHzの高いスイッチング周波数で動作する。
これは単にスイッチング及びコアロスを増大させるだけである。(図12A参照
)。本発明は望ましいNSME特性を使用することにより、より低い20〜60
0KHzの周波数での動作が可能となり、さらにスイッチングロス及び磁気素子を
減少させることになる。図16のロス密度対磁束密度の関係を参照のこと。先行
技術とは異なり、本発明は過電流シャットダウンを有する電圧モード制御を使用
する。材料選択は同様に、質量及び効率に基づいている。磁気素子の質量を増大
させることにより、より多くのエネルギーがより効率良く結合される。ロスは低
減させられるので、散逸プロフィールはI2R/銅のロスに追随する。
る。最小の相互結合を仮定すると、合計インダクタンスは個々のインダクタンス
の算術和である。並列の素子については(最小相互結合を仮定すると)、合計イ
ンダクタンスは、個々のインダクタンスの逆数の算術和の逆数である。このよう
にして、パッケージング、製造及び電力要求を満たすように、多数の磁気素子を
配置することができる。1次巻線100は、外部AC電源に対する接続のための
ノードP2B及びP2Aを有する。磁気素子101は不飽和の低透磁率の磁気材
料を含む。透磁率は、2500〜5000uのオーダである先行技術に比べて、
1u〜550uの範囲で26uのオーダである。磁気素子はフライバックダイオ
ードの逆回復時間中に1次スイッチの両端に高いドレーン・ソース電圧を生成す
るので、かかる磁気素子を使用するときにはフライバック管理が問題となる。フ
ライバック電流は、1次スイッチが開いた後、さらに長い期間に対して利用可能
である。(図5参照)。例えば、Kool Mu(Magnetics 製の材料)はこの
アプリケーションのために適している。この材料は、限定的な意味で特定されて
いるものではない。この材料は、重量で85%の鉄、6%のアルミニウム及び9
%のケイ素を含む。さらに、磁気素子は空気(空気磁気素子の透磁率=1)、モ
リパーマロイ粉末、(MPP)磁気素子、高磁束MPP磁気素子、粉末磁気素子
、ギャップ付きフェライト磁気素子、テープ巻き磁気素子、カット磁気素子、積
層磁気素子又はアモルファス磁気素子でありうる。動作中、磁気素子の温度は上
昇し、透磁率はゆっくり減少し、それによって飽和点を増加させる。空気といっ
たような一部の材料は、透磁率又は飽和レベルの変化を全く示さないか又はごく
わずかしか示さない。2000uより大きく、透磁率が高温で急速に増加する、
高い透磁率の材料を用いる先行技術とは異なる。透磁率と温度の関係(図11)
を参照のこと。先行技術はまた、高温で磁気素子の飽和レベルが低減され、高い
電力レベル及び高温での動作が困難になるという問題に悩まされ、高価でサイズ
が過大な磁気素子の使用を必要とし得る。(bsatと温度の関係を示すグラフの
図12を参照のこと。)本発明は望ましいNSMEの特性を利用する。(透磁率
対温度の関係を示す図17を参照のこと。)先行技術は往々にして、飽和の問題
を回避するために100〜1000KHzの高いスイッチング周波数で動作する。
これは単にスイッチング及びコアロスを増大させるだけである。(図12A参照
)。本発明は望ましいNSME特性を使用することにより、より低い20〜60
0KHzの周波数での動作が可能となり、さらにスイッチングロス及び磁気素子を
減少させることになる。図16のロス密度対磁束密度の関係を参照のこと。先行
技術とは異なり、本発明は過電流シャットダウンを有する電圧モード制御を使用
する。材料選択は同様に、質量及び効率に基づいている。磁気素子の質量を増大
させることにより、より多くのエネルギーがより効率良く結合される。ロスは低
減させられるので、散逸プロフィールはI2R/銅のロスに追随する。
【0072】
図18Cは、分布型NSMEのPFT1Dの概略的表示である。これは、波形
率の柔軟性及び多重NSME(multiple NSME)の両端に直列結合され分圧され
た1次巻線からの多数の並列2次出力をサポートする有利な高電圧コンバータ設
計の変形形態を可能にする分布型磁気素子を例示するために示されているもので
ある。この磁気的方策は、ワイヤ絶縁、波形率及びパッケージングの制限、回路
の複雑性及び製造能力に対処する上で有用である。この例においては、低プロフ
ィールのパッケージ内にうまく納めるような500Wのコンバータが必要とされ
る。サブ回路PFTD1は、直列接続された1次側を有する3つの磁気素子12
0、121と124から構成されている。
率の柔軟性及び多重NSME(multiple NSME)の両端に直列結合され分圧され
た1次巻線からの多数の並列2次出力をサポートする有利な高電圧コンバータ設
計の変形形態を可能にする分布型磁気素子を例示するために示されているもので
ある。この磁気的方策は、ワイヤ絶縁、波形率及びパッケージングの制限、回路
の複雑性及び製造能力に対処する上で有用である。この例においては、低プロフ
ィールのパッケージ内にうまく納めるような500Wのコンバータが必要とされ
る。サブ回路PFTD1は、直列接続された1次側を有する3つの磁気素子12
0、121と124から構成されている。
【0073】
【表14】
【0074】
AC電圧が112のピンP1Bに、次いでピンP1Cから導体115を介して
116のピンP1Dに印加される。巻線116のピンP1Eが、導体119を介
して118のピンP1Fに、次にピンP1Aに接続される。元のサブ回路PFT
1(図18)は、2つのセンタタップ付き巻線122および123を有するNS
ME101の周りに設けられた1次巻線100から成る。例えばサブ回路PFT
1Dは、3つの磁気素子として実施されることになる。500ワットの表示に対
しては、203uHの総インダクタンスが巻線100に必要となる(図18)。
1次インダクタンスを素子の数で割り算し、この場合、3つの素子112,11
6および118は67uHのインダクタンスを有することが必要となる。エネル
ギーの蓄積は、磁気アセンブリ120,121,124にわたって等しく分配さ
れる。(図1)の500ワットのコンバータは、2つの(Kool Mu、部品
番号77932−A7)0.9oz(25グラム)のNSMEを採用して101
(図18)を形成する。サブ回路PFT1の磁気素子101(図18)は、3つ
の0.5〜0.7oz(14〜19グラム)素子として表すことができる。3つ
の0.5oz(約14グラム)のKool Mu素子(部品番号77352−A
7)が選択された。67uHの1次インダクタンスを実現するために、55ター
ンが素子112,116および118に対して必要となる。1次回路は、外部A
C電源への接続のためのノードP1BおよびP1Aを有している。2次巻線10
2はセンタタップ付きノードS1CTと、上半部および下半部にそれぞれ対する
ノードS1HおよびS1Lとを有している。2次巻線123はセンタタップ付き
ノードS2CTと、上半部および下半部にそれぞれ対するノードS2HおよびS
2Lとを有している。両122および123は外部の全波整流アセンブリに接続
される。磁気素子120,121および124は不飽和で低透磁性の磁性材料か
ら成る。透磁率は、2500uのオーダにある従来技術と比較すると、1u〜5
50uの範囲で26uオーダにある。フライバック管理はこのような磁気素子の
使用時に重要である。なぜならば、磁気素子は、フライバックダイオードの逆回
復時間中に1次スイッチの両端に高いドレン・ソース電圧を発生させるからであ
る。フライバック電流は、1次スイッチが開いた後、より長い期間の間利用可能
である(図5)。例えばKool Mu(Magneticsからの材料)がこのような
用途に適している。この材料は限定のために特定されるものではない。この材料
は重量パーセントで85%の鉄、6%のアルミニウム、および9%のシリコンか
ら成る。さらに磁気素子は、空気(空気の磁気素子の透磁性=1)、モリパーマ
ロイ粉末、(MPP)磁気素子、高磁束MPP磁気素子、粉末磁気素子、ギャッ
プ付きフェライト磁気素子、テープ巻き磁気素子、カット磁気素子、積層磁気素
子、またはアモルファス磁気素子であってよい。運転中、NSMEの温度で、透
磁率はゆっくりと低下し、これにより飽和点を上昇させる。空気のような一部の
材料は、透磁率または飽和レベルの変化を全く呈しないかまたは極めて僅かしか
呈しない。透磁率が、高い温度で急速に増大する、2000uを上回る高透磁率
材料を使用する従来技術とは異なる。透磁率対温度を示す図11を参照されたい
。従来技術においてはまた、高温において磁気素子の飽和レベルが減小してしま
い、高出力レベルおよび高温での動作が困難になることに悩み、高価で過大な磁
気素子の使用が必要となる場合がある(bsat対温度のグラフを示す図12参
照)。本発明は、望ましいNSME特性を利用する。透磁率対温度を示す図17
を参照されたい。従来技術の飽和磁気素子は共通して、一層大きな出力レベルを
達成するために500KHzよりも高い周波数で動作している。その結果、実施
する者は、高い周波数で指数的に増大するコアロス(図12A参照)を経験する
ことになる。NSMEは、より低い周波20〜600KHzでの動作を可能にし
、さらに、スイッチングロスと磁気素子のロスとを低減し、より高温での動作を
も可能にする(ロス密度対磁束密度を示す図16参照)。従来技術と異なり、本
発明は、過電流シャットダウンを有する電圧モード制御を使用する。材料選択は
やはり質量および効率に基づいて行われる。磁気素子の質量を増大することによ
り、より多くのエネルギーがより効率的に結合される。ロスが低減されるので、
散逸プロフィールは12R/銅ロスに追随する。磁気素子は、0%+〜90%の
デューティレシオで動作させられ、1次側プッシュプル電圧を制御するのに使用
されるとき、90%オーダの効率をもたらす結果となる。
116のピンP1Dに印加される。巻線116のピンP1Eが、導体119を介
して118のピンP1Fに、次にピンP1Aに接続される。元のサブ回路PFT
1(図18)は、2つのセンタタップ付き巻線122および123を有するNS
ME101の周りに設けられた1次巻線100から成る。例えばサブ回路PFT
1Dは、3つの磁気素子として実施されることになる。500ワットの表示に対
しては、203uHの総インダクタンスが巻線100に必要となる(図18)。
1次インダクタンスを素子の数で割り算し、この場合、3つの素子112,11
6および118は67uHのインダクタンスを有することが必要となる。エネル
ギーの蓄積は、磁気アセンブリ120,121,124にわたって等しく分配さ
れる。(図1)の500ワットのコンバータは、2つの(Kool Mu、部品
番号77932−A7)0.9oz(25グラム)のNSMEを採用して101
(図18)を形成する。サブ回路PFT1の磁気素子101(図18)は、3つ
の0.5〜0.7oz(14〜19グラム)素子として表すことができる。3つ
の0.5oz(約14グラム)のKool Mu素子(部品番号77352−A
7)が選択された。67uHの1次インダクタンスを実現するために、55ター
ンが素子112,116および118に対して必要となる。1次回路は、外部A
C電源への接続のためのノードP1BおよびP1Aを有している。2次巻線10
2はセンタタップ付きノードS1CTと、上半部および下半部にそれぞれ対する
ノードS1HおよびS1Lとを有している。2次巻線123はセンタタップ付き
ノードS2CTと、上半部および下半部にそれぞれ対するノードS2HおよびS
2Lとを有している。両122および123は外部の全波整流アセンブリに接続
される。磁気素子120,121および124は不飽和で低透磁性の磁性材料か
ら成る。透磁率は、2500uのオーダにある従来技術と比較すると、1u〜5
50uの範囲で26uオーダにある。フライバック管理はこのような磁気素子の
使用時に重要である。なぜならば、磁気素子は、フライバックダイオードの逆回
復時間中に1次スイッチの両端に高いドレン・ソース電圧を発生させるからであ
る。フライバック電流は、1次スイッチが開いた後、より長い期間の間利用可能
である(図5)。例えばKool Mu(Magneticsからの材料)がこのような
用途に適している。この材料は限定のために特定されるものではない。この材料
は重量パーセントで85%の鉄、6%のアルミニウム、および9%のシリコンか
ら成る。さらに磁気素子は、空気(空気の磁気素子の透磁性=1)、モリパーマ
ロイ粉末、(MPP)磁気素子、高磁束MPP磁気素子、粉末磁気素子、ギャッ
プ付きフェライト磁気素子、テープ巻き磁気素子、カット磁気素子、積層磁気素
子、またはアモルファス磁気素子であってよい。運転中、NSMEの温度で、透
磁率はゆっくりと低下し、これにより飽和点を上昇させる。空気のような一部の
材料は、透磁率または飽和レベルの変化を全く呈しないかまたは極めて僅かしか
呈しない。透磁率が、高い温度で急速に増大する、2000uを上回る高透磁率
材料を使用する従来技術とは異なる。透磁率対温度を示す図11を参照されたい
。従来技術においてはまた、高温において磁気素子の飽和レベルが減小してしま
い、高出力レベルおよび高温での動作が困難になることに悩み、高価で過大な磁
気素子の使用が必要となる場合がある(bsat対温度のグラフを示す図12参
照)。本発明は、望ましいNSME特性を利用する。透磁率対温度を示す図17
を参照されたい。従来技術の飽和磁気素子は共通して、一層大きな出力レベルを
達成するために500KHzよりも高い周波数で動作している。その結果、実施
する者は、高い周波数で指数的に増大するコアロス(図12A参照)を経験する
ことになる。NSMEは、より低い周波20〜600KHzでの動作を可能にし
、さらに、スイッチングロスと磁気素子のロスとを低減し、より高温での動作を
も可能にする(ロス密度対磁束密度を示す図16参照)。従来技術と異なり、本
発明は、過電流シャットダウンを有する電圧モード制御を使用する。材料選択は
やはり質量および効率に基づいて行われる。磁気素子の質量を増大することによ
り、より多くのエネルギーがより効率的に結合される。ロスが低減されるので、
散逸プロフィールは12R/銅ロスに追随する。磁気素子は、0%+〜90%の
デューティレシオで動作させられ、1次側プッシュプル電圧を制御するのに使用
されるとき、90%オーダの効率をもたらす結果となる。
【0075】
図19は、不飽和プッシュプル磁気素子のサブ回路PPT1を示す概略図であ
る。
る。
【0076】
サブ回路PPT1は、1つのセンタタップ付き2次巻線105を有するNSM
E106のまわりに設けられたセンタタップ付き1次巻線104から成る。
E106のまわりに設けられたセンタタップ付き1次巻線104から成る。
【0077】
【表15】
【0078】
1次巻線104は、外部AC電源への接続のためのノードP2HおよびP2L
と、共通のセンタタップ付きノードP2CTとを有している。2次105はセン
タタップ付きノードSCTと、上半部および下半部にそれぞれ対するノードSH
およびSLとを有している。本発明は単一の出力に限定されるものではない。よ
り多くの2次巻線が付加的な出力のために付加されてよい。2次105は、外部
の全波整流アセンブリに接続される(例えば図25または26)。磁気素子10
6は不飽和で低透磁性の磁性材料から成る。透磁率は、2500uのオーダにあ
る従来技術と比較すると、1u〜550uの範囲で26uオーダである。フライ
バック管理は、1次スイッチの両端に高いドレン・ソース電圧がフライバックダ
イオードの逆回復時間中に発生させられるような磁気素子の使用時に重要である
。降下するフライバック電流はより長い期間の間利用可能である(図5参照)。
例えばKool Mu(Magneticsからの材料)がこのような用途に適している
。この材料は限定のために特定されるものではない。この材料は重量で、85%
の鉄、6%のアルミニウム、および9%のシリコンを含む。さらに磁気素子は、
空気(空気磁気素子を含む)、モリパーマロイ粉末、(MPP)磁気素子、高磁
束MPP磁気素子、粉末磁気素子、ギャップ付きフェライト磁気素子、テープ巻
き磁気素子、カット磁気素子、積層磁気素子、またはアモルファス磁気素子であ
ってよい。動作中、NSMEの温度は上昇し、透磁率はゆっくりと減少し、これ
により、飽和点を上昇させる。透磁率は、高い温度で急速に増大する、2000
uを上回る高透磁性材料を使用する従来技術とは異なる。透磁率対温度を示す図
11を参照されたい。従来技術はまた、高温において磁気素子の飽和レベルが減
小してしまい、このため高出力レベルおよび高温での動作が困難になり、高価で
サイズの過大な磁気素子の使用が必要となる場合がある(bast対温度を示す
図12参照)。本発明は望ましいNSME特性を利用する。透磁率対温度を示す
図17を参照されたい。より低い周波数20〜600KHzでの動作は、スイッ
チングロスと磁気素子のロスとを低減し、より高温での動作を可能にする。ロス
密度対磁束密度を示す図16を参照されたい。従来技術と異なり、本発明は、過
電流シャットダウンを備える電圧モード制御を使用する。材料選択はやはり質量
および効率に基づいて行われる。磁気素子の質量を増大することにより、より多
くのエネルギーがより効率的に結合される。ロスが低減されるので、散逸プロフ
ィールは12R/銅ロスに追随する。1次磁気素子は、48〜49%のデューテ
ィサイクルでプッシュプル方式で駆動され、その結果、磁気素子の容積の効率的
な使用が可能になる。
と、共通のセンタタップ付きノードP2CTとを有している。2次105はセン
タタップ付きノードSCTと、上半部および下半部にそれぞれ対するノードSH
およびSLとを有している。本発明は単一の出力に限定されるものではない。よ
り多くの2次巻線が付加的な出力のために付加されてよい。2次105は、外部
の全波整流アセンブリに接続される(例えば図25または26)。磁気素子10
6は不飽和で低透磁性の磁性材料から成る。透磁率は、2500uのオーダにあ
る従来技術と比較すると、1u〜550uの範囲で26uオーダである。フライ
バック管理は、1次スイッチの両端に高いドレン・ソース電圧がフライバックダ
イオードの逆回復時間中に発生させられるような磁気素子の使用時に重要である
。降下するフライバック電流はより長い期間の間利用可能である(図5参照)。
例えばKool Mu(Magneticsからの材料)がこのような用途に適している
。この材料は限定のために特定されるものではない。この材料は重量で、85%
の鉄、6%のアルミニウム、および9%のシリコンを含む。さらに磁気素子は、
空気(空気磁気素子を含む)、モリパーマロイ粉末、(MPP)磁気素子、高磁
束MPP磁気素子、粉末磁気素子、ギャップ付きフェライト磁気素子、テープ巻
き磁気素子、カット磁気素子、積層磁気素子、またはアモルファス磁気素子であ
ってよい。動作中、NSMEの温度は上昇し、透磁率はゆっくりと減少し、これ
により、飽和点を上昇させる。透磁率は、高い温度で急速に増大する、2000
uを上回る高透磁性材料を使用する従来技術とは異なる。透磁率対温度を示す図
11を参照されたい。従来技術はまた、高温において磁気素子の飽和レベルが減
小してしまい、このため高出力レベルおよび高温での動作が困難になり、高価で
サイズの過大な磁気素子の使用が必要となる場合がある(bast対温度を示す
図12参照)。本発明は望ましいNSME特性を利用する。透磁率対温度を示す
図17を参照されたい。より低い周波数20〜600KHzでの動作は、スイッ
チングロスと磁気素子のロスとを低減し、より高温での動作を可能にする。ロス
密度対磁束密度を示す図16を参照されたい。従来技術と異なり、本発明は、過
電流シャットダウンを備える電圧モード制御を使用する。材料選択はやはり質量
および効率に基づいて行われる。磁気素子の質量を増大することにより、より多
くのエネルギーがより効率的に結合される。ロスが低減されるので、散逸プロフ
ィールは12R/銅ロスに追随する。1次磁気素子は、48〜49%のデューテ
ィサイクルでプッシュプル方式で駆動され、その結果、磁気素子の容積の効率的
な使用が可能になる。
【0079】
図19Aは不飽和プッシュプル磁気素子のサブ回路PPT1を示す概略図であ
る。サブ回路PPT1は、1つのセンタタップ付き2次巻線135を備えたNS
ME136のまわりに設けられたセンタタップ付き1次巻線134から成る。
る。サブ回路PPT1は、1つのセンタタップ付き2次巻線135を備えたNS
ME136のまわりに設けられたセンタタップ付き1次巻線134から成る。
【0080】
【表16】
【0081】
1次巻線134は、外部AC電源への接続のためのノードP2HおよびP2L
と、共通のセンタタップ付きノードP2CTとを有している。2次巻線135は
センタタップ付きノードSCTと、上半部および下半部にそれぞれ対するノード
SHおよびSLとを有している。本発明は単一の出力巻線に限定されるものでは
ない。より多くの2次巻線が付加的な出力のために付加されてよい。2次135
は、外部の全波整流アセンブリ、例えばOUTA(図25)、OUTB(図26
)およびOUTBB(図25B)に接続される。磁気素子136は不飽和で低透
磁性の磁性材料を含む。透磁率は、2500uのオーダにある従来技術と比較す
ると、1u〜550uの範囲で26uのオーダにある。フライバック管理は、1
次スイッチの両端に高いドレン・ソース電圧がフライバックダイオードの逆回復
時間中に発生させられるような磁気素子の使用時に重要である。降下するフライ
バック電流はより長い期間の間利用可能である(図5参照)。例えばKool
Mu(Magneticsからの磁気素子)がこのような用途に適している。このような
材料は限定のために特定されるものではない。この材料は重量で、85%の鉄、
6%のアルミニウム、および9%のシリコンを含む。さらに磁気素子は、空気(
空気磁気素子を含む)、モリパーマロイ粉末、(MPP)磁気素子、高磁束MP
P磁気素子、粉末磁気素子、ギャップ付きフェライト磁気素子、テープ巻き磁気
素子、カット磁気素子、積層磁気素子、またはアモルファス磁気素子であってよ
い。動作中、NSMEの温度は上昇し、透磁率はゆっくりと低下し、これにより
、飽和点を上昇させる。透磁率は、高い温度で急速に増大する、2000uを上
回る高透磁性材料を使用する従来技術とは異なる。透磁率対温度を示す図11を
参照されたい。従来技術はまた、高温において磁気素子の飽和レベルが低減して
しまうことに悩され、高出力レベルおよび高温での動作が困難になり、高価なサ
イズが過大な磁気素子の使用が必要となる場合がある(bsat対温度を示す図
12参照)。本発明は望ましいNSME特性を利用する。(透磁率対温度を示す
図17を参照されたい。)より低い周波数20〜600KHzでの動作は、スイ
ッチングロスと磁気素子のロスとを低減し、より高温での動作を可能にする。ロ
ス密度対磁束密度を示す図16を参照されたい。従来技術と異なり、本発明は、
過電流シャットダウンを備える電圧モード制御を使用する。材料選択はやはり質
量および効率に基づいて行われる。磁気素子の質量を増大することにより、より
多くのエネルギーがより効率的に結合される。ロスが低減されるので、散逸プロ
フィールは12R/銅ロスに追随する。1次磁気素子は、48〜49%のデュー
ティサイクルでプッシュプル方式で駆動され、その結果、磁気素子の容積の効率
的な使用が可能になる。
と、共通のセンタタップ付きノードP2CTとを有している。2次巻線135は
センタタップ付きノードSCTと、上半部および下半部にそれぞれ対するノード
SHおよびSLとを有している。本発明は単一の出力巻線に限定されるものでは
ない。より多くの2次巻線が付加的な出力のために付加されてよい。2次135
は、外部の全波整流アセンブリ、例えばOUTA(図25)、OUTB(図26
)およびOUTBB(図25B)に接続される。磁気素子136は不飽和で低透
磁性の磁性材料を含む。透磁率は、2500uのオーダにある従来技術と比較す
ると、1u〜550uの範囲で26uのオーダにある。フライバック管理は、1
次スイッチの両端に高いドレン・ソース電圧がフライバックダイオードの逆回復
時間中に発生させられるような磁気素子の使用時に重要である。降下するフライ
バック電流はより長い期間の間利用可能である(図5参照)。例えばKool
Mu(Magneticsからの磁気素子)がこのような用途に適している。このような
材料は限定のために特定されるものではない。この材料は重量で、85%の鉄、
6%のアルミニウム、および9%のシリコンを含む。さらに磁気素子は、空気(
空気磁気素子を含む)、モリパーマロイ粉末、(MPP)磁気素子、高磁束MP
P磁気素子、粉末磁気素子、ギャップ付きフェライト磁気素子、テープ巻き磁気
素子、カット磁気素子、積層磁気素子、またはアモルファス磁気素子であってよ
い。動作中、NSMEの温度は上昇し、透磁率はゆっくりと低下し、これにより
、飽和点を上昇させる。透磁率は、高い温度で急速に増大する、2000uを上
回る高透磁性材料を使用する従来技術とは異なる。透磁率対温度を示す図11を
参照されたい。従来技術はまた、高温において磁気素子の飽和レベルが低減して
しまうことに悩され、高出力レベルおよび高温での動作が困難になり、高価なサ
イズが過大な磁気素子の使用が必要となる場合がある(bsat対温度を示す図
12参照)。本発明は望ましいNSME特性を利用する。(透磁率対温度を示す
図17を参照されたい。)より低い周波数20〜600KHzでの動作は、スイ
ッチングロスと磁気素子のロスとを低減し、より高温での動作を可能にする。ロ
ス密度対磁束密度を示す図16を参照されたい。従来技術と異なり、本発明は、
過電流シャットダウンを備える電圧モード制御を使用する。材料選択はやはり質
量および効率に基づいて行われる。磁気素子の質量を増大することにより、より
多くのエネルギーがより効率的に結合される。ロスが低減されるので、散逸プロ
フィールは12R/銅ロスに追随する。1次磁気素子は、48〜49%のデュー
ティサイクルでプッシュプル方式で駆動され、その結果、磁気素子の容積の効率
的な使用が可能になる。
【0082】
図20は、ACラインに接続されたコンバータのための、本発明によるフィル
タおよび雷入力保護回路を示す概略図である。保護サブ回路LLは、スパークギ
ャップA1と、ダイオードD20およびD21と、コンデンサC1と、磁気素子
L1およびL2を含む。
タおよび雷入力保護回路を示す概略図である。保護サブ回路LLは、スパークギ
ャップA1と、ダイオードD20およびD21と、コンデンサC1と、磁気素子
L1およびL2を含む。
【0083】
【表17】
【0084】
ACラインはノードLL2に接続される。通常のDC〜440Hzの入力周波
数は、構成部分の選択によってこのような範囲を超えて拡張されてよい。ノード
LL2はNSMEのL1に接続され、次いでノードLL5、スパークギャップA
1、ダイオードD22のアノード、ダイオードD20カソードに接続される。フ
ィルタコンデンサC60は、ノードLL0とLL6との間に接続される。フィル
タコンデンサC61は、ノードLL0とLL5との間に接続される。ACライン
のローサイドはノードLL1に接続され、次に磁気素子L2に接続され、L2の
他方の側はスパークギャップA1、ダイオードD23のアノードおよびダイオー
ドD21のカソードと、ノードLL6とに接続される。コンデンサC1はアース
・グラウンドC1に接続され、コンバータによって発生するノイズを減衰する。
不飽和磁気要素を使用することにより、入力磁気素子が雷によって通常発生する
極めて大きな電圧および電流を吸収することが可能になり、しかもスパークギャ
ップA1のクランプは大抵の場合生じさせない。ULテスト(UL testi
ng)中、60回の16ms、2000Vのパルスが、スパークギャップA1が
失われているのに気付くことなく損傷することもなしで、LL1とLL2との間
に加えられた。通常の動作中には、NSMEのL1の磁束密度は数百ガウスであ
る。磁束密度対起磁力のグラフ(図15)から75uの材料は、少なくとも50
倍よりも大きい磁束密度を制限なしで受容することになろう。これは従来技術よ
りも何倍も大きな磁束密度で良好に機能を発揮する磁気素子の能力の一例である
。素子L1およびL2は、ディファレンシャル・モードまたはコモン・モードの
ラインの過渡現象を阻止するであろう。ライン−ニュートラル間の過渡現象が極
めて大きいかまたはその継続時間が長い場合には、スパークギャップA1が電圧
を約400Vの安全レベルにクランプするであろう。NSMEのL1およびL2
は、コンバータによって発生する伝導ノイズ(conducted noise
)を低減するという付加的な利点を有する。
数は、構成部分の選択によってこのような範囲を超えて拡張されてよい。ノード
LL2はNSMEのL1に接続され、次いでノードLL5、スパークギャップA
1、ダイオードD22のアノード、ダイオードD20カソードに接続される。フ
ィルタコンデンサC60は、ノードLL0とLL6との間に接続される。フィル
タコンデンサC61は、ノードLL0とLL5との間に接続される。ACライン
のローサイドはノードLL1に接続され、次に磁気素子L2に接続され、L2の
他方の側はスパークギャップA1、ダイオードD23のアノードおよびダイオー
ドD21のカソードと、ノードLL6とに接続される。コンデンサC1はアース
・グラウンドC1に接続され、コンバータによって発生するノイズを減衰する。
不飽和磁気要素を使用することにより、入力磁気素子が雷によって通常発生する
極めて大きな電圧および電流を吸収することが可能になり、しかもスパークギャ
ップA1のクランプは大抵の場合生じさせない。ULテスト(UL testi
ng)中、60回の16ms、2000Vのパルスが、スパークギャップA1が
失われているのに気付くことなく損傷することもなしで、LL1とLL2との間
に加えられた。通常の動作中には、NSMEのL1の磁束密度は数百ガウスであ
る。磁束密度対起磁力のグラフ(図15)から75uの材料は、少なくとも50
倍よりも大きい磁束密度を制限なしで受容することになろう。これは従来技術よ
りも何倍も大きな磁束密度で良好に機能を発揮する磁気素子の能力の一例である
。素子L1およびL2は、ディファレンシャル・モードまたはコモン・モードの
ラインの過渡現象を阻止するであろう。ライン−ニュートラル間の過渡現象が極
めて大きいかまたはその継続時間が長い場合には、スパークギャップA1が電圧
を約400Vの安全レベルにクランプするであろう。NSMEのL1およびL2
は、コンバータによって発生する伝導ノイズ(conducted noise
)を低減するという付加的な利点を有する。
【0085】
図20Aは、別のラインフィルタを示す概略図である。フィルタのサブ回路L
FはコンデンサC2およびC60〜66と、インダクタL64およびL62と、
磁気素子L63と、ダイオードD20〜D23を含む。
FはコンデンサC2およびC60〜66と、インダクタL64およびL62と、
磁気素子L63と、ダイオードD20〜D23を含む。
【0086】
【表18】
【0087】
ACラインは、ノードLL2およびLL1に接続されている。ノードLL2は
インダクタL64の上側脚部(upper leg)を介してyコンデンサ(y
−cap)C64の第1の脚部に接続し、次いでコンデンサC63に接続し、次
いでバイファイラ巻きインダクタL62の上側脚部に接続する。ノードLL1は
インダクタL64の下側脚部を介して、yコンデンサC65の第2の脚部に接続
し、次いでコンデンサC63に接続し、次いでバイファイラ巻きインダクタL6
2の下側脚部に接続する。コンデンサC66は、LL2とLL1との間に接続さ
れている。インダクタL62の第2の上側脚部はyコンデンサC61の第1脚部
に接続し、次いでコンデンサC62に接続し、次いでD22のアノードとD20
のカソードとに接続する。インダクタL62の第2下側脚部はyコンデンサC6
0の第2の脚部に接続し、次いでコンデンサC62に接続し、次いでD23のア
ノードとD21のカソードとに接続する。YコンデンサC60,C61,C64
及びC65の中央脚部はシャーシ帰線(chassis return)LL0
に接続される。コンデンサC69はノードBR−をシャーシグラウンドLL0に
接続する。ダイオードD20およびD21のアノードはノードBR−に接続する
。ダイオードD22およびD23のカソードは、C20およびノードBR+と並
列に、MSMEのL63に接続する。コンデンサC21は、BR−と、ノードB
+を形成するC20と並列なL63の他方の側とに接続する。コモンモード・イ
ンダクタL64およびL62は、それぞれ、米国ペンシルベニア州バトラーの、
Magnetics inc.によって製造された高透磁性コア材料H41−406−TC、H
42−109−TC上に作られている。この材料は、一例として提供されたもの
に過ぎず、限定されるものではない。コンデンサC69はアース・グラウンドに
接続され、コンバータによって発生するノイズを減衰する。本発明は、インダク
タL64およびL62に使用されたフェライトの高透磁性特性を利用する(図1
5A参照)。コア材料は四象限全てにわたって完全に使用される。インダクタL
64およびL62は、コモンモードEMI成分を除去するのに効果的である。主
スイッチQ1によって発生されるディファレンシャル・モード・ノイズは、C2
0と並列のNSMEのL63によって効果的に阻止される。インダクタL63は
、Kool Muコア材料(Magnetics Inc.により製造)の固有の不飽和特性を
利用して、第1象限において動作される。この材料は、飽和することなしに、大
きなDC磁化電流で動作することを可能にする。磁束密度対起磁力(図15)を
示すグラフから、125uの材料がこの用途のために選択された。この材料は一
例として提供されたもので、この材料に限定されるものではない。これは、従来
技術よりも何倍も大きい高磁束密度で良好に機能発揮するこの磁気素子の能力の
一例である。C20と並列のNSMEのL63は、ACラインからの高周波を効
果的に阻止する同調タンク(tuned tank)を形成する。素子L64お
よびL62は、コモンモードのラインの過渡現象を阻止するであろう。ライン−
ニュートラル間の過渡現象が極めて大きいかまたはその継続時間が長い場合には
、BR+に接続されたサブ回路TRN(図46)が、過渡現象を主蓄積コンデン
サC442内に再び移す。本発明は、AC側にフェライト型の材料を、また、D
C側に望ましいNSMEを最適に使用することにより、低コストで高性能なフィ
ルタリングを可能にする。
インダクタL64の上側脚部(upper leg)を介してyコンデンサ(y
−cap)C64の第1の脚部に接続し、次いでコンデンサC63に接続し、次
いでバイファイラ巻きインダクタL62の上側脚部に接続する。ノードLL1は
インダクタL64の下側脚部を介して、yコンデンサC65の第2の脚部に接続
し、次いでコンデンサC63に接続し、次いでバイファイラ巻きインダクタL6
2の下側脚部に接続する。コンデンサC66は、LL2とLL1との間に接続さ
れている。インダクタL62の第2の上側脚部はyコンデンサC61の第1脚部
に接続し、次いでコンデンサC62に接続し、次いでD22のアノードとD20
のカソードとに接続する。インダクタL62の第2下側脚部はyコンデンサC6
0の第2の脚部に接続し、次いでコンデンサC62に接続し、次いでD23のア
ノードとD21のカソードとに接続する。YコンデンサC60,C61,C64
及びC65の中央脚部はシャーシ帰線(chassis return)LL0
に接続される。コンデンサC69はノードBR−をシャーシグラウンドLL0に
接続する。ダイオードD20およびD21のアノードはノードBR−に接続する
。ダイオードD22およびD23のカソードは、C20およびノードBR+と並
列に、MSMEのL63に接続する。コンデンサC21は、BR−と、ノードB
+を形成するC20と並列なL63の他方の側とに接続する。コモンモード・イ
ンダクタL64およびL62は、それぞれ、米国ペンシルベニア州バトラーの、
Magnetics inc.によって製造された高透磁性コア材料H41−406−TC、H
42−109−TC上に作られている。この材料は、一例として提供されたもの
に過ぎず、限定されるものではない。コンデンサC69はアース・グラウンドに
接続され、コンバータによって発生するノイズを減衰する。本発明は、インダク
タL64およびL62に使用されたフェライトの高透磁性特性を利用する(図1
5A参照)。コア材料は四象限全てにわたって完全に使用される。インダクタL
64およびL62は、コモンモードEMI成分を除去するのに効果的である。主
スイッチQ1によって発生されるディファレンシャル・モード・ノイズは、C2
0と並列のNSMEのL63によって効果的に阻止される。インダクタL63は
、Kool Muコア材料(Magnetics Inc.により製造)の固有の不飽和特性を
利用して、第1象限において動作される。この材料は、飽和することなしに、大
きなDC磁化電流で動作することを可能にする。磁束密度対起磁力(図15)を
示すグラフから、125uの材料がこの用途のために選択された。この材料は一
例として提供されたもので、この材料に限定されるものではない。これは、従来
技術よりも何倍も大きい高磁束密度で良好に機能発揮するこの磁気素子の能力の
一例である。C20と並列のNSMEのL63は、ACラインからの高周波を効
果的に阻止する同調タンク(tuned tank)を形成する。素子L64お
よびL62は、コモンモードのラインの過渡現象を阻止するであろう。ライン−
ニュートラル間の過渡現象が極めて大きいかまたはその継続時間が長い場合には
、BR+に接続されたサブ回路TRN(図46)が、過渡現象を主蓄積コンデン
サC442内に再び移す。本発明は、AC側にフェライト型の材料を、また、D
C側に望ましいNSMEを最適に使用することにより、低コストで高性能なフィ
ルタリングを可能にする。
【0088】
図21は、ACラインに接続されたコンバータのための、本発明による別の雷
保護のサブ回路LLAを概略的に示す。保護回路は、フューズF1と、スパーク
ギャップA1と、コンデンサC1,C60およびC61と、NSMEのL3とか
ら成る。
保護のサブ回路LLAを概略的に示す。保護回路は、フューズF1と、スパーク
ギャップA1と、コンデンサC1,C60およびC61と、NSMEのL3とか
ら成る。
【0089】
【表19】
【0090】
ACラインの高い側は、ノードLL2、フューズF1に接続され、フューズの
負荷側はNSMEのL3とコンデンサC61とに接続される。L3の負荷側は、
スパークギャップA1と、ダイオードD20のカソードと、ノードLL5を形成
するD22のアノードとに接続される。ACラインの低い側は、ノードLL6と
、コンデンサC60と、スパークギャップA1と、ダイオードD21のカソード
と、ダイオードD23のアノードとに接続される。ダイオードD20およびD2
1のアノードはコンデンサC1に接続される。コンデンサC1はアース・グラウ
ンドに接続される。C1はコンバータによって発生する放射ノイズあるいはEM
Iを減衰させる。ダイオードD22およびD23のカソードはコンデンサC2に
接続される。コンデンサC2は高周波調波電流をラインから分離する。コンデン
サC1,C61およびC60は、アース・グラウンドのノードLL0に接続され
る。不飽和磁気要素を使用することによって、入力の磁気素子が雷によってAC
ラインにコモンに発生する極めて大きな電圧および電流を吸収することが可能に
なる。ACラインにおける過渡現象は、コンデンサC60およびC61によって
制限され、不飽和磁気要素L3によって阻止されることになる。ライン−ニュー
トラル間の過渡現象が極めて大きいかまたはその継続時間が長い場合には、磁気
素子L3はスパークギャップA1の両端の電圧が上昇するのを可能にし、スパー
クギャップは整流ダイオードD20〜D23を保護する安全レベルに電圧をクラ
ンプすることになる。NSMEのL3は、コンバータによって発生する伝導ノイ
ズを低減するという付加的な利点を有する。グラウンド平面に接続されたC1は
、伝導され放射されたEMIを減衰するのに効果的である。
負荷側はNSMEのL3とコンデンサC61とに接続される。L3の負荷側は、
スパークギャップA1と、ダイオードD20のカソードと、ノードLL5を形成
するD22のアノードとに接続される。ACラインの低い側は、ノードLL6と
、コンデンサC60と、スパークギャップA1と、ダイオードD21のカソード
と、ダイオードD23のアノードとに接続される。ダイオードD20およびD2
1のアノードはコンデンサC1に接続される。コンデンサC1はアース・グラウ
ンドに接続される。C1はコンバータによって発生する放射ノイズあるいはEM
Iを減衰させる。ダイオードD22およびD23のカソードはコンデンサC2に
接続される。コンデンサC2は高周波調波電流をラインから分離する。コンデン
サC1,C61およびC60は、アース・グラウンドのノードLL0に接続され
る。不飽和磁気要素を使用することによって、入力の磁気素子が雷によってAC
ラインにコモンに発生する極めて大きな電圧および電流を吸収することが可能に
なる。ACラインにおける過渡現象は、コンデンサC60およびC61によって
制限され、不飽和磁気要素L3によって阻止されることになる。ライン−ニュー
トラル間の過渡現象が極めて大きいかまたはその継続時間が長い場合には、磁気
素子L3はスパークギャップA1の両端の電圧が上昇するのを可能にし、スパー
クギャップは整流ダイオードD20〜D23を保護する安全レベルに電圧をクラ
ンプすることになる。NSMEのL3は、コンバータによって発生する伝導ノイ
ズを低減するという付加的な利点を有する。グラウンド平面に接続されたC1は
、伝導され放射されたEMIを減衰するのに効果的である。
【0091】
図22は、本発明のACライン整流器を概略的に示す。整流サブ回路BR1は
、ダイオードD20,D21,D22およびD23と、コンデンサC2を含む。
、ダイオードD20,D21,D22およびD23と、コンデンサC2を含む。
【0092】
【表20】
【0093】
入力フィルタからのACまたはDC信号は、ノードBR1およびBR2でブリ
ッジ整流器に接続される。ノードBR1はダイオードD22のアノードをダイオ
ードD20のカソードに接続する。ノードBR2はダイオードD23のアノード
をダイオードD21のカソードに接続する。ノードBR+はダイオードD22の
カソードをダイオード23のカソードに接続する。ノードBR−はダイオードD
20のアノードをダイオードD21のアノードに接続する。DC〜440Hzま
での通常の入力周波数は、構成部分の選択によってこの範囲を超えて拡張されて
よい。特定の動作周波数に対して力率を向上させるように、また、ラインからス
イッチング電流を分離するように、コンデンサC2が選択される。次のコンバー
タ段の要求に合うように所期のライン電圧および電流を高い信頼性でブロックす
るように、ダイオードが選択される。
ッジ整流器に接続される。ノードBR1はダイオードD22のアノードをダイオ
ードD20のカソードに接続する。ノードBR2はダイオードD23のアノード
をダイオードD21のカソードに接続する。ノードBR+はダイオードD22の
カソードをダイオード23のカソードに接続する。ノードBR−はダイオードD
20のアノードをダイオードD21のアノードに接続する。DC〜440Hzま
での通常の入力周波数は、構成部分の選択によってこの範囲を超えて拡張されて
よい。特定の動作周波数に対して力率を向上させるように、また、ラインからス
イッチング電流を分離するように、コンデンサC2が選択される。次のコンバー
タ段の要求に合うように所期のライン電圧および電流を高い信頼性でブロックす
るように、ダイオードが選択される。
【0094】
図23は本発明による、AC/DCコントローラのサブ回路である。サブ回路
PFAは、抵抗器R313およびR316と、コンデンサC308およびC31
3と、PWMコントローラICのU1Aとから成る。
PFAは、抵抗器R313およびR316と、コンデンサC308およびC31
3と、PWMコントローラICのU1Aとから成る。
【0095】
【表21】
【0096】
制御素子U1Aは以下の直列接続を有する回路に接続する、即ち、ピン1から
フィードバックのノード/ピンPF1へ、更にコンデンサC308へ、更にU1
Aのピン2のノードへの接続。内部5.1ボルト基準のU1Aのピン8またはノ
ードPFA2から、抵抗器R308を介してピン4のノードへ接続する。U1A
のピン4は、コンデンサC313を介して帰路ノードBR−に接続される。この
ような配置は、PFC出力が、PF1に対する電圧の印加に伴ってパルス幅変調
されることを可能にする。U1Aのピン1およびノードPF1には外部のフィー
ドバック電流が加えられる。ノードPFVCは抵抗器R313からU1Aのピン
3とに接続される。抵抗器R316はピン3に接続され、次に帰路ノードBR−
に接続される。パワー用ピン7はノードPFA+に接続される。制御素子のスイ
ッチ駆動U1Aのピン6はノードPFCLKに接続される。U1Aの帰路グラウ
ンドのノードは帰路ノードBR−に接続される。1次供給回路(primary
feed network)、例えばIPFFB(図40)、FBA(図40
A)、IFB(図40B)およびFB1(図41)に構成要素の故障が生じた場
合、ブースト段の出力電圧が急速に破壊レベルまで増大するおそれがある。速い
過電圧フィードバック回路IOVFB(図40C)またはOVP2(図42B)
がPF1内への電流を増大させることにより、出力電圧が安全レベルに制限され
る。加えて、ラッチ型の過電圧保護回路、例えばOVP(図42)、OVP1(
図42A)およびOVP2(図42B)を使用することができる。ラッチ型は制
御回路への電力を絶つことにより、ブースト動作を停止する。ラッチ型の回路は
、コンバータに繰返して与えられてそのラッチをリセットするための電力を必要
とする。IFBの入力ノードPFVCは、抵抗器R313と、ピン3に接続され
た内部のゼロクロス検出器とに接続され、抵抗器R316を介して、帰路ノード
BR−に接続される。PFVCはBR−を基準にした磁気素子巻線に接続される
。磁気素子におけるバイアスがゼロになる各時点で、新しい導通サイクルが開始
される。補正された力率は、高周波での入力をチョッピング(chopping
)することにより実現される。平均パルス幅は、所与の負荷に対して、より高い
ライン電圧で減少し、より低い電圧で増大する。周波数はラインのピークではよ
り低く、ゼロクロス付近ではより高い。こうしてコンバータは、高入力力率で動
作する。
フィードバックのノード/ピンPF1へ、更にコンデンサC308へ、更にU1
Aのピン2のノードへの接続。内部5.1ボルト基準のU1Aのピン8またはノ
ードPFA2から、抵抗器R308を介してピン4のノードへ接続する。U1A
のピン4は、コンデンサC313を介して帰路ノードBR−に接続される。この
ような配置は、PFC出力が、PF1に対する電圧の印加に伴ってパルス幅変調
されることを可能にする。U1Aのピン1およびノードPF1には外部のフィー
ドバック電流が加えられる。ノードPFVCは抵抗器R313からU1Aのピン
3とに接続される。抵抗器R316はピン3に接続され、次に帰路ノードBR−
に接続される。パワー用ピン7はノードPFA+に接続される。制御素子のスイ
ッチ駆動U1Aのピン6はノードPFCLKに接続される。U1Aの帰路グラウ
ンドのノードは帰路ノードBR−に接続される。1次供給回路(primary
feed network)、例えばIPFFB(図40)、FBA(図40
A)、IFB(図40B)およびFB1(図41)に構成要素の故障が生じた場
合、ブースト段の出力電圧が急速に破壊レベルまで増大するおそれがある。速い
過電圧フィードバック回路IOVFB(図40C)またはOVP2(図42B)
がPF1内への電流を増大させることにより、出力電圧が安全レベルに制限され
る。加えて、ラッチ型の過電圧保護回路、例えばOVP(図42)、OVP1(
図42A)およびOVP2(図42B)を使用することができる。ラッチ型は制
御回路への電力を絶つことにより、ブースト動作を停止する。ラッチ型の回路は
、コンバータに繰返して与えられてそのラッチをリセットするための電力を必要
とする。IFBの入力ノードPFVCは、抵抗器R313と、ピン3に接続され
た内部のゼロクロス検出器とに接続され、抵抗器R316を介して、帰路ノード
BR−に接続される。PFVCはBR−を基準にした磁気素子巻線に接続される
。磁気素子におけるバイアスがゼロになる各時点で、新しい導通サイクルが開始
される。補正された力率は、高周波での入力をチョッピング(chopping
)することにより実現される。平均パルス幅は、所与の負荷に対して、より高い
ライン電圧で減少し、より低い電圧で増大する。周波数はラインのピークではよ
り低く、ゼロクロス付近ではより高い。こうしてコンバータは、高入力力率で動
作する。
【0097】
図24は、別の力率コントローラのサブ回路を示す。サブ回路PFBは、抵抗
器R313,R339,R314,R315,R328,R340,R341お
よびR346と、ダイオードD308と、コンデンサC310,C318,C3
38,C340,C341およびC342と、トランジスタQ305と、制御素
子のIC U1Bとから成る。
器R313,R339,R314,R315,R328,R340,R341お
よびR346と、ダイオードD308と、コンデンサC310,C318,C3
38,C340,C341およびC342と、トランジスタQ305と、制御素
子のIC U1Bとから成る。
【0098】
【表22】
【0099】
制御素子U1Bは以下の直列接続を有する回路に接続する、即ち、ピン1から
ノード/ピンPF1へ、さらに抵抗器R339と直列なコンデンサC338へ、
さらにU1Bのピン2のノードへ接続する。ピン1は内部のエラー増幅器への入
力であり、外部フィードバック回路への接続部である(図40,40A,40B
,40Cおよび41)。ピン1における電圧が増大することにより、PFCLK
のノードのピン7のパルス幅が減少する。抵抗器R328はノードBR+におけ
る全波整流されたACラインのヘイバーサインに接続され、次いでU1Bのピン
3に接続され、さらにコンデンサC342と並列の抵抗器R346に接続されて
帰路ノードBR−に接続される。ノードPFSCは直列の抵抗器[R341+R
340]に接続し、これらの抵抗器は、U1Bのピン4に接続され、さらにコン
デンサC340と並列のダイオードD308に接続されて帰路ノードBR−に接
続される。PFCコントローラに対する電力は、ノードPFB+とU1Bのピン
8とに加えられる。出力クロックのノードPFCLKは、U1Bのピン7に接続
され、外部バッファのサブ回路AMP(図29)に接続される。トランジスタQ
305のコレクタは、U1Bのピン2のノードに接続される。そのベースは抵抗
器R314を介してコンデンサC318に直列接続され、次いでU1Bのピン2
のノードに接続される。そのベースはまた、[C310 || R315]に接
続され、さらに帰路ノードBR−に接続される。Q305のエミッタは、コント
ローラのエラー増幅器に対してソフトスタート補償の傾斜(softstart
compensation ramp)を提供し、パワーアップでのコンバー
タにおけるストレスやDCオーバシュートを低減する。コンデンサC341はU
1のピン2から帰路ノードBR−に接続されている。U1Bのピン1はピンPF
1に接続され、また抵抗器R339と直列のコンデンサC338に接続されてト
ランジスタQ305のコレクタとU1のピン2に接続される。PFCパワースイ
ッチQ1(図4および3)によってスイッチされた電流はR26によって検知さ
れる(図4参照)。U1Bのピン4への直列抵抗器[R341+R340]はR
26の両端に発生した電圧に接続する。この電圧は内部の1.5ボルトの基準電
圧と比較され、スタートアップ中または極めて高負荷または低いライン状態の間
に生ずる高電流が発生している時間の間、コンパレータ出力がU1Bのスイッチ
駆動ピン7をオフする。コンデンサC340はU1のピン4と帰路ノードBR−
の間に接続され高周波成分をフィルタリングする。U1のピン4と帰路ノードP
B−との間に接続されたショットキーダイオードD308は、コントローラ(U
1ピン4)の基板を負の電流注入から保護する。最大スイッチ電流値はR26に
よって設定され、過電流は、PFCコントローラによって各サイクル内で自動的
に制限される。U1Bのピン3での全波整流されたヘイバーサインはピン2にお
けるエラー電圧で掛け算される。この積は、ピン4でR26によって測定された
磁気素子/スイッチの電流と比較される。検知された磁気素子電流が電流コンパ
レータレベルにまで増大すると、ピン7のゲート駆動がオフする。この動作は、
スイッチQ1の「オン」時間を変調してACライン電圧を追跡する効果を有する
。外部のフィードバック回路はノードPF1に接続される。1次供給回路、例え
ばIPFFB(図40)、FBA(図40A)、IFB(図40B)およびFB
1(図41)に構成要素の故障が生じた場合、ブースト段の出力電圧が急速に破
壊的なレベルまで増大するおそれがある。速い過電圧フィードバック回路IOV
FB(図40C)またはOVP2(図42B)がPF1内への電流を増大させる
ことにより、出力電圧が安全レベルに制限される。加えて、ラッチ型の過電圧保
護回路、例えばOVP(図42)、OVP1(図42A)およびOVP2(図4
2B)を使用することができる。ラッチ型は制御回路への電力を除去することに
より、ブースト動作を停止する。ラッチ型の回路は、そのラッチをリセットする
ために電力がコンバータに繰返して与えられることを必要とする。PF1におけ
る電圧を変調することによりPFCのデューティサイクルおよび最終出力電圧が
変化する。このように、PFCは付加的な出力段に対する予備調整器(pre−
regulator)として使用することができる。
ノード/ピンPF1へ、さらに抵抗器R339と直列なコンデンサC338へ、
さらにU1Bのピン2のノードへ接続する。ピン1は内部のエラー増幅器への入
力であり、外部フィードバック回路への接続部である(図40,40A,40B
,40Cおよび41)。ピン1における電圧が増大することにより、PFCLK
のノードのピン7のパルス幅が減少する。抵抗器R328はノードBR+におけ
る全波整流されたACラインのヘイバーサインに接続され、次いでU1Bのピン
3に接続され、さらにコンデンサC342と並列の抵抗器R346に接続されて
帰路ノードBR−に接続される。ノードPFSCは直列の抵抗器[R341+R
340]に接続し、これらの抵抗器は、U1Bのピン4に接続され、さらにコン
デンサC340と並列のダイオードD308に接続されて帰路ノードBR−に接
続される。PFCコントローラに対する電力は、ノードPFB+とU1Bのピン
8とに加えられる。出力クロックのノードPFCLKは、U1Bのピン7に接続
され、外部バッファのサブ回路AMP(図29)に接続される。トランジスタQ
305のコレクタは、U1Bのピン2のノードに接続される。そのベースは抵抗
器R314を介してコンデンサC318に直列接続され、次いでU1Bのピン2
のノードに接続される。そのベースはまた、[C310 || R315]に接
続され、さらに帰路ノードBR−に接続される。Q305のエミッタは、コント
ローラのエラー増幅器に対してソフトスタート補償の傾斜(softstart
compensation ramp)を提供し、パワーアップでのコンバー
タにおけるストレスやDCオーバシュートを低減する。コンデンサC341はU
1のピン2から帰路ノードBR−に接続されている。U1Bのピン1はピンPF
1に接続され、また抵抗器R339と直列のコンデンサC338に接続されてト
ランジスタQ305のコレクタとU1のピン2に接続される。PFCパワースイ
ッチQ1(図4および3)によってスイッチされた電流はR26によって検知さ
れる(図4参照)。U1Bのピン4への直列抵抗器[R341+R340]はR
26の両端に発生した電圧に接続する。この電圧は内部の1.5ボルトの基準電
圧と比較され、スタートアップ中または極めて高負荷または低いライン状態の間
に生ずる高電流が発生している時間の間、コンパレータ出力がU1Bのスイッチ
駆動ピン7をオフする。コンデンサC340はU1のピン4と帰路ノードBR−
の間に接続され高周波成分をフィルタリングする。U1のピン4と帰路ノードP
B−との間に接続されたショットキーダイオードD308は、コントローラ(U
1ピン4)の基板を負の電流注入から保護する。最大スイッチ電流値はR26に
よって設定され、過電流は、PFCコントローラによって各サイクル内で自動的
に制限される。U1Bのピン3での全波整流されたヘイバーサインはピン2にお
けるエラー電圧で掛け算される。この積は、ピン4でR26によって測定された
磁気素子/スイッチの電流と比較される。検知された磁気素子電流が電流コンパ
レータレベルにまで増大すると、ピン7のゲート駆動がオフする。この動作は、
スイッチQ1の「オン」時間を変調してACライン電圧を追跡する効果を有する
。外部のフィードバック回路はノードPF1に接続される。1次供給回路、例え
ばIPFFB(図40)、FBA(図40A)、IFB(図40B)およびFB
1(図41)に構成要素の故障が生じた場合、ブースト段の出力電圧が急速に破
壊的なレベルまで増大するおそれがある。速い過電圧フィードバック回路IOV
FB(図40C)またはOVP2(図42B)がPF1内への電流を増大させる
ことにより、出力電圧が安全レベルに制限される。加えて、ラッチ型の過電圧保
護回路、例えばOVP(図42)、OVP1(図42A)およびOVP2(図4
2B)を使用することができる。ラッチ型は制御回路への電力を除去することに
より、ブースト動作を停止する。ラッチ型の回路は、そのラッチをリセットする
ために電力がコンバータに繰返して与えられることを必要とする。PF1におけ
る電圧を変調することによりPFCのデューティサイクルおよび最終出力電圧が
変化する。このように、PFCは付加的な出力段に対する予備調整器(pre−
regulator)として使用することができる。
【0100】
図25は全波整流された出力段およびフィルタのサブ回路OUTAを概略的に
示す。整流段はダイオードD80とD90とから成る。フィルタは抵抗器R21
と、磁気素子L30と、コンデンサC26,C27,C28,C29,C30,
C31およびC32とから成る。
示す。整流段はダイオードD80とD90とから成る。フィルタは抵抗器R21
と、磁気素子L30と、コンデンサC26,C27,C28,C29,C30,
C31およびC32とから成る。
【0101】
【表23】
【0102】
入力ノード/ピンC7Bは、外部のセンタタップ付き磁気素子の2次巻線のハ
イサイドに接続される。ノードC7Bは、ダイオードD8のアノードとコンデン
サC26およびC27に以下の配置で接続する。コンデンサC27は、ダイオー
ドD80の両端に接続され、コンデンサC26はR21と直列に接続される。入
力ノード/ピンC8Bは、外部のセンタタップ付き磁気素子の2次巻線のローサ
イドに接続される。ピンC8BはダイオードD9のアノードと、抵抗器R21と
に接続され、コンデンサC32はダイオードD90の両端に接続されている。コ
ンデンサC27およびC32は高速整流器D80およびD90をそれぞれ迅速に
スイッチングすることにより発生する高周波ノイズを低減するための小さな値で
ある。コンデンサC26および抵抗器R21は、さらに高周波エネルギーを散逸
するために使用される。ダイオードD80およびD90のアノードは並列コンデ
ンサC28||C29およびNSMEのL30に接続される。コンデンサC28
およびC31は、高周波信号に対して低インピーダンスを有するように選択され
た、ソリッド誘電型(solid dielectric type)である。
コンデンサC29およびC30は、低周波で低インピーダンスで、エネルギー蓄
積のために選択されたより大きな分極型(polarized type)であ
る。磁気素子L3はダイオードD8のカソードに接続され、L30の第2の端子
は並列のコンデンサC31およびC30と、ピンOUT+とに接続される。ノー
ドOUT+は出力の正側であり、絶縁されたフィードバック回路に通じる外部の
フィードバック検知ラインに接続される。並列コンデンサ[C28||C29|
|C30||C31]の他方の側は、ピンOUT−と、帰路ノードを形成する磁
気素子の2次のセンタタンプとに接続される。コンデンサ[C28||C29]
と、L30と、コンデンサ[C30||C31]との組み合わせは、ローパスp
i型のフィルタを形成する。サブ回路OUTAは効果的な全波整流とフィルタリ
ングを行う。
イサイドに接続される。ノードC7Bは、ダイオードD8のアノードとコンデン
サC26およびC27に以下の配置で接続する。コンデンサC27は、ダイオー
ドD80の両端に接続され、コンデンサC26はR21と直列に接続される。入
力ノード/ピンC8Bは、外部のセンタタップ付き磁気素子の2次巻線のローサ
イドに接続される。ピンC8BはダイオードD9のアノードと、抵抗器R21と
に接続され、コンデンサC32はダイオードD90の両端に接続されている。コ
ンデンサC27およびC32は高速整流器D80およびD90をそれぞれ迅速に
スイッチングすることにより発生する高周波ノイズを低減するための小さな値で
ある。コンデンサC26および抵抗器R21は、さらに高周波エネルギーを散逸
するために使用される。ダイオードD80およびD90のアノードは並列コンデ
ンサC28||C29およびNSMEのL30に接続される。コンデンサC28
およびC31は、高周波信号に対して低インピーダンスを有するように選択され
た、ソリッド誘電型(solid dielectric type)である。
コンデンサC29およびC30は、低周波で低インピーダンスで、エネルギー蓄
積のために選択されたより大きな分極型(polarized type)であ
る。磁気素子L3はダイオードD8のカソードに接続され、L30の第2の端子
は並列のコンデンサC31およびC30と、ピンOUT+とに接続される。ノー
ドOUT+は出力の正側であり、絶縁されたフィードバック回路に通じる外部の
フィードバック検知ラインに接続される。並列コンデンサ[C28||C29|
|C30||C31]の他方の側は、ピンOUT−と、帰路ノードを形成する磁
気素子の2次のセンタタンプとに接続される。コンデンサ[C28||C29]
と、L30と、コンデンサ[C30||C31]との組み合わせは、ローパスp
i型のフィルタを形成する。サブ回路OUTAは効果的な全波整流とフィルタリ
ングを行う。
【0103】
図25Aは全波整流された出力段を概略的に示す。整流段は、ダイオードD8
0およびD90と、コンデンサC931およびC928とから成る。
0およびD90と、コンデンサC931およびC928とから成る。
【0104】
【表24】
【0105】
入力ノード/ピンC7Bは外部のセンタタップ付き磁気素子の2次巻線のハイ
サイドに接続される。ノードC7BはダイオードD80のアノードに接続する。
入力ノード/ピンC8Bは外部のセンタタップ付き磁気素子の2次巻線のローサ
イドに接続され、ダイオードD90のアノードに接続される。ノードOUT−は
負側の出力であり、外部の絶縁されたフィードバック回路と負荷(図示せず)と
に通じる帰路ラインである。ダイオードD80およびD90のカソードは、並列
コンデンサC931およびC928に接続される。コンデンサC928は、高周
波信号に対して低インピーダンスを有するように選択された、ソリッド誘電型で
ある。コンデンサC931は、低周波信号に対して低インピーダンスを有し、エ
ネルギー蓄積が可能なように選択されたより大きな分極型である。ノードOUT
+は出力の正側であり、絶縁されたフィードバック回路に通じる外部のフィード
バック検知ラインに接続される。並列コンデンサC928||C931の他方の
側は、ノードOUT−を形成する磁気素子の2次のセンタタンプに接続される。
ブッシュプル磁気素子に対してNSMEを使用すると、整流器の後には最小限の
フィルタリングしか必要とならない。
サイドに接続される。ノードC7BはダイオードD80のアノードに接続する。
入力ノード/ピンC8Bは外部のセンタタップ付き磁気素子の2次巻線のローサ
イドに接続され、ダイオードD90のアノードに接続される。ノードOUT−は
負側の出力であり、外部の絶縁されたフィードバック回路と負荷(図示せず)と
に通じる帰路ラインである。ダイオードD80およびD90のカソードは、並列
コンデンサC931およびC928に接続される。コンデンサC928は、高周
波信号に対して低インピーダンスを有するように選択された、ソリッド誘電型で
ある。コンデンサC931は、低周波信号に対して低インピーダンスを有し、エ
ネルギー蓄積が可能なように選択されたより大きな分極型である。ノードOUT
+は出力の正側であり、絶縁されたフィードバック回路に通じる外部のフィード
バック検知ラインに接続される。並列コンデンサC928||C931の他方の
側は、ノードOUT−を形成する磁気素子の2次のセンタタンプに接続される。
ブッシュプル磁気素子に対してNSMEを使用すると、整流器の後には最小限の
フィルタリングしか必要とならない。
【0106】
図25Bは別の最終出力整流器およびフィルタのサブ回路OUTBの概略的図
を示す。整流器のサブ回路OUTBはダイオードD40,D41,D42および
D43と、コンデンサC931およびC928を含む。
を示す。整流器のサブ回路OUTBはダイオードD40,D41,D42および
D43と、コンデンサC931およびC928を含む。
【0107】
【表25】
【0108】
ノードC7BおよびC8BにはACまたはDC信号が接続される。ノードC7
Bは、ダイオードD41のアノードをD40のカソードに接続する。ノードC8
Bは、ダイオードD42のアノードをD43のカソードに接続する。ノードOU
T+は、ダイオードD42のカソードをダイオードD43のカソードに接続する
。ノードOUT−は、ダイオードD40のアノードをD43のアノードに接続す
る。ダイオードは負荷の要求に合うように所期のライン電圧および電流を高い信
頼性でブロックするように選択される。低電圧出力には、ショットキー型のダイ
オードが、それらが小さい順方向電圧降下であるために用いられる。電圧がより
高いと、高速シリコンダイオードが、それらが高いピーク逆電圧(PIV)に耐
えることができるために使用されることになる。プッシュプル磁気素子にNSM
Eを使用すると、整流器後のフィルタリングが最小限で済む。コンデンサC92
8は、単一のデバイスとして概略的に示されている。コンデンサC931は、低
周波信号に対して低インピーダンスを有するもので、エネルギー蓄積用として選
択されたより大きな分極型で、典型的な値は200uFであってよい。キャパシ
タンスを増加させ、または出力インピーダンスを減小させるために、複数のコン
デンサを使用することができる。C931はソリッド誘電型であり、高周波信号
に対してのその低インピーダンスのために選択されている。特定の動作周波数お
よび電力レベルに対してノイズを低減するように選択される。コンデンサC92
8は、動作周波数および電力レベルに応じて選択される。サブ回路OUTBは、
余分な接合部(junction)があるために僅かに低い効率で、ACからD
Cへの整流およびフィルタリングを行う。
Bは、ダイオードD41のアノードをD40のカソードに接続する。ノードC8
Bは、ダイオードD42のアノードをD43のカソードに接続する。ノードOU
T+は、ダイオードD42のカソードをダイオードD43のカソードに接続する
。ノードOUT−は、ダイオードD40のアノードをD43のアノードに接続す
る。ダイオードは負荷の要求に合うように所期のライン電圧および電流を高い信
頼性でブロックするように選択される。低電圧出力には、ショットキー型のダイ
オードが、それらが小さい順方向電圧降下であるために用いられる。電圧がより
高いと、高速シリコンダイオードが、それらが高いピーク逆電圧(PIV)に耐
えることができるために使用されることになる。プッシュプル磁気素子にNSM
Eを使用すると、整流器後のフィルタリングが最小限で済む。コンデンサC92
8は、単一のデバイスとして概略的に示されている。コンデンサC931は、低
周波信号に対して低インピーダンスを有するもので、エネルギー蓄積用として選
択されたより大きな分極型で、典型的な値は200uFであってよい。キャパシ
タンスを増加させ、または出力インピーダンスを減小させるために、複数のコン
デンサを使用することができる。C931はソリッド誘電型であり、高周波信号
に対してのその低インピーダンスのために選択されている。特定の動作周波数お
よび電力レベルに対してノイズを低減するように選択される。コンデンサC92
8は、動作周波数および電力レベルに応じて選択される。サブ回路OUTBは、
余分な接合部(junction)があるために僅かに低い効率で、ACからD
Cへの整流およびフィルタリングを行う。
【0109】
図26は、浮動18ボルトDCの制御電源のサブ回路CPを示す。サブ回路C
Pは、ダイオードD501,D502およびD503と、抵抗器R507と、レ
ギュレータQ504と、コンデンサC503,C504,C505,C506お
よびC507とから成る。
Pは、ダイオードD501,D502およびD503と、抵抗器R507と、レ
ギュレータQ504と、コンデンサC503,C504,C505,C506お
よびC507とから成る。
【0110】
【表26】
【0111】
ノードCT1Aは、ダイオードD503のアノードと、上側の外部のセンタタ
ップ付き2次巻線とに接続する。ノードCT2Aは、ダイオードD502のアノ
ードと、下側の外部のセンタタップ付き2次巻線とに接続する。ノードCT0は
外部の巻線センタタップに接続する。ノードCT0はまた、帰路ラインであり、
それはQ504のピン2と、コンデンサC503,C504,C505,C50
6およびC507に接続する。ダイオードD502およびD503のそれぞれの
カソードは抵抗器R507に接続する。R507はさらに電圧レギュレータ50
4のピン1(入力)のノードに接続する。電圧レギュレータQ504のピン3は
18vdcの調整されたDC出力であり、ブロックダイオードD501のアノー
ドに接続される。3つのピンの電圧レギュレータQ504はLM7818タイプ
のものであり、これは多くの製造者によって製作される一般のデバイスである。
コンデンサC503,C505,C506は0.1uFのソリッド誘電型であり
、高周波リップルをフィルタリングし、Q504の振動を阻止するのに用いられ
る。C503,C504とD501のカソードの接続が出力ノードCP1+であ
る。絶縁された18ボルトDCはノードCT0およびCP+の間で利用可能であ
る。通常動作中にレギュレータ回路と出力スイッチ駆動のために使用される。
ップ付き2次巻線とに接続する。ノードCT2Aは、ダイオードD502のアノ
ードと、下側の外部のセンタタップ付き2次巻線とに接続する。ノードCT0は
外部の巻線センタタップに接続する。ノードCT0はまた、帰路ラインであり、
それはQ504のピン2と、コンデンサC503,C504,C505,C50
6およびC507に接続する。ダイオードD502およびD503のそれぞれの
カソードは抵抗器R507に接続する。R507はさらに電圧レギュレータ50
4のピン1(入力)のノードに接続する。電圧レギュレータQ504のピン3は
18vdcの調整されたDC出力であり、ブロックダイオードD501のアノー
ドに接続される。3つのピンの電圧レギュレータQ504はLM7818タイプ
のものであり、これは多くの製造者によって製作される一般のデバイスである。
コンデンサC503,C505,C506は0.1uFのソリッド誘電型であり
、高周波リップルをフィルタリングし、Q504の振動を阻止するのに用いられ
る。C503,C504とD501のカソードの接続が出力ノードCP1+であ
る。絶縁された18ボルトDCはノードCT0およびCP+の間で利用可能であ
る。通常動作中にレギュレータ回路と出力スイッチ駆動のために使用される。
【0112】
図26Aは、別の制御電源のサブ回路CP1を示す。サブ回路CP1は、ダイ
オードD260と、抵抗器R261と、トランジスタQ260と、コンデンサC
261〜C265およびC260とから成る。
オードD260と、抵抗器R261と、トランジスタQ260と、コンデンサC
261〜C265およびC260とから成る。
【0113】
【表27】
【0114】
ノードCT1Aは、D261のアノードと上側の外部のセンタタップ付き2次
巻線とに接続する。ノードCT2Aは、D262のアノードと下側の外部のセン
タタップ付き2次巻線とに接続する。ノードBR−は外部の巻線センタタップに
接続する。ノードBR−はまた帰路ラインであり、それはQ260エミッタと、
コンデンサC261〜C265とR261とに接続する。ダイオードD261お
よびD262のカソードはインダクタL260およびコンデンサ266に接続さ
れる。コンデンサC266の他方の側はノードFSCに接続する。抵抗器R26
2はさらに、インダクタL260の他方の側とノードVCCとの間に接続される
。R262とL260との接続部はノードTP15を形成する。ノードVCCは
コンデンサC260〜C265の正の端子、Q260のコレクタ、D260のカ
ソードに接続する。漏れの少ないツェナーダイオードD260のアノードは、Q
260のベースと、抵抗器R261と、コンデンサC260とに接続する。ツェ
ナーダイオード電圧は、高いブーストレベルで調節を開始するように選択される
。こうしてVCCは、G260(図26B)によって示されるように負荷レベル
に追従することが可能になる。電圧の制限は全負荷(最大ブースト)付近のレベ
ルで開始する。これは一例を示したにすぎず、限定するものではない。1000
ワット給電の場合は、VCCの制限は、セグメント262で勾配の増大で観察さ
れる(図26B)。このような固有の性質は3つの利点を有する。第1に、ブー
スト(負荷)レベルが増大すると、最大ゲートパワーが必要となるときに、付加
的な電圧が自動的に主スイッチQ1に提供される。最小ブーストにおいてゲート
電圧を低下させると、主スイッチQ1のゲートおよび付属するバッファ構成要素
におけるストレスが低下し、これにより、MBTFおよび効率が向上する。第2
に、VCCは、負荷配分(load sbaring)のために出力電圧をサー
ボ制御するために使用される内部負荷検知信号を提供する。負荷配分の態様の設
計は図4Aで教示されるとおりである。第3に、負荷の大きさを付加的な電流セ
ンサなしで伝えるのに用いられる信号が利用可能になる。ダイオードD262お
よびD261は整流された電源コンデンサC226を提供し、コンデンサC22
6はAC電圧をサブ回路FS1(図45)のノードTP17に結合する。TP1
7のAC電圧は、コンバータが動作しているときの高速スタート回路の動作を禁
止する。レギュレータCP1は分路レギュレータ(shunt regulat
or)である。その構成要素は最大ブースト近くでその制限が開始するように選
択される。このようにすれば電力が小さな負荷レベルで浪費されない。さらに、
最大ブーストで付加的なパワーを提供して負荷条件が変化した状態で最大効率を
保証するようにするために主スイッチQ1のゲート電圧が変調される。
巻線とに接続する。ノードCT2Aは、D262のアノードと下側の外部のセン
タタップ付き2次巻線とに接続する。ノードBR−は外部の巻線センタタップに
接続する。ノードBR−はまた帰路ラインであり、それはQ260エミッタと、
コンデンサC261〜C265とR261とに接続する。ダイオードD261お
よびD262のカソードはインダクタL260およびコンデンサ266に接続さ
れる。コンデンサC266の他方の側はノードFSCに接続する。抵抗器R26
2はさらに、インダクタL260の他方の側とノードVCCとの間に接続される
。R262とL260との接続部はノードTP15を形成する。ノードVCCは
コンデンサC260〜C265の正の端子、Q260のコレクタ、D260のカ
ソードに接続する。漏れの少ないツェナーダイオードD260のアノードは、Q
260のベースと、抵抗器R261と、コンデンサC260とに接続する。ツェ
ナーダイオード電圧は、高いブーストレベルで調節を開始するように選択される
。こうしてVCCは、G260(図26B)によって示されるように負荷レベル
に追従することが可能になる。電圧の制限は全負荷(最大ブースト)付近のレベ
ルで開始する。これは一例を示したにすぎず、限定するものではない。1000
ワット給電の場合は、VCCの制限は、セグメント262で勾配の増大で観察さ
れる(図26B)。このような固有の性質は3つの利点を有する。第1に、ブー
スト(負荷)レベルが増大すると、最大ゲートパワーが必要となるときに、付加
的な電圧が自動的に主スイッチQ1に提供される。最小ブーストにおいてゲート
電圧を低下させると、主スイッチQ1のゲートおよび付属するバッファ構成要素
におけるストレスが低下し、これにより、MBTFおよび効率が向上する。第2
に、VCCは、負荷配分(load sbaring)のために出力電圧をサー
ボ制御するために使用される内部負荷検知信号を提供する。負荷配分の態様の設
計は図4Aで教示されるとおりである。第3に、負荷の大きさを付加的な電流セ
ンサなしで伝えるのに用いられる信号が利用可能になる。ダイオードD262お
よびD261は整流された電源コンデンサC226を提供し、コンデンサC22
6はAC電圧をサブ回路FS1(図45)のノードTP17に結合する。TP1
7のAC電圧は、コンバータが動作しているときの高速スタート回路の動作を禁
止する。レギュレータCP1は分路レギュレータ(shunt regulat
or)である。その構成要素は最大ブースト近くでその制限が開始するように選
択される。このようにすれば電力が小さな負荷レベルで浪費されない。さらに、
最大ブーストで付加的なパワーを提供して負荷条件が変化した状態で最大効率を
保証するようにするために主スイッチQ1のゲート電圧が変調される。
【0115】
図26Bは、出力パワーの関数としてのVCCをプロットした図である。プロ
ットG26は、負荷が0から1000ワットに変化したときにACDCPF1(
図4A)におけるVCCを測定することにより生成されたものである。
ットG26は、負荷が0から1000ワットに変化したときにACDCPF1(
図4A)におけるVCCを測定することにより生成されたものである。
【0116】
図27は、第2の浮動18ボルトのDCプッシュプル制御電源のサブ回路CP
Aを示す。サブ回路CPAは、ダイオードD601,D602およびD603と
、抵抗器R607と、レギュレータQ604と、コンデンサC603,C604
,C605,C606,C607およびC608とから成る。
Aを示す。サブ回路CPAは、ダイオードD601,D602およびD603と
、抵抗器R607と、レギュレータQ604と、コンデンサC603,C604
,C605,C606,C607およびC608とから成る。
【0117】
【表28】
【0118】
ノードCT1BはD603のアノードと上側の外部のセンタタップ付き2次巻
線とに接続する。ノードCT2Bは、D602のアノードと下側の外部のセンタ
タップ付き2次巻線とに接続する。ノードCT20は外部の巻線センタタップに
接続する。ノードCT0はまた帰路ラインであり、Q604のピン2とコンデン
サC603,C604,C605,C606およびC607とに接続する。ダイ
オードD602およびD603のそれぞれのカソードは抵抗器R607に接続さ
れる。抵抗器607はさらに、電圧レギュレータQ604のピン1(入力)のノ
ードに接続される。電圧レギュレータQ604のピン3は、18vdcの調整さ
れたDC出力であり、ブロックダイオードD601のアノードに接続される。コ
ンデンサC603,C605,C606はソリッド誘電型であり、高周波リップ
ルをフィルタリングし、Q604の振動を阻止するのに用いられる。コンデンサ
C603,C604とダイオードD601のカソードとの接続部は出力ノードC
P1+である。絶縁された18ボルトDCはノードCT20およびCP2+の間
で利用可能である。通常動作中のレギュレータ回路と出力スイッチ駆動のために
使用される。
線とに接続する。ノードCT2Bは、D602のアノードと下側の外部のセンタ
タップ付き2次巻線とに接続する。ノードCT20は外部の巻線センタタップに
接続する。ノードCT0はまた帰路ラインであり、Q604のピン2とコンデン
サC603,C604,C605,C606およびC607とに接続する。ダイ
オードD602およびD603のそれぞれのカソードは抵抗器R607に接続さ
れる。抵抗器607はさらに、電圧レギュレータQ604のピン1(入力)のノ
ードに接続される。電圧レギュレータQ604のピン3は、18vdcの調整さ
れたDC出力であり、ブロックダイオードD601のアノードに接続される。コ
ンデンサC603,C605,C606はソリッド誘電型であり、高周波リップ
ルをフィルタリングし、Q604の振動を阻止するのに用いられる。コンデンサ
C603,C604とダイオードD601のカソードとの接続部は出力ノードC
P1+である。絶縁された18ボルトDCはノードCT20およびCP2+の間
で利用可能である。通常動作中のレギュレータ回路と出力スイッチ駆動のために
使用される。
【0119】
図28は主スイッチの過大温度保護のサブ回路OTPである。サブ回路OTP
はサーマルスイッチと、抵抗器R711およびR712を含む。
はサーマルスイッチと、抵抗器R711およびR712を含む。
【0120】
【表29】
【0121】
ゲート駆動電力は、入力ノードGAPとサーマルスイッチTHS1とに加えら
れる。最大FETゲート電圧は、入力電源電圧が20ボルト未満であることを必
要とし、選択された電圧は18ボルトであった。THS1の他方の側は並列の抵
抗器[R711||R712]に接続される。単一の抵抗器は複数の抵抗器を表
すことができる。図面は表面実装配置を示す。[R711||R712]の他方
の側は出力ノードTS+に接続する。通常は閉じられているサーマルスイッチT
S1は主スイッチのトランジスタQ1と接触している。105Cよりも温度が高
い場合、THS1は開き、これによりバッファのサブ回路AMP1(図29)へ
の電力を除去することによりスイッチQ1が不動作になってブロック状態になり
、任意の冷却ファンが故障するか、または回路が高温に達した場合にブーストス
イッチを保護する。この本発明の実施例においては、スピードアップバッファA
MP(図29)の不飽和磁気要素(図18,図18Aおよび19)は、主スイッ
チが所与の電力レベルに対して従来技術よりも低温で作動することを可能にする
。スイッチの温度が通常の範囲に戻ると、THS1は閉じ、PFCが通常運転を
再開することを可能にする。通常の負荷および周囲温度のもとでは、サーマルス
イッチTHS1は決して開くことはない。
れる。最大FETゲート電圧は、入力電源電圧が20ボルト未満であることを必
要とし、選択された電圧は18ボルトであった。THS1の他方の側は並列の抵
抗器[R711||R712]に接続される。単一の抵抗器は複数の抵抗器を表
すことができる。図面は表面実装配置を示す。[R711||R712]の他方
の側は出力ノードTS+に接続する。通常は閉じられているサーマルスイッチT
S1は主スイッチのトランジスタQ1と接触している。105Cよりも温度が高
い場合、THS1は開き、これによりバッファのサブ回路AMP1(図29)へ
の電力を除去することによりスイッチQ1が不動作になってブロック状態になり
、任意の冷却ファンが故障するか、または回路が高温に達した場合にブーストス
イッチを保護する。この本発明の実施例においては、スピードアップバッファA
MP(図29)の不飽和磁気要素(図18,図18Aおよび19)は、主スイッ
チが所与の電力レベルに対して従来技術よりも低温で作動することを可能にする
。スイッチの温度が通常の範囲に戻ると、THS1は閉じ、PFCが通常運転を
再開することを可能にする。通常の負荷および周囲温度のもとでは、サーマルス
イッチTHS1は決して開くことはない。
【0122】
図29は、PFCLK(図23および24)またはPWFM(図33)からの
駆動指令をスイッチする、PFCバッファ回路のサブ回路AMP,AMP1,A
MP2,AMP3を示し、制御素子はゲートバッファ回路に接続される。サブ回
路AMPは、パワーFETのQ702とダーリントン対のQ703と、コンデン
サC709およびC715と、抵抗器R710およびR725とから成る。
駆動指令をスイッチする、PFCバッファ回路のサブ回路AMP,AMP1,A
MP2,AMP3を示し、制御素子はゲートバッファ回路に接続される。サブ回
路AMPは、パワーFETのQ702とダーリントン対のQ703と、コンデン
サC709およびC715と、抵抗器R710およびR725とから成る。
【0123】
【表30】
【0124】
DC電力はノードGAT+と、トランジスタQ702のドレーンと、コンデン
サC709とに加えられ、コンデンサ709はグラウンドに通じる。最大ゲート
電圧は、入力電源電圧が20ボルト未満であることを必要とし、18ボルトが選
択された。入力ノードGA1は、FET Q702のゲートに接続され、ダーリ
ントン対Q703のBJT1のベースと、コンデンサC715とに接続される。
コンデンサC715は、ダーリントン対のベース、ピン1からコレクタ、ピン2
および4の両端に接続され、Q703のコレクタのノードはまたグラウンドに接
続される。BJT2のエミッタはFET Q1のゲートに接続される。FET
Q702のソースは、小さなオプションの直列抵抗器R710を介して出力スイ
ッチのゲートあるいはノードGA2に接続される。或る負荷の下でのパワーFE
Tは、このバッファのような低インピーダンスのソースから駆動される場合に振
動する傾向がある。スイッチの顕著な遅れがないように、約2オーム以下の小さ
な抵抗が必要となる場合がある。大抵の場合R710はゼロオームのジャンパで
置き換えられる。抵抗器R725はノードGA0とQ702のソースとから接続
される。ノードGAPへの入力スイッチング信号は20kHz〜600kHzの
範囲にある。ノードGA2に接続された出力スイッチのゲートを迅速に充電する
ために低インピーダンスを示すことにより、極めて速い「オン」時間が実現され
る。Q702がスイッチオンすると、コンデンサC709は付加的な電流を提供
する。ゲートから電荷を急速に除去するためにトランジスタQ703は低インピ
ーダンスを提供して「オフ」時間を著しく低減する。このような特定のトポロジ
は、250nsという業界の標準立ち上がり時間に比べて、10nsのオーダの
出力スイッチの立ち上がり時間を提供にする。更に200〜300nsという業
界の標準立ち下がり時間に比べて、対応する立ち下がり時間は<10nsである
(図13および14参照)。コンバータが極めて高い周囲温度で動作する場合は
、サーマルスイッチは入力パワーピンGA+と直列に配置されてもよい。このこ
とはスイッチトランジスタをうまく機能抑止状態にすることを可能にする。サブ
回路AMPは、スイッチングロスを著しく低減し、場合によっては従来一般的で
あった強制空気冷却なしでコンバータ動作を可能にする。
サC709とに加えられ、コンデンサ709はグラウンドに通じる。最大ゲート
電圧は、入力電源電圧が20ボルト未満であることを必要とし、18ボルトが選
択された。入力ノードGA1は、FET Q702のゲートに接続され、ダーリ
ントン対Q703のBJT1のベースと、コンデンサC715とに接続される。
コンデンサC715は、ダーリントン対のベース、ピン1からコレクタ、ピン2
および4の両端に接続され、Q703のコレクタのノードはまたグラウンドに接
続される。BJT2のエミッタはFET Q1のゲートに接続される。FET
Q702のソースは、小さなオプションの直列抵抗器R710を介して出力スイ
ッチのゲートあるいはノードGA2に接続される。或る負荷の下でのパワーFE
Tは、このバッファのような低インピーダンスのソースから駆動される場合に振
動する傾向がある。スイッチの顕著な遅れがないように、約2オーム以下の小さ
な抵抗が必要となる場合がある。大抵の場合R710はゼロオームのジャンパで
置き換えられる。抵抗器R725はノードGA0とQ702のソースとから接続
される。ノードGAPへの入力スイッチング信号は20kHz〜600kHzの
範囲にある。ノードGA2に接続された出力スイッチのゲートを迅速に充電する
ために低インピーダンスを示すことにより、極めて速い「オン」時間が実現され
る。Q702がスイッチオンすると、コンデンサC709は付加的な電流を提供
する。ゲートから電荷を急速に除去するためにトランジスタQ703は低インピ
ーダンスを提供して「オフ」時間を著しく低減する。このような特定のトポロジ
は、250nsという業界の標準立ち上がり時間に比べて、10nsのオーダの
出力スイッチの立ち上がり時間を提供にする。更に200〜300nsという業
界の標準立ち下がり時間に比べて、対応する立ち下がり時間は<10nsである
(図13および14参照)。コンバータが極めて高い周囲温度で動作する場合は
、サーマルスイッチは入力パワーピンGA+と直列に配置されてもよい。このこ
とはスイッチトランジスタをうまく機能抑止状態にすることを可能にする。サブ
回路AMPは、スイッチングロスを著しく低減し、場合によっては従来一般的で
あった強制空気冷却なしでコンバータ動作を可能にする。
【0125】
図30は本発明のスナバのサブ回路の概略的な図を示す。スナバのサブ回路S
Nは、ダイオードD804およびD805と、抵抗器R800,R817,R8
18と、コンデンサC814およびC819とから成る。
Nは、ダイオードD804およびD805と、抵抗器R800,R817,R8
18と、コンデンサC814およびC819とから成る。
【0126】
【表31】
【0127】
ノードSNL2は外部の出力スイッチのドレーン端子と、誘導負荷のフライバ
ック側とに接続する。入力ノードSNL2は、コンデンサC819と直列接続さ
れたR800からノードSNOUTに接続する。ダイオードD805のアノード
は、D805と並列接続された抵抗器[R817||R818]と共にノードS
NL2に接続される。抵抗器R817およびR818は組み合わせて単一の抵抗
器にしてもよい。D805のカソードは、ノード/ピンSNL1に接続するコン
デンサC814に接続される。ノードSNL1は、外部負荷の磁気素子の給電側
に接続する。外部の磁気素子の他方の脚部はD805のアノードと、外部のフラ
イバックダイオードD4のアノード側とに接続される。1MEGオームの抵抗器
R817およびR818は、C814から荷電を引抜き、それを次のサイクルの
ためにリセットする。コンデンサC819および抵抗器R800は外部のフライ
バックダイオードD4の状態遷移からの高周波事象を捕えて、エネルギーの一部
を、ノードSNOUTに接続された外部のホールドアップコンデンサ(hold
up capacitor)内に移す。外部のフライバックダイオードD4およ
びD805が出力スイッチのドレーンを分離するため、出力スイッチが、スナバ
回路に接続された典型的なドレン/ソースの余分なキャパシタンスの電荷を逃す
必要がなくなるので、より速やかなスイッチングが行われる。なお、このような
回路は、有効エネルギーをロスに変換する大きなRC回路内にフライバックを吸
収しようとするものではないことに注意されたい。それはグラウンドへフライバ
ックを詰め込もうとするものでもなく、キャパシタンスを付加し、出力スイッチ
を遅くし、スイッチングロスを増大させるものでもない。このサブ回路は外部の
プッシュプルスイッチの両端のそのミラーSNB(図32)と併用される。この
設計はフライバックエネルギーのいくらかを入力電源または出力負荷に戻すもの
である。「スナバリング」作用は、フライバックの立ち上がりを遅くし、外部の
フライバックダイオードに導通を開始する時間を与える。回路は高周波フライバ
ックパルスを効率的に管理する。
ック側とに接続する。入力ノードSNL2は、コンデンサC819と直列接続さ
れたR800からノードSNOUTに接続する。ダイオードD805のアノード
は、D805と並列接続された抵抗器[R817||R818]と共にノードS
NL2に接続される。抵抗器R817およびR818は組み合わせて単一の抵抗
器にしてもよい。D805のカソードは、ノード/ピンSNL1に接続するコン
デンサC814に接続される。ノードSNL1は、外部負荷の磁気素子の給電側
に接続する。外部の磁気素子の他方の脚部はD805のアノードと、外部のフラ
イバックダイオードD4のアノード側とに接続される。1MEGオームの抵抗器
R817およびR818は、C814から荷電を引抜き、それを次のサイクルの
ためにリセットする。コンデンサC819および抵抗器R800は外部のフライ
バックダイオードD4の状態遷移からの高周波事象を捕えて、エネルギーの一部
を、ノードSNOUTに接続された外部のホールドアップコンデンサ(hold
up capacitor)内に移す。外部のフライバックダイオードD4およ
びD805が出力スイッチのドレーンを分離するため、出力スイッチが、スナバ
回路に接続された典型的なドレン/ソースの余分なキャパシタンスの電荷を逃す
必要がなくなるので、より速やかなスイッチングが行われる。なお、このような
回路は、有効エネルギーをロスに変換する大きなRC回路内にフライバックを吸
収しようとするものではないことに注意されたい。それはグラウンドへフライバ
ックを詰め込もうとするものでもなく、キャパシタンスを付加し、出力スイッチ
を遅くし、スイッチングロスを増大させるものでもない。このサブ回路は外部の
プッシュプルスイッチの両端のそのミラーSNB(図32)と併用される。この
設計はフライバックエネルギーのいくらかを入力電源または出力負荷に戻すもの
である。「スナバリング」作用は、フライバックの立ち上がりを遅くし、外部の
フライバックダイオードに導通を開始する時間を与える。回路は高周波フライバ
ックパルスを効率的に管理する。
【0128】
図30Aは本発明のダイオードスナバのサブ回路の概略的図を示す。スナバの
サブ回路DSNは、ダイオードD51,D52,D53,D54およびD55と
、コンデンサC51,C52,C53,C54およびD55とから成る。
サブ回路DSNは、ダイオードD51,D52,D53,D54およびD55と
、コンデンサC51,C52,C53,C54およびD55とから成る。
【0129】
【表32】
【0130】
ピンSNL2は、D51のアノードに接続され、D51のカソードはD52の
アノードに接続され、D52のカソードはD53のアノードに接続され、D53
のカソードはD54のアノードに接続され、D54のカソードはD55のアノー
ドに接続され、D55のカソードはピンSNOUTに接続される。コンデンサは
、直列・並列の組み合わせ[D51||C51]+[D52||C52]+[D
53||C53]+[D54||C54]+[D55||C55]を形成する各
ダイオードの両端に接続される。ノードSNL2は外部の出力スイッチのドレー
ン端子と、誘導負荷のフライバック側とに接続する。外部のフライバック整流ダ
イオードD4(図1,3および4)のアノードはノードSNL2に接続される。
ノードSNOUTは蓄積コンデンサ[C16||C17](図1,3および4)
と、フライバックダイオードD4のカソードとに接続する。DSNと並列の外部
ダイオードD4はハイブリッドダイオード(hybrid diode)を形成
する。ショットキーダイオードは、ファスト・リカバリ・タイム(fast r
ecovery time)(6ナノ秒(6*10-9)未満)および高電流時の
低順電圧降下(0.4〜0.9ボルト)という望ましい特性を有する。ショット
キーダイオードは、現在のところ最大100Vの制限された逆阻止電圧の悩みが
ある。各ダイオードは100Vをブロックすることになり、並列コンデンサは、
ダイオードストリングの両端の逆電圧を均一に分配する。各ダイオードの逆方向
接合キャパシタンスは10pf未満であるので、並列のコンデンサよりも非常に
小さい。従って、逆電圧はダイオードの両端でほぼ均一に分割される。一様な電
圧分割を保証するために、5%より良好にコンデンサを合わせることが必要とな
る。高精度のものは小さいコンデンサにとっては一般的であり、低廉である。種
々異なる阻止電圧は、ダイオード/コンデンサ対の数を調整することにより達成
することができる。限定としてではなく一例として500Vが選択された。主フ
ライバック整流ダイオードD4は高電圧を阻止するが、しかし長い逆回復時間の
悩みがあり、50〜500ナノ秒がファスト・リカバリ・ダイオードにおいて一
般的である。必要なのは、低い電圧降下、高い阻止電圧および極めて短い回復時
間を有するダイオードである。主フライバック整流器と並列接続されたスナバD
SNはこのような理想的なダイオードに極めて近くなる。合計の阻止電圧は、個
々のダイオードの阻止電圧を加算することにより得られる。回復時間は、ストリ
ングにおける最も遅いダイオードによって決定され、5ナノ秒未満である場合が
多い。よりゆっくりと主整流器が導通を開始すると、低い順電圧降下が達成され
る。キャパシタンスが個々のコンデンサの1/5になるので、低キャパシタンス
もまた実現される。主スイッチが導通を停止し、不飽和磁気要素がそのエネルギ
ーの放出を開始した直後に、このハイブリッドダイオードは整流を開始する。こ
のことは高電圧フライバックのオーバシュートを40〜70ボルト未満に制限す
る。このことはスイッチをその安全動作領域(SOA)内に良好に保ち、この安
全動作域は、スイッチがより高い出力電力および付加的な効率ゲイン(effi
ciency gain)のために、より高い電圧で作動することを可能にし、
あるいは同じ電圧マージンを維持しながら高価でない、より低い電圧スイッチを
使用することを可能にする。外部のフライバックダイオードD4およびD805
は出力スイッチのドレーンを分離するため、出力スイッチが典型的なスナバ回路
の余分なキャパシタンスの電荷を逃す必要がないのでより速いスイッチングが行
われる。なお、この回路は、追加的な熱を発生する大きなRCネットワークにお
いてフライバックを吸収しようとするものではないことに注意されたい。またそ
れはグラウンドへフライバックを詰め込もうとするものでもなく、キャパシタン
スを付加し、出力スイッチを遅くし、スイッチングロスを増大させるものでもな
い。主整流器を補助するために、例えばフライバックダイオードD4のようなよ
り遅い整流器と並列にサブ回路DSNを使用することが可能である。このことは
スイッチに対する付加的な保護を提供し、主整流器が動作を開始する前に、フラ
イバックパルスの一部を整流する。このような高周波エネルギーは熱または放射
ノイズになって終わる。
アノードに接続され、D52のカソードはD53のアノードに接続され、D53
のカソードはD54のアノードに接続され、D54のカソードはD55のアノー
ドに接続され、D55のカソードはピンSNOUTに接続される。コンデンサは
、直列・並列の組み合わせ[D51||C51]+[D52||C52]+[D
53||C53]+[D54||C54]+[D55||C55]を形成する各
ダイオードの両端に接続される。ノードSNL2は外部の出力スイッチのドレー
ン端子と、誘導負荷のフライバック側とに接続する。外部のフライバック整流ダ
イオードD4(図1,3および4)のアノードはノードSNL2に接続される。
ノードSNOUTは蓄積コンデンサ[C16||C17](図1,3および4)
と、フライバックダイオードD4のカソードとに接続する。DSNと並列の外部
ダイオードD4はハイブリッドダイオード(hybrid diode)を形成
する。ショットキーダイオードは、ファスト・リカバリ・タイム(fast r
ecovery time)(6ナノ秒(6*10-9)未満)および高電流時の
低順電圧降下(0.4〜0.9ボルト)という望ましい特性を有する。ショット
キーダイオードは、現在のところ最大100Vの制限された逆阻止電圧の悩みが
ある。各ダイオードは100Vをブロックすることになり、並列コンデンサは、
ダイオードストリングの両端の逆電圧を均一に分配する。各ダイオードの逆方向
接合キャパシタンスは10pf未満であるので、並列のコンデンサよりも非常に
小さい。従って、逆電圧はダイオードの両端でほぼ均一に分割される。一様な電
圧分割を保証するために、5%より良好にコンデンサを合わせることが必要とな
る。高精度のものは小さいコンデンサにとっては一般的であり、低廉である。種
々異なる阻止電圧は、ダイオード/コンデンサ対の数を調整することにより達成
することができる。限定としてではなく一例として500Vが選択された。主フ
ライバック整流ダイオードD4は高電圧を阻止するが、しかし長い逆回復時間の
悩みがあり、50〜500ナノ秒がファスト・リカバリ・ダイオードにおいて一
般的である。必要なのは、低い電圧降下、高い阻止電圧および極めて短い回復時
間を有するダイオードである。主フライバック整流器と並列接続されたスナバD
SNはこのような理想的なダイオードに極めて近くなる。合計の阻止電圧は、個
々のダイオードの阻止電圧を加算することにより得られる。回復時間は、ストリ
ングにおける最も遅いダイオードによって決定され、5ナノ秒未満である場合が
多い。よりゆっくりと主整流器が導通を開始すると、低い順電圧降下が達成され
る。キャパシタンスが個々のコンデンサの1/5になるので、低キャパシタンス
もまた実現される。主スイッチが導通を停止し、不飽和磁気要素がそのエネルギ
ーの放出を開始した直後に、このハイブリッドダイオードは整流を開始する。こ
のことは高電圧フライバックのオーバシュートを40〜70ボルト未満に制限す
る。このことはスイッチをその安全動作領域(SOA)内に良好に保ち、この安
全動作域は、スイッチがより高い出力電力および付加的な効率ゲイン(effi
ciency gain)のために、より高い電圧で作動することを可能にし、
あるいは同じ電圧マージンを維持しながら高価でない、より低い電圧スイッチを
使用することを可能にする。外部のフライバックダイオードD4およびD805
は出力スイッチのドレーンを分離するため、出力スイッチが典型的なスナバ回路
の余分なキャパシタンスの電荷を逃す必要がないのでより速いスイッチングが行
われる。なお、この回路は、追加的な熱を発生する大きなRCネットワークにお
いてフライバックを吸収しようとするものではないことに注意されたい。またそ
れはグラウンドへフライバックを詰め込もうとするものでもなく、キャパシタン
スを付加し、出力スイッチを遅くし、スイッチングロスを増大させるものでもな
い。主整流器を補助するために、例えばフライバックダイオードD4のようなよ
り遅い整流器と並列にサブ回路DSNを使用することが可能である。このことは
スイッチに対する付加的な保護を提供し、主整流器が動作を開始する前に、フラ
イバックパルスの一部を整流する。このような高周波エネルギーは熱または放射
ノイズになって終わる。
【0131】
図30Bは、本発明の別のスナバのサブ回路SNBBの概略的な図を示す。ス
ナバのサブ回路SNBBは、抵抗器R310とコンデンサC821とから成る。
ナバのサブ回路SNBBは、抵抗器R310とコンデンサC821とから成る。
【0132】
【表33】
【0133】
ノードSNL2は、コンデンサC821を介して、抵抗器R821とノードS
NOUTとに接続する。ノードSNOUTはフライバックダイオードのカソード
に接続する。ノードSNL2は外部の出力スイッチのドレーン端子と誘導負荷の
フライバック側に接続する。「スナバリング」作用は、フライバックの立ち上が
りを遅くして外部の整流ダイオードが導通を開始するための時間を与える。
NOUTとに接続する。ノードSNOUTはフライバックダイオードのカソード
に接続する。ノードSNL2は外部の出力スイッチのドレーン端子と誘導負荷の
フライバック側に接続する。「スナバリング」作用は、フライバックの立ち上が
りを遅くして外部の整流ダイオードが導通を開始するための時間を与える。
【0134】
図31は、本発明のスナバのサブ回路の概略的な図を示す。スナバのサブ回路
SNAは、抵抗器R810およびR811と、コンデンサC820およびC82
1とから成る。
SNAは、抵抗器R810およびR811と、コンデンサC820およびC82
1とから成る。
【0135】
【表34】
【0136】
ノードSNA1は、直列抵抗器R810、コンデンサC820からノードSN
A2へと、さらにコンデンサC821、直列の抵抗器R811からノードSNA
3へと接続する。ノードSNA1は外部の磁気素子のセンタタップに接続する。
ノードSNA2は、外部の出力スイッチのドレーン端子と、誘導負荷のフライバ
ック側とに接続する。ノードSNA3は外部の出力スイッチのソース端子に接続
する。そのスイッチの両端の電圧過渡現象を低減するために、抵抗器R810お
よびC820はフライバックの一部を吸収しようとする。フライバックの一部は
C821によってグラウンドに戻される。このサブ回路は外部のプッシュプルス
イッチの両端のそのミラーSNA(図31)と併用される。「スナバリング」動
作は、フライバックの立ち上がりを遅くし、外部の整流ダイオード図25あるい
は25AのD8及びD9が導通を開始するための時間を与える。この回路は高周
波フライバックパルスを効率的に管理する。
A2へと、さらにコンデンサC821、直列の抵抗器R811からノードSNA
3へと接続する。ノードSNA1は外部の磁気素子のセンタタップに接続する。
ノードSNA2は、外部の出力スイッチのドレーン端子と、誘導負荷のフライバ
ック側とに接続する。ノードSNA3は外部の出力スイッチのソース端子に接続
する。そのスイッチの両端の電圧過渡現象を低減するために、抵抗器R810お
よびC820はフライバックの一部を吸収しようとする。フライバックの一部は
C821によってグラウンドに戻される。このサブ回路は外部のプッシュプルス
イッチの両端のそのミラーSNA(図31)と併用される。「スナバリング」動
作は、フライバックの立ち上がりを遅くし、外部の整流ダイオード図25あるい
は25AのD8及びD9が導通を開始するための時間を与える。この回路は高周
波フライバックパルスを効率的に管理する。
【0137】
図32は本発明のスナバのサブ回路の概略的な図である。スナバのサブ回路S
NBは、抵抗器R820およびR821と、コンデンサC840およびC841
を含む。
NBは、抵抗器R820およびR821と、コンデンサC840およびC841
を含む。
【0138】
【表35】
【0139】
ノードSNB1は、直列抵抗器R820、コンデンサC820、ノードSNA
2からコンデンサC841へと、そして直列抵抗器R821からノードSNB3
へと接続する。ノードSNB1は外部の磁気素子のセンタタップに接続する。ノ
ードSNB2は、外部の出力スイッチのドレーン端子と、誘導負荷のフライバッ
ク側とに接続する。ノードSNB3は外部の出力スイッチのソース端子に接続す
る。このスイッチの両端の電圧過渡現象を低減するために、抵抗器R820およ
びC840は、高周波フライバックの一部を吸収しようとする。C841および
R821はフライバックの一部をグラウンドに戻す。「スナバリング」動作は、
フライバックの立ち上がりを遅くし、図25または25Aの外部整流ダイオード
D8およびD9に対し、導通を開始する時間を与える。この回路は高周波フライ
バックパルスを効率的に管理する。
2からコンデンサC841へと、そして直列抵抗器R821からノードSNB3
へと接続する。ノードSNB1は外部の磁気素子のセンタタップに接続する。ノ
ードSNB2は、外部の出力スイッチのドレーン端子と、誘導負荷のフライバッ
ク側とに接続する。ノードSNB3は外部の出力スイッチのソース端子に接続す
る。このスイッチの両端の電圧過渡現象を低減するために、抵抗器R820およ
びC840は、高周波フライバックの一部を吸収しようとする。C841および
R821はフライバックの一部をグラウンドに戻す。「スナバリング」動作は、
フライバックの立ち上がりを遅くし、図25または25Aの外部整流ダイオード
D8およびD9に対し、導通を開始する時間を与える。この回路は高周波フライ
バックパルスを効率的に管理する。
【0140】
図33は本発明のPWM(パルス幅変調器)およびFM(周波数変調器)のサ
ブ回路である。サブ回路PWFMは抵抗器R401,R402,R403および
R404と、コンデンサC401,C402,C403,C404,C405お
よびC406と、コントローラIC U400と、ダイオードD401から成る
。
ブ回路である。サブ回路PWFMは抵抗器R401,R402,R403および
R404と、コンデンサC401,C402,C403,C404,C405お
よびC406と、コントローラIC U400と、ダイオードD401から成る
。
【0141】
【表36】
【0142】
制御素子U400は以下の直列接続を伴う回路に接続する、即ち、ピン1から
フィードバックピンPW1へ、さらに調整可能な抵抗器R404のワイパ端子(
wiper)から帰路ノードPWFM0へと接続する。抵抗器R404は2つの
固定抵抗器と置き換えてもよい。コンデンサC403はピン2からピン1に接続
される。コンデンサC403はエラー増幅器の出力をフィルタリングするのに用
いられる。抵抗器R404の上半部は、ノードREF1のピン8の5.0ボルト
内部基準に接続される。内部の5.0ボルト基準のU400のピン8又はノード
REF1は、抵抗器R403の上半部と、コンデンサC402を介して帰路ノー
ドPWFM0に接続される。この基準は、外部のフィードバック回路に電流を提
供する。R403のワイパ端子はノードFM1とピン4と、R402を介してピ
ン3と、C404を介して帰路ノードPWFM0とに接続する。抵抗器R403
は2つの固定抵抗器と置き換えられてよい。パルス幅タイミングコンデンサC4
04は、ピン3を帰路ノードPWFM0に接続する。低漏れダイオード(low
leakage diode)D401のアノードはピン3に、カソードは出
力ピン6のノードCLKに接続される。抵抗器R404は、出力ピン6のノード
CLKの公称パルス幅を設定する。パルス幅は0(オフ)から95%まで調整す
ることができる。抵抗器R403及びC404は公称動作周波数を規定する。ノ
ードPWFM+とPWFM0との間に電源20ボルトを加えることにより、コン
トローラU400は内部の5.0基準電圧をピン7のノードREF1に発生させ
る。出力ピン6のノードCLKは約20ボルトのハイ(high)に設定される
(図34のオシログラフのトレース(trace)G6のセグメント60参照)
。ピン6をロー(low)にリセットすることで(図34のオシログラフのトレ
ースG6、セグメント62参照)、ピン3でのC404の両端の電圧がコンパレ
ータレベルに達するまで(図34のオシログラフのトレースG1のセグメント6
1参照)、C404はR401を介して充電を開始する。コンデンサC404は
迅速にD401を介して放電する(図34のオシログラフのトレースG1のセグ
メント63参照)。ピン6がローである期間中(図34のオシログラフのトレー
スG1のセグメント64参照)、ピン3は、PWDM0のノードよりも0.6ボ
ルト高く留まる。ピン6の立上がりエッジにおいて、コンデンサC405は、ピ
ン4の電圧が内部のコンパレータレベルに達するまで(図34のオシログラフの
トレースG4のセグメント65参照)、急速に充電を開始する。コンパレータは
内部トランジスタをトリガしてC404を急速に放電する(図34のオシログラ
フのトレースG4のセグメント66参照)。このサイクルは出力ピン6がハイに
設定されて繰り返す。U400のピン1とノードPW1とに与えられた外部のフ
ィードバック電流(図34のオシログラフのトレースG1参照)は実際の出力電
圧に追従する。オシログラフのトレースG1のセグメント67(図34)は、出
力スイッチが導通してNSME内にエネルギーを蓄積している期間である。オシ
ログラフのトレースG1のセグメント68(図34)は、出力信号がオフとなっ
て、NSME内の蓄積エネルギーが蓄積コンデンサに伝達されることが可能とな
る期間である。外部の電流源またはフィードバック回路をピン1またはノードP
W1に与えることにより、パルス幅の変調が可能となる。PW1から電流を除去
することがコンパレータレベルを低下させ、コンパレータがより低いC404の
両端の電圧でトリガするようにして、パルス幅を低減させる。電流をノードPW
1内に導入すると、パルス幅は公称値(nominal)から最大の95%に増
大する。抵抗器R404およびC404は公称パルス幅を決定する。この設計は
CLK出力がパルス幅変調されることを可能にする。外部のフィードバック回路
をピン4またはノードFW1に適用することにより、周波数が変調されることが
可能になる。FW1から電流を除去することにより、C405の充電が遅くなる
。充電時間を長くするほど周波数は公称設定値から低くなる。このような配置に
より、CLK出力が周波数変調されることが可能になる。共振コントローラ(r
esonant controller)と使用する場合には、R403および
C405が典型的にはタンク共振周波数に等しい公称周波数を決定する。外部の
フィードバックは、公称周波数(最大出力)からゼロ周波数「オフ」に周波数を
低くするように構成されている。パルス幅コントローラとして使用される場合は
、公称値は約90%の最大パルス幅に設定され、フィードバックがパルス幅を低
減させる。サブ回路PWFMは、同時に周波数とパルス幅が変調されるようにす
ることができる。このような構成および動作モードは本発明にとって独得のもの
である。出力をエラー増幅器にフィードバックすることは、制御素子U400に
とって独得な動作モードである。サブ回路PWFMは広いダイナミックレンジと
、精密な制御と、速い応答とを組み合わせるものである。
フィードバックピンPW1へ、さらに調整可能な抵抗器R404のワイパ端子(
wiper)から帰路ノードPWFM0へと接続する。抵抗器R404は2つの
固定抵抗器と置き換えてもよい。コンデンサC403はピン2からピン1に接続
される。コンデンサC403はエラー増幅器の出力をフィルタリングするのに用
いられる。抵抗器R404の上半部は、ノードREF1のピン8の5.0ボルト
内部基準に接続される。内部の5.0ボルト基準のU400のピン8又はノード
REF1は、抵抗器R403の上半部と、コンデンサC402を介して帰路ノー
ドPWFM0に接続される。この基準は、外部のフィードバック回路に電流を提
供する。R403のワイパ端子はノードFM1とピン4と、R402を介してピ
ン3と、C404を介して帰路ノードPWFM0とに接続する。抵抗器R403
は2つの固定抵抗器と置き換えられてよい。パルス幅タイミングコンデンサC4
04は、ピン3を帰路ノードPWFM0に接続する。低漏れダイオード(low
leakage diode)D401のアノードはピン3に、カソードは出
力ピン6のノードCLKに接続される。抵抗器R404は、出力ピン6のノード
CLKの公称パルス幅を設定する。パルス幅は0(オフ)から95%まで調整す
ることができる。抵抗器R403及びC404は公称動作周波数を規定する。ノ
ードPWFM+とPWFM0との間に電源20ボルトを加えることにより、コン
トローラU400は内部の5.0基準電圧をピン7のノードREF1に発生させ
る。出力ピン6のノードCLKは約20ボルトのハイ(high)に設定される
(図34のオシログラフのトレース(trace)G6のセグメント60参照)
。ピン6をロー(low)にリセットすることで(図34のオシログラフのトレ
ースG6、セグメント62参照)、ピン3でのC404の両端の電圧がコンパレ
ータレベルに達するまで(図34のオシログラフのトレースG1のセグメント6
1参照)、C404はR401を介して充電を開始する。コンデンサC404は
迅速にD401を介して放電する(図34のオシログラフのトレースG1のセグ
メント63参照)。ピン6がローである期間中(図34のオシログラフのトレー
スG1のセグメント64参照)、ピン3は、PWDM0のノードよりも0.6ボ
ルト高く留まる。ピン6の立上がりエッジにおいて、コンデンサC405は、ピ
ン4の電圧が内部のコンパレータレベルに達するまで(図34のオシログラフの
トレースG4のセグメント65参照)、急速に充電を開始する。コンパレータは
内部トランジスタをトリガしてC404を急速に放電する(図34のオシログラ
フのトレースG4のセグメント66参照)。このサイクルは出力ピン6がハイに
設定されて繰り返す。U400のピン1とノードPW1とに与えられた外部のフ
ィードバック電流(図34のオシログラフのトレースG1参照)は実際の出力電
圧に追従する。オシログラフのトレースG1のセグメント67(図34)は、出
力スイッチが導通してNSME内にエネルギーを蓄積している期間である。オシ
ログラフのトレースG1のセグメント68(図34)は、出力信号がオフとなっ
て、NSME内の蓄積エネルギーが蓄積コンデンサに伝達されることが可能とな
る期間である。外部の電流源またはフィードバック回路をピン1またはノードP
W1に与えることにより、パルス幅の変調が可能となる。PW1から電流を除去
することがコンパレータレベルを低下させ、コンパレータがより低いC404の
両端の電圧でトリガするようにして、パルス幅を低減させる。電流をノードPW
1内に導入すると、パルス幅は公称値(nominal)から最大の95%に増
大する。抵抗器R404およびC404は公称パルス幅を決定する。この設計は
CLK出力がパルス幅変調されることを可能にする。外部のフィードバック回路
をピン4またはノードFW1に適用することにより、周波数が変調されることが
可能になる。FW1から電流を除去することにより、C405の充電が遅くなる
。充電時間を長くするほど周波数は公称設定値から低くなる。このような配置に
より、CLK出力が周波数変調されることが可能になる。共振コントローラ(r
esonant controller)と使用する場合には、R403および
C405が典型的にはタンク共振周波数に等しい公称周波数を決定する。外部の
フィードバックは、公称周波数(最大出力)からゼロ周波数「オフ」に周波数を
低くするように構成されている。パルス幅コントローラとして使用される場合は
、公称値は約90%の最大パルス幅に設定され、フィードバックがパルス幅を低
減させる。サブ回路PWFMは、同時に周波数とパルス幅が変調されるようにす
ることができる。このような構成および動作モードは本発明にとって独得のもの
である。出力をエラー増幅器にフィードバックすることは、制御素子U400に
とって独得な動作モードである。サブ回路PWFMは広いダイナミックレンジと
、精密な制御と、速い応答とを組み合わせるものである。
【0143】
図34はパルス幅変調モードにおけるPWFM(図33)コントローラのオシ
ログラフのトレースを示す。
ログラフのトレースを示す。
【0144】
図35は、TCTP(図8)の共振コンバータの1次電圧のオシログラフのト
レースである。図35は、コンデンサC10(図8)の両端に発生する電圧のオ
シログラフのトレースである。この実施例において、電源VBATは18ボルト
に過ぎないものであった。
レースである。図35は、コンデンサC10(図8)の両端に発生する電圧のオ
シログラフのトレースである。この実施例において、電源VBATは18ボルト
に過ぎないものであった。
【0145】
1次巻線100(図18)のインダクタンス203uHは、26u 2.28
oz.(64.64グラム)のKool Mu磁気素子101上に55ターン巻
くことによって達成された。2次巻線103(図18)はコア101上に15タ
ーン巻かれている。巻線103には5.5ワットの負荷が接続される。NSME
の1次巻線100(図18)は、VBATの10倍よりも大きい229ボルトの
ピークの励起電圧(excitation voltage)を発生させた。タ
ンクコンバータTCTPおよびTCSSC(図7)は、大きな磁束バイアスを生
じるために、不飽和磁気要素の望ましい特性を利用する。有効な大きな磁束が、
「磁束ネット(flux nets)」巻線を磁気素子に付加することにより、
有効電力に取り込まれることができる。
oz.(64.64グラム)のKool Mu磁気素子101上に55ターン巻
くことによって達成された。2次巻線103(図18)はコア101上に15タ
ーン巻かれている。巻線103には5.5ワットの負荷が接続される。NSME
の1次巻線100(図18)は、VBATの10倍よりも大きい229ボルトの
ピークの励起電圧(excitation voltage)を発生させた。タ
ンクコンバータTCTPおよびTCSSC(図7)は、大きな磁束バイアスを生
じるために、不飽和磁気要素の望ましい特性を利用する。有効な大きな磁束が、
「磁束ネット(flux nets)」巻線を磁気素子に付加することにより、
有効電力に取り込まれることができる。
【0146】
図36は調整された18ボルトDC制御電源のサブ回路REGを示す。サブ回
路REGは、抵抗器R517と、レギュレータQ514と、コンデンサC514
,C515,C516,C518およびC517とから成る。
路REGは、抵抗器R517と、レギュレータQ514と、コンデンサC514
,C515,C516,C518およびC517とから成る。
【0147】
【表37】
【0148】
ピンREG0は外部電源の帰路に接続する。ノードREG0はまた帰路ライン
であり、それはQ514のピン2とコンデンサC518,C514,C515お
よびC517とに接続する。抵抗器R517は電圧レギュレータQ514のピン
1(入力)のノードと入力ピンRIN+とに接続される。電圧レギュレータQ5
14のピン3は、18vdcの調整されたDC出力であり、コンデンサC515
,C514と、出力ピン18Vとに接続される。コンデンサC515,C517
はソリッド誘電型であり、高周波リップルをフィルタリングし、Q514の振動
を阻止するのに用いられる。サブ回路REGは、制御回路のための調整された電
源と、出力スイッチのバッファAMPとを提供する(図29)。
であり、それはQ514のピン2とコンデンサC518,C514,C515お
よびC517とに接続する。抵抗器R517は電圧レギュレータQ514のピン
1(入力)のノードと入力ピンRIN+とに接続される。電圧レギュレータQ5
14のピン3は、18vdcの調整されたDC出力であり、コンデンサC515
,C514と、出力ピン18Vとに接続される。コンデンサC515,C517
はソリッド誘電型であり、高周波リップルをフィルタリングし、Q514の振動
を阻止するのに用いられる。サブ回路REGは、制御回路のための調整された電
源と、出力スイッチのバッファAMPとを提供する(図29)。
【0149】
図37は、非絶縁のハイサイドのスイッチバックコンバータ(switch
buck converter)のサブ回路HSBKを概略的に示す。図37は
非絶縁のハイサイドのスイッチバックコンバータのサブ回路HSBKである。こ
のコンバータのトポロジは非絶縁の高効率のバック段(buck stage)
から成り、このバック段は効率的なプッシュプル絶縁段に調整された電源を供給
する。サブ回路HSBKはダイオードD8と、コンデンサC8と、FETトラン
ジスタQ31と、サブ回路TCTP(図8)と、サブ回路BL1(図18B)と
、サブ回路IFB(図40B)と、サブ回路AMP(図29)と、サブ回路PW
FM(図33)とから成る。
buck converter)のサブ回路HSBKを概略的に示す。図37は
非絶縁のハイサイドのスイッチバックコンバータのサブ回路HSBKである。こ
のコンバータのトポロジは非絶縁の高効率のバック段(buck stage)
から成り、このバック段は効率的なプッシュプル絶縁段に調整された電源を供給
する。サブ回路HSBKはダイオードD8と、コンデンサC8と、FETトラン
ジスタQ31と、サブ回路TCTP(図8)と、サブ回路BL1(図18B)と
、サブ回路IFB(図40B)と、サブ回路AMP(図29)と、サブ回路PW
FM(図33)とから成る。
【0150】
【表38】
【0151】
外部電源VBATはピンDCIN+およびDCIN−に接続する。ピンDCI
N+は、トランジスタQ31のソースと、サブ回路PWFMのピンPWFM0と
、サブ回路AMPのピンGA0と、サブ回路IFBのピンFBEと、サブ回路T
CTPのピンDCIN+およびB−とに接続する。サブ回路TCTPのピンB+
からの調整された18ボルト出力は、サブ回路AMPのピンGA+と、サブ回路
PWFMのピンPWFM+とに接続する。これは、Q31のソースに対して正の
ゲート駆動を提供する。電源VBATの帰路はピンDCIN−と、サブ回路TC
TPのピンDCIN−と、ダイオードD68のアノードと、コンデンサC68と
、RLOADと、サブ回路IFBのピンOUT−と、出力ピンB−と、グラウン
ド/帰路ノードGNDとに接続される。サブ回路PWFMは、0〜90%の可調
パルス幅動作に対して設計され、最大パルス幅はピンPW1にフィードバック電
流がない状態で生じる。フィードバック電流が増大すると、パルス幅とコンバー
タHSBKからの出力電圧とが低減する。サブ回路PWFMのクロック/PWM
出力ピンCLKは、バッファのサブ回路AMPの入力ピンGA1に接続される。
サブ回路AMPのピンGA2の出力はQ31のゲートに接続される。Q31のド
レーンは、サブ回路BL1のピンP1Bと、D68のカソードとに接続される。
サブ回路BL1のピンP1AはコンデンサC8と、サブ回路IFBのピンOUT
−と、RLOADとに接続される。サブ回路PWFMのピンCLKがハイ(hi
gh)で、バッファAMPの出力ピンGA2が、トランジスタスイッチQ31の
ゲートを充電する。スイッチQ31は導通し、電源VBATからNSMEのBL
1を介してコンデンサC68を充電し、BL1にエネルギーを蓄積する。サブ回
路IFBからのフィードバック出力ピンFBCは、サブ回路PWFMのパルス幅
調整ピンPW1に接続される。出力電圧が設計されたレベルに達するのに伴い、
サブ回路IFBはPW1から電流を除去し、PWFMに指令してパルス幅または
信号CLKのオン時間を低減する。サブ回路PWFMが、命令されたパルス幅に
達したあと、PWFMは出力ピンCLKをロー(low)に切り換え、Q31を
ターンオフし、BL1への電流を停止する。蓄積されたエネルギーは、NSME
のBL1から、今や順バイアスされたダイオードD68内に放出され、コンデン
サC68に充電する。スイッチQ31の「オン」時間を変調することにより、コ
ンバータは、印加された電圧を「バック」(“buck”)し、効率的により低
い電圧に調整する。調整された電圧はノードB−およびB+の両端に発生される
。サブ回路IFBは絶縁されたフィードバック電圧をサブ回路PWFMに提供す
る。コンバータ出力(ノードB+とB−)が設計された電圧にあることをサブ回
路IFBが検知すると、より多くの電流がフォトトランジスタによって導かれる
。PM1からの電流が低下すると、パルス幅をより短くするようにPWFMが指
令される。従ってコンバータ出力電圧が低下する。この場合、IFBからのフィ
ードバック信号がPWFMに、出力を最小にするように指令する。スイッチQ3
1へのゲート駆動は除去され、全てのバック活動(buck activity )を停止し、
コンデンサC68はRLOADを介して放電する。VBATからの入力電流は正
弦波状であり、コンバータを極めて静かにする。このようにスイッチQ31は、
従来技術の飽和磁気要素には一般的な大きな電流スパイクに晒されることはない
。したがって、スイッチに与えられるストレスは僅かになり、これによりMTB
Fが増大する。サブ回路HSBKは、このようなコンバータトポロジにおいてN
SMEの望ましい特性を利用する。
N+は、トランジスタQ31のソースと、サブ回路PWFMのピンPWFM0と
、サブ回路AMPのピンGA0と、サブ回路IFBのピンFBEと、サブ回路T
CTPのピンDCIN+およびB−とに接続する。サブ回路TCTPのピンB+
からの調整された18ボルト出力は、サブ回路AMPのピンGA+と、サブ回路
PWFMのピンPWFM+とに接続する。これは、Q31のソースに対して正の
ゲート駆動を提供する。電源VBATの帰路はピンDCIN−と、サブ回路TC
TPのピンDCIN−と、ダイオードD68のアノードと、コンデンサC68と
、RLOADと、サブ回路IFBのピンOUT−と、出力ピンB−と、グラウン
ド/帰路ノードGNDとに接続される。サブ回路PWFMは、0〜90%の可調
パルス幅動作に対して設計され、最大パルス幅はピンPW1にフィードバック電
流がない状態で生じる。フィードバック電流が増大すると、パルス幅とコンバー
タHSBKからの出力電圧とが低減する。サブ回路PWFMのクロック/PWM
出力ピンCLKは、バッファのサブ回路AMPの入力ピンGA1に接続される。
サブ回路AMPのピンGA2の出力はQ31のゲートに接続される。Q31のド
レーンは、サブ回路BL1のピンP1Bと、D68のカソードとに接続される。
サブ回路BL1のピンP1AはコンデンサC8と、サブ回路IFBのピンOUT
−と、RLOADとに接続される。サブ回路PWFMのピンCLKがハイ(hi
gh)で、バッファAMPの出力ピンGA2が、トランジスタスイッチQ31の
ゲートを充電する。スイッチQ31は導通し、電源VBATからNSMEのBL
1を介してコンデンサC68を充電し、BL1にエネルギーを蓄積する。サブ回
路IFBからのフィードバック出力ピンFBCは、サブ回路PWFMのパルス幅
調整ピンPW1に接続される。出力電圧が設計されたレベルに達するのに伴い、
サブ回路IFBはPW1から電流を除去し、PWFMに指令してパルス幅または
信号CLKのオン時間を低減する。サブ回路PWFMが、命令されたパルス幅に
達したあと、PWFMは出力ピンCLKをロー(low)に切り換え、Q31を
ターンオフし、BL1への電流を停止する。蓄積されたエネルギーは、NSME
のBL1から、今や順バイアスされたダイオードD68内に放出され、コンデン
サC68に充電する。スイッチQ31の「オン」時間を変調することにより、コ
ンバータは、印加された電圧を「バック」(“buck”)し、効率的により低
い電圧に調整する。調整された電圧はノードB−およびB+の両端に発生される
。サブ回路IFBは絶縁されたフィードバック電圧をサブ回路PWFMに提供す
る。コンバータ出力(ノードB+とB−)が設計された電圧にあることをサブ回
路IFBが検知すると、より多くの電流がフォトトランジスタによって導かれる
。PM1からの電流が低下すると、パルス幅をより短くするようにPWFMが指
令される。従ってコンバータ出力電圧が低下する。この場合、IFBからのフィ
ードバック信号がPWFMに、出力を最小にするように指令する。スイッチQ3
1へのゲート駆動は除去され、全てのバック活動(buck activity )を停止し、
コンデンサC68はRLOADを介して放電する。VBATからの入力電流は正
弦波状であり、コンバータを極めて静かにする。このようにスイッチQ31は、
従来技術の飽和磁気要素には一般的な大きな電流スパイクに晒されることはない
。したがって、スイッチに与えられるストレスは僅かになり、これによりMTB
Fが増大する。サブ回路HSBKは、このようなコンバータトポロジにおいてN
SMEの望ましい特性を利用する。
【0152】
図38は絶縁型の2段の低圧側スイッチ(low side switch)
のバックコンバータのサブ回路LSBKPPを概略的に示す。このコンバータト
ポロジは、高い効率を有するローサイドのスイッチのバック段であり、これは効
率的なプッシュプル絶縁段に調整された電源を供給する。効率的なセンタタップ
全波整流器が整流を提供する。サブ回路LSBKPPは、ダイオードD46と、
コンデンサC46と、FETトランジスタQ141と、サブ回路REG(図36
)と、サブ回路OUTB(図25A)と、サブ回路BL1(図18B)と、サブ
回路TCTP(図8)と、サブ回路IFB(図40B)と、サブ回路AMP(図
29)と、サブ回路DCAC1と、サブ回路PWFM(図33)とから成る。
のバックコンバータのサブ回路LSBKPPを概略的に示す。このコンバータト
ポロジは、高い効率を有するローサイドのスイッチのバック段であり、これは効
率的なプッシュプル絶縁段に調整された電源を供給する。効率的なセンタタップ
全波整流器が整流を提供する。サブ回路LSBKPPは、ダイオードD46と、
コンデンサC46と、FETトランジスタQ141と、サブ回路REG(図36
)と、サブ回路OUTB(図25A)と、サブ回路BL1(図18B)と、サブ
回路TCTP(図8)と、サブ回路IFB(図40B)と、サブ回路AMP(図
29)と、サブ回路DCAC1と、サブ回路PWFM(図33)とから成る。
【0153】
【表39】
【0154】
外部電源VBATは、ピンDCIN+およびDCIN−に接続している。ピン
DCIN+からは、サブ回路REGのピンRIN+、D46カソード、コンデン
サC46、サブ回路TCTP(図8)のピンDCIN+、およびサブ回路DCA
ClのピンDC+に接続している。電圧調整器のサブ回路REGの出力ピン+1
8Vは、サブ回路AMPのピンGA+およびサブ回路PWFMのピンPWFM+
に接続している。サブ回路REGは、調整された低電圧電源をコントローラおよ
び主スイッチのバッファに提供する。VBAT負側が、ピンDCIN−およびグ
ラウンド帰線ノードGNDに接続されている。ノードGNDは、サブ回路PWF
MのピンPWFM0、サブ回路AMPのピンGA0、Q141のソース、サブ回
路IFBのピンFBE、サブ回路REGのピンREG0およびサブ回路TCTP
のピンDCIN−に接続している。サブ回路PWFM(図33)は、可変パルス
幅動作ができるように設計されている。公称周波数は20〜600kHzであり
、PWFMは、サブ回路IFBからのフィードバック電流なしで最大パルス幅9
0%(最大バック電圧)になるように構成されている。フィードバック電流を増
大させると、Q111のオン時間は短縮され、プッシュプル段への電圧およびコ
ンバータLSBKPPからの出力は減じられる。サブ回路PWFMのクロック出
力ピンCLKが、バッファのサブ回路AMP(図29)の入力ピンGA1に接続
されている。スイッチスピードアップバッファのサブ回路AMPピンのGA2の
出力は、Q141のゲートに接続されている。サブ回路TCTPのピンB+から
の絶縁された18ボルト浮動電源は、サブ回路DCAClのピンP18Vに接続
している。Q141のドレーンは、サブ回路BL1のピンP1AおよびD46の
アノードに接続されている。サブ回路DCAClのピンDC−の帰線は、サブ回
路BL1のピンP1B、サブ回路TCTPのピンB−およびC46に接続してい
る。サブ回路PWFMのピンCLKがハイ(high)で、バッファAMP出力ピン
GA2がトランジスタスイッチQ141のゲートを充電する。スイッチQ141
は、逆バイアスダイオードD46を導通させる、即ちコンデンサC46が、電源
VBATからNSMEのBLlを通して充電を開始する。時間Q141が導通し
ている時間の間、エネルギーがNSMEのサブ回路BL1に蓄えられる。C46
を充電することにより最終プッシュプルコンバータ段DCAC1に電力が提供さ
れる。出力整流器のサブ回路OUTBの出力はフィードバックのサブ回路IFB
に接続されており、サブ回路IFBからの出力ピンFBCはサブ回路のPWFM
のパルス幅調整ピンPW1に接続されている。サブ回路IFBは、PW1から電
流を除去し、PWFMに、信号CLKのオン時間またはパルス幅を短縮するよう
命令する。サブ回路PWFMが命令されたパルス幅に達した後、PFFMはCL
Kをロー(low)に切換え、Q141をオフにし、BL1への電流を停止させ
る。エネルギーは、NSMEのBL1から、今や順バイアスされたフライバック
ダイオードD46に放出され、コンデンサC46を充電する。スイッチQ141
のオン時間を変調することにより、コンバータ電圧は調整される。調整された電
圧は、C46のノードDC+とGNDの両端に発生する。エネルギーが絶縁され
た定周波数プッシュプルDC/ACコンバータのサブ回路DCAC1に提供され
る(図2)。サブ回路DCACIは、調整されたバック電圧を、磁気素子巻線の
サブ回路PPT1(図19)の巻数比によって設定された、より高い、またはよ
り低い電圧に効率的に変換するようにする。プッシュプル出力の磁気要素のセン
タタップは、サブ回路OUTBのピンOUT−、RLOAD、サブ回路IFBの
ピンOUT−および負荷及びフィードバック回路のための帰線を形成するピンO
UT−に接続されている。サブ回路DCAC1のピンACHの出力は、サブ回路
OUTBのピンC7Bに接続されている。サブ回路DCAClのピンACLの出
力は、サブ回路OUTBのピンC8Bに接続されている。サブ回路OUTBは、
サブ回路DCAC1によって発生させられたAC電力を整流する。不飽和磁気コ
ンバータ(non-saturation magnetic converter)はきわめて静かであるので、
最小限のフィルタリングがOUTBによって要求されるだけである。これは更に
、フィルタコンポーネントのロスが最小限に抑えられるので、コストを下げ、効
率を高めることになる。サブ回路IFBが、絶縁されたフィードバック電流をサ
ブ回路PWFMに提供する。サブ回路IFBが、設計電圧/所望電圧より高いコ
ンバータ出力(ノードOUT+およびOUT−)を検知すると、電流がノードP
M1から除去される。PMlからの電流が減少すると、PWFMは、パルス幅を
縮小するよう命令され、その結果、バック作用(buck action)が増進され、第1
段のコンバータ出力電圧が下げられる。この場合、IFBからのフィードバック
信号が、PWFMに、出力を最小にするように命令する。スイッチQ141への
ゲート駆動が除去されて、すべてのバック活動が停止され、コンデンサC46が
放電される。VBATからのC46を充電するための入力電流が正弦波形で、こ
れにより、コンバータはきわめて静かになる。加えて、スイッチQ141は、潜
在的に破壊的な電流スパイクにさらされない。スイッチにかかるストレスは僅か
であるため、MTBFは増大する。サブ回路LSBKPPは、このコンバータト
ポロジにおいてNSMEの望ましい特性の利点を活かしている。NSMEのBL
1(図18B)を調整することにより、最終プッシュプル絶縁段で使用できるよ
うなバック電圧の大きさに設定される。電圧が高いほど高い効率が達成される。
最終出力電圧は、プッシュプル要素PPT1(図19)の巻数比によって設定さ
れる。コンバータLSBKPPは、高電圧電源を大電流の絶縁された出力に効率
的に変換できるようにする。
DCIN+からは、サブ回路REGのピンRIN+、D46カソード、コンデン
サC46、サブ回路TCTP(図8)のピンDCIN+、およびサブ回路DCA
ClのピンDC+に接続している。電圧調整器のサブ回路REGの出力ピン+1
8Vは、サブ回路AMPのピンGA+およびサブ回路PWFMのピンPWFM+
に接続している。サブ回路REGは、調整された低電圧電源をコントローラおよ
び主スイッチのバッファに提供する。VBAT負側が、ピンDCIN−およびグ
ラウンド帰線ノードGNDに接続されている。ノードGNDは、サブ回路PWF
MのピンPWFM0、サブ回路AMPのピンGA0、Q141のソース、サブ回
路IFBのピンFBE、サブ回路REGのピンREG0およびサブ回路TCTP
のピンDCIN−に接続している。サブ回路PWFM(図33)は、可変パルス
幅動作ができるように設計されている。公称周波数は20〜600kHzであり
、PWFMは、サブ回路IFBからのフィードバック電流なしで最大パルス幅9
0%(最大バック電圧)になるように構成されている。フィードバック電流を増
大させると、Q111のオン時間は短縮され、プッシュプル段への電圧およびコ
ンバータLSBKPPからの出力は減じられる。サブ回路PWFMのクロック出
力ピンCLKが、バッファのサブ回路AMP(図29)の入力ピンGA1に接続
されている。スイッチスピードアップバッファのサブ回路AMPピンのGA2の
出力は、Q141のゲートに接続されている。サブ回路TCTPのピンB+から
の絶縁された18ボルト浮動電源は、サブ回路DCAClのピンP18Vに接続
している。Q141のドレーンは、サブ回路BL1のピンP1AおよびD46の
アノードに接続されている。サブ回路DCAClのピンDC−の帰線は、サブ回
路BL1のピンP1B、サブ回路TCTPのピンB−およびC46に接続してい
る。サブ回路PWFMのピンCLKがハイ(high)で、バッファAMP出力ピン
GA2がトランジスタスイッチQ141のゲートを充電する。スイッチQ141
は、逆バイアスダイオードD46を導通させる、即ちコンデンサC46が、電源
VBATからNSMEのBLlを通して充電を開始する。時間Q141が導通し
ている時間の間、エネルギーがNSMEのサブ回路BL1に蓄えられる。C46
を充電することにより最終プッシュプルコンバータ段DCAC1に電力が提供さ
れる。出力整流器のサブ回路OUTBの出力はフィードバックのサブ回路IFB
に接続されており、サブ回路IFBからの出力ピンFBCはサブ回路のPWFM
のパルス幅調整ピンPW1に接続されている。サブ回路IFBは、PW1から電
流を除去し、PWFMに、信号CLKのオン時間またはパルス幅を短縮するよう
命令する。サブ回路PWFMが命令されたパルス幅に達した後、PFFMはCL
Kをロー(low)に切換え、Q141をオフにし、BL1への電流を停止させ
る。エネルギーは、NSMEのBL1から、今や順バイアスされたフライバック
ダイオードD46に放出され、コンデンサC46を充電する。スイッチQ141
のオン時間を変調することにより、コンバータ電圧は調整される。調整された電
圧は、C46のノードDC+とGNDの両端に発生する。エネルギーが絶縁され
た定周波数プッシュプルDC/ACコンバータのサブ回路DCAC1に提供され
る(図2)。サブ回路DCACIは、調整されたバック電圧を、磁気素子巻線の
サブ回路PPT1(図19)の巻数比によって設定された、より高い、またはよ
り低い電圧に効率的に変換するようにする。プッシュプル出力の磁気要素のセン
タタップは、サブ回路OUTBのピンOUT−、RLOAD、サブ回路IFBの
ピンOUT−および負荷及びフィードバック回路のための帰線を形成するピンO
UT−に接続されている。サブ回路DCAC1のピンACHの出力は、サブ回路
OUTBのピンC7Bに接続されている。サブ回路DCAClのピンACLの出
力は、サブ回路OUTBのピンC8Bに接続されている。サブ回路OUTBは、
サブ回路DCAC1によって発生させられたAC電力を整流する。不飽和磁気コ
ンバータ(non-saturation magnetic converter)はきわめて静かであるので、
最小限のフィルタリングがOUTBによって要求されるだけである。これは更に
、フィルタコンポーネントのロスが最小限に抑えられるので、コストを下げ、効
率を高めることになる。サブ回路IFBが、絶縁されたフィードバック電流をサ
ブ回路PWFMに提供する。サブ回路IFBが、設計電圧/所望電圧より高いコ
ンバータ出力(ノードOUT+およびOUT−)を検知すると、電流がノードP
M1から除去される。PMlからの電流が減少すると、PWFMは、パルス幅を
縮小するよう命令され、その結果、バック作用(buck action)が増進され、第1
段のコンバータ出力電圧が下げられる。この場合、IFBからのフィードバック
信号が、PWFMに、出力を最小にするように命令する。スイッチQ141への
ゲート駆動が除去されて、すべてのバック活動が停止され、コンデンサC46が
放電される。VBATからのC46を充電するための入力電流が正弦波形で、こ
れにより、コンバータはきわめて静かになる。加えて、スイッチQ141は、潜
在的に破壊的な電流スパイクにさらされない。スイッチにかかるストレスは僅か
であるため、MTBFは増大する。サブ回路LSBKPPは、このコンバータト
ポロジにおいてNSMEの望ましい特性の利点を活かしている。NSMEのBL
1(図18B)を調整することにより、最終プッシュプル絶縁段で使用できるよ
うなバック電圧の大きさに設定される。電圧が高いほど高い効率が達成される。
最終出力電圧は、プッシュプル要素PPT1(図19)の巻数比によって設定さ
れる。コンバータLSBKPPは、高電圧電源を大電流の絶縁された出力に効率
的に変換できるようにする。
【0155】
図39は絶縁された2段の低圧側スイッチバックコンバータ(low side switc
h buck converter)のサブ回路LSBKPPBRの概略図である。このコンバー
タトポロジは、絶縁されない高効率低圧側スイッチバック段からなり、これが、
調整された電力を高効率プッシュプル絶縁段に提供する。全波ブリッジ整流器が
整流を提供する。サブ回路LSBKPPBRは、ダイオードD6、コンデンサC
6、FETトランジスタQ111、サブ回路REG(図36)、サブ回路OUT
BB(図25B)、サブ回路BL1(図18B)、サブ回路TCTP(図8)、
サブ回路IFB(図40B)、サブ回路AMP(図29)、サブ回路DCAC1
(図2)、およびサブ回路PWFM(図33)からなる。
h buck converter)のサブ回路LSBKPPBRの概略図である。このコンバー
タトポロジは、絶縁されない高効率低圧側スイッチバック段からなり、これが、
調整された電力を高効率プッシュプル絶縁段に提供する。全波ブリッジ整流器が
整流を提供する。サブ回路LSBKPPBRは、ダイオードD6、コンデンサC
6、FETトランジスタQ111、サブ回路REG(図36)、サブ回路OUT
BB(図25B)、サブ回路BL1(図18B)、サブ回路TCTP(図8)、
サブ回路IFB(図40B)、サブ回路AMP(図29)、サブ回路DCAC1
(図2)、およびサブ回路PWFM(図33)からなる。
【0156】
【表40】
【0157】
外部電源VBATは、ピンDCIN+およびDCIN−に接続している。ピン
DCIN+からは、サブ回路REGのピンRIN+、D6のカソード、コンデン
サC6、サブ回路TCTP(図8)のピンDCIN+、およびサブ回路DCAC
lのピンDC+に接続している。電圧調整器のサブ回路REGの出力ピン+18
Vは、サブ回路AMPのピンGA+およびサブ回路PWFMのピンPWFM+に
接続している。サブ回路REGは、調整された低電圧電源をコントローラおよび
主スイッチのバッファに提供する。VBAT負側がピンDCIN−に接続されて
おり、これが、サブ回路PWFMのピンPWFM0、サブ回路AMPのピンGA
0、Q111のソース、サブ回路IFBのピンFBE、サブ回路REGのピンR
EG0、サブ回路TCTPのピンDCIN−に接続している。サブ回路PWFM
(図33)は、可変パルス幅動作ができるように設計されている。公称周波数は
20〜600KHzであり、PWFMは、サブ回路IFBからのフィードバック
電流なしで最大パルス幅90%(最大バック電圧)になるように構成されている
。フィードバック電流を増大させるとQ111のオン時間は短縮され、プッシュ
プル段への電圧およびコンバータLSBKPPBRからの出力は減じられる。サ
ブ回路PWFMのクロック出力ピンCLKが、バッファのサブ回路AMP(図2
9)の入力ピンGA1に接続されている。スイッチのスピードアップバッファの
サブ回路AMPのピンGA2の出力は、Q111のゲートに接続されている。サ
ブ回路TCTPのピンB+からの絶縁された18ボルト浮動電源は、サブ回路D
CAClのピンP18Vに接続している。Q111のドレーンは、サブ回路BL
1のピンPA1およびD6のアノードに接続されている。サブ回路DCAClの
ピンDC−の帰線は、サブ回路BL1のピンP1B、サブ回路TCTPのピンB
−およびC6に接続している。サブ回路PWFMのピンCLKがハイ(high)で
、バッファAMPの出力ピンGA2がトランジスタスイッチQ111のゲートを
充電する。スイッチQ111は、逆バイアスダイオードD6を導通させる。即ち
、コンデンサC6が、電源VBATからNSMEのBLlを通して充電を開始す
る。Q111が導通している時間の間、エネルギーがNSMEのサブ回路BL1
に蓄えられる。C6を充電することにより電力が最終プッシュプルコンバータ段
DCAC1に提供される。出力整流器のサブ回路OUTBBの出力はフィードバ
ックのサブ回路IPBに接続されており、サブ回路IFBからの出力ピンFBC
はサブ回路PWFMのパルス幅調整ピンPW1に接続されている。サブ回路IF
Bは、PW1から電流を除去し、PWFMに、信号CLKのオン時間またはパル
ス幅を短縮するよう命令する。サブ回路PWFMが命令されたパルス幅に達した
後、PFFMはCLKをロー(low)に切換え、Q111をオフにし、BL1
への電流は停止する。エネルギーは、NSMEのBL1から、今や順バイアスさ
れたフライバックダイオードD6に放出され、コンデンサC6を充電する。スイ
ッチQ111のオン時間を変調することにより、コンバータ電圧は調整される。
調整された電圧は、C6のノードDC+とDC−の両端に発生する。エネルギー
が絶縁された定周波数プッシュプルDC/ACコンバータのサブ回路DCAC1
(図2)に提供される。サブ回路DCACIが、調整されたバック電圧を、磁気
要素巻数のサブ回路PPT1(図19)の巻数比によって設定された、より高い
、またはより低い電圧に効率的に変換できるようにする。サブ回路OUTBBの
ピンOUT−の帰線ノードは、RLOAD、サブ回路DCAC1のピンAC0、
サブ回路IFBのピンOUT−およびピンOUT−に接続されている。ノードO
UT−は、負荷及びフィードバック回路のための帰線である。サブ回路DCAC
1のピンACHの出力は、サブ回路OUTBBのピンC7Bに接続されている。
サブ回路DCAClのピンACLの出力は、サブ回路OUTBBのピンC8Bに
接続されている。サブ回路OUTBBは、サブ回路DCAC1によって発生させ
られたAC電力を整流する。開示された不飽和磁気コンバータは出力リプルが最
小を有するので、フィルタリングがOUTBBによってほとんど要求されない。
これは更に、フィルタコンポーネントのロスが最小限に抑えられるので、コスト
を下げ、効率を高めることになる。サブ回路IFBが、絶縁されたフィードバッ
ク電流をサブ回路PWFMに提供する。IFBのピンFBCのオープンコレクタ
出力が、PWFMのピンPW1に接続している。サブ回路IFBが、設計電圧/
所望電圧より高いコンバータ出力(ノードOUT+およびOUT−)を検知する
と、電流がノードPM1から除去される。PMlからの電流が減少すると、PW
FMは、パルス幅を縮小するよう命令され、その結果、バック作用が増進され、
第1段コンバータの出力電圧が下げられる。この場合、IFBからのフィードバ
ック信号が、PWFMに、出力を最小にするよう命令する。スイッチQ111へ
のゲート駆動が除去され、すべてのバック活動が停止させられ、コンデンサC6
が放電される。NSMEは飽和しないので、先行技術では普通である破壊的でノ
イズの多い電流スパイクは存在しない。C6を充電するためのVBATからの入
力電流が正弦波形で、これによりコンバータはきわめて静かになる。加えて、ス
イッチQ111は、潜在的に破壊的な電流スパイクにさらされない。スイッチに
かかるストレスは僅かであるため、MTBFは増大する。サブ回路LSBKPP
BRは、このコンバータトポロジにおいてNSMEの望ましい特性の利点を活か
している。NSMEのBL1(図18B)を調整することによって、バック電圧
が最終プッシュプル絶縁段で使用できるようなレベルに設定される。電圧が高い
ほど、高い効率が達成される。最終出力電圧は、プッシュプル要素PPT1(図
19)の巻数比によって設定される。コンバータLSBKPPBRは、高電圧の
電源を、例えばサブ回路ACDCPF(図4)のような高力率AC/DCコンバ
ータなどに効率的に変換する。
DCIN+からは、サブ回路REGのピンRIN+、D6のカソード、コンデン
サC6、サブ回路TCTP(図8)のピンDCIN+、およびサブ回路DCAC
lのピンDC+に接続している。電圧調整器のサブ回路REGの出力ピン+18
Vは、サブ回路AMPのピンGA+およびサブ回路PWFMのピンPWFM+に
接続している。サブ回路REGは、調整された低電圧電源をコントローラおよび
主スイッチのバッファに提供する。VBAT負側がピンDCIN−に接続されて
おり、これが、サブ回路PWFMのピンPWFM0、サブ回路AMPのピンGA
0、Q111のソース、サブ回路IFBのピンFBE、サブ回路REGのピンR
EG0、サブ回路TCTPのピンDCIN−に接続している。サブ回路PWFM
(図33)は、可変パルス幅動作ができるように設計されている。公称周波数は
20〜600KHzであり、PWFMは、サブ回路IFBからのフィードバック
電流なしで最大パルス幅90%(最大バック電圧)になるように構成されている
。フィードバック電流を増大させるとQ111のオン時間は短縮され、プッシュ
プル段への電圧およびコンバータLSBKPPBRからの出力は減じられる。サ
ブ回路PWFMのクロック出力ピンCLKが、バッファのサブ回路AMP(図2
9)の入力ピンGA1に接続されている。スイッチのスピードアップバッファの
サブ回路AMPのピンGA2の出力は、Q111のゲートに接続されている。サ
ブ回路TCTPのピンB+からの絶縁された18ボルト浮動電源は、サブ回路D
CAClのピンP18Vに接続している。Q111のドレーンは、サブ回路BL
1のピンPA1およびD6のアノードに接続されている。サブ回路DCAClの
ピンDC−の帰線は、サブ回路BL1のピンP1B、サブ回路TCTPのピンB
−およびC6に接続している。サブ回路PWFMのピンCLKがハイ(high)で
、バッファAMPの出力ピンGA2がトランジスタスイッチQ111のゲートを
充電する。スイッチQ111は、逆バイアスダイオードD6を導通させる。即ち
、コンデンサC6が、電源VBATからNSMEのBLlを通して充電を開始す
る。Q111が導通している時間の間、エネルギーがNSMEのサブ回路BL1
に蓄えられる。C6を充電することにより電力が最終プッシュプルコンバータ段
DCAC1に提供される。出力整流器のサブ回路OUTBBの出力はフィードバ
ックのサブ回路IPBに接続されており、サブ回路IFBからの出力ピンFBC
はサブ回路PWFMのパルス幅調整ピンPW1に接続されている。サブ回路IF
Bは、PW1から電流を除去し、PWFMに、信号CLKのオン時間またはパル
ス幅を短縮するよう命令する。サブ回路PWFMが命令されたパルス幅に達した
後、PFFMはCLKをロー(low)に切換え、Q111をオフにし、BL1
への電流は停止する。エネルギーは、NSMEのBL1から、今や順バイアスさ
れたフライバックダイオードD6に放出され、コンデンサC6を充電する。スイ
ッチQ111のオン時間を変調することにより、コンバータ電圧は調整される。
調整された電圧は、C6のノードDC+とDC−の両端に発生する。エネルギー
が絶縁された定周波数プッシュプルDC/ACコンバータのサブ回路DCAC1
(図2)に提供される。サブ回路DCACIが、調整されたバック電圧を、磁気
要素巻数のサブ回路PPT1(図19)の巻数比によって設定された、より高い
、またはより低い電圧に効率的に変換できるようにする。サブ回路OUTBBの
ピンOUT−の帰線ノードは、RLOAD、サブ回路DCAC1のピンAC0、
サブ回路IFBのピンOUT−およびピンOUT−に接続されている。ノードO
UT−は、負荷及びフィードバック回路のための帰線である。サブ回路DCAC
1のピンACHの出力は、サブ回路OUTBBのピンC7Bに接続されている。
サブ回路DCAClのピンACLの出力は、サブ回路OUTBBのピンC8Bに
接続されている。サブ回路OUTBBは、サブ回路DCAC1によって発生させ
られたAC電力を整流する。開示された不飽和磁気コンバータは出力リプルが最
小を有するので、フィルタリングがOUTBBによってほとんど要求されない。
これは更に、フィルタコンポーネントのロスが最小限に抑えられるので、コスト
を下げ、効率を高めることになる。サブ回路IFBが、絶縁されたフィードバッ
ク電流をサブ回路PWFMに提供する。IFBのピンFBCのオープンコレクタ
出力が、PWFMのピンPW1に接続している。サブ回路IFBが、設計電圧/
所望電圧より高いコンバータ出力(ノードOUT+およびOUT−)を検知する
と、電流がノードPM1から除去される。PMlからの電流が減少すると、PW
FMは、パルス幅を縮小するよう命令され、その結果、バック作用が増進され、
第1段コンバータの出力電圧が下げられる。この場合、IFBからのフィードバ
ック信号が、PWFMに、出力を最小にするよう命令する。スイッチQ111へ
のゲート駆動が除去され、すべてのバック活動が停止させられ、コンデンサC6
が放電される。NSMEは飽和しないので、先行技術では普通である破壊的でノ
イズの多い電流スパイクは存在しない。C6を充電するためのVBATからの入
力電流が正弦波形で、これによりコンバータはきわめて静かになる。加えて、ス
イッチQ111は、潜在的に破壊的な電流スパイクにさらされない。スイッチに
かかるストレスは僅かであるため、MTBFは増大する。サブ回路LSBKPP
BRは、このコンバータトポロジにおいてNSMEの望ましい特性の利点を活か
している。NSMEのBL1(図18B)を調整することによって、バック電圧
が最終プッシュプル絶縁段で使用できるようなレベルに設定される。電圧が高い
ほど、高い効率が達成される。最終出力電圧は、プッシュプル要素PPT1(図
19)の巻数比によって設定される。コンバータLSBKPPBRは、高電圧の
電源を、例えばサブ回路ACDCPF(図4)のような高力率AC/DCコンバ
ータなどに効率的に変換する。
【0158】
図40は、本発明による絶縁された過電圧フィードバック回路のサブ回路IP
FFBの概略図である。サブ回路IPFFBは、抵抗器R926、R927、R
928、R929およびR930、コンデンサC927、ツェナーダイオードD
928およびD903、トランジスタQ915およびオプトアイソレータU90
3からなる。
FFBの概略図である。サブ回路IPFFBは、抵抗器R926、R927、R
928、R929およびR930、コンデンサC927、ツェナーダイオードD
928およびD903、トランジスタQ915およびオプトアイソレータU90
3からなる。
【0159】
【表41】
【0160】
ノードPF+は、抵抗器R927を通してD903のカソードおよびオプトア
イソレータU903のアノードに接続している。ダイオードD903のカソード
はピンPF+に接続されている。抵抗器R928はD928のアノードからQ9
15のベースに接続されている。コンデンサC927がツェナーダイオードD9
03と並列接続されている。抵抗器R928は最大ベース電流を制限する。抵抗
器R929は、Q915のベースとエミッタの間に接続されている。抵抗器R9
29は、高圧ダイオードにおいて普通のベースからの過剰なツェナー漏れ電流を
分岐させるのに使用される。200VツェナーダイオードD928のカソードが
ピンPF+に接続されている。D928のアノードは、R930およびR928
に接続されている。抵抗器R930は、200VツェナーダイオードD928か
らの漏れ電流の流路を提供する。抵抗器R926は、U903内部の発光ダイオ
ードへの最大電流を約10maに制限する。抵抗器R927は、約200Vの最
大ブースト電圧における最大ツェナー電流を20maに設定する。トランジスタ
Q915は、ノードPF+およびPF−からの電圧が200Vのツェナー電圧よ
り小さいとき、オフにバイアスをかけられる。トランジスタは、カットオフ状態
つまり非導通状態になり、電流がU903のLEDに注入されないとき、内部の
フォトトランジスタも非導通状態になる。外付けの制御サブ回路は、その出力を
変えるように命令されなくなる。ノードPF+およびPF−に200V以上の電
圧がかけられると、逆バイアスをかけられたツェナーダイオードD928が電流
をQ915のベースに注入する。抵抗器R927、コンデンサC927およびダ
イオードD903が、18V電圧をQ915のコレクタに提供する。トランジス
タQ915は電流をU903のLEDに流し、ベース電流がU903のフォトト
ランジスタに注入される。LED電流を変えることは、これがFBCとFBEの
間の可変インピーダンスとして反映される。このフォトトランジスタは、可変電
流源または可変インピーダンスとして接続されてもよい。このサブ回路は、過大
なブースト電圧を検知し、急速に制御サブ回路にフィードバックし(PFA(図
23)、PFB(図24)またはPWFM(図33)を参照)、ブースト電圧を
自動的に下げる。
イソレータU903のアノードに接続している。ダイオードD903のカソード
はピンPF+に接続されている。抵抗器R928はD928のアノードからQ9
15のベースに接続されている。コンデンサC927がツェナーダイオードD9
03と並列接続されている。抵抗器R928は最大ベース電流を制限する。抵抗
器R929は、Q915のベースとエミッタの間に接続されている。抵抗器R9
29は、高圧ダイオードにおいて普通のベースからの過剰なツェナー漏れ電流を
分岐させるのに使用される。200VツェナーダイオードD928のカソードが
ピンPF+に接続されている。D928のアノードは、R930およびR928
に接続されている。抵抗器R930は、200VツェナーダイオードD928か
らの漏れ電流の流路を提供する。抵抗器R926は、U903内部の発光ダイオ
ードへの最大電流を約10maに制限する。抵抗器R927は、約200Vの最
大ブースト電圧における最大ツェナー電流を20maに設定する。トランジスタ
Q915は、ノードPF+およびPF−からの電圧が200Vのツェナー電圧よ
り小さいとき、オフにバイアスをかけられる。トランジスタは、カットオフ状態
つまり非導通状態になり、電流がU903のLEDに注入されないとき、内部の
フォトトランジスタも非導通状態になる。外付けの制御サブ回路は、その出力を
変えるように命令されなくなる。ノードPF+およびPF−に200V以上の電
圧がかけられると、逆バイアスをかけられたツェナーダイオードD928が電流
をQ915のベースに注入する。抵抗器R927、コンデンサC927およびダ
イオードD903が、18V電圧をQ915のコレクタに提供する。トランジス
タQ915は電流をU903のLEDに流し、ベース電流がU903のフォトト
ランジスタに注入される。LED電流を変えることは、これがFBCとFBEの
間の可変インピーダンスとして反映される。このフォトトランジスタは、可変電
流源または可変インピーダンスとして接続されてもよい。このサブ回路は、過大
なブースト電圧を検知し、急速に制御サブ回路にフィードバックし(PFA(図
23)、PFB(図24)またはPWFM(図33)を参照)、ブースト電圧を
自動的に下げる。
【0161】
図40Aは、非絶縁のブースト出力電圧フィードバックのサブ回路FBAの概
略図である。サブ回路FBAは、抵抗器R1120、R1121、R1122、
R1123およびR1124からなる。
略図である。サブ回路FBAは、抵抗器R1120、R1121、R1122、
R1123およびR1124からなる。
【0162】
【表42】
【0163】
入力ノードPF+が直列抵抗器[R1123+R1124]に、次いで並列抵
抗器[R20||R21||R22]に接続され、更に戻りのノードBR−に接
続されている。抵抗器R1120、R1121、R1122、R1123および
R1124の値は、公称入力電圧385Vおよび出力フィードバック電圧3.8
5Vに対して選択されている(図34のオシログラフG1を参照)。抵抗器R1
120、R1121、R1122、R1123およびR1124は、表面実装構
成で示されているが、組合わせて2つのスルーホール抵抗器にすることができる
。フィードバック出力ノードPFlは、サブ回路PFA(図23)またはPFB
(図24)のノードPFlに接続されている。戻りのピンBR−は、PFA(図
23)またはPFB(図24)のBR−に接続されている。ノードFBEおよび
FBCが、制御サブ回路PWFM(図33)のノードFMlとピンPWFM0ま
たはノードPWlとピンPWFM0の間に接続されていてもよい。
抗器[R20||R21||R22]に接続され、更に戻りのノードBR−に接
続されている。抵抗器R1120、R1121、R1122、R1123および
R1124の値は、公称入力電圧385Vおよび出力フィードバック電圧3.8
5Vに対して選択されている(図34のオシログラフG1を参照)。抵抗器R1
120、R1121、R1122、R1123およびR1124は、表面実装構
成で示されているが、組合わせて2つのスルーホール抵抗器にすることができる
。フィードバック出力ノードPFlは、サブ回路PFA(図23)またはPFB
(図24)のノードPFlに接続されている。戻りのピンBR−は、PFA(図
23)またはPFB(図24)のBR−に接続されている。ノードFBEおよび
FBCが、制御サブ回路PWFM(図33)のノードFMlとピンPWFM0ま
たはノードPWlとピンPWFM0の間に接続されていてもよい。
【0164】
図40Bは、本発明による絶縁された低電圧フィードバック回路のサブ回路F
BAの概略図である。サブ回路IFBは、抵抗器R900、R901およびR9
02、ツェナーダイオードD900、ダーリントントランジスタQ900および
オプトアイソレータU900からなる。
BAの概略図である。サブ回路IFBは、抵抗器R900、R901およびR9
02、ツェナーダイオードD900、ダーリントントランジスタQ900および
オプトアイソレータU900からなる。
【0165】
【表43】
【0166】
ノードOUT+は、D900のカソードをR901に接続している。ダイオー
ドD900のアノードが、直列抵抗器R900に接続されてダーリントントラン
ジスタQ900のベースに接続されている。抵抗器R902がQ900のベース
からエミッタに接続されている。抵抗器R901がオプトアイソレータU900
のLED(発光ダイオード)のアノードに接続されており、そのカソードはQ9
00のコレクタに接続されている。Q900のエミッタは戻りの電流路であり、
ピン/ノードOUT−に接続している。抵抗器R901は、U900の内部の発
光ダイオードへの最大電流を20maに制限する。抵抗器R902は、ツェナー
の漏れ電流(zener leakage current)の一部をベースから分岐させる。ツェナ
ーダイオード電圧の選定が、コンバータ出力電圧を代表的な値、例えば48Vに
設定する。ツェナー電圧は、最終の所望出力からベース・エミッタ接合電圧降下
2回分(1.4V)を引いた値である。OUT+ノードが一旦ツェナーダイオー
ド電圧に達すると、小さいベース電流がQ900をバイアスして導通状態にし、
オプトアイソレータU900内部LEDが“オン”にする。抵抗器R900は、
Q900への最大ベース電流を制限する。抵抗器R900およびR901は、ダ
ーリントントランジスタQ900のコレクタ電流を、ノードOUT+とOUT−
の両端の公称電圧でバイアスするように選択される。OUT+とOUT−の間の
電圧変化が、オプトアイソレータU900のLED電流を変え、今度はこれが、
U900の内部のフォトトランジスタのベース電流を変える。フォトトランジス
タのエミッタがノードFBEでコレクタがノードFBCである。LED電流を変
えると、これがFBCとFBEの間の可変インピーダンスとして反映される。こ
のフォトトランジスタは、可変電流源または可変インピーダンスとして接続され
てもよい。制御サブ回路PFA(図23)、PFB(図24)またはPWFM(
図33)とともに使用されるとき、このフォトトランジスタは電流シャント(cu
rrent shunt)として接続される。より高い電圧がノードOUT+およびOUT
−に印加されると、フィードバック・シャント電流が増大して、制御サブ回路(
PFA(図23)、またはPFB(図24)またはPWFM(図33)を参照)
は、パルス幅または周波数を下げるよう命令される。ダーリントントランジスタ
のきわめて高いゲインと、内部コンバータ段の速い応答により、IFBは高速フ
ィードバックを実現させ、アクティブなリプル低減と効果的な負荷調整が達成さ
れる。
ドD900のアノードが、直列抵抗器R900に接続されてダーリントントラン
ジスタQ900のベースに接続されている。抵抗器R902がQ900のベース
からエミッタに接続されている。抵抗器R901がオプトアイソレータU900
のLED(発光ダイオード)のアノードに接続されており、そのカソードはQ9
00のコレクタに接続されている。Q900のエミッタは戻りの電流路であり、
ピン/ノードOUT−に接続している。抵抗器R901は、U900の内部の発
光ダイオードへの最大電流を20maに制限する。抵抗器R902は、ツェナー
の漏れ電流(zener leakage current)の一部をベースから分岐させる。ツェナ
ーダイオード電圧の選定が、コンバータ出力電圧を代表的な値、例えば48Vに
設定する。ツェナー電圧は、最終の所望出力からベース・エミッタ接合電圧降下
2回分(1.4V)を引いた値である。OUT+ノードが一旦ツェナーダイオー
ド電圧に達すると、小さいベース電流がQ900をバイアスして導通状態にし、
オプトアイソレータU900内部LEDが“オン”にする。抵抗器R900は、
Q900への最大ベース電流を制限する。抵抗器R900およびR901は、ダ
ーリントントランジスタQ900のコレクタ電流を、ノードOUT+とOUT−
の両端の公称電圧でバイアスするように選択される。OUT+とOUT−の間の
電圧変化が、オプトアイソレータU900のLED電流を変え、今度はこれが、
U900の内部のフォトトランジスタのベース電流を変える。フォトトランジス
タのエミッタがノードFBEでコレクタがノードFBCである。LED電流を変
えると、これがFBCとFBEの間の可変インピーダンスとして反映される。こ
のフォトトランジスタは、可変電流源または可変インピーダンスとして接続され
てもよい。制御サブ回路PFA(図23)、PFB(図24)またはPWFM(
図33)とともに使用されるとき、このフォトトランジスタは電流シャント(cu
rrent shunt)として接続される。より高い電圧がノードOUT+およびOUT
−に印加されると、フィードバック・シャント電流が増大して、制御サブ回路(
PFA(図23)、またはPFB(図24)またはPWFM(図33)を参照)
は、パルス幅または周波数を下げるよう命令される。ダーリントントランジスタ
のきわめて高いゲインと、内部コンバータ段の速い応答により、IFBは高速フ
ィードバックを実現させ、アクティブなリプル低減と効果的な負荷調整が達成さ
れる。
【0167】
図40Cは、代替のPFCの絶縁された過電圧フィードバック回路のサブ回路
IOVFBの概略図である。サブ回路IOVFBは、R917、R938、R9
39およびR940の抵抗器、ダイオードD911、ダーリントントランジスタ
Q914およびオプトアイソレータU905からなる。
IOVFBの概略図である。サブ回路IOVFBは、R917、R938、R9
39およびR940の抵抗器、ダイオードD911、ダーリントントランジスタ
Q914およびオプトアイソレータU905からなる。
【0168】
【表44】
【0169】
PFCの出力はピンPF+でR917に、次いでQ914のコレクタに接続さ
れている。抵抗器R917はU905の発光ダイオードへの最大電流を設定する
。抵抗器R938は、戻りのノードPF+からツェナーダイオードD911のカ
ソードおよびR938の方に接続されている。抵抗器R939は、戻りのノード
PF−からツェナーダイオードD911のカソードおよびR938の方に接続さ
れている。D911のアノードは、調整可能な抵抗器R940のワイパアーム(
wiper arm)に接続されている。R940の一方の脚部がトランジスタQ914
のベースに接続され、他方がR939およびU905のLEDのアノードおよび
R939に接続されている。Q914のエミッタは、U904のアノードの方へ
接続されている。調整可能な抵抗器R940は、トランジスタQ914がバイア
スをかけられてオンになる前の最大電圧あるいは作動電圧(trip voltage)を設
定する。そして電流がU905のLEDに提供される。フォトトランジスタのエ
ミッタがノードFBEでコレクタがノードFBCである。LED電流を変えると
、FBCとFBEの間の可変インピーダンスとして反映される。このフォトトラ
ンジスタは、通常、制御要素を強制的に最小出力にするためのシャントとして接
続されている。このサブ回路はブースト電圧を検知し、PFCにフィードバック
する。過大なブースト電圧が生ずるとPFCは強制的にブースト電圧を自動的に
下げるようにされる。
れている。抵抗器R917はU905の発光ダイオードへの最大電流を設定する
。抵抗器R938は、戻りのノードPF+からツェナーダイオードD911のカ
ソードおよびR938の方に接続されている。抵抗器R939は、戻りのノード
PF−からツェナーダイオードD911のカソードおよびR938の方に接続さ
れている。D911のアノードは、調整可能な抵抗器R940のワイパアーム(
wiper arm)に接続されている。R940の一方の脚部がトランジスタQ914
のベースに接続され、他方がR939およびU905のLEDのアノードおよび
R939に接続されている。Q914のエミッタは、U904のアノードの方へ
接続されている。調整可能な抵抗器R940は、トランジスタQ914がバイア
スをかけられてオンになる前の最大電圧あるいは作動電圧(trip voltage)を設
定する。そして電流がU905のLEDに提供される。フォトトランジスタのエ
ミッタがノードFBEでコレクタがノードFBCである。LED電流を変えると
、FBCとFBEの間の可変インピーダンスとして反映される。このフォトトラ
ンジスタは、通常、制御要素を強制的に最小出力にするためのシャントとして接
続されている。このサブ回路はブースト電圧を検知し、PFCにフィードバック
する。過大なブースト電圧が生ずるとPFCは強制的にブースト電圧を自動的に
下げるようにされる。
【0170】
図40Dは、代替の非絶縁のブースト出力電圧フィードバックのサブ回路FB
Dの概略図である。サブ回路FBDは、抵抗器R1120、R1121、R11
22、R1123およびR1124からなる。
Dの概略図である。サブ回路FBDは、抵抗器R1120、R1121、R11
22、R1123およびR1124からなる。
【0171】
【表45】
【0172】
入力ノードPF+は直列抵抗器[R1123+R1124]に、次いで並列抵
抗器[R1122||R1121]に接続されている。[R1122||R11
21]の他方の側は、R1121のワイパアームに接続され、[R1123||
R1120]を通して戻りのノードBR−に接続されている。抵抗器の値は、公
称入力電圧385Vに対して選択されている。抵抗器R1120〜R1124は
、表面実装構成で示されているが、別の直並列の形に組み合わせて別の等価回路
を形成することができる。フィードバック出力ノードPFlは、サブ回路PFA
(図23)またはPFB(図24)のノードPFlに接続されている。帰線ピン
BR−は、PFA(図23)またはPFB(図24)のBR−に接続されている
。ノードFBEおよびFBCは、制御サブ回路PWFM(図33)のノードFM
lとピンPWFM0またはPWlとピンPWFM0の間に接続されていてもよい
。コンポーネントの値は、15V調整範囲を提供するように選択されている。
抗器[R1122||R1121]に接続されている。[R1122||R11
21]の他方の側は、R1121のワイパアームに接続され、[R1123||
R1120]を通して戻りのノードBR−に接続されている。抵抗器の値は、公
称入力電圧385Vに対して選択されている。抵抗器R1120〜R1124は
、表面実装構成で示されているが、別の直並列の形に組み合わせて別の等価回路
を形成することができる。フィードバック出力ノードPFlは、サブ回路PFA
(図23)またはPFB(図24)のノードPFlに接続されている。帰線ピン
BR−は、PFA(図23)またはPFB(図24)のBR−に接続されている
。ノードFBEおよびFBCは、制御サブ回路PWFM(図33)のノードFM
lとピンPWFM0またはPWlとピンPWFM0の間に接続されていてもよい
。コンポーネントの値は、15V調整範囲を提供するように選択されている。
【0173】
図41は、代替の低電圧フィードバック回路のサブ回路FBIの概略図である
。サブ回路FBIは、抵抗器R81、R82およびR83、ツェナーダイオード
D80、NPNトランジスタQ80およびコンデンサC80からなる。
。サブ回路FBIは、抵抗器R81、R82およびR83、ツェナーダイオード
D80、NPNトランジスタQ80およびコンデンサC80からなる。
【0174】
【表46】
【0175】
ノードOUT+は、D80のカソードに接続している。ダイオードD80のア
ノードは抵抗器R83を通してOUT−に接続され、抵抗器R82はトランジス
タQ80のベースに接続されている。コンデンサC80は、ベースからピンOU
T−に接続されている。コンデンサC80は、高周波をノイズとしてOUT−に
バイパスする。抵抗器R81は、Q80のエミッタからノードOUT−に接続さ
れている。抵抗器R81は、トランジスタのゲインの変化の影響を減らすために
局部的なネガティブ・フィードバックを追加する。Q80のコレクタはピンFB
Cに接続されている。帰路電流のノードは、ピンFBEおよびOUT−に接続し
ている。抵抗器R82は、最大ベース電流を制限してQ80を保護する。抵抗器
R83は、ツェナーの漏れ電流の一部をベースからシャントする。ツェナーダイ
オード電圧選定が、コンバータ出力電圧を設定し、代表的な値は48Vである。
ツェナー電圧は、最終所望出力からベース・エミッタ接合電圧降下1回分(0.
65V)を引いた値である。OUT+ノードが公称値レベルに達すると、逆バイ
アスをかけられたツェナーダイオードが導通して、小さいベース電流をQ80に
注入し始める。これで、トランジスタを順バイアスして導通状態になる。OUT
+とOUT−の間の電圧変化が、Q80のコレクタ電流を変える。正常動作の間
は、ツェナーダイオードはその屈曲部でバイアスをかけられので、電圧の小さい
変化が結果的にかなり大きなコレクタ電流の変化となる。サブ回路FBIが制御
サブ回路PFA(図23)、PFB(図24)または(図33)とともに使用さ
れるとき、トランジスタは電流シャントとして接続される。より高い電圧がノー
ドOUT+およびOUT−にかけられると、フィードバック・シャント電流が増
大して、制御サブ回路(PFA(図23)またはPFB(図24)またはPWF
M(図33)を参照)は、パルス幅または周波数を下げるよう命令される。サブ
回路FBIは、リプル成分に対して高速フィードバックおよびゲインを与える。
内部のコンバータ段の迅速な応答により、アクティブなリプル低減と効果的な負
荷調整が達成される。
ノードは抵抗器R83を通してOUT−に接続され、抵抗器R82はトランジス
タQ80のベースに接続されている。コンデンサC80は、ベースからピンOU
T−に接続されている。コンデンサC80は、高周波をノイズとしてOUT−に
バイパスする。抵抗器R81は、Q80のエミッタからノードOUT−に接続さ
れている。抵抗器R81は、トランジスタのゲインの変化の影響を減らすために
局部的なネガティブ・フィードバックを追加する。Q80のコレクタはピンFB
Cに接続されている。帰路電流のノードは、ピンFBEおよびOUT−に接続し
ている。抵抗器R82は、最大ベース電流を制限してQ80を保護する。抵抗器
R83は、ツェナーの漏れ電流の一部をベースからシャントする。ツェナーダイ
オード電圧選定が、コンバータ出力電圧を設定し、代表的な値は48Vである。
ツェナー電圧は、最終所望出力からベース・エミッタ接合電圧降下1回分(0.
65V)を引いた値である。OUT+ノードが公称値レベルに達すると、逆バイ
アスをかけられたツェナーダイオードが導通して、小さいベース電流をQ80に
注入し始める。これで、トランジスタを順バイアスして導通状態になる。OUT
+とOUT−の間の電圧変化が、Q80のコレクタ電流を変える。正常動作の間
は、ツェナーダイオードはその屈曲部でバイアスをかけられので、電圧の小さい
変化が結果的にかなり大きなコレクタ電流の変化となる。サブ回路FBIが制御
サブ回路PFA(図23)、PFB(図24)または(図33)とともに使用さ
れるとき、トランジスタは電流シャントとして接続される。より高い電圧がノー
ドOUT+およびOUT−にかけられると、フィードバック・シャント電流が増
大して、制御サブ回路(PFA(図23)またはPFB(図24)またはPWF
M(図33)を参照)は、パルス幅または周波数を下げるよう命令される。サブ
回路FBIは、リプル成分に対して高速フィードバックおよびゲインを与える。
内部のコンバータ段の迅速な応答により、アクティブなリプル低減と効果的な負
荷調整が達成される。
【0176】
図41Aは、代替の過電圧フィードバック回路のサブ回路FB2の概略図であ
る。サブ回路FB2は、抵抗器R419、R418、R414およびR410、
ツェナーダイオードD410、およびNPNトランジスタQ414およびQ41
3からなる。
る。サブ回路FB2は、抵抗器R419、R418、R414およびR410、
ツェナーダイオードD410、およびNPNトランジスタQ414およびQ41
3からなる。
【0177】
【表47】
【0178】
ノードPF+は、直列抵抗器R410+R419+R418に、次いでコモン
あるいはグラウンドに接続されて分圧器を形成する。R418とR419の接続
部は、Q414のコレクタおよびツェナーダイオードD410のカソードに接続
している。ダイオードD410のアノードは、トランジスタQ414のベースに
接続している。Q414のエミッタが、Q413のベースに接続し、抵抗器R4
14を通してグラウンドに接続している。Q413のエミッタも、グラウンドに
接続されている。Q413のコレクタは、調整器のサブ回路PFBのピン2に接
続するためにノードPF2に接続されている。抵抗器R410、R419、R4
18およびD410は、ノードPF+がコモンに対してDC450Vを超えると
き、トランジスタQ413およびQ414を順バイアスするように選択されてい
る。これによって、故障状態がおさまり、早くて信頼できる代替調整が提供され
、その結果、UL試験の要求が満たされるようになるまで、ブースト活動(boos
t activity)は調整される。
あるいはグラウンドに接続されて分圧器を形成する。R418とR419の接続
部は、Q414のコレクタおよびツェナーダイオードD410のカソードに接続
している。ダイオードD410のアノードは、トランジスタQ414のベースに
接続している。Q414のエミッタが、Q413のベースに接続し、抵抗器R4
14を通してグラウンドに接続している。Q413のエミッタも、グラウンドに
接続されている。Q413のコレクタは、調整器のサブ回路PFBのピン2に接
続するためにノードPF2に接続されている。抵抗器R410、R419、R4
18およびD410は、ノードPF+がコモンに対してDC450Vを超えると
き、トランジスタQ413およびQ414を順バイアスするように選択されてい
る。これによって、故障状態がおさまり、早くて信頼できる代替調整が提供され
、その結果、UL試験の要求が満たされるようになるまで、ブースト活動(boos
t activity)は調整される。
【0179】
図42は、本発明による過電圧保護の実施例のサブ回路OVP1の概略である
。サブ回路OVPlは、SCR(シリコン制御整流器)SCR1200、抵抗器
R1200、コンデンサC1200およびツェナーダイオードD1200、D1
202およびD1203からなる。
。サブ回路OVPlは、SCR(シリコン制御整流器)SCR1200、抵抗器
R1200、コンデンサC1200およびツェナーダイオードD1200、D1
202およびD1203からなる。
【0180】
【表48】
【0181】
入力ピンPF+はツェナーダイオードD1203のカソードに接続されており
、D1203のアノードは直列ツェナーダイオード[D1202+D1200]
に、次いでSCR1200のゲートに接続されている。[R1200||C12
00]のノイズ減衰回路は、SCRのSCR1200のゲートから帰路ノードB
R−に接続されている。ダイオードD1102およびD1103は両方とも20
0Vであり、またD1101は5.1Vタイプで、ツェナー電圧の合計によって
405VでOVPのトリップ点が設定される。ツェナーダイオードの別の組み合
わせを選択することによって別のトリップ電圧を実施してもよい。コンデンサC
1200およびR1200は、漏れ電流および過渡現象によりOVPが不意にト
リップするのを防止する。ACライン電圧がきわめて高い場合、またはフィード
バックループ(図40A、40B、40Cまたは40)内のコンポーネントが故
障した場合、ブースト電圧は、出力スイッチまたは出力蓄積コンデンサにとって
危険なレベルにまで急速に上昇することがあり得る。ノードPF+での出力ブー
スト電圧が約405Vより上に上昇すると、ツェナーダイオードD1203、D
1202およびD1200は、小電流をSCR1200のゲートに導通し、SC
R1200をターンオンにさせる。SCR1200がオンすると、ACライン間
に整流器サブ回路BR(図22)を通って低インピーダンスの通路が作られる。
SCR1200およびブリッジ整流器ダイオードは、入力ヒューズが開くまでに
100アンペアを超えることがある短絡電流に耐えられるように選択されなけれ
ばならない。これによって、ブースト出力電圧は安全なレベルに急速に制限され
る。この回路は、通常のACライン電圧の下では決して動作するべきではない。
ツェナー電圧を変えることにより、このサブ回路は、整流器出力の両端で負荷を
過電圧状態から保護するために使用するのにも適しているのである。サブ回路O
VPlは、ラインヒューズを飛ばすことなくコンバータを遮断する。サブ回路O
VPは、OVP1(図42A)と組み合わせてクリティカルな負荷のためのフェ
ールセーフ・バックアップとして使用することができる。
、D1203のアノードは直列ツェナーダイオード[D1202+D1200]
に、次いでSCR1200のゲートに接続されている。[R1200||C12
00]のノイズ減衰回路は、SCRのSCR1200のゲートから帰路ノードB
R−に接続されている。ダイオードD1102およびD1103は両方とも20
0Vであり、またD1101は5.1Vタイプで、ツェナー電圧の合計によって
405VでOVPのトリップ点が設定される。ツェナーダイオードの別の組み合
わせを選択することによって別のトリップ電圧を実施してもよい。コンデンサC
1200およびR1200は、漏れ電流および過渡現象によりOVPが不意にト
リップするのを防止する。ACライン電圧がきわめて高い場合、またはフィード
バックループ(図40A、40B、40Cまたは40)内のコンポーネントが故
障した場合、ブースト電圧は、出力スイッチまたは出力蓄積コンデンサにとって
危険なレベルにまで急速に上昇することがあり得る。ノードPF+での出力ブー
スト電圧が約405Vより上に上昇すると、ツェナーダイオードD1203、D
1202およびD1200は、小電流をSCR1200のゲートに導通し、SC
R1200をターンオンにさせる。SCR1200がオンすると、ACライン間
に整流器サブ回路BR(図22)を通って低インピーダンスの通路が作られる。
SCR1200およびブリッジ整流器ダイオードは、入力ヒューズが開くまでに
100アンペアを超えることがある短絡電流に耐えられるように選択されなけれ
ばならない。これによって、ブースト出力電圧は安全なレベルに急速に制限され
る。この回路は、通常のACライン電圧の下では決して動作するべきではない。
ツェナー電圧を変えることにより、このサブ回路は、整流器出力の両端で負荷を
過電圧状態から保護するために使用するのにも適しているのである。サブ回路O
VPlは、ラインヒューズを飛ばすことなくコンバータを遮断する。サブ回路O
VPは、OVP1(図42A)と組み合わせてクリティカルな負荷のためのフェ
ールセーフ・バックアップとして使用することができる。
【0182】
図42Aは、本発明による過電圧保護の実施例のサブ回路OVP2の概略図で
ある。サブ回路OVP2は、SCR(シリコン制御整流器)SCR1101およ
びSCR1100、抵抗器R1101及びR1102およびSCR1100、コ
ンデンサC1100およびC1101およびツェナーダイオードD1100、D
1102およびD1103からなる。
ある。サブ回路OVP2は、SCR(シリコン制御整流器)SCR1101およ
びSCR1100、抵抗器R1101及びR1102およびSCR1100、コ
ンデンサC1100およびC1101およびツェナーダイオードD1100、D
1102およびD1103からなる。
【0183】
【表49】
【0184】
SCR1101のアノードは、外部制御DC電源に接続されたノード/ピンC
P18V+である。帰路ノードBR−は、SCR1101のカソードおよびコン
デンサC1100に接続されている。入力ノードPF+が、ツェナーダイオード
D1103のカソードおよび直列抵抗器R1100に接続され、次いでSCRの
SCR1102のアノードに接続されている。D1103のアノードはD110
2のカソードに接続されている。D1102のアノードはD1100のカソード
に接続されている。SCR1100のカソードはSCR1101のゲートの接続
されている。D1103のアノードは、直列ツェナーダイオード[D1102+
D1100]に接続され、次いでコンデンサC1100に、次いで帰線ノードB
R−に接続されている。コンデンサ[C1200||R1200]は、漏れ電流
および過渡現象によりOVPBが不意にトリップするのを防止する。ACライン
電圧がきわめて高い場合、またはフィードバックループ(図40AのIPFFB
、40BのFBA、40CのIFBまたは図41のFBI)内のコンポーネント
が故障した場合、ブースト電圧は、出力スイッチまたは出力蓄積コンデンサにと
って危険なレベルにまで急速に上昇することがあり得る。ノードPF+での出力
ブースト電圧が405Vより上に上昇すると、ツェナーダイオードD1103、
D1102およびD1100は、小電流をSCR1101のゲートに導通し、S
CR1101をオンにラッチさせる。抵抗器R1100が、SCR1101のた
めの保持電流を提供する。SCR1101がオンすると、ゲート電流がSCR1
100に提供され、抵抗器R1100およびR1101がゲート電流を制限し、
保持電流をSCR1100に与える。SCR1100へのゲート電流により、S
CRはオンにされ、ノードCP18V+からBR−への低インピーダンスの通路
が作られる。この作用により、主スイッチのバッファおよび/またはPWMコン
トローラPFA(図23)またはPWFM(図33)および/またはバッファA
MP(図29)への調整された電力は除去され、その結果、主スイッチはオフに
される。コンバータは、R1100を通してブースト電圧PF+がSCR110
1の保持電流を維持できなくなるまで、オフ状態に保持される。一般的に、SC
R1101をリセットするためにはシステムから電源を除去しなければならない
。SCR1101の最小保持電流は代表的には5〜10maである。OVPlの
動作は、ブースト出力電圧を安全なレベルに急速に制限する。この回路は、通常
のACライン電圧の下では決して動作するべきではない。ツェナー電圧を変える
ことにより、このサブ回路は、出力整流器の両端で負荷を過電圧状態から保護す
るのに使用するのにも適するであろう。サブ回路OVPlはコンバータを穏やか
に遮断し、故障をリセットするのに手動介入を必要とする。
P18V+である。帰路ノードBR−は、SCR1101のカソードおよびコン
デンサC1100に接続されている。入力ノードPF+が、ツェナーダイオード
D1103のカソードおよび直列抵抗器R1100に接続され、次いでSCRの
SCR1102のアノードに接続されている。D1103のアノードはD110
2のカソードに接続されている。D1102のアノードはD1100のカソード
に接続されている。SCR1100のカソードはSCR1101のゲートの接続
されている。D1103のアノードは、直列ツェナーダイオード[D1102+
D1100]に接続され、次いでコンデンサC1100に、次いで帰線ノードB
R−に接続されている。コンデンサ[C1200||R1200]は、漏れ電流
および過渡現象によりOVPBが不意にトリップするのを防止する。ACライン
電圧がきわめて高い場合、またはフィードバックループ(図40AのIPFFB
、40BのFBA、40CのIFBまたは図41のFBI)内のコンポーネント
が故障した場合、ブースト電圧は、出力スイッチまたは出力蓄積コンデンサにと
って危険なレベルにまで急速に上昇することがあり得る。ノードPF+での出力
ブースト電圧が405Vより上に上昇すると、ツェナーダイオードD1103、
D1102およびD1100は、小電流をSCR1101のゲートに導通し、S
CR1101をオンにラッチさせる。抵抗器R1100が、SCR1101のた
めの保持電流を提供する。SCR1101がオンすると、ゲート電流がSCR1
100に提供され、抵抗器R1100およびR1101がゲート電流を制限し、
保持電流をSCR1100に与える。SCR1100へのゲート電流により、S
CRはオンにされ、ノードCP18V+からBR−への低インピーダンスの通路
が作られる。この作用により、主スイッチのバッファおよび/またはPWMコン
トローラPFA(図23)またはPWFM(図33)および/またはバッファA
MP(図29)への調整された電力は除去され、その結果、主スイッチはオフに
される。コンバータは、R1100を通してブースト電圧PF+がSCR110
1の保持電流を維持できなくなるまで、オフ状態に保持される。一般的に、SC
R1101をリセットするためにはシステムから電源を除去しなければならない
。SCR1101の最小保持電流は代表的には5〜10maである。OVPlの
動作は、ブースト出力電圧を安全なレベルに急速に制限する。この回路は、通常
のACライン電圧の下では決して動作するべきではない。ツェナー電圧を変える
ことにより、このサブ回路は、出力整流器の両端で負荷を過電圧状態から保護す
るのに使用するのにも適するであろう。サブ回路OVPlはコンバータを穏やか
に遮断し、故障をリセットするのに手動介入を必要とする。
【0185】
図42Bは、絶縁された出力過電圧フィードバック回路のサブ回路OVP2の
概略である。サブ回路OVP2は、抵抗器R970、R971、およびR972
、コンデンサC970、ツェナーダイオードD970、SCRのSCR970、
ダーリントントランジスタQ970およびオプトアイソレータU970からなる
。
概略である。サブ回路OVP2は、抵抗器R970、R971、およびR972
、コンデンサC970、ツェナーダイオードD970、SCRのSCR970、
ダーリントントランジスタQ970およびオプトアイソレータU970からなる
。
【0186】
【表50】
【0187】
コンバータのピンOUT+側出力は、R972およびツェナーダイオードD9
70のカソードに接続されている。D970のアノードは、直列抵抗器R970
に次いでQ970のベースの接続されている。抵抗器R970が、Q970への
最大ベース電流を設定する。抵抗器R971が、D970のアノードと帰線ノー
ドOUT−の間の接続されている。発光ダイオードU970のアノードが抵抗器
R972に次いでOUT+に接続されている。U970のLEDのカソードはQ
980のコレクタに接続されている。Q980のエミッタは帰線ノードOUT−
に接続されている。ツェナーダイオードD960は、トランジスタQ970がバ
イアスをかけられてオンしてU970のLEDに電流を供給する前の最大電圧ま
たはトリップ電圧を設定する。D970のツェナー電圧より高い電圧をかけると
、小さいベース電流がQ970に注入される。トランジスタQ970がオンして
U970内部LEDがフォトトランジスタを導通状態にし、ピンOVCとOVC
に低インピーダンスを与える。ピンPPENをハイ(high)にし、出力段を
停止することによって、外部のプッシュプルドライバのサブ回路PPG(図43
)が即時に遮断される。サブ回路OVP2が出力電圧を検知し、プッシュプルP
FCに急速にフィードバックする。過大なブースト電圧が生ずると、PFCは、
そのブースト電圧を強制的に自動的に下げるようにされる。
70のカソードに接続されている。D970のアノードは、直列抵抗器R970
に次いでQ970のベースの接続されている。抵抗器R970が、Q970への
最大ベース電流を設定する。抵抗器R971が、D970のアノードと帰線ノー
ドOUT−の間の接続されている。発光ダイオードU970のアノードが抵抗器
R972に次いでOUT+に接続されている。U970のLEDのカソードはQ
980のコレクタに接続されている。Q980のエミッタは帰線ノードOUT−
に接続されている。ツェナーダイオードD960は、トランジスタQ970がバ
イアスをかけられてオンしてU970のLEDに電流を供給する前の最大電圧ま
たはトリップ電圧を設定する。D970のツェナー電圧より高い電圧をかけると
、小さいベース電流がQ970に注入される。トランジスタQ970がオンして
U970内部LEDがフォトトランジスタを導通状態にし、ピンOVCとOVC
に低インピーダンスを与える。ピンPPENをハイ(high)にし、出力段を
停止することによって、外部のプッシュプルドライバのサブ回路PPG(図43
)が即時に遮断される。サブ回路OVP2が出力電圧を検知し、プッシュプルP
FCに急速にフィードバックする。過大なブースト電圧が生ずると、PFCは、
そのブースト電圧を強制的に自動的に下げるようにされる。
【0188】
図42Cは、絶縁された出力過電圧クローバー回路(crowbar network)のサ
ブ回路OVP3の概略である。サブ回路OVP3は、R980、R981、R9
82、R983、R984およびR985の抵抗器、コンデンサC980、C9
81およびC982、ツェナーダイオードD980、SCRのSCR980およ
びSCR981、ダーリントントランジスタQ980およびオプトアイソレータ
U980からなる。
ブ回路OVP3の概略である。サブ回路OVP3は、R980、R981、R9
82、R983、R984およびR985の抵抗器、コンデンサC980、C9
81およびC982、ツェナーダイオードD980、SCRのSCR980およ
びSCR981、ダーリントントランジスタQ980およびオプトアイソレータ
U980からなる。
【0189】
【表51】
【0190】
コンバータ出力は、ピンOUT+でピンOUT−を基準にして検知される。ピ
ンOUT+は、抵抗器R982およびツェナーダイオードD980のカソードに
接続されている。D980のアノードは、直列抵抗器R980に次いでQ980
のベースに接続されている。抵抗器R980は、Q980へのベース電流を制限
する。抵抗器R981が、ダイオード漏れ電流路を提供するために、D980の
アノードと帰線ノードOUT−の間に接続されている。発光ダイオードU980
のアノードが、抵抗器R982を通してOUT+に接続されている。U980の
LEDのカソードはQ980のコレクタに接続されている。Q980のエミッタ
は帰線ノードOUT−に接続されている。ツェナーダイオードD960はトラン
ジスタQ980がバイアスをかけられてオンしてU980のLEDに電流を供給
する前の最大電圧またはトリップ電圧を設定する。D980のツェナー電圧より
高い電圧をかけると、小さいベース電流がQ980に注入される。オプトアイソ
レータU980のエミッタはSCR981のゲートに接続され、[R984||
C982]を通して帰線ノードBR−に接続されている。トランジスタQ980
がオンしてU980の内部LEDがフォトトランジスタを導通状態に置き、ピン
CP18V+に接続された外部の18V電源からゲート電流をSRCのSCR9
81に供給する。回路[R984||C982]が、SCRのSCR981の誤
点弧を防止する。SCRのSCR981のカソードは、SCRのSCR980の
ゲートに接続され、[R985||C981]を通して帰線BR−に接続されて
いる。SCRのSCR981がオンにされて、ゲート電流が低電圧SCRのSC
R980に提供される。高電圧ブースト出力がピンPF+に接続されており、抵
抗器R983が保持電流をSCRのSCR981に供給し、それで、SCRのS
CR980をオンに保持する。SCRのSCR980は、低い保持電流であり、
かつ、PF+にかかる最大ブースト電圧をブロックできるように選択されている
。SCRのSRC980のアノードがピンCP18V+に接続されている。SC
RのSRC980のカソードが帰線ピンBR−に接続されている。SCR980
は、低電圧電源CP(図26)またはCPA(図27)をクランプする。低電圧
電源がダウンした場合、主スイッチへのゲート駆動は動作不能にされ、コンバー
タはオフにされる。主スイッチQ1(図1、3、4)がオフにされると、ホール
ドアップコンデンサC17は印加されたACラインのピークに向けて充電を行う
。ピンPF+がラインのピーク近くに保持されると、SCRのSCR981は、
ACライン電力がコンバータに移されるまで、SCRのSCR981をオンに保
持することになる。サブ回路OVP3は、仕様からはずれた出力電圧を検知し、
コンバータを急停止させ、それによって、OVP(図42)のように破壊的な電
流を発生させることなく、負荷及びコンバータを保護する。
ンOUT+は、抵抗器R982およびツェナーダイオードD980のカソードに
接続されている。D980のアノードは、直列抵抗器R980に次いでQ980
のベースに接続されている。抵抗器R980は、Q980へのベース電流を制限
する。抵抗器R981が、ダイオード漏れ電流路を提供するために、D980の
アノードと帰線ノードOUT−の間に接続されている。発光ダイオードU980
のアノードが、抵抗器R982を通してOUT+に接続されている。U980の
LEDのカソードはQ980のコレクタに接続されている。Q980のエミッタ
は帰線ノードOUT−に接続されている。ツェナーダイオードD960はトラン
ジスタQ980がバイアスをかけられてオンしてU980のLEDに電流を供給
する前の最大電圧またはトリップ電圧を設定する。D980のツェナー電圧より
高い電圧をかけると、小さいベース電流がQ980に注入される。オプトアイソ
レータU980のエミッタはSCR981のゲートに接続され、[R984||
C982]を通して帰線ノードBR−に接続されている。トランジスタQ980
がオンしてU980の内部LEDがフォトトランジスタを導通状態に置き、ピン
CP18V+に接続された外部の18V電源からゲート電流をSRCのSCR9
81に供給する。回路[R984||C982]が、SCRのSCR981の誤
点弧を防止する。SCRのSCR981のカソードは、SCRのSCR980の
ゲートに接続され、[R985||C981]を通して帰線BR−に接続されて
いる。SCRのSCR981がオンにされて、ゲート電流が低電圧SCRのSC
R980に提供される。高電圧ブースト出力がピンPF+に接続されており、抵
抗器R983が保持電流をSCRのSCR981に供給し、それで、SCRのS
CR980をオンに保持する。SCRのSCR980は、低い保持電流であり、
かつ、PF+にかかる最大ブースト電圧をブロックできるように選択されている
。SCRのSRC980のアノードがピンCP18V+に接続されている。SC
RのSRC980のカソードが帰線ピンBR−に接続されている。SCR980
は、低電圧電源CP(図26)またはCPA(図27)をクランプする。低電圧
電源がダウンした場合、主スイッチへのゲート駆動は動作不能にされ、コンバー
タはオフにされる。主スイッチQ1(図1、3、4)がオフにされると、ホール
ドアップコンデンサC17は印加されたACラインのピークに向けて充電を行う
。ピンPF+がラインのピーク近くに保持されると、SCRのSCR981は、
ACライン電力がコンバータに移されるまで、SCRのSCR981をオンに保
持することになる。サブ回路OVP3は、仕様からはずれた出力電圧を検知し、
コンバータを急停止させ、それによって、OVP(図42)のように破壊的な電
流を発生させることなく、負荷及びコンバータを保護する。
【0191】
図43はプッシュプル発振器のサブ回路PPGで、図43は、本発明によるプ
ッシュプル発振器のサブ回路PPGを示す。この実施例は、モトローラのMC3
3025パルス幅変調器ICを使って、プッシュプル出力段を駆動するクロック
信号を発生させている。サブ回路PPGは、2相発振器U14、抵抗器R126
、R130、R131、R132、R133、R134、R135、R136お
よびR137、コンデンサC143、C136、C139、C140、C141
およびC142からなる。
ッシュプル発振器のサブ回路PPGを示す。この実施例は、モトローラのMC3
3025パルス幅変調器ICを使って、プッシュプル出力段を駆動するクロック
信号を発生させている。サブ回路PPGは、2相発振器U14、抵抗器R126
、R130、R131、R132、R133、R134、R135、R136お
よびR137、コンデンサC143、C136、C139、C140、C141
およびC142からなる。
【0192】
【表52】
【0193】
本実現形態は、モトローラのMC33025パルス幅変調器ICを使って、プ
ッシュプル出力段を駆動するクロック信号を発生させる。しかし任意の非オーバ
ラップ式2相固定周波数発生器を使用することもできよう。U14のピン1は[
コンデンサC143||抵抗器R132]に、次いでピン3に接続されている。
抵抗器R134は、U14のピン16の内部5.1V基準出力をピン1に接続し
ている。5.1V基準から帰線ノードPPG0までのR137と直列の抵抗器R
135が、分圧器を形成しており、そのセンタは、U14のピン2に接続されて
、ピン2を2.55Vにしている。抵抗器R126が、U14のピン5から帰線
ノードPPG0に接続されている。抵抗器R133が、U14のピン1から帰線
ノードPPG0に接続されている。タイミングコンデンサC142が、U14の
ピン6および7から帰線ノードPPG0に接続されている。抵抗器R126およ
びコンデンサC142は、内部発振器の動作周波数を設定する。タイミング抵抗
器は、可変周波数動作を提供するために、JFET、MOSFET、トランジス
タ、または同様のスイッチングデバイスと置き換えることができよう。トランジ
スタのドレーンはピン5に接続されることになる。そのソースは、帰線ノードP
PG0に接続されることになる。可変周波数指令電圧/電流は、ゲートとソース
の間に加えられる。コンデンサC141は、U14のピン8から帰線ノードPP
G0に接続されている。コンデンサC136は、U14のピン16から帰線ノー
ドPPG0に接続されている。コンデンサC140は、U14のピン15から帰
線ノードPPG0に接続されている。コンデンサC139は、U14のピン13
から帰線ノードPPG0に接続されている。抵抗器R136は、U14のピン9
から帰線ノードPPG0に接続されている。U14のピン10および12は、帰
線ノードPPG0に接続されている。外部電源はノード/ピンPPG+に接続さ
れ、18V制御電源に接続された抵抗器R130を通して、ピン15でPWM(
パルス幅変調器)ICのU14に接続されている。U14のピン13およびピン
PPG+に接続された抵抗器R131は、電力をトーテムポール(totem-poll)
出力段に提供する。電源帰線はノードPPG0に接続されている。ICのU14
は、35〜49.9%の固定デューティサイクルをもって約20〜600KHz
の定周波数で動作するように設計されている。抵抗器R135、R137、R1
33が、U14が最大パルス幅で動作するように構成している。非オーバーラッ
プの2相矩形波がピン11のノードPH2とピン14のノードPH1で発生され
、図29に描かれたスピードアップ・バッファAMPに送られる。2相発生器は
、コアバイアスをゼロにし、過大な電流をスイッチに与えることになるオーバラ
ップする駆動信号の発生を阻止するように構成されている。サブ回路PPGは、
プッシュプルスイッチに対する駆動を提供し、NSMEを効率的に使用できるよ
うにする。
ッシュプル出力段を駆動するクロック信号を発生させる。しかし任意の非オーバ
ラップ式2相固定周波数発生器を使用することもできよう。U14のピン1は[
コンデンサC143||抵抗器R132]に、次いでピン3に接続されている。
抵抗器R134は、U14のピン16の内部5.1V基準出力をピン1に接続し
ている。5.1V基準から帰線ノードPPG0までのR137と直列の抵抗器R
135が、分圧器を形成しており、そのセンタは、U14のピン2に接続されて
、ピン2を2.55Vにしている。抵抗器R126が、U14のピン5から帰線
ノードPPG0に接続されている。抵抗器R133が、U14のピン1から帰線
ノードPPG0に接続されている。タイミングコンデンサC142が、U14の
ピン6および7から帰線ノードPPG0に接続されている。抵抗器R126およ
びコンデンサC142は、内部発振器の動作周波数を設定する。タイミング抵抗
器は、可変周波数動作を提供するために、JFET、MOSFET、トランジス
タ、または同様のスイッチングデバイスと置き換えることができよう。トランジ
スタのドレーンはピン5に接続されることになる。そのソースは、帰線ノードP
PG0に接続されることになる。可変周波数指令電圧/電流は、ゲートとソース
の間に加えられる。コンデンサC141は、U14のピン8から帰線ノードPP
G0に接続されている。コンデンサC136は、U14のピン16から帰線ノー
ドPPG0に接続されている。コンデンサC140は、U14のピン15から帰
線ノードPPG0に接続されている。コンデンサC139は、U14のピン13
から帰線ノードPPG0に接続されている。抵抗器R136は、U14のピン9
から帰線ノードPPG0に接続されている。U14のピン10および12は、帰
線ノードPPG0に接続されている。外部電源はノード/ピンPPG+に接続さ
れ、18V制御電源に接続された抵抗器R130を通して、ピン15でPWM(
パルス幅変調器)ICのU14に接続されている。U14のピン13およびピン
PPG+に接続された抵抗器R131は、電力をトーテムポール(totem-poll)
出力段に提供する。電源帰線はノードPPG0に接続されている。ICのU14
は、35〜49.9%の固定デューティサイクルをもって約20〜600KHz
の定周波数で動作するように設計されている。抵抗器R135、R137、R1
33が、U14が最大パルス幅で動作するように構成している。非オーバーラッ
プの2相矩形波がピン11のノードPH2とピン14のノードPH1で発生され
、図29に描かれたスピードアップ・バッファAMPに送られる。2相発生器は
、コアバイアスをゼロにし、過大な電流をスイッチに与えることになるオーバラ
ップする駆動信号の発生を阻止するように構成されている。サブ回路PPGは、
プッシュプルスイッチに対する駆動を提供し、NSMEを効率的に使用できるよ
うにする。
【0194】
図44は、インラッシュ制限のサブ回路SS1を示す。サブ回路SSlは、ダ
イオードD447、抵抗器R441、R442、R443、R444、R445
およびR446、トランジスタQ446、およびコンデンサC449、C442
およびC448からなる。
イオードD447、抵抗器R441、R442、R443、R444、R445
およびR446、トランジスタQ446、およびコンデンサC449、C442
およびC448からなる。
【0195】
【表53】
【0196】
ノードPF+は、蓄積コンデンサC442の正入力および直列抵抗器R441
+R442に接続している。直列抵抗器R441およびR442は、単一エレメ
ントで置き換えてよい。直列抵抗器R441およびR442は並列でC442の
ための安全な放電路を提供する。トランジスタQ446のドレーンは、C442
の負端子とR442に接続されている。Q446のソースは帰線ノードBR−に
接続されている。抵抗器[R443||R445]は、Q446のソース端子お
よびドレイン端子と並列接続されている。抵抗器R443、R444およびR4
45は、単一素子で置き換えてよい。抵抗器R446は、整流されたライン電圧
のノードBR+およびQ446のゲートに接続されている。ツェナーダイオード
D447のカソードはQ446のゲートに接続されている。ツェナーダイオード
D447のアノードはQ446のソースに接続されている。ダイオードD447
は、最大ゲート電圧を約16Vに制限する。並列コンデンサC448およびC4
49がD447に並列接続されている。抵抗器R446およびコンデンサ[C4
48||C449]は、パワーアップ時に(0.05〜0.2秒)の遅延をもた
らす。この遅延範囲は、例として挙げたにすぎず、これだけに限るものではない
。パワーアップ時ではトランジスタQ446は高インピーダンス状態にある。従
って、コンデンサC442の充電電流は[R443||R444||R445]
によって制限される。オシログラフG44(図44A)のインターバル441を
参照すると、これは、トランジスタが導通状態にないとき、つまり、[R443
||R444||R445]が充電路を提供し、従って、突入電流を制限してい
るときの期間である。パワーアップ中のラインフィルタおよび整流器のコンポー
ネントにかかるストレスを大幅に減じる。インラッシュ電流の指数関数的減少が
インターバル441の間に観察される。オシログラフGPF+のソフトスタート
インターバル444(図44A)も、直列抵抗による大きなACリプル電圧で注
目される。コンデンサ[C448||C449]がR446を通して充電するに
つれて、Q446のゲート電圧は増大し、Q446が“オン”にされる。トラン
ジスタQ446は、インターバル442(図44A)の間オンなる。この動作は
、インターバル445の間の充電電流446の増大とACリプルの減少で注目さ
れる。同様に、充電電流の指数関数的減少が442中にC442の充電につれて
観察される。トランジスタQ446は、電力がコンバータから除去されるまで、
導通状態に保持される。インターバル447の間にブーストコンバータは動作を
開始する。付加的なインラッシュの制限がサブ回路SST(図33B)によって
提供され、出力電圧はインターバル448の間にスムーズに立ち上げ(bringing
up)られる。これは、インターバル443の間にライン電流が全負荷にまで増
大することによって示される。本発明によれば、インラッシュ制限インターバル
は、単純に抵抗器/コンデンサ値を選択することによって設定可能である。これ
で、新規な補助ソフトスタートブースト回路SSTが実現される。他方、スター
トアップインターバルの間、高い力率が維持される。穏やかなスタートアップに
より、高電流路内のコンポーネントおよび外部ヒューズにおけるストレスが大幅
に減じられる。最小限のコンポーネントの追加でMBTFが増強される。本発明
はまた、より高い電力および/または冗長のために多重ユニットを並列に“ホッ
ト”なプラグ結合(“HOT” plugging)をすることも可能にする。インラッシュ
・リミッタSSlは、蓄積コンデンサを主DC母線から簡単に分離する。これで
、“ホットスワッピング(hot swpping)”はACまたは主外部DC母線におい
て大きなディスターバンスを引きおこさない。図4Aに示した独特のマスタなし
の負荷配分法(master less load skaring method)により、高電力および高信
頼性のためにユニットをいくつでも並列接続できることになる。
+R442に接続している。直列抵抗器R441およびR442は、単一エレメ
ントで置き換えてよい。直列抵抗器R441およびR442は並列でC442の
ための安全な放電路を提供する。トランジスタQ446のドレーンは、C442
の負端子とR442に接続されている。Q446のソースは帰線ノードBR−に
接続されている。抵抗器[R443||R445]は、Q446のソース端子お
よびドレイン端子と並列接続されている。抵抗器R443、R444およびR4
45は、単一素子で置き換えてよい。抵抗器R446は、整流されたライン電圧
のノードBR+およびQ446のゲートに接続されている。ツェナーダイオード
D447のカソードはQ446のゲートに接続されている。ツェナーダイオード
D447のアノードはQ446のソースに接続されている。ダイオードD447
は、最大ゲート電圧を約16Vに制限する。並列コンデンサC448およびC4
49がD447に並列接続されている。抵抗器R446およびコンデンサ[C4
48||C449]は、パワーアップ時に(0.05〜0.2秒)の遅延をもた
らす。この遅延範囲は、例として挙げたにすぎず、これだけに限るものではない
。パワーアップ時ではトランジスタQ446は高インピーダンス状態にある。従
って、コンデンサC442の充電電流は[R443||R444||R445]
によって制限される。オシログラフG44(図44A)のインターバル441を
参照すると、これは、トランジスタが導通状態にないとき、つまり、[R443
||R444||R445]が充電路を提供し、従って、突入電流を制限してい
るときの期間である。パワーアップ中のラインフィルタおよび整流器のコンポー
ネントにかかるストレスを大幅に減じる。インラッシュ電流の指数関数的減少が
インターバル441の間に観察される。オシログラフGPF+のソフトスタート
インターバル444(図44A)も、直列抵抗による大きなACリプル電圧で注
目される。コンデンサ[C448||C449]がR446を通して充電するに
つれて、Q446のゲート電圧は増大し、Q446が“オン”にされる。トラン
ジスタQ446は、インターバル442(図44A)の間オンなる。この動作は
、インターバル445の間の充電電流446の増大とACリプルの減少で注目さ
れる。同様に、充電電流の指数関数的減少が442中にC442の充電につれて
観察される。トランジスタQ446は、電力がコンバータから除去されるまで、
導通状態に保持される。インターバル447の間にブーストコンバータは動作を
開始する。付加的なインラッシュの制限がサブ回路SST(図33B)によって
提供され、出力電圧はインターバル448の間にスムーズに立ち上げ(bringing
up)られる。これは、インターバル443の間にライン電流が全負荷にまで増
大することによって示される。本発明によれば、インラッシュ制限インターバル
は、単純に抵抗器/コンデンサ値を選択することによって設定可能である。これ
で、新規な補助ソフトスタートブースト回路SSTが実現される。他方、スター
トアップインターバルの間、高い力率が維持される。穏やかなスタートアップに
より、高電流路内のコンポーネントおよび外部ヒューズにおけるストレスが大幅
に減じられる。最小限のコンポーネントの追加でMBTFが増強される。本発明
はまた、より高い電力および/または冗長のために多重ユニットを並列に“ホッ
ト”なプラグ結合(“HOT” plugging)をすることも可能にする。インラッシュ
・リミッタSSlは、蓄積コンデンサを主DC母線から簡単に分離する。これで
、“ホットスワッピング(hot swpping)”はACまたは主外部DC母線におい
て大きなディスターバンスを引きおこさない。図4Aに示した独特のマスタなし
の負荷配分法(master less load skaring method)により、高電力および高信
頼性のためにユニットをいくつでも並列接続できることになる。
【0197】
図44Aは、サブ回路SS1(図44)の動作中のライン電流および出力電圧
のオシログラフである。
のオシログラフである。
【0198】
図45は、ファストスタート(fast start)のサブ回路FS1の概略図である
。ファストスタートのサブ回路FSlは、ダイオードD452およびD451、
抵抗器R451、R452、R453、R454、R455およびR456、ト
ランジスタQ450およびQ451、およびコンデンサC452、C453およ
びC451からなる。
。ファストスタートのサブ回路FSlは、ダイオードD452およびD451、
抵抗器R451、R452、R453、R454、R455およびR456、ト
ランジスタQ450およびQ451、およびコンデンサC452、C453およ
びC451からなる。
【0199】
【表54】
【0200】
抵抗器R451が、ノードVCCをトランジスタQ450のベースに、次いで
コンデンサC451と並列の抵抗器R454に、それからグラウンドまたはBR
−に接続している。ツェナーダイオードD451およびD452のアノードはグ
ラウンドに接続されている。ツェナーダイオードD451のカソードはQ450
のエミッタに接続されている。ツェナーダイオードD452のカソードは、Q4
50のコレクタ、Q451のゲートに、また、抵抗器R452+R453を通し
てノードPF+に接続されている。抵抗器R455が、PF+からQ451のド
レーンに接続している。抵抗器R456はBR−(グラウンド)からQ451の
ソースに接続してノードTP15を形成し、また、コンデンサC452を通して
Q451のゲートに接続している。コンデンサC453が、ノードTP17とT
P45の間に接続されている。AC電力を加えると、ノードPF+の電圧は急速
に上昇する。VCCがゼロ(ブーストなし)であるので、トランジスタQ450
は導通状態にない。抵抗器R452+R453がC452を充電し、それで、Q
451に順バイアスをかける。オシログラフG45(図45A)は、Q451の
ソース・ゲート電圧のプロットである。インターバルG451の間、トランジス
タQ451は電力をPF+からR455経由でVCCに提供する。オシログラフ
GVCCのインターバルG452は、VCCの急速な上昇を示す。これで、全電
力が、主スイッチQ1のスイッチバッファAMP(図29)および力率コントロ
ーラPFA、PFBまたはPFB1に直ちに利用できる。VCCが12.6V以
上のとき、ブーストコンバータは徐々に動作を開始する。これは、インターバル
G454(図45A)の間TP45に小さなAC電圧がかかることで分かる。ソ
フトスタートインターバルG455の間、トランジスタQ451が電力をVCC
に提供し続け、その間ブースト動作が急速に進む。ソフトスタートのフェーズが
一旦完了すると、D261およびD260を介して整流されたACが電力をVC
Cに提供する。コンデンサC453が高周波(HF)ブーストエネルギーを結合
し、それでC451を急速に充電する。VCCが5Vを上回ると、R451が連
続バイアス電流をC451に提供し、それでQ451の活性化(activation)を
阻止する。Q450に順バイアスがかけられると、Q451にかかるゲート電圧
は低下する。G456を過ぎると、トランジスタQ451のゲートがソースに対
して逆バイアスをかけられ、それでファストスタートはオフになる。高ライン状
態(high line condition)から過電圧状態になった場合、または突然の負荷除
去があった場合、ブースト活動が停止し、それで、TP45にかかるAC電圧が
除去されることになる。このベース駆動の除去によってG450のコレクタ回路
内の電流は減少し、その結果、VCCが5Vを下回った場合はQ451は順バイ
アスをかけられることになる。C451が5Vを下回った場合いつでも、電力が
VCCに供給されることになる。この新規の回路は、ブースト動作が始まる前に
制御電力を迅速に提供し、延長された過電圧または無負荷の期間中、制御電力を
維持する独特の方式を提供する。これで、負荷及び故障条件の全範囲のもとで信
頼できる高速スタートアップおよび迅速な回復が保証される。
コンデンサC451と並列の抵抗器R454に、それからグラウンドまたはBR
−に接続している。ツェナーダイオードD451およびD452のアノードはグ
ラウンドに接続されている。ツェナーダイオードD451のカソードはQ450
のエミッタに接続されている。ツェナーダイオードD452のカソードは、Q4
50のコレクタ、Q451のゲートに、また、抵抗器R452+R453を通し
てノードPF+に接続されている。抵抗器R455が、PF+からQ451のド
レーンに接続している。抵抗器R456はBR−(グラウンド)からQ451の
ソースに接続してノードTP15を形成し、また、コンデンサC452を通して
Q451のゲートに接続している。コンデンサC453が、ノードTP17とT
P45の間に接続されている。AC電力を加えると、ノードPF+の電圧は急速
に上昇する。VCCがゼロ(ブーストなし)であるので、トランジスタQ450
は導通状態にない。抵抗器R452+R453がC452を充電し、それで、Q
451に順バイアスをかける。オシログラフG45(図45A)は、Q451の
ソース・ゲート電圧のプロットである。インターバルG451の間、トランジス
タQ451は電力をPF+からR455経由でVCCに提供する。オシログラフ
GVCCのインターバルG452は、VCCの急速な上昇を示す。これで、全電
力が、主スイッチQ1のスイッチバッファAMP(図29)および力率コントロ
ーラPFA、PFBまたはPFB1に直ちに利用できる。VCCが12.6V以
上のとき、ブーストコンバータは徐々に動作を開始する。これは、インターバル
G454(図45A)の間TP45に小さなAC電圧がかかることで分かる。ソ
フトスタートインターバルG455の間、トランジスタQ451が電力をVCC
に提供し続け、その間ブースト動作が急速に進む。ソフトスタートのフェーズが
一旦完了すると、D261およびD260を介して整流されたACが電力をVC
Cに提供する。コンデンサC453が高周波(HF)ブーストエネルギーを結合
し、それでC451を急速に充電する。VCCが5Vを上回ると、R451が連
続バイアス電流をC451に提供し、それでQ451の活性化(activation)を
阻止する。Q450に順バイアスがかけられると、Q451にかかるゲート電圧
は低下する。G456を過ぎると、トランジスタQ451のゲートがソースに対
して逆バイアスをかけられ、それでファストスタートはオフになる。高ライン状
態(high line condition)から過電圧状態になった場合、または突然の負荷除
去があった場合、ブースト活動が停止し、それで、TP45にかかるAC電圧が
除去されることになる。このベース駆動の除去によってG450のコレクタ回路
内の電流は減少し、その結果、VCCが5Vを下回った場合はQ451は順バイ
アスをかけられることになる。C451が5Vを下回った場合いつでも、電力が
VCCに供給されることになる。この新規の回路は、ブースト動作が始まる前に
制御電力を迅速に提供し、延長された過電圧または無負荷の期間中、制御電力を
維持する独特の方式を提供する。これで、負荷及び故障条件の全範囲のもとで信
頼できる高速スタートアップおよび迅速な回復が保証される。
【0201】
図45Aは、サブ回路SS1(図45)の動作中のサブ回路FSlのオシログ
ラフである。
ラフである。
【0202】
図46の過渡保護のサブ回路TRNは、ダイオードD460〜D462、ブリ
ッジ整流器461およびコンデンサC260、C260からなる。
ッジ整流器461およびコンデンサC260、C260からなる。
【0203】
【表55】
【0204】
ライン電圧ACプラス高圧電源HV1は、ブリッジ整流器461のAC電圧端
子に接続されている。ブリッジDC+端子は、ノードBR+、過渡保護ダイオー
ドD460〜D462のアノードおよびコンデンサC20と並列のインダクタL
63に接続している。インダクタL63およびコンデンサC20は、過渡保護回
路の作用にほとんど関与せず、単に完璧を期して図示されたにすぎない。D46
0〜D462のカソードは、ブースト出力および蓄積コンデンサC2およびC2
60に接続されている。ブースト回路動作は、図18A、30、29、および2
4に示されている。3個の過渡保護ダイオードが例として挙げられているが、こ
れだけに限るものではない。デバイスの数は、選択されたデバイスの順電流容量
と予測されるピーク電流の関数である。コンデンサC260は、有極電解素子で
、ここに示すのは一例にすぎず、これだけに限るものではない。インピーダンス
を低くし、高周波性能を高めるために、ソリッド誘電体コンデンサをC260に
並列に追加してよい。通常動作の間は、過渡保護ダイオードD460〜D462
は、ブーストの作用により逆バイアスをかけられている。極性に関係なく高電圧
現象HVlがACラインにかかると、整流された現象がノードBR+に現れ、こ
れは、オシログラフG463(図46B)にも示されている。過渡電圧がC2の
電圧を超えると、D460〜D462は順バイアスをかけられ、エネルギーは蓄
積コンデンサC260に移される。普通の技術の過渡保護は、エネルギーをスパ
ークギャップまたはMOV型デバイスにシャントする方法である。これらのデバ
イスは、限られた寿命、過剰な漏れ電流、破壊的故障などの短所を有する。適切
なコンポーネント選択により、きわめて大きい過渡現象がデバイス定格を超える
ことなく確実に吸収される。従って、最小の部品数と最小の費用で高い信頼度が
保証される。本発明は、整流後のピークライン電圧より高く維持された(ブース
トされた)蓄積コンデンサを有する他のオフラインコンバータに適用できる。こ
のトポロジは、正または負の基準コンバータと協働することになる。
子に接続されている。ブリッジDC+端子は、ノードBR+、過渡保護ダイオー
ドD460〜D462のアノードおよびコンデンサC20と並列のインダクタL
63に接続している。インダクタL63およびコンデンサC20は、過渡保護回
路の作用にほとんど関与せず、単に完璧を期して図示されたにすぎない。D46
0〜D462のカソードは、ブースト出力および蓄積コンデンサC2およびC2
60に接続されている。ブースト回路動作は、図18A、30、29、および2
4に示されている。3個の過渡保護ダイオードが例として挙げられているが、こ
れだけに限るものではない。デバイスの数は、選択されたデバイスの順電流容量
と予測されるピーク電流の関数である。コンデンサC260は、有極電解素子で
、ここに示すのは一例にすぎず、これだけに限るものではない。インピーダンス
を低くし、高周波性能を高めるために、ソリッド誘電体コンデンサをC260に
並列に追加してよい。通常動作の間は、過渡保護ダイオードD460〜D462
は、ブーストの作用により逆バイアスをかけられている。極性に関係なく高電圧
現象HVlがACラインにかかると、整流された現象がノードBR+に現れ、こ
れは、オシログラフG463(図46B)にも示されている。過渡電圧がC2の
電圧を超えると、D460〜D462は順バイアスをかけられ、エネルギーは蓄
積コンデンサC260に移される。普通の技術の過渡保護は、エネルギーをスパ
ークギャップまたはMOV型デバイスにシャントする方法である。これらのデバ
イスは、限られた寿命、過剰な漏れ電流、破壊的故障などの短所を有する。適切
なコンポーネント選択により、きわめて大きい過渡現象がデバイス定格を超える
ことなく確実に吸収される。従って、最小の部品数と最小の費用で高い信頼度が
保証される。本発明は、整流後のピークライン電圧より高く維持された(ブース
トされた)蓄積コンデンサを有する他のオフラインコンバータに適用できる。こ
のトポロジは、正または負の基準コンバータと協働することになる。
【0205】
図46Aの過渡保護のサブ回路TRNXは、抵抗器R468、ブリッジ整流器
BR468およびコンデンサC468からなる。
BR468およびコンデンサC468からなる。
【0206】
【表56】
【0207】
ライン電圧ACプラス高圧電源HV1は、ブリッジ整流器BR468のAC電
圧端子に接続されている。ブリッジ出力正端子が、ノードBR+およびC468
と並列の抵抗器R486に接続している。ブリッジ出力負端子が、ノードBR−
およびC468と並列の抵抗器R486に接続している。サブ回路TRNXが、
過渡保護を必要とするいかなるACまたはDC負荷と並列接続されていてもよい
。電力をブリッジにかけると、コンデンサC468はピーク電圧に充電する。抵
抗器R468はC468から小量の電荷を引出す。一旦充電が完了すると、少量
の電力がR468によって消費されるにすぎない。グラフG462(図46b)
に描かれたタイプの過渡現象の間、高い過渡電圧はコンデンサC468内部に導
かれ、ここでC468は低い内部インピーダンスで、高い順方向電流容量のBR
468を備えるものである。過渡エネルギーをC468内部に導くことによって
、過渡現象の大きさは制限される。オシログラフの応答G461に描かれた電圧
が生じる。より高い電圧、電流および/またはより低いインピーダンスを得るた
めに補助コンデンサを追加してもよい。
圧端子に接続されている。ブリッジ出力正端子が、ノードBR+およびC468
と並列の抵抗器R486に接続している。ブリッジ出力負端子が、ノードBR−
およびC468と並列の抵抗器R486に接続している。サブ回路TRNXが、
過渡保護を必要とするいかなるACまたはDC負荷と並列接続されていてもよい
。電力をブリッジにかけると、コンデンサC468はピーク電圧に充電する。抵
抗器R468はC468から小量の電荷を引出す。一旦充電が完了すると、少量
の電力がR468によって消費されるにすぎない。グラフG462(図46b)
に描かれたタイプの過渡現象の間、高い過渡電圧はコンデンサC468内部に導
かれ、ここでC468は低い内部インピーダンスで、高い順方向電流容量のBR
468を備えるものである。過渡エネルギーをC468内部に導くことによって
、過渡現象の大きさは制限される。オシログラフの応答G461に描かれた電圧
が生じる。より高い電圧、電流および/またはより低いインピーダンスを得るた
めに補助コンデンサを追加してもよい。
【0208】
図46Bは、高電圧過渡現象中のコンバータ動作のオシログラフである。オシ
ログラフG461は出力電圧PF+である。オシログラフG462は整流された
ACライン電圧BR+である。オシログラフG463は主ブーストスイッチQ1
へのゲート電圧である。
ログラフG461は出力電圧PF+である。オシログラフG462は整流された
ACライン電圧BR+である。オシログラフG463は主ブーストスイッチQ1
へのゲート電圧である。
【0209】
図47は、電源の自動負荷レベリンク(auto load leveling)の信号図である
。本発明を教示するために明確を期すため、図47は主要な要素だけを示す。4
73に供給された電力は、調整器段470に入る。調整器段470は、直列パス
(series pass)、可変リアクタンス(AC)、ブースト(boost)、バック(bu
ck)、シャント(shunt)など、どんなタイプであってもよい。これらは例とし
て挙げたにすぎず、これだけに限るものではない。調整器470は、出力N47
0を制御信号に比例して変調する制御ピン479のみを必要とする。電力または
負荷を検知する要素471が、470によって供給された電力に比例する出力信
号472を負荷476に提供する。負荷検知要素は、ホール効果センサ(電流)
、差動増幅器を備えた抵抗器、ワットセンサまたは変流器であってよい。これら
は例として挙げたにすぎず、これだけに限るものではない。必要条件は、信号4
72が供給される電力に比例することである。特定のセンサに対しては信号47
2のレベルシフト、バッファまたは極性反転を行うために単純な反転増幅器(図
示されていない)が必要とされることもあり得る。例を挙げれば、CP1(図2
6A)を介してブースト磁気要素PFTIA(図4A)のサンプリングから導き
出されるVCCが、このような信号を提供する。信号472(VCC)は、図2
6Bに示す通り、負荷の関数として変化する。負荷レベリングは、ノード472
と477の間に接続された抵抗器R476の追加をもって遂行される。図4Aに
示す抵抗器R345が、コンバータACDCPF1の対応するコンポーネントで
ある。電力信号472は、R476を通して電流に変換され、加算結合部477
に注入される。加算結合部477は、R473からのコンバータ温度に比例する
電流をセンサT473から受取る。こうして、コンバータ負荷配分が電力および
/または温度に基づいて行われる。単純な抵抗器比によって負荷配分割合が予め
調整されて、コンバータ調整が維持される。抵抗器R479が、加算電流に比例
する電圧を発生し、これをコンパレータ478の反転端子に加える。基準電圧V
470がコンパレータ478の非反転入力に加えられる。コンパレータは、調整
器470を変調するためにコマンド信号479を発生させる。コンパレータの働
きは、コンパレータ入力端子間で最小の電圧差を維持することである。外部電源
475および475Nが、出力ノードN474および共通の負荷476に接続し
ている。この構成が、多数のコンバータを並列接続できるようにしている。信号
472(VCC)は、図26Bに示す通り、負荷の関数として変化する。負荷レ
ベリングは、ノード472と477の間に接続された抵抗器R476の追加をも
って遂行される。これで、負荷が増すにつれて出力電圧が下がるように調整され
る。この独特の働きにより、N個のユニットが一般的なマスタ・スレーブ接続や
マスタ/スレーブ回路なしで並列に動作することができることになる。こうして
、軽く負荷されたコンバータは出力電圧を上昇させ、それで、もっと多く負荷を
受入れるようになる。同様に、重い負荷をかけられたコンバータは電圧を下げ、
自動的に負荷を減らして他のコンバータまたは電源にかけるようになる。こうし
て、高電力または高い冗長性の用途のためにコンバータをいくつでも並列接続で
きることになる。普通のマスタ/スレーブ構成では、マスタユニットのロスが極
めて問題である。本発明では、1つまたは複数のユニットの故障または除去の場
合、残りのユニットの出力が増大し、それで、追加の負荷を吸収することとなる
。オプションの温度センサT473により、負荷配分が、負荷に加えて電源の温
度の関数として行われることが可能となる。これで、多重ユニットの間で温度勾
配が最小限に抑えられる。この自動負荷レベリング方法は、AC電源またはDC
電源に適用できる。コンポーネントの選択により、公称動作電圧および負荷配分
の割合が設定される。この方法により、一般のマスタ/スレーブ接続、出費およ
び信頼度の低下なしにダイナミックな負荷配分が可能となる。この方法は異種電
源の混合すなわち自動負荷配分を許容し、そのためにはそれらの出力電圧がほぼ
同じであることを要求するのみである。これですぐれた調整、簡単なセットアッ
プ、簡単な構成、“ホットスワップ”の可能性、故障状態からの自動的回復が確
保される。
。本発明を教示するために明確を期すため、図47は主要な要素だけを示す。4
73に供給された電力は、調整器段470に入る。調整器段470は、直列パス
(series pass)、可変リアクタンス(AC)、ブースト(boost)、バック(bu
ck)、シャント(shunt)など、どんなタイプであってもよい。これらは例とし
て挙げたにすぎず、これだけに限るものではない。調整器470は、出力N47
0を制御信号に比例して変調する制御ピン479のみを必要とする。電力または
負荷を検知する要素471が、470によって供給された電力に比例する出力信
号472を負荷476に提供する。負荷検知要素は、ホール効果センサ(電流)
、差動増幅器を備えた抵抗器、ワットセンサまたは変流器であってよい。これら
は例として挙げたにすぎず、これだけに限るものではない。必要条件は、信号4
72が供給される電力に比例することである。特定のセンサに対しては信号47
2のレベルシフト、バッファまたは極性反転を行うために単純な反転増幅器(図
示されていない)が必要とされることもあり得る。例を挙げれば、CP1(図2
6A)を介してブースト磁気要素PFTIA(図4A)のサンプリングから導き
出されるVCCが、このような信号を提供する。信号472(VCC)は、図2
6Bに示す通り、負荷の関数として変化する。負荷レベリングは、ノード472
と477の間に接続された抵抗器R476の追加をもって遂行される。図4Aに
示す抵抗器R345が、コンバータACDCPF1の対応するコンポーネントで
ある。電力信号472は、R476を通して電流に変換され、加算結合部477
に注入される。加算結合部477は、R473からのコンバータ温度に比例する
電流をセンサT473から受取る。こうして、コンバータ負荷配分が電力および
/または温度に基づいて行われる。単純な抵抗器比によって負荷配分割合が予め
調整されて、コンバータ調整が維持される。抵抗器R479が、加算電流に比例
する電圧を発生し、これをコンパレータ478の反転端子に加える。基準電圧V
470がコンパレータ478の非反転入力に加えられる。コンパレータは、調整
器470を変調するためにコマンド信号479を発生させる。コンパレータの働
きは、コンパレータ入力端子間で最小の電圧差を維持することである。外部電源
475および475Nが、出力ノードN474および共通の負荷476に接続し
ている。この構成が、多数のコンバータを並列接続できるようにしている。信号
472(VCC)は、図26Bに示す通り、負荷の関数として変化する。負荷レ
ベリングは、ノード472と477の間に接続された抵抗器R476の追加をも
って遂行される。これで、負荷が増すにつれて出力電圧が下がるように調整され
る。この独特の働きにより、N個のユニットが一般的なマスタ・スレーブ接続や
マスタ/スレーブ回路なしで並列に動作することができることになる。こうして
、軽く負荷されたコンバータは出力電圧を上昇させ、それで、もっと多く負荷を
受入れるようになる。同様に、重い負荷をかけられたコンバータは電圧を下げ、
自動的に負荷を減らして他のコンバータまたは電源にかけるようになる。こうし
て、高電力または高い冗長性の用途のためにコンバータをいくつでも並列接続で
きることになる。普通のマスタ/スレーブ構成では、マスタユニットのロスが極
めて問題である。本発明では、1つまたは複数のユニットの故障または除去の場
合、残りのユニットの出力が増大し、それで、追加の負荷を吸収することとなる
。オプションの温度センサT473により、負荷配分が、負荷に加えて電源の温
度の関数として行われることが可能となる。これで、多重ユニットの間で温度勾
配が最小限に抑えられる。この自動負荷レベリング方法は、AC電源またはDC
電源に適用できる。コンポーネントの選択により、公称動作電圧および負荷配分
の割合が設定される。この方法により、一般のマスタ/スレーブ接続、出費およ
び信頼度の低下なしにダイナミックな負荷配分が可能となる。この方法は異種電
源の混合すなわち自動負荷配分を許容し、そのためにはそれらの出力電圧がほぼ
同じであることを要求するのみである。これですぐれた調整、簡単なセットアッ
プ、簡単な構成、“ホットスワップ”の可能性、故障状態からの自動的回復が確
保される。
【0210】
図47Aは、電源自動負荷レベリングの代替的な信号図である。本発明を教示
するために明確を期すため、図47Aは主要エレメントだけを示す。473に供
給された電力は、調整器段470に入る。調整器段471は、直列パス、可変リ
アクタンス(AC)、ブースト、バック、シャントなど、どんなタイプであって
もよい。これらは例として挙げたにすぎず、これだけに限るものではない。調整
器470は、出力N470を制御信号に比例して変調する制御ピン479しか必
要としない。電力または負荷を検知する要素471が、470によって供給され
る電力に比例する出力信号472を負荷476に提供する。負荷検知要素は、ホ
ール効果センサ(電流)、差動増幅器を備えた抵抗器、ワットセンサまたは変流
器であってよく、これらは例として挙げたにすぎず、これだけに限るものではな
い。必要条件は、信号472が供給される電力に比例することである。特定のセ
ンサのために信号472のレベルシフト、バッファまたは極性反転を行うために
簡単な反転増幅器A470が必要とされることもあり得る。例を挙げれば、CP
1(図26A)を介してブースト磁気要素PFTIA(図4A)のサンプリング
から導き出されたVCCが、このような信号を提供する。信号472(VCC)
は、図26Bに示す通り、負荷の関数として変化する。増幅器A470、抵抗器
R478およびR475が、信号極性を修正するために信号反転を与える。自動
負荷レベリングは、A470と472のノード出力間に接続された抵抗器R47
6の追加をもって遂行される。図4Aに示す抵抗器R345が、コンバータAC
DCPF1の対応するコンポーネントである。電力信号472は、R476を通
して電流に変換され、基準接続部N476に注入される。基準電圧V470がR
470を通してコンパレータ478の非反転入力に加えられる。これで、基準電
圧は効果的に変調され、より高い電力を有するコンバータ出力電圧が下げられる
、ことになる。加算結合部477は、R475からコンバータ出力N474に比
例する電流を受取る。こうして、電力に基づいたコンバータ負荷配分が可能とな
る。単純な抵抗器比によって負荷配分の割合および出力電圧が決められてコンバ
ータ調整が維持される。抵抗器R479が、加算電流に比例する電圧を発生し、
これをコンパレータ478の反転端子に加える。コンパレータは、調整器470
を変調するためにコマンド信号479を発生させる。このコンパレータの働きは
、コンパレータ入力端子間で最小の電圧差を維持することである。1つあるいは
複数の補助外部電源475および475Nが、出力ノードN474に接続され、
共通の負荷476に向けられる。この構成が、多数のコンバータを並列接続でき
るようにしている。これで、負荷が増すにつれて出力電圧がより低くなるように
調整される。この独特の働きにより、N個のユニットが一般のマスタ/スレーブ
接続やマスタ/スレーブ回路なしに並列に動作できることになる。こうして、軽
く負荷されたコンバータは出力電圧を上昇させ、それで、もっと多く負荷を受入
れるようになる。同様に、重い負荷をかけられたコンバータは電圧を下げ、自動
的に負荷を減らして他のコンバータまたは電源に移すようになる。こうして、高
電力または高い冗長性の用途に対してコンバータをいくつでも並列接続できるこ
とになる。普通のマスタ/スレーブ構成では、マスタユニットのロスが極めて問
題である。本発明では、1つまたは複数のユニットの故障または除去の場合は、
残りのユニットに出力を増大させて、追加の負荷を吸収させる。この自動負荷レ
ベリング方法は、AC電源またはDC電源に適用できる。コンポーネントの選択
により、公称動作電圧および負荷配分の割合が設定される。この方法により、一
般のマスタ/スレーブ接続、出費および信頼度低下なしにダイナミックな負荷配
分が可能となる。この方法はまた、異種電源の混合すなわち自動負荷配分を許容
し、各種定電圧を許容する。唯一、所与の負荷についてそのスタンドアロンの出
力電圧がほぼ同等であることしか要求されない。これですぐれた調整、簡単なセ
ットアップ、簡単な構成、“ホットスワップ”の可能性、故障状態からの自動的
回復が確保される。
するために明確を期すため、図47Aは主要エレメントだけを示す。473に供
給された電力は、調整器段470に入る。調整器段471は、直列パス、可変リ
アクタンス(AC)、ブースト、バック、シャントなど、どんなタイプであって
もよい。これらは例として挙げたにすぎず、これだけに限るものではない。調整
器470は、出力N470を制御信号に比例して変調する制御ピン479しか必
要としない。電力または負荷を検知する要素471が、470によって供給され
る電力に比例する出力信号472を負荷476に提供する。負荷検知要素は、ホ
ール効果センサ(電流)、差動増幅器を備えた抵抗器、ワットセンサまたは変流
器であってよく、これらは例として挙げたにすぎず、これだけに限るものではな
い。必要条件は、信号472が供給される電力に比例することである。特定のセ
ンサのために信号472のレベルシフト、バッファまたは極性反転を行うために
簡単な反転増幅器A470が必要とされることもあり得る。例を挙げれば、CP
1(図26A)を介してブースト磁気要素PFTIA(図4A)のサンプリング
から導き出されたVCCが、このような信号を提供する。信号472(VCC)
は、図26Bに示す通り、負荷の関数として変化する。増幅器A470、抵抗器
R478およびR475が、信号極性を修正するために信号反転を与える。自動
負荷レベリングは、A470と472のノード出力間に接続された抵抗器R47
6の追加をもって遂行される。図4Aに示す抵抗器R345が、コンバータAC
DCPF1の対応するコンポーネントである。電力信号472は、R476を通
して電流に変換され、基準接続部N476に注入される。基準電圧V470がR
470を通してコンパレータ478の非反転入力に加えられる。これで、基準電
圧は効果的に変調され、より高い電力を有するコンバータ出力電圧が下げられる
、ことになる。加算結合部477は、R475からコンバータ出力N474に比
例する電流を受取る。こうして、電力に基づいたコンバータ負荷配分が可能とな
る。単純な抵抗器比によって負荷配分の割合および出力電圧が決められてコンバ
ータ調整が維持される。抵抗器R479が、加算電流に比例する電圧を発生し、
これをコンパレータ478の反転端子に加える。コンパレータは、調整器470
を変調するためにコマンド信号479を発生させる。このコンパレータの働きは
、コンパレータ入力端子間で最小の電圧差を維持することである。1つあるいは
複数の補助外部電源475および475Nが、出力ノードN474に接続され、
共通の負荷476に向けられる。この構成が、多数のコンバータを並列接続でき
るようにしている。これで、負荷が増すにつれて出力電圧がより低くなるように
調整される。この独特の働きにより、N個のユニットが一般のマスタ/スレーブ
接続やマスタ/スレーブ回路なしに並列に動作できることになる。こうして、軽
く負荷されたコンバータは出力電圧を上昇させ、それで、もっと多く負荷を受入
れるようになる。同様に、重い負荷をかけられたコンバータは電圧を下げ、自動
的に負荷を減らして他のコンバータまたは電源に移すようになる。こうして、高
電力または高い冗長性の用途に対してコンバータをいくつでも並列接続できるこ
とになる。普通のマスタ/スレーブ構成では、マスタユニットのロスが極めて問
題である。本発明では、1つまたは複数のユニットの故障または除去の場合は、
残りのユニットに出力を増大させて、追加の負荷を吸収させる。この自動負荷レ
ベリング方法は、AC電源またはDC電源に適用できる。コンポーネントの選択
により、公称動作電圧および負荷配分の割合が設定される。この方法により、一
般のマスタ/スレーブ接続、出費および信頼度低下なしにダイナミックな負荷配
分が可能となる。この方法はまた、異種電源の混合すなわち自動負荷配分を許容
し、各種定電圧を許容する。唯一、所与の負荷についてそのスタンドアロンの出
力電圧がほぼ同等であることしか要求されない。これですぐれた調整、簡単なセ
ットアップ、簡単な構成、“ホットスワップ”の可能性、故障状態からの自動的
回復が確保される。
【0211】
以上、本発明を好適実施態様に則して説明したが、本発明の範囲内に入れるこ
とのできる様々な実施態様がなお多数ある。ここに開示された特定の実施態様に
関して制限を加える意図はなく、また、制限されるべきでないことを推察された
い。
とのできる様々な実施態様がなお多数ある。ここに開示された特定の実施態様に
関して制限を加える意図はなく、また、制限されるべきでないことを推察された
い。
【図1】
本発明の2段の力率補正AC/DC絶縁型出力コンバータの実施形態の概略図
(その1)である。
(その1)である。
【図1A】
本発明の2段の力率補正AC/DC絶縁型出力コンバータの実施形態の概略図
(その2)である。
(その2)である。
【図2】
絶縁型出力サブ回路DCAC1を伴う単一段DC/ACコンバータの実施形態
の概略図である。
の概略図である。
【図3】
本発明の3段AC/DC絶縁型出力コンバータの実施形態の概略図(その1)
である。
である。
【図3A】
本発明の3段AC/DC絶縁型出力コンバータの実施形態の概略図(その2)
である。
である。
【図4】
力率補正された単一段AC/DCコンバータのサブ回路ACDFPFの概略図
である。
である。
【図4A】
負荷配分コンバータのサブ回路ACDFPF1を有する代替の力率コントロー
ラの概略図である。
ラの概略図である。
【図5】
等しいインダクタンスの飽和及び不飽和磁気要素における標準的な巻線電流を
比較するグラフである。
比較するグラフである。
【図6】
非絶縁型ローサイド・スイッチバック・コンバータのサブ回路NILBKにつ
いての概略図である。
いての概略図である。
【図7】
タンク結合された単一段コンバータのサブ回路TCSSCについての好ましい
実施形態の概略図である。
実施形態の概略図である。
【図8】
タンク結合されたトーテムポール・コンバータのサブ回路TCTPについての
概略図である。
概略図である。
【図9】
単一段非絶縁型DC/DCブーストコンバータNILSBSTについてのブロ
ック図である。
ック図である。
【図10】
2段絶縁型DC/DCブースト制御型プッシュプルコンバータBSTPPにつ
いての概略図である。
いての概略図である。
【図11】
典型的な先行技術の磁気素子材料についての温度の関数としての透磁率のグラ
フである。
フである。
【図12】
典型的な先行技術の磁気素子材料についての温度の関数としての磁束密度のグ
ラフである。
ラフである。
【図12A】
先行技術の磁気素子材料の典型的なさまざまな磁束密度と動作周波数に対する
磁気素子のロスのグラフである。
磁気素子のロスのグラフである。
【図13】
標準的なスイッチングロスを示すグラフである。
【図14】
本発明のさらに低いスイッチングロスを示すグラフである。
【図15】
NSME材料についての磁化曲線(BH)を示すグラフである。
【図15A】
H材料についての磁化曲線のグラフである。
【図16】
NSME材料のさまざまな磁束密度及び動作周波数についての磁気素子ロスの
グラフである。
グラフである。
【図17】
NSMEについての温度の関数としての透磁率のグラフである。
【図18】
ブーストNSMEサブ回路PFT1の概略的表示の図である。
【図18A】
NSMEサブ回路PFTIAの概略的表示の図である。
【図18B】
不飽和2端子NSMEサブ回路BL1の概略的表示の図である。
【図18C】
分布型磁気アセンブリPFT1Dとして実施されたNSMEの概略図である。
【図19】
プッシュプルNSMEサブ回路PPT1の概略図である。
【図19A】
代替のプッシュプルNSMEサブ回路PPTIAの概略的表示の図である。
【図20】
NSME入力過渡現象保護及びラインフィルタのサブ回路LLの概略図である
。
。
【図20A】
代替のラインフィルタLFを示す概略図である。
【図21】
代替のNSME入力過渡現象保護及びラインフィルタのサブ回路LLAの概略
図である。
図である。
【図22】
ACライン整流器サブ回路BRの概略図である。
【図23】
力率コントローラのサブ回路PFAの概略図である。
【図24】
代替の力率補正ブースト制御素子サブ回路PFBの概略図である。
【図25】
出力整流器及びフィルタのサブ回路OUTAの概略図である。
【図25A】
代替の整流器サブ回路OUTBの概略図である。
【図25B】
代替の最終出力整流器及びフィルタのサブ回路OUTBBの概略図である。
【図26】
浮動18ボルトDC制御電源サブ回路CPの概略図である。
【図26A】
代替の18ボルトDC制御電源サブ回路CP1の概略図である。
【図26B】
サブ回路ACDCPF1(図4A)の動作中のワット単位の出力電源の1関数
としてのVCC制御電圧をプロットした図である。
としてのVCC制御電圧をプロットした図である。
【図27】
代替の浮動18ボルトDCプッシュプル制御電源サブ回路CPAの概略図であ
る。
る。
【図28】
過大温度保護サブ回路OTPの概略図である。
【図29】
高速低インピーダンスのバッファサブ回路AMP、AMP1、AMP2及びA
MP3の概略図である。
MP3の概略図である。
【図30】
主スイッチのスナバのサブ回路SNの概略図である。
【図30A】
主スイッチの整流ダイオードのスナバのサブ回路DSNの概略図である。
【図30B】
主スイッチのスナバのサブ回路SNBBの概略図である。
【図31】
代替のスナバのサブ回路SNAの概略図である。
【図32】
ミラースナバのサブ回路SNBの概略図である。
【図33】
パルス幅/周波数変調器のサブ回路PWFMの概略図である。
【図34】
サブ回路PWFM(図33)の動作中に測定されたノード電圧のオシログラフ
である。
である。
【図35】
サブ回路TCTP(図8)の動作中に測定された1次タンク電圧のオシログラ
フである。
フである。
【図36】
非絶縁18ボルトDC制御電源サブ回路REGの概略図である。
【図37】
非絶縁ハイサイド・スイッチバック・コンバータのサブ回路HSBKについて
の概略図である。
の概略図である。
【図38】
絶縁型プッシュプル出力サブ回路LSBK PPを有するローサイド・バック
調整型2段コンバータの実施形態についての概略図である。
調整型2段コンバータの実施形態についての概略図である。
【図39】
代替の絶縁型2段ローサイド・スイッチバックコンバータサブ回路LSBKP
PBRについての概略図である。
PBRについての概略図である。
【図40】
過電圧フィードバックのサブ回路IPFFBの概略図である。
【図40A】
非絶縁型ブースト出力電圧フィードバックのサブ回路FBAの概略図である。
【図40B】
絶縁型出力電圧フィードバックのサブ回路IFBの概略図である。
【図40C】
代替の絶縁型過電圧フィードバックのサブ回路IOVFBの概略図である。
【図40D】
代替の非絶縁型ブースト出力電圧フィードバックのサブ回路FBDの概略図で
ある。
ある。
【図41】
非絶縁型出力電圧フィードバックのサブ回路FBIの概略図である。
【図41A】
代替の非絶縁型フィードバックのサブ回路FB2の概略図である。
【図42】
過電圧保護のサブ回路OVPの概略図である。
【図42A】
絶縁型過電圧フィードバックのサブ回路OVP1の概略図である。
【図42B】
過電圧保護のサブ回路OVP2の概略図である。
【図42C】
絶縁型過電圧フィードバックのサブ回路OVP3の概略図である。
【図43】
プッシュプル・オシレータのサブ回路PPGの概略図である。
【図44】
ソフトスタート/インラッシュ電流リミットのサブ回路SS1の概略図である
。
。
【図44A】
サブ回路SS1(図44)の動作中のライン電流及び出力電圧のオシログラフ
である。
である。
【図45】
高速スタートのサブ回路FS1の概略図である。
【図45A】
サブ回路SS1(図44)の動作中のサブ回路FS1のオシログラフである。
【図46】
代替の過渡現象保護サブ回路TRNの概略図である。
【図46A】
外部アプリケーション用の代替の過渡現象保護サブ回路TRNXの概略図であ
る。
る。
【図46B】
高電圧過渡現象発生中のコンバータ動作のオシログラフである。
【図47】
負荷配分システムを教示する信号流れ図である。
【図47A】
負荷配分システムを教示する代替の信号流れ図である。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,CY,
DE,DK,ES,FI,FR,GB,GR,IE,I
T,LU,MC,NL,PT,SE),OA(BF,BJ
,CF,CG,CI,CM,GA,GN,GW,ML,
MR,NE,SN,TD,TG),AP(GH,GM,K
E,LS,MW,MZ,SD,SL,SZ,TZ,UG
,ZW),EA(AM,AZ,BY,KG,KZ,MD,
RU,TJ,TM),AE,AL,AM,AT,AU,
AZ,BA,BB,BG,BR,BY,CA,CH,C
N,CR,CU,CZ,DE,DK,DM,EE,ES
,FI,GB,GD,GE,GH,GM,HR,HU,
ID,IL,IN,IS,JP,KE,KG,KP,K
R,KZ,LC,LK,LR,LS,LT,LU,LV
,MA,MD,MG,MK,MN,MW,MX,NO,
NZ,PL,PT,RO,RU,SD,SE,SG,S
I,SK,SL,TJ,TM,TR,TT,TZ,UA
,UG,UZ,VN,YU,ZA,ZW
(72)発明者 ウッドランド,ガース ブレア
アメリカ合衆国,コロラド 80122,リト
ルトン,サウス フェアファックス スト
リート 7017
Fターム(参考) 5H730 AA14 BB25 BB43 BB61 BB86
CC01 DD04 DD41 EE02 EE03
FD01 FG05 ZZ16 ZZ17
【要約の続き】
第2の新規の発生器の実施が、スイッチング周波数/デ
ューティサイクルおよび出力電圧の関数である2相信号
を供給し、それによって調整をもたらす。高スルーレー
ト、低ソースインピーダンスの、限界まで減衰した駆動
電流を1つまたは複数の主スイッチに提供することによ
ってスイッチングロスを大幅に減じるスイッチングバッ
ファを含むことにより、さらなる高効率化が実現させ
る。
Claims (106)
- 【請求項1】 フィードバック回路を有する力率補正されたフライバックコ
ンバータと、 デューティサイクルを有するプッシュプルコンバータと、 全波整流型出力回路と、 を含む、コンバータであって 前記力率補正されたフライバックコンバータは、可変信号を前記プッシュプル
コンバータに供給し、 前記プッシュプルコンバータは、動作周波数を有する信号を前記全波整流型出
力回路に供給し、かつ、 前記プッシュプルコンバータは更に、不飽和領域内で動作する磁気要素(NS
ME)を含むコンバータ。 - 【請求項2】 前記NSMEが低い透磁率を有する請求項1に記載のコンバ
ータ。 - 【請求項3】 前記NSMEは更に、鉄の重さで85%とアルミニウムの重
さで6%と珪素の重さで9%との混合物を含み、これによって、前記磁気要素に
対して広い動作温度範囲を提供する請求項2に記載のコンバータ。 - 【請求項4】 前記低い透磁率は1〜500の範囲を有する請求項1に記載
のコンバータ。 - 【請求項5】 前記NSMEは空気磁気要素である請求項4に記載のコンバ
ータ。 - 【請求項6】 前記NSMEは更に、B=1から10,000ガウスまでで
H=1から100エルステッドまでの範囲に及ぶB−H曲線の特性を有する請求
項1に記載のコンバータ。 - 【請求項7】 更に、前記NSMEからの出力信号を最適化する周波数変調
回路を含む請求項1に記載のコンバータ。 - 【請求項8】 前記プッシュプルコンバータは更に、固定パルス幅を有する
ダブルエンド型コントローラを含む請求項7に記載のコンバータ。 - 【請求項9】 前記プッシュプルコンバータは更に、可変周波数を有するダ
ブルエンド型コントローラを含む請求項7に記載のコンバータ。 - 【請求項10】 前記プッシュプルコンバータは更に、固定パルス幅の40
%から60%までの範囲のデューティサイクルを有するダブルエンド型コントロ
ーラを含む請求項7に記載のコンバータ。 - 【請求項11】 前記プッシュプルコンバータは更に、パルス幅と周波数と
の間の関係を変える最適化回路を有するダブルエンド型コントローラを含む請求
項7に記載のコンバータ。 - 【請求項12】 前記デューティサイクルは一定である請求項1に記載のコ
ンバータ。 - 【請求項13】 前記デューティサイクルは可変である請求項1に記載のコ
ンバータ。 - 【請求項14】 前記デューティサイクルは50である請求項10に記載の
コンバータ。 - 【請求項15】 更に、前記NSMEのバイアスを監視する制御回路であっ
て、該NSMEの効率を最適化するために周波数とパルス幅を制御する制御回路
を含む請求項1に記載のコンバータ。 - 【請求項16】 前記NSMEは、 空気磁気要素と、 モリパーマロイ粉末(MPP)磁気要素と、 高磁束MPP磁気要素と、 粉末磁気要素と、 ギャップ付フェライト磁気要素と、 テープ巻き磁気要素と、 カット磁気要素と、 積層磁気要素と、 アモルファス磁気要素と、 からなるグループの中から選択される請求項1に記載のコンバータ。
- 【請求項17】 フィードバック回路を有する力率補正されたフライバック
コンバータと、 デューティサイクルを有するプッシュプルコンバータと、 全波整流型出力回路と、 を含むコンバータであって、 前記力率補正されたフライバックコンバータは、可変信号を前記プッシュプル
コンバータに提供し、 前記プッシュプルコンバータは、動作周波数を有する信号を前記全波整流型出
力回路に提供し、 前記フライバックコンバータは更に、不飽和領域内で動作する磁気要素(NS
ME)を含むコンバータ。 - 【請求項18】 前記NSMEは更に低い透磁率を有する請求項17に記載
のコンバータ。 - 【請求項19】 前記NSMEは更に、鉄の重さで85%とアルミニウムの
重さで6%と珪素の重さで9%との混合物を含み、これによって、前記磁気要素
に対して広い動作温度範囲を提供する請求項18に記載のコンバータ。 - 【請求項20】 前記低い透磁率は1〜500の範囲を有する請求項17に
記載のコンバータ。 - 【請求項21】 前記NSMEは空気磁気要素である請求項20に記載のコ
ンバータ。 - 【請求項22】 前記NSMEは更に、B=1から10,000ガウスまで
でH=1から100エルステッドまでの範囲に及ぶB−H曲線の特性を有する請
求項17に記載のコンバータ。 - 【請求項23】 更に、前記NSMEからの出力信号を最適化する周波数変
調回路を含む請求項17に記載のコンバータ。 - 【請求項24】 前記プッシュプルコンバータは更に、固定パルス幅を有す
るダブルエンド型コントローラを含む請求項17に記載のコンバータ。 - 【請求項25】 前記プッシュプルコンバータは更に、可変周波数を有する
ダブルエンド型コントローラを含む請求項17に記載のコンバータ。 - 【請求項26】 前記プッシュプルコンバータは更に、固定パルス幅の40
%から60%までの範囲に及ぶデューティサイクルを有するダブルエンド型コン
トローラを含む請求項17に記載のコンバータ。 - 【請求項27】 前記プッシュプルコンバータは更に、パルス幅と周波数と
の間の関係を変える最適化回路を有するダブルエンド型コントローラを含む請求
項17に記載のコンバータ。 - 【請求項28】 前記デューティサイクルは一定である請求項17に記載の
コンバータ。 - 【請求項29】 前記デューティサイクルは可変である請求項17に記載の
コンバータ。 - 【請求項30】 前記デューティサイクルは50である請求項17に記載の
コンバータ。 - 【請求項31】 更に、前記NSMEのバイアスを監視する制御回路であっ
て、該NSMEの効率を最適化するために周波数とパルス幅を制御する制御回路
を含む請求項17に記載のコンバータ。 - 【請求項32】 前記NSMEは、 空気磁気要素と、 モリパーマロイ粉末(MPP)磁気要素と、 高磁束MPP磁気要素と、 粉末磁気要素と、 ギャップ付フェライト磁気要素と、 テープ巻磁気要素と、 カット磁気要素と、 積層磁気要素と、 アモルファス磁気要素と、 からなるグループの中から選択される請求項17に記載のコンバータ。
- 【請求項33】 フィードバック回路を有する力率補正されたフライバック
コンバータと、 デューティサイクルを有するプッシュプルコンバータと、 全波整流型出力回路と、 を含むコンバータであって、 前記力率補正されたフライバックコンバータは、可変信号を前記プッシュプル
コンバータに提供し、 前記プッシュプルコンバータは、動作周波数を有する信号を前記全波整流型出
力回路に提供し、 前記プッシュプルコンバータは更に、不飽和領域内で動作する磁気要素(NS
ME)を含み、かつ、 前記フライバックコンバータは更に、不飽和領域内で動作する第2の磁気要素
(NSME)を含むコンバータ。 - 【請求項34】 前記NSMEは更に低い透磁率を有する請求項33に記載
のコンバータ。 - 【請求項35】 前記NSMEは更に、鉄の重さで85%とアルミニウムの
重さで6%と珪素の重さで9%との混合物を含み、これによって、前記磁気要素
に対して広い動作温度範囲を提供する請求項34に記載のコンバータ。 - 【請求項36】 前記低い透磁率は1から500までの範囲を有する請求項
33に記載のコンバータ。 - 【請求項37】 前記NSMEは空気磁気要素である請求項34に記載のコ
ンバータ。 - 【請求項38】 前記NSMEは更に、B=1から10,000ガウスまで
でH=1から100エルステッドまでの範囲に及ぶB−H曲線の特性を有する請
求項33に記載のコンバータ。 - 【請求項39】 更に、前記NSMEからの出力信号を最適化する周波数変
調回路を含む請求項33に記載のコンバータ。 - 【請求項40】 前記プッシュプルコンバータは更に、固定パルス幅を有す
るダブルエンド型コントローラを含む請求項33に記載のコンバータ。 - 【請求項41】 前記プッシュプルコンバータは更に、可変周波数を有する
ダブルエンド型コントローラを含む請求項33に記載のコンバータ。 - 【請求項42】 前記プッシュプルコンバータは更に、固定パルス幅の40
%から60%までの範囲に及ぶデューティサイクルを有するダブルエンド型コン
トローラを含む請求項33に記載のコンバータ。 - 【請求項43】 前記プッシュプルコンバータは更に、パルス幅と周波数と
の間の関係を変える最適化回路を有するダブルエンド型コントローラを含む請求
項33に記載のコンバータ。 - 【請求項44】 前記デューティサイクルは一定である請求項33に記載の
コンバータ。 - 【請求項45】 前記デューティサイクルは可変である請求項33に記載の
コンバータ。 - 【請求項46】 前記デューティサイクルは50である請求項33に記載の
コンバータ。 - 【請求項47】 更に、前記NSMEのバイアスを監視する制御回路であっ
て、前記NSMEの効率を最適化するために周波数とパルス幅を制御する制御回
路を含む請求項33に記載のコンバータ。 - 【請求項48】 前記NSMEは、 空気磁気要素と、 モリパーマロイ粉末(MPP)磁気要素と、 高磁束MPP磁気要素と、 粉末磁気要素と、 ギャップ付フェライト磁気要素と、 テープ巻き磁気要素と、 カット磁気要素と、 積成層磁気要素と、 アモルファス磁気要素と、 からなるグループの中から選択される請求項33に記載のコンバータ。
- 【請求項49】 更に、 コンデンサを有する電圧調整器であって、前記コンデンサは前記フライバック
コンバータからのパルス幅から導かれる電圧を有する電圧調整器を含み、 前記コンデンサは前記磁気要素の両端のブースト電圧を基準とし、 前記コンデンサは前記プッシュプルコンバータの1次側のための基準電圧を有
し、かつ、 前記電圧が負荷に追随する、 請求項1に記載のコンバータ。 - 【請求項50】 更に、 力率制御(PFC)回路を含み、 前記PFC回路は更に、 スイッチングモードを有する第1のFETとバッファとを含み、 前記バッファは、第2のFETとダーリントントランジスタとの対によって、
第1のサイクルに電圧が前記第1のFETのゲートにかけられ、第2のサイクル
に電圧が前記第1のFETのゲートから除去される、 前記第2のFETとダーリントントランジスタとの対を含む、請求項1に記載
のコンバータ。 - 【請求項51】 コアと、 前記コアに巻付けられた1次巻線と、 前記コアに巻付けられた少なくとも1つの2次巻線と、 を含む電源のコンバータにおいて使用される変圧器であって、 前記コアは不飽和領域内で動作する少なくとも1つの磁気要素(NSME)を
含む変圧器。 - 【請求項52】 可変直流電圧を受取るための入力と、 前記入力に電気的に接続された磁気要素のサブ回路と、 前記磁気要素のサブ回路に電気的に接続された少なくとも1つのプッシュプル
出力スイッチと、 を含むAC−DCコンバータであって、 前記磁気要素のサブ回路は、不飽和領域内で動作する少なくとも1つの磁気要
素(NSME)を含むAC−DCコンバータ。 - 【請求項53】 フィードバック回路を有する力率補正されたフライバック
コンバータと、 フォワードバックコンバータと、 デューティサイクルを有するプッシュプルコンバータと、 を含むコンバータであって、 前記力率補正されたフライバックコンバータは出力信号を前記フォワードバッ
クコンバータに提供し、 前記フォワードバックコンバータは調整された電圧を前記プッシュプルコンバ
ータと全波整流型出力回路に提供し、 前記プッシュプルコンバータは動作周波数を有する信号を前記全波整流型出力
回路に提供し、かつ、 ここで、前記フライバックコンバータと、前記フォワードバックコンバータと
、前記プッシュプルコンバータの各々は不飽和領域内で動作する少なくとも1つ
の磁気要素(NSME)を含むコンバータ。 - 【請求項54】 高過渡電圧(フライバック)を発生させるスイッチと組み
合わされるフライバック管理回路であって、 電源形態と、 前記スイッチに接続された整流器と、 前記整流器と並列接続された抵抗器と前記整流器および前記スイッチの両方と
直列接続されたコンデンサとを有する第1の抵抗器/コンデンサ回路と、 前記スイッチと出力形態の間に接続された第2の抵抗器/コンデンサ回路と、
を含み、かつ、 ここで、前記高過渡電圧を前記出力形態と前記電源形態の両方に戻すフライバ
ック管理回路。 - 【請求項55】 スイッチと、電源と、出力形態と、誘導性エネルギー蓄積
要素との組み合わせにおける前記スイッチのための高電圧保護回路であって、 フライバック整流器ダイオードと、 コンデンサのサブ回路と並列の高速整流器と、 前記フライバック整流器ダイオードと並列接続された前記サブ回路と、 を含み、かつ、 ここで、閉スイッチ高電圧スパイクが先ず前記サブ回路に通して移されたあと
前記フライバック整流器ダイオードに通して移される高電圧保護回路。 - 【請求項56】 過渡電圧保護回路であって、 電源入力と、 出力と、 第1および第2の入力ノードであって、該入力ノードの少なくとも1つが不飽
和領域内で動作する直列の磁気要素(NSME)を有する入力ノードと、 グラウンドに並列接続されたシャントコンデンサと、 前記シャントコンデンサと並列接続されたシャントスパークギャップと、 前記シャントスパークギャップと並列にブリッジトポロジで接続された整流器
と、 前記出力と並列接続されたコンデンサと、 前記出力の負側と前記グラウンドとの間に接続されたコンデンサと、 を含む過渡電圧保護回路。 - 【請求項57】 前記NSMEは更に、1から550uまでの範囲を有する
低透磁率を有する請求項56に記載の回路。 - 【請求項58】 前記NSMEは更にほぼ垂直なB−H曲線の特性を有する
請求項57に記載の回路。 - 【請求項59】 増幅器機能を有し、高速NチャネルFETと、該FETの
ドレーン端子へのDC電源と、該FETのゲートへの入力信号を含むスイッチ駆
動ゲートバッファの改良型装置であって、 前記入力信号は、今度は前記FETのソースとグラウンドの間に接続された高
速PNPトランジスタのベースに接続され、 前記PNPトランジスタは前記FETのゲートに接続されたベースを有し、 前記PNPトランジスタのベースと該PNPトランジスタのコレクタの間にコ
ンデンサが接続され、 ここで、前記PNPトランジスタのエミッタは前記FETのソースに接続され
ている 改良型装置。 - 【請求項60】 更に、前記FETのソースと前記スイッチゲートの間に接
続された抵抗器を含む請求項59に記載の改良型装置。 - 【請求項61】 更に、前記FETのソースをグラウンドに接続するシャン
ト抵抗器を含む請求項59に記載の改良型装置。 - 【請求項62】 更に、前記DC電源と直列接続された温度作動スイッチを
含む請求項59に記載の改良型装置。 - 【請求項63】 不飽和領域内で動作する少なくとも2つの磁気要素(NS
ME)を含む分布型磁気回路であって、 前記要素は互に直列接続されている分布型磁気回路。 - 【請求項64】 不飽和領域内で動作する少なくとも2つの磁気要素(NS
ME)を含む分布型磁気回路であって、 前記要素は互に並列接続されている分布型磁気回路。 - 【請求項65】 コンバータのフィードバック回路であって、 前記コンバータの出力に接続された正入力端子と負入力端子と、 前記コンバータの制御回路に接続された回路出力端子と、 を含み、 前記正入力端子は調整ダイオードに直列に、かつ、抵抗器とに直列に接続され
、更に、トランジスタのベースに接続され、 前記負入力端子は前記トランジスタのエミッタに接続され、かつ今度は前記ト
ランジスタのベースに接続された抵抗器/コンデンサ並列のサブ回路に接続され
、 前記トランジスタは光アイソレータのカソードに接続されたコレクタを有し、 前記光アイソレータは、前記正入力端子への直列抵抗器に接続されたアノード
を有し、かつ、前記回路出力端子に接続された出力を有するコンバータのフィー
ドバック回路。 - 【請求項66】 コンバータの出力に接続された正入力端子と負入力端子と
、 前記正入力端子に接続された少なくとも1つのツェナーダイオードと、 とを含む過電圧保護のサブ回路であって、 前記ゼナーダイオードは、第1のシリコン制御整流器(SCR)のゲートに接
続されたアノードと、前記負入力端子に接続された抵抗器/コンデンサ並列のサ
ブ回路への更なるコネクタとを有し、 前記第1のSCRは、前記正入力端子に対して抵抗器と直列接続されたアノー
ドを有し、 前記負入力端子は、第2の抵抗器/コンデンサのサブ回路への接続を有し、 前記第2の抵抗器/コンデンサのサブ回路は、第2のSCRのゲートと該第2
のSCRのカソードとへの並列接続を有し、 ここで、前記第2のSCRのゲートは前記第1のSCRのカソードに接続され
、 前記第2のSCRのカソードは負出力端子への接続を有し、 前記第2のSCRのアノードは正出力端子への接続を有する過電圧保護のサブ
回路。 - 【請求項67】 力率補正された共振モードコントローラと、 フィードバック回路を有する共振モードコンバータと、 スイッチ駆動ゲートバッファと、 全波整流型出力回路と、 を含むコンバータであって、 前記力率コントローラは可変周波数信号を前記共振モードコンバータに提供し
、かつ、 前記共振モードコンバータは更に、 不飽和領域内で動作する磁気要素(NSME)と、 電源に接続された正入力端子と負入力端子と、 を含み、 前記正入力端子はNPNトランジスタのコレクタに接続され、 前記正入力端子は更に、共振コンデンサと抵抗器とに接続され、更にオプティ
カルアイソレータのコレクタに接続され、 前記オプティカルアイソレータのエミッタは前記NPNトランジスタのベース
に接続され、 前記共振コンデンサは前記NSMEの第1の端子に接続され、 前記NPNトランジスタのエミッタはNチャネルFETのドレーンと前記NS
MEの第2の端子とに接続され、 前記負入力端子は前記NチャネルFETのソースとスイッチバッファの帰路ノ
ードに接続されるコンバータ。 - 【請求項68】 前記NSMEが低い透磁率を更に有する請求項67に記載
のコンバータ。 - 【請求項69】 前記NSMEが更に、鉄の重量で85%とアルミニウムの
重量で6%と珪素の重量で9%との混合物を含むことにより、前記NSMEに対
して広い動作温度範囲を提供する請求項67に記載のコンバータ。 - 【請求項70】 前記低い透磁率は1から550uまでの範囲を有する請求
項68に記載のコンバータ。 - 【請求項71】 前記NSMEは空気磁気要素である請求項67に記載のコ
ンバータ。 - 【請求項72】 前記NSMEが更に、B=1から10,000ガウスまで
でH=1から100エルステッドまでの範囲に及ぶB−H曲線の特性を有する請
求項67に記載のコンバータ。 - 【請求項73】 更に、前記NSMEからの出力信号を調整する周波数変調
回路を含む請求項67に記載のコンバータ。 - 【請求項74】 前記共振モードコンバータは、可変周波数コントローラを
介した前記力率補正された共振モードコントローラによって駆動される請求項6
7に記載のコンバータ。 - 【請求項75】 前記NSMEが更に分布型磁気要素を含む請求項67に記
載のコンバータ。 - 【請求項76】 前記NSMEは、 空気磁気要素と、 モリパーマロイ粉末(MPP)磁気要素と、 高磁束MPP磁気要素と、 粉末磁気要素と、 ギャップ付フェライト磁気要素と、 テープ巻き磁気要素と、 カット磁気要素と、 積層磁気要素と、 アモルファス磁気要素と、 からなるグループの中から選択される請求項67に記載のコンバータ。
- 【請求項77】 力率補正された共振モードコントローラと、 フィードバック回路を有する共振モードコンバータと、 全波整流型出力回路と、 を含む共振コンバータであって、 前記力率補正された共振モードコントローラは、可変周波数信号を前記共振モ
ードコンバータに提供し、 前記共振モードコンバータは更に、 不飽和領域内で動作する磁気要素(NSME)と、 電源に接続された正入力端子と負入力端子と、 を含み、 前記正入力端子はNPNトランジスタのコレクタに接続され、 前記NPNトランジスタは、PNPトランジスタのエミッタと前記NSMEの
第1の端子とに接続されたエミッタを有し、 前記負入力端子は、共振コンデンサと前記PNPトランジスタのコレクタとに
接続され、 前記PNPトランジスタのベースは、前記NPNトランジスタのベースと前記
力率補正された共振モードコントローラの出力に接続され、かつ、 前記共振コンデンサは更に前記NSMEの第2の端子に接続されている共振コ
ンバータ。 - 【請求項78】 前記NSMEが低い透磁率を更に有する請求項77に記載
のコンバータ。 - 【請求項79】 前記NSMEは更に、鉄の重量で85%とアルミニウムの
重量で6%と珪素の重量で9%との混合物からなることによって、前記磁気要素
に対して広い動作温度範囲が提供する請求項77に記載のコンバータ。 - 【請求項80】 前記低い透磁率は1から550までの範囲を有する請求項
78に記載のコンバータ。 - 【請求項81】 前記NSMEは空気磁気要素である請求項77に記載のコ
ンバータ。 - 【請求項82】 前記NSMEは更に、B=1から10,000ガウスまで
でH=1から100エルステッドまでの範囲に及ぶB−H曲線の特性を有する請
求項77に記載のコンバータ。 - 【請求項83】 更に、前記NSMEからの出力信号を調整する周波数変調
回路を含む請求項77に記載のコンバータ。 - 【請求項84】 前記共振モードコンバータは、可変周波数コントローラを
介して力率補正された共振モードコントローラによって駆動される請求項77に
記載のコンバータ。 - 【請求項85】 前記NSMEが更に分布型磁気要素を含む請求項77に記
載のコンバータ。 - 【請求項86】 前記NSMEは、 空気磁気要素と、 モリパーマロイ粉末(MPP)磁気要素と、 高磁束MPP磁気要素と、 粉末磁気要素と、 ギャップ付フェライト磁気要素と、 テープ巻き磁気要素と、 カット磁気要素と、 積層磁気要素と、 アモルファス磁気要素と、 からなるグループの中から選択される請求項77に記載のコンバータ。
- 【請求項87】 磁気要素への接続を有するコンデンサを含むことによって
、該磁気要素と該コンデンサとの間に共振の関係が形成される共振サブ回路であ
って、 前記磁気要素は更に、不飽和領域内で動作する磁気要素(NSME)を含む共
振サブ回路。 - 【請求項88】 更にフィルタ回路に接続されることによって、所与のフィ
ルタ特性のために前記フィルタ回路の質量、複雑さおよびコストが低減される請
求項87に記載のサブ回路。 - 【請求項89】 前記NSMEが低い透磁率を更に有する請求項88に記載
のコンバータ。 - 【請求項90】 前記NSMEは更に、鉄の重さで85%とアルミニウムの
重さで6%と珪素の重さで9%との混合物からなることによって、前記磁気要素
に対する広い動作温度範囲が提供される請求項89に記載のコンバータ。 - 【請求項91】 前記低い透磁率が1から500までの範囲を有する請求項
89に記載のコンバータ。 - 【請求項92】 前記NSMEは空気磁気エレメントである請求項89に記
載のコンバータ。 - 【請求項93】 前記NSMEは更に、B=1から10,000ガウスまで
でH=1から400エルステッドまでの範囲に及ぶB−H曲線の特性を有する請
求項89に記載のコンバータ。 - 【請求項94】 前記接続が並列接続である請求項88に記載のサブ回路。
- 【請求項95】 前記接続が直列接続である請求項88に記載のサブ回路。
- 【請求項96】 付勢された磁気要素を有する電力変換回路において、該回
路の改良は、 前記磁気要素は、不飽和領域内で動作する磁気要素(NSME)であり、 前記磁気要素は固有周波数を有し、かつ、 前記付勢する電力が前記固有周波数にほぼ整合されていることによって、より
高い電力密度、より改善された熱安定性、およびより高い変換効率が提供される
ことを含む改良である電力変換回路。 - 【請求項97】 前記NSMEが低い透磁率を更に有する請求項96に記載
のコンバータ。 - 【請求項98】 前記NSMEは更に、鉄の重さで85%とアルミニウムの
重さで6%と珪素の重さで9%との混合物からなることによって、前記磁気要素
に対して広い動作温度範囲が提供される請求項97に記載のコンバータ。 - 【請求項99】 前記低い透磁率は1から500までの範囲を有する請求項
97に記載のコンバータ。 - 【請求項100】 前記NSMEは空気磁気要素である請求項97に記載の
コンバータ。 - 【請求項101】 前記NSMEは更に、B=1から10,000ガウスま
ででH=1から400エルステッドまでの範囲に及ぶB−H曲線の特性を有する
請求項97に記載のコンバータ。 - 【請求項102】 整流器サブ回路と、 グラウンドへの通路を有するコンデンサ/抵抗器の並列回路と、 を含む過渡電圧防止回路であって、 ライン電圧が正常のとき、結果的にコンデンサ受動モードになり、かつ、 ライン電圧のわずかな超過のとき、結果的に整流器における低インピーダンス
モードによって電流がコンデンサに流れる過渡電圧防止回路。 - 【請求項103】 パワーコンバータのDC出力で過大なインラッシュ電流
がコンデンサに流れるのを防止する方法であって、 直列抵抗器を出力コンデンサに対して設けることと、 前記直列抵抗器の両端にスイッチを設けることと、 前記パワーコンバータの作動に及ぼす制御信号を発生させて、前記スイッチを
閉じ、前記直列抵抗器をグラウンドにシャントすることによって前記出力コンデ
ンサの制御された充電を起こさせることと、 を含む方法。 - 【請求項104】 負荷配分と冗長性とホットスワップ電源とのための並列
多重電源トポロジにおいて、N個の電源ユニットの間でほぼ同等の負荷レベルを
維持するための装置であって、 前記電源ユニットの各々(N1、N2、NX)に対して、出力電圧の一部が、該
出力電圧の一部を基準電圧に対して比較するコンパレータを有する比較回路に供
給され、 前記電源ユニットの各々に対して出力信号電流負荷測定回路が設けられ、 前記測定回路からの出力は、前記出力電圧の一部とともに加算信号を形成する
ことによって、 前記N個の電源ユニットの間でほぼ同等の電力配分が提供される、 装置。 - 【請求項105】 負荷配分と冗長性とホットスワップ電源とのための並列
多重電源トポロジにおいて、N個の電源ユニットの間でほぼ同等の負荷レベルを
維持するための装置であって、 前記電源ユニットの各々(N1、N2、NX)に対して、出力電圧の一部が、該
出力電圧の一部を基準電圧に対して比較するコンパレータを有する比較回路に供
給され、 前記電源ユニットの各々に対して出力信号電流負荷測定回路が設けられており
、 前記測定回路からの出力は、前記基準電圧に対するバイアス電流を形成するこ
とによって、 前記N個の電源ユニットの間でほぼ同等の電力配分が提供される、 装置。 - 【請求項106】 電圧低減および高温回路スタートアップの環境において
、パワーコンバータ内の電源制御回路のスタートアップをスピードアップする装
置であって、 前記制御回路のためのグラウンド電位と同じグラウンド電位を有し、前記制御
回路から独立しており、前記電源制御回路を最初にスタートアップさせる機能を
する整流電圧源と、 該整流電圧源の一部を前記電源制御回路に接続するスイッチと、 前記スイッチを切る機能をする前記パワーコンバータの動作モードを決定する
検出回路と、 を含むことによって、 通常動作条件下でほとんどエネルギー散逸のない高速スタート回路を提供する
、装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/410,849 US6272025B1 (en) | 1999-10-01 | 1999-10-01 | Individual for distributed non-saturated magnetic element(s) (referenced herein as NSME) power converters |
US09/410,849 | 1999-10-01 | ||
US66108700A | 2000-09-13 | 2000-09-13 | |
US09/661,087 | 2000-09-13 | ||
PCT/US2000/026348 WO2001026207A2 (en) | 1999-10-01 | 2000-09-26 | Non-saturating magnetic element(s) power converters and surge protection |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003511999A true JP2003511999A (ja) | 2003-03-25 |
Family
ID=27021162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001529061A Pending JP2003511999A (ja) | 1999-10-01 | 2000-09-26 | 不飽和磁気素子パワーコンバータ及びサージ保護 |
Country Status (8)
Country | Link |
---|---|
EP (1) | EP1222732A2 (ja) |
JP (1) | JP2003511999A (ja) |
KR (1) | KR20020038789A (ja) |
CN (1) | CN1391719A (ja) |
AU (1) | AU7715000A (ja) |
CA (1) | CA2385145A1 (ja) |
IL (1) | IL148862A0 (ja) |
WO (1) | WO2001026207A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101912365B1 (ko) * | 2018-03-12 | 2018-10-26 | 정정훈 | 횡단보도 보행자 신호등의 등가 신호 전력을 이용한 직류 전압 치환 공급 장치 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6765247B2 (en) * | 2001-10-12 | 2004-07-20 | Intersil Americas, Inc. | Integrated circuit with a MOS structure having reduced parasitic bipolar transistor action |
US6952355B2 (en) | 2002-07-22 | 2005-10-04 | Ops Power Llc | Two-stage converter using low permeability magnetics |
CN101056061B (zh) * | 2006-04-14 | 2012-12-05 | 艾默生网络能源***北美公司 | 一种谐振电路调制控制方法和*** |
KR101320561B1 (ko) * | 2006-12-19 | 2013-10-28 | 재단법인 포항산업과학연구원 | Smps 전원방식 진공관 앰프 시스템 |
CN101359830B (zh) * | 2007-08-04 | 2011-10-26 | 山东科技大学 | 电源噪波消除电路、带有该电路的电源插座和电器设备 |
CN100538583C (zh) * | 2007-12-21 | 2009-09-09 | 重庆宇通***软件有限公司 | 回路供电磁功率补偿电路 |
CN102122926B (zh) * | 2011-02-27 | 2013-02-20 | 介国安 | 三相运算放大器 |
CN103001529B (zh) * | 2011-09-08 | 2015-07-29 | 炬芯(珠海)科技有限公司 | 一种浪涌电压发生器 |
CN102594572B (zh) * | 2012-01-21 | 2016-07-13 | 华为技术有限公司 | 一种抗浪涌的网络设备 |
JP6030879B2 (ja) * | 2012-07-26 | 2016-11-24 | エスアイアイ・セミコンダクタ株式会社 | ボルテージレギュレータ |
CN107231325B (zh) * | 2016-03-25 | 2021-03-30 | 快捷半导体(苏州)有限公司 | 信号接收电路及方法、信号检测电路 |
KR20170122058A (ko) * | 2016-04-26 | 2017-11-03 | 엘에스산전 주식회사 | 온도 측정 신호 보정 장치 |
KR102003458B1 (ko) * | 2017-11-03 | 2019-07-30 | 정동협 | 고압 및 고주파 전원 공급 장치 및 그 구동 방법 |
CN109039111A (zh) * | 2018-07-16 | 2018-12-18 | 深圳市安健科技股份有限公司 | 一种升压整流电路 |
KR102600445B1 (ko) | 2018-11-15 | 2023-11-10 | 에스케이하이닉스 주식회사 | 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서 |
US11463007B2 (en) * | 2019-09-09 | 2022-10-04 | Deere & Company | Power supply circuit with multiple stages for converting high voltage to low voltage and power train having the same |
CN112383042B (zh) * | 2020-11-17 | 2024-02-09 | 天津航空机电有限公司 | 一种航空传感器端口防护电路 |
TWI763495B (zh) * | 2021-05-21 | 2022-05-01 | 宏碁股份有限公司 | 抑制突波之電源供應器 |
CN114441842B (zh) * | 2022-01-17 | 2023-05-02 | 电子科技大学 | 一种用于峰值电流模控制Buck变换器的过零检测电路 |
CN117977974B (zh) * | 2024-03-28 | 2024-07-16 | 武汉麦格米特电气有限公司 | 谐振变换器的电流控制方法、装置及电子设备 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3581212A (en) * | 1969-07-31 | 1971-05-25 | Gen Electric | Fast response stepped-wave switching power converter circuit |
US3824450A (en) * | 1973-05-14 | 1974-07-16 | Rca Corp | Power supply keep alive system |
DE2342294C3 (de) * | 1973-08-22 | 1979-07-26 | Hartmann & Braun Ag, 6000 Frankfurt | Schaltungsanordnung zur galvanischen Trennung von analogen Gleichstromsignalen |
NL7809226A (nl) * | 1978-09-11 | 1980-03-13 | Philips Nv | Geschakelde spanningsomzetter. |
CH659156A5 (en) * | 1982-11-30 | 1986-12-31 | Hasler Ag | Method for the protected supply of a load with a rectified DC voltage |
DE3640661A1 (de) * | 1986-11-28 | 1988-06-09 | Siemens Ag | Schaltungsanordnung zum ueberspannungsschutz eines thyristors in blockierrichtung |
JPS63316919A (ja) * | 1987-06-19 | 1988-12-26 | Fuji Electric Co Ltd | スイッチング用半導体装置のスナバ回路 |
JPS6485530A (en) * | 1987-09-28 | 1989-03-30 | Mitsubishi Electric Corp | Surge suppressor |
US4994952A (en) * | 1988-02-10 | 1991-02-19 | Electronics Research Group, Inc. | Low-noise switching power supply having variable reluctance transformer |
US4841165A (en) * | 1988-02-12 | 1989-06-20 | Wesley H. Heinmiller | D. C. power controller |
GB8816774D0 (en) * | 1988-07-14 | 1988-08-17 | Bsr Int Plc | Power supplies |
GB2226195A (en) * | 1988-12-15 | 1990-06-20 | Philips Nv | A transient protection circuit |
US5036452A (en) * | 1989-12-28 | 1991-07-30 | At&T Bell Laboratories | Current sharing control with limited output voltage range for paralleled power converters |
US5187653A (en) * | 1990-09-04 | 1993-02-16 | International Business Machines Corporation | Current limiting device |
EP0555648A3 (en) * | 1992-01-16 | 1994-09-28 | Kopp Heinrich Ag | Circuit for controlling field-controlled power switches |
CN1065106C (zh) * | 1993-11-15 | 2001-04-25 | 松下电工株式会社 | 电源装置 |
US5646832A (en) * | 1994-06-28 | 1997-07-08 | Harris Corporation | Power factor corrected switching power supply |
US5689409A (en) * | 1994-07-27 | 1997-11-18 | Deutsche Thomson-Brandt Gmbh | Switched-mode power supply |
JP3074118B2 (ja) * | 1995-01-31 | 2000-08-07 | 太陽誘電株式会社 | 電子回路 |
US5555150A (en) * | 1995-04-19 | 1996-09-10 | Lutron Electronics Co., Inc. | Surge suppression system |
FR2743221B1 (fr) * | 1995-12-27 | 1998-02-13 | Commissariat Energie Atomique | Diode rapide, capable de supporter une tension inverse et un courant direct eleves, obtenue par assemblage de diodes elementaires |
WO1997030569A1 (en) * | 1996-02-13 | 1997-08-21 | Energy Savings, Inc. | In-rush surge limiting electronic ballast |
US5754413A (en) * | 1996-02-23 | 1998-05-19 | Lucent Technologies Inc. | Reduced voltage stress asymmetrical DC-to-DC converter using first and second transformers having differing turns ratios |
US5703767A (en) * | 1996-04-12 | 1997-12-30 | Electric Power Research Institute, Inc. | Apparatus and method to prevent saturation of interphase transformers |
SE507368C2 (sv) * | 1996-09-18 | 1998-05-18 | Ericsson Telefon Ab L M | Snubberkrets, spänningsomvandlarkrets samt förfarande i en dylik snubberkrets |
US5949154A (en) * | 1996-11-15 | 1999-09-07 | Thomson Consumer Electronics, Inc. | Auxiliary power supply control |
KR100325760B1 (ko) * | 1996-11-22 | 2002-06-28 | 윤종용 | 첨두역전압제거회로 |
TW432276B (en) * | 1997-03-08 | 2001-05-01 | Acer Peripherals Inc | Power-saving type power-supply with the capability of quickly restoring the start |
WO1998040961A2 (en) * | 1997-03-12 | 1998-09-17 | Koninklijke Philips Electronics N.V. | A convertor, a power supply, and a battery charger |
TW328992B (en) * | 1997-03-17 | 1998-04-01 | Acer Peripherals Inc | Improved low power consumption electric power supply |
JPH11260616A (ja) * | 1998-01-12 | 1999-09-24 | Daido Steel Co Ltd | 軟質磁性材料箔の製造方法 |
-
2000
- 2000-09-26 CA CA002385145A patent/CA2385145A1/en not_active Abandoned
- 2000-09-26 IL IL14886200A patent/IL148862A0/xx unknown
- 2000-09-26 EP EP00966867A patent/EP1222732A2/en not_active Withdrawn
- 2000-09-26 KR KR1020027004234A patent/KR20020038789A/ko not_active Application Discontinuation
- 2000-09-26 JP JP2001529061A patent/JP2003511999A/ja active Pending
- 2000-09-26 WO PCT/US2000/026348 patent/WO2001026207A2/en not_active Application Discontinuation
- 2000-09-26 AU AU77150/00A patent/AU7715000A/en not_active Abandoned
- 2000-09-26 CN CN00815983A patent/CN1391719A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101912365B1 (ko) * | 2018-03-12 | 2018-10-26 | 정정훈 | 횡단보도 보행자 신호등의 등가 신호 전력을 이용한 직류 전압 치환 공급 장치 |
Also Published As
Publication number | Publication date |
---|---|
IL148862A0 (en) | 2002-09-12 |
WO2001026207A2 (en) | 2001-04-12 |
EP1222732A2 (en) | 2002-07-17 |
CN1391719A (zh) | 2003-01-15 |
CA2385145A1 (en) | 2001-04-12 |
WO2001026207A3 (en) | 2002-01-17 |
KR20020038789A (ko) | 2002-05-23 |
AU7715000A (en) | 2001-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6504423B2 (en) | Solid state driving circuit | |
US6952355B2 (en) | Two-stage converter using low permeability magnetics | |
JP2003511999A (ja) | 不飽和磁気素子パワーコンバータ及びサージ保護 | |
US5434767A (en) | Power converter possessing zero-voltage switching and output isolation | |
CA2415235C (en) | A power system for producing a regulated dc output voltage | |
Mack | Demystifying switching power supplies | |
EP3934051B1 (en) | Power conversion circuit, inverter, and control method | |
US6735097B1 (en) | Method and apparatus of using leakage inductance as a boost inductor | |
Jang et al. | The single-stage taipei rectifier—design consideration and performance evaluation | |
Sun et al. | Mitigation of current distortion for GaN-based CRM totem-pole PFC rectifier with ZVS control | |
Watson | New techniques in the design of distributed power systems | |
Carli | Harmonic distortion reduction schemes for a new 100 A-48 V power supply | |
Yaskiv et al. | Performance evaluation of MagAmp regulated isolated AC-DC converter with high PF | |
Patel et al. | Switching power supply design review 60 watt flyback regulator | |
Kularatna | Off-the-Line Switching Power Supplies | |
Gangwar et al. | Design, modelling, and simulation of bridgeless SEPIC-fed three-level soft switched converter for EV battery charging | |
Rashmi et al. | Design of symmetrical half-bridge converter with a series coupling capacitor | |
Thandapani et al. | Modular power supply for telecom application (54v/100a) | |
Pauk et al. | A high-voltage power factor controller helps improve power quality | |
Kumar et al. | Design and Implementation of High Power Pulsed Output DC-DC Converter | |
Seminar | Under the Hood of Flyback SMPS Designs | |
Tawfik et al. | SINGLE SWITCH BOOST DC-DC CONVERTER WITH HIGHER VOLTAGE GAIN | |
Walker | Design Review: A Step-By-Step Approach to AC Line-Powered Converters | |
Corrected | AND8394/D | |
Gegner | Single phase active power factor correction techniques |