JP2003506955A - ハイブリッド帯域およびベースバンドデルタ−シグマ変調器 - Google Patents
ハイブリッド帯域およびベースバンドデルタ−シグマ変調器Info
- Publication number
- JP2003506955A JP2003506955A JP2001515543A JP2001515543A JP2003506955A JP 2003506955 A JP2003506955 A JP 2003506955A JP 2001515543 A JP2001515543 A JP 2001515543A JP 2001515543 A JP2001515543 A JP 2001515543A JP 2003506955 A JP2003506955 A JP 2003506955A
- Authority
- JP
- Japan
- Prior art keywords
- delta
- phase
- feedforward
- quadrature
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
- H03D3/008—Compensating DC offsets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/402—Arrangements specific to bandpass modulators
- H03M3/41—Arrangements specific to bandpass modulators combined with modulation to or demodulation from the carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/40—Arrangements for handling quadrature signals, e.g. complex modulators
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
変調回路の順方向経路にダウン変換ミクサ回路（３０）を有し、変調器のフィードバック経路にアップ変換ミクサ（３８）を有するデルタ−シグマ変調器（３２５）である。変調器（３２５）は、２つのコンポーネント、つまりダウン変換器（３０）の前の帯域フィルタ（２８）とダウン変換器の後の低域フィルタ（３２、３３）とを有するループフィルタからなる。ミクサ回路は、同相経路と直角位相経路とを備える単側波帯阻止ミクサとして実現され得る。このような変調器では、直角位相ミクサの後のループフィルタコンポーネントは、２つの低域フィルタ（３２、３３）を含み、１つは同相順方向経路のためであり、もう１つは直角位相順方向経路のためである。フィードバックもまた２つの経路を有し、それらはＤＡＣ（５０）の前にある直角位相アップ変換器（３８）内で再び組合せられ、ＤＡＣ（５０）が実アナログ信号（２３）を生成し、それは入力にフィードバックされる。ベースバンド低域フィルタセクションと帯域ループフィルタセクションとの両者へとつながる多数の中間フィードバック経路を有する構成を含めて、この種類の変調器の多数の構成が実現され得る。
Description
【０００１】
この発明は一般に、電気信号のデジタル符号化に関し、より具体的にはデルタ
−シグマ変調器に関する。
−シグマ変調器に関する。
【０００２】
アンテナまたはトランスデューサ等のソースにできる限り近いところで、帯域
信号、つまり無線周波数（ＲＦ）信号または音響信号を高い正確さでデジタル化
し、ＣＭＯＳデジタル信号処理技術の利点を利用するために集積回路上でアナロ
グ−デジタル（Ａ／Ｄ）変換を実現することが望まれる。デルタ−シグマ変調器
は、アナログ−デジタル変換を実現するための一般的なアーキテクチャとなって
いるが、これは高い許容限界のコンポーネントを必要とすることなしに、たとえ
ば１０ビットよりも大きい高いレベルの正確性を達成できるからである。
信号、つまり無線周波数（ＲＦ）信号または音響信号を高い正確さでデジタル化
し、ＣＭＯＳデジタル信号処理技術の利点を利用するために集積回路上でアナロ
グ−デジタル（Ａ／Ｄ）変換を実現することが望まれる。デルタ−シグマ変調器
は、アナログ−デジタル変換を実現するための一般的なアーキテクチャとなって
いるが、これは高い許容限界のコンポーネントを必要とすることなしに、たとえ
ば１０ビットよりも大きい高いレベルの正確性を達成できるからである。
【０００３】
デルタ−シグマ変調器はしばしば離散時間システムとして実現されるが、この
発明がそこに含まれる、連続時間システムとして動作する別の種類のデルタ−シ
グマ変調器が存在する。図６を参照すると、連続時間変調器内では、時間サンプ
リング動作が変調ループ４０１内のアナログ−デジタル変換要素４０６内で行な
われる。したがって、変調ループ４０１のループフィルタ４０４を含む部分は、
離散時間回路３１７というよりはむしろ連続時間回路３１６として動作する。こ
れは、時間サンプリング動作が変調器４０１の前のサンプルホールド回路３１８
内で行なわれる図７に示される離散時間変調器とは対照的である。したがって、
離散時間システムでは、変調ループ全体が離散時間回路３１７として動作する。
しかし、図６のように時間サンプリング動作を雑音整形ループへ入れることによ
って、結果として変調器の動作速度がより速くなり、その結果、より広い帯域幅
をデジタル変換することができる。したがって、より低い周波数応用のための離
散時間システムとして動作するようにこの発明を実現することもできるが、連続
時間システムとしてこの発明を実現することがより好ましい。
発明がそこに含まれる、連続時間システムとして動作する別の種類のデルタ−シ
グマ変調器が存在する。図６を参照すると、連続時間変調器内では、時間サンプ
リング動作が変調ループ４０１内のアナログ−デジタル変換要素４０６内で行な
われる。したがって、変調ループ４０１のループフィルタ４０４を含む部分は、
離散時間回路３１７というよりはむしろ連続時間回路３１６として動作する。こ
れは、時間サンプリング動作が変調器４０１の前のサンプルホールド回路３１８
内で行なわれる図７に示される離散時間変調器とは対照的である。したがって、
離散時間システムでは、変調ループ全体が離散時間回路３１７として動作する。
しかし、図６のように時間サンプリング動作を雑音整形ループへ入れることによ
って、結果として変調器の動作速度がより速くなり、その結果、より広い帯域幅
をデジタル変換することができる。したがって、より低い周波数応用のための離
散時間システムとして動作するようにこの発明を実現することもできるが、連続
時間システムとしてこの発明を実現することがより好ましい。
【０００４】
連続時間デルタ−シグマＡ／Ｄ変換器１５の一般的なアーキテクチャが図８で
示される。デルタ−シグマＡ／Ｄ変換器１５は、入力でアナログ信号４００を受
取り、アナログ信号はデルタ−シグマ変調回路４０１に送られる。信号４００は
、入力デルタ接合４０２でフィードバック信号４１１との差分がとられ、エラー
信号４０３が形成される。結果として生じるエラー信号４０３は次に、典型的に
は積分器または一連の積分器として実現されしたがってシグマ機能を実現するル
ープフィルタ４０４によって処理される。ループフィルタ４０４は、Ａ／Ｄ変換
器４０６によってループ内に導入される量子化雑音の雑音整形を提供し、したが
って結果として非常に高精度の信号変換が得られる。ループフィルタ４０４は、
デジタル−アナログ変換器４１０からの多数のフィードバック経路を含み得る点
において、また、ことによるとフィードフォワード経路も含み得る点において、
かなり複雑であり得る。ループフィルタ４０４は、低域機能または帯域機能のい
ずれかを実現する。低域機能の場合には、結果として生じる変調器はベースバン
ドデルタ−シグマ変調器と呼ばれる。帯域機能の場合には、その変調器は帯域デ
ルタ−シグマ変調器と呼ばれ、この種類のフィルタはしばしば共振器を備えて実
現される。ループフィルタ４０４の出力は、低ビット、典型的には１−４ビット
のＡ／Ｄ変換器４０６でサンプリングされる。Ａ／Ｄ変換器４０６の出力４０７
は、デジタル−アナログ（Ｄ／Ａ）変換器４１０を通って入力デルタ接合４０２
へとフィードバックされ、それはまたデルタ信号処理（ＤＳＰ）回路４０８に送
られ、出力４１６で高精度のデジタル信号を回復する。サンプリングクロック４
１４は、Ａ／Ｄ変換器４０６とＤ／Ａ変換器４１０とにタイミング信号を提供し
、増幅器４１２は、Ｄ／Ａ変換器４１０に供給されるクロック信号をバッファリ
ングまたは遅延する。
示される。デルタ−シグマＡ／Ｄ変換器１５は、入力でアナログ信号４００を受
取り、アナログ信号はデルタ−シグマ変調回路４０１に送られる。信号４００は
、入力デルタ接合４０２でフィードバック信号４１１との差分がとられ、エラー
信号４０３が形成される。結果として生じるエラー信号４０３は次に、典型的に
は積分器または一連の積分器として実現されしたがってシグマ機能を実現するル
ープフィルタ４０４によって処理される。ループフィルタ４０４は、Ａ／Ｄ変換
器４０６によってループ内に導入される量子化雑音の雑音整形を提供し、したが
って結果として非常に高精度の信号変換が得られる。ループフィルタ４０４は、
デジタル−アナログ変換器４１０からの多数のフィードバック経路を含み得る点
において、また、ことによるとフィードフォワード経路も含み得る点において、
かなり複雑であり得る。ループフィルタ４０４は、低域機能または帯域機能のい
ずれかを実現する。低域機能の場合には、結果として生じる変調器はベースバン
ドデルタ−シグマ変調器と呼ばれる。帯域機能の場合には、その変調器は帯域デ
ルタ−シグマ変調器と呼ばれ、この種類のフィルタはしばしば共振器を備えて実
現される。ループフィルタ４０４の出力は、低ビット、典型的には１−４ビット
のＡ／Ｄ変換器４０６でサンプリングされる。Ａ／Ｄ変換器４０６の出力４０７
は、デジタル−アナログ（Ｄ／Ａ）変換器４１０を通って入力デルタ接合４０２
へとフィードバックされ、それはまたデルタ信号処理（ＤＳＰ）回路４０８に送
られ、出力４１６で高精度のデジタル信号を回復する。サンプリングクロック４
１４は、Ａ／Ｄ変換器４０６とＤ／Ａ変換器４１０とにタイミング信号を提供し
、増幅器４１２は、Ｄ／Ａ変換器４１０に供給されるクロック信号をバッファリ
ングまたは遅延する。
【０００５】
かつては、デルタ−シグマアーキテクチャはオーディオ信号に適用されてきた
。しかし、半導体技術の速度が増したため、デルタ−シグマアーキテクチャは現
在、無線周波数（ＲＦ）信号に適用されており、標準アナログＲＦ信号処理チェ
ーンがデジタル回路に代わりつつある。Ａ／Ｄ変換器は、この進展において限界
のある技術となっており、この技術を改善する努力が近年なされてきた。１ＧＨ
ｚより上でサンプリングするいくつかのデルタ−シグマ変調器が発表されてきた
が、これらの精度は未だに大部分のＲＦシステムで適切とされるものよりも低い
。
。しかし、半導体技術の速度が増したため、デルタ−シグマアーキテクチャは現
在、無線周波数（ＲＦ）信号に適用されており、標準アナログＲＦ信号処理チェ
ーンがデジタル回路に代わりつつある。Ａ／Ｄ変換器は、この進展において限界
のある技術となっており、この技術を改善する努力が近年なされてきた。１ＧＨ
ｚより上でサンプリングするいくつかのデルタ−シグマ変調器が発表されてきた
が、これらの精度は未だに大部分のＲＦシステムで適切とされるものよりも低い
。
【０００６】
図９を参照すると、典型的なベースバンドデルタ−シグマ変調器４０１が示さ
れ、ここではデルタ−シグマ変調器が、低中間周波数（ＩＦ）変換方式を用いる
ＲＦダウン変換チェーン１６に適用される。図９では、図８で示されるそれと同
一の回路部分は共通の参照番号で示され、それについての説明は省略されている
。変調器４０１内のループフィルタは、低域フィルタ４６２として示される。単
一ベースバンドデルタ−シグマ変調器を用いると、高価なイメージ阻止フィルタ
リング４５２と４５６とがミクシングの前に必要となる。さらなるフィルタリン
グが必要とされる理由は、典型的なベースバンド変調器では反対側の側波帯を抑
圧しなければ、それが所望の側波帯へと漏れて信号を崩すためである。反対側の
側波帯を抑圧するのに必要とされるフィルタは通例かなり高価であり、フィルタ
をチップ上に集積することは通例不可能である。図９では、このさらなるフィル
タリングはデルタ−シグマ変調器４０１の前に示される。というのも、信号が入
力アンテナ４５０で受取られ、それは第１の帯域フィルタ４５２と増幅器４５４
と第２の帯域フィルタ４５６とを通って進み、第２の帯域フィルタ４５６の出力
信号は、ダウン変換ミクサ４５８を用いて、局部発振器４７０からの信号で周波
数変換されるからである。
れ、ここではデルタ−シグマ変調器が、低中間周波数（ＩＦ）変換方式を用いる
ＲＦダウン変換チェーン１６に適用される。図９では、図８で示されるそれと同
一の回路部分は共通の参照番号で示され、それについての説明は省略されている
。変調器４０１内のループフィルタは、低域フィルタ４６２として示される。単
一ベースバンドデルタ−シグマ変調器を用いると、高価なイメージ阻止フィルタ
リング４５２と４５６とがミクシングの前に必要となる。さらなるフィルタリン
グが必要とされる理由は、典型的なベースバンド変調器では反対側の側波帯を抑
圧しなければ、それが所望の側波帯へと漏れて信号を崩すためである。反対側の
側波帯を抑圧するのに必要とされるフィルタは通例かなり高価であり、フィルタ
をチップ上に集積することは通例不可能である。図９では、このさらなるフィル
タリングはデルタ−シグマ変調器４０１の前に示される。というのも、信号が入
力アンテナ４５０で受取られ、それは第１の帯域フィルタ４５２と増幅器４５４
と第２の帯域フィルタ４５６とを通って進み、第２の帯域フィルタ４５６の出力
信号は、ダウン変換ミクサ４５８を用いて、局部発振器４７０からの信号で周波
数変換されるからである。
【０００７】
２つのベースバンドデルタ−シグマ変調器を用いる代替のＲＦダウン変換方式
は、図１０で示されるイメージ阻止アーキテクチャ１７である。ＲＦ入力信号が
入力アンテナ５００から前置フィルタリング５０２と増幅５０４とを通って進ん
だ後、直角位相の単側波帯イメージ阻止ミクサ５１９が用いられ、複合ベースバ
ンドまたは低ＩＦ信号の同相（Ｉ）チャネルおよび直角位相（Ｑ）チャネルが作
られる。これらのチャネルは、２つの同期ベースバンドデルタ−シグマ変調器５
１０および５２０によってサンプリングされ、出力Ｑ信号５１４と出力Ｉ信号５
３２とが生成され、それらは信号回復のためにデジタル信号プロセッサ（図示せ
ず）へと送られる。一方の側波帯の他方の側波帯への漏れは、−９０度オフセッ
ト回路５１６の位相誤差によって、および、２つのチャネルＱとＩとの間のアナ
ログ回路内の大きさまたは位相のずれのいずれかによって、定まる。半導体処理
の現在の状態では、約−３０ｄＢの側波帯漏れを得ることが可能である。これに
より、前置フィルタイメージ阻止要件が３０ｄＢだけ減じられる。（直接変換ア
ーキテクチャを実現することもまた可能であるが、そこでは局部発振器が帯域の
中心に置かれ、信号変換精度が約３０ｄＢに制限される。） 第３の共通アーキテクチャは、図１１で示されるように、ＲＦダウン変換チェ
ーン１８内で帯域デルタ−シグマ変調器５６０を利用する。ループフィルタ５５
８内で低域フィルタが帯域フィルタに代えられたことを除き、このアーキテクチ
ャは図９で示されるベースバンドアーキテクチャと同様である。このことにより
、アナログダウン変換ミクシングなしで、ＲＦ信号の直接的なサンプリングが容
易になる。デルタ−シグマ変調器５６０の出力５５６は、デジタルダウン変換ミ
クサ５８０に送られ、ベースバンド信号のＱチャネル５６４とＩチャネル５６６
とが作られる。機能ブロック５８５によって示される局部発振器は典型的には、
サンプルクロック５９２の周波数の１／４で動作する。出力Ｑチャネル５６４と
出力Ｉチャネル５６６とは次にデジタル信号プロセッサへと送られ、デジタル信
号を回復する。このアーキテクチャには、データ変換器およびある増幅５０４の
前で必要とされるのが低い品質の帯域フィルタ５５２のみであるという利点があ
る。
は、図１０で示されるイメージ阻止アーキテクチャ１７である。ＲＦ入力信号が
入力アンテナ５００から前置フィルタリング５０２と増幅５０４とを通って進ん
だ後、直角位相の単側波帯イメージ阻止ミクサ５１９が用いられ、複合ベースバ
ンドまたは低ＩＦ信号の同相（Ｉ）チャネルおよび直角位相（Ｑ）チャネルが作
られる。これらのチャネルは、２つの同期ベースバンドデルタ−シグマ変調器５
１０および５２０によってサンプリングされ、出力Ｑ信号５１４と出力Ｉ信号５
３２とが生成され、それらは信号回復のためにデジタル信号プロセッサ（図示せ
ず）へと送られる。一方の側波帯の他方の側波帯への漏れは、−９０度オフセッ
ト回路５１６の位相誤差によって、および、２つのチャネルＱとＩとの間のアナ
ログ回路内の大きさまたは位相のずれのいずれかによって、定まる。半導体処理
の現在の状態では、約−３０ｄＢの側波帯漏れを得ることが可能である。これに
より、前置フィルタイメージ阻止要件が３０ｄＢだけ減じられる。（直接変換ア
ーキテクチャを実現することもまた可能であるが、そこでは局部発振器が帯域の
中心に置かれ、信号変換精度が約３０ｄＢに制限される。） 第３の共通アーキテクチャは、図１１で示されるように、ＲＦダウン変換チェ
ーン１８内で帯域デルタ−シグマ変調器５６０を利用する。ループフィルタ５５
８内で低域フィルタが帯域フィルタに代えられたことを除き、このアーキテクチ
ャは図９で示されるベースバンドアーキテクチャと同様である。このことにより
、アナログダウン変換ミクシングなしで、ＲＦ信号の直接的なサンプリングが容
易になる。デルタ−シグマ変調器５６０の出力５５６は、デジタルダウン変換ミ
クサ５８０に送られ、ベースバンド信号のＱチャネル５６４とＩチャネル５６６
とが作られる。機能ブロック５８５によって示される局部発振器は典型的には、
サンプルクロック５９２の周波数の１／４で動作する。出力Ｑチャネル５６４と
出力Ｉチャネル５６６とは次にデジタル信号プロセッサへと送られ、デジタル信
号を回復する。このアーキテクチャには、データ変換器およびある増幅５０４の
前で必要とされるのが低い品質の帯域フィルタ５５２のみであるという利点があ
る。
【０００８】
デジタルダウン変換ミクサ回路５８０では、局部発振器が、ブロック５８５に
よって示される機能（ｃｏｓ ２πｆｔ）を達成し、ここでｆは局部発振器の周
波数であり、ｔは時間である。サンプリングされる時間領域では、値ｔは値ｎ／
ｆｓに置き換え可能であり、ｎはサンプル数であり、ｆｓはサンプルクロックレ
ートである。通例、局部発振器レートをサンプルクロック周波数の１／４に維持
することが望まれる。この理由は、ミクサをより簡単に実現するためであり、こ
のことは以下で明らかになるであろう。局部発振器レートがサンプルレートの１
／４で維持されると、値ｆは値ｆｓ／４に置き換え可能であり、ここではｆｓは
サンプルレートである。これによって、関数（ｃｏｓ ２π・ｆｓ／４・ｎ／ｆ
ｓ）が求められ、これは約分されて（ｃｏｓ πｎ／２）になり得る。サンプル
数ｎに値０を代入することによって、（ｃｏｓ ０）が求められ、これは１に等
しい。ｎ＝１の場合、関数は（ｃｏｓ π／２）であり、これは０に等しい。ｎ
＝２の場合、関数は（ｃｏｓ π）であり、これは−１に等しく、ｎ＝３の場合
、関数は（ｃｏｓ ３π／２）であり、これは０に等しい。１、０、−１、０の
このパターンは、後に続く値ｎに関しても繰返され、値０、１および−１は、２
ビットで完全に表わされるため、結果として簡単にミクサが実現される。大多数
の帯域デルタ−シグマ変調器は、デジタル局部発振器がサンプルレートの１／４
で動作するように設計される。
よって示される機能（ｃｏｓ ２πｆｔ）を達成し、ここでｆは局部発振器の周
波数であり、ｔは時間である。サンプリングされる時間領域では、値ｔは値ｎ／
ｆｓに置き換え可能であり、ｎはサンプル数であり、ｆｓはサンプルクロックレ
ートである。通例、局部発振器レートをサンプルクロック周波数の１／４に維持
することが望まれる。この理由は、ミクサをより簡単に実現するためであり、こ
のことは以下で明らかになるであろう。局部発振器レートがサンプルレートの１
／４で維持されると、値ｆは値ｆｓ／４に置き換え可能であり、ここではｆｓは
サンプルレートである。これによって、関数（ｃｏｓ ２π・ｆｓ／４・ｎ／ｆ
ｓ）が求められ、これは約分されて（ｃｏｓ πｎ／２）になり得る。サンプル
数ｎに値０を代入することによって、（ｃｏｓ ０）が求められ、これは１に等
しい。ｎ＝１の場合、関数は（ｃｏｓ π／２）であり、これは０に等しい。ｎ
＝２の場合、関数は（ｃｏｓ π）であり、これは−１に等しく、ｎ＝３の場合
、関数は（ｃｏｓ ３π／２）であり、これは０に等しい。１、０、−１、０の
このパターンは、後に続く値ｎに関しても繰返され、値０、１および−１は、２
ビットで完全に表わされるため、結果として簡単にミクサが実現される。大多数
の帯域デルタ−シグマ変調器は、デジタル局部発振器がサンプルレートの１／４
で動作するように設計される。
【０００９】
広帯域バンドパスデルタ−シグマ変調器は、１ＧＨｚ付近またはそれより上の
サンプルレートで作られてきたが、その性能は、約２５ＭＨｚの帯域幅で、６０
ｄＢ付近のダイナミックレンジに制限されてきた。しかし、いくつかの応用は１
００ｄＢを超える、ダイナミックレンジを必要とし、生産環境においてこのよう
な構造を実現することにはいくつかの物理的な問題がある。第１に、ループフィ
ルタは、かなり複雑であり、共振器の必要とされる中心周波数と尖鋭度とを達成
するためにはいくつかの同調回路を必要とする。第２に、許容範囲内のループ遅
延は、ベースバンド変調器のそれよりもずっと低い。ループ遅延とは、ループ回
路内のＡ／Ｄ変換器がクロックされ、データが安定し、データがＤ／Ａ変換器に
よって入力にラッチバックされるまでにかかる時間である。ループ回路内の位相
余裕は、積分器の単一利得周波数を調節することによって達成される。単一利得
周波数を下げることによって、さらなる位相余裕を達成することができる。さら
なる位相余裕があれば、さらなるループ遅延を許容できる。ベースバンド変調器
では、１／（２Ｆｓ）までのループ遅延が可能であり、Ｆｓはサンプルクロック
の周波数である。しかし、帯域変調器では、たとえ１／（１０Ｆｓ）のループ遅
延でも変調器を安定させることは非常に困難である。なぜならこれらの装置は安
定度を制御するために用いられる積分器を欠くからである。たとえば、帯域フィ
ルタがサンプルレートの１／４で動作していると仮定すると、１ＧＨｚでＲＦ信
号を直接サンプリングためには、４ＧＨｚのクロックレートと１ＧＨｚでの帯域
ループフィルタとを必要とするであろう。１／（１０Ｆｓ）ループ遅延要件を用
いると、４ＧＨｚサンプルクロックは２５ｐｓｅｃより低いループ遅延を必要と
し、これは今日の技術ではほぼ不可能である。より高い周波数では、問題はより
大きくなる。
サンプルレートで作られてきたが、その性能は、約２５ＭＨｚの帯域幅で、６０
ｄＢ付近のダイナミックレンジに制限されてきた。しかし、いくつかの応用は１
００ｄＢを超える、ダイナミックレンジを必要とし、生産環境においてこのよう
な構造を実現することにはいくつかの物理的な問題がある。第１に、ループフィ
ルタは、かなり複雑であり、共振器の必要とされる中心周波数と尖鋭度とを達成
するためにはいくつかの同調回路を必要とする。第２に、許容範囲内のループ遅
延は、ベースバンド変調器のそれよりもずっと低い。ループ遅延とは、ループ回
路内のＡ／Ｄ変換器がクロックされ、データが安定し、データがＤ／Ａ変換器に
よって入力にラッチバックされるまでにかかる時間である。ループ回路内の位相
余裕は、積分器の単一利得周波数を調節することによって達成される。単一利得
周波数を下げることによって、さらなる位相余裕を達成することができる。さら
なる位相余裕があれば、さらなるループ遅延を許容できる。ベースバンド変調器
では、１／（２Ｆｓ）までのループ遅延が可能であり、Ｆｓはサンプルクロック
の周波数である。しかし、帯域変調器では、たとえ１／（１０Ｆｓ）のループ遅
延でも変調器を安定させることは非常に困難である。なぜならこれらの装置は安
定度を制御するために用いられる積分器を欠くからである。たとえば、帯域フィ
ルタがサンプルレートの１／４で動作していると仮定すると、１ＧＨｚでＲＦ信
号を直接サンプリングためには、４ＧＨｚのクロックレートと１ＧＨｚでの帯域
ループフィルタとを必要とするであろう。１／（１０Ｆｓ）ループ遅延要件を用
いると、４ＧＨｚサンプルクロックは２５ｐｓｅｃより低いループ遅延を必要と
し、これは今日の技術ではほぼ不可能である。より高い周波数では、問題はより
大きくなる。
【００１０】
デルタ−シグマ変調器を用いてＩＦ帯域信号およびＲＦ帯域信号の回復を向上
させるための種々の試みが当該技術において報告されている。ゲイラス他（Gail
us et al.）への米国特許第４，８５７，９２８号はたとえば、帯域信号をデル
タ−シグマＡ／Ｄ変換器に与える前に帯域信号をベースバンド範囲にまで動かす
ためにミクサが用いられる場合、信号の所望の０Ｈｚコンポーネントと、信号に
付随して得られる不所望のＤＣオフセットとを区別することは非常に困難になる
と説明している。これに対処するために、ゲイラス他は、そのフィードバック経
路にさらなるＤＣ訂正回路を含む連続時間デルタ−シグマ変調器へとミクサ出力
を送る。このデルタ−シグマ変調器は、ミクサから出力を受取り、信号をフィル
タし、次に、ＤＣコンポーネントを前のサンプルから減じたあと、結果を量子化
器に与える。
させるための種々の試みが当該技術において報告されている。ゲイラス他（Gail
us et al.）への米国特許第４，８５７，９２８号はたとえば、帯域信号をデル
タ−シグマＡ／Ｄ変換器に与える前に帯域信号をベースバンド範囲にまで動かす
ためにミクサが用いられる場合、信号の所望の０Ｈｚコンポーネントと、信号に
付随して得られる不所望のＤＣオフセットとを区別することは非常に困難になる
と説明している。これに対処するために、ゲイラス他は、そのフィードバック経
路にさらなるＤＣ訂正回路を含む連続時間デルタ−シグマ変調器へとミクサ出力
を送る。このデルタ−シグマ変調器は、ミクサから出力を受取り、信号をフィル
タし、次に、ＤＣコンポーネントを前のサンプルから減じたあと、結果を量子化
器に与える。
【００１１】
ピュケットＩＶ他（Puckette, IV et al.）への米国特許第４，８８８，５５
７号は、デルタ−シグマ変調を用いることによる別の制限は、Ａ／Ｄ変換器が典
型的にはターゲット信号の周波数の４倍で機能する必要があることだと説明して
いる。ピュケットＩＶ他は、この高いクロックレートは、ｆがターゲット信号の
周波数でｎが整数０、１、２等であり、ｎはスペクトルエイリアシングを導入し
ないという条件のもとで、４ｆ／２ｎ＋１にまで減少可能であると説明している
。
７号は、デルタ−シグマ変調を用いることによる別の制限は、Ａ／Ｄ変換器が典
型的にはターゲット信号の周波数の４倍で機能する必要があることだと説明して
いる。ピュケットＩＶ他は、この高いクロックレートは、ｆがターゲット信号の
周波数でｎが整数０、１、２等であり、ｎはスペクトルエイリアシングを導入し
ないという条件のもとで、４ｆ／２ｎ＋１にまで減少可能であると説明している
。
【００１２】
イェンゼン他（Jensen et al.）への米国特許第５，７２９，２３０号は、１
ＧＨｚまでの信号での動作に好適なデルタ−シグマ変調器を示す。イェンゼン他
は、受取った信号を電圧−電流変換器に与え、電流ベースのデルタ−シグマ変換
器を構成する。受取られた信号はチューナブル共振器に与えられ、共振器の出力
は量子化器に与えられ、量子化器の出力は、Ｄ／Ａ変換器に与えられ、その後入
力にフィードバックされる。チューナブル共振器が実現されることにより、この
デルタ−シグマ変調器は、帯域Ａ／Ｄ変換器としてもベースバンドＡ／Ｄ変換器
としても機能することができる。
ＧＨｚまでの信号での動作に好適なデルタ−シグマ変調器を示す。イェンゼン他
は、受取った信号を電圧−電流変換器に与え、電流ベースのデルタ−シグマ変換
器を構成する。受取られた信号はチューナブル共振器に与えられ、共振器の出力
は量子化器に与えられ、量子化器の出力は、Ｄ／Ａ変換器に与えられ、その後入
力にフィードバックされる。チューナブル共振器が実現されることにより、この
デルタ−シグマ変調器は、帯域Ａ／Ｄ変換器としてもベースバンドＡ／Ｄ変換器
としても機能することができる。
【００１３】
フルッコ他（Hulkko et al.）への米国特許第５，７３４，６８３号は、ベー
スバンドデルタ−シグマ変換器を中間周波数信号で用いられるように適合させる
構造を示す。フルッコ他は、このことによりそれらが無線電話応用に好適になる
と説明している。フルッコ他は、スイッチドキャパシタスイッチング素子を用い
て、ミクサと自動利得制御回路との両者を実現し、それは、必要とされるコンポ
ーネントの数を減じるとのことである。
スバンドデルタ−シグマ変換器を中間周波数信号で用いられるように適合させる
構造を示す。フルッコ他は、このことによりそれらが無線電話応用に好適になる
と説明している。フルッコ他は、スイッチドキャパシタスイッチング素子を用い
て、ミクサと自動利得制御回路との両者を実現し、それは、必要とされるコンポ
ーネントの数を減じるとのことである。
【００１４】
この発明の目的は、ベースバンドデルタ−シグマ変調器の有利な特徴と帯域デ
ルタ−シグマ変調器の有利な特徴とを組合せるデルタ−シグマ変調器を提供し、
結果として、より許容できるループ遅延を備えたより簡素なループフィルタを含
みさらに高価な前置フィルタリングを必要としない変調器を得ることである。
ルタ−シグマ変調器の有利な特徴とを組合せるデルタ−シグマ変調器を提供し、
結果として、より許容できるループ遅延を備えたより簡素なループフィルタを含
みさらに高価な前置フィルタリングを必要としない変調器を得ることである。
【００１５】
この発明のさらなる目的は、電力消費がより低く、Ａ／Ｄ変換クロック速度が
減じられ、さらにクロック１０進化方式が簡潔な、デルタ−シグマ変調器を提供
することである。
減じられ、さらにクロック１０進化方式が簡潔な、デルタ−シグマ変調器を提供
することである。
【００１６】
上述の目的は、変調器の順方向経路にダウン変換ミクサ回路を有し、変調器の
フィードバック経路にアップ変換ミクサ回路を有するデルタ−シグマ変調器によ
って満たされた。変調器は、２つのコンポーネント、つまりダウン変換ミクサの
前の帯域フィルタとダウン変換ミクサの後の低域フィルタとを有するループフィ
ルタからなる。ミクサ回路は、同相経路と直角位相経路とを備える単側波帯ミク
サとして実現され得る。このような変調器では、直角位相ミクサの後のループフ
ィルタコンポーネントは、２つの低域フィルタ、つまり同相経路のためのものと
、直角位相経路のためのものとを含む。フィードバックもまた２つの経路を有し
、それらはアップ変換ミクサ回路内で再び組合せられ、入力にフィードバックさ
れるべき実アナログ信号が生成される。この種の変調器についての多くの構成が
存在し、そこにはベースバンドループフィルタセクションと帯域ループフィルタ
セクションとの両者への多数の中間フィードバック経路を備える構成も含まれる
。加えて、この変調器は、公知の方法を用いて縦続型構造で実現され得る。変調
器のＡＤＣのデジタル出力はベースバンド信号を示し、それは従来のデルタ−シ
グマ変調器構成でのように、デジタル信号処理で１０進化される。
フィードバック経路にアップ変換ミクサ回路を有するデルタ−シグマ変調器によ
って満たされた。変調器は、２つのコンポーネント、つまりダウン変換ミクサの
前の帯域フィルタとダウン変換ミクサの後の低域フィルタとを有するループフィ
ルタからなる。ミクサ回路は、同相経路と直角位相経路とを備える単側波帯ミク
サとして実現され得る。このような変調器では、直角位相ミクサの後のループフ
ィルタコンポーネントは、２つの低域フィルタ、つまり同相経路のためのものと
、直角位相経路のためのものとを含む。フィードバックもまた２つの経路を有し
、それらはアップ変換ミクサ回路内で再び組合せられ、入力にフィードバックさ
れるべき実アナログ信号が生成される。この種の変調器についての多くの構成が
存在し、そこにはベースバンドループフィルタセクションと帯域ループフィルタ
セクションとの両者への多数の中間フィードバック経路を備える構成も含まれる
。加えて、この変調器は、公知の方法を用いて縦続型構造で実現され得る。変調
器のＡＤＣのデジタル出力はベースバンド信号を示し、それは従来のデルタ−シ
グマ変調器構成でのように、デジタル信号処理で１０進化される。
【００１７】
したがって、結果として生じるこの発明のハイブリッド帯域およびベースバン
ドデルタ−シグマ変調器は、より簡潔な前置フィルタリング等の、帯域デルタ−
シグマ変調器の利点のいくつかと、多大なループ遅延補償等の、ベースバンドデ
ルタ−シグマ変調器の利点のいくつかとを提供する。この発明によって提供され
る他の利点は、低電力消費と改善されたイメージ阻止とを含む。低電力消費は、
帯域デルタ−シグマ変調器と同様に、直線性のために高い電流ステージを１つし
か必要としないことで得られる。対照的に、図１０で示される先行技術の直角位
相ベースバンド構成は、２つの高い電流ミクサと２つの高い電流デルタ−シグマ
入力ステージとを必要とする。この発明の構成では、ループ内のミクサの直線性
要件は、ほぼ対象の帯域幅にわたるループフィルタの第１の部分によって提供さ
れる利得のぶんだけ減じられる。ミクシングオペレーションをループへと移動さ
せることによって、この発明の改善されたイメージ阻止が達成される。利得と、
ループの直角位相経路の間の位相不整合誤差とは、信号上ではなく、量子化雑音
上に主に働き、それゆえに不整合誤差効果が減じられる。このことによってさら
に、前置フィルタの要件が減じられる。
ドデルタ−シグマ変調器は、より簡潔な前置フィルタリング等の、帯域デルタ−
シグマ変調器の利点のいくつかと、多大なループ遅延補償等の、ベースバンドデ
ルタ−シグマ変調器の利点のいくつかとを提供する。この発明によって提供され
る他の利点は、低電力消費と改善されたイメージ阻止とを含む。低電力消費は、
帯域デルタ−シグマ変調器と同様に、直線性のために高い電流ステージを１つし
か必要としないことで得られる。対照的に、図１０で示される先行技術の直角位
相ベースバンド構成は、２つの高い電流ミクサと２つの高い電流デルタ−シグマ
入力ステージとを必要とする。この発明の構成では、ループ内のミクサの直線性
要件は、ほぼ対象の帯域幅にわたるループフィルタの第１の部分によって提供さ
れる利得のぶんだけ減じられる。ミクシングオペレーションをループへと移動さ
せることによって、この発明の改善されたイメージ阻止が達成される。利得と、
ループの直角位相経路の間の位相不整合誤差とは、信号上ではなく、量子化雑音
上に主に働き、それゆえに不整合誤差効果が減じられる。このことによってさら
に、前置フィルタの要件が減じられる。
【００１８】
図１を参照すると、この発明の第１の実施例は、両側波帯ハイブリッド帯域お
よびベースバンドデルタ−シグマ変調器２５である。両側波帯変調器は、順方向
経路にダウン変換ミクサ回路３０を含み、フィードバック経路にアップ変換ミク
サ回路３８を含む。入力ＲＦ信号はアンテナ２０で受取られ、前置フィルタ回路
２２と低雑音増幅２４とを通って進み、その後変調器に入力される。変調器２５
の第１の回路は入力デルタ接合２６であり、そこで入力信号２１はフィードバッ
ク信号２３との差分がとられ、エラー信号２９が作られる。エラー信号２９は、
帯域雑音整形フィルタ２８に、続いてダウン変換ミクサ３０に送られ、そこでそ
の信号は局部発振回路からの信号と混合される。局部発振器４５は、サンプルク
ロック周波数の１／４で動作する。これは両側波帯ミクサであるため、反対側の
ＲＦの側波帯を除くために、広範な前置フィルタ２２で低ＩＦが必要とされる。
次に、ダウン変換ミクサ３０からの信号は、低域雑音整形フィルタ３２を通して
積分され、高精度の低ＩＦ信号が生成される。その信号は次に、デジタル信号６
３を生成するＡ／Ｄ変換器３４で量子化され、１０進化と信号回復とのために、
デジタル信号プロセッサ６０へと供給される。デジタル信号６３はまた、フィー
ドバック経路内のアップ変換ミクサ３８へとフィードバックされ、そこでその信
号は第２の局部発振器９０からの信号と混合され、上述のようなシーケンス［１
、０、−１、０］として実現される。アップ変換ミクサ３８は、信号を生成し、
これは次にデジタル−アナログ変換器５０に送られる。デジタル−アナログ変換
器５０のアナログ出力は、入力デルタ接合２６へと戻されるフィードバック信号
２３である。
よびベースバンドデルタ−シグマ変調器２５である。両側波帯変調器は、順方向
経路にダウン変換ミクサ回路３０を含み、フィードバック経路にアップ変換ミク
サ回路３８を含む。入力ＲＦ信号はアンテナ２０で受取られ、前置フィルタ回路
２２と低雑音増幅２４とを通って進み、その後変調器に入力される。変調器２５
の第１の回路は入力デルタ接合２６であり、そこで入力信号２１はフィードバッ
ク信号２３との差分がとられ、エラー信号２９が作られる。エラー信号２９は、
帯域雑音整形フィルタ２８に、続いてダウン変換ミクサ３０に送られ、そこでそ
の信号は局部発振回路からの信号と混合される。局部発振器４５は、サンプルク
ロック周波数の１／４で動作する。これは両側波帯ミクサであるため、反対側の
ＲＦの側波帯を除くために、広範な前置フィルタ２２で低ＩＦが必要とされる。
次に、ダウン変換ミクサ３０からの信号は、低域雑音整形フィルタ３２を通して
積分され、高精度の低ＩＦ信号が生成される。その信号は次に、デジタル信号６
３を生成するＡ／Ｄ変換器３４で量子化され、１０進化と信号回復とのために、
デジタル信号プロセッサ６０へと供給される。デジタル信号６３はまた、フィー
ドバック経路内のアップ変換ミクサ３８へとフィードバックされ、そこでその信
号は第２の局部発振器９０からの信号と混合され、上述のようなシーケンス［１
、０、−１、０］として実現される。アップ変換ミクサ３８は、信号を生成し、
これは次にデジタル−アナログ変換器５０に送られる。デジタル−アナログ変換
器５０のアナログ出力は、入力デルタ接合２６へと戻されるフィードバック信号
２３である。
【００１９】
サンプリングクロック４６は、変調器２５のためのタイミング信号を提供し、
クロック信号は、Ａ／Ｄ変換器３４に送られ、バッファリング４８の後Ｄ／Ａ変
換器５０にも送られる。ミクサ３０のためのアナログ局部発振器は、サンプルク
ロック４６の１／４回路４５から得られる。ミクサ３８のためのデジタル局部発
振器は、機能ブロック９０（ｃｏｓ ｎ・π／２）で実現され、これもまたサン
プリングクロックの周波数の１／４で動作している。上述のように、ミクサ回路
をより簡潔に実現するためには、局部発振器をサンプルレートの１／４で動作さ
せることが通例望まれる。しかし、特定の応用に依存して、他の周波数もまた局
部発振器の周波数に対して用いられ得る。アナログ−デジタル変換器３４とＤ／
Ａ変換器５０とは、クロックのフルレートでクロックする。
クロック信号は、Ａ／Ｄ変換器３４に送られ、バッファリング４８の後Ｄ／Ａ変
換器５０にも送られる。ミクサ３０のためのアナログ局部発振器は、サンプルク
ロック４６の１／４回路４５から得られる。ミクサ３８のためのデジタル局部発
振器は、機能ブロック９０（ｃｏｓ ｎ・π／２）で実現され、これもまたサン
プリングクロックの周波数の１／４で動作している。上述のように、ミクサ回路
をより簡潔に実現するためには、局部発振器をサンプルレートの１／４で動作さ
せることが通例望まれる。しかし、特定の応用に依存して、他の周波数もまた局
部発振器の周波数に対して用いられ得る。アナログ−デジタル変換器３４とＤ／
Ａ変換器５０とは、クロックのフルレートでクロックする。
【００２０】
図２を参照すると、この発明の第２の実施例は、単側波帯ハイブリッド帯域お
よびベースバンドデルタ−シグマ変調器１２５である。図１の両側波帯実施例で
のように、変調器１２５の前で、入力ＲＦ信号がアンテナ２０で受取られ、前置
フィルタ回路２２と前置増幅器２４とを通って進み、その後変調器１２５に入力
される。しかし、前置フィルタの要件は、図１の両側波帯実施例で必要とされる
ほど厳しくはない。変調器１２５の第１の回路は、入力デルタ接合２６であり、
そこで入力信号２１はフィードバック信号２３との差分がとられ、エラー信号２
９が作られる。エラー信号２９は帯域フィルタ２８に送られる。次に、帯域フィ
ルタ２８の出力は、ダウン変換ミクサ３０に送られ、それはその信号を低ＩＦに
変換し、直角位相（Ｑ）２７チャネルと同相（Ｉ）３１チャネルとからなる複合
信号を作る。これらのチャネルの各々は、低域フィルタ３２および３３と、アナ
ログ−デジタル変換器３４および３５によって処理される。結果として得られる
出力チャネル、Ｑｏｕｔ３６とＩｏｕｔ３７とは次に、１０進化フィルタリング
と信号回復とのために、デジタル信号プロセッサ６０に送られる。出力チャネル
Ｑｏｕｔ３６とＩｏｕｔ３７とはまた、フィードバック経路にある直角位相アッ
プ変換ミクサ３８へとフィードバックされ、それは複合デジタル低ＩＦチャネル
をデジタル帯域信号にアップ変換する。直角位相アップ変換ミクサ３８の出力４
９から、デジタル帯域信号は次にデジタル−アナログ変換器５０に送られ、これ
は、デジタル帯域信号をアナログ帯域フィードバック信号２３に変換し、それは
入力デルタ接合２６に戻される。
よびベースバンドデルタ−シグマ変調器１２５である。図１の両側波帯実施例で
のように、変調器１２５の前で、入力ＲＦ信号がアンテナ２０で受取られ、前置
フィルタ回路２２と前置増幅器２４とを通って進み、その後変調器１２５に入力
される。しかし、前置フィルタの要件は、図１の両側波帯実施例で必要とされる
ほど厳しくはない。変調器１２５の第１の回路は、入力デルタ接合２６であり、
そこで入力信号２１はフィードバック信号２３との差分がとられ、エラー信号２
９が作られる。エラー信号２９は帯域フィルタ２８に送られる。次に、帯域フィ
ルタ２８の出力は、ダウン変換ミクサ３０に送られ、それはその信号を低ＩＦに
変換し、直角位相（Ｑ）２７チャネルと同相（Ｉ）３１チャネルとからなる複合
信号を作る。これらのチャネルの各々は、低域フィルタ３２および３３と、アナ
ログ−デジタル変換器３４および３５によって処理される。結果として得られる
出力チャネル、Ｑｏｕｔ３６とＩｏｕｔ３７とは次に、１０進化フィルタリング
と信号回復とのために、デジタル信号プロセッサ６０に送られる。出力チャネル
Ｑｏｕｔ３６とＩｏｕｔ３７とはまた、フィードバック経路にある直角位相アッ
プ変換ミクサ３８へとフィードバックされ、それは複合デジタル低ＩＦチャネル
をデジタル帯域信号にアップ変換する。直角位相アップ変換ミクサ３８の出力４
９から、デジタル帯域信号は次にデジタル−アナログ変換器５０に送られ、これ
は、デジタル帯域信号をアナログ帯域フィードバック信号２３に変換し、それは
入力デルタ接合２６に戻される。
【００２１】
図３を参照すると、図２の単側波帯変調器の実施例が、減じられたサンプルレ
ート回路を備えて示される。図３の変調器３２５では、アナログ−デジタル変換
器３４および３５は、主クロックの半分のレートでクロックし、一方で、Ｄ／Ａ
変換器は、主クロックのフルレートでクロックする。サンプルレートにおけるこ
の減少は、局部発振器がサンプルクロック周波数の１／４で動作する場合に可能
である。上述のように、デジタル局部発振器のシーケンスは、Ｉチャネルでは［
１、０、−１、０］であり、Ｑチャネルでは［０、１、０、−１］である。した
がって、図３のアップ変換ミクサの出力は、［Ｉｏｕｔ（１）、Ｑｏｕｔ（２）
、−Ｉｏｕｔ（３）、−Ｑｏｕｔ（４）、...］である。いずれのチャネルでも
、サンプルが１つおきに破棄されることが注目される。したがって、Ａ／Ｄ変換
器３４および３５のサンプルレートを係数２で減じることができる。所望の出力
［Ｉｏｕｔ（１）、Ｉｏｕｔ（３）、...］と［Ｑｏｕｔ（２）、Ｑｏｕｔ（４
）、...］とを生成するように、これらのＡ／Ｄ変換器を異なるクロック位相で
サンプリングすることができ、または、これらを同位相でサンプリングすること
ができ、したがって、Ｉチャネルの適切な遅延が必要とされる。この遅延５３は
、事実上アップサンプリング５２の後、フィードバック経路内で起こらなければ
ならず、同様に、変調器３２５の後の出力経路内で、アップサンプリング５２の
後、起こらなければならない。アップ変換フィードバック回路６７は、簡単な論
理にまで減じられる。出力経路回路６８は、さらなる回路の負担なしで、ＤＳＰ
６０に吸収され得る。サンプルレートの減少は、より低い電力動作および／また
はＡ／Ｄ回路の許容できる整定時間がより長いことによる、より速い全体の動作
速度等の、実現における利点を可能にする。
ート回路を備えて示される。図３の変調器３２５では、アナログ−デジタル変換
器３４および３５は、主クロックの半分のレートでクロックし、一方で、Ｄ／Ａ
変換器は、主クロックのフルレートでクロックする。サンプルレートにおけるこ
の減少は、局部発振器がサンプルクロック周波数の１／４で動作する場合に可能
である。上述のように、デジタル局部発振器のシーケンスは、Ｉチャネルでは［
１、０、−１、０］であり、Ｑチャネルでは［０、１、０、−１］である。した
がって、図３のアップ変換ミクサの出力は、［Ｉｏｕｔ（１）、Ｑｏｕｔ（２）
、−Ｉｏｕｔ（３）、−Ｑｏｕｔ（４）、...］である。いずれのチャネルでも
、サンプルが１つおきに破棄されることが注目される。したがって、Ａ／Ｄ変換
器３４および３５のサンプルレートを係数２で減じることができる。所望の出力
［Ｉｏｕｔ（１）、Ｉｏｕｔ（３）、...］と［Ｑｏｕｔ（２）、Ｑｏｕｔ（４
）、...］とを生成するように、これらのＡ／Ｄ変換器を異なるクロック位相で
サンプリングすることができ、または、これらを同位相でサンプリングすること
ができ、したがって、Ｉチャネルの適切な遅延が必要とされる。この遅延５３は
、事実上アップサンプリング５２の後、フィードバック経路内で起こらなければ
ならず、同様に、変調器３２５の後の出力経路内で、アップサンプリング５２の
後、起こらなければならない。アップ変換フィードバック回路６７は、簡単な論
理にまで減じられる。出力経路回路６８は、さらなる回路の負担なしで、ＤＳＰ
６０に吸収され得る。サンプルレートの減少は、より低い電力動作および／また
はＡ／Ｄ回路の許容できる整定時間がより長いことによる、より速い全体の動作
速度等の、実現における利点を可能にする。
【００２２】
図４を参照すると、図３で示される発明の実施例の実現は、３次単側波帯ハイ
ブリッド帯域およびベースバンドデルタ−シグマ変調器７２５である。この変調
器７２５は、共振器２８と、両方のループに共通の２つのフィードバック経路と
を有する。ループは、イメージ阻止ミクサ３０によって２つのチャネル２７と３
１とに割けられる。さらなる雑音整形と安定度制御とのために、チャネル２７お
よび３１のための別個の積分器３２および３３がイメージ阻止ミクサ３０に続く
。上述の実施例でのように、入力信号２１が入力デルタ接合２６に送られ、フィ
ードバック信号２３との差分がとられる。入力デルタ接合２６からの出力２９は
、共振器２８に送られ、次に、第２のデルタ接合９６で、第２のフィードバック
ループからの第２のフィードバック信号９３との差分がとられる。デルタ接合９
６の出力は直角位相ミクサ３０に送られ、これは、その信号と、局部発振器４５
からの信号とを、−９０度位相オフセット１８を用いて混合することによって、
中間周波数ＩＦへのダウン変換を行ない、ベースバンド信号の直角位相チャネル
Ｑ２７と同相チャネルＩ３１とが生成される。直角位相ミクサ３０は、代替的に
はその入力信号をベースバンドへとダウン変換してもよいが、低ＩＦへのダウン
変換がより好まれる。なぜならば、これが０Ｈｚ成分を回避し、イメージ阻止問
題を減少させるためである。Ｑチャネル２７は、第１の積分器３２に送られ、こ
れは低域機能を実現し、雑音整形を提供する。積分器３２の出力は次にＡ／Ｄ変
換器３４に送られ、Ａ／Ｄ変換器３４はその信号をデジタルベースバンド信号、
Ｑｏｕｔ３６に変換する。Ｑチャネルから位相が９０度ずれた状態で動作するこ
とを除き、ＩチャネルループはＱチャネルループと同様の様態で動作する。Ｉチ
ャネル３１は第２の積分器３３に送られ、次にその信号は、Ａ／Ｄ変換器３５に
送られ、デジタルベースバンド信号、Ｉｏｕｔ３７に変換される。デジタルベー
スバンド出力チャネルＱｏｕｔ３６およびＩｏｕｔ３７は、変調器の出力を構成
し、出力経路内の減じられたサンプルレート補償回路６８に送られ、それは２の
アップサンプリング５１と５２とからなり、Ｉチャネル３７内には単位遅延５３
がある。次に、チャネルは１０進化のためにデジタル信号処理６０に送られる。
チャネルはまたフィードバック経路に送られ、上述のアップ変換回路６７に送ら
れる。アップ変換回路６７の出力４９は、２つのフィードバック経路に割けられ
る。一方の経路は、Ｄ／Ａ変換器９４と利得素子６９とを通って設けられ、第２
のデルタ接合９６でフィードバック信号９３が形成され、他方の経路は、Ｄ／Ａ
変換器５０を通って設けられ、入力デルタ接合２６でフィードバック信号２３が
形成される。
ブリッド帯域およびベースバンドデルタ−シグマ変調器７２５である。この変調
器７２５は、共振器２８と、両方のループに共通の２つのフィードバック経路と
を有する。ループは、イメージ阻止ミクサ３０によって２つのチャネル２７と３
１とに割けられる。さらなる雑音整形と安定度制御とのために、チャネル２７お
よび３１のための別個の積分器３２および３３がイメージ阻止ミクサ３０に続く
。上述の実施例でのように、入力信号２１が入力デルタ接合２６に送られ、フィ
ードバック信号２３との差分がとられる。入力デルタ接合２６からの出力２９は
、共振器２８に送られ、次に、第２のデルタ接合９６で、第２のフィードバック
ループからの第２のフィードバック信号９３との差分がとられる。デルタ接合９
６の出力は直角位相ミクサ３０に送られ、これは、その信号と、局部発振器４５
からの信号とを、−９０度位相オフセット１８を用いて混合することによって、
中間周波数ＩＦへのダウン変換を行ない、ベースバンド信号の直角位相チャネル
Ｑ２７と同相チャネルＩ３１とが生成される。直角位相ミクサ３０は、代替的に
はその入力信号をベースバンドへとダウン変換してもよいが、低ＩＦへのダウン
変換がより好まれる。なぜならば、これが０Ｈｚ成分を回避し、イメージ阻止問
題を減少させるためである。Ｑチャネル２７は、第１の積分器３２に送られ、こ
れは低域機能を実現し、雑音整形を提供する。積分器３２の出力は次にＡ／Ｄ変
換器３４に送られ、Ａ／Ｄ変換器３４はその信号をデジタルベースバンド信号、
Ｑｏｕｔ３６に変換する。Ｑチャネルから位相が９０度ずれた状態で動作するこ
とを除き、ＩチャネルループはＱチャネルループと同様の様態で動作する。Ｉチ
ャネル３１は第２の積分器３３に送られ、次にその信号は、Ａ／Ｄ変換器３５に
送られ、デジタルベースバンド信号、Ｉｏｕｔ３７に変換される。デジタルベー
スバンド出力チャネルＱｏｕｔ３６およびＩｏｕｔ３７は、変調器の出力を構成
し、出力経路内の減じられたサンプルレート補償回路６８に送られ、それは２の
アップサンプリング５１と５２とからなり、Ｉチャネル３７内には単位遅延５３
がある。次に、チャネルは１０進化のためにデジタル信号処理６０に送られる。
チャネルはまたフィードバック経路に送られ、上述のアップ変換回路６７に送ら
れる。アップ変換回路６７の出力４９は、２つのフィードバック経路に割けられ
る。一方の経路は、Ｄ／Ａ変換器９４と利得素子６９とを通って設けられ、第２
のデルタ接合９６でフィードバック信号９３が形成され、他方の経路は、Ｄ／Ａ
変換器５０を通って設けられ、入力デルタ接合２６でフィードバック信号２３が
形成される。
【００２３】
図４の変調器７２５は、共振器２８がイメージ阻止ミクサ３０の前にあること
によって得られる、イメージ阻止ミクサ３０での電力節約を利用する。共振器２
８の中心周波数は、対象の帯域幅にわたる十分な利得がある限りは、事実上、帯
域内のどこにあってもよく、その尖鋭度は、比較的低く（１０から２５）てもよ
い。このため、製造と、温度および他の環境要因によるドリフトとにおいて、共
振器に多くの変形を可能にする。共振器の利得は、およそ共振器での利得の分だ
け、必要とされるミクサの３次インターセプトポイント、ＩＰ３を減少させる。
によって得られる、イメージ阻止ミクサ３０での電力節約を利用する。共振器２
８の中心周波数は、対象の帯域幅にわたる十分な利得がある限りは、事実上、帯
域内のどこにあってもよく、その尖鋭度は、比較的低く（１０から２５）てもよ
い。このため、製造と、温度および他の環境要因によるドリフトとにおいて、共
振器に多くの変形を可能にする。共振器の利得は、およそ共振器での利得の分だ
け、必要とされるミクサの３次インターセプトポイント、ＩＰ３を減少させる。
【００２４】
この発明の単側波帯実施例の別の実現例が図５で示され、それは４次単側波帯
ハイブリッド帯域およびベースバンドデルタ−シグマ変調器８２５である。典型
的には、この発明のより高次の実現が量子化雑音をよりよく抑制するため、４次
回路であるこの実現例は、この発明の好ましい実施例であろう。代替的には、よ
り高次の回路を生成するように、この発明の他の実現例を作ることもできるが、
これらを安定化させることはより困難であろう。さらなる積分器とさらなるフィ
ードバック経路とがループの各々に追加されたことを除き、図５の変調器８２５
は、図４で示される変調器の３次アーキテクチャと同様である。図５を参照する
と、入力信号２１は入力デルタ接合２６でフィードバック信号２３との差分がと
られた後、結果として生じる信号２９が共振器２８に送られる。共振器２８の出
力は、第２のデルタ接合９６で第２のフィードバック信号９３との差分がとられ
、その出力は、低ＩＦへのダウン変換を行なうミクサ３０に送られる。チャネル
Ｑ２７とチャネルＩ３１とは、雑音整形のためにそれぞれの積分器３２と３３と
に送られる。次に、チャネルは別々の同一なローカルフィードバックループに提
供される。各チャネルは、それぞれのローカルデルタ接合７０と８０とにおいて
、それぞれのローカルフィードバック信号１２３と１３３との差分がとられ、そ
れらの出力は、それぞれの第２の積分器７２と８２とに送られる。低域応答は、
フィードバック経路とともに、１対の積分器３２と７２、および、３３と８２の
各々によって提供される。積分器７２と８２との出力の各々は、それぞれのＡ／
Ｄ変換器３４と３５とに送られ、デジタルベースバンドチャネルＱｏｕｔ３６と
Ｉｏｕｔ３７とが生成される。アップサンプリング論理回路６８は、Ｉｏｕｔチ
ャネル３６とＱｏｕｔチャネル３７とを受取り、５１と５２とによってそれらを
２でアップサンプリングし、Ｉチャネル３７は単位遅延５３を有する。アップサ
ンプリング論理回路６８の出力は、１０進化のためにデジタル信号プロセッサ６
０に送られる。変調器出力３６および３７もまたアップ変換回路６７にフィード
バックされ、デジタル帯域信号が生成される。デジタル帯域信号は、デジタル−
アナログ変換器５０に送られ、それはアナログ帯域フィードバック信号２３を提
供する。デジタル帯域信号はまた、利得素子６９を備えるＤ／Ａ変換器９４に送
られ、それはアナログ帯域フィードバック信号９３を提供する。加えて、出力チ
ャネル３６と３７とは、各ローカルフィードバックループ内の、利得素子６９を
備えるローカルＤ／Ａ変換器７６と８６とに送られ、ローカルフィードバックル
ープの各々にローカルフィードバック信号１２３と１３３とを提供する。
ハイブリッド帯域およびベースバンドデルタ−シグマ変調器８２５である。典型
的には、この発明のより高次の実現が量子化雑音をよりよく抑制するため、４次
回路であるこの実現例は、この発明の好ましい実施例であろう。代替的には、よ
り高次の回路を生成するように、この発明の他の実現例を作ることもできるが、
これらを安定化させることはより困難であろう。さらなる積分器とさらなるフィ
ードバック経路とがループの各々に追加されたことを除き、図５の変調器８２５
は、図４で示される変調器の３次アーキテクチャと同様である。図５を参照する
と、入力信号２１は入力デルタ接合２６でフィードバック信号２３との差分がと
られた後、結果として生じる信号２９が共振器２８に送られる。共振器２８の出
力は、第２のデルタ接合９６で第２のフィードバック信号９３との差分がとられ
、その出力は、低ＩＦへのダウン変換を行なうミクサ３０に送られる。チャネル
Ｑ２７とチャネルＩ３１とは、雑音整形のためにそれぞれの積分器３２と３３と
に送られる。次に、チャネルは別々の同一なローカルフィードバックループに提
供される。各チャネルは、それぞれのローカルデルタ接合７０と８０とにおいて
、それぞれのローカルフィードバック信号１２３と１３３との差分がとられ、そ
れらの出力は、それぞれの第２の積分器７２と８２とに送られる。低域応答は、
フィードバック経路とともに、１対の積分器３２と７２、および、３３と８２の
各々によって提供される。積分器７２と８２との出力の各々は、それぞれのＡ／
Ｄ変換器３４と３５とに送られ、デジタルベースバンドチャネルＱｏｕｔ３６と
Ｉｏｕｔ３７とが生成される。アップサンプリング論理回路６８は、Ｉｏｕｔチ
ャネル３６とＱｏｕｔチャネル３７とを受取り、５１と５２とによってそれらを
２でアップサンプリングし、Ｉチャネル３７は単位遅延５３を有する。アップサ
ンプリング論理回路６８の出力は、１０進化のためにデジタル信号プロセッサ６
０に送られる。変調器出力３６および３７もまたアップ変換回路６７にフィード
バックされ、デジタル帯域信号が生成される。デジタル帯域信号は、デジタル−
アナログ変換器５０に送られ、それはアナログ帯域フィードバック信号２３を提
供する。デジタル帯域信号はまた、利得素子６９を備えるＤ／Ａ変換器９４に送
られ、それはアナログ帯域フィードバック信号９３を提供する。加えて、出力チ
ャネル３６と３７とは、各ローカルフィードバックループ内の、利得素子６９を
備えるローカルＤ／Ａ変換器７６と８６とに送られ、ローカルフィードバックル
ープの各々にローカルフィードバック信号１２３と１３３とを提供する。
【００２５】
図５の４次単側波帯ハイブリッドアーキテクチャの性能を改善するのは、帯域
幅の増大、および／または、所与のクロックレートに対する信号対雑音および歪
比、ＳＩＮＤの向上のためである。また、アイドルトーンがさらに抑制されるの
で、スプリアスなしのダイナミックレンジ（ＳＦＤＲ）が向上する。
幅の増大、および／または、所与のクロックレートに対する信号対雑音および歪
比、ＳＩＮＤの向上のためである。また、アイドルトーンがさらに抑制されるの
で、スプリアスなしのダイナミックレンジ（ＳＦＤＲ）が向上する。
【００２６】
この発明のハイブリッド帯域およびベースバンドデルタ−シグマ変換回路をＣ
ＭＯＳまたはＢｉＣＭＯＳ技術で実現することができ、シリコンゲルマニウム（
ＳｉＧｅ）ＢｉＣＭＯＳは、ＶＨＦ、ＬバンドおよびＳバンド通信とレーダシス
テムとへの応用に好ましい技術である。代替的には、ＣＭＯＳ技術を、ソナーお
よび超音波等のより低い周波数応用と、他の音響応用とのために用いることがで
きる。
ＭＯＳまたはＢｉＣＭＯＳ技術で実現することができ、シリコンゲルマニウム（
ＳｉＧｅ）ＢｉＣＭＯＳは、ＶＨＦ、ＬバンドおよびＳバンド通信とレーダシス
テムとへの応用に好ましい技術である。代替的には、ＣＭＯＳ技術を、ソナーお
よび超音波等のより低い周波数応用と、他の音響応用とのために用いることがで
きる。
【００２７】
図では、ミクサ３８は、Ｄ／Ａ変換器５０の前にあるデジタルミクサとして示
されてきた。ミクサ３８は等価的に、Ｄ／Ａ変換器５０および９４に続くアナロ
グミクサにもなり得る。同相および直角位相アップ変換ミクサを有する単側波帯
ハイブリッド帯域およびベースバンドデルタ−シグマ変調器の場合には、Ｄ／Ａ
変換器５０は、直角位相Ｑチャネル３６と同相Ｉチャネル３７とを多重化し、フ
ィードバックＱチャネルとフィードバックＩチャネルとの各々をそれぞれのアナ
ログＱ信号コンポーネントとアナログＩ信号コンポーネントとに別々に変換する
。アナログＱ信号コンポーネントは、直角位相アップ変換ミクサに結合され、ア
ナログＩ信号コンポーネントは、同相アップ変換ミクサに結合されるであろう。
直角位相ミクサと同相ミクサとの出力とは合計されて、実アナログフィードバッ
ク信号が生成される。代替的には、Ｄ／Ａ変換器５０は、第１のＤ／Ａ変換器ブ
ロックおよび第２のＤ／Ａ変換器ブロックとして実現され得る。第１のＤ／Ａ変
換器ブロックは、直角位相Ｑチャネル３６を直角位相アップ変換ミクサに結合し
、第２のＤ／Ａ変換器は、同相Ｉチャネル３７を同相アップ変換ミクサに結合す
るであろう。再び２つのミクサが合計されて、実アナログフィードバック信号が
生成される。
されてきた。ミクサ３８は等価的に、Ｄ／Ａ変換器５０および９４に続くアナロ
グミクサにもなり得る。同相および直角位相アップ変換ミクサを有する単側波帯
ハイブリッド帯域およびベースバンドデルタ−シグマ変調器の場合には、Ｄ／Ａ
変換器５０は、直角位相Ｑチャネル３６と同相Ｉチャネル３７とを多重化し、フ
ィードバックＱチャネルとフィードバックＩチャネルとの各々をそれぞれのアナ
ログＱ信号コンポーネントとアナログＩ信号コンポーネントとに別々に変換する
。アナログＱ信号コンポーネントは、直角位相アップ変換ミクサに結合され、ア
ナログＩ信号コンポーネントは、同相アップ変換ミクサに結合されるであろう。
直角位相ミクサと同相ミクサとの出力とは合計されて、実アナログフィードバッ
ク信号が生成される。代替的には、Ｄ／Ａ変換器５０は、第１のＤ／Ａ変換器ブ
ロックおよび第２のＤ／Ａ変換器ブロックとして実現され得る。第１のＤ／Ａ変
換器ブロックは、直角位相Ｑチャネル３６を直角位相アップ変換ミクサに結合し
、第２のＤ／Ａ変換器は、同相Ｉチャネル３７を同相アップ変換ミクサに結合す
るであろう。再び２つのミクサが合計されて、実アナログフィードバック信号が
生成される。
【図１】 この発明の両側波帯ハイブリッド帯域およびベースバンドデルタ
−シグマ変調器の実施例のブロック図である。
−シグマ変調器の実施例のブロック図である。
【図２】 この発明の単側波帯ハイブリッド帯域およびベースバンドデルタ
−シグマ変調器の実施例のブロック図である。
−シグマ変調器の実施例のブロック図である。
【図３】 減じられたサンプルレート回路を有する図２の実施例のブロック
図である。
図である。
【図４】 図３の発明の実施例の第１の実現例を示す図である。
【図５】 図３の発明の実施例の第２の実現例を示す図である。
【図６】 先行技術で公知の連続時間デルタ−シグマ変調器のブロック図で
ある。
ある。
【図７】 先行技術で公知の離散時間デルタ−シグマ変調器のブロック図で
ある。
ある。
【図８】 先行技術で公知の一般的なデルタ−シグマＡ／Ｄ変換アーキテク
チャのブロック図である。
チャのブロック図である。
【図９】 先行技術で公知のベースバンドデルタ−シグマ変調器を用いるＲ
Ｆ受信システムのブロック図である。
Ｆ受信システムのブロック図である。
【図１０】 先行技術で公知のイメージ阻止デルタ−シグマ変調器を用いる
ＲＦ受信システムのブロック図である。
ＲＦ受信システムのブロック図である。
【図１１】 先行技術で公知の帯域デルタ−シグマ変調器を用いるＲＦ受信
システムのブロック図である。
システムのブロック図である。
【手続補正書】特許協力条約第１９条補正の翻訳文提出書
【提出日】平成１２年１２月５日（２０００．１２．５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
─────────────────────────────────────────────────────
【要約の続き】
変調器の多数の構成が実現され得る。
Claims (64)
- 【請求項１】 デルタ−シグマ変調器であって、 入力信号を受取るための入力ノードと、 フィードフォワード入力とフィードフォワード出力とを有するフィードフォワ
ード経路と、 フィードバック入力とフィードバック出力とを有するフィードバック経路とを
含み、前記フィードフォワード出力は前記フィードバック入力に結合され、前記
フィードバック経路に沿って前記フィードバック出力へと伝わるフィードバック
信号を生成し、 前記デルタ−シグマ変調器はさらに、前記入力ノードの信号内容と前記フィー
ドバック出力との差分をとり、その結果を前記フィードフォワード出力に結合し
て前記フィードフォワード経路に沿って前記フィードフォワード出力へと伝わる
フィードフォワード信号を生成する第１のデルタ接合を含み、 前記フィードフォワード経路は、ダウン変換ミクサとアナログ−デジタル変換
器（ＡＤＣ）とを有し、前記ダウン変換ミクサは前記フィードフォワード信号を
周波数スペクトラムに沿ってより低い搬送周波数へとシフトするのに有効であり
、前記ＡＤＣは前記フィードフォワード信号をデジタル化し、その結果を前記フ
ィードフォワード出力上に置くのに有効であり、 前記フィードバック経路はアップ変換ミクサとデジタル−アナログ変換器（Ｄ
ＡＣ）とを有し、前記アップ変換ミクサは前記フィードバック信号を周波数スペ
クトラムに沿ってより高い搬送周波数へとシフトするのに有効であり、前記ＤＡ
Ｃは前記フィードバック信号をアナログ領域に変換するのに有効である、デルタ
−シグマ変調器。 - 【請求項２】 前記アップ変換ミクサは前記フィードバック経路内で前記Ｄ
ＡＣの前に置かれ、デジタルアップ変換ミクサである、請求項１に記載のデルタ
−シグマ変調器。 - 【請求項３】 前記アップ変換ミクサは前記フィードバック経路内で前記Ｄ
ＡＣの後に置かれ、アナログアップ変換ミクサである、請求項１に記載のデルタ
−シグマ変調器。 - 【請求項４】 前記デルタ−シグマ変調器は連続時間システムとして実現さ
れる、請求項１に記載のデルタ−シグマ変調器。 - 【請求項５】 前記デルタ−シグマ変調器は離散時間システムとして実現さ
れる、請求項１に記載のデルタ−シグマ変調器。 - 【請求項６】 前記フィードフォワード経路はさらに、前記フィードフォワ
ード信号の雑音成分を整形するのに有効な信号整形フィルタを含む、請求項１に
記載のデルタ−シグマ変調器。 - 【請求項７】 前記信号整形フィルタは低域フィルタであり、前記フィード
フォワード経路内で前記ダウン変換ミクサの後に置かれる、請求項６に記載のデ
ルタ−シグマ変調器。 - 【請求項８】 前記フィードフォワード経路内で前記ダウン変換ミクサの前
に置かれる帯域フィルタをさらに含む、請求項１に記載のデルタ−シグマ変調器
。 - 【請求項９】 前記フィードフォワード経路内の前記ＡＤＣを制御するため
のサンプリングクロックをさらに有し、また、前記フィードバック経路内の前記
アップ変換ミクサを制御するための第１のローカルクロックを有し、前記第１の
ローカルクロックは、前記サンプリングクロックの周波数の１／４に実質的に等
しい周波数を有する、請求項１に記載のデルタ−シグマ変調器。 - 【請求項１０】 前記フィードフォワード経路内の前記ダウン変換ミクサを
制御するための第２のローカルクロックをさらに有し、前記第２のローカルクロ
ックは、前記サンプリングクロックの周波数の１／４に実質的に等しい周波数を
有する、請求項８に記載のデルタ−シグマ変調器。 - 【請求項１１】 前記フィードバック経路内の前記ＤＡＣを制御するための
サンプリングクロックをさらに有し、また、前記フィードフォワード経路内の前
記ＡＤＣを制御するためのローカルクロックを有し、前記ローカルクロックは、
前記サンプリングクロックの周波数の半分に実質的に等しい周波数を有する、請
求項１に記載のデルタ−シグマ変調器。 - 【請求項１２】 前記ダウン変換ミクサは、同相チャネルと直角位相チャネ
ルとを生成する単側波帯ダウン変換器である、請求項１に記載のデルタ−シグマ
変調器。 - 【請求項１３】 前記フィードフォワード経路内の前記ＡＤＣは、同相ＡＤ
Ｃと直角位相ＡＤＣとを含み、前記同相ＡＤＣは、前記同相チャネルに結合され
、前記直角位相ＡＤＣは、前記直角位相チャネルに結合される、請求項１２に記
載のデルタ−シグマ変調器。 - 【請求項１４】 前記フィードバック経路内の前記アップ変換ミクサは、同
相アップ変換ミクサコンポーネントと、直角位相アップ変換ミクサコンポーネン
トと、前記同相アップ変換ミクサコンポーネントおよび前記直角位相アップ変換
ミクサコンポーネントの出力を合計するための加算ノードとを有する単側波帯ア
ップ変換器であり、前記同相ＡＤＣの出力は前記同相アップ変換ミクサコンポー
ネントの入力に結合され、前記直角位相ＡＤＣの出力は前記直角位相アップ変換
ミクサコンポーネントの入力に結合される、請求項１３に記載のデルタ−シグマ
変調器。 - 【請求項１５】 第２のデルタ接合と第２のＤＡＣと共振器とをさらに有し
、前記第２のＤＡＣは前記フィードバック経路から前記フィードバック信号を受
取るように結合され、前記第２のデルタ接合は、域入力信号を受取ってそれと前
記第２のＤＡＣの出力との差分をとるのに有効であり、前記第２のデルタ接合の
出力は前記共振器に結合され、前記共振器は前記入力ノードで前記入力信号を生
成する、請求項１に記載のデルタ−シグマ変調器。 - 【請求項１６】 前記信号整形フィルタは複数の積分器を含み、その各々は
、前記ＡＤＣの出力からのそれぞれのローカルフィードバック経路を有する、請
求項６に記載のデルタ−シグマ変調器。 - 【請求項１７】 第２のデルタ接合ノードと、雑音整形フィルタと、ローカ
ルＤＡＣとをさらに含み、前記第２のデルタ接合はフィードフォワード信号と前
記ローカルＤＡＣの出力との差分をとるのに有効であり、前記第２のデルタ接合
の出力は前記雑音整形フィルタに結合され、前記ＡＤＣは前記雑音整形フィルタ
の出力を量子化してデジタル化するのに有効であり、前記ＡＤＣの出力は、前記
フィードフォワード出力と前記ローカルＤＡＣの入力とに結合される、請求項１
に記載のデルタ−シグマ変調器。 - 【請求項１８】 デルタ−シグマ変調器であって、 入力信号を受取るための入力ノードと、 フィードフォワード経路に沿って伝わるフィードフォワード信号を受取るため
のフィードフォワード入力と、同相フィードフォワード出力と、直角位相フィー
ドフォワード出力とを有するフィードフォワード経路とを含み、前記フィードフ
ォワード経路はさらに、 ａ） 同相ダウン変換ミクサコンポーネントと直角位相ダウン変換ミクサコン
ポーネントとを有する単側波帯ダウン変換ミクサを有し、前記直角位相ダウン変
換ミクサコンポーネントは前記同相ダウン変換ミクサコンポーネントから位相が
ずれており、前記単側波帯ダウン変換器は前記フィードフォワード信号を前記同
相ダウン変換ミクサコンポーネントと直角位相ダウン変換ミクサコンポーネント
との両者に与えるのに有効であり、前記同相ダウン変換ミクサコンポーネントと
前記直角位相ダウン変換ミクサコンポーネントとの各々は、前記フィードフォワ
ード信号を周波数スペクトラムに沿って第１の予め定められた搬送周波数にシフ
トするのに有効であり、前記同相ミクサコンポーネントの出力は前記同相フィー
ドフォワード出力に結合され、前記直角位相ミクサコンポーネントの出力は前記
直角位相フィードフォワード出力に結合され、前記フィードフォワード経路はさ
らに、 ｂ） 前記フィードフォワード信号の雑音成分を整形するための雑音整形回路
ブロックと、 ｃ） 前記フィードフォワード信号をデジタル化するためのアナログ−デジタ
ル変換器（ＡＤＣ）回路ブロックとを有し、 フィードバック経路は、フィードバック出力と、同相フィードバック入力と、
直角位相フィードバック入力とを有し、前記同相フィードフォワード出力は前記
同相フィードバック入力に結合され、前記直角位相フィードフォワード出力は前
記直角位相フィードバック入力に結合され、前記同相フィードバック入力と前記
直角位相フィードバック入力とは前記フィードバック経路に沿って前記フィード
バック出力へと伝わる複合フィードバック信号を受取り、前記フィードバック経
路はさらに、 ｉ） 前記同相フィードバック入力に結合された同相アップ変換ミクサコンポ
ーネントと、前記直角位相フィードバック入力に結合される直角位相アップ変換
ミクサコンポーネントと、前記同相アップ変換ミクサコンポーネントおよび前記
直角位相アップ変換ミクサコンポーネントの出力に結合される加算接合とを有す
る単側波帯アップ変換ミクサを有し、前記直角位相アップ変換ミクサコンポーネ
ントは、前記同相アップ変換ミクサコンポーネントから位相がずれており、前記
単側波帯アップ変換ミクサは、前記複合フィードバック信号を周波数スペクトラ
ムに沿って、入力搬送周波数に等しい第２の予め定められた搬送周波数へとシフ
トするのに有効であり、前記フィードバック経路はさらに、 ii） 前記複合フィードバック信号をアナログ領域に変換するためのデジタル
−アナログ変換器（ＤＡＣ）回路ブロックと、 前記入力ノードの信号内容と前記フィードバック出力との差分をとり、その結
果を前記フィードフォワード入力に結合し、前記フィードフォワード経路に沿っ
て伝わる前記フィードフォワード信号を生成する第１のデルタ接合とを有する、
デルタ−シグマ変調器。 - 【請求項１９】 前記第２の予め定められた搬送周波数は、入力信号の搬送
周波数に等しい、請求項１８に記載のデルタ−シグマ変調器。 - 【請求項２０】 前記第１の予め定められた搬送周波数は、前記第２の予め
定められた搬送周波数よりも低い、請求項１８に記載のデルタ−シグマ変調器。 - 【請求項２１】 前記フィードフォワード入力で受取られる前記フィードフ
ォワード信号は帯域信号であり、前記単側波帯ダウン変換ミクサは、前記フィー
ドフォワード信号をベースバンド信号に変換する、請求項１８に記載のデルタ−
シグマ変調器。 - 【請求項２２】 前記フィードフォワード入力で受取られる前記フィードフ
ォワード信号は帯域信号であり、前記単側波帯ダウン変換ミクサは、前記フィー
ドフォワード信号をＩＦ信号に変換する、請求項１８に記載のデルタ−シグマ変
調器。 - 【請求項２３】 前記帯域信号はＲＦ信号であり、前記ＩＦ信号は前記ＲＦ
信号よりも低い搬送周波数を有する、請求項２２に記載のデルタ−シグマ変調器
。 - 【請求項２４】 前記単側波帯アップ変換ミクサは、前記フィードバック経
路内で前記ＤＡＣ回路ブロックの前に置かれ、それはデジタル単側波帯アップ変
換ミクサである、請求項１８に記載のデルタ−シグマ変調器。 - 【請求項２５】 前記単側波帯アップ変換ミクサは、前記フィードバック経
路内で前記ＤＡＣ回路ブロックの後に置かれ、それはアナログ単側波帯アップ変
換ミクサである、請求項１８に記載のデルタ−シグマ変調器。 - 【請求項２６】 前記ＤＡＣ回路ブロックは入力が前記同相フィードバック
入力と直角位相フィードバック入力との両者に結合された単一デジタル−アナロ
グ変換回路であり、前記単一デジタル−アナログ変換回路は前記同相フィードバ
ック入力と前記直角位相フィードバック入力とを、それぞれの同相アナログ信号
コンポーネントと直角位相アナログ信号コンポーネントとに多重化するのに有効
であり、前記同相アナログ信号コンポーネントは前記同相アップ変換ミクサコン
ポーネントに結合され、前記直角位相アナログ信号コンポーネントは前記直角位
相アップ変換ミクサコンポーネントに結合される、請求項２５に記載のデルタ−
シグマ変調器。 - 【請求項２７】 前記ＤＡＣ回路ブロックは、第１のデジタル−アナログ（
ＤＡＣ）サブブロックと、第２のデジタル−アナログ（ＤＡＣ）サブブロックと
を含み、前記同相アップ変換ミクサコンポーネントは前記第１のＤＡＣサブブロ
ックを通して前記同相フィードバック入力に結合され、前記直角位相アップ変換
ミクサコンポーネントは前記ＤＡＣサブブロックを通して前記直角位相フィード
バック入力に結合される、請求項２５に記載のデルタ−シグマ変調器。 - 【請求項２８】 前記ＡＤＣ回路ブロックは、前記フィードフォワード経路
内の前記単側波帯ダウン変換ミクサの後に置かれ、前記ＡＤＣ回路ブロックはさ
らに、第１のアナログ−デジタル変換器（ＡＤＣ）サブブロックと、第２のアナ
ログ−デジタル変換器（ＡＤＣ）サブブロックとを含み、前記第１のＡＤＣサブ
ブロックと前記第２のＡＤＣサブブロックとの各々はそれらのそれぞれの入力を
デジタル化するのに有効であり、前記同相ミクサコンポーネントの出力は前記第
１のＡＤＣサブブロックを通して前記同相フィードフォワード出力に結合され、
前記直角位相ミクサコンポーネントの出力は前記第２のＡＤＣサブブロックを通
して前記直角位相フィードフォワード出力に結合される、請求項１８に記載のデ
ルタ−シグマ変調器。 - 【請求項２９】 前記雑音整形回路ブロックは、前記フィードフォワード経
路内の前記単側波帯ダウン変換ミクサの後に置かれ、前記雑音整形回路はさらに
、第１のフィルタ回路と第２のフィルタ回路とを含み、前記同相ミクサコンポー
ネントの出力は前記第１のフィルタ回路を通して前記同相フィードフォワード出
力に結合され、前記直角位相ミクサコンポーネントの出力は前記第２のフィルタ
回路を通して前記直角位相フィードフォワード出力に結合される、請求項１８に
記載のデルタ−シグマ変調器。 - 【請求項３０】 前記第１のフィルタ回路と前記第２のフィルタ回路とは低
域フィルタである、請求項２９に記載のデルタ−シグマ変調器。 - 【請求項３１】 前記フィードフォワード経路内で前記単側波帯ダウン変換
ミクサの前に置かれ、前記フィードフォワード入力を前記単側波帯ダウン変換ミ
クサに結合する帯域フィルタをさらに含む、請求項２９に記載のデルタ−シグマ
変調器。 - 【請求項３２】 前記雑音整形回路ブロックは、前記フィードフォワード経
路内の前記単側波帯ダウン変換ミクサと前記ＡＤＣ回路ブロックとの間に置かれ
、前記ＡＤＣ回路ブロックはさらに、第１のアナログ−デジタル変換器（ＡＤＣ
）サブブロックと、第２のアナログ−デジタル変換器（ＡＤＣ）サブブロックと
を含み、前記第１のＡＤＣサブブロックと前記第２のＡＤＣサブブロックとの各
々は、それらのそれぞれの入力をデジタル化するのに有効であり、前記第１のフ
ィルタ回路の出力は前記第１のＡＤＣサブブロックの入力に結合され、前記第２
のフィルタ回路の出力は前記第２のＡＤＣサブブロックの入力に結合され、前記
同相ミクサコンポーネントの出力は前記第１のフィルタ回路と前記第１のＡＤＣ
サブブロックとを通して前記同相フィードフォワード出力に結合され、前記直角
位相ミクサコンポーネントの出力は前記第２のフィルタ回路と前記第２のＡＤＣ
サブブロックとを通して前記直角位相フィードフォワード出力に結合される、請
求項２９に記載のデルタ−シグマ変調器。 - 【請求項３３】 第２のデルタ接合と、第２のＤＡＣ回路ブロックと、共振
器とをさらに有し、前記第２のＤＡＣ回路ブロックは前記フィードバック経路か
ら前記複合フィードバック信号を受取るように結合され、前記第２のデルタ接合
は帯域入力信号を受取ってそれと前記第２のＤＡＣ出力との差分をとるのに有効
であり、前記第２のデルタ接合の出力は前記共振器に結合され、前記共振器は前
記入力ノードにおいて前記入力信号を生成する、請求項１８に記載のデルタ−シ
グマ変調器。 - 【請求項３４】 前記ＡＤＣ回路ブロックは、第２のデルタ接合ノードと、
第２の雑音整形回路ブロックと、量子化器と、ローカルＤＡＣとを含み、前記第
２のデルタ接合は前記フィードフォワード信号と前記ローカルＤＡＣの出力との
差分をとるのに有効であり、前記第２のデルタ接合の出力は前記第２の雑音整形
回路ブロックに結合され、前記量子化器は前記第２の雑音整形回路ブロックの出
力を量子化しさらにデジタル化するのに有効であり、前記量子化器の出力は前記
ローカルＤＡＣの入力に結合される、請求項１８に記載のデルタ−シグマ変調器
。 - 【請求項３５】 前記雑音整形回路ブロックは複数の積分器を含み、その各
々は前記ＡＤＣ回路ブロックの出力からのそれぞれのローカルフィードバック経
路を有する、請求項１８に記載のデルタ−シグマ変調器。 - 【請求項３６】 前記フィードフォワード経路内の前記ＡＤＣ回路ブロック
を制御するためのサンプリングクロックをさらに有し、また、前記フィードバッ
ク経路内の前記単側波帯アップ変換ミクサを制御するための第１のローカルクロ
ックを有し、前記第１のローカルクロックは前記サンプリングクロックの周波数
の１／４に実質的に等しい周波数を有する、請求項１８に記載のデルタ−シグマ
変調器。 - 【請求項３７】 前記フィードフォワード経路内の前記単側波帯ダウン変換
ミクサを制御するための第２のローカルクロックをさらに有し、前記第２のロー
カルクロックは、前記サンプリングクロックの周波数の１／４に実質的に等しい
周波数を有する、請求項３６に記載のデルタ−シグマ変調器。 - 【請求項３８】 前記フィードバック経路内の前記ＤＡＣ回路ブロックを制
御するためのサンプリングクロックをさらに有し、また、前記フィードフォワー
ド経路内の前記ＡＤＣ回路ブロックを制御するためのローカルクロックをさらに
有し、前記ローカルクロックは、前記サンプリングクロックの周波数の半分に実
質的に等しい周波数を有する、請求項１８に記載のデルタ−シグマ変調器。 - 【請求項３９】 前記直角位相ダウン変換ミクサコンポーネントは、前記同
相ダウン変換ミクサコンポーネントから位相が９０°ずれている、請求項１８に
記載のデルタ−シグマ変調器。 - 【請求項４０】 前記直角位相アップ変換ミクサコンポーネントは、同相ア
ップ変換ミクサコンポーネントから位相が９０°ずれている、請求項１８に記載
のデルタ−シグマ変調器。 - 【請求項４１】 前記デルタ−シグマ変調器は、連続時間システムとして実
現される、請求項１８に記載のデルタ−シグマ変調器。 - 【請求項４２】 前記デルタ−シグマ変調器は、離散時間システムとして実
現される、請求項１８に記載のデルタ−シグマ変調器。 - 【請求項４３】 前記雑音整形回路ブロックは低域フィルタを含み、前記フ
ィードフォワード経路内で前記単側波帯ダウン変換ミクサの後に置かれる、請求
項１８に記載のデルタ−シグマ変調器。 - 【請求項４４】 前記フィードフォワード経路内で前記単側波帯ダウン変換
ミクサの前に置かれる帯域フィルタをさらに含む、請求項１８に記載のデルタ−
シグマ変調器。 - 【請求項４５】 デルタ−シグマ変調器であって、 帯域入力信号を受取るための入力ノードと、 フィードフォワード入力、同相フィードフォワード出力、および直角位相フィ
ードフォワード出力を有するフィードフォワード経路とを含み、前記フィードフ
ォワード入力は前記フィードフォワード経路に沿って伝わるフィードフォワード
信号を受取るのに有効であり、前記フィードフォワード経路はさらに、 ａ） 同相ダウン変換ミクサコンポーネントと直角位相ダウン変換ミクサコン
ポーネントとを有する単側波帯ダウン変換ミクサを有し、前記直角位相ダウン変
換ミクサコンポーネントは前記同相ダウン変換ミクサコンポーネントから位相が
ずれており、前記単側波帯ダウン変換器は前記フィードフォワード信号を前記同
相ダウン変換ミクサコンポーネントと直角位相ダウン変換ミクサコンポーネント
との両者に与えるのに有効であり、前記同相ダウン変換ミクサコンポーネントと
前記直角位相ダウン変換ミクサコンポーネントとの各々は前記フィードフォワー
ド信号を周波数スペクトラムに沿って第１の予め定められた搬送周波数にシフト
するのに有効であり、前記フィードフォワード経路はさらに、 ｂ） 第１の雑音整形フィルタと第２の雑音整形フィルタとを有し、前記同相
ミクサコンポーネントの出力は前記第１の雑音整形フィルタの入力に結合され、
前記直角位相ミクサコンポーネントの出力は前記第２の雑音整形フィルタの入力
に結合され、前記フィードフォワード経路はさらに、 ｃ） 第１のアナログ−デジタル変換器（ＡＤＣ）と、第２のアナログ−デジ
タル変換器（ＡＤＣ）とを有し、前記第１の雑音整形フィルタの出力は前記第１
のＡＤＣを通して前記同相フィードフォワード出力に結合され、前記第２の雑音
整形フィルタの出力は前記第２のＡＤＣを通して前記直角位相フィードフォワー
ド出力に結合され、 フィードバック経路は、フィードバック出力と、同相フィードバック入力と、
直角位相フィードバック入力とを有し、前記同相フィードフォワード出力は前記
同相フィードバック入力に結合され、前記直角位相フィードフォワード出力は前
記直角位相フィードバック入力に結合され、前記同相フィードバック入力と前記
直角位相フィードバック入力とは前記フィードバック経路に沿って前記フィード
バック出力へと伝わる複合フィードバック信号を受取り、前記フィードバック経
路はさらに、 ｉ） 前記同相フィードバック入力に結合された同相アップ変換ミクサコンポ
ーネントと、前記直角位相フィードバック入力に結合される直角位相アップ変換
ミクサコンポーネントと、前記同相アップ変換ミクサコンポーネントおよび前記
直角位相アップ変換ミクサコンポーネントの出力に結合される加算接合とを有す
る単側波帯アップ変換ミクサを有し、前記直角位相アップ変換ミクサコンポーネ
ントは、前記同相アップ変換ミクサコンポーネントから位相がずれており、前記
単側波帯アップ変換ミクサは、前記複合フィードバック信号を周波数スペクトラ
ムに沿って前記第１の予め定められた搬送周波数よりも高い第２の予め定められ
た搬送周波数へとシフトするのに有効であり、前記フィードバック経路はさらに
、 ii） 前記複合フィードバック信号をアナログ領域に変換するためのデジタル
−アナログ変換器（ＤＡＣ）回路ブロックと、 前記入力ノードの信号内容と前記フィードバック出力との差分をとり、その結
果を前記フィードフォワード入力に結合し、前記フィードフォワード経路に沿っ
て伝わる前記フィードフォワード信号を生成する第１のデルタ接合とを有する、
デルタ−シグマ変調器。 - 【請求項４６】 前記第２の予め定められた搬送周波数は帯域入力信号の搬
送周波数に等しい、請求項４５に記載のデルタ−シグマ変調器。 - 【請求項４７】 前記同相ダウン変換ミクサコンポーネントと前記直角位相
ダウン変換ミクサコンポーネントとは前記フィードフォワード信号をベースバン
ド信号に変換する、請求項４５に記載のデルタ−シグマ変調器。 - 【請求項４８】 前記同相ダウン変換ミクサコンポーネントと前記直角位相
ダウン変換ミクサコンポーネントとは、前記フィードフォワード信号をＩＦ信号
に変換する、請求項４５に記載のデルタ−シグマ変調器。 - 【請求項４９】 前記第１の雑音整形フィルタおよび前記第２の雑音整形フ
ィルタのうちの少なくとも１つは、複数の積分器を含み、その各々は、前記第１
のアナログ−デジタル変換器および前記第２のアナログ−デジタル変換器のうち
のそれぞれ１つの出力からのそれぞれのローカルフィードバック経路を有する、
請求項４５に記載のデルタ−シグマ変調器。 - 【請求項５０】 前記フィードフォワード経路内の前記単側波帯ダウン変換
ミクサの前に置かれ、前記フィードフォワード入力を前記単側波帯ダウン変換ミ
クサに結合する帯域フィルタをさらに含む、請求項４５に記載のデルタ−シグマ
変調器。 - 【請求項５１】 前記第１の雑音整形フィルタと前記第２の雑音整形フィル
タとは低域フィルタである、請求項４５に記載のデルタ−シグマ変調器。 - 【請求項５２】 前記単側波帯アップ変換ミクサは、前記フィードバック経
路内の前記ＤＡＣ回路ブロックの前に置かれ、それはデジタル単側波帯アップ変
換ミクサである、請求項４５に記載のデルタ−シグマ変調器。 - 【請求項５３】 前記単側波帯アップ変換ミクサは、前記フィードバック経
路内の前記ＤＡＣ回路ブロックの後に置かれ、それはアナログ単側波帯アップ変
換ミクサである、請求項４５に記載のデルタ−シグマ変調器。 - 【請求項５４】 前記ＤＡＣ回路ブロックは入力が前記同相フィードバック
入力と前記直角位相フィードバック入力との両者に結合される単一デジタル−ア
ナログ変換回路であり、前記単一デジタル−アナログ変換回路は前記同相フィー
ドバック入力と前記直角位相フィードバック入力とを、それぞれの同相アナログ
信号コンポーネントと直角位相アナログ信号コンポーネントとに多重化するのに
有効であり、前記同相アナログ信号コンポーネントは前記同相アップ変換ミクサ
コンポーネントに結合され、前記直角位相アナログ信号コンポーネントは前記直
角位相アップ変換ミクサコンポーネントに結合される、請求項５３に記載のデル
タ−シグマ変調器。 - 【請求項５５】 前記ＤＡＣ回路ブロックは、第１のデジタル−アナログ（
ＤＡＣ）サブブロックと、第２のデジタル−アナログ（ＤＡＣ）サブブロックと
を含み、前記同相アップ変換ミクサコンポーネントは前記第１のＤＡＣサブブロ
ックを通して前記同相フィードバック入力に結合され、前記直角位相アップ変換
ミクサコンポーネントは前記ＤＡＣサブブロックを通して前記直角位相フィード
バック入力に結合される、請求項５３に記載のデルタ−シグマ変調器。 - 【請求項５６】 第２のデルタ接合と、第２のＤＡＣ回路ブロックと、共振
器とをさらに有し、前記第２のＤＡＣ回路ブロックは前記フィードバック経路か
ら前記複合フィードバック信号を受取るように結合され、前記第２のデルタ接合
は帯域入力信号を受取ってそれと前記第２のＤＡＣの出力との差分をとるのに有
効であり、前記第２のデルタ接合の出力は前記共振器に結合され、前記共振器は
前記入力ノードにおいて前記入力信号を生成する、請求項４５に記載のデルタ−
シグマ変調器。 - 【請求項５７】 前記第１のＡＤＣと前記第２のＡＤＣとのうちの少なくと
も１つは、第２のデルタ接合ノードと、第３の雑音整形フィルタと、量子化器と
、ローカルＤＡＣとを含み、前記第２のデルタ接合は前記フィードフォワード信
号と前記ローカルＤＡＣの出力との差分をとるのに有効であり、前記第２のデル
タ接合の出力は前記第３の雑音整形フィルタに結合され、前記量子化器は前記第
３の雑音整形回路ブロックの出力を量子化しさらにデジタル化するのに有効であ
り、前記量子化器の出力は前記ローカルＤＡＣの入力に結合される、請求項４５
に記載のデルタ−シグマ変調器。 - 【請求項５８】 前記フィードフォワード経路内の前記第１のＡＤＣと前記
第２のＡＤＣとを制御するためのサンプリングクロックをさらに有し、また、前
記フィードバック経路内の前記単側波帯アップ変換ミクサを制御するための第１
のローカルクロックを有し、前記第１のローカルクロックは前記サンプリングク
ロックの周波数の１／４に実質的に等しい周波数を有する、請求項４５に記載の
デルタ−シグマ変調器。 - 【請求項５９】 前記フィードフォワード経路内の前記単側波帯ダウン変換
ミクサを制御するための第２のローカルクロックをさらに有し、前記第２のロー
カルクロックは前記サンプリングクロックの周波数の１／４に実質的に等しい周
波数を有する、請求項５８に記載のデルタ−シグマ変調器。 - 【請求項６０】 前記フィードバック経路内の前記ＤＡＣ回路ブロックを制
御するためのサンプリングクロックをさらに有し、また、前記フィードフォワー
ド経路内の前記第１のＡＤＣと前記第２のＡＤＣとを制御するためのローカルク
ロックを有し、前記ローカルクロックは前記サンプリングクロックの周波数の半
分に実質的に等しい周波数を有する、請求項４５に記載のデルタ−シグマ変調器
。 - 【請求項６１】 前記直角位相ダウン変換ミクサコンポーネントは前記同相
ダウン変換ミクサコンポーネントから位相が９０°ずれている、請求項４５に記
載のデルタ−シグマ変調器。 - 【請求項６２】 前記直角位相アップ変換ミクサコンポーネントは同相アッ
プ変換ミクサコンポーネントから位相が９０°ずれている、請求項４５に記載の
デルタ−シグマ変調器。 - 【請求項６３】 前記デルタ−シグマ変調器は連続時間システムとして実現
される、請求項４５に記載のデルタ−シグマ変調器。 - 【請求項６４】 前記デルタ−シグマ変調器は離散時間システムとして実現
される、請求項４５に記載のデルタ−シグマ変調器。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37059799A | 1999-08-09 | 1999-08-09 | |
| US09/370,597 | 1999-08-09 | ||
| PCT/US2000/016076 WO2001011786A1 (en) | 1999-08-09 | 2000-06-12 | Hybrid bandpass and baseband delta-sigma modulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003506955A true JP2003506955A (ja) | 2003-02-18 |
Family
ID=23460325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001515543A Withdrawn JP2003506955A (ja) | 1999-08-09 | 2000-06-12 | ハイブリッド帯域およびベースバンドデルタ−シグマ変調器 |
Country Status (10)
| Country | Link |
|---|---|
| EP (1) | EP1212838B1 (ja) |
| JP (1) | JP2003506955A (ja) |
| KR (1) | KR20020027530A (ja) |
| CN (1) | CN1369139A (ja) |
| CA (1) | CA2378981A1 (ja) |
| DE (1) | DE60001332D1 (ja) |
| HK (1) | HK1046788A1 (ja) |
| NO (1) | NO20020636L (ja) |
| TW (1) | TW472463B (ja) |
| WO (1) | WO2001011786A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018123145A1 (ja) * | 2016-12-28 | 2018-07-05 | 住友電気工業株式会社 | Δς変調器、送信機、半導体集積回路、処理方法、システム、及びコンピュータプログラム |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2377837A (en) * | 2001-07-20 | 2003-01-22 | Univ Bristol | Mixer linearisation using frequency retranslation |
| GB0303028D0 (en) * | 2003-02-11 | 2003-03-12 | Rodborough Radio Technology | High frequency bandpass analogue to digital converters |
| CN101044683B (zh) * | 2004-10-18 | 2011-01-12 | Nxp股份有限公司 | 处理模拟输入信号的设备及包括该设备的移动通信设备 |
| JP4636926B2 (ja) * | 2005-04-22 | 2011-02-23 | 三洋電機株式会社 | マルチビットδς変調型ｄａコンバータ |
| US7277032B2 (en) | 2005-10-21 | 2007-10-02 | Realtek Semiconductor Corp. | Low-pass filter based delta-sigma modulator |
| KR100921498B1 (ko) * | 2006-12-05 | 2009-10-13 | 한국전자통신연구원 | 멀티 비트 델타 시그마 변조기 |
| US7545301B2 (en) | 2006-12-05 | 2009-06-09 | Electronics And Telecommunications Research Institute | Multi-bit delta-sigma modulator |
| US7489263B1 (en) * | 2007-09-28 | 2009-02-10 | Cirrus Logic, Inc. | Discrete-time programmable-gain analog-to-digital converter (ADC) input circuit with multi-phase reference application |
| CN103299549B (zh) * | 2010-12-03 | 2016-11-09 | 马维尔国际贸易有限公司 | 具有降噪反馈通路的模数转换器 |
| US9564916B2 (en) * | 2015-06-03 | 2017-02-07 | Analog Devices, Inc. | Suppressing signal transfer function peaking in a feedforward delta sigma converter |
| KR101675964B1 (ko) | 2016-01-27 | 2016-11-15 | 연세대학교 산학협력단 | 피드포워드 구조를 이용한 높은 리젝션의 n-패스 대역통과 필터 |
| US9871534B2 (en) * | 2016-06-03 | 2018-01-16 | Mediatek Inc. | Analog-to-digital converter with embedded noise-shaped truncation, embedded noise-shaped segmentation and/or embedded excess loop delay compensation |
| US10141948B2 (en) * | 2016-06-06 | 2018-11-27 | Mediatek Inc. | Delta-sigma modulator, analog-to-digital converter and associated signal conversion method based on multi stage noise shaping structure |
| US10061415B2 (en) * | 2016-06-30 | 2018-08-28 | Synaptics Incorporated | Input device receiver with delta-sigma modulator |
| EP3494640B1 (en) * | 2016-08-02 | 2020-09-02 | Fundacio Centre Tecnologic de Telecomunicacions de Catalunya | Delta-sigma converter with pm/fm non-linear loop |
| WO2020025070A1 (en) * | 2018-08-01 | 2020-02-06 | Argo Semiconductors Fs Ltd (He 359654) | Digital power amplifier with filtered output |
| CN110868227B (zh) * | 2018-08-28 | 2022-02-25 | 瑞昱半导体股份有限公司 | 可量测传送端镜像抑制比的传送电路 |
| CN113225285B (zh) * | 2021-04-22 | 2022-03-01 | 中国电子科技集团公司第五十四研究所 | 一种gmsk信号相干解调装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2157690A1 (en) * | 1995-09-07 | 1997-03-08 | Bosco Leung | Lower power passive sigma-delta converter |
-
2000
- 2000-06-12 WO PCT/US2000/016076 patent/WO2001011786A1/en active IP Right Grant
- 2000-06-12 CA CA002378981A patent/CA2378981A1/en not_active Abandoned
- 2000-06-12 EP EP00944647A patent/EP1212838B1/en not_active Expired - Lifetime
- 2000-06-12 CN CN00811292A patent/CN1369139A/zh active Pending
- 2000-06-12 JP JP2001515543A patent/JP2003506955A/ja not_active Withdrawn
- 2000-06-12 KR KR1020027001718A patent/KR20020027530A/ko not_active Application Discontinuation
- 2000-06-12 DE DE60001332T patent/DE60001332D1/de not_active Expired - Lifetime
- 2000-07-24 TW TW089114696A patent/TW472463B/zh not_active IP Right Cessation
-
2002
- 2002-02-08 NO NO20020636A patent/NO20020636L/no not_active Application Discontinuation
- 2002-11-12 HK HK02108173.0A patent/HK1046788A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018123145A1 (ja) * | 2016-12-28 | 2018-07-05 | 住友電気工業株式会社 | Δς変調器、送信機、半導体集積回路、処理方法、システム、及びコンピュータプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2378981A1 (en) | 2001-02-15 |
| HK1046788A1 (zh) | 2003-01-24 |
| TW472463B (en) | 2002-01-11 |
| EP1212838A1 (en) | 2002-06-12 |
| DE60001332D1 (de) | 2003-03-06 |
| CN1369139A (zh) | 2002-09-11 |
| KR20020027530A (ko) | 2002-04-13 |
| EP1212838B1 (en) | 2003-01-29 |
| NO20020636L (no) | 2002-04-09 |
| NO20020636D0 (no) | 2002-02-08 |
| WO2001011786A1 (en) | 2001-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6748025B1 (en) | Direct conversion delta-sigma receiver | |
| US5557642A (en) | Direct conversion receiver for multiple protocols | |
| JP2003506955A (ja) | ハイブリッド帯域およびベースバンドデルタ−シグマ変調器 | |
| JP5602709B2 (ja) | デルタ−シグマ・ディジタル／アナログ・コンバータ付きの効率的ハードウェアのトランシーバ | |
| US7173980B2 (en) | Complex-IF digital receiver | |
| US8063806B2 (en) | Apparatus comprising frequency selective circuit and method | |
| US6121910A (en) | Frequency translating sigma-delta modulator | |
| US7528754B1 (en) | Finite impulse response digital to analog converter | |
| EP0335037A1 (en) | Direct conversion radio | |
| US6535561B2 (en) | Dual-mode modulation systems and methods including oversampling of narrow bandwidth signals and DC offset compensation | |
| US5619536A (en) | Digital superheterodyne receiver and baseband filter method used therein | |
| US20060164272A1 (en) | Analog-to-digital-converter comprising a sigma-delta-modulator and receiver with such analog-to-digital-converter | |
| KR100736057B1 (ko) | 듀얼 디지털 저역 ｉｆ 복합 수신기 | |
| KR20020006044A (ko) | 프로그래머블 디지털 중간 주파수 송수신기 | |
| CA2229737A1 (en) | Analog to digital converter for radio applications | |
| JP2003527043A (ja) | 直交装置におけるミスマッチの補償 | |
| Paulus et al. | A CMOS IF transceiver with reduced analog complexity | |
| EP1195019A1 (en) | Direct conversion delta-sigma receiver | |
| KR20050116304A (ko) | 직접 변환 델타-시그마 수신기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |