JP2003501860A - ターボ符号終了 - Google Patents
ターボ符号終了Info
- Publication number
- JP2003501860A JP2003501860A JP2001500444A JP2001500444A JP2003501860A JP 2003501860 A JP2003501860 A JP 2003501860A JP 2001500444 A JP2001500444 A JP 2001500444A JP 2001500444 A JP2001500444 A JP 2001500444A JP 2003501860 A JP2003501860 A JP 2003501860A
- Authority
- JP
- Japan
- Prior art keywords
- code
- encoder
- bits
- bit
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/258—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with turbo codes, e.g. Turbo Trellis Coded Modulation [TTCM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/296—Particular turbo code structure
- H03M13/2972—Serial concatenation using convolutional component codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2993—Implementing the return to a predetermined state, i.e. trellis termination
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
6583号、1999年10月8日付けで出願された米国仮出願第60/158
473号、および2000年3月13日付けで出願された米国特許出願第09/
524065号の利点を主張するものである。
により、モデム、無線通信システム、および他のデジタル通信システムの設計者
は、所与のレベルのエラーレートパフォーマンスについて増大したビットレート
の達成が可能である。何年にもわたって導入されてきた様々な革新の中に、いわ
ゆるターボ符号がある。ターボ符号概念の中心は、繰り返し動作する対応する数
のいわゆる軟入力/軟出力復号器を用いて(単一符号化と比較して)改良された
パフォーマンスを達成可能なように、インタリーバと組み合わせられた2つ以上
の符号器を用いて入力データを符号化することである。
ing coding and decoding: Turbo codes」(1993 Int. Conf. Communication議事
録(1993年5月、スイス、ジェノバ)、pp.1064〜1070)に見られる。Berrou
他は、いわゆる並列連接ターボ符号を開示している。入力データは第1の畳み込
み符号器に与えられ、入力データをインタリーブしたものが第2の畳み込み符号
器に与えられる。次に、2つの符号器の出力ビットが、送信のため、二次元(2
D)4−PSKシグナリングコンステレーションの1点にマッピングされる。符
号器によって生成される冗長ビットのいくつかは、帯域幅効率(2D信号ポイン
ト当たりのビットで測定される)を向上するため、マッピングステップに先立っ
ていわゆるパンクチャリングを受けることができる。
を提供し、それによって有利に必要とされる受信する信号対雑音比のレベルを低
減し、所望のレベルのエラーレートパフォーマンスを実現する。しかし、不利な
ことに、優れた符号化利得の達成には、極度に長いインタリーバが必要とされる
。これは、多くの用途で望ましくない相当な終端間遅延またはレイテンシを導入
する。さらに、並列連接ターボ符号は、符号化利得の向上が低エラーレートでは
それほど劇的ではなく、実際に、より多くの従来の符号化および符号化を用いて
達成されるものと同等であるか、さらには悪化することがある、いわゆるエラー
フロア現象を示す。
ed codes: Performance analysis, design, and iterative decoding」(IEEE T
rans. Inform. Theory, vol. 44, pp. 909-926, May 1998)によって開示される
、いわゆる直列連接ターボ符号も知られている。この場合、入力データは第1の
畳み込み符号器に与えられ、第1の符号器の出力ビットは、インタリーブ後に、
第2の畳み込み符号器の入力ビットとして用いられる。次に、送信のため、第2
の符号器の出力ビットが2D 4−PSKシグナリングコンステレーションの一
点にマッピングされる。上記エラーフロア現象は、並列連接ターボ符号の場合よ
りも直列連接ターボ符号の場合の方が目立たず、よって低いエラーレートにおい
てより良好な符号化利得を提供する。しかし、これらの直列連接ターボ符号は並
列の場合よりも多くの冗長ビットを生成するため、あまり帯域幅に関して効率的
ではない。さらに、直列連接の場合でも長いインタリーバが必要である。
ずれも帯域幅に関して効率的ではなく、それぞれ2D信号点当たり2ビット未満
の帯域幅効率を有する。しかし、より帯域幅効率のよい並列連接ターボ符号が知
られている。たとえば、S.Benedetto他「Bandwidth efficient parallel concat
enated coding schemes」(Electron. Lett., Vol. 31, pp. 2067-2069, 1995)
およびP. Robertson他「Coded modulation scheme employing turbo codes」(E
lectron. Lett., vol. 31, pp. 1546-1547, 1995)を参照のこと。これらの参照
に開示される構成は、Berrou構成に用いられる2D 4−PSKコンステレーシ
ョンを有する畳み込み符号ではなく2D 8−PSKシグナリングコンステレー
ションと一緒に設計されるレート2/3トレリス符号を用いることで、2D信号
点当たりに全2ビットの向上された帯域幅効率を特徴としながら、高いエラーレ
ートにおいて高い符号化利得を達成する。しかし、これら後者の符号は依然とし
て上記エラーフロア現象および長い遅延を示す。
る別の方法は、少なくとも1つのレベルにおいて使用される符号がBerrouによっ
て開示される種類の並列連接ターボ符号である、いわゆるマルチレベル符号化を
採用することであるとも教示している。(周知のように、マルチレベル符号は、
異なる符号の出力ビットを用いて段々と細かい信号コンステレーションのサブセ
ットを選択し、最終的には単一の信号点を選択するものである)。このような符
号は、U.Wachsmann他「Power and bandwidth efficient digital communication
using turbo codes in multilevel codes」(Euro. Trans. Telecommun., vol.
6, pp. 557-567, Sept. 1995)に開示されている。しかし、かかるマルチレベ
ル符号のエラーフロアおよび遅延特性は、非マルチレベル符号化構成において用
いられる並列連接ターボ符号の特性にすぎないことが約束されており、またそれ
よりも悪い場合がある。
という名称の米国特許出願第09/451070号は、第1の外符号器によって
提供される少なくとも1つの冗長ビットを含む少なくともいくつかの出力ビット
が、インタリーブ後に第2の内符号器によってさらに処理されるターボ符号を意
味するものとそこでは定義された直列連接ターボ符号に向けられている。このよ
うなターボ符号は、任意所望の次元N≧1であることができ、これは、送信する
データがN個組またはN次元のシンボルで表されることを意味する。このN座標
は、符号器の出力ビットによって相互依存的に選択される。たとえばNが偶数の
整数である場合、N次元の「シンボル間隔」中に、N/2 2D信号点の組み合
わせとして、N次元のシンボルを便利に送信することができ、2D信号点のいわ
ゆる信号空間座標はそれぞれ、2D「シグナリング間隔」中に、変調された搬送
波信号の同相成分または直角位相成分の振幅によって表される。したがって、上
記シンボルの間隔は、N/2のシグナリング間隔から構成される。N=2の場合
の符号について、シンボル間隔およびシグナリング間隔は同じである。
ターボ符号では、a)内符号器および外符号器それぞれの状態は、シンボル間隔
当たり1回のみ進められ、b)そのシンボル間隔の符号器の一方または双方によ
って生成されるすべてのデータビットおよび少なくとも1つの冗長ビットが、1
つのシンボル間隔中に共に送信され、c)内符号器および外符号器はトレリス符
号器である。この方法は、有利なことに従来の構成よりも少ない遅延を有するタ
ーボ符号を提供し、さらに、従来の構成では達成されない、エラーレートパフォ
ーマンス、帯域幅効率、および復号器の複雑性の有利な組み合わせを提供すると
共に、より目立たないエラーフロア(またはまったくない)を示す。内符号およ
び外符号は、任意所望の次元の数でありうる。
号シンボル間隔内のデータビットおよび冗長ビットの送信に適応するに十分なサ
イズ(すなわちコンステレーション内のシンボルの数)の信号コンステレーショ
ンを利用する。さらに、好ましい実施形態において、ターボ符号、コンステレー
ション、および送信するビットとコンステレーションシンボルの間のマッピング
は、所与のレベルのエラーレートパフォーマンスの達成に必要な符号の複雑性お
よびインタリーブ遅延が、ターボ符号、コンステレーション、およびマッピング
が互いを鑑みて選択されない場合よりも小さくなるように、互いを鑑みて選択さ
れる。これは、当分野において「ジョイント設計(joint design)」と呼ばれ、
以下より正式に定義される。
ましい場合がある。これは、いくつかのシンボル間隔についてランダム入力デー
タをターボ符号器に与えた後すぐに、各符号器を既知の状態にするのに十分な数
のシンボル間隔にわたり、ランダム入力ビット以外のデータをターボ符号器に与
えることを意味する。次に、ランダムデータビットは、再びターボ符号器に与え
られ、その後符号が再び終了し、以下同様である。送信器において符号がどのよ
うに終了するかについて明示的な知識を有している復号器は、そうではない復号
器よりも複雑性が低い(処理時間および/またはメモリ要件で測定される)可能
性があるため、ターボ符号の終了が望ましい。さらに、たとえば1999年2月
9日付けで出願された本発明者による米国特許出願第09/247704号に記
載されている理由により、たとえばパケット伝送環境においてターボ符号(なら
びにより従来的な畳み込み符号およびトレリス符号)を終了することが有利であ
る。符号の終了はまた、エラー伝播の作用を含む方法として、いわゆる連続伝送
環境、たとえば音声帯域モデム用途においても有利でありうる。
とにより、全体的なターボ符号を終了することができることを発見した。符号は
、符号器を既知の状態にするため、多数のシンボル間隔中に所定の入力ビットを
符号器に提供することで終了する。
り、内符号が終了しているシンボル間隔について、内符号器によるさらなる符号
化が必要なことをさらに認識した。これは、内符号は所定の入力ビットを用いて
終了すると共に、ここで、内符号器は、終了しているシンボル間隔について外符
号器からの出力ビットの符号化に利用不可能であるという事実によるものである
。したがって、本発明の一実施形態によれば、外符号器は入力ビットを符号化し
ないため、内符号器が終了しているシンボル間隔中にその状態を進めることはな
い。さらに、内符号器は、外符号器が終了しているシンボル間隔について外符号
器によって生成される出力ビットの符号化に利用可能でなればならない。仮にこ
れが当てはまらない場合には、終了シンボル間隔中に外符号器によって生成され
るビットは決して送信されず、復号器がこれらのビットに適切な動作を要求する
。したがって、外符号が終了しているシンボル間隔中、内符号を終了することは
できない。よって、上述したように、全体的なターボ符号は、別個のシンボル間
隔で外符号および内符号を独立して終了することで終了することができる。
て生成されたすべての出力ビットグループの少なくとも一部も符号化しなければ
ならないという要件が妨げられないことが認識されよう。したがって、内符号器
は、1)外符号器によって生成されるすべての出力ビットグループ、および2)
内符号器を既知の状態にする所定のビットグループの双方を符号化しなければな
らない。ここで、本発明の一実施形態によれば、冗長外符号器が、入力ビットス
トリームを符号化して、第1のM出力ビットグループシーケンスを生成し、第2
の冗長内符号器が、第2のNビットグループシーケンスを入力として有する。但
し、NビットグループはM出力ビットグループを含む。内符号が終了され、内符
号器が、予め定義されるXビットグループをNビットグループの部分として含め
ることで、既知の状態になる。但し、M=(N−X)である。このようにして、
冗長外符号器から出力されるすべてのMグループを処理していながら、所定のビ
ットグループを処理することで、冗長内符号器を既知の状態にすることができる
。一実施形態において、第1のMビットグループシーケンスは、第2のNビット
グループシーケンス内のビットグループが異なる順序になるようにインタリーブ
される。すなわち、第1のシーケンス内のi番目のグループは、第2のシーケン
ス内のj番目になる。但し、少なくとも1対の値(i,j)についてi≠jであ
る。さらに、冗長外符号器に対する入力として、所定のビットグループを提供す
ることで、冗長符号器を既知の状態にすることが可能である。
ついて、内符号器の入力ビットが外符号器の出力からとられないということによ
り、悪影響を受けうることを認識した。この状況は、本発明の実施形態によれば
、終了シンボル間隔中に、シンボル間の最短距離がより大きな、より小さなシン
ボルコンステレーションを用いることで改善することができる。
グループは、符号器に予め格納されているビットの関数である。符号器が有限状
態機械である場合、これら予め格納されるビットは符号器の状態の関数である。
ることで当業者には明白となろう。
送信機のブロック図である。リード線101上の一連のデータビットはデータを
ランダム化する従来のスクランブラ103に、それから直列/並列コンバータ1
05に与えられる。直列/並列コンバータ105は、持続時間T秒のシンボル間
隔の各シーケンスごとに、まとめてリード線104と本明細書では呼称するその
出力リード線1041、1042、および1043に多くのデータビットを含む
データワードを提供する。図1の送信機の特定の実施形態において、2データビ
ットがリード線1041に提供され、1ビットがリード線1042に提供され、
mビットがリード線1043に提供される。しかし、最初に説明する一実施形態
においては、リード線1041上のビットであるX3、X2しか存在しないもの
と想定する。したがって、続く説明の冒頭部分には、リード線1042および1
043上に他のデータビットは存在せず、もちろん、図1に示す回路によって実
行される処理はかかる他のビットに関与しないものと想定する。
06に与えられる。符号器106はいわゆるシステム符号器であるため、入力ビ
ットX3、X2をその3つの出力ビットのうちの2つとして提供する。符号器の
第3の出力ビットは、冗長ビットX1である。外符号器106の例示的な実施形
態は、図2および図3に示されている。図2の符号器は、随時そのコンテンツが
(23=)8ビットの組み合わせのうちのいずれか1つである3つの遅延要素を
備えるという点において、8状態符号である。各遅延要素の遅延はシンボル間隔
に等しいため、遅延要素に格納される値、ひいては符号器の状態は、新しい入力
ビットX3、X2のセットの到来に対応して、シンボル間隔ごとに1度変化する
。図3の符号器は4つの遅延要素を有するため、(24=)16状態符号器であ
る。
ボルインタリーバ108の存在により、受信機における復号化プロセスの中間ポ
イントにおいて発生しうるエラーバースト(後述)が、さらに処理される前にラ
ンダム化され、それによって復号化プロセス全体のパフォーマンスが確実に強化
される。ここでは、後に、3つのビットX3、X2、X1は共にインタリーバの
出力リード線109に提供されることを単に留意するだけで十分である。特に、
ビットX2、X1はリード線109のうちのリード線1091に提供され、ビッ
トX3はリード線109のうちのリード線1092に提供される。ビットX2、
X1は、M2状態レート2/3符号器であるトレリス内符号器110に与えられ
る。符号器110もまたシステム符号器であるため、入力ビットX2、X1をそ
の3つの出力ビットのうちの2つとして提供する。符号器110の第3の出力ビ
ットは冗長ビットX0である。内符号器110の例示的な実施形態は、図4に示
されている。図4の内符号器は、例示的に図2の符号器と同一の8状態符号器で
ある。
112に与えられる。ここで、シンボルコンステレーションは2Dコンステレー
ションである。X’ではなくY’を用いてシンボルコンステレーションマッパに
与えられるビットを参照することによる、この時点における表記法の変更が便利
であることが分かる。したがって、ビットX3、X2、X1、X0は図ではY3
、Y2、Y1、Y0と改称されるが、実際には同じビットである。
テレーションを利用して、単一のシンボル間隔内のデータビットおよび冗長ビッ
トの送信に適応する。この例において、4つのビットY3、Y2、Y1、Y0の
値がコンステレーションマッパ112によって用いられ、単一シンボルをそれぞ
れ含む、16シンボル信号コンステレーションの(24=)16のサブセットの
1つを選択する。(後述する実施形態では、各サブセットは2つ以上のシンボル
を含み、他のビットを用いて識別されたサブセットから特定のシンボルを選択す
る)。コンステレーションは、たとえば、図6に示すQAMコンステレーション
であっても、または図7に示す一定振幅のPSKコンステレーションであっても
よい。シンボルに対するビット値の例示的なマッピングは、これらの図に示され
ている。したがって、図6において、たとえば、ビットパターンY3Y2Y1Y
0が値1101を有する場合、このパターンは、コンステレーションの右下の角
においてシンボルにマッピングされる。
号出力ビットの関数であるという基準を満たす。換言すれば、シンボル座標の値
は、ターボコーダ出力ビットによって独立して決定される。この特定の例では、
ターボ符号は2Dターボ符号であるため、各シンボルは2つの座標しか持たない
。ターボ符号は4つの出力ビットを有するため、少なくとも1つの座標の値は必
然的に、2つ以上のターボ符号出力ビットの関数である。(実際に、この例では
、双方の座標がこの基準を満たす)。シンボル座標の値はターボコーダ出力ビッ
トによって独立して決定されるという上記事実の結果、任意の2つの異なるター
ボ符号出力ビットパターンによって識別される2つのサブセットの間のサブセッ
ト間の最小ユークリッド距離は、これら2つのビットパターンの間のハミング距
離の関数ではない。同様に、上記考察は本明細書に開示される他のターボ符号そ
れぞれに対して適用可能であることが容易に示される。(この明細書を通して、
「最短距離」および「最短ユークリッド距離」という用語は、相互交換可能に使
用される)。
るシンボルは、シンボルPと表される。シンボルPは従来の出力回路114に与
えられ、出力回路114が送信チャネルへの印加に適した信号を生成する。した
がって、回路114は、たとえば、パルス整形フィルタおよび変調器を備えるこ
とができる。チャネルがフェージングまたは他のバーストノイズ現象を特徴とす
る場合、回路114は、このような現象の作用を改善するように設計された既知
のタイプのインタリーバも備えうる。(このようなインタリーバをシンボルイン
タリーバ108と取り違えないこと)。
合わせられて、ターボ符号器を構成する。ターボ符号器は、より具体的に直列連
接ターボ符号器であり、本明細書では、これにより、外符号器によって提供され
る少なくとも1つの冗長ビットを含む出力ビットの少なくともいくつかが、内符
号器によってさらに処理されることが意味される。この例では、特に、外符号器
106の出力におけるデータビットX2および冗長ビットX1が、インタリーブ
後に内符号器110に与えられる。
にシンボル間隔当たり1回のみ進められ、b)そのシンボル間隔の符号器によっ
て生成されるすべてのデータビットおよび少なくとも1つの冗長ビットが、1つ
のシンボル間隔中に共に送信される。考察している実施形態においては、次に、
今述べたようにすべてのデータビット(すなわちビットX3、X2)およびこの
場合では特定のシンボル間隔について双方の符号器によって生成されたすべての
冗長ビット(ビットX1、X0)を用いて、送信するためのシンボルを選択し、
したがって実際に一緒に送信される。この方法は、以下のよりふさわしい時点で
詳細に説明される多数の利点を提供する。
、たとえば個々のビット、またはシンボル間隔の構成シグナリング間隔に関連す
るビットではなく、特定のシンボル間隔に関連するビットを用いる。したがって
、シンボルインタリーバは、特定のシンボル間隔に関連するすべてのビットをビ
ットグループ単位レベルでインタリーブする。本発明者は、このような方法は、
インタリーバによって導入される遅延を有利に劇的に低減すると共に、ターボ符
号の終了に必要なステップを簡略化することを見出している。
合に有用なシンボルインタリーバ108の例示的な実施形態の概念図である。特
に、インタリーバ106は、ビットX3、X2、X1が分離不可能なグループと
して扱われ、特定の1つのコンステレーションシンボルによって表される(ビッ
トX0と共に)という点において、シンボルインタリーバと呼ばれる。一連の1
96のこのようなグループは、いわゆるインタリーブフレームを含む。入力ビッ
トグループは0から195に番号付けられる。インタリーバは、概念上、J個の
行およびK個の列を有する格納行列として考えることができる。例示的にJ=1
4およびK=14である。(この例ではJ=Kであるが、常にこれが当てはまる
必要はない)。ビットグループは、外符号器106によって生成され、シンボル
インタリーバ108に与えられるにつれ、図5に示されるように行列に挿入され
る。すなわち、グループ0は行−列位置0−0に、グループ1は0−2に挿入さ
れ、以下同様である。196ビットグループは、すべて格納された後、インタリ
ーバから列単位で読み出される。したがって、ビットグループの出力順序は、0
、28、56、...、182、7、35、...、167、195である。後
述するいわゆるターボ符号の終了の説明を助けるため、行列の特定要素が図5に
おいて丸が付けられている。
け隔てられているパターンに従って各行に挿入される。例示的に、K1=2であ
る。したがって、たとえば、ビットグループ0および1は列0および列2に挿入
される。さらに、ビットグループは、大部分について、連続した隣接する入力ビ
ットグループがJ1行あるいは(J1−1)行だけ隔てられているパターンに従っ
て各行に挿入される。たとえば、第1のKビットグループ0から13は行0に挿
入されるが、第2のKビットグループ14から27は行7に挿入される(J1=
7の隔たり)。次に、第3のKビットグループの集まり28から41は行1に挿
入されるが((J1−1)=6の隔たり)、第4のKビットグループの集まり4
2から55は行8に挿入され(J1=7の隔たり)、以下同様である。全体的な
効果は、インタリーバの入力における任意の2つの連続したビットグループが、
インタリーバの出力における少なくともK1×Jビットグループだけ隔たられ、
インタリーバの出力における任意の2つの連続したビットグループはインタリー
バの入力における少なくとも(J/J1×K)ビットグループだけ隔てられるこ
とになる。従来の列単位/行単位のインタリーブ(J1=K1=1を有する)は、
本ターボ符号と併せて使用することが可能であるが、図5に示すようなインタリ
ーバが好ましい。これは、J×Kビットグループという所与のインタリーバサイ
ズについて、図5のインタリーバを用いる場合に、インタリーバの入力または出
力における連続したビットグループ間の隔たりが大きいためである。これは、所
与のJおよびKについてより良好なパフォーマンスを有するターボ符号を提供す
るか、または同じパフォーマンスについて、ターボ符号がより小さなJおよびK
を使用することを可能にし、したがってより短いインタリーブ遅延を有すること
が可能である。
体にマッチングするように選択されるべきである。特に、Jは、内符号のいわゆ
る復号化深さの関数として選択されるべきであり、Kは外符号の復号化深さの関
数として選択されるべきである。本明細書に記載される様々な実施形態に有利な
JおよびKの値を表1に示す。これらの実施形態はそれぞれ有利にJ1=J/2
およびK1=2を有しうるが、J1およびK1の他の値が、経験的に決定可能なよ
うに、さらに良好なパフォーマンスを提供する場合もある。
のように正式に説明することができる。
J×K行列に構成してから(後述するような行単位にではない)、一番左側の列
の最上部にあるビットグループを最初に読み出して、列単位でこれらを読み出す
。ここで、各ビットグループは、シンボル間隔に搬送される符号化ビットおよび
符号化されていないビットをすべて含む。
整数倍であるものとする。インタリーバの入力における各ビットグループのシー
ケンス番号i、i=0、1、...、またはJ・K−1を次のように表現する。 i=a1・(J・K/J1)+a2・K+a3・(K/K1)+a4 (式中、係数{aq}は負ではない整数であり、iがJ・K/J1で除算された場
合、
は同等に、a1<J1、a2<J/J1、a3<K1、およびa4<K/K1であるよう
なものである。)そうすると、i番目の入力ビットグループは、以下を有するj
番目の出力ビットグループとして読み出される。 j=a4・(J・K1)+a3・J+a2・J1+a1
送信の適応に十分なサイズの信号コンステレーションが利用される。実際に、タ
ーボ符号器によって処理されるこれらを越える追加ビットを、適宜より大きなシ
ンボルコンステレーションを用いることで、シンボル間隔中に送信することが可
能である。特に、次に、先の想定とは対照的に、直列/並列コンバータ105が
リード線1042および1043にデータビット、具体的には単一データビット
(この例では)をリード線1042に、そしてmデータビットをリード線104
3に提供する場合を考える。これらは、本明細書において「上位ビット」と呼称
される。
し、これらビットの最初のJ・K−1が入力ビットであり、最後のビットは冗長
パリティチェックビットであり、符号のハミング距離は2であることを意味する
パラメータ(J・K、J・K―1、2)を有する単一パリティチェック(SPC
)符号器107に与えられる。JおよびKは、上記インタリーバパラメータJお
よびKである。したがって、J・K(この例では、=196)シンボル間隔の各
インタリーブフレームについて、直列/並列コンバータ105は、最初の((J
・K)−1)(=195)シンボル間隔それぞれについて、但し最後の196番
目のシンボル間隔を除き、データビットX4を提供する。SPC符号器107は
、各ビットX4をその出力リード線1022に直接渡す。196番目のシンボル
間隔中には、SPC符号器107は、リード線1022に、((J・K)−1)
データビットに基づく値のパリティチェックビットを提供する。符号器107と
ターボ符号器との組み合わせがいわゆるマルチレベル符号を構成する。より具体
的に、符号器107の使用により、1993年11月2日付けで本発明者に付与
された米国特許第5,258,987号に述べられる原理に従い、システムがタ
ーボ符号によって与えられる符号化利得を完全に利用できるようになる。リード
線1022上の符号器107の出力もまた便宜上「X4」とラベルされるが、上
記説明から、これらビットのJ・K毎の1つはリード線1042からのビットX
4ではなく、むしろ、符号器107内から生成されるパリティチェックビットで
あることが理解されるだろう。
、X6、...と共に、上述したように、リード線1021上のビットX3、X
2、X1と共にシンボルインタリーバ108に与えられる。例示的に、上記想定
したようにビットX3、X2、X1のみではなく、これらのビットはすべて、イ
ンタリーバ内の分離不可能なグループとして扱われる。リード線1093上のイ
ンタリーバ出力ビットX4およびリード線1094上のビットX5、X6、..
.は、図ではビットY4、Y5、Y6、...と改称され、上述したように、ビ
ットY3、Y2、Y1、Y0と共にコンステレーションマッパ112に与えられ
る。
9に示されている。図8は(26=)64シンボルコンステレーションであり、
各シンボルによって表される6ビットは、ビットY5、Y4、Y3、Y2、Y1
、Y0である。すなわち、これはm=1の場合である。図9は、m=3の場合に
使用可能な256シンボルコンステレーションである。図9では、図面を簡略化
するため、ビットY4、Y3、Y2、Y1、Y0のマッピングのみが示されてい
る。すなわち、各5ビットパターンY4Y3Y2Y1Y0は、コンステレーショ
ンにおける8つの異なるシンボルに関連する。また図面を簡略化するため、二進
数ビットパターン自体ではなく、各二進数ビットパターンの十進数同等物が示さ
れている。特定の5ビットパターンの各十進数同等物に関連する8つのシンボル
の特定の1つの選択は、リード線1094上のm(=3)個のビットY7、Y6
、Y5の値によって決定される。したがって、図9に例として示すように、ビッ
トパターンY7Y6Y5Y4Y3Y2Y1Y0=11010101は、図におい
て「21」とラベルされる8つのシンボルのうちの1つを識別し(二進数101
01=十進数の21)、ビットパターン11110101は、これら8つのシン
ボルのうちの別の1つを識別する。図9のコンステレーションの非長方形状は、
たとえば16×16方形コンステレーションと比較して、送信信号のピーク対平
均値のパワー比を有利に低減する。さらに、小量のいわゆる整形利得を提供する
。
Y1、Y0すなわちターボ符号器出力ビットが、全体のコンステレーションのそ
れぞれ16シンボルを含む16のサブセットの1つを識別し、ビットY7、Y6
、Y5、Y4が識別されたサブセットから特定のシンボルを選択することが分か
るであろう。全体のコンステレーションを16のサブセットに分割することは、
各サブセットにおけるシンボル間の最短距離(いわゆる、サブセット内最短距離
)が最大化されるように行われる。仮に符号器107が存在しない場合、ビット
Y7、Y6、Y5、Y4と各サブセットのシンボルの間のマッピングはランダム
であることができる。しかし、符号器107の存在の符号全体に対する利点を実
現するためには、そのマッピングがランダムであることはできない。むしろ、ビ
ットY4を用いて、ターボ符号出力ビットY3、Y2、Y1、Y0によって識別
されるサブセットのリファインされた8シンボルサブセットを識別すべきである
。各16シンボルサブセットの分割は、8シンボルのリファインされたサブセッ
トそれぞれのサブセット内最短距離(上述したように、特定の十進数で識別され
る)が最大化されるように行われるべきである。そして、ランダムマッピングを
用いてビットY7、Y6、Y5を使用し、識別されたリファインされたサブセッ
トの8つのシンボルの1つを選択することができる。
送信されるシンボルを復号化するターボ復号器を備える受信機のブロック図であ
る。復号器の全体的の構造は、当分野で既知のターボ復号器と同様である。たと
えば、Hagenauer他「Iterative decoding of binary block and convolutional
codes」(IEEE Trans. Inform. Theory, vol. 42 pp. 429-445, 1996)を参照の
こと。ターボ復号器の動作の概観をまず提示し、その後により詳細な説明が続く
。
び外復号器214がある。各双方向復号器は、A.Viterbi「An intuitive justif
ication and a simplified implementation of the MAP decoder for convoluti
onal codes」(IEEE J. Select. Areas Commun., vol. 16, pp.260-264, Feb. 1
998)に示されるものから、以下の説明に従って変更される。特定のインタリー
ブフレームの各J・K受信チャネル破損シンボルP(〜)につき、ブロック20
1が、各ビットパターンX3X2X1X0によって識別されるコンステレーショ
ンのシンボルのサブセットについて未処理のブランチメトリック(branch metri
c)を計算する。復号化プロセスの最初の繰り返しにおいて(復号化の繰り返し
性質についてはすぐ後に説明する)、ブロック204は次に、各受信シンボルP
(〜)について、インタリーバ217からいかなる入力もない状態で、各ビット
パターンX2X1X0によって識別されるコンステレーションのシンボルのサブ
セットの強化ブランチメトリックを計算する。未処理ブランチメトリックおよび
強化ブランチメトリックの双方のフレームが次に、復号器206に与えられる。
すると、復号器206は、各受信シンボルP(〜)について、可能な各ビットパ
ターンX3X2X1ごとに1つずつ、8つのいわゆる軟判定を生成する。パター
ンについての各軟判定は、ビットパターンが実際に送信されたものであった確率
に関連するパラメータの推定である。軟判定のフレームは、デインタリーバ21
0によってデインタリーブされる。デインタリーバ210は、送信機内のシンボ
ルインタリーバ108と逆の動作を行うが、ビットグループに対して動作するの
ではなく、特定のビットパターンにそれぞれ関連するそれぞれ8つの軟判定から
なるグループに対して動作する。これら8つの軟判定は、デインタリーブ目的で
は、分割不可能なエンティティとして扱われる。次に、軟判定のデインタリーブ
されたフレームが外復号器214に与えられ、外復号器214が次に、各受信シ
ンボルP(〜)について、各ビットパターンX3X2X1ごとにそれ自身の8つ
の軟判定を生成する。復号器214によって生成される各軟判定は、上記パラメ
ータの、それ自体の推定である。
定は、デインタリーバ210とは逆の機能を行うインタリーバ217によって再
びインタリーブされる。再びインタリーブされた軟判定のフレームは次に、ブロ
ック201において生成される未処理ブランチメトリックのフレームと組み合わ
せられ、ブロック204において、強化ブランチメトリックのフレームを生成す
る。次に、復号器206がこれらを用いて、前回の繰り返しにおいて復号器20
6によって生成されたものを改良する軟判定の別のフレームを生成する。
判定は改良され続けるが、最終的に、各繰り返しにおいて提供される改良の程度
は非常に小さくなる。したがって、2つの戦略のうちの一方を採用することがで
きる。一方は、プロセスを監視し、収穫逓減点に達すると、復号化プロセスを終
了するものである。別の方法は、単に4など所定数の繰り返しを利用するという
ものである。
についての最終的な硬判定の生成は、例示的に、デインタリーバ210によって
出力されたビットパターンX3X2X1のデインタリーブされた軟判定フレーム
を、後述するように各ビットパターンX3X2X1について生成される冗長ビッ
トX0についての仮の硬判定X0(∧)と共に、従来の単方向ビタビ外復号器2
22に与えることで、達成される。(ビタビ復号器222を利用するのではなく
、復号器214を使用してもよい。この場合、最終的な硬判定は、各ビットパタ
ーンX3X2X1につき双方向ビタビ外復号器214の入力および出力を追加す
ることで生成しうる。結果得られる和のうちの最小のものに対応するビットパタ
ーンが、その関連する仮の硬判定X0(∧)と共に、ビットX3、X2、X1、
X0に対する最終的な硬判定として用いることができる)。マルチレベル符号化
を利用しない、すなわちX3およびX2はデータビットのみである用途では、復
号器222が単にこれら2つのビットについての硬判定を出力するだけで十分で
ある。しかし、マルチレベル符号化が用いられる場合、ビタビ復号器222は、
X3、X2、X1、X0についての硬判定を第2のレベルの復号器224に出力
する。復号器224は、例示的に、単一パリティチェック符号を復号化するため
の従来設計の2状態ビタビ復号器である。このように第2レベル復号器224に
提供されるビットは、送信されたシンボルが属するコンステレーションサブセッ
トを識別する。コンステレーションサブセットを知ることに基づき、その後すぐ
に復号器224は、デインタリーバ223によってデインタリーブされた後の受
信シンボルP(〜)に対して動作し、識別されたサブセットの特定の送信シンボ
ルを識別し、それによってビットX4ならびに符号化されていないm個のビット
(もしあれば)の値についての硬判定を提供することができる。
。特に、最初の繰り返しにおいて、特定のインタリーブフレームの受信シンボル
P(〜)がブロック201に与えられ、ここで、未処理ブランチメトリックが計
算される。後者は次にブロック204に与えられ、ここで強化ブランチメトリッ
クが計算される。新たなブランチメトリックおよび強化ブランチメトリックの双
方は次に復号器206に与えられ、復号器206が軟判定の最初のフレームを生
成し、これが次にデインタリーバ210、復号器214、そしてインタリーバ2
17に渡されて、第2の繰り返しが開始される。この時点において、インタリー
バ217からの軟判定のフレームが、ブロック204において、ブロック201
からのオリジナルの未処理ブランチメトリックと組み合わせられ、最後である4
回目の繰り返し中に、デインタリーバ210によって出力される軟判定のフレー
ムが、最終的な判定を生成する従来のビタビ復号器222に提供されるまで、復
号器206、デインタリーバ210等々に与えられる、強化ブランチメトリック
を提供する。
ついて、ビットパターンX3X2X1X0の16個の値に関連する16のコンス
テレーションサブセットそれぞれの上記「未処理」ブランチメトリックを計算す
る。これは単に、サブセット内の受信シンボルと最近傍のシンボル間の二乗した
ユークリッド距離である。結果得られる未処理のブランチメトリックは、ブロッ
ク204および内復号器206の双方に供給される。
連する各サブセットの強化ブランチメトリックを生成する。まず各ビットパター
ンX3X2X1X0に関連する未処理ブランチメトリックに、外復号器214に
よって形成されたビットパターンX3X2X1の対応する軟判定を追加し、イン
タリーバ217からのブロック204に供給することで、これが行われる。した
がって、16の内部強化ブランチメトリックが形成される。これらは、2つの内
部強化ブランチメトリックの小さい方を4ビットのビットパターン0X2X1X
0および4ビットのビットパターン1X2X1X0に保持し、他方を破棄するこ
とで、各ビットパターンX2X1X0に1つずつ、8つの強化ブランチメトリッ
クに低減される。8つの強化ブランチメトリックは、復号器206に供給される
。
は少し複雑である。したがって、説明を助けるため、復号器214の動作をまず
説明する。
てそのブランチメトリックとして使用される。復号器214は、図12に象徴的
に示されるように、順方向および逆方向の双方にパスメトリック計算が進められ
る、当分野において既知の汎用的な方法に従う方法で、これらのブランチメトリ
ックを用いる。順方向では、従来のビタビ復号器動作に従い、復号化は既知の開
始状態から進められる。したがって、インタリーブフレームの各n番目のシンボ
ル間隔につき、復号器は、例示的には各復号化段階において従来通りにパスメト
リックおよびブランチメトリックを処理することで、図2の8状態符号の各符号
器状態につき1つずつ、8つの「順方向」パスメトリックのセット{FPMi (n+ 1) 、i=0、1、...、7}を計算して保存する。(典型的な従来のビタビ復
号化とは反対に、各復号化段階におけるパスメトリックをメモリに保持し得る。
これは、後述する軟判定生成中の処理時間の最小化に役立つ)。図12は、イン
タリーブフレームのn番目のシンボル間隔に関連する8つの順方向パスメトリッ
クを示している。逆方向において、復号化が既知の終了状態から進められ、その
結果8つの「逆方向」パスメトリックのセット{BPMi (n)、i=0、1、..
.、7}になることを除き、プロセスは同じである。(この実施形態において、
ターボ符号は後述するように「終了」されるため、終了状態はわかっている)。
図12は、n番目のシンボル間隔に関連する8つの逆方向パスメトリックを示し
ている。この説明を簡略化するため、すべての逆方向パスメトリックもまた、生
成される際にメモリに保存されるものと想定する。
方向パスメトリックBPMi (n+1)を処理することで計算される。トレリスの1つ
の状態から出る4つのトレリスブランチはそれぞれ、特定のビットパターンX3
X2X1によって識別される特定のサブセットに関連する。4ビットパターンの
十進数同等物は、「サブセットX3X2X1」とラベルされる列に示されている
。したがって、状態0から出る4つのトレリスブランチは、十進数同等物が0、
2、4、6等であるビットパターンに関連し、状態1から出る4つのトレリスブ
ランチは、十進数同等物が1、3、5、7等であるビットパターンに関連する。
同時に、特定のビットパターンX3X2X1によって識別される各サブセットに
つき、「現在」の符号器状態を「次の」符号器状態に結び付ける4つのトレリス
ブランチがある。サブセット0、すなわちビットパターン000に関連するサブ
セットの4つのブランチは、現在の状態/次の状態の対0−0、2−1、4−2
、および6−3を結び付けるものである。各ブランチに関連する順方向および逆
方向のパスメトリックは別個に追加され、4つの和がもたらされる。次に、任意
所与のビットパターンの軟判定が、これら4つの和の関数として計算される。例
示的に、その関数は、単に4つの和のうちの最小のものを軟判定とすることであ
る。実際に、すべての逆方向パスメトリックを保存する必要はない。その理由は
、逆方向パスメトリックは、すべての順方向パスメトリックを生成して保存した
後に生成することができるためである。逆方向パスメトリックの各セットは、そ
の逆方向パスメトリックのセットが生成されると即座に軟判定の形成に用いられ
、それ以後は必要とされない。
で、復号器214は復号器206からビットパターンX3X2X1についての軟
判定を必要とするが、他方で、ビットX3は内符号器によって処理されないため
、復号器206は、仮にその復号化アルゴリズムが復号器214によって実行さ
れるものと同じであった場合、ビットX3を含む任意の情報を提供するベースが
ないためである。
処理と同様である。しかし、その処理は、いずれの外復号器214が、ビットX
3に関わる軟判定、より具体的にはビットパターンX3X2X1についての軟判
定を必要とするかを提供可能にするさらなる態様を含む。
そのブランチメトリックとして、ブロック204により生成されるビットパター
ンX2X1X0の強化ブランチメトリックを使用し、外復号器214において行
われたのとまったく同じように順方向および逆方向のパスメトリックを生成する
。(内符号および外符号が同じではない場合、パスメトリックの生成に当たり、
異なるトレリスが内復号器および外復号器によって用いられるが、計算方法はそ
の他の点では同じであることに留意されたい)。また、復号器214でのように
、その後、ビットパターンX2X1X0についての軟判定が行われる。復号器2
14の場合、このような軟判定は、復号器出力を構成する。しかし、ここで、今
述べたように、X2X1X0についての軟判定は、復号器214によって必要と
されるものではない。したがって、復号器206内で生成される軟判定は、その
復号器の出力として用いることができない。むしろ、復号器206がX3X2X
1についての軟判定を提供できるようにするためには、さらなる処理が必要であ
る。
未処理ブランチメトリックを直前に計算したビットパターンX2X1X0につい
ての軟判定に追加することで、ビットパターンX3X2X1X0についての内部
軟判定を生成する。ビットパターンX3X2X1に関連する2つのこのような内
部軟判定、すなわち、X3X2X1が特定の値を有するが、X0は0あるいは1
のいずれかである2つのビットパターンX3X2X1X0についての内部軟判定
がある。次に、2つの内部軟判定のうちの小さい方が、ビットパターンX3X2
X1の軟判定として用いられる。さらに、小さい方の内部軟判定に関連するX0
の特定の値が、対応するビットパターンX3X2X1の上記仮の硬判定X0(∧
)として用いられる。
図は、内符号器によって使用されるが、各ブランチが2つのいわゆる並列ブラン
チで置換されたトレリスを示している。たとえば、現在の状態/次の状態の対0
−0の2つのブランチは、ビットパターンX3X2X1X0=0および8によっ
て識別されるリファインされたサブセットに関連する。この「拡張された」トレ
リス線図には、各ビットパターンX3X2X1X0に関連する4つのブランチが
ある。最良の内部軟判定は、これら4つのブランチの1つに関連する。より具体
的に、その最良の内部軟判定は、全体的なパスメトリックが最小であるパスに含
まれるものであり、実際に、今説明した計算がその最良のパスを識別する。拡張
トレリス線図は、軟判定の計算にのみ用いられることに留意する。順方向および
逆方向のパスメトリックの計算には、当初の拡張されていないトレリス線図を用
いるべきである。
ものを単に探すのではなく、少なくとも付加白色ガウス雑音チャネルに対してよ
り良好なパフォーマンスを提供する、より洗練された(より複雑であるが)方法
を用いることが可能である。その方法は、外復号器について以下の計算に従って
軟判定を生成するというものである。 ビットのパターンX3X2X1についての外復号器の軟判定=
するようにすべてのiおよびjについての加算が実行される。)
するようにすべてのiおよびjについての加算が実行される。)
リックである。)ビットパターンX3X2X1についての内復号器の軟判定=
るという想定の下で主に提示される。しかし、8状態符号についての上記処理の
簡易な拡張により、他の数の状態を有する符号に適応することが可能である。
3符号であるという想定の下で主に提示される。しかし、他のレートの符号にも
簡易に適応可能である。たとえば、レート3/4符号の場合、要素201は、X
3X2X1X0ではなく様々なビットパターンX4X3X2X1X0に関連する
サブセットに基づいて動作し、要素204は、X2X1X0ではなく様々なビッ
トパターンX3X2X1X0に関連するサブセットに基づいて動作し、双方向ビ
タビ内外復号器206および214からの軟判定は、X3X2X1の代わりにビ
ットパターンX4X3X2X1について行われる。同様に、復号器222は、第
2レベル復号器224に対して、X3、X2ではなくビットX4、X3、X2に
対する最終的な硬判定を出力すると共に、X3、X2、X1、X0ではなくビッ
トX4、X3、X2、X1、X0に対する最終的な硬判定を出力する。軟判定を
計算する上記式は、同様に、ビットX4の考慮を含む。さらに、レート4/5符
号の場合、復号器の様々な要素、ならびに軟判定を計算するための式も同様に、
ビットX5を考慮に入れる。
。異なるターボ符号をより容易に参照するため、その構成要素の内外符号レート
とは対照的に、ターボ符号についての「レート」を定義すると便利である。特に
、ターボ符号のレートをk/(k+r)と定義することができる。(ここで、k
は各シンボル間隔について外符号に与えられるデータビットの数であり、rは各
シンボル間隔において内符号および外符号の双方によって生成される冗長ビット
の総数である。)したがって、図1のターボ符号はレート2/4ターボ符号であ
る。
四次元(4D)直列連接レート3/5ターボ符号を採用している。ここで、各シ
ンボルPは、ターボ符号の状態の一回の進行に応答して値が決定される2つの2
D信号点からなる、すなわち、内符号器および外符号器の状態は各4Dシンボル
間隔について一回だけ進められることから、符号は、4次元符号である。したが
って、図14に示すように、各4DシンボルPは2つの2D信号点QおよびQ’
からなる。
ついてリード線304上において直列/並列コンバータ(図示せず)から提供さ
れる。これらビットのうち3つは、M1状態レート3/4トレリス外符号器30
6に与えられ、これらビットのうち2つは二重パリティチェック符号器307に
与えられる。後者は、実際に、2つの単一パリティチェック符号器3071およ
び3072からなり、これらはそれぞれ入力ビットX5およびX6のそれぞれ1
つを受信する。符号器3071および3072は、例示的に、上述した符号器1
07と同一である。残りの(1+2m)ビットX7、X8、...は符号化され
ていない。外符号器306は、例示的に、図15に示される16状態符号器であ
る。結果得られる(7+2m)ビットは、シンボルインタリーバ108と略同様
であり、それ自体で、インタリーブ目的で分離不可能なユニットとして(7+2
m)ビットを扱うシンボルインタリーバ308に与えられる。インタリーバ30
8によって出力される(7+2m)ビットの各グループについて、3ビットX3
、X2、X1は、M2状態レート3/4トレリス内符号器310に与えられる。
内符号器310は、例示的に、図16に示す16状態符号器である。ビットX3
、X2、X1、X0は、インタリーバ308によって提供されるビットX4、X
5等と共に、4Dコンステレーションマッパ311により四次元シンボルにマッ
ピングされる。このマッピングは、たとえば、単一のルックアップテーブルを用
いて直接行うことができる。しかし、これらのビットを用いて各四次元シンボル
の2つの構成要素である二次元信号点を別個に識別することで、実施の複雑性が
大幅に低減される。このため、4Dコンステレーションマッパ311は、ビット
X0〜X5を受信する6×6ビットコンバータ316、ならびにビットX6およ
びX7を受信する2×2ビットコンバータ318を備える。各4Dシンボル間隔
は、2つの2Dシグナリング間隔からなる。最初の(二番目の)2Dシグナリン
グ間隔について、コンバータ316は、図17に示すビット変換テーブルにつき
ビットY2Y1Y0(Y2’Y1’Y0’)を生成する一方で、コンバータ31
8は、図18に示すビット変換テーブルにつきビットY3(Y3’)を生成する
。残りの符号化されていない2mビットX8、X9等の半分は、Y4、Y5等と
改称され、残りの半分はY4’、Y5’等と改称される。ビットY3、Y2、Y
1、Y0は、ビットY4、Y5等と共に、2Dコンステレーションマッパ312
によって使用されて、最初の二次元信号点Qを出力し、ビットY3’、Y2’、
Y1’、Y0’は、ビットY4’、Y5’等と共に、コンステレーションマッパ
312によって使用されて、二番目の二次元信号点Q’を出力する。実際にいく
つのデータビットが送信されるかに応じて、2D信号点へのコンステレーション
マッパ入力ビットの様々なマッピングが可能である。図面には、3つの例が示さ
れている。たとえば、4つのデータビットX2〜X5がリード線304上にある
(すなわち、符号器307が符号器3071のみを含む)場合、コンステレーシ
ョンマッパ312は、2Dシグナリング間隔につき3ビット、すなわち、各4D
シンボル間隔の最初の2Dシグナリング間隔についてY2Y1Y0を、そして二
番目の2Dシグナリング間隔についてY2’Y1’Y0’を与えられる。これら
3ビットの(23=8)点コンステレーションの特定の2D信号点への例示的な
マッピングは、図19に示されている。リード線304上に8つのデータビット
がある場合、32点信号コンステレーションが必要であり、32点QAMへのマ
ッピングは、図20に示すようなものであることができる。リード線304上に
12のデータビットがある場合、128点信号コンステレーションが必要であり
、128点QAMコンステレーションへのマッピングは、図21に示すようなも
のであることができる。場合によっては、定振幅、たとえばQAMコンステレー
ションではなくPSKコンステレーションを用いることが可能である。たとえば
、図19に示す8点QAMコンステレーションの代わりに、図22に示す8点P
SKコンステレーションを用いることができ、この場合、ビットコンバータ31
6は、図17に示されるテーブルではなく図23に示されるテーブルに従って動
作する。
に示す。特に、(6+2m)ビットが、各4Dシンボル間隔について、リード線
404上において直列/並列コンバータ(図示せず)から与えられる。4ビット
X5、X4、X3、X2はM1状態レート4/5トレリス外符号器406に与え
られ、2ビットX7、X6は単一パリティチェック符号器407に与えられる。
後者は、パラメータ(2・J・K、2・J・K−1、2)を有する。すなわち、
符号器407によって実施される符号は、2・J・Kビットの符号語長を有し、
その最初の2・J・K−1ビットが入力ビットであり、最後のビットは冗長パリ
ティチェックビットであり、そのハミング距離は2である。残りの2mビットは
符号化されない。外符号器306は、例示的に、図25に示される32状態符号
器である。結果得られる(7+2m)ビットは、これもまたシンボルインタリー
バ108と略同様のシンボルインタリーバ408に与えられる。インタリーバ4
08によって出力される(7+2m)ビットの各グループについて、図示のよう
に、4ビットがM2状態レート4/5トレリス内符号器410に与えられる。内
符号器410は、例示的に、図26に示す32状態符号器である。図14に示さ
れるものと同様に、4Dコンステレーションマッパ411は、例示的に上述した
ビットコンバータ316と同一であるビットコンバータ416を備えると共に、
2Dコンステレーションマッパ412をさらに備える。インタリーバ408の出
力における2ビットX6およびX7はY3およびY3’と改称される一方、残り
の符号化されていない2mビットX8、X9等はY4、Y4’、Y5、Y5’等
と改称される。ここでは、各4Dシンボル間隔について送信されるデータビット
の所望の数に応じて、図14と共に図19〜図22に示されるコンステレーショ
ンおよびマッピングも同様に使用可能である。
図27に示す。例示的に、ターボ符号のトレリス内外符号は、図1に示される二
次元構成で使用されたものと同じである。これは3レベル符号であり、2ビット
X5、X4が拡張された単一誤り修正符号器550に与えられ、2ビットX6お
よびX7は単一パリティチェック符号器545に与えられる。符号器550は、
特に、パラメータ(2・J・K、2・J・K−R、4)を有する。具体的には、
2・J・Kビットの符号語長を有し、その最初の2・J・K−Rビットが入力デ
ータビットであり、最後のRビットは冗長ビットであり、そのハミング距離は4
である。冗長ビットの数Rは、2・J・K≦2R-1になるような最小の整数であ
るように選択される。符号器545は、例示的に、上述した符号器407と同一
である。
む4Dコンステレーションマッパ511内の4×4ビットコンバータ517に与
えられる。ビットコンバータ517は、図28に示されるテーブルを基にして動
作する。リード線504は、各4Dシンボル間隔について2つの入力ビットX3
、X2のみを提供し、図29に示されるコンステレーション等の2つの4点信号
コンステレーションを連接したものを含む16シンボル4Dコンステレーション
が使用される。このような場合、4ビットが4Dシンボルの4座標にマッピング
されることは事実であるが、各ビットがシンボルの異なる各座標の値を決定する
ということは当てはまらない。むしろ、図6と共に上述したマッピング基準がこ
こでも適用される。すなわち、少なくとも1つの座標の値は、2つ以上のターボ
コーダ出力ビットの関数であり、または換言すれば、シンボル座標の値は、ター
ボコーダ出力ビットによって独立して決定される。4、8、または12データビ
ット等3つ以上のデータビットが送信される場合、図19〜図22に示されるも
の等のコンステレーションおよびマッピングをここでも使用可能である。特に、
図22の8PSKコンステレーションが用いられる場合、4×4ビットコンバー
タ517は、図30に示されるテーブルに基づいて動作する。
例示的に符号器545と同一の単一上位コーダを採用する。4Dコンステレーシ
ョンマッパ612は、4×4ビットコンバータ617および2Dコンステレーシ
ョンマッパ612を含む。コンバータ617は、例示的に、図30に示されるテ
ーブルに基づいて動作し、コンステレーションは、例示的に、図7に示される1
6点PSKコンステレーションである。
において上述された。しかし、これと同じ基本的な構造をレート3/5および4
/6ターボ符号に使用することができる。しかし、このような場合、第2レベル
復号器224は、これらの実施形態で使用される第2レベル符号に適した復号器
である必要があり、たとえば、4状態ビタビ復号器が、図14の第2レベル符号
として使用される二重パリティチェック符号を復号化するために用いられ、2R
状態ビタビ復号器が、図27の第2レベル符号として使用される拡張された単一
誤り修正符号を復号化するために用いられる。さらに、図27の実施形態等、3
レベル符号が用いられる場合、全体的な復号器構造は、第3レベル符号に適した
復号器を含む必要がある。したがって、図27の場合、2状態ビタビ復号器(図
示せず)が図10の復号器内に含まれる。そして特に、第2レベル復号器224
によって生成されるビットX5およびX4の値についての最終的な硬判定が、最
終的な復号器の出力として用いられる。同時に、ビットX5、X4、X3、X2
、X1およびX0についての最終的な硬判定が、デインタリーバ223からの出
力と共に第3レベル復号器に供給されるため、第3レベル復号器は、残っている
すべての符号化ビットおよび符号化されていないビットについての最終的な硬判
定を生成することができる。
使用しうるかを決定するに当たり、様々な検討が行われる。たとえば、図1の二
次元実施形態は、その他の四次元実施形態が必要とするコンステレーションの2
倍のコンステレーションを必要とする。受信機における特定のコンポーネントの
パフォーマンス、たとえば搬送波再生は、特定の状況、たとえば高速で経時変化
するチャネルの下で、後者よりも前者の場合に悪化しうる。図1、図14、およ
び図27の実施形態はすべて、すべての中で最も少ない待ち時間を提供する潜在
性を有する図1の実施形態と、少なくとも付加白色ガウス雑音(AWGN)チャ
ネルの場合におおよそ同じレベルのエラーレートパフォーマンス、同等の実施複
雑性、および同等のインタリーバ長、ひいては同等の待ち時間、すなわちデータ
の通信における全体的な遅延を提供する。有利なことに、図14の実施形態の実
施複雑性は、比較的インタリーブ長から独立しているが、図27の実施形態の実
施複雑性は、インタリーブ長が256二次元信号点を超える場合に約2倍になる
。不良なチャネル状況の下、エラーレートパフォーマンスは、コンステレーショ
ンサイズが小さいほど良好である。この点において、図14の実施形態の利点は
、4単一点コンステレーションと併せて使用可能なことであり、これは、たとえ
ば図27の実施形態では不可能である。本明細書に開示されるすべての実施形態
の中で最良のエラーレートパフォーマンスは、図24の実施形態によって提供さ
れる。しかし、その実施形態は、すべての実施形態の中で最も高い実施複雑性お
よび待ち時間を有する。
異なるサイズのQAMコンステレーションと共に、ならびに、たとえば、信号点
当たり最高2ビットの帯域幅効率のため、定振幅、たとえばPSKコンステレー
ションと共に使用することができる。しかし、定振幅コンステレーションが好ま
しく(たとえば、特定の無線伝送用途)、また同時に信号点当たり2ビットより
も大きな帯域幅効率が望まれる用途では、図31の実施形態が、その他の実施形
態よりも良好なパフォーマンス、低い実施複雑性、および短いインタリーブ長を
提供するという点において、図31の実施形態を考慮すべきである。
しい場合がある。すなわち、いくつかのシンボル間隔についてランダム入力デー
タをターボ符号器に与えた後すぐに、各符号器を既知の状態にするに十分な数の
シンボル間隔にわたり、ランダム入力ビット以外のデータをターボ符号器に与え
る。
項がある。実際に、これらの考慮事項は、結果として例示的な本実施形態におい
て用いられる終了プロセスの詳細になる。終了が実行される様式についてまず説
明した後に、そこにつながる考慮事項の説明が続く。
..、195は、196のこのようなビットグループを含む各インタリーブフレ
ームにおける符号器106の、0番目、1番目、2番目等の出力ビットグループ
を表す。そして、より具体的に、外符号器106によって生成された最後の3つ
のビットグループは、シーケンス番号「193」、「194」、および「195
」を有するものである。ビットグループは、左から右に列単位でインタリーバか
ら読み出されるため、インタリーバによって出力され、内符号器110に与えら
れる最後の2つのビットグループは、シーケンス番号「167」および「195
」を有するものである。図では、読み手による以下の説明の理解を助けるため、
4つのシーケンス番号「167」、「193」、「194」、および「195」
は丸で囲まれている。
器として実施され、これらはそれぞれ終了のために2つのシンボル間隔を必要と
するものと想定する。特に、内符号は、符号器110の最後の2つのシンボル間
隔「167」および「195」中の符号器入力ビットとして、データビットX2
、X1それぞれの代わりに内部に格納されているビットW1、W2を用いること
で終了される。これにより、シンボル間隔「195」の終了時に、符号器110
が状態「0」になる(すなわち、3つすべての内部格納ビットが「0」である)
。
二番目および三番目のシンボル間隔「193」および「194」中に終了される
。特に、シンボル間隔「193」中、符号器106の入力ビットの1つはデータ
ビットX3である一方、データビットX2の代わりに内部に格納されているビッ
トW2が用いられる。次に、シンボル間隔「194」中、データビットX3、X
2が、符号器110の場合でのように、内部に格納されているビットW1および
W2それぞれによって置換される。これにより、シンボル間隔「194」の終了
時に、符号器106が状態「0」になる(すなわち、3つすべての内部格納ビッ
トが「0」である)。
7」および「195」中は動作しない。すなわち、これらの間隔中、入力ビット
は符号器106自体に入力されず、外符号器106の状態は進められない。(上
位入力ビットX4、X5、...は、これらの間隔中に通常の方法でとられ、処
理することができる)。
間隔「167」および「195」中に生成されないという事実は、上述したよう
に、符号器110は、それらの間隔中にその入力をそれ自身の内部ビットから得
るため、相対する内符号器110には重要ではないことを観察することができる
。しかし、コンステレーションマッパ112には、これらの間隔中に依然として
ビットY3の値が必要である。通常、ビットY3はビットX3と同じであり、こ
れは、これらのシンボル間隔中に当てはまり得る。しかし、外符号は動作中では
ないため、ビットX3の値は、これらの間隔中に外符号によって保護されない。
次に、全体的なターボ符号のパフォーマンスは、これによって大きく悪影響を受
け得る。別の方法は、ビットを符号化する必要が決してないように、既知の値の
「ダミー」ビットを送信するというものである。しかし、好ましい実施形態にお
いて、シンボル間隔「164」および「195」中、ビットX2、X1、X0の
値は、ビットX3、X2、X1になるまでそれぞれシフトされ、X0は、これら
の値がコンステレーションマッパに与えられる前に、所定の情報を伝達しない値
に設定される。
最後の2つのシンボル間隔「194」および「195」中、外符号を終了すべき
であることを考えることができる。しかし、シンボル間隔「195」中に、任意
のビットが外符号器106によって生成された場合、これらのビットは、上記に
見られるように、内符号器110により、それ自身の終了プロセスの部分として
無視されることから、送信されない。シンボル間隔「193」および「194」
を用いて外符号を終了すると共に、上述したように外符号をシンボル間隔「19
5」中動作しないことにより、この問題は回避される。さらに、これは、外符号
器106がシンボル間隔「167」中に動作しない、シンボル間隔「167」中
において、内符号器110もまた外符号器の出力ビットを無視するためである。
この例は、外符号の状態が、内符号が終了中であるシンボル間隔中は進められな
い一般的な設計方法を例示するものである。
トは外符号の出力からとられないという事実から、別の考慮事項が持ち上がる。
これは、符号の全体的なパフォーマンスに悪影響を及ぼし得る。有利なことに、
この状況は、より小さなシンボルコンステレーションを用いることにより、終了
シンボル間隔中のシンボル間の最短距離が大きくなり、改善することができる。
実際に、当業者は、図6〜図9の考慮した上で、これは、X0を固定の値に設定
しながら、ビットX2、X1、X0をシフトアップして、それぞれビットX3、
X2、X1にする上記方法の実際の結果であることを理解するであろう。これは
、これらの間隔中に生成されるシンボルに関連する復号器で生成されるいわゆる
ブランチメトリックの強化につながるためである。(かかるより小さなコンステ
レーションは、その他のシンボル間隔に用いられるコンステレーションの特定シ
ンボルを含みうるが、必要なことではない)。終了シンボル間隔中に、折衷され
た符号パフォーマンスを保護する他の方法は、a)終了シンボル間隔内でエラー
イベントが完全に発生しないように、かつb)最後の終了シンボル間隔中のトレ
リスに割り当てられたサブセット間のサブセット間距離が、可能な限り大きくな
るように内符号を設計することを含む。実際に、例示的な本実施形態で使用され
る内符号は、これらの基準を満たす。 ターボ符号の終了についての上記説明はインタリーバが存在するものと想定し
ているが、本発明による終了はインタリーバに依存しない。インタリーバから独
立して述べると、本発明の一態様による直列連接ターボ符号の終了は、冗長外符
号器からの出力ビットグループを処理していながら、内符号器が既知の状態にな
ることで終了されるように要求する。したがって、たとえば、外符号器がMグル
ープの出力ビットを生成するように動作する場合、内符号器は、このようなMグ
ループすべての少なくとも一部を符号化しなければならない。さらに、内符号を
終了するため、内符号を既知の状態にすることで内符号器を終了するため、内符
号器は、さらなるXグループの所定入力ビットも処理しなければならない。した
がって、内符号器は、Nグループの入力ビットを処理しなければならない。但し
、M=(N−X)である。さらに、外符号器を終了し、外符号器によって生成さ
れるMグループの出力ビットの少なくともいくつかが、既知の状態にすることで
外符号器を終了することができるように、所定のビットグループが外符号器に提
供される結果、生成されることも望ましい。インタリーバが内符号器と外符号器
の間に介在する場合、外符号器は、1つのインタリーブフレームについてMグル
ープの出力ビットを符号化し、Mグループは第1のシーケンスを有することにな
る。内符号器は、1つのインタリーブフレームについて、第2のシーケンスを有
するNグループの入力ビットを受信する。インタリーバは、第1のシーケンス内
のi番目のグループが第2のシーケンス内のj番目のグループになるように、ビ
ットグループをインタリーブする。但し、少なくとも1対の値(i,j)につい
てi≠jである。 換言すれば、本発明によるターボ符号の終了は次のようなものである。1つま
たは複数の特定のシンボル間隔中に、少なくとも1つの所定ビットで内符号器に
対する入力を置換することで、内符号を終了可能なことがすでに示されている。
これら特定のシンボル間隔中、内符号器は、少なくとも1つの所定のビットを処
理しており、かかる出力ビットの処理に利用不可能であるため、外符号器は出力
ビットを生成してはならない。したがって、一実施形態によれば、出力ビットの
生成を防ぐため、外符号器の動作は、これら特定のシンボル間隔中に阻止される
。
ス内外符号を用いてレート2/4ターボ符号を終了するプロセスは、以下に正式
に説明することができる。
ームのJ・Kシンボル間隔のシーケンス番号を0、1、...、J・K−1と表
す。
み動作する。外符号は、インタリーバの入力側におけるJ・K−1−(J・K/
J1)番目(またはJ1=1の場合はJ・K−1−K番目)および最後であるJ・
K−1番目のシンボル間隔では動作しない。
ットX2は、インタリーバの入力側におけるJ・K−3番目のシンボル間隔の符
号器状態機械のW2に設定され、入力ビットX3およびX2は、J・K−2番目
のシンボル間隔におけるW1およびW2それぞれ設定される。16状態符号の場
合、入力ビットX3およびX2は、J・K−3番目およびJ・K−2番目のシン
ボル間隔の双方における
、外符号が動作していないとき、インタリーバの入力側における2つのシンボル
間隔に対応する、インタリーバの出力側における最後の2つのシンボル間隔で行
われる。
8状態符号の場合、入力ビットX2およびX1は、J・K―2番目およびJ・K
−1番目のシンボル間隔の双方において符号器状態機械のW1およびW2にそれ
ぞれ設定される(通常の方法では、J・K―2番目のシンボル間隔における入力
ビットX2はデータビットである)。
びレート4/5のトレリス内外符号を用いてレート3/5および4/6ターボ符
号を終了するプロセスは、以下に正式に説明することができる。
力ビットX2は、インタリーバの入力側におけるJ・K−3番目のシンボル間隔
において符号器状態機械のW3に設定され、入力ビットX4、X3、およびX2
は、J・K−2番目のシンボル間隔におけるW2、W1、およびW3それぞれに
設定される。32状態レート4/5符号の場合、入力ビットX2は、J・K−3
番目のシンボル間隔におけるW4に設定され、入力ビットX5、X4、X3、お
よびX2はJ・K−2番目のシンボル間隔におけるW2、W1、W3、およびW
4それぞれに設定される。
終了は、通常の方法では行われない。レート3/4符号の場合、入力ビットX3
、X2、X1は、J・K−2番目およびJ・K−1番目のシンボル間隔の双方に
おいて符号器状態機械のW1、W2、およびW3それぞれに設定され、レート4
/5符号の場合、入力ビットX4、X3、X2、およびX1は、J・K−2番目
およびJ・K−1番目のシンボル間隔におけるW1、W2、W3、およびW4そ
れぞれに設定される。
X1、X0の値は、ビットX4、X3、X2、X1それぞれになるようにシフト
アップされ、X0は、これらのビットが最後の2つの終了シンボル間隔において
コンステレーションマッパに与えられる前に、所定の情報を伝達しない値に設定
される。同様に、レート4/5内符号の出力ビットX4、X3、X2、X1、X
0の値は、ビットX5、X4、X3、X2、X1それぞれになるようにシフトア
ップされ、X0は、最後の2つの終了シンボル間隔において所定の情報を伝達し
ない値に設定される。
め、本明細書に開示される様々なターボ符号の設計に関わる考慮事項について述
べる。特にまず、帯域幅効率が2D信号点当たり4ビットである第1レベル直列
連接2Dターボ符号を用いたマルチレベル符号の設計を考慮する(これは、m=
1の図1の実施形態である)。
、64シンボル信号コンステレーションが必要であり、これは図8に示されてい
る。 ステップ2:ターボ符号についてコンステレーションをどの程度細分化すべきか
、およびいくつのビットを(外符号の)ターボ符号に入力するかの決定 ターボ符号が少なくとも6dBの符号化利得を達成するために、コンステレー
ションを、サブセット内最短距離が最大の状態の16「ターボ符号」サブセット
に分けるべきである。図8では、このような各サブセットは、ビットパターンY
3Y2Y1Y0によって識別される。次に、サブセットの数により、いくつのビ
ットが(外符号の)ターボ符号に入力されるかを決定する。この場合、入力ビッ
トの数は2であり、これは、「ターボ符号」サブセットの識別に必要な4ビット
から2つの冗長ビットを差し引くことで得られる。 ステップ3:内符号の設計 (a)レートの選択 内符号は、この場合、3つの可能な異なるレート、すなわち1/2、2/3
、および3/4を有することができる。図1におけるレート2/3がパフォーマ
ンス、複雑性、およびインタリーブ長の最良の組み合わせを提供するため、これ
を使用するよう選択する。 (b)状態数の選択 レート2/3の場合、内符号は、状態の数を4、8、16等々に設定するこ
とができる。再び、図1における8状態がパフォーマンス、複雑性、およびイン
タリーブ長の最良の組み合わせを提供するため、この8状態を使用するよう選択
する。 (c)内符号にレートおよび状態数が選択されると、内符号の残りの設計は、
ちょうど単一段階トレリス符号のようなものである。具体的に、内符号は、64
シンボルコンステレーションを、そのサブセット間最短距離が最大な8つのみの
「内符号」サブセットに分けることで設計される。このようなサブセットはそれ
ぞれ、図8におけるビットパターンY2Y1Y0によって識別される。これらの
サブセットは、内符号の有効なシーケンスのサブセット間の最短距離が最大にな
るように、内符号の状態遷移に割り当てられる。その目標を達成するため、所与
の現在の状態から開始されるか、または内符号の所与の次の状態に合併された状
態遷移に割り当てられたサブセット間のサブセット間最短距離は、最大化される
べきである。内符号の設計は、ビットパターンY2Y1Y0をどのように64シ
ンボルコンステレーションの8つの「内符号」サブセットに割り当てるべきかに
対し、いくつかの制約を課すことに留意されたい。具体的に、64シンボルコン
ステレーションを、サブコンステレーション内の最短距離が最大である状態の2
つの32シンボルサブコンステレーションに分ける。このようなサブコンステレ
ーションはそれぞれ、図8におけるY0のビット値によって識別され、69シン
ボルコンステレーションの4つの「内符号」サブセットを含めて示すことができ
る。次に、Y2Y1Y0の4つのビットパターン000、010、100、11
0は、一方のサブコンステレーションの4つのサブセットに割り当てられるべき
であり、Y2Y1Y0の残りの4つのビットパターン001、011、101、
111は、他方のサブコンステレーションの4つのサブセットに割り当てられる
べきである。しかし、内符号を考慮する限り、最初の4つのビットパターン00
0、010、100、110のサブセットに対する割り当ては、残りの4つのビ
ットパターン001、011、101、111の割り当てから独立している。 ステップ4:外符号の設計 (a)レートの選択 外符号はこの場合レート2/3しか有することができない。 (b)状態数の選択 レート2/3の場合、外符号は、状態の数を4、8、16等々に設定するこ
とができる。図1における8または16状態がパフォーマンス、複雑性、および
インタリーブ長の最良の組み合わせを提供するため、8または16状態を使用す
るよう選択する。 (c)外符号にレートおよび状態数が選択されると、外符号の残りの設計は、
次のようなものである。外符号は、まるで内符号が不在かのように、すなわちま
るで内符号によって生成される冗長ビットY0が0または1の固定値を有するか
のように設計される。この場合、コンステレーションは、32シンボルしか持た
ず、ステップ3において述べたように、図8におけるY0のビット値によって識
別される2つの32シンボルサブコンステレーションのいずれか一方である。各
サブコンステレーションは、8つの「ターボ符号」サブセットを含めて示すこと
ができ、各サブセットは、ステップ2において述べたように、図8におけるサブ
コンステレーションについてY0の値と共にビットパターンY3Y2Y2Y1に
よって識別される。これらのサブセットは、各サブコンステレーションについて
、外符号の有効なシーケンスのサブセット間の最短距離が最大になるように、外
符号の状態遷移に割り当てられる。各サブコンステレーションについてその目標
を達成するため、所与の現在の状態から開始されるか、または外符号の所与の次
の状態に合併された状態遷移に割り当てられたサブセット間のサブセット間最短
距離は、最大化されるべきである。ちょうど単一段階トレリス符号のように、外
符号の設計は、ビットパターンY3Y2Y1をどのように各32シンボルサブコ
ンステレーションの8つの「ターボ符号」サブセットに割り当てるべきかに対し
、いくつかの制約を課すことに留意されたい。しかし、ビットパターンY3Y2
Y1の、一方のサブコンステレーションの8つの「ターボ符号」サブセットへの
割り当ては、これまでのところ依然として、ビットパターンY3Y2Y1の他方
のサブコンステレーションの8つの「ターボ符号」サブセットへの割り当てから
独立している。 ステップ5:コンステレーションマッパの設計 ステップ4の外符号は、内符号がない状態で設計されている。しかし、内符号
が存在する場合、一方のサブコンステレーションについて外符号により識別され
る各「ターボ符号」サブセットは、他方のサブコンステレーションについて異な
る「ターボ符号」サブセットとして送信することができる。この場合、2つの「
ターボ符号」サブセットは、同じビットパターンY3Y2Y1を有するが、Y0
のビット値は異なる。内符号が存在する場合に外符号の符号化利得を保つため、
ビットパターンY3Y2Y1Y0の16の「ターボ符号」サブセットへの割り当
ては、同じビットパターンY3Y2Y1を有し、かつY0のビット値の異なる「
ターボ符号」サブセットの各対のサブセット間最短距離が最小化されるように行
われる。図8において、このような「ターボ符号」サブセットの各対のサブセッ
ト間最短距離は、64シンボルコンステレーションの(任意の2つのシンボル間
の)最短距離に等しく、したがって実際に最小化される。 このターボ符号設計の最後のステップにおいて、一方のサブコンステレーショ
ンの8つの「ターボ符号」サブセットへのビットパターンY3Y2Y1の割り当
ては、もはや他方のサブコンステレーションの8つの「ターボ符号」サブセット
へのビットパターンY3Y2Y1の割り当てから独立していないことに留意され
たい。
の出力ビットを全体的なコンステレーションの様々なサブセットにマッピングす
る特別な規則、(b)外符号の出力ビットを、内符号の冗長ビットによって識別
される各サブコンステレーションの様々なサブセットにマッピングする別の特別
な規則、および(c)外符号の出力ビットおよび内符号の冗長ビットを一緒に、
全体的なコンステレーションの様々なサブセットにマッピングするさらに別の特
別な規則、を使用した。したがって、内符号、外符号、およびコンステレーショ
ンマッパの設計は、特に規則(c)を鑑みて一緒に行われる。一般的に、いわゆ
る「ジョイント設計」は、有効なシンボルシーケンス間の距離が、一般化された
最小ハミング距離にコンステレーションの最短距離(すなわち、コンステレーシ
ョンのシンボル間の最短距離)を乗算した積よりも大きい場合に、少なくとも最
小限達成される。任意の2つのシーケンス間の一般化されたハミング距離は、2
つのシンボルシーケンスが異なる位置の数である。非ジョイント設計符号では、
上記の実際のユークリッド距離が上記積と同じであることができる。
符号のパフォーマンスは、そのサブセット内最短距離、すなわち各「ターボ符号
」サブセットのシンボル間の最短距離によって支配されることが分かっている。
そのパフォーマンスをさらに向上するために、容易かつ周知の方法は、図1に示
すように、単純な第2レベル単一パリティチェック(SPC)符号を採用するも
のである。符号は、各「ターボ符号」サブセットを、サブセット内最短距離が最
大の2つの「第2レベル符号」サブセットにさらに分けることに基づいて設計さ
れる。図8において、このような各「第2レベル符号」サブセットは、対応する
「ターボ符号」サブセットのビットパターンY3Y2Y1Y0と共に、Y4のビ
ット値によって識別される。
チレベル符号の設計にも使用することができる。図14のマルチレベル符号の特
徴は、以下のようにハイライトされる。 1)コンステレーションは4Dである。 2)第1レベルターボ符号が少なくとも6dBの符号化利得を達成するために、
4Dコンステレーションは、サブセット内最短距離が最大である32の「ターボ
符号」4Dサブセットに分けられる。このような4Dサブセットはそれぞれ、図
17におけるビットパターンX4X3X2X1X0によって識別される。各4D
シンボル間隔において(外符号の)ターボ符号に入力されるビットの数は3であ
る。 3)内符号は、16状態レート3/4がパフォーマンス、複雑性、およびインタ
リーブ遅延の最良の組み合わせを提供するため、16状態レート3/4である。
内符号は、4Dコンステレーション全体を、サブセット内最短距離が最大である
16のみの「内符号」4Dサブセットに分けることで設計される。このような4
Dサブセットはそれぞれ、図17におけるビットパターンX3X2X1X0によ
って識別される。これらの4Dサブセットは、内符号の有効なサブセットシーケ
ンス間の最短距離が最大であるように、内符号の状態遷移に割り当てられる。そ
の目標を達成するために、所与の現在の状態から開始されるか、または内符号の
所与の次の状態に合併される状態遷移に割り当てられるサブセット間のサブセッ
ト間最短距離が最大であるべきである。 4)外符号もまた、ここでも、16状態レート3/4がパフォーマンス、複雑性
、およびインタリーブ遅延の最良の組み合わせを提供するため、16状態レート
3/4である。外符号は、まるで内符号がないかのように、すなわちまるで内符
号によって生成された冗長ビットX0が0または1の固定の値を有するかのよう
に設計される。この場合、4Dコンステレーションは、図17においてX0のビ
ット値によって識別される2つの4Dサブコンステレーションのいずれかである
。各4Dサブコンステレーションは、16の「ターボ符号」4Dサブセットを含
む。これら4Dサブセットは、各サブコンステレーションについて、有効な外符
号のサブセットシーケンス間の最短距離が最大になるように、外符号の状態遷移
に割り当てられる。その目標を達成するために、所与の現在の状態から開始され
るか、または外符号の所与の次の状態に合併される状態遷移に割り当てられるサ
ブセット間のサブセット間最短距離が最大であるべきである。 5)内符号が存在する場合でも外符号の符号化利得を保つために、ビットパター
ンX4X3X2X1X0の「ターボ符号」4Dサブセットへの割り当ては、同じ
ビットパターンX4X3X2X1を有し、かつX0のビット値の異なる「ターボ
符号」4Dサブセットの各対のサブセット間最短距離が最小化されるように行わ
れる。 6)ターボ符号のパフォーマンスは、「ターボ符号」4Dサブセットのサブセッ
ト内最短距離によって支配される。そのパフォーマンスをさらに向上するために
、単純な第2レベル二重パリティチェック(DPC)符号が用いられる。第2レ
ベル符号は、各「ターボ符号」4Dサブセットを、サブセット内最短距離が最大
化される4つの「第2レベル符号」4Dサブセットにさらに分けることに基づい
て設計される。このような各「第2レベル符号」4Dサブセットは、図18にお
けるX6のビット値と共に、X5のビット値および図17における対応する「タ
ーボ符号」4DサブセットのビットパターンX4X3X2X1X0によって識別
される。
する。図14のターボ符号の内符号および外符号はそれぞれ、それ自体「不良」
トレリス符号である。「不良」とは、内符号または外符号が別の符号と連接され
ていない場合に、内符号または外符号が、そのパフォーマンスの達成に必要な複
雑性よりもはるかに高い複雑性を必要とすることを本発明者等は意図する。図1
4における4D16状態レート3/4内符号または外符号のパフォーマンスは、
それだけで使用される場合、4D8または16状態レート2/3トレリス符号の
ものと略同じである。しかし、4D16状態レート3/4符号の複雑性は、4D
8または16状態レート2/3符号の複雑性の約4倍または2倍である。
4D8または16状態レート2/3符号よりもはるかに大きなサブセット内最短
距離を有することである。このより大きなサブセット内最短距離は、4D16状
態レート3/4符号が符号がそれだけで用いられる場合には4D8または16状
態レート2/3符号を凌ぐよう助けないが、符号が連接して使用されてターボ符
号を形成する場合には助ける。仮に4D8または16状態レート2/3符号を用
いてターボ符号を形成した場合、ターボ符号のパフォーマンスもまたサブセット
内最短距離によって支配され、これにより3dBの符号化利得しか提供されない
であろう。より強力なターボ符号をマルチレベル符号の第1レベル符号として用
いると、さらに後述するように、上位符号の大幅な簡易化およびマルチレベル符
号全体のパフォーマンスの改良を助けることができる。
テレーションを64「ターボ符号」4Dサブセットにさらに細かく分けることに
基づいて設計されることを除き、図14の符号と略同一であるように設計される
。このような4Dサブセットはそれぞれ、図17におけるビットパターンX5X
4X3X2X1X0によって識別される。このようなより細かい分割を用いるこ
とで、第1レベルターボ符号およびそれに関連するマルチレベル符号のパフォー
マンスがさらに改良される。
符号はそれぞれ、それ自体だけでは「不良」なトレリス符号である。実際に、図
24の4D32状態レート4/5内符号または外符号は、符号がそれ自体だけで
用いられる場合、図14の4D16状態レート3/4符号よりもさらに悪い。ま
た、ちょうど図14のターボ符号のように、これらの「不良」なトレリス符号が
連接されてターボ符号を形成する場合に、より良好なパフォーマンスにつながる
。ここでも、「不良」な4D32状態レート4/5符号について普通ではないこ
とは、優れたパフォーマンスを達成するためにターボ符号によって必要とされる
比較的大きなサブセット内最短距離である。
実施形態において用いられた手順と同じ手順を用いて設計される。しかし、対応
するマルチレベル符号の構築には、異なる哲学が用いられる。先の実施形態では
、第1レベルターボ符号はそれだけで非常に強力であり、単純な第2レベル符号
のみを割り当てに必要とする。本実施形態では、第1レベルターボ符号は十分に
強力ではなく、そのパフォーマンスを引き上げるために、上位レベルからの大き
な助けが必要である。
ーボ符号」4Dサブセットへの分割に基づいて構築される。このようなサブセッ
トはそれぞれ、図28におけるビットパターンX3X2X1X0によって識別さ
れる。その結果、ターボ符号は3dBの符号化利得しか提供できない。しかし、
「ターボ符号」サブセットの正しく復号化されたシーケンス内で発生するエラー
イベントを考慮に入れない場合、ターボ符号の符号化利得は6dBを上回って示
され得る。
トをさらに修正するために、図27に示すように、むしろ強力かつ複雑な第2レ
ベルの拡張された単一誤り修正(ESEC)符号を用いた後に、単純な第3レベ
ルSPC符号を用いる。3つの符号は一緒に、少なくとも6dBの符号化利得を
達成する。
ョンは複数の振幅を有するか、あるいは定振幅4PSKであるものと想定してき
た。2Dコンステレーションが定振幅16PSKの場合、図1の実施形態は変更
のないままである。4Dコンステレーションの構成要素である2Dコンステレー
ションが定振幅8PSKである場合、図14、図24、および図27の実施形態
はわずかに変更される。この変更は、8PSKの異なる距離特性に起因するもの
であり、図17および図28に示されるコンステレーションマッピングテーブル
にのみ影響を及ぼす。図23および図30のマッピングテーブルを代わりに用い
るべきである。しかし、ターボ符号の設計に用いられる手順を含め、その他すべ
ては変更のないままであることに留意されたい。
幅16QAMの代わりに定振幅16PSKである場合、図31の実施形態に示す
ように、より単純なマルチレベル符号を構築することができる。この簡易化もま
た、16PSKの異なる距離特性に起因するものである。具体的に、図31にお
いて、第1レベル4Dレート2/4ターボ符号は、その他の実施形態について先
に述べた手順と同じ手順を用いて、4Dコンステレーションを16の「ターボ符
号」4Dサブセットに分けることに基づいて設計される。このような4Dサブセ
ットはそれぞれ、図30におけるビットパターンX3X2X1X0によって識別
される。しかし、図27の4Dレート2/4ターボ符号とは異なり、ここでのタ
ーボ符号は十分に強力であり、単純な第2レベルSPC符号のみが割り当てに必
要とされる。
、このいくつかの例が続く。
他のタイプの冗長符号器を使用することも可能である。多くのタイプの符号をト
レリスで表すことができるため、ある意味においてトレリス符号と呼ぶことがで
きるが、本明細書で用いるトレリス符号という用語は、有限状態機械である符号
を意味する。大部分のシンボル間隔それぞれについて、現在の状態、次の状態、
現在の入力ビット、現在の出力ビット、および現在の出力ビットによって識別さ
れるコンステレーションのシンボルの座標の間の関係により、符号を定義するこ
とができる。これらの関係は、(a)現在の出力ビット数は、現在の入力ビット
数よりも大きい、(b)現在の出力ビットは、現在および前の入力ビットのいく
つかの関数であり、任意の将来の入力ビットの関数ではない、かつ(c)シンボ
ルの座標は一緒に現在の出力ビットによって識別される、すなわち、シンボルの
少なくとも1つの座標は、少なくとも2つの現在の出力ビットの関数である、こ
とを特徴とする。
ない場合に、適切な用途において適切なパフォーマンスを達成することができる
。このような場合、上位ビットを直接用いて、ターボ符号器出力ビットによって
識別されたサブセットからシンボルを選択する。
上の符号化されていないビットの数を表すパラメータmは、たとえば、1990
年7月10日付けで本発明者に付与された米国特許第4,941,154号に記
載の技術を用いて達成可能な小数値をとりうる。
ングと共に拡張された信号コンステレーションの使用を通して「整形」利得を達
成することができる。
い。むしろ、非ターボ符号化ビットは、所望であれば、パフォーマンスに悪影響
を及ぼすことなく、インタリーバを迂回することができる。
されたインタリーバと組み合わせられた3つ以上の符号器の連接を介してさらに
良好なパフォーマンスを達成しうる。
インタリーブを通して内符号化してマッピングするように進む。しかし、依然と
して入力ビットから選択されたシンボルベースで同等の結果を達成しながら、流
れを異なる順序にすることも可能である。たとえば、V.34として知られる規
格は、いわゆる事前符号化を含み、符号化、この場合には従来のトレリス符号化
が、マッピングが行われた後に実行される処理フローが可能であり、また、その
一般的なフレーバーを本明細書に同様に記載されるターボ符号と併用する処理フ
ローも可能な場合がある。
の外符号器出力ビットを有することが可能である。したがって、たとえば、内符
号器110が、その入力としてビットX2、X1だけではなくビットX3も有す
るレート3/4符号器であることも可能である。レート3/4符号はレート2/
3符号よりも大幅に複雑であるが、しかしここで、レート3/4符号を用いるこ
とでターボ符号全体に達成されるさらなる符号化利得の量は非常に小さいか、ま
たは存在しない可能性が高い。さらに、このような複雑性が増大した符号と併せ
てより長いインタリーバを用いない限り、実際には符号化利得の損失が発生し得
る。さらに、不利なことに、より長いインタリーバを使用すると待ち時間が増大
する。
特定の環境において有利であるとわかっている任意の値であることができる。し
かし、一方または他方の符号器の状態数を増大することによる追加の複雑性に耐
えられる場合、複雑性の増大に起因するパフォーマンスの向上は、M2を増大す
るよりもM1を増大するほうが大きい。
い。 本明細書に開示する各実施形態において、内符号器および外符号器は同じレー
トを有する。すなわち、双方ともレート2/3、レート3/4、またはレート4
/5である。しかし、内符号器および外符号器は、互いに異なるレート、ならび
に開示する実施形態で使用される3つのレートとは異なるレートを有してもよい
。
じであるより小さなコンステレーションの使用を含む、本明細書に開示されるも
の以外の技術によって終了してもよい(このような方法は利点を提供しないよう
に見え、実際に、終了されたシンボル間隔中のシンボルのエラーレートパフォー
マンスが低下することになる)。さらに、本ターボ符号は、終了技術をまったく
採用せずとも使用することができる。
トはすべて、様々な現在および符号状態変数の関数である少なくとも1つの冗長
ビットと共に出力ビットとして現れる)であるが、非システム的であることも可
能である。しかし、非システム符号を内符号に用いると、全体的なターボ符号パ
フォーマンスにかなりの悪影響を及ぼすようである。
がインパルス雑音または他の障害の作用から保護するために、リードソロモンま
たは他の符号によって処理されていることが望ましいことがある。実際に、開示
した様々なマルチレベル符号実施形態において上位符号として示されるパリティ
チェックまたは誤り修正符号の代わりに、リードソロモンまたは他の符号を用い
ることができる。
れぞれ1つが、各シンボル間隔について1つの冗長ビットを生成する(すなわち
状態遷移を行う)。しかし、これが当てはまらない、たとえば、外符号が四次元
符号でありうる価値のある符号を設計することも可能な場合もあり、これは、各
四次元シンボルについて1つの冗長ビットを生成する一方で、内符号は二次元符
号であること、および四次元シンボル間隔の2つの構成要素である二次元信号間
隔それぞれについて1つの冗長ビットを生成することを意味する。
て生成されるデータシンボルをさらに処理してもよい。1つのこのような処理は
、たとえば、1993年3月3日付けで本発明者に付与された米国特許第5,1
95,107号に開示されるものなどのトムリンソン事前符号化であり得る。
明細書に明示的に示される各実施形態において、内符号によってさらに符号化さ
れない場合であっても、2つ以上の外符号器出力ビットを内符号によりさらに符
号化しないことも可能である。
ゆる「パンクチャリング」にターボ符号を受けさせることが望ましいと判明する
場合もある。この方法は、パンクチャリングされたシグナリング間隔中に、より
小さなシグナリングコンステレーションを使用することができ、これは、たとえ
ば、タイミング回復および/または搬送波位相回復の観点から有利でありうる。
あるいは、同じサイズのコンステレーションを使用することが可能であり、所望
であれば、ある種類の補助情報を伝送することができる。
回路の概念図を表していることを理解されよう。図に示される各種要素の機能は
、好ましい実施形態において、個々のハードウェア要素ではなく、1つまたは複
数のプログラムされたプロセッサ、デジタル信号処理(DSP)チップ等によっ
て実施される。
る任意の要素は、たとえば、a)その機能を実行する回路素子の組み合わせ、ま
たはb)機能を実行するため、ソフトウェアの実行に適した回路と組み合わせら
れた任意の形態のソフトウェア(したがって、ファームウェア、マイクロ符号等
を含む)を含む、その機能を実行するあらゆるやり方を包含するよう意図される
。かかる特許請求の範囲によって定義される本発明は、説明された各種手段によ
って提供される機能性が組み合わせられ、共に特許請求の範囲が求めるようにな
るという事実にある。したがって、本出願人は、それらの機能性を提供すること
のできる任意の手段を本明細書に示されるものの同等物とみなす。
一次元コンステレーション、ならびに次元数が奇数である4よりも大きな次元の
コンステレーションを含む、任意の所望の次元のコンステレーションと併用する
ことができる。
、本発明の原理を具現し、本発明の精神および範囲内にある多くの構成を考案可
能なことが理解されるであろう。
送信機の図である。
施形態の図である。
施形態の図である。
施形態の図である。
図である。
る送信機の図である。
実施形態の図である。
実施形態の図である。
示す図である。
示す図である。
。
。
。
。
14のターボ符号器において使用可能な1つのビットコンバータの動作を示す図
である。
る送信機の図である。
実施形態である。
実施形態である。
る送信機の図である。
示す図である。
ボ符号器において使用されるビットコンバータの動作を例示的に示す図である。
る送信機の図である。
Claims (10)
- 【請求項1】 各シンボル間隔についてデータシンボルを生成する装置であ
って、シンボル間隔の特定の1つに関連する入力ビットを符号化し、前記特定の
シンボル間隔に関連する第1の冗長符号器出力ビットの拡張グループを生成する
ように動作する第1の冗長符号器と、所定数の前記第1の冗長符号器出力ビット
を符号化して、前記特定のシンボル間隔に関連する第2の冗長符号器出力ビット
の拡張グループを生成するように動作する第2の冗長符号器と、前記特定のシン
ボル間隔について、少なくとも前記第2の冗長符号器出力ビットの拡張グループ
の関数として、信号コンステレーションから特定のデータシンボルを選択するよ
うに適合されるマッパとを備える装置において、 少なくとも1つのシンボル間隔について、前記第2の冗長符号器の入力を少な
くとも1つの予め定義されたビットで置換するステップと、 前記少なくとも1つのシンボル間隔に関連する少なくとも1つの第1の冗長符
号器出力ビットを生成しないステップと、 を含む、方法。 - 【請求項2】 前記生成しないステップは、前記少なくとも1つのシンボル
間隔について前記第1の冗長符号器の動作を阻止するステップを含む、請求項1
記載の方法。 - 【請求項3】 少なくとも1つのシンボル間隔について、前記第1の冗長符
号器の入力を少なくとも1つの所定のビットで置換するステップをさらに含む、
請求項1記載の方法。 - 【請求項4】 前記第1の冗長符号器の入力に取って代わる前記少なくとも
1つの予め定義されるビットは、前記第1の冗長符号器に予め格納されている少
なくとも1つのビットの関数である、請求項3記載の方法。 - 【請求項5】 前記第1の冗長符号器は有限状態機械であり、前記第1の冗
長符号器の入力に取って代わる前記少なくとも1つの予め定義されたビットは、
前記第1の冗長符号器の状態の関数である、請求項4記載の方法。 - 【請求項6】 前記マッパによって行われる、 少なくとも1つの予め定義されるビットで前記第2の冗長符号器の入力を置換
する前記少なくとも1つのシンボル間隔について、第1の信号コンステレーショ
ンからデータシンボルを選択するステップと、 少なくとも1つの予め定義されるビットで前記第2の冗長符号器の入力を置換
する前記少なくとも1つのシンボル間隔以外のシンボル間隔について、第2の信
号コンステレーションからデータシンボルを選択するステップと、 をさらに含む、請求項1記載の方法。 - 【請求項7】 連続したシンボル間隔中にデータシンボルを生成する装置で
あって、特定のシンボル間隔に関連する入力ビットグループを符号化し、前記特
定のシンボル間隔に関連する第1の冗長符号器出力ビットの拡張グループを生成
する第1の有限状態機械冗長符号器と、第2の冗長符号を用いて所定数の前記第
1の冗長符号器出力ビットを符号化し、前記特定のシンボル間隔に関連する第2
の冗長符号器出力ビットの拡張グループを生成する第2の有限状態機械冗長符号
器と、前記特定のシンボル間隔について、少なくとも前記第2の冗長符号器出力
ビットの拡張グループの関数として、信号コンステレーションから特定のデータ
シンボルを選択するように適合されるマッパとを備える装置において、 少なくとも1つのシンボル間隔について、前記第2の冗長符号を終了するステ
ップと、 前記第2の冗長符号が終了する前記少なくとも1つのシンボル間隔について、
前記第1の冗長符号器の状態を進めないステップと、 を含む、方法。 - 【請求項8】 前記終了するステップは、少なくとも1つの予め定義される
ビットを前記第2の冗長符号器の入力として提供するステップを含む、請求項7
記載の方法。 - 【請求項9】 前記第2の冗長符号が終了する少なくとも1つのシンボル間
隔以外の少なくとも1つのシンボル間隔について、前記第1の冗長符号を終了す
るステップをさらに含む、請求項7記載の方法。 - 【請求項10】 前記第1の冗長符号を終了するステップは、少なくとも1
つの予め定義されたビットを前記第1の冗長符号器の入力として提供するステッ
プを含む、請求項7記載の方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13658399P | 1999-05-28 | 1999-05-28 | |
US60/136,583 | 1999-05-28 | ||
US15846399P | 1999-10-08 | 1999-10-08 | |
US60/158,463 | 1999-10-08 | ||
US09/524,065 | 2000-03-13 | ||
US09/524,065 US6266795B1 (en) | 1999-05-28 | 2000-03-13 | Turbo code termination |
PCT/US2000/014392 WO2000074249A1 (en) | 1999-05-28 | 2000-05-24 | Turbo code termination |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003501860A true JP2003501860A (ja) | 2003-01-14 |
JP3607675B2 JP3607675B2 (ja) | 2005-01-05 |
Family
ID=27384880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001500444A Expired - Fee Related JP3607675B2 (ja) | 1999-05-28 | 2000-05-24 | ターボ符号終了 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1186107B1 (ja) |
JP (1) | JP3607675B2 (ja) |
AU (1) | AU5289200A (ja) |
DE (1) | DE60032895T2 (ja) |
WO (1) | WO2000074249A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7315579B2 (en) | 2001-02-28 | 2008-01-01 | Broadcom Corporation | Trellis coded modulation tails |
KR100539862B1 (ko) * | 2001-04-04 | 2005-12-28 | 삼성전자주식회사 | 부호분할다중접속 이동통신시스템에서 데이타 송/수신장치및 방법 |
KR101476873B1 (ko) | 2001-08-23 | 2014-12-26 | 애플 인크. | Co-set와 강하게 코딩된 co-set 식별자를 조합하여 직교 진폭 변조를 행하기 위한 시스템 및 방법 |
MY196159A (en) * | 2015-02-25 | 2023-03-17 | Samsung Electronics Co Ltd | Transmitter And Method For Generating Additional Parity Thereof |
US10367600B2 (en) | 2017-08-09 | 2019-07-30 | Ciena Corporation | Forward error correction with contrast coding |
CN113437981B (zh) * | 2021-05-28 | 2022-04-22 | 暨南大学 | 一种基于多维编码的空间耦合串行级联码编码方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69841631D1 (de) * | 1997-07-30 | 2010-06-02 | Samsung Electronics Co Ltd | Verfahren und Vorrichtung zur adaptiven Kanalcodierung |
-
2000
- 2000-05-24 WO PCT/US2000/014392 patent/WO2000074249A1/en active IP Right Grant
- 2000-05-24 EP EP00937762A patent/EP1186107B1/en not_active Expired - Lifetime
- 2000-05-24 AU AU52892/00A patent/AU5289200A/en not_active Abandoned
- 2000-05-24 JP JP2001500444A patent/JP3607675B2/ja not_active Expired - Fee Related
- 2000-05-24 DE DE60032895T patent/DE60032895T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2000074249A1 (en) | 2000-12-07 |
JP3607675B2 (ja) | 2005-01-05 |
EP1186107A1 (en) | 2002-03-13 |
DE60032895D1 (de) | 2007-02-22 |
DE60032895T2 (de) | 2007-10-25 |
EP1186107B1 (en) | 2007-01-10 |
AU5289200A (en) | 2000-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3559547B2 (ja) | ターボ符号シンボルインタリーバ | |
JP3737433B2 (ja) | 直列連接ターボ符号 | |
US6266795B1 (en) | Turbo code termination | |
US5996104A (en) | System for coding system | |
Li et al. | Bit-interleaved coded modulation with iterative decoding | |
US7684505B2 (en) | Method and apparatus for encoding interleaving and mapping data to facilitate GBPS data rates in wireless systems | |
US7770093B2 (en) | Serial turbo trellis coded modulation using a serially concatenated coder | |
US7421044B2 (en) | Quasi error free (QEF) communication using turbo codes | |
USRE38010E1 (en) | Trellis encoder and decoder based upon punctured rate ½ convolutional codes | |
EP1721389A2 (en) | Method and apparatus for communications using turbo like codes | |
Herzberg | Multilevel turbo coding with short interleavers | |
JP2004533175A (ja) | 相補的エンコーダ/デコーダに対する方法及び装置 | |
Barbulescu et al. | TURBO CODES: a tutorial on a new class of powerful error correcting coding schemes | |
JP3607675B2 (ja) | ターボ符号終了 | |
Liew et al. | Concatenated space-time block codes and TCM, turbo TCM, convolutional as well as turbo codes | |
Robertson et al. | Extensions of turbo trellis coded modulation to high bandwidth efficiencies | |
Gao et al. | Triple-binary circular recursive systematic convolutional turbo codes | |
Yuan et al. | Turbo trellis coded modulation for fading channels | |
Khandani et al. | Application of shaping technique to multi-level turbo-coded modulation | |
Soleymani et al. | Spectrally Efficient Non-Binary Turbo Codes: Beyond DVB/RCS | |
Lin et al. | Two trellis coding schemes for large free distances | |
Tsai et al. | Scrambling-based shaping for turbo coded modulation | |
Pons et al. | Enhanced TCM based on a multilevel hierarchical trellis coded modulation (HTCM) | |
Chung et al. | TCM and turbo TCM for audio broadcasting | |
Bahai et al. | Channel Coding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040915 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041007 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |