JP2003348127A - Spi-3 interface system and method for improving transfer efficiency thereof - Google Patents
Spi-3 interface system and method for improving transfer efficiency thereofInfo
- Publication number
- JP2003348127A JP2003348127A JP2002153932A JP2002153932A JP2003348127A JP 2003348127 A JP2003348127 A JP 2003348127A JP 2002153932 A JP2002153932 A JP 2002153932A JP 2002153932 A JP2002153932 A JP 2002153932A JP 2003348127 A JP2003348127 A JP 2003348127A
- Authority
- JP
- Japan
- Prior art keywords
- packet data
- transfer block
- phy
- signal
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、SPI−3インタ
フェースシステム及びその転送効率向上方法に関し、特
に、SPI−3(System Packet Int
erface Level3)インタフェースの転送効
率を向上する技術に関する。[0001] 1. Field of the Invention [0002] The present invention relates to an SPI-3 interface system and a transfer efficiency improving method thereof, and more particularly, to an SPI-3 (System Packet Int).
The present invention relates to a technology for improving the transfer efficiency of an interface Level 3) interface.
【0002】[0002]
【従来の技術】従来、OIF(Optical Int
ernetworking Forum)にて規定され
ているSPI−3(System Packet In
terface Level3)インタフェースは、複
数のPHY(PhysicalLayer Proto
col)デバイスからのパケットを多重して転送すると
き、1個のパケットに対して1個のPHYアドレスを付
加して転送ブロックを構成し、この転送ブロックを順次
連続して転送している。2. Description of the Related Art Conventionally, OIF (Optical Int)
SPI-3 (System Packet In) specified by the Internet Working Forum.
The terface Level 3 interface includes a plurality of PHYs (Physical Layer Proto).
col) When multiplexing and transferring packets from a device, one PHY address is added to one packet to form a transfer block, and this transfer block is sequentially and sequentially transferred.
【0003】[0003]
【発明が解決しようとする課題】このようなSPI−3
インタフェースでは、比較的短いバイト長の短パケット
に対しても1個のPHYアドレスが必ず付加されるの
で、短パケットのトラフック量が増加するにつれて、P
HYアドレスを付加するために必要な帯域が益々増加
し、パケットの転送効率が劣化するというという課題を
有する。また、これにより、設計者が期待するデータ量
を転送出来ないというという課題を有する。SUMMARY OF THE INVENTION Such an SPI-3
In the interface, one PHY address is always added to a short packet having a relatively short byte length.
There is a problem that the bandwidth required for adding the HY address increases more and more, and the packet transfer efficiency deteriorates. In addition, this causes a problem that the amount of data expected by the designer cannot be transferred.
【0004】本発明の目的は、従来のこの様な課題を解
決し、パケットの転送効率を向上するSPI−3インタ
フェースを提供することにある。[0004] It is an object of the present invention to provide an SPI-3 interface that solves the above-mentioned conventional problems and improves packet transfer efficiency.
【0005】[0005]
【課題を解決するための手段】本発明のSPI−3イン
タフェースシステムは、複数PHY(Physical
Layer Protocol)デバイスの各々から
のパケットデータを転送するSPI−3(System
Packet Interface Level3)
インタフェースシステムであって、複数パケットデータ
と、複数パケットデータの各々がどのPHYデバイスに
属するかを示すPHYアドレスとを転送ブロックに挿入
して転送ブロックを生成する転送ブロック生成手段と、
前記転送ブロック生成手段により生成される転送ブロッ
クの複数を多重して送信する送信手段とを有することを
特徴とする。The SPI-3 interface system of the present invention comprises a plurality of PHYs (Physical).
SPI-3 (System) for transferring packet data from each of the Layer Protocol (device) devices
Packet Interface Level 3)
An interface system, a transfer block generating means for generating a transfer block by inserting a plurality of packet data and a PHY address indicating to which PHY device each of the plurality of packet data belongs to a transfer block;
Transmitting means for multiplexing and transmitting a plurality of transfer blocks generated by the transfer block generating means.
【0006】また、本発明のSPI−3インタフェース
システムは、複数PHY(Physical Laye
r Protocol)デバイス各々からのパケットデ
ータを転送するSPI−3(System Packe
t Interface Level3)インタフェー
スシステムであって、複数パケットデータと、複数パケ
ットデータの各々がどのPHYデバイスに属するかを示
すPHYアドレスとを転送ブロックに挿入して転送ブロ
ックを生成する転送ブロック生成手段と、複数パケット
データの各々の、パケットの開始を示すSOP信号とパ
ケットの終了を示すEOP信号とを生成する開始終了信
号生成手段と、前記転送ブロック生成手段により生成さ
れる転送ブロックの複数を多重して送信するとともに、
前記転送ブロックの送信と同時に、前記開始終了信号生
成手段送信手段によるSOP信号及びEOP信号を送信
する送信手段を有することを特徴とする。The SPI-3 interface system according to the present invention includes a plurality of PHYs (Physical Layers).
r Protocol (SPI) (System Package) for transferring packet data from each device
t Interface Level 3) an interface system, wherein a transfer block generating means for generating a transfer block by inserting a plurality of packet data and a PHY address indicating which PHY device each of the plurality of packet data belongs to a transfer block; A start / end signal generating means for generating an SOP signal indicating the start of the packet and an EOP signal indicating the end of the packet for each of the plurality of packet data, and a plurality of transfer blocks generated by the transfer block generating means are multiplexed. Send it,
A transmission unit for transmitting an SOP signal and an EOP signal by the transmission unit of the start / end signal generation unit simultaneously with the transmission of the transfer block.
【0007】さらに、本発明のSPI−3インタフェー
スシステムは、複数PHY(Physical Lay
er Protocol)デバイス各々からのパケット
データを転送するSPI−3(System Pack
et InterfaceLevel3)インタフェー
スシステムであって、複数パケットデータと、複数パケ
ットデータの各々がどのPHYデバイスに属するかを示
すPHYアドレスとを転送ブロックに挿入して転送ブロ
ックを生成する転送ブロック生成手段と、複数パケット
データの各々の、パケットの開始を示すSOP信号とパ
ケットの終了を示すEOP信号とを生成する開始終了信
号生成手段と、前記転送ブロック生成手段により生成さ
れる転送ブロックの複数を多重して送信するとともに、
前記転送ブロックの送信と同時に、前記開始終了信号生
成手段送信手段によるSOP信号及びEOP信号を送信
する送信手段と、前記送信手段からの、多重された転送
ブロックと、SOP信号及びEOP信号とを受信する受
信手段と、前記受信手段により受信される転送ブロック
からPHYアドレスを抽出し、このPHYアドレスと受
信されるSOP信号及びEOP信号とにより、受信され
る転送ブロックに含まれる複数パケットデータを、PH
Yデバイスの各々宛てごとに分離し、当該PHYデバイ
スに当該パケットデータを送信する手段とを有すること
を特徴とする。Further, the SPI-3 interface system of the present invention includes a plurality of PHYs (Physical Layers).
er Protocol) SPI-3 (System Pack) for transferring packet data from each device
an interface level 3) interface system, wherein a plurality of packet data and a PHY address indicating to which PHY device each of the plurality of packet data belongs are inserted into the transfer block to generate a transfer block; For each of the packet data, start and end signal generating means for generating an SOP signal indicating the start of the packet and an EOP signal indicating the end of the packet, and multiplex and transmit a plurality of transfer blocks generated by the transfer block generating means Along with
At the same time as the transmission of the transfer block, a transmission means for transmitting the SOP signal and the EOP signal by the start and end signal generation means and a multiplexed transmission block, and the SOP signal and the EOP signal from the transmission means are received. PHY address is extracted from the transfer block received by the receiving means, and the plurality of packet data included in the received transfer block are extracted by the PHY address and the received SOP signal and EOP signal.
Means for separating the packet data for each of the Y devices and transmitting the packet data to the PHY device.
【0008】また、本発明のSPI−3インタフェース
システムは、複数PHY(Physical Laye
r Protocol)デバイス各々からのパケットデ
ータを転送するSPI−3(System Packe
t Interface Level3)インタフェー
スシステムであって、複数PHYデバイス各々からパケ
ットデータを受信して、パケットデータのパケット長
を、常時、測定するパケット長モニタ手段と、前記パケ
ット長モニタ手段によるパケット長が予め設定されてい
るバースト長設定値より短いパケットデータの複数を、
前記バースト長設定値と等しい長さを有する転送ブロッ
クに挿入するとともに、複数の短いパケットデータの各
々がどのPHYデバイスに属するかを示すPHYアドレ
スを前記転送ブロックに挿入して転送ブロックを生成す
る転送ブロック生成手段と、複数の短いパケットデータ
の各々の、パケットの開始を示すSOP信号とパケット
の終了を示すEOP信号とを生成する開始終了信号生成
手段と、前記転送ブロック生成手段により生成される転
送ブロックの複数を多重して送信するとともに、前記転
送ブロックの送信と同時に、前記開始終了信号生成手段
送信手段によるSOP信号及びEOP信号とを送信する
送信手段と、前記送信手段からの、多重された転送ブロ
ックと、SOP信号及びEOP信号とを受信する受信手
段と、前記受信手段により受信される転送ブロックから
PHYアドレスを抽出し、このPHYアドレスと、受信
されるSOP信号及びEOP信号とにより、受信される
転送ブロックから、PHYデバイスの各々宛てごとの、
短いパケットデータに分離し、当該短いパケットデータ
を当該PHYデバイスに送信する手段とを有することを
特徴とする。Further, the SPI-3 interface system of the present invention includes a plurality of PHYs (Physical Layers).
r Protocol (SPI) (System Package) for transferring packet data from each device
t Interface Level 3) An interface system, which receives packet data from each of a plurality of PHY devices and constantly measures the packet length of the packet data, and sets a packet length by the packet length monitoring unit in advance. Multiple packet data shorter than the set burst length
A transfer that inserts into a transfer block having a length equal to the burst length setting value, and inserts a PHY address indicating to which PHY device each of the plurality of short packet data belongs into the transfer block to generate a transfer block Block generation means, start and end signal generation means for generating an SOP signal indicating the start of a packet and EOP signal indicating the end of the packet for each of the plurality of short packet data, and transfer generated by the transfer block generation means A transmitting unit for transmitting a plurality of blocks in a multiplexed manner, and transmitting the SOP signal and the EOP signal by the transmitting unit of the start / end signal generating unit simultaneously with the transmission of the transfer block; A transfer block; receiving means for receiving an SOP signal and an EOP signal; From the transfer blocks received extracts the PHY address, and the PHY address, by the SOP signal and the EOP signal is received, the transport block received, per each addressed PHY device by,
Means for separating the packet data into short packet data and transmitting the short packet data to the PHY device.
【0009】さらに、本発明のSPI−3インタフェー
スシステムの転送効率向上方法は、複数PHY(Phy
sical Layer Protocol)デバイス
各々からのパケットデータを転送するSPI−3(Sy
stem Packet Interface Lev
el3)インタフェースシステムの転送効率向上方法で
あって、複数パケットデータと、複数パケットデータの
各々がどのPHYデバイスに属するかを示すPHYアド
レスとを転送ブロックに挿入して転送ブロックを生成す
る転送ブロック生成ステップと、複数パケットデータの
各々の、パケットの開始を示すSOP信号とパケットの
終了を示すEOP信号とを生成する開始終了信号生成ス
テップと、前記転送ブロック生成ステップにより生成さ
れる転送ブロックの複数を多重して送信するとともに、
前記転送ブロックの送信と同時に、前記開始終了信号生
成手段送信ステップによるSOP信号及びEOP信号を
送信する送信ステップと、前記送信ステップにより送信
される、多重された転送ブロックと、SOP信号及びE
OP信号とを受信する受信ステップと、前記受信ステッ
プにより受信される転送ブロックからPHYアドレスを
抽出し、このPHYアドレスと受信されるSOP信号及
びEOP信号とにより、受信される転送ブロックに含ま
れる複数パケットデータを、PHYデバイスの各々宛て
ごとに分離し、当該PHYデバイスに当該パケットデー
タを送信するステップとを有することを特徴とする。Further, the method for improving the transfer efficiency of the SPI-3 interface system according to the present invention includes a plurality of PHYs (PHYs).
SPI-3 (Sy) for transferring packet data from each of the S.I.
stem Packet Interface Lev
el3) A method for improving transfer efficiency of an interface system, wherein a transfer block is generated by inserting a plurality of packet data and a PHY address indicating to which PHY device each of the plurality of packet data belongs into a transfer block. A start and end signal generating step of generating an SOP signal indicating the start of the packet and an EOP signal indicating the end of the packet for each of the plurality of packet data; and a plurality of transfer blocks generated by the transfer block generating step. While multiplexing and sending,
A transmitting step of transmitting the SOP signal and the EOP signal in the transmitting step of the start / end signal generating means simultaneously with the transmission of the transmitting block; a multiplexed transmitting block transmitted by the transmitting step;
A receiving step of receiving the OP signal; and extracting a PHY address from the transfer block received by the receiving step; and using the PHY address and the received SOP signal and EOP signal, a plurality of PHY addresses included in the received transfer block are extracted. Separating the packet data for each of the PHY devices, and transmitting the packet data to the PHY device.
【0010】また、本発明のSPI−3インタフェース
システムの転送効率向上方法は、複数PHY(Phys
ical Layer Protocol)デバイス各
々からのパケットデータを転送するSPI−3(Sys
tem Packet Interface Leve
l3)インタフェースシステムの転送効率向上方法であ
って、複数PHYデバイス各々からパケットデータを受
信して、パケットデータのパケット長を、常時、測定す
るパケット長モニタステップと、前記パケット長モニタ
ステップによるパケット長が予め設定されているバース
ト長設定値より短いパケットデータの複数を、前記バー
スト長設定値と等しい長さを有する転送ブロックに挿入
するとともに、複数の短いパケットデータの各々がどの
PHYデバイスに属するかを示すPHYアドレスを前記
転送ブロックに挿入して転送ブロックを生成する転送ブ
ロック生成ステップと、複数の短いパケットデータの各
々の、パケットの開始を示すSOP信号とパケットの終
了を示すEOP信号とを生成する開始終了信号生成ステ
ップと、前記転送ブロック生成手段により生成される転
送ブロックの複数を多重して送信するとともに、前記転
送ブロックの送信と同時に、前記開始終了信号生成手段
送信ステップによるSOP信号及びEOP信号とを送信
する送信ステップと、前記送信ステップにより送信され
る、多重された転送ブロックと、SOP信号及びEOP
信号とを受信する受信ステップと、前記受信ステップに
より受信される転送ブロックからPHYアドレスを抽出
し、このPHYアドレスと、受信されるSOP信号及び
EOP信号とにより、受信される転送ブロックから、P
HYデバイスの各々宛てごとの、短いパケットデータに
分離し、当該短いパケットデータを当該PHYデバイス
に送信するステップとを有することを特徴とする。Further, the method for improving the transfer efficiency of the SPI-3 interface system according to the present invention includes a plurality of PHYs (Physs).
SPI-3 (Sys) for transferring packet data from each of the ical layer protocol (device) devices.
tem Packet Interface Level
l3) A method for improving the transfer efficiency of an interface system, comprising: a packet length monitoring step of receiving packet data from each of a plurality of PHY devices and constantly measuring a packet length of the packet data; and a packet length by the packet length monitoring step. Inserts a plurality of packet data shorter than a preset burst length setting value into a transfer block having a length equal to the burst length setting value, and determines to which PHY device each of the plurality of short packet data belongs. A transfer block generating step of generating a transfer block by inserting a PHY address indicating the above into the transfer block, and generating an SOP signal indicating the start of the packet and an EOP signal indicating the end of the packet for each of the plurality of short packet data. Generating a start / end signal, A transmitting step of multiplexing and transmitting a plurality of transfer blocks generated by the lock generating means and transmitting an SOP signal and an EOP signal by the start / end signal generating means transmitting step at the same time as transmitting the transfer blocks; Multiplexed transfer blocks, SOP signal and EOP transmitted by the transmitting step
A PHY address is extracted from the transfer block received by the receiving step, and a PHY address is extracted from the transfer block received by the PHY address and the received SOP signal and EOP signal.
Separating the short packet data for each of the HY devices and transmitting the short packet data to the PHY device.
【0011】[0011]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【0012】図1は、本発明の実施形態の構成ブロック
図で、図2は、PHYアドレステーブル構成図である。FIG. 1 is a configuration block diagram of an embodiment of the present invention, and FIG. 2 is a configuration diagram of a PHY address table.
【0013】図1を参照して、本発明のSPI−3イン
タフェースシステムは、送信デバイス1と、受信デバイ
ス2と、SPI−3インタフェースとを有して構成され
る。Referring to FIG. 1, the SPI-3 interface system of the present invention includes a transmitting device 1, a receiving device 2, and an SPI-3 interface.
【0014】SPI−3(System Packet
Interface Level3)は、OIF(O
ptical Internetworking Fo
rum)にて、PHY(Physical Layer
Protocol)デバイスにおけるパケットの送受
信方法を規定したものである。SPI-3 (System Packet)
Interface Level 3 is OIF (O
optical Internetworking Fo
PHY) (Physical Layer)
Protocol) defines a packet transmission / reception method in a device.
【0015】このSPI−3インタフェースシステム
は、複数のPHYデバイス、ここでは、説明の便宜上、
4個のPHYデバイス、PHY0、PHY1、PHY
2、PHY3の各々のパケットをインタフェースする。The SPI-3 interface system includes a plurality of PHY devices, here, for convenience of description,
4 PHY devices, PHY0, PHY1, PHY
2. Interface each packet of PHY3.
【0016】送信デバイス1は、複数のパケット長モニ
タ部3,4,5,6と、複数の送信側FIFO(Fir
st−In First−Out buffer)7,
8,9,10と、読出し制御部11と、PHYアドレス
生成部12と、多重部13とを有して構成される。The transmission device 1 includes a plurality of packet length monitoring units 3, 4, 5, 6, and a plurality of transmission side FIFOs (Files).
st-In First-Out buffer) 7,
8, 9, 10, a read control unit 11, a PHY address generation unit 12, and a multiplexing unit 13.
【0017】複数のパケット長モニタ部3、4、5、6
の各々は、複数のPHYデバイス、PHY0、PHY
1、PHY2、PHY3の各々から入力される入力パケ
ットデータ101、102、103、104のパケット
長を測定し、パケット長を示すパケット長表示信号10
9、110、111、112を生成し、読出し制御部1
1へ送る。A plurality of packet length monitoring units 3, 4, 5, 6
Each have multiple PHY devices, PHY0, PHY
1. The packet length of the input packet data 101, 102, 103, 104 inputted from each of the PHY2, PHY2 and PHY3 is measured, and the packet length indication signal 10 indicating the packet length is measured.
9, 110, 111, and 112, and the read control unit 1
Send to 1.
【0018】複数の送信側FIFO7、8、9、10の
各々は、入力パケットデータ101、102、103、
104の各々を、一時、格納する。Each of the plurality of transmission-side FIFOs 7, 8, 9, 10 includes input packet data 101, 102, 103,
Each of the 104 is temporarily stored.
【0019】読出し制御部11は、送信側FIFO7、
8、9、10の各々に格納されているパケットデータの
パケットデータ総量と、受信するパケット長表示信号1
09、110、111、112を利用してパケットデー
タのパケット長を常時監視し、送信側FIFO7、8、
9、10の各々に格納されているパケットを、ラウンド
ロビン(Round robin)方式により読み出す
ための送信側FIFO読出し制御信号117,118,
119,120を生成するとともに、PHYアドレスの
生成を指示するPHYアドレス生成指示信号121をP
HYアドレス生成部12へ送る。ここで、ラウンドロビ
ン(Round robin)方式は、複数の選択肢の
中から順番に割り当てる選択方式である。また、読出し
制御部11は、外部のマイクロセッサからの指示で、バ
ースト長設定値123を設定する。そして、送信側FI
FO7,8,9,10に格納されているパケットデータ
を読み出し、読み出されたパケットデータを、このバー
スト長設定値123により、パケットデータの転送基本
単位である転送ブロックを作成する。The read control unit 11 includes a transmission FIFO 7,
8, 9, and 10, the total amount of packet data stored in each of the packet data and the received packet length indication signal 1
09, 110, 111, 112, the packet length of the packet data is constantly monitored, and the FIFOs 7, 8,
The transmission-side FIFO read control signals 117, 118, 118, and 118 for reading packets stored in each of the packets 9 and 10 by a round robin method.
119 and 120, and a PHY address generation instructing signal 121 for instructing the generation of a PHY address.
This is sent to the HY address generation unit 12. Here, the round robin method is a selection method in which a plurality of options are sequentially assigned. Further, the read control unit 11 sets the burst length setting value 123 according to an instruction from an external microprocessor. And the sending FI
The packet data stored in the FOs 7, 8, 9, and 10 are read, and the read packet data is used to create a transfer block, which is a basic packet data transfer unit, based on the burst length setting value 123.
【0020】PHYアドレス生成部12は、PHYアド
レステーブル30を有し、読出し制御部11からPHY
アドレス生成指示信号121を受けると、PHYアドレ
ステーブル30を参照して、SPI−3インタフェース
で使用するPHYアドレスを生成し、このPHYアドレ
スを含むPHYアドレス信号122を多重部13へ送
る。The PHY address generation unit 12 has a PHY address table 30, and receives a PHY address from the read control unit 11.
Upon receiving the address generation instruction signal 121, the PHY device generates a PHY address to be used in the SPI-3 interface with reference to the PHY address table 30, and sends a PHY address signal 122 including the PHY address to the multiplexer 13.
【0021】PHYアドレステーブル30は、図2に示
されるように、1または複数のPHYデバイスのパケッ
トデータであることを示すアドレスのテーブルである。
たとえば、PHYアドレスが#0は、PHY0に属する
パケットデータであることを示すアドレスで、PHYア
ドレスが#1は、PHY1に属するパケットデータであ
ることを示すアドレスで、PHYアドレスが#2は、P
HY2に属するパケットデータであることを示すアドレ
スで、PHYアドレスが#3は、PHY3に属するパケ
ットデータであることを示すアドレスで、PHYアドレ
スが#4は、PHY0とPHY1とに属するパケットデ
ータであることを示すアドレスで、PHYアドレスが#
5は、PHY1とPHY2とに属するパケットデータで
あることを示すアドレスで、PHYアドレスが#6は、
PHY2とPHY3とに属するパケットデータであるこ
とを示すアドレスである。As shown in FIG. 2, the PHY address table 30 is an address table indicating that the packet data is one or a plurality of PHY device packet data.
For example, PHY address # 0 is an address indicating packet data belonging to PHY0, PHY address # 1 is an address indicating packet data belonging to PHY1, and PHY address # 2 is a packet data belonging to PHY1.
The address indicating that the packet data belongs to HY2. The PHY address # 3 is an address indicating that the packet data belongs to PHY3. The PHY address # 4 is the packet data belonging to PHY0 and PHY1. PHY address is #
5 is an address indicating that the packet data belongs to PHY1 and PHY2.
This is an address indicating that the packet data belongs to PHY2 and PHY3.
【0022】多重部13は、読出し制御部11からの送
信側FIFO読出し制御信号117、118、119、
120により読み出される送信側FIFO出力パケット
データ113、114、115、116と、PHYアド
レス生成部12からのPHYアドレス信号122と、を
多重してSPI−3データ124を生成し、このSPI
−3データ124を受信デバイス2に転送する。The multiplexing unit 13 receives the transmission FIFO read control signals 117, 118, 119 and 119 from the read control unit 11.
The transmission-side FIFO output packet data 113, 114, 115, and 116 read by 120 and the PHY address signal 122 from the PHY address generation unit 12 are multiplexed to generate SPI-3 data 124.
-3 data 124 is transferred to the receiving device 2.
【0023】受信デバイス2は、PHYアドレス抽出部
14と、分離部15と、受信側FIFO16,17,1
8,19とを有して構成される。The receiving device 2 includes a PHY address extracting unit 14, a separating unit 15, and receiving FIFOs 16, 17, 1
8 and 19.
【0024】PHYアドレス抽出部14は、送信デバイ
ス1から送信されるSPI−3データ124からPHY
アドレス信号125を抽出し、抽出されるPHYアドレ
ス信号125を分離部15へ送る。The PHY address extraction unit 14 extracts the PHY from the SPI-3 data 124 transmitted from the transmitting device 1.
The address signal 125 is extracted, and the extracted PHY address signal 125 is sent to the separation unit 15.
【0025】分離部15は、PHYアドレス抽出部14
からのPHYアドレス信号125に含まれるPHYアド
レスに基づいて、送信デバイス1からのSPI−3デー
タ124を分離して受信側FIFO入力パケットデータ
125、127、128、129を生成し、複数のPH
Yデバイス、PHY0、PHY1、PHY2、PHY3
の各々に専用な受信側FIFO16、17、18、19
に送る。The PHY address extraction unit 14
The SPI-3 data 124 from the transmitting device 1 is separated based on the PHY address included in the PHY address signal 125 from the transmitting device 1 to generate the FIFO input packet data 125, 127, 128, and 129 on the receiving side.
Y device, PHY0, PHY1, PHY2, PHY3
Receiving FIFOs 16, 17, 18, 19 dedicated to each of
Send to
【0026】受信側FIFO16、17、18、19の
各々は、受信側FIFO入力パケットデータ125、1
27、128、129の各々を格納する。Each of the receiving FIFOs 16, 17, 18, and 19 stores the receiving FIFO input packet data 125, 1
27, 128, and 129 are stored.
【0027】次に、本発明の実施形態の動作について図
面を参照して詳細に説明する。Next, the operation of the embodiment of the present invention will be described in detail with reference to the drawings.
【0028】図3は、動作のタイミングチャートで、図
3(a)は、パケット長がバースト長設定値より短い場
合のタイミングチャートで、パケット長がバースト長設
定値より長い場合のタイミングチャートである。FIG. 3 is a timing chart of the operation, and FIG. 3A is a timing chart when the packet length is shorter than the burst length setting value, and is a timing chart when the packet length is longer than the burst length setting value. .
【0029】図1と図2と図3を使用して動作を説明す
る。The operation will be described with reference to FIGS. 1, 2 and 3.
【0030】最初に、送信デバイス1の動作を説明す
る。First, the operation of the transmitting device 1 will be described.
【0031】複数のPHYデバイス、PHY0、PHY
1、PHY2、PHY3の各々から、入力パケットデー
タ101と送信側FIFO書き込み制御信号105、入
力パケットデータ102と送信側FIFO書き込み制御
信号106、入力パケットデータ103と送信側FIF
O書き込み制御信号107、入力パケットデータ104
と送信側FIFO書き込み制御信号108、とが送信デ
バイス1へ入力される。Multiple PHY devices, PHY0, PHY
1, PHY2 and PHY3, input packet data 101 and transmission-side FIFO write control signal 105, input packet data 102 and transmission-side FIFO write control signal 106, input packet data 103 and transmission-side FIFO
O write control signal 107, input packet data 104
And the transmission-side FIFO write control signal 108 are input to the transmission device 1.
【0032】複数のパケット長モニタ部3、4、5、6
の各々は、複数のPHYデバイス、PHY0、PHY
1、PHY2、PHY3の各々から入力される入力パケ
ットデータ101、102、103、104のパケット
長を測定し、パケット長を示すパケット長表示信号10
9、110、111、112を生成し、読出し制御部1
1へ送る。A plurality of packet length monitoring units 3, 4, 5, 6
Each have multiple PHY devices, PHY0, PHY
1. The packet length of the input packet data 101, 102, 103, 104 inputted from each of the PHY2, PHY2 and PHY3 is measured, and the packet length indication signal 10 indicating the packet length is measured.
9, 110, 111, and 112, and the read control unit 1
Send to 1.
【0033】複数の送信側FIFO7,8,9,10の
各々は、送信側FIFO書き込み制御信号105、10
6、107、108の各々により、入力パケットデータ
101、102、103、104の各々を格納する。Each of the plurality of transmission-side FIFOs 7, 8, 9, and 10 includes a transmission-side FIFO write control signal 105,
6, 107 and 108 store the input packet data 101, 102, 103 and 104, respectively.
【0034】読出し制御部11は、送信側FIFO7、
8、9、10の各々に格納されているパケットデータの
パケットデータ総量と、パケット長モニタ部3、4、
5、6から受信するパケット長表示信号109、11
0、111、112からの各パケットデータのパケット
長とを、常時、監視する。そして、ラウンドロビン(R
ound robin)方式で、送信側FIFO7,
8,9,10からパケットデータを順に読み出し、パケ
ット長に応じて、読み出されたパケットデータの複数個
を、転送ブロック長がバースト長設定値123とする転
送ブロックに、挿入して、多重部13に送る。The read control unit 11 includes a transmission FIFO 7,
The total packet data amount of the packet data stored in each of 8, 9, 10 and the packet length monitor units 3, 4,
Packet length indication signals 109 and 11 received from 5 and 6
The packet length of each packet data from 0, 111, and 112 is constantly monitored. And round robin (R
sound robin) in the transmission FIFO 7,
Packet data is sequentially read from 8, 9, and 10, and according to the packet length, a plurality of the read packet data are inserted into a transfer block whose transfer block length is set to the burst length setting value 123, and the multiplexing unit is inserted. Send to 13.
【0035】さらに詳細に説明する。This will be described in more detail.
【0036】<パケット長がバースト長設定値より短い
場合>図1と、図2と、図3(a)を参照して説明す
る。<Case where Packet Length is Shorter than Burst Length Setting Value> A description will be given with reference to FIGS. 1, 2 and 3A.
【0037】読出し制御部11は、送信側FIFOか
ら、バースト長設定値123より短いパケット長のパケ
ットデータを読み出し、次に、ラウンドロビン方式で決
定される次の順番の送信側FIFOから、バースト長設
定値123より短いパケット長のパケットデータとを読
み出し、以下、同様に、ラウンドロビン方式で決定され
る次の順番の送信側FIFOから、バースト長設定値1
23より短いパケット長のパケットデータを読み出し、
読み出された複数の、短いパケット長のパケットデータ
を加算し、加算されたパケットデータの長さが、転送ブ
ロック長≒バースト長設定値123を満たすようにして
転送ブロックを作成し、この転送ブロックを多重部13
に送る。The read control unit 11 reads packet data having a packet length shorter than the burst length setting value 123 from the transmitting FIFO, and then reads the burst length from the next transmitting FIFO determined by the round robin method. Packet data having a packet length shorter than the set value 123 is read out, and thereafter, similarly, the burst length set value 1
Read packet data with a packet length shorter than 23,
A plurality of read packet data having a short packet length is added, and a transfer block is created such that the added packet data length satisfies the transfer block length / burst length set value 123. Multiplexing unit 13
Send to
【0038】また、読出し制御部11は、同一転送ブロ
ック内に複数PHYデバイスのパケットデータが挿入さ
れている旨を示す情報を含むPHYアドレス生成指示信
号121を生成し、このPHYアドレス生成指示信号1
21をPHYアドレス生成部12へ送る。The read control unit 11 generates a PHY address generation instruction signal 121 including information indicating that packet data of a plurality of PHY devices are inserted in the same transfer block.
21 to the PHY address generator 12.
【0039】PHYアドレス生成部12は、読出し制御
部11からPHYアドレス生成指示信号121を受ける
と、図2のPHYアドレステーブル30から、同一転送
ブロック内に複数PHYデバイスのパケットデータが挿
入されていること示すPHYアドレス122を選択し、
このPHYアドレス122を多重部13に送る。When receiving the PHY address generation instruction signal 121 from the read control unit 11, the PHY address generation unit 12 inserts the packet data of a plurality of PHY devices into the same transfer block from the PHY address table 30 of FIG. PHY address 122 indicating that
The PHY address 122 is sent to the multiplexing unit 13.
【0040】多重部13は、読出し制御部11から、複
数のパケットデータが挿入されている転送ブロックを受
け、そして、PHYアドレス生成部12から、当該PH
Yアドレス122を受けると、当該PHYアドレス12
2を転送ブロックに挿入して、転送ブロックを完成す
る。そして、多重部13は、このような転送ブロックを
複数順次に生成してSPI−3データ124を構成し、
このSPI−3データ124を、パケットの開始を示す
SOP(Start of Packet Signa
l)信号142とパケットの終了を示すEOP(End
of Packet Signal)信号142と一
緒に、SPI−3インタフェースを通して、受信デバイ
ス2へ送信する。The multiplexing unit 13 receives, from the read control unit 11, a transfer block in which a plurality of packet data are inserted,
When receiving the Y address 122, the PHY address 12
2 is inserted into the transfer block to complete the transfer block. Then, the multiplexing unit 13 sequentially generates a plurality of such transfer blocks to form the SPI-3 data 124,
The SPI-3 data 124 is transferred to an SOP (Start of Packet Signa) indicating the start of a packet.
l) EOP (End) indicating signal 142 and end of packet
together with the signal of Packet Signal (142) to the receiving device 2 through the SPI-3 interface.
【0041】以上のようにして構成されるSPI−3デ
ータ124は、例えば、図3(a)に示されるように、
PHYアドレスが#4で、PHY0のパケットデータと
PHY1のパケットデータとで構成される第1転送ブロ
ックと、PHYアドレスが#5で、PHY1のパケット
データとPHY2のパケットデータとで構成される第2
転送ブロックと、PHYアドレスが#6で、PHY2の
パケットデータとPHY3のパケットデータとで構成さ
れる第3転送ブロックとから構成される。The SPI-3 data 124 configured as described above, for example, as shown in FIG.
A first transfer block composed of PHY address # 4, PHY0 packet data and PHY1 packet data, and a second transfer block composed of PHY address # 5, PHY1 packet data and PHY2 packet data.
It is composed of a transfer block and a third transfer block having a PHY address of # 6 and composed of PHY2 packet data and PHY3 packet data.
【0042】<パケット長がバースト長設定値より長い
場合>図1と、図2と、図3(b)を参照して説明す
る。<Case where Packet Length is Longer Than Burst Length Setting Value> A description will be given with reference to FIGS. 1, 2 and 3B.
【0043】読出し制御部11は、ラウンドロビン方式
で決定される順番の送信側FIFOから、バースト長設
定値123より長いパケット長のパケットデータを読み
出すと、読み出されたパケットデータを転送ブロック長
に合うように分割し、この分割されたパケットデータを
転送ブロックに挿入して転送ブロックを作成する。そし
てこの転送ブロックを多重部13に送る。また、読出し
制御部11は、転送ブロック内に、1個のPHYのパケ
ットデータが挿入されている旨を示す情報を含むPHY
アドレス生成指示信号121を生成し、このPHYアド
レス生成指示信号121をPHYアドレス生成部12へ
送る。When reading packet data having a packet length longer than the burst length setting value 123 from the transmitting FIFO in the order determined by the round robin method, the read control unit 11 converts the read packet data to the transfer block length. The packet is divided so as to match, and the divided packet data is inserted into a transfer block to create a transfer block. Then, the transfer block is sent to the multiplexing unit 13. Further, the read control unit 11 transmits the PHY including information indicating that one PHY packet data is inserted in the transfer block.
An address generation instruction signal 121 is generated, and the PHY address generation instruction signal 121 is sent to the PHY address generation unit 12.
【0044】PHYアドレス生成部12は、読出し制御
部11からPHYアドレス生成指示信号121を受ける
と、図2のPHYアドレステーブル30から、転送ブロ
ック内に1個のPHYのパケットデータが挿入されてい
ること示すPHYアドレス122を選択し、このPHY
アドレス122を多重部13に送る。When the PHY address generation unit 12 receives the PHY address generation instruction signal 121 from the read control unit 11, one PHY packet data is inserted in the transfer block from the PHY address table 30 of FIG. PHY address 122 indicating that
The address 122 is sent to the multiplexing unit 13.
【0045】多重部13は、読出し制御部11から、1
個のパケットデータが挿入されている転送ブロックを受
け、そして、PHYアドレス生成部12から、当該PH
Yアドレス122を受けると、当該PHYアドレス12
2を転送ブロックに挿入して、転送ブロックを完成す
る。そして、多重部13は、このような転送ブロックか
らSPI−3データ124を構成し、受信デバイス2へ
送信する。The multiplexing unit 13 sends 1
Received from the PHY address generating unit 12 the transfer block in which the packet data has been inserted.
When receiving the Y address 122, the PHY address 12
2 is inserted into the transfer block to complete the transfer block. Then, the multiplexing unit 13 forms the SPI-3 data 124 from such a transfer block, and transmits the SPI-3 data 124 to the receiving device 2.
【0046】以上のようにして構成されるSPI−3デ
ータ124は、例えば、図3(b)に示されるように、
PHYアドレスが#0で、PHY0のパケットデータの
みで構成される第1転送ブロックと、PHYアドレスが
#1で、PHY1のパケットデータのみで構成される第
2転送ブロックと、PHYアドレスが#2で、PHY2
のパケットデータのみで構成される第3転送ブロックと
から構成される。The SPI-3 data 124 constructed as described above is, for example, as shown in FIG.
A first transfer block having a PHY address of # 0 and only PHY0 packet data, a second transfer block having a PHY address of # 1 and only PHY1 packet data, and a PHY address of # 2 , PHY2
And a third transfer block composed only of the packet data.
【0047】次に、受信デバイス2の動作を説明する。Next, the operation of the receiving device 2 will be described.
【0048】受信デバイス2が、送信デバイス1からS
PI−3データ124を受信すると、PHYアドレス抽
出部14は、このSPI−3データ124からPHYア
ドレスを抽出し、このPHYアドレスを含むPHYアド
レス信号125を分離部15に送る。[0048] The receiving device 2 transmits
Upon receiving the PI-3 data 124, the PHY address extraction unit 14 extracts a PHY address from the SPI-3 data 124 and sends a PHY address signal 125 including the PHY address to the separation unit 15.
【0049】分離部15は、PHYアドレス信号125
に含まれるPHYアドレスにより、SPI−3データ1
24を転送ブロック単位に分割して、これらの転送ブロ
ックを、PHYアドレスで指定される当該受信側FIF
Oへ送る。The separation unit 15 has a PHY address signal 125
SPI-3 data 1 according to the PHY address included in
24 is divided into transfer block units, and these transfer blocks are designated by the corresponding
Send to O
【0050】PHYアドレス信号125に含まれるPH
Yアドレスが、同一転送ブロック内に複数PHYのパケ
ットデータが挿入されていること示すアドレスである場
合、すなわち、図2において、PHYアドレスが#4、
#5、#6のいずれかの場合、分離部15は、送信デバ
イス1から、SPI−3データ124と一緒に転送され
てくるSOP信号142とEOP信号143により、同
一転送ブロック内に挿入されている複数のパケットデー
タ間のPHY切替部を検知し、このPHY切替部によ
り、SPI−3データ124を複数のパケットデータに
分割する。そして、分割されたパケットデータを、受信
側FIFO書き込み制御信号とともに該当するPHYの
受信側FIFOに送る。例えば、図3(a)に示される
ように、分離部15は、SOP信号142とEOP信号
143から、PHY切替部151、152、153を検
知し、これらのPHY切替部151、152、153に
より、SPI−3データ124を複数のパケットデータ
に分割し、分割されたパケットデータを該当するPHY
の受信側FIFOに送る。PH included in PHY address signal 125
When the Y address is an address indicating that a plurality of PHY packet data are inserted in the same transfer block, that is, in FIG. 2, the PHY address is # 4,
In either case of # 5 or # 6, the separation unit 15 is inserted into the same transfer block by the SOP signal 142 and the EOP signal 143 transferred together with the SPI-3 data 124 from the transmission device 1. The PHY switching unit detects the PHY switching unit between the plurality of packet data, and divides the SPI-3 data 124 into a plurality of packet data by the PHY switching unit. Then, the divided packet data is sent to the receiving FIFO of the corresponding PHY together with the receiving FIFO write control signal. For example, as shown in FIG. 3A, the separating unit 15 detects PHY switching units 151, 152, 153 from the SOP signal 142 and the EOP signal 143, and the PHY switching units 151, 152, 153 , SPI-3 data 124 is divided into a plurality of packet data, and the divided packet data is
To the receiving FIFO.
【0051】受信側FIFO16,17,18,19
は、分離部15からのパケットデータを、受信側FIF
O書き込み制御信号130、131、132、133に
より、格納する。Receiving FIFOs 16, 17, 18, and 19
Transmits the packet data from the separation unit 15 to the
It is stored by O write control signals 130, 131, 132, 133.
【0052】受信側FIFO16,17,18,19に
格納されているパケットデータは、PHYデバイス、P
HY0、PHY1、PHY2、PHY3からの受信側F
IFO読出し制御信号138、139、140、141
で読み出される。The packet data stored in the receiving FIFOs 16, 17, 18, and 19 is a PHY device, P
Reception side F from HY0, PHY1, PHY2, PHY3
IFO read control signals 138, 139, 140, 141
Is read.
【0053】以上のように、本発明は、パケット長がバ
ースト長設定値より短いパケットデータの複数と一つの
PHYアドレスとを、バースト長設定値に等しい転送ブ
ロック長を有する転送ブロックに挿入して転送ブロック
を生成し、この転送ブロックの単位で転送する構成ある
ので、パケットデータごとにPHYアドレスが不要にな
り、PHYアドレスのための、転送ブロック内の領域を
最小にすることができるため、SPI−3インタフェー
スの転送効率が向上する。As described above, according to the present invention, a plurality of packet data whose packet length is shorter than the burst length set value and one PHY address are inserted into a transfer block having a transfer block length equal to the burst length set value. Since there is a configuration in which a transfer block is generated and transferred in units of this transfer block, a PHY address is not required for each packet data, and an area in the transfer block for the PHY address can be minimized. -3 interface transfer efficiency is improved.
【0054】上述では、同一転送ブロック内に2つのP
HYのパケットデータを格納する例で説明したが、本発
明の思想に基づき、更に発展させて、転送ブロック長が
より長い転送ブロック内に、3つ以上複数のPHYのパ
ケットデータを格納するように転送ブロックを構成でき
る。このことにより、バースト長設定値を長くすること
が可能になり、結果としてSPI−3データにおけるP
HYアドレス領域を更に削減できパケットデータ領域を
増やすことが出来るので、SPI−3インタフェースの
クロック速度を下げても従来と同じ帯域を確保すること
が可能になり回路設計が容易になる。In the above description, two Ps in the same transfer block
Although an example of storing the HY packet data has been described, based on the idea of the present invention, it is further developed so that three or more PHY packet data are stored in a transfer block having a longer transfer block length. A transfer block can be configured. As a result, the burst length setting value can be increased, and as a result, P
Since the HY address area can be further reduced and the packet data area can be increased, even if the SPI-3 interface clock speed is reduced, it is possible to secure the same bandwidth as in the related art, thereby facilitating circuit design.
【0055】[0055]
【発明の効果】以上説明したように、本発明は、複数
の、短いパケットデータを集めて、一つのPHYアドレ
スを付加して、転送ブロックを生成し、この転送ブロッ
クの単位で転送する構成あるので、パケットデータごと
にPHYアドレスが不要になり、PHYアドレスのため
の、転送ブロック内の領域を最小にすることができるた
め、パケット転送のための帯域を十分に確保でき転送効
率を向上できるという効果がある。As described above, according to the present invention, a plurality of short packet data are collected, one PHY address is added, a transfer block is generated, and the transfer block is transferred in units of the transfer block. Therefore, a PHY address is not required for each packet data, and an area in the transfer block for the PHY address can be minimized, so that a sufficient band for packet transfer can be secured and transfer efficiency can be improved. effective.
【図1】本発明の実施形態の構成ブロック図である。FIG. 1 is a configuration block diagram of an embodiment of the present invention.
【図2】PHYアドレステーブル構成図である。FIG. 2 is a configuration diagram of a PHY address table.
【図3】動作のタイミングチャートである。FIG. 3 is a timing chart of an operation.
1 送信デバイス 2 受信デバイス 3,4,5,6 パケット長モニタ部 7、8、9、10 送信側FIFO 11 読出し制御部 12 PHYアドレス生成部 13 多重部 14 PHYアドレス抽出部 15 分離部 16、17、18、19 受信側FIFO 1 sending device 2 Receiving device 3,4,5,6 Packet length monitor 7, 8, 9, 10 Transmission FIFO 11 Read control unit 12 PHY address generator 13 Multiplexer 14 PHY address extraction unit 15 Separation unit 16, 17, 18, 19 Reception FIFO
Claims (6)
er Protocol)デバイスの各々からのパケッ
トデータを転送するSPI−3(System Pac
ket Interface Level3)インタフ
ェースシステムであって、複数パケットデータと、複数
パケットデータの各々がどのPHYデバイスに属するか
を示すPHYアドレスとを転送ブロックに挿入して転送
ブロックを生成する転送ブロック生成手段と、前記転送
ブロック生成手段により生成される転送ブロックの複数
を多重して送信する送信手段とを有することを特徴とす
るSPI−3インタフェースシステム。1. A plurality of PHYs (Physical Layer)
er Protocol (SPI) (System Pac) for transferring packet data from each device
a transfer interface generating system for generating a transfer block by inserting a plurality of packet data and a PHY address indicating to which PHY device each of the plurality of packet data belongs into a transfer block; A transmission unit for multiplexing a plurality of transfer blocks generated by the transfer block generation unit and transmitting the multiplexed transmission block;
er Protocol)デバイス各々からのパケット
データを転送するSPI−3(SystemPacke
t Interface Level3)インタフェー
スシステムであって、複数パケットデータと、複数パケ
ットデータの各々がどのPHYデバイスに属するかを示
すPHYアドレスとを転送ブロックに挿入して転送ブロ
ックを生成する転送ブロック生成手段と、複数パケット
データの各々の、パケットの開始を示すSOP信号とパ
ケットの終了を示すEOP信号とを生成する開始終了信
号生成手段と、前記転送ブロック生成手段により生成さ
れる転送ブロックの複数を多重して送信するとともに、
前記転送ブロックの送信と同時に、前記開始終了信号生
成手段送信手段によるSOP信号及びEOP信号を送信
する送信手段を有することを特徴とするSPI−3イン
タフェースシステム。2. A plurality of PHYs (Physical Layer)
er Protocol) SPI-3 (SystemPacket) for transferring packet data from each device
t Interface Level 3) an interface system, wherein a transfer block generating means for generating a transfer block by inserting a plurality of packet data and a PHY address indicating which PHY device each of the plurality of packet data belongs to a transfer block; A start / end signal generating means for generating an SOP signal indicating the start of the packet and an EOP signal indicating the end of the packet for each of the plurality of packet data, and a plurality of transfer blocks generated by the transfer block generating means are multiplexed. Send it,
An SPI-3 interface system comprising transmitting means for transmitting an SOP signal and an EOP signal by the transmitting means of the start / end signal generating means simultaneously with the transmission of the transfer block.
er Protocol)デバイス各々からのパケット
データを転送するSPI−3(SystemPacke
t Interface Level3)インタフェー
スシステムであって、複数パケットデータと、複数パケ
ットデータの各々がどのPHYデバイスに属するかを示
すPHYアドレスとを転送ブロックに挿入して転送ブロ
ックを生成する転送ブロック生成手段と、複数パケット
データの各々の、パケットの開始を示すSOP信号とパ
ケットの終了を示すEOP信号とを生成する開始終了信
号生成手段と、前記転送ブロック生成手段により生成さ
れる転送ブロックの複数を多重して送信するとともに、
前記転送ブロックの送信と同時に、前記開始終了信号生
成手段送信手段によるSOP信号及びEOP信号を送信
する送信手段と、前記送信手段からの、多重された転送
ブロックと、SOP信号及びEOP信号とを受信する受
信手段と、前記受信手段により受信される転送ブロック
からPHYアドレスを抽出し、このPHYアドレスと受
信されるSOP信号及びEOP信号とにより、受信され
る転送ブロックに含まれる複数パケットデータを、PH
Yデバイスの各々宛てごとに分離し、当該PHYデバイ
スに当該パケットデータを送信する手段とを有すること
を特徴とするSPI−3インタフェースシステム。3. A plurality of PHYs (Physical Layer)
er Protocol) SPI-3 (SystemPacket) for transferring packet data from each device
t Interface Level 3) an interface system, wherein a transfer block generating means for generating a transfer block by inserting a plurality of packet data and a PHY address indicating which PHY device each of the plurality of packet data belongs to a transfer block; A start / end signal generating means for generating an SOP signal indicating the start of the packet and an EOP signal indicating the end of the packet for each of the plurality of packet data, and a plurality of transfer blocks generated by the transfer block generating means are multiplexed. Send it,
At the same time as transmitting the transfer block, transmitting means for transmitting the SOP signal and the EOP signal by the start and end signal generating means transmitting means, and receiving the multiplexed transfer block, the SOP signal and the EOP signal from the transmitting means. PHY address is extracted from the transfer block received by the receiving means, and the plurality of packet data included in the received transfer block are extracted by the PHY address and the received SOP signal and EOP signal.
Means for separating each of the Y devices and transmitting the packet data to the PHY device.
er Protocol)デバイス各々からのパケット
データを転送するSPI−3(SystemPacke
t Interface Level3)インタフェー
スシステムであって、複数PHYデバイス各々からパケ
ットデータを受信して、パケットデータのパケット長
を、常時、測定するパケット長モニタ手段と、前記パケ
ット長モニタ手段によるパケット長が予め設定されてい
るバースト長設定値より短いパケットデータの複数を、
前記バースト長設定値と等しい長さを有する転送ブロッ
クに挿入するとともに、複数の短いパケットデータの各
々がどのPHYデバイスに属するかを示すPHYアドレ
スを前記転送ブロックに挿入して転送ブロックを生成す
る転送ブロック生成手段と、複数の短いパケットデータ
の各々の、パケットの開始を示すSOP信号とパケット
の終了を示すEOP信号とを生成する開始終了信号生成
手段と、前記転送ブロック生成手段により生成される転
送ブロックの複数を多重して送信するとともに、前記転
送ブロックの送信と同時に、前記開始終了信号生成手段
送信手段によるSOP信号及びEOP信号とを送信する
送信手段と、前記送信手段からの、多重された転送ブロ
ックと、SOP信号及びEOP信号とを受信する受信手
段と、前記受信手段により受信される転送ブロックから
PHYアドレスを抽出し、このPHYアドレスと、受信
されるSOP信号及びEOP信号とにより、受信される
転送ブロックから、PHYデバイスの各々宛てごとの、
短いパケットデータに分離し、当該短いパケットデータ
を当該PHYデバイスに送信する手段とを有することを
特徴とするSPI−3インタフェースシステム。4. A plurality of PHYs (Physical Layer)
er Protocol) SPI-3 (SystemPacket) for transferring packet data from each device
t Interface Level 3) An interface system, which receives packet data from each of a plurality of PHY devices and constantly measures the packet length of the packet data, and sets a packet length by the packet length monitoring unit in advance. Multiple packet data shorter than the set burst length
A transfer that inserts into a transfer block having a length equal to the burst length setting value, and inserts a PHY address indicating to which PHY device each of the plurality of short packet data belongs into the transfer block to generate a transfer block Block generation means, start / end signal generation means for generating an SOP signal indicating the start of a packet and EOP signal indicating the end of the packet for each of the plurality of short packet data, and transfer generated by the transfer block generation means A transmitting unit for transmitting a plurality of blocks in a multiplexed manner, and transmitting the SOP signal and the EOP signal by the transmitting unit of the start / end signal generating unit simultaneously with the transmission of the transfer block; A transfer block; receiving means for receiving an SOP signal and an EOP signal; From the transfer blocks received extracts the PHY address, and the PHY address, by the SOP signal and the EOP signal is received, the transport block received, per each addressed PHY device by,
Means for separating the packet data into short packet data and transmitting the short packet data to the PHY device.
er Protocol)デバイス各々からのパケット
データを転送するSPI−3(SystemPacke
t Interface Level3)インタフェー
スシステムの転送効率向上方法であって、複数パケット
データと、複数パケットデータの各々がどのPHYデバ
イスに属するかを示すPHYアドレスとを転送ブロック
に挿入して転送ブロックを生成する転送ブロック生成ス
テップと、複数パケットデータの各々の、パケットの開
始を示すSOP信号とパケットの終了を示すEOP信号
とを生成する開始終了信号生成ステップと、前記転送ブ
ロック生成ステップにより生成される転送ブロックの複
数を多重して送信するとともに、前記転送ブロックの送
信と同時に、前記開始終了信号生成手段送信ステップに
よるSOP信号及びEOP信号を送信する送信ステップ
と、前記送信ステップにより送信される、多重された転
送ブロックと、SOP信号及びEOP信号とを受信する
受信ステップと、前記受信ステップにより受信される転
送ブロックからPHYアドレスを抽出し、このPHYア
ドレスと受信されるSOP信号及びEOP信号とによ
り、受信される転送ブロックに含まれる複数パケットデ
ータを、PHYデバイスの各々宛てごとに分離し、当該
PHYデバイスに当該パケットデータを送信するステッ
プとを有することを特徴とするSPI−3インタフェー
スシステムの転送効率向上方法。5. A plurality of PHYs (Physical Layer)
er Protocol) SPI-3 (SystemPacket) for transferring packet data from each device
t Interface Level 3) A method for improving the transfer efficiency of an interface system, wherein a plurality of packet data and a PHY address indicating to which PHY device each of the plurality of packet data belongs are inserted into a transfer block to generate a transfer block. A block generation step, a start / end signal generation step for generating an SOP signal indicating the start of the packet and an EOP signal indicating the end of the packet for each of the plurality of packet data, and a transfer block generated by the transfer block generation step. A transmitting step of transmitting a plurality of multiplexed signals and transmitting an SOP signal and an EOP signal by the transmitting step of the start / end signal generating means simultaneously with the transmission of the transfer block; and a multiplexed transmission transmitted by the transmitting step. Block and SO Receiving a signal and an EOP signal, and extracting a PHY address from the transfer block received in the receiving step, and including the PHY address in the received transfer block based on the PHY address and the received SOP signal and EOP signal Separating the plurality of packet data to be transmitted to each of the PHY devices, and transmitting the packet data to the PHY device.
er Protocol)デバイス各々からのパケット
データを転送するSPI−3(SystemPacke
t Interface Level3)インタフェー
スシステムの転送効率向上方法であって、複数PHYデ
バイス各々からパケットデータを受信して、パケットデ
ータのパケット長を、常時、測定するパケット長モニタ
ステップと、前記パケット長モニタステップによるパケ
ット長が予め設定されているバースト長設定値より短い
パケットデータの複数を、前記バースト長設定値と等し
い長さを有する転送ブロックに挿入するとともに、複数
の短いパケットデータの各々がどのPHYデバイスに属
するかを示すPHYアドレスを前記転送ブロックに挿入
して転送ブロックを生成する転送ブロック生成ステップ
と、複数の短いパケットデータの各々の、パケットの開
始を示すSOP信号とパケットの終了を示すEOP信号
とを生成する開始終了信号生成ステップと、前記転送ブ
ロック生成手段により生成される転送ブロックの複数を
多重して送信するとともに、前記転送ブロックの送信と
同時に、前記開始終了信号生成手段送信ステップによる
SOP信号及びEOP信号とを送信する送信ステップ
と、前記送信ステップにより送信される、多重された転
送ブロックと、SOP信号及びEOP信号とを受信する
受信ステップと、前記受信ステップにより受信される転
送ブロックからPHYアドレスを抽出し、このPHYア
ドレスと、受信されるSOP信号及びEOP信号とによ
り、受信される転送ブロックから、PHYデバイスの各
々宛てごとの、短いパケットデータに分離し、当該短い
パケットデータを当該PHYデバイスに送信するステッ
プとを有することを特徴とするSPI−3インタフェー
スシステムの転送効率向上方法。6. A plurality of PHYs (Physical Layer)
er Protocol) SPI-3 (SystemPacket) for transferring packet data from each device
t Interface Level 3) A method for improving the transfer efficiency of an interface system, comprising: a packet length monitoring step of receiving packet data from each of a plurality of PHY devices and constantly measuring a packet length of the packet data; A plurality of packet data whose packet length is shorter than a preset burst length setting value is inserted into a transfer block having a length equal to the burst length setting value, and each of the plurality of short packet data is transmitted to any PHY device. A transfer block generating step of generating a transfer block by inserting a PHY address indicating whether the packet belongs to the transfer block; and a SOP signal indicating the start of the packet and an EOP signal indicating the end of the packet for each of the plurality of short packet data. Start and end to generate A signal generation step, multiplexing and transmitting a plurality of transfer blocks generated by the transfer block generation unit, and simultaneously transmitting the transfer block, the SOP signal and the EOP signal by the start / end signal generation unit transmission step. A transmitting step of transmitting, a receiving step of receiving a multiplexed transfer block, an SOP signal and an EOP signal transmitted by the transmitting step, and extracting a PHY address from the transfer block received by the receiving step; Separating the received transfer block into short packet data for each of the PHY devices based on the PHY address and the received SOP signal and EOP signal, and transmitting the short packet data to the PHY device; SPI-3 characterized by having: How to improve the transfer efficiency of the interface system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002153932A JP2003348127A (en) | 2002-05-28 | 2002-05-28 | Spi-3 interface system and method for improving transfer efficiency thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002153932A JP2003348127A (en) | 2002-05-28 | 2002-05-28 | Spi-3 interface system and method for improving transfer efficiency thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003348127A true JP2003348127A (en) | 2003-12-05 |
Family
ID=29770844
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002153932A Withdrawn JP2003348127A (en) | 2002-05-28 | 2002-05-28 | Spi-3 interface system and method for improving transfer efficiency thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003348127A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010505361A (en) * | 2006-09-28 | 2010-02-18 | アギア システムズ インコーポレーテッド | Interface with multi-level packet preemption based on balancing start and end indicators |
KR101812835B1 (en) | 2011-02-15 | 2017-12-27 | 노르딕 세미컨덕터 에이에스에이 | Serial interface |
-
2002
- 2002-05-28 JP JP2002153932A patent/JP2003348127A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010505361A (en) * | 2006-09-28 | 2010-02-18 | アギア システムズ インコーポレーテッド | Interface with multi-level packet preemption based on balancing start and end indicators |
KR101812835B1 (en) | 2011-02-15 | 2017-12-27 | 노르딕 세미컨덕터 에이에스에이 | Serial interface |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2009554A1 (en) | Method for transferring data from a source target to a destination target, and corresponding network interface | |
JP3551894B2 (en) | Multiplexing transceiver | |
JPH0923424A (en) | Device for transmitting, receiving and decoding audio visualstream | |
US5935267A (en) | Data communication method and a data communication system for use with a digital network | |
JP3522247B2 (en) | Multiple transfer system and apparatus | |
KR100478112B1 (en) | Packet control system and communication method | |
JP4955687B2 (en) | Interface rate adaptation of asynchronous line to physical layer with synchronous line in connection layer | |
EP3671720B1 (en) | Real-time on-chip data transfer system | |
JP2003348127A (en) | Spi-3 interface system and method for improving transfer efficiency thereof | |
EP0873019A2 (en) | Device and method for transmitting digital audio and video data | |
JP2773631B2 (en) | Packet transmission method | |
EP1195964A1 (en) | Communication system and communication method in accordance with extended protocol standard | |
US7778285B2 (en) | Method and apparatus for extraction and insertion of plesiochronous overhead data | |
JP4998367B2 (en) | Data transmission apparatus and bandwidth allocation method | |
JP2823548B2 (en) | how to access | |
JP3605005B2 (en) | System and method for selectively separating point-to-point protocol header information | |
CN100578982C (en) | Method and system for transmitting ECC byte | |
JP5077006B2 (en) | Communication apparatus, communication system, and mapping method | |
WO2002003689A1 (en) | Method of and apparatus for recording time sensitive data within a storage device and resynchronizing the data when transmitting recorded data from the storage device in order to regain time synchrony after a lapse in synchrony or error condition | |
JPH09205426A (en) | Transmission speed adjustment device | |
JP2927283B2 (en) | ATM cell wireless transmission system | |
JP2010171858A (en) | Data communication method and communication apparatus | |
KR19990026879A (en) | Trailer processing unit of packet data | |
JP2004112264A (en) | Transmitting apparatus | |
JPH0568071A (en) | Data transmission system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |