JP2003347215A - Substrate heating method, electric field radiating electronic source, and method for manufacturing electric field radiating electronic source - Google Patents

Substrate heating method, electric field radiating electronic source, and method for manufacturing electric field radiating electronic source

Info

Publication number
JP2003347215A
JP2003347215A JP2002149169A JP2002149169A JP2003347215A JP 2003347215 A JP2003347215 A JP 2003347215A JP 2002149169 A JP2002149169 A JP 2002149169A JP 2002149169 A JP2002149169 A JP 2002149169A JP 2003347215 A JP2003347215 A JP 2003347215A
Authority
JP
Japan
Prior art keywords
substrate
electrode
lower electrode
electron source
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002149169A
Other languages
Japanese (ja)
Other versions
JP4616538B2 (en
Inventor
Yoshiaki Honda
由明 本多
Koichi Aizawa
浩一 相澤
Takuya Komoda
卓哉 菰田
Yoshiyuki Takegawa
宜志 竹川
Takashi Hatai
崇 幡井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2002149169A priority Critical patent/JP4616538B2/en
Publication of JP2003347215A publication Critical patent/JP2003347215A/en
Application granted granted Critical
Publication of JP4616538B2 publication Critical patent/JP4616538B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Cold Cathode And The Manufacture (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a substrate heating method capable of uninformizing temperatures in a plane of a substrate to be treated, and to provide an electric field radiating electronic source and its manufacturing method in which in-plane variations such as characteristics are smaller than those of a prior art. <P>SOLUTION: When a substrate C to be treated is heated by a heating source B comprising a lamp heater, an infrared-rays shelter 40 is provided between the heating source B and the substrate C so that infrared rays radiated from the heating source B are not directly irradiated on the substrate C, and the substrate C is heated by the re-radiation of the infrared-rays shelter 40. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、絶縁性基板（例え
ば、絶縁性を有するガラス基板、絶縁性を有するセラミ
ック基板など）や半導体基板などの電子デバイスが形成
される基板を加熱する基板加熱方法、基板加熱方法を利
用して形成された電界放射型電子源、基板加熱方法を利
用した電界放射型電子源の製造方法に関するものであ
る。The present invention relates to a substrate heating method for heating a substrate on which an electronic device such as an insulating substrate (for example, an insulating glass substrate or an insulating ceramic substrate) or a semiconductor substrate is formed. Field of the Invention The present invention relates to a field emission type electron source formed using a substrate heating method, and a method for manufacturing a field emission type electron source using a substrate heating method.

【０００２】[0002]

【従来の技術】従来より、電子デバイスを製造する途中
において基板を加熱する処理が行われることが多いが、
加熱源としては主に、抵抗加熱ヒータによるものと、ラ
ンプヒータを用いたものの２種類に大別できる。ここに
おいて、基板を加熱する処理は、薄膜形成時やアニール
時などに行われることが多い。2. Description of the Related Art Conventionally, a process of heating a substrate is often performed during the production of an electronic device.
Heating sources can be roughly classified into two types: those using a resistance heater and those using a lamp heater. Here, the process of heating the substrate is often performed at the time of forming a thin film or annealing.

【０００３】また、近年では基板を加熱する処理とし
て、急速加熱法による急速熱酸化、急速熱窒化、急速熱
酸窒化などの技術が知られており、これらの技術を利用
して製造される電子デバイスとして、図１０や図１１に
示す構成の電界放射型電子源１０が提案されている。In recent years, techniques such as rapid thermal oxidation, rapid thermal nitridation, and rapid thermal oxynitridation by a rapid heating method have been known as a treatment for heating a substrate. Electrons manufactured using these techniques are known. As a device, a field emission electron source 10 having the configuration shown in FIGS. 10 and 11 has been proposed.

【０００４】図１０に示す構成の電界放射型電子源１０
は、導電性基板としてのｎ形シリコン基板１の主表面
（一表面）側に酸化した多孔質多結晶シリコン層よりな
る強電界ドリフト層６が形成され、強電界ドリフト層６
上に金属薄膜（例えば、金薄膜）よりなる表面電極７が
形成されている。また、ｎ形シリコン基板１の裏面には
オーミック電極２が形成されており、ｎ形シリコン基板
１とオーミック電極２とで下部電極１２を構成してい
る。なお、図１０に示す例では、ｎ形シリコン基板１と
強電界ドリフト層６との間にノンドープの多結晶シリコ
ン層３を介在させてあり、多結晶シリコン層３と強電界
ドリフト層６とで電子が通過する電子通過部を構成して
いるが、多結晶シリコン層３を介在させずに強電界ドリ
フト層６のみで電子通過部を構成したものも提案されて
いる。A field emission type electron source 10 having the structure shown in FIG.
A strong electric field drift layer 6 made of an oxidized porous polycrystalline silicon layer is formed on the main surface (one surface) side of an n-type silicon substrate 1 as a conductive substrate;
A surface electrode 7 made of a metal thin film (for example, a gold thin film) is formed thereon. An ohmic electrode 2 is formed on the back surface of the n-type silicon substrate 1, and the lower electrode 12 is formed by the n-type silicon substrate 1 and the ohmic electrode 2. In the example shown in FIG. 10, a non-doped polycrystalline silicon layer 3 is interposed between the n-type silicon substrate 1 and the strong electric field drift layer 6, and the polycrystalline silicon layer 3 and the strong electric field drift layer 6 Although an electron passing portion through which electrons pass is formed, an electron passing portion having only the strong electric field drift layer 6 without interposing the polycrystalline silicon layer 3 has been proposed.

【０００５】図１０に示す構成の電界放射型電子源１０
から電子を放出させるには、表面電極７に対向配置され
たコレクタ電極２１を設け、表面電極７とコレクタ電極
２１との間を真空とした状態で、表面電極７が下部電極
１２に対して高電位側となるように表面電極７と下部電
極１２との間に直流電圧Ｖpsを印加するとともに、コレ
クタ電極２１が表面電極７に対して高電位側となるよう
にコレクタ電極２１と表面電極７との間に直流電圧Ｖｃ
を印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれ
ば、下部電極１２から注入された電子が強電界ドリフト
層６をドリフトし表面電極７を通して放出される（図１
０中の一点鎖線は表面電極７を通して放出された電子ｅ
−の流れを示す）。なお、表面電極７の厚さは１０〜１
５ｎｍ程度に設定されている。A field emission type electron source 10 having the structure shown in FIG.
In order to emit electrons from the surface electrode 7, a collector electrode 21 disposed opposite to the surface electrode 7 is provided, and the surface electrode 7 is higher than the lower electrode 12 in a state where a vacuum is applied between the surface electrode 7 and the collector electrode 21. A DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 so as to be on the potential side, and the collector electrode 21 and the surface electrode 7 are connected so that the collector electrode 21 is on the higher potential side with respect to the surface electrode 7. DC voltage Vc
Is applied. If the DC voltages Vps and Vc are appropriately set, electrons injected from the lower electrode 12 drift in the strong electric field drift layer 6 and are emitted through the surface electrode 7 (FIG. 1).
The dashed line in 0 indicates the electrons e emitted through the surface electrode 7.
-Indicates a flow). The thickness of the surface electrode 7 is 10 to 1
It is set to about 5 nm.

【０００６】ところで、図１０に示した構成の電界放射
型電子源１０では、ｎ形シリコン基板１とオーミック電
極２とで下部電極１２を構成しているが、図１１に示す
ように、例えば絶縁性を有するガラス基板よりなる絶縁
性基板１１の一表面上に金属薄膜よりなる下部電極１２
を形成した電界放射型電子源１０も提案されている。こ
こに、上述の図１０に示した電界放射型電子源１０と同
様の構成要素には同一の符号を付して説明を省略する。In the field emission type electron source 10 having the structure shown in FIG. 10, the lower electrode 12 is constituted by the n-type silicon substrate 1 and the ohmic electrode 2, but as shown in FIG. Electrode 12 made of a metal thin film on one surface of an insulating substrate 11 made of an insulating glass substrate
Are also proposed. Here, the same components as those of the field emission type electron source 10 shown in FIG. 10 described above are denoted by the same reference numerals, and description thereof will be omitted.

【０００７】図１１に示す構成の電界放射型電子源１０
から電子を放出させるには、表面電極７に対向配置され
たコレクタ電極２１を設け、表面電極７とコレクタ電極
２１との間を真空とした状態で、表面電極７が下部電極
１２に対して高電位側となるように表面電極７と下部電
極１２との間に直流電圧Ｖpsを印加するとともに、コレ
クタ電極２１が表面電極７に対して高電位側となるよう
にコレクタ電極２１と表面電極７との間に直流電圧Ｖｃ
を印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれ
ば、下部電極１２から注入された電子が強電界ドリフト
層６をドリフトし表面電極７を通して放出される（図１
１中の一点鎖線は表面電極７を通して放出された電子ｅ
−の流れを示す）。なお、強電界ドリフト層６の表面に
到達した電子はホットエレクトロンであると考えられ、
表面電極７を容易にトンネルし真空中に放出される。A field emission type electron source 10 having the structure shown in FIG.
In order to emit electrons from the surface electrode 7, a collector electrode 21 disposed opposite to the surface electrode 7 is provided, and the surface electrode 7 is higher than the lower electrode 12 in a state where a vacuum is applied between the surface electrode 7 and the collector electrode 21. A DC voltage Vps is applied between the surface electrode 7 and the lower electrode 12 so as to be on the potential side, and the collector electrode 21 and the surface electrode 7 are connected so that the collector electrode 21 is on the higher potential side with respect to the surface electrode 7. DC voltage Vc
Is applied. If the DC voltages Vps and Vc are appropriately set, electrons injected from the lower electrode 12 drift in the strong electric field drift layer 6 and are emitted through the surface electrode 7 (FIG. 1).
The dashed line in FIG. 1 indicates electrons e emitted through the surface electrode 7.
-Indicates a flow). The electrons reaching the surface of the strong electric field drift layer 6 are considered to be hot electrons,
The surface electrode 7 is easily tunneled and released into a vacuum.

【０００８】上述の各電界放射型電子源１０，１０で
は、表面電極７と下部電極１２との間に流れる電流をダ
イオード電流Ｉpsと呼び、コレクタ電極２１と表面電極
７との間に流れる電流をエミッション電流（放出電子電
流）Ｉｅと呼ぶことにすれば（図１０および図１１参
照）、ダイオード電流Ｉpsに対するエミッション電流Ｉ
ｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率
（＝（Ｉe／Ｉps）×１００〔％〕）が高くなる。な
お、上述の電界放射型電子源１０，１０では、表面電極
７と下部電極１２との間に印加する直流電圧Ｖpsを１０
〜２０Ｖ程度の低電圧としても電子を放出させることが
でき、直流電圧Ｖpsが大きいほどエミッション電流Ｉe
が大きくなる。In each of the field emission electron sources 10 described above, the current flowing between the surface electrode 7 and the lower electrode 12 is called a diode current Ips, and the current flowing between the collector electrode 21 and the surface electrode 7 is If it is called an emission current (emission electron current) Ie (see FIGS. 10 and 11), the emission current I
The larger the ratio of e (= Ie / Ips), the higher the electron emission efficiency (= (Ie / Ips) × 100 [%]). In the field emission electron sources 10 and 10 described above, the DC voltage Vps applied between the surface electrode 7 and the lower electrode 12 is 10
Electrons can be emitted even at a low voltage of about 20 V. As the DC voltage Vps increases, the emission current Ie
Becomes larger.

【０００９】とことで、図１１に示す構成の電界放射型
電子源１０を製造する場合には、絶縁性基板１１の一表
面上に下部電極１２をスパッタ法などにより形成した
後、絶縁性基板１１の一表面側の全面にプラズマＣＶＤ
法などによって４００℃以上の基板温度でノンドープの
多結晶シリコン層３を形成し、その後、多結晶シリコン
層３を所定深さまで陽極酸化することにより多結晶シリ
コンのグレインおよび多数のナノメータオーダのシリコ
ン微結晶を含む多孔質多結晶シリコン層を形成し、多孔
質多結晶シリコン層を急速加熱法によって急速熱酸化す
ることで強電界ドリフト層６を形成し、続いて、強電界
ドリフト層６上に表面電極７を蒸着法などによって形成
している。このようにして製造された電界放射型電子源
１０における強電界ドリフト層６は、多結晶シリコンの
グレインと、多数のナノメータオーダのシリコン微結晶
と、各グレインそれぞれの表面に形成されたシリコン酸
化膜と、各シリコン微結晶それぞれの表面に形成された
シリコン酸化膜とを有している。In order to manufacture the field emission type electron source 10 having the structure shown in FIG. 11, the lower electrode 12 is formed on one surface of the insulating substrate 11 by sputtering or the like, and then the insulating substrate 11 is formed. Plasma CVD on the whole surface on one surface side of 11
A non-doped polycrystalline silicon layer 3 is formed at a substrate temperature of 400 ° C. or more by a method such as a method, and thereafter, the polycrystalline silicon layer 3 is anodized to a predetermined depth to form polycrystalline silicon grains and a large number of nanometer-order A porous polycrystalline silicon layer containing crystals is formed, and the porous polycrystalline silicon layer is rapidly thermally oxidized by a rapid heating method to form a strong electric field drift layer 6. The electrode 7 is formed by a vapor deposition method or the like. The strong electric field drift layer 6 in the field emission type electron source 10 manufactured in this manner includes a polycrystalline silicon grain, a large number of nanocrystals of silicon microcrystals, and a silicon oxide film formed on the surface of each grain. And a silicon oxide film formed on the surface of each silicon microcrystal.

【００１０】また、図１１に示した電界放射型電子源１
０をディスプレイの電子源とし応用する場合には、例え
ば図１２に示す構成を採用すればよい。The field emission type electron source 1 shown in FIG.
When 0 is used as an electron source of a display, the configuration shown in FIG. 12 may be adopted, for example.

【００１１】図１２に示すディスプレイは、電界放射型
電子源１０に対向して平板状のガラス基板よりなるフェ
ースプレート３０が配置され、フェースプレート３０に
おける電界放射型電子源１０との対向面には透明な導電
膜（例えば、ＩＴＯ膜）よりなるコレクタ電極（以下、
アノード電極と称す）２１が形成されている。また、ア
ノード電極２１における電界放射型電子源１０との対向
面には、画素ごとに形成された蛍光物質と蛍光物質間に
形成された黒色材料からなるブラックストライプとが設
けられている。ここに、蛍光物質はアノード電極２１に
おける電界放射型電子源１０との対向面に塗布されてお
り、電界放射型電子源１０から放射される電子線によっ
て可視光を発光する。なお、蛍光物質には電界放射型電
子源１０から放射されアノード電極２１に印加された電
圧によって加速された高エネルギの電子が衝突するよう
になっており、蛍光物質としてはＲ（赤色），Ｇ（緑
色），Ｂ（青色）の各発光色のものを用いている。ま
た、フェースプレート３０は図示しない矩形枠状のフレ
ームによって電界放射型電子源１０と離間させてあり、
フェースプレート３０と電界放射型電子源１０との間に
形成される気密空間を真空にしてある。In the display shown in FIG. 12, a face plate 30 made of a flat glass substrate is disposed to face the field emission electron source 10, and a face of the face plate 30 facing the field emission electron source 10 is provided. A collector electrode (hereinafter, referred to as a transparent electrode) made of a transparent conductive film (for example, an ITO film)
An anode electrode 21 is formed. On the surface of the anode electrode 21 facing the field emission electron source 10, a fluorescent material formed for each pixel and a black stripe made of a black material formed between the fluorescent materials are provided. Here, the fluorescent substance is applied to the surface of the anode electrode 21 facing the field emission type electron source 10, and emits visible light by the electron beam emitted from the field emission type electron source 10. High-energy electrons radiated from the field emission electron source 10 and accelerated by the voltage applied to the anode electrode 21 collide with the fluorescent material, and R (red), G (Green) and B (blue) are used. The face plate 30 is separated from the field emission electron source 10 by a rectangular frame (not shown).
An airtight space formed between the face plate 30 and the field emission electron source 10 is evacuated.

【００１２】図１２に示した電界放射型電子源１０は、
ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１
の一表面上に列設された複数の下部電極１２と、下部電
極１２にそれぞれ重なる形で形成された複数の多結晶シ
リコン層３と、多結晶シリコン層３にそれぞれ重なる形
で形成された酸化した多孔質多結晶シリコン層よりなる
複数の強電界ドリフト層６と、隣り合う強電界ドリフト
層６間および隣り合う多結晶シリコン層３間を埋める多
結晶シリコン層よりなる分離層１６と、強電界ドリフト
層６および分離層１６の上で強電界ドリフト層６および
分離層１６に跨って下部電極１２に交差する方向に列設
された複数の表面電極７とを備えている。ここにおい
て、図１２に示す電界放射型電子源１０では、強電界ド
リフト層６と多結晶シリコン層３と分離層１６とで電子
通過部５を構成している（ただし、電子は多結晶シリコ
ン層３および強電界ドリフト層６を通過する）が、強電
界ドリフト層６と下部電極１２との間に多結晶シリコン
層３を介在させずに強電界ドリフト層６と分離層１６と
で電子通過部５を構成したものも提案されている。The field emission type electron source 10 shown in FIG.
An insulating substrate 11 made of a glass substrate and an insulating substrate 11
A plurality of lower electrodes 12 arranged in a row on one surface, a plurality of polycrystalline silicon layers 3 formed so as to overlap with the lower electrodes 12, respectively, and an oxide formed so as to overlap the polycrystalline silicon layers 3 respectively. A plurality of strong electric field drift layers 6 made of a porous polycrystalline silicon layer, a separation layer 16 made of a polycrystalline silicon layer filling between adjacent strong electric field drift layers 6 and between adjacent polycrystalline silicon layers 3, A plurality of surface electrodes 7 are arranged on the drift layer 6 and the separation layer 16 in a direction crossing the lower electrode 12 across the strong electric field drift layer 6 and the separation layer 16. Here, in the field emission type electron source 10 shown in FIG. 12, the electron passing portion 5 is constituted by the strong electric field drift layer 6, the polycrystalline silicon layer 3, and the separation layer 16 (however, the electrons pass through the polycrystalline silicon layer). 3 and the strong electric field drift layer 6), but the electron passing portion is formed by the strong electric field drift layer 6 and the separation layer 16 without interposing the polycrystalline silicon layer 3 between the strong electric field drift layer 6 and the lower electrode 12. 5 is also proposed.

【００１３】この電界放射型電子源１０では、絶縁性基
板１１の一表面上に列設された複数の下部電極１２と、
下部電極１２に交差する方向に列設された複数の表面電
極７との交点に相当する部位に強電界ドリフト層６の一
部が挟まれているから、表面電極７と下部電極１２との
組を適宜選択して選択した組間に電圧を印加することに
より、強電界ドリフト層６において選択された表面電極
７と下部電極１２との交点に相当する部位に強電界が作
用して電子が放出される。つまり、複数の表面電極７の
群と複数の下部電極１２の群とからなるマトリクス（格
子）の格子点に、下部電極１２と、下部電極１２上の多
結晶シリコン層３と、多結晶シリコン層３上の強電界ド
リフト層６と、強電界ドリフト層６上の表面電極７とか
らなる電子源素子１０ａを配置したことに相当し、電圧
を印加する表面電極７と下部電極１２との組を選択する
ことによって所望の電子源素子１０ａから電子を放出さ
せることが可能になる。なお、上述の記載から分かるよ
うに、電子源素子１０ａは画素ごとに設けられることに
なる。In the field emission type electron source 10, a plurality of lower electrodes 12 arranged on one surface of an insulating substrate 11,
Since a part of the strong electric field drift layer 6 is sandwiched at a portion corresponding to an intersection with the plurality of surface electrodes 7 arranged in a direction intersecting the lower electrode 12, a set of the surface electrode 7 and the lower electrode 12 is formed. Is appropriately selected and a voltage is applied between the selected pairs, so that a strong electric field acts on a portion corresponding to the intersection between the selected surface electrode 7 and the lower electrode 12 in the strong electric field drift layer 6 to emit electrons. Is done. That is, the lower electrode 12, the polycrystalline silicon layer 3 on the lower electrode 12, and the polycrystalline silicon layer are formed at lattice points of a matrix (lattice) composed of a group of a plurality of surface electrodes 7 and a group of a plurality of lower electrodes 12. 3 corresponds to the arrangement of the electron source element 10a including the strong electric field drift layer 6 on the substrate 3 and the surface electrode 7 on the strong electric field drift layer 6, and a set of the surface electrode 7 for applying a voltage and the lower electrode 12 By making the selection, electrons can be emitted from the desired electron source element 10a. As can be seen from the above description, the electron source element 10a is provided for each pixel.

【００１４】図１２に示す構成の電界放射型電子源１０
は、絶縁性基板１１の一表面上に複数の下部電極１２を
形成した後、絶縁性基板１１の一表面側の全面にプラズ
マＣＶＤ法などによって４００℃以上の基板温度でノン
ドープの多結晶シリコン層３を形成し、その後、多結晶
シリコン層３のうち下部電極１２に重なる部分を陽極酸
化することにより多結晶シリコンのグレインおよび多数
のナノメータオーダのシリコン微結晶を含む多孔質多結
晶シリコン層を形成し、多孔質多結晶シリコン層を急速
加熱法によって急速熱酸化することで強電界ドリフト層
６を形成している。ここに、強電界ドリフト層６は、多
結晶シリコンのグレイン、多数のナノメータオーダのシ
リコン微結晶、各グレインの表面に形成された薄いシリ
コン酸化膜、各シリコン微結晶の表面に形成されたシリ
コン酸化膜とを有している。A field emission type electron source 10 having the structure shown in FIG.
Is a method in which a plurality of lower electrodes 12 are formed on one surface of an insulating substrate 11, and then a non-doped polycrystalline silicon layer is formed on the entire surface of the insulating substrate 11 at a substrate temperature of 400 ° C. or more by a plasma CVD method or the like. Thereafter, a portion of the polycrystalline silicon layer 3 overlapping with the lower electrode 12 is anodized to form a porous polycrystalline silicon layer containing grains of polycrystalline silicon and a large number of nanocrystal silicon microcrystals. Then, the strong electric field drift layer 6 is formed by rapid thermal oxidation of the porous polycrystalline silicon layer by a rapid heating method. Here, the strong electric field drift layer 6 includes polycrystalline silicon grains, a large number of nanocrystalline silicon microcrystals, a thin silicon oxide film formed on the surface of each grain, and a silicon oxide film formed on the surface of each silicon microcrystal. And a membrane.

【００１５】上述の説明から分かるように図１２の電界
放射型電子源１０の製造工程は、絶縁性基板１１の一表
面上に金属薄膜よりなる下部電極１２を形成する工程、
絶縁性基板１１の上記一表面側にノンドープの多結晶シ
リコン層３を形成する工程と、多結晶シリコン層３を陽
極酸化することにより多結晶シリコンのグレインおよび
シリコン微結晶を含む多孔質多結晶シリコン層を形成す
る工程と、多孔質多結晶シリコン層を急速加熱法によっ
て急速熱酸化してグレインおよびシリコン微結晶の表面
にそれぞれ薄いシリコン酸化膜を形成する工程と、電子
通過部５上に表面電極７を形成する工程とを備えてい
る。As can be seen from the above description, the manufacturing process of the field emission electron source 10 shown in FIG. 12 is a process of forming the lower electrode 12 made of a metal thin film on one surface of the insulating substrate 11,
Forming a non-doped polycrystalline silicon layer 3 on the one surface side of the insulating substrate 11 and anodizing the polycrystalline silicon layer 3 to form porous polycrystalline silicon containing grains of polycrystalline silicon and silicon microcrystals. A step of forming a layer, a step of rapidly thermally oxidizing the porous polycrystalline silicon layer by a rapid heating method to form thin silicon oxide films on the surfaces of the grains and the silicon microcrystals, respectively, and a surface electrode on the electron passing portion 5. 7 is formed.

【００１６】上述のシリコン微結晶を形成する工程で
は、陽極酸化に用いる電解液としてフッ化水素水溶液と
エタノールとを略１：１で混合した混合液を用いてい
る。また、上述のシリコン酸化膜を形成する工程では、
ランプアニール装置を用い、基板温度を乾燥酸素中で室
温から９００℃まで短時間で上昇させた後、基板温度を
９００℃で１時間維持することで酸化し、その後、基板
温度を室温まで下降させている。In the above-described step of forming silicon microcrystals, a mixed solution obtained by mixing an aqueous hydrogen fluoride solution and ethanol at a ratio of about 1: 1 is used as an electrolytic solution used for anodic oxidation. In the step of forming the silicon oxide film,
Using a lamp annealing apparatus, the substrate temperature is raised from room temperature to 900 ° C. in dry oxygen in a short time, then oxidized by maintaining the substrate temperature at 900 ° C. for 1 hour, and then the substrate temperature is lowered to room temperature. ing.

【００１７】また、上述のシリコン酸化膜を形成する工
程では、急速加熱法による急速熱酸化を行っているが、
全てのシリコン微結晶およびグレインの表面に良好な膜
質のシリコン酸化膜を形成することを目的として、硫
酸、硝酸などの水溶液からなる電解液（電解質溶液）中
にて多孔質多結晶シリコン層を電気化学的に酸化する方
法を採用することも提案されている。In the above-described step of forming a silicon oxide film, rapid thermal oxidation is performed by a rapid heating method.
In order to form a silicon oxide film of good film quality on the surface of all silicon microcrystals and grains, the porous polycrystalline silicon layer is electrically immersed in an electrolytic solution composed of an aqueous solution of sulfuric acid, nitric acid or the like. It has also been proposed to employ a chemical oxidation method.

【００１８】上述のように、多孔質多結晶シリコン層を
電気化学的に酸化する方法を採用することにより、多孔
質多結晶シリコン層を急速熱酸化して強電界ドリフト層
を形成する場合に比べてプロセス温度を低温化すること
ができ、基板の材料の制約が少なくなり、電界放射型電
子源の大面積化および低コスト化を図れるという利点も
ある。また、多孔質多結晶シリコン層を電気化学的に酸
化する方法を採用する場合には、酸化後にアニール工程
を行うことによって、シリコン酸化膜の膜質や、シリコ
ン酸化膜とシリコン微結晶との界面を改善したり、強電
界ドリフト層６中に含まれる水分を除去することで電界
放射型電子源１０の特性を向上させることが提案されて
いる。As described above, by adopting the method of electrochemically oxidizing the porous polycrystalline silicon layer, compared with the case where the porous polycrystalline silicon layer is rapidly thermally oxidized to form a strong electric field drift layer. In addition, the process temperature can be lowered, the restrictions on the material of the substrate can be reduced, and the field emission electron source can have a large area and a low cost. In the case where the method of electrochemically oxidizing the porous polycrystalline silicon layer is employed, an annealing step is performed after the oxidation to reduce the quality of the silicon oxide film and the interface between the silicon oxide film and the silicon microcrystal. It has been proposed to improve the characteristics of the field emission type electron source 10 by improving or removing moisture contained in the strong electric field drift layer 6.

【００１９】[0019]

【発明が解決しようとする課題】ところで、図１２に示
した構成の電界放射型電子源１０では、その製造工程に
おける急速加熱法による絶縁膜（シリコン酸化膜）の形
成工程や、アニール工程などにおいて絶縁性基板１１を
加熱する必要がある。また、これの形成工程に限らず、
下部電極１２の形成工程の後、表面電極７の形成工程の
後など各形成工程の後に熱処理を行うことによって、各
形成工程のプロセス温度の低温化を図ったり、電界放射
型電子源１０の特性の面内ばらつきや、電子放出特性、
信頼性などを向上させることが考えられる。By the way, in the field emission type electron source 10 having the structure shown in FIG. 12, the insulating film (silicon oxide film) forming process by the rapid heating method in the manufacturing process and the annealing process are performed. It is necessary to heat the insulating substrate 11. Also, not limited to this forming process,
By performing a heat treatment after each forming step such as after the forming step of the lower electrode 12 and after the forming step of the surface electrode 7, the process temperature of each forming step can be lowered, and the characteristics of the field emission type electron source 10 can be reduced. In-plane variation, electron emission characteristics,
It is conceivable to improve reliability and the like.

【００２０】しかしながら、絶縁性基板１１上に金属薄
膜よりなる下部電極１２などがパターニングされている
ので、ランプヒータや抵抗加熱ヒータなどの加熱源によ
り絶縁性基板１１を加熱した場合に、加熱源から輻射さ
れた赤外線が絶縁性基板１１に直接照射されると、絶縁
性基板１１上に形成されたパターンの材料や形状の違い
により赤外線の吸収度合いが異なり、絶縁性基板１１の
面内で温度が不均一となって絶縁性基板１１の割れが起
こったり、絶縁性基板１１の反りが大きくなって、歩留
まりの低下および製造コストの増加を招くという問題が
あった。また、絶縁性基板１１の面内での温度分布が不
均一になると、電界放射型電子源１０の特性の面内ばら
つきや膜間の密着性低下の原因となり、結果的に歩留ま
りの低下および製造コストの増加を招くという問題があ
った。なお、これらの問題は、図１２に示す構成の電界
放射型電子源１０に限らず、図１０および図１１に示す
構成の電界放射型電子源１０や、絶縁性基板の一表面側
に下部電極と絶縁層と上部電極とからなるＭＩＭ（Meta
l−Insulator−Metal）型の電子源素子を備えた電界放
射型電子源や、その他の電子デバイスにおいても起こる
問題である。However, since the lower electrode 12 and the like made of a metal thin film are patterned on the insulating substrate 11, when the insulating substrate 11 is heated by a heating source such as a lamp heater or a resistance heater, the heating source is turned off. When the radiated infrared rays are directly applied to the insulating substrate 11, the degree of absorption of the infrared rays varies depending on the material and shape of the pattern formed on the insulating substrate 11, and the temperature within the surface of the insulating substrate 11 increases. There is a problem that the insulating substrate 11 becomes non-uniform and the insulating substrate 11 is cracked, or the insulating substrate 11 becomes more warped, resulting in a decrease in yield and an increase in manufacturing cost. Further, if the temperature distribution in the plane of the insulating substrate 11 becomes non-uniform, the characteristics of the field emission type electron source 10 will be varied in the plane and the adhesion between the films will be reduced. There is a problem that the cost is increased. These problems are not limited to the field emission type electron source 10 having the configuration shown in FIG. 12, but the field emission type electron source 10 having the configuration shown in FIGS. (Meta) consisting of a metal, an insulating layer and an upper electrode
This is a problem that also occurs in a field emission electron source including an l-Insulator-Metal) type electron source element and other electronic devices.

【００２１】本発明は上記事由に鑑みて為されたもので
あり、請求項１〜請求項８の発明の目的は、被処理基板
の面内の温度の均一化を図ることが可能な基板加熱方法
を提供することにあり、請求項９〜請求項１１の発明の
目的は、従来に比べて特性などの面内ばらつきが小さな
電界放射型電子源を提供することにあり、請求項１２お
よび請求項１３の発明の目的は、従来に比べて特性など
の面内ばらつきを小さくできる電界放射型電子源の製造
方法を提供することにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a substrate heating apparatus capable of achieving a uniform in-plane temperature of a substrate to be processed. It is an object of the present invention to provide a field emission type electron source having less in-plane variation such as characteristics as compared with the related art. An object of the invention of Item 13 is to provide a method of manufacturing a field emission type electron source capable of reducing in-plane variation such as characteristics as compared with the conventional art.

【００２２】[0022]

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、加熱源により被処理基板を加熱
する基板加熱方法であって、加熱源と被処理基板との間
に加熱源から輻射された赤外線が被処理基板に直接照射
されないようにする赤外線遮蔽物を設けて赤外線遮蔽物
の再輻射により被処理基板を加熱することを特徴とし、
被処理基板に形成されているパターンによって被処理基
板の温度が不均一となるのを抑制することができ、被処
理基板の面内の温度の均一化を図ることが可能となる。According to a first aspect of the present invention, there is provided a substrate heating method for heating a substrate to be processed by a heating source, the method comprising: It is characterized by providing an infrared shield that prevents infrared rays radiated from the heating source from being directly irradiated to the substrate to be processed, and heating the substrate to be processed by re-radiation of the infrared shield,
Non-uniformity in the temperature of the substrate to be processed due to the pattern formed on the substrate to be processed can be suppressed, and the in-plane temperature of the substrate to be processed can be made uniform.

【００２３】請求項２の発明は、請求項１の発明におい
て、前記赤外線遮蔽物として、熱伝導性が良く且つ赤外
線を吸収する材料よりなる物体を用いるので、前記赤外
線遮蔽物の温度を均一にでき、前記赤外線遮蔽物からの
再輻射により前記被処理基板を均一に加熱することがで
きる。According to a second aspect of the present invention, in the first aspect of the invention, an object made of a material having good thermal conductivity and absorbing infrared rays is used as the infrared ray shield, so that the temperature of the infrared ray shield is made uniform. The substrate can be uniformly heated by re-radiation from the infrared shield.

【００２４】請求項３の発明は、請求項１または請求項
２の発明において、前記赤外線遮蔽物として、カーボ
ン、シリコンカーバイド、シリコンから選択される材料
よりなる物体を用いることを特徴とし、実施態様であ
る。According to a third aspect of the present invention, in the first or second aspect of the present invention, an object made of a material selected from carbon, silicon carbide, and silicon is used as the infrared shield. It is.

【００２５】請求項４の発明は、請求項３の発明におい
て、前記赤外線遮蔽物として、表面を化学的安定性に優
れた被覆材によりコートした物体を用いるので、前記赤
外線遮蔽物からごみが発生するのを防止することができ
るとともに、前記赤外線遮蔽物の酸化を防止することが
できる。According to a fourth aspect of the present invention, in the third aspect of the present invention, since an object whose surface is coated with a coating material having excellent chemical stability is used as the infrared shielding material, dust is generated from the infrared shielding material. Can be prevented, and oxidation of the infrared shielding material can be prevented.

【００２６】請求項５の発明は、請求項４の発明におい
て、前記被覆材として耐熱性および緻密性それぞれが前
記物体よりも高く且つ前記物体よりもパーティクルを発
生しにくい材料を用いるので、前記被処理基板へごみが
付着するのを抑制することができる。According to a fifth aspect of the present invention, in the fourth aspect of the present invention, the covering material is made of a material having higher heat resistance and higher density than the object and less likely to generate particles than the object. The attachment of dust to the processing substrate can be suppressed.

【００２７】請求項６の発明は、請求項４の発明におい
て、前記被覆材としてシリコンカーバイドを用いるの
で、前記赤外線遮蔽物の酸化および前記赤外線遮蔽物か
らのガスの放出を防止することができる。According to a sixth aspect of the present invention, in the fourth aspect of the present invention, since silicon carbide is used as the covering material, oxidation of the infrared shield and emission of gas from the infrared shield can be prevented.

【００２８】請求項７の発明は、請求項２の発明におい
て、前記赤外線遮蔽物として、表面をＳｉＯ２によりコ
ートしたシリコンカーバイド若しくはシリコンからなる
物体を用いるので、前記赤外線遮蔽物と前記赤外線遮蔽
物を配置するための石英製の冶具などとの相性を良くす
ることができ、前記被処理基板にごみが付着するのを防
止することができる。According to a seventh aspect of the present invention, in the second aspect of the present invention, since the infrared shielding body is made of silicon carbide or silicon whose surface is coated with SiO 2 , the infrared shielding body and the infrared shielding body are used. This can be made compatible with a quartz jig or the like for arranging the substrate, thereby preventing dust from adhering to the substrate to be processed.

【００２９】請求項８の発明は、請求項６の発明におい
て、前記赤外線遮蔽物として、前記被覆材の表面をＳｉ
Ｏ２によりコートした物体を用いるので、前記赤外線遮
蔽物と前記赤外線遮蔽物を配置するための石英製の冶具
などとの相性を良くすることができ、前記被処理基板に
ごみが付着するのを防止することができる。According to an eighth aspect of the present invention, in the sixth aspect of the present invention, the surface of the coating material is made of Si as the infrared shielding material.
Since the object coated with O 2 is used, the compatibility between the infrared shield and the quartz jig for arranging the infrared shield can be improved, and it is possible to prevent dust from adhering to the substrate to be processed. Can be prevented.

【００３０】請求項９の発明は、基板と、基板に形成さ
れる電子源素子とを備え、電子源素子が、基板上に形成
された下部電極と、下部電極上に設けられナノメータオ
ーダの多数の半導体微結晶および各半導体微結晶それぞ
れの表面に形成され半導体微結晶の結晶粒径よりも小さ
な膜厚の多数の絶縁膜を有する電子通過部と、電子通過
部上に形成された表面電極とを具備し、下部電極と表面
電極との間に表面電極を高電位側として電圧を印加する
ことにより下部電極から注入された電子が電子通過部を
通過し表面電極を通して放出される電界放射型電子源で
あって、前記下部電極の形成工程、前記半導体微結晶の
形成工程、前記絶縁膜の形成工程、前記表面電極の形成
工程のうちの少なくとも１つの形成工程において請求項
１ないし請求項８のいずれか１項に記載の基板加熱方法
による熱処理が行われてなることを特徴とするものであ
り、従来に比べて特性などの面内ばらつきを小さくする
ことができる。According to a ninth aspect of the present invention, there is provided a substrate comprising: a substrate; and an electron source element formed on the substrate. The electron source element includes a lower electrode formed on the substrate and a plurality of nanometer-order elements provided on the lower electrode. A semiconductor microcrystal and an electron passing portion having a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal; and a surface electrode formed on the electron passing portion. A field emission type electron in which electrons injected from the lower electrode pass through the electron passage portion and are emitted through the surface electrode by applying a voltage between the lower electrode and the surface electrode with the surface electrode being on the high potential side. 9. A source, wherein at least one of the step of forming the lower electrode, the step of forming the semiconductor microcrystal, the step of forming the insulating film, and the step of forming the surface electrode is performed. Which is characterized by comprising been carried out heat treatment by a substrate heating method according to any one, it is possible to reduce the in-plane variation of the characteristics as compared with the prior art.

【００３１】請求項１０の発明は、請求項９の発明にお
いて、前記半導体微結晶は、シリコン微結晶からなるの
で、前記絶縁膜の形成工程において前記熱処理を行う際
の熱処理温度を比較的高くすることができる。According to a tenth aspect of the present invention, in the ninth aspect of the present invention, since the semiconductor microcrystal is made of silicon microcrystal, the heat treatment temperature for performing the heat treatment in the step of forming the insulating film is set relatively high. be able to.

【００３２】請求項１１の発明は、基板と、基板に形成
される電子源素子とを備え、電子源素子が、基板上に形
成された下部電極と、下部電極上に形成された絶縁層
と、絶縁層上に形成された表面電極とを具備し、下部電
極と表面電極との間に表面電極を高電位側として電圧を
印加することにより電子が表面電極を通して放出される
電界放射型電子源であって、前記下部電極の形成工程、
前記絶縁層の形成工程、前記表面電極の形成工程のうち
の少なくとも１つの形成工程において請求項１ないし請
求項８のいずれか１項に記載の基板加熱方法による熱処
理が行われてなることを特徴とするものであり、従来に
比べて特性などの面内ばらつきを小さくすることができ
る。According to an eleventh aspect of the present invention, there is provided a semiconductor device comprising: a substrate; and an electron source element formed on the substrate, wherein the electron source element comprises a lower electrode formed on the substrate, an insulating layer formed on the lower electrode. And a surface electrode formed on the insulating layer, and a field emission type electron source in which electrons are emitted through the surface electrode by applying a voltage between the lower electrode and the surface electrode with the surface electrode being on the high potential side. A step of forming the lower electrode,
The heat treatment by the substrate heating method according to any one of claims 1 to 8, wherein at least one of the step of forming the insulating layer and the step of forming the surface electrode is performed. Thus, in-plane variations such as characteristics can be reduced as compared with the related art.

【００３３】請求項１２の発明は、基板と、基板に形成
される電子源素子とを備え、電子源素子が、基板上に形
成された下部電極と、下部電極上に設けられナノメータ
オーダの多数の半導体微結晶および各半導体微結晶それ
ぞれの表面に形成され半導体微結晶の結晶粒径よりも小
さな膜厚の多数の絶縁膜を有する電子通過部と、電子通
過部上に形成された表面電極とを具備し、下部電極と表
面電極との間に表面電極を高電位側として電圧を印加す
ることにより下部電極から注入された電子が電子通過部
を通過し表面電極を通して放出される電界放射型電子源
の製造方法であって、前記下部電極の形成工程と、前記
半導体微結晶の形成工程と、前記絶縁膜の形成工程と、
前記表面電極の形成工程とを備え、各形成工程のうちの
少なくとも１つの形成工程において請求項１ないし請求
項８のいずれか１項に記載の基板加熱方法による熱処理
を行うことを特徴とし、従来に比べて特性の面内ばらつ
きが小さな電界放射型電子源を提供することができる。According to a twelfth aspect of the present invention, there is provided a substrate comprising: a substrate; and an electron source element formed on the substrate. A semiconductor microcrystal and an electron passing portion having a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal; and a surface electrode formed on the electron passing portion. A field emission type electron in which electrons injected from the lower electrode pass through the electron passage portion and are emitted through the surface electrode by applying a voltage between the lower electrode and the surface electrode with the surface electrode being on the high potential side. A method for manufacturing a source, wherein the step of forming the lower electrode, the step of forming the semiconductor microcrystal, and the step of forming the insulating film;
The method according to claim 1, further comprising a step of forming the surface electrode, wherein the heat treatment is performed by the substrate heating method according to any one of claims 1 to 8 in at least one of the forming steps. Thus, a field emission type electron source having a smaller in-plane variation in characteristics can be provided.

【００３４】請求項１３の発明は、基板と、基板に形成
される電子源素子とを備え、電子源素子が、基板上に形
成された下部電極と、下部電極上に設けられナノメータ
オーダの多数の半導体微結晶および各半導体微結晶それ
ぞれの表面に形成され半導体微結晶の結晶粒径よりも小
さな膜厚の多数の絶縁膜を有する電子通過部と、電子通
過部上に形成された表面電極とを具備し、下部電極と表
面電極との間に表面電極を高電位側として電圧を印加す
ることにより下部電極から注入された電子が電子通過部
を通過し表面電極を通して放出される電界放射型電子源
の製造方法であって、電子通過部を形成するにあたって
は、請求項１ないし請求項８のいずれか１項に記載の基
板加熱方法を利用した急速熱酸化若しくは急速熱窒化若
しくは急速熱酸窒化により前記絶縁膜を形成することを
特徴とし、従来に比べて特性の面内ばらつきが小さな電
界放射型電子源を提供することができる。According to a thirteenth aspect of the present invention, there is provided a semiconductor device comprising: a substrate; and an electron source element formed on the substrate. The electron source element is provided on the lower electrode, and is provided on the lower electrode. A semiconductor microcrystal and an electron passing portion having a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal; and a surface electrode formed on the electron passing portion. A field emission type electron in which electrons injected from the lower electrode pass through the electron passage portion and are emitted through the surface electrode by applying a voltage between the lower electrode and the surface electrode with the surface electrode being on the high potential side. A method of manufacturing a source, wherein in forming an electron passage portion, rapid thermal oxidation, rapid thermal nitridation, or rapid thermal oxynitridation using the substrate heating method according to any one of claims 1 to 8. It said insulating film and forming a can-plane variation in characteristics than the conventional to provide a small field emission electron source by.

【００３５】[0035]

【発明の実施の形態】（実施形態１）本実施形態では、
電子デバイスの一例として図４に示す構成の電界放射型
電子源１０について例示する。(Embodiment 1) In this embodiment,
The field emission type electron source 10 having the configuration shown in FIG. 4 will be described as an example of the electronic device.

【００３６】本実施形態の電界放射型電子源１０は、図
４に示すように、絶縁性を有するガラス基板よりなる絶
縁性基板１１と、絶縁性基板１１の一表面上に列設され
た複数の下部電極１２と、絶縁性基板１１の上記一表面
に平行な面内で下部電極１２に直交する方向に列設され
た複数の表面電極７と、絶縁性基板１１の上記一表面側
に設けられた電子通過部５とを備えている。ここにおい
て、電子通過部５は、各下部電極１２にそれぞれ重なる
形で形成された複数の強電界ドリフト層６と、隣り合う
強電界ドリフト層６間を埋める多結晶シリコン層よりな
る分離層１６とで構成されている。なお、本実施形態で
は、絶縁性基板１１が基板を構成している。As shown in FIG. 4, the field emission type electron source 10 according to the present embodiment includes an insulating substrate 11 made of an insulating glass substrate and a plurality of lines arranged on one surface of the insulating substrate 11. A plurality of surface electrodes 7 arranged in a direction perpendicular to the lower electrode 12 in a plane parallel to the one surface of the insulating substrate 11, and provided on the one surface side of the insulating substrate 11. And an electron passing unit 5 provided. Here, the electron passage portion 5 includes a plurality of strong electric field drift layers 6 formed so as to overlap with the respective lower electrodes 12, and a separation layer 16 made of a polycrystalline silicon layer filling the space between the adjacent strong electric field drift layers 6. It is composed of In this embodiment, the insulating substrate 11 constitutes a substrate.

【００３７】ところで、下部電極１２は金属材料からな
る単層（例えば、Ｍｏ，Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，
Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるい
はシリサイドなど金属間化合物からなる単層）の金属薄
膜により構成されているが、多層（例えば、Ｍｏ，Ｃ
ｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔな
どの金属あるいは合金あるいはシリサイドなど金属間化
合物からなる多層）の薄膜により構成してもよい。な
お、下部電極１２の厚さは３００ｎｍ程度に設定されて
いる。The lower electrode 12 is a single layer made of a metal material (for example, Mo, Cr, W, Ti, Ta, Ni,
It is composed of a metal thin film of a metal such as Al, Cu, Au, Pt or a single layer made of an alloy or an intermetallic compound such as a silicide, but has a multilayer (for example, Mo, C).
It may be constituted by a thin film of a metal such as r, W, Ti, Ta, Ni, Al, Cu, Au, Pt or a multilayer made of an alloy or an intermetallic compound such as silicide. Note that the thickness of the lower electrode 12 is set to about 300 nm.

【００３８】また、表面電極７の材料には仕事関数の小
さな材料（例えば、金）が採用されているが、表面電極
７の材料は金に限定されるものではなく、また、単層構
造に限らず、多層構造としてもよい。表面電極７の厚さ
は強電界ドリフト層６を通ってきた電子がトンネルでき
る厚さであればよく、１０〜１５ｎｍ程度に設定すれば
よい。Although a material having a small work function (for example, gold) is used as the material of the surface electrode 7, the material of the surface electrode 7 is not limited to gold. The invention is not limited to this, and may have a multilayer structure. The thickness of the surface electrode 7 may be any thickness as long as electrons that have passed through the strong electric field drift layer 6 can tunnel, and may be set to about 10 to 15 nm.

【００３９】本実施形態の電界放射型電子源１０は、図
１２に示した従来構成と同様に、絶縁性基板１１の一表
面上に列設された複数の下部電極１２と、下部電極１２
に交差する方向に列設された複数の表面電極７との交点
に相当する部位に強電界ドリフト層６の一部が挟まれて
いるから、表面電極７と下部電極１２との組を適宜選択
して選択した組間に電圧を印加することにより、強電界
ドリフト層６において選択された表面電極７と下部電極
１２との交点に相当する部位に強電界が作用して電子が
放出される。つまり、複数の表面電極７の群と複数の下
部電極１２の群とからなるマトリクス（格子）の格子点
に、下部電極１２と、下部電極１２上の多結晶シリコン
層３と、多結晶シリコン層３上の強電界ドリフト層６
と、強電界ドリフト層６上の表面電極７とからなる電子
源素子１０ａを配置したことに相当し、電圧を印加する
表面電極７と下部電極１２との組を選択することによっ
て所望の電子源素子１０ａから電子を放出させることが
可能になる。なお、各下部電極１２は、短冊状に形成さ
れ長手方向の両端部上にそれぞれパッド２８が形成され
ている。また、各表面電極７も、短冊状に形成され、長
手方向の両端部から延長された部位上にそれぞれパッド
２７が形成されている。The field emission type electron source 10 of this embodiment comprises a plurality of lower electrodes 12 arranged on one surface of an insulating substrate 11 and a lower electrode 12, similarly to the conventional configuration shown in FIG.
Since a part of the strong electric field drift layer 6 is interposed at a portion corresponding to an intersection with a plurality of surface electrodes 7 arranged in a direction intersecting with the direction of the arrow, a set of the surface electrode 7 and the lower electrode 12 is appropriately selected. By applying a voltage between the selected pairs, a strong electric field acts on the portion corresponding to the intersection of the selected surface electrode 7 and lower electrode 12 in the strong electric field drift layer 6 to emit electrons. That is, the lower electrode 12, the polycrystalline silicon layer 3 on the lower electrode 12, and the polycrystalline silicon layer are formed at lattice points of a matrix (lattice) composed of a group of a plurality of surface electrodes 7 and a group of a plurality of lower electrodes 12. Strong electric field drift layer 6 on 3
And a surface electrode 7 on the strong electric field drift layer 6, which corresponds to the arrangement of the electron source element 10a. By selecting a set of the surface electrode 7 and the lower electrode 12 to which a voltage is applied, a desired electron source can be obtained. Electrons can be emitted from the element 10a. Each lower electrode 12 is formed in a strip shape, and pads 28 are formed on both ends in the longitudinal direction. Each surface electrode 7 is also formed in a strip shape, and pads 27 are formed on portions extending from both ends in the longitudinal direction.

【００４０】強電界ドリフト層６は、後述のナノ結晶化
プロセスおよび酸化プロセスを行うことにより形成され
ており、図５に示すように、少なくとも、下部電極１２
の上記一表面側に列設された柱状の多結晶シリコンのグ
レイン（半導体結晶）５１と、グレイン５１の表面に形
成された薄いシリコン酸化膜５２と、グレイン５１間に
介在する多数のナノメータオーダのシリコン微結晶（半
導体微結晶）６３と、各シリコン微結晶６３の表面に形
成され当該シリコン微結晶６３の結晶粒径よりも小さな
膜厚の酸化膜である多数のシリコン酸化膜（絶縁膜）６
４とから構成されると考えられる。なお、各グレイン５
１は、下部電極１２の厚み方向に延びている。The strong electric field drift layer 6 is formed by performing a nano-crystallization process and an oxidation process described later, and as shown in FIG.
A columnar polycrystalline silicon grain (semiconductor crystal) 51 arranged on one surface side, a thin silicon oxide film 52 formed on the surface of the grain 51, and a plurality of nanometer-order grains interposed between the grains 51. Silicon microcrystals (semiconductor microcrystals) 63 and a number of silicon oxide films (insulating films) 6 formed on the surface of each silicon microcrystal 63 and having a thickness smaller than the crystal grain size of the silicon microcrystals 63
4 is considered. In addition, each grain 5
Reference numeral 1 extends in the thickness direction of the lower electrode 12.

【００４１】本実施形態の電界放射型電子源１０では、
次のようなモデルで電子放出が起こると考えられる。す
なわち、表面電極７と下部電極１２との間に表面電極７
を高電位側として直流電圧Ｖpsを印加するとともに、ア
ノード電極２１（図１２参照）と表面電極７との間にア
ノード電極２１を高電位側として直流電圧Ｖｃを印加す
ることにより、直流電圧Ｖpsが所定値（臨界値）に達す
ると、下部電極１２から強電界ドリフト層６へ熱的励起
された電子ｅ−が注入される。一方、強電界ドリフト層
６に印加された電界の大部分はシリコン酸化膜６４にか
かるから、注入された電子ｅ−はシリコン酸化膜６４に
かかっている強電界により加速され、強電界ドリフト層
６におけるグレイン５１の間の領域を表面に向かって図
５中の矢印の向き（図５における上向き）へドリフト
し、表面電極７をトンネルし真空中に放出される。しか
して、強電界ドリフト層６では下部電極１２から注入さ
れた電子がシリコン微結晶６３でほとんど散乱されるこ
となくシリコン酸化膜６４にかかっている電界で加速さ
れてドリフトし、表面電極７を通して放出され、強電界
ドリフト層６で発生した熱がグレイン５１を通して放熱
されるから、電子放出時にポッピング現象が発生せず、
安定して電子を放出することができる。なお、強電界ド
リフト層６の表面に到達した電子はホットエレクトロン
であると考えられ、表面電極７を容易にトンネルし真空
中に放出される。In the field emission type electron source 10 of this embodiment,
It is considered that electron emission occurs in the following model. That is, the surface electrode 7 is located between the surface electrode 7 and the lower electrode 12.
The DC voltage Vps is applied between the anode electrode 21 (see FIG. 12) and the surface electrode 7 by applying the DC voltage Vc with the anode electrode 21 being on the high potential side. When a predetermined value (critical value) is reached, thermally excited electrons e − are injected from the lower electrode 12 into the strong electric field drift layer 6. On the other hand, since most of the electric field applied to the strong electric field drift layer 6 is applied to the silicon oxide film 64, the injected electrons e − are accelerated by the strong electric field applied to the silicon oxide film 64, and 5 drifts in the direction of the arrow in FIG. 5 (upward in FIG. 5) toward the surface toward the surface, tunnels through the surface electrode 7, and is discharged into a vacuum. In the strong electric field drift layer 6, electrons injected from the lower electrode 12 are accelerated and drift by the electric field applied to the silicon oxide film 64 without being scattered by the silicon microcrystal 63, and emitted through the surface electrode 7. Then, since the heat generated in the strong electric field drift layer 6 is radiated through the grains 51, the popping phenomenon does not occur at the time of electron emission.
Electrons can be stably emitted. The electrons reaching the surface of the strong electric field drift layer 6 are considered to be hot electrons, and are easily tunneled through the surface electrode 7 and discharged into a vacuum.

【００４２】以下、本実施形態の電界放射型電子源１０
の基本となる製造方法について図６を参照しながら説明
する。ただし、図６には１つの電子源素子１０ａに対応
する部分の断面のみ示してある。Hereinafter, the field emission type electron source 10 of this embodiment will be described.
Will be described with reference to FIG. However, FIG. 6 shows only a cross section of a portion corresponding to one electron source element 10a.

【００４３】まず、下部電極１２を形成するために絶縁
性を有するガラス基板からなる絶縁性基板１１の上記一
表面上に所定膜厚（例えば、３００ｎｍ程度）の金属薄
膜（例えば、タングステン膜）をスパッタ法によって形
成した後、金属薄膜上にフォトレジスト層を塗布形成
し、金属薄膜のうち下部電極１２となる部分を残すため
にフォトレジスト層をフォトリソグラフィ技術を利用し
てパターニングしてから、フォトレジスト層をマスクと
して金属薄膜を反応性イオンエッチング法によってパタ
ーニングすることでそれぞれ金属薄膜の一部からなる複
数の下部電極１２を形成し、フォトレジスト層を除去す
ることにより、図６（ａ）に示す構造が得られる。First, a metal thin film (for example, a tungsten film) of a predetermined thickness (for example, about 300 nm) is formed on one surface of the insulating substrate 11 made of a glass substrate having an insulating property to form the lower electrode 12. After being formed by the sputtering method, a photoresist layer is applied and formed on the metal thin film, and the photoresist layer is patterned using a photolithography technique so as to leave a portion to be the lower electrode 12 in the metal thin film, and then the photoresist is formed. By patterning the metal thin film by the reactive ion etching method using the resist layer as a mask, a plurality of lower electrodes 12 each formed of a part of the metal thin film are formed, and by removing the photoresist layer, the lower electrode 12 is removed as shown in FIG. The structure shown is obtained.

【００４４】次に、絶縁性基板１１の上記一表面側の全
面に所定膜厚（例えば、１．５μｍ）のノンドープの多
結晶シリコン層３を所定の基板温度（例えば、４００
℃）でプラズマＣＶＤ法によって成膜することにより、
図６（ｂ）に示す構造が得られる。なお、多結晶シリコ
ン層３の成膜方法は、プラズマＣＶＤ法に限らず、ＬＰ
ＣＶＤ法、触媒ＣＶＤ法、スパッタ法、ＣＧＳ（Contin
uous Grain Silicon）法などを採用すればよい。Next, a non-doped polycrystalline silicon layer 3 having a predetermined thickness (for example, 1.5 μm) is coated on the entire surface on the one surface side of the insulating substrate 11 at a predetermined substrate temperature (for example, 400 ° C.).
° C) by plasma CVD.
The structure shown in FIG. 6B is obtained. The method of forming the polycrystalline silicon layer 3 is not limited to the plasma CVD method,
CVD method, catalytic CVD method, sputtering method, CGS (Contin
Continuous Grain Silicon) may be employed.

【００４５】ノンドープの多結晶シリコン層３を形成し
た後、上述のナノ結晶化プロセスを行うことによって、
多結晶シリコンの多数のグレイン５１（図５参照）と多
数のシリコン微結晶６３（図５参照）とが混在する複合
ナノ結晶層４を強電界ドリフト層６の形成予定部位に形
成することにより、図６（ｃ）に示す構造が得られる。
ここにおいて、ナノ結晶化プロセスでは、５５ｗｔ％の
フッ化水素水溶液とエタノールとを略１：１で混合した
混合液よりなる電解液を用い、下部電極１２を陽極と
し、電解液中において多結晶シリコン層３に白金電極よ
りなる陰極を対向配置して、５００Ｗのタングステンラ
ンプからなる光源により多結晶シリコン層３の主表面に
光照射を行いながら、電源から陽極と陰極との間に定電
流（例えば、電流密度が１２ｍＡ／ｃｍ２の電流）を所
定時間だけ流すことによって、多結晶シリコンのグレイ
ン５１およびシリコン微結晶６３を含む複合ナノ結晶層
４を多結晶シリコン層３において下部電極１２に重なる
部位に形成する。After the non-doped polycrystalline silicon layer 3 is formed, the above-described nanocrystallization process is performed,
By forming a composite nanocrystal layer 4 in which a large number of grains 51 of polycrystalline silicon (see FIG. 5) and a large number of silicon microcrystals 63 (see FIG. 5) are mixed at a portion where the strong electric field drift layer 6 is to be formed, The structure shown in FIG. 6C is obtained.
Here, in the nano crystallization process, an electrolytic solution consisting of a mixture of a 55 wt% aqueous solution of hydrogen fluoride and ethanol in a ratio of about 1: 1 is used, the lower electrode 12 is used as an anode, and polycrystalline silicon is used in the electrolytic solution. A cathode made of a platinum electrode is disposed on the layer 3 so as to face the same, and while irradiating the main surface of the polycrystalline silicon layer 3 with a light source made of a 500 W tungsten lamp, a constant current (for example, By flowing a current having a current density of 12 mA / cm 2 for a predetermined time, the composite nanocrystal layer 4 including the polycrystalline silicon grains 51 and the silicon microcrystals 63 is overlapped with the lower electrode 12 in the polycrystalline silicon layer 3. Formed.

【００４６】ナノ結晶化プロセスが終了した後に、上述
の酸化プロセスにて複合ナノ結晶層４を電気化学的に酸
化することによって、図５のような構成の複合ナノ結晶
層からなる強電界ドリフト層６を形成することにより、
図６（ｄ）に示す構造が得られる。酸化プロセスでは、
エチレングリコールからなる有機溶媒中に０．０４ｍｏ
ｌ／ｌの硝酸カリウムからなる溶質を溶かした溶液より
なる電解液を用い、下部電極１２を陽極とし、電解液中
において複合ナノ結晶層４に白金電極よりなる陰極を対
向配置して、下部電極１２を陽極とし、電源から陽極と
陰極との間に定電流（例えば、電流密度が０．１ｍＡ／
ｃｍ２の電流）を流し陽極と陰極との間の電圧が２０Ｖ
だけ上昇するまで複合ナノ結晶層４を電気化学的に酸化
することによって、上述のグレイン５１、シリコン微結
晶６３、各シリコン酸化膜５２，６４を含む強電界ドリ
フト層６を形成するようになっている。ここにおいて、
上記多結晶シリコン層３のうち隣り合う強電界ドリフト
層６の間を埋める部分が上述の分離層１６（図４参照）
となる。なお、本実施形態では、上述のナノ結晶化プロ
セスを行うことによって形成される複合ナノ結晶層４に
おいてグレイン５１、シリコン微結晶６３以外の領域は
アモルファスシリコンからなるアモルファス領域となっ
ており、強電界ドリフト層６においてグレイン５１、シ
リコン微結晶６３、各シリコン酸化膜５２，６４以外の
領域がアモルファスシリコン若しくは一部が酸化したア
モルファスシリコンからなるアモルファス領域６５とな
っているが、ナノ結晶化プロセスの条件によってはアモ
ルファス領域６５が孔となり、このような場合の複合ナ
ノ結晶層は上記従来構成と同様に多孔質多結晶シリコン
層とみなすことができる。After the nano-crystallization process is completed, the composite nano-crystal layer 4 is electrochemically oxidized by the above-described oxidation process, thereby forming a strong electric field drift layer composed of the composite nano-crystal layer as shown in FIG. By forming 6,
The structure shown in FIG. 6D is obtained. In the oxidation process,
0.04mo in an organic solvent consisting of ethylene glycol
1 / l of an electrolyte solution of a solute consisting of potassium nitrate was used, the lower electrode 12 was used as an anode, and a cathode made of a platinum electrode was opposed to the composite nanocrystal layer 4 in the electrolyte solution. Is a positive electrode, and a constant current (for example, a current density of 0.1 mA /
cm 2 ) and the voltage between the anode and the cathode is 20 V
The composite nanocrystal layer 4 is electrochemically oxidized until it rises only to form the strong electric field drift layer 6 including the grains 51, the silicon microcrystals 63, and the silicon oxide films 52 and 64 described above. I have. put it here,
The portion of the polycrystalline silicon layer 3 that fills the space between the adjacent strong electric field drift layers 6 is the above-described separation layer 16 (see FIG. 4).
It becomes. In the present embodiment, the region other than the grains 51 and the silicon microcrystals 63 in the composite nanocrystal layer 4 formed by performing the above-described nanocrystallization process is an amorphous region made of amorphous silicon. In the drift layer 6, regions other than the grains 51, the silicon microcrystals 63, and the silicon oxide films 52 and 64 are amorphous regions 65 made of amorphous silicon or partially oxidized amorphous silicon. In some cases, the amorphous region 65 becomes a hole, and the composite nanocrystal layer in such a case can be regarded as a porous polycrystalline silicon layer as in the above-described conventional configuration.

【００４７】強電界ドリフト層６および分離層１６を形
成した後は、例えば蒸着法などによって金薄膜からなる
表面電極７を形成することにより、図６（ｅ）に示す構
造の電界放射型電子源１０が得られる。After the formation of the strong electric field drift layer 6 and the separation layer 16, a surface electrode 7 made of a gold thin film is formed by, for example, a vapor deposition method, so that the field emission type electron source having the structure shown in FIG. 10 is obtained.

【００４８】ところで、上述の説明から分かるように、
図４に示す構成の電界放射型電子源１０の製造工程は、
大別して、下部電極１２の形成工程、半導体層たる多結
晶シリコン層３の形成工程、半導体微結晶たるシリコン
微結晶６３の形成工程、絶縁膜たるシリコン酸化膜６４
の形成工程、表面電極７の形成工程に分けることがで
き、本実施形態では、これらの形成工程それぞれにおい
て以下に説明する基板加熱方法による熱処理を行うよう
にしている。なお、以下に説明する基板加熱方法による
熱処理は、これらの形成工程のうちの少なくとも１つの
形成工程において行うようにすればよい。By the way, as can be seen from the above description,
The manufacturing process of the field emission electron source 10 having the configuration shown in FIG.
The process is roughly divided into a process for forming the lower electrode 12, a process for forming the polycrystalline silicon layer 3 as a semiconductor layer, a process for forming a silicon microcrystal 63 as a semiconductor microcrystal, and a silicon oxide film 64 as an insulating film.
In this embodiment, heat treatment is performed by a substrate heating method described below in each of these forming steps. Note that heat treatment by a substrate heating method described below may be performed in at least one of these forming steps.

【００４９】本実施形態における基板加熱方法では、図
１に示すように、ランプヒータよりなる加熱源Ｂにより
被処理基板Ｃを加熱する場合、加熱源Ｂと被処理基板Ｃ
との間に加熱源Ｂから輻射された赤外線（なお、図１中
の下向きの矢印は加熱源Ｂから輻射された赤外線を模式
的に示している）が被処理基板Ｃに直接照射されないよ
うにする赤外線遮蔽物４０を設けて赤外線遮蔽物４０の
再輻射により被処理基板Ｃを加熱するようにしている。
ここにおいて、赤外線遮蔽物４０としては、図２に示す
ように、赤外線を遮断する物体たる赤外線遮蔽板４１の
表面が被覆材（例えば、シリコンカーバイド）からなる
被覆層４２によりコートされたものを用いている。In the substrate heating method according to the present embodiment, as shown in FIG. 1, when a substrate C to be processed is heated by a heating source B composed of a lamp heater, the heating source B and the substrate C to be processed are heated.
The infrared rays radiated from the heating source B during this time (the downward arrows in FIG. 1 schematically indicate the infrared rays radiated from the heating source B) are not directly irradiated to the substrate C to be processed. The object to be processed C is heated by the re-radiation of the infrared shield 40.
Here, as shown in FIG. 2, as the infrared shielding object 40, an infrared shielding plate 41 which is an object that blocks infrared rays and whose surface is coated with a coating layer 42 made of a coating material (for example, silicon carbide) is used. ing.

【００５０】ところで、被処理基板Ｃの形態は製造工程
の途中において変化し、上述の下部電極１２の形成工程
においては絶縁性基板１１の上記一表面上に下部電極１
２を形成した状態の基板となり、半導体層たる多結晶シ
リコン層３の形成工程においては絶縁性基板１１の上記
一表面上に下部電極１２が形成され下部電極１２上に多
結晶シリコン層３が形成された状態の基板となり、半導
体微結晶たるシリコン微結晶６３の形成工程においては
絶縁性基板１１の上記一表面上に下部電極１２が形成さ
れ下部電極１２上に複合ナノ結晶層４が形成された状態
の基板となり、絶縁膜たるシリコン酸化膜６４の形成工
程においては絶縁性基板１１の上記一表面上に下部電極
１２が形成され下部電極１２上に強電界ドリフト層６が
形成された状態の基板となり、表面電極７の形成工程に
おいては絶縁性基板１１の上記一表面上に下部電極１２
が形成され下部電極１２上に強電界ドリフト層６が形成
され更に強電界ドリフト層６上に表面電極７が形成され
た状態の基板となる。Incidentally, the form of the substrate C to be processed changes during the manufacturing process, and in the above-described step of forming the lower electrode 12, the lower electrode 1 is placed on the one surface of the insulating substrate 11.
In the step of forming the polycrystalline silicon layer 3 serving as a semiconductor layer, the lower electrode 12 is formed on the one surface of the insulating substrate 11, and the polycrystalline silicon layer 3 is formed on the lower electrode 12. The lower electrode 12 was formed on the one surface of the insulating substrate 11 and the composite nanocrystal layer 4 was formed on the lower electrode 12 in the step of forming the silicon microcrystal 63 as a semiconductor microcrystal. In the step of forming the silicon oxide film 64 serving as an insulating film, the lower electrode 12 is formed on the one surface of the insulating substrate 11 and the strong electric field drift layer 6 is formed on the lower electrode 12 In the step of forming the surface electrode 7, the lower electrode 12 is formed on the one surface of the insulating substrate 11.
Is formed, the strong electric field drift layer 6 is formed on the lower electrode 12, and the surface electrode 7 is formed on the strong electric field drift layer 6.

【００５１】しかしながら、本実施形態における基板加
熱方法では、加熱源Ｂにより被処理基板Ｃを加熱する場
合、加熱源Ｂと被処理基板Ｃとの間に加熱源Ｂから輻射
された赤外線が被処理基板Ｃに直接照射されないように
する赤外線遮蔽物４０を設けて赤外線遮蔽物４０の再輻
射により被処理基板Ｃを加熱するので、被処理基板Ｃに
おける絶縁性基板１１上のパターンによって絶縁性基板
１１の温度が不均一となるのを抑制することができ、絶
縁性基板１１面内の温度の均一化を図ることが可能とな
る。However, in the substrate heating method according to the present embodiment, when the substrate C to be processed is heated by the heating source B, the infrared radiation radiated from the heating source B is applied between the heating source B and the substrate C to be processed. Since the substrate C is provided with an infrared shield 40 for preventing direct irradiation of the substrate C and the substrate C is heated by re-radiation of the infrared shield 40, the insulating substrate 11 is patterned by the pattern on the insulating substrate 11 in the substrate C. Can be suppressed from becoming non-uniform, and the temperature within the surface of the insulating substrate 11 can be made uniform.

【００５２】しかして、本実施形態における基板加熱方
法を各形成工程に採用すれば、上述の下部電極１２の形
成工程では、下部電極１２と絶縁性基板１１との密着性
を向上させることができる。また、上述の多結晶シリコ
ン層３の形成工程では、比較的低温で成膜した多結晶シ
リコン層３の膜質を向上させることができるとともに、
多結晶シリコン層３と下部電極１２との界面特性を改善
することができる。また、上述のシリコン微結晶６３の
形成工程では、複合ナノ結晶層４に混入している水分を
取り除くことができる。また、上述のシリコン酸化膜６
４の形成工程では、強電界ドリフト層６中の水分や水分
に起因した不純物を取り除くことができ、シリコン酸化
膜６４とシリコン微結晶６３との界面およびシリコン酸
化膜６４の膜質を改善することができる。また、表面電
極７の形成工程では、表面電極７と電子通過部５との密
着性を向上させることができる。Thus, if the substrate heating method of this embodiment is adopted in each forming step, the adhesion between the lower electrode 12 and the insulating substrate 11 can be improved in the above-described step of forming the lower electrode 12. . In the above-described step of forming the polycrystalline silicon layer 3, the film quality of the polycrystalline silicon layer 3 formed at a relatively low temperature can be improved.
The interface characteristics between the polycrystalline silicon layer 3 and the lower electrode 12 can be improved. In addition, in the above-described step of forming the silicon microcrystals 63, moisture mixed in the composite nanocrystal layer 4 can be removed. Further, the above-described silicon oxide film 6
In the forming step 4, moisture in the strong electric field drift layer 6 and impurities caused by moisture can be removed, and the interface between the silicon oxide film 64 and the silicon microcrystal 63 and the film quality of the silicon oxide film 64 can be improved. it can. Further, in the step of forming the surface electrode 7, the adhesion between the surface electrode 7 and the electron passage section 5 can be improved.

【００５３】したがって、本実施形態の電界放射型電子
源１０では、従来に比べて特性（電子放出特性、絶縁耐
圧など）が向上するとともに、特性の面内ばらつきが小
さくなる。Therefore, in the field emission type electron source 10 of the present embodiment, the characteristics (electron emission characteristics, dielectric strength, etc.) are improved and the in-plane variation of the characteristics is reduced as compared with the related art.

【００５４】ところで、赤外線遮蔽板４１の材料として
は、熱伝導率が良く且つ赤外線を吸収する材料が好まし
く、カーボン、シリコンカーバイド、シリコンから選択
することが好ましい。赤外線遮蔽板４１としてこの種の
物体（つまり、熱伝導性が良く且つ赤外線を吸収する材
料よりなる物体）を用いれば、赤外線遮蔽物４０の温度
を均一にでき、赤外線遮蔽物４０からの再輻射により被
処理基板Ｃを均一に加熱することができる。ここに、被
覆層４２の材料としては、例えばシリコンカーバイドの
ように化学的安定性に優れた被覆材を用いることが好ま
しく、化学的安定性に優れた被覆材を用いることによ
り、赤外線遮蔽物４０からごみが発生するのを防止する
ことができるとともに、赤外線遮蔽物４０の酸化を防止
することができ、しかも、赤外線遮蔽物４０からのガス
の放出を防止することができる（赤外線遮蔽板４１をカ
ーボンにより形成している場合には、赤外線遮蔽板４１
からのガスの放出を防止する必要がある）。また、被覆
層４２の材料としては、例えばシリコンカーバイドのよ
うに耐熱性および緻密性それぞれが赤外線遮蔽板４１よ
りも高く且つ赤外線遮蔽板４１よりもパーティクルを発
生しにくい材料を用いることが好ましく、この種の材料
を用いることにより、被処理基板Ｃへごみが付着するの
を抑制することができる。The material of the infrared shielding plate 41 is preferably a material having good thermal conductivity and absorbing infrared rays, and is preferably selected from carbon, silicon carbide and silicon. If this kind of object (that is, an object made of a material having good thermal conductivity and absorbing infrared rays) is used as the infrared shielding plate 41, the temperature of the infrared shielding object 40 can be made uniform, and re-radiation from the infrared shielding object 40 can be achieved. As a result, the substrate to be processed C can be uniformly heated. Here, as a material of the coating layer 42, it is preferable to use a coating material having excellent chemical stability such as silicon carbide, for example. It is possible to prevent the generation of refuse, prevent the oxidation of the infrared shield 40, and prevent the release of gas from the infrared shield 40 (the infrared shield plate 41 is When formed of carbon, the infrared shielding plate 41
It is necessary to prevent gas from being released). As the material of the coating layer 42, it is preferable to use a material such as silicon carbide, which has higher heat resistance and higher density than the infrared shielding plate 41 and hardly generates particles than the infrared shielding plate 41. By using the kind of material, it is possible to prevent dust from adhering to the substrate C to be processed.

【００５５】また、赤外線遮蔽物４０として、図３に示
すように、赤外線遮蔽板４１の表面に形成された被覆層
４２の表面をＳｉＯ２よりなる保護層４３によりコート
したものを用いるようにすれば、赤外線遮蔽物４０を石
英製の冶具により配置する際に、赤外線遮蔽物４０と石
英製の冶具との相性が良いので、被処理基板Ｃ上にごみ
などが付着するのを防止することができる。また、表面
をＳｉＯ２によりコートしたシリコンカーバイド若しく
はシリコンからなる赤外線遮蔽板４１の表面をＳｉＯ２
によりコートした赤外線遮蔽物４０を用いてもよく、こ
の場合にも赤外線遮蔽物４０を石英製の冶具により配置
する際に、赤外線遮蔽物４０と石英製の冶具との相性が
良いので、被処理基板Ｃ上にごみなどが付着するのを防
止することができる。なお、赤外線遮蔽板４１の表面に
コートするシリコンカーバイドよりなる被覆層４２やＳ
ｉＯ２よりなる保護層４３は、スパッタ法、蒸着法、Ｃ
ＶＤ法などによって形成すればよい。As shown in FIG. 3, as the infrared shielding material 40, one having the surface of a coating layer 42 formed on the surface of an infrared shielding plate 41 coated with a protective layer 43 made of SiO 2 is used. For example, when the infrared shield 40 is arranged by a quartz jig, the compatibility between the infrared shield 40 and the quartz jig is good, so that it is possible to prevent dust and the like from adhering to the substrate C to be processed. it can. Further, SiO surface of the infrared shielding plate 41 a surface made of silicon carbide or silicon coated with SiO 2 2
May be used. In this case, when the infrared shield 40 is arranged with a quartz jig, the compatibility between the infrared shield 40 and the quartz jig is good. It is possible to prevent dust and the like from adhering to the substrate C. In addition, the coating layer 42 made of silicon carbide which coats the surface of the infrared shielding plate 41 or S
The protective layer 43 made of iO 2 is formed by a sputtering method, an evaporation method,
It may be formed by a VD method or the like.

【００５６】ところで、被処理基板Ｃを加熱源Ｂによっ
て加熱する際に、図７に示すように、被処理基板Ｃをサ
セプタ５０上に載置するようにすれば、加熱源Ｂにより
サセプタ５０も加熱されるので、被処理基板Ｃの表裏で
の温度差を低減できる。また、図８に示すように、被処
理基板Ｃの厚み方向の両側それぞれに加熱源Ｂを設けて
被処理基板Ｃを厚み方向の両側から加熱する場合には、
各加熱源Ｂと被処理基板Ｃとの間にそれぞれ赤外線遮蔽
物４０を配置すればよい。When the substrate C is heated by the heating source B, the substrate C is placed on the susceptor 50 as shown in FIG. Since the substrate is heated, the temperature difference between the front and back of the substrate to be processed C can be reduced. Further, as shown in FIG. 8, when heating sources B are provided on both sides in the thickness direction of the processing target substrate C to heat the processing target substrate C from both sides in the thickness direction,
Infrared shields 40 may be arranged between each heating source B and the substrate C to be processed.

【００５７】なお、本実施形態では、加熱源Ｂをランプ
ヒータにより構成しているが、加熱源Ｂはランプヒータ
に限らず、抵抗加熱ヒータにより構成してもよい。In this embodiment, the heating source B is constituted by a lamp heater. However, the heating source B is not limited to a lamp heater and may be constituted by a resistance heater.

【００５８】（実施形態２）ところで、実施形態１で
は、電界放射型電子源１０の製造工程中の絶縁膜の形成
工程において複合ナノ結晶層４を電気化学的に酸化する
方法を採用していたが、本実施形態では、実施形態１に
て説明した絶縁膜の形成工程において、急速加熱法によ
る急速熱酸化を行っている点が相違する。電界放射型電
子源１０の構成および他の製造工程は実施形態１と同じ
なので、図示および説明を省略する。(Embodiment 2) By the way, Embodiment 1 employs a method of electrochemically oxidizing the composite nanocrystal layer 4 in the step of forming an insulating film in the process of manufacturing the field emission electron source 10. However, this embodiment is different from the first embodiment in that the rapid thermal oxidation by the rapid heating method is performed in the step of forming the insulating film described in the first embodiment. Since the configuration and other manufacturing steps of the field emission electron source 10 are the same as those of the first embodiment, illustration and description are omitted.

【００５９】ここにおいて、急速加熱法による急速熱酸
化を行うにあたっては、雰囲気ガスとしてＯ２ガスを用
い実施形態１にて説明した基板加熱方法を採用してい
る。しかして、絶縁膜たるシリコン酸化膜６４の膜厚の
面内ばらつきを小さくすることができ、結果的に電界放
射型電子源１０の特性の面内ばらつきを小さくすること
ができる。Here, in performing the rapid thermal oxidation by the rapid heating method, the substrate heating method described in the first embodiment is employed by using O 2 gas as the atmospheric gas. Thus, the in-plane variation of the thickness of the silicon oxide film 64 as the insulating film can be reduced, and as a result, the in-plane variation of the characteristics of the field emission electron source 10 can be reduced.

【００６０】（実施形態３）ところで、実施形態１で
は、電界放射型電子源１０の製造工程中の絶縁膜の形成
工程において複合ナノ結晶層４を電気化学的に酸化する
方法を採用していたが、本実施形態では、実施形態１に
て説明した絶縁膜の形成工程において、急速加熱法によ
る急速熱窒化を行っている点が相違する。すなわち、本
実施形態の電界放射型電子源１０では、実施形態１にて
説明したシリコン酸化膜５２，６４がいずれもシリコン
窒化膜となる。電界放射型電子源１０の他の構成および
他の製造工程は実施形態１と同じなので、図示および説
明を省略する。(Embodiment 3) Incidentally, Embodiment 1 employs a method of electrochemically oxidizing the composite nanocrystal layer 4 in the step of forming the insulating film in the process of manufacturing the field emission electron source 10. However, the present embodiment is different from the first embodiment in that the rapid thermal nitridation by the rapid heating method is performed in the step of forming the insulating film described in the first embodiment. That is, in the field emission type electron source 10 of the present embodiment, the silicon oxide films 52 and 64 described in the first embodiment are both silicon nitride films. Other configurations and other manufacturing processes of the field emission electron source 10 are the same as those of the first embodiment, and thus illustration and description are omitted.

【００６１】ここにおいて、急速加熱法による急速熱窒
化を行うにあたっては、雰囲気ガスとして窒化種を含む
ガスを用い実施形態１にて説明した基板加熱方法を採用
している。しかして、絶縁膜たるシリコン窒化膜の膜厚
の面内ばらつきを小さくすることができ、結果的に電界
放射型電子源１０の特性の面内ばらつきを小さくするこ
とができる。Here, when performing rapid thermal nitridation by the rapid heating method, the substrate heating method described in the first embodiment is employed by using a gas containing a nitriding species as an atmosphere gas. Thus, the in-plane variation of the thickness of the silicon nitride film as the insulating film can be reduced, and as a result, the in-plane variation of the characteristics of the field emission electron source 10 can be reduced.

【００６２】（実施形態４）ところで、実施形態１で
は、電界放射型電子源１０の製造工程中の絶縁膜の形成
工程において複合ナノ結晶層４を電気化学的に酸化する
方法を採用していたが、本実施形態では、実施形態１に
て説明した絶縁膜の形成工程において、急速加熱法によ
る急速熱酸窒化を行っている点が相違する。すなわち、
本実施形態の電界放射型電子源１０では、実施形態１に
て説明したシリコン酸化膜５２，６４がいずれもシリコ
ン酸窒化膜となる。電界放射型電子源１０の他の構成お
よび他の製造工程は実施形態１と同じなので、図示およ
び説明を省略する。(Embodiment 4) By the way, Embodiment 1 employs a method of electrochemically oxidizing the composite nanocrystal layer 4 in the step of forming the insulating film in the process of manufacturing the field emission electron source 10. However, this embodiment is different from the first embodiment in that rapid thermal oxynitridation is performed by a rapid heating method in the step of forming an insulating film described in the first embodiment. That is,
In the field emission type electron source 10 of the present embodiment, each of the silicon oxide films 52 and 64 described in the first embodiment is a silicon oxynitride film. Other configurations and other manufacturing processes of the field emission electron source 10 are the same as those of the first embodiment, and thus illustration and description are omitted.

【００６３】ここにおいて、急速加熱法による急速熱酸
窒化を行うにあたっては、雰囲気ガスとして酸化種を含
むガスと窒化種を含むガスとを用い実施形態１にて説明
した基板加熱方法を採用している。しかして、絶縁膜た
るシリコン酸窒化膜の膜厚の面内ばらつきを小さくする
ことができ、結果的に電界放射型電子源１０の特性の面
内ばらつきを小さくすることができる。なお、実施形態
２〜４では、半導体微結晶がシリコン微結晶６３により
構成されているので、比較的高い温度で熱処理を行うこ
とができる。Here, in performing the rapid thermal oxynitriding by the rapid heating method, the substrate heating method described in the first embodiment is employed by using a gas containing an oxidizing species and a gas containing a nitriding species as atmosphere gases. I have. Thus, the in-plane variation of the thickness of the silicon oxynitride film as the insulating film can be reduced, and as a result, the in-plane variation of the characteristics of the field emission electron source 10 can be reduced. In the second to fourth embodiments, since the semiconductor microcrystal is constituted by the silicon microcrystal 63, the heat treatment can be performed at a relatively high temperature.

【００６４】（実施形態５）本実施形態では、電子デバ
イスの一例として、図９に示すように、基板たる絶縁性
基板１１と、絶縁性基板１１上に形成された下部電極１
２と、下部電極１２上に形成された絶縁層よりなる電子
通過部５と電子通過部５上に形成された表面電極７とを
備えた電界放射型電子源を例示する。図９に示す電界放
射型電子源では、アルミニウム合金（例えば、Ａｉ−Ｎ
ｉ合金）からなる下部電極１２と、アルミニウム膜を陽
極酸化することにより形成した絶縁層からなる電子通過
部５と、金属薄膜（Ｉｒ／Ｐｔ／Ａｕ）からなる表面電
極７とでＭＩＭ型の電子源素子を構成しており、下部電
極１２と表面電極７との間に表面電極７を高電位側とし
て電圧を印加することにより表面電極７を通して電子が
放出される。Embodiment 5 In this embodiment, as an example of an electronic device, as shown in FIG. 9, an insulating substrate 11 as a substrate and a lower electrode 1 formed on the insulating substrate 11 are formed.
2, a field emission type electron source including an electron passage portion 5 formed of an insulating layer formed on the lower electrode 12 and a surface electrode 7 formed on the electron passage portion 5 is illustrated. In the field emission type electron source shown in FIG. 9, an aluminum alloy (for example, Ai-N
An MIM type electron is formed by a lower electrode 12 made of an i-alloy), an electron passing portion 5 made of an insulating layer formed by anodizing an aluminum film, and a surface electrode 7 made of a metal thin film (Ir / Pt / Au). A source element is configured, and electrons are emitted through the surface electrode 7 by applying a voltage between the lower electrode 12 and the surface electrode 7 with the surface electrode 7 being on the high potential side.

【００６５】本実施形態の電界放射型電子源の製造にあ
たっては、下部電極１２の形成工程、絶縁層の形成工
程、表面電極７の形成工程のうちの少なくとも１つの形
成工程において実施形態１にて説明した基板加熱方法に
よる熱処理が行うようにしてあるので、従来に比べて特
性などの面内ばらつきを小さくすることができる。In manufacturing the field emission type electron source of the present embodiment, at least one of the step of forming the lower electrode 12, the step of forming the insulating layer, and the step of forming the surface electrode 7 is performed in the first embodiment. Since the heat treatment is performed by the above-described substrate heating method, in-plane variations such as characteristics can be reduced as compared with the related art.

【００６６】ところで、上記各実施形態では、被処理基
板Ｃが絶縁性基板１１（実際には絶縁性基板１１上にパ
ターンが形成されたもの）である例について説明した
が、被処理基板Ｃは絶縁性基板に限らず、例えばシリコ
ン基板などの半導体基板（実際には半導体基板上にパタ
ーンが形成されたもの）であってもよい。In each of the above embodiments, an example has been described in which the substrate C to be processed is the insulating substrate 11 (actually, a pattern formed on the insulating substrate 11). The substrate is not limited to an insulating substrate, and may be a semiconductor substrate such as a silicon substrate (actually, a pattern formed on a semiconductor substrate).

【００６７】[0067]

【発明の効果】請求項１の発明は、加熱源により被処理
基板を加熱する基板加熱方法であって、加熱源と被処理
基板との間に加熱源から輻射された赤外線が被処理基板
に直接照射されないようにする赤外線遮蔽物を設けて赤
外線遮蔽物の再輻射により被処理基板を加熱するので、
被処理基板に形成されているパターンによって被処理基
板の温度が不均一となるのを抑制することができ、被処
理基板の面内の温度の均一化を図ることが可能となると
いう効果がある。According to the first aspect of the present invention, there is provided a substrate heating method for heating a substrate to be processed by a heating source, wherein infrared rays radiated from the heating source between the heating source and the substrate to be processed are applied to the substrate to be processed. Since the substrate to be processed is heated by re-radiation of the infrared shield, which is provided with an infrared shield to prevent direct irradiation,
Non-uniformity in the temperature of the substrate to be processed can be suppressed by the pattern formed on the substrate to be processed, and the temperature in the plane of the substrate to be processed can be made uniform. .

【００６８】請求項２の発明は、請求項１の発明におい
て、前記赤外線遮蔽物として、熱伝導性が良く且つ赤外
線を吸収する材料よりなる物体を用いるので、前記赤外
線遮蔽物の温度を均一にでき、前記赤外線遮蔽物からの
再輻射により前記被処理基板を均一に加熱することがで
きるという効果がある。According to a second aspect of the present invention, in the first aspect of the present invention, since an object made of a material having good thermal conductivity and absorbing infrared rays is used as the infrared ray shield, the temperature of the infrared ray shield is made uniform. Thus, there is an effect that the substrate to be processed can be uniformly heated by the re-radiation from the infrared shield.

【００６９】請求項３の発明は、請求項１または請求項
２の発明において、前記赤外線遮蔽物として、カーボ
ン、シリコンカーバイド、シリコンから選択される材料
よりなる物体を用いることが好ましい。According to a third aspect of the present invention, in the first or second aspect of the invention, it is preferable to use an object made of a material selected from carbon, silicon carbide, and silicon as the infrared shield.

【００７０】請求項４の発明は、請求項３の発明におい
て、前記赤外線遮蔽物として、表面を化学的安定性に優
れた被覆材によりコートした物体を用いるので、前記赤
外線遮蔽物からごみが発生するのを防止することができ
るとともに、前記赤外線遮蔽物の酸化を防止することが
できるという効果がある。According to a fourth aspect of the present invention, in the third aspect of the present invention, since an object whose surface is coated with a coating material having excellent chemical stability is used as the infrared shielding material, dust is generated from the infrared shielding material. And the oxidation of the infrared shielding material can be prevented.

【００７１】請求項５の発明は、請求項４の発明におい
て、前記被覆材として耐熱性および緻密性それぞれが前
記物体よりも高く且つ前記物体よりもパーティクルを発
生しにくい材料を用いるので、前記被処理基板へごみが
付着するのを抑制することができるという効果がある。According to a fifth aspect of the present invention, in the fourth aspect of the present invention, the covering material is made of a material having higher heat resistance and higher density than the object and less likely to generate particles than the object. There is an effect that dust can be prevented from adhering to the processing substrate.

【００７２】請求項６の発明は、請求項４の発明におい
て、前記被覆材としてシリコンカーバイドを用いるの
で、前記赤外線遮蔽物の酸化および前記赤外線遮蔽物か
らのガスの放出を防止することができるという効果があ
る。According to a sixth aspect of the present invention, in the fourth aspect of the present invention, since silicon carbide is used as the coating material, oxidation of the infrared shield and emission of gas from the infrared shield can be prevented. effective.

【００７３】請求項７の発明は、請求項２の発明におい
て、前記赤外線遮蔽物として、表面をＳｉＯ２によりコ
ートしたシリコンカーバイド若しくはシリコンからなる
物体を用いるので、前記赤外線遮蔽物と前記赤外線遮蔽
物を配置するための石英製の冶具などとの相性を良くす
ることができ、前記被処理基板にごみが付着するのを防
止することができるという効果がある。According to a seventh aspect of the present invention, in the second aspect of the present invention, since the infrared shielding body is made of silicon carbide or silicon whose surface is coated with SiO 2 , the infrared shielding body and the infrared shielding body are used. Therefore, it is possible to improve the compatibility with a quartz jig or the like for arranging the substrate, and to prevent dust from adhering to the substrate to be processed.

【００７４】請求項８の発明は、請求項６の発明におい
て、前記赤外線遮蔽物として、前記被覆材の表面をＳｉ
Ｏ２によりコートした物体を用いるので、前記赤外線遮
蔽物と前記赤外線遮蔽物を配置するための石英製の冶具
などとの相性を良くすることができ、前記被処理基板に
ごみが付着するのを防止することができるという効果が
ある。According to an eighth aspect of the present invention, in the sixth aspect of the present invention, the surface of the coating material is made of Si as the infrared shielding material.
Since the object coated with O 2 is used, the compatibility between the infrared shield and the quartz jig for arranging the infrared shield can be improved, and it is possible to prevent dust from adhering to the substrate to be processed. There is an effect that it can be prevented.

【００７５】請求項９の発明は、基板と、基板に形成さ
れる電子源素子とを備え、電子源素子が、基板上に形成
された下部電極と、下部電極上に設けられナノメータオ
ーダの多数の半導体微結晶および各半導体微結晶それぞ
れの表面に形成され半導体微結晶の結晶粒径よりも小さ
な膜厚の多数の絶縁膜を有する電子通過部と、電子通過
部上に形成された表面電極とを具備し、下部電極と表面
電極との間に表面電極を高電位側として電圧を印加する
ことにより下部電極から注入された電子が電子通過部を
通過し表面電極を通して放出される電界放射型電子源で
あって、前記下部電極の形成工程、前記半導体微結晶の
形成工程、前記絶縁膜の形成工程、前記表面電極の形成
工程のうちの少なくとも１つの形成工程において請求項
１ないし請求項８のいずれか１項に記載の基板加熱方法
による熱処理が行われてなるものであり、従来に比べて
特性などの面内ばらつきを小さくすることができるとい
う効果がある。According to a ninth aspect of the present invention, there is provided a substrate, and an electron source element formed on the substrate, wherein the electron source element has a lower electrode formed on the substrate and a plurality of nanometer-order elements provided on the lower electrode. A semiconductor microcrystal and an electron passing portion having a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal; and a surface electrode formed on the electron passing portion. A field emission type electron in which electrons injected from the lower electrode pass through the electron passage portion and are emitted through the surface electrode by applying a voltage between the lower electrode and the surface electrode with the surface electrode being on the high potential side. 9. A source, wherein at least one of the step of forming the lower electrode, the step of forming the semiconductor microcrystal, the step of forming the insulating film, and the step of forming the surface electrode is performed. Are those in which a is performed heat treatment by a substrate heating method according to any one, there is an effect that it is possible to reduce the in-plane variation of the characteristics as compared with the prior art.

【００７６】請求項１０の発明は、請求項９の発明にお
いて、前記半導体微結晶は、シリコン微結晶からなるの
で、前記絶縁膜の形成工程において前記熱処理を行う際
の熱処理温度を比較的高くすることができるという効果
がある。According to a tenth aspect of the present invention, in the ninth aspect of the present invention, since the semiconductor microcrystal is made of silicon microcrystal, the heat treatment temperature for performing the heat treatment in the step of forming the insulating film is set relatively high. There is an effect that can be.

【００７７】請求項１１の発明は、基板と、基板に形成
される電子源素子とを備え、電子源素子が、基板上に形
成された下部電極と、下部電極上に形成された絶縁層
と、絶縁層上に形成された表面電極とを具備し、下部電
極と表面電極との間に表面電極を高電位側として電圧を
印加することにより電子が表面電極を通して放出される
電界放射型電子源であって、前記下部電極の形成工程、
前記絶縁層の形成工程、前記表面電極の形成工程のうち
の少なくとも１つの形成工程において請求項１ないし請
求項８のいずれか１項に記載の基板加熱方法による熱処
理が行われてなるものであり、従来に比べて特性などの
面内ばらつきを小さくすることができるという効果があ
る。An eleventh aspect of the present invention comprises a substrate, and an electron source element formed on the substrate, wherein the electron source element comprises a lower electrode formed on the substrate, an insulating layer formed on the lower electrode. And a surface electrode formed on the insulating layer, and a field emission type electron source in which electrons are emitted through the surface electrode by applying a voltage between the lower electrode and the surface electrode with the surface electrode being on the high potential side. A step of forming the lower electrode,
9. A heat treatment by the substrate heating method according to claim 1 in at least one of the insulating layer forming step and the surface electrode forming step. In addition, there is an effect that in-plane variations such as characteristics can be reduced as compared with the related art.

【００７８】請求項１２の発明は、基板と、基板に形成
される電子源素子とを備え、電子源素子が、基板上に形
成された下部電極と、下部電極上に設けられナノメータ
オーダの多数の半導体微結晶および各半導体微結晶それ
ぞれの表面に形成され半導体微結晶の結晶粒径よりも小
さな膜厚の多数の絶縁膜を有する電子通過部と、電子通
過部上に形成された表面電極とを具備し、下部電極と表
面電極との間に表面電極を高電位側として電圧を印加す
ることにより下部電極から注入された電子が電子通過部
を通過し表面電極を通して放出される電界放射型電子源
の製造方法であって、前記下部電極の形成工程と、前記
半導体微結晶の形成工程と、前記絶縁膜の形成工程と、
前記表面電極の形成工程とを備え、各形成工程のうちの
少なくとも１つの形成工程において請求項１ないし請求
項８のいずれか１項に記載の基板加熱方法による熱処理
を行うので、従来に比べて特性の面内ばらつきが小さな
電界放射型電子源を提供することができるという効果が
ある。According to a twelfth aspect of the present invention, there is provided a substrate, and an electron source element formed on the substrate, wherein the electron source element has a lower electrode formed on the substrate and a plurality of nanometer-order elements provided on the lower electrode. A semiconductor microcrystal and an electron passing portion having a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal; and a surface electrode formed on the electron passing portion. A field emission type electron in which electrons injected from the lower electrode pass through the electron passage portion and are emitted through the surface electrode by applying a voltage between the lower electrode and the surface electrode with the surface electrode being on the high potential side. A method for manufacturing a source, wherein the step of forming the lower electrode, the step of forming the semiconductor microcrystal, and the step of forming the insulating film;
And a heat treatment by the substrate heating method according to any one of claims 1 to 8 in at least one of the formation steps. There is an effect that it is possible to provide a field emission type electron source with small in-plane variation in characteristics.

【００７９】請求項１３の発明は、基板と、基板に形成
される電子源素子とを備え、電子源素子が、基板上に形
成された下部電極と、下部電極上に設けられナノメータ
オーダの多数の半導体微結晶および各半導体微結晶それ
ぞれの表面に形成され半導体微結晶の結晶粒径よりも小
さな膜厚の多数の絶縁膜を有する電子通過部と、電子通
過部上に形成された表面電極とを具備し、下部電極と表
面電極との間に表面電極を高電位側として電圧を印加す
ることにより下部電極から注入された電子が電子通過部
を通過し表面電極を通して放出される電界放射型電子源
の製造方法であって、電子通過部を形成するにあたって
は、請求項１ないし請求項８のいずれか１項に記載の基
板加熱方法を利用した急速熱酸化若しくは急速熱窒化若
しくは急速熱酸窒化により前記絶縁膜を形成するので、
従来に比べて特性の面内ばらつきが小さな電界放射型電
子源を提供することができるという効果がある。A thirteenth aspect of the present invention comprises a substrate and an electron source element formed on the substrate, wherein the electron source element has a lower electrode formed on the substrate and a plurality of nanometer-order elements provided on the lower electrode. A semiconductor microcrystal and an electron passing portion having a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal; and a surface electrode formed on the electron passing portion. A field emission type electron in which electrons injected from the lower electrode pass through the electron passage portion and are emitted through the surface electrode by applying a voltage between the lower electrode and the surface electrode with the surface electrode being on the high potential side. A method of manufacturing a source, wherein in forming an electron passage portion, rapid thermal oxidation, rapid thermal nitridation, or rapid thermal oxynitridation using the substrate heating method according to any one of claims 1 to 8. Since forming the insulating film by,
There is an effect that it is possible to provide a field emission type electron source having a small in-plane variation in characteristics as compared with the related art.

【図面の簡単な説明】[Brief description of the drawings]

【図１】実施形態１における基板加熱方法の説明図であ
る。FIG. 1 is an explanatory diagram of a substrate heating method according to a first embodiment.

【図２】同上における赤外線遮蔽物の概略断面図であ
る。FIG. 2 is a schematic cross-sectional view of the infrared shield in the above.

【図３】同上における赤外線遮蔽物の他の構成例の概略
断面図である。FIG. 3 is a schematic cross-sectional view of another configuration example of the infrared shield in the above.

【図４】同上における電界放射型電子源の一部破断した
概略斜視図である。FIG. 4 is a schematic perspective view of the field emission type electron source of the above, partially cut away.

【図５】同上における電界放射型電子源の動作説明図で
ある。FIG. 5 is an operation explanatory view of the field emission type electron source in the above.

【図６】同上における電界放射型電子源の製造方法を説
明するための主要工程断面図である。FIG. 6 is a sectional view of a main step for describing a method of manufacturing the field emission electron source in the above.

【図７】同上における他の基板加熱方法の説明図であ
る。FIG. 7 is an explanatory diagram of another substrate heating method in Embodiment 1;

【図８】同上における別の基板加熱方法の説明図であ
る。FIG. 8 is an explanatory diagram of another substrate heating method in Embodiment 1;

【図９】実施形態５における電界放射型電子源の概略断
面図である。FIG. 9 is a schematic sectional view of a field emission electron source according to a fifth embodiment.

【図１０】従来例を示す電界放射型電子源の動作説明図
である。FIG. 10 is an operation explanatory view of a field emission type electron source showing a conventional example.

【図１１】他の従来例を示す電界放射型電子源の動作説
明図である。FIG. 11 is an operation explanatory view of a field emission type electron source showing another conventional example.

【図１２】同上を応用したディスプレイの概略構成図で
ある。FIG. 12 is a schematic configuration diagram of a display to which the above is applied.

【符号の説明】[Explanation of symbols]

４０ 赤外線遮蔽物 Ｂ 加熱源 Ｃ 被処理基板 40 Infrared shield B heating source C Substrate to be processed

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菰田 卓哉 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 竹川 宜志 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 幡井 崇 大阪府門真市大字門真1048番地松下電工株 式会社内 Ｆターム(参考） 4K029 AA04 AA06 AA09 BB02 DA08 4K030 KA23 KA46 5C127 AA01 CC15 CC21 CC66 DD07 DD08 DD62 DD77 DD80 EE04 5C135 CC10 DD06 DD09 HH04 5F045 AA08 AB03 AD08 BB02 BB16 EK11    ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Takuya Komoda             1048 Kadoma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd.             In the formula company (72) Inventor Yoshishi Takekawa             1048 Kadoma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd.             In the formula company (72) Inventor Takashi Hatai             1048 Kadoma Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Works, Ltd.             In the formula company F term (reference) 4K029 AA04 AA06 AA09 BB02 DA08                 4K030 KA23 KA46                 5C127 AA01 CC15 CC21 CC66 DD07                       DD08 DD62 DD77 DD80 EE04                 5C135 CC10 DD06 DD09 HH04                 5F045 AA08 AB03 AD08 BB02 BB16                       EK11

Claims (13)

【特許請求の範囲】[Claims] 【請求項１】 加熱源により被処理基板を加熱する基板
加熱方法であって、加熱源と被処理基板との間に加熱源
から輻射された赤外線が被処理基板に直接照射されない
ようにする赤外線遮蔽物を設けて赤外線遮蔽物の再輻射
により被処理基板を加熱することを特徴とする基板加熱
方法。1. A substrate heating method for heating a substrate to be processed by a heating source, wherein the infrared ray radiated from the heating source between the heating source and the substrate to be processed is not directly irradiated to the substrate to be processed. A method of heating a substrate, comprising: providing a shield; and heating the substrate to be processed by re-radiation of the infrared shield. 【請求項２】 前記赤外線遮蔽物として、熱伝導性が良
く且つ赤外線を吸収する材料よりなる物体を用いること
を特徴とする請求項１記載の基板加熱方法。2. The substrate heating method according to claim 1, wherein an object made of a material having good thermal conductivity and absorbing infrared rays is used as said infrared ray shielding material. 【請求項３】 前記赤外線遮蔽物として、カーボン、シ
リコンカーバイド、シリコンから選択される材料よりな
る物体を用いることを特徴とする請求項１または請求項
２記載の基板加熱方法。3. The substrate heating method according to claim 1, wherein an object made of a material selected from carbon, silicon carbide, and silicon is used as the infrared shielding material. 【請求項４】 前記赤外線遮蔽物として、表面を化学的
安定性に優れた被覆材によりコートした物体を用いるこ
とを特徴とする請求項３記載の基板加熱方法。4. The substrate heating method according to claim 3, wherein an object whose surface is coated with a coating material having excellent chemical stability is used as said infrared shielding material. 【請求項５】 前記被覆材として耐熱性および緻密性そ
れぞれが前記物体よりも高く且つ前記物体よりもパーテ
ィクルを発生しにくい材料を用いることを特徴とする請
求項４記載の基板加熱方法。5. The substrate heating method according to claim 4, wherein a material having heat resistance and denseness higher than that of said object and less likely to generate particles than said object is used as said coating material. 【請求項６】 前記被覆材としてシリコンカーバイドを
用いることを特徴とする請求項４記載の基板加熱方法。6. The substrate heating method according to claim 4, wherein silicon carbide is used as said coating material. 【請求項７】 前記赤外線遮蔽物として、表面をＳｉＯ
２によりコートしたシリコンカーバイド若しくはシリコ
ンからなる物体を用いることを特徴とする請求項２記載
の基板加熱方法。7. The infrared shielding material has a surface made of SiO.
3. The substrate heating method according to claim 2, wherein an object made of silicon carbide or silicon coated with 2 is used. 【請求項８】 前記赤外線遮蔽物として、前記被覆材の
表面をＳｉＯ２によりコートした物体を用いることを請
求項６記載の基板加熱方法。8. The substrate heating method according to claim 6, wherein an object having the surface of the coating material coated with SiO 2 is used as the infrared shielding material. 【請求項９】 基板と、基板に形成される電子源素子と
を備え、電子源素子が、基板上に形成された下部電極
と、下部電極上に設けられナノメータオーダの多数の半
導体微結晶および各半導体微結晶それぞれの表面に形成
され半導体微結晶の結晶粒径よりも小さな膜厚の多数の
絶縁膜を有する電子通過部と、電子通過部上に形成され
た表面電極とを具備し、下部電極と表面電極との間に表
面電極を高電位側として電圧を印加することにより下部
電極から注入された電子が電子通過部を通過し表面電極
を通して放出される電界放射型電子源であって、前記下
部電極の形成工程、前記半導体微結晶の形成工程、前記
絶縁膜の形成工程、前記表面電極の形成工程のうちの少
なくとも１つの形成工程において請求項１ないし請求項
８のいずれか１項に記載の基板加熱方法による熱処理が
行われてなることを特徴とする電界放射型電子源。9. A semiconductor device comprising: a substrate; and an electron source element formed on the substrate. The electron source element includes a lower electrode formed on the substrate, a plurality of semiconductor microcrystals of nanometer order provided on the lower electrode, and An electron-passing portion having a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal, and a surface electrode formed on the electron-passing portion; A field emission electron source in which electrons injected from a lower electrode pass through an electron passage portion and are emitted through the surface electrode by applying a voltage between the electrode and the surface electrode with the surface electrode being on the high potential side, 9. The method according to claim 1, wherein at least one of the step of forming the lower electrode, the step of forming the semiconductor microcrystal, the step of forming the insulating film, and the step of forming the surface electrode is performed. Record A field emission type electron source characterized by being subjected to a heat treatment by the above-mentioned substrate heating method. 【請求項１０】 前記半導体微結晶は、シリコン微結晶
からなることを特徴とする請求項９記載の電界放射型電
子源。10. The field emission type electron source according to claim 9, wherein said semiconductor microcrystal is made of silicon microcrystal. 【請求項１１】 基板と、基板に形成される電子源素子
とを備え、電子源素子が、基板上に形成された下部電極
と、下部電極上に形成された絶縁層と、絶縁層上に形成
された表面電極とを具備し、下部電極と表面電極との間
に表面電極を高電位側として電圧を印加することにより
電子が表面電極を通して放出される電界放射型電子源で
あって、前記下部電極の形成工程、前記絶縁層の形成工
程、前記表面電極の形成工程のうちの少なくとも１つの
形成工程において請求項１ないし請求項８のいずれか１
項に記載の基板加熱方法による熱処理が行われてなるこ
とを特徴とする電界放射型電子源。11. A substrate, comprising: a substrate; and an electron source element formed on the substrate, wherein the electron source element has a lower electrode formed on the substrate, an insulating layer formed on the lower electrode, and an A field emission type electron source comprising a formed surface electrode, wherein electrons are emitted through the surface electrode by applying a voltage between the lower electrode and the surface electrode with the surface electrode being on the high potential side, wherein: 9. The method according to claim 1, wherein at least one of a lower electrode forming step, the insulating layer forming step, and the surface electrode forming step is formed.
A field emission type electron source, wherein the heat treatment is performed by the substrate heating method described in the above section. 【請求項１２】 基板と、基板に形成される電子源素子
とを備え、電子源素子が、基板上に形成された下部電極
と、下部電極上に設けられナノメータオーダの多数の半
導体微結晶および各半導体微結晶それぞれの表面に形成
され半導体微結晶の結晶粒径よりも小さな膜厚の多数の
絶縁膜を有する電子通過部と、電子通過部上に形成され
た表面電極とを具備し、下部電極と表面電極との間に表
面電極を高電位側として電圧を印加することにより下部
電極から注入された電子が電子通過部を通過し表面電極
を通して放出される電界放射型電子源の製造方法であっ
て、前記下部電極の形成工程と、前記半導体微結晶の形
成工程と、前記絶縁膜の形成工程と、前記表面電極の形
成工程とを備え、各形成工程のうちの少なくとも１つの
形成工程において請求項１ないし請求項８のいずれか１
項に記載の基板加熱方法による熱処理を行うことを特徴
とする電界放射型電子源の製造方法。12. A semiconductor device comprising: a substrate; and an electron source element formed on the substrate. The electron source element includes a lower electrode formed on the substrate, a plurality of semiconductor microcrystals on the order of nanometers provided on the lower electrode, and An electron-passing portion having a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal, and a surface electrode formed on the electron-passing portion; By applying a voltage between the electrode and the surface electrode with the surface electrode being on the high potential side, electrons injected from the lower electrode pass through the electron passage and are emitted through the surface electrode. A step of forming the lower electrode, a step of forming the semiconductor microcrystal, a step of forming the insulating film, and a step of forming the surface electrode, wherein at least one of the forming steps includes: Contract Any one of claims 1 to 8
A method for producing a field emission electron source, comprising performing a heat treatment by the substrate heating method described in the above section. 【請求項１３】 基板と、基板に形成される電子源素子
とを備え、電子源素子が、基板上に形成された下部電極
と、下部電極上に設けられナノメータオーダの多数の半
導体微結晶および各半導体微結晶それぞれの表面に形成
され半導体微結晶の結晶粒径よりも小さな膜厚の多数の
絶縁膜を有する電子通過部と、電子通過部上に形成され
た表面電極とを具備し、下部電極と表面電極との間に表
面電極を高電位側として電圧を印加することにより下部
電極から注入された電子が電子通過部を通過し表面電極
を通して放出される電界放射型電子源の製造方法であっ
て、電子通過部を形成するにあたっては、請求項１ない
し請求項８のいずれか１項に記載の基板加熱方法を利用
した急速熱酸化若しくは急速熱窒化若しくは急速熱酸窒
化により前記絶縁膜を形成することを特徴とする電界放
射型電子源の製造方法。13. A semiconductor device comprising: a substrate; and an electron source element formed on the substrate. The electron source element includes a lower electrode formed on the substrate, a plurality of semiconductor microcrystals of nanometer order provided on the lower electrode, and An electron-passing portion having a large number of insulating films formed on the surface of each semiconductor microcrystal and having a thickness smaller than the crystal grain size of the semiconductor microcrystal, and a surface electrode formed on the electron-passing portion; By applying a voltage between the electrode and the surface electrode with the surface electrode being on the high potential side, electrons injected from the lower electrode pass through the electron passage and are emitted through the surface electrode. When forming the electron passing portion, the insulating film is formed by rapid thermal oxidation, rapid thermal nitridation, or rapid thermal oxynitridation using the substrate heating method according to any one of claims 1 to 8. Forming a field emission type electron source.
JP2002149169A 2002-05-23 2002-05-23 Manufacturing method of field emission electron source Expired - Fee Related JP4616538B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002149169A JP4616538B2 (en) 2002-05-23 2002-05-23 Manufacturing method of field emission electron source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002149169A JP4616538B2 (en) 2002-05-23 2002-05-23 Manufacturing method of field emission electron source

Publications (2)

Publication Number Publication Date
JP2003347215A true JP2003347215A (en) 2003-12-05
JP4616538B2 JP4616538B2 (en) 2011-01-19

Family

ID=29767422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002149169A Expired - Fee Related JP4616538B2 (en) 2002-05-23 2002-05-23 Manufacturing method of field emission electron source

Country Status (1)

Country Link
JP (1) JP4616538B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101075841B1 (en) * 2008-12-09 2011-10-26 주식회사 에스에프에이 Chemical vapor deposition apparatus for manufacturing thin-film solar cells

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106435529A (en) * 2015-08-10 2017-02-22 英属开曼群岛商精曜有限公司 Heating apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101075841B1 (en) * 2008-12-09 2011-10-26 주식회사 에스에프에이 Chemical vapor deposition apparatus for manufacturing thin-film solar cells

Also Published As

Publication number Publication date
JP4616538B2 (en) 2011-01-19

Similar Documents

Publication Publication Date Title
KR100338140B1 (en) Electric field emission type electron source
JP2966842B1 (en) Field emission electron source
US6285118B1 (en) Field emission-type electron source and manufacturing method thereof and display using the electron source
TW200305178A (en) Quantum device
JPH11329213A (en) Field emission type electron source and its manufacture, and planar light-emitting device, display device and solid vacuum device thereof
JP2003347215A (en) Substrate heating method, electric field radiating electronic source, and method for manufacturing electric field radiating electronic source
JP4120398B2 (en) Manufacturing method of field emission electron source
JP4461802B2 (en) Field emission electron source and manufacturing method thereof
JP3963121B2 (en) Anodic oxidation method, electrochemical oxidation method, field emission electron source and method for producing the same
JP3508652B2 (en) Field emission type electron source and method of manufacturing the same
JP4023312B2 (en) Manufacturing method of field emission electron source
JP4120397B2 (en) Manufacturing method of field emission electron source
JP3603682B2 (en) Field emission electron source
JP3079086B2 (en) Method for manufacturing field emission electron source
JP3079097B1 (en) Field emission type electron source and method of manufacturing the same
JP3589172B2 (en) Field emission electron source
JP4886173B2 (en) Manufacturing method of electron source
JP3508651B2 (en) Field emission type electron source and method of manufacturing the same
JP4433857B2 (en) Field emission electron source
JP2005317657A (en) Electron beam exposure apparatus
JP2003197088A (en) Field emission type electron source and method of manufacturing the electron source
JP2004259561A (en) Method of manufacturing field emission type electron source
JP2004206975A (en) Field emission type electron source
JP2001189128A (en) Field-emission-type electron source and its manufacturing method
JP2002134008A (en) Manufacturing method for field emission type electron source

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100625

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees