JP2003345648A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003345648A5 JP2003345648A5 JP2003115385A JP2003115385A JP2003345648A5 JP 2003345648 A5 JP2003345648 A5 JP 2003345648A5 JP 2003115385 A JP2003115385 A JP 2003115385A JP 2003115385 A JP2003115385 A JP 2003115385A JP 2003345648 A5 JP2003345648 A5 JP 2003345648A5
- Authority
- JP
- Japan
- Prior art keywords
- access
- logic unit
- access request
- master logic
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (27)
- データ処理装置において、
複数の命令を実行するように動作可能なプロセッサと、
前記複数の命令を実行中に発生する複数のアクセス要求を処理するように動作可能な第1及び第2のマスタ・ロジック・ユニットであって、前記アクセス要求が1スレーブ装置を指定し、前記第1のマスタ・ロジック・ユニットが第1のバスを介して前記スレーブ装置をアクセスするように動作可能であり、かつ前記第2のマスタ・ロジック・ユニットが第2のバスを介して前記スレーブ装置をアクセスするように動作可能である前記第1及び前記第2のマスタ・ロジック・ユニットと、
各アクセス要求に対して、どのマスタ・ロジック・ユニットがそのアクセス要求を処理すべきかを判定するように動作可能な経路指定ロジックであって、前記第1のマスタ・ロジック・ユニットが第1形式のアクセス要求を処理するように配置され、かつ前記第2のマスタ・ロジック・ユニットが第2形式のアクセス要求を処理するように配置されている前記経路指定ロジックと
を備え、
前記複数の命令のうちの少なくとも1命令は、前記第1形式のアクセス要求及び前記第2形式のアクセス要求の両方を発生させるように実行可能であり、前記マルチアクセス命令は、前記第1及び第2形式の複数のアクセス要求により指定された前記スレーブ装置に対するアクセスが、前記スレーブ装置に対して何らの介入アクセスを発生させることなく、実行されることを必要とし、
前記経路指定ロジックは、前記マルチアクセス命令を実行する場合に、前記マルチアクセス命令により指定された前記第1形式のアクセス要求及び前記第2形式のアクセス要求の両方を前記第1のマスタ・ロジック・ユニットにより処理させるように配置され、
前記第1のマスタ・ロジック・ユニットは、前記マルチアクセス命令により指定された前記第1形式のアクセス要求及び前記第2形式のアクセス要求を処理しているときに、前記第1のマスタ・ロジック・ユニットが前記第1及び第2形式のアクセス要求を処理している間は、前記第1のマスタ・ロジック・ユニットが前記スレーブ装置に対して独占的なアクセスが許可されることを保証するために使用されるロック信号を発行するように配置されている
データ処理装置。 - 前記経路指定ロジックは、前記第1のマスタ・ロジック・ユニットへ第1形式のアクセス要求の経路を指定し、かつ前記第2のマスタ・ロジック・ユニットへ第2形式のアクセス要求の経路を発送するように動作可能な第1の経路指定ロジックと、
前記マルチアクセス命令を実行する場合に、前記マルチアクセス命令により指定された前記第2形式のアクセス要求を前記第1のマスタ・ロジック・ユニットにより処理するために、前記第2のマスタ・ロジック・ユニットから前記第1のマスタ・ロジック・ユニットへ経路を指定するように動作可能な第2の経路指定ロジックと
を備えている請求項1記載のデータ処理装置。 - 前記第2の経路指定ロジックは、前記第1のマスタ・ロジック・ユニット内に設けられている請求項2記載のデータ処理装置。
- 前記第2の経路指定ロジックは、前記第2のマスタ・ロジック・ユニットへ要求を発行して前記第2のマスタ・ロジック・ユニットに前記マルチアクセス命令により指定された第2形式のアクセス要求を前記第1のマスタ・ロジック・ユニットへ経路指定させるように動作可能な要求者ロジックを備えている請求項2記載のデータ処理装置。
- 前記第2のマスタ・ロジック・ユニットは、これらのアクセス要求を処理する前に、前記第1の経路指定ロジックから受け取ったアクセス要求をバッファリングするバッファを有し、前記第1のマスタ・ロジック・ユニットは、前記バッファが前記マルチアクセス命令により指定されないアクセス要求を排出してしまうまで、前記マルチアクセス命令により指定されたアクセス要求の処理を延期するように配置されている請求項2記載のデータ処理装置。
- 前記マルチアクセス命令は、前記第2形式のアクセス要求の前に、前記第1形式のアクセス要求を処理することを指定する請求項1記載のデータ処理装置。
- 前記マルチアクセス命令は、前記第2形式のアクセス要求の前に、前記第1形式のアクセス要求を処理することを指定し、かつ
前記第1の経路指定ロジックは、前記マルチアクセス命令により指定された前記第1形式のアクセス要求が前記第1のマスタ・ロジック・ユニットにより処理されてしまうまで、前記マルチアクセス命令により指定された前記第2形式のアクセス要求を前記第2のマスタ・ロジック・ユニットへ供給するのを延期するように配置されている請求項2記載のデータ処理装置。 - 前記第2のマスタ・ロジック・ユニットは、これらのアクセス要求を処理する前に、前記第1の経路指定ロジックから受け取った複数のアクセス要求をバッファリングするバッファを有し、前記第1のマスタ・ロジック・ユニットは、前記バッファが前記マルチアクセス命令により指定されていないアクセス要求を排出してしまうまで、前記マルチアクセス命令により指定された前記複数のアクセス要求を処理するのを延期するように配置され、かつ前記第1のマスタ・ロジック・ユニットは、前記第2のマスタ・ロジック・ユニットのバッファが空になってしまうまで、前記マルチアクセス命令ユニットにより指定された前記第1のアクセス要求を処理するのを延期するように配置されている請求項7記載のデータ処理装置。
- 前記第2のマスタ・ロジック・ユニットは、前記第1のマスタ・ロジック・ユニットへ前記バッファが空か否かを表すバッファ・ステータス信号を発行するように配置されている請求項8記載のデータ処理装置。
- 前記第1のマスタ・ロジック・ユニットは読み出しインターフェース・ユニットであり、かつ前記第1形式のアクセス要求は読み出しアクセス要求である請求項1記載のデータ処理装置。
- 前記第2のマスタ・ロジック・ユニットは書き込みインターフェースであり、かつ前記第2形式のアクセス要求は書き込みアクセス要求である請求項1記載のデータ処理装置。
- 前記第1のマスタ・ロジック・ユニットは読み出しインターフェース・ユニットであり、かつ前記第1形式のアクセス要求は読み出しアクセス要求であり、かつ前記マルチアクセス命令は、前記スレーブ装置のアクセス・アドレスからのデータを前記データ処理装置の第1のレジスタに読み込むために使用される読み出しアクセス要求を指定し、その後に前記データ処理装置の第2のレジスタから前記スレーブ装置のアクセス・アドレスにデータを書き込むために使用される書き込みアクセス要求が続くスワップ命令である請求項11記載のデータ処理装置。
- 前記スレーブ装置はメモリである請求項12記載のデータ処理装置。
- 複数の命令を実行するように動作可能なプロセッサと、前記複数の命令の実行中に発生した複数のアクセス要求を処理するように動作可能な第1のマスタ・ロジック・ユニット及び第2のマスタ・ロジック・ユニットとを有するデータ処理装置においてマルチアクセス命令を処理する方法であって、
前記複数のアクセス要求は、スレーブ装置に対する複数のアクセスを指定し、
前記第1のマスタ・ロジック・ユニットは、第1のバスを介して前記スレーブ装置をアクセスするように動作可能であり、かつ
前記第2のマスタ・ロジック・ユニットは、第2のバスを介して前記スレーブ装置をアクセスするように動作可能であり、
前記第1のマスタ・ロジック・ユニットは、第1形式のアクセス要求を処理するように配置され、かつ
前記第2のマスタ・ロジック・ユニットは、第2形式のアクセス要求を処理するように配置された方法において、
(a)前記第1形式のアクセス要求及び前記第2形式のアクセス要求の両方を発生させるように前記マルチアクセス命令を実行するステップであって、前記マルチアクセス命令は、前記スレーブ装置に対して何らの介入アクセスを発生させることなく、前記第1及び第2のアクセス要求により指定されたスレーブ装置に対してアクセスが行われることを要求する前記ステップと、
(b)前記第1のマスタ・ロジック・ユニットによりこれら両アクセス要求を処理させるように、前記マルチアクセス命令により指定された前記第1形式のアクセス要求及び前記第2のアクセス要求の両方の経路を指定するステップと、
(c)前記第1のマスタ・ロジック・ユニットが前記マルチアクセス命令により指定された第1形式のアクセス要求及び第2形式のアクセス要求を処理している間に、前記第1のマスタ・ロジック・ユニットが前記スレーブ装置に対する独占的なアクセスを許可されることを保証するように動作可能なロック信号を発行するステップと
を備えた方法。 - 前記経路指定ステップ(b)は、
(i)前記第1のマスタ・ロジック・ユニットへ前記第1形式のアクセス要求を発送し、かつ前記第2のマスタ・ロジック・ユニットへ前記第2形式のアクセス要求の経路を指定するステップと、
(ii)前記マルチアクセス命令を実行する場合に、前記第1のマスタ・ロジック・ユニットにより処理するために、前記第2のマスタ・ロジック・ユニットから前記第1のマスタ・ロジック・ユニットへ前記マルチアクセス命令により指定された前記第2形式のアクセス要求の経路を指定するステップと
を備えた請求項14記載の方法。 - 前記経路指定ステップ(ii)は、前記第1のマスタ・ロジック・ユニット内に設けられたロジックにより起動される請求項15記載のデータ処理装置。
- 前記経路指定ステップ(ii)は、前記第2のマスタ・ロジック・ユニットに対して要求を発行して前記第2のマスタ・ロジック・ユニットに前記第1のマスタ・ロジック・ユニットへ前記マルチアクセス命令により指定された前記第2形式のアクセス要求の経路を指定させるステップを備えている請求項15記載の方法。
- 前記第2のマスタ・ロジック・ユニットは、これらのアクセス要求を処理する前に、前記経路指定ステップ(i)を介して受け取った複数のアクセス要求をバッファリングするバッファを有し、前記第1のマスタ・ロジック・ユニットは、前記バッファが前記マルチアクセス命令により指定されていないアクセス要求を排出してしまうまで、前記マルチアクセス命令により指定された前記複数のアクセス要求を処理するのを延期するように配置されている請求項15記載の方法。
- 前記マルチアクセス命令は、前記第2形式のアクセス要求の前に、前記第1形式のアクセス要求を処理させるように指定させる請求項14記載の方法。
- 前記マルチアクセス命令は、前記第2形式のアクセス要求の前に、前記第1形式のアクセス要求を処理させ、かつ前記経路指定ステップ(i)において、前記マルチアクセス命令により指定された前記第2形式のアクセス要求の前記第2のマスタ・ロジック・ユニットへの供給は、前記マルチアクセス命令により指定された前記第1形式のアクセス要求が前記第1のマスタ・ロジック・ユニットにより処理されてしまうまで、延期される請求項15記載の方法。
- 前記第2のマスタ・ロジック・ユニットは、これらのアクセス要求を処理する前に、前記経路指定ステップ(i)を介して受け取った複数のアクセス要求をバッファリングするバッファを有し、前記第1のマスタ・ロジック・ユニットは、前記バッファが前記マルチアクセス命令により指定されていないアクセス要求を排出してしまうまで、前記マルチアクセス命令により指定された前記アクセス要求を処理するのを延期するように配置され、かつ前記第1のマスタ・ロジック・ユニットは、前記第2のマスタ・ロジック・ユニットのバッファが空にされてしまうまで、前記マルチアクセス命令により指定された前記第1のアクセス要求を処理するのを延期するように配置されている請求項20記載の方法。
- 前記第2のマスタ・ロジック・ユニットは、前記第1のマスタ・ロジック・ユニットへ前記バッファが空か否かを表すバッファ・ステータス信号を発行するように配置された請求項21記載の方法。
- 前記第1のマスタ・ロジック・ユニットは読み出しインターフェース・ユニットであり、かつ前記第1形式のアクセス要求は読み出しアクセス要求である請求項14記載の方法。
- 前記第2のマスタ・ロジック・ユニットは書き込みインターフェースユニットであり、かつ前記第2形式のアクセス要求は書き込みアクセス要求である請求項14記載の方法。
- 前記第1のマスタ・ロジック・ユニットは読み出しインターフェース・ユニットであり、かつ前記第1形式のアクセス要求は読み出しアクセス要求であり、かつ前記マルチアクセス命令は、前記スレーブ装置のアクセス・アドレスから前記データ処理装置の第1のレジスタへデータを読み出すために使用される読み出しアクセス要求を指定し、その後に前記データ処理装置の第2のレジスタから前記スレーブ装置のアクセス・アドレスへデータを書き込むために使用される書き込みアクセス要求が続くスワップ命令である請求項24記載の方法。
- 前記スレーブ装置はメモリである請求項25記載の方法。
- 請求項14記載の方法にしたがってマルチアクセス命令を処理するようにデータ処理装置を制御するように動作可能なコンピュータ・プログラムを保有しているコンピュータ・プログラム製品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB0211950A GB2388929B (en) | 2002-05-23 | 2002-05-23 | Handling of a multi-access instruction in a data processing apparatus |
GB0211950.1 | 2002-05-23 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003345648A JP2003345648A (ja) | 2003-12-05 |
JP2003345648A5 true JP2003345648A5 (ja) | 2005-10-06 |
JP4166615B2 JP4166615B2 (ja) | 2008-10-15 |
Family
ID=9937323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003115385A Expired - Lifetime JP4166615B2 (ja) | 2002-05-23 | 2003-04-21 | データ処理装置におけるマルチアクセス命令を処理するデータ処理装置及び方法並びにその方法によるコンピュータ・プログラム製品 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6959351B2 (ja) |
JP (1) | JP4166615B2 (ja) |
GB (1) | GB2388929B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4847036B2 (ja) * | 2005-03-30 | 2011-12-28 | キヤノン株式会社 | バスアクセスを調停する制御装置およびデータ処理装置の制御方法 |
US20060248247A1 (en) * | 2005-04-29 | 2006-11-02 | Mtekvision Co., Ltd. | Apparatus and method for controlling access to a memory |
US7805578B2 (en) * | 2005-04-29 | 2010-09-28 | Mtekvision Co., Ltd. | Data processor apparatus and memory interface |
US7689735B2 (en) * | 2005-10-03 | 2010-03-30 | Arm Limited | Instruction stream control |
WO2007109810A2 (en) * | 2006-03-23 | 2007-09-27 | Novartis Ag | Methods for the preparation of imidazole-containing compounds |
CA2646539A1 (en) * | 2006-03-23 | 2007-09-27 | Novartis Ag | Imidazoquinoxaline compounds as immunomodulators |
CA2646891A1 (en) * | 2006-03-23 | 2007-09-27 | Novartis Ag | Immunopotentiating compounds |
JP5600517B2 (ja) | 2010-08-18 | 2014-10-01 | キヤノン株式会社 | 情報処理装置、情報処理方法、およびプログラム |
JP6107904B2 (ja) * | 2015-09-09 | 2017-04-05 | 日本電気株式会社 | プロセッサ及びストア命令の変換方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5175829A (en) * | 1988-10-25 | 1992-12-29 | Hewlett-Packard Company | Method and apparatus for bus lock during atomic computer operations |
AU3143395A (en) * | 1994-07-21 | 1996-02-22 | Apple Computer, Inc. | Method for semaphore communication between incompatible bus locking architectures |
US5727172A (en) * | 1995-05-01 | 1998-03-10 | Motorola, Inc. | Method and apparatus for performing atomic accesses in a data processing system |
JPH10177560A (ja) * | 1996-12-17 | 1998-06-30 | Ricoh Co Ltd | 記憶装置 |
US6473849B1 (en) * | 1999-09-17 | 2002-10-29 | Advanced Micro Devices, Inc. | Implementing locks in a distributed processing system |
EP1226493B1 (en) * | 1999-11-05 | 2006-05-03 | Analog Devices, Inc. | Bus architecture and shared bus arbitration method for a communication processor |
US6901505B2 (en) * | 2001-08-09 | 2005-05-31 | Advanced Micro Devices, Inc. | Instruction causing swap of base address from segment register with address from another register |
-
2002
- 2002-05-23 GB GB0211950A patent/GB2388929B/en not_active Expired - Lifetime
-
2003
- 2003-04-03 US US10/405,495 patent/US6959351B2/en not_active Expired - Lifetime
- 2003-04-21 JP JP2003115385A patent/JP4166615B2/ja not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6417344B2 (ja) | 異なるキャッシュ・コヒーレンス・ドメインの間の情報共有技法 | |
TW201905714A (zh) | 以輔助處理器記憶體進行儲存裝置的直接輸入輸出操作的計算系統操作方法、計算系統、車輛及電腦可讀媒體 | |
JP2012038293A5 (ja) | ||
US10209922B2 (en) | Communication via a memory interface | |
US7536514B2 (en) | Early return indication for read exclusive requests in shared memory architecture | |
JP2009032243A (ja) | 取り出されたデータをメモリに直接に書き込むストレージコントローラによるバッファスペースの最適な使用 | |
JP2012038293A (ja) | マシンビジョン用マルチプロセッサシステムオンチップ | |
US20070083715A1 (en) | Early return indication for return data prior to receiving all responses in shared memory architecture | |
JP2004171209A (ja) | 共有メモリデータ転送装置 | |
US20100058001A1 (en) | Distributed shared memory multiprocessor and data processing method | |
JP3690295B2 (ja) | ディスクアレイ制御装置 | |
JP2003345648A5 (ja) | ||
JP7470685B2 (ja) | 集積回路中の算出ユニットをプログラムおよび制御すること | |
WO2016083377A1 (en) | Memory management device | |
US8010682B2 (en) | Early coherency indication for return data in shared memory architecture | |
JP4166615B2 (ja) | データ処理装置におけるマルチアクセス命令を処理するデータ処理装置及び方法並びにその方法によるコンピュータ・プログラム製品 | |
US11093276B2 (en) | System and method for batch accessing | |
JP4734348B2 (ja) | 共有メモリ型マルチプロセッサにおける非同期遠隔手続き呼び出し方法、非同期遠隔手続き呼び出しプログラムおよび記録媒体 | |
US20100058024A1 (en) | Data Transfer Apparatus, Data Transfer Method And Processor | |
JP6303632B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
JPH03656B2 (ja) | ||
JP2006268734A (ja) | メモリアクセス制御装置 | |
JP6565729B2 (ja) | 演算処理装置、制御装置、情報処理装置及び情報処理装置の制御方法 | |
JP3799451B2 (ja) | 電子計算機システム | |
JP2006259966A (ja) | 画像処理装置 |