JP2003345528A - 記憶システム - Google Patents
記憶システムInfo
- Publication number
- JP2003345528A JP2003345528A JP2002147921A JP2002147921A JP2003345528A JP 2003345528 A JP2003345528 A JP 2003345528A JP 2002147921 A JP2002147921 A JP 2002147921A JP 2002147921 A JP2002147921 A JP 2002147921A JP 2003345528 A JP2003345528 A JP 2003345528A
- Authority
- JP
- Japan
- Prior art keywords
- shared memory
- storage
- data
- memory
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1402—Saving, restoring, recovering or retrying
- G06F11/1415—Saving, restoring, recovering or retrying at system level
- G06F11/1441—Resetting or repowering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0689—Disk arrays, e.g. RAID, JBOD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2015—Redundant power supplies
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 記憶システムにおいて記憶制御装置の構成情
報の復旧を確実に行う。 【解決手段】 複数の磁気ディスク装置６００を配下に
持ち、複数のマイクロプロセッサ１１１および１３０か
らなるマルチプロセッサ構成でホストコンピュータ２０
０とのデータ転送制御を行うディスクアレイ制御装置１
００において、キャッシュ部１５０と、このキャッシュ
部１５０と独立に設けられ、マイクロプロセッサによる
システムの運用制御に必要な構成情報７００等が格納さ
れる共有メモリ部１４０との間に、データパス９０４を
設け、装置の故障や急な主電源４００の異常が起こった
際、無停電電源装置（ＵＰＳ）５００を利用して、揮発
性の共有メモリ部１４０内の構成情報７００を、データ
パス９０４からキャッシュ部１５０を経由して、不揮発
性の磁気ディスク装置６００に退避しておき復旧に用い
る。
報の復旧を確実に行う。 【解決手段】 複数の磁気ディスク装置６００を配下に
持ち、複数のマイクロプロセッサ１１１および１３０か
らなるマルチプロセッサ構成でホストコンピュータ２０
０とのデータ転送制御を行うディスクアレイ制御装置１
００において、キャッシュ部１５０と、このキャッシュ
部１５０と独立に設けられ、マイクロプロセッサによる
システムの運用制御に必要な構成情報７００等が格納さ
れる共有メモリ部１４０との間に、データパス９０４を
設け、装置の故障や急な主電源４００の異常が起こった
際、無停電電源装置（ＵＰＳ）５００を利用して、揮発
性の共有メモリ部１４０内の構成情報７００を、データ
パス９０４からキャッシュ部１５０を経由して、不揮発
性の磁気ディスク装置６００に退避しておき復旧に用い
る。
Description
【０００１】
【発明の属する技術分野】本発明は、記憶システムに関
し、特に、メモリを共有するマルチプロセッサで構成さ
れ、ホストコンピュータからのデータを複数の記憶装置
に分散して格納する記憶制御装置を備えた記憶システム
等に適用して有効な技術に関する。
し、特に、メモリを共有するマルチプロセッサで構成さ
れ、ホストコンピュータからのデータを複数の記憶装置
に分散して格納する記憶制御装置を備えた記憶システム
等に適用して有効な技術に関する。
【０００２】
【従来の技術】たとえばディスクアレイ装置等の記憶シ
ステムでは、参考技術として、ホストコンピュータと複
数のディスク装置（ディスクアレイ）との間に介在する
記憶制御装置の構成として、ホスト側との間における情
報の授受を制御するプロセッサと、ディスク装置側との
間における情報の授受を制御するプロセッサとを備えた
マルチプロセッサ構成とし、これらのプロセッサが共有
メモリを介して連携動作することで、ホストとディスク
装置との間におけるデータ転送制御を行わせることが考
えられる。
ステムでは、参考技術として、ホストコンピュータと複
数のディスク装置（ディスクアレイ）との間に介在する
記憶制御装置の構成として、ホスト側との間における情
報の授受を制御するプロセッサと、ディスク装置側との
間における情報の授受を制御するプロセッサとを備えた
マルチプロセッサ構成とし、これらのプロセッサが共有
メモリを介して連携動作することで、ホストとディスク
装置との間におけるデータ転送制御を行わせることが考
えられる。
【０００３】この場合、ホストとディスク装置との間で
授受されるデータが一時的に格納されるキャッシュメモ
リの一部を共有メモリとして使用することも考えられる
が、キャッシュメモリと共有メモリでは１回のアクセス
のデータ量等のアクセス形態が異なるため、プロセッサ
の性能向上等の観点からは、キャッシュメモリとは別に
共有メモリを配置することが望ましい。また、共有メモ
リやキャッシュメモリは通常、揮発性の半導体メモリで
構成されるため、停電等に備えて無停電電源装置（ＵＰ
Ｓ）を設けることで、共有メモリやキャッシュメモリの
電源のバックアップを行うことが考えられる。
授受されるデータが一時的に格納されるキャッシュメモ
リの一部を共有メモリとして使用することも考えられる
が、キャッシュメモリと共有メモリでは１回のアクセス
のデータ量等のアクセス形態が異なるため、プロセッサ
の性能向上等の観点からは、キャッシュメモリとは別に
共有メモリを配置することが望ましい。また、共有メモ
リやキャッシュメモリは通常、揮発性の半導体メモリで
構成されるため、停電等に備えて無停電電源装置（ＵＰ
Ｓ）を設けることで、共有メモリやキャッシュメモリの
電源のバックアップを行うことが考えられる。
【０００４】
【発明が解決しようとする課題】上述の参考技術におい
ても、共有メモリやキャッシュメモリ等の揮発メモリ内
の情報を維持することは可能であるが、ＵＰＳ等の補助
電源による電源供給では情報を維持することの出来る時
間に限界があり、長期の停電の場合、補助電源の電源供
給の限界を超え、揮発メモリ内の情報が失われる可能性
がある。共有メモリ内のデータが消失すると、ホストコ
ンピュータから磁気ディスク装置へのデータ転送制御に
影響を与える。特に、キャッシュメモリにキャッシュさ
れたデータは、共有メモリに記憶しているキャッシュ制
御情報が失われると制御不可能になり、装置復帰後の性
能が大幅低下する。
ても、共有メモリやキャッシュメモリ等の揮発メモリ内
の情報を維持することは可能であるが、ＵＰＳ等の補助
電源による電源供給では情報を維持することの出来る時
間に限界があり、長期の停電の場合、補助電源の電源供
給の限界を超え、揮発メモリ内の情報が失われる可能性
がある。共有メモリ内のデータが消失すると、ホストコ
ンピュータから磁気ディスク装置へのデータ転送制御に
影響を与える。特に、キャッシュメモリにキャッシュさ
れたデータは、共有メモリに記憶しているキャッシュ制
御情報が失われると制御不可能になり、装置復帰後の性
能が大幅低下する。
【０００５】また、装置の構成情報も共有メモリ内に格
納されているため、共有メモリ内のデータが消失するこ
とで、装置構成に矛盾が生じる。そのため、非常事態時
のデータの信頼性、および外部電源供給再開後のデータ
復旧度は低下することが考えられる。
納されているため、共有メモリ内のデータが消失するこ
とで、装置構成に矛盾が生じる。そのため、非常事態時
のデータの信頼性、および外部電源供給再開後のデータ
復旧度は低下することが考えられる。
【０００６】なお、特開平９−２１８７５０号公報に
は、磁気ディスクサブシステムの計画停止時に、記憶装
置の障害によりキャッシュメモリから磁気ディスク装置
に書込み不可能なデータがある場合、当該データの位置
情報を管理テーブルに記録するとともに当該データ自体
を磁気ディスク装置の予備領域に退避する技術が開示さ
れている。
は、磁気ディスクサブシステムの計画停止時に、記憶装
置の障害によりキャッシュメモリから磁気ディスク装置
に書込み不可能なデータがある場合、当該データの位置
情報を管理テーブルに記録するとともに当該データ自体
を磁気ディスク装置の予備領域に退避する技術が開示さ
れている。
【０００７】さらに、特開平１０−１９８５２３号公報
には、磁気ディスク装置に備えられるキャッシュメモリ
内を揮発性メモリと不揮発性のＥＥＰＲＯＭとで二重化
し、磁気ディスク装置への書込みデータは揮発性メモリ
およびＥＥＰＲＯＭに二重に書き込んでおき、電源停止
時には、失われた揮発性メモリ内のデータの代りにＥＥ
ＰＲＯＭのデータを用いて書込みデータを復元する技術
が開示されている。
には、磁気ディスク装置に備えられるキャッシュメモリ
内を揮発性メモリと不揮発性のＥＥＰＲＯＭとで二重化
し、磁気ディスク装置への書込みデータは揮発性メモリ
およびＥＥＰＲＯＭに二重に書き込んでおき、電源停止
時には、失われた揮発性メモリ内のデータの代りにＥＥ
ＰＲＯＭのデータを用いて書込みデータを復元する技術
が開示されている。
【０００８】すなわち、上述のいずれの公知技術におい
ても、通常のユーザデータが格納されるキャッシュメモ
リとシステムの制御情報が格納される共有メモリとを別
個に設ける点、および共有メモリ内のデータを退避させ
る点については全く開示や示唆が見られない。
ても、通常のユーザデータが格納されるキャッシュメモ
リとシステムの制御情報が格納される共有メモリとを別
個に設ける点、および共有メモリ内のデータを退避させ
る点については全く開示や示唆が見られない。
【０００９】本発明の目的は、共有メモリ内の制御情報
を不揮発性の記憶装置に退避することで半永久的に保存
し、停電等の非常時等における制御情報の信頼性の向上
および制御情報の復旧作業の迅速化を実現可能な技術を
提供することにある。
を不揮発性の記憶装置に退避することで半永久的に保存
し、停電等の非常時等における制御情報の信頼性の向上
および制御情報の復旧作業の迅速化を実現可能な技術を
提供することにある。
【００１０】本発明の他の目的は、停電等によって制御
が中断されても、中断される以前の制御状態を確実に復
元することが可能な技術を提供することにある。
が中断されても、中断される以前の制御状態を確実に復
元することが可能な技術を提供することにある。
【００１１】本発明の他の目的は、停電状態の継続時間
の長短に関係なく、停電等で中断される以前までの制御
状態を安定に保持して復元することが可能な技術を提供
することにある。
の長短に関係なく、停電等で中断される以前までの制御
状態を安定に保持して復元することが可能な技術を提供
することにある。
【００１２】本発明の他の目的は、保守管理等による制
御情報の変更に備えて、変更以前の制御情報を安定に保
持して復元することが可能な技術を提供することにあ
る。
御情報の変更に備えて、変更以前の制御情報を安定に保
持して復元することが可能な技術を提供することにあ
る。
【００１３】
【課題を解決するための手段】本発明は、複数の不揮発
性の記憶装置と、記憶装置と上位装置との間における情
報の授受を制御するとともに情報が一時的に格納される
キャッシュメモリおよび制御情報が格納される共有メモ
リを備えた記憶制御装置とを含む記憶システムであっ
て、記憶制御装置は、共有メモリに格納された制御情報
を記憶装置に退避させる機能を備えたものである。
性の記憶装置と、記憶装置と上位装置との間における情
報の授受を制御するとともに情報が一時的に格納される
キャッシュメモリおよび制御情報が格納される共有メモ
リを備えた記憶制御装置とを含む記憶システムであっ
て、記憶制御装置は、共有メモリに格納された制御情報
を記憶装置に退避させる機能を備えたものである。
【００１４】より具体的には、一例として、ディスクア
レイ装置等の記憶システムにおけるディスクアレイ制御
装置において、装置の故障や急な電源の異常が起こった
際、補助電源を利用して揮発メモリ内の情報を不揮発な
記憶装置に待避させる機能を持たせるものである。ま
た、装置の故障や電源の状態が回復した場合、不揮発な
記憶装置に待避させてあった情報を揮発メモリ内に復帰
させる機能を持たせる。
レイ装置等の記憶システムにおけるディスクアレイ制御
装置において、装置の故障や急な電源の異常が起こった
際、補助電源を利用して揮発メモリ内の情報を不揮発な
記憶装置に待避させる機能を持たせるものである。ま
た、装置の故障や電源の状態が回復した場合、不揮発な
記憶装置に待避させてあった情報を揮発メモリ内に復帰
させる機能を持たせる。
【００１５】これにより、キャッシュメモリにキャッシ
ュされたデータの有効性を向上させることができるた
め、装置復帰後の性能低下が防げる。また、データ復旧
作業を容易かつ確実に行うことが可能であり、信頼性、
作業効率の向上に大きく貢献するものである。
ュされたデータの有効性を向上させることができるた
め、装置復帰後の性能低下が防げる。また、データ復旧
作業を容易かつ確実に行うことが可能であり、信頼性、
作業効率の向上に大きく貢献するものである。
【００１６】本発明では、共有メモリ情報のバックアッ
プを作成することが可能なので、共有メモリ情報の大々
的な変更の際の変更前の共有メモリ情報の保存にも有効
である。
プを作成することが可能なので、共有メモリ情報の大々
的な変更の際の変更前の共有メモリ情報の保存にも有効
である。
【００１７】
【発明の実施の形態】以下に、本発明の実施形態を、図
面を参照しながら詳細に説明する。
面を参照しながら詳細に説明する。
【００１８】（実施の形態１）図１は、本発明の一実施
の形態である記憶システムを含む情報処理システムの構
成の一例を示す概念図である。
の形態である記憶システムを含む情報処理システムの構
成の一例を示す概念図である。
【００１９】本実施の情報処理システムは、ホストコン
ピュータ２００と、その配下で稼動するディスクアレイ
制御装置１００及び冗長構成の複数の磁気ディスク装置
６００、無停電電源装置（ＵＰＳ）５００と主電源４０
０を管理するＰＳコントロール回路３００からなるディ
スクアレイシステムで構成されている。
ピュータ２００と、その配下で稼動するディスクアレイ
制御装置１００及び冗長構成の複数の磁気ディスク装置
６００、無停電電源装置（ＵＰＳ）５００と主電源４０
０を管理するＰＳコントロール回路３００からなるディ
スクアレイシステムで構成されている。
【００２０】本実施の形態のディスクアレイ制御装置１
００は、チャネル制御部１１０とディスク制御部１３
０、パス制御部１２０、及び共有メモリ部１４０とキャ
ッシュ部１５０から構成される。
００は、チャネル制御部１１０とディスク制御部１３
０、パス制御部１２０、及び共有メモリ部１４０とキャ
ッシュ部１５０から構成される。
【００２１】共有メモリ部１４０には、共有メモリ制御
回路１４１とそれに接続された共有メモリ１４２があ
り、キャッシュ部１５０には、キャッシュメモリ制御回
路１５１とそれに接続されたキャッシュメモリ１５２が
ある。
回路１４１とそれに接続された共有メモリ１４２があ
り、キャッシュ部１５０には、キャッシュメモリ制御回
路１５１とそれに接続されたキャッシュメモリ１５２が
ある。
【００２２】１つ又は複数のホストコンピュータ２００
との間における情報の授受を制御するためにチャネル制
御部１１０は複数存在する。各チャネル制御部１１０
は、制御のため内部にマイクロプロセッサ１１１をも
つ。
との間における情報の授受を制御するためにチャネル制
御部１１０は複数存在する。各チャネル制御部１１０
は、制御のため内部にマイクロプロセッサ１１１をも
つ。
【００２３】複数の磁気ディスク装置６００との間にお
ける情報の授受を制御するため、ディスク制御部１３０
は複数存在する。各ディスク制御部１３０は、制御のた
めに内部にマイクロプロセッサ１３１を持つ。
ける情報の授受を制御するため、ディスク制御部１３０
は複数存在する。各ディスク制御部１３０は、制御のた
めに内部にマイクロプロセッサ１３１を持つ。
【００２４】パス制御部１２０は、チャネル制御部１１
０とディスク制御部１３０からのキャッシュ部１５０へ
のアクセスを制御する。
０とディスク制御部１３０からのキャッシュ部１５０へ
のアクセスを制御する。
【００２５】キャッシュ部１５０は、チャネル制御部１
１０からディスク制御部１３０、もしくはディスク制御
部１３０からチャネル制御部１１０のデータの移動の一
時的な記憶の制御を行い、キャッシュメモリ制御回路１
５１とキャッシュメモリ１５２を含む。
１０からディスク制御部１３０、もしくはディスク制御
部１３０からチャネル制御部１１０のデータの移動の一
時的な記憶の制御を行い、キャッシュメモリ制御回路１
５１とキャッシュメモリ１５２を含む。
【００２６】共有メモリ部１４０は、キャッシュのアド
レスなどの制御情報や、チャネル制御部１１０とディス
ク制御部１３０が共有する制御情報（以下、これらの制
御情報を構成情報７００と総称する）の記憶および管理
を行い、共有メモリ制御回路１４１と共有メモリ１４２
を含む。
レスなどの制御情報や、チャネル制御部１１０とディス
ク制御部１３０が共有する制御情報（以下、これらの制
御情報を構成情報７００と総称する）の記憶および管理
を行い、共有メモリ制御回路１４１と共有メモリ１４２
を含む。
【００２７】ホストコンピュータ２００から磁気ディス
ク装置６００に書き込まれるデータは、チャネル制御部
１１０に搭載されたマイクロプロセッサ１１１に制御さ
れ、キャッシュメモリ制御回路１５１を介してキャッシ
ュメモリ１５２に書き込まれる。キャッシュメモリ１５
２に書き込まれたデータは、ディスク制御部１３０に搭
載されたマイクロプロセッサ１３１に制御され、キャッ
シュメモリ制御回路１５１を介して磁気ディスク装置６
００に書き込まれる。
ク装置６００に書き込まれるデータは、チャネル制御部
１１０に搭載されたマイクロプロセッサ１１１に制御さ
れ、キャッシュメモリ制御回路１５１を介してキャッシ
ュメモリ１５２に書き込まれる。キャッシュメモリ１５
２に書き込まれたデータは、ディスク制御部１３０に搭
載されたマイクロプロセッサ１３１に制御され、キャッ
シュメモリ制御回路１５１を介して磁気ディスク装置６
００に書き込まれる。
【００２８】磁気ディスク装置６００から読み出される
データは、ディスク制御部１３０に搭載されたマイクロ
プロセッサ１３１に制御され、キャッシュメモリ制御回
路１５１を介してキャッシュメモリ１５２に書き込まれ
る。キャッシュメモリ１５２に書き込まれたデータは、
チャネル制御部１１０に搭載されたマイクロプロセッサ
１１１に制御され、キャッシュメモリ制御回路１５１を
介して、ホストコンピュータ２００に送られる。
データは、ディスク制御部１３０に搭載されたマイクロ
プロセッサ１３１に制御され、キャッシュメモリ制御回
路１５１を介してキャッシュメモリ１５２に書き込まれ
る。キャッシュメモリ１５２に書き込まれたデータは、
チャネル制御部１１０に搭載されたマイクロプロセッサ
１１１に制御され、キャッシュメモリ制御回路１５１を
介して、ホストコンピュータ２００に送られる。
【００２９】上記の制御に必要な構成情報７００は、共
有メモリ１４２上に置かれ、チャネル制御部１１０上の
マイクロプロセッサ１１１とディスク制御部１３０上の
マイクロプロセッサ１３１によって参照、もしくは、更
新される。
有メモリ１４２上に置かれ、チャネル制御部１１０上の
マイクロプロセッサ１１１とディスク制御部１３０上の
マイクロプロセッサ１３１によって参照、もしくは、更
新される。
【００３０】チャネル制御部１１０、キャッシュ部１５
０、ディスク制御部１３０間を繋ぐキャッシュメモリパ
ス９０５，キャッシュメモリパス９０６，キャッシュメ
モリパス９０７は、一回のアクセスでプロトコルオーバ
ーヘッドがかかっても大量のデータ（たとえば数ＫＢの
データブロック）を一度に送るため、転送の最大速度を
意識した特徴をもつ構造になっている。チャネル制御部
１１０、共有メモリ部１４０、ディスク制御部１３０を
繋ぐ共有メモリパス９０２，共有メモリパス９０３は、
アクセスレスポンスが速く少量のデータ（たとえば数バ
イト）を転送するという特徴をもつ構造になっている。
０、ディスク制御部１３０間を繋ぐキャッシュメモリパ
ス９０５，キャッシュメモリパス９０６，キャッシュメ
モリパス９０７は、一回のアクセスでプロトコルオーバ
ーヘッドがかかっても大量のデータ（たとえば数ＫＢの
データブロック）を一度に送るため、転送の最大速度を
意識した特徴をもつ構造になっている。チャネル制御部
１１０、共有メモリ部１４０、ディスク制御部１３０を
繋ぐ共有メモリパス９０２，共有メモリパス９０３は、
アクセスレスポンスが速く少量のデータ（たとえば数バ
イト）を転送するという特徴をもつ構造になっている。
【００３１】共有メモリ制御回路１４１とキャッシュメ
モリ制御回路１５１は、キャッシュメモリパス９０５，
９０６，９０７と同等の性能を持つデータパス９０４に
よって接続され、共有メモリパス９０３，９０２より送
られてくる命令によって、共有メモリ１４２の任意の領
域をキャッシュメモリ１５２の任意の領域へ、また、キ
ャッシュメモリ１５２の任意の領域を共有メモリ１４２
の任意の領域へコピーできるようになっている。
モリ制御回路１５１は、キャッシュメモリパス９０５，
９０６，９０７と同等の性能を持つデータパス９０４に
よって接続され、共有メモリパス９０３，９０２より送
られてくる命令によって、共有メモリ１４２の任意の領
域をキャッシュメモリ１５２の任意の領域へ、また、キ
ャッシュメモリ１５２の任意の領域を共有メモリ１４２
の任意の領域へコピーできるようになっている。
【００３２】キャッシュメモリ制御回路１５１は、共有
メモリ制御回路１４１から送られてくるデータをキャッ
シュメモリ１５２に書き込むか、キャッシュメモリ制御
回路１５１から直接にパス制御部１２０を介して任意の
ディスク制御部１３０にデータを転送することができ
る。ディスク制御部１３０は、共有メモリデータを受け
取ると任意の磁気ディスク装置６００の退避領域にデー
タを書き込むことで共有メモリデータ（構成情報７０
０）の退避が完了する。
メモリ制御回路１４１から送られてくるデータをキャッ
シュメモリ１５２に書き込むか、キャッシュメモリ制御
回路１５１から直接にパス制御部１２０を介して任意の
ディスク制御部１３０にデータを転送することができ
る。ディスク制御部１３０は、共有メモリデータを受け
取ると任意の磁気ディスク装置６００の退避領域にデー
タを書き込むことで共有メモリデータ（構成情報７０
０）の退避が完了する。
【００３３】複数のディスク制御部１３０がキャッシュ
部１５０から同時に共有メモリデータ（構成情報７０
０）を分担して読み出すことで退避時間を短縮すること
が可能である。また、どの磁気ディスク装置６００に書
き込むかはマイクロプロセッサ１３１のマイクロプログ
ラムで制御可能で、信頼性を向上するために複数の異な
る磁気ディスク装置６００にミラーリングすることも可
能である。
部１５０から同時に共有メモリデータ（構成情報７０
０）を分担して読み出すことで退避時間を短縮すること
が可能である。また、どの磁気ディスク装置６００に書
き込むかはマイクロプロセッサ１３１のマイクロプログ
ラムで制御可能で、信頼性を向上するために複数の異な
る磁気ディスク装置６００にミラーリングすることも可
能である。
【００３４】次に、上記の構成において、共有メモリ１
４２内の構成情報７００の退避を行う方法について述べ
る。
４２内の構成情報７００の退避を行う方法について述べ
る。
【００３５】共有メモリ１４２（構成情報７００）は、
図２のようにセグメント０［７０１］からセグメントＮ
−１［７０４］までのＮ個のセグメントに分割して管理
され、セグメント単位で磁気ディスク装置６００へ退避
する。
図２のようにセグメント０［７０１］からセグメントＮ
−１［７０４］までのＮ個のセグメントに分割して管理
され、セグメント単位で磁気ディスク装置６００へ退避
する。
【００３６】セグメント０［７０１］は特殊なセグメン
トであり、他のセグメント（セグメント１［７０２］か
らセグメントＮ−１［７０４］）の退避用の情報を管理
する。その為、セグメント０［７０１］は、磁気ディス
ク装置６００に退避されるアドレスが固定されており、
ディスクアレイ制御装置１００の起動時に最初に復元さ
れ、終了時に他の全てのセグメントが退避された後に最
後に退避する。
トであり、他のセグメント（セグメント１［７０２］か
らセグメントＮ−１［７０４］）の退避用の情報を管理
する。その為、セグメント０［７０１］は、磁気ディス
ク装置６００に退避されるアドレスが固定されており、
ディスクアレイ制御装置１００の起動時に最初に復元さ
れ、終了時に他の全てのセグメントが退避された後に最
後に退避する。
【００３７】セグメント１［７０２］からセグメントＮ
−１［７０４］はユーザー領域として自由に使うことが
出来る。
−１［７０４］はユーザー領域として自由に使うことが
出来る。
【００３８】共有メモリ制御回路１４１内には、図３の
ような制御情報が含まれている。
ような制御情報が含まれている。
【００３９】退避の対象で有る事を示すフラグ７４１
は、対応するセグメントが退避する必要があるかどうか
を示す。このフラグにより、定数値や他の値から算出で
きるような情報のみを保存しているセグメントについ
て、退避の対象外に設定することが出来る。
は、対応するセグメントが退避する必要があるかどうか
を示す。このフラグにより、定数値や他の値から算出で
きるような情報のみを保存しているセグメントについ
て、退避の対象外に設定することが出来る。
【００４０】退避後に変更が有った事を示すフラグ７４
２は、対応するセグメントが前回退避されてから後に、
内容に変更が有った事を示すフラグで、セグメント内の
アドレスにライト命令が実行されるとセットされ、対応
するセグメントが退避されるとリセットされる。
２は、対応するセグメントが前回退避されてから後に、
内容に変更が有った事を示すフラグで、セグメント内の
アドレスにライト命令が実行されるとセットされ、対応
するセグメントが退避されるとリセットされる。
【００４１】退避中で有る事を示すフラグ７４３は、現
在、対応するセグメントが退避動作中である事を示し、
このフラグがセットされている間は、そのセグメント内
へのライト命令が抑止され、ライトを発行したプロセッ
サに対して退避動作中であることを報告する。
在、対応するセグメントが退避動作中である事を示し、
このフラグがセットされている間は、そのセグメント内
へのライト命令が抑止され、ライトを発行したプロセッ
サに対して退避動作中であることを報告する。
【００４２】ここで図１，図２，図３を参照しながら、
一つのセグメントが退避されるまでの動作について説明
する。
一つのセグメントが退避されるまでの動作について説明
する。
【００４３】ディスク制御部１３０内のマイクロプロセ
ッサ１３１は、各セグメントの制御情報７３１〜７３５
を調べ、退避の対象で有る事を示すフラグ７４１と前回
の退避後に変更があった事を示すフラグ７４２がセット
されており、かつ、退避中である事を示すフラグ７４３
がクリアされているセグメントを探し出す。
ッサ１３１は、各セグメントの制御情報７３１〜７３５
を調べ、退避の対象で有る事を示すフラグ７４１と前回
の退避後に変更があった事を示すフラグ７４２がセット
されており、かつ、退避中である事を示すフラグ７４３
がクリアされているセグメントを探し出す。
【００４４】該当するセグメントがあった場合は、マイ
クロプロセッサ１３１は、そのセグメントに対応する退
避中である事を示すフラグ７４２をセットし、そのセグ
メント内のデータに対する変更を抑止した後、退避を開
始する。
クロプロセッサ１３１は、そのセグメントに対応する退
避中である事を示すフラグ７４２をセットし、そのセグ
メント内のデータに対する変更を抑止した後、退避を開
始する。
【００４５】次に、マイクロプロセッサ１３１は共有メ
モリ制御回路１４１に対して、該当のセグメントをキャ
ッシュメモリ１５２の指定したアドレスにコピーする命
令を伝える。命令を受け取った共有メモリ制御回路１４
１はデータパス９０４を用いてキャッシュメモリ１５２
に該当のセグメントのデータを書き込む。
モリ制御回路１４１に対して、該当のセグメントをキャ
ッシュメモリ１５２の指定したアドレスにコピーする命
令を伝える。命令を受け取った共有メモリ制御回路１４
１はデータパス９０４を用いてキャッシュメモリ１５２
に該当のセグメントのデータを書き込む。
【００４６】マイクロプロセッサ１３１は、該当のセグ
メントがキャッシュメモリの指定したアドレスにコピー
された通知を共有メモリ制御回路１４１から受けると、
キャッシュメモリ１５２内の該当のセグメントの情報
を、通常のキャッシュメモリ１５２内のデータを磁気デ
ィスク装置６００に書き込む方法を用いて書き込む。
メントがキャッシュメモリの指定したアドレスにコピー
された通知を共有メモリ制御回路１４１から受けると、
キャッシュメモリ１５２内の該当のセグメントの情報
を、通常のキャッシュメモリ１５２内のデータを磁気デ
ィスク装置６００に書き込む方法を用いて書き込む。
【００４７】磁気ディスク装置６００への書込みが完了
すると、その位置と書き込んだデータのチェックコード
を、セグメント０［７０１］内の対応する磁気ディスク
装置６００上の位置情報７２２とセグメントのチェック
コード７２３に書き込む。
すると、その位置と書き込んだデータのチェックコード
を、セグメント０［７０１］内の対応する磁気ディスク
装置６００上の位置情報７２２とセグメントのチェック
コード７２３に書き込む。
【００４８】最後に、マイクロプロセッサ１３１は、共
有メモリ制御回路１４１内の退避したセグメントに該当
する、退避後に変更があった事を示すフラグ７４２、及
び退避中であることを示すフラグ７４３をクリアする。
有メモリ制御回路１４１内の退避したセグメントに該当
する、退避後に変更があった事を示すフラグ７４２、及
び退避中であることを示すフラグ７４３をクリアする。
【００４９】以上で、一つのセグメントを磁気ディスク
装置６００に退避する動作を完了する。
装置６００に退避する動作を完了する。
【００５０】この動作は、ディスク制御部１３０がアイ
ドル中や定期的に行うことで、ディスクアレイ制御装置
１００が終了する際に必要となる共有メモリ１４２の退
避にかかる時間を減らすことが出来るが、通常のキャッ
シュメモリアクセスまたは、共有メモリアクセス動作に
負担をかける可能性があるので、通常時の退避は抑制す
るほうが良い場合もある。
ドル中や定期的に行うことで、ディスクアレイ制御装置
１００が終了する際に必要となる共有メモリ１４２の退
避にかかる時間を減らすことが出来るが、通常のキャッ
シュメモリアクセスまたは、共有メモリアクセス動作に
負担をかける可能性があるので、通常時の退避は抑制す
るほうが良い場合もある。
【００５１】続いて、ディスクアレイ制御装置１００の
機能を終了する為に、共有メモリ１４２（構成情報７０
０）の全体を退避する場合について述べる。
機能を終了する為に、共有メモリ１４２（構成情報７０
０）の全体を退避する場合について述べる。
【００５２】まず、チャネル制御部１１０内のマイクロ
プロセッサ１１１は、これ以上の情報の更新が発生しな
いように、ホストコンピュータ２００からの入出力をブ
ロックし、共有メモリ制御回路１４１に対して、ブロッ
ク状態に入った事を知らせる。
プロセッサ１１１は、これ以上の情報の更新が発生しな
いように、ホストコンピュータ２００からの入出力をブ
ロックし、共有メモリ制御回路１４１に対して、ブロッ
ク状態に入った事を知らせる。
【００５３】ディスク制御部１３０内のマイクロプロセ
ッサ１３１は、共有メモリ制御回路１４１より、全ての
チャネル制御部１１０がホストコンピュータ２００から
の入出力をブロックしたことを知ると、この時点で、キ
ャッシュメモリ１５２上に存在する未反映の全てのライ
トデータを磁気ディスク装置６００に書き込む。
ッサ１３１は、共有メモリ制御回路１４１より、全ての
チャネル制御部１１０がホストコンピュータ２００から
の入出力をブロックしたことを知ると、この時点で、キ
ャッシュメモリ１５２上に存在する未反映の全てのライ
トデータを磁気ディスク装置６００に書き込む。
【００５４】ディスク制御部１３０内のマイクロプロセ
ッサ１３１は、キャッシュメモリ１５２上のデータを磁
気ディスク装置６００にライトし終えると、その事を共
有メモリ制御回路１４１に知らせる。
ッサ１３１は、キャッシュメモリ１５２上のデータを磁
気ディスク装置６００にライトし終えると、その事を共
有メモリ制御回路１４１に知らせる。
【００５５】全てのマイクロプロセッサ１３１がキャッ
シュメモリ１５２の磁気ディスク装置６００へのライト
を完了させると、各マイクロプロセッサは、共有メモリ
１４２の一つのセグメントを退避させる方法と同様の方
法で、退避されていないセグメント０［７０１］以外の
全てのセグメントを磁気ディスク装置６００に退避す
る。
シュメモリ１５２の磁気ディスク装置６００へのライト
を完了させると、各マイクロプロセッサは、共有メモリ
１４２の一つのセグメントを退避させる方法と同様の方
法で、退避されていないセグメント０［７０１］以外の
全てのセグメントを磁気ディスク装置６００に退避す
る。
【００５６】セグメント０［７０１］以外の全てのセグ
メントを磁気ディスク装置６００に退避した事を共有メ
モリ制御回路１４１内の管理情報により最初に知ったマ
イクロプロセッサ１３１は、全てのセグメントのチェッ
クコード７２３より、全体のチェックコードを生成して
チェックコード７１５へ書き込む。また、対応するセグ
メントが復元の必要が有るかどうかを知るため、共有メ
モリ制御回路１４１上の全てのセグメントの退避の対象
で有る事を示すフラグ７４１を、共有メモリ１４２上の
全てのセグメントの退避の対象で有る事を示すフラグ７
２１にコピーする。共有メモリ制御回路１４１は、全て
の情報が揃ったら全セグメントの情報に対してのチェッ
クコードを計算し、セグメント０［７０１］を作成する
と、磁気ディスク装置６００上の固定されたアドレスに
退避し、共有メモリ１４２（構成情報７００）全体の退
避を完了となる。
メントを磁気ディスク装置６００に退避した事を共有メ
モリ制御回路１４１内の管理情報により最初に知ったマ
イクロプロセッサ１３１は、全てのセグメントのチェッ
クコード７２３より、全体のチェックコードを生成して
チェックコード７１５へ書き込む。また、対応するセグ
メントが復元の必要が有るかどうかを知るため、共有メ
モリ制御回路１４１上の全てのセグメントの退避の対象
で有る事を示すフラグ７４１を、共有メモリ１４２上の
全てのセグメントの退避の対象で有る事を示すフラグ７
２１にコピーする。共有メモリ制御回路１４１は、全て
の情報が揃ったら全セグメントの情報に対してのチェッ
クコードを計算し、セグメント０［７０１］を作成する
と、磁気ディスク装置６００上の固定されたアドレスに
退避し、共有メモリ１４２（構成情報７００）全体の退
避を完了となる。
【００５７】次に、磁気ディスク装置６００に退避され
た共有メモリ１４２のデータ（構成情報７００）の復元
について図４に沿って説明する。
た共有メモリ１４２のデータ（構成情報７００）の復元
について図４に沿って説明する。
【００５８】磁気ディスク装置６００に退避された共有
メモリ１４２のデータ（構成情報７００）の復元が要求
されると、チャネル制御部１１０はホストコンピュータ
２００からの入出力をブロックし、共有メモリ制御回路
１４１に対して、退避された共有メモリ１４２のデータ
の復元のためにブロック状態に入った事を知らせる。全
てのチャネル制御部１１０がホストコンピュータの入出
力をブロックすると復元が開始される（制御ステップ８
０１）。
メモリ１４２のデータ（構成情報７００）の復元が要求
されると、チャネル制御部１１０はホストコンピュータ
２００からの入出力をブロックし、共有メモリ制御回路
１４１に対して、退避された共有メモリ１４２のデータ
の復元のためにブロック状態に入った事を知らせる。全
てのチャネル制御部１１０がホストコンピュータの入出
力をブロックすると復元が開始される（制御ステップ８
０１）。
【００５９】共有メモリ制御回路１４１より、全てのチ
ャネル制御部１１０がホストコンピュータ２００からの
入出力がブロックしたのを確認した最初のディスク制御
部１３０のマイクロプロセッサ１３１は、磁気ディスク
装置６００上のセグメント０［７０１］の情報を元に、
退避されているデータに異常が無い事を調べ（制御ステ
ップ８０２）、異常の有無を判定する（制御ステップ８
０３）。
ャネル制御部１１０がホストコンピュータ２００からの
入出力がブロックしたのを確認した最初のディスク制御
部１３０のマイクロプロセッサ１３１は、磁気ディスク
装置６００上のセグメント０［７０１］の情報を元に、
退避されているデータに異常が無い事を調べ（制御ステ
ップ８０２）、異常の有無を判定する（制御ステップ８
０３）。
【００６０】異常が無い場合、まず、ディスク制御部１
３０のマイクロプロセッサ１３１は、磁気ディスク装置
６００上のセグメント０［７０１］をキャッシュメモリ
１５２へコピーし、共有メモリ制御回路１４１に対し
て、指定したキャッシュメモリ１５２のアドレスから共
有メモリ１４２にデータをコピーする命令を使い復元す
る。
３０のマイクロプロセッサ１３１は、磁気ディスク装置
６００上のセグメント０［７０１］をキャッシュメモリ
１５２へコピーし、共有メモリ制御回路１４１に対し
て、指定したキャッシュメモリ１５２のアドレスから共
有メモリ１４２にデータをコピーする命令を使い復元す
る。
【００６１】残りのセグメントについては、図２のセグ
メント０［７０１］上にある各セグメントの退避の対象
であることを示すフラグ７２１が立っているものについ
て、磁気ディスク装置６００上の位置情報７２２を元に
復元する。
メント０［７０１］上にある各セグメントの退避の対象
であることを示すフラグ７２１が立っているものについ
て、磁気ディスク装置６００上の位置情報７２２を元に
復元する。
【００６２】最後に、共有メモリ１４２上の全てのセグ
メントの退避の対象で有る事を示すフラグ７２１を、共
有メモリ制御回路１４１上の全てのセグメントの退避の
対象で有る事を示すフラグ７４１にコピーし、その他の
フラグ７４２，７４３を全てクリアし、復元を完了する
（制御ステップ８０４）。
メントの退避の対象で有る事を示すフラグ７２１を、共
有メモリ制御回路１４１上の全てのセグメントの退避の
対象で有る事を示すフラグ７４１にコピーし、その他の
フラグ７４２，７４３を全てクリアし、復元を完了する
（制御ステップ８０４）。
【００６３】復元が完了すると、ディスク制御部１３０
のマイクロプロセッサ１３１は、磁気ディスク上のチェ
ックコードを無効にする（制御ステップ８０５）。
のマイクロプロセッサ１３１は、磁気ディスク上のチェ
ックコードを無効にする（制御ステップ８０５）。
【００６４】以上の動作が完了すると、マイクロプロセ
ッサ１３１は、共有メモリ制御回路１４１を通じて、ホ
ストコンピュータからの入出力をブロックしているマイ
クロプロセッサ１１１に復元が完了したこと、もしく
は、退避されていたデータが正常で無かったため復元に
失敗した事を伝え、構成情報７００の復元の動作を完了
する（制御ステップ８０６）。
ッサ１３１は、共有メモリ制御回路１４１を通じて、ホ
ストコンピュータからの入出力をブロックしているマイ
クロプロセッサ１１１に復元が完了したこと、もしく
は、退避されていたデータが正常で無かったため復元に
失敗した事を伝え、構成情報７００の復元の動作を完了
する（制御ステップ８０６）。
【００６５】図５を元に、電源供給の遮断時にあって
も、共有メモリ１４２の内容を不揮発な磁気ディスク装
置６００に退避させることで、ＵＰＳ５００等の補助電
源で対応できないような長期間の停電が起こった際で
も、共有メモリ内の構成情報７００等の消失を防ぐこと
が出来る装置について説明する。
も、共有メモリ１４２の内容を不揮発な磁気ディスク装
置６００に退避させることで、ＵＰＳ５００等の補助電
源で対応できないような長期間の停電が起こった際で
も、共有メモリ内の構成情報７００等の消失を防ぐこと
が出来る装置について説明する。
【００６６】図５では、図１の構成に対して制御パス９
０１を新たに設け、ＰＳコントロール回路３００より、
主電源４００からＵＰＳ５００へと電源が切り替わった
事を共有メモリ制御回路１４１が知ることが出来るよう
になっている。
０１を新たに設け、ＰＳコントロール回路３００より、
主電源４００からＵＰＳ５００へと電源が切り替わった
事を共有メモリ制御回路１４１が知ることが出来るよう
になっている。
【００６７】各チャネル制御部１１０のマイクロプロセ
ッサ１１１、およびディスク制御部１３０のマイクロプ
ロセッサ１３１は、共有メモリ制御回路１４１により、
主電源４００の異常が通知されると、先に述べた、ディ
スクアレイ制御装置１００の機能を終了する際に、共有
メモリ１４２（構成情報７００）の全体を退避する方法
を用いて、ＵＰＳ５００のバッテリーが無くなる前に、
共有メモリ１４２の情報を退避させる。
ッサ１１１、およびディスク制御部１３０のマイクロプ
ロセッサ１３１は、共有メモリ制御回路１４１により、
主電源４００の異常が通知されると、先に述べた、ディ
スクアレイ制御装置１００の機能を終了する際に、共有
メモリ１４２（構成情報７００）の全体を退避する方法
を用いて、ＵＰＳ５００のバッテリーが無くなる前に、
共有メモリ１４２の情報を退避させる。
【００６８】主電源４００の状態が回復すると、他の条
件で装置を終了した場合と同じように共有メモリ１４２
の構成情報７００を磁気ディスク装置６００から読み出
して復元する。
件で装置を終了した場合と同じように共有メモリ１４２
の構成情報７００を磁気ディスク装置６００から読み出
して復元する。
【００６９】本実施の形態によれば、データパス９０４
を用いて共有メモリ部１４０からキャッシュ部１５０に
構成情報７００を複写し、上述のように大量データの高
速転送に向いたキャッシュメモリパス９０７、キャッシ
ュメモリパス９０６を用いて磁気ディスク装置６００に
構成情報７００を退避させることができるので、小量デ
ータの高速転送に特化した共有メモリパス９０３を用い
ることなく、短時間に大量の構成情報７００を磁気ディ
スク装置６００に退避できる、という利点がある。この
結果、たとえば、停電時等において、ＵＰＳ５００によ
るシステム全体の電源バックアップを行う場合に、バッ
クアップ時間が短い場合でも、確実に大量の構成情報７
００を磁気ディスク装置６００に確実に退避させること
が可能になる。
を用いて共有メモリ部１４０からキャッシュ部１５０に
構成情報７００を複写し、上述のように大量データの高
速転送に向いたキャッシュメモリパス９０７、キャッシ
ュメモリパス９０６を用いて磁気ディスク装置６００に
構成情報７００を退避させることができるので、小量デ
ータの高速転送に特化した共有メモリパス９０３を用い
ることなく、短時間に大量の構成情報７００を磁気ディ
スク装置６００に退避できる、という利点がある。この
結果、たとえば、停電時等において、ＵＰＳ５００によ
るシステム全体の電源バックアップを行う場合に、バッ
クアップ時間が短い場合でも、確実に大量の構成情報７
００を磁気ディスク装置６００に確実に退避させること
が可能になる。
【００７０】また、キャッシュ部１５０から磁気ディス
ク装置６００への構成情報７００のデータ転送処理は、
通常のユーザデータの転送処理と等価であるため、マイ
クロプログラム等のソフトウェアの変更もデータパス９
０４を用いて共有メモリ部１４０からキャッシュ部１５
０に構成情報７００を複写させる動作の部分について変
更すればよく、ソフトウェアの変更処理の最小限で済む
という利点もある。
ク装置６００への構成情報７００のデータ転送処理は、
通常のユーザデータの転送処理と等価であるため、マイ
クロプログラム等のソフトウェアの変更もデータパス９
０４を用いて共有メモリ部１４０からキャッシュ部１５
０に構成情報７００を複写させる動作の部分について変
更すればよく、ソフトウェアの変更処理の最小限で済む
という利点もある。
【００７１】また、本実施の形態によれば、ディスクア
レイシステム等の記憶システムにおいて、共有メモリ１
４２内の構成情報７００等のデータを磁気ディスク装置
６００に退避することで、システムの運用に不可欠の構
成情報７００等のデータを半永久的に保存することがで
きるので、非常時等における構成情報７００等のデータ
の信頼性の向上を図ることができる。また、構成情報７
００等のデータの復旧作業の迅速化、正確化、省力化の
実現にも貢献することができる。
レイシステム等の記憶システムにおいて、共有メモリ１
４２内の構成情報７００等のデータを磁気ディスク装置
６００に退避することで、システムの運用に不可欠の構
成情報７００等のデータを半永久的に保存することがで
きるので、非常時等における構成情報７００等のデータ
の信頼性の向上を図ることができる。また、構成情報７
００等のデータの復旧作業の迅速化、正確化、省力化の
実現にも貢献することができる。
【００７２】また、本実施の形態のディスクアレイ制御
装置１００によれば、停電によって制御が中断されて
も、中断される以前の構成情報７００等のデータを用い
て制御状態を迅速かつ的確に復元することが出来る。
装置１００によれば、停電によって制御が中断されて
も、中断される以前の構成情報７００等のデータを用い
て制御状態を迅速かつ的確に復元することが出来る。
【００７３】また、本実施の形態によれば、停電の状態
が長く続いたとしても、中断される以前までの構成情報
７００等の状態を、電源の状態にかかわらず確実に磁気
ディスク装置６００に保持することが出来、動作の信頼
性が向上する。
が長く続いたとしても、中断される以前までの構成情報
７００等の状態を、電源の状態にかかわらず確実に磁気
ディスク装置６００に保持することが出来、動作の信頼
性が向上する。
【００７４】また、保守管理やシステム更新等により、
構成情報７００の大規模な変更を行う場合でも、変更以
前の構成情報７００をバックアップデータとして確実に
磁気ディスク装置６００に保存することができる。
構成情報７００の大規模な変更を行う場合でも、変更以
前の構成情報７００をバックアップデータとして確実に
磁気ディスク装置６００に保存することができる。
【００７５】また、各種のフラグ７４１〜７４３等の情
報により、構成情報７００のうち、退避が必要なデータ
のみを選択的に退避できるので、退避データ量の削減や
退避所要時間の短縮を実現できる。さらに、チェックコ
ード７２３を付加して磁気ディスク装置６００に退避す
ることにより、復旧時に異常な退避データを的確に検出
して誤ったデータによる構成情報７００の復元を抑止で
き、構成情報７００の退避／復旧作業の信頼性が向上す
る。
報により、構成情報７００のうち、退避が必要なデータ
のみを選択的に退避できるので、退避データ量の削減や
退避所要時間の短縮を実現できる。さらに、チェックコ
ード７２３を付加して磁気ディスク装置６００に退避す
ることにより、復旧時に異常な退避データを的確に検出
して誤ったデータによる構成情報７００の復元を抑止で
き、構成情報７００の退避／復旧作業の信頼性が向上す
る。
【００７６】（実施の形態２）図６は、本発明の他の実
施の形態である記憶システムを含む情報処理システムの
構成の一例を示す概念図である。
施の形態である記憶システムを含む情報処理システムの
構成の一例を示す概念図である。
【００７７】この実施の形態の場合には、上述のような
データパス９０４を用いることなく、共有メモリ部１４
０およびキャッシュ部１５０に対するアクセス経路およ
びアクセス機能を用いて、共有メモリ１４２に格納され
ている構成情報７００を磁気ディスク装置６００に退避
させる場合について説明する。
データパス９０４を用いることなく、共有メモリ部１４
０およびキャッシュ部１５０に対するアクセス経路およ
びアクセス機能を用いて、共有メモリ１４２に格納され
ている構成情報７００を磁気ディスク装置６００に退避
させる場合について説明する。
【００７８】本実施の形態の場合、複数のチャネル制御
部１１０の各々は、マイクロプロセッサ１１１、マイク
ロプロセッサ１１１に接続される第１バス１１６、この
第１バス１１６にバスブリッジ制御回路１１５を介して
接続される第２バス１１７、第２バス１１７に接続され
るチャネル制御回路１１２およびキャッシュメモリパス
制御回路１１３、第１バス１１６を介してマイクロプロ
セッサ１１１に接続される共有メモリパス制御回路１１
４を含んでいる。
部１１０の各々は、マイクロプロセッサ１１１、マイク
ロプロセッサ１１１に接続される第１バス１１６、この
第１バス１１６にバスブリッジ制御回路１１５を介して
接続される第２バス１１７、第２バス１１７に接続され
るチャネル制御回路１１２およびキャッシュメモリパス
制御回路１１３、第１バス１１６を介してマイクロプロ
セッサ１１１に接続される共有メモリパス制御回路１１
４を含んでいる。
【００７９】複数のディスク制御部１３０の各々は、マ
イクロプロセッサ１３１、マイクロプロセッサ１３１に
接続されるバス１３５、バス１３５に接続されるディス
ク制御回路１３２、キャッシュメモリパス制御回路１３
３、共有メモリパス制御回路１３４を含んでいる。
イクロプロセッサ１３１、マイクロプロセッサ１３１に
接続されるバス１３５、バス１３５に接続されるディス
ク制御回路１３２、キャッシュメモリパス制御回路１３
３、共有メモリパス制御回路１３４を含んでいる。
【００８０】そして、ホストコンピュータ２００との間
における通常の入出力動作では、たとえば、ホストコン
ピュータ２００のデータを磁気ディスク装置６００へ書
き込みを行う場合、データは、ホストコンピュータ２０
０からチャネル制御回路１１２を介してチャネル制御部
１１０へと伝搬し、第２バス１１７、キャッシュメモリ
パス制御回路１１３、キャッシュメモリ制御回路１５１
を経由して、キャッシュメモリ１５２にキャッシュされ
る。キャッシュメモリ１５２にキャッシュされたデータ
を、ディスク制御部１３０内のディスク制御回路１３２
が読み出し、磁気ディスク装置６００へと書き込む。
における通常の入出力動作では、たとえば、ホストコン
ピュータ２００のデータを磁気ディスク装置６００へ書
き込みを行う場合、データは、ホストコンピュータ２０
０からチャネル制御回路１１２を介してチャネル制御部
１１０へと伝搬し、第２バス１１７、キャッシュメモリ
パス制御回路１１３、キャッシュメモリ制御回路１５１
を経由して、キャッシュメモリ１５２にキャッシュされ
る。キャッシュメモリ１５２にキャッシュされたデータ
を、ディスク制御部１３０内のディスク制御回路１３２
が読み出し、磁気ディスク装置６００へと書き込む。
【００８１】磁気ディスク装置６００からホストコンピ
ュータ２００へと、データの読み出しを行う場合も、逆
経路にて行われる。
ュータ２００へと、データの読み出しを行う場合も、逆
経路にて行われる。
【００８２】共有メモリデータ（構成情報７００）は、
ホストコンピュータ２００から磁気ディスク装置６００
へ、データの書き込み／読み出しを行う場合、チャネル
制御部１１０、ディスク制御部１３０間にて情報を共有
する場合や、キャッシュの制御情報として使用する。チ
ャネル制御部１１０のマイクロプロセッサ１１１が、共
有メモリパス制御回路１１４、共有メモリ制御回路１４
１を経由し（共有メモリパス９０２）、共有メモリ１４
２にアクセスを行っている。ディスク制御部１３０も同
様にマイクロプロセッサ１３１が、共有メモリパス制御
回路１３４、共有メモリ制御回路１４１を経由し（共有
メモリパス９０３）、共有メモリ１４２にアクセスを行
っている。
ホストコンピュータ２００から磁気ディスク装置６００
へ、データの書き込み／読み出しを行う場合、チャネル
制御部１１０、ディスク制御部１３０間にて情報を共有
する場合や、キャッシュの制御情報として使用する。チ
ャネル制御部１１０のマイクロプロセッサ１１１が、共
有メモリパス制御回路１１４、共有メモリ制御回路１４
１を経由し（共有メモリパス９０２）、共有メモリ１４
２にアクセスを行っている。ディスク制御部１３０も同
様にマイクロプロセッサ１３１が、共有メモリパス制御
回路１３４、共有メモリ制御回路１４１を経由し（共有
メモリパス９０３）、共有メモリ１４２にアクセスを行
っている。
【００８３】また、障害により主電源４００が供給され
なくなった場合、無停電電源装置（ＵＰＳ）５００等に
より電源の供給を続けることで、キャッシュメモリ１５
２の書込みデータを磁気ディスク装置６００に退避させ
る処理や、後述のような共有メモリ１４２内の情報を磁
気ディスク装置６００に退避させる処理等に必要な時間
だけ、システム全体の電源供給を維持する。
なくなった場合、無停電電源装置（ＵＰＳ）５００等に
より電源の供給を続けることで、キャッシュメモリ１５
２の書込みデータを磁気ディスク装置６００に退避させ
る処理や、後述のような共有メモリ１４２内の情報を磁
気ディスク装置６００に退避させる処理等に必要な時間
だけ、システム全体の電源供給を維持する。
【００８４】図７に、本実施の形態において、共有メモ
リ１４２内の構成情報７００を磁気ディスク装置６００
に退避する際の、データの流れを示す。
リ１４２内の構成情報７００を磁気ディスク装置６００
に退避する際の、データの流れを示す。
【００８５】退避を実行するとき、ディスク制御部１３
０内の共有メモリパス制御回路１３４が共有メモリ制御
回路１４１に命令を発行し、共有メモリ１４２内の情報
を読み出す。共有メモリパス制御回路１３４によって読
み出されたデータは、ディスク制御部１３０内のパスを
介して、キャッシュメモリパス制御回路１３３内のデー
タ転送バッファに書き込まれる。キャッシュメモリパス
制御回路１３３は、バッファに書きこまれたデータを、
パス制御部１２０、キャッシュメモリ制御回路１５１を
介して、キャッシュメモリ１５２へと書き込む。そし
て、ひとつまたは、複数のディスク制御部１３０が、書
き込まれたデータを、パス制御部１２０、キャッシュメ
モリパス制御回路１３３を経由させて読み出し、ディス
ク制御回路１３２を経由して接続している磁気ディスク
装置６００へと書き込む。
０内の共有メモリパス制御回路１３４が共有メモリ制御
回路１４１に命令を発行し、共有メモリ１４２内の情報
を読み出す。共有メモリパス制御回路１３４によって読
み出されたデータは、ディスク制御部１３０内のパスを
介して、キャッシュメモリパス制御回路１３３内のデー
タ転送バッファに書き込まれる。キャッシュメモリパス
制御回路１３３は、バッファに書きこまれたデータを、
パス制御部１２０、キャッシュメモリ制御回路１５１を
介して、キャッシュメモリ１５２へと書き込む。そし
て、ひとつまたは、複数のディスク制御部１３０が、書
き込まれたデータを、パス制御部１２０、キャッシュメ
モリパス制御回路１３３を経由させて読み出し、ディス
ク制御回路１３２を経由して接続している磁気ディスク
装置６００へと書き込む。
【００８６】本実施の形態における特徴点は、共有メモ
リパス制御回路１３４内のデータ転送バッファに退避デ
ータを書き込むという点である。
リパス制御回路１３４内のデータ転送バッファに退避デ
ータを書き込むという点である。
【００８７】退避データの復元は、磁気ディスク装置６
００から逆手順で、ディスク制御回路１３２、キャッシ
ュメモリパス制御回路１３３、共有メモリパス制御回路
１３４、共有メモリ部１４０の共有メモリ制御回路１４
１、共有メモリ１４２に転送される。
００から逆手順で、ディスク制御回路１３２、キャッシ
ュメモリパス制御回路１３３、共有メモリパス制御回路
１３４、共有メモリ部１４０の共有メモリ制御回路１４
１、共有メモリ１４２に転送される。
【００８８】図８に、共有メモリ１４２内の構成情報７
００を磁気ディスク装置６００にハードウェア的に退避
する際の、データの流れを示す。
００を磁気ディスク装置６００にハードウェア的に退避
する際の、データの流れを示す。
【００８９】上述の図６の例との異なる点は、共有メモ
リ１４２から読み出したデータを、共有メモリパス制御
回路１３４がディスク制御部１３０内のパス（バス１３
５）を介して、ディスク制御回路１３２に設けられたバ
ッファに直接データを書き込むという点である。ディス
ク制御回路１３２は、バッファに書きこまれたデータを
磁気ディスク装置６００に書き込む。
リ１４２から読み出したデータを、共有メモリパス制御
回路１３４がディスク制御部１３０内のパス（バス１３
５）を介して、ディスク制御回路１３２に設けられたバ
ッファに直接データを書き込むという点である。ディス
ク制御回路１３２は、バッファに書きこまれたデータを
磁気ディスク装置６００に書き込む。
【００９０】磁気ディスク装置６００に書き込まれた退
避データの復元は、磁気ディスク装置６００から本実施
例で示す退避の逆手順で共有メモリ１４２に転送され
る。
避データの復元は、磁気ディスク装置６００から本実施
例で示す退避の逆手順で共有メモリ１４２に転送され
る。
【００９１】図９に、共有メモリ内情報を磁気ディスク
装置６００にマイクロプロセッサがマイクロプログラム
等によりソフトウェア的に退避する際の、データの流れ
を示す。
装置６００にマイクロプロセッサがマイクロプログラム
等によりソフトウェア的に退避する際の、データの流れ
を示す。
【００９２】退避を実行する際、ディスク制御部１３０
のマイクロプロセッサ１３１が、共有メモリ１４２内の
情報を読み出す。共有メモリ制御回路１４１、共有メモ
リパス制御回路１３４を経由して読み出された共有メモ
リデータ（構成情報７００）は、マイクロプロセッサ１
３１がディスク制御回路１３２内のバッファに書きこみ
を行い、ディスク制御回路１３２は、バッファに書きこ
まれたデータを磁気ディスク装置６００へと書き込む。
のマイクロプロセッサ１３１が、共有メモリ１４２内の
情報を読み出す。共有メモリ制御回路１４１、共有メモ
リパス制御回路１３４を経由して読み出された共有メモ
リデータ（構成情報７００）は、マイクロプロセッサ１
３１がディスク制御回路１３２内のバッファに書きこみ
を行い、ディスク制御回路１３２は、バッファに書きこ
まれたデータを磁気ディスク装置６００へと書き込む。
【００９３】磁気ディスク装置６００に書き込まれた退
避データの復元は、磁気ディスク装置６００から本実施
例で示す退避の逆手順で共有メモリ１４２に転送され
る。
避データの復元は、磁気ディスク装置６００から本実施
例で示す退避の逆手順で共有メモリ１４２に転送され
る。
【００９４】図１０に、共有メモリ１４２内の情報を磁
気ディスク装置６００にマイクロプロセッサ１３１の介
入にて（マイクロプログラムにてソフトウェア的に）退
避する際の、データの流れを示す。
気ディスク装置６００にマイクロプロセッサ１３１の介
入にて（マイクロプログラムにてソフトウェア的に）退
避する際の、データの流れを示す。
【００９５】上述の図９の例と異なる点は、共有メモリ
制御回路１４１、共有メモリパス制御回路１３４を経由
して、共有メモリ１４２から読み出されたデータを、マ
イクロプロセッサ１３１がキャッシュメモリパス制御回
路１３３内のデータ転送バッファに書きこみ、パス制御
部１２０、キャッシュメモリ制御回路１５１を介してキ
ャッシュメモリ１５２へと一旦データ転送を行う。ひと
つまたは、複数のディスク制御部１３０はキャッシュメ
モリに書き込まれた共有メモリデータを読み出し、磁気
ディスク装置６００へと書き込みを行う。
制御回路１４１、共有メモリパス制御回路１３４を経由
して、共有メモリ１４２から読み出されたデータを、マ
イクロプロセッサ１３１がキャッシュメモリパス制御回
路１３３内のデータ転送バッファに書きこみ、パス制御
部１２０、キャッシュメモリ制御回路１５１を介してキ
ャッシュメモリ１５２へと一旦データ転送を行う。ひと
つまたは、複数のディスク制御部１３０はキャッシュメ
モリに書き込まれた共有メモリデータを読み出し、磁気
ディスク装置６００へと書き込みを行う。
【００９６】磁気ディスク装置６００に書き込まれた退
避データの復元は、磁気ディスク装置６００から本実施
例で示す退避の逆手順で共有メモリ１４２に転送され
る。
避データの復元は、磁気ディスク装置６００から本実施
例で示す退避の逆手順で共有メモリ１４２に転送され
る。
【００９７】本実施の形態２の場合には、上述の実施の
形態１と同様の効果が得られるとともに、共有メモリ部
１４０とキャッシュ部１５０との間にデータパス９０４
を設けることなく、すなわち既存の装置構成のままで、
ハードウェアの改造を必要とすることなく低コストに
て、マイクロプロセッサ１１１およびマイクロプロセッ
サ１３１を制御するマイクロプログラム等のソフトウェ
アのわずかな変更で、共有メモリ部１４０の構成情報７
００の磁気ディスク装置６００への退避を実現すること
ができる、という利点がある。
形態１と同様の効果が得られるとともに、共有メモリ部
１４０とキャッシュ部１５０との間にデータパス９０４
を設けることなく、すなわち既存の装置構成のままで、
ハードウェアの改造を必要とすることなく低コストに
て、マイクロプロセッサ１１１およびマイクロプロセッ
サ１３１を制御するマイクロプログラム等のソフトウェ
アのわずかな変更で、共有メモリ部１４０の構成情報７
００の磁気ディスク装置６００への退避を実現すること
ができる、という利点がある。
【００９８】なお、上述のように本実施の形態１および
実施の形態２では、制御情報７００をディスクアレイ制
御装置１００の配下の磁気ディスク装置６００に格納す
るので、磁気ディスク装置６００の格納データを調べ、
制御情報７００、あるいはその格納領域が存在するか否
かを判別することで本発明を実施しているか否かを特定
することができる。
実施の形態２では、制御情報７００をディスクアレイ制
御装置１００の配下の磁気ディスク装置６００に格納す
るので、磁気ディスク装置６００の格納データを調べ、
制御情報７００、あるいはその格納領域が存在するか否
かを判別することで本発明を実施しているか否かを特定
することができる。
【００９９】本願の特許請求の範囲に記載された発明を
見方を変えて表現すれば以下の通りである。
見方を変えて表現すれば以下の通りである。
【０１００】（１）．上位装置および記憶装置の制御を
目的とした、共有メモリを備えた記憶制御装置であっ
て、共有メモリとキャッシュメモリの間にデータパスを
設け、共有メモリ内の制御情報をキャッシュメモリを経
由して不揮発な記憶装置に退避させることが可能である
ことを特徴とする記憶制御装置。
目的とした、共有メモリを備えた記憶制御装置であっ
て、共有メモリとキャッシュメモリの間にデータパスを
設け、共有メモリ内の制御情報をキャッシュメモリを経
由して不揮発な記憶装置に退避させることが可能である
ことを特徴とする記憶制御装置。
【０１０１】（２）．上位装置および記憶装置の制御を
目的とした、共有メモリを備えた記憶制御装置であっ
て、ソフトウェア及びハードウェアの要求に応じて、共
有メモリの情報の一部または全部を選択して、不揮発な
記憶装置に退避させる記憶制御装置。
目的とした、共有メモリを備えた記憶制御装置であっ
て、ソフトウェア及びハードウェアの要求に応じて、共
有メモリの情報の一部または全部を選択して、不揮発な
記憶装置に退避させる記憶制御装置。
【０１０２】（３）．項目（２）記載の記憶制御装置に
よって退避された共有メモリのデータを、退避時に付加
した冗長化コードにより、退避が正常に完了しているか
を判断し、異常なデータを復元しない記憶制御装置。
よって退避された共有メモリのデータを、退避時に付加
した冗長化コードにより、退避が正常に完了しているか
を判断し、異常なデータを復元しない記憶制御装置。
【０１０３】（４）．電源供給の遮断時にあっても、共
有メモリの内容を不揮発な記憶装置に退避させること
で、補助電源で対応できないような長期間の停電が起こ
った際でも、共有メモリ内の情報の消失を防ぐことが出
来る記憶制御装置。
有メモリの内容を不揮発な記憶装置に退避させること
で、補助電源で対応できないような長期間の停電が起こ
った際でも、共有メモリ内の情報の消失を防ぐことが出
来る記憶制御装置。
【０１０４】（５）．上位装置および記憶装置の制御を
目的とした、共有メモリを備えた記憶制御装置であっ
て、ディスク制御部の共有メモリパス制御回路とキャッ
シュメモリパス制御回路間で共有メモリデータを送受信
することにより、共有メモリデータを磁気ディスク装置
などの不揮発メモリにリードライトすることを特徴とす
る記憶制御装置。
目的とした、共有メモリを備えた記憶制御装置であっ
て、ディスク制御部の共有メモリパス制御回路とキャッ
シュメモリパス制御回路間で共有メモリデータを送受信
することにより、共有メモリデータを磁気ディスク装置
などの不揮発メモリにリードライトすることを特徴とす
る記憶制御装置。
【０１０５】（６）．上位装置および記憶装置の制御を
目的とした、共有メモリを備えた記憶制御装置であっ
て、ひとつまたは複数のディスク制御部の共有メモリパ
ス制御回路とディスク制御回路間で共有メモリデータを
送受信することにより、共有メモリデータを磁気ディス
ク装置などの不揮発メモリにリードライトすることを特
徴とする記憶制御装置。
目的とした、共有メモリを備えた記憶制御装置であっ
て、ひとつまたは複数のディスク制御部の共有メモリパ
ス制御回路とディスク制御回路間で共有メモリデータを
送受信することにより、共有メモリデータを磁気ディス
ク装置などの不揮発メモリにリードライトすることを特
徴とする記憶制御装置。
【０１０６】（７）．上位装置および記憶装置の制御を
目的とした、共有メモリを備えた記憶制御装置であっ
て、ひとつまたは複数のディスク制御部の共有メモリパ
ス制御回路とディスク制御部のプロセッサを介してディ
スク制御回路間で共有メモリデータを送受信することに
より、共有メモリデータを磁気ディスク装置などの不揮
発メモリにリードライトすることを特徴とする記憶制御
装置。
目的とした、共有メモリを備えた記憶制御装置であっ
て、ひとつまたは複数のディスク制御部の共有メモリパ
ス制御回路とディスク制御部のプロセッサを介してディ
スク制御回路間で共有メモリデータを送受信することに
より、共有メモリデータを磁気ディスク装置などの不揮
発メモリにリードライトすることを特徴とする記憶制御
装置。
【０１０７】（８）．上位装置および記憶装置の制御を
目的とした、共有メモリを備えた記憶制御装置であっ
て、ディスク制御部の共有メモリパス制御回路とディス
ク制御部のプロセッサを介してキャッシュメモリパス制
御回路を経由し、キャッシュ制御部のキャッシュメモリ
に一旦ライトし、ひとつまたは複数のディスク制御部の
キャッシュメモリパス制御回路、ディスク制御回路を経
由して、共有メモリデータを磁気ディスク装置などの不
揮発メモリにリードライトすることを特徴とする記憶制
御装置。
目的とした、共有メモリを備えた記憶制御装置であっ
て、ディスク制御部の共有メモリパス制御回路とディス
ク制御部のプロセッサを介してキャッシュメモリパス制
御回路を経由し、キャッシュ制御部のキャッシュメモリ
に一旦ライトし、ひとつまたは複数のディスク制御部の
キャッシュメモリパス制御回路、ディスク制御回路を経
由して、共有メモリデータを磁気ディスク装置などの不
揮発メモリにリードライトすることを特徴とする記憶制
御装置。
【０１０８】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。
【０１０９】たとえば、不揮発性記憶装置としては、通
常のデータが格納される磁気ディスク装置を用いること
にかぎらず、磁気ディスク装置とは別に設けられた不揮
発性記憶装置を用いる構成としてもよい。
常のデータが格納される磁気ディスク装置を用いること
にかぎらず、磁気ディスク装置とは別に設けられた不揮
発性記憶装置を用いる構成としてもよい。
【０１１０】
【発明の効果】共有メモリ内データを磁気ディスク装置
に退避することで、データを半永久的に保存することが
でき、非常時等におけるデータの信頼性の向上を図るこ
とができる。また、その復旧作業の迅速化、正確化、省
力化にも貢献することができる。
に退避することで、データを半永久的に保存することが
でき、非常時等におけるデータの信頼性の向上を図るこ
とができる。また、その復旧作業の迅速化、正確化、省
力化にも貢献することができる。
【０１１１】停電によって制御が中断されても、中断さ
れる以前の状態を復元することが出来る。
れる以前の状態を復元することが出来る。
【０１１２】また、停電の状態が長く続いたとしても、
中断される以前までの状態を、電源の状態にかかわらず
保持することが出来る。
中断される以前までの状態を、電源の状態にかかわらず
保持することが出来る。
【図１】本発明の一実施の形態である記憶システムを含
む情報処理システムの構成の一例を示す概念図である。
む情報処理システムの構成の一例を示す概念図である。
【図２】本発明の一実施の形態である記憶システムにお
ける共有メモリのデータ構造の一例を示す概念図であ
る。
ける共有メモリのデータ構造の一例を示す概念図であ
る。
【図３】本発明の一実施の形態である記憶システムにお
ける共有メモリのデータ構造の一例を示す概念図であ
る。
ける共有メモリのデータ構造の一例を示す概念図であ
る。
【図４】本発明の一実施の形態である記憶システムにお
ける共有メモリのデータ復元手順の一例を示すフローチ
ャートである。
ける共有メモリのデータ復元手順の一例を示すフローチ
ャートである。
【図５】本発明の一実施の形態である記憶システムの構
成の変形例を示す概念図である。
成の変形例を示す概念図である。
【図６】本発明の他の実施の形態である記憶システムを
含む情報処理システムの構成の一例を示す概念図であ
る。
含む情報処理システムの構成の一例を示す概念図であ
る。
【図７】本発明の他の実施の形態である記憶システムの
作用の一例を示す概念図である。
作用の一例を示す概念図である。
【図８】本発明の他の実施の形態である記憶システムの
作用の変形例を示す概念図である。
作用の変形例を示す概念図である。
【図９】本発明の他の実施の形態である記憶システムの
作用の変形例を示す概念図である。
作用の変形例を示す概念図である。
【図１０】本発明の他の実施の形態である記憶システム
の作用の変形例を示す概念図である。
の作用の変形例を示す概念図である。
【符号の説明】
１００ ディスクアレイ制御装置（記憶制御装置）
１１０ チャネル制御部
１１１ マイクロプロセッサ
１１２ チャネル制御回路
１１３ キャッシュメモリパス制御回路
１１４ 共有メモリパス制御回路
１１５ バスブリッジ制御回路
１１６ 第１バス
１１７ 第２バス
１２０ パス制御部
１３０ ディスク制御部
１３１ マイクロプロセッサ
１３２ ディスク制御回路
１３３ キャッシュメモリパス制御回路
１３４ 共有メモリパス制御回路
１３５ バス
１４０ 共有メモリ部
１４１ 共有メモリ制御回路
１４２ 共有メモリ
１５０ キャッシュ部
１５１ キャッシュメモリ制御回路
１５２ キャッシュメモリ
２００ ホストコンピュータ
３００ ＰＳコントロール回路
４００ 主電源
５００ 無停電電源装置（ＵＰＳ）
６００ 磁気ディスク装置（記憶装置）
７００ 構成情報
７０１〜７０４ セグメント
７１１〜７１４ セグメントに関する情報
７１５ チェックコード
７２１ フラグ
７２２ 位置情報
７２３ チェックコード
７３１〜７３５ 制御情報
７４１ フラグ
７４２ フラグ
７４３ フラグ
９０１ 制御パス
９０２ 共有メモリパス
９０３ 共有メモリパス
９０４ データパス
９０５ キャッシュメモリパス
９０６ キャッシュメモリパス
９０７ キャッシュメモリパス
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０６Ｆ 12/08 ５４１ Ｇ０６Ｆ 12/08 ５４１Ｃ
５５１ ５５１Ｊ
５５７ ５５７
12/16 ３２０ 12/16 ３２０Ｂ
３４０ ３４０Ｐ
３４０Ｑ
Ｇ１１Ｂ 20/10 Ｇ１１Ｂ 20/10 Ａ
(72)発明者 箕輪 信幸
神奈川県小田原市中里322番地２号 株式
会社日立製作所ＲＡＩＤシステム事業部内
(72)発明者 大久保 佳典
神奈川県横浜市中区尾上町６丁目81番地
日立ソフトウェアエンジニアリング株式会
社内
(72)発明者 五十嵐 康弘
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立画像情報システム内
Ｆターム(参考） 5B005 JJ01 MM11 WW03 WW16
5B018 GA04 HA13 KA03 LA01 MA04
MA14 NA01 QA05
5B065 BA01 CA12 CA30 CC03 CE11
CH01 EA03 EA12 EA23 ZA14
5D044 AB01 BC01 CC05 CC09 DE48
DE53 EF03 EF05 FG10 FG18
GK19 HH07 HH17 HL02
Claims (5)
- 【請求項１】 複数の不揮発性の記憶装置と、前記記憶
装置と上位装置との間における情報の授受を制御すると
ともに前記情報が一時的に格納されるキャッシュメモリ
および制御情報が格納される共有メモリを備えた記憶制
御装置とを含む記憶システムであって、 前記記憶制御装置は、前記共有メモリに格納された前記
制御情報を前記記憶装置に退避させる機能を備えたこと
を特徴とする記憶システム。 - 【請求項２】 複数の不揮発性の記憶装置と、前記記憶
装置と上位装置との間における情報の授受を制御すると
ともに前記情報が一時的に格納されるキャッシュメモリ
および制御情報が格納される共有メモリを備えた記憶制
御装置とを含む記憶システムであって、 前記記憶制御装置は、前記キャッシュメモリと前記共有
メモリとの間にデータパスを備え、前記共有メモリ内の
前記制御情報を前記データパスおよび前記キャッシュメ
モリを経由して前記記憶装置に退避させる機能を備えた
ことを特徴とする記憶システム。 - 【請求項３】 複数の不揮発性の記憶装置と、前記記憶
装置と上位装置との間における情報の授受を制御すると
ともに前記情報が一時的に格納されるキャッシュメモリ
および制御情報が格納される共有メモリを備えた記憶制
御装置とを含む記憶システムであって、 前記記憶制御装置は、前記共有メモリから読み出した前
記制御情報を、前記キャッシュメモリを経由して、また
は前記キャッシュメモリを経由せずに前記記憶装置に退
避させる機能を備えたことを特徴とする記憶システム。 - 【請求項４】 請求項１，２または３記載の記憶システ
ムにおいて、前記記憶制御装置は、さらに、退避される
前記制御情報に冗長コードを付加して前記記憶装置に書
き込むことで、退避が正常に行われたか否かを判別する
機能と、前記記憶装置に退避された前記制御情報を前記
共有メモリに復元する際に前記冗長コードに基づいて異
常と判定された前記制御情報の復元を抑止する機能とを
含むことを特徴とする記憶システム。 - 【請求項５】 複数の不揮発性の記憶装置と、前記記憶
装置と上位装置との間における情報の授受を制御すると
ともに前記情報が一時的に格納されるキャッシュメモリ
および制御情報が格納される共有メモリを備えた記憶制
御装置とを含む記憶システムであって、 前記記憶装置には、前記制御情報の格納領域が存在する
ことを特徴とする記憶システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002147921A JP2003345528A (ja) | 2002-05-22 | 2002-05-22 | 記憶システム |
| US10/355,087 US6981093B2 (en) | 2002-05-22 | 2003-01-31 | Storage system including a storage control apparatus which controls operation of the system based on control information stored in shared memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002147921A JP2003345528A (ja) | 2002-05-22 | 2002-05-22 | 記憶システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003345528A true JP2003345528A (ja) | 2003-12-05 |
| JP2003345528A5 JP2003345528A5 (ja) | 2005-10-06 |
Family
ID=29545208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002147921A Withdrawn JP2003345528A (ja) | 2002-05-22 | 2002-05-22 | 記憶システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6981093B2 (ja) |
| JP (1) | JP2003345528A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005275829A (ja) * | 2004-03-25 | 2005-10-06 | Hitachi Ltd | ストレージシステム |
| JP2006338345A (ja) * | 2005-06-02 | 2006-12-14 | Hitachi Ltd | 仮想テープライブラリ装置、仮想テープライブラリシステムおよび仮想テープ書き込み方法 |
| JP2011524555A (ja) * | 2008-12-04 | 2011-09-01 | 株式会社日立製作所 | 揮発性メモリと不揮発性メモリとを備えたストレージシステム |
| WO2012127636A1 (ja) * | 2011-03-22 | 2012-09-27 | 富士通株式会社 | 情報処理システム、共有メモリ装置及びメモリデータ保存方法 |
| JP2015211256A (ja) * | 2014-04-24 | 2015-11-24 | キヤノン株式会社 | 情報処理装置、情報処理方法、およびプログラム |
| US9619348B2 (en) | 2011-10-31 | 2017-04-11 | Fujitsu Limited | Method, medium, system, and apparatus for supplying power at the time of power outage |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7043610B2 (en) * | 2002-08-19 | 2006-05-09 | Aristos Logic Corporation | System and method for maintaining cache coherency without external controller intervention |
| JP4454299B2 (ja) | 2003-12-15 | 2010-04-21 | 株式会社日立製作所 | ディスクアレイ装置及びディスクアレイ装置の保守方法 |
| CN100531037C (zh) * | 2004-12-24 | 2009-08-19 | 鸿富锦精密工业（深圳）有限公司 | 通用异步收发器桥接电路 |
| US20060200656A1 (en) * | 2005-03-03 | 2006-09-07 | Cardinell Charles S | Apparatus and method to capture data from an embedded device |
| US7802114B2 (en) * | 2007-03-16 | 2010-09-21 | Spansion Llc | State change sensing |
| US8046635B2 (en) * | 2007-04-11 | 2011-10-25 | Rohm Co., Ltd. | Data processing device and data control circuit for use therein |
| WO2009035099A1 (ja) * | 2007-09-14 | 2009-03-19 | Rohm Co., Ltd. | 携帯電話 |
| US8250310B2 (en) * | 2008-07-31 | 2012-08-21 | International Business Machines Corporation | Assigning data to NVRAM of shared access hybrid hard drives |
| WO2013186807A1 (en) * | 2012-06-11 | 2013-12-19 | Hitachi, Ltd. | Disk subsystem and corresponding data restoration method |
| CN102880277A (zh) * | 2012-09-05 | 2013-01-16 | 浪潮(北京)电子信息产业有限公司 | 一种双控磁盘阵列不间断电源冗余保护方法 |
| KR20150129517A (ko) * | 2014-05-12 | 2015-11-20 | 엘에스산전 주식회사 | 메모리 데이터 백업 기능을 갖는 전자장치 |
| US10331584B2 (en) * | 2017-03-09 | 2019-06-25 | Toshiba Memory Corporation | Internal system namespace exposed through use of two local processors and controller memory buffer with two reserved areas |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4096567A (en) | 1976-08-13 | 1978-06-20 | Millard William H | Information storage facility with multiple level processors |
| US5287473A (en) | 1990-12-14 | 1994-02-15 | International Business Machines Corporation | Non-blocking serialization for removing data from a shared cache |
| FR2707774B1 (fr) * | 1993-07-15 | 1995-08-18 | Bull Sa | Procédé de gestion cohérente des échanges entre des niveaux d'une hiérarchie de mémoires à au moins trois niveaux. |
| DE19540915A1 (de) | 1994-11-10 | 1996-05-15 | Raymond Engineering | Redundante Anordnung von Festkörper-Speicherbausteinen |
| US5937174A (en) | 1996-06-28 | 1999-08-10 | Lsi Logic Corporation | Scalable hierarchial memory structure for high data bandwidth raid applications |
| JP2000089916A (ja) * | 1998-09-11 | 2000-03-31 | Fujitsu Ltd | ファイル制御装置 |
| JP2001166993A (ja) * | 1999-12-13 | 2001-06-22 | Hitachi Ltd | 記憶制御装置およびキャッシュメモリの制御方法 |
| JP2003316713A (ja) | 2002-04-26 | 2003-11-07 | Hitachi Ltd | 記憶装置システム |
-
2002
- 2002-05-22 JP JP2002147921A patent/JP2003345528A/ja not_active Withdrawn
-
2003
- 2003-01-31 US US10/355,087 patent/US6981093B2/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005275829A (ja) * | 2004-03-25 | 2005-10-06 | Hitachi Ltd | ストレージシステム |
| JP2006338345A (ja) * | 2005-06-02 | 2006-12-14 | Hitachi Ltd | 仮想テープライブラリ装置、仮想テープライブラリシステムおよび仮想テープ書き込み方法 |
| JP4713951B2 (ja) * | 2005-06-02 | 2011-06-29 | 株式会社日立製作所 | 仮想テープライブラリシステムおよび仮想テープ書き込み方法 |
| JP2011524555A (ja) * | 2008-12-04 | 2011-09-01 | 株式会社日立製作所 | 揮発性メモリと不揮発性メモリとを備えたストレージシステム |
| US8751766B2 (en) | 2008-12-04 | 2014-06-10 | Hitachi, Ltd. | Storage system having volatile memory and non-volatile memory |
| WO2012127636A1 (ja) * | 2011-03-22 | 2012-09-27 | 富士通株式会社 | 情報処理システム、共有メモリ装置及びメモリデータ保存方法 |
| JP5534101B2 (ja) * | 2011-03-22 | 2014-06-25 | 富士通株式会社 | 情報処理システム、共有メモリ装置及びメモリデータ保存方法 |
| US9619348B2 (en) | 2011-10-31 | 2017-04-11 | Fujitsu Limited | Method, medium, system, and apparatus for supplying power at the time of power outage |
| JP2015211256A (ja) * | 2014-04-24 | 2015-11-24 | キヤノン株式会社 | 情報処理装置、情報処理方法、およびプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030221070A1 (en) | 2003-11-27 |
| US6981093B2 (en) | 2005-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8296534B1 (en) | Techniques for using flash-based memory in recovery processing | |
| JP3732869B2 (ja) | 外部記憶装置 | |
| US9262265B2 (en) | Storage system and storage control apparatus | |
| JP2003345528A (ja) | 記憶システム | |
| US6330642B1 (en) | Three interconnected raid disk controller data processing system architecture | |
| US6912669B2 (en) | Method and apparatus for maintaining cache coherency in a storage system | |
| US5579474A (en) | Disk array system and its control method | |
| US7793061B1 (en) | Techniques for using flash-based memory as a write cache and a vault | |
| US8245187B2 (en) | Disk array apparatus | |
| US20070088975A1 (en) | Method and apparatus for mirroring customer data and metadata in paired controllers | |
| JP2003223287A (ja) | 記憶装置、この記憶装置のバックアップ方法及びプログラム | |
| US8650339B2 (en) | Control of data transfer | |
| JP4884721B2 (ja) | 記憶装置のフォーマットを不要としたストレージシステム及び記憶制御方法 | |
| JP2006227964A (ja) | ストレージシステム、処理方法及びプログラム | |
| US6490668B2 (en) | System and method for dynamically moving checksums to different memory locations | |
| JP7318367B2 (ja) | ストレージ制御装置及びストレージ制御プログラム | |
| JP3776438B2 (ja) | 記憶装置 | |
| US11385815B2 (en) | Storage system | |
| US20150019822A1 (en) | System for Maintaining Dirty Cache Coherency Across Reboot of a Node | |
| WO2016006108A1 (ja) | ストレージおよびその制御方法 | |
| JP2020077248A (ja) | ストレージシステム、データ管理方法、及びデータ管理プログラム | |
| JP2019046180A (ja) | 計算機システム、データ管理方法、及びデータ管理プログラム | |
| US20120233420A1 (en) | Fault-tolerant system, memory control method, and computer-readable recording medium storing programs | |
| JP6519266B2 (ja) | 情報処理装置、デバイス、および復旧方法、並びにコンピュータ・プログラム | |
| JPH11154058A (ja) | ディスクアレイ装置及びデータ保守方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050516 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090402 |