JP2003338677A - Method of forming resist pattern for plating and photomask used therefor - Google Patents
Method of forming resist pattern for plating and photomask used thereforInfo
- Publication number
- JP2003338677A JP2003338677A JP2002147116A JP2002147116A JP2003338677A JP 2003338677 A JP2003338677 A JP 2003338677A JP 2002147116 A JP2002147116 A JP 2002147116A JP 2002147116 A JP2002147116 A JP 2002147116A JP 2003338677 A JP2003338677 A JP 2003338677A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- plating
- resist
- forming
- stripping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、多層プリント配線
板や電界放出型表示装置等のめっき用レジストパタ−ン
の形成方法およびそれに用いるフォトマスクに関するも
のである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a resist pattern for plating such as a multilayer printed wiring board and a field emission display device, and a photomask used therefor.
【０００２】[0002]
【従来の技術】近年、電子機器の小型化、軽量化、高機
能化が進み、半導体パッケ−ジ等の小型化、軽量化、多
ピン化、ファインピッチ化、ベアチップ実装等の高密度
実装技術が急速に進展している。それに伴い、実装密度
の向上が求められている一方で、こうした半導体パッケ
−ジ等を搭載するプリント配線板の実装密度も、片面配
線、両面配線、多層化、薄膜軽量化が進められている。2. Description of the Related Art In recent years, electronic devices have become smaller, lighter, and more sophisticated, and semiconductor packages and the like have become smaller, lighter, have more pins, have a fine pitch, and have high-density mounting technology such as bare chip mounting. Is making rapid progress. Along with this, there has been a demand for improvement in mounting density, while the mounting density of a printed wiring board on which such a semiconductor package is mounted is also being reduced to single-sided wiring, double-sided wiring, multilayering, and thin film weight reduction.
【０００３】このようなプリント配線板の回路パタ−ン
の形成方法には、いわゆるサブトラクティブ法、アディ
ティブ法とセミアディティブ法が多用されている。The so-called subtractive method, the additive method and the semi-additive method are often used as the method of forming the circuit pattern of such a printed wiring board.
【０００４】サブトラクティブ法は、典型的には、銅張
積層板にエッチング用レジストパタ−ンを形成した後
に、銅をエッチングして導体回路を形成する方法であ
る。この方法は技術的にはほぼ完成されており、低コス
トではあるが、エッチングの際に生じるサイドエッチン
グ現象のために、回路パタ−ンの底部の幅が上部より広
くなり、また銅箔の厚さ等による制約もあるため、微細
パタ−ンの形成には限界がある。The subtractive method is typically a method of forming a conductive circuit by etching copper after forming a resist pattern for etching on a copper clad laminate. Although this method is technically almost complete and low-cost, the width of the bottom of the circuit pattern is wider than that of the top because of the side etching phenomenon that occurs during etching. Since there are restrictions due to factors such as size, there is a limit to the formation of fine patterns.
【０００５】一方、アディティブ法は、典型的には、基
板上に触媒核を付与した後、めっき用レジストパタ−ン
を形成し、無電解銅めっき処理を行うことにより、導体
回路を形成する方法である。On the other hand, the additive method is typically a method of forming a conductive circuit by forming a resist pattern for plating after applying a catalyst nucleus on a substrate and performing electroless copper plating. is there.
【０００６】また、セミアディティブ法は、基本的に
は、銅張積層板の銅表面にめっき用レジストパタ−ンを
形成し、レジスト開口部に銅めっきを行い、パタ−ン銅
めっき作製後に、めっき用レジストを剥離した後に、最
終的に銅のフラッシュエッチングを行い下地の銅箔をエ
ッチング除去し、絶縁基板上に回路パタ−ンを形成する
方法である。この方法では、配線パタ−ンはめっき用レ
ジストの型に応じて形成されるため、配線パタ−ンの断
面形状は矩形状になり、微細パタ−ンを高密度に形成す
ることが可能である。The semi-additive method basically involves forming a resist pattern for plating on the copper surface of the copper-clad laminate, plating the resist openings with copper, and plating the pattern copper plating, followed by plating. This is a method of finally forming a circuit pattern on an insulating substrate by peeling off the resist for copper and finally performing flash etching of copper to remove the underlying copper foil by etching. In this method, the wiring pattern is formed according to the type of the plating resist, so that the wiring pattern has a rectangular cross-sectional shape, and it is possible to form a fine pattern with high density. .
【０００７】アディティブ法やセミアディティブ法によ
るめっき用レジストとしては、通常、感光性のドライフ
ィルムが用いられており、ドライフィルムには有機溶剤
現像型とアルカリ現像型がある。銅張積層板にドライフ
ィルムをラミネ−トし、所定のパタ−ンを有するフォト
マスクで露光し、現像して、めっき用レジストを形成す
る。ドライフィルムが有機溶剤現像型の場合には、通
常、トリクロルエタンで現像し、めっき後のドライフィ
ルムの剥膜はジクロルエタンで行っており、アルカリ現
像型の場合には、炭酸ナトリウム水溶液で現像し、めっ
き後のドライフィルムの剥膜は水酸化ナトリウムや水酸
化カリウム等の水酸化アルカリの水溶液で行っている。
最近は、環境保全のために、ドライフィルムは急速にア
ルカリ現像型に移行しつつある。A photosensitive dry film is usually used as a plating resist by the additive method or the semi-additive method, and the dry film includes an organic solvent developing type and an alkali developing type. A dry film is laminated on the copper clad laminate, exposed with a photomask having a predetermined pattern, and developed to form a plating resist. When the dry film is an organic solvent development type, it is usually developed with trichloroethane, and the peeling of the dry film after plating is performed with dichloroethane, and in the case of an alkali development type, it is developed with an aqueous sodium carbonate solution, The peeling of the dry film after plating is performed with an aqueous solution of alkali hydroxide such as sodium hydroxide or potassium hydroxide.
Recently, dry films are rapidly shifting to the alkali development type for environmental protection.
【０００８】近年、プリント配線板は回路パタ−ンの微
細化に伴い、電気特性を維持するために、回路パタ−ン
の厚さはより厚くなる傾向にあり、そのためめっき用レ
ジストの厚さも大きくなるが、一方でレジストの開口部
の幅は狭く、開口部間のピッチは小さくなってきてい
る。また、微細パタ−ンで狭ピッチのレジストパタ−ン
を形成するために、基板に対する密着性も高められたレ
ジストが用いられるようになっている。In recent years, with the miniaturization of circuit patterns in printed wiring boards, the circuit patterns tend to be thicker in order to maintain their electrical characteristics. Therefore, the thickness of the plating resist is also increased. However, on the other hand, the width of the openings of the resist is narrow and the pitch between the openings is becoming smaller. Further, in order to form a resist pattern having a fine pitch and a narrow pitch, a resist having improved adhesion to a substrate has been used.
【０００９】しかしながら、狭ピッチでめっき厚の厚い
パタ−ンが求められるに伴い、上記のように、めっきを
使ったアディティブ法やセミアディティブ法により形成
されたプリント配線板において、めっき後のレジスト剥
膜においても除去しきれなかったレジストの残渣が配線
間に残ってしまうという問題が生じてきた。めっき用レ
ジストが基板上に残渣として残ると、あとの銅のフラッ
シュエッチング工程で銅が除去されず、配線パタ−ンの
ショ−トや絶縁不良等の欠陥の原因となってしまう。However, as a pattern with a narrow pitch and a large plating thickness is required, as described above, in a printed wiring board formed by an additive method using plating or a semi-additive method, resist stripping after plating is performed. A problem has arisen in that the residue of the resist that cannot be removed even on the film remains between the wirings. If the plating resist remains on the substrate as a residue, the copper is not removed in the subsequent copper flash etching step, which causes defects such as wiring pattern shorts and insulation failure.
【００１０】また、電界放出型表示装置に用いる前面板
においては、特開２００２−３３０５８号公報に開示さ
れているように、めっきにより構成層である障壁を形成
しているが、アスペクト比の高い障壁を形成する場合、
障壁間にレジスト残渣が挟まり易く、レジスト残渣によ
る画素の欠陥や、パネルになった際に、レジスト残渣の
ためにガスを発生し、画質を低下させパネル寿命を縮め
るという問題があった。Further, in the front plate used in the field emission type display device, as disclosed in Japanese Unexamined Patent Publication No. 2002-33058, a barrier which is a constituent layer is formed, but it has a high aspect ratio. When forming a barrier,
There is a problem that a resist residue is apt to be sandwiched between the barriers, a pixel defect is caused by the resist residue, and when a panel is formed, gas is generated due to the resist residue, which deteriorates image quality and shortens panel life.
【００１１】このため、めっき用レジストの残渣を除去
する方法として、例えば、特開昭６０−２０６１９０号
公報には、基板を硫酸等の強酸中に浸漬した後、ブラッ
シングして残渣を除去する方法が記載されている。しか
しながら、特開昭６０−２０６１９０号公報が開示して
いる方法は、強酸中に浸漬するために、基板を構成する
金属に影響を与えることが多く、さらに機械的なブラッ
シングは基板に損傷を与え易いという問題があった。Therefore, as a method for removing the residue of the plating resist, for example, in Japanese Patent Laid-Open No. 206190/1985, the substrate is immersed in a strong acid such as sulfuric acid and then brushed to remove the residue. Is listed. However, the method disclosed in JP-A-60-206190 often affects the metal constituting the substrate because it is immersed in a strong acid, and mechanical brushing damages the substrate. There was a problem that it was easy.
【００１２】[0012]
【発明が解決しようとする課題】上記のめっき配線間に
レジストが残る問題は、めっき配線が微細になるほど、
めっき配線厚が厚くなるほど発生し易くなる。これは、
めっき後のレジスト剥膜の際に、剥膜液により膨潤した
レジストがめっき配線間に物理的に挟まり、抜け出せな
くなり、基板に固着してしまうことが大きな原因であ
る。あるいは、あまりにも狭ピッチのめっき配線の場
合、配線間に挟まったレジストの砕片化が進まないこと
にも起因している。さらに、溶解剥膜型のレジストであ
っても、めっき配線が狭ピッチになった場合には、剥膜
液のレジストへの浸透が十分円滑に行われず、レジスト
剥膜時間が増大するといった問題が起こる。The problem that the resist remains between the plated wirings is that the finer the plated wirings,
The thicker the plated wiring, the more likely it is to occur. this is,
When the resist is stripped off after plating, the major cause is that the resist swelled by the stripping solution is physically sandwiched between the plated wirings, cannot escape, and sticks to the substrate. Alternatively, in the case of a plated wiring having a too narrow pitch, it is caused by the fact that the resist sandwiched between the wirings does not break up. Further, even in the case of a solution peeling type resist, when the plating wiring has a narrow pitch, the penetration of the peeling solution into the resist is not sufficiently performed, and the resist peeling time increases. Occur.
【００１３】そこで、本発明は上記の問題点を解消する
ためになされたものである。その目的は、基板や基板上
の金属に損傷や影響を与えず、レジスト剥膜が容易なめ
っき用レジストパタ−ン形成方法およびそれに用いるフ
ォトマスクを提供することである。Therefore, the present invention has been made to solve the above problems. An object of the present invention is to provide a method for forming a resist pattern for plating, which does not damage or affect a substrate or a metal on the substrate and facilitates resist stripping, and a photomask used therefor.
【００１４】[0014]
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１の発明に係わるめっき用レジストパタ−
ン形成方法は、基板上に感光性のレジスト層を設け、フ
ォトマスクを用いて露光してめっき用レジストパタ−ン
を形成し、めっき後に該レジストパタ−ンを剥膜するめ
っき方法において、該レジスト層にめっき用開口部パタ
−ンと剥膜用ダミ−パタ−ンとが設けられたことを特徴
とするものである。剥膜用ダミ−パタ−ンは、レジスト
パタ−ンの剥膜を促進するために設けられ、しかもめっ
きされないパタ−ンである。In order to solve the above problems, a resist pattern for plating according to the invention of claim 1
The method for forming a resist is a plating method in which a photosensitive resist layer is provided on a substrate, a resist pattern for plating is formed by exposure using a photomask, and the resist pattern is peeled off after plating. An opening pattern for plating and a damascene pattern for film peeling are provided on the plate. The stripping damascene pattern is a pattern that is provided to accelerate the stripping of the resist pattern and is not plated.
【００１５】請求項２の発明に係わるめっき用レジスト
パタ−ン形成方法は、剥膜用ダミ−パタ−ンが少なくと
も隣接するめっき用開口部パタ−ンの間に設けられてお
り、めっき用開口部パタ−ンには接していないことを特
徴とするものである。According to a second aspect of the present invention, there is provided a plating resist pattern forming method, wherein a stripping damascene pattern is provided between at least adjacent plating opening patterns. It is characterized by not touching the pattern.
【００１６】請求項３の発明に係わるめっき用レジスト
パタ−ン形成方法は、剥膜用ダミ−パタ−ンの解像する
深さが基板上のレジスト層の厚さ以下であることを特徴
とするものである。The method of forming a resist pattern for plating according to the invention of claim 3 is characterized in that the depth of resolution of the stripping damascene pattern is not more than the thickness of the resist layer on the substrate. It is a thing.
【００１７】請求項４の発明に係わるめっき用レジスト
パタ−ン形成方法は、剥膜用ダミ−パタ−ンが形成され
る基板部分が、めっき用開口部パタ−ンが形成される基
板部分と電気的に導通していない場合において、前記剥
膜用パタ−ンの解像する深さが基板上のレジスト層の厚
さと同じであることを特徴とするものである。According to a fourth aspect of the present invention, there is provided a method of forming a resist pattern for plating, wherein the substrate portion on which the stripping damascene pattern is formed is electrically connected to the substrate portion on which the opening pattern for plating is formed. In the case where the film is not electrically connected, the depth of resolution of the film stripping pattern is the same as the thickness of the resist layer on the substrate.
【００１８】請求項５の発明に係わるレジストパタ−ン
形成方法に使用するフォトマスクは、 一主面上にめっ
き用開口部パタ−ンと剥膜用ダミ−パタ−ンが設けられ
ていることを特徴とするものである。In the photomask used in the resist pattern forming method according to the fifth aspect of the present invention, an opening pattern for plating and a damascene pattern for stripping are provided on one main surface. It is a feature.
【００１９】請求項６の発明に係るレジストパタ−ン形
成方法に使用するフォトマスクは、フォトマスクに設け
られる剥膜用ダミ−パタ−ンの線幅が感光性レジストプ
ロセスの解像限界以下であることを特徴とするものであ
る。In the photomask used in the resist pattern forming method according to the sixth aspect of the present invention, the line width of the stripping damascene pattern provided on the photomask is not more than the resolution limit of the photosensitive resist process. It is characterized by that.
【００２０】[0020]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明を用いて、一例とし
て、プリント配線板の基板上にめっきパタ−ンを形成す
る工程を示す概略図である。図２は図１（ｄ）の工程の
一部分を抜き出した概略平面図であり、図１（ｄ）は図
２のＡ−Ａ線における断面図に相当する。図３は本発明
のめっき用レジストパタ−ンの形成に用いるフォトマス
クの一部分の平面図であり、図１（ｂ）において、ネガ
型のレジストを使用する場合のフォトマスクとして例示
している。本発明のめっき用レジストパタ−ン形成方法
は、ポジ型レジストにも適用可能であり、その場合のフ
ォトマスクは、ポジレジストのプロセスに適合するよう
にネガポジが反転した形態となる。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a schematic view showing a process of forming a plating pattern on a substrate of a printed wiring board by using the present invention. FIG. 2 is a schematic plan view in which a part of the process of FIG. 1D is extracted, and FIG. 1D corresponds to a cross-sectional view taken along the line AA of FIG. FIG. 3 is a plan view of a part of the photomask used for forming the resist pattern for plating of the present invention, which is illustrated in FIG. 1B as a photomask when a negative resist is used. The method for forming a resist pattern for plating of the present invention can be applied to a positive type resist, and the photomask in that case has a form in which the negative and positive are inverted so as to be compatible with the positive resist process.
【００２１】図１に基づき、めっき用レジストパタ−ン
形成方法の手順を説明する。図１（ａ）に示すように、
絶縁基板１の上に、一定厚さの銅箔２が張り合わされた
銅張積層板を用意する。次に、図１（ｂ）に示すよう
に、銅箔２上に感光性レジスト層３を形成し、フォトマ
スク４を用いて紫外線８で露光する。感光性レジスト層
３としては、作業が容易なドライフィルムレジストが好
ましいが、溶液型のレジストの使用も可能である。The procedure of the method of forming a resist pattern for plating will be described with reference to FIG. As shown in FIG.
A copper clad laminate is prepared by laminating a copper foil 2 having a certain thickness on an insulating substrate 1. Next, as shown in FIG. 1B, a photosensitive resist layer 3 is formed on the copper foil 2 and exposed to ultraviolet rays 8 using a photomask 4. As the photosensitive resist layer 3, a dry film resist which is easy to work is preferable, but a solution type resist can also be used.
【００２２】フォトマスク４の一主面上には、図１
（ｂ）および図３に示すように、透明なガラス基板５上
に、クロムや酸化クロム等の遮光性薄膜で、めっき用開
口部パタ−ン６と剥膜用ダミ−パタ−ン７が設けられて
いる。フォトマスク４に設ける剥膜用ダミ−パタ−ン７
の線幅（横）寸法は、感光性レジストプロセスの解像限
界以下の線幅であり、線状または点状の遮光パタ−ン
を、線状パタ−ンならば単独もしくは一定間隔で複数、
点状パタ−ンならば集合して形成する。例えば、感光性
レジストの厚さが５０μｍで、通常の紫外線ランプある
いはキセノンランプで等倍露光する場合には、感光性レ
ジストプロセスの解像限界は略５μｍ程度である。した
がって、フォトマスク上における剥膜用ダミ−パタ−ン
７の線幅（横）を５μｍ以下とするのが好ましい。遮光
パタ−ンの長さ（縦）方向の寸法は、めっき用開口部パ
タ−ンと略同じ程度の長さに設定すればよいが、特に限
定はされず、さらに長くてもよいしあるいは短くてもよ
い。On the main surface of the photomask 4, FIG.
As shown in FIG. 3B and FIG. 3, a transparent glass substrate 5 is provided with an opening pattern 6 for plating and a damascene pattern 7 for peeling with a light-shielding thin film such as chromium or chromium oxide. Has been. Stripping pattern 7 provided on the photomask 4
The line width (horizontal) dimension is a line width less than or equal to the resolution limit of the photosensitive resist process.
If it is a dot pattern, it is formed collectively. For example, when the photosensitive resist has a thickness of 50 μm and is subjected to equal-magnification exposure with an ordinary ultraviolet lamp or xenon lamp, the resolution limit of the photosensitive resist process is about 5 μm. Therefore, it is preferable to set the line width (horizontal) of the stripping damascene pattern 7 on the photomask to 5 μm or less. The length (vertical) dimension of the light-shielding pattern may be set to be approximately the same as the length of the plating opening pattern, but is not particularly limited, and may be longer or shorter. May be.
【００２３】剥膜用ダミ−パタ−ン７は、基板上の狭ピ
ッチの配線間等のめっきした時にレジスト残渣が発生し
易い場所に、少なくとも隣接しためっき開口部パタ−ン
の間に設けるのが好ましい。この場合、剥膜用ダミ−パ
タ−ン７がめっき開口部パタ−ンに接していると、めっ
きの成長に伴いダミ−パタ−ン部の上部もめっきされて
しまうので、開口部パタ−ンとは例え近接していても接
しないようにしておく。また、隣接するめっき開口部パ
タ−ンが離れている場合には、両パタ−ンの間に複数の
剥膜用ダミ−パタ−ンを設けることも可能である。The stripping damascene pattern 7 is provided at least between adjacent plating opening patterns at a place where a resist residue is likely to be generated during plating such as between narrow pitch wirings on a substrate. Is preferred. In this case, if the peeling damascene pattern 7 is in contact with the plating opening pattern, the upper part of the damascene pattern is also plated with the growth of the plating, and therefore the opening pattern. Even if they are close to each other, do not touch them. Further, when adjacent plating opening patterns are separated from each other, it is possible to provide a plurality of film stripping dummy patterns between both patterns.
【００２４】露光後、所定の現像液で現像して、図１
（ｃ）に示すように、配線パタ−ンを設けるためのめっ
き用開口部パタ−ン９と、剥膜用ダミ−パタ−ン１０が
設けられためっき用レジストパタ−ン１１を形成する。
本発明においては、フォトマスク上に設けた剥膜用ダミ
−パタ−ンの線幅が、感光性レジストプロセスの解像限
界以下であるため、剥膜用ダミ−パタ−ン１０の解像す
る深さは基板上のレジスト厚以下であり、剥膜用ダミ−
パタ−ン１０の底部にはレジストが残っている。After exposure, it is developed with a predetermined developing solution,
As shown in (c), an opening pattern 9 for plating for providing a wiring pattern, and a resist pattern 11 for plating provided with a damascene pattern 10 for peeling film are formed.
In the present invention, since the line width of the damascene pattern for film stripping provided on the photomask is less than the resolution limit of the photosensitive resist process, the damascene pattern for film stripping 10 is resolved. The depth is less than the resist thickness on the substrate,
The resist remains on the bottom of the pattern 10.
【００２５】次に、図１（ｄ）に示すように、めっき用
開口部パタ−ン９の開口部に、電気めっきまたは化学め
っきにより、銅めっきパタ−ン１２による配線を所定の
厚さに形成する。このとき、剥膜用ダミ−パタ−ン１０
は銅箔２の表面までは解像しておらずレジストが残って
いるので、めっきされない。図１（ｄ）の上面図である
図２には、剥膜用ダミ−パタ−ン１０の輪郭は識別し得
るものの、めっきされていない状態を示している。Next, as shown in FIG. 1 (d), the wiring of the copper plating pattern 12 is formed in the opening of the plating opening pattern 9 by electroplating or chemical plating to a predetermined thickness. Form. At this time, the stripping pattern 10
Since the surface of the copper foil 2 is not resolved and the resist remains, it is not plated. In FIG. 2, which is a top view of FIG. 1D, the outline of the stripping damascene pattern 10 is identifiable but not plated.
【００２６】その後、剥膜用ダミ−パタ−ン１０を感光
性レジストの所定の剥膜液にて剥膜するが、少なくとも
隣接するめっき用開口部パタ−ンの間に剥膜用ダミ−パ
タ−ン１０があることで、剥膜液のレジストの深さ方向
への浸透が加速され、レジストが膨潤剥膜型である場合
はより膨潤し易くなり、また、レジストが溶解剥膜型で
ある場合には剥膜時間が短縮でき、いずれの型の場合に
もレジスト残渣が残らなくなる（図１（ｅ））。Thereafter, the stripping damascene pattern 10 is stripped with a predetermined stripping solution for the photosensitive resist. The stripping damascene pattern is at least provided between the adjacent opening patterns for plating. The presence of the ane-10 accelerates the penetration of the stripping solution into the depth direction of the resist, and when the resist is the swollen stripping type, it is more likely to swell, and the resist is the dissolution stripping type. In this case, the stripping time can be shortened, and no resist residue remains in any type (FIG. 1 (e)).
【００２７】レジストを剥膜除去した後、銅箔２をフラ
ッシュエッチングし、図１（ｆ）に示すように、絶縁基
板1上に独立した銅配線パタ−ンを形成する。レジスト
残渣がないので、エッチング残りは生じない。After removing the resist film, the copper foil 2 is flash-etched to form an independent copper wiring pattern on the insulating substrate 1 as shown in FIG. Since there is no resist residue, no etching residue occurs.
【００２８】[0028]
【実施例】本発明を電界放出型ディスプレイ用部材の製
造に用いた例について、図面を用いて説明する。EXAMPLE An example in which the present invention is used for manufacturing a member for a field emission display will be described with reference to the drawings.
【００２９】図４（ａ）に示すように、厚さ１．１ｍｍ
のガラス基板１４上に、スパッタリング法により酸化ク
ロムを４０ｎｍ、クロムを１００ｎｍ成膜し、２層膜よ
りなるブラックマトリックス層１５を形成した。続い
て、スパッタリング法で金を１００ｎｍ積層し、導電性
中間層１６とした。As shown in FIG. 4A, the thickness is 1.1 mm.
Chromium oxide having a thickness of 40 nm and chromium having a thickness of 100 nm were formed on the glass substrate 14 by a sputtering method to form a black matrix layer 15 composed of a two-layer film. Subsequently, gold was deposited to a thickness of 100 nm by a sputtering method to form a conductive intermediate layer 16.
【００３０】次に、上記の金の導電性中間層１６の上
に、感光性レジスト（東京応化工業（株）製ＯＦＰＲ−
８００）を１．５μｍ塗布し、長方形状の開口部（７０
×２８０μｍ）を、開口部の幅方向にピッチ１１０μ
ｍ、長さ方向にピッチ３３０μｍで複数設けたフォトマ
スクにより、紫外線露光し、現像してレジストパタ−ン
を形成した。次に、ヨウ素系エッチング液（ヨウ素：ヨ
ウ化カリウム：水：エタノ−ル＝０．５：０．９：４：
１）に浸漬して、レジストに覆われていない金の導電性
中間層をエッチング除去し、水洗後、クロムのエッチン
グ液（ザ・インクテック（株）製ＭＲ−ＥＳ）にてクロ
ムと酸化クロム層をエッチング除去し、続いて、レジス
トを剥膜して画素用開口部１９を形成した（図４
（ｂ））。Next, a photosensitive resist (OFPR- manufactured by Tokyo Ohka Kogyo Co., Ltd.) was formed on the gold conductive intermediate layer 16.
800) is applied to a thickness of 1.5 μm and a rectangular opening (70
× 280 μm) with a pitch of 110 μ in the width direction of the opening.
A resist pattern was formed by UV exposure and development using a photomask having a plurality of m and a pitch of 330 μm in the length direction. Next, an iodine-based etching solution (iodine: potassium iodide: water: ethanol = 0.5: 0.9: 4:
1) The conductive intermediate layer of gold which is not covered with the resist is removed by etching, and after washing with water, chromium and chromium oxide are added with an etching solution of chromium (MR-ES manufactured by The Inktech Co., Ltd.). The layer was removed by etching, and then the resist was peeled off to form the pixel opening portion 19 (FIG. 4).
(B)).
【００３１】上記の基板に５０μｍ厚のドライフィルム
レジスト（ニチゴ−・モ−トン（株）製、アルフォＮＩ
Ｔ２５０）をラミネ−トし、めっきにて形成する障壁用
開口部パタ−ンとレジストを除去し易くするための剥膜
用ダミ−パタ−ンを設けたフォトマスク２１により、紫
外線２２で露光を行った（図４（ｃ））。この工程に用
いたフォトマスク２１は、めっきにて形成する長方形状
の障壁用開口部（３０×２８０μｍ）パタ−ンを、開口
部の幅方向にピッチ１１０μｍ、長さ方向にピッチ３３
０μｍで複数設け、レジストを除去し易くするための剥
膜用ダミ−パタ−ン（４×３００μｍ）を障壁用開口部
パタ−ンの中間に幅方向にピッチ１１０μｍ、長さ方向
にピッチ３３０μｍで複数設けてある。A 50 μm thick dry film resist (Nichigo Morton Co., Ltd., Alfo NI
T250) is laminated, and a photomask 21 provided with a barrier opening pattern formed by plating and a peeling film dummy pattern for facilitating removal of the resist is exposed to ultraviolet light 22. It carried out (FIG.4 (c)). In the photomask 21 used in this step, a rectangular barrier opening (30 × 280 μm) pattern formed by plating has a pitch of 110 μm in the width direction of the opening and a pitch of 33 in the length direction.
A plurality of delamination patterns (4 × 300 μm) for facilitating the removal of the resist are provided at a pitch of 110 μm in the width direction and a pitch of 330 μm in the length direction in the middle of the barrier opening pattern. There are multiple.
【００３２】続いて、炭酸ナトリウムの１重量％水溶液
で現像して、図４（ｄ）に示すように、障壁めっき用開
口部パタ−ン２３と剥膜用ダミ−パタ−ン２４を有する
めっき用レジストパタ−ン２５を形成した。本実施例で
の感光性レジストの解像限界は略５μｍなので、線幅４
μｍの剥膜用ダミ−パタ−ンの深さはガラス基板１４に
まで到達しておらず、底部にはレジストが残っている。Subsequently, the plate is developed with a 1% by weight aqueous solution of sodium carbonate, and as shown in FIG. 4 (d), a plate having an opening pattern 23 for barrier plating and a damy pattern 24 for peeling film. A resist pattern 25 was formed. Since the resolution limit of the photosensitive resist in this embodiment is about 5 μm, the line width is 4
The depth of the peeling damascene pattern of μm does not reach the glass substrate 14, and the resist remains at the bottom.
【００３３】なお、本実施例のように、剥膜用ダミ−パ
タ−ン２４により開口される部分が、めっき用開口部パ
タ−ン２３と電気的に導通していない場合に限っては、
剥膜用ダミ−パタ−ン２４の深さが基板１４にまで到達
していてもめっきされないので、線幅の広い剥膜用ダミ
−パタ−ンを使用することが可能である。Note that, as in the present embodiment, only when the portion opened by the film stripping dummy pattern 24 is not electrically connected to the plating opening pattern 23,
Even if the depth of the stripping dampening pattern 24 reaches the substrate 14, it is not plated, so that it is possible to use a stripping stripping damy pattern having a wide line width.
【００３４】次に、めっき用レジストパタ−ン２５の開
口部に、スルファミン酸ニッケル浴にて、温度５０℃、
電流密度２Ａ／ｄｍ2にてニッケルめっきを行い、障壁
層２６を形成した（図４（ｅ））。続いて、めっき用レ
ジストパタ−ン２５を５％水酸化カリウム水溶液を用い
て剥膜し、レジスト残渣のない電界放出型ディスプレイ
用部材を得た（図４（ｆ））。Next, in the opening of the resist pattern 25 for plating, a nickel sulfamate bath was used at a temperature of 50 ° C.
Nickel plating was performed at a current density of 2 A / dm 2 to form the barrier layer 26 (FIG. 4 (e)). Subsequently, the resist pattern 25 for plating was peeled off using a 5% potassium hydroxide aqueous solution to obtain a field emission display member having no resist residue (FIG. 4 (f)).
【００３５】上記の部材を用いて、通常の方法により、
上記部材上に赤、青、緑色用の感光性の蛍光体塗料を順
次塗布し、露光し、現像して、３色の蛍光体塗料層をブ
ラックマトリックス層の開口部に形成した。次に、４０
０℃で３０分加熱し、各々の開口部に順次赤、青、緑色
の蛍光体層を設けた電界放出型ディスプレイ用前面板を
作製した。Using the above-mentioned members, by the usual method,
Photosensitive phosphor coatings for red, blue and green were sequentially applied on the above member, exposed and developed to form phosphor coating layers of three colors in the openings of the black matrix layer. Then 40
It was heated at 0 ° C. for 30 minutes, and a front plate for a field emission display in which red, blue and green phosphor layers were sequentially provided in each opening was produced.
【００３６】次に、上記の前面板と別途作製した背面板
を組み合わせ、電界放出型ディスプレイを作製した。こ
のディスプレイを表示したところ、レジストの残渣に起
因するガス発生がないため、高品質の画像が得られた。Next, a field emission display was manufactured by combining the above-mentioned front plate and a separately manufactured back plate. When this display was displayed, a high-quality image was obtained because no gas was generated due to the residue of the resist.
【００３７】[0037]
【発明の効果】本発明によれば、感光性レジストを用い
るめっきパタ−ン形成方法において、レジスト剥膜工程
後に、めっき配線間あるいはめっき障壁間に残るレジス
ト残渣を解消でき、微細で狭ピッチのめっき配線で高い
信頼性を有する多層配線板、あるいは高アスペクト比の
めっき障壁を有しガス発生がない電界放出型ディスプレ
イ用前面板を供することができる。本発明によるめっき
パタ−ン形成方法は、微細、狭ピッチ、高アスペクト比
のめっきを行う他のめっき製品にも適用することができ
る。According to the present invention, in the method of forming a plating pattern using a photosensitive resist, it is possible to eliminate the resist residue left between the plating wirings or between the plating barriers after the resist stripping step, and to obtain a fine and narrow pitch. It is possible to provide a multilayer wiring board having high reliability with plated wiring, or a front panel for a field emission display having a high aspect ratio plating barrier and not generating gas. The method of forming a plating pattern according to the present invention can be applied to other plated products that perform fine, narrow pitch, and high aspect ratio plating.
【図１】 本発明を用いてプリント配線板にめっきパタ
−ンを形成する工程を示す概略図FIG. 1 is a schematic view showing a process of forming a plating pattern on a printed wiring board using the present invention.
【図２】 図１の工程の一部分を抜き出した概略平面図FIG. 2 is a schematic plan view showing a part of the process of FIG.
【図３】 本発明のめっき用レジストパタ−ン形成に用
いるフォトマスクの一部分の平面図FIG. 3 is a plan view of a part of a photomask used for forming a resist pattern for plating according to the present invention.
【図４】 本発明を用いた電界放出型ディスプレイ用部
材の製造工程概略図FIG. 4 is a schematic view of a manufacturing process of a field emission display member using the present invention.
１ 絶縁基板 ２ 銅箔 ３ 感光性レジスト層 ４、２１ フォトマスク ５ ガラス基板 ６ フォトマスク上のめっき用開口部パタ−ン ７ フォトマスク上の剥膜用ダミ−パタ−ン ８、２２ 紫外線 ９、２３ レジストのめっき用開口部パタ−ン １０、２４ レジストの剥膜用ダミ−パタ−ン １１、２５ めっき用レジストパタ−ン １２ 銅めっきパタ−ン １３ エッチングされた銅箔 １４ ガラス基板 １５ ブラックマトリックス層 １６ 導電性中間層 １７ パタ−ン化されたブラックマトリックス層 １８ パタ−ン化された導電性中間層 １９ 画素用開口部 ２０ ドライフィルムレジスト層 ２６ 障壁層 1 Insulation board 2 copper foil 3 Photosensitive resist layer 4, 21 Photomask 5 glass substrates 6 Opening pattern for plating on photomask 7 Dummy pattern for stripping on photomask 8,22 UV 9,23 Opening pattern for resist plating Dummy pattern for resist stripping 11,25 Plating resist pattern 12 Copper plating pattern 13 Etched copper foil 14 glass substrate 15 Black matrix layer 16 Conductive intermediate layer 17 patterned black matrix layer 18 Patterned conductive intermediate layer 19 pixel aperture 20 Dry film resist layer 26 Barrier layer
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H095 BA12 BB02 BC09 2H097 GA45 LA09 LA11 4K024 AA03 AA09 AB08 BA09 BB11 BC02 FA11 FA12 GA16 5E343 AA02 AA12 BB24 CC62 DD43 DD76 ER12 ER16 ER18 GG08 GG20 ─────────────────────────────────────────────────── ─── Continued front page F term (reference) 2H095 BA12 BB02 BC09 2H097 GA45 LA09 LA11 4K024 AA03 AA09 AB08 BA09 BB11 BC02 FA11 FA12 GA16 5E343 AA02 AA12 BB24 CC62 DD43 DD76 ER12 ER16 ER18 GG08 GG20
Claims (6)
ォトマスクを用いて露光してめっき用レジストパタ−ン
を形成し、めっき後に該レジストパタ−ンを剥膜するめ
っき方法において、該レジスト層にめっき用開口部パタ
−ンと剥膜用ダミ−パタ−ンとが設けられたことを特徴
とするめっき用レジストパタ−ン形成方法。1. A plating method in which a photosensitive resist layer is provided on a substrate, a resist pattern for plating is formed by exposure using a photomask, and the resist pattern is stripped after plating. A method for forming a resist pattern for plating, characterized in that an opening pattern for plating and a damascene pattern for peeling are provided on the plate.
隣接するめっき用開口部パタ−ンの間に設けられてお
り、めっき用開口部パタ−ンには接していないことを特
徴とする請求項１記載のめっき用レジストパタ−ン形成
方法。2. The peeling damascene pattern is provided at least between adjacent plating opening patterns, and is not in contact with the plating opening pattern. The method for forming a resist pattern for plating according to claim 1.
さが基板上のレジスト層の厚さ以下であることを特徴と
する請求項１ないし２のいずれかに記載のめっき用レジ
ストパタ−ン形成方法。3. The plating according to claim 1, wherein the depth of resolution of the stripping damascene pattern is not more than the thickness of the resist layer on the substrate. Method of forming resist pattern.
基板部分が、めっき用開口部パタ−ンが形成される基板
部分と電気的に導通していない場合において、前記剥膜
用パタ−ンの解像する深さが基板上のレジスト層の厚さ
と同じであることを特徴とする請求項１ないし２のいず
れかに記載のめっき用レジストパタ−ン形成方法。4. The peeling film is formed when the substrate portion on which the peeling damascene pattern is formed is not electrically connected to the substrate portion on which the plating opening pattern is formed. 3. The method for forming a resist pattern for plating according to claim 1, wherein the resolution of the pattern is the same as the thickness of the resist layer on the substrate.
膜用ダミ−パタ−ンが設けられていることを特徴とする
請求項１ないし４のいずれかに記載のレジストパタ−ン
形成方法に使用するフォトマスク。5. The resist pattern according to any one of claims 1 to 4, wherein an opening pattern for plating and a damascene pattern for stripping are provided on one main surface. Photomask used for forming method.
ミ−パタ−ンの線幅が感光性レジストプロセスの解像限
界以下であることを特徴とする請求項５に記載のフォト
マスク。6. The photomask according to claim 5, wherein the line width of the stripping damascene pattern provided on the photomask is less than or equal to the resolution limit of the photosensitive resist process.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002147116A JP2003338677A (en) | 2002-05-22 | 2002-05-22 | Method of forming resist pattern for plating and photomask used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002147116A JP2003338677A (en) | 2002-05-22 | 2002-05-22 | Method of forming resist pattern for plating and photomask used therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003338677A true JP2003338677A (en) | 2003-11-28 |
Family
ID=29705832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002147116A Withdrawn JP2003338677A (en) | 2002-05-22 | 2002-05-22 | Method of forming resist pattern for plating and photomask used therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003338677A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294546A (en) * | 2004-03-31 | 2005-10-20 | Casio Comput Co Ltd | Forming method of plated pattern |
| JP2007046109A (en) * | 2005-08-10 | 2007-02-22 | Seiko Instruments Inc | Electroforming mold, electroformed component and method of producing electroformed component |
| JP2008112493A (en) * | 2006-10-30 | 2008-05-15 | Shinka Jitsugyo Kk | Method for manufacturing thin-film magnetic head |
| KR101162089B1 (en) | 2011-06-28 | 2012-07-03 | 아페리오(주) | Method for manufacturing a flip-chip bump |
| JP2015206949A (en) * | 2014-04-22 | 2015-11-19 | 住友電工プリントサーキット株式会社 | Photomask and method for manufacturing electronic component, and printed wiring board |
| JP2019525481A (en) * | 2016-08-19 | 2019-09-05 | ハニーウェル フェデラル マニファクチャリング アンド テクノロジーズ， エルエルシー | Circuit board and method for forming the same |
-
2002
- 2002-05-22 JP JP2002147116A patent/JP2003338677A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294546A (en) * | 2004-03-31 | 2005-10-20 | Casio Comput Co Ltd | Forming method of plated pattern |
| JP2007046109A (en) * | 2005-08-10 | 2007-02-22 | Seiko Instruments Inc | Electroforming mold, electroformed component and method of producing electroformed component |
| JP2008112493A (en) * | 2006-10-30 | 2008-05-15 | Shinka Jitsugyo Kk | Method for manufacturing thin-film magnetic head |
| KR101162089B1 (en) | 2011-06-28 | 2012-07-03 | 아페리오(주) | Method for manufacturing a flip-chip bump |
| JP2015206949A (en) * | 2014-04-22 | 2015-11-19 | 住友電工プリントサーキット株式会社 | Photomask and method for manufacturing electronic component, and printed wiring board |
| JP2019525481A (en) * | 2016-08-19 | 2019-09-05 | ハニーウェル フェデラル マニファクチャリング アンド テクノロジーズ， エルエルシー | Circuit board and method for forming the same |
| JP7042797B2 (en) | 2016-08-19 | 2022-03-28 | ハニーウェル フェデラル マニファクチャリング アンド テクノロジーズ， エルエルシー | Circuit board and its formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4520392B2 (en) | Printed circuit board manufacturing method | |
| KR101022914B1 (en) | Method of manufacturing printed circuit board | |
| JP2000013019A (en) | Built-up multilayer printed wiring board and its manufacture | |
| JP2003338677A (en) | Method of forming resist pattern for plating and photomask used therefor | |
| US8074352B2 (en) | Method of manufacturing printed circuit board | |
| JPH0794865A (en) | Manufacture of multilayered board | |
| CN103025068A (en) | Method for manuracturing printed circuit board with via and fine pitch circuit and printed circuit board by the same method | |
| KR20040061410A (en) | PCB with the plated through holes filled with copper with copper and the fabricating method thereof | |
| JP2003204152A (en) | Manufacturing method for double-sided wiring board | |
| US5773198A (en) | Method of forming high resolution circuitry by depositing a polyvinyl alcohol layer beneath a photosensitive polymer layer | |
| CN102686052A (en) | Flexible printed circuit board and manufacture method thereof | |
| JP2005136282A (en) | Multilayer wiring substrate and its manufacturing method | |
| TWI810843B (en) | Conductive structure and manufacturing method thereof | |
| US20240032207A1 (en) | Method for Manufacturing a Sheet with Double-Sided Structured Conducting Layers for Electronic Applications | |
| KR100911204B1 (en) | Manufacturing method of build-up high density printed curcuit board | |
| JPH077264A (en) | Manufacture of printed wiring board | |
| JP2003273510A (en) | Manufacturing method for printed substrate | |
| KR20070113706A (en) | Method of electrolytic gold plating for printed circuit board | |
| JP4439681B2 (en) | Manufacturing method of inspection board for wiring board | |
| JP2002134911A (en) | Method for manufacturing circuit board having conducting via | |
| JP2003298205A (en) | Manufacturing method of printed wiring board | |
| TWM643781U (en) | Build-up circuit board | |
| JP2012074557A (en) | Multilayer printed wiring board and manufacturing method therefor, and multilayer build-up wiring board and manufacturing method therefor | |
| JP2002314228A (en) | Wiring circuit board and its manufacturing method | |
| KR20100068747A (en) | Manufacturing method for printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050802 |