JP2003338401A - 厚膜型チップ抵抗器及びその製造方法 - Google Patents
厚膜型チップ抵抗器及びその製造方法Info
- Publication number
- JP2003338401A JP2003338401A JP2002145700A JP2002145700A JP2003338401A JP 2003338401 A JP2003338401 A JP 2003338401A JP 2002145700 A JP2002145700 A JP 2002145700A JP 2002145700 A JP2002145700 A JP 2002145700A JP 2003338401 A JP2003338401 A JP 2003338401A
- Authority
- JP
- Japan
- Prior art keywords
- film
- internal electrode
- films
- electrode films
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【課題】 大気中の湿気や硫化ガス等の腐食ガスが抵抗
体や電極の表面へ侵入する事を許さない耐腐食性の良い
厚膜型チップ抵抗器及びその製造方法の提供。 【解決手段】 方形状の絶縁基板1上に、当該絶縁基板
1の両端部に跨る抵抗膜2と、当該抵抗膜2の両端部と
重なる一対の内部電極膜3と、前記抵抗膜2及び前記両
内部電極膜3上を覆う一連の保護膜4と、前記それぞれ
の内部電極膜3と外部回路とを中継する一対の外部電極
膜5とを具備し、前記外部電極膜5は、前記絶縁基板1
の両端部にそれぞれ前記保護膜4を挟んで前記内部電極
膜3と対向して形成され、前記保護膜4には、相対向し
ている内部電極膜3と外部電極膜5との間を貫通するレ
ーザ溝20が形成され、当該レーザ溝20には、前記内
部電極膜3と外部電極膜5との間を導通せしめる導電領
域21が形成されている厚膜型チップ抵抗器と、その製
造方法。
体や電極の表面へ侵入する事を許さない耐腐食性の良い
厚膜型チップ抵抗器及びその製造方法の提供。 【解決手段】 方形状の絶縁基板1上に、当該絶縁基板
1の両端部に跨る抵抗膜2と、当該抵抗膜2の両端部と
重なる一対の内部電極膜3と、前記抵抗膜2及び前記両
内部電極膜3上を覆う一連の保護膜4と、前記それぞれ
の内部電極膜3と外部回路とを中継する一対の外部電極
膜5とを具備し、前記外部電極膜5は、前記絶縁基板1
の両端部にそれぞれ前記保護膜4を挟んで前記内部電極
膜3と対向して形成され、前記保護膜4には、相対向し
ている内部電極膜3と外部電極膜5との間を貫通するレ
ーザ溝20が形成され、当該レーザ溝20には、前記内
部電極膜3と外部電極膜5との間を導通せしめる導電領
域21が形成されている厚膜型チップ抵抗器と、その製
造方法。
Description
【0001】
【発明の属する技術分野】本発明は、厚膜型チップ抵抗
器の構造及び製造方法に関する。
器の構造及び製造方法に関する。
【0002】
【従来の技術】従来、絶縁基板30の両端部に一対の内
部電極膜31,31となる導電素材を印刷し、当該内部
電極膜31,31となる導電素材間に抵抗膜32となる
抵抗素材を印刷した抵抗器や、絶縁基板30のほぼ全面
に抵抗膜32となる抵抗素材を印刷しその両端に内部電
極膜31,31となる導電素材を印刷した抵抗器におい
ては、一般に湿気や腐食雰囲気から抵抗膜32や内部電
極膜31を保護するため、当該抵抗膜32上にガラス膜
35を形成し、同抵抗膜32の両端部から内部電極膜3
1,31上にかけてはAg又はAg・Pd等の導電塗料
を塗布し焼成することによって外部電極膜33,33を
形成し、更に、Ni、ハンダ又は錫のメッキ膜34の形
成が行われている(図6参照)。
部電極膜31,31となる導電素材を印刷し、当該内部
電極膜31,31となる導電素材間に抵抗膜32となる
抵抗素材を印刷した抵抗器や、絶縁基板30のほぼ全面
に抵抗膜32となる抵抗素材を印刷しその両端に内部電
極膜31,31となる導電素材を印刷した抵抗器におい
ては、一般に湿気や腐食雰囲気から抵抗膜32や内部電
極膜31を保護するため、当該抵抗膜32上にガラス膜
35を形成し、同抵抗膜32の両端部から内部電極膜3
1,31上にかけてはAg又はAg・Pd等の導電塗料
を塗布し焼成することによって外部電極膜33,33を
形成し、更に、Ni、ハンダ又は錫のメッキ膜34の形
成が行われている(図6参照)。
【0003】しかしながら、上記従来の厚膜型チップ抵
抗器では、前記メッキ処理によるメッキ膜の内側に生じ
る応力や、ハンダ付け時の熱によって発生する種々素材
間の膨張係数の差に起因して、抵抗膜上に形成されたガ
ラス膜と、同抵抗膜の両端部から内部電極膜上にかけて
形成された外部電極膜との境界に微少な隙間が生じる。
この様な隙間は、大気中の湿気や硫化ガス等の腐食ガス
が前記抵抗膜や内部電極膜の表面への侵入を許す結果と
なり、長期間の使用によって抵抗値の変化や断線事故の
原因ともなる。
抗器では、前記メッキ処理によるメッキ膜の内側に生じ
る応力や、ハンダ付け時の熱によって発生する種々素材
間の膨張係数の差に起因して、抵抗膜上に形成されたガ
ラス膜と、同抵抗膜の両端部から内部電極膜上にかけて
形成された外部電極膜との境界に微少な隙間が生じる。
この様な隙間は、大気中の湿気や硫化ガス等の腐食ガス
が前記抵抗膜や内部電極膜の表面への侵入を許す結果と
なり、長期間の使用によって抵抗値の変化や断線事故の
原因ともなる。
【0004】
【発明が解決しようとする課題】本発明は、上記実情に
鑑みて成されたものであって、大気中の湿気や硫化ガス
等の腐食ガスが抵抗膜や内部電極膜の表面へ侵入する事
が防止された耐腐食性の良い厚膜型チップ抵抗器及びそ
の製造方法の提供を目的とする。
鑑みて成されたものであって、大気中の湿気や硫化ガス
等の腐食ガスが抵抗膜や内部電極膜の表面へ侵入する事
が防止された耐腐食性の良い厚膜型チップ抵抗器及びそ
の製造方法の提供を目的とする。
【0005】
【課題を解決するための手段】上記課題を解決するため
に成された本発明による厚膜型チップ抵抗器は、方形状
の絶縁基板上に、当該絶縁基板の両端部に跨る抵抗膜
と、当該抵抗膜の両端部と重なる一対の内部電極膜と、
前記抵抗膜及び前記両内部電極膜上を覆う一連の保護膜
と、前記それぞれの内部電極膜と外部回路とを中継する
一対の外部電極膜とを具備し、前記外部電極膜は、前記
絶縁基板の両端部にそれぞれ前記保護膜を挟んで前記内
部電極膜と対向して形成され、前記保護膜には、相対向
している内部電極膜と外部電極膜との間を貫通するレー
ザ溝が形成され、当該レーザ溝には、前記内部電極膜と
外部電極膜との間を導通せしめる導電領域が形成されて
いることを特徴とする。
に成された本発明による厚膜型チップ抵抗器は、方形状
の絶縁基板上に、当該絶縁基板の両端部に跨る抵抗膜
と、当該抵抗膜の両端部と重なる一対の内部電極膜と、
前記抵抗膜及び前記両内部電極膜上を覆う一連の保護膜
と、前記それぞれの内部電極膜と外部回路とを中継する
一対の外部電極膜とを具備し、前記外部電極膜は、前記
絶縁基板の両端部にそれぞれ前記保護膜を挟んで前記内
部電極膜と対向して形成され、前記保護膜には、相対向
している内部電極膜と外部電極膜との間を貫通するレー
ザ溝が形成され、当該レーザ溝には、前記内部電極膜と
外部電極膜との間を導通せしめる導電領域が形成されて
いることを特徴とする。
【0006】尚、前記抵抗膜の両端部と一対の内部電極
膜とは、形成順の後先を問わず相互に重なり合っていれ
ば良く、上記各種の膜は、単層であるか複層であるかを
問わない。例えば前記外部電極膜にあっては、導電ペー
ストの印刷焼成による電極と、金、銀、半田メッキ等の
メッキ膜とを重ねた複層膜とする場合が多く、保護膜に
あっても前記の如く内部保護膜と外部保護膜との複層構
造の保護膜とすることが可能である。当該保護膜につい
て前記抵抗膜及び前記両内部電極膜上を覆うとは、前記
抵抗膜及び前記両内部電極膜上のほぼ全域を覆う事を意
味する。しかしながら、製造手法によっては図5の如く
電極の端部が保護膜の端から僅かに覗くことを妨げるも
のではない。
膜とは、形成順の後先を問わず相互に重なり合っていれ
ば良く、上記各種の膜は、単層であるか複層であるかを
問わない。例えば前記外部電極膜にあっては、導電ペー
ストの印刷焼成による電極と、金、銀、半田メッキ等の
メッキ膜とを重ねた複層膜とする場合が多く、保護膜に
あっても前記の如く内部保護膜と外部保護膜との複層構
造の保護膜とすることが可能である。当該保護膜につい
て前記抵抗膜及び前記両内部電極膜上を覆うとは、前記
抵抗膜及び前記両内部電極膜上のほぼ全域を覆う事を意
味する。しかしながら、製造手法によっては図5の如く
電極の端部が保護膜の端から僅かに覗くことを妨げるも
のではない。
【0007】又、上記課題を解決するために成された本
発明による厚膜型チップ抵抗器の製造方法は、方形状の
絶縁基板上に、当該絶縁基板の両端部に跨る抵抗膜を設
ける抵抗膜形成工程と、当該抵抗膜の両端部と重なる一
対の内部電極膜を設ける内部電極膜形成工程と、前記抵
抗膜及び前記両内部電極膜上を覆う一連の保護膜を設け
る保護膜形成工程と、前記それぞれの内部電極膜と外部
回路とを中継する一対の外部電極膜を設ける外部電極膜
形成工程とを経る厚膜型チップ抵抗器の製造方法であっ
て、前記外部電極膜形成工程の前に、前記保護膜に前記
内部電極膜を覗かせるレーザ溝を設け当該レーザ溝に前
記内部電極膜の露出部と前記外部電極膜とを連結する為
の導電性素材を充填する導電領域形成工程を経ると共
に、前記外部電極膜形成工程において、前記絶縁基板の
両端部に、それぞれ前記保護膜を挟み且つ前記内部電極
膜と対向した外部電極膜を形成することを特徴とする。
発明による厚膜型チップ抵抗器の製造方法は、方形状の
絶縁基板上に、当該絶縁基板の両端部に跨る抵抗膜を設
ける抵抗膜形成工程と、当該抵抗膜の両端部と重なる一
対の内部電極膜を設ける内部電極膜形成工程と、前記抵
抗膜及び前記両内部電極膜上を覆う一連の保護膜を設け
る保護膜形成工程と、前記それぞれの内部電極膜と外部
回路とを中継する一対の外部電極膜を設ける外部電極膜
形成工程とを経る厚膜型チップ抵抗器の製造方法であっ
て、前記外部電極膜形成工程の前に、前記保護膜に前記
内部電極膜を覗かせるレーザ溝を設け当該レーザ溝に前
記内部電極膜の露出部と前記外部電極膜とを連結する為
の導電性素材を充填する導電領域形成工程を経ると共
に、前記外部電極膜形成工程において、前記絶縁基板の
両端部に、それぞれ前記保護膜を挟み且つ前記内部電極
膜と対向した外部電極膜を形成することを特徴とする。
【0008】
【発明の実施の形態】以下、本発明による厚膜型チップ
抵抗器の実施の形態を、製造方法の一例と共に図面に基
づき説明する。
抵抗器の実施の形態を、製造方法の一例と共に図面に基
づき説明する。
【0009】此処で示す厚膜型チップ抵抗器の製造方法
は、アルミナ製の絶縁基板(以下、絶縁基板1と記
す。)上に、予めV字状の分割溝を碁盤目状に刻設する
ことによって等面積同形状の区画された単位領域を複数
形成し、各単位領域に一つの抵抗器本体を、導電ペース
トや抵抗ペースト、或いはガラス等の絶縁ペーストを印
刷し焼成することによって形成し、適宜、分割工程を経
ながら外部電極形成及び仕上げのメッキ処理を施すとい
う多数一括製造方法を採用している。
は、アルミナ製の絶縁基板(以下、絶縁基板1と記
す。)上に、予めV字状の分割溝を碁盤目状に刻設する
ことによって等面積同形状の区画された単位領域を複数
形成し、各単位領域に一つの抵抗器本体を、導電ペース
トや抵抗ペースト、或いはガラス等の絶縁ペーストを印
刷し焼成することによって形成し、適宜、分割工程を経
ながら外部電極形成及び仕上げのメッキ処理を施すとい
う多数一括製造方法を採用している。
【0010】先ず、内部電極膜形成工程及び抵抗膜形成
工程として、絶縁基板1上の両端部にそれぞれ内部電極
膜3,3となる導電ペーストを図3(イ)の如くそれぞ
れほぼ等しい方形状に印刷し、乾燥処理の後、抵抗器本
体の抵抗膜2となる抵抗ペーストを、図3(ロ)の如
く、当該印刷した一対の導電ペーストの表面内側が一部
かかる状態で均一幅な一連の帯状に印刷し、乾燥処理の
後、当該印刷した抵抗ペーストの乾燥処理を経た後に所
定の温度で焼成を行う。この作業を行うことによって抵
抗器本体の抵抗膜2と内部電極膜3,3が形成される。
工程として、絶縁基板1上の両端部にそれぞれ内部電極
膜3,3となる導電ペーストを図3(イ)の如くそれぞ
れほぼ等しい方形状に印刷し、乾燥処理の後、抵抗器本
体の抵抗膜2となる抵抗ペーストを、図3(ロ)の如
く、当該印刷した一対の導電ペーストの表面内側が一部
かかる状態で均一幅な一連の帯状に印刷し、乾燥処理の
後、当該印刷した抵抗ペーストの乾燥処理を経た後に所
定の温度で焼成を行う。この作業を行うことによって抵
抗器本体の抵抗膜2と内部電極膜3,3が形成される。
【0011】尚、前記抵抗膜2となる抵抗ペーストの印
刷と、内部電極膜3となる導電ペーストの印刷とを逆に
行っても良い。その場合は、先ず、絶縁基板1上に、抵
抗器本体の抵抗膜2となる抵抗ペーストを図4(イ)の
如く、当該絶縁基板1の長手方向の全域に亘って均一幅
の一連の帯状に印刷し、乾燥処理の後、当該印刷した抵
抗ペーストの両端部にそれぞれ内部電極膜3,3となる
導電ペーストを図4(ロ)の如く、重ねて印刷する。当
該導電ペーストの乾燥処理を経た後に所定の温度で焼成
を行うことによって抵抗器本体の抵抗膜2と内部電極膜
3,3が形成される。
刷と、内部電極膜3となる導電ペーストの印刷とを逆に
行っても良い。その場合は、先ず、絶縁基板1上に、抵
抗器本体の抵抗膜2となる抵抗ペーストを図4(イ)の
如く、当該絶縁基板1の長手方向の全域に亘って均一幅
の一連の帯状に印刷し、乾燥処理の後、当該印刷した抵
抗ペーストの両端部にそれぞれ内部電極膜3,3となる
導電ペーストを図4(ロ)の如く、重ねて印刷する。当
該導電ペーストの乾燥処理を経た後に所定の温度で焼成
を行うことによって抵抗器本体の抵抗膜2と内部電極膜
3,3が形成される。
【0012】次に、当該抵抗器本体における抵抗領域
(抵抗膜2の内部電極膜3,3と重なっていない領域)
のレーザトリミング(レーザビームを照射して前記抵抗
膜2に切り込みを入れることで抵抗値の調整を行うこ
と。)に先駆けて、抵抗調整の便宜を図ると共に、当該
抵抗体の特性の安定化を図る為、内部保護膜(絶縁性が
不可欠)6となるガラスペーストを、図3(ハ)又は図
4(ハ)の如く抵抗膜2の全面を覆う形で印刷し、乾燥
処理を経て焼成する。
(抵抗膜2の内部電極膜3,3と重なっていない領域)
のレーザトリミング(レーザビームを照射して前記抵抗
膜2に切り込みを入れることで抵抗値の調整を行うこ
と。)に先駆けて、抵抗調整の便宜を図ると共に、当該
抵抗体の特性の安定化を図る為、内部保護膜(絶縁性が
不可欠)6となるガラスペーストを、図3(ハ)又は図
4(ハ)の如く抵抗膜2の全面を覆う形で印刷し、乾燥
処理を経て焼成する。
【0013】更に、レーザトリミング後、外部保護膜
(絶縁性が不可欠)7となるガラスペーストを、図3
(ニ)又は図4(ニ)の如く、前記抵抗膜2を中央にし
て当該抵抗膜2及び内部保護膜6の全面を覆い、且つ当
該外部保護膜7となるガラスペーストと内部電極膜3と
が重なる状態に渡しかけて一連の帯状に印刷し乾燥処理
を経た後、印刷したガラスペーストの前記内部電極膜3
と重なっている部分にレーザビームを照射することによ
って、図3(ホ)又は図4(ホ)の如く、前記外部保護
膜7として印刷されたガラスペーストに前記内部電極膜
3の表面の一部を覗かせるレーザ溝20を設ける。この
様に外部保護膜7として焼成する前にレーザ溝20を形
成することによって、前記外部保護膜7を形成し焼成し
た後に、前記レーザ溝20を形成すべく当該外部保護膜
7及びそれに被われた抵抗膜2に対する高エネルギーの
レーザビームの照射がなされ当該外部保護膜7にクラッ
クが入り内部電極膜3にまで損傷を与えるといった悪状
況を回避することができる。
(絶縁性が不可欠)7となるガラスペーストを、図3
(ニ)又は図4(ニ)の如く、前記抵抗膜2を中央にし
て当該抵抗膜2及び内部保護膜6の全面を覆い、且つ当
該外部保護膜7となるガラスペーストと内部電極膜3と
が重なる状態に渡しかけて一連の帯状に印刷し乾燥処理
を経た後、印刷したガラスペーストの前記内部電極膜3
と重なっている部分にレーザビームを照射することによ
って、図3(ホ)又は図4(ホ)の如く、前記外部保護
膜7として印刷されたガラスペーストに前記内部電極膜
3の表面の一部を覗かせるレーザ溝20を設ける。この
様に外部保護膜7として焼成する前にレーザ溝20を形
成することによって、前記外部保護膜7を形成し焼成し
た後に、前記レーザ溝20を形成すべく当該外部保護膜
7及びそれに被われた抵抗膜2に対する高エネルギーの
レーザビームの照射がなされ当該外部保護膜7にクラッ
クが入り内部電極膜3にまで損傷を与えるといった悪状
況を回避することができる。
【0014】更に、図3(ヘ)又は図4(ヘ)の如く、
各内部電極膜3,3の前記レーザ溝20から露出してい
る部分を覆い、且つ分割された絶縁基板1に搭載された
抵抗体の両端部を覆う一連の外部電極膜5,5となる導
電ペースト(Ag又はAg・Pd等)を一対それぞれ印
刷し、乾燥処理を経て、前記外部保護膜7となるガラス
ペーストと共に焼成する。
各内部電極膜3,3の前記レーザ溝20から露出してい
る部分を覆い、且つ分割された絶縁基板1に搭載された
抵抗体の両端部を覆う一連の外部電極膜5,5となる導
電ペースト(Ag又はAg・Pd等)を一対それぞれ印
刷し、乾燥処理を経て、前記外部保護膜7となるガラス
ペーストと共に焼成する。
【0015】これら一連の作業は、保護膜形成工程、外
部電極膜形成工程及び導電領域形成工程を含み、これら
の工程によって、前記内部保護膜6と外部保護膜7とか
ら成る複層の保護膜4が形成される(場合によっては当
該外部保護膜7のみの単層でも良い)と共に、前記絶縁
基板1の両端部に、それぞれ前記外部保護膜7を挟み且
つ前記内部電極膜3と対向した外部電極膜5が形成さ
れ、更に、前記レーザ溝20に前記外部電極膜5となる
導電ペーストが侵入・充填され、前記内部電極膜3の露
出部と当該外部電極膜5とを連結する為の導電領域21
が形成されることとなる。
部電極膜形成工程及び導電領域形成工程を含み、これら
の工程によって、前記内部保護膜6と外部保護膜7とか
ら成る複層の保護膜4が形成される(場合によっては当
該外部保護膜7のみの単層でも良い)と共に、前記絶縁
基板1の両端部に、それぞれ前記外部保護膜7を挟み且
つ前記内部電極膜3と対向した外部電極膜5が形成さ
れ、更に、前記レーザ溝20に前記外部電極膜5となる
導電ペーストが侵入・充填され、前記内部電極膜3の露
出部と当該外部電極膜5とを連結する為の導電領域21
が形成されることとなる。
【0016】最後に、抵抗器一単位ごとに分離する分割
工程、及び当該外部電極膜5,5に対しメッキ膜22を
形成するメッキ工程(ニッケル、金、銀、半田メッキ
等。以下同じ。)を経て図1並びに図3(ト)及び図4
(ト)に示すフェースダウン型の厚膜型チップ抵抗器が
複数完成する。尚、前記保護膜6,7となる素材として
は、前記ガラスペーストの他にエポキシ系樹脂等の有機
材料を印刷・硬化させてもよく、その際は、前記外部電
極膜5として低温硬化型の銀電極を採用し、Niメッキ
処理を行った後に、半田メッキあるいは錫メッキ処理を
行う等すれば良い。
工程、及び当該外部電極膜5,5に対しメッキ膜22を
形成するメッキ工程(ニッケル、金、銀、半田メッキ
等。以下同じ。)を経て図1並びに図3(ト)及び図4
(ト)に示すフェースダウン型の厚膜型チップ抵抗器が
複数完成する。尚、前記保護膜6,7となる素材として
は、前記ガラスペーストの他にエポキシ系樹脂等の有機
材料を印刷・硬化させてもよく、その際は、前記外部電
極膜5として低温硬化型の銀電極を採用し、Niメッキ
処理を行った後に、半田メッキあるいは錫メッキ処理を
行う等すれば良い。
【0017】一方、フェースアップ型の厚膜型チップ抵
抗器(図2参照)を製造する際には、前記フェースダウ
ン型の厚膜型チップ抵抗器の製造方法と同様に、外部保
護膜7となるガラスペーストを、内部電極膜3と重なる
状態に渡しかけて一連の帯状に印刷し乾燥処理を経て、
印刷したガラスペーストの前記内部電極膜3と重なって
いる部分へ、図3(ヘ)又は図4(ヘ)と同様に前記内
部電極膜3の表面の一部を覗かせるレーザ溝20を設け
た後に、裏面内部電極膜15となる導電ペーストを、前
記内部電極膜3,3と同様に絶縁基板1の長手方向の両
端部裏面に印刷する工程が加わる。
抗器(図2参照)を製造する際には、前記フェースダウ
ン型の厚膜型チップ抵抗器の製造方法と同様に、外部保
護膜7となるガラスペーストを、内部電極膜3と重なる
状態に渡しかけて一連の帯状に印刷し乾燥処理を経て、
印刷したガラスペーストの前記内部電極膜3と重なって
いる部分へ、図3(ヘ)又は図4(ヘ)と同様に前記内
部電極膜3の表面の一部を覗かせるレーザ溝20を設け
た後に、裏面内部電極膜15となる導電ペーストを、前
記内部電極膜3,3と同様に絶縁基板1の長手方向の両
端部裏面に印刷する工程が加わる。
【0018】続いて、当該絶縁基板1の長手方向の両端
部の端面が露出するような短冊状に絶縁基板1を分割
し、各内部電極膜3,3の前記レーザ溝20から露出し
ている部分の全面を覆い、且つ分割された絶縁基板1に
搭載された抵抗体の両端部を絶縁基板1の端面を経て前
記裏面内部電極膜15に至る領域を表裏に亘って覆う一
連の外部電極膜5,5となる導電ペーストをそれぞれ印
刷し、乾燥後、前記外部保護膜7と共に焼成する製造方
法を採る。そして、最後に、抵抗器一単位ごとに分離す
る分割工程、及び当該外部電極膜5,5に対しメッキ膜
23を形成するフェースダウン型の製造方法と同様のメ
ッキ工程を経て図2に示すフェースアップ型の厚膜型チ
ップ抵抗器が複数完成する。
部の端面が露出するような短冊状に絶縁基板1を分割
し、各内部電極膜3,3の前記レーザ溝20から露出し
ている部分の全面を覆い、且つ分割された絶縁基板1に
搭載された抵抗体の両端部を絶縁基板1の端面を経て前
記裏面内部電極膜15に至る領域を表裏に亘って覆う一
連の外部電極膜5,5となる導電ペーストをそれぞれ印
刷し、乾燥後、前記外部保護膜7と共に焼成する製造方
法を採る。そして、最後に、抵抗器一単位ごとに分離す
る分割工程、及び当該外部電極膜5,5に対しメッキ膜
23を形成するフェースダウン型の製造方法と同様のメ
ッキ工程を経て図2に示すフェースアップ型の厚膜型チ
ップ抵抗器が複数完成する。
【0019】
【発明の効果】以上の如く、本発明による厚膜型チップ
抵抗器及び製造方法によれば、抵抗膜、及び抵抗膜と内
部電極膜との接合部のほぼ全体をガラス等の保護膜でカ
バーした構造となるので、湿気や腐食雰囲気の前記保護
膜の内側への侵入が抑制され当該厚膜型チップ抵抗器が
おかれた環境の悪影響をほとんど受けること無く高い信
頼性を長く維持し得る抵抗器の提供が可能となる。
抵抗器及び製造方法によれば、抵抗膜、及び抵抗膜と内
部電極膜との接合部のほぼ全体をガラス等の保護膜でカ
バーした構造となるので、湿気や腐食雰囲気の前記保護
膜の内側への侵入が抑制され当該厚膜型チップ抵抗器が
おかれた環境の悪影響をほとんど受けること無く高い信
頼性を長く維持し得る抵抗器の提供が可能となる。
【0020】又、前記レーザ溝の形成は、保護膜の印刷
スクリーンの形状工夫による溝を形成する手法と比較し
て、印刷の滲みや、ペーストが印刷スクリーンの裏に周
ると言った問題が無く、極めて微細で複雑な形状を持つ
パターンを短時間でしかも比較的容易な作業で達成で
き、直線のみならず曲線、更に精密な加工など加工態様
も幅広く設定出来る。よって、厚膜型チップ抵抗器の小
型化にも寄与し、しかも、当該レーザ溝の形成工程に
は、高密度・高精度化が成されている表面実装部品の製
造技術の一つであるレーザトリミングと同様の技術が用
いられ、既存の設備が有効利用できると共に、製造工程
も比較的簡素なものとなる。そして、続く当該レーザ溝
を通じた導電領域の形成工程も、保護膜の外部に形成さ
れる外部電極膜を形成する工程と同時に行うことも可能
であるため生産性も高い。
スクリーンの形状工夫による溝を形成する手法と比較し
て、印刷の滲みや、ペーストが印刷スクリーンの裏に周
ると言った問題が無く、極めて微細で複雑な形状を持つ
パターンを短時間でしかも比較的容易な作業で達成で
き、直線のみならず曲線、更に精密な加工など加工態様
も幅広く設定出来る。よって、厚膜型チップ抵抗器の小
型化にも寄与し、しかも、当該レーザ溝の形成工程に
は、高密度・高精度化が成されている表面実装部品の製
造技術の一つであるレーザトリミングと同様の技術が用
いられ、既存の設備が有効利用できると共に、製造工程
も比較的簡素なものとなる。そして、続く当該レーザ溝
を通じた導電領域の形成工程も、保護膜の外部に形成さ
れる外部電極膜を形成する工程と同時に行うことも可能
であるため生産性も高い。
【図1】(イ)(ロ)(ハ)本発明による厚膜型チップ
抵抗器の例を示す平面的に見た各構成要素のレイアウト
図及び長手方向に沿った縦断的に見たレイアウト図であ
る。
抵抗器の例を示す平面的に見た各構成要素のレイアウト
図及び長手方向に沿った縦断的に見たレイアウト図であ
る。
【図2】(イ)(ロ)(ハ)本発明による厚膜型チップ
抵抗器の例を示す平面的に見た各構成要素のレイアウト
図及び長手方向に沿った縦断的に見たレイアウト図であ
る。
抵抗器の例を示す平面的に見た各構成要素のレイアウト
図及び長手方向に沿った縦断的に見たレイアウト図であ
る。
【図3】(イ)(ロ)(ハ)(ニ)(ホ)(ヘ)(ト)
本発明による厚膜型チップ抵抗器の製造過程における構
造の推移を平面図により示した工程図である。
本発明による厚膜型チップ抵抗器の製造過程における構
造の推移を平面図により示した工程図である。
【図4】(イ)(ロ)(ハ)(ニ)(ホ)(ヘ)(ト)
本発明による厚膜型チップ抵抗器の製造過程における構
造の推移を平面図により示した工程図である。
本発明による厚膜型チップ抵抗器の製造過程における構
造の推移を平面図により示した工程図である。
【図5】本発明による厚膜型チップ抵抗器の例を示す平
面的に見た各構成要素のレイアウト図である。
面的に見た各構成要素のレイアウト図である。
【図6】(イ)(ロ)(ハ)(ニ)従来の厚膜型チップ
抵抗器の例を示す長手方向に沿った縦断的に見た各構成
要素のレイアウト図である。
抵抗器の例を示す長手方向に沿った縦断的に見た各構成
要素のレイアウト図である。
1 絶縁基板,2 抵抗膜,3 内部電極膜,4 保護
膜,5 外部電極膜,6 内部保護膜,7 外部保護
膜,15 裏面内部電極膜,20 レーザ溝,21 導
電領域,22,23 メッキ膜,30 絶縁基板,31
内部電極膜,32 抵抗膜,33 外部電極膜,34
メッキ膜,35 ガラス膜,
膜,5 外部電極膜,6 内部保護膜,7 外部保護
膜,15 裏面内部電極膜,20 レーザ溝,21 導
電領域,22,23 メッキ膜,30 絶縁基板,31
内部電極膜,32 抵抗膜,33 外部電極膜,34
メッキ膜,35 ガラス膜,
Claims (2)
- 【請求項1】 方形状の絶縁基板(1)上に、当該絶縁
基板(1)の両端部に跨る抵抗膜(2)と、当該抵抗膜
(2)の両端部と重なる一対の内部電極膜(3)と、前
記抵抗膜(2)及び前記両内部電極膜(3)上を覆う一
連の保護膜(4)と、前記それぞれの内部電極膜(3)
と外部回路とを中継する一対の外部電極膜(5)とを具
備し、前記外部電極膜(5)は、前記絶縁基板(1)の
両端部にそれぞれ前記保護膜(4)を挟んで前記内部電
極膜(3)と対向して形成され、前記保護膜(4)に
は、相対向している内部電極膜(3)と外部電極膜
(5)との間を貫通するレーザ溝(20)が形成され、
当該レーザ溝(20)には、前記内部電極膜(3)と外
部電極膜(5)との間を導通せしめる導電領域(21)
が形成されている厚膜型チップ抵抗器。 - 【請求項2】 方形状の絶縁基板(1)上に、当該絶縁
基板(1)の両端部に跨る抵抗膜(2)を設ける抵抗膜
形成工程と、当該抵抗膜(2)の両端部と重なる一対の
内部電極膜(3)を設ける内部電極膜形成工程と、前記
抵抗膜(2)及び前記両内部電極膜(3,3)上を覆う
一連の保護膜(4)を設ける保護膜形成工程と、前記そ
れぞれの内部電極膜(3)と外部回路とを中継する一対
の外部電極膜(5)を設ける外部電極膜形成工程とを経
る厚膜型チップ抵抗器の製造方法であって、前記外部電
極膜形成工程の前に、前記保護膜(4)に前記内部電極
膜(3)を覗かせるレーザ溝(20)を設け当該レーザ
溝(20)に前記内部電極膜(3)の露出部と前記外部
電極膜(5)とを連結する為の導電性素材を充填する導
電領域形成工程を経ると共に、前記外部電極膜形成工程
において、前記絶縁基板(1)の両端部に、それぞれ前
記保護膜(4)を挟み且つ前記内部電極膜(3)と対向
した外部電極膜(5)を形成する厚膜型チップ抵抗器の
製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002145700A JP2003338401A (ja) | 2002-05-21 | 2002-05-21 | 厚膜型チップ抵抗器及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002145700A JP2003338401A (ja) | 2002-05-21 | 2002-05-21 | 厚膜型チップ抵抗器及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003338401A true JP2003338401A (ja) | 2003-11-28 |
Family
ID=29704904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002145700A Pending JP2003338401A (ja) | 2002-05-21 | 2002-05-21 | 厚膜型チップ抵抗器及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003338401A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9336931B2 (en) | 2014-06-06 | 2016-05-10 | Yageo Corporation | Chip resistor |
WO2018088265A1 (ja) * | 2016-11-08 | 2018-05-17 | 株式会社村田製作所 | 電子部品 |
-
2002
- 2002-05-21 JP JP2002145700A patent/JP2003338401A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9336931B2 (en) | 2014-06-06 | 2016-05-10 | Yageo Corporation | Chip resistor |
WO2018088265A1 (ja) * | 2016-11-08 | 2018-05-17 | 株式会社村田製作所 | 電子部品 |
JPWO2018088265A1 (ja) * | 2016-11-08 | 2019-07-18 | 株式会社村田製作所 | 電子部品 |
US10847317B2 (en) | 2016-11-08 | 2020-11-24 | Murata Manufacturing Co., Ltd. | Electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11288839A (ja) | 積層チップ型電子部品及びその製造方法 | |
JP3333404B2 (ja) | チップ部品及びその製造方法 | |
JP3466411B2 (ja) | チップ抵抗器 | |
JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
JP4512004B2 (ja) | チップ抵抗器 | |
JP2017045861A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP2003338401A (ja) | 厚膜型チップ抵抗器及びその製造方法 | |
JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
JP2004134559A (ja) | チップ型電子部品およびその製造方法 | |
JP2002353001A (ja) | 厚膜型チップ抵抗器 | |
JP2001023864A (ja) | 多連型電子部品 | |
JP2000269012A (ja) | 抵抗素子付きチップ型電子部品及びその製造方法 | |
JP2000030902A (ja) | チップ型抵抗器とその製造方法 | |
JP3772270B2 (ja) | 小型電子部品の製造方法およびチップ抵抗器 | |
JPH08236325A (ja) | チップ抵抗器の製造方法 | |
JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
US20230335317A1 (en) | Chip resistor and method of producing thereof | |
JP2003272901A (ja) | 厚膜抵抗器およびその製造方法 | |
JPH0513201A (ja) | 角形チツプ抵抗器 | |
JP7270386B2 (ja) | チップ状金属抵抗器及びその製造方法 | |
JP3353037B2 (ja) | チップ抵抗器 | |
JP4059967B2 (ja) | チップ型複合機能部品 | |
JPH07211509A (ja) | チップ抵抗器とその製造方法 | |
JP2017050455A (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
JP2000188204A (ja) | 抵抗器およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071030 |