JP2003332864A

JP2003332864A - 多段増幅回路

Info

Publication number: JP2003332864A
Application number: JP2002142742A
Authority: JP
Inventors: Kazuya Yamamoto; 和也山本
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2002-05-17
Filing date: 2002-05-17
Publication date: 2003-11-21
Also published as: DE10259789A1; US20030214358A1

Abstract

(57)【要約】【課題】低消費電流で動作でき、かつ、出力電力を向
上できる多段増幅回路を提供する。【解決手段】多段増幅回路５０内のトランジスタＱＮ
１に流れるドレイン電流Ｉｄ１とトランジスタＱＮ２に
流れるドレイン電流Ｉｄ２とは、電流調整回路６０によ
りそれぞれ異なった電流値とすることができる。その結
果、トランジスタＱＮ１の出力電力が増大しても、トラ
ンジスタＱＮ２の増幅動作は飽和しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は多段増幅回路に関
し、さらに詳しくは、電流調整回路を含む多段増幅回路
に関する。

【０００２】

【従来の技術】振幅の小さい電圧および電流を取り扱う
小信号増幅回路として２段増幅回路がある。２段増幅回
路の中でも、電流再利用回路と称される回路は、増幅回
路中の２つのトランジスタに流れる電流を共有する。そ
のため、電流再利用回路は高利得を得ることができ、か
つ、低消費電流動作を可能とする。

【０００３】図６は従来の電流再利用回路として機能す
る無線通信用ＣＭＯＳ低雑音増幅回路の構成を示す回路
図である。

【０００４】図６を参照して、ＣＭＯＳ低雑音増幅回路
１０は、ＮチャネルＭＯＳトランジスタＱＮ１およびＱ
Ｎ２と、スパイラルインダクタ等で構成されたインダク
タＬ１〜Ｌ４と、キャパシタＣ１〜Ｃ３およびＣｄ１〜
Ｃｄ４と、抵抗素子ＲｄおよびＲｇと、入力端子１と、
出力端子２とを含む。

【０００５】インダクタＬ１は入力端子１とトランジス
タＱＮ１のゲートとの間に接続される。また、キャパシ
タＣ１の一方の端子は入力端子１とインダクタＬ１との
間に接続され、他方の端子は接地ノード２０に接続され
る。

【０００６】抵抗素子Ｒｇの一方の端子はトランジスタ
ＱＮ１のゲートと接続され、他方の端子は所定電圧Ｖｇ
１が印加されたノードＮ１と接続される。キャパシタＣ
ｄ１はノードＮ１と接地ノード２０との間に接続され
る。

【０００７】トランジスタＱＮ１のソースは接地ノード
２０と接続される。また、トランジスタＱＮ１のドレイ
ンはインダクタＬ２を介してトランジスタＱＮ２のソー
スに接続される。また、トランジスタＱＮ１のドレイン
はキャパシタＣ２を介してトランジスタＱＮ２のゲート
とに接続される。

【０００８】インダクタＬ３は所定電圧Ｖｇ２が印加さ
れたノードＮ２とトランジスタＱＮ２のゲートとの間に
接続される。キャパシタＣｄ３はノードＮ２と接地ノー
ド２０との間に接続される。

【０００９】トランジスタＱＮ２のソースはキャパシタ
Ｃｄ２を介して接地ノード２０に接続される。

【００１０】抵抗素子Ｒｄの一方の端子はトランジスタ
ＱＮ２のドレインと接続される。また、他方の端子はキ
ャパシタＣ３を介して出力端子２に接続される。ここ
で、抵抗素子Ｒｄは、回路の安定化のために装荷された
ドレイン抵抗である。よって、抵抗素子Ｒｄは回路定数
および動作周波数によっては不要となる。

【００１１】インダクタＬ４の一方の端子は所定電位Ｖ
ｄｄが印加されるノードＮ４と接続され、他方の端子
は、抵抗素子ＲｄとキャパシタＣ３との間に接続され
る。キャパシタＣｄ４はノードＮ４と接地ノード２０と
の間に接続される。

【００１２】ここで、所定電圧Ｖｇ１はトランジスタＱ
Ｎ１のゲートバイアス電圧であり、所定電圧Ｖｇ２はト
ランジスタＱＮ２のゲートバイアス電圧である。また、
所定電圧ＶｄｄはトランジスタＱＮ２のドレイン電圧で
ある。

【００１３】図６において、インダクタＬ１およびキャ
パシタＣ１は入力整合回路を構成する。また、インダク
タＬ３およびキャパシタＣ２は段間整合回路を構成す
る。インダクタＬ４およびキャパシタＣ３は出力整合回
路を構成する。

【００１４】また、図６中のキャパシタＣｄ１〜Ｃｄ４
はデカップリングキャパシタとして機能する。すなわ
ち、キャパシタＣｄ１〜Ｃｄ４は、キャパシタが持つ充
放電機能を利用し、電源ラインに乗っているノイズ(電
圧変動)を吸収する。キャパシタＣｄ１〜Ｃｄ４は、動
作周波数において十分低いインピーダンスを与える。

【００１５】図６に示したＣＭＯＳ低雑音増幅回路１０
において、インダクタＬ２が動作周波数で十分高いイン
ピーダンスとなるように設定する。このとき、入力端子
１から入力された無線周波数（Radio Frequency：以下
ＲＦと称する）信号は、トランジスタＱＮ１により増幅
されてトランジスタＱＮ２のゲートに伝送される。この
とき、トランジスタＱＮ１とトランジスタＱＮ２とはド
レイン電流Ｉｄを共有する。よって、ＣＭＯＳ低雑音増
幅回路１０は、ソース接地の２段増幅回路であるにも関
わらず低消費電流で動作できる。

【００１６】

【発明が解決しようとする課題】しかしながら、ＣＭＯ
Ｓ低雑音増幅回路１０を小信号増幅回路としてではな
く、電力増幅回路として使用する場合には、その出力電
力特性に問題が生じる。

【００１７】図７は図６におけるＣＭＯＳ低雑音増幅回
路１０の入出力特性を模式的に示す図である。図７にお
いて、横軸の入力は、図６の信号ＩＮの電力（単位：ｄ
Ｂｍ）を示し、縦軸の出力は、図６の信号ＯＵＴの電力
（単位：ｄＢｍ）を示す。

【００１８】図７を参照して、ＣＭＯＳ低雑音増幅回路
１０では、入力レベルが増加すると、その入力レベルの
増加に比例して、出力レベルも増加する。

【００１９】しかしながら、ＣＭＯＳ低雑音増幅回路１
０内のトランジスタＱＮ１およびＱＮ２に流れるドレイ
ン電流Ｉｄは共通である。よって、入力電力がＰｉ０以
上となり、トランジスタＱＮ１の出力電力が大きくなる
と、トランジスタＱＮ２の増幅動作が飽和する。その結
果、ＣＭＯＳ低雑音増幅回路１０の出力電力が入力電力
に比例して増大できなくなるという問題が生じる。

【００２０】この発明の目的は、低消費電流で動作で
き、かつ、出力電力を向上できる多段増幅回路を提供す
ることである。

【００２１】

【課題を解決するための手段】この発明による多段増幅
回路は、第１のトランジスタと、第２のトランジスタ
と、抵抗素子とを備える。第１のトランジスタは、第１
の端子と第２の端子とを有する。そして、第１の端子
は、入力信号を受ける。また、第２の端子は、入力信号
を増幅させた信号を出力する。

【００２２】第２のトランジスタは、第３の端子と第４
の端子と第５の端子とを有する。第３の端子は、第１の
トランジスタの第２の端子に電気的に接続される。第４
の端子は、第３の端子で受ける信号を増幅させた信号を
出力する。第５の端子は、第１のトランジスタの第２の
端子に電気的に接続される。

【００２３】抵抗素子は、その一方が第２のトランジス
タの第５の端子に電気的に接続され、その間に電流を流
す２つの端子を有する。

【００２４】これにより、この発明による多段増幅回路
は、第１のトランジスタの出力電圧が増加しても、第２
のトランジスタの増幅動作が飽和するのを抑制できる。

【００２５】また、この発明による多段増幅回路は、第
１のトランジスタと、第２のトランジスタと、第３のト
ランジスタとを備える。第１のトランジスタは、第１の
端子と第２の端子とを有する。そして、第１の端子は、
入力信号を受ける。また、第２の端子は、入力信号を増
幅させた信号を出力する。

【００２６】第２のトランジスタは、第３の端子と第４
の端子と第５の端子とを有する。第３の端子は、第１の
トランジスタの第２の端子に電気的に接続される。第４
の端子は、第３の端子で受ける信号を増幅させた信号を
出力する。第５の端子は、第１のトランジスタの第２の
端子に電気的に接続される。

【００２７】第３のトランジスタは、その一方が第２の
トランジスタの第５の端子に電気的に接続され、その間
に電流を流す２つの端子を有する。

【００２８】これにより、この発明による多段増幅回路
は、第１のトランジスタの出力電圧が増加しても、第２
のトランジスタの増幅動作が飽和するのを抑制できる。

【００２９】好ましくは、多段増幅回路は、周波数伝送
回路と周波数短絡回路とをさらに備える。周波数伝送回
路は、第１のトランジスタの第２の端子と第２のトラン
ジスタの第３の端子とに接続され、第１のトランジスタ
から出力される信号に含まれる複数の周波数成分のうち
特定の周波数成分を伝送する。周波数短絡回路は、第１
のトランジスタの第２の端子と接地ノードとに接続さ
れ、複数の周波数成分のうち特定の周波数成分とは異な
る周波数成分に対する第２の端子と接地ノードとの間の
インピーダンスを、特定の周波数成分に対するものに比
べて低くする。

【００３０】これにより、この発明による多段増幅回路
は、逓倍回路としても使用可能であり、かつ、増幅動作
も行なうことができる。

【００３１】さらに好ましくは、第１のトランジスタの
第２の端子と第２のトランジスタの第３の端子との間に
は少なくともキャパシタが接続され、第１のトランジス
タの第２の端子と第２のトランジスタの第５の端子との
間には少なくともインダクタが接続される。

【００３２】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳しく説明する。なお、図中同一また
は相当の部分には同一符号を付してその説明は繰り返さ
ない。

【００３３】［実施の形態１］図１はこの発明の実施の
形態１における多段増幅回路の構成を示す回路図であ
る。

【００３４】図１を参照して、図６のＣＭＯＳ低雑音増
幅回路１０と比較して、多段増幅回路５０は新たに電流
調整回路６０が追加されている。

【００３５】電流調整回路６０はトランジスタＱＮ２の
ソースと接地ノード２０との間に接続される。電流調整
回路６０は抵抗素子Ｒｓ０を含む。抵抗素子Ｒｓ０の一
方の端子はトランジスタＱＮ２のソースに接続され、他
方の端子は接地ノード２０に接続される。

【００３６】その他の回路構成については図６と同じで
あるため、その説明は繰り返さない。

【００３７】以上の回路構成を有する多段増幅回路５０
の動作について説明する。電流調整回路６０内の電流Ｉ
ｓ０，Ｉｄ１，Ｉｄ２はＤＣ電流である。すなわち、電
流Ｉｓ０，Ｉｄ１，Ｉｄ２は、電流を時間で平均した直
流平均電流（電流をある時刻ｔ１からｔ２までの時間で
積分した値を時間（ｔ２−ｔ１）で除算した値を持つ平
均の電流）である（以下、同じ）。

【００３８】このとき電流Ｉｓ０，Ｉｄ１，Ｉｄ２は、
次式の関係を満たす。Ｉｄ２＝Ｉｄ１＋Ｉｓ０すなわち、抵抗素子Ｒｓ０はトランジスタＱＮ１とトラ
ンジスタＱＮ２とに流れる電流配分を調整する。これに
より、トランジスタＱＮ１に流れる電流とトランジスタ
ＱＮ２に流れる電流とを異なるものとすることができ
る。その結果、トランジスタＱＮ１の出力電力が増大し
ても、トランジスタＱＮ２の増幅動作が飽和するのを抑
制することができる。

【００３９】図２は本発明の実施の形態１における入出
力特性を模式的に示す図である。図２において、横軸の
入力は、図１の信号ＩＮの電力（単位：ｄＢｍ）を示
し、縦軸の出力は、図１の信号ＯＵＴの電力（単位：ｄ
Ｂｍ）を示す。

【００４０】図２を参照して、従来のＣＭＯＳ低雑音増
幅回路１０の入出力特性は曲線Ｓ０であり、本発明の実
施の形態１における多段増幅回路５０の入出力特性は曲
線Ｓ１である。

【００４１】入力電力Ｐｉ１のとき、従来のＣＭＯＳ低
雑音増幅回路１０内のトランジスタＱＮ１の出力電力が
増大し、かつ、トランジスタＱＮ１とトランジスタＱＮ
２とに流れるドレイン電流は等しい。よって、トランジ
スタＱＮ２の増幅動作は飽和する。その結果、ＣＭＯＳ
低雑音増幅回路１０の出力電力が入力電力に比例して増
大できなくなるという問題が生じる。

【００４２】一方、入力電力Ｐｉ１のとき、多段増幅回
路５０内のトランジスタＱＮ１に流れるドレイン電流Ｉ
ｄ１は、電流調整回路６０によりトランジスタＱＮ２に
流れるドレイン電流Ｉｄ２よりも小さくなっている。よ
って、トランジスタＱＮ１の出力電力が増大しても、ト
ランジスタＱＮ２の増幅動作は飽和しない。その結果、
多段増幅回路５０の出力電力は、ＣＭＯＳ低雑音増幅回
路１０の出力電力よりも大きくなる。

【００４３】以上の動作により、実施の形態１における
多段増幅回路は、その内部で互いに隣接するトランジス
タにおいて、前段トランジスタの出力電力が増大したと
きに、後段トランジスタの増幅動作が飽和しないように
調整できる。よって、その出力電力特性を改善できる。
また、電流調整回路は抵抗素子で実現できるため、多段
増幅回路のチップサイズの増加はほとんどない。

【００４４】なお、実施の形態１における多段増幅回路
５０では、ＮチャネルＭＯＳトランジスタを使用した
が、ＮチャネルＭＯＳトランジスタの代わりにバイポー
ラトランジスタを使用してもよい。また、ＮチャネルＭ
ＯＳトランジスタの代わりにＧａＡｓＭＥＳＦＥＴ（Ｍ
ｅｔａｌＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−
ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）を使用してもよ
い。

【００４５】［実施の形態２］図３は本発明の実施の形
態２における多段増幅回路の構成を示す回路図である。

【００４６】図１と比較して、多段増幅回路５１は、電
流調整回路６０の代わりに新たに電流調整回路６１を設
置している。

【００４７】電流調整回路６１は、ＮチャネルＭＯＳト
ランジスタＱＮ３と抵抗素子Ｒｇ２とを含む。

【００４８】トランジスタＱＮ３はトランジスタＱＮ２
のソースと接地ノード２０との間に接続される。抵抗素
子Ｒｇ２はトランジスタＱＮ３のゲートとノードＮ５と
の間に接続される。ノードＮ５にはゲート制御電圧Ｖｃ
ｎｔが供給される。

【００４９】その他の回路構成については図１と同じで
あるため、その説明は繰り返さない。

【００５０】以上の構成を有する多段増幅回路５１の動
作について説明する。電流調整回路６１はトランジスタ
ＱＮ３を含むため、可変抵抗として機能する。すなわ
ち、ノードＮ５に印加されるゲート制御電圧Ｖｃｎｔに
よりトランジスタＱＮ３に流れるドレイン電流Ｉｓ０を
調整できる。よって、トランジスタＱＮ１に流れるドレ
イン電流Ｉｄ１と、トランジスタＱＮ２に流れるドレイ
ン電流Ｉｄ２との電流配分を以下の範囲内で調整でき
る。

【００５１】０≦Ｉｄ１≦Ｉｄ２よって、実施の形態１における多段増幅回路５０と同じ
動作を実現できる。

【００５２】また、ゲート制御電圧Ｖｃｎｔを調整し、
トランジスタＱＮ２の電位をほぼ０Ｖとすることもでき
る。このとき、トランジスタＱＮ１にドレイン電流Ｉｄ
１が流れない。よって、多段増幅回路５１はトランジス
タＱＮ１の増幅動作を停止させることもできる。さら
に、本発明の実施の形態２における多段増幅回路５１は
従来のＣＭＯＳ低雑音増幅回路１０にトランジスタおよ
び抵抗素子を追加するのみで実現できる。よって、チッ
プサイズの増加はほとんどない。

【００５３】なお、実施の形態２における多段増幅回路
５１では、ＮチャネルＭＯＳトランジスタを使用した
が、ＮチャネルＭＯＳトランジスタの代わりにバイポー
ラトランジスタを使用してもよい。また、ＮチャネルＭ
ＯＳトランジスタの代わりにＧａＡｓＭＥＳＦＥＴを使
用してもよい。

【００５４】また、図４に示すように、電流調整回路６
１の代わりに、可変抵抗素子Ｒｖを含む電流調整回路６
２を設置した多段調整回路５２も、可変抵抗素子Ｒｖを
調整することで、多段増幅回路５１と同様の動作を実現
できる。

【００５５】［実施の形態３］図１に示した多段増幅回
路５０は、逓倍器としても適用できる。

【００５６】図５は図１に示した多段増幅回路を逓倍器
として適用した場合の動作を説明するための回路図であ
る。

【００５７】図５を参照して、図５の回路構成は図１と
同じであるため、その説明は繰り返さない。

【００５８】ここで、周波数伝送回路７０はインダクタ
Ｌ３とキャパシタＣ２とを含む。また、周波数短絡回路
８０はインダクタＬ２とキャパシタＣｄ２とを含む。周
波数伝送回路７０はトランジスタＱＮ１から出力された
信号のうち、特定の周波数を有する信号のみをトランジ
スタＱＮ２のゲートに伝送する。すなわち、周波数伝送
回路７０はバンドパスフィルタとして機能する。周波数
短絡回路８０は所定の周波数帯の信号を接地ノード２０
に短絡するように使用する。

【００５９】以上の回路構成を有する多段増幅回路５０
において、周波数ｆ０である入力ＲＦ信号の周波数を出
力時に２ｆ０とし、かつ、増幅する動作について説明す
る。

【００６０】入力端子１からＲＦ信号が入力される。こ
こで、入力整合回路として機能するインダクタＬ１およ
びキャパシタＣ１を周波数ｆ０に整合させる。その結
果、トランジスタＱＮ１のゲートには周波数ｆ０のＲＦ
信号が入力される。

【００６１】このとき、トランジスタＱＮ１のゲートバ
イアス電圧Ｖｇ１をピンチオフ電圧とする。このとき、
トランジスタＱＮ１は非線形性の影響を受けて、入力電
力が歪む。その結果、トランジスタＱＮ１は周波数ｆ０
のＲＦ信号の他に、周波数２ｆ０等の信号である複数の
高調波を出力する。

【００６２】このとき、周波数短絡回路８０が周波数ｆ
０のＲＦ信号に対するトランジスタＱＮ１のドレインと
接地ノード２０との間のインピーダンスを周波数２ｆ０
のＲＦ信号に対するものよりも小さくさせるようにイン
ダクタＬ２とキャパシタＣｄ２とが設定される。また、
周波数伝送回路７０がトランジスタＱＮ１から出力され
るＲＦ信号をトランジスタＱＮ２のゲートに伝送する際
に、周波数ｆ０のＲＦ信号の電力が周波数２ｆ０のもの
より損失して伝送されるようにインダクタＬ３とキャパ
シタＣ２とは設定される。

【００６３】その結果、トランジスタＱＮ１で出力され
た複数の信号のうち、周波数２ｆ０のＲＦ信号のみがト
ランジスタＱＮ２のゲートへ入力される。その結果、ト
ランジスタＱＮ２は周波数２ｆ０のＲＦ信号のみを増幅
する。よって、多段増幅回路５０は逓倍器としても機能
する。

【００６４】多段増幅回路５０に電流調整回路６０がな
い場合、トランジスタＱＮ２に流れるドレイン電流Ｉｄ
２とトランジスタＱＮ１に流れるドレイン電流Ｉｄ１と
は同じ値となる。よって、電流調整回路６０を除いた多
段増幅回路５０を逓倍器として動作させるとき、トラン
ジスタＱＮ１のゲートにはピンチオフ電圧が入力される
ため、ドレイン電流Ｉｄ１はほとんど流れず、微小とな
る。したがって、トランジスタＱＮ２に流れるドレイン
電流Ｉｄ２も微小となる。その結果、トランジスタＱＮ
２での増幅動作が困難となる。

【００６５】しかしながら、電流調整回路６０を設けれ
ば、ドレイン電流Ｉｄ１とＩｄ２とを異なる電流値とす
ることができる。よって、多段増幅回路５０を逓倍器と
して機能させた場合でも、トランジスタＱＮ２は増幅動
作を実行できる。さらに、電流調整回路６０での調整に
より、トランジスタＱＮ２のドレイン電流Ｉｄ２の一部
をトランジスタＱＮ１のドレイン電流Ｉｄ１として再利
用でき、電流Ｉｓ０を最小限に抑制できる。その結果、
多段増幅回路５０は低消費電流動作の逓倍器として機能
する。

【００６６】なお、実施の形態３おける多段増幅回路５
１では、ＮチャネルＭＯＳトランジスタを使用したが、
ＮチャネルＭＯＳトランジスタの代わりにバイポーラト
ランジスタを使用してもよい。また、ＮチャネルＭＯＳ
トランジスタの代わりにＧａＡｓＭＥＳＦＥＴを使用し
てもよい。

【００６７】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと解釈されるべきで
ある。本発明の範囲は上述した実施の形態ではなく特許
請求の範囲によって定められ、特許請求の範囲と均等の
意味およびその範囲内でのすべての変更が含まれること
を意図するものである。

【００６８】

【発明の効果】本発明における多段増幅回路は、その内
部で互いに隣接するトランジスタにおいて、前段トラン
ジスタに流れる電流と後段トランジスタに流れる電流を
調整できる。その結果、前段トランジスタの出力電力が
増大したときに、後段トランジスタの増幅動作が飽和し
ないように調整できる。その出力電力特性を改善でき
る。また、電流の調整に必要な回路素子を設定しても、
チップサイズの増加はほとんど伴わない。また、低消費
電流動作が可能な逓倍器として機能させることができ、
かつ後段トランジスタの増幅動作を実行できる。

【図面の簡単な説明】

【図１】この発明の実施の形態１における多段増幅回
路の構成を示す回路図である。

【図２】本発明の実施の形態１における入出力特性を
模式的に示す図である。

【図３】本発明の実施の形態２における多段増幅回路
の構成を示す回路図である。

【図４】本発明の実施の形態２における多段増幅回路
の他の構成を示す回路図である。

【図５】図１に示した多段増幅回路を逓倍器として適
用した場合の動作を説明するための回路図である。

【図６】従来の電流再利用回路として機能する無線通
信用ＣＭＯＳ低雑音増幅回路の構成を示す回路図であ
る。

【図７】図６におけるＣＭＯＳ低雑音増幅回路１０の
入出力特性を模式的に示す図である。

【符号の説明】

１入力端子、２出力端子、１０ＣＭＯＳ低雑音増
幅回路、２０接地ノード、５０〜５２多段増幅回
路、６０〜６２電流調整回路、７０周波数伝送回
路、８０周波数短絡回路、Ｃ１〜Ｃ３，Ｃｄ１〜Ｃｄ
４キャパシタ、Ｌ１〜Ｌ４インダクタ、ＱＮ１〜Ｑ
Ｎ３トランジスタ。

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J069 AA01 CA35 CA36 FA04 HA02 HA10 HA11 HA24 HA25 HA26 HA29 HA33 KA08 KA29 KA31 KA44 MA08 MA21 SA13 TA02 5J500 AA01 AC35 AC36 AF04 AH02 AH10 AH11 AH24 AH25 AH26 AH29 AH33 AK08 AK29 AK31 AK44 AM08 AM21 AS13 AT02

Claims

【特許請求の範囲】

【請求項１】入力信号を受ける第１の端子と、前記入
力信号を増幅させた信号を出力する第２の端子とを有す
る第１のトランジスタと、前記第１のトランジスタの第２の端子に電気的に接続さ
れる第３の端子と、前記第３の端子で受ける信号を増幅
させた信号を出力する第４の端子と、前記第１のトラン
ジスタの第２の端子に電気的に接続される第５の端子と
を有する第２のトランジスタと、その一方が前記第２のトランジスタの第５の端子に電気
的に接続され、その間に電流を流す２つの端子を有する
抵抗素子とを備える多段増幅回路。
【請求項２】入力信号を受ける第１の端子と、前記入
力信号を増幅させた信号を出力する第２の端子とを有す
る第１のトランジスタと、前記第１のトランジスタの第２の端子に電気的に接続さ
れる第３の端子と、前記第３の端子で受ける信号を増幅
させた信号を出力する第４の端子と、前記第１のトラン
ジスタの第２の端子に電気的に接続される第５の端子と
を有する第２のトランジスタと、その一方が前記第２のトランジスタの第５の端子に電気
的に接続され、その間に電流を流す２つの端子を有する
第３のトランジスタとを備える多段増幅回路。
【請求項３】前記第１のトランジスタの第２の端子と
前記第２のトランジスタの第３の端子とに接続され、前
記第１のトランジスタから出力される信号に含まれる複
数の周波数成分のうち特定の周波数成分を伝送する周波
数伝送回路と、前記第１のトランジスタの第２の端子と接地ノードとに
接続され、前記複数の周波数成分のうち特定の周波数成
分とは異なる周波数成分に対する前記第２の端子と前記
接地ノードとの間のインピーダンスを、前記特定の周波
数成分に対するものに比べて低くする周波数短絡回路と
をさらに備える、請求項１または請求項２に記載の多段
増幅回路。
【請求項４】前記第１のトランジスタの第２の端子と
前記第２のトランジスタの第３の端子との間には少なく
ともキャパシタが接続され、前記第１のトランジスタの
第２の端子と前記第２のトランジスタの第５の端子との
間には少なくともインダクタが接続される、請求項１ま
たは請求項２に記載の多段増幅回路。