JP2003322662A - 電子デバイス及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 質量体等の構造部分を破壊することなく、断
線のない良好な配線パターンを形成し、歩留まりの高い
電子デバイスを提供する。 【解決手段】 機能部５、６を形成した半導体基板１を
２枚の第１及び第２ガラス板２、３の間に挟んで構成さ
れる電子デバイス１０の製造方法であって、半導体基
板、第１及び第２のガラス板とを用意する工程と、第１
ガラス板の第１面に１倍未満の深さを有する凹部２１を
形成する工程と、半導体基板に機能部を形成する工程
と、半導体基板の第１面と第１ガラス板の第２面とを接
合する工程と、第１ガラス板の第１面の凹部をエッチし
て第２面まで貫き、底部に半導体基板の機能部を露出さ
せた接続孔４を形成する工程と、半導体基板の第２面と
第２ガラス板の第１面とを互いに接合する工程と、接続
孔の内壁に沿って導電膜１８を成膜して、底部に露出す
る機能部と接続された電極を形成する工程とを含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、機能部を有する半
導体基板を２枚のガラス板で挟んで構成される電子デバ
イス、特に半導体容量型の加速度センサ素子の製造方法
に関する。

【０００２】

【従来の技術】機能部を有する半導体基板を２枚のガラ
ス板で挟んで構成する電子デバイスとしては、加速度セ
ンサ素子や圧力センサ素子がある。加速度センサ素子に
は種々の機構によるものが用いられている。例えば、半
導体容量型の加速度センサ素子がある。この加速度セン
サ素子は、図１４の（ｄ）に示すように、半導体基板５
１を２枚の第１及び第２のガラス板５２、５３で挟んで
構成されている。この半導体基板５１は、微細加工され
た振動可能な質量体５５と、該質量体５５を挟む固定電
極５６ａ、５６ｂとが形成されている。また、２枚の第
１及び第２のガラス板５２、５３のうち少なくとも一方
の第１ガラス板５２に設けられた開口部５４ｃ、５４ｄ
を介して質量体５５、固定電極５６ａ、５６ｂから電極
を取り出している。この加速度センサ素子では、加速度
を受けた場合の質量体５５の変位を固定電極５６ａ，５
６ｂ間の電気信号として取得する。この半導体容量型の
加速度センサ素子は、マイクロコンピュータによる制御
を容易に行うことができ、小型化、高機能化が進展して
いる。

【０００３】図１１から図１４を用いて、従来の半導体
容量型の加速度センサ素子の製造方法における各工程に
ついて説明する。図１１は、第１ガラス板５２に接続孔
５４ｃ、５４ｄを開口するまで工程を示した。図１２
は、第２ガラス板５３に凹部７３を形成する工程を示し
た。図１３は、半導体基板５１に質量体５５及び固定電
極５６ａ、５６ｂを分離する分離溝を形成するまでの工
程を示した。また、図１４は、半導体基板５１を第１及
び第２のガラス板５２、５３で挟んで加速度センサ素子
を構成する工程を示した。

【０００４】図１１を用いて、第１ガラス板５２に接続
孔５４ｃ、５４ｄを開口するまでの各工程を説明する。 （ａ）厚さ約４００μｍの第１ガラス板５２を準備す
る。 （ｂ）第１ガラス板５２の両面に厚さ約３０μｍのレジ
スト膜７０ａ、７０ｂを成膜する。 （ｃ）第１ガラス板５２の第１面６１に成膜したレジス
ト膜７０ａにフォトリソグラフィ法を用いて直径５００
μｍの円形の接続孔用のパターンを形成する（図１１
（ａ））。 （ｄ）パターン形成したレジスト膜７０ａをマスクとし
て、サンドブラスト法により第１ガラス板５２に接続孔
５４ｃ、５４ｄを形成する（図１１の（ｂ））。この
時、第１ガラス板５２に形成された接続孔５４ｃ、５４
ｄは、逆円錐面状を呈し、第１面６１の開口径から深さ
方向に向かって内径は徐々に小さくなる。さらに、第２
面６２の開口部の近傍では、逆に接続孔５４ｃ、５４ｄ
の内径は徐々に大きくなり、断面の傾斜が逆になるオー
バハング部８７を有する。オーバハング部８７は、接続
孔５４ｃ、５４ｄの開口時、第２面６２に達する際、最
後に開口される部分ではガラスの残厚が薄くなるため、
サンドブラスト時の圧力に耐えられず、一度に割れや欠
けが生じて形成される。また、オーバハング部８７は、
開口後にレジスト膜７０ｂが柔らかいためにサンド粒子
が跳ね返って第２面６２と下側まで回り込むことによっ
ても形成される。 （ｅ）第１ガラス板５２の第２面６２に、フォトリソグ
ラフィ法を用いて所望のパターンを形成し、該レジスト
膜７０ｂのパターンをマスクにして、例えば、深さ１０
０μｍの所望のパターンの凹部７２を形成する。 （ｆ）有機溶剤を用いて、第１及び第２面のレジスト膜
７０ａ、７０ｂを除去する（図１１（ｃ））。

【０００５】次に、図１２を用いて、第２ガラス板５３
に凹部７３を形成する工程について説明する。 （ｇ）まず、第２ガラス板５３を用意する。 （ｈ）第２ガラス板５３の第１面６３に、レジスト膜を
成膜し、フォトリソグラフィ法を用いて該レジスト膜に
所望のパターンを形成する。該レジスト膜のパターンを
マスクにして、例えば、深さ１００μｍの所望のパター
ンの凹部７３を形成する（図１２）。

【０００６】さらに、図１３を用いて、半導体基板５１
に質量体５５、固定電極５６ａ，５６ｂ、該質量体５５
及び固定電極５６ａ，５６ｂを分離する溝を形成するま
での工程を説明する。 （ｉ）厚さ２００μｍの半導体基板５１として、シリコ
ン基板を用意する。 （ｊ）半導体基板５１の第１面６５に熱酸化により表面
に酸化膜６７を形成する。次いで、レジスト膜７４を塗
布し、フォトリソグラフィ法を用いて、質量体５５及び
固定電極５６ａ，５６ｂを分離する溝用のレジスト膜の
パターンを形成する（図１３（ａ））。 （ｋ）異方性ドライエッチング装置を用いて、表面の酸
化膜やレジスト膜をマスクとして、例えば、該質量体５
５及び固定電極５６ａ，５６ｂを分離するための、深さ
約１００μｍ、幅５μｍの溝を形成する（図１３
（ｂ））。

【０００７】またさらに、図１４の（ａ）及び（ｂ）を
用いて、半導体基板５１を第１ガラス板５２に接合する
までの工程について説明する。 （ｌ）半導体基板５１の第１面６５と、第１ガラス板５
２の第２面６２とを対向させ、位置合わせを行って重ね
合わせ、陽極接合技術を用いて互いに接合する（図１４
（ａ））。 （ｍ）半導体基板５１の第２面６６にレジスト膜（図示
せず）を成膜し、フォトリソグラフィ法を用いて該レジ
スト膜に所望のパターンを形成する。次いで、該レジス
ト膜のパターンをマスクにして、例えば、深さ１００〜
１８０μｍの所望のパターンの凹部６９を形成する。 （ｎ）接合された半導体基板５１と第１ガラス板５２の
全体をフッ酸に浸漬し、質量体に接する酸化膜を除去す
る。これによって質量体５５と、固定電極５６とを分離
する。この時、接続孔５４ｃ、５４ｄの底部の酸化膜６
７を除去し、接続孔５４ｃ、５４ｄの底部に半導体基板
５１を露出させる（図１４（ｂ））。

【０００８】また、図１４の（ｃ）を用いて、半導体基
板５１の第２面６６に第２ガラス板５３を接合するまで
の工程について説明する。 （ｏ）半導体基板５１の第２面６６と、第２ガラス板５
３の第１面６３とを対向させ位置合わせを行って重ね合
わせ、陽極接合技術を用いて互いに接合する（図１４
（ｃ））。この時、第２ガラス板５３の第１面６３の凹
部７３と、半導体基板５１内に形成した質量体５５とを
対向させて重ね合わせる。これにより、質量体５５はバ
ネ性の梁を介して第１及び第２ガラス板５２、５３の間
で固定され、自由に振動可能な状態に保持される。これ
によって、質量体５５及び固定電極５６を第１及び第２
ガラス板５２、５３の間に不活性ガス雰囲気で気密封じ
して挟み込むことができる。

【０００９】さらに、図１４の（ｄ）を用いて、第１ガ
ラス板５２に設けられた接続孔にアルミニウム蒸着膜を
形成する工程と、その後、個々の加速度センサ素子を得
る工程について説明する。 （ｐ）第１ガラス板５２の第１面６３に形成された接続
孔５４ｃ、５４ｄの内部に、厚さ１〜３μｍのアルミニ
ウム蒸着膜６８を蒸着し、フォトリソグラフィ法を用い
て所望のパターンを形成する。これにより質量体５５及
び固定電極５６ａ、５６ｂとのコンタクト部と直接接続
された、あるいは配線５９を介して接続されたボンディ
ングパットを形成する（図１４（ｄ））。 （ｑ）熱処理を行って、アルミニウム蒸着膜６８とガラ
ス板５２、５３とを密着強化する。 （ｒ）その後、複数の加速度センサ素子を含むウエハの
接合体から、それぞれのセンサ素子のチップに分離し、
ダイボンディング工程、ワイヤボンディング工程、モー
ルド工程等の各工程を行って、センサ素子が完成する。
これらのセンサ素子は、容量値を電圧に変換し、増幅す
るＡＳＩＣ等の回路素子と外部接続して提供する。この
場合、ＡＳＩＣ等の回路素子を接続した後、全体をモー
ルド樹脂で覆って一体化して提供してもよい。

【００１０】

【発明が解決しようとする課題】従来のセンサ素子の製
造工程では、次の問題点がある。即ち、第１ガラス板５
２に形成した接続孔５４ｃ、５４ｄにアルミニウム蒸着
膜６８を形成する際、接続孔５４ｃ、５４ｄの底部付近
の内壁にはオーバハング部８７が存在する。このため、
アルミニウム蒸着において、オーバハング部８７の下部
が影となり、アルミニウム原子が到達しないためアルミ
ニウム蒸着膜の断線箇所８８ができる。即ち、真空蒸着
では、図６の（ｂ）及び図７の（ｃ）に示すように、ア
ルミニウム原子は蒸着源から直線的に放出され、ガラス
板の接続孔に到達する。このときオーバハング部で遮ら
れた部分にはアルミニウム原子が届かず、蒸着膜６８が
形成されない。このため、質量体５５や固定電極５６
ａ、５６ｂとのコンタクト部から接続孔５４ｃ、５４ｄ
の外部までの配線は、オーバハング部８７で断線する。
なお、実際には被蒸着面に達したアルミニウム原子は製
造装置内のガス分子との衝突で散乱されて、幾分かはオ
ーバハング部８７の下部にも回り込みが生じる場合があ
るが、オーバハング部８７を有する場合、断線を生じる
確率が高くなる。

【００１１】上記問題を解決するために、デバイス本体
にガラス基板を貼り合わせてから、ガラス基板に貫通穴
を形成する方法（特開平９−２８３６３３号公報）や、
めくら孔を穿設した基板の非穿設面にシリコン基板を接
合した後、該穿設面側から該めくら孔を更に穿設して貫
通させる方法（特開２００１−１４１４６３号公報）が
提案されている。

【００１２】しかし、特開平９−２８３６３３号公報及
び特開２００１−１４１４６３号公報に記載の方法のい
ずれにおいても貫通孔を開口させる際に半導体基板の表
面で精度良くエッチングを止めることが困難であるた
め、半導体基板の深さ方向に凹部を形成する。この過度
のエッチングによる凹部のために半導体基板の強度を低
下させる。例えば、凹部が５μｍ程度の深さであって
も、半導体基板自体の厚みが４０μｍ程度と薄い場合に
は、この凹部のために強度が著しく低下する。また、貫
通孔を開口する際には機械的又は電気的な方法で開口さ
れるため、半導体基板内に形成された質量体や固定電極
等の構造部分が折損する等、破壊される場合がある。さ
らに、開口後には残留応力のためにセンサ素子の特性変
動が生じやすい。このためセンサ素子の製造歩留まりが
低下する。また、めくら孔をさらに開口する際に用いる
加工方法として、サンドブラスト法、レーザ法、放電加
工法等が挙げられているが、これらはいずれも次のいく
つかの問題点がある。この問題点とは、半導体基板の電
極部に凹部を生じること、加工に際して最初のめくら孔
に対する位置合わせが必要なこと、処理速度が遅いこ
と、高価な加工設備が必要であること、等である。この
ため、加工が容易でなく、コスト的にも高価になる。

【００１３】そこで、本発明の目的は、半導体基板の質
量体等の構造部分を破壊することなく、断線のない良好
な配線パターンを形成し、歩留まりの高い半導体容量式
加速度センサ素子を提供することである。

【００１４】

【課題を解決するための手段】本発明に係る電子デバイ
スの製造方法は、機能部を形成した半導体基板を２枚の
第１及び第２ガラス板の間に挟んで構成される電子デバ
イスの製造方法であって、前記製造方法は、前記半導体
基板、第１及び第２のガラス板とを用意する工程と、前
記第１ガラス板の第１面に、１倍未満の深さを有する凹
部を形成する工程と、前記半導体基板に前記機能部を形
成する工程と、前記半導体基板の第１面と前記第１ガラ
ス板の第２面とを互いに接合する工程と、前記第１ガラ
ス板の第１面に形成された前記凹部をエッチして前記第
１ガラス板の第２面まで貫き、底部に前記半導体基板の
前記機能部を露出させた接続孔を形成する工程と、前記
半導体基板の第２面と前記第２ガラス板の第１面とを互
いに接合する工程と、前記第１ガラス板に形成された前
記接続孔の内壁に沿って導電膜を成膜して、前記接続孔
の底部に露出する前記機能部と接続された電極を形成す
る工程とを含むことを特徴とする。

【００１５】また、本発明に係る電子デバイスの製造方
法は、前記電子デバイスの製造方法であって、前記第１
ガラス板の第１面に凹部を形成する工程では、サンドブ
ラスト法を用いて凹部を形成することを特徴とする。

【００１６】さらに、本発明に係る電子デバイスの製造
方法は、前記電子デバイスの製造方法であって、前記電
極を形成する工程では、蒸着法を用いて前記接続孔の内
壁に沿って導電膜を成膜することを特徴とする。

【００１７】本発明に係る電子デバイスの製造方法は、
機能部を形成した半導体基板を２枚の第１及び第２ガラ
ス板の間に挟んで構成される電子デバイスの製造方法で
あって、前記製造方法は、前記半導体基板、第１及び第
２のガラス板とを用意する工程と、前記第１ガラス板の
第１面から第２面まで貫く接続孔を形成する工程と、前
記半導体基板に機能部を形成する工程と、前記第１ガラ
ス板の接続孔の底部に前記半導体基板の前記機能部を露
出させて、前記半導体基板の第１面と前記第１ガラス板
の第２面とを互いに接合する工程と、前記半導体基板の
第２面と前記第２ガラス板の第１面とを互いに接合する
工程と、蒸着法を用いて、前記第１ガラス板に形成され
た前記接続孔の内壁に沿って導電膜を成膜して、前記接
続孔の底部に露出する前記機能部と接続された電極を形
成する工程とを含み、前記電極を形成する工程におい
て、蒸着粒子の入射方向と前記第１ガラス板の第１面と
のなす角度を、前記接続孔の底部で内壁面と底面とのな
す角度以下として、導電膜を成膜することを特徴とす
る。

【００１８】本発明に係る電子デバイスの製造方法は、
機能部を形成した半導体基板を２枚の第１及び第２ガラ
ス板の間に挟んで構成される電子デバイスの製造方法で
あって、前記製造方法は、前記半導体基板、第１及び第
２のガラス板とを用意する工程と、前記第１ガラス板の
第１面から第２面まで貫く接続孔を形成する工程と、前
記半導体基板に機能部を形成する工程と、前記第１ガラ
ス板の接続孔の底部に前記半導体基板の前記機能部を露
出させて、前記半導体基板の第１面と前記第１ガラス板
の第２面とを互いに接合する工程と、前記第１ガラス板
の前記接続孔を覆ってシリコン窒化膜を成膜する工程
と、ウエットエッチング法により前記半導体基板の前記
機能部を可動状態にする工程と、前記第１ガラス板の前
記接続孔を覆うシリコン窒化膜を除去する工程と、前記
半導体基板の第２面と前記第２ガラス板の第１面とを互
いに接合する工程と、前記第１ガラス板に形成された前
記接続孔の内壁に沿って導電膜を成膜して、前記接続孔
の底部に露出する前記機能部と接続された電極を形成す
る工程とを含むことを特徴とする。

【００１９】また、本発明に係る加速度センサ素子の製
造方法は、前記電子デバイスの製造方法において、前記
電子デバイスは加速度センサ素子であって、前記半導体
基板の前記機能部は、加速度検出用の質量体及び固定電
極であることを特徴とする。

【００２０】本発明に係る電子デバイスは、機能部を有
する半導体基板と、前記半導体基板を挟みこむ２枚の第
１及び第２ガラス板とを備え、前記第１ガラス板は、前
記半導体基板の前記機能部が底部に露出する接続孔を有
し、前記接続孔は、底部の前記機能部から内壁に沿って
覆う導電膜を有すると共に、開口部から底部にかけて断
面積が単調減少する順テーパ形状を有することを特徴と
する。

【００２１】本発明に係る電子デバイスは、機能部を有
する半導体基板と、前記半導体基板を挟みこむ２枚の第
１及び第２ガラス板とを備え、前記第１ガラス板は、前
記半導体基板の前記機能部が底部に露出する接続孔を有
し、前記接続孔は、底部に環状のシリコン酸化膜を有
し、前記環状のシリコン酸化膜の中央部に前記機能部が
露出すると共に、底部の前記機能部から前記環状のシリ
コン酸化膜と、前記接続孔の内壁に沿って覆う導電膜を
有することを特徴とする。

【００２２】

【発明の実施の形態】本発明の実施の形態に係る加速度
センサ素子の製造方法について、添付図面を用いて説明
する。なお、この実施の形態では電子デバイスのうち、
加速度センサ素子について説明しているが、これに限定
するものではない。本発明は、機能部を有する半導体基
板を２枚のガラス板で挟んで構成する電子デバイスであ
れば適用できる。また、図面において、実質的に同一の
部材には同一の符号を付している。

【００２３】実施の形態１．本発明の実施の形態１に係
る加速度センサ素子及びその製造方法について説明す
る。まず、図１を用いて、この加速度センサ素子１０の
構成について説明する。図１は、この加速度センサ素子
１０の平面図（ａ）及び断面図（ｂ）である。この加速
度センサ素子１０は、加速度検出用の質量体５、固定電
極６ａ、６ｂが形成された半導体基板１を２枚の第１及
び第２ガラス板２、３の間に挟みこんで構成されてい
る。この質量体５は、第１及び第２ガラス板２、３との
間に画成された空洞部１９内で可動状態に置かれる。第
１ガラス板２は、半導体基板１の機能部である質量体
５、固定電極６ａ、６ｂが底部に露出する接続孔４ａ，
４ｃ、４ｄを有する。この接続孔４ａ、４ｃ、４ｄは、
底部に露出する質量体５、固定電極６ａ、６ｂから接続
孔の内壁に沿って覆う導電膜であるアルミニウム蒸着膜
１８を有する。これにより、質量体５、固定電極６ａ、
６ｂは、第１ガラス板２に設けられた接続孔４ａ、４
ｃ、４ｄのアルミニウム蒸着膜１８を介して外部のボン
ディングパッド８ｂ、８ａ、８ｃに接続されている。ま
た、接続孔４ｃ、４ｄは、開口部から底部にかけて断面
積が単調減少する順テーパ形状を有する。これによっ
て、この加速度センサ素子１０は、第１ガラス板２の接
続孔４の底部で内壁面の傾斜角度が逆テーパ状となるオ
ーバハング部をほとんど有しないので、アルミニウム蒸
着膜１８の断線が生じない。

【００２４】次に、この加速度センサ素子の製造方法に
ついて説明する。この製造方法では、２段階で第１ガラ
ス板２に接続孔４を形成している。第１段階として、サ
ンドブラスト法で第１ガラス板２の第１面１１に、１倍
未満の深さを有する凹部を形成する（図２（ｂ））。す
なわち、第１ガラス板を貫通させないように凹部を形成
する。第２段階として、第１ガラス板２を半導体基板１
と接合した後、ウエットエッチング法を用いて該凹部２
１ａ、２１ｂを第２面まで貫通させ、接続孔４を形成す
る（図５（ｂ））。このように２段階で接続孔４を形成
することで、接続孔４ａ、４ｂ、４ｃ、４ｄの底部に内
壁面の傾斜角度が逆テーパ状となるオーバハング部を生
じさせないようにできる。これによってこの接続孔４に
アルミニウム蒸着膜１８を成膜した場合にも断線を生じ
ない。そこで、製造工程における歩留まりを向上させ、
信頼性の高い加速度センサ素子を得ることができる。

【００２５】図２から図５にこの半導体容量型の加速度
センサ素子の製造方法における各工程について示した。
図２は、第１ガラス板２に接続孔４ｃ、４ｄを開口する
まで工程を示した。図３は、第２ガラス板３に凹部２３
を形成する工程を示した。図４は、半導体基板１に質量
体５及び固定電極６ａ、６ｂを分離する分離溝を形成す
るまでの工程を示した。また、図５は、半導体基板１を
第１及び第２のガラス板２、３で挟んで加速度センサ素
子を構成する工程を示した。

【００２６】図２を用いて、第１ガラス板２に接続孔４
ｃ、４ｄを開口するまでの各工程を説明する。 （ａ）厚さ約４００μｍの第１ガラス板２を準備する。
なお、第１ガラス板２は、後工程で接合する半導体基板
１のシリコンウエハと熱膨張係数が近く、かつ陽極接合
可能なようにナトリウムＮａを含有することが好まし
い。例えば、パイレックスガラス（登録商標：米国コー
ニング社製）を用いてもよい。 （ｂ）第１ガラス板２の両面にシート状のレジスト膜
（感光性樹脂）２０ａ、２０ｂを成膜する。このレジス
ト膜２０ａ，２０ｂの成膜は、塗布法や気相成膜方法等
によって行うことができる。 （ｃ）次に、フォトリソグラフィ法を用いて円形の接続
孔４ａ、４ｂ、４ｃ、４ｄ用のパターンを形成する（図
２（ａ））。 （ｄ）第１ガラス板２の第１面１１に形成したレジスト
膜２０ａをマスクとしてサンドブラスト法を用いて接続
孔用の凹部２１ａ、２１ｂを開口する（図２（ｂ））。
このとき、凹部２１は第１ガラス板２の第２面１２まで
貫通させることなく、底部に所定厚さを残存させる。例
えば、深さ３５０μｍまで開口し、残り５０μｍの底部
を残存させる。ここで凹部の深さとしては、第１ガラス
板２の厚さの１．０倍未満が好ましい。さらに、厚さの
０．５倍以上がより好ましい。これは、その後のウエッ
トエッチングでは深さ方向のエッチングが効率的でない
ので、残厚をあまり厚くしないことが好ましいためであ
る。この底部は十分な強度を有し、ガラスが欠けること
はなく、オーバハングも生じない。また、この凹部２１
の断面形状は上辺が下辺より大きい逆台形形状である。
なお、図２の（ｂ）では接続孔４の内壁の斜面と底面と
が鋭角的に示されているが、実際には底部は曲線的な円
弧状となる。 （ｅ）次いで、第１ガラス板２の第２面１２に、フォト
リソグラフィ法を用いて所望のパターンを形成し、該レ
ジスト膜２０ｂのパターンをマスクにして、例えば、深
さ１００μｍの所望のパターンの凹部２２を形成する
（図２（ｃ））。 （ｆ）有機溶剤を用いて、第１及び第２面のレジスト膜
２０ａ、２０ｂを除去する（図２（ｄ））。

【００２７】なお、サンドブラスト法は、ガラスに深さ
数１００μｍの凹部や貫通孔を開ける場合に非常に有効
な方法である。例えば、ウエットエッチングに比べて、
加工深さに対して横方向へのパターンの広がりが比較的
に少なく、約６０〜７０°の傾斜角を有する断面形状を
形成することができる。また、サンドブラスト法は、比
較的エッチングレートが大きく、厚さ４００μｍのガラ
スの場合に貫通孔の形成を約１５分で行うことができ
る。一方、フッ酸によるウエットエッチングでは、深さ
方向のエッチング量に比べて、横方向のパターンの広が
りがサンドブラスト法に比べて２〜３倍と大きく、エッ
チング深さ数十μｍ以上の加工には精度が十分でない。

【００２８】次に、図３を用いて、第２ガラス板３に凹
部２３を形成する工程について説明する。 （ｇ）まず、第２ガラス板３を用意する。 （ｈ）第２ガラス板３の第１面１３に、レジスト膜２６
を成膜する（図３（ａ））。 （ｉ）フォトリソグラフィ法を用いて該レジスト膜２６
に所望のパターンを形成する。該レジスト膜２６のパタ
ーンをマスクにして、例えば、深さ１００μｍの所望の
パターンの凹部２３を形成する（図３（ｂ））。 （ｊ）有機溶剤を用いて、第１面１３のレジスト膜２６
を除去する（図３（ｃ））。

【００２９】さらに、図４を用いて、半導体基板１に質
量体５、固定電極６ａ，６ｂ、該質量体５及び固定電極
６ａ，６ｂを分離する溝を形成するまでの工程を説明す
る。 （ｋ）厚さ２００μｍの半導体基板１として、シリコン
基板を用意する。 （ｌ）半導体基板１の第１面１５に熱酸化により表面に
酸化膜１７を形成する。次いで、レジスト膜２４を塗布
し、フォトリソグラフィ法を用いて、質量体５及び固定
電極６ａ，６ｂを分離する溝用のレジスト膜のパターン
を形成する（図４（ａ））。 （ｍ）異方性ドライエッチング装置を用いて、表面の酸
化膜１７やレジスト膜２４をマスクとして、例えば、該
質量体５及び固定電極６を分離するための、深さ約１０
０μｍ、幅５μｍの溝を形成する（図４（ｂ））。 （ｎ）有機溶剤を用いて、第１面のレジスト膜２４を除
去する（図４（ｃ））。

【００３０】またさらに、図５の（ａ）及び（ｂ）を用
いて、半導体基板１を第１ガラス板２に接合し、凹部を
第２面まで貫通させ接続孔を形成するまでの工程につい
て説明する。 （ｏ）半導体基板１の第１面１５と、第１ガラス板２の
第２面１２とを対向させ、位置合わせを行って重ね合わ
せ、陽極接合技術を用いて互いに接合する（図５
（ａ））。 （ｐ）半導体基板１の両面に第１及び第２ガラス板２、
３を陽極結合した複合体を、ガラスを溶解する溶液、例
えば、フッ酸に浸漬して、第１及び第２ガラス板２、３
を全体にわたって厚さ５０μｍ以上をウエットエッチン
グする（図５（ｂ））。このフッ酸には、濃度４９％の
ものを用い、常温で約５〜１０分のエッチングを行っ
た。このとき、酸化膜１７のコンタクト部に接した厚さ
５００ｎｍの部分は、フッ酸によって同時に除去され、
コンタクト部が露出する。これによって第１ガラス板２
の途中まで掘られた凹部２１ｃ、２１ｄから第２面１２
まで貫く接続孔４ｃ、４ｄを形成し、該接続孔４ｃ、４
ｄの底部に半導体基板１を露出させることができる。こ
の状態で、それぞれの接続孔４ｃ、４ｄの断面形状は、
サンドブラスト法で掘られた凹部２１の断面形状をほぼ
維持する。なお、サンドブラストの直後には、ガラスは
サンドによって破砕されるので、凹部２１ａ、２１ｂの
平面形状は、開口部の周囲に数十μｍの領域に角のある
凹凸が存在する。一方、ウエットエッチングの後には、
開口部の平面形状は滑らかな円形に近くなる。

【００３１】ここで、第１ガラス板２に設けた凹部２１
ａ、２１ｂにウエットエッチングを行って第２面まで貫
く接続孔４ｃ、４ｄを形成する工程におけるウエットエ
ッチングの条件について検討する。エッチング量を増し
ていくにつれて開口部の直径が大きくなり、一方、接続
孔の内壁面と底面との断面形状は円弧の一部のような形
状となる。接続孔４ｃ、４ｄの内壁面と底面との傾斜角
が小さいほど、後工程でアルミニウム蒸着膜を形成した
際に滑らかな断面形状が得られる。一方、傾斜角が大き
いほど後工程で形成するアルミ蒸着膜は底部と斜面との
角部で厚みが減少し、断線しやすくなる。この傾斜角は
４５°以下が好ましい。ウエットエッチング時間を適当
に選択することによって傾斜角を３０°以下に保つこと
ができる。ウエットエッチング時間を過度に長くする
と、接続孔４ｃ、４ｄが半導体基板１の第１面１５に達
した後に第１ガラス板２と半導体基板１との界面に沿っ
てエッチングが進行し、オーバハングが発生する。例え
ば、３００μｍ程度を過度にウエットエッチングした場
合には、傾斜角が９０°を越えてオーバハングとなるた
め好ましくない。なお、後工程で厚さ３μｍのアルミニ
ウム蒸着膜１８を形成する場合、ガラスを１００μｍだ
けウエットエッチングした場合には、１５００の接続孔
のうちアルミニウム蒸着膜の断線の発生は０であった。
一方、ガラスを３００μｍまでウエットエッチングした
場合には、オーバハングが発生し、断線が生じた。

【００３２】また、図５の（ｃ）及び（ｄ）を用いて、
半導体基板１の第２面１６に第２ガラス板３を接合する
までの工程について説明する。 （ｑ）半導体基板１の第２面１６にレジスト膜（図示せ
ず）を成膜し、フォトリソグラフィ法を用いて該レジス
ト膜に所望のパターンを形成する。次いで、該レジスト
膜のパターンをマスクにして、例えば、深さ１００〜１
８０μｍの所望のパターンの凹部１９を形成する。 （ｒ）接合された半導体基板１と第１ガラス板２の全体
をフッ酸に浸漬し、質量体に接する酸化膜１７ａを除去
し、該質量体５を可動状態とする。これによって質量体
５と、固定電極６とを分離する（図５（ｃ））。 （ｓ）半導体基板１の第２面１６に、第２ガラス板３の
第１面１３を対向させ位置合わせを行って重ね合わせ、
陽極接合技術を用いて互いに接合する（図５（ｄ））。
この時、第２ガラス板３の第１面１３の凹部２３と、半
導体基板１内に形成した質量体５とを対向させて重ね合
わせる。これにより、質量体５はバネ性の梁を介して第
１及び第２ガラス板２、３の間に凹部１９、２２、２３
から画成された空洞部の中で自由に振動可能な状態に保
持される。この接合工程では、第１ガラス板２及び半導
体基板１はアース電位に接続され、第２ガラス板３に、
例えば、−８００Ｖ程度の直流電圧が印加された状態
で、温度４００〜４５０℃の範囲で数時間、不活性ガス
中で処理する。これによって、質量体５及び固定電極６
を第１及び第２ガラス板２、３の間に不活性ガス雰囲気
で気密封じして挟み込むことができる。

【００３３】さらに、図５の（ｅ）を用いて、第１ガラ
ス板２に設けられた接続孔４ｃ、４ｄにアルミニウム蒸
着膜１８を成膜する工程と、その後、個々の加速度セン
サ素子を得る工程について説明する。 （ｔ）第１ガラス板２の第１面１３に形成された接続孔
４ｃ、４ｄの内部に、蒸着法によって厚さ１〜３μｍの
アルミニウム蒸着膜１８を成膜し、フォトリソグラフィ
法を用いて所望のパターンを形成する。これにより質量
体５及び固定電極６ａ、６ｂとのコンタクト部と直接接
続された、あるいは配線９を介して接続されたボンディ
ングパットを形成する（図５（ｅ））。このとき、接続
孔４ｃ、４ｄの底部にはオーバハング部がないので、ア
ルミニウム蒸着膜１８は断線することなく、質量体５及
び固定電極６ａ、６ｂのコンタクト部から電極を取り出
すことができる。 （ｕ）熱処理を行って、アルミニウム蒸着膜１８とガラ
ス板２、３とを密着強化する。この熱処理工程は、例え
ば、窒素中で４００℃程度に保持して行うことができ
る。 （ｖ）その後、複数の加速度センサ素子を含むウエハの
接合体から、それぞれのセンサ素子のチップに分離し、
ダイボンディング工程、ワイヤボンディング工程、モー
ルド工程等の各工程を行って、加速度センサ素子１０が
完成する。これらの加速度センサ素子１０は、容量値を
電圧に変換し、増幅するＡＳＩＣ等の回路素子と外部接
続してもよい。この場合、ＡＳＩＣ等の回路素子を接続
した後、全体をモールド樹脂で覆って一体化してもよ
い。

【００３４】この加速度センサ素子の製造方法の効果に
ついて説明する。この製造方法では、第１ガラス板２に
設ける接続孔４ｃ、４ｄの形成にあたって、２段階で接
続孔４ｃ、４ｄを開口している。まず、第１ガラス板２
の第１面１１に貫通させないようにサンドブラスト法で
凹部形状を形成する。次いで、第１ガラス板２の第２面
１２と半導体基板の第１面とを対向させて接合する。そ
して、ウエットエッチングで該凹部２１ａ、２１ｂから
第１ガラス板２の第２面１２まで貫通させる。これによ
って、半導体基板１まで過度のエッチングを行わないの
で、該半導体基板１には凹部を形成することなく、半導
体基板１内に形成した質量体５、や固定電極６ａ、６ｂ
に機械的、電気的な損傷を与えることがない。また、接
続孔４ｃ、４ｄの底部の断面形状にオーバハング部の発
生を抑制するので、接続孔４ｃ、４ｄでのアルミニウム
蒸着膜１８の断線を生じない。そこで、加速度センサ素
子１０の製造工程における歩留まりを向上させ、安価で
信頼性の高い加速度センサ素子を提供することができ
る。

【００３５】実施の形態２．本発明に係る加速度センサ
素子の製造方法について説明する。この加速度センサ素
子の製造方法は、実施の形態１に係る加速度センサ素子
の製造方法と比較すると、図６及び図７に示すように、
第１ガラス板２に形成された接続孔にアルミニウム蒸着
膜を成膜する工程において、蒸着源３２からの蒸着粒子
の入射方向と第１ガラス板２とのなす角度（入射角度）
θを、該接続孔４ｃ、４ｄの底部の内壁面と底面とのな
す角度φ以下とし、導電膜であるアルミニウム蒸着膜１
８を成膜する点で相違する。このように蒸着源３２から
の入射角度θを制御することによって接続孔４ｃ、４ｄ
の底部に形成されるオーバハング部３７の影となる箇所
に蒸着膜１８を成膜することができ、接続孔４ｃ、４ｄ
の内壁面のうち少なくとも一部でアルミニウム蒸着膜１
８を連続させることができる。

【００３６】図６は、蒸着装置３０の蒸着室３１内での
蒸着源３２からの蒸着粒子の入射方向とウエハ接合体３
５とのなす角度（入射角度）θの関係を示す概略図であ
る。図７は、図６の蒸着条件下で接続孔４ｃに形成され
るアルミニウム蒸着膜１８の様子を示す断面図及び平面
図である。

【００３７】この加速度センサ素子の製造方法におい
て、接続孔の内壁にアルミニウム蒸着膜を成膜する工程
は以下の通りである。 （ａ）半導体基板１を２枚の第１及び第２ガラス板２、
３で挟み込んだウエハ接合体３５を、蒸着装置３０の真
空室３１内のステージ３３に第１ガラス板２の第１面１
１が蒸着面となるようにセットする（図６（ａ））。こ
の時、蒸着源３２からの蒸着粒子の入射方向と第１ガラ
ス板２の第１面１１とのなす角度（入射角度）θを、接
続孔の底部のオーバハング部３７の内壁面と底面とのな
す角度φ以下に設定する。これによって、接続孔の底部
にオーバハング部３７が存在する場合にもその内壁面に
蒸着膜１８を形成できる。例えば、オーバハング部３７
の斜面と底面とのなす角度φは約６０°なので、４５〜
６０°とするのが好ましい。なお、この入射角度θをあ
まり小さくすると開口部で遮られて底部に入射させるこ
とができないため、接続孔の深さｈと直径Ｒとで決まる
下限値θ_ｍｉｎがある。この下限値θ_ｍｉｎとしては、
接続孔の深さｈ（＝ガラス板の厚さ）と底部の直径Ｒと
から、 θ_ｍｉｎ＝（１８０／π）×ａｒｃｔａｎ（ｈ／Ｒ）
（°） と表せる。また、この場合、通常は蒸着中、ステージ３
３を回転軸３４について回転させるが、ステージ３３の
回転を止めてオーバハング部３７の斜面に沿ってアルミ
ニウム蒸着膜１８をより厚く成膜し、確実にコンタクト
部２５との接続を形成してもよい。あるいは、入射角度
θを固定しながらステージ３３を回転させて、オーバハ
ング部３７の周方向に沿ってアルミニウム蒸着膜１８を
成膜してもよい。

【００３８】この加速度センサ素子の製造方法の効果に
ついて説明する。この製造方法では、アルミニウム蒸着
膜１８の形成にあたって、蒸着源３２からの蒸着粒子の
入射方向と第１ガラス板２の第１面１１とのなす角度θ
を、オーバハング部３７の内壁面と底面とのなす角度φ
以下に設定している。これによってオーバハング部３７
の内壁面に沿ってアルミニウム蒸着膜１８を成膜し、コ
ンタクト部２５と接続させることができる。なお、ステ
ージ３３を回転させないで固定した場合には、接続孔の
周方向のうち部分的にコンタクト部２５と接続させるこ
とができる。この時、他方で部分的に断線する場合があ
るが、周方向にわたって少なくとも一部でオーバハング
部３７を越えてコンタクト部２５と部分的に接続してい
ればよい。これによって接続孔にオーバハング部３７を
有する場合でも、工程数を増やすことなく半導体基板１
のコンタクト部２５から電極を取り出すことができる。

【００３９】実施の形態３．本発明の実施の形態３に係
る加速度センサ素子及びその製造方法について説明す
る。まず、この加速度センサ素子１０について説明す
る。この加速度センサ素子は、実施の形態１に係る加速
度センサ素子と比較すると、図１０の（ａ）に示すよう
に、第１ガラス板２に形成された接続孔４ｃは、底部に
環状のシリコン酸化膜１７を有し、該環状のシリコン酸
化膜１７の中央部に半導体基板１の機能部である質量体
５及び固定電極６ａ、６ｂが露出している点で相違す
る。また、この接続孔４ｃは、底部に露出する半導体基
板１の質量体５、固定電極６ａ、６ｂから環状のシリコ
ン酸化膜１７、接続孔４ｃ、４ｄの内壁に沿って覆う導
電膜であるアルミニウム蒸着膜１８を有する点で相違す
る。環状のシリコン酸化膜１７が存在することにより、
底部にオーバハング部３７がある場合にもアルミニウム
蒸着膜１８の成膜時に回り込みが生じて断線が生じにく
くなる。

【００４０】次に、この加速度センサ素子１０の製造方
法について説明する。この加速度センサ素子１０の製造
方法は、実施の形態１に係る製造方法と比較すると、図
９の（ｂ）及び（ｃ）に示すように、接続孔４ｃ、４ｄ
を覆ってシリコン窒化膜４３を成膜しておき、接続孔４
ｃ、４ｄの底部のシリコン酸化膜１７を保護しながら、
ウエットエッチングで半導体基板１に形成された質量体
５及び固定電極６ａ、６ｂを分離する点で相違する。こ
れにより接続孔４ｃ、４ｄの底部の酸化膜１７を保護で
き、アルミニウム蒸着膜１８の成膜時には、酸化膜１７
が存在することによるアルミニウム蒸着膜１８の回り込
みが生じて断線が生じにくくなる。そこで、加速度セン
サ素子の製造工程における歩留まりを向上させ、信頼性
の高い加速度センサ素子を提供することができる。

【００４１】図８から図１０を用いて、この加速度セン
サ素子の製造方法を説明する。図８は、半導体基板１に
加速度検出用の質量体５、固定電極６ａ、６ｂを形成す
ると共に、接続孔４ｃ、４ｄと対向する箇所に酸化膜の
開口部を形成する工程を示す概略図である。図９は、半
導体基板１を第１及び第２ガラス板２、３と接合する工
程を示す概略図である。図１０は、接続孔４ｃにアルミ
ニウム蒸着膜１８を成膜する工程を示す断面図及び平面
図である。

【００４２】図８を用いて、半導体基板１の第１ガラス
板２の接続孔４ｃ、４ｄと対向する箇所の酸化膜１７に
開口部を形成する工程を説明する。 （１）半導体基板１の第１面１５側に厚さ５００ｎｍの
酸化膜１７を形成する。 （２）半導体基板１の第１面１５に、第１ガラス板２の
接続孔４ｃ、４ｄと対向する箇所の酸化膜１７に、フォ
トリソグラフィ法により、該接続孔４ｃ、４ｄの直径よ
り小さい直径の凹部を形成する（図８（ａ））。この凹
部の直径は、半導体基板１に形成する質量体５および固
定電極６ａ、６ｂのコンタクト部２５でのコンタクト抵
抗が所定範囲となる面積から算出される範囲とする。 （３）ＣＶＤ法により厚さ約３００ｎｍのシリコン窒化
膜４１を形成する。 （４）上記窒化膜４１の上にレジスト膜４２を塗布後、
フォトリソグラフィ法で所定パターンを形成し、該パタ
ーンのレジスト膜４２をマスクにして、シリコン窒化膜
４１等をエッチングして所定形状にする（図８
（ｂ））。このとき、接続孔の底部に対向するコンタク
ト部２５を覆うようにする。 （５）半導体基板１の第１面１５にレジスト膜４２を塗
布し、フォトリソグラフィ法で、質量体５及び固定電極
６ａ、６ｂを分離する溝のパターンを形成する。 （６）上記レジスト膜４２のパターンをマスクにして、
高速の異方性ドライエッチング装置により、分離溝７を
形成する（図８（ｃ））。 （７）その後、シリコン窒化膜４１を、例えば、燐酸を
用いて除去する。

【００４３】次に、図９の（ａ）〜（ｃ）を用いて、半
導体基板１を第１及び第２ガラス板２、３と接合する工
程について説明する。 （８）半導体基板１の第１面１５と、第１ガラス板２の
第２面１２とを対向させ、位置合わせを行って重ね合わ
せ、陽極接合技術を用いて互いに接合する（図９
（ａ））。 （９）第１ガラス板２の第１面１１に接続孔４ｃ、４ｄ
のコンタクト部２５を覆って、例えば、厚さ約３００ｎ
ｍのシリコン窒化膜４３を成膜する（図９（ｂ））。こ
のシリコン窒化膜４３は、後工程で半導体基板の第２面
側からウエットエッチングの際に、接続孔の底部のコン
タクト部２５にある酸化膜が除去されないように保護す
るものである。 （１０）半導体基板１の第２面１６にレジスト膜（図示
せず）を成膜し、フォトリソグラフィ法を用いて該レジ
スト膜に所望のパターンを形成する。次いで、該レジス
ト膜のパターンをマスクにして、高速異方性ドライエッ
チングによって、例えば、深さ１００〜１８０μｍの所
望のパターンの凹部１９を形成する。 （１１）接合された半導体基板１と第１ガラス板２の全
体をフッ酸に浸漬し、質量体５に接する酸化膜１７ａを
ウエットエッチングにより除去する（図９（ｃ））。こ
れによって質量体５と、固定電極６ａ，６ｂを分離す
る。この時、シリコン窒化膜４３により、接続孔４ｃ、
４ｄの底部の酸化膜１７をウエットエッチングから保護
する。

【００４４】また、図９の（ｄ）を用いて、半導体基板
１の第２面１６に第２ガラス板３を接合するまでの工程
について説明する。 （１２）半導体基板１の第２面１６と、第２ガラス板３
の第１面１３とを対向させ位置合わせを行って重ね合わ
せ、陽極接合技術を用いて互いに接合する（図９
（ｄ））。この時、第２ガラス板３の第１面１３の凹部
２３と、半導体基板１内に形成した質量体５とを対向さ
せて重ね合わせる。これにより、質量体５は自由に振動
可能な状態に保持される。これによって、質量体５及び
固定電極６を第１及び第２ガラス板２、３の間に不活性
ガス雰囲気で気密封じして挟み込むことができる。

【００４５】図１０を用いて、接続孔４ｃにアルミニウ
ム蒸着膜１８を成膜する工程を説明する。 （１３）第１ガラス板２の第１面１１に設けられた接続
孔４ｃの上方からアルミニウム蒸着膜１８を成膜する
（図１０（ａ））。この場合、接続孔４ｃの断面形状
は、底部でシリコン酸化膜１７を残存させている。この
酸化膜１７の効果によって、オーバハング部３７がある
場合にもアルミニウム蒸着膜１８の断線を生じにくくす
ることができる。なお、回り込みによるアルミニウム蒸
着膜の厚さは約１００ｎｍと薄くなるが、加速度センサ
素子として使用する場合、所望の電流値は数ｍＡ以下な
ので問題はない。また、より厚い膜厚を所望の場合に
は、アルミニウム蒸着膜の成膜時間を長くして膜厚を厚
くしてもよい。さらに、スパッタ法によりアルミニウム
膜を成膜してもよい。

【００４６】次に、上記アルミニウム蒸着膜の成膜にお
ける酸化膜１７の作用について検討する。試験方法とし
て、１５００個の接続孔について、オーバハング部８７
の高さが１５〜３０μｍの場合に、厚さ３μｍのアルミ
ニウム蒸着膜６８を成膜し、その電気的な接続の有無を
調べた。まず、この加速度センサ素子の製造方法におい
て、接続孔４ｃ、４ｄの底部に外周から内周に半径方向
に約１００μｍの周状に酸化膜１７を残存させた場合に
は、アルミニウム蒸着膜１８は１００％接続されてい
た。また、例えば、膜厚１μｍのアルミニウム膜をスパ
ッタ法で成膜した場合、ほぼ１００％接続が得られた。
スパッタ法では蒸着法に比べてガス圧が高いためガスに
よる散乱のため回り込み量が増加するため接続の割合が
高まると考えられる。一方、比較例として、図１４の
（ｄ）に示す従来の加速度センサ素子の製造方法の場合
を挙げる。従来の製造方法では、オーバハング部８７が
あるとその影となる箇所でアルミニウム蒸着膜６８の断
線が生じていた。約１５００個の接続孔のうち、断線し
なかったものはわずかに数％程度であり、大半が断線し
ていた。なお、従来の製造方法では、アルミニウム蒸着
膜の膜厚を１０μｍと厚くしても接続割合は約７０％程
度であり、１５μｍとした場合にも約９８％であった。
１５μｍ以上の膜厚のアルミニウム蒸着膜を形成するた
めには長時間の蒸着を要し、処理能力が低下し、コスト
がかかる。

【００４７】なお、接続孔の底部に酸化膜を残存させた
場合にアルミニウム蒸着膜の回り込みが生じて断線が生
じにくくなる理由の詳細は不明であるが、次のように考
えられる。シリコン酸化膜の熱伝導率はシリコン基板に
比べて小さいため、酸化膜上に蒸着されたアルミニウム
蒸着膜は熱を失いにくく、シリコン酸化膜表面に沿って
移動しやすく、オーバハング部の影となる箇所に回り込
みやすいと考えられる。一方、オーバハング部のガラス
面の主成分はシリコン酸化膜と実質的に同一なので、影
の部分にも回りこみ、下部の酸化膜上で回り込んだアル
ミニウム蒸着膜と接触しやすく、接続が得られるものと
考えられる。

【００４８】

【発明の効果】本発明に係る電子デバイスの製造方法に
よれば、第１ガラス板に接続孔を２段階で形成してい
る。第１段階として、第１ガラス板の第１面に、１倍未
満の深さを有する凹部を形成する。すなわち、第１ガラ
ス板を貫通させないように凹部を形成する。第２段階と
して、第１ガラス板を半導体基板と接合した後、該凹部
をエッチして第２面まで貫通させ、接続孔を形成する。
このように２段階で接続孔を形成することで、接続孔の
底部に内壁面の傾斜角度が逆テーパ状となるオーバハン
グ部を生じさせないようにできる。これによってこの接
続孔にアルミニウム蒸着膜を成膜した場合にも断線を生
じない。そこで、製造工程における歩留まりを向上さ
せ、信頼性の高い電子デバイス、例えば、加速度センサ
素子を得ることができる。

【００４９】また、本発明に係る電子デバイスの製造方
法によれば、サンドブラスト法によって第１ガラス板の
第１面に凹部を形成する。これにより深さ数百μｍの凹
部を迅速に形成できる。

【００５０】さらに、本発明に係る電子デバイスの製造
方法によれば、蒸着法を用いて接続孔の内壁面に沿って
導電膜を迅速に成膜することができる。

【００５１】本発明に係る電子デバイスの製造方法によ
れば、第１ガラス板に形成された接続孔にアルミニウム
蒸着膜を成膜する工程において、蒸着源からの蒸着粒子
の入射方向と第１ガラス板とのなす角度（入射角度）θ
を、該接続孔の底部の内壁面と底面とのなす角度φ以下
とし、導電膜であるアルミニウム蒸着膜を成膜する。こ
のように蒸着粒子の入射角度θを制御することによって
接続孔の底部に形成されるオーバハング部の影となる箇
所に蒸着膜を成膜することができ、接続孔の内壁面のう
ち少なくとも一部でアルミニウム蒸着膜を連続させるこ
とができる。

【００５２】本発明に係る電子デバイスの製造方法によ
れば、接続孔を覆ってシリコン窒化膜を成膜しておき、
接続孔の底部のシリコン酸化膜を保護しながら、ウエッ
トエッチングで半導体基板に形成された質量体及び固定
電極を分離する。これにより接続孔の底部の酸化膜を保
護でき、アルミニウム蒸着膜の成膜時には、酸化膜が存
在することによってアルミニウム蒸着膜の回り込みによ
って断線が生じにくくなる。そこで、電子デバイス、例
えば、加速度センサ素子の製造工程における歩留まりを
向上させ、信頼性の高い加速度センサ素子を提供するこ
とができる。

【００５３】また、本発明に係る加速度センサ素子の製
造方法によれば、半導体基板に形成する機能部は加速度
検出用の質量対及び固定電極である。また、上述の通
り、製造工程における歩留まりを向上させ、信頼性の高
い加速度センサ素子を提供することができる。

【００５４】本発明に係る電子デバイスによれば、第１
ガラス板は、底部に半導体基板の機能部である質量体、
固定電極が露出する接続孔を有する。また、質量体、固
定電極は、第１ガラス板に設けられた接続孔のアルミニ
ウム蒸着膜を介して外部のボンディングパッドに接続さ
れている。さらに、接続孔は、開口部から底部にかけて
断面積が単調減少する順テーパ形状を有する。これによ
って、この加速度センサ素子は、第１ガラス板の接続孔
の底部で内壁面の傾斜角度が逆テーパ状となるオーバハ
ング部をほとんど有しないので、アルミニウム蒸着膜の
断線が生じない。

【００５５】本発明に係る電子デバイスによれば、第１
ガラス板に形成された接続孔は、底部に環状のシリコン
酸化膜を有し、該環状のシリコン酸化膜の中央部に半導
体基板の機能部である質量体及び固定電極が露出してい
る点で相違する。また、この接続孔は、底部に露出する
半導体基板の質量体、固定電極からシリコン酸化膜、接
続孔の内壁に沿って覆う導電膜であるアルミニウム蒸着
膜を有する点で相違する。酸化膜が存在することによ
り、底部にオーバハング部がある場合にもアルミニウム
蒸着膜の成膜時に回り込みが生じて断線が生じにくくな
る。

【図面の簡単な説明】

【図１】 （ａ）は、本発明の実施の形態１に係る加速
度センサの製造方法において、得られる加速度センサの
平面図であり、（ｂ）は、（ａ）のＡ−Ａ’線に沿った
断面図である。

【図２】 （ａ）〜（ｄ）は、本発明の実施の形態１に
係る加速度センサの製造方法において、第１ガラス板の
第１面に凹部を形成する工程を示す断面図である。

【図３】 （ａ）〜（ｃ）は、本発明の実施の形態１に
係る加速度センサの製造方法において、第２ガラス板の
第１面に凹部を形成する工程を示す断面図である。

【図４】 （ａ）〜（ｃ）は、本発明の実施の形態１に
係る加速度センサの製造方法において、半導体基板の第
１面に質量体等を分離する分離溝を形成する工程を示す
断面図である。

【図５】 （ａ）〜（ｅ）は、本発明の実施の形態１に
係る加速度センサの製造方法において、半導体基板と第
１ガラス板及び第２ガラス板とをそれぞれ陽極接合し、
加速度センサ素子を作製する工程を示す断面図である。

【図６】 （ａ）は、本発明の実施の形態２に係る加速
度センサ素子の製造方法のアルミニウム蒸着工程におい
て、ウエハ接合体の面を６０°傾斜させた場合を示す概
略図であり、（ｂ）は、通常のアルミニウム蒸着工程に
おいて、ウエハ接合体の面を蒸着源に垂直に対向させた
場合の概略図である。

【図７】 （ａ）は、図６の（ａ）に示すようにウエハ
接合体を傾斜させて接続孔にアルミニウム蒸着を行う場
合の断面図であり、（ｂ）は、（ａ）の平面図であり、
（ｃ）は、図６の（ｂ）に示すようにウエハ接合体を垂
直にしてアルミニウム蒸着を行う場合の断面図であり、
（ｄ）は、（ｃ）の平面図である。

【図８】 （ａ）〜（ｃ）は、本発明の実施の形態３に
係る加速度センサ素子の製造方法において、半導体基板
に窒化膜を埋め込む工程を示す断面図である。

【図９】 （ａ）〜（ｄ）は、本発明の実施の形態３に
係る加速度センサ素子の製造方法において、半導体基板
に第１および第２ガラス板を接合する工程までを示す断
面図である。

【図１０】 （ａ）は、本発明の実施の形態３に係る加
速度センサ素子の製造方法において、アルミニウム蒸着
を行う工程の断面図であり、（ｂ）は、（ａ）の平面図
である。

【図１１】 （ａ）〜（ｃ）は、従来の加速度センサ素
子の製造方法において、第１ガラス板に接続孔を貫通す
る工程を示す断面図である。

【図１２】 従来の加速度センサ素子の製造方法におい
て、第２ガラス板に凹部を形成する工程を示す断面図で
ある。

【図１３】 （ａ）及び（ｂ）は、従来の加速度センサ
素子の製造方法において、半導体基板に質量体等を分離
する分離溝を形成する工程を示す断面図である。

【図１４】 （ａ）〜（ｄ）は、従来の加速度センサ素
子の製造方法において、半導体基板と第１ガラス板及び
第２ガラス板とをそれぞれ接合し、加速度センサ素子を
作製する工程を示す断面図である。

【符号の説明】 １ 半導体基板、２ 第１ガラス板、３ 第２ガラス
板、４ａ、４ｂ、４ｃ、４ｄ 接続孔、５ 質量体、６
ａ、６ｂ 固定電極、７ 分離溝、８ａ、８ｂ、８ｃ、
８ｄ ボンディングパット、９ 配線、１０ 加速度セ
ンサ素子、１１ 第１ガラス板の第１面、１２ 第１ガ
ラス板の第２面、１３ 第２ガラス板の第１面、１４
第２ガラス板の第２面、１５ 半導体基板の第１面、１
６ 半導体基板の第２面、１７、１７ａ 酸化膜、１８
アルミニウム蒸着膜、１９ 空洞部 ２０ａ、２０ｂ レジスト膜、２１ａ、２１ｂ、、２
２、２３ 凹部、２４ レジスト膜、２５ コンタクト
部、２６ レジスト膜、３０ 蒸着装置、３１ 真空
室、３２ 蒸着源、３３ ステージ、３４ 回転軸、３
５ ウエハ接合体、３６ アルミニウム原子、３７ オ
ーバハング部、３８ 断線部、４１ 窒化膜 ４２ レジスト膜、４３ 窒化膜、５１ 半導体基板、
５２ 第１ガラス板、５３ 第２ガラス板、５４ａ、５
４ｂ 接続孔、５５ 質量体、５６ａ、５６ｂ固定電
極、５７ 分離溝、５９ 配線、６０ 加速度センサ素
子、６１ 第１ガラス板の第１面、６２ 第１ガラス板
の第２面、６３ 第２ガラス板の第１面 ６４ 第２ガラス板の第２面、６５ 半導体基板の第１
面、６６ 半導体基板の第２面、６７、６７ａ 酸化
膜、６８ アルミニウム蒸着膜、６９ 空洞部、７０
ａ、７０ｂ レジスト膜、７１、７２、７３ 凹部、７
４ レジスト膜、７５コンタクト部、８７ オーバハン
グ部、８８ 断線部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 靖雄 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 山▲崎▼ 史朗 東京都千代田区大手町二丁目６番２号 三 菱電機エンジニアリング株式会社内 Ｆターム(参考） 4M112 AA02 BA07 CA21 CA22 CA33 CA35 DA03 DA04 DA05 DA06 DA08 DA09 DA11 DA13 DA15 DA18 EA02 EA06 EA07 EA11 EA13 FA20

Claims (8)

【特許請求の範囲】
1. 【請求項１】 機能部を形成した半導体基板を２枚の第
   １及び第２ガラス板の間に挟んで構成される電子デバイ
   スの製造方法であって、前記製造方法は、 前記半導体基板、第１及び第２のガラス板とを用意する
   工程と、 前記第１ガラス板の第１面に、１倍未満の深さを有する
   凹部を形成する工程と、 前記半導体基板に前記機能部を形成する工程と、 前記半導体基板の第１面と前記第１ガラス板の第２面と
   を互いに接合する工程と、 前記第１ガラス板の第１面に形成された前記凹部をエッ
   チして前記第１ガラス板の第２面まで貫き、底部に前記
   半導体基板の前記機能部を露出させた接続孔を形成する
   工程と、 前記半導体基板の第２面と前記第２ガラス板の第１面と
   を互いに接合する工程と、 前記第１ガラス板に形成された前記接続孔の内壁に沿っ
   て導電膜を成膜して、前記接続孔の底部に露出する前記
   機能部と接続された電極を形成する工程とを含むことを
   特徴とする電子デバイスの製造方法。
2. 【請求項２】 前記第１ガラス板の第１面に凹部を形成
   する工程では、サンドブラスト法を用いて凹部を形成す
   ることを特徴とする請求項１に記載の電子デバイスの製
   造方法。
3. 【請求項３】 前記電極を形成する工程では、蒸着法を
   用いて前記接続孔の内壁に沿って導電膜を成膜すること
   を特徴とする請求項１又は２に記載の電子デバイスの製
   造方法。
4. 【請求項４】 機能部を形成した半導体基板を２枚の第
   １及び第２ガラス板の間に挟んで構成される電子デバイ
   スの製造方法であって、前記製造方法は、 前記半導体基板、第１及び第２のガラス板とを用意する
   工程と、 前記第１ガラス板の第１面から第２面まで貫く接続孔を
   形成する工程と、 前記半導体基板に機能部を形成する工程と、 前記第１ガラス板の接続孔の底部に前記半導体基板の前
   記機能部を露出させて、前記半導体基板の第１面と前記
   第１ガラス板の第２面とを互いに接合する工程と、 前記半導体基板の第２面と前記第２ガラス板の第１面と
   を互いに接合する工程と、 蒸着法を用いて、前記第１ガラス板に形成された前記接
   続孔の内壁に沿って導電膜を成膜して、前記接続孔の底
   部に露出する前記機能部と接続された電極を形成する工
   程とを含み、 前記電極を形成する工程において、蒸着粒子の入射方向
   と前記第１ガラス板の第１面とのなす角度を、前記接続
   孔の底部で内壁面と底面とのなす角度以下として、導電
   膜を成膜することを特徴とする電子デバイスの製造方
   法。
5. 【請求項５】 機能部を形成した半導体基板を２枚の第
   １及び第２ガラス板の間に挟んで構成される電子デバイ
   スの製造方法であって、前記製造方法は、 前記半導体基板、第１及び第２のガラス板とを用意する
   工程と、 前記第１ガラス板の第１面から第２面まで貫く接続孔を
   形成する工程と、 前記半導体基板に機能部を形成する工程と、 前記第１ガラス板の接続孔の底部に前記半導体基板の前
   記機能部を露出させて、前記半導体基板の第１面と前記
   第１ガラス板の第２面とを互いに接合する工程と、 前記第１ガラス板の前記接続孔を覆ってシリコン窒化膜
   を成膜する工程と、 ウエットエッチング法により前記半導体基板の前記機能
   部を可動状態にする工程と、 前記第１ガラス板の前記接続孔を覆うシリコン窒化膜を
   除去する工程と、 前記半導体基板の第２面と前記第２ガラス板の第１面と
   を互いに接合する工程と、 前記第１ガラス板に形成された前記接続孔の内壁に沿っ
   て導電膜を成膜して、前記接続孔の底部に露出する前記
   機能部と接続された電極を形成する工程とを含むことを
   特徴とする電子デバイスの製造方法。
6. 【請求項６】 前記電子デバイスは加速度センサ素子で
   あって、前記半導体基板の前記機能部は、加速度検出用
   の質量体及び固定電極であることを特徴とする請求項１
   から５のいずれか一項に記載の加速度センサ素子の製造
   方法。
7. 【請求項７】 機能部を有する半導体基板と、 前記半導体基板を挟みこむ２枚の第１及び第２ガラス板
   とを備え、 前記第１ガラス板は、前記半導体基板の前記機能部が底
   部に露出する接続孔を有し、 前記接続孔は、底部の前記機能部から前記接続孔の内壁
   に沿って覆う導電膜を有すると共に、開口部から底部に
   かけて断面積が単調減少する順テーパ形状を有すること
   を特徴とする電子デバイス。
8. 【請求項８】 機能部を有する半導体基板と、 前記半導体基板を挟みこむ２枚の第１及び第２ガラス板
   とを備え、 前記第１ガラス板は、前記半導体基板の前記機能部が底
   部に露出する接続孔を有し、 前記接続孔は、底部に環状のシリコン酸化膜を有し、前
   記環状のシリコン酸化膜の中央部に前記機能部が露出す
   ると共に、底部の前記機能部から前記環状のシリコン酸
   化膜と、前記接続孔の内壁に沿って覆う導電膜を有する
   ことを特徴とする電子デバイス。