JP2003318369A - Semiconductor device and method of manufacturing the same - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the occurrence of hillocks in a bottom electrode by making the bottom electrode such one that metal oxide crystal grains are distributedly precipitated in noble metal crystal grains which constitute the bottom electrode, in an FeRAM type or MFMIS-FET type semiconductor device. <P>SOLUTION: In the FeRAM type or MFMIS-FET type semiconductor device, the metal oxide crystal grains are distributedly precipitated in the noble metal crystal grains which constitute the bottom electrode. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、セルキャパシタの
絶縁膜としてＰＺＴ等の酸化物強誘電体を使用するキャ
パシタを有する分極反転型不揮発性メモリ（ＦｅＲＡ
Ｍ）或いは半導体基板の上に順次、ゲート酸化膜、下部
電極、強誘電体層及び上部電極が積層された構造を有す
るMFMIS−FET等のトランジスタ型メモリ、に代表される
強誘電体メモリである半導体装置及びその製造方法に関
し、特にヒロック形成を抑止した半導体装置及びその製
造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polarization inversion type nonvolatile memory (FeRA) having a capacitor using an oxide ferroelectric such as PZT as an insulating film of a cell capacitor.
M) or a ferroelectric memory represented by a transistor type memory such as an MFMIS-FET having a structure in which a gate oxide film, a lower electrode, a ferroelectric layer and an upper electrode are sequentially laminated on a semiconductor substrate. More particularly, the present invention relates to a semiconductor device in which hillock formation is suppressed and a manufacturing method thereof.

【０００２】[0002]

【従来の技術】近年、半導体メモリの高密度化が進めら
れており、強誘電体薄膜を用いるものが注目を集めてい
る。例えばこのような半導体メモリとして、下から順に
半導体基板、ゲート酸化膜、下部電極、強誘電体層、上
部電極が積層された構造のMFMIS-FETがある。また、強
誘電体薄膜を用いたキャパシタを有するFeRAMは、下か
ら順に半導体基板、IrO₂、RuO₂、TiON、TaN等の酸化物
もしくは窒化物膜からなる下地膜、下部電極、強誘電体
層、上部電極が積層された構造を有する。2. Description of the Related Art In recent years, the density of semiconductor memories has been increased, and those using ferroelectric thin films have been attracting attention. For example, as such a semiconductor memory, there is an MFMIS-FET having a structure in which a semiconductor substrate, a gate oxide film, a lower electrode, a ferroelectric layer, and an upper electrode are stacked in this order from the bottom. Further, FeRAM having a capacitor using a ferroelectric thin film is a semiconductor substrate, a base film made of an oxide or a nitride film of IrO ₂ , RuO ₂ , TiON, TaN, etc., a lower electrode, a ferroelectric layer in order from the bottom. , Has a structure in which upper electrodes are stacked.

【０００３】現在、主に下部電極として使用されている
のは、純白金もしくは純イリジウムであり、スパッタリ
ング法で膜形成される。さらに、下部電極の上に、ＰＺ
Ｔ、ＳＲＯ、ＢＳＴなどの強誘電体薄膜を形成する。強
誘電体薄膜の形成法は主にゾルゲル法が用いられている
が、他にスパッタ法、CVD法などもある。ゾルゲル法の
場合、強誘電体層を形成した後に、高温酸素雰囲気、例
えば７００℃で焼成を行い、強誘電体層の結晶化を行な
う。強誘電体層の焼成後、上部電極の成膜を行なう。上
部電極にも主として白金やイリジウムが使用されてい
る。At present, pure platinum or pure iridium is mainly used as the lower electrode, and a film is formed by a sputtering method. Furthermore, on the lower electrode, PZ
A ferroelectric thin film such as T, SRO, BST is formed. The sol-gel method is mainly used for forming the ferroelectric thin film, but there are other methods such as the sputtering method and the CVD method. In the case of the sol-gel method, after forming the ferroelectric layer, firing is performed in a high temperature oxygen atmosphere, for example, 700 ° C. to crystallize the ferroelectric layer. After firing the ferroelectric layer, the upper electrode is formed. Platinum and iridium are mainly used for the upper electrode.

【０００４】強誘電体層は酸化物であり、直接シリコン
基板上には成膜できない。なぜなら成膜中あるいは後工
程においてシリコン基板と強誘電体層との界面において
酸化還元反応が起こるおそれがあるためである。したが
って強誘電体層とシリコン基板との界面に下部電極と呼
ばれる、高温においても酸化しにくい材料を用いる必要
がある。The ferroelectric layer is an oxide and cannot be formed directly on a silicon substrate. This is because an oxidation-reduction reaction may occur at the interface between the silicon substrate and the ferroelectric layer during film formation or in the post-process. Therefore, it is necessary to use, at the interface between the ferroelectric layer and the silicon substrate, a material called a lower electrode that is difficult to oxidize even at high temperatures.

【０００５】また、ＰＺＴなどの強誘電体材料は結晶構
造によって誘電率が異なる為、下地膜の影響を大きく受
けることが知られている。したがって、下部電極は強誘
電体層の誘電特性を低下させないために、強誘電体の結
晶構造とマッチングの良い結晶構造を有した電極材料に
より形成される必要がある。Further, it is known that a ferroelectric material such as PZT has a large dielectric constant depending on its crystal structure, so that it is greatly affected by the underlying film. Therefore, the lower electrode needs to be formed of an electrode material having a crystal structure that matches well with the crystal structure of the ferroelectric substance in order to prevent deterioration of the dielectric properties of the ferroelectric layer.

【０００６】以上のような背景から下部電極材料とし
て、白金、イリジウム等の貴金属膜が用いられている。From the above background, a noble metal film of platinum, iridium or the like is used as the lower electrode material.

【０００７】[0007]

【発明が解決しようとする課題】しかし、スパッタリン
グ法で形成された貴金属膜からなる下部電極は、結晶が
微細構造になっており、さらに内部応力が存在する。し
たがって、強誘電体層の焼成工程中に下部電極の内部応
力緩和が起き、また強誘電体薄膜の結晶化のための焼成
に伴って結晶粒の粗大化が起こる。このとき、下部電極
が強い応力を受けるため、下部電極にヒロックが発生
し、成長する。ヒロックは強誘電体層を突き抜け、上下
電極間をショートさせてしまう。However, the lower electrode made of a noble metal film formed by the sputtering method has a fine crystal structure and further has internal stress. Therefore, internal stress relaxation of the lower electrode occurs during the firing process of the ferroelectric layer, and coarsening of crystal grains occurs with firing for crystallization of the ferroelectric thin film. At this time, since the lower electrode receives a strong stress, hillocks are generated and grow in the lower electrode. Hillock penetrates the ferroelectric layer and short-circuits the upper and lower electrodes.

【０００８】ここでヒロックとは、導電性薄膜表面に局
所的に発生する微小突起であり、上下配線や隣接配線と
の短絡、上部配線の断線、導電性薄膜を覆う絶縁膜の破
壊及び剥離、後の工程における露光不良等、様々な不良
の原因となる。Here, the hillocks are minute protrusions locally generated on the surface of the conductive thin film, and are short-circuited with the upper and lower wirings or the adjacent wirings, the upper wiring is broken, the insulating film covering the conductive thin film is broken and peeled off, This causes various defects such as exposure defects in the subsequent steps.

【０００９】また、白金やイリジウムは配向性が強いた
め、加熱しながらスパッタリングをして電極を形成する
と柱状結晶構造を有する金属粒子が成長し、金属粒子の
粒界が下地面に対して垂直方向につながった微構造を有
する下部電極が形成される。また、スパッタリングによ
り電極を形成した後、アニール処理を行なう場合におい
ても、柱状結晶構造を有する金属粒子が成長して、上記
と同様の微構造を有する電極が形成される。Further, since platinum and iridium have a strong orientation, metal particles having a columnar crystal structure grow when the electrodes are formed by sputtering while heating, and the grain boundaries of the metal particles are perpendicular to the underlying surface. A lower electrode having a microstructure connected to is formed. Further, even when an annealing process is performed after the electrodes are formed by sputtering, the metal particles having a columnar crystal structure grow to form an electrode having a microstructure similar to the above.

【００１０】柱状結晶構造の金属結晶粒子が成長した下
部電極が形成されると、下部電極上に形成した強誘電体
薄膜の焼成工程中に、酸素を初めとする強誘電体を構成
する各原子が下部電極の金属粒子の粒界に沿って容易に
拡散を起こしてしまう。下部電極の金属結晶粒子が柱状
結晶構造をとり、下部電極内にて粒界を遮るものがない
ため、強誘電体を構成する各原子は下部電極内を最短距
離で拡散してしまうからである。この拡散現象によっ
て、強誘電体の構造欠陥、酸素欠陥さらには結晶性の悪
化が引き起こり、ヒステリシス特性の低下、分極反転可
能回数の減少などの膜劣化が生ずる。When the lower electrode in which the metal crystal particles having the columnar crystal structure grow is formed, each atom constituting the ferroelectric substance such as oxygen is included in the firing process of the ferroelectric thin film formed on the lower electrode. Easily diffuses along the grain boundaries of the metal particles of the lower electrode. This is because the metal crystal particles of the lower electrode have a columnar crystal structure, and there is nothing that blocks the grain boundaries within the lower electrode, so that the atoms that make up the ferroelectric substance diffuse within the lower electrode at the shortest distance. . This diffusion phenomenon causes deterioration of structural defects, oxygen defects and crystallinity of the ferroelectric substance, resulting in deterioration of the film such as deterioration of hysteresis characteristics and decrease in the number of times polarization reversal is possible.

【００１１】さらに、強誘電体層の熱処理時に下部電極
の白金等の貴金属結晶粒子の粒界に沿って熱処理雰囲気
の酸素が拡散するのでＴiＮ等のバリア層が容易に酸化
され、体積変化や膜ストレスによってバリア層と下部電
極との間に剥離が生じ、或いは下部電極のヒロックが発
生する。Further, during the heat treatment of the ferroelectric layer, oxygen in the heat treatment atmosphere diffuses along the grain boundaries of the noble metal crystal grains such as platinum of the lower electrode, so that the barrier layer such as TiN is easily oxidized to cause a volume change or a film change. Due to the stress, peeling occurs between the barrier layer and the lower electrode, or hillock occurs in the lower electrode.

【００１２】本発明の目的は、キャパシタを備えたＦｅ
ＲＡＭ型の半導体装置において、下部電極を構成する貴
金属結晶粒子の粒内に金属酸化物結晶粒子を分散して析
出させた下部電極とすることで、下部電極のヒロックの
発生を抑制することである。また、強誘電体層の焼成工
程中において、貴金属結晶粒子の粒内の転位や元素の移
動を阻止し、貴金属結晶粒子の粗大化を抑制すること
で、下部電極の緻密性を保持することも目的とする。An object of the present invention is to provide Fe with a capacitor.
In a RAM-type semiconductor device, the generation of hillocks in the lower electrode is suppressed by forming a lower electrode in which metal oxide crystal particles are dispersed and deposited in the grains of the noble metal crystal particles that form the lower electrode. . Further, during the firing process of the ferroelectric layer, the dislocation of the noble metal crystal grains and the movement of elements are prevented, and the coarseness of the noble metal crystal grains is suppressed, so that the denseness of the lower electrode can be maintained. To aim.

【００１３】また、本発明の目的は、MFMIS−FET型の半
導体装置においても、同様に下部電極のヒロックの発生
を抑制することである。さらに下部電極の緻密性を保持
することも目的とする。An object of the present invention is also to suppress the occurrence of hillocks in the lower electrode in the MFMIS-FET type semiconductor device as well. It is also intended to maintain the denseness of the lower electrode.

【００１４】本発明の目的は、さらに貴金属結晶粒子の
粒内及び粒界に金属酸化物結晶粒子が分散して析出させ
ることでヒロックの発生を抑制しつつ、貴金属結晶粒子
の粒界における強誘電体層を構成する各元素の拡散を阻
害させることである。The object of the present invention is to further suppress the generation of hillocks by dispersing and precipitating metal oxide crystal particles in and within the boundaries of the noble metal crystal particles, and at the same time, to enhance the ferroelectricity at the grain boundaries of the noble metal crystal particles. This is to prevent the diffusion of each element constituting the body layer.

【００１５】さらに本発明の目的は、下部電極を粒状結
晶構造の貴金属結晶粒子により形成することで、下部電
極の貴金属結晶粒子が柱状結晶構造を有する場合に問題
となった、強誘電体を構成する各原子が最短距離で下部
電極内を拡散してしまう現象を抑制することである。Further, an object of the present invention is to form a lower electrode by using noble metal crystal particles having a granular crystal structure, thereby forming a ferroelectric substance which becomes a problem when the noble metal crystal particles of the lower electrode have a columnar crystal structure. This is to suppress the phenomenon that each atom to diffuse in the lower electrode at the shortest distance.

【００１６】本発明の目的は、貴金属結晶粒子の粒径を
０．５μｍ以下とすることで、緻密な貴金属結晶粒子に
より構成される下部電極とし、下部電極の緻密性の保持
することである。これにより、ヒロック発生の抑制につ
ながる。An object of the present invention is to make the lower electrode composed of dense noble metal crystal particles by keeping the particle size of the noble metal crystal particles to 0.5 μm or less, and to maintain the denseness of the lower electrode. This leads to suppression of hillock generation.

【００１７】本発明の目的は、金属酸化物結晶粒子の粒
径を０．３μｍ以下とすることで、ほとんどの貴金属結
晶粒子の粒内に微細な金属酸化物結晶粒子を多数分散さ
せ、その結果、貴金属結晶粒子の粗大化を抑制及び下部
電極の緻密性維持に基づく下部電極の安定性を向上させ
て、ヒロック発生をさらに抑制することである。The object of the present invention is to set the particle size of the metal oxide crystal particles to 0.3 μm or less so that a large number of fine metal oxide crystal particles are dispersed in the particles of most of the noble metal crystal particles. The purpose is to suppress coarsening of the noble metal crystal particles and improve the stability of the lower electrode based on maintaining the denseness of the lower electrode, and further suppress the generation of hillocks.

【００１８】また本発明の目的は、白金又はイリジウム
を電極母材とすることで、強誘電体の誘電特性を劣化さ
せず、また高温処理後においても安定した作動を示す半
導体装置を提供することである。It is another object of the present invention to provide a semiconductor device which does not deteriorate the dielectric characteristics of a ferroelectric substance by using platinum or iridium as an electrode base material and shows stable operation even after high temperature treatment. Is.

【００１９】なお、本発明における金属酸化物とは、標
準電極電位がマイナスの為、酸素との反応性が高く、か
つ大気中での取り扱いが容易な金属の酸化物とする。こ
れらの金属酸化物を貴金属結晶粒子の粒内に分散させる
ことで、強誘電体層の形成前に、既に下地電極を安定さ
せることを目的とする。さらに、金属酸化物にかかる金
属を具体的に特定する。The metal oxide used in the present invention is a metal oxide which has a high standard electrode potential and thus has a high reactivity with oxygen and is easy to handle in the atmosphere. By dispersing these metal oxides in the grains of the noble metal crystal particles, the purpose is to stabilize the base electrode before the formation of the ferroelectric layer. Further, the metal related to the metal oxide is specifically specified.

【００２０】本発明の目的は、ＦｅＲＡＭ型の半導体装
置或いはMFMIS−FET型の半導体装置の製造方法におい
て、下部電極のヒロック発生の抑制、下部電極の緻密性
保持並びに下部電極を構成する貴金属結晶粒子の粒界で
の強誘電体を構成する各元素の拡散防止を図った製造方
法を提供することである。さらに、金属酸化物に係る金
属を添加した貴金属合金ターゲット若しくは金属酸化物
を分散させた金属酸化物分散貴金属ターゲットを一体型
とすることで、現行設備からの代替が容易で、生産性を
向上させることを目的とする。An object of the present invention is to suppress the generation of hillocks in the lower electrode, maintain the denseness of the lower electrode, and the noble metal crystal particles constituting the lower electrode in the method for manufacturing the FeRAM type semiconductor device or the MFMIS-FET type semiconductor device. It is an object of the present invention to provide a manufacturing method in which the diffusion of each element constituting the ferroelectric substance at the grain boundaries is prevented. Furthermore, by integrating the noble metal alloy target to which the metal related to the metal oxide is added or the metal oxide-dispersed noble metal target in which the metal oxide is dispersed, it is easy to substitute from the existing equipment and improve the productivity. The purpose is to

【００２１】また、本発明の目的は、前記製造方法にお
いて、貴金属として白金又はイリジウムを使用すること
で、強誘電体の誘電特性を劣化させず、また高温処理後
においても安定した作動を示す半導体装置を製造するこ
とである。さらに、金属酸化物にかかる金属を具体的に
特定する。Another object of the present invention is to use platinum or iridium as the noble metal in the above-mentioned manufacturing method, thereby not deteriorating the dielectric characteristics of the ferroelectric substance and exhibiting stable operation even after high temperature treatment. Manufacturing the device. Further, the metal related to the metal oxide is specifically specified.

【００２２】[0022]

【課題を解決するための手段】本発明者らは、上記半導
体装置の下部電極において貴金属結晶粒子を金属酸化物
の分散により強化することで、上記の目的を達成するこ
とができることを見出し、本発明を完成させた。すなわ
ち本発明に係る半導体装置は、半導体基板を含む下地上
に順次、下部電極、強誘電体膜及び上部電極とを積層し
たキャパシタを備えたＦｅＲＡＭ型の半導体装置におい
て、前記下部電極は、該下部電極を構成する貴金属結晶
粒子の粒内に金属酸化物結晶粒子を分散して析出させた
ことを特徴とする。The present inventors have found that the above object can be achieved by strengthening the noble metal crystal particles in the lower electrode of the semiconductor device by dispersing the metal oxide. Completed the invention. That is, the semiconductor device according to the present invention is a FeRAM type semiconductor device including a capacitor in which a lower electrode, a ferroelectric film and an upper electrode are sequentially laminated on a base including a semiconductor substrate, wherein the lower electrode is It is characterized in that the metal oxide crystal particles are dispersed and precipitated in the noble metal crystal particles forming the electrode.

【００２３】また本発明に係る半導体装置は、半導体基
板の上に順次、絶縁バッファ層、下部電極、強誘電体層
及び上部電極が積層された構造を有するMFMIS−FET型の
半導体装置において、前記下部電極は、該下部電極を構
成する貴金属結晶粒子の粒内に金属酸化物結晶粒子を分
散して析出させたことを特徴とする。The semiconductor device according to the present invention is the MFMIS-FET type semiconductor device having a structure in which an insulating buffer layer, a lower electrode, a ferroelectric layer and an upper electrode are sequentially laminated on a semiconductor substrate. The lower electrode is characterized in that metal oxide crystal particles are dispersed and precipitated in the grains of the noble metal crystal particles that form the lower electrode.

【００２４】本発明に係る半導体装置では、前記貴金属
結晶粒子の粒内及び粒界に、前記金属酸化物結晶粒子を
分散して析出させることが好ましい。In the semiconductor device according to the present invention, it is preferable to disperse and precipitate the metal oxide crystal particles in and within the grain boundaries of the noble metal crystal particles.

【００２５】さらに本発明に係る半導体装置では、前記
下部電極は、粒状結晶構造の貴金属結晶粒子により形成
することが好ましい。Further, in the semiconductor device according to the present invention, it is preferable that the lower electrode is made of noble metal crystal grains having a granular crystal structure.

【００２６】本発明に係る半導体装置では、前記貴金属
結晶粒子の粒径は、０．５μｍ以下とすることが好まし
い。In the semiconductor device according to the present invention, it is preferable that the noble metal crystal grains have a grain size of 0.5 μm or less.

【００２７】また本発明に係る半導体装置では、前記金
属酸化物結晶粒子の粒径は、０．３μｍ以下とすること
が好ましい。Further, in the semiconductor device according to the present invention, the grain size of the metal oxide crystal particles is preferably 0.3 μm or less.

【００２８】本発明に係る半導体装置では、前記貴金属
は、白金又はイリジウムであることが好ましい。In the semiconductor device according to the present invention, the noble metal is preferably platinum or iridium.

【００２９】また本発明に係る半導体装置では、前記金
属酸化物に係る金属は、反応性が高く酸素と反応を起こ
しやすく、金属酸化物になりやすい金属であることが好
ましい。Further, in the semiconductor device according to the present invention, it is preferable that the metal related to the metal oxide is a metal which has high reactivity and easily reacts with oxygen to easily become a metal oxide.

【００３０】ここで、前記金属酸化物に係る金属は、チ
タン、ジルコニウム、ハフニウム、バナジウム、ニオ
ブ、タンタル、クロム、モリブデン、タングステン、ラ
ンタノイド属に係る金属、イットリウム、スカンジウ
ム、マンガン、鉄、コバルト、ニッケルからなる金属群
の中から選ばれた金属であることが好ましい。Here, the metal related to the metal oxide is titanium, zirconium, hafnium, vanadium, niobium, tantalum, chromium, molybdenum, tungsten, a metal related to the lanthanoid group, yttrium, scandium, manganese, iron, cobalt, nickel. It is preferable that the metal is selected from the group consisting of

【００３１】本発明に係る半導体装置の製造方法は、Ｆ
ｅＲＡＭ型の半導体装置における下地層を形成するか或
いはMFMIS−FET型の半導体装置における絶縁バッファ層
を形成した後、反応性が高く酸素と反応を起こしやすい
金属を、母材となる貴金属中に０．０５〜５ａｔ％の割
合で添加した貴金属合金ターゲットを下部電極形成材料
として、成膜温度４００℃以下でスパッタリング法によ
り処理前下部電極を成膜し、続いて２００〜５００℃の
酸素を含む雰囲気下でアニールを行なうことで前記金属
を金属酸化物に酸化させて、前記貴金属結晶粒子の粒内
或いは粒内及び粒界に該金属酸化物を分散させた状態の
下部電極とした後、該下部電極の上に強誘電体層を形成
し、さらに該強誘電体層の上に上部電極を形成すること
を特徴とする。The semiconductor device manufacturing method according to the present invention is
After forming a base layer in an eRAM type semiconductor device or an insulating buffer layer in an MFMIS-FET type semiconductor device, a metal that is highly reactive and easily reacts with oxygen is added to a noble metal as a base material. A noble metal alloy target added at a rate of 0.05 to 5 at% is used as a lower electrode forming material to form a lower electrode before treatment by a sputtering method at a film forming temperature of 400 ° C. or lower, and then an atmosphere containing oxygen at 200 to 500 ° C. After annealing the metal to oxidize the metal into a metal oxide to form a lower electrode in a state where the metal oxide is dispersed in the grains of the noble metal crystal grains or in the grains and grain boundaries, the lower electrode A ferroelectric layer is formed on the electrode, and an upper electrode is further formed on the ferroelectric layer.

【００３２】さらに本発明に係る半導体装置の製造方法
は、ＦｅＲＡＭ型の半導体装置における下地層を形成す
るか或いはMFMIS−FET型の半導体装置における絶縁バッ
ファ層を形成した後、反応性が高く酸素と反応を起こし
やすい金属の金属酸化物を、母材となる貴金属中に該金
属酸化物に係る金属の換算で０．０５〜２ａｔ％の割合
で分散させた金属酸化物分散貴金属ターゲットを下部電
極形成材料として、成膜温度４００℃以下でスパッタリ
ング法により処理前下部電極を成膜し、前記貴金属結晶
粒子の粒内或いは粒内及び粒界に該金属酸化物を分散さ
せた状態の下部電極とした後、該下部電極の上に強誘電
体層を形成し、さらに該強誘電体層の上に上部電極を形
成することを特徴とする。Further, in the method of manufacturing a semiconductor device according to the present invention, after forming an underlayer in a FeRAM type semiconductor device or forming an insulating buffer layer in an MFMIS-FET type semiconductor device, it is highly reactive with oxygen. The lower electrode is formed with a metal oxide-dispersed noble metal target in which a metal oxide of a metal that easily reacts is dispersed in a noble metal as a base material at a rate of 0.05 to 2 at% in terms of the metal related to the metal oxide. As a material, a lower electrode before treatment was formed into a film by a sputtering method at a film forming temperature of 400 ° C. or lower, and the lower electrode was in a state in which the metal oxide was dispersed in the grains of the noble metal crystal grains or in the grains and grain boundaries. After that, a ferroelectric layer is formed on the lower electrode, and an upper electrode is further formed on the ferroelectric layer.

【００３３】また本発明に係る半導体装置の製造方法で
は、前記貴金属として、白金又はイリジウムを使用する
ことが好ましい。In the method of manufacturing a semiconductor device according to the present invention, it is preferable to use platinum or iridium as the noble metal.

【００３４】さらに本発明に係る半導体装置の製造方法
では、前記金属酸化物に係る金属は、チタン、ジルコニ
ウム、ハフニウム、バナジウム、ニオブ、タンタル、ク
ロム、モリブデン、タングステン、ランタノイド属に係
る金属、イットリウム、スカンジウム、マンガン、鉄、
コバルト、ニッケルからなる金属群の中から選ばれた金
属であることが好ましい。Further, in the method of manufacturing a semiconductor device according to the present invention, the metal of the metal oxide is titanium, zirconium, hafnium, vanadium, niobium, tantalum, chromium, molybdenum, tungsten, a metal of the lanthanoid genus, yttrium, Scandium, manganese, iron,
A metal selected from the group of metals consisting of cobalt and nickel is preferable.

【００３５】[0035]

【発明の実施の形態】以下本発明について、実施形態及
び実施例を示しながら本発明を詳細に説明するが、本発
明はこれらの記載に限定して解釈されない。BEST MODE FOR CARRYING OUT THE INVENTION The present invention is described in detail below with reference to embodiments and examples, but the present invention is not construed as being limited to these descriptions.

【００３６】本発明は、強誘電体を上部電極と下部電極
で挟装した構造を備える半導体装置を対象とする。具体
的には、図１、図２に示すごとく、半導体基板１を含む
下地２上に順次、下部電極３、強誘電体膜４及び上部電
極５とを積層したキャパシタ６を備えたＦｅＲＡＭ型の
半導体装置１００を挙げることができる。The present invention is directed to a semiconductor device having a structure in which a ferroelectric substance is sandwiched between an upper electrode and a lower electrode. Specifically, as shown in FIG. 1 and FIG. 2, an FeRAM-type device including a capacitor 6 in which a lower electrode 3, a ferroelectric film 4 and an upper electrode 5 are sequentially laminated on a base 2 including a semiconductor substrate 1 The semiconductor device 100 can be mentioned.

【００３７】また、図３に示すような、半導体基板１１
の上に順次、絶縁バッファ層１２、下部電極１３、強誘
電体層１４及び上部電極（ゲート電極）１５が積層され
た構造を有するMFMIS−FET型の半導体装置２００を挙げ
ることもできる。Further, the semiconductor substrate 11 as shown in FIG.
Another example is an MFMIS-FET type semiconductor device 200 having a structure in which an insulating buffer layer 12, a lower electrode 13, a ferroelectric layer 14 and an upper electrode (gate electrode) 15 are sequentially stacked on top of each other.

【００３８】これらの半導体装置は、一般に強誘電体メ
モリと称されるものであって、強誘電体を上部電極と下
部電極で挟装した構造がメモリの記憶部分となる。半導
体装置の構造は、上部電極、強誘電体層及び下部電極の
構成を有しつつ、それ以外の部分で種々の提案がなされ
ているが、本発明では下部電極３,１３に特徴の一つが
あり、上部電極、強誘電体層及び下部電極の構成の構造
以外には制限を受けるものではない。These semiconductor devices are generally called a ferroelectric memory, and a structure in which a ferroelectric is sandwiched between an upper electrode and a lower electrode serves as a memory portion of the memory. As for the structure of the semiconductor device, various proposals have been made in the other parts while having the structure of the upper electrode, the ferroelectric layer and the lower electrode. In the present invention, one of the features of the lower electrodes 3 and 13 is However, the structure is not limited except for the structure of the upper electrode, the ferroelectric layer, and the lower electrode.

【００３９】以下、半導体装置の下地、絶縁バッファ
層、下部電極、強誘電体層及び上部電極のそれぞれにつ
いて説明する。The base, the insulating buffer layer, the lower electrode, the ferroelectric layer and the upper electrode of the semiconductor device will be described below.

【００４０】図１及び図２において、ＦｅＲＡＭ型の半
導体装置の半導体基板１に形成する下地２は、半導体基
板１と下部電極３との密着させるとともに、半導体基板
１と下部電極３の反応を防止するための密着層である。
密着層２としては、TiON_X/Si、TiON_X/SiO₂/Si、TaN/S
i、Ta₂O₅/Si、TiO₂/SiO₂/Si、Ti/SiO₂/Si、(ZrO₂)_1-x(Y
₂O₃)_x/Si、STO/MgO/Si、Ta/SiO₂/Si、SiO₂/Si、RuO₂/Si
O₂/Si、CeO₂/Si、CeO₂/(ZrO₂)_1-x(Y₂O₃)_x/Si、Ti/SiO₂/
Siが例示できる。なお、/Siは基板側を意味する。1 and 2, the FeRAM type half
The base 2 formed on the semiconductor substrate 1 of the conductor device is a semiconductor substrate.
The plate 1 and the lower electrode 3 are brought into close contact with each other, and the semiconductor substrate
This is an adhesion layer for preventing the reaction between the lower electrode 1 and the lower electrode 3.
As the adhesion layer 2, TiON_X/ Si, TiON_X/ SiO₂/ Si, TaN / S
i, Ta₂O_Five/ Si, TiO₂/ SiO₂/ Si, Ti / SiO₂/ Si, (ZrO₂)_1-x(Y
₂O₃)_x/ Si, STO / MgO / Si, Ta / SiO₂/ Si, SiO₂/ Si, RuO₂/ Si
O₂/ Si, CeO₂/ Si, CeO₂/ (ZrO₂)_1-x(Y₂O₃)_x/ Si, Ti / SiO₂/
Si can be illustrated. Note that / Si means the substrate side.

【００４１】図３において、MFMIS−FET型の半導体装置
の半導体基板１１上に形成する絶縁バッファ層１２は、
SrTa₂O₆、SiON、Bi₂SiO₅、CeO₂/(CeZr)O₂、SrTiO₃/(CeZ
r)O₂、SiO₂が例示できる。In FIG. 3, the insulating buffer layer 12 formed on the semiconductor substrate 11 of the MFMIS-FET type semiconductor device is
SrTa ₂ O ₆ , SiON, Bi ₂ SiO ₅ , CeO ₂ / (CeZr) O ₂ , SrTiO ₃ / (CeZ
r) O ₂ and SiO ₂ can be exemplified.

【００４２】下部電極３、１３は、下部電極を構成する
貴金属結晶粒子の粒内或いは粒内及び粒界に金属酸化物
結晶粒子を分散して析出させた構造とする。このときの
添加割合は、母材である貴金属に対して、金属酸化物に
かかる金属の換算で０．０５〜５ａｔ％の割合で添加す
る。ここでいう貴金属は、金、銀、白金族元素であり、
特に白金又はイリジウムであることが好ましい。なお、
強誘電体層の結晶化工程のときに、下部電極を構成する
貴金属結晶粒子の粒内に金属酸化物結晶粒子を分散して
析出させた構造とするのではなく、強誘電体層の形成工
程に入る前にこの構造にしてしまうことが好ましい。The lower electrodes 3 and 13 have a structure in which metal oxide crystal particles are dispersed and deposited in the grains of the noble metal crystal grains forming the lower electrode or in the grains and grain boundaries. The addition ratio at this time is 0.05 to 5 at% in terms of the metal involved in the metal oxide with respect to the noble metal as the base material. The precious metals mentioned here are gold, silver and platinum group elements,
Particularly, platinum or iridium is preferable. In addition,
During the crystallization process of the ferroelectric layer, the structure of forming the ferroelectric layer is used instead of the structure in which the metal oxide crystal particles are dispersed and precipitated in the grains of the noble metal crystal particles forming the lower electrode. It is preferable to adopt this structure before entering.

【００４３】下部電極の厚さは、２００〜４００ｎｍで
あることが好ましい。本発明により、ヒロック発生が抑
制できるため、従来よりも下部電極を薄くすることがで
きる。The thickness of the lower electrode is preferably 200 to 400 nm. According to the present invention, since the generation of hillocks can be suppressed, the lower electrode can be made thinner than before.

【００４４】また本発明における金属酸化物に係る金属
は、標準電極電位がマイナスで、反応性が高く酸素と反
応を起こしやすい金属であり、かつ大気中での取り扱い
が容易な金属である。すなわち、下部電極の粒内で、還
元されず、金属酸化物の状態で安定となりうる金属であ
る。ここで、チタン、ジルコニウム、ハフニウム、バナ
ジウム、ニオブ、タンタル、クロム、モリブデン、タン
グステン、ランタノイド属に係る金属、イットリウム、
スカンジウム、マンガン、鉄、コバルト、ニッケルから
なる金属群の中から選ばれた金属であることが好まし
い。この中で、ジルコニウム又はニオブが特に好まし
い。また、これらの金属を２種類以上混合組み合わせて
も良い。この場合、母材貴金属中に２種類以上の金属酸
化物を分散させるか或いは１種類以上の複合酸化物を分
散させることとなる。The metal relating to the metal oxide in the present invention is a metal having a negative standard electrode potential, a high reactivity and a tendency to react with oxygen, and a metal which is easy to handle in the atmosphere. That is, it is a metal that is not reduced in the grains of the lower electrode and can be stable in the state of a metal oxide. Here, titanium, zirconium, hafnium, vanadium, niobium, tantalum, chromium, molybdenum, tungsten, metals related to the lanthanoid genus, yttrium,
A metal selected from the group consisting of scandium, manganese, iron, cobalt and nickel is preferable. Of these, zirconium or niobium is particularly preferable. Further, two or more kinds of these metals may be mixed and combined. In this case, two or more kinds of metal oxides or one or more kinds of composite oxides are dispersed in the base material noble metal.

【００４５】ここで、貴金属として白金を選択した場合
には、金属酸化物に係る金属として、ジルコニウム又は
チタンを選択する組み合わせが好ましい。When platinum is selected as the noble metal, a combination in which zirconium or titanium is selected as the metal of the metal oxide is preferable.

【００４６】一方、貴金属としてイリジウムを選択した
場合には、金属酸化物に係る金属として、ジルコニウム
又はタンタルを選択する組み合わせが好ましい。On the other hand, when iridium is selected as the noble metal, a combination in which zirconium or tantalum is selected as the metal of the metal oxide is preferable.

【００４７】下部電極を構成する貴金属結晶粒子の粒内
に金属酸化物結晶粒子を分散して析出させた構造とする
ことで、下記の効果が期待できる。すなわち、(１)ヒロ
ックの発生が抑制され、FeRAMの微細化が容易になる、
(２)低温スパッタリング時の微細結晶構造が保たれるた
め、強誘電体構成元素の拡散を防止できる。The following effects can be expected by adopting a structure in which metal oxide crystal particles are dispersed and precipitated in the particles of the noble metal crystal particles forming the lower electrode. That is, (1) generation of hillocks is suppressed and FeRAM can be easily miniaturized.
(2) Since the fine crystal structure is maintained during the low temperature sputtering, the diffusion of the ferroelectric constituent elements can be prevented.

【００４８】本発明では、下部電極を構成する貴金属結
晶粒子の粒内に金属酸化物結晶粒子を分散して析出させ
た構造とすることにより、強誘電体膜の焼成工程中で
も、下部電極の貴金属結晶粒子の粒内に分散した金属酸
化物結晶粒子がピン止め効果を発揮し、転位や元素の移
動を妨げる。ここで金属酸化物結晶粒子が下部電極の貴
金属結晶粒子の粒内に分散すると、粒界に金属酸化物に
係る金属の結晶粒子が分散した場合と比較して、上記ピ
ン止め効果を強く発揮する。そのため、強誘電体層の焼
成工程やその後の高温処理工程を経ても、下部電極の緻
密性が保たれ、ヒロックの発生が抑制される。In the present invention, the structure in which the metal oxide crystal particles are dispersed and deposited in the grains of the noble metal crystal particles forming the lower electrode allows the noble metal of the lower electrode to be formed even during the firing process of the ferroelectric film. The metal oxide crystal particles dispersed in the crystal particles exhibit a pinning effect and prevent dislocations and element movement. Here, when the metal oxide crystal particles are dispersed in the particles of the noble metal crystal particles of the lower electrode, the pinning effect is strongly exerted as compared with the case where the crystal particles of the metal related to the metal oxide are dispersed in the grain boundary. . Therefore, the denseness of the lower electrode is maintained and the occurrence of hillocks is suppressed even after the firing process of the ferroelectric layer and the subsequent high temperature treatment process.

【００４９】また、下部電極の緻密性が保持されること
は、強誘電体構成元素の拡散を防止する効果もある。特
に金属酸化物結晶粒子が分散されていることで、酸素の
拡散防止にも効果を発揮する。Further, maintaining the denseness of the lower electrode also has the effect of preventing the diffusion of the ferroelectric constituent elements. Particularly, when the metal oxide crystal particles are dispersed, the effect of preventing diffusion of oxygen is also exerted.

【００５０】下部電極の組成は上述のとおりであるが、
貴金属結晶粒子の粒内と粒界に、それぞれ金属酸化物結
晶粒子を分散して析出させることが好ましい。貴金属結
晶粒子の粒内に金属酸化物結晶粒子を分散させる効果は
上述のとおりであるが、貴金属結晶粒子の粒界にも金属
酸化物結晶粒子を分散させることにより、強誘電体膜の
構成元素の粒界での拡散を抑制する効果が相乗される。The composition of the lower electrode is as described above,
It is preferable to disperse and deposit the metal oxide crystal particles in and within the boundaries of the noble metal crystal particles. The effect of dispersing the metal oxide crystal particles in the grains of the noble metal crystal particles is as described above, but by dispersing the metal oxide crystal particles also in the grain boundaries of the noble metal crystal particles, the constituent element of the ferroelectric film The effect of suppressing the diffusion at the grain boundaries is synergized.

【００５１】下部電極の緻密性を維持するために貴金属
結晶粒子の粒径は、０．５μｍ以下であることが好まし
い。In order to maintain the denseness of the lower electrode, the particle size of the noble metal crystal particles is preferably 0.5 μm or less.

【００５２】この場合、貴金属結晶粒子は柱状結晶構造
と粒状結晶構造の混合となるか、粒状結晶構造のみで構
成される。さらに、貴金属結晶粒子の粒内に金属酸化物
結晶粒子を分散させることで、貴金属結晶粒子の粒内で
の拡散の抑制並びに転位移動の抑制がなされるため、貴
金属結晶粒子は粗大化が防止され、微小結晶粒子のまま
保持されることとなる。金属酸化物結晶粒子の粒径が
０．３μｍ以下、より好ましくは０．２μｍ以下、さら
に好ましくは０.１μｍ以下とすればこの効果をさらに
増強することができる。金属酸化物結晶粒子が貴金属結
晶粒子の大きさに近づくと、特定の貴金属結晶粒子にの
み金属酸化物結晶粒子が分散することとなり、貴金属結
晶粒子の粒内での拡散の抑制並びに転位移動の抑制を行
なう効果は半減する。金属酸化物結晶粒子の粒径が０．
３μｍ以下、より好ましくは０．２μｍ以下、さらに好
ましくは０.１μｍ以下とすれば、貴金属結晶の構造を
維持したまま、ほとんどの貴金属結晶粒子の粒内に多数
の金属酸化物結晶粒子が分散して、貴金属結晶粒子が柱
状結晶構造に成長せず、下部電極は粒状結晶構造の貴金
属結晶粒子により形成されることとなる。また、強いピ
ン止め効果が転移の移動を妨げるため、内部応力の回復
効果抑制と局所応力の発生を妨げるとともに、強誘電体
層の焼成において結晶粒子の粗大化に伴う応力発生によ
るヒロックの発生が抑制される。さらに、粒状結晶構造
の貴金属結晶粒子により形成することで、強誘電体の構
成元素は、下地や絶縁バッファ層まで最短距離で拡散す
ることはなく、拡散距離を延長することとなる。したが
って、粒界に金属酸化物結晶粒子を分散させたことと相
まって、下地電極内での拡散は抑制されることとなる。In this case, the noble metal crystal grains are a mixture of columnar crystal structures and granular crystal structures, or are composed of only granular crystal structures. Further, by dispersing the metal oxide crystal particles in the grains of the noble metal crystal particles, the diffusion of the noble metal crystal grains in the grains and the dislocation movement are suppressed, and thus the noble metal crystal particles are prevented from coarsening. Therefore, the fine crystal particles are retained as they are. This effect can be further enhanced by setting the particle size of the metal oxide crystal particles to 0.3 μm or less, more preferably 0.2 μm or less, and further preferably 0.1 μm or less. When the metal oxide crystal particles approach the size of the noble metal crystal particles, the metal oxide crystal particles are dispersed only in the specific noble metal crystal particles, suppressing diffusion of the noble metal crystal particles and suppressing dislocation movement. The effect of doing is halved. The particle size of the metal oxide crystal particles is 0.
When it is 3 μm or less, more preferably 0.2 μm or less, and even more preferably 0.1 μm or less, many metal oxide crystal particles are dispersed in most noble metal crystal particles while maintaining the structure of the noble metal crystal. As a result, the noble metal crystal particles do not grow into the columnar crystal structure, and the lower electrode is formed by the noble metal crystal particles having the granular crystal structure. In addition, since the strong pinning effect hinders the movement of the transition, it suppresses the recovery effect of the internal stress and the generation of local stress, and hillocks are generated due to the stress generation due to the coarsening of the crystal grains during the firing of the ferroelectric layer. Suppressed. Further, by forming the noble metal crystal particles having the granular crystal structure, the constituent element of the ferroelectric substance does not diffuse to the base or the insulating buffer layer in the shortest distance, but extends the diffusion distance. Therefore, in combination with the fact that the metal oxide crystal particles are dispersed in the grain boundary, the diffusion in the base electrode is suppressed.

【００５３】強誘電体膜４、１４は酸化物強誘電体であ
る。酸化物強誘電体としては、式ＡＢＯ_３（式中、Ａ、
Ｂは金属元素、Ｏは酸素元素）で表わされるペロブスカ
イト型化合物、又は式（Ｂｉ_２Ｏ_２）^２−（Ａ_m-1Ｂ_mＯ
_3m+1）^２−で表わされるビスマス層状構造化合物である
ことが好ましい。ペロブスカイト型化合物としては、チ
タン酸ジルコン酸鉛（ＰＺＴ）、チタン酸鉛，チタン酸
ストロンチウム，チタン酸バリウムなどが例示できる。
ビスマス層状構造化合物としては、ＳｒＢｉ₂Ｎｂ
₂Ｏ₉、ＳｒＢｉ₂Ｔａ₂Ｏ₉（SBT）、ＢａＢｉ₂Ｎｂ
₂Ｏ₉、ＢａＢｉ₂Ｔａ₂Ｏ₉、ＰｂＢｉ₂Ｎｂ₂Ｏ₉、ＰｂＢ
ｉ₂Ｔａ₂Ｏ₉、Ｂｉ₄Ｔｉ₃Ｏ₁₂、ＳｒＢｉ₄Ｔｉ₄Ｏ ₁₅、
ＢａＢｉ₄Ｔｉ₄Ｏ₁₅、ＰｂＢｉ₄Ｔｉ₄Ｏ₁₅、Ｎａ_0.5Ｂ
ｉ_4.5Ｔｉ₄Ｏ₁₅、Ｋ_{0 .5}Ｂｉ_4.5Ｔｉ₄Ｏ₁₅、Ｓｒ₂Ｂｉ₄
Ｔｉ₅Ｏ₁₈、Ｂａ₂Ｂｉ₄Ｔｉ₅Ｏ₁₈、Ｐｂ₂Ｂｉ₄Ｔｉ₅Ｏ
₁₈などが例示できる。強誘電体層の厚みは、３００〜５
００ｎｍ程度であるが、本発明はこの厚みに制限を受け
ない。The ferroelectric films 4 and 14 are oxide ferroelectrics.
It As the oxide ferroelectric, the formula ABO_Three(In the formula, A,
B is a metal element and O is an oxygen element)
Or a formula (Bi_TwoO_Two)^2-(A_m-1B_mO
_{3m + 1})^2-Is a bismuth layered structure compound represented by
It is preferable. As a perovskite type compound,
Lead zirconate titanate (PZT), lead titanate, titanic acid
Examples include strontium and barium titanate.
As the bismuth layered structure compound, SrBi₂Nb
₂O₉, SrBi₂Ta₂O₉(SBT), BaBi₂Nb
₂O₉, BaBi₂Ta₂O₉, PbBi₂Nb₂O₉, PbB
i₂Ta₂O₉, Bi_FourTi₃O₁₂, SrBi_FourTi_FourO ₁₅,
BaBi_FourTi_FourO₁₅, PbBi_FourTi_FourO₁₅, Na_0.5B
i_4.5Ti_FourO₁₅, K_{0 .Five}Bi_4.5Ti_FourO₁₅, Sr₂Bi_Four
Ti_FiveO₁₈, Ba₂Bi_FourTi_FiveO₁₈, Pb₂Bi_FourTi_FiveO
₁₈Can be exemplified. The thickness of the ferroelectric layer is 300 to 5
Although it is about 00 nm, the present invention is not limited to this thickness.
Absent.

【００５４】上部電極５、１５の電極材料としては、白
金、イリジウム、ルテニウム等の貴金属類、又は二酸化
イリジウム、二酸化ルテニウム、三酸化レニウム、ＬＳ
ＣＯ（Ｌａ_０．５Ｓｒ_０.５ＣｏＯ_３）等の導電性酸化
物が例示できる。本発明において、前記上部電極の電極
材料の他に、銀を主成分としてパラジウムを０．１〜
５.０重量％含有し、銅、珪素、クロム、チタン、ニッ
ケル、金、白金、アルミニウム、タンタル、コバルトの
うち少なくとも１種類を０.１〜５.０重量％含有してな
る銀合金を用いても良い。好ましくは、銀を主成分とし
てパラジウムを０．１〜５．０重量％含有し、銅、珪
素、クロム、チタン、ニッケル、金、白金、アルミニウ
ム、タンタル、コバルトのうち少なくとも１種類を合計
で０．１〜５．０重量％含有してなる銀合金を用いても
良い。上記組成の銀合金により上部電極を形成すること
で、その後の工程中で高温酸素雰囲気或いは高温水素雰
囲気に曝された場合でも、強誘電体層の誘電特性等の劣
化を低減させることができ、電極としても信頼性が高
い。上部電極の厚みは、３００〜５００ｎｍ程度である
が、本発明はこの厚みに制限を受けない。As the electrode material of the upper electrodes 5 and 15, noble metals such as platinum, iridium and ruthenium, or iridium dioxide, ruthenium dioxide, rhenium trioxide and LS are used.
A conductive oxide such as CO (La _0.5 Sr _0.5 CoO ₃ ) can be exemplified. In the present invention, in addition to the electrode material of the upper electrode, silver is used as a main component and palladium is added in an amount of 0.1 to 0.1%.
A silver alloy containing 5.0% by weight and 0.1 to 5.0% by weight of at least one of copper, silicon, chromium, titanium, nickel, gold, platinum, aluminum, tantalum and cobalt is used. May be. Preferably, the main component of silver is 0.1 to 5.0% by weight of palladium, and at least one of copper, silicon, chromium, titanium, nickel, gold, platinum, aluminum, tantalum, and cobalt is 0 in total. A silver alloy containing 0.1 to 5.0% by weight may be used. By forming the upper electrode with the silver alloy having the above composition, it is possible to reduce the deterioration of the dielectric properties and the like of the ferroelectric layer even when exposed to a high temperature oxygen atmosphere or a high temperature hydrogen atmosphere in the subsequent steps, Highly reliable as an electrode. The thickness of the upper electrode is about 300 to 500 nm, but the present invention is not limited to this thickness.

【００５５】次に本発明に係る半導体装置の製造方法に
ついて図１及び２を参照しながら説明する。キャパシタ
６を有するＦｅＲＡＭ型の半導体装置１００において、
半導体基板１に形成するＭＯＳ電界効果トランジスタの
形成方法は公知公用の技術を用いることができる。Next, a method of manufacturing a semiconductor device according to the present invention will be described with reference to FIGS. In the FeRAM type semiconductor device 100 having the capacitor 6,
As a method of forming the MOS field effect transistor formed on the semiconductor substrate 1, a known and publicly known technique can be used.

【００５６】次にキャパシタ６を形成する工程を説明す
る。ＭＯＳ電界効果トランジスタを形成した半導体基板
１上に下地として密着層２を形成する。密着層は前述し
た構成とし、密着層の形成は、物理気相成長法（ＰＶ
Ｄ）、化学気相成長（ＣＶＤ）法を用いる。これらの膜
形成方法の選択は、蒸着物質によって適宜選択する。Next, the process of forming the capacitor 6 will be described. An adhesion layer 2 is formed as a base on the semiconductor substrate 1 on which the MOS field effect transistor is formed. The adhesion layer has the above-described structure, and the adhesion layer is formed by physical vapor deposition (PV
D), a chemical vapor deposition (CVD) method is used. These film forming methods are appropriately selected depending on the vapor deposition material.

【００５７】次いで下部電極３を形成する。下部電極３
は、母材である貴金属に金属酸化物を０．０５〜２ａｔ
％、好ましくは０.１〜０.４ａｔ％の割合で均一分散さ
せた、金属酸化物分散型貴金属一体型ターゲットをスパ
ッタリングすることにより成膜する。ここで、０．０５
ａｔ％未満であると金属酸化物の添加効果が薄れ、２ａ
ｔ％を超えると電極としての特性が低下する。ここで金
属酸化物とは、標準電極電位がマイナスで、反応性が高
く酸素と反応を起こしやすい金属の金属酸化物である。
チタン、ジルコニウム、ハフニウム、バナジウム、ニオ
ブ、タンタル、クロム、モリブデン、タングステン、ラ
ンタノイド属に係る金属、イットリウム、スカンジウ
ム、マンガン、鉄、コバルト、ニッケルからなる金属群
の中から選ばれた金属の酸化物であることが好ましい。
貴金属は、金、銀及び白金族元素であり、特に白金又は
イリジウムであることが好ましい。Next, the lower electrode 3 is formed. Lower electrode 3
Is a base material, a noble metal, with a metal oxide content of 0.05 to 2 at
%, And preferably 0.1 to 0.4 at% of the metal oxide-dispersed noble metal-integrated target, which is uniformly dispersed, to form a film. Where 0.05
If it is less than at%, the effect of adding the metal oxide is weakened, and 2a
If it exceeds t%, the characteristics as an electrode deteriorate. Here, the metal oxide is a metal oxide of a metal having a negative standard electrode potential, high reactivity, and easily reacting with oxygen.
Titanium, zirconium, hafnium, vanadium, niobium, tantalum, chromium, molybdenum, tungsten, lanthanide metal, yttrium, scandium, manganese, iron, cobalt, nickel metal oxide selected from the metal group Preferably there is.
The noble metal is gold, silver or a platinum group element, and is preferably platinum or iridium.

【００５８】スパッタリングによる処理前下部電極の成
膜時には、成膜温度を４００℃以下、好ましく２５〜２
００℃でより低温とすることが好ましい。成膜雰囲気
は、アルゴン、もしくは、アルゴンに酸素を微量添加す
ることが好ましい。このような条件とすることで、この
段階で金属酸化物として安定化するため、貴金属結晶粒
子内の金属酸化物結晶粒子が、拡散して粒界近傍に集合
することを抑制できる。すなわち、このような貴金属結
晶粒子内の金属酸化物の存在により、貴金属結晶粒子の
柱状結晶成長が抑制される。したがって、その後の強誘
電体焼成工程におけるヒロック発生及び下部電極内での
拡散を抑制することができる。なお、本焼成前に２００
〜５００℃で低温酸素アニールを行ってもよい。Before film formation by sputtering, the film formation temperature of the lower electrode is 400 ° C. or lower, preferably 25 to 2
It is preferable to lower the temperature to 00 ° C. The film forming atmosphere is preferably argon or a slight amount of oxygen added to argon. Under such a condition, the metal oxide is stabilized at this stage, so that the metal oxide crystal particles in the noble metal crystal particles can be suppressed from diffusing and gathering in the vicinity of the grain boundary. That is, the presence of such a metal oxide in the noble metal crystal particles suppresses columnar crystal growth of the noble metal crystal particles. Therefore, it is possible to suppress hillock generation and diffusion in the lower electrode in the subsequent ferroelectric firing process. It should be noted that 200 before the main firing
Low temperature oxygen annealing may be performed at ˜500 ° C.

【００５９】前記金属酸化物を分散させる代わりに、前
記金属酸化物にかかる金属を０.０５〜５ａｔ％の割合
で母材である貴金属に添加した貴金属合金一体型ターゲ
ットをスパッタリングすることにより成膜しても良い。
好ましくは０．０５〜２.０ａｔ％、さらに好ましくは
０.１〜０.４ａｔ％の割合で母材である貴金属に添加し
た貴金属合金一体型ターゲットをスパッタリングするこ
とにより成膜しても良い。ここで、０．０５ａｔ％未満
であると金属酸化物の添加効果が薄れ、５ａｔ％を超え
ると電極としての特性が低下する。ここでの貴金属並び
に金属酸化物にかかる金属の種類は、金属酸化物分散型
貴金属一体型ターゲットの場合と同様である。Instead of dispersing the metal oxide, sputtering is performed with a noble metal alloy-integrated target in which a metal related to the metal oxide is added to a noble metal as a base material in a ratio of 0.05 to 5 at%. You may.
The film may be formed by sputtering a noble metal alloy-integrated target added to the noble metal as a base material at a rate of preferably 0.05 to 2.0 at%, more preferably 0.1 to 0.4 at%. Here, if it is less than 0.05 at%, the effect of adding the metal oxide is weakened, and if it exceeds 5 at%, the characteristics as an electrode deteriorate. The types of metals involved in the noble metal and the metal oxide here are the same as in the case of the metal oxide-dispersed noble metal-integrated target.

【００６０】この場合、スパッタリングによる処理前下
部電極の成膜時には、成膜温度を４００℃以下、好まし
く２５〜２００℃でより低温とすることが好ましい。成
膜雰囲気は、アルゴン、もしくは、アルゴンに酸素を微
量添加することが好ましい。続いて２００〜５００℃の
酸素を含む雰囲気下でアニールを行なうことで金属酸化
物の酸化状態を安定化させて、貴金属結晶粒子の粒内に
該金属酸化物を分散させた状態の下部電極とする。この
ような条件とすることで、この段階で金属酸化物として
安定化するため、貴金属結晶粒子内の金属酸化物結晶粒
子が、拡散して粒界近傍に集合することを抑制できる。
これらの処理が不充分で、例えば処理前下部電極が高温
でアニールされると、金属酸化物結晶粒子が貴金属結晶
粒子の粒内に留まらず、粒界に拡散してしまう。すると
本発明の効果が十分発揮されない。すなわち、このよう
な貴金属結晶粒子内の金属酸化物の存在及び低温アニー
ルにより、貴金属結晶粒子の柱状結晶成長が抑制され
る。したがって、その後の強誘電体焼成工程におけるヒ
ロック発生及び下部電極内での拡散を抑制することがで
きる。In this case, at the time of film formation of the lower electrode before processing by sputtering, the film formation temperature is preferably 400 ° C. or lower, preferably 25 to 200 ° C. and lower. The film forming atmosphere is preferably argon or a slight amount of oxygen added to argon. Subsequently, annealing is performed in an atmosphere containing oxygen at 200 to 500 ° C. to stabilize the oxidation state of the metal oxide, and the lower electrode in a state in which the metal oxide is dispersed in the grains of the noble metal crystal particles. To do. Under such a condition, the metal oxide is stabilized at this stage, so that the metal oxide crystal particles in the noble metal crystal particles can be suppressed from diffusing and gathering in the vicinity of the grain boundary.
If these treatments are not sufficient and the lower electrode before treatment is annealed at a high temperature, for example, the metal oxide crystal grains do not remain in the grains of the noble metal crystal grains but diffuse into the grain boundaries. Then, the effect of the present invention is not sufficiently exerted. That is, columnar crystal growth of the noble metal crystal particles is suppressed by the presence of the metal oxide in the noble metal crystal particles and the low temperature annealing. Therefore, it is possible to suppress hillock generation and diffusion in the lower electrode in the subsequent ferroelectric firing process.

【００６１】本発明では、金属酸化物分散型貴金属一体
型ターゲット或いは貴金属合金一体型ターゲットを一体
型とすることにより、２つのターゲットを使用するコス
パッタ法や、モザイクターゲットの使用時と比べ、面内
分布の良い膜を得ることが可能である。さらに、現行の
白金ターゲットの代替として、生産ラインへの影響をほ
とんど与えず、材料のみ変更が可能であり、投資効果の
高い材料を供給することが可能である。In the present invention, the metal oxide dispersed noble metal integrated target or the noble metal alloy integrated target is made into an integrated type, so that the in-plane compared to the co-sputtering method using two targets and the use of the mosaic target. It is possible to obtain a film with good distribution. Further, as an alternative to the current platinum target, only the material can be changed with almost no effect on the production line, and it is possible to supply the material with a high investment effect.

【００６２】本発明では、ヒロック防止、下部電極内部
における拡散防止の効果をより強く発揮させるため、
処理前下部電極の成膜は４００℃以下の低温で成膜を行
なう、本焼成前に、２００〜５００℃で低温酸素アニ
ールを行なう、という２工程を経ることが望ましい。現
在FeRAMに使用されている白金電極は、高温焼成を行な
うとヒロックが発生し、さらに結晶粒の粗大化により、
強誘電体膜の構成元素が拡散して、FeRAMの特性を劣化
させてしまう難点がある。そこで本発明では、貴金属中
に酸化し易い金属を添加し酸化物として分散させるか或
いは貴金属中に金属酸化物を添加し分散させた分散強化
型貴金属材料を半導体装置の下部電極として使用するこ
とを提案する。この発明により、ヒロックの発生防止、
結晶粒の粗大化防止などの効果が期待できる。In the present invention, in order to exert the effect of hillock prevention and diffusion prevention inside the lower electrode more strongly,
It is desirable to perform the two steps of forming the lower electrode before processing at a low temperature of 400 ° C. or lower, and performing low temperature oxygen annealing at 200 to 500 ° C. before the main firing. The platinum electrode currently used in FeRAM produces hillocks when it is fired at high temperature, and due to the coarsening of crystal grains,
There is a problem that the constituent elements of the ferroelectric film diffuse and deteriorate the characteristics of the FeRAM. Therefore, in the present invention, it is preferable to use a dispersion-enhanced noble metal material in which a metal that is easily oxidized is added to a noble metal and dispersed as an oxide or a metal oxide is added and dispersed in a noble metal as a lower electrode of a semiconductor device. suggest. This invention prevents the occurrence of hillocks,
Effects such as prevention of coarsening of crystal grains can be expected.

【００６３】次いで、酸化物強誘電体からなる強誘電体
膜４を形成する。チタン酸ジルコン酸鉛、チタン酸鉛，
チタン酸ストロンチウム，チタン酸バリウム等のペロブ
スカイト型化合物、又はＳｒＢｉ₂Ｎｂ₂Ｏ₉、ＳｒＢｉ₂
Ｔａ₂Ｏ₉、ＢａＢｉ₂Ｎｂ₂Ｏ ₉等のビスマス層状構造化
合物の酸化物強誘電体を、ＰＶＤ又はＣＶＤの膜形成方
法、或いはゾルゲル法、液相析出（ＬＰＤ）法等の液体
を利用した膜形成法を適宜選択する。Next, a ferroelectric substance composed of an oxide ferroelectric substance
The film 4 is formed. Lead zirconate titanate, lead titanate,
Perovts such as strontium titanate and barium titanate
Skite type compound or SrBi₂Nb₂O₉, SrBi₂
Ta₂O₉, BaBi₂Nb₂O ₉Bismuth layered structure, etc.
PVD or CVD film formation method for compound oxide ferroelectrics
Method, sol-gel method, liquid phase deposition (LPD) method, etc.
A film forming method utilizing is appropriately selected.

【００６４】強誘電体膜４を形成した後、ＰＶＤ法、す
なわち、抵抗加熱蒸着又は電子ビーム加熱蒸着等の真空
蒸着法、ＤＣスパッタリング、高周波スパッタリング、
マグネトロンスパッタリング、ＥＣＲスパッタリング又
はイオンビームスパッタリング等の各種スパッタリング
法、高周波イオンプレーティング、活性化蒸着又はアー
クイオンプレーティング等の各種イオンプレーティング
法、分子線エピタキシー法、レーザアブレーション法、
イオン化クラスタビーム蒸着法、並びにイオンビーム蒸
着法などのＰＶＤ法により、好ましくはＤＣスパッタリ
ング法により、前述した上部電極材料を用いて上部電極
５を形成する。After forming the ferroelectric film 4, a PVD method, that is, a vacuum evaporation method such as resistance heating evaporation or electron beam heating evaporation, DC sputtering, high frequency sputtering,
Various sputtering methods such as magnetron sputtering, ECR sputtering or ion beam sputtering, various ion plating methods such as high frequency ion plating, activated vapor deposition or arc ion plating, molecular beam epitaxy method, laser ablation method,
The upper electrode 5 is formed using the above-mentioned upper electrode material by a PVD method such as an ionized cluster beam vapor deposition method and an ion beam vapor deposition method, preferably a DC sputtering method.

【００６５】上部電極５を形成した後、半導体装置の製
造プロセスにおける高温水素雰囲気及び高温酸化雰囲気
について、耐久性をより向上させるために、上部電極５
の保護層を設けても良い。保護層として窒化珪素（Si₃N
₄）膜を形成することが例示できる。After forming the upper electrode 5, in order to further improve the durability of the high temperature hydrogen atmosphere and the high temperature oxidizing atmosphere in the manufacturing process of the semiconductor device, the upper electrode 5 is formed.
You may provide the protective layer of this. Silicon nitride (Si ₃ N
₄ ) It can be illustrated that a film is formed.

【００６６】本発明に係るＭＯＳトランジスタのゲート
絶縁膜を強誘電体薄膜に置き換えた強誘電体ゲートＦＥ
Ｔ等の半導体装置２００の製造方法について図３を参照
して説明する。まずＳＯＩ基板１１を公知のＳＩＭＯＸ
法か貼り合せ法にて製造する。そしてソース、ドレイン
をイオン注入法等によって形成する。A ferroelectric gate FE in which the gate insulating film of the MOS transistor according to the present invention is replaced with a ferroelectric thin film.
A method of manufacturing the semiconductor device 200 such as T will be described with reference to FIG. First, the SOI substrate 11 is replaced with a known SIMOX.
It is manufactured by the bonding method or the laminating method. Then, the source and the drain are formed by an ion implantation method or the like.

【００６７】次に、ＳＯＩ基板１１上に絶縁バッファ層
１２を形成する。絶縁バッファ層１２は、SrTa₂O₆、Ｓｉ
ON、Bi₂SiO₅、CeO₂/(CeZr)O₂、SrTiO₃/(CeZr)O₂等を物
理気相成長法（ＰＶＤ）、化学気相成長（ＣＶＤ）法等
の成膜技術によって形成する。これらの膜形成方法の選
択は、使用材料によって適宜選択する。Next, the insulating buffer layer 12 is formed on the SOI substrate 11. The insulating buffer layer 12 is made of SrTa ₂ O ₆ , Si
ON, Bi ₂ SiO ₅ , CeO ₂ / (CeZr) O ₂ , SrTiO ₃ / (CeZr) O ₂ etc. are formed by a film forming technique such as physical vapor deposition (PVD) or chemical vapor deposition (CVD). To do. Selection of these film forming methods is appropriately selected depending on the materials used.

【００６８】絶縁バッファ層１２の上に下部電極１３を
形成する。下部電極１３の形成方法は、ＦｅＲＡＭ型の
半導体装置で説明した方法と同様である。A lower electrode 13 is formed on the insulating buffer layer 12. The method of forming the lower electrode 13 is the same as the method described for the FeRAM type semiconductor device.

【００６９】下部電極１３の上に、強誘電体層（ゲート
絶縁膜層）１４を形成する。強誘電体層１４は、チタン
酸ジルコン酸鉛、チタン酸鉛，チタン酸ストロンチウ
ム，チタン酸バリウム等のペロブスカイト型化合物、又
はＳｒＢｉ₂Ｎｂ₂Ｏ₉、ＳｒＢｉ₂Ｔａ₂Ｏ₉、ＢａＢｉ₂
Ｎｂ₂Ｏ₉等のビスマス層状構造化合物の酸化物強誘電体
により構成し、ＰＶＤ又はＣＶＤの膜形成方法、或いは
ゾルゲル法、液相析出（ＬＰＤ）法等の液体を利用した
膜形成法を適宜選択して形成する。A ferroelectric layer (gate insulating film layer) 14 is formed on the lower electrode 13. The ferroelectric layer 14 is a perovskite type compound such as lead zirconate titanate, lead titanate, strontium titanate, barium titanate, or SrBi ₂ Nb ₂ O ₉ , SrBi ₂ Ta ₂ O ₉ , BaBi _2.
A film forming method of PVD or CVD, or a film forming method using a liquid such as a sol-gel method or a liquid phase deposition (LPD) method, which is composed of an oxide ferroelectric substance of a bismuth layered structure compound such as Nb ₂ O ₉ is appropriately used. Select and form.

【００７０】次に強誘電体層１４上に、ＰＶＤ法、特に
ＤＣスパッタリング法により、白金、イリジウム、ルテ
ニウム等の貴金属類、又は二酸化イリジウム、二酸化ル
テニウム、三酸化レニウム、ＬＳＣＯ（Ｌａ_０．５Ｓｒ
_０.５ＣｏＯ_３）等の導電性酸化物、並びに所定組成の
銀合金からなる上部電極（ゲート電極）１５を形成す
る。ＤＣスパッタリング法の成膜物質としては、図１及
び図２のキャパシタを有する半導体装置を製造する場合
と同様である。Next, a noble metal such as platinum, iridium, ruthenium, or iridium dioxide, ruthenium dioxide, rhenium trioxide, LSCO (La _0.5 Sr) is deposited on the ferroelectric layer 14 by PVD method, especially DC sputtering method.
_An upper electrode (gate electrode) 15 made of a conductive oxide such as _0.5 CoO ₃ ) and a silver alloy having a predetermined composition is formed. The film-forming substance used in the DC sputtering method is the same as that used in manufacturing the semiconductor device having the capacitor shown in FIGS.

【００７１】上部電極１５について、キャパシタを有す
る半導体装置を製造する場合と同様に、上部電極１５の
保護層を設けても良い。保護層として窒化珪素（Si
₃N₄）膜を形成することが例示できる。For the upper electrode 15, a protective layer for the upper electrode 15 may be provided as in the case of manufacturing a semiconductor device having a capacitor. Silicon nitride (Si
_It can be illustrated that a ₃ N ₄ ) film is formed.

【００７２】[0072]

【実施例】下部電極を構成する貴金属結晶粒子の粒内に
金属酸化物結晶粒子を分散して析出させ、さらに下部電
極の上に強誘電体層を形成した場合において、ヒロック
の発生、下部電極内の拡散状態を検証するため、下記の
実施例を挙げて説明する。[Examples] When metal oxide crystal particles were dispersed and deposited in the noble metal crystal particles forming the lower electrode and a ferroelectric layer was further formed on the lower electrode, hillocks were generated and the lower electrode was formed. In order to verify the diffusion state inside, the following examples will be given and described.

【００７３】[下部電極用スパッタリングターゲットの
作製]本発明で使用する下部電極用スパッタリングター
ゲットは、表１に示す所定の組成の貴金属、金属、金属
酸化物の各粉末を溶融法あるいは焼結法により混合・合
金化して円形の一体型ターゲットとして作製した。[Preparation of Sputtering Target for Lower Electrode] The sputtering target for the lower electrode used in the present invention is prepared by melting noble metal, metal, or metal oxide powder having a predetermined composition shown in Table 1 by a melting method or a sintering method. They were mixed and alloyed to produce a circular integrated target.

【表１】 [Table 1]

【００７４】[下地を含む基板の作製]半導体基板は、φ
6インチのシリコン基板（Ｓｉウエハー）を使用した。
図４に示すように、シリコン基板２０上に密着層２６と
して、二酸化珪素層２１を形成し、さらにその上に二酸
化チタン層２２を形成する。二酸化珪素層２１は、シリ
コン基板２０の酸化反応により形成し、二酸化チタン層
２２はＤＣスパッタリングに酸素を添加することにより
形成する。以下の各実施例では、この下地２６を含む基
板を使用することとする。[Production of Substrate Including Underlayer] The semiconductor substrate is φ
A 6 inch silicon substrate (Si wafer) was used.
As shown in FIG. 4, a silicon dioxide layer 21 is formed as an adhesion layer 26 on the silicon substrate 20, and a titanium dioxide layer 22 is further formed thereon. The silicon dioxide layer 21 is formed by the oxidation reaction of the silicon substrate 20, and the titanium dioxide layer 22 is formed by adding oxygen to DC sputtering. In each of the following examples, a substrate including this base 26 is used.

【００７５】(実施例１) [下部電極の成膜]表１に示したターゲット１をヘリコン
スパッタ装置(ULVAC、BC４３４１)に装着し、下地を含
む基板上に下部電極を成膜する。厚さは、２００ｎｍと
した。成膜時の雰囲気は、アルゴンとし、加熱を行なわ
ず、常温で成膜を行った。次に４００℃の酸素雰囲気下
で３０分間、アニールを行なった。Example 1 [Formation of Lower Electrode] The target 1 shown in Table 1 is attached to a helicon sputtering device (ULVAC, BC4341), and a lower electrode is formed on a substrate including an underlayer. The thickness was 200 nm. The atmosphere during film formation was argon, and the film formation was performed at room temperature without heating. Next, annealing was performed in an oxygen atmosphere at 400 ° C. for 30 minutes.

【００７６】[ヒロック発生の評価]後述する強誘電体層
形成後にヒロック発生の有無を評価すると、微妙なヒロ
ック生成の確認が難しいため、下部電極を形成した後に
焼成を行なってヒロック発生の評価を行なった。下部電
極を形成した上記基板を７００℃酸素雰囲気下にて、１
０分間焼成した。ヒロックの発生の有無は、走査型電子
顕微鏡観察を用いて確認した。下部電極の形成条件及び
ヒロック発生の有無を表２に示した。[Evaluation of Occurrence of Hillock] When the presence or absence of hillock is evaluated after forming the ferroelectric layer, which will be described later, it is difficult to confirm subtle hillock formation. Therefore, firing is performed after forming the lower electrode to evaluate hillock formation. I did. The above-mentioned substrate on which the lower electrode was formed was exposed to oxygen atmosphere at 700 ° C.
Bake for 0 minutes. The presence or absence of hillocks was confirmed by scanning electron microscope observation. Table 2 shows the conditions for forming the lower electrode and the presence or absence of hillocks.

【００７７】[強誘電体層の形成]ヒロックの発生評価を
行なっていない下部電極形成後の基板を別途用意し、使
用する。下部電極上に図５の成膜プロセスにしたがっ
て、図４に示したようにチタン酸ジルコン酸鉛（ＰＺ
Ｔ）薄膜２４を成膜する。ＰＺＴ薄膜２４は、ゾルゲル
法を用いて成膜した。ゾルゲル法の出発原料として、酢
酸鉛３水和物をメトキシエタノールで脱水、及び一部ア
ルコールに交換反応させたもの、ジルコニウムイソプロ
ポキシド、チタンイソプロポキシドを用いた。共通溶媒
として主にメトキシエタノールを用いた。これら出発原
料及び溶媒を撹拌、還流することで複合アルコキシド化
合物を合成する。さらにアルコキシド化合物の加水分解
速度を低減させるために錯体形成をするアセチルアセト
ン、又はエタノールアミンを加える。これをセラミック
薄膜形成のための前駆体溶液とした。前駆体溶液は、Ｐ
ｂ/Ｚｒ/Ｔｉの組成比が１１０/５３/４７であり、且つ
０.５mol/ｌの濃度となるように調整した。鉛の組成をや
や高くしたのは、焼結の際に鉛が揮発しやすいからであ
る。成膜は先の基板上に前記の前駆体溶液をスピンコー
ティングにより塗膜を形成する。ゾルコーティングは、
５００ｒｐｍで１０秒間行なった後、３０００ｒｐｍで
４０秒間行なう。そして、４００℃３分間の条件で、塗
膜を乾燥させる。この工程を５回繰り返す。その後、酸
素雰囲気下において、７００℃で１０分間加熱焼結し
て、ＰＺＴ薄膜となるように結晶化させる。上記の成膜
法により、膜厚３９０ｎｍのＰＺＴ薄膜が得られる。Ｐ
ＺＴの結晶化は、Ｘ線回折により確認した。なお、ゾル
ゲルコーティングの乾燥温度は４５０℃としても良く、
ＰＺＴ薄膜の結晶化をさせるための７００℃での加熱時
間は１５分間としても良い。所定膜厚の結晶化したＰＺ
Ｔ薄膜が得られれば良いのであって、本発明は上記のコ
ーティング条件に制限されるものではない。[Formation of Ferroelectric Layer] A substrate on which a lower electrode has not been evaluated and on which hillock generation has not been evaluated is separately prepared and used. According to the film forming process of FIG. 5 on the lower electrode, as shown in FIG. 4, lead zirconate titanate (PZ
T) Form the thin film 24. The PZT thin film 24 was formed by using the sol-gel method. As starting materials for the sol-gel method, lead acetate trihydrate dehydrated with methoxyethanol and partially exchanged with alcohol, zirconium isopropoxide and titanium isopropoxide were used. Methoxyethanol was mainly used as a common solvent. A composite alkoxide compound is synthesized by stirring and refluxing these starting materials and solvent. Further, acetylacetone or ethanolamine which forms a complex is added to reduce the hydrolysis rate of the alkoxide compound. This was used as a precursor solution for forming a ceramic thin film. The precursor solution is P
The composition ratio of b / Zr / Ti was 110/53/47 and the concentration was adjusted to 0.5 mol / l. The reason why the composition of lead is made slightly higher is that lead is easily volatilized during sintering. For film formation, a coating film is formed on the above substrate by spin coating the precursor solution. Sol coating is
After 10 seconds at 500 rpm, 40 seconds at 3000 rpm. Then, the coating film is dried under the condition of 400 ° C. for 3 minutes. This process is repeated 5 times. Then, it is heat-sintered at 700 ° C. for 10 minutes in an oxygen atmosphere, and crystallized to form a PZT thin film. A PZT thin film having a film thickness of 390 nm can be obtained by the above film forming method. P
Crystallization of ZT was confirmed by X-ray diffraction. The drying temperature of the sol-gel coating may be 450 ° C,
The heating time at 700 ° C. for crystallizing the PZT thin film may be 15 minutes. Crystallized PZ with specified thickness
The present invention is not limited to the above coating conditions as long as a T thin film can be obtained.

【００７８】強誘電体層の形成後、下部電極の微構造観
察及び下部電極内のＰＺＴ構成元素、すなわちＴｉ、Ｚ
ｒ、Ｐｂ、Ｏの拡散の有無をRBSにより観察した。下部
電極は、柱状結晶構造ではなく、微細な粒状結晶構造で
あった。また、EPMAにより観察した結果、白金粒子内に
酸化ジルコニウム粒子が分散していた。粒界にも同様に
酸化ジルコニウム粒子が分散していた。さらに粒状結晶
構造のために粒界が直線状に伸びておらず、拡散経路が
伸びるとともに粒界内に分散した酸化ジルコニウムの存
在の相乗効果で、下部電極内での各元素の拡散がほとん
ど抑えらていた。ヒロックの発生も確認できなかった。
結果を表２にまとめた。After the ferroelectric layer is formed, the microstructure of the lower electrode is observed and the PZT constituent elements in the lower electrode, that is, Ti and Z.
The presence or absence of diffusion of r, Pb and O was observed by RBS. The lower electrode had a fine granular crystal structure rather than a columnar crystal structure. Further, as a result of observation by EPMA, zirconium oxide particles were dispersed in the platinum particles. Zirconium oxide particles were also dispersed in the grain boundaries. Furthermore, the grain boundaries do not extend linearly due to the granular crystal structure, and the diffusion path extends and the synergistic effect of the presence of zirconium oxide dispersed in the grain boundaries suppresses the diffusion of each element in the lower electrode. It was. We could not confirm the occurrence of hillocks.
The results are summarized in Table 2.

【００７９】[0079]

【表２】 [Table 2]

【００８０】（実施例２）実施例１においてターゲット
１をターゲット２とした以外は同様の試験を行ない実施
例２とした。結果を表２に示す。実施例２では、強誘電
体層を形成する前に白金に分散させたジルコニウムの状
態を調べたところ、酸化ジルコニウムに酸化しており、
ターゲットは異なるものの、この段階で実施例１の状態
と揃うこととなる。Example 2 The same test was carried out as Example 2 except that the target 1 was changed to the target 2. The results are shown in Table 2. In Example 2, when the state of zirconium dispersed in platinum was examined before forming the ferroelectric layer, it was found to be oxidized to zirconium oxide,
Although the target is different, the state of Example 1 is completed at this stage.

【００８１】（実施例３、４）貴金属を白金の代わりに
イリジウムとした場合の実施例を示す。実施例１におい
てターゲット１をターゲット３とした以外は同様の試験
を行ない実施例３とした。結果を表２に示す。同様に実
施例１においてターゲット１をターゲット４とした以外
は同様の試験を行ない実施例４とした。実施例４におい
ても、強誘電体層を形成する前にイリジウムに分散させ
たジルコニウムの状態を調べたところ、酸化ジルコニウ
ムに酸化しており、ターゲットは異なるものの、この段
階で実施例３の状態と揃うこととなる。(Examples 3 and 4) Examples in which iridium is used as the noble metal instead of platinum will be described. The same test was conducted as Example 3 except that the target 1 was changed to the target 3 in Example 1. The results are shown in Table 2. Similarly, the same test was performed as Example 4 except that the target 1 was changed to the target 4 in Example 1. Also in Example 4, when the state of zirconium dispersed in iridium was examined before forming the ferroelectric layer, it was found to be oxidized to zirconium oxide and the target was different, but at this stage the state was changed to that of Example 3. Will be aligned.

【００８２】（比較例１）ターゲット５を用いて、白金
のみを下部電極の電極材料とした場合について検討す
る。比較のため、実施例１と同様の条件にて評価を行な
った。電極は柱状結晶構造であった。下部電極成膜後の
酸素雰囲気での焼成を行なうと、ヒロックが観察され
た。また、強誘電体層形成後、粗大化した白金結晶粒子
が観察された。白金結晶粒子内の各元素の拡散は、粗大
化した結晶による粒界形状と相まって、多かった。(Comparative Example 1) A case where the target 5 is used and only platinum is used as the electrode material of the lower electrode will be examined. For comparison, evaluation was performed under the same conditions as in Example 1. The electrode had a columnar crystal structure. When firing in an oxygen atmosphere after forming the lower electrode film, hillocks were observed. Further, after forming the ferroelectric layer, coarsened platinum crystal particles were observed. The diffusion of each element in the platinum crystal particles was large, together with the grain boundary shape due to the coarsened crystal.

【００８３】（比較例２）ターゲット６を用いて、イリ
ジウムのみを下部電極の電極材料とした場合について検
討する。比較のため、実施例１と同様の条件にて評価を
行なった。電極は柱状結晶構造であった。下部電極成膜
後の酸素雰囲気での焼成を行なうと、比較例１と同様に
ヒロックが観察された。また、強誘電体層形成後、粗大
化したイリジウム結晶粒子が観察された。イリジウム結
晶粒子内の各元素の拡散は、粗大化した結晶による粒界
形状と相まって、多かった。(Comparative Example 2) A case where only the iridium is used as the electrode material of the lower electrode using the target 6 will be examined. For comparison, evaluation was performed under the same conditions as in Example 1. The electrode had a columnar crystal structure. When firing was performed in an oxygen atmosphere after forming the lower electrode film, hillocks were observed as in Comparative Example 1. Further, after forming the ferroelectric layer, coarse iridium crystal particles were observed. The diffusion of each element in the iridium crystal grains was large, together with the grain boundary shape due to the coarsened crystal.

【００８４】比較例１,２においては、従来から指摘さ
れていた問題が生じたが、実施例１〜４では、これらの
問題が解決された。すなわち、ヒロック発生及び強誘電
体層を構成する元素の拡散を抑制することができた。こ
れによって、半導体装置において、ヒロック発生の抑制
により更なる微細化を図ることができ、また拡散防止に
より信頼性を向上させることが可能となった。In Comparative Examples 1 and 2, the problems pointed out in the past occurred, but in Examples 1 to 4, these problems were solved. That is, it was possible to suppress the generation of hillocks and the diffusion of the elements constituting the ferroelectric layer. This makes it possible to further miniaturize the semiconductor device by suppressing the generation of hillocks and improve the reliability by preventing diffusion.

【００８５】上記実施例では、酸化ジルコニウムを白金
若しくはイリジウムに分散させた実施例を示したが、チ
タン、ハフニウム、バナジウム、ニオブ、タンタル、ク
ロム、モリブデン、タングステン、ランタノイド属に係
る金属、イットリウム、スカンジウム、マンガン、鉄、
コバルト、ニッケルに係る金属酸化物についても、同様
に電極の結晶粒子構造を制御し、ヒロックの発生を防止
する効果が確認された。In the above examples, examples in which zirconium oxide is dispersed in platinum or iridium have been shown. However, titanium, hafnium, vanadium, niobium, tantalum, chromium, molybdenum, tungsten, metals related to lanthanoids, yttrium, scandium. , Manganese, iron,
With respect to the metal oxides related to cobalt and nickel, the effect of controlling the crystal grain structure of the electrode and preventing the formation of hillocks was similarly confirmed.

【００８６】[0086]

【発明の効果】本発明により、Ｆｅ−ＲＡＭ型並びにMF
MIS−FET型半導体装置において、ヒロック発生の抑制を
図ることができた。これにより、半導体装置の微細化・
集積化を図ることができる。また、下部電極の柱状構造
の成長を抑え、粒状構造としたので、拡散経路を増大させ
ることができた。これによって強誘電体膜の構成元素の
拡散を抑え、誘電特性の劣化等の膜劣化防止並びに信頼
性の向上を図ることができた。また、母材貴金属粒子内
のみならず、粒界においても金属酸化物結晶粒子を分散
させたので、拡散防止効果を向上させることができた。
さらに、貴金属結晶粒子の粒径を０．５μｍ以下とする
ことで、緻密な貴金属結晶粒子により構成される下部電
極とし、下部電極の緻密性を保持することができる。こ
れにより、ヒロック発生の抑制につながる。また、金属
酸化物結晶粒子の粒径を０．３μｍ以下とすることで、
ほとんどの貴金属結晶粒子の粒内に微細な金属酸化物結
晶粒子を多数分散させ、その結果、貴金属結晶粒子の粗
大化防止及び緻密性維持による下部電極の安定性を向上
させて、ヒロック発生をさらに抑制することができる。
このとき、金属酸化物が母材貴金属に分散することで、
強化されているため、下部電極の強度向上、耐熱性の向
上も図られる。According to the present invention, Fe-RAM type and MF type
In the MIS-FET type semiconductor device, it was possible to suppress the generation of hillocks. As a result, miniaturization of semiconductor devices
It can be integrated. Further, since the growth of the columnar structure of the lower electrode is suppressed and the granular structure is adopted, the diffusion path can be increased. As a result, diffusion of constituent elements of the ferroelectric film can be suppressed, film deterioration such as deterioration of dielectric characteristics can be prevented, and reliability can be improved. Further, since the metal oxide crystal particles were dispersed not only in the base material noble metal particles but also in the grain boundaries, the diffusion preventing effect could be improved.
Furthermore, by setting the particle diameter of the noble metal crystal particles to 0.5 μm or less, the lower electrode can be made of dense noble metal crystal particles and the denseness of the lower electrode can be maintained. This leads to suppression of hillock generation. Further, by setting the particle size of the metal oxide crystal particles to 0.3 μm or less,
A large number of fine metal oxide crystal particles are dispersed in most of the noble metal crystal particles. As a result, the noble metal crystal particles are prevented from coarsening and the lower electrode stability is improved by maintaining the compactness, and hillocks are further generated. Can be suppressed.
At this time, by dispersing the metal oxide in the base metal noble metal,
Since it is reinforced, the strength and heat resistance of the lower electrode can be improved.

【００８７】本発明では、白金又はイリジウムを電極母
材とすることで、強誘電体の誘電特性を劣化させず、ま
た高温処理後においても安定した作動を示す半導体装置
を提供することができた。In the present invention, by using platinum or iridium as the electrode base material, it is possible to provide a semiconductor device which does not deteriorate the dielectric characteristics of the ferroelectric substance and which exhibits stable operation even after high temperature treatment. .

【００８８】本発明では、標準電極電位がマイナスで、
反応性が高く酸素と反応を起こしやすく、かつ大気中で
の取り扱いが容易な金属を貴金属結晶粒子の粒内に分散
させることで、強誘電体層の形成前に下地電極を安定化
させることができた。In the present invention, the standard electrode potential is negative,
Dispersing a metal that is highly reactive and easily reacts with oxygen and is easy to handle in the atmosphere into the grains of the noble metal crystal particles can stabilize the base electrode before forming the ferroelectric layer. did it.

【００８９】さらに本発明により、ＦｅＲＡＭ型の半導
体装置或いはMFMIS−FET型の半導体装置の製造方法にお
いて、下部電極のヒロック発生の抑制、下部電極の緻密
性保持並びに下部電極を構成する貴金属結晶粒子の粒界
での強誘電体を構成する各元素の拡散防止を図った製造
方法を提供することができた。さらに、金属酸化物に係
る金属を添加した貴金属合金ターゲット若しくは金属酸
化物分散貴金属ターゲットとして一体型したものをター
ゲットとして採用することで、現行設備からの代替が容
易で、生産性を向上させることが可能である。特に貴金
属として白金又はイリジウムを使用することで、強誘電
体の誘電特性を劣化させず、また高温処理後においても
安定した作動を示す半導体装置を製造することができ
る。Further, according to the present invention, in the method of manufacturing the FeRAM type semiconductor device or the MFMIS-FET type semiconductor device, the hillock generation of the lower electrode is suppressed, the denseness of the lower electrode is maintained, and the noble metal crystal particles forming the lower electrode are formed. It was possible to provide a manufacturing method for preventing diffusion of each element constituting the ferroelectric substance at the grain boundary. Furthermore, by adopting a noble metal alloy target to which a metal related to a metal oxide is added or an integrated type as a metal oxide-dispersed noble metal target, it is easy to substitute from the existing equipment and improve productivity. It is possible. Particularly, by using platinum or iridium as the noble metal, it is possible to manufacture a semiconductor device which does not deteriorate the dielectric characteristics of the ferroelectric substance and exhibits stable operation even after high temperature treatment.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明に係る半導体基板上に形成された下部電
極、強誘電体膜及び上部電極からなるキャパシタを有す
る半導体装置の一形態を示す概略図である。FIG. 1 is a schematic view showing an embodiment of a semiconductor device having a capacitor including a lower electrode, a ferroelectric film and an upper electrode formed on a semiconductor substrate according to the present invention.

【図２】図１におけるキャパシタ構造の一形態を示す概
略図である。FIG. 2 is a schematic view showing one form of the capacitor structure in FIG.

【図３】本発明に係る、半導体基板の上に順次、絶縁バ
ッファ層、下部電極、強誘電体層及び上部電極が積層さ
れた構造を有するMFMIS−FET型の半導体装置の一形態を
示す概略図である。FIG. 3 is a schematic view showing an embodiment of an MFMIS-FET type semiconductor device having a structure in which an insulating buffer layer, a lower electrode, a ferroelectric layer and an upper electrode are sequentially laminated on a semiconductor substrate according to the present invention. It is a figure.

【図４】本発明に係る半導体装置のキャパシタ構造の一
形態を示す図であって、シリコン基板上に密着層を形成
した場合を示す図である。FIG. 4 is a view showing one form of a capacitor structure of a semiconductor device according to the present invention, showing a case where an adhesion layer is formed on a silicon substrate.

【図５】本発明におけるチタン酸ジルコン酸鉛（ＰＺ
Ｔ）薄膜の成膜プロセスを示す図である。FIG. 5: Lead zirconate titanate (PZ in the present invention
T) is a diagram showing a film forming process of a thin film.

【符号の説明】[Explanation of symbols]

1,11,半導体基板 2,26,下地（密着層） 3,13,下部電極 4,14,強誘電体膜 5,上部電極 6,キャパシタ 12,絶縁バッファ層 15,上部電極（ゲート電極） 20,シリコン基板 21,二酸化珪素層 22,Ｔｉ層 24,ＰＺＴ薄膜 100,ＦｅＲＡＭ型の半導体装置 200,MFMIS−FET型の半導体装置 1,11, semiconductor substrate 2,26, Base (adhesion layer) 3,13, lower electrode 4,14, ferroelectric film 5, upper electrode 6, capacitor 12, insulating buffer layer 15, Upper electrode (gate electrode) 20, Silicon substrate 21, silicon dioxide layer 22, Ti layer 24, PZT thin film 100, FeRAM type semiconductor device 200, MFMIS-FET type semiconductor device

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F083 FR02 FR07 GA25 HA02 JA05 JA12 JA13 JA14 JA15 JA17 JA38 JA43 JA56 PR22 PR23 PR33 5F101 BA62 BD02 BH01 BH16    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5F083 FR02 FR07 GA25 HA02 JA05                       JA12 JA13 JA14 JA15 JA17                       JA38 JA43 JA56 PR22 PR23                       PR33                 5F101 BA62 BD02 BH01 BH16

Claims (12)

【特許請求の範囲】[Claims] 【請求項１】半導体基板を含む下地上に順次、下部電
極、強誘電体膜及び上部電極とを積層したキャパシタを
備えたＦｅＲＡＭ型の半導体装置において、前記下部電
極は、該下部電極を構成する貴金属結晶粒子の粒内に金
属酸化物結晶粒子を分散して析出させたことを特徴とす
る半導体装置。1. An FeRAM type semiconductor device comprising a capacitor in which a lower electrode, a ferroelectric film and an upper electrode are sequentially laminated on a base including a semiconductor substrate, wherein the lower electrode constitutes the lower electrode. A semiconductor device, wherein metal oxide crystal particles are dispersed and deposited in the noble metal crystal particles. 【請求項２】半導体基板の上に順次、絶縁バッファ層、
下部電極、強誘電体層及び上部電極が積層された構造を
有するMFMIS−FET型の半導体装置において、前記下部電
極は、該下部電極を構成する貴金属結晶粒子の粒内に金
属酸化物結晶粒子を分散して析出させたことを特徴とす
る半導体装置。2. An insulating buffer layer, which is sequentially formed on the semiconductor substrate,
In a MFMIS-FET type semiconductor device having a structure in which a lower electrode, a ferroelectric layer and an upper electrode are laminated, the lower electrode has metal oxide crystal particles in the noble metal crystal particles forming the lower electrode. A semiconductor device characterized by being dispersed and deposited. 【請求項３】前記貴金属結晶粒子の粒内及び粒界に、前
記金属酸化物結晶粒子を分散して析出させたことを特徴
とする請求項１又は２記載の半導体装置。3. The semiconductor device according to claim 1, wherein the metal oxide crystal particles are dispersed and precipitated in and within the boundaries of the noble metal crystal particles. 【請求項４】前記下部電極は、粒状結晶構造の貴金属結
晶粒子により形成したことを特徴とする請求項１、２又
は３記載の半導体装置。4. The semiconductor device according to claim 1, wherein the lower electrode is formed of noble metal crystal grains having a granular crystal structure. 【請求項５】前記貴金属結晶粒子の粒径は、０．５μｍ
以下としたことを特徴とする請求項１、２、３又は４記
載の半導体装置。5. The noble metal crystal particles have a particle size of 0.5 μm.
The semiconductor device according to claim 1, 2, 3 or 4, wherein: 【請求項６】前記金属酸化物結晶粒子の粒径は、０．３
μｍ以下としたことを特徴とする請求項１、２、３、４
又は５記載の半導体装置。6. The particle size of the metal oxide crystal particles is 0.3.
It is made to be less than or equal to μm.
Alternatively, the semiconductor device according to item 5. 【請求項７】前記貴金属は、白金又はイリジウムである
ことを特徴とする請求項１、２、３、４、５又は６記載
の半導体装置。7. The semiconductor device according to claim 1, wherein the noble metal is platinum or iridium. 【請求項８】前記金属酸化物に係る金属は、チタン、ジ
ルコニウム、ハフニウム、バナジウム、ニオブ、タンタ
ル、クロム、モリブデン、タングステン、ランタノイド
属に係る金属、イットリウム、スカンジウム、マンガ
ン、鉄、コバルト、ニッケルからなる金属群の中から選
ばれた金属であることを特徴とする請求項１、２、３、
４、５、６又は７記載の半導体装置。8. The metal of the metal oxide is selected from titanium, zirconium, hafnium, vanadium, niobium, tantalum, chromium, molybdenum, tungsten, lanthanoids, yttrium, scandium, manganese, iron, cobalt and nickel. A metal selected from the group consisting of:
The semiconductor device according to 4, 5, 6 or 7. 【請求項９】ＦｅＲＡＭ型の半導体装置における下地層
を形成するか或いはMFMIS−FET型の半導体装置における
絶縁バッファ層を形成した後、反応性が高く酸素と反応
を起こしやすい金属を、母材となる貴金属中に０．０５
〜５ａｔ％の割合で添加した貴金属合金ターゲットを下
部電極形成材料として、成膜温度４００℃以下でスパッ
タリング法により処理前下部電極を成膜し、続いて２０
０〜５００℃の酸素を含む雰囲気下でアニールを行なう
ことで前記金属を金属酸化物に酸化させて、前記貴金属
結晶粒子の粒内或いは粒内及び粒界に該金属酸化物を分
散させた状態の下部電極とした後、該下部電極の上に強
誘電体層を形成し、さらに該強誘電体層の上に上部電極
を形成することを特徴とする半導体装置の製造方法。9. After forming an underlayer in a FeRAM type semiconductor device or forming an insulating buffer layer in an MFMIS-FET type semiconductor device, a metal having high reactivity and easily reacting with oxygen is used as a base material. 0.05 in the precious metal
Using the noble metal alloy target added at a ratio of ˜5 at% as the lower electrode forming material, the unprocessed lower electrode is formed by the sputtering method at a film forming temperature of 400 ° C. or lower, and then 20
A state in which the metal is oxidized into a metal oxide by annealing in an atmosphere containing oxygen at 0 to 500 ° C., and the metal oxide is dispersed in the grains of the noble metal crystal grains or in the grains and grain boundaries. A lower electrode, a ferroelectric layer is formed on the lower electrode, and an upper electrode is further formed on the ferroelectric layer. 【請求項１０】ＦｅＲＡＭ型の半導体装置における下地
層を形成するか或いはMFMIS−FET型の半導体装置におけ
る絶縁バッファ層を形成した後、反応性が高く酸素と反
応を起こしやすい金属の金属酸化物を、母材となる貴金
属中に該金属酸化物に係る金属の換算で０．０５〜２ａ
ｔ％の割合で分散させた金属酸化物分散貴金属ターゲッ
トを下部電極形成材料として、成膜温度４００℃以下で
スパッタリング法により処理前下部電極を成膜し、前記
貴金属結晶粒子の粒内或いは粒内及び粒界に該金属酸化
物を分散させた状態の下部電極とした後、該下部電極の
上に強誘電体層を形成し、さらに該強誘電体層の上に上
部電極を形成することを特徴とする半導体装置の製造方
法。10. A metal oxide of a metal which is highly reactive and easily reacts with oxygen after forming an underlayer in an FeRAM type semiconductor device or an insulating buffer layer in an MFMIS-FET type semiconductor device. , 0.05 to 2a in terms of the metal related to the metal oxide in the noble metal as the base material
Using a metal oxide-dispersed noble metal target dispersed at a ratio of t% as a lower electrode forming material, a lower electrode before treatment is formed by a sputtering method at a film forming temperature of 400 ° C. or less, and the inside or inside of the noble metal crystal particles And forming a lower electrode with the metal oxide dispersed in grain boundaries, forming a ferroelectric layer on the lower electrode, and further forming an upper electrode on the ferroelectric layer. A method for manufacturing a characteristic semiconductor device. 【請求項１１】前記貴金属として、白金又はイリジウム
を使用することを特徴とする請求項９又は１０記載の半
導体装置の製造方法。11. The method of manufacturing a semiconductor device according to claim 9, wherein platinum or iridium is used as the noble metal. 【請求項１２】前記金属酸化物に係る金属は、チタン、
ジルコニウム、ハフニウム、バナジウム、ニオブ、タン
タル、クロム、モリブデン、タングステン、ランタノイ
ド属に係る金属、イットリウム、スカンジウム、マンガ
ン、鉄、コバルト、ニッケルからなる金属群の中から選
ばれた金属であることを特徴とする請求項９、１０又は
１１記載の半導体装置の製造方法。12. The metal relating to the metal oxide is titanium,
Zirconium, hafnium, vanadium, niobium, tantalum, chromium, molybdenum, tungsten, metals related to the lanthanide genus, yttrium, scandium, manganese, iron, cobalt, a metal selected from the metal group consisting of nickel, characterized in that The method for manufacturing a semiconductor device according to claim 9, 10, or 11.