JP2003316312A - Driving method of light emitting element - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To simply and inexpensively constitute a driving circuit which drives light emitting elements with staircase shaped driving waveforms. <P>SOLUTION: In order to light emit the light emitting elements with luminance corresponding to luminance gradation data, driving waveform signals are amplitude controlled by a minimum amplitude which is the amplitude corresponding to luminance gradation data that are not zero, a non-minimum amplitude which is the amplitude corresponding to larger luminance gradation data and a plurality of amplitudes which include intermediate amplitudes between the minimum amplitude and the non-minimum amplitude and are discontinuous and also pulse width controlled by discontinuous pulse widths. The signals have a portion, which is controlled by the minimum amplitude, at the top and a portion, which is controlled by the intermediate amplitudes, immediately after the top portion. Moreover, the signals have a portion which is controlled by the minimum amplitude at the end and a portion, which is controlled by the intermediate amplitudes, located immediately before the portion located at the end. The waveform data to be applied to the light emitting elements of the driving waveform signals are constituted of M bits that specify a driving mode and N bits that specify luminance data. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、発光素子を輝度階
調データに対応する輝度で発光させるための駆動方法に
関し、特に複数の発光素子を複数の行配線と複数の列配
線によりマトリクス状に配置したマルチ発光源を用いた
画像形成装置における前記発光素子の駆動方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving method for causing a light emitting element to emit light with a luminance corresponding to luminance gradation data, and in particular, a plurality of light emitting elements are arranged in a matrix by a plurality of row wirings and a plurality of column wirings. The present invention relates to a method for driving the light emitting element in an image forming apparatus using the arranged multiple light emitting sources.

【０００２】[0002]

【従来の技術】従来、電子放出素子と蛍光体を用いた発
光素子またはＬＥＤや有機ＥＬなどの発光素子を複数個
マトリクス配線した画像表示パネルを備える画像表示装
置が知られている。このような発光素子を用いた画像表
示装置は、自発光型であるためにバックライトを必要と
しない点や、視野角が広い点で優れている。2. Description of the Related Art Conventionally, there has been known an image display device having an image display panel in which a plurality of light emitting elements using electron emitting elements and phosphors or light emitting elements such as LEDs and organic ELs are arranged in matrix. The image display device using such a light emitting element is excellent in that it does not require a backlight and has a wide viewing angle because it is a self-luminous type.

【０００３】本発明者らは、上記電子放出素子を用い
た、例えば図１３に示す電気的な配線方法によるマルチ
電子ビーム源を試みてきた。すなわち、電子放出素子を
２次元的に多数個配列し、これらの素子を図示のように
マトリクス状に配線したマルチ電子ビーム源である。The present inventors have attempted a multi-electron beam source using the above-mentioned electron-emitting device, for example, by the electrical wiring method shown in FIG. That is, it is a multi-electron beam source in which a large number of electron-emitting devices are arranged two-dimensionally and these devices are arranged in a matrix as shown in the drawing.

【０００４】図中、１は電子放出素子を模式的に示した
もの、２（Ｘ１、Ｘ２、‥‥、ＸＬ）は行配線、３（Ｙ
１、Ｙ２、‥‥、ＹＫ）は列配線である。行配線２およ
び列配線３は、配線抵抗４、５、配線インダクタンス
６、７、および配線容量８を有するものである。９は走
査回路、１０は変調回路である。なお、図１３に示した
Ｋ×Ｌのマトリクスは、例えば画像表示装置用のマルチ
電子ビーム源の場合には、所望の画像表示を行うのに足
りるだけの素子を配列し配線するものである。In the figure, 1 is a schematic representation of an electron-emitting device, 2 (X1, X2, ..., XL) are row wirings and 3 (Y
1, Y2, ..., YK) are column wirings. The row wiring 2 and the column wiring 3 have wiring resistances 4 and 5, wiring inductances 6 and 7, and wiring capacitance 8. Reference numeral 9 is a scanning circuit, and 10 is a modulation circuit. In the case of a multi-electron beam source for an image display device, for example, the K × L matrix shown in FIG. 13 has elements arranged and wired enough to display a desired image.

【０００５】電子放出素子を単純マトリクス配線したマ
ルチ電子ビーム源においては、所望の電子ビームを出力
させるため、行配線および列配線に適宜の電気信号を印
加する。In a multi-electron beam source in which electron-emitting devices are wired in a simple matrix, appropriate electric signals are applied to the row wirings and column wirings in order to output a desired electron beam.

【０００６】図１４にパルス幅変調波形を示す。例え
ば、マトリクスの中の任意の１行の電子放出素子を駆動
するには、選択する行の行配線には選択電圧（走査回路
出力）Ｖｓを印加し、同時に非選択の行の行配線には非
選択電圧（変調回路出力）Ｖｎｓを印加する。これと同
期して列配線に電子ビームを出力するための駆動電圧Ｖ
ｅを印加する。この方法によれば、選択する行の電子放
出素子には、Ｖｅ−Ｖｓの電圧が印加され、また非選択
行の電子放出素子にはＶｅ−Ｖｎｓの電圧が印加され
る。Ｖｅ、Ｖｓ、Ｖｎｓを適宜の大きさの電圧にすれば
選択する行の電子放出素子だけから所望の強度の電子ビ
ームが出力される。また、冷陰極素子の応答速度は高速
であるため、駆動電圧Ｖｅを印加する時間の長さを変え
れば、電子ビームが出力される時間の長さも変えること
ができる。FIG. 14 shows a pulse width modulation waveform. For example, to drive any one row of electron-emitting devices in the matrix, a selection voltage (scanning circuit output) Vs is applied to the row wiring of the selected row, and simultaneously to the row wiring of the non-selected row. A non-selection voltage (modulation circuit output) Vns is applied. In synchronization with this, a drive voltage V for outputting an electron beam to the column wiring
e is applied. According to this method, the voltage of Ve-Vs is applied to the electron-emitting devices in the selected row, and the voltage of Ve-Vns is applied to the electron-emitting devices in the non-selected row. By setting Ve, Vs, and Vns to voltages of appropriate magnitudes, an electron beam having a desired intensity is output only from the electron-emitting devices in the selected row. Further, since the response speed of the cold cathode element is high, the length of time for which the electron beam is output can be changed by changing the length of time for applying the drive voltage Ve.

【０００７】同様に、図１５に振幅変調波形を示す。列
配線に印加する電圧や電流値を変化させて輝度を制御す
ることによっても電子ビームを制御する事が可能であ
る。Similarly, FIG. 15 shows an amplitude modulation waveform. The electron beam can also be controlled by changing the voltage or current value applied to the column wiring to control the brightness.

【０００８】電子放出素子としては熱陰極素子と冷陰極
素子の２種類が知られている、このうち冷陰極素子で
は、表面伝導型放出素子（ＳＣＥ）や、電界放出型素子
（ＦＥ）や、金属／絶縁層／金属型放出素子（ＭＩＭ）
などが知られている。これらの電子放出素子を多数個並
べマトリクス配線によって駆動する。Two types of electron-emitting devices are known, a hot-cathode device and a cold-cathode device. Among them, in the cold-cathode device, a surface conduction type emission device (SCE), a field emission type device (FE), Metal / Insulating layer / Metal type Emissive Element (MIM)
Are known. A large number of these electron-emitting devices are arranged and driven by matrix wiring.

【０００９】[0009]

【発明が解決しようとする課題】ところで、従来のパル
ス幅変調や振幅変調では階調表示数が大きくなると最小
単位のＬＳＢのパルス幅においては高速動作が、振幅値
においては高出力精度が必要となってきた。そこで、パ
ルス幅変調と振幅変調を組み合わせた駆動法が用いられ
るようになってきた。しかしながら、素子が接続される
マトリクス配線は、インダクタンス成分やキャパシタン
ス成分を含んでおり、このインダクタンス成分やキャパ
シタンス成分を含んだ配線に接続された素子をパルス幅
変調や振幅変調やパルス幅変調と振幅変調を組み合わせ
た矩形波で階調制御する方法では、矩形波の立上がり時
と立下がり時にリンギングが生じ、意図していた波形と
異なる場合があった。By the way, in the conventional pulse width modulation or amplitude modulation, when the gradation display number becomes large, high speed operation is required at the minimum unit LSB pulse width and high output accuracy is required at the amplitude value. It's coming. Therefore, a driving method combining pulse width modulation and amplitude modulation has come to be used. However, the matrix wiring to which the elements are connected includes an inductance component and a capacitance component, and the elements connected to the wiring including the inductance component and the capacitance component are subjected to pulse width modulation, amplitude modulation, pulse width modulation and amplitude modulation. In the method of gradation control with a rectangular wave that is a combination of the two, ringing occurs when the rectangular wave rises and falls, and the waveform may differ from the intended waveform.

【００１０】以上の問題を解決し、高階調化に対応しさ
らに駆動時のリンギングの影響を低減するために、本発
明者らは多段電源とパルス幅変調を併用して、図２のよ
うな階段状に立ち上がり階段状に立ち下がる波形で素子
を駆動する方法（以下、「Ｖ１４駆動」という）を案出
し、特願２００１−１８１８４１として出願した。ここ
では、４段の電圧源を用いた場合について説明する。In order to solve the above problems, to cope with higher gradation and to reduce the influence of ringing at the time of driving, the inventors of the present invention used a multi-stage power supply and pulse width modulation together, as shown in FIG. A method of driving an element with a waveform that rises stepwise and falls stepwise (hereinafter referred to as "V14 drive") was devised and filed as Japanese Patent Application No. 2001-181841. Here, a case where four-stage voltage sources are used will be described.

【００１１】図２において、Ｖ１からＶ４は、Ｖ１＜Ｖ
２＜Ｖ３＜Ｖ４で、図中の１スロットの時間Δｔと電位
差Ｖ４−Ｖ３、Ｖ３−Ｖ２、Ｖ２−Ｖ１またはＶ１−Ｖ
０（Ｖ０は基準電位）とからなる１ブロックは１ＬＳＢ
相当の階調を出力する波形である。先ず１階調目はＶ１
レベルの１ブロックが出力され、２階調目、３階調目に
は順次Ｖ１レベルのブロックが追加される。次の４階調
目は１階調目のブロックに１スロット遅れてＶ２レベル
のブロックが積まれる。５階調目はＶ１レベルのブロッ
クが追加され、６階調目にはＶ２レベルのブロックが積
まれる。以上を繰り返し、Ｖ１レベルからＶ２、Ｖ３、
Ｖ４へブロックを積んでいき、その後もどって、さらに
Ｖ１からＶ２、Ｖ３、Ｖ４へとブロックを積むことを繰
り返す。この駆動では、ブロックの横方向（時間軸方
向）のビット数を８ビットとると、縦方向（電圧方向）
のビット数が２ビットあるので、全体として１０ビット
を表現することができる。また立上がり時には、Ｖ１か
らＶ２、Ｖ２からＶ３、Ｖ３からＶ４、立下がり時に
は、Ｖ４からＶ３、Ｖ３からＶ２、Ｖ２からＶ１へと段
階を追って変化させることにより、リンギングを生じさ
せる電流変化（＝ｄＶ／ｄｔ）を小さくしているため
に、リンギングの影響を低減することができる。In FIG. 2, V1 to V4 are V1 <V
2 <V3 <V4, and time difference Δt and potential difference V4-V3, V3-V2, V2-V1 or V1-V for one slot in the figure
1 block consisting of 0 (V0 is the reference potential) is 1 LSB
It is a waveform that outputs a considerable gradation. First, the first gradation is V1
One level block is output, and V1 level blocks are sequentially added to the second and third gradations. At the next fourth gradation, a V2 level block is stacked with a delay of one slot from the first gradation block. A block of V1 level is added at the fifth gradation, and a block of V2 level is stacked at the sixth gradation. By repeating the above, from V1 level to V2, V3,
The process of stacking blocks on V4 is repeated, and then the process of stacking blocks on V1 to V2, V3, and V4 is repeated. In this drive, assuming that the number of bits in the horizontal direction (time axis direction) of the block is 8 bits, the vertical direction (voltage direction)
Since the number of bits of is 2 bits, 10 bits can be expressed as a whole. When rising, V1 changes to V2, V2 changes to V3, V3 changes to V4, and falling decreases changes from V4 to V3, V3 changes to V2, and V2 changes to V1 step by step. Since / dt) is small, the influence of ringing can be reduced.

【００１２】ところで、マトリクス配線した画像表示パ
ネルの情報信号電極のように並列に設けられた発光素子
を駆動するために、上述の駆動波形を発生する回路を複
数並列に設けると、各出力の立上がり時間が同期してい
るので、立上がり近くのＶ４電圧が多数の回路から出力
されるとＶ４の電圧源から流れ込む電流値が増え、その
電流値の差により出力電源の電圧降下や配線抵抗による
電圧降下が各負荷を駆動する信号に与える影響が大きく
なる。By the way, when a plurality of circuits for generating the above-mentioned drive waveforms are provided in parallel in order to drive the light emitting elements provided in parallel such as the information signal electrodes of the image display panel having the matrix wiring, each output rises. Since the time is synchronized, when the V4 voltage near the rise is output from many circuits, the current value flowing from the V4 voltage source increases, and the difference in the current values causes the voltage drop of the output power supply and the voltage drop due to the wiring resistance. Influences the signal that drives each load.

【００１３】上記特願２００１−１８１８４１では、こ
のような問題への対処も記載されている。例えば、単数
または複数の列配線ごとにパルス幅の立上がりを同期さ
せる（前揃えモード）か立下がりを同期させる（後揃え
モード）かを切り替える方法である。また、駆動波形に
ついても、「Ｖｎ駆動」や「新Ｖｎ駆動」を記載してい
る。「Ｖｎ駆動」とは、振幅Ｖ１で最大パルス幅Ｓに達
するまでは通常のパルス幅制御を行い、最大パルス幅の
階調から１階調を増加させる際に、最大電圧がもともと
Ｖ２であった場合のＶ１４駆動波形になるようにブロッ
クを積み直して、以後のブロック積みを行い、次に１階
調増加しようとすると電圧Ｖ１のブロックが最大パルス
幅Ｓの外側となる場合、最大電圧がもともとＶ３であっ
た場合のＶ１４駆動波形になるようにブロックを積み直
すというように、最大電圧を抑えながら階調を増加させ
る方法である。また、「新Ｖｎ駆動」とは、振幅Ｖ１で
最大パルス幅Ｓに達するまでは通常のパルス幅制御を行
い、次いで、振幅Ｖ１のパルス幅はそのままでその上に
最初の１スロットを空けて（Ｖ２−Ｖ１）＊Δｔのブロ
ックをＳ−２個まで積み重ねていくというように、各振
幅が階段状波形を構成し得る範囲で最大振幅に達するた
びに、最大電圧（振幅）を切り上げていく方法である。The above-mentioned Japanese Patent Application No. 2001-181841 describes how to deal with such a problem. For example, there is a method of switching between synchronizing the rising edge of the pulse width (pre-alignment mode) or synchronizing the falling edge (post-alignment mode) for each single or plural column wirings. Also, regarding the drive waveform, “Vn drive” and “new Vn drive” are described. “Vn driving” means that the normal pulse width control is performed until the maximum pulse width S is reached with the amplitude V1, and the maximum voltage is originally V2 when increasing one gradation from the maximum pulse width gradation. In the case where the blocks are reloaded so as to have the V14 drive waveform and the subsequent blocks are stacked and the block of the voltage V1 is outside the maximum pulse width S when the next gradation is increased, the maximum voltage is originally This is a method of increasing the gradation while suppressing the maximum voltage, for example, by re-loading the blocks so as to have the V14 drive waveform when the voltage is V3. The "new Vn drive" means that the normal pulse width control is performed until the maximum pulse width S is reached at the amplitude V1, and then the pulse width of the amplitude V1 is left as it is and a first slot is opened ( A method of rounding up the maximum voltage (amplitude) each time each amplitude reaches the maximum amplitude within a range where a stepwise waveform can be formed, such as stacking up to S−2 blocks of V2-V1) * Δt. Is.

【００１４】本発明は、発光素子を上述の階段状駆動波
形で駆動するための駆動回路を簡略かつ低廉に構成する
ための駆動方法を提供することを目的とする。また、上
述した様々な駆動波形を１種類の駆動回路で作成可能に
し、さらにディスプレイの用途や表示データの種類によ
って駆動波形を変えることを目的とする。It is an object of the present invention to provide a driving method for constructing a driving circuit for driving a light emitting element with the above stepwise driving waveform in a simple and inexpensive manner. Further, it is an object of the present invention to enable the various drive waveforms described above to be created by one type of drive circuit, and to change the drive waveform depending on the use of the display and the type of display data.

【００１５】[0015]

【課題を解決するための手段】上記の目的を達成するた
め本発明では、発光素子を輝度階調データに対応する輝
度で発光させるため、０でない前記輝度階調データに対
応する振幅である最小振幅とより大きい前記輝度階調デ
ータに対応する振幅である非最小振幅と前記最小振幅と
前記非最小振幅の間の中間振幅とを含む不連続な複数の
振幅で振幅制御され、かつ不連続なパルス幅でパルス幅
制御される駆動波形信号でありその先頭に前記最小振幅
に制御される部分とその直後に前記中間振幅に制御され
る部分とを有し、かつその末尾に前記最小振幅に制御さ
れる部分とその直前に前記中間振幅に制御される部分と
を有する駆動波形信号を前記発光素子に印加する、発光
素子の駆動方法であって、前記駆動波形のデータを、駆
動モードを指定するＭ ｂｉｔと輝度データを指定する
Ｎ ｂｉｔで構成することを特徴とする。To achieve the above object, in the present invention, since the light emitting element is caused to emit light with the brightness corresponding to the brightness gradation data, the amplitude corresponding to the brightness gradation data which is not 0 is the minimum. The amplitude is controlled by a plurality of discontinuous amplitudes including a non-minimum amplitude which is an amplitude corresponding to the larger luminance gradation data and an intermediate amplitude between the minimum amplitude and the non-minimum amplitude, and the discontinuity is discontinuous. A drive waveform signal whose pulse width is controlled by a pulse width, which has a portion controlled to the minimum amplitude at its head and a portion controlled to the intermediate amplitude immediately thereafter, and controlled to the minimum amplitude at its end. And a drive waveform signal having a portion controlled to the intermediate amplitude immediately before the drive waveform signal is applied to the light emitting element. The drive waveform data specifies a drive mode. Characterized in that it consists of N bit that specifies the M bit and the luminance data.

【００１６】前記駆動波形のデータは、例えばパルス幅
（ＰＷＭ）の前後揃えモードを指定する１ビットと、単
純パルス幅制御モード／非単純パルス幅制御モードを指
定する１ビットと、振幅（波高値）を指定するＫビット
と、パルス幅データを指定するＬビットと、波形の立ち
下がり部の形状を指定するＪビットとで構成する。The drive waveform data includes, for example, 1 bit for designating a pulse width (PWM) front-back alignment mode, 1 bit for designating a simple pulse width control mode / a non-simple pulse width control mode, and an amplitude (peak value). ) For specifying pulse width data, L bits for specifying pulse width data, and J bits for specifying the shape of the falling edge of the waveform.

【００１７】[0017]

【発明の実施の形態】本発明の好ましい実施の一形態で
は、Ｒビットから構成される輝度データを使い駆動波形
のパルス幅の制御を行う手段と、ｍレベル（ｍは１以上
の整数）の駆動波形の波高値の制御を行う手段を持ち、
波高値の設定値を発光素子の発光量の比が概ね１：２：
‥‥：ｍになるように設定し、０＜Ｎ≦（（２^R）−
１）なる条件の時、任意の輝度データＮの駆動波形は輝
度データＮ−１の駆動波形に、輝度データの１ＬＳＢに
相当する輝度エネルギーを持つ単位パルス幅と単位波高
値で構成される１つの単位駆動ブロックを、任意の輝度
データＮの最高駆動レベルがｍの時、駆動波形の立ち上
がり時に１レベルからｍレベルの駆動波形を低いレベル
から高いレベルに順番にすべてのレベルを出力し、か
つ、各々のレベルの出力を一定時間以上続け、駆動波形
の立ち下がり時にｍレベルから１レベルの駆動波形を高
いレベルから低いレベルに順番にすべてのレベルを出力
しかつ、各々のレベルを一定時間以上出力し続けるよう
に、駆動波形が連続する位置に付加することを特徴とす
る駆動回路を用いるための駆動方法であって、前記駆動
波形のデータを、ＰＷＭの前後揃えモードを指定する
１ビットと単純ＰＷＭモード／非単純ＰＷＭモードを
指定する１ビットと波高値を指定するＫビットとＰ
ＷＭデータを指定するＬビットと波形の立ち下がり部
の形状を指定するＪビットでデータを構成することを特
徴とする。BEST MODE FOR CARRYING OUT THE INVENTION In a preferred embodiment of the present invention, means for controlling the pulse width of a drive waveform using luminance data composed of R bits and m levels (m is an integer of 1 or more). It has a means to control the peak value of the drive waveform,
The ratio of the light emission amount of the light emitting element to the set value of the peak value is approximately 1: 2:
...: Set so that m, 0 <N ≤ ((2 ^R )-
Under the condition 1), the drive waveform of the arbitrary brightness data N is a drive waveform of the brightness data N-1 and is composed of one unit pulse width and unit peak value having the brightness energy corresponding to 1 LSB of the brightness data. When the maximum drive level of arbitrary luminance data N is m, all drive levels of the unit drive block are output in order from the low level to the high level of the drive waveform from the 1st level to the m level at the rising of the drive waveform, and Continue to output each level for a certain period of time, and output all levels in order from a high level to a low level of the drive waveform from the m level to a low level when the drive waveform falls and output each level for a certain period of time. A driving method for using a driving circuit, characterized in that the driving waveform is added to a continuous position so as to continue K bits and P specifying one bit and peak value to specify a 1 bit and simple PWM mode / non-simple PWM mode to specify the alignment mode before and after the M
It is characterized in that the data is composed of L bits that specify the WM data and J bits that specify the shape of the falling portion of the waveform.

【００１８】これにより、輝度データＮが０＜Ｎ≦
（（２^R）ｋ／ｍ−１）の時、駆動波形の波高値をｋ
（ｋは１以上ｍ未満の整数）とする波形で駆動する、ま
た、パルス幅変調波形を前揃えにもしくは後揃えもしく
は前後揃えを任意に設定し駆動する、また、単純パルス
幅変調による駆動等の駆動モードの選択を駆動ＩＣに入
力するデータによって制御可能とする、データ構造を提
供することができる。As a result, the luminance data N is 0 <N ≦
When ((2 ^R ) k / m-1), the peak value of the drive waveform is k
(K is an integer greater than or equal to 1 and less than m), the pulse width modulation waveform is set to be front-aligned, rear-aligned, or front-back aligned, and is driven by simple pulse-width modulation. It is possible to provide a data structure capable of controlling the selection of the driving mode of (1) by the data input to the driving IC.

【００１９】[0019]

【実施例】以下、本発明の実施例を説明する。 ［実施例１］ここでは、１０ビットの輝度データに基づ
いて４レベルの波高値制御を行う場合を例に説明する。
図１はＬＥＤや電子放出素子のような電圧／発光強度特
性が非線形のしきい値特性を持つ発光素子の電圧／発光
強度特性を示す。横軸が印加電圧で縦軸が発光強度を表
す。発光強度の比が１：２：３：４になるように、Ｖ
１、Ｖ２、Ｖ３、Ｖ４の各駆動レベル電圧を設定するこ
とによって発光量の時間変化グラフ中のａ、ｂ、ｃ、ｄ
の各領域の発光量は等価となる。つまり、Ｖ１、Ｖ２、
Ｖ３、Ｖ４の各駆動レベル電圧を最適に設定することに
よって、駆動波形の時間変化グラフ中で表される単位パ
ルス幅（１スロット時間）Δｔと単位波高値すなわち電
圧差Ｖ４−Ｖ３、Ｖ３−Ｖ２、Ｖ２−Ｖ１、Ｖ１−Ｖ０
で構成されるＡ、Ｂ、Ｃ、Ｄの単位駆動ブロックの発光
量を等しくすることができる。ここでは、各単位駆動ブ
ロックＡ〜Ｄの発光量が輝度データの１ＬＳＢ（１階
調）に概ね一致するように電圧Ｖ１〜Ｖ４を定めてい
る。EXAMPLES Examples of the present invention will be described below. [Embodiment 1] Here, a case will be described as an example in which a crest value control of four levels is performed based on 10-bit luminance data.
FIG. 1 shows a voltage / light emission intensity characteristic of a light emitting device such as an LED or an electron emitting device having a non-linear threshold characteristic of the voltage / light emission intensity characteristic. The horizontal axis represents applied voltage and the vertical axis represents emission intensity. V so that the ratio of emission intensity is 1: 2: 3: 4
By setting the drive level voltages of 1, V2, V3, and V4, a, b, c, and d in the graph of the change over time of the light emission amount are set.
The light emission amount of each area is equivalent. That is, V1, V2,
By optimally setting the drive level voltages of V3 and V4, the unit pulse width (1 slot time) Δt and the unit wave height value, that is, the voltage difference V4-V3, V3-V2 represented in the time change graph of the drive waveform are set. , V2-V1, V1-V0
The light emission amounts of the unit drive blocks A, B, C, and D can be made equal. Here, the voltages V1 to V4 are set so that the light emission amount of each of the unit drive blocks A to D substantially matches 1 LSB (1 gradation) of the luminance data.

【００２０】図２は階調を表現するための駆動波形の一
例としてＶ１４駆動波形を示す。図２において、各階調
の信号は、その階調数に応じた個数の単位駆動ブロック
からなる。１階調は１個の単位駆動ブロック、２階調は
２個の単位駆動ブロック、そしてＮ階調はＮ個の単位駆
動ブロックからなる。図中、Ｎ階調目の白抜きの単位駆
動ブロックはＮ−１階調からの差分を表す。Ｎ−１階調
目の駆動波形に単位駆動ブロックを、駆動波形が連続す
る位置に付加することによってＮ階調目の駆動波形を形
成する。このように駆動波形を形成することによって電
圧／発光強度特性が変化した場合や、発光素子間のばら
つきがあった場合にも単純増加性を保証することができ
る。FIG. 2 shows a V14 drive waveform as an example of a drive waveform for expressing gradation. In FIG. 2, each gradation signal is composed of a number of unit drive blocks corresponding to the number of gradations. One gradation is composed of one unit driving block, two gradations are composed of two unit driving blocks, and N gradations are composed of N unit driving blocks. In the figure, the white unit drive block of the Nth gradation represents the difference from the N-1 gradation. A unit drive block is added to the drive waveform of the (N-1) th gradation at a position where the drive waveform is continuous to form the drive waveform of the Nth gradation. By forming the drive waveform in this way, it is possible to guarantee the simple increaseability even when the voltage / light emission intensity characteristic changes or there is a variation between the light emitting elements.

【００２１】図２に示すように、Ｎ階調目の最高駆動レ
ベルがｋのとき駆動波形の立ち上がり時に１レベル（電
圧Ｖ１）からｋレベル（電圧Ｖｋ）の駆動波形を低いレ
ベルから高いレベルに順番にすべてのレベルを出力し、
かつ各レベルの出力を単位パルス幅Δｔ以上保持するこ
とによって、駆動波形の立ち上がり時に流れる電流を低
減することが可能となる。As shown in FIG. 2, when the highest drive level of the Nth gradation is k, the drive waveform from the 1st level (voltage V1) to the k level (voltage Vk) is changed from the low level to the high level at the rising of the drive waveform. Output all levels in sequence,
Further, by holding the output of each level at the unit pulse width Δt or more, it becomes possible to reduce the current flowing at the rising edge of the drive waveform.

【００２２】同様に駆動波形の立ち下がり時にもｋレベ
ル（電圧Ｖｋ）から１レベル（電圧Ｖ１）の駆動波形を
高いレベルから低いレベルに順番にすべてのレベルを出
力しかつ、各レベルの出力を単位パルス幅Δｔ以上保持
することによって、駆動波形の立ち下がり時に流れる電
流を低減することが可能となる。Similarly, when the drive waveform falls, all levels are output from the k level (voltage Vk) to the 1 level (voltage V1) drive waveform in order from the high level to the low level, and the output of each level is output. By holding the unit pulse width Δt or more, it is possible to reduce the current flowing at the falling edge of the drive waveform.

【００２３】図３に本実施例に係る駆動波形データ構造
を示す。この駆動波形データは、駆動波形の前後揃えモ
ードを制御するｍｏｄｅ１、単純波高値制御を行わない
パルス幅変調を制御するｍｏｄｅ０、波高値を制御する
ための２ビットのデータＰＨＭ、データＰＨＭで示され
る振幅でのパルス幅に関連する８ビットデータのｄａｔ
ａ１、単純波高値制御時のパルス幅変調波形の立ち下が
り波形制御と１０ビットパルス幅変調時の下位２ビット
データを制御する２ビットデータｄａｔａ２との１２ビ
ットで構成される。FIG. 3 shows a drive waveform data structure according to this embodiment. The drive waveform data is represented by mode1 that controls the front-back alignment mode of the drive waveform, mode0 that controls pulse width modulation that does not perform simple peak value control, 2-bit data PHM and data PHM that controls the peak value. 8-bit data dat related to pulse width in amplitude
a1 and 12 bits of 2-bit data data2 that controls the falling waveform of the pulse width modulation waveform during simple peak value control and the lower 2 bits of data during 10-bit pulse width modulation.

【００２４】図４に本実施例による駆動波形データ構造
で制御されたＶ１の駆動波形の例を示す。図５に本実施
例による駆動波形データ構造で制御されたＶ１２（ｍ＝
２）モードの駆動波形の例を示す。図６に本実施例によ
る駆動波形データ構造で制御されたＶ１３（ｍ＝３）モ
ードの駆動波形の例を示す。図７に本実施例による駆動
波形データ構造で制御されたＶ１４モードの駆動波形の
例を示す。図８に本実施例による駆動波形データ構造で
制御されたＶ４（８ビット）モードの駆動波形の例を示
す。図９に本実施例による駆動波形データ構造で制御さ
れたＶ４（１０ビット）モードの駆動波形の例を示す。
図１０に本実施例による駆動波形データ構造で制御され
た新Ｖｎモードの駆動波形の例を示す。図１１に本実施
例による駆動波形データ構造で制御された奇数列前揃
え、偶数列配線後ろ揃えモードの駆動波形の例を示す。FIG. 4 shows an example of the drive waveform of V1 controlled by the drive waveform data structure according to this embodiment. FIG. 5 shows V12 (m = controlled by the drive waveform data structure according to the present embodiment.
2) An example of drive waveforms in mode is shown. FIG. 6 shows an example of the drive waveform in the V13 (m = 3) mode controlled by the drive waveform data structure according to this embodiment. FIG. 7 shows an example of the drive waveform in the V14 mode controlled by the drive waveform data structure according to this embodiment. FIG. 8 shows an example of the drive waveform in the V4 (8 bit) mode controlled by the drive waveform data structure according to this embodiment. FIG. 9 shows an example of the drive waveform in the V4 (10 bit) mode controlled by the drive waveform data structure according to this embodiment.
FIG. 10 shows an example of the drive waveform in the new Vn mode controlled by the drive waveform data structure according to this embodiment. FIG. 11 shows an example of drive waveforms in the odd-column pre-alignment and even-column wiring back-alignment modes controlled by the drive waveform data structure according to this embodiment.

【００２５】図１２は、図３の駆動波形データ構造で制
御された図４〜１１の駆動波形を選択的に発生するため
の駆動回路の一例を示す。この回路は、例えば、複数の
列配線（情報電極）と複数の行配線（走査電極）の交点
に電子放出素子を構成したマトリクスディスプレイの各
電子放出素子を駆動するために各列配線に１回路ずつ用
いられる。図１２の回路は、図３に示すｍｏｄｅ１、ｍ
ｏｄｅ０、ＰＨＭ、ｄａｔａ２およびｄａｔａ１で構成
される駆動波形データ以外に同期信号ＣＬＫおよびトリ
ガ信号を入力される。FIG. 12 shows an example of a drive circuit for selectively generating the drive waveforms of FIGS. 4 to 11 controlled by the drive waveform data structure of FIG. This circuit has, for example, one circuit for each column wiring to drive each electron emitting element of a matrix display in which electron emitting elements are formed at intersections of a plurality of column wirings (information electrodes) and a plurality of row wirings (scanning electrodes). Used one by one. The circuit of FIG. 12 is the same as mode1 and m shown in FIG.
In addition to the drive waveform data composed of ode0, PHM, data2 and data1, a synchronization signal CLK and a trigger signal are input.

【００２６】同期信号ＣＬＫは、カウンタ回路１０７、
スタートパルス発生回路を構成するＤＦＦ１０１、１０
２、ディレイ回路１０３およびＰＷＭ発生回路１０５に
入力される。同期信号ＣＬＫは、デコード回路１０４に
入力される場合もある。トリガ信号ＴＲＧは、カウンタ
回路１０７および前記Ｄ−ＦＦ１０１、１０２にタイミ
ング信号として入力される。The synchronizing signal CLK is supplied to the counter circuit 107,
DFF 101 and 10 forming a start pulse generation circuit
2, input to the delay circuit 103 and the PWM generation circuit 105. The synchronization signal CLK may be input to the decoding circuit 104. The trigger signal TRG is input to the counter circuit 107 and the D-FFs 101 and 102 as a timing signal.

【００２７】図３の駆動波形データのうち、ｍｏｄｅ１
は、駆動波形の前後揃えモードを制御するデータであ
り、０は前揃えモード、すなわち複数の発光素子を駆動
する各駆動波形の立上がりを同期させることを示し、１
は後揃えモード、すなわち複数の発光素子を駆動する各
駆動波形の立下がりを同期させることを示す。ｍｏｄｅ
２は、単純波高値制御を行うか行わないかを設定するデ
ータであり、０は単純波高値制御を示し、１は非単純波
高値制御、ここでは新Ｖｎ駆動を示す。ＰＨＭは、駆動
波形の最大レベル（振幅）Ｖｋが１〜４レベルすなわち
波高値Ｖ１からＶ４のいずれであるかを示す。ｄａｔａ
１はｍｏｄｅ１＝０（前揃えモード）のとき駆動波形の
立下がり開始位置（エンドパルス発生タイミング）を立
ち上がり開始位置（スタートパルス発生タイミング）か
らのスロット数（０〜２５５）で示し、ｍｏｄｅ１＝１
（後揃えモード）のとき駆動波形の立ち上がり開始位置
（スタートパルス発生タイミング）をトリガ信号ＴＲＧ
が入力されてからのスロット数（０〜２５５）で示す。
データｄａｔａ２は駆動波形の立下がり部の階段形状
を、遅延スロット幅が２であるレベルが「無」および１
〜３レベルのいずれであるかで示す。Of the drive waveform data shown in FIG. 3, mode1
Is data for controlling the front-back alignment mode of the drive waveform, and 0 indicates the front-alignment mode, that is, the rising of each drive waveform that drives a plurality of light emitting elements is synchronized.
Indicates the rearrangement mode, that is, the fall of each drive waveform for driving a plurality of light emitting elements is synchronized. mode
Reference numeral 2 is data for setting whether or not simple peak value control is performed. 0 indicates simple peak value control, 1 indicates non-simple peak value control, here, new Vn drive. PHM indicates whether the maximum level (amplitude) Vk of the drive waveform is the 1 to 4 level, that is, the peak value V1 to V4. data
1 indicates the falling start position (end pulse generation timing) of the drive waveform when mode1 = 0 (pre-alignment mode) by the number of slots (0 to 255) from the rising start position (start pulse generation timing), and mode1 = 1
In the (rearranging mode), the trigger signal TRG indicates the rising start position (start pulse generation timing) of the drive waveform.
Is indicated by the number of slots (0 to 255) since the input of.
The data data2 has a staircase shape at the trailing edge of the drive waveform, and the levels with the delay slot width of 2 are "none" and 1
~ 3 levels are shown.

【００２８】これらの制御データは、前記１０ビット相
当の輝度階調データに基づいてマイクロプロセッサまた
はグラフィックコントローラなどの不図示の表示制御装
置で作成されて後述する駆動波形発生回路に入力され
る。なお、後揃えモード（ｍｏｄｅ１＝１）のとき、上
記表示制御装置は、パルス幅制御データｄａｔａ１とし
て、前揃えモード（ｍｏｄｅ１＝０）のときのパルス幅
制御データｄａｔａ１の補数を出力する。These control data are created by a display control device (not shown) such as a microprocessor or a graphic controller based on the 10-bit luminance gradation data, and input to a drive waveform generating circuit described later. In the rear alignment mode (mode1 = 1), the display control device outputs, as the pulse width control data data1, a complement of the pulse width control data data1 in the front alignment mode (mode1 = 0).

【００２９】パルス幅制御データｄａｔａ１は、カウン
タ１０７に入力され、立下り波形制御データｄａｔａ２
とパルス波高値制御データＰＨＭは、デコード回路１０
４に入力される。また、前後揃えモード制御データｍｏ
ｄｅ１は選択回路１１０および１１１に、非単純波高値
制御データｍｏｄｅ０は選択回路１１２および１１３に
入力される。The pulse width control data data1 is input to the counter 107, and the falling waveform control data data2 is input.
And the pulse crest value control data PHM are stored in the decoding circuit 10
4 is input. In addition, front-back alignment mode control data mo
de1 is input to the selection circuits 110 and 111, and the non-simple peak value control data mode0 is input to the selection circuits 112 and 113.

【００３０】本実施例では、データビット長Ｒ＝１０の
階調データを表現するために、Ｋ（ｄａｔａ１）＋Ｊ
（ｄａｔａ２）＝１０ビットを用いてスロット幅Δｔの
単位パルスを０〜２５９個の範囲でパルス幅制御し、Ｌ
（ＰＨＭ）＝２ビットを用いて波高レベルを１〜４レベ
ルすなわち波高値Ｖ１からＶ４の範囲で振幅制御する。
つまり、１０ビットの画像データを表示するために前記
Ｒ、Ｋ、Ｊ、Ｌの各データはＲ＜（Ｋ＋Ｊ）＋Ｌなる関
係を持つ。In this embodiment, K (data1) + J is used in order to express the gradation data having the data bit length R = 10.
(Data2) = 10 bits are used to control the pulse width of the unit pulse having the slot width Δt in the range of 0 to 259, and L
(PHM) = 2 bits are used to control the amplitude of the wave height level in the range of 1 to 4 levels, that is, the wave height values V1 to V4.
That is, in order to display 10-bit image data, the R, K, J, and L data have a relationship of R <(K + J) + L.

【００３１】Ｒ＝（Ｋ＋Ｊ）＋Ｌである場合、例えば、
振幅制御に上位２ビットを使い、残りの８ビットでパル
ス幅の制御を行うと、駆動波形の立下がり部を階段状に
した場合には１０ビットのすべての画像データを表現す
ることができない。すなわち階調数が低下する。しか
し、本実施例では、Ｒ＜（Ｋ＋Ｊ）＋Ｌとなるように、
パルス幅の制御をＫ＋Ｊ＝１０ビットで行っており、こ
れにより、Ｒ＝１０ビットのすべての階調データを表現
することができる。When R = (K + J) + L, for example,
If the upper 2 bits are used for amplitude control and the pulse width is controlled by the remaining 8 bits, all the 10-bit image data cannot be expressed when the trailing portion of the drive waveform is stepped. That is, the number of gradations decreases. However, in the present embodiment, so that R <(K + J) + L,
The control of the pulse width is performed with K + J = 10 bits, and thus all the gradation data of R = 10 bits can be expressed.

【００３２】図１２において、同期信号ＣＬＫは、カウ
ンタ回路１０７、スタートパルス発生回路を構成するＤ
ＦＦ１０１、１０２、ディレイ回路１０３およびＰＷＭ
発生回路１０５に入力される。同期信号ＣＬＫは、デコ
ード回路１０４に入力される場合もある。トリガ信号Ｔ
ＲＧは、カウンタ回路１０７および前記ＤＦＦ１０１、
１０２にタイミング信号として入力される。In FIG. 12, the synchronizing signal CLK is a D which constitutes the counter circuit 107 and the start pulse generating circuit.
FF 101, 102, delay circuit 103 and PWM
It is input to the generation circuit 105. The synchronization signal CLK may be input to the decoding circuit 104. Trigger signal T
RG is a counter circuit 107 and the DFF 101,
It is input to 102 as a timing signal.

【００３３】Ｄ−ＦＦ１０１、１０２およびＡＮＤゲー
ト１２０は微分回路を構成しており、トリガ信号ＴＲＧ
が入力されるとリセットされ、次に入力される同期信号
ＣＬＫに同期して１ＣＬＫ幅の微分パルス（以下、０ス
タートパルスという）を発生する。また、カウンタ１０
７はトリガ信号ＴＲＧが入力されるとリセットされ、次
いで同期信号ＣＬＫのカウントを開始する。カウンタ１
０７のカウント値出力は、８ビットコンパレータ１０８
および１０９に入力される。コンパレータ１０８はパル
ス幅制御データｄａｔａ１を設定され、これがカウンタ
１０７のカウント値と一致すると、第１の一致パルスを
発生する。コンパレータ１０９は全ビット１のデータを
設定され、これがカウンタ１０７のカウント値と一致す
ると、第２の一致パルスを発生する。したがって、１ス
ロットの時間、すなわち単位パルス幅は同期信号ＣＬＫ
の周期により設定される。The D-FFs 101 and 102 and the AND gate 120 form a differentiating circuit, and the trigger signal TRG
Is reset when is input, and a differential pulse of 1 CLK width (hereinafter referred to as 0 start pulse) is generated in synchronization with the next input synchronizing signal CLK. Also, the counter 10
7 is reset when the trigger signal TRG is input, and then starts counting the synchronization signal CLK. Counter 1
The count value output of 07 is the 8-bit comparator 108.
And 109. The pulse width control data data1 is set in the comparator 108, and when this matches the count value of the counter 107, a first matching pulse is generated. The comparator 109 is set with data of all 1s, and when this matches the count value of the counter 107, a second match pulse is generated. Therefore, the time of one slot, that is, the unit pulse width is equal to the synchronization signal CLK.
It is set by the cycle of.

【００３４】選択回路１１０は、Ｄ−ＦＦ１０２から出
力される０スタートパルスと、コンパレータ１０８から
出力される第１の一致パルスの一方を前後揃えモード制
御データｍｏｄｅ１に応じて選択する。つまり、ｍｏｄ
ｅ１＝０であれば０スタートパルスを、ｍｏｄｅ１＝１
であれば第１の一致パルスを選択して出力する。The selection circuit 110 selects one of the 0 start pulse output from the D-FF 102 and the first matching pulse output from the comparator 108 according to the front-back alignment mode control data mode1. That is, mod
If e1 = 0, 0 start pulse, mode1 = 1
If so, the first coincidence pulse is selected and output.

【００３５】選択回路１１１は、コンパレータ１０８か
ら出力される第１の一致パルスとコンパレータ１０９か
ら出力される第２の一致パルスの一方を前後揃えモード
制御データｍｏｄｅ１に応じて選択する。つまり、ｍｏ
ｄｅ１＝０であれば第１の一致パルスを、ｍｏｄｅ１＝
１であれば第２の一致パルスを選択して出力する。The selection circuit 111 selects one of the first match pulse output from the comparator 108 and the second match pulse output from the comparator 109 according to the front-back alignment mode control data mode1. That is, mo
If de1 = 0, the first coincidence pulse, mode1 =
If it is 1, the second coincidence pulse is selected and output.

【００３６】選択回路１１２は、選択回路１１０の選択
出力と前記０スタートパルスの一方を非単純波高値制御
データｍｏｄｅ０に応じて選択する。つまり、ｍｏｄｅ
０＝０であれば選択回路１１０の選択出力を、ｍｏｄｅ
０＝１であれば０スタートパルスを選択して出力する。The selection circuit 112 selects one of the selection output of the selection circuit 110 and the 0 start pulse according to the non-simple peak value control data mode0. That is, mode
If 0 = 0, the selection output of the selection circuit 110 is
If 0 = 1, 0 start pulse is selected and output.

【００３７】選択回路１１３は、選択回路１１１の選択
出力と前記第２の一致パルスの一方を非単純波高値制御
データｍｏｄｅ０に応じて選択する。つまり、ｍｏｄｅ
０＝０であれば選択回路１１１の選択出力を、ｍｏｄｅ
０＝１であれば第２の一致パルスを選択して出力する。The selection circuit 113 selects one of the selection output of the selection circuit 111 and the second coincidence pulse according to the non-simple peak value control data mode0. That is, mode
If 0 = 0, the selection output of the selection circuit 111 is
If 0 = 1, the second coincidence pulse is selected and output.

【００３８】ディレイ回路１０３は、選択回路１１２お
よび１１３の各出力をそれぞれ０〜複数段遅延して、信
号ＳＴ０〜ＳＴ３およびＥＤ０〜ＥＤ４の複数の信号を
発生する。また、選択回路１１０および１１１の各出力
を遅延せずにそのままＳＴ４およびＥＤ５として出力す
る。Delay circuit 103 delays each output of selection circuits 112 and 113 by 0 to a plurality of stages to generate a plurality of signals ST0 to ST3 and ED0 to ED4. Also, the outputs of the selection circuits 110 and 111 are output as ST4 and ED5 as they are without delay.

【００３９】デコード回路１０４は、この遅延信号ＳＴ
０〜ＳＴ４およびＥＤ０〜ＥＤ５をパルス幅制御信号ｄ
ａｔａ１とパルス波高値制御データＰＨＭと非単純波高
値制御データｍｏｄｅ０に基づいてデコードし、ＰＷＭ
発生回路５は、デコード回路１０４の出力信号ＳＴＰ１
〜４およびＥＤＰ１〜４信号を用いてＶ１〜Ｖ４に対応
するそれぞれのパルス幅信号ＰＷＭ１〜４を出力する。The decoding circuit 104 receives the delay signal ST.
0 to ST4 and ED0 to ED5 are pulse width control signals d
ata1 and pulse peak value control data PHM and non-simple peak value control data mode0 are decoded and PWM
The generation circuit 5 outputs the output signal STP1 of the decoding circuit 104.
~ 4 and EDP1-4 signals are used to output respective pulse width signals PWM1-4 corresponding to V1-V4.

【００４０】次に、図１２の回路の動作を各モード別に
説明する。単純波高値制御（ｍｏｄｅ０＝０）および前
揃えモード（ｍｏｄｅ１＝０）時、選択回路１１０およ
び１１２は０スタートパルスを選択し、選択回路１１１
および１１３は第１の一致パルスを選択する。したがっ
て、ディレイ回路１０３は、０スタートパルスをそれぞ
れ０〜３ＣＬＫ遅延した信号ＳＴ０〜ＳＴ３ならびに第
１の一致パルスをそれぞれ０〜４ＣＬＫ遅延した信号Ｅ
Ｄ０〜ＥＤ４を出力する。デコード回路１０４は、信号
ＳＴ０〜ＳＴ３の中からパルス波高値制御データＰＨＭ
で指定されたレベル数と同数の信号を選択し、選択され
た場合、信号ＳＴ０はＳＴＰ１、ＳＴ１はＳＴＰ２、Ｓ
Ｔ２はＳＴＰ３、ＳＴ３はＳＴＰ４として出力する。ま
た、５個の信号ＥＤ０〜ＥＤ４の中からパルス波高値制
御データＰＨＭで指定されたレベル数と同数の４個以下
の信号を選択し、それらを信号ＥＤＰ１〜４として出力
する。Next, the operation of the circuit of FIG. 12 will be described for each mode. In the simple peak value control (mode0 = 0) and the pre-alignment mode (mode1 = 0), the selection circuits 110 and 112 select the 0 start pulse, and the selection circuit 111.
And 113 select the first coincidence pulse. Therefore, the delay circuit 103 outputs the signals ST0 to ST3 obtained by delaying the 0 start pulse by 0 to 3 CLK and the signal E obtained by delaying the first match pulse by 0 to 4 CLK, respectively.
D0 to ED4 are output. The decoding circuit 104 selects the pulse peak value control data PHM from the signals ST0 to ST3.
Select the same number of signals as the number of levels specified by, and if selected, the signal ST0 is STP1, ST1 is STP2, S
T2 is output as STP3 and ST3 is output as STP4. Also, four or less signals of the same number as the number of levels designated by the pulse crest value control data PHM are selected from the five signals ED0 to ED4 and output as signals EDP1 to 4.

【００４１】この場合、信号ＳＴＰ１〜４とＳＴ０〜Ｓ
Ｔ３は１対１で対応するが、ＥＤＰ１〜４とＥＤ０〜Ｅ
Ｄ４との対応関係は、立ち下がり波形制御データｄａｔ
ａ２により変化する。例えばＰＨＭ＝１０（レベル数
３）のときは、信号ＳＴＰ１〜３およびＥＤＰ１〜３が
出力される。そして信号ＳＴＰ１〜３とＳＴ０〜ＳＴ２
は１対１で対応する。しかし、ＥＤＰ１〜３としては、
パルス幅制御信号ｄａｔａ２＝００の場合、ＥＤＰ１〜
３に対応してＥＤ３〜ＥＤ１が選択され、ｄａｔａ２＝
０１の場合、ＥＤ４とＥＤ２〜１が選択され、ｄａｔａ
２＝１０の場合、ＥＤ４〜３とＥＤ１が選択される。Ｐ
ＨＭ＝１１であれば、ＰＨＭ＝１０の場合に加えて、Ｅ
ＤＰ４としてＥＤ０が選択され、かつＰＨＭ＝１１でｄ
ａｔａ２＝１１の場合、ＥＤＰ１〜３としてＥＤ４〜２
が選択される。但し、ＰＨＭ＝１１の場合も信号ＳＴＰ
１〜４としてはＳＴ０〜ＳＴ３が１対１対応で選択され
る。上記の動作により、図２および図４〜図８に示す駆
動波形を作成することができる。In this case, the signals STP1-4 and ST0-S
T3 corresponds one-to-one, but EDP1-4 and ED0-E
The correspondence relationship with D4 is that falling waveform control data dat
It changes with a2. For example, when PHM = 10 (the number of levels is 3), signals STP1 to 3 and EDP1 to 3 are output. And the signals STP1 to 3 and ST0 to ST2
Correspond one to one. However, for EDP1-3,
When the pulse width control signal data2 = 00, EDP1 to
ED3 to ED1 are selected corresponding to 3, and data2 =
In the case of 01, ED4 and ED2-1 are selected, and data
When 2 = 10, ED4 to 3 and ED1 are selected. P
If HM = 11, in addition to the case of PHM = 10, E
When ED0 is selected as DP4 and PHM = 11, d
When ata2 = 11, EDP1 to ED4 to 2
Is selected. However, even when PHM = 11, the signal STP
ST0 to ST3 are selected as 1 to 4 in a one-to-one correspondence. By the above operation, the drive waveforms shown in FIGS. 2 and 4 to 8 can be created.

【００４２】単純波高値制御（ｍｏｄｅ０＝０）および
後揃えモード（ｍｏｄｅ１＝１）時、選択回路１１０お
よび１１２は第１の一致パルスを選択し、選択回路１１
１および１１３は、第２の一致パルス選択する。したが
って、ディレイ回路１０３は第１の一致パルスをそれぞ
れ０〜３ＣＬＫ遅延した信号ＳＴ０〜ＳＴ３ならびに第
２の一致パルスをそれぞれ０〜４ＣＬＫ遅延した信号Ｅ
Ｄ０〜ＥＤ４を出力する。デコード回路１０４は、信号
ＳＴ０〜ＳＴ３の中からパルス波高値制御データＰＨＭ
で指定されたレベル数と同数の信号を選択し、選択され
た場合、信号ＳＴ０はＳＴＰ１、ＳＴ１はＳＴＰ２、Ｓ
Ｔ２はＳＴＰ３、ＳＴ３はＳＴＰ４として出力する。ま
た、５個の信号ＥＤ０〜ＥＤ４の中からパルス波高値制
御データＰＨＭで指定されたレベル数と同数の４個以下
の信号を選択し、それらを信号ＥＤＰ４〜１として出力
する。この動作によれば、図１１の２列目およびＫ列目
の駆動波形を作成することができる。In the simple peak value control (mode0 = 0) and the rearrangement mode (mode1 = 1), the selection circuits 110 and 112 select the first coincidence pulse, and the selection circuit 11 is selected.
1 and 113 select the second coincidence pulse. Therefore, the delay circuit 103 outputs the signals ST0 to ST3 obtained by delaying the first match pulse by 0 to 3 CLK and the signal E obtained by delaying the second match pulse by 0 to 4 CLK, respectively.
D0 to ED4 are output. The decoding circuit 104 selects the pulse peak value control data PHM from the signals ST0 to ST3.
Select the same number of signals as the number of levels specified by, and if selected, the signal ST0 is STP1, ST1 is STP2, S
T2 is output as STP3 and ST3 is output as STP4. Also, four or less signals of the same number as the number of levels designated by the pulse crest value control data PHM are selected from the five signals ED0 to ED4 and are output as signals EDP4-1. According to this operation, the drive waveforms in the second column and the Kth column in FIG. 11 can be created.

【００４３】非単純波高値制御（ｍｏｄｅ０＝１）およ
び前揃えモード（ｍｏｄｅ１＝０）時、選択回路１１０
および１１２は０スタートパルスを選択し、選択回路１
１１は第１の一致パルスを選択し、選択回路１１３は第
２の一致パルス選択する。したがって、ディレイ回路１
０３は、０スタートパルスを０ＣＬＫ遅延した信号ＳＴ
４およびそれぞれ０〜３ＣＬＫ遅延した信号ＳＴ０〜Ｓ
Ｔ３ならびに第１の一致パルスを０ＣＬＫ遅延した信号
ＥＤ５および第２の一致パルスをそれぞれ０〜４ＣＬＫ
遅延した信号ＥＤ０〜ＥＤ４を出力する。デコード回路
１０４は、信号ＳＴ０〜ＳＴ３の中からパルス波高値制
御データＰＨＭで指定されたレベル数と同数の信号を選
択し、それらをＳＴＰ１〜４として出力する。選択され
た信号ＳＴ０〜ＳＴ３と出力信号ＳＴＰ１〜４とは１対
１に対応する。また、４個の信号ＥＤ５およびＥＤ１〜
ＥＤ３の中からパルス波高値制御データＰＨＭで指定さ
れたレベル数と同数の４個以下の信号を選択し、それら
を信号ＥＤＰ４〜１として出力する。選択された場合、
最大レベルＰＨＭ（＝ｋ）に対応する信号ＥＤＰｋとし
てはＥＤ５が出力されるが、最大レベル以外のレベルに
対しては、ＥＤＰ１としてＥＤ３が、ＥＤＰ２としては
ＥＤ２が、ＥＤＰ３としてはＥＤ１がそれぞれ出力され
る。この動作によれば、最大レベル（波高値）のみがＥ
Ｄ５で定まる任意の個所で終了し、最大レベルより低い
レベルは１ＣＬＫで１段ずつ立ち下がって最大スロット
数−１のパルス幅で終了する図１０に示す駆動波形を作
成することができる。In the non-simple peak value control (mode0 = 1) and the pre-alignment mode (mode1 = 0), the selection circuit 110 is selected.
And 112 select 0 start pulse and select circuit 1
11 selects the first match pulse, and the selection circuit 113 selects the second match pulse. Therefore, the delay circuit 1
03 is a signal ST obtained by delaying 0 start pulse by 0 CLK
4 and signals ST0 to S delayed by 0 to 3 CLK, respectively
T3 and a signal ED5 obtained by delaying the first coincidence pulse by 0 CLK and a second coincidence pulse by 0 to 4 CLK, respectively.
The delayed signals ED0 to ED4 are output. The decoding circuit 104 selects the same number of signals as the number of levels designated by the pulse crest value control data PHM from the signals ST0 to ST3, and outputs them as STP1 to STP4. The selected signals ST0 to ST3 and the output signals STP1 to S4 have a one-to-one correspondence. Also, four signals ED5 and ED1
Four or less signals of the same number as the number of levels designated by the pulse crest value control data PHM are selected from ED3, and these are output as signals EDP4-1. If selected,
ED5 is output as the signal EDPk corresponding to the maximum level PHM (= k), but for levels other than the maximum level, ED3 is output as EDP1, ED2 is output as EDP2, and ED1 is output as EDP3. It According to this operation, only the maximum level (peak value) is E
It is possible to create the drive waveform shown in FIG. 10 that ends at an arbitrary position determined by D5, and a level lower than the maximum level falls one stage at 1CLK and ends with a pulse width of the maximum slot number -1.

【００４４】非単純波高値制御（ｍｏｄｅ０＝１）およ
び後揃えモード（ｍｏｄｅ１＝１）時、選択回路１１０
は第１の一致パルスを選択し、選択回路１１２は０スタ
ートパルスを選択し、選択回路１１１および１１３は第
２の一致パルスを選択する。したがって、ディレイ回路
１０３は、第１の一致パルスを０ＣＬＫ遅延した信号Ｓ
Ｔ４および０スタートパルスをそれぞれ０〜３ＣＬＫ遅
延した信号ＳＴ０〜ＳＴ３ならびに第２の一致パルスを
０ＣＬＫ遅延した信号ＥＤ５および第２の一致パルスを
それぞれ０〜４ＣＬＫ遅延した信号ＥＤ０〜ＥＤ４を出
力する。デコード回路１０４は、信号ＳＴ０〜ＳＴ２お
よびＳＴ４の中からパルス波高値制御データＰＨＭで指
定されたレベル数と同数の信号を選択し、それらをＳＴ
Ｐ１〜４として出力する。選択された場合、最大レベル
ＰＨＭ（＝ｋ）に対応する信号ＳＴＰｋとしてはＳＴ４
が出力されるが、最大レベル以外のレベルに対しては、
ＳＴＰ１としてＳＴ０が、ＳＴＰ２としてはＳＴ１が、
ＳＴＰ３としてはＳＴ２がそれぞれ出力される。デコー
ド回路１０４は、また、４個の信号ＥＤ３〜ＥＤ０の中
からパルス波高値制御データＰＨＭで指定されたレベル
数と同数の４個以下の信号を選択し、それらを信号ＥＤ
Ｐ１〜４として出力する。選択された信号ＥＤ３〜ＥＤ
０と出力信号ＥＤＰ１〜４とは１対１で対応する。この
動作によれば、最大レベルより低いレベルは第１スロッ
トから１ＣＬＫごとに１段ずつ立ち上がるが、最大レベ
ル（波高値）のみはＳＴ４で定まる任意の個所で立ち上
がり、かつ最大レベルからは１ＣＬＫごとに１レベルず
つ立ち下がって最大スロット数−１のパルス幅で終了す
る、図１０に示す駆動波形と時間軸を逆にした駆動波形
を作成することができる。In the non-simple peak value control (mode0 = 1) and the rearrangement mode (mode1 = 1), the selection circuit 110 is selected.
Selects the first match pulse, the selection circuit 112 selects the 0 start pulse, and the selection circuits 111 and 113 select the second match pulse. Therefore, the delay circuit 103 outputs the signal S obtained by delaying the first coincidence pulse by 0 CLK.
The signals ST0 to ST3 obtained by delaying the T4 and 0 start pulses by 0 to 3 CLK, the signals ED5 obtained by delaying the second match pulse by 0 CLK, and the signals ED0 to ED4 obtained by delaying the second match pulse by 0 to 4 CLK, respectively are output. The decoding circuit 104 selects the same number of signals as the number of levels designated by the pulse crest value control data PHM from the signals ST0 to ST2 and ST4, and selects them.
Output as P1 to P4. When selected, the signal STPk corresponding to the maximum level PHM (= k) is ST4.
Is output, but for levels other than the maximum level,
ST0 as STP1, ST1 as STP2,
ST2 is output as STP3. The decoding circuit 104 also selects from among the four signals ED3 to ED0 four or less signals of the same number as the number of levels designated by the pulse crest value control data PHM, and selects them as the signal ED.
Output as P1 to P4. Selected signals ED3 to ED
0 corresponds to the output signals EDP1 to 4 on a one-to-one basis. According to this operation, a level lower than the maximum level rises by one stage from the first slot every 1CLK, but only the maximum level (peak value) rises at an arbitrary position determined by ST4, and from the maximum level every 1CLK. It is possible to create a drive waveform in which the time axis is reversed from the drive waveform shown in FIG. 10, which falls by one level and ends with a pulse width of the maximum number of slots−1.

【００４５】上述した実施例においては、４レベルの波
高値制御を行い階調数を０から１０２３の１０２４階調
とした例を挙げたが、本発明は制御波高値、階調数の限
定は無い。また、発光素子としては、電子放出素子を用
いたものだけでなく、ＥＬ素子やＬＥＤなどを駆動する
際にも本発明は好適に適用することができる。また、上
述した実施例ではＶ１４、Ｖｎ、８ｂｉｔＰＷＭ、１０
ｂｉｔＰＷＭ、新Ｖｎすべての駆動波形を出力すること
が可能なＩＣについて述べたが、出力可能な駆動波形の
種類を限定することによって、ＩＣのロジック回路規模
の低減によるチップサイズの縮小が可能となり、ローコ
ストのＩＣが実現できる。駆動波形データを本発明の構
成にすることによってＩＣに入力するデータのみによっ
て駆動波形、駆動方法を切り替えることができる。In the above-described embodiment, the example in which the crest value control of four levels is performed and the number of gradations is set to 1024 gradations from 0 to 1023 is given, but the present invention is not limited to the control crest value and the number of gradations. There is no. Further, the present invention can be suitably applied not only to the one using an electron emitting element as a light emitting element but also to driving an EL element or an LED. Further, in the above-described embodiment, V14, Vn, 8 bit PWM, 10
The ICs that can output all bit PWM and new Vn drive waveforms have been described, but by limiting the types of drive waveforms that can be output, it is possible to reduce the chip size by reducing the IC logic circuit scale, A low cost IC can be realized. By configuring the drive waveform data according to the present invention, the drive waveform and the drive method can be switched only by the data input to the IC.

【００４６】［実施例２］次に、上述したＩＣを用いる
駆動方式の具体例とその特長を説明する。一般にＴＶモ
ニタにおいては、自然画画像を表示し、ディスプレイか
ら距離をおいてモニタを見ることから最大輝度を４００
ｃｄ／ｍ²程度に設定しダイナミックレンジの大きい画
像を表示している。従って、ＴＶモニタ使った場合には
走査配線に大きな電流が流れることによって、電圧降下
が発生し発光素子に印加される電圧が減少して、表示画
像の品位の低下が起こりやすくなる。[Embodiment 2] Next, a specific example of the driving method using the above-mentioned IC and its features will be described. Generally, in a TV monitor, the maximum brightness is set to 400 because a natural image is displayed and the monitor is viewed from a distance from the display.
It is set to about cd / m ² and an image with a large dynamic range is displayed. Therefore, when a TV monitor is used, a large current flows through the scanning wiring, which causes a voltage drop and a decrease in the voltage applied to the light emitting element, which easily deteriorates the quality of the displayed image.

【００４７】一方、コンピュータモニタにおいては文字
やグラフィックスを表示し近距離で長時間直視すること
が多いために最大輝度をＴＶのそれの１／２から１／３
程度に設定し画像の表示を行っている。従って、コンピ
ュータモニタにおいては正確な階調制御性が必要とな
る。On the other hand, computer monitors often display characters and graphics and look directly at a short distance for a long time. Therefore, the maximum brightness is 1/2 to 1/3 of that of TV.
The image is displayed after being set to a certain level. Therefore, accurate gradation controllability is required in the computer monitor.

【００４８】図１６に駆動電流等分割に設定した場合の
Ｖ１４波形に前後揃えモードを併用した場合の駆動波形
と走査配線Ｙｑに流れる電流を示す。図１７に駆動電圧
等分割方式で設定した場合のＶｎ波形に前後揃えモード
を併用した場合の駆動波形と走査配線Ｙｑに流れる電流
を示す。FIG. 16 shows the drive waveform and the current flowing through the scanning wiring Yq when the front-back alignment mode is used in combination with the V14 waveform when the drive current is set to be equally divided. FIG. 17 shows the drive waveform and the current flowing through the scanning wiring Yq when the front-back alignment mode is used together with the Vn waveform when the drive voltage is set in the equal division method.

【００４９】Ｖｎ駆動によって輝度データが１／４まで
の場合、選択された行方向配線に流れる電流を１／４に
低減し、電圧降下量も１／４に低減することが可能とな
る。同様に輝度データが最大輝度の１／２までの場合電
圧降下量を１／２に、輝度データが最大輝度の３／４ま
での場合は電圧降下量を３／４に低減することが可能と
なる。Ｖｎ駆動はＶ１４に比べ走査配線Ｙｑに流れる電
流のピークが低くなり平均化されていることがわかる。
つまり、駆動電流等分割に設定し、駆動データによって
駆動波形をＶ１４からＶｎに切り換えることで、走査配
線に流れる電流のピークを抑制することが可能となる。When the luminance data is up to 1/4 by Vn driving, the current flowing through the selected row-direction wiring can be reduced to 1/4 and the voltage drop amount can also be reduced to 1/4. Similarly, when the luminance data is up to 1/2 of the maximum luminance, the voltage drop amount can be reduced to 1/2, and when the luminance data is up to 3/4 of the maximum luminance, the voltage drop amount can be reduced to 3/4. Become. It can be seen that in Vn driving, the peak of the current flowing in the scanning wiring Yq is lower than in V14, and the current is averaged.
That is, it is possible to suppress the peak of the current flowing through the scanning wiring by setting the drive current to be equally divided and switching the drive waveform from V14 to Vn according to the drive data.

【００５０】Ｖ１４、Ｖｎ波形を出力できる回路構成に
おいて、ディスプレイに表示する画像ソースが自然画の
場合にはＶｎ駆動波形を選択することによって、走査配
線に流れる電流のピークを抑制し、電圧降下による表示
画質に劣化を低減する。文字やグラフィックスを表示す
る場合にはＶ１４駆動波形を選択し階調性の良い画像を
表示することが可能となる。In the circuit configuration capable of outputting V14 and Vn waveforms, when the image source displayed on the display is a natural image, the Vn drive waveform is selected to suppress the peak of the current flowing in the scanning wiring and to reduce the voltage drop. Reduces deterioration in display quality. When displaying characters and graphics, it is possible to select the V14 drive waveform and display an image with good gradation.

【００５１】［実施例３］次に、画像データのソースに
応じて駆動方式をＶ１４と新Ｖｎとに切り換えて用いる
例を示す。図１８にコンピュータとＴＶにおけるγ補正
について示す。図１８（ａ）に示すようにＣＲＴディス
プレイにおいて、輝度Ｌは入力電圧Ｖのガンマ（γ）乗
（ＮＴＳＣでは２．２乗）に比例する特性を有している
ことから、ソース（放送局やビデオカメラ）側でその特
性に合わせて入力電圧の１／γ乗（ＮＴＳＣでは０．４
５乗）に映像信号を処理している。従って、ＣＲＴでＴ
Ｖ系ソースからの信号を受信した場合には逆ガンマ特性
とガンマ特性が作用して輝度の再現が正しく行われる。[Third Embodiment] Next, an example in which the driving method is switched between V14 and new Vn according to the source of image data will be described. FIG. 18 shows the γ correction in the computer and the TV. As shown in FIG. 18A, in a CRT display, the luminance L has a characteristic proportional to the gamma (γ) power of the input voltage V (2.2 power in NTSC). On the video camera side, input voltage raised to the power of 1 / γ (0.4 for NTSC)
The video signal is processed to the fifth power. Therefore, T on the CRT
When a signal from a V-system source is received, the inverse gamma characteristic and the gamma characteristic act to correctly reproduce the luminance.

【００５２】しかしコンピュータにおいては図１８
（ｂ）に示すようにソースは逆ガンマ処理されていない
ためにＣＲＴで表示する場合には、ビデオカードにおい
て入力電圧の１／γ乗に映像信号を処理している。従っ
てＣＲＴでＴＶ系ソースからの信号を受信した場合にも
ビデオカードでの逆ガンマ特性とＣＲＴでのガンマ特性
が作用して輝度の再現が正しく行われる。However, in the computer shown in FIG.
As shown in (b), since the source is not subjected to inverse gamma processing, when it is displayed on a CRT, the video signal is processed to the 1 / γth power of the input voltage in the video card. Therefore, even when a signal from a TV system source is received by the CRT, the inverse gamma characteristic of the video card and the gamma characteristic of the CRT act to reproduce the luminance correctly.

【００５３】図１９にγ＝２．２の場合のγ特性および
逆γ特性とガンマ補正を８ｂｉｔで行った場合の再現輝
度の特性とを示す。低階調の領域で入出力間の直線性が
損なわれていることがわかる。図２０に低階調領域の拡
大図を示す。８ｂｉｔでガンマ補正を行うと２５６階調
の分解能しかないために、低階調側８％程度までの入力
に対して出力は輝度０になってしまっているのがわか
る。この原因は８ｂｉｔデジタル処理の量子化誤差にあ
る、誤差を３％程度に低減するためには１１ｂｉｔ以上
で処理することが必要となる。このように８ｂｉｔでガ
ンマ補正を行った画像を表示すると、低階調側が黒くつ
ぶれてしまっていた。図１８（ｃ）にコンピュータにガ
ンマ特性を持たないディスプレイを接続した場合を示
す。ソース、ビデオカード、ディスプレイとも信号の入
出力特性がリニアであるために、輝度の再現が正しく行
われることがわかる。図２１にＶ１４駆動波形のデータ
と輝度の関係を示す。駆動電流等分割でも駆動電圧等分
割方式でも入出力特性がリニアな関係に保たれているこ
とを示している。FIG. 19 shows the γ characteristic and the inverse γ characteristic when γ = 2.2, and the reproduced luminance characteristic when the gamma correction is performed with 8 bits. It can be seen that the linearity between input and output is impaired in the low gradation region. FIG. 20 shows an enlarged view of the low gradation region. It can be seen that when the gamma correction is performed with 8 bits, the output has a luminance of 0 for an input up to about 8% on the low gradation side because there is only a resolution of 256 gradations. The cause of this is the quantization error of the 8-bit digital processing. To reduce the error to about 3%, it is necessary to process at 11 bits or more. When an image subjected to gamma correction with 8 bits is displayed in this manner, the low gradation side is crushed in black. FIG. 18C shows the case where a display without a gamma characteristic is connected to the computer. It can be seen that the luminance is reproduced correctly because the input / output characteristics of the signal are linear in the source, the video card, and the display. FIG. 21 shows the relationship between the V14 drive waveform data and the luminance. It is shown that the input / output characteristics are maintained in a linear relationship regardless of whether the drive current is equally divided or the drive voltage is equally divided.

【００５４】図２２は駆動電圧等分割方式で設定した場
合の新Ｖｎ波形を示し、図２３はデータと輝度の関係を
γ＝２．２の逆γ特性と比較して示す。駆動電圧等分割
方式で新Ｖｎ波形を駆動すると、１０ｂｉｔデータで制
御しているにもかかわらず低階調領域の分解能がγ＝
２．２の逆γ特性に比べて高いことがわかる。つまり、
駆動電圧等分割に設定し、表示する画像がＴＶ系ソース
の場合にはＩＣに入力するデータによって新Ｖｎ駆動波
形を選択することによって、低階調の制御性の高い表示
画質を得ることができる。またコンピュータからの出力
を表示する場合にはＶ１４駆動波形を選択することによ
って、低階調における黒つぶれのない階調性の良い画像
を表示することが可能となる。FIG. 22 shows a new Vn waveform when the drive voltage is set in the equal division method, and FIG. 23 shows the relationship between the data and the luminance in comparison with the inverse γ characteristic of γ = 2.2. When the new Vn waveform is driven by the drive voltage equal division method, the resolution in the low gradation region is γ =, though it is controlled by 10-bit data.
It can be seen that it is higher than the inverse γ characteristic of 2.2. That is,
By setting the drive voltage to the equal division and selecting the new Vn drive waveform according to the data input to the IC when the image to be displayed is a TV source, it is possible to obtain a display image quality with low gradation and high controllability. . Further, when the output from the computer is displayed, by selecting the V14 drive waveform, it is possible to display an image with good gradation without blackout in low gradation.

【００５５】[0055]

【発明の効果】本発明によって、安価な駆動回路で、高
階調の実現、階調の単純増加性の確保、発光素子の均一
発光、放射ノイズの低減、駆動波形の安定化が可能とな
る各種の駆動波形、駆動方法を駆動ＩＣに入力するデー
タのみで選択することが可能となる。As described above, according to the present invention, it is possible to realize a high gradation, secure a simple increase in gradation, uniformly emit light from a light emitting element, reduce radiation noise, and stabilize a driving waveform with an inexpensive driving circuit. It is possible to select the drive waveform and drive method of the above with only the data input to the drive IC.

【図面の簡単な説明】[Brief description of drawings]

【図１】 発光素子の電圧／発光強度特性を示すグラフ
である。FIG. 1 is a graph showing voltage / light emission intensity characteristics of a light emitting device.

【図２】 Ｖ１４駆動波形の一例を示す波形図である。FIG. 2 is a waveform diagram showing an example of a V14 drive waveform.

【図３】 本発明の一実施例に係る駆動波形データ構造
の図表である。FIG. 3 is a chart of a drive waveform data structure according to an embodiment of the present invention.

【図４】 本実施例に係るＶ１モードの駆動波形例を示
す図である。FIG. 4 is a diagram showing an example of drive waveforms in a V1 mode according to the present embodiment.

【図５】 本実施例に係るＶ１２モードの駆動波形例を
示す図である。FIG. 5 is a diagram showing an example of drive waveforms in a V12 mode according to the present embodiment.

【図６】 本実施例に係るＶ１３モードの駆動波形例を
示す図である。FIG. 6 is a diagram showing an example of drive waveforms in a V13 mode according to the present embodiment.

【図７】 本実施例に係るＶ１４モードの駆動波形例を
示す図である。FIG. 7 is a diagram showing an example of drive waveforms in a V14 mode according to the present embodiment.

【図８】 本実施例に係るＶ４（８ビット）の駆動波形
例を示す図である。FIG. 8 is a diagram showing an example of a drive waveform of V4 (8 bits) according to the present embodiment.

【図９】 本実施例に係るＶ４（１０ビット）の駆動波
形例を示す図である。FIG. 9 is a diagram showing an example of a drive waveform of V4 (10 bits) according to the present embodiment.

【図１０】 本実施例に係る新Ｖｎモードの駆動波形例
を示す図である。FIG. 10 is a diagram showing an example of drive waveforms in a new Vn mode according to the present embodiment.

【図１１】 本実施例に係る奇数列配線前揃え、偶数列
配線後ろ揃えモードの駆動波形例を示す図である。FIG. 11 is a diagram showing an example of driving waveforms in an odd-numbered-row wiring front-alignment mode and an even-numbered-row wiring rear-alignment mode according to the present embodiment.

【図１２】 本発明の一実施例に係る駆動波形発生回路
の構成を示すブロック図である。FIG. 12 is a block diagram showing a configuration of a drive waveform generating circuit according to an embodiment of the present invention.

【図１３】 マルチ電子ビーム源の等価回路図である。FIG. 13 is an equivalent circuit diagram of a multi-electron beam source.

【図１４】 従来のパルス幅変調波形の一例を示す波形
図である。FIG. 14 is a waveform diagram showing an example of a conventional pulse width modulation waveform.

【図１５】 従来の振幅変調波形の一例を示す波形図で
ある。FIG. 15 is a waveform diagram showing an example of a conventional amplitude modulation waveform.

【図１６】 電流等分割でＶ１４波形に前後揃えモード
を併用した場合の駆動波形と走査配線に流れる電流を示
す図である。FIG. 16 is a diagram showing a drive waveform and a current flowing through a scanning wiring when a front-back alignment mode is used together with a V14 waveform in equal current division.

【図１７】 電圧等分割方式でＶｎ波形に前後揃えモー
ドを併用した場合の駆動波形と走査配線に流れる電流を
示す図である。FIG. 17 is a diagram showing a drive waveform and a current flowing through a scanning wiring when a front-back alignment mode is used together with a Vn waveform in a voltage equal division method.

【図１８】 画像データソースとディスプレイとのγ補
正の関係を示す図である。FIG. 18 is a diagram showing a relationship of γ correction between an image data source and a display.

【図１９】 γ特性、逆γ特性および再現輝度特性を示
す図である。FIG. 19 is a diagram showing a γ characteristic, an inverse γ characteristic, and a reproduced luminance characteristic.

【図２０】 図１９の低階調領域拡大図である。20 is an enlarged view of the low gradation region of FIG.

【図２１】 Ｖ１４駆動波形のデータと輝度の関係を示
す図である。FIG. 21 is a diagram showing a relationship between V14 drive waveform data and luminance.

【図２２】 電圧等分割方式で新Ｖｎ駆動する場合の電
波波形を示す図である。FIG. 22 is a diagram showing a waveform of a radio wave when the new Vn drive is performed by the equal voltage division method.

【図２３】 図２２の波形で駆動した場合の輝度特性を
逆γ特性と比較して示した図である。FIG. 23 is a diagram showing the luminance characteristic when driven with the waveform of FIG. 22 in comparison with the inverse γ characteristic.

【符号の説明】[Explanation of symbols]

１：電子放出素子、２：行配線、３：列配線、４：行配
線寄生抵抗、５：列配線寄生抵抗、６：行配線寄生イン
ダクタンス、７：列配線寄生インダクタンス、８：寄生
容量、９：走査回路、１０：変調回路、１０１，１０
２：Ｄ−ＦＦ、１０３：ディレイ回路、１０４：デコー
ド回路、１０５：ＰＷＭ発生回路、１０７：カウンタ、
１０８，１０９：コンパレータ、１１０，１１１，１１
２，１１３：選択回路。1: electron-emitting device, 2: row wiring, 3: column wiring, 4: row wiring parasitic resistance, 5: column wiring parasitic resistance, 6: row wiring parasitic inductance, 7: column wiring parasitic inductance, 8: parasitic capacitance, 9 : Scanning circuit, 10: modulation circuit, 101, 10
2: D-FF, 103: delay circuit, 104: decode circuit, 105: PWM generation circuit, 107: counter,
108, 109: Comparators, 110, 111, 11
2, 113: selection circuit.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/32 Ｇ０９Ｇ 3/32 Ａ Ｈ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ｂ (72)発明者 磯野 青児 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 村山 和彦 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 Ｆターム(参考） 5C058 AA11 AA12 AA13 BA01 BB01 5C080 AA08 AA18 BB05 DD03 DD22 DD27 EE29 JJ02 JJ04 JJ05─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. ⁷ Identification code FI theme code (reference) G09G 3/32 G09G 3/32 A H04N 5/66 H04N 5/66 B (72) Inventor Seiji Isono Tokyo 3-30-2 Shimomaruko, Ota-ku, Canon Inc. (72) Inventor, Kazuhiko Murayama F-term (reference) 5C058 AA11 AA12 AA13 BA01 BB01 5C080 AA08, 3-30-2 Shimomaruko, Ota-ku, Tokyo AA18 BB05 DD03 DD22 DD27 EE29 JJ02 JJ04 JJ05

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 発光素子を輝度階調データに対応する輝
度で発光させるため、０でない前記輝度階調データに対
応する振幅である最小振幅とより大きい前記輝度データ
に対応する振幅である非最小振幅と前記最小振幅と前記
非最小振幅の間の中間振幅とを含む不連続な複数の振幅
で振幅制御され、かつ不連続なパルス幅でパルス幅制御
される駆動波形信号でありその先頭に前記最小振幅に制
御される部分とその直後に前記中間振幅に制御される部
分とを有し、かつその末尾に前記最小振幅に制御される
部分とその直前に前記中間振幅に制御される部分とを有
する駆動波形信号を前記発光素子に印加する、発光素子
の駆動法であって、 前記駆動波形のデータを駆動モードを指定するＭ ｂｉ
ｔと輝度データを指定するＮ ｂｉｔで構成することを
特徴とする駆動方法。1. A light emitting element is caused to emit light with a luminance corresponding to luminance gradation data, and therefore, a minimum amplitude which is an amplitude corresponding to the luminance gradation data which is not 0 and a non-minimum which is an amplitude corresponding to a larger luminance data. A drive waveform signal whose amplitude is controlled by a plurality of discontinuous amplitudes including an amplitude and the intermediate amplitude between the minimum amplitude and the non-minimum amplitude, and which is pulse width controlled by a discontinuous pulse width, and which is described above at the head thereof. A part controlled to the minimum amplitude and a part controlled to the intermediate amplitude immediately after that, and a part controlled to the minimum amplitude and a part controlled to the intermediate amplitude immediately before that are provided at the end thereof. A method of driving a light emitting element, comprising applying a driving waveform signal having the driving waveform signal to the light emitting element, wherein Mbi for designating a driving mode based on the data of the driving waveform.
A driving method characterized by comprising t and N bit for designating luminance data. 【請求項２】 前記駆動波形のデータをパルス幅の前後
揃えモードを指定する１ｂｉｔと新Ｖｎ波形制御モード
と／非新Ｖｎ波形制御モードを指定する１ｂｉｔと振幅
を指定するＫ ｂｉｔとパルス幅データを指定するＬ
ｂｉｔと波形の立ち下がり部の形状を指定するＪ ｂｉ
ｔとで構成することを特徴とする駆動方法。2. The drive waveform data is 1 bit for designating a pulse width front-back alignment mode, 1 bit for designating a new Vn waveform control mode and / or a non-new Vn waveform control mode, and K bit for designating an amplitude and pulse width data. L that specifies
J bi that specifies the shape of the bit and the trailing edge of the waveform
and a driving method comprising: 【請求項３】 前記輝度階調データがＲビットであると
きＪ＋Ｋ＋Ｌ＞Ｒであることを特徴とする請求項２に記
載の駆動方法。3. The driving method according to claim 2, wherein when the luminance gradation data has R bits, J + K + L> R. 【請求項４】 前記発光素子は、電子放出素子と蛍光体
で構成されるものであることを特徴とする請求項１〜３
のいずれか１つに記載の駆動方法。4. The light emitting device comprises an electron emitting device and a phosphor.
The driving method according to any one of 1. 【請求項５】 複数の発光素子を走査信号配線と情報信
号配線とを用いてマトリクス配線したマルチ発光素子
と、前記走査信号配線に接続された走査手段と、前記情
報信号配線に接続された変調手段とを有する表示装置に
おいて、 前記変調手段は、前記走査手段により選択された発光素
子を請求項１〜４のいずれか１つに記載の駆動方法を用
いて駆動するものであることを特徴とする表示装置。5. A multi-light emitting element in which a plurality of light emitting elements are wired in a matrix by using a scanning signal wiring and an information signal wiring, a scanning means connected to the scanning signal wiring, and a modulation connected to the information signal wiring. In the display device having means, the modulation means drives the light emitting element selected by the scanning means by using the driving method according to any one of claims 1 to 4. Display device. 【請求項６】 前記発光素子が表面伝導型放出素子を用
いたものであることを特徴とする請求項５に記載の表示
装置。6. The display device according to claim 5, wherein the light emitting element uses a surface conduction electron-emitting device.