JP2003309564A - マイクロコンピュータシステムおよびそれに使用されるトランシーバ - Google Patents

マイクロコンピュータシステムおよびそれに使用されるトランシーバ

Info

Publication number
JP2003309564A
JP2003309564A JP2002115326A JP2002115326A JP2003309564A JP 2003309564 A JP2003309564 A JP 2003309564A JP 2002115326 A JP2002115326 A JP 2002115326A JP 2002115326 A JP2002115326 A JP 2002115326A JP 2003309564 A JP2003309564 A JP 2003309564A
Authority
JP
Japan
Prior art keywords
data
storage medium
microcomputer
interface
transceiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002115326A
Other languages
English (en)
Inventor
Shohei Moriwaki
昇平 森脇
Yoshiiku Azekawa
善郁 畔川
Osamu Chiba
修 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002115326A priority Critical patent/JP2003309564A/ja
Priority to TW091132752A priority patent/TW576971B/zh
Priority to US10/310,829 priority patent/US20030200401A1/en
Priority to DE10301932A priority patent/DE10301932A1/de
Priority to KR10-2003-0007101A priority patent/KR20030082894A/ko
Priority to CN03104358A priority patent/CN1452354A/zh
Publication of JP2003309564A publication Critical patent/JP2003309564A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 トランシーバに書込まれたデータが失われた
場合であっても、データを復元することが可能なマイク
ロコンピュータシステムを提供すること。 【解決手段】 マイクロコンピュータシステムは、イー
サネットで使用されるトランシーバ１５と、トランシー
バ１５内のデータをバックアップするマイクロコンピュ
ータ１６とによって構成される。トランシーバ１５は、
ホストデバイスから１次記憶媒体２３に対するデータ書
込み要求を受けると、マイクロコンピュータ１６に割込
み要求を出力する。マイクロコンピュータ１６は、割込
み要求を受けたときに、１次記憶媒体２３に書込まれた
データを読出して、２次記憶媒体２９にデータを書込
む。したがって、瞬時停電などによって１次記憶媒体２
３に書込まれたデータが失われた場合であっても、１次
記憶媒体２３のデータを復元することが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ホストデバイスか
らの要求に応じて、記憶媒体を介してデータを送受信す
るイーサネット（Ｒ）のトランシーバに関し、特に、ト
ランシーバ内の記憶媒体に書込まれたデータを自動的に
バックアップするマイクロコンピュータシステムおよび
それに使用されるトランシーバに関する。
【０００２】
【従来の技術】近年、ホストデバイスからの要求に応じ
て、記憶媒体を介してデータを送受信するシステムが種
々開発されており、その一例としてイーサネット（Ｒ）
において使用されるＭＤＩＯ（Medium Dependent Input
/Output）インタフェースを用いたシステムを挙げるこ
とができる。
【０００３】図４は、ホストデバイスとＭＤＩＯインタ
フェースとの間のデータ転送を説明するための図であ
る。ホストデバイスは、ＭＤＩＯインタフェースを搭載
した複数のシステム（以下、単にシステムと呼ぶ。）と
接続されており、複数のシステムにはそれぞれ異なるポ
ート番地が与えられている。また、システムに含まれる
記憶媒体は、数十ワード程度の複数の領域に分割されて
おり、それぞれの領域には異なるデバイス番地が与えら
れている。ホストデバイスは、ポート番地およびデバイ
ス番地を送信することによって、システムおよびシステ
ムに含まれる記憶媒体の領域を選択し、所望の領域にア
クセスすることができる。
【０００４】ホストデバイスがシステムからデータを読
出す場合、ホストデバイスはシステムに対して、データ
読出しを示す命令コード１０１、ポート番地１０２およ
びデバイス番地１０３を送信する。各システムは、ポー
ト番地１０２を参照して、自身のシステムに対するアク
セスであるか否かを判定する。そして、自身のシステム
に対するアクセスであれば、デバイス番地１０３を参照
してそのデバイス番地１０３に対応する記憶媒体の領域
からデータ１０５を読出し、ホストデバイスへ送信す
る。ホストデバイスはデバイス番地１０３を送信してか
ら、ターンアラウンド時間１０４を経過する前にデータ
１０５を取得する必要がある。このターンアラウンド時
間１０４は、通常２サイクルと規定されている。たとえ
ば、２ＭＨｚのクロックを使用していれば、システムは
１μｓ以内にデータ１０５をホストコンピュータに返さ
なければならない。
【０００５】なお、ホストデバイスがシステム内の記憶
媒体にデータを書込む場合、ホストデバイスがデータ書
込みを示す命令コード１０１、ポート番地１０２、デバ
イス番地１０３およびデータ１０５を順次送信し、ポー
ト番地１０２に対応するシステムが記憶媒体のデバイス
番地１０３に対応する領域にデータ１０５を書込む。
【０００６】
【発明が解決しようとする課題】上述したように、ホス
トデバイスはデバイス番地１０３を送信してから、ター
ンアラウンド時間１０４を経過する前にデータ１０５を
取得する必要があるため、一般に記憶媒体として高速ア
クセスが可能なレジスタなどが使用される。
【０００７】しかし、瞬時停電などのような事態が発生
した場合には、記憶媒体の内容が失われてしまうため、
記憶媒体の内容をバックアップしておく必要があるが、
従来のＭＤＩＯインタフェースを用いたシステムにおい
てはそのような機構が設けられていなかった。
【０００８】本発明は、上記問題点を解決するためにな
されたものであり、第１の目的は、トランシーバに書込
まれたデータが失われた場合であっても、データを復元
することが可能なマイクロコンピュータシステムを提供
することである。
【０００９】第２の目的は、トランシーバが特別な処理
をすることなく、データをバックアップすることが可能
なマイクロコンピュータシステムを提供することであ
る。
【００１０】
【課題を解決するための手段】請求項１に記載のマイク
ロコンピュータシステムは、イーサネット（Ｒ）で使用
されるトランシーバと、トランシーバ内のデータをバッ
クアップするマイクロコンピュータとを含んだマイクロ
コンピュータシステムであって、トランシーバは、外部
との間でデータの送受信を行なうインタフェースと、イ
ンタフェースを介して外部から受信したデータが書込ま
れる１次記憶媒体と、インタフェースを介して外部から
受信した要求をデコードして、当該要求が１次記憶媒体
に対するデータ書込みであれば、マイクロコンピュータ
に割込み要求を出力するデコーダとを含み、マイクロコ
ンピュータは、２次記憶媒体と、割込み要求を受けたと
きに、１次記憶媒体に書込まれたデータを読出して、２
次記憶媒体にデータを書込むプロセッサとを含む。
【００１１】プロセッサは、割込み要求を受けたとき
に、１次記憶媒体に書込まれたデータを読出して、２次
記憶媒体にデータを書込むので、瞬時停電などによって
１次記憶媒体に書込まれたデータが失われた場合であっ
ても、２次記憶媒体に保持されるデータを１次記憶媒体
に転送することによって、データを復元することが可能
となる。
【００１２】また、トランシーバは、マイクロコンピュ
ータに対して割込み要求を出力するだけでデータがバッ
クアップされるので、トランシーバが特別な処理をする
ことなく、データをバックアップすることが可能とな
る。
【００１３】請求項２に記載のマイクロコンピュータシ
ステムは、イーサネット（Ｒ）で使用されるトランシー
バと、トランシーバ内のデータをバックアップするマイ
クロコンピュータとを含んだマイクロコンピュータシス
テムであって、トランシーバは、外部との間でデータの
送受信を行なうインタフェースと、インタフェースを介
して外部から受信したデータが書込まれる１次記憶媒体
と、インタフェースを介して外部から受信した要求をデ
コードして、当該要求が１次記憶媒体に対するデータ書
込みであれば、マイクロコンピュータに割込み要求を出
力するデコーダとを含み、マイクロコンピュータは、割
込み要求を受けたときに、１次記憶媒体に書込まれたデ
ータを読出して、外部に設けられた２次記憶媒体にデー
タを書込むプロセッサとを含む。
【００１４】２次記憶媒体はマイクロコンピュータの外
部に設けられるので、システムに合わせて２次記憶媒体
の容量やアクセス速度などを決めることができ、マイク
ロコンピュータシステムの汎用性を高めることが可能に
なる。
【００１５】請求項３に記載のマイクロコンピュータシ
ステムは、請求項１または２記載のマイクロコンピュー
タシステムであって、デコーダは、インタフェースを介
して外部から受信した命令コードをデコードする命令デ
コーダと、インタフェースを介して外部から受信したポ
ート番地をデコードするポート番地デコーダと、インタ
フェースを介して外部から受信したデバイス番地をデコ
ードし、デコード結果が１次記憶媒体に該当すれば、マ
イクロコンピュータに対して割込み要求を出力するデバ
イス番地デコーダとを含む。
【００１６】したがって、トランシーバは、外部から受
信した要求が１次記憶媒体に対するデータ書込みである
か否かを容易に判定することができるとともに、その要
求が１次記憶媒体に対するデータ書込みであることを容
易にプロセッサに通知することが可能となる。
【００１７】請求項４に記載のマイクロコンピュータシ
ステムは、請求項３記載のマイクロコンピュータシステ
ムであって、プロセッサは、割込み要求を受けたとき
に、ポート番地デコーダおよびデバイス番地デコーダに
よるデコード結果を参照し、１次記憶媒体からデータを
読出して２次記憶媒体に書込む。
【００１８】したがって、プロセッサはトランシーバに
よって１次記憶媒体のどの領域のデータが書換えられた
かを容易に認識することができ、データのバックアップ
を容易に行なうことが可能となる。
【００１９】請求項５に記載のマイクロコンピュータシ
ステムは、請求項１〜４のいずれかに記載のマイクロコ
ンピュータシステムであって、インタフェースは、シリ
アルでデータを送受信する。
【００２０】したがって、外部との間で送受信される信
号の本数を少なくすることができ、システムの構築が容
易となる。
【００２１】請求項６に記載のトランシーバは、ホスト
デバイスとの間でデータを送受信するトランシーバであ
って、第１のバスに接続され、外部との間でデータの送
受信する行なうインタフェースと、インタフェースを介
して第１のバスから受信したデータが書込まれるととも
に、書込まれたデータがマイクロコンピュータによって
第１のバスとは異なる第２のバスを介して読出し可能で
ある記憶媒体と、インタフェースを介して命令コードお
よびアドレス信号を受け、命令コードがデータ書込みを
示し、かつアドレス信号が記憶媒体内の領域を指定する
ことを判断して、マイクロコンピュータに割込み要求を
出力するデコーダとを含む。
【００２２】したがって、記憶媒体の所定領域にデータ
書込みがあったことをマイクロコンピュータに通知する
ことができ、マイクロコンピュータは当該データを読出
すことが可能となる。
【００２３】
【発明の実施の形態】（第１の実施の形態）図１は、本
発明の第１の実施の形態におけるマイクロコンピュータ
システムの概略構成を示すブロック図である。このマイ
クロコンピュータシステムは、図示しないホストデバイ
スからの要求に応じてデータを送受信するトランシーバ
１５と、トランシーバ１５内に書込まれたデータをバッ
クアップするマイクロコンピュータ１６とを含む。な
お、トランシーバ１５とマイクロコンピュータ１６とが
１つの半導体チップで構成される場合について説明する
が、トランシーバ１５が１つの半導体チップで構成さ
れ、マイクロコンピュータ１６が別の半導体チップで構
成されてもよい。
【００２４】トランシーバ１５は、アクセス速度が高速
の１次記憶媒体２３と、図示しないホストデバイス内の
シリアル外部インタフェースから受けたシリアルデータ
をパラレルデータに変換し、１次記憶媒体２３から読出
されたデータをシリアルデータに変換してホストデバイ
ス内のシリアル外部インタフェースへ送信するシリアル
外部インタフェース１８と、シリアル外部インタフェー
ス１８から受けた命令コード１０１をデコードする命令
デコーダ２０と、シリアル外部インタフェース１８から
受けたポート番地１０２をデコードするポート番地デコ
ーダ２１と、シリアル外部インタフェース１８から受け
たデバイス番地１０３をデコードするデバイス番地デコ
ーダ２２とを含む。
【００２５】マクロコンピュータ１６は、１次記憶媒体
２３に書込まれたデータのバックアップ処理などを行な
うＣＰＵ（Central Processing Unit）２８と、データ
バス２６を介して１次記憶媒体２３からデータを読出し
てＣＰＵ２８へ出力し、ＣＰＵ２８から出力されたデー
タをデータバス２６を介して１次記憶媒体２３に書込む
Ｉ／Ｏ（Input/Output）インタフェース２７と、１次記
憶媒体２３の内容がバックアップされる２次記憶媒体２
９とを含む。
【００２６】１次記憶媒体２３は、高速にアクセス可能
な小容量のレジスタ、ＳＲＡＭ（Static Random Access
Memory）などによって構成される。
【００２７】２次記憶媒体２９は、フラッシュメモリな
どの不揮発性メモリによって構成される。フラッシュメ
モリなどの書換え可能な不揮発性メモリを使用するの
は、瞬時停電などのような事態が発生してもデータを保
持することができるとともに、電源をオフしてもデータ
が保持されるので、該当データを書換えて最新のデータ
に更新することによって、リジューム時に最新の状態で
再起動することが可能となるからである。
【００２８】図２は、本発明の第１の実施の形態におけ
るマイクロコンピュータシステムの処理手順を説明する
ためのフローチャートである。シリアル外部インタフェ
ース１８は、シリアルバス１７を介してホストデバイス
から命令コード１０１を受信すると、内部バス１９を介
して命令コード１０１を命令デコーダ２０に転送する。
命令デコーダ２０は、シリアル外部インタフェース１８
から命令コード１０１を受けると、命令コード１０１を
デコードし（Ｓ１）、その命令コード１０１がデータ書
込みを示すものであるか否かを判定する（Ｓ２）。
【００２９】命令コード１０１がデータ読出しであれば
（Ｓ２，Ｎｏ）、シリアル外部インタフェース１８は、
ポート番地デコーダ２１に対してポート番地１０２の指
定を行なう（Ｓ３）。ポート番地デコーダ２１は、シリ
アル外部インタフェース１８から受けたポート番地１０
２をデコードし、ポート番地１０２が１次記憶媒体２３
に該当するか否かを判定する（Ｓ４）。
【００３０】ポート番地１０２が１次記憶媒体２３に該
当しなければ（Ｓ４，Ｎｏ）、ステップＳ３に戻って再
度ポート番地１０２が指定されるのを待つ。また、ポー
ト番地１０２が１次記憶媒体２３に該当すれば（Ｓ４，
Ｙｅｓ）、デバイス番地デコーダ２２は、シリアル外部
インタフェース１８からデバイス番地１０３を受け、そ
のデバイス番地１０３をデコードすることによってデバ
イス番地１０３が１次記憶媒体２３の領域に該当するか
否かを判定する（Ｓ５）。
【００３１】デバイス番地１０３が１次記憶媒体２３の
領域に該当しなければ（Ｓ５，Ｎｏ）、ステップＳ３に
戻って再度ポート番地１０２が指定されるのを待つ。ま
た、デバイス番地１０３が１次記憶媒体２３の領域に該
当すれば（Ｓ５，Ｙｅｓ）、該当データが１次記憶媒体
２３から読出され、シリアル外部インタフェース１８に
出力される（Ｓ６）。シリアル外部インタフェース１８
は、１次記憶媒体２３から受けたデータをシリアルバス
１７を介してホストデバイスへ送信する。
【００３２】また、命令コード１０１がデータ書込みで
あれば（Ｓ２，Ｙｅｓ）、シリアル外部インタフェース
１８は、ポート番地デコーダ２１に対してポート番地１
０２の指定を行なう（Ｓ７）。ポート番地デコーダ２１
は、シリアル外部インタフェース１８から受けたポート
番地１０２をデコードし、ポート番地１０２が１次記憶
媒体２３に該当するか否かを判定する（Ｓ８）。
【００３３】ポート番地１０２が１次記憶媒体２３に該
当しなければ（Ｓ８，Ｎｏ）、ステップＳ７に戻って再
度ポート番地１０２が指定されるのを待つ。また、ポー
ト番地１０２が１次記憶媒体２３に該当すれば（Ｓ８，
Ｙｅｓ）、デバイス番地デコーダ２２は、シリアル外部
インタフェース１８からデバイス番地１０３を受け、そ
のデバイス番地１０３をデコードすることによってデバ
イス番地１０３が１次記憶媒体２３の領域に該当する否
かを判定する（Ｓ９）。
【００３４】デバイス番地１０３が１次記憶媒体２３の
領域に該当しなければ（Ｓ９，Ｎｏ）、ステップＳ７に
戻って再度ポート番地１０２が指定されるのを待つ。ま
た、デバイス番地１０３が１次記憶媒体２３の領域に該
当すれば（Ｓ９，Ｙｅｓ）、デバイス番地デコーダ２２
はマイクロコンピュータ１６内のＣＰＵ２８に対して割
込み要求を出力する（Ｓ１０）。
【００３５】ＣＰＵ２８はデバイス番地デコーダ２２か
ら割込み要求を受けると、ポート番地デコーダ２１から
出力されるポート番地１０２のデコード結果２４と、デ
バイス番地デコーダ２２から出力されるデバイス番地１
０３のデコード結果２５とを参照し、データバス２６お
よびＩ／Ｏインタフェース２７を介して１次記憶媒体２
３から該当データを読出して、２次記憶媒体２９に書込
む（Ｓ１１）。
【００３６】１次記憶媒体２３に格納されていたデータ
が失われて、ＣＰＵ２８が２次記憶媒体２９にバックア
ップしておいたデータを１次記憶媒体に書き戻す場合に
は、ＣＰＵ２８は２次記憶媒体２９から該当データを読
出し、Ｉ／Ｏインタフェース２７およびデータバス２６
を介して１次記憶媒体２３の該当領域に該当データを書
込む。
【００３７】なお、以上の説明においては、ポート番地
１０２とデバイス番地１０３との２段階のアドレス構造
を有する場合について説明したが、３段階以上のアドレ
ス構造を有する場合であっても同様にしてマイクロコン
ピュータシステムを実現することが可能である。
【００３８】以上説明したように、本実施の形態におけ
るマイクロコンピュータシステムによれば、ＣＰＵ２８
がデバイス番地デコーダ２２から割込み要求を受ける
と、１次記憶媒体２３から該当データを読出して２次記
憶媒体２９に書込むようにしたので、瞬時停電などの発
生によって１次記憶媒体２３に格納されていたデータが
失われた場合でも、データを復元することが可能となっ
た。
【００３９】また、デバイス番地デコーダ２２から割込
み要求を受けたときに、マイクロコンピュータ１６が自
動的にデータをバックアップするようにしたので、トラ
ンシーバ１５は特別な処理をする必要がなく、従来と同
様の処理でデータの送受信が行なえる。
【００４０】また、ＣＰＵ２８を含んだマイクロコンピ
ュータシステムを１チップで構成することができるの
で、低価格でインタフェースを実現することが可能とな
った。また、マイクロコンピュータシステムはＣＰＵ２
８を内蔵しているので、このＣＰＵ２８が制御する他の
周辺回路も同じチップに内蔵することができ、拡張性お
よび柔軟性に優れたシステムを構築することが可能とな
った。また、ＣＰＵ２８に実行させるプログラムを変更
することにより、各規格に対応したインタフェースを実
現することが可能となった。
【００４１】さらには、シリアル外部インタフェース１
８をパラレルインタフェースとし、パラレルバスを介し
てホストデバイスとの間でデータの送受信を行なうよう
にすれば、ホストデバイスとの間のデータ転送に要する
時間を削減することが可能となる。
【００４２】（実施の形態２）図３は、本発明の第２の
実施の形態におけるマイクロコンピュータシステムの概
略構成を示すブロック図である。このマイクロコンピュ
ータシステムは、図示しないホストデバイスからの要求
に応じてデータを送受信するトランシーバ１５と、トラ
ンシーバ１５内に書込まれたデータを外部に設けられた
２次記憶媒体３０にバックアップするマイクロコンピュ
ータ１６’とを含む。２次記憶媒体３０は、トランシー
バ１５およびマイクロコンピュータ１６’のいずれとも
異なる別の半導体チップで構成される。なお、第１の実
施の形態と同じ構成および機能を有する部分について
は、同じ参照番号を付すものとする。
【００４３】マイクロコンピュータ１６’は、１次記憶
媒体２３に書込まれたデータのバックアップ処理などを
行なうＣＰＵ２８と、データバス２６を介して１次記憶
媒体２３からデータを読出してＣＰＵ２８へ出力し、Ｃ
ＰＵ２８から出力されたデータをデータバス２６を介し
て１次記憶媒体２３に書込むＩ／Ｏインタフェース２７
とを含む。
【００４４】マイクロコンピュータ１６’の外部に設け
られた２次記憶媒体３０は、フラッシュメモリなどの不
揮発性メモリによって構成される。
【００４５】ＣＰＵ２８は、デバイス番地デコーダ２２
から割込み要求を受けると、ポート番地デコーダ２１に
よるポート番地１０２のデコード結果２４と、デバイス
番地デコーダ２２によるデバイス番地１０３のデコード
結果２５とを参照して、Ｉ／Ｏインタフェース２７およ
びデータバス２６を介して１次記憶媒体２３から該当デ
ータを読出し、マイクロコンピュータ１６’の外部に設
けられた２次記憶媒体３０に書込む。
【００４６】また、１次記憶媒体２３に格納されていた
データが失われて、ＣＰＵ２８が２次記憶媒体３０にバ
ックアップしておいたデータを１次記憶媒体に書き戻す
場合には、ＣＰＵ２８は２次記憶媒体３０から該当デー
タを読出し、Ｉ／Ｏインタフェース２７およびデータバ
ス２６を介して１次記憶媒体２３の該当領域に該当デー
タを書込む。
【００４７】以上説明したように、本実施の形態におけ
るマイクロコンピュータシステムによれば、第１の実施
の形態において説明した効果に加えて、２次記憶媒体３
０をマイクロコンピュータ１６’の外部に設けるように
したので、任意の容量、アクセス速度の記憶媒体を接続
することができ、マイクロコンピュータシステムの汎用
性を高めることが可能となった。
【００４８】今回開示された実施の形態は、すべての点
で例示であって制限的なものではないと考えられるべき
である。本発明の範囲は上記した説明ではなくて特許請
求の範囲によって示され、特許請求の範囲と均等の意味
および範囲内でのすべての変更が含まれることが意図さ
れる。
【００４９】
【発明の効果】請求項１に記載のマイクロコンピュータ
システムによれば、プロセッサが割込み要求を受けたと
きに、１次記憶媒体に書込まれたデータを読出して、２
次記憶媒体にデータを書込むので、瞬時停電などによっ
て１次記憶媒体に書込まれたデータが失われた場合であ
っても、２次記憶媒体に保持されるデータを１次記憶媒
体に転送することによって、データを復元することが可
能となる。また、トランシーバは、マイクロコンピュー
タに対して割込み要求を出力するだけでデータがバック
アップされるので、トランシーバが特別な処理をするこ
となく、データをバックアップすることが可能となっ
た。
【００５０】請求項２に記載のマイクロコンピュータシ
ステムによれば、２次記憶媒体がマイクロコンピュータ
の外部に設けられるので、システムに合わせて２次記憶
媒体の容量やアクセス速度などを決めることができ、マ
イクロコンピュータシステムの汎用性を高めることが可
能になった。
【００５１】請求項３に記載のマイクロコンピュータシ
ステムによれば、トランシーバが外部から受信した要求
が１次記憶媒体に対するデータ書込みであるか否かを容
易に判定することができるとともに、その要求が１次記
憶媒体に対するデータ書込みであることを容易にプロセ
ッサに通知することが可能となった。
【００５２】請求項４に記載のマイクロコンピュータシ
ステムによれば、プロセッサがトランシーバによって１
次記憶媒体のどの領域のデータが書換えられたかを容易
に認識することができ、データのバックアップを容易に
行なうことが可能となった。
【００５３】請求項５に記載のマイクロコンピュータシ
ステムによれば、外部との間で送受信される信号の本数
を少なくすることができ、システムの構築が容易となっ
た。
【００５４】請求項６に記載のトランシーバによれば、
記憶媒体の所定領域にデータ書込みがあったことをマイ
クロコンピュータに通知することができ、マイクロコン
ピュータは当該データを読出すことが可能となった。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態におけるマイクロ
コンピュータシステムの概略構成を示すブロック図であ
る。
【図２】 本発明の第１の実施の形態におけるマイクロ
コンピュータシステムの処理手順を説明するためのフロ
ーチャートである。
【図３】 本発明の第２の実施の形態におけるマイクロ
コンピュータシステムの概略構成を示すブロック図であ
る。
【図４】 ホストデバイスとＭＤＩＯインタフェースと
の間のデータ転送を説明するための図である。
【符号の説明】
１５ トランシーバ、１６，１６’ マイクロコンピュ
ータ、２０ 命令デコーダ、２１ ポート番地デコー
ダ、２２ デバイス番地デコーダ、２３ １次記憶媒
体、２７ Ｉ／Ｏインタフェース、２８ ＣＰＵ、２
９，３０ ２次記憶媒体、１０１ 命令コード、１０２
ポート番地、１０３ デバイス番地、１０４ターンア
ラウンド時間、１０５ データ。
フロントページの続き (72)発明者 千葉 修 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5K033 AA06 BA01 DB12 EC01

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 イーサネット（Ｒ）で使用されるトラン
    シーバと、該トランシーバ内のデータをバックアップす
    るマイクロコンピュータとを含んだマイクロコンピュー
    タシステムであって、 前記トランシーバは、外部との間でデータの送受信を行
    なうインタフェースと、 前記インタフェースを介して外部から受信したデータが
    書込まれる１次記憶媒体と、 前記インタフェースを介して外部から受信した要求をデ
    コードして、当該要求が前記１次記憶媒体に対するデー
    タ書込みであれば、前記マイクロコンピュータに割込み
    要求を出力するデコーダとを含み、 前記マイクロコンピュータは、２次記憶媒体と、 前記割込み要求を受けたときに、前記１次記憶媒体に書
    込まれたデータを読出して、前記２次記憶媒体にデータ
    を書込むプロセッサとを含む、マイクロコンピュータシ
    ステム。
  2. 【請求項２】 イーサネット（Ｒ）で使用されるトラン
    シーバと、該トランシーバ内のデータをバックアップす
    るマイクロコンピュータとを含んだマイクロコンピュー
    タシステムであって、 前記トランシーバは、外部との間でデータの送受信を行
    なうインタフェースと、 前記インタフェースを介して外部から受信したデータが
    書込まれる１次記憶媒体と、 前記インタフェースを介して外部から受信した要求をデ
    コードして、当該要求が前記１次記憶媒体に対するデー
    タ書込みであれば、前記マイクロコンピュータに割込み
    要求を出力するデコーダとを含み、 前記マイクロコンピュータは、前記割込み要求を受けた
    ときに、前記１次記憶媒体に書込まれたデータを読出し
    て、外部に設けられた２次記憶媒体にデータを書込むプ
    ロセッサとを含む、マイクロコンピュータシステム。
  3. 【請求項３】 前記デコーダは、前記インタフェースを
    介して外部から受信した命令コードをデコードする命令
    デコーダと、 前記インタフェースを介して外部から受信したポート番
    地をデコードするポート番地デコーダと、 前記インタフェースを介して外部から受信したデバイス
    番地をデコードし、デコード結果が前記１次記憶媒体に
    該当すれば、前記マイクロコンピュータに対して割込み
    要求を出力するデバイス番地デコーダとを含む、請求項
    １または２記載のマイクロコンピュータシステム。
  4. 【請求項４】 前記プロセッサは、前記割込み要求を受
    けたときに、前記ポート番地デコーダおよび前記デバイ
    ス番地デコーダによるデコード結果を参照し、前記１次
    記憶媒体からデータを読出して前記２次記憶媒体に書込
    む、請求項３記載のマイクロコンピュータシステム。
  5. 【請求項５】 前記インタフェースは、シリアルでデー
    タを送受信する、請求項１〜４のいずれかに記載のマイ
    クロコンピュータシステム。
  6. 【請求項６】 ホストデバイスとの間でデータを送受信
    するトランシーバであって、 第１のバスに接続され、外部との間でデータの送受信す
    る行なうインタフェースと、 前記インタフェースを介して前記第１のバスから受信し
    たデータが書込まれるとともに、前記書込まれたデータ
    がマイクロコンピュータによって前記第１のバスとは異
    なる第２のバスを介して読出し可能である記憶媒体と、 前記インタフェースを介して命令コードおよびアドレス
    信号を受け、前記命令コードがデータ書込みを示し、か
    つ前記アドレス信号が前記記憶媒体内の領域を指定する
    ことを判断して、前記マイクロコンピュータに割込み要
    求を出力するデコーダとを含む、トランシーバ。
JP2002115326A 2002-04-17 2002-04-17 マイクロコンピュータシステムおよびそれに使用されるトランシーバ Withdrawn JP2003309564A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002115326A JP2003309564A (ja) 2002-04-17 2002-04-17 マイクロコンピュータシステムおよびそれに使用されるトランシーバ
TW091132752A TW576971B (en) 2002-04-17 2002-11-07 Microcomputer system automatically backing-up data written in storage medium in transceiver, and transceiver connected thereto
US10/310,829 US20030200401A1 (en) 2002-04-17 2002-12-06 Microcomputer system automatically backing-up data written in storage medium in transceiver, and transceiver connected thereto
DE10301932A DE10301932A1 (de) 2002-04-17 2003-01-20 Mikrocomputersystem zur automatischen Sicherung von Daten, die in einem Speichermedium eines Sende-Empfangs-Geräts gespeichert sind, und damit verbundenes Sende-Empfangs-Gerät
KR10-2003-0007101A KR20030082894A (ko) 2002-04-17 2003-02-05 트랜시버 내의 기억매체에 기록된 데이터를 자동적으로백업하는 마이크로 컴퓨터 시스템 및 그것에 접속되는트랜시버
CN03104358A CN1452354A (zh) 2002-04-17 2003-02-08 将收发机存储介质中的数据自动备份的微机***及收发机

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002115326A JP2003309564A (ja) 2002-04-17 2002-04-17 マイクロコンピュータシステムおよびそれに使用されるトランシーバ

Publications (1)

Publication Number Publication Date
JP2003309564A true JP2003309564A (ja) 2003-10-31

Family

ID=29207682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002115326A Withdrawn JP2003309564A (ja) 2002-04-17 2002-04-17 マイクロコンピュータシステムおよびそれに使用されるトランシーバ

Country Status (6)

Country Link
US (1) US20030200401A1 (ja)
JP (1) JP2003309564A (ja)
KR (1) KR20030082894A (ja)
CN (1) CN1452354A (ja)
DE (1) DE10301932A1 (ja)
TW (1) TW576971B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7788451B2 (en) 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7257683B2 (en) 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US8321377B2 (en) 2006-04-17 2012-11-27 Microsoft Corporation Creating host-level application-consistent backups of virtual machines
US8639976B2 (en) * 2011-02-15 2014-01-28 Coraid, Inc. Power failure management in components of storage area network
US20140075140A1 (en) * 2011-12-30 2014-03-13 Ingo Schmiegel Selective control for commit lines for shadowing data in storage elements
CN108563591B (zh) * 2018-03-14 2020-04-21 上海卫星工程研究所 数据采集闪存读写方法及***

Also Published As

Publication number Publication date
TW200305806A (en) 2003-11-01
DE10301932A1 (de) 2003-11-13
CN1452354A (zh) 2003-10-29
KR20030082894A (ko) 2003-10-23
TW576971B (en) 2004-02-21
US20030200401A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
US7890690B2 (en) System and method for dual-ported flash memory
US4942519A (en) Coprocessor having a slave processor capable of checking address mapping
KR100286962B1 (ko) 캐쉬 제어기
US4949241A (en) Microcomputer system including a master processor and a slave processor synchronized by three control lines
US8650388B2 (en) Multi-processor systems and booting methods thereof
JP3136257B2 (ja) コンピュータメモリインタフェース装置
JP2002175261A (ja) データ転送制御回路
JP6005392B2 (ja) ルーティングのための方法及び装置
JP3226055B2 (ja) 情報処理装置
US7676622B2 (en) System and method for improved bus communication
US5168559A (en) Emulation system capable of complying with microcomputers having different on-chip memory capacities
US4947478A (en) Switching control system for multipersonality computer system
JPH10116187A (ja) マイクロコンピュータ
JP2003309564A (ja) マイクロコンピュータシステムおよびそれに使用されるトランシーバ
JP2011227730A (ja) マイクロコンピュータ
JP4693843B2 (ja) メモリ制御装置及びメモリ制御方法
JP4471947B2 (ja) データ処理装置及びデータ処理方法
JP2006268390A (ja) 直列インタフェース回路
US6813647B2 (en) Microcomputer system reading data from secondary storage medium when receiving upper address from outside and writing data to primary storage medium
JP2004030161A (ja) コンピュータシステムにおける割り込み制御方法、コンピュータシステム、半導体集積回路、及びプログラム
US20070186026A1 (en) System having bus architecture for improving CPU performance and method thereof
WO2016036281A1 (ru) Устройство прямого отображения адресов данных
US6356976B1 (en) LSI system capable of reading and writing at high speed
US20020112145A1 (en) Method and apparatus for providing software compatibility in a processor architecture
CN116361233A (zh) 一种微控制器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050705