JP2003289224A - 演算増幅器および電圧基準用オフセットおよび温度ドリフト・トリミング方法および回路 - Google Patents

演算増幅器および電圧基準用オフセットおよび温度ドリフト・トリミング方法および回路

Info

Publication number
JP2003289224A
JP2003289224A JP2003083888A JP2003083888A JP2003289224A JP 2003289224 A JP2003289224 A JP 2003289224A JP 2003083888 A JP2003083888 A JP 2003083888A JP 2003083888 A JP2003083888 A JP 2003083888A JP 2003289224 A JP2003289224 A JP 2003289224A
Authority
JP
Japan
Prior art keywords
current source
trimming
current
temperature
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003083888A
Other languages
English (en)
Inventor
Vadim V Ivanov
ブイ、イヴァノフ ヴィディム
Junlin Zhou
ゾーウ ジュンリン
Wally Meinel
メイネル ウォーリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2003289224A publication Critical patent/JP2003289224A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45995—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45771—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/261—Amplifier which being suitable for instrumentation applications

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 少なくとも２つの異なる温度において、入力
ステージ（１２０）を有するオペアンプまたは電圧基準
装置のオフセットおよび温度ドリフトのトリミングを提
供するトリミング回路（１００）およびトリミングの方
法を得る。 【解決手段】 トリミング回路は電流源ステージ（１１
０）を含み、それは第１および第２の電流源を含み、そ
れらは第１工程において第１の温度で第１および第２電
流源の電流をバランスさせるようにトリミングされる。
２つの電流源は、第２工程において第２の温度で入力ス
テージ（１２０）のオフセット制御端子（単数または複
数）（１３０）へ選択的に接続されて、それによって入
力ステージの出力がトリミングされる。第１および第２
電流源はまた異なる温度係数を持ち、第２温度でのオフ
セット・トリミングを容易にするために、第３工程にお
いて２つの電流源の１つの温度係数を容易に変更できる
ように他の電流源と交換可能である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマイクロコントロー
ラをベースとする製品に用いる装置の制御に関する。更
に詳細には、本発明は演算増幅器および電圧基準中のオ
フセットおよび温度ドリフトを効率的に制御あるいはト
リミングするための方法および回路に関する。
【０００２】
【従来の技術】通信および処理用として使用するための
高性能な、マイクロコントローラをベースとする製品に
対する需要は急速に増大しつつある。その結果、マイク
ロコントローラおよび電子回路に基づく製品の製造業者
は、これらの製品中の部品および装置が多くの新規なオ
ーディオ、ビデオ、映像、および無線応用の設計要求に
合致するように進歩し続けることを要求する。これらの
マイクロコントローラをベースとする製品は、例えば、
演算増幅器（オペアンプ）および電圧基準のような装置
を含む。オペアンプは、例えば、信号増幅および高イン
ピーダンス信号転送を提供する。電圧基準は入力電圧、
出力電流または温度における瞬間的な変動やゆっくりし
た変動によらず、本質的に一定の出力電圧を提供する。
【０００３】オペアンプ、電圧基準およびその他同様の
装置は典型的には装置の精度および正確さを改善するた
めに、製造中または製造後にトリミングされる。例え
ば、オペアンプへの差動入力ステージのトリミングは、
オペアンプの両入力端子へ与えられた等しい入力信号が
オペアンプの両出力端子に等しい出力信号を発生するよ
うに実行できる。トリミング技術から恩恵を受ける回路
を採用するマイクロコントローラをベースとする製品に
は、クロックラジオ、電子レンジ、ディジタル・ビデオ
・レコーダおよび同等品などの各種ディジタル装置が含
まれる。
【０００４】
【発明の解決しようとする課題】トリミング技術に関す
る主要な目的のいくつかにはオペアンプ中のオフセット
および温度ドリフトの修正が含まれる。オフセットおよ
び温度ドリフトは、製造レベルでの製造変動、固有な温
度不一致、およびパッケージングのストレスによって発
生し得る。これらのオフセットおよび温度ドリフトを修
正するのにトリミング技術を利用することによって、回
路の精度および信頼性は向上する。バイポーラのオペア
ンプでは、入力ステージのオフセットは温度ドリフトに
直接関係する。従って、常温で実行されるオフセット・
トリミングによって温度ドリフト・パラメータも同様に
改善される。しかし、バイポーラの基準装置はそのよう
な性質を持たないため、この同じ技術をバイポーラの基
準装置に用いることによって出力電圧とドリフトのトリ
ミングを同時に行うことは不可能である。
【０００５】電界効果トランジスタ（”ＦＥＴ”）のオ
ペアンプでは、入力ステージのオフセットは、２つの異
なる温度においてオフセットを測定し、必要なトリミン
グ量を計算することによって温度ドリフトに関連付ける
ことができる。しかし、トリミングの手順は個別部分に
特有であり、従ってオフセットの測定およびトリミング
の両方において部品の識別が必要であるため、このトリ
ミングの計算方法は複雑である。この理由によって、こ
のトリミング方法はオペアンプの最終試験の段階でパッ
ケージされた状態でトリミングするのには適していな
い。ＣＭＯＳオペアンプでは、オフセットと温度ドリフ
トとの間に相関は存在しない。更に、ＣＭＯＳ回路をパ
ッケージングすることによって、比較的大きなオフセッ
ト／温度ドリフト・シフトが生じうる。更に、ウエハ・
レベルで、すなわち、パッケージングを実行する前にト
リミングを実行するのは実際的ではない。
【０００６】従って、オフセットおよび温度ドリフトの
両方の問題に効率的に対処するように回路をトリミング
するための進歩した方法および回路に対する需要が存在
する。
【０００７】
【課題を解決するための手段】本発明に従う方法および
トリミング回路は従来技術の欠点の多くに対処する。本
発明の１つの態様に従えば、少なくとも２つの異なる温
度でのオフセット・トリミングのためのトリミング回路
が提供され、このオフセット・トリミングはオペアンプ
および電圧基準装置のオフセットおよび温度ドリフトの
両方を効率的に低減することができる。本発明の別の態
様に従えば、電流源の温度依存性を変更することによっ
てトリミング・プロセスが容易になる。本発明の例示的
実施の形態に従えば、本トリミング回路は、電流源ステ
ージ内の各種電流源の温度依存性を変更することによっ
て、オペアンプまたは電圧基準ステージの出力をトリミ
ングするように構成された電流源ステージを備えるよう
に構成されている。
【０００８】
【発明の実施の形態】本発明の例示的実施の形態に従え
ば、本トリミング回路は少なくとも２つの電流源を含
み、１つの電流源が正の温度係数を持ち、他方の電流源
が負の温度係数を持つように構成されている。この実施
の形態に従えば、これら２つの電流源は、２つの電流源
のうちの一方の温度係数を容易に変更できるように、そ
の他の電流源と交換可能なように構成されている。この
実施の形態に従えば、これら２つの電流源はまた、オペ
アンプ入力ステージのオフセット制御用の単数または複
数の端子あるいは電圧基準入力ステージの電圧制御用の
単数または複数の端子へ選択的に接続されるように構成
されている。
【０００９】本発明の別の例示的実施の形態に従えば、
本トリミング回路は少なくとも２つの並列な電流源を含
む１または複数の組合わせ電流源を備えるように構成さ
れている。本発明のこの例示的実施の形態に従えば、こ
の１または複数の組合わせ電流源は、トリミングを提供
するために、オペアンプ装置、例えば差動入力ステージ
のオフセット制御電流端子のいずれかへ選択的に接続さ
れるか、あるいはそれから切断されるように構成され
る。例示的実施の形態に従えば、組合わせ電流源内のこ
れら２つの電流源の少なくとも１つは、その電流源の温
度係数を変更することを容易にし、それによってオフセ
ットおよびドリフトのトリミングを容易にするためにそ
の他の電流源と交換可能なように構成されている。
【００１０】本発明の別の態様に従えば、少なくとも２
つの異なる温度においてオペアンプまたは電圧基準装置
をオフセット・トリミングするためのトリミング方法が
提供され、そこにおいて、このトリミング方法は温度ド
リフトとともにオフセットを効率的に低減する。本発明
の例示的実施の形態に従えば、このトリミング方法は、
第１および第２電流源の電流をバランスさせるために、
第１および第２の温度依存性を有する第１および第２電
流源をトリミングする、第１の温度において実行される
例示的第１ステップを含む。第２の例示的ステップ、そ
して前記第１の温度では、オペアンプ装置、例えば差動
入力ステージの出力がトリミングされる。本発明の例示
的実施の形態に従えば、オフセット・トリミングの工程
は、前記第１の温度において差動入力ステージの１出力
から差動入力ステージの別の出力へ組合わせ電流源を切
り換えることによって実行できる。本発明の別の例示的
実施の形態では、オフセット・トリミングは、組合わせ
電流源を差動入力ステージの出力へ加えたり、あるいは
そこから取り除いたりすることによって実行できる。差
動入力ステージをトリミングする場合、本トリミング方
法は更に、第２温度でのオフセット・トリミング工程を
採用している。例示的実施の形態に従えば、第２温度で
のオフセット・トリミング工程は、１または複数の組合
せ電流源のうちの少なくとも１つの電流源の温度依存性
を変更することによって実行することができる。本発明
の例示的実施の形態に従えば、この温度依存性の変更
は、第１電流源を、第２電流源と同じ温度係数を持つ別
の電流源で置き換えることによって容易に行える。
【００１１】更に別の例示的実施の形態では、それぞれ
第１および第２の温度係数を持つ個別的な第１および第
２電流源が、第１および第２電流源のうちの少なくとも
いくつかが差動入力ステージの出力へ個別につながれる
か、あるいはそれから切断され、一方では第１および第
２電流源のいくつかが差動入力ステージの１つの出力か
ら別の出力へ切り換えられるように構成されている。例
示的第１工程では、そして第１温度において、電流源は
第１と第２の電流源間で等しい電流になるようにトリミ
ングされる。例示的第２工程では、そして第１温度にお
いて、オフセット・トリミングを提供するために、第１
電流源が差動入力ステージの出力へ加えられたり、ある
いはそれから切断されたりする。例示的第３工程では、
そして第２温度において、第１の温度係数を持ついくつ
かの第１電流源が、第２電流源と類似の温度係数を持つ
その他の電流源で置き換えられて、出力端子のオフセッ
ト・トリミングを容易にしている。
【００１２】
【実施例】本発明のより完全な理解は、詳細な説明およ
び特許請求の範囲を図面と一緒に参照することによって
得られよう。全図面を通して、同じ参照符号は同様な部
品を指している。
【００１３】本発明についてここで各種機能的部品およ
び各種処理工程に関して説明しよう。理解すべき点はそ
れらの機能的部品が、指定された関数を実行するように
構成された任意の複数のハードウエアまたは構造部品を
用いて実現できるということである。例えば、本発明
は、各種の意図された目的のために適切に構成された値
を有する、抵抗、トランジスタ、キャパシタ、ダイオー
ド、あるいはその他デバイスなど各種電気デバイスを含
む、例えばバッファ、電圧および電流基準、メモリ部
品、およびその他同等品などの各種集積部品を採用する
ことができる。更に、本発明は任意のマイクロコントロ
ーラまたは電子回路をベースとする応用に実施されよ
う。本発明の開示に照らして当業者には思いつかれるで
あろうそのような一般的な応用についてここで詳細に述
べることはしない。しかし、例えとして、本発明の例示
的実施の形態についてここでＣＭＯＳオペアンプの差動
入力ステージに関して説明することにする。
【００１４】更に、注目すべき点は、例示回路の中で、
各種部品が他の部品に対して適切に結合または接続され
るのであるが、そのような接続および結合は部品間の直
接的な接続によって実現できるほかに、その他の部品お
よびデバイスをそれらの間に介して実現することもでき
るということである。本発明の各種動作シーケンスを理
解するために例示的な説明を提供する。しかし、理解す
べき点は、以下の例は説明のためだけのものであって、
本発明はここに開示される実施の形態に限定されること
はないということである。
【００１５】上で述べたように、従来技術のトリミング
技術は、現状で発展中のオペアンプおよび電圧基準装置
に要求される性能に吊りあうオフセットおよび温度ドリ
フトの負の効果を低減することができない。従って、オ
ペアンプおよび電圧基準装置において、オフセットをト
リミングでき、かつ温度ドリフトを低減できるオフセッ
ト・トリミングの回路および方法を提供することが望ま
れる。更に、オペアンプおよび電圧基準装置のパッケー
ジングの後で、オフセット・トリミングを実行すること
が望ましい。
【００１６】ここに述べるように、本発明の各種態様に
従えば、方法およびトリミング回路は、オペアンプおよ
び電圧基準装置におけるオフセットおよび温度ドリフト
の両方を効率的に低減するために、少なくとも２つの異
なる温度においてトリミングを提供するように構成され
ている。本発明の１つの態様に従えば、トリミング・プ
ロセスは、トリミング回路中の電流源の温度依存性を変
更することによって容易に行なうことができる。本発明
の例示的実施の形態に従えば、本トリミング回路はオペ
アンプまたは電圧基準ステージの出力をトリミングする
ように構成された電流源ステージを備えるように構成さ
れる。
【００１７】ここで図１を参照すると、例示的トリミン
グ回路１００は、オペアンプまたは基準電圧入力ステー
ジ１２０および電流源ステージ１１０を含んでおり、オ
フセット制御端子または電圧制御端子１３０をトリミン
グするように構成されている。トリミング回路１００へ
の電力は、ＶDD電源などの各種電力供給源を含むことの
できる電力源１０１から供給することができる。オペア
ンプ入力ステージ１２０は、差動入力トランジスタ・ス
テージなどのトリミングが望まれる各種部品および装置
を含むことができる。あるいは、オペアンプ・ステージ
１２０はトリミングが望まれる電圧基準ステージで適
宜、置き換えることができる。例示的実施の形態に従え
ば、オペアンプ入力ステージ１２０は入力ステージ１２
０の出力１３０に出力信号を発生する。出力１３０は適
宜、第２ステージ１４０へ結合される。第２ステージ１
４０は、フォロワー・ステージ、出力ステージ等の各種
タイプの装置を含むことができる。更に、第２ステージ
１４０は、Ｎを１より大きいものとして、Ｎ個のステー
ジを含むことができる。第２ステージ１４０は更に、ア
ースへつながれた負荷を含むことができる。この例示的
実施の形態では、電流源ステージ１１０は、少なくとも
２つの異なる温度でトリミングを容易にするように構成
された各種電流源装置を含むことができる。トリミング
回路中の各種電流源の温度依存性を変更し、各種電流源
を出力へ選択的に接続することによってトリミングを容
易にできる。
【００１８】本発明の例示的実施の形態に従えば、電流
源ステージ１１０は、１つの電流源が正の温度係数を持
ち、他方の電流源が負の温度係数を持つように構成され
た少なくとも２つの電流源を備えるように構成される。
この実施の形態に従えば、これら２つの電流源は、２つ
の電流源の一方の温度係数の変更を容易にするためにそ
の他の電流源と交換可能なように構成される。この実施
の形態に従えば、これら２つの電流源は更に、オペアン
プまたは電圧基準ステージの出力へ選択的に接続される
ように構成される。
【００１９】ここで図２を参照すると、例示的トリミン
グ回路２００は複数の電流源、例えば、２つの電流源２
１０および２１１と、電圧基準入力ステージ２２０とを
含む。この例示的実施の形態に従えば、電圧基準ステー
ジ２２０は適宜、第２ステージ１４０へつながれる電圧
制御端子２３０を含む。電流源２１０および２１１は、
電圧基準出力のトリミングを容易にするために、適宜、
制御端子２３０へつながれる。例えば、電流源２１０お
よび２１１は、電流源２１０が正の温度係数を持ち、電
流源２１１が負の温度係数を持つように構成される。こ
れら２つの電流源２１０および２１１は、これら２つの
電流源のうちの１つの温度係数を容易に変更できるよう
に、図示されていないその他の電流源と選択的に交換可
能なように構成される。
【００２０】更に、電流源２１０および２１１は、電圧
基準２２０のトリミングを容易にするために、電流源２
１０および２１１からの電流を第２ステージ１４０へ供
給される全電流に加えたり、そこから差し引いたりでき
るように電圧制御端子２３０へ選択的に接続できるよう
に構成される。例えば、スイッチ２５５は電流源２１０
または２１１をトリミング回路２００へ選択的につない
だり、あるいはそこから取り外したりすることができ
る。
【００２１】ここで図３を参照すると、本発明の別の実
施の形態では、これまでの図面と同じように参照符号が
用いられているが、オペアンプ入力ステージ３２０が電
圧基準入力ステージ２２０に置き換わっている。オペア
ンプ入力ステージ３２０は、例えば、第１出力端子また
は第１オフセット制御端子３３１と、第２出力端子また
は第２オフセット制御端子３３２とを有することができ
る。本発明のこの実施の形態では、トリミング回路３０
０は、オフセットおよび温度ドリフトをトリミングする
ために、電流源２１０および２１１からの電流を第１オ
フセット制御端子３３１から第２オフセット制御端子３
３２へ選択的に切り換えることができるようにスイッチ
３５０および３５１を備えて構成される。スイッチ３５
０および３５１はまた、トリミング回路３００に電流源
２１０または２１１を加えたり、あるいはそこから全く
取り外したりするのを容易にできるという点に注目すべ
きである。
【００２２】図２および３を再度参照すると、２つの電
流源２１０および２１１しか示されていないが、本発明
のその他の例示的実施の形態では、付加的な電流源が同
様に提供される。それらの例示的実施の形態では、各電
流源は少なくとも第１または第２の温度係数を持つよう
に構成される。本発明の１つの例示的実施の形態では、
電流源２１０および２１１は互いに並列に、そして電圧
基準またはオペアンプ装置と並列につながれている。し
かし、電流源はまた、その他、直列および並列の組合せ
に構成することもでき、それによっても同様に電圧また
はオペアンプのトリミングを実現できる。
【００２３】図４を参照すると、本発明の別の例示的実
施の形態では、２つの電流源２１０および２１１が組合
せ電流源４１０を形成している。上で個別的電流源に関
して述べたように、組合せ電流源４１０もまた同様に、
トリミング回路４００へ選択的に追加したり、あるいは
そこから選択的に取り外したりできるし、また第１オフ
セット制御端子３３１と第２オフセット制御端子３３２
との間で選択的に切り換えられるように構成できる。更
に、この実施の形態に従えば、これら２つの電流源２１
０および２１１は同様に、トリミング回路４００のオフ
セットおよび温度ドリフト・トリミングのために、組合
せ電流源の２つの電流源のうちの１つの電流源の温度係
数を容易に変更できるように、図示されていないその他
の電流源と交換可能なように構成できる。１つの組合せ
電流源しか示されていないが、本発明のその他の例示的
実施の形態では、オペアンプまたは電圧基準入力ステー
ジと並列になった組合せ電流源を付加することも同様に
提供されよう。
【００２４】例えば図５を参照すると、例示的トリミン
グ回路５００は複数の組合せ電流源、例えば、２つの組
合せ電流源５１０および５１３と、オペアンプ入力ステ
ージ５２０とを含んでいる。オペアンプ入力ステージ５
２０は、差動入力／出力ステージのように、トリミング
が望まれる各種部品および装置を含むことができる。こ
の例示的実施の形態に従えば、オペアンプ入力ステージ
５２０は、一対の差動入力端子５２３および５２４を有
する差動入力／出力ステージと、適宜、第２ステージ１
４０へつなぐことができる一対の出力端子またはオフセ
ット制御端子５３１および５３２とを含む。追加の電流
源５１６を差動入力ステージ５２０と電力源１０１との
間につなぐことができて、ここで付加的電流源５１６は
差動入力ステージ５２０を流れる電流を供給するように
構成される。
【００２５】２つの組合せ電流源を示したが、各種のそ
の他の例示的実施の形態に従えば、それより少ない、あ
るいはそれよりも多い組合せ電流源を使用することもで
きる。組合せ電流源５１０は電力源１０１と差動入力ス
テージ５２０の第１オフセット制御端子５３１との間に
接続され、また組合せ電流源５１３は電力源１０１と差
動入力ステージ５２０の第２オフセット制御端子５３２
との間に接続されている。組合せ電流源５１０および５
１３は、組合せ電流源５１０および５１３内の部品の温
度係数を変更することによってトリミングを容易にする
ように構成される。例えば、１つの例示的実施の形態に
従えば、組合せ電流源５１０および５１３は電流源を含
む。この例示的実施の形態では、組合せ電流源５１０お
よび５１３は各々、少なくとも２つの電流源を含み、そ
のうち、少なくとも１つの電流源は正の温度係数を持
ち、別の電流源は負の温度係数を持つように構成され
る。この実施の形態に従えば、これらの少なくとも２つ
の電流源は、組合せ電流源５１０および５１３の少なく
とも２つの電流源のうちの一方の電流源の温度係数を容
易に変更できるように、その他の電流源と交換可能なよ
うに構成される。
【００２６】別の例示的実施の形態に従えば、組合せ電
流源５１０および５１３は、１つのトランジスタ・スイ
ッチが正の温度係数を持ち、別のトランジスタ・スイッ
チが負の温度係数を持つように構成された少なくとも２
つのトランジスタ・スイッチを含むことができる。この
実施の形態に従えば、これらのトランジスタ・スイッチ
は、一方のトランジスタ・スイッチの温度係数を容易に
変更できるように、その他のトランジスタ・スイッチと
交換可能なように構成できる。
【００２７】組合せ電流源５１０および５１３に少なく
とも２つの電流源を含む実施の形態と、少なくとも２つ
のトランジスタ・スイッチを含む実施の形態の両方にお
いて、組合せ電流源５１０および５１３のトリミング
は、組合せ電流源５１０および５１３内の部品、例えば
電流源またはトランジスタ・スイッチの温度依存性を変
更することによって行なうことができる。温度依存性の
変更は、組合せ電流源５１０および５１３の、少なくと
も２つの電流源または少なくとも２つのトランジスタ・
スイッチの両方によって供給される電流をバランスさせ
ることができる。
【００２８】本発明の別の例示的実施の形態に従えば、
トリミング回路５００は、差動入力ステージ５２０のト
リミングを容易にするために、組合せ電流源５１０およ
び５１３を差動入力ステージ５２０のオフセット制御端
子３３１か、あるいは３３２のいずれかへ選択的に接続
するか、あるいはそこから切り離すように構成される。
本発明のこの例示的実施の形態に従えば、トリミング回
路５００は、１または複数の組合せ電流源５１０および
５１３へつながれて、それらをオフセット制御端子５３
１または５３２のいずれかへ選択的に接続したり、ある
いはそれから切り離したりするためのスイッチを含むこ
とができる。例えば、スイッチ５５５および５５６は、
組合せ電流源５１３をトリミング回路５００から完全に
切り離すか、あるいは選択的につなぐか、そこから取り
外すことができる。更に、スイッチ・デバイス５５０を
使用することによって、組合せ電流源５１３を第２オフ
セット制御端子５３２から第１オフセット制御端子５３
１へ切り換えたり、あるいはその逆に切り換えたりでき
る。付加的なスイッチ、例えば、スイッチ５５０、５５
５、および５５６を適宜、組合せ電流源５１０、および
必要に応じてその他の付加的な組合せ電流源と一緒に構
成することができる。このように、トリミング回路５０
０は、正確な信号を第２ステージ１４０へ供給するよう
に、差動入力ステージ５２０をオフセット・トリミング
することができる。ここでも、第２ステージ１４０は１
または複数のステージを含んでもよいことに注意された
い。
【００２９】本発明の例示的実施の形態では、スイッチ
ング・デバイス５５０は一対のスイッチを含むが、切断
および接続のためのその他の既知の方法を使用してもよ
い。更に、本発明の例示的実施の形態では、スイッチ５
５５および５５６はトリミング回路５００へ組合せ電流
源５１３をつないだり、そこから取り外したりするため
のディジタル通信スイッチを含むが、各種の既知の方法
を使用してもよい。本発明の別の例示的実施の形態に従
えば、トリミング・プロセスは、レーザーによる切断、
ディジタル・スイッチの使用、溶融可能リンクの吹き飛
ばしによって回路から電流源を取り外すことで完了す
る。例えば、１つの実施の形態では、パッケージングの
前にレーザーを使用して電気的接続を切断することがで
きるが、別の実施の形態では、ヒューズを吹き飛ばして
電気的接続を断つことができる。更に、電気的接続をし
たり、それを切断したりするためにＥＰＲＯＭデバイス
を使用することもできる。本発明の各種例示的実施の形
態では、回路がパッケージングされた後でトリミング・
プロセスを実行することもできる。
【００３０】本発明の別の例示的実施の形態に従えば、
ここで図６を参照すると、トリミング回路６００はＣＭ
ＯＳオペアンプ差動入力ステージ６２０、電圧源１０
１、Ｖ DD、複数の組合せ電流源１ないしＮ、例えば組合
せ電流源６１０−６１５、および電流源６１６を含む。
差動入力ステージ６２０は、一対の入力端子６２３およ
び６２４、例えばＩＮ１およびＩＮ２を提供するように
構成されたゲート、第１オフセット制御端子６３１およ
び第２オフセット制御端子６３２を提供するように構成
されたドレインを有する差動構成の一対のＣＭＯＳトラ
ンジスタ６２１および６２２を含む。差動入力ステージ
６２０は、第１オフセット制御端子６３１および第２オ
フセット制御端子６３２を介して第２ステージ１４０へ
出力信号を供給するように構成される。電力源１０１と
差動入力ステージ６２０との間に電流源６１６がつなが
れる。
【００３１】差動入力ステージ６２０の例示的実施の形
態はＣＭＯＳトランジスタ６２１および６２２の差動対
に関して述べられているが、差動入力ステージ６２０が
その他のオペアンプ・ステージを含むことも可能であ
る。例えば、差動入力ステージ６２０はバンドギャップ
電圧基準、抵抗性圧力センサー、ピエゾ電気デバイス、
その他のセンサー、線形および非線形の両光学系、およ
び熱電対のような温度センサーを含むことができる。更
に、この例示的実施の形態はＣＭＯＳデバイスがトリミ
ングされるものとして説明しているが、本発明が、その
他の可能なデバイスのなかでも特にＦＥＴオペアンプお
よびバイポーラ基準にも同様に適用できることを理解さ
れたい。
【００３２】それぞれ例えば６１０−６１２のような組
合せ電流源１ないしＮとして表した複数の組合せ電流源
が電力源１０１と第１オフセット制御端子６３１との間
につながれる。更に、それぞれ例えば６１３−６１５の
ような組合せ電流源１ないしＮとして表した別の複数の
組合せ電流源が電力源１０１と第２オフセット制御端子
６３２との間につながれる。例示的実施の形態は、オフ
セット制御端子６３１および６３２の各々に対してつな
がれた３つの組合せ電流源を提供しているが、その他の
例示的実施の形態に従えば、それよりも多い、あるいは
それよりも少ない組合せ電流源を含めることができて、
第１オフセット制御端子６３１へつながれる組合せ電流
源の数を、第２オフセット制御端子６３２へつながれる
組合せ電流源の数と違えることもできる。
【００３３】本発明の例示的実施の形態では、組合せ電
流源６１０−６１５は少なくとも２つの並列電流源を含
んでおり、１つの電流源が正の温度係数を持ち、他方の
電流源が負の温度係数を持つようになっている。例え
ば、組合せ電流源６１０は、正の温度係数、すなわち正
のドリフト特性を持つ第１電流源６６１と、負の温度係
数、すなわち負のドリフト特性を持つ第２電流源６６２
とを含むことができる。本発明の例示的実施の形態で
は、組合せ電流源６１０−６１５は、第１と第２の電流
源の電流をバランスさせることを介してトリミングされ
るように構成されよう。言い換えれば、トリミングによ
って第１電流源６６１からの電流が第２電流源６６２か
らの電流と等しくされる。
【００３４】この実施の形態に従えば、組合せ電流源６
１０−６１５の第１および第２電流源６６１および６６
２は、第１および第２電流源６６１および６６２の温度
係数を変更するために、その他の電流源、例えば電流源
６６３と交換できるように構成されている。第１および
第２電流源６６１および６６２は更に、例えば、第２電
流源６６２を、第１電流源６６１と同じ温度係数を持つ
電流源６６３で置き換えることによってトリミングが実
現されるように構成されている。例示的実施の形態で
は、組合せ電流源６１４は、スイッチ５５７によってト
リミング回路６００から切り離せるように構成された少
なくとも１つの電流源を有するように、またスイッチ５
５８を介して電流源６６１と並列に接続されるように構
成された少なくとも１つの電流源を有するように示され
ている。組合せ電流源６１４の場合についてのみ説明し
たが、各々の電流源は第１または第２電流源を第３電流
源で置き換えられるように構成できる。更に、電流源の
接続、切断を各種接続および切断装置を用いて行なうこ
とができる。更に、第３電流源６６３は、特定の組合せ
電流源内部で接続されるように構成してもよいし、ある
いは各種組合せ電流源のうちの１つの内部で接続するの
ための第３電流源群のうちから選ばれるように構成して
もよい。
【００３５】本発明の別の例示的実施の形態に従えば、
１または複数の組合せ電流源６１０−６１５は、スイッ
チを介する等によって差動入力ステージ６２０のオフセ
ット制御端子６３１および６３２のいずれかへ選択的に
接続される。例えば、組合せ電流源６１０−６１５の１
または複数のものは、オフセット制御端子６３１または
６３２のいずれかと交信するように選択的に接続された
り、あるいはそこから切り離されたりするように構成さ
れる。組合せ電流源６１０−６１５の１または複数のも
のは、スイッチを介して第１オフセット制御端子６３１
へ選択的に電流を供給するように構成することができ
る。更に、組合せ電流源６１０−６１２の１または複数
のものは、選択的に第１オフセット制御端子６３１から
切り離して、第２オフセット制御端子６３２へつなぐこ
とができる。同様に、組合せ電流源６１３−６１５の１
または複数のものは、例えばスイッチ６５５および６５
６を介する組合せ電流源６１４の接続のように、第２オ
フセット制御端子６３２へ電流を供給するように選択的
に構成できる。更に、組合せ電流源６１３−６１５の１
または複数のものは、例えばスイッチ６５０を介する組
合せ電流源６１４の接続のように、第２オフセット制御
端子６３２から選択的に切り離して、第１オフセット制
御端子６３１へ接続することができるこのようにトリミ
ング回路６００は、電流を選択的にオフセット制御端子
６３１および６３２へ加えたり、そして／あるいはそこ
から取り去ったりするように構成され、また付加的な電
流をオフセット制御端子６３１および６３２の一方から
他方へ転送できるように構成される。
【００３６】注目すべき点は、図６では簡単のために、
組合せ電流源６１４のみが、組合せ電流源６１４をトリ
ミング回路６００から分離するように構成されたスイッ
チ６５５および６５６のほかに、第２オフセット制御端
子６３２と第１オフセット制御端子６３１との間で出力
の接続を変更するためのスイッチ区分６５０を備えるよ
うに構成されているように示しているということであ
る。しかし、組合せ電流源６１０−６１５の任意のもの
が、機能的および構造的にスイッチ６５０およびスイッ
チ６５５、６５６と同様なスイッチを含むことができ
る。更に、差動入力ステージ６２０の出力をトリミング
するために、組合せ電流源を差動入力ステージ６２０の
オフセット制御端子の１つへ接続したり、切断したりす
るために使用されるその他の接続および切断装置を使用
することもできる。
【００３７】別の例示的実施の形態に従えば、電流源の
１または複数のもの、例えば電流源６６１および６６２
は１または複数のマスター電流源として構成することが
できる。更に、その他の電流源、例えば組合せ電流源６
１１−６１５内の電流源は、組合せ電流源６１１−６１
５内のそれに従属する電流源の出力電流をマスター電流
源（単数または複数）の出力電流に比例するように設定
できるように構成できる。こうすることによって、マス
ター組合せ電流源のトリミングはトリミング回路６００
全体のトリミングを容易にする。
【００３８】本発明の別の例示的実施の形態に従えば、
少なくとも２つの異なる温度においてオペアンプまたは
電圧基準装置をオフセット・トリミングするためのトリ
ミング方法が提供される。ここで、このトリミング方法
は温度ドリフトのほかに、オフセットを効果的に低減す
る。図７を参照すると、本発明の例示的実施の形態に従
えば、トリミング方法７００のブロック図が示されてい
る。例示的トリミング方法７００の例示的第１工程の間
に、そして第１の温度において、組合せ電流源内の電流
源の複数対がトリミングされる。対になった電流源は第
１および第２の温度依存性を持つ第１および第２の電流
源を含む。対になった電流源のトリミングは、各々の組
合せ電流源内で対になった電流源間の電流をバランスさ
せる。例示的第２工程７２０の間には、そして第１の温
度において、オペアンプ装置、例えば差動入力ステージ
に関してオフセット電圧のトリミングが行われる。例示
的第３工程の一部として、差動入力ステージのオフセッ
ト電圧は、差動入力ステージの温度ドリフトを打ち消す
ために第２温度でもトリミングされる。
【００３９】ここで図７および８を参照すると、トリミ
ング方法７００の工程７１０は、電流源対の電流をバラ
ンスさせるために、第１温度において組合せ電流源内の
一対の電流源をトリミングするための適切な副工程８０
０を含む。例えば、工程７１０は第１および第２電流
源、例えば電流源６６１および６６２を第１温度でトリ
ミングする工程を含む。上で述べたように、第１および
第２電流源は第１および第２の温度依存性を持つように
構成される。例えば、第１電流源６６１は正の温度係数
を持つように構成され、また第２電流源６６２は負の温
度係数を持つように構成されよう。例示的実施の形態で
は、電流源トリミングは、工程８１０で回路を制御され
た温度雰囲気に配置することによって第１温度で実行す
ることができる。この第１温度は、例えば、摂氏２５度
あるいは室温でよいが、第１温度としてその他の値を適
宜、選ぶことも可能である。
【００４０】電流源６６１および６６２のトリミングを
容易にするために、電流を比較するための多くの技術の
うちの任意の技術を用いて、第１電流源６６１からの電
流を第２電流源６６２からの電流と比較する。例えば、
電流比較器、例えば低入力インピーダンスの比較器を用
いて、工程８２０を実施することができる。工程８３０
では、電流は段階的に、例えばビットごとに、比較器が
それの状態を変化させるまでトリミングされよう。この
例示的方法では、比較器がそれの状態を変化させたとき
に、２つの電流源からの電流が、ロースケール・ビット
の精度で等しくなる。従って、第１トリミング工程７１
０の結果として、組合せ電流源の第１および第２電流源
から等しい電流が得られる。
【００４１】本発明の例示的実施の形態では、マスター
組合せ電流源は各種のその他複数の組合せ電流源を駆動
することができる。例えば、マスター組合せ電流源は、
オペアンプの差動入力ステージに関連する任意の、ある
いはすべての組合せ電流源を駆動することができる。例
示的実施の形態に従えば、第１および第２電流源６６１
および６６２は”マスター”組合せ電流源６１０を含む
ことができる。この実施の形態では、その他の組合せ電
流源６１１−６１５中の電流源対は、それらの出力値を
マスター組合せ電流源に比例して設定される。従って、
マスター組合せ電流源６１０中の第１電流源６６１およ
び第２電流源６６２をトリミングする工程７１０は、残
りの組合せ電流源６１１−６１５の各々の中の対になっ
た電流源もトリミングする。
【００４２】更に、対になった電流源の各々からの電流
は等しくなるようにトリミングされるが、いくつかの実
施の形態では、各々の組合せ電流源から異なる電流が流
れるようにスケーリングすることもできる。組合せ電流
源間のこの電流の違いは、差動入力ステージのオフセッ
ト・トリミングを行なう場合の各組合せ電流源の効果に
重み付けすることになる。
【００４３】本発明の例示的実施の形態に従えば、トリ
ミング方法７００の工程７２０は更に、オペアンプ・デ
バイス、例えば差動入力ステージのオフセットを第１温
度においてトリミングする副工程を採用する。オフセッ
ト・トリミングは、組合せ電流源を差動入力ステージの
１つの出力から差動入力ステージの他方の出力へ切り換
えることによって実現できる。本発明の別の例示的実施
の形態では、オフセット・トリミングは、差動入力ステ
ージの出力へ組合せ電流源を加えたり、あるいはそこか
ら取り除いたりすることによって実行される。言い換え
れば、オフセット・トリミングは、組合せ電流源によっ
て差動入力ステージのオフセット制御端子へ供給される
電流量を変更することによって容易なものとすることが
できる。
【００４４】ここで図９を参照すると、本発明の例示的
実施の形態では、工程７２０の例示的副工程が工程９２
０に示されている。第１および第２電流源は同一の電流
を有するようにトリミングされるが、オフセット制御端
子（単数または複数）にはオフセット電圧が残っている
かもしれない。このオフセット電圧は、オフセット制御
端子（単数または複数）の１または複数のものへの合計
の負荷電流を増やしたり、あるいは減らしたりすること
によって低減できる。このように、工程９２１では、例
えば第１オフセット制御端子６３１と第２オフセット制
御端子６３２との間でオフセット電圧が測定される。工
程９２１で、トリミング回路６００は更に、測定された
オフセット電圧を処理してオフセット・トリミングを容
易にするための調節を決定するように構成されている。
オフセット・トリミングを提供するために、工程９２２
においてオフセット制御端子６３１および６３２から電
流を加え、および／または工程９２３において電流を取
り除くことによって、測定されるオフセット電圧を減ら
すことができる。
【００４５】１つの例示的実施の形態では、工程９２２
において、第１オフセット制御端子６３１あるいは第２
オフセット制御端子６３２のいずれかに対して、それ以
前に使用されていなかった組合せ電流源をそのオフセッ
ト制御端子へ接続することによって電流が加えられる。
同様に、工程９２３において、オフセット制御端子６３
１および／または６３２から組合せ電流源を切り離し、
その組合せ電流源を未使用とすることによって、オフセ
ット制御端子６３１および／または６３２から電流を取
り除くことができる。この接続および切断は、スイッ
チ、例えばスイッチ６５５および６５６を介することで
容易に行なうことができる。更に、工程９２４において
は、スイッチングによって電流を１つのオフセット制御
端子から取り除き、他方のオフセット制御端子へ加えて
もよく、スイッチング・デバイス５５０を使用すること
によって組合せ電流源の出力を１つのオフセット制御端
子から他方へ切り換えてもよい。更に、例示的実施の形
態では、工程９２０は、電圧オフセットが十分に減少し
たか、あるいは再び工程９２１からスタートすることに
よって調整処理を繰り返すべきかを決定する別の工程を
含む。電流源のこの接続、切断、および切り換えはいく
つかの方法で実現することができ、その中には上で述べ
た方法が含まれる。
【００４６】第１温度のオフセット・トリミング工程９
２０の結果、第１温度でバランスした回路が得られる。
しかし、その回路が第１温度よりも高いか、あるいは低
い第２温度に曝されたときには、温度ドリフトが発生す
る可能性がある。温度ドリフトを補償するために、本発
明の例示的実施の形態に従えば、トリミング方法７００
は更に、オペアンプ・デバイスを第２温度でオフセット
・トリミングする工程７３０を採用している。２つの温
度でオペアンプまたは電圧基準をトリミングすること
は、１つの温度範囲にわたってオペアンプまたは電圧基
準が呈するオフセットおよび温度ドリフトを低減させ
る。指定された正または負のドリフト値を有する電流成
分を供給するために各種の方法を用いることができる。
例えば、絶対温度に比例する技術およびＶＢＥ／Ｒ技術
を利用することができる。
【００４７】ここで図１０を参照すると、本発明の例示
的実施の形態では、工程７３０の副工程が工程１０３０
に示されている。第２温度でのオフセット・トリミング
を容易にするために、工程１０３１では回路雰囲気温度
が第２温度に変更される。例えば、温度を摂氏８５度に
変更することができる。しかし、その他の第２温度を使
用することもできる。更に、本発明の例示的実施の形態
はここでは２つの温度でトリミングを行なうように説明
しているが、２つよりも多い温度でトリミングを実行す
ることも可能である。２つよりも多い温度を使用するこ
とで、温度ドリフトが非線形事象であって、また区分化
された線形近似あるいはその他の非線形関数を近似する
既知の方法を用いて提供できる場合にトリミングが容易
になる。
【００４８】回路の温度を変更することで、付加的なオ
フセット／ドリフトが生ずるかもしれないし、その結
果、第１オフセット制御端子６３１と第２オフセット制
御端子６３２との間のオフセット電圧が増大するかもし
れない。従って、例示的実施の形態に従えば、第２温度
でのオフセット・トリミングは、第１の温度係数を持つ
第１電流源を、第２の温度係数を持つ第２電流源の複製
で置き換えることによって、１または複数の組合せ電流
源内の２つの電流源の一方の温度依存性を変更すること
で実現することができる。例示的実施の形態では、第１
および第２電流源は同じ組合せ電流源からのものであ
る。
【００４９】工程１０３１でトリミング回路の雰囲気を
第２温度に変更すると、工程１０３２でオフセット電圧
が測定される。本トリミング回路は更に、測定したオフ
セット電圧を処理して、オペアンプまたは電圧基準装置
をトリミングするための適切な工程を決定するように構
成されている。例えば、工程１０３３で、トリミング回
路は電圧オフセットが減少するように１または複数の電
流源を置き換える。
【００５０】工程１０３０で、正の温度係数を持つ電流
源は温度上昇とともに電流を増大させ、他方、負の温度
係数を持つ電流源は温度上昇とともに電流を減少させ
る。このような雰囲気下で、工程１０３３では負の温度
係数の電流源を、他方の電流源の正の温度係数に一致す
る正の温度係数の電流源で置き換えることによって組合
せ電流源の電流の正味の増加が得られる。正および負の
温度係数の電流は第１温度の間は等しいため、この操作
が第１温度での組合せ電流源の電流を変えることはな
い。しかし、この操作は、組合せ電流源の第２温度での
電流を増大させない。更に、例示的実施の形態では、工
程１０３０は、工程１０３２に戻ってオフセット電圧測
定と調節処理を繰り返すべきか、そうでないかを決定す
る別の工程を含む。
【００５１】更に、第２温度が第１温度よりも低い場合
には、正の温度係数の電流源が電流を減少させ、負の温
度係数の電流源が電流を増大させる。このように、回路
をトリミングするためにより少ない電流が必要な場合に
は、正の温度係数の電流源を負の温度係数の電流源の複
製で置き換える。従って、ここで述べたような温度依存
性を持つ２つの電流源の１つを他方の複製で置き換える
ことによってオフセット制御端子（単数または複数）へ
の電流を変更し、それによってオフセット電圧を低減す
ることができる。
【００５２】一例として、例示的実施の形態に従えば、
第１および第２電流源６６１および６６２の一方は正の
温度係数を持つように構成され、他方は負の温度係数を
持つように構成される。この例で、第１および第２電流
源６６１および６６２に関する元々の電流レベルは、工
程７１０でのトリミング後に両方とも１０マイクロアン
ペアであった。温度上昇後にもう一度測定したときは、
第１電流源６６１は１１マイクロアンペアに増大し、第
２電流源６６２は９マイクロアンペアに減少しているこ
とが分かった。従って、第１電流源６６１は正の温度係
数を持ち、第２電流源６６２は負の温度係数を持つこと
が分かる。工程１０３３で第２電流源６６２を、第１電
流源６６１と類似の温度係数を持つ第３電流源６６３で
置き換えることによって、組合せ電流源からの電流が増
大する。この工程はまた、両方の電流源が同じ電流、こ
の例では１１マイクロアンペアを供給するようにさせ
る。この置き換えによって差動入力ステージ２２０の出
力における合計電流を増大させるという正味の効果が得
られるが、トリミング工程７３０は第１温度でのバラン
スを変えることはない。このように、２つの電流源の一
方を他方の電流源と同じ温度係数を持つ電流源で置き換
えることによって、差動入力ステージ６２０を第２温度
でトリミングすることができる。
【００５３】別の例示的実施の形態では、トリミング方
法７００の各種工程を自動的に実行させるようにでき
る。例えば、工程７３０での第２温度トリミングの間
に、組合せ電流源中の２つの電流源の１つを置き換える
ことができ、差動入力ステージ６２０のオフセット制御
端子６３１および６３２に対する影響を観察することが
できる。もしこの結果が差動入力ステージ６２０のトリ
ミングを改善するものであれば、電流源のスイッチ状態
を読み取り専用メモリ（ＲＯＭ）にプログラムするか、
あるいは同様に指定または固定することができる。もし
結果がトリミングを改善するものでなければ、他方の電
流源を置き換えるような逆の電流源交換を実行する。こ
のプロセスは多重電流源に対して繰り返すことができ
る。更に、本発明の例示的実施の形態では、電流源に重
み付けをして、１または複数の電流源を置き換えること
によって各種大きさの電圧オフセットに対処できるよう
にしてもよい。
【００５４】トリミング方法７００は１つの回路を２つ
の温度でトリミングするための例示的方法を示している
が、同様な温度係数の電流源切り換えによって、２つの
温度においてトリミングするためのその他の方法を実行
することもできる。本発明の例示的実施の形態では、第
１の温度係数を持つ第１電流源と、第２の温度係数を持
つ第２電流源とが第１温度でトリミングされて、第１電
流源からの電流と第２電流源からの電流とが等しくなる
ようにされる。この実施の形態では、第１および第２電
流源は、第１および第２電流源の少なくともいくつかが
差動入力ステージ２２０のオフセット制御端子２３０ま
たは２３１へ個別につながれるか、あるいはそこから切
り離され、またいくつかは１つの端子から他方の端子へ
切り換えられるように構成されている。次に、オフセッ
ト制御端子間で１または複数の第１電流源を選択的にス
イッチングして、第１電流源をオフセット制御端子へ加
えたり、あるいは第１電流源をオフセット制御端子から
切り離したりすることによって、オペアンプまたは電圧
基準のオフセットを第１温度でトリミングすることがで
きる。最後に、いくつかの第１電流源を第２電流源の複
製と置き換えることによって第２温度でのトリミングを
実行することができる。第１の温度係数を持つ第１電流
源を、第２電流源に類似した温度係数を持つ別の電流源
で置き換えることによって、２つの温度でのトリミング
回路のトリミングを容易にすることができる。
【００５５】本発明は例示的実施の形態に関して以上の
ように説明してきた。しかし、当業者には理解されるよ
うに、本発明の範囲から外れることなく、例示的実施の
形態に対して変更および修正を施すことが可能である。
例えば、各部品は、例えば工程を異なる順序で実行する
ことによるなど別のやり方で組み込むことができる。こ
れらの代替は、特定の応用あるいはシステム動作に関連
する因子の数を考慮して適宜、選択することができる。
例えば、本発明は２つの出力端子を有する差動対に関連
して説明してきたが、２つよりも多い出力端子を採用す
る回路でも、ここに述べた方法および装置によって恩恵
を得ることができることは理解される。更に、ここに述
べた技術はオペアンプ・デバイスのほかに、異なるタイ
プの装置で使用するように拡張または修正することがで
きる。更に、電流の差あるいはオフセットを減らすよう
にトリミングすることについて各種実施の形態を説明し
てきたが、ここに述べた装置および方法は電流にオフセ
ットや差を設けるためにも有用であること、またオフセ
ットを減らす努力、および指定されたオフセットおよび
差を達成するための努力の組合せを通して各種のトリミ
ングの目標が達成されることが理解されよう。これらお
よびその他の変更や修正は本発明の範囲に包含されるべ
きである。
【図面の簡単な説明】
【図１】本発明の例示的実施の形態に従う例示的トリミ
ング回路のブロック図。
【図２】本発明の例示的実施の形態に従う例示的トリミ
ング回路のブロック図。
【図３】本発明の例示的実施の形態に従う例示的トリミ
ング回路のブロック図。
【図４】本発明の例示的実施の形態に従う例示的トリミ
ング回路のブロック図。
【図５】本発明の例示的実施の形態に従う例示的トリミ
ング回路のブロック図。
【図６】本発明の例示的実施の形態に従う例示的トリミ
ング回路の模式図。
【図７】本発明の例示的実施の形態に従う例示的トリミ
ング方法のブロック図。
【図８】本発明の例示的実施の形態に従う例示的トリミ
ング方法のブロック図。
【図９】本発明の例示的実施の形態に従う例示的トリミ
ング方法のブロック図。
【図１０】本発明の例示的実施の形態に従う例示的トリ
ミング方法のブロック図。
【符号の説明】
１００ トリミング回路 １０１ 電力源 １１０ 電流源ステージ １２０ オペアンプまたは基準電圧入力ステージ １３０ 出力端子またはオフセット制御端子あるいは電
圧制御端子 １４０ 第２ステージ ２００ トリミング回路 ２１０，２１１ 電流源 ２２０ 電圧基準 ２３０ 電圧制御端子 ２５５ スイッチ ３００ トリミング回路 ３２０ オペアンプ入力ステージ ３３１，３３２ 出力端子またはオフセット制御端子 ３５０，３５１ スイッチ ４００ トリミング回路 ４１０ 組合せ電流源 ５００ トリミング回路 ５１０，５１３ 組合せ電流源 ５１６ 電流源 ５２０ オペアンプ入力ステージ ５３１，５３２ 出力端子またはオフセット制御端子 ５５０，５５５，５５６，５５７，５５８ スイッチ・
デバイス ６００ トリミング回路 ６１０−６１５ 組合せ電流源 ６１６ 電流源 ６２０ 差動入力ステージ ６２１，６２２ ＣＭＯＳトランジスタ ６２３，６２４ 入力端子 ６３１，６３２ オフセット制御端子 ６５０，６５５，６５６ スイッチ ６６１，６６２，６６３ 電流源 ７００ トリミング方法
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジュンリン ゾーウ アメリカ合衆国 アリゾナ、ツーソン、エ ヌ、ウィルモント ロード 1901、ナンバ ー 2080 (72)発明者 ウォーリー メイネル アメリカ合衆国 アリゾナ、ツーソン、エ ヌ、カレ デル スエルテ 1979 Ｆターム(参考） 5J500 AA01 AA47 AC02 AC13 AF18 AH10 AH38 AK05 AK06 AK47 AM21 AT01 AT07 NF01

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 オフセットを制御し、温度ドリフトを低
    減するためのトリミング回路であって：オフセット制御
    端子または電圧制御端子を有するオペアンプまたは電圧
    基準ステージ；および前記トリミング回路内の電流源の
    温度依存性を変更し、電流源を選択的に出力へ接続する
    ことによって、少なくとも２つの温度において前記オフ
    セット制御端子または電圧制御端子をトリミングするよ
    うに構成された電流源ステージ；を含む回路。
  2. 【請求項２】 請求項１に記載の回路であって、前記電
    流源が、第１の温度係数を持つ第１電流源、第１の温度
    係数とは異なる第２の温度係数を持つ第２電流源、およ
    び本質的に前記第２の温度係数に等しい第３の温度係数
    を持つ第３電流源を含む組合せ電流源を含んでおり、前
    記第１電流源が前記第３電流源で置き換え可能なように
    構成されている回路。
  3. 【請求項３】 請求項１に記載の回路であって、前記電
    流源ステージが第１および第２電流源を含んでおり；前
    記第１および第２電流源の少なくとも１つが、前記第１
    電流源からの電流が前記第２電流源からの電流と一致す
    るように制御するように構成されており；前記第１およ
    び第２電流源の少なくとも１つが、前記トリミング回路
    を制御するために前記オフセット制御端子または電圧制
    御端子へ選択的につながれるように構成されており；前
    記第１電流源が第１の温度係数を持つように構成され、
    前記第２電流源が前記第１の温度係数と異なる第２の温
    度係数を持つように構成されており;そして前記第１電
    流源が、本質的に前記第２の温度係数に等しい温度係数
    を持つ第３電流源と置き換え可能であるように構成され
    ている；回路。
  4. 【請求項４】 請求項１−３の任意の項記載の回路であ
    って、前記オペアンプまたは電圧基準ステージが差動入
    力ステージ、ＣＭＯＳ差動入力ステージ、あるいは基準
    電圧減である回路。
  5. 【請求項５】 請求項２−４の任意の項記載の回路であ
    って、前記第１および第２電流源が、第１のトリミング
    温度で等しい電流量を生成するようにトリミング可能で
    あるように構成されている回路。
  6. 【請求項６】 請求項１−５の任意の項記載の回路であ
    って、更に：複数の組合せ電流源；および第１のオフセ
    ット制御端子または電圧制御端子と、第２のオフセット
    制御端子または電圧制御端子とを含む複数のオフセット
    制御端子または電圧制御端子であって；前記複数の組合
    せ電流源が、第１のトリミング温度において各端子の電
    流をバランスさせるために、前記第１および第２のオフ
    セット制御端子または電圧制御端子の少なくとも１つへ
    接続されるように構成されているオフセット制御端子ま
    たは電圧制御端子；を含む回路。
  7. 【請求項７】 デバイスをトリミングする方法であっ
    て：第１の温度係数を持つ第１電流源をトリミングし、
    前記第１温度係数とは異なる第２の温度係数を持つ第２
    電流源をトリミングして、前記第１電流源からの電流を
    前記第２電流源からの電流と本質的に等しくさせるトリ
    ミング工程；前記第１電流源を第１および第２のオフセ
    ット制御端子または電圧制御端子の１つへ接続し、前記
    第２電流源を前記第１および第２のオフセット制御端子
    または電圧制御端子の１つへ接続して、第１の温度にお
    いて第１のオフセット・トリミングを実行する工程；お
    よび前記第１電流源を、本質的に前記第２温度係数と同
    じ温度係数を持つ第３電流源で置き換えることによっ
    て、前記第１電流源の温度依存性を変更することで第２
    の温度において第２のオフセット・トリミングを実行す
    る工程；を含む方法。
JP2003083888A 2002-02-19 2003-02-18 演算増幅器および電圧基準用オフセットおよび温度ドリフト・トリミング方法および回路 Pending JP2003289224A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/079,977 US6614305B1 (en) 2002-02-19 2002-02-19 Method and circuit for trimming offset and temperature drift for operational amplifiers and voltage references
US079977 2002-02-19

Publications (1)

Publication Number Publication Date
JP2003289224A true JP2003289224A (ja) 2003-10-10

Family

ID=27622816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003083888A Pending JP2003289224A (ja) 2002-02-19 2003-02-18 演算増幅器および電圧基準用オフセットおよび温度ドリフト・トリミング方法および回路

Country Status (4)

Country Link
US (2) US6614305B1 (ja)
EP (1) EP1337037B1 (ja)
JP (1) JP2003289224A (ja)
DE (1) DE60333883D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007097056A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 温度補償回路

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6952130B2 (en) * 2002-12-31 2005-10-04 Texas Instruments Incorporated Compensation of offset drift with temperature for operational amplifiers
US6885243B2 (en) * 2003-06-02 2005-04-26 Standard Microsystems Corporation Dynamic, digitally controlled, temperature compensated voltage reference
US6927624B2 (en) * 2003-06-12 2005-08-09 Texas Instruments Incorporated Method and circuit for improving control of trimming procedure
US7543253B2 (en) * 2003-10-07 2009-06-02 Analog Devices, Inc. Method and apparatus for compensating for temperature drift in semiconductor processes and circuitry
US7138868B2 (en) * 2004-08-11 2006-11-21 Texas Instruments Incorporated Method and circuit for trimming a current source in a package
US7358809B2 (en) * 2004-11-08 2008-04-15 Elder J Scott Method for forming elements with reduced variation
US7548477B2 (en) * 2005-05-23 2009-06-16 Infineon Technologies Flash Gmbh & Co. Kg Method and apparatus for adapting circuit components of a memory module to changing operating conditions
US7433790B2 (en) * 2005-06-06 2008-10-07 Standard Microsystems Corporation Automatic reference voltage trimming technique
US7472030B2 (en) * 2006-08-04 2008-12-30 National Semiconductor Corporation Dual mode single temperature trimming
US7710190B2 (en) * 2006-08-10 2010-05-04 Texas Instruments Incorporated Apparatus and method for compensating change in a temperature associated with a host device
US7696909B2 (en) * 2006-08-23 2010-04-13 Texas Instruments Incorporated Circuit for generating a temperature dependent current with high accuracy
US7791401B1 (en) * 2008-02-08 2010-09-07 National Semiconductor Corporation Adjustment of op amp offset voltage temperature coefficient
US8154337B1 (en) 2009-05-07 2012-04-10 Texas Instruments Incorporated Apparatus and method for automated offset reduction in matched differential input devices
DE102009040543B4 (de) * 2009-09-08 2014-02-13 Texas Instruments Deutschland Gmbh Schaltung und Verfahren zum Trimmen einer Offsetdrift
TWI460409B (zh) * 2011-03-31 2014-11-11 Global Unichip Corp 溫度量測電路及溫度量測方法
US8489044B2 (en) 2011-08-11 2013-07-16 Fujitsu Semiconductor Limited System and method for reducing or eliminating temperature dependence of a coherent receiver in a wireless communication device
US8680839B2 (en) * 2011-09-15 2014-03-25 Texas Instruments Incorporated Offset calibration technique to improve performance of band-gap voltage reference
US9157939B2 (en) * 2012-08-09 2015-10-13 Infineon Technologies Ag System and device for determining electric voltages
US9817429B2 (en) 2014-07-02 2017-11-14 Texas Instruments Incorporated Circuits and methods for trimming an output parameter
US9354644B2 (en) * 2014-10-02 2016-05-31 Analog Devices, Inc. Apparatus and method of temperature drift compensation
US10530308B2 (en) * 2018-03-23 2020-01-07 Texas Instruments Incorporated Offset drift compensation
US10924066B2 (en) * 2018-10-11 2021-02-16 Semiconductor Components Industries, Llc Offset voltage trimming for operational amplifiers
KR102308790B1 (ko) * 2019-08-19 2021-10-05 현대모비스 주식회사 집적회로용 트리밍 장치
US11329612B2 (en) 2019-11-27 2022-05-10 Analog Devices International Unlimited Company Interface cell for circuit adjustment
US11088699B1 (en) 2020-06-05 2021-08-10 Texas Instruments Incorporated Piecewise compensation method for ultra-low temperature drift
US11929769B2 (en) 2021-05-28 2024-03-12 Skyworks Solutions, Inc. Power amplifier trimming based on coefficients for digital pre-distortion

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4366444A (en) * 1981-02-02 1982-12-28 Rca Corporation Temperature-independent current trimming arrangement
JP2525346B2 (ja) * 1983-10-27 1996-08-21 富士通株式会社 定電流源回路を有する差動増幅回路
US5200654A (en) * 1991-11-20 1993-04-06 National Semiconductor Corporation Trim correction circuit with temperature coefficient compensation
US5432475A (en) * 1994-06-15 1995-07-11 Silicon Systems, Inc. Method of offset voltage trim for automatic gain controls
US5619122A (en) * 1995-04-14 1997-04-08 Delco Electronics Corporation Temperature dependent voltage generator with binary adjustable null voltage
US5534816A (en) * 1995-04-14 1996-07-09 Delco Electronics Corporation Programmable transducer amplifier circuit
US5608347A (en) * 1995-04-14 1997-03-04 Delco Electronics Corp. Apparatus and method for dual slope calibration of a digitally calibrated transducer amplifier over temperature
US5621307A (en) * 1995-07-21 1997-04-15 Harris Corporation Fast recovery temperature compensated reference source
JP4116133B2 (ja) * 1997-07-31 2008-07-09 株式会社東芝 温度依存型定電流発生回路およびこれを用いた光半導体素子の駆動回路
US6215353B1 (en) * 1999-05-24 2001-04-10 Pairgain Technologies, Inc. Stable voltage reference circuit
DE10023114A1 (de) * 2000-05-11 2001-11-29 Infineon Technologies Ag Verstärkerschaltung mit Offset-Kompensation, insbesondere für digitale Modulationseinrichtungen
US6396339B1 (en) * 2000-06-28 2002-05-28 Texas Instruments Incorporated Operational amplifier trim method with process and temperature error compensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007097056A (ja) * 2005-09-30 2007-04-12 Sanyo Electric Co Ltd 温度補償回路

Also Published As

Publication number Publication date
DE60333883D1 (de) 2010-10-07
US20030155974A1 (en) 2003-08-21
EP1337037B1 (en) 2010-08-25
EP1337037A1 (en) 2003-08-20
US6614305B1 (en) 2003-09-02
US6628169B2 (en) 2003-09-30
US20030155975A1 (en) 2003-08-21

Similar Documents

Publication Publication Date Title
JP2003289224A (ja) 演算増幅器および電圧基準用オフセットおよび温度ドリフト・トリミング方法および回路
US10310528B1 (en) System and method for correcting offset voltage errors within a band gap circuit
US7138868B2 (en) Method and circuit for trimming a current source in a package
US6388521B1 (en) MOS differential amplifier with offset compensation
TWI448875B (zh) 參考電壓產生裝置和方法
CN106610441B (zh) 电容式差分隔离器的失配校准
KR100952880B1 (ko) 차동 증폭 회로 및 그 차동 증폭 회로를 사용한 충전 제어장치
US20160098048A1 (en) Apparatus and method of temperature drift compensation
JP2006352034A (ja) ヒューズ回路及び電子回路
JPH11272346A (ja) 電流ソース
CN112886931A (zh) 用于消除运算放大器失调误差的数字加权电流源电路
CN114945887A (zh) 闪烁噪声降低的带隙参考电路
US6812684B1 (en) Bandgap reference circuit and method for adjusting
US20200050231A1 (en) Reference current source and semiconductor device
EP0957578A1 (en) Transconductance control circuit, particularly for continous-time circuits
CN212872583U (zh) 电压基准电路及测量设备
US4591740A (en) Multiple input port circuit having temperature zero voltage offset bias means
US5994926A (en) Circuit and method for programmably changing the transconductance of a transconductor circuit
CN113411055B (zh) 偏置电流控制装置、射频放大器、电子设备及芯片
US11392160B2 (en) Bias circuit and bias system using such circuit
US8716994B2 (en) Analog circuit configured for fast, accurate startup
JP2005180969A (ja) トランジスタ対の特性差測定装置および特性差測定方法
CN113131884A (zh) 一种运算放大器以及提高其测试速度的控制电路和方法
TWI839036B (zh) 電流感測放大器電路及其輸入偏移電壓修正方法
JPH10509002A (ja) Ｉｃ構成部分のためのウェーハ段階での温度補償

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303