JP2003264100A - Plasma treatment apparatus and system for designing matching circuit of the plasma treatment apparatus - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a system for designing a matching circuit of a plasma treatment apparatus, by which a maker of matching circuits procures impedance Z0, Z1 through a communicating means to produce a matching circuit corresponding to a plasma discharged state, thereby lessening power loss on the matching circuit. <P>SOLUTION: The system for designing a matching circuit of a plasma treatment apparatus comprises a matching circuit 2A for adjusting output impedance by a tuning capacitor 255 and a load capacitor 256, a adjusted quantity measuring unit 52 for outputting adjusted quantity data D2, D1 indicating these adjusted quantities, a reflected wave measuring unit 50 for measuring a reflected wave of power from a high-frequency power source 1 upon plasma discharge, a drive control unit 51 for controlling a variable passive element in such a manner that the reflected wave is made a minimum state, an operating unit 71 for operating impedance Z1 of a plasma treatment chamber CN from the adjusted quantity data at this time and a design unit 72 for operating a circuit constant on the basis of the impedance Z1 to design a matching circuit 2B, and the respective units are connected to one another through an information communication network I. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、プラズマ処理に用
いられるプラズマ処理装置、及びこのプラズマ処理装置
のプラズマ処理室の負荷インピーダンスに対応した整合
回路を製作する整合回路設計システムに係わるものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma processing apparatus used for plasma processing and a matching circuit design system for manufacturing a matching circuit corresponding to a load impedance of a plasma processing chamber of the plasma processing apparatus.

【０００２】[0002]

【従来の技術】ＣＶＤ（ chemical vapor depositio
n）、スパッタリング、ドライエッチング、アッシング
等のプラズマ処理を行うプラズマ処理装置の一例として
は、従来から、図８に示すような、いわゆる１周波励起
タイプのものが知られている。図８に示すプラズマ処理
装置は、高周波電源１とプラズマ励起電極４との間に整
合回路２Ｃが介在されている。整合回路２Ｃはこれら高
周波電源１とプラズマ処理室ＣＮとの間のインピーダン
スの整合を得るための回路として設けられている。2. Description of the Related Art CVD (chemical vapor depositio)
As a plasma processing apparatus for performing plasma processing such as n), sputtering, dry etching, and ashing, a so-called one-frequency excitation type apparatus as shown in FIG. 8 is conventionally known. In the plasma processing apparatus shown in FIG. 8, a matching circuit 2C is interposed between the high frequency power supply 1 and the plasma excitation electrode 4. The matching circuit 2C is provided as a circuit for obtaining impedance matching between the high frequency power supply 1 and the plasma processing chamber CN.

【０００３】高周波電源１からの高周波電力は整合回路
２Ｃを介して給電板３によりプラズマ励起電極４へ供給
される。この整合回路２Ｃは導電体からなるハウジング
により形成されるマッチングボックス２内に収納されて
おり、プラズマ励起電極４および給電板３は、導体から
なるシャーシ２１によって覆われている。プラズマ励起
電極（カソード電極）４の下側には凸部４ａが設けられ
るとともに、このプラズマ励起電極４の下には、多数の
孔７が形成されているシャワープレート５が凸部４ａに
接して設けられている。これらプラズマ励起電極４とシ
ャワープレート５との間には空間６が形成されている。
この空間６にはガス導入管１７が接続されており、導体
からなるガス導入管１７の途中には絶縁体１７ａが挿入
されてプラズマ励起電極１４側とガス供給源側とが絶縁
されている。The high frequency power from the high frequency power source 1 is supplied to the plasma excitation electrode 4 by the power feeding plate 3 via the matching circuit 2C. The matching circuit 2C is housed in a matching box 2 formed of a housing made of a conductor, and the plasma excitation electrode 4 and the power feeding plate 3 are covered by a chassis 21 made of a conductor. A convex portion 4a is provided below the plasma excitation electrode (cathode electrode) 4, and a shower plate 5 having a large number of holes 7 formed below the plasma excitation electrode 4 is in contact with the convex portion 4a. It is provided. A space 6 is formed between the plasma excitation electrode 4 and the shower plate 5.
A gas introduction pipe 17 is connected to the space 6, and an insulator 17a is inserted in the middle of the gas introduction pipe 17 made of a conductor to insulate the plasma excitation electrode 14 side from the gas supply source side.

【０００４】ガス導入管１７から導入されたガスは、シ
ャワープレート５の孔７を介してチャンバ壁１０により
形成されたチャンバ室６０内に供給される。なお、符号
９はチャンバ壁１０とプラズマ励起電極４とを絶縁する
絶縁体である。また、排気系の図示は省略してある。一
方、チャンバ室６０内には基板１６を載置しプラズマ励
起電極ともなるウエハサセプタ（サセプタ電極）８が設
けられており、シャフト１３で支持されている。The gas introduced from the gas introduction pipe 17 is supplied into the chamber 60 formed by the chamber wall 10 through the hole 7 of the shower plate 5. Reference numeral 9 is an insulator that insulates the chamber wall 10 from the plasma excitation electrode 4. The illustration of the exhaust system is omitted. On the other hand, a wafer susceptor (susceptor electrode) 8 on which a substrate 16 is placed and also serves as a plasma excitation electrode is provided in the chamber 60 and is supported by a shaft 13.

【０００５】シャフト１３の下端部とチャンバ底部１０
Ａとがベローズ１１により密閉接続されている。これ
ら、ウエハサセプタ８およびシャフト１３はベローズ１
１により上下動可能となっており、プラズマ励起電極
４，８間の距離の調整ができる。ウエハサセプタ８は直
流的に接地され、チャンバ壁１０と直流的に同電位とさ
れている。The lower end of the shaft 13 and the chamber bottom 10
A and bellows 11 are hermetically connected. These wafer susceptor 8 and shaft 13 are bellows 1.
It can be moved up and down by 1, and the distance between the plasma excitation electrodes 4 and 8 can be adjusted. The wafer susceptor 8 is DC-grounded and has the same DC potential as the chamber wall 10.

【０００６】上記のプラズマ処理装置においては、一般
的に４０.６８ＭＨｚ程度の周波数の電力を投入して、
両電極４，８の間でプラズマを生成し、このプラズマに
より、ＣＶＤ（ chemical vapor deposition）、スパッ
タリング、ドライエッチング、アッシング等のプラズマ
処理を行うものである。In the above plasma processing apparatus, generally, electric power having a frequency of about 40.68 MHz is supplied,
Plasma is generated between the electrodes 4 and 8, and plasma processing such as CVD (chemical vapor deposition), sputtering, dry etching, and ashing is performed by the plasma.

【０００７】しかし、従来、上記のプラズマ処理装置に
おいては、プラズマ処理室を含めたプラズマ処理装置本
体が装置メーカにより製作され、整合回路が高周波電源
を作成する電源メーカにより製作されている。そして、
ユーザは、スパッタリング、ドライエッチング、アッシ
ング等のプラズマ処理毎に、これらプラズマ処理室ＣＮ
と高周波電源１との間のインピーダンス整合を上記整合
回路２Ｃにより行う。ここで、プラズマ処理室のインピ
ーダンス（負荷インピーダンス）としては、プラズマが
発生する前のインピーダンスＺ0と、プラズマが発生し
た後のインピーダンスＺ1との２種類がある。However, conventionally, in the above plasma processing apparatus, the main body of the plasma processing apparatus including the plasma processing chamber is manufactured by the apparatus maker, and the matching circuit is manufactured by the power supply maker that creates the high frequency power supply. And
The user is required to use the plasma processing chamber CN for each plasma processing such as sputtering, dry etching, and ashing.
The impedance matching between the high frequency power source 1 and the high frequency power source 1 is performed by the matching circuit 2C. Here, there are two types of impedance (load impedance) of the plasma processing chamber: impedance Z0 before plasma is generated and impedance Z1 after plasma is generated.

【０００８】インピーダンスＺ0は、装置メーカである
程度設計上で決定され、正確な数値が測定されるもので
あるが、機械的寸法誤差等により完全に同一のプラズマ
処理装置が製作される訳ではないため、作成されるプラ
ズマ処理室毎に異なったインピーダンスの値を有してい
る。インピーダンスＺ1は、プラズマが発生すると使用
しているガスに基づいたプラズマ電流が流れるため、処
理に用いるガスの流量，プラズマ処理室の真空度，及び
両電極４，８の間隔により変化し、同一のプラズマ処理
装置においても、処理するプラズマ処理により異なるこ
ととなる。すなわち、インピーダンスＺ1は、ユーザが
使用するプラズマ処理の最適化を行った後、実際の値が
初めて決定されるパラメータである。The impedance Z0 is determined to some extent by the equipment manufacturer in terms of design and an accurate numerical value is measured, but because the same plasma processing apparatus is not manufactured due to mechanical dimension error and the like. , Each plasma processing chamber to be created has a different impedance value. The impedance Z1 changes depending on the flow rate of the gas used for the processing, the vacuum degree of the plasma processing chamber, and the distance between the electrodes 4 and 8 because the plasma current based on the gas used flows when the plasma is generated. Also in the plasma processing apparatus, it depends on the plasma processing to be processed. That is, the impedance Z1 is a parameter for which an actual value is first determined after the plasma processing used by the user is optimized.

【０００９】例えば、インピーダンスＺ1は、ドライエ
ッチング装置の場合、どのような材料で形成されている
薄膜を、どのような条件（エッチング速度、エッチング
形状等）でエッチングするかにより異なったものとな
り、成膜装置の場合も、どのような材料において、どの
ような条件（成膜速度、薄膜構造など）で成膜するかに
より異なったものとなる。このため、装置メーカと電源
メーカとは、インピーダンスＺ1の実際の数値を、ユー
ザへプラズマ処理装置を納入する前に、設計情報として
得ることができない。このため、電源メーカは、インピ
ーダンスＺ0がプラズマ処理室毎に異なり、インピーダ
ンスＺ1がユーザの行うプロセス毎に異なることから、
整合回路２Ｃのインピーダンス整合の調整マージンを広
く取って対応している。For example, in the case of a dry etching apparatus, the impedance Z1 varies depending on what kind of material a thin film made of is etched under what conditions (etching rate, etching shape, etc.). Also in the case of the film device, it varies depending on what kind of material and under what conditions (film forming rate, thin film structure, etc.). Therefore, the equipment manufacturer and the power supply manufacturer cannot obtain the actual numerical value of the impedance Z1 as design information before delivering the plasma processing apparatus to the user. Therefore, the power supply manufacturer has different impedance Z0 for each plasma processing chamber and different impedance Z1 for each process performed by the user.
A wide adjustment margin for impedance matching of the matching circuit 2C is provided for this purpose.

【００１０】[0010]

【発明が解決しようとする課題】しかしながら、上述し
たプラズマ処理装置においては、整合回路２Ｃの調整マ
ージンを広くとるため、チューニングインダクタのイン
ダクタンスを不必要に大きく設計する必要がある。この
ため、上記プラズマ処理装置には、上記チューニングイ
ンダクタの寄生高周波抵抗（高周波抵抗成分）も大きく
なることにより、整合回路２Ｃにおける電力損失が増加
してしまうという欠点がある。例えば、高周波電源１の
出力波形の周波数が４０.６８ＭＨｚの場合、プラズマ
処理室のインピーダンスＺ1（プラズマが発生している
場合のインピーダンス）が「３.６Ω＋ｊ１.４Ω」であ
り、抵抗１０１は高周波電源１からの同軸ケーブル１Ａ
とチューニングインダクタとの間の給電線の寄生高周波
抵抗であり、４０.６８ＭＨｚにおいて０.３３Ωの抵抗
値を有し、インダクタ１０２は上記給電線の寄生インダ
クタであり、１６１ｎＨのインダクタンスを有している
ので、図９に示す整合回路の構成となる。However, in the above-described plasma processing apparatus, it is necessary to design the inductance of the tuning inductor to be unnecessarily large in order to widen the adjustment margin of the matching circuit 2C. Therefore, the plasma processing apparatus has a drawback in that the parasitic high-frequency resistance (high-frequency resistance component) of the tuning inductor is also increased, which increases power loss in the matching circuit 2C. For example, when the frequency of the output waveform of the high frequency power supply 1 is 40.68 MHz, the impedance Z1 (impedance when plasma is generated) of the plasma processing chamber is "3.6Ω + j1.4Ω", and the resistor 101 is the high frequency power supply. Coaxial cable 1A from 1
Is a parasitic high frequency resistance of the power supply line between the inductor and the tuning inductor, and has a resistance value of 0.33Ω at 40.68 MHz, and the inductor 102 is the parasitic inductor of the power supply line and has an inductance of 161 nH. Therefore, the configuration of the matching circuit shown in FIG. 9 is obtained.

【００１１】この整合回路を構成する各素子の定数（設
計回路定数）についての関係を、図１０のスミスチャー
トを参考にして説明する。ここで、上記スミスチャート
は、電源系の特性インピーダンス「５０Ω」により規格
化されている。点Ａが整合回路２Ｃの入力側である高周
波電源１及び同軸ケーブル１Ａからなる電源系の特性イ
ンピーダンス「５０Ω」を示し、点Ｂが抵抗１０１によ
り、インピーダンスが移動した点を示し、点Ｃがチュー
ニングインダクタ１０２によりインピーダンスが移動し
た点を示している。同様に、点Ｄがロードキャパシタ１
０６により移動した点を示し、点Ｅが抵抗１０３により
移動した点を示し、点Ｆがチューニングインダクタ１０
４により移動した点を示している。この図１０のスミス
チャートにおいて、点Ｇが最終的な整合回路２Ｃの出力
インピーダンスであり、プラズマ処理室ＣＮのインピー
ダンス（負荷インピーダンス）に対して、共役複素イン
ピーダンスの数値となるため、点ＧのインピーダンスＺ
1*の数値は「３.６Ω−ｊ１.４Ω」となる。ここで、イ
ンピーダンスＺ1*は、インピーダンスＺ1の共役複素イ
ンピーダンスとする。従って、チューニングコンデンサ
１０５により点Ｆから点Ｇに移動することにより、最終
的に点Ａから点Ｇへのインピーダンスの整合が行われ
る。The relationship of the constants (designed circuit constants) of the respective elements constituting this matching circuit will be described with reference to the Smith chart of FIG. Here, the Smith chart is standardized by the characteristic impedance “50Ω” of the power supply system. Point A shows the characteristic impedance “50Ω” of the power supply system consisting of the high frequency power supply 1 and the coaxial cable 1A on the input side of the matching circuit 2C, the point B shows the point where the impedance has moved due to the resistor 101, and the point C shows the tuning. The point where the impedance is moved by the inductor 102 is shown. Similarly, point D is load capacitor 1
06 indicates the point moved, point E indicates the point moved by the resistor 103, and point F indicates the tuning inductor 10.
The point moved by 4 is shown. In the Smith chart of FIG. 10, the point G is the final output impedance of the matching circuit 2C and is a conjugate complex impedance value with respect to the impedance (load impedance) of the plasma processing chamber CN. Z
The value of 1 * is "3.6Ω-j1.4Ω". Here, the impedance Z1 * is a conjugate complex impedance of the impedance Z1. Therefore, by moving from the point F to the point G by the tuning capacitor 105, impedance matching from the point A to the point G is finally performed.

【００１２】しかしながら、インピーダンスＺ1がプラ
ズマ処理の種類及び使用条件などにより、どのような値
になるかが不明のため、インピーダンスが移動しても大
幅に調整可能、すなわち、チューニングコンデンサ１０
５で調整可能な範囲（Ｅ点とＦ点との間）を大きくする
ため、チューニングインダクタ１０４の調整範囲を大き
く設定している。このため、上記チューニングインダク
タ１０４の寄生抵抗１０３が「２.７２Ω」と大きい値
となり、無駄な電力を消費することとなる。また、この
寄生抵抗１０３が大きい値となるため、接続点Ｐ（図９
参照）の位置のインピーダンスが、寄生抵抗１０３の円
弧Ｅ−Ｇにおける点Ｅからずれ、点Ｄの位置に対応する
値となる。However, since it is not known what the impedance Z1 will be depending on the type of plasma processing and the conditions of use, it is possible to make a large adjustment even if the impedance moves, that is, the tuning capacitor 10
In order to increase the adjustable range (between points E and F) in 5, the tuning inductor 104 is set to a large adjustment range. Therefore, the parasitic resistance 103 of the tuning inductor 104 has a large value of "2.72Ω", resulting in wasted power consumption. Since the parasitic resistance 103 has a large value, the connection point P (see FIG.
The impedance at the position (see) shifts from the point E on the arc E-G of the parasitic resistance 103 and becomes a value corresponding to the position of the point D.

【００１３】このため、点Ｃから点Ｄへインピーダンス
の値を変更するために、ロードキャパシタ１０６のキャ
パシタンスが大きくなり、このロードコンデンサ１０６
を介して大きな電流が流れ、整合回路に流れる電流ロス
を大きくしてしまう（給電ロスの増大）。したがって、
従来の整合回路には、抵抗１０１を流れる電流も上述し
た理由により増加し、抵抗１０１で消費される電力も大
きくなり、寄生抵抗１０３で消費される電力と合わせる
と、整合回路内部において消費される電力損失が大きく
なってしまうという問題がある。Therefore, since the impedance value is changed from the point C to the point D, the capacitance of the load capacitor 106 is increased, and the load capacitor 106 is increased.
A large current flows through the matching circuit, resulting in a large current loss flowing in the matching circuit (increased power supply loss). Therefore,
In the conventional matching circuit, the current flowing through the resistor 101 also increases for the above-mentioned reason, the power consumed by the resistor 101 also increases, and when combined with the power consumed by the parasitic resistor 103, the current is consumed inside the matching circuit. There is a problem that power loss becomes large.

【００１４】また、上述した問題を解決するため、チュ
ーニングインダクタ１０４での端子の位置を可変とし、
インダクタンスを調整するインダクタが考案されてい
る。しかしながら、上述したインダクタは、高周波電源
から出力される高い電力に対して用いるため、端子の接
続箇所の接触抵抗が高い場合、この接触抵抗において大
きな電力損失が予想され、かつ接触抵抗の発熱により、
接続箇所の温度が異常に上昇することにより、この熱に
よってインダクタが破損することが考えられる。In order to solve the above-mentioned problem, the position of the terminal in the tuning inductor 104 is made variable,
Inductors that adjust the inductance have been devised. However, since the above-mentioned inductor is used for high electric power output from the high frequency power source, when the contact resistance of the connection portion of the terminal is high, a large power loss is expected in this contact resistance, and due to heat generation of the contact resistance,
It is conceivable that the heat may damage the inductor due to an abnormal rise in the temperature at the connection point.

【００１５】また、上述したインダクタは、最終的に可
変範囲が最適化されることがなく、固定もされないた
め、メンテナンスなどにおいて、インダクタンスが変化
することで再調整が必要となり、またインダクタのコイ
ルに対して端子の移動を行うため、プラズマ処理毎の微
調整が行い難い等の問題がある。さらに、上記インダク
タを用いた整合回路も、すでに述べた従来例と同様に、
プラズマ処理室のインピーダンスＺ0，Ｚ1が不明な状態
で調整されていることに変わりはない。In addition, since the variable range of the above-mentioned inductor is not finally optimized and is not fixed, readjustment is required due to a change in the inductance during maintenance and the inductor coil is On the other hand, since the terminals are moved, it is difficult to make fine adjustments for each plasma treatment. Furthermore, the matching circuit using the inductor is also similar to the conventional example described above.
The impedances Z0 and Z1 of the plasma processing chamber are still adjusted in an unknown state.

【００１６】本発明は、上記の事情に鑑みてなされたも
ので、以下の目的を達成しようとするものである。 １．インピーダンスＺ0とプラズマ処理毎のインピーダ
ンスＺ1とに対して最適化された整合回路を提供するこ
と。 ２．整合回路を製作するメーカーがインピーダンスＺ0
及びインピーダンスＺ1を、通信手段を介して入手可能
とすること。 ３．インピーダンスＺ0のモニタを可能とすること。 ４．整合回路を構成する受動素子の寄生高周波抵抗によ
って生ずる回路損失を低下させること（製品の設計製造
時において）。 ５．整合回路の整合のずれによって生ずるミスマッチロ
スを低下させること（製品の設計製造時において）。The present invention has been made in view of the above circumstances, and aims to achieve the following objects. 1. To provide a matching circuit optimized for impedance Z0 and impedance Z1 for each plasma treatment. 2. Manufacturers of matching circuits have impedance Z0
And impedance Z1 shall be available via communication means. 3. To be able to monitor the impedance Z0. 4. To reduce the circuit loss caused by the parasitic high frequency resistance of the passive elements that make up the matching circuit (during product design and manufacturing). 5. To reduce the mismatch loss caused by the misalignment of the matching circuit (during product design and manufacturing).

【００１７】[0017]

【課題を解決するための手段】本発明のプラズマ処理装
置は、高周波電源（高周波電源１）と、プラズマ処理室
（プラズマ処理室ＣＮ）と、前記高周波電源と前記プラ
ズマ処理室との間のインピーダンス整合を行う整合回路
の回路定数を抽出する調整用整合回路（整合回路２Ａ）
を有しており、前記プラズマ処理室の負荷インピーダン
スに対応したインピーダンス整合を行う整合回路に最適
な回路定数を、前記調整用整合回路の調整結果により、
使用するプラズマ処理毎に抽出して、この抽出された回
路定数に基づいて実際のプラズマ処理に用いる製品整合
回路（整合回路２Ｂ）を作成し、作成されたプラズマ処
理に対応したこの製品整合回路を、前記高周波電源と前
記プラズマ処理室との間に介挿される整合回路として用
いる。この結果、本発明のプラズマ処理装置は、プラズ
マ処理に、実際にプラズマ放電を行った状態において、
プラズマ処理室のインピーダンス（インピーダンスＺ
1）を測定し、このインピーダンスに基づいてスミスチ
ャートなどを用いたパラメータ調整アルゴリズムによ
り、整合回路のチューニングインダクタ（チューニング
インダクタ２０４）のインダクタンス等の回路定数の最
適化を行うことができ、整合回路による整合のずれによ
って生ずるミスマッチロスを低減することができる。ま
た、チューニングインダクタのインダクタンスが最適化
（最小化）されることで、このチューニングインダクタ
の寄生高周波抵抗（２０３）が小さくなり、この寄生高
周波抵抗での電力損失を低下させることが可能となり、
整合回路における回路損失を低減することができる。A plasma processing apparatus according to the present invention comprises a high frequency power supply (high frequency power supply 1), a plasma processing chamber (plasma processing chamber CN), and an impedance between the high frequency power supply and the plasma processing chamber. Adjustment matching circuit (matching circuit 2A) that extracts the circuit constants of the matching circuit that performs matching
The optimum circuit constant for a matching circuit that performs impedance matching corresponding to the load impedance of the plasma processing chamber, according to the adjustment result of the adjustment matching circuit,
A product matching circuit (matching circuit 2B) used for actual plasma processing is created based on the extracted circuit constants by extracting for each plasma processing to be used, and this product matching circuit corresponding to the created plasma processing is created. , Used as a matching circuit inserted between the high frequency power supply and the plasma processing chamber. As a result, the plasma processing apparatus of the present invention, in the plasma processing, in the state of actually performing plasma discharge,
Impedance of plasma processing chamber (impedance Z
1) is measured, and the circuit adjustment such as the inductance of the tuning inductor of the matching circuit (tuning inductor 204) can be optimized by a parameter adjustment algorithm using a Smith chart or the like based on this impedance. It is possible to reduce the mismatch loss caused by the misalignment. Further, by optimizing (minimizing) the inductance of the tuning inductor, the parasitic high frequency resistance (203) of the tuning inductor becomes small, and it becomes possible to reduce the power loss in the parasitic high frequency resistance.
The circuit loss in the matching circuit can be reduced.

【００１８】したがって、本発明のプラズマ処理装置
は、プラズマ処理毎に、整合回路を構成する受動素子の
寄生高周波抵抗によって生ずる回路損失及び整合回路の
整合のずれによって生ずるミスマッチロスの少ない整合
回路を製作し、プラズマ処理室内のプラズマ放電が行わ
れているプラズマ処理空間に対して、実効的に供給する
電力を増加させ、プラズマ処理の処理速度が向上するこ
とにより、装置における製品（デバイス）の生産性を向
上させる効果がある。加えて、本発明のプラズマ処理装
置は、新たに納入された場合に製品整合回路の製作を行
うだけでなく、生産する製品を切り替える時点におい
て、プロセス条件の変更により、プラズマ処理室のイン
ピーダンスが変化した場合にも、新たに納入したときと
同様に、このインピーダンスに対応した製品整合回路を
製作し、提供することで、常に、プラズマ処理装置に最
適な電力損失の少ない製品整合回路をユーザに提供する
ことが可能となる。Therefore, in the plasma processing apparatus of the present invention, a matching circuit with less circuit loss caused by parasitic high frequency resistance of the passive element constituting the matching circuit and less mismatch loss caused by the mismatched matching of the matching circuit is manufactured for each plasma processing. However, by effectively increasing the power supplied to the plasma processing space in the plasma processing chamber where plasma discharge is being performed, and improving the processing speed of the plasma processing, the productivity of the device (device) in the apparatus is improved. Has the effect of improving. In addition, the plasma processing apparatus of the present invention not only manufactures a product matching circuit when newly delivered, but also changes the process conditions at the time of switching the product to be manufactured, thereby changing the impedance of the plasma processing chamber. In this case, as in the case of new delivery, by producing and providing a product matching circuit that supports this impedance, we always provide the user with a product matching circuit with the least power loss that is optimal for the plasma processing equipment. It becomes possible to do.

【００１９】本発明のプラズマ処理装置は、前記製品整
合回路が、前記プラズマ処理室のプラズマ放電前のイン
ピーダンスＺ0と、プラズマ放電後のプラズマ処理室の
インピーダンスＺ1とを含めたほぼ最小範囲（すなわ
ち、インピーダンスＺ0とインピーダンスＺ1とで規定さ
れる範囲を、微調整が行える程度に広げた範囲）の調整
範囲で構成されており、この調整範囲においてインピー
ダンス整合を行うことで、従来例のようなインピーダン
スＺ0及びインピーダンスＺ1が不明で広い調整範囲を有
する整合回路に比較し、電力損失の少ない状態でプラズ
マ処理を行うことができる効果がある。In the plasma processing apparatus of the present invention, the product matching circuit has a substantially minimum range (that is, an impedance Z0 before plasma discharge in the plasma processing chamber and an impedance Z1 after plasma discharge in the plasma processing chamber). The range defined by the impedance Z0 and the impedance Z1 is widened to the extent that fine adjustment can be performed). By performing impedance matching within this range, the impedance Z0 as in the conventional example can be obtained. Also, compared with a matching circuit having a wide adjustment range in which the impedance Z1 is unknown, there is an effect that plasma processing can be performed in a state with less power loss.

【００２０】本発明のプラズマ処理装置は、前記プラズ
マ処理室に、このプラズマ処理室のインピーダンスＺ0
を測定する測定端子が設けられており、プラズマ処理を
変更するとき、新たな製品整合回路を製作する調整範囲
の決定に用いるため、インピーダンスＺ0の測定に要す
る時間を短縮することが可能である。なお、この測定端
子を設けることで、インピーダンスＺ0のモニタが随時
行えるため、このＺ0の異常を検知することで、通常使
用におけるプラズマ処理室のメンテンナンス時期の推定
も可能となる。In the plasma processing apparatus of the present invention, the impedance Z0 of the plasma processing chamber is provided in the plasma processing chamber.
Is provided for measuring the impedance Z0, since it is used to determine the adjustment range for manufacturing a new product matching circuit when changing the plasma processing, it is possible to shorten the time required to measure the impedance Z0. Since the impedance Z0 can be monitored at any time by providing this measuring terminal, it is possible to estimate the maintenance time of the plasma processing chamber in normal use by detecting the abnormality of Z0.

【００２１】本発明のプラズマ処理装置の整合回路設計
システムは、出力インピーダンスが内部の可変受動素子
（チューニングコンデンサ２５５，ロードコンデンサ２
５６）の調整により制御される調整用整合回路（整合回
路２Ａ）と、この可変受動素子が駆動手段（図示しない
モータ）により調整された調整量（調整データＤ１，Ｄ
２）を測定する調整量測定手段（調整量測定部５２）
と、プラズマ放電時に高周波電源から供給される電力に
対する反射波を測定する反射波測定手段（反射波測定部
５０）と、前記反射波を入力し、この反射波が最小とな
る状態に前記可変受動素子を前記駆動手段を用いて制御
する駆動制御手段（駆動制御部５１）と、前記反射波を
最小とした調整量に基づき、前記プラズマ処理装置のプ
ラズマ処理室のプラズマ放電後のインピーダンスＺ1を
演算する演算手段（演算部７１）と、このインピーダン
スＺ１に基づき、回路定数を演算して製品整合回路（整
合回路２Ｂ）を設計する設計手段（設計部７２）とを具
備し、前記各手段が通信手段（ユーザ端末５３，サーバ
７０）を介して、情報通信網（情報通信網Ｉ）により各
々接続されているため、整合回路を製作する会社のエン
ジニアが、情報通信回線を介して得られる上記調整量に
基づき、演算手段によってインピーダンスＺ1を求め、
設計手段を用いてこのインピーダンスＺ1から整合回路
を構成する素子の最適な回路定数を求め、製品整合回路
の設計を行う。これにより、本発明のプラズマ処理装置
の整合回路設計システムは、エンジニアがプラズマ処理
装置が設置されている現地に赴くことなく、インピーダ
ンスＺ1のデータを得ることができるため、現地に行く
ための時間を削減することができ、製品整合回路の製作
にかかる期間を短縮させ、かつ、エンジニアが現地に行
くための費用がかからなくなるため、整合回路の製作費
を削減することが可能である。In the matching circuit design system for the plasma processing apparatus of the present invention, a variable passive element (tuning capacitor 255, load capacitor 2) having an internal output impedance is used.
56) adjustment matching circuit (matching circuit 2A) controlled by the adjustment, and the adjustment amount (adjustment data D1, D) by which this variable passive element is adjusted by the driving means (motor not shown).
Adjustment amount measuring means for measuring 2) (adjustment amount measuring unit 52)
And a reflected wave measuring means (reflected wave measuring unit 50) for measuring a reflected wave with respect to electric power supplied from a high frequency power source during plasma discharge, and the reflected wave as an input and the variable passive state in which the reflected wave is minimized. A drive control unit (drive control unit 51) for controlling the element using the drive unit and an impedance Z1 after plasma discharge in a plasma processing chamber of the plasma processing apparatus are calculated based on an adjustment amount that minimizes the reflected wave. And a designing unit (designing unit 72) for designing a product matching circuit (matching circuit 2B) by computing circuit constants based on the impedance Z1. Since they are respectively connected by the information communication network (information communication network I) via the means (user terminal 53, server 70), the engineer of the company that manufactures the matching circuit can perform the information communication. Based on the above-mentioned adjustment amount obtained through the line, the impedance Z1 is obtained by the calculating means,
An optimum circuit constant of the element forming the matching circuit is obtained from this impedance Z1 using a designing means, and the product matching circuit is designed. As a result, the matching circuit design system for the plasma processing apparatus of the present invention can obtain the data of the impedance Z1 without the engineer having to go to the site where the plasma processing apparatus is installed. It is possible to reduce the manufacturing cost of the matching circuit because the manufacturing cost of the matching circuit can be shortened and the cost for the engineer to go to the site can be reduced.

【００２２】本発明のプラズマ処理装置の整合回路設計
システムは、前記プラズマ処理室に、このプラズマ処理
室のプラズマ放電前のインピーダンスＺ0を測定する測
定手段が設けられており、この測定手段がこの測定端子
により測定したインピーダンスＺ0を、前記設計手段へ
出力することにより、エンジニアが得られたインピーダ
ンスＺ0，Ｚ1に基づき、整合回路の調整範囲を最適化す
ることができ、電力損失が大幅に削減された製品整合回
路の製作を行える効果がある。In the matching circuit design system for the plasma processing apparatus of the present invention, the plasma processing chamber is provided with a measuring means for measuring the impedance Z0 of the plasma processing chamber before the plasma discharge, and this measuring means performs the measurement. By outputting the impedance Z0 measured by the terminal to the design means, the engineer can optimize the adjustment range of the matching circuit based on the impedances Z0 and Z1 obtained, and the power loss was significantly reduced. There is an effect that a product matching circuit can be manufactured.

【００２３】本発明のプラズマ処理装置は、前記インピ
ーダンスＺ0，前記インピーダンスＺ1及び前記整合回路
の識別番号を、前記プラズマ処理室毎に対応して記憶す
る、前記情報通信網に接続された記憶手段（記憶部７
３）を有しており、メンテナンス時等において必要に応
じて各プラズマ処理室のインピーダンスのデータを上記
記憶手段から読み出せるため、出荷したプラズマ処理装
置に対して製作した製品整合回路のデータを容易に確認
することができ、ユーザからのメンテナンスに対する問
い合わせに迅速に対応でき、また、過去の履歴からプラ
ズマ処理室の過去に作成された整合回路の回路定数が容
易に検索でき、過去に対応したプラズマ処理に戻す場合
などに、製品整合回路を製作するときのデータベースと
して上記回路定数を用いることができ、プラズマ処理に
対応した電力損失の少ない整合回路の設計製造期間の短
縮を可能とする。In the plasma processing apparatus of the present invention, a storage means connected to the information communication network for storing the impedance Z0, the impedance Z1 and the identification number of the matching circuit corresponding to each plasma processing chamber ( Storage unit 7
3) is provided and the impedance data of each plasma processing chamber can be read from the storage means as needed at the time of maintenance, etc., so that the data of the product matching circuit manufactured for the shipped plasma processing device can be easily stored. It is possible to quickly check the maintenance inquiries from the user, and the circuit constants of the matching circuit created in the past of the plasma processing chamber can be easily searched from the past history. When returning to processing, the circuit constants described above can be used as a database when manufacturing a product matching circuit, and it is possible to shorten the design and manufacturing period of the matching circuit with low power loss corresponding to plasma processing.

【００２４】[0024]

【発明の実施の形態】以下、本発明に係るプラズマ処理
装置の整合装置設計システムの第１の実施形態を、図面
に基づいて説明する。 ［第１実施形態］図１は本実施形態のプラズマ処理装置
の整合装置設計システムの概略構成を示す概念図であ
り、マッチングボックス２内部の整合回路２Ａの構成が
分かるように図示してある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of a matching device design system for a plasma processing apparatus according to the present invention will be described below with reference to the drawings. [First Embodiment] FIG. 1 is a conceptual diagram showing a schematic configuration of a matching device design system for a plasma processing apparatus according to the present embodiment, and is shown so that the configuration of a matching circuit 2A inside a matching box 2 can be understood.

【００２５】この図において、事業所３００には、プラ
ズマ処理装置が設置されており、このプラズマ処理装置
のプラズマ処理室ＣＮと、高周波電源１との間にはイン
ピーダンス整合をとる整合回路（整合回路２Ａまたは整
合回路２Ｂ）が介挿される。各プラズマ処理に対するプ
ラズマ処理装置の立ち上げ時には、上記整合回路として
整合回路２Ａ（調整用整合回路）が使用されており、駆
動制御部５１，反射波測定部５０，調整量測定部５２に
より、インピーダンス整合のとれた時点での整合回路２
Ａの調整量情報がユーザ端末５３により、情報通信回線
Ｉを介して、整合回路を製作する会社４００のサーバ７
０に送信される。In this drawing, a plasma processing apparatus is installed in the business office 300, and a matching circuit (matching circuit) for impedance matching is provided between the plasma processing chamber CN of the plasma processing apparatus and the high frequency power source 1. 2A or matching circuit 2B) is inserted. At the time of starting the plasma processing apparatus for each plasma processing, the matching circuit 2A (adjustment matching circuit) is used as the matching circuit, and the drive control unit 51, the reflected wave measurement unit 50, and the adjustment amount measurement unit 52 allow the impedance to be adjusted. Matching circuit 2 at the time of matching
The server 7 of the company 400 that manufactures a matching circuit with the adjustment amount information of A via the information communication line I by the user terminal 53.
Sent to 0.

【００２６】サーバ７０は上記調整量情報を演算部７１
に出力し、演算部７１はこの調整量情報に基づきインピ
ーダンスＺ1を演算する。設計部７２は、上記インピー
ダンスＺ1に基づき、整合回路２Ｂ（製品整合回路）を
構成する素子の各パラメータ（回路定数）を演算する。
会社４００の作業者は、この演算された回路定数に基づ
き、整合回路２Ｂを製作し、作成された整合回路２Ｂを
事業所３００へ送る。そして、事業所３００の作業者
は、整合回路２Ａと整合回路２Ｂとを交換して、対応す
るプラズマ処理による生産を開始する。以下、この構成
について、詳細に説明する。The server 70 calculates the adjustment amount information from the calculation unit 71.
The calculation unit 71 calculates the impedance Z1 based on this adjustment amount information. The designing section 72 calculates each parameter (circuit constant) of the element forming the matching circuit 2B (product matching circuit) based on the impedance Z1.
The worker of the company 400 manufactures the matching circuit 2B based on the calculated circuit constant and sends the created matching circuit 2B to the business office 300. Then, the operator of the business establishment 300 replaces the matching circuit 2A and the matching circuit 2B and starts the production by the corresponding plasma processing. Hereinafter, this configuration will be described in detail.

【００２７】高周波電源１は、マッチングボックス２を
介してプラズマ処理室ＣＮに、プラズマ放電のための電
力を供給する。整合回路２Ａは、マッチングボックス２
内に格納され、高周波電源１の出力インピーダンスとプ
ラズマ処理室ＣＮの負荷インピーダンスとの整合をと
る。この整合回路２Ａは、調整用整合回路であり、プラ
ズマ処理室のインピーダンスＺ1の測定を行う構成とな
っている。すなわち、駆動制御部５１は、反射波測定部
５０の検出する反射波の電力値（例えば、スプリアス電
力として検出）が最小となるように、整合回路２Ａのロ
ードコンデンサ２５６及びチューニングコンデンサ２５
５の調整を行う。ここで、反射波測定部５０は、マッチ
ングボックス２と高周波電源１との間に介挿されてい
る。The high frequency power supply 1 supplies electric power for plasma discharge to the plasma processing chamber CN via the matching box 2. The matching circuit 2A is the matching box 2
The output impedance of the high frequency power supply 1 and the load impedance of the plasma processing chamber CN are matched with each other. The matching circuit 2A is an adjustment matching circuit, and is configured to measure the impedance Z1 of the plasma processing chamber. That is, the drive control unit 51 sets the load capacitor 256 and the tuning capacitor 25 of the matching circuit 2A so that the power value of the reflected wave detected by the reflected wave measurement unit 50 (for example, detected as spurious power) is minimized.
5. Adjust 5. Here, the reflected wave measurement unit 50 is interposed between the matching box 2 and the high frequency power supply 1.

【００２８】ロードコンデンサ２５６及びチューニング
コンデンサ２５５は、図示しないモータが回転され、調
整シャフトが駆動されることにより、各々キャパシタン
スの値が調整可能な可変コンデンサ（バリアブルコンデ
ンサ）である。ここで、駆動制御装置５１は、上記各モ
ータの回転量及び回転方向を制御させつつ、調整シャフ
トを駆動させることにより、上記バリアブルコンデンサ
（ロードコンデンサ２５６及びチューニングコンデンサ
２５５）の各々のキャパシタンス量を調整する。Each of the load capacitor 256 and the tuning capacitor 255 is a variable capacitor (variable capacitor) whose capacitance value can be adjusted by rotating an unillustrated motor and driving an adjusting shaft. Here, the drive control device 51 adjusts the capacitance amount of each of the variable capacitors (the load capacitor 256 and the tuning capacitor 255) by driving the adjustment shaft while controlling the rotation amount and the rotation direction of each motor. To do.

【００２９】整合回路２Ａの出荷時において、ロードコ
ンデンサ２５６及びチューニングコンデンサ２５５は、
整合回路を製作するメーカによりプラズマ処理室ＣＮの
インピーダンスＺ0に対応した初期値に設定されてい
る。ここで、図示しないプラズマ処理装置を製作するメ
ーカーは、整合回路を製作するメーカ（会社４００）へ
情報通信網Ｉにより、インピーダンスＺ0のデータを予
め送信する。なお、プラズマ処理装置を製作するメーカ
ーによっては、インピーダンスＺ0のデータが全く無
く、このため、整合回路２Ａについては整合回路を製作
するメーカーが経験的な何らかの初期値に設定して出荷
される場合もある。ここでは、プラズマ処理装置のメー
カーと整合回路のメーカーを別としたが、２つのメーカ
ーが同一であってもかまわないAt the time of shipment of the matching circuit 2A, the load capacitor 256 and the tuning capacitor 255 are
It is set to an initial value corresponding to the impedance Z0 of the plasma processing chamber CN by the manufacturer who manufactures the matching circuit. Here, the manufacturer of the plasma processing apparatus (not shown) transmits the impedance Z0 data in advance to the manufacturer (company 400) of the matching circuit by the information communication network I. Depending on the manufacturer of the plasma processing apparatus, there is no impedance Z0 data at all, so that the manufacturer of the matching circuit 2A may be shipped with the matching circuit 2A set to some empirical initial value. is there. Here, the manufacturer of the plasma processing apparatus and the manufacturer of the matching circuit are separated, but the two manufacturers may be the same.

【００３０】調整量測定部５２は、調整量測定器２０７
が検出した、駆動制御回路５１がインピーダンスＺ0の
位置からロードコンデンサ２５６の調整シャフトを駆動
させた変化量（調整量）、例えば、モータの回転量及び
回転方向を測定し、数値化を行い調整量データＤ１とす
る。同様に、調整量測定部５２は、調整量測定器２０８
が検出した、駆動制御回路５１がインピーダンスＺ0の
位置からチューニングコンデンサ２５５の調整シャフト
を駆動させた変化量（調整量）、例えば、モータの回転
量及び回転方向を測定し、数値化を行い調整量データＤ
２とする。The adjustment amount measuring unit 52 includes an adjustment amount measuring device 207.
Detected by, the drive control circuit 51 drives the adjustment shaft of the load capacitor 256 from the position of the impedance Z0 (adjustment amount), for example, the rotation amount and the rotation direction of the motor are measured and numerically adjusted. Let it be data D1. Similarly, the adjustment amount measuring unit 52 uses the adjustment amount measuring device 208.
Detected by the drive control circuit 51 from the position of the impedance Z0 to drive the adjustment shaft of the tuning capacitor 255 (adjustment amount), for example, the rotation amount and rotation direction of the motor are measured, and the adjustment amount is quantified. Data D
Set to 2.

【００３１】また、反射波測定部５０から入力される反
射波電力値が最小となった時点で、調整量測定部５２
は、整合がとれたことを示す駆動制御部５１からの制御
信号と共に、この調整量データＤ１，Ｄ２を、ユーザ端
末５３へ送信する。ユーザは、ユーザ端末５３の表示画
面において、整合回路２Ａにより高周波電源１とプラズ
マ処理室ＣＮとのインピーダンス整合がとれたことを確
認し、調整量データＤ１及びＤ２をサーバ７０へ送信す
る。Further, when the reflected wave power value input from the reflected wave measuring section 50 becomes the minimum, the adjustment amount measuring section 52.
Sends the adjustment amount data D1 and D2 to the user terminal 53 together with the control signal from the drive control unit 51 indicating that the matching has been achieved. On the display screen of the user terminal 53, the user confirms that the matching circuit 2A has achieved impedance matching between the high frequency power supply 1 and the plasma processing chamber CN, and sends the adjustment amount data D1 and D2 to the server 70.

【００３２】サーバ７０は、ユーザ端末５３と情報通信
回線Ｉを介して接続され、ユーザ端末５３との間で、各
種データの送受信を行う。ここで、情報通信回線Ｉは、
公衆回線網，専用回線網，インターネットなどにより構
成された情報通信網である。演算部７１は、サーバ７０
から入力される調整量データＤ１，Ｄ２に基づき、調整
されたロードコンデンサ２５６及びチューニングコンデ
ンサ２５５の各々の調整量分のキャパシタンスを演算す
る。The server 70 is connected to the user terminal 53 via the information communication line I, and transmits and receives various data to and from the user terminal 53. Here, the information communication line I is
It is an information communication network composed of a public line network, a dedicated line network, the Internet, and the like. The calculation unit 71 is a server 70.
Based on the adjustment amount data D1 and D2 input from the above, the capacitances of the adjusted load capacitors 256 and tuning capacitors 255 corresponding to the adjustment amounts are calculated.

【００３３】ここで、チューニングインダクタ２５４の
インダクタンス，このチューニングインダクタ２５４の
寄生高周波抵抗２５３の抵抗値，給電線の寄生インダク
タ１０２（整合回路２Ａまたは２Ｂの入力端子とロード
キャパシタ２０６の接点Ｐとの間の配線）のインダクタ
ンス，上記給電線の寄生抵抗１０１の抵抗値の各数値
と、ロードコンデンサ２５６及びチューニングコンデン
サ２５５のキャパシタンスの初期値とは、予めデータベ
ース７３に整合回路２Ａの識別番号に対応して格納され
ている。Here, the inductance of the tuning inductor 254, the resistance value of the parasitic high frequency resistance 253 of the tuning inductor 254, the parasitic inductor 102 of the feeder line (between the input terminal of the matching circuit 2A or 2B and the contact P of the load capacitor 206). Value of the parasitic resistance 101 of the power supply line, and the initial values of the capacitances of the load capacitor 256 and the tuning capacitor 255 correspond to the identification number of the matching circuit 2A in the database 73 in advance. It is stored.

【００３４】演算部７１は、ロードコンデンサ２５６に
おける、調整量データとキャパシタンスとの関係を示す
所定の関数またはルックアップテーブルに基づき、調整
量データＤ１に対応したキャパシタンスの数値を演算
し、この数値と初期値とを加算して、インピーダンス整
合のとれた時点におけるロードコンデンサ２５６のキャ
パシタンスを演算する。また、同様に、演算部７１は、
チューニングコンデンサ２５５における、調整量データ
とキャパシタンスとの関係を示す所定の関数またはルッ
クアップテーブルに基づき、調整量データＤ２に対応し
たキャパシタンスの数値を演算し、この数値と初期値
（インピーダンスＺ0のときのキャパシタンス）とを加
算（調整量が減少方向で有れば減算）して、インピーダ
ンス整合のとれた時点におけるチューニングコンデンサ
２５５の調整後のキャパシタンスを演算する。The calculation unit 71 calculates the numerical value of the capacitance corresponding to the adjustment amount data D1 based on a predetermined function or a look-up table showing the relationship between the adjustment amount data and the capacitance in the load capacitor 256, and the calculated value The initial value is added to calculate the capacitance of the load capacitor 256 when impedance matching is achieved. Similarly, the calculation unit 71
Based on a predetermined function or a lookup table indicating the relationship between the adjustment amount data and the capacitance in the tuning capacitor 255, the capacitance value corresponding to the adjustment amount data D2 is calculated, and this value and the initial value (at the time of impedance Z0 (Capacitance) is added (subtracted if the adjustment amount is in a decreasing direction) to calculate the adjusted capacitance of the tuning capacitor 255 at the time when impedance matching is achieved.

【００３５】ここで演算された各数値は、例えば、チュ
ーニングコンデンサ２５５がチューニングコンデンサ１
０５（図９）に対応し、ロードコンデンサ２５６がロー
ドコンデンサ１０６（図９）に対応している。ここでは
初期値に調整量を加算して求めたが、調整量測定器２０
８がチューニングコンデンサ２５５の調整位置情報を検
出する手段であれば、これに対応する関数またはルック
アップテーブルを用意して、調整量からキャパシタンス
を直接求めてもよい。For each numerical value calculated here, for example, the tuning capacitor 255 is the tuning capacitor 1
05 (FIG. 9), the load capacitor 256 corresponds to the load capacitor 106 (FIG. 9). Here, the adjustment amount is calculated by adding the adjustment amount to the initial value.
If 8 is a means for detecting the adjustment position information of the tuning capacitor 255, a function or a lookup table corresponding thereto may be prepared and the capacitance may be directly obtained from the adjustment amount.

【００３６】また、演算部７１は、チューニングインダ
クタ２５４のインダクタンス，このチューニングインダ
クタ２５４の寄生高周波抵抗２５３の抵抗値，給電板の
寄生インダクタ１０２のインダクタンス，給電板の寄生
抵抗１０１の抵抗値の各数値と、ロードコンデンサ２５
６及びチューニングコンデンサ２５５の演算されたキャ
パシタンスの各数値とから、インピーダンスＺ1（例え
ば、図９の回路定数とするとプラズマ処理室ＣＮのイン
ピーダンスＺ1は３.６Ω＋ｊ１.４Ωとなる）を演算す
る。ここで行われるインピーダンスＺ1の演算は、上記
演算用パラメータとインピーダンスＺ1との関係を示す
関数、またはこの演算パラメータとインピーダンスＺ1
との関係を示すルックアップテーブルの検索により行
う。Further, the arithmetic unit 71 numerically represents the inductance of the tuning inductor 254, the resistance value of the parasitic high frequency resistance 253 of the tuning inductor 254, the inductance of the parasitic inductor 102 of the power feeding plate, and the resistance value of the parasitic resistor 101 of the power feeding plate. And load capacitor 25
The impedance Z1 (for example, the impedance Z1 of the plasma processing chamber CN is 3.6Ω + j1.4Ω when the circuit constant of FIG. 9 is used) is calculated from the calculated capacitance value of 6 and the tuning capacitor 255. The calculation of the impedance Z1 performed here is a function indicating the relationship between the calculation parameter and the impedance Z1, or the calculation parameter and the impedance Z1.
This is done by searching a lookup table showing the relationship with.

【００３７】設計部７２は、上記インピーダンスＺ1，
インピーダンスＺ0，給電線の寄生インダクタ１０２の
インダクタンス，給電線の寄生抵抗１０１の抵抗値から
なる設計用パラメータに基づき、図２に示す製品用整合
回路２Ｂにおける、ロードコンデンサ２０６のキャパシ
タンス，チューニングインダクタ２０４のインダクタン
ス，チューニングコンデンサ２０５のキャパシタンスの
各設計回路定数を演算する。ここで行われる上記各回路
定数の演算は、上記設計用パラメータとこの各設計回路
定数との関係を示す関数、またはこの設計用パラメータ
と設計回路定数との関係を示すルックアップテーブルの
検索により行う。The design section 72 uses the impedance Z1,
Based on the design parameter consisting of the impedance Z0, the inductance of the parasitic inductor 102 of the power supply line, and the resistance value of the parasitic resistance 101 of the power supply line, the capacitance of the load capacitor 206 and the tuning inductor 204 of the product matching circuit 2B shown in FIG. Each design circuit constant of the inductance and the capacitance of the tuning capacitor 205 is calculated. The calculation of each circuit constant performed here is performed by searching a function indicating the relationship between the design parameter and each design circuit constant or a lookup table indicating the relationship between the design parameter and the design circuit constant. .

【００３８】設計部７２は、演算されたインピーダンス
Ｚ1の数値と、演算したロードコンデンサ２０６のキャ
パシタンス，チューニングインダクタ２０４のインダク
タンス，チューニングコンデンサ２０５のキャパシタン
スの各設計回路定数と、演算部７１に入力された調整量
データＤ１及びＤ２とを、プラズマ処理室ＣＮの識別番
号に対応させて、記憶部７３に記憶させる。記憶部７３
の各データの格納フォーマットを、図３及び図４に示
す。記憶部７３には、図３において示すように、各プラ
ズマ処理室の識別番号に対応させて、プラズマ処理室Ｃ
Ｎの製造番号、最新のインピーダンスＺ0，Ｚ1の値が記
憶されている。The design unit 72 inputs the calculated numerical value of the impedance Z 1, the calculated capacitance of the load capacitor 206, the inductance of the tuning inductor 204, and the capacitance of the tuning capacitor 205 into the calculation unit 71. The adjustment amount data D1 and D2 are stored in the storage unit 73 in association with the identification number of the plasma processing chamber CN. Storage unit 73
The storage formats of the respective data are shown in FIGS. 3 and 4. As shown in FIG. 3, the storage unit 73 stores the plasma processing chamber C corresponding to the identification number of each plasma processing chamber.
The serial number of N and the latest impedance values Z0 and Z1 are stored.

【００３９】また、記憶部７３には、図３に示す記憶フ
ォーマットの各上記識別番号に対応した下位層として、
図４に示すフォーマットにおいてデータが記憶されてい
る。すなわち、図４のフォーマットに示すように、識別
番号に対応して、ロードコンデンサの変化量データＤ
1，チューニングコンデンサの調整量データＤ２，この
ときのインピーダンスＺ1，チューニングインダクタ２
０４のインダクタンス，チューニングコンデンサ２０５
のキャパシタンス，ロードコンデンサ２０６のキャパシ
タンスとが、プラズマ処理毎の調整を行った日付に対応
して、時系列な履歴として記憶部７３に記憶されてい
る。In the storage unit 73, as a lower layer corresponding to each of the above identification numbers in the storage format shown in FIG.
Data is stored in the format shown in FIG. That is, as shown in the format of FIG. 4, the load capacitor change amount data D corresponding to the identification number.
1, tuning capacitor adjustment amount data D2, impedance Z1 at this time, tuning inductor 2
04 inductance, tuning capacitor 205
And the capacitance of the load capacitor 206 are stored in the storage unit 73 as a time-series history corresponding to the date of adjustment for each plasma processing.

【００４０】また、調整量測定部５２は、図３に示すよ
うに、プラズマ処理室ＣＮのインピーダンスＺ0の測定
を、所定の期間毎（例えば、１ヵ月毎）に行い、測定さ
れたインピーダンスＺ0をサーバ７０に送信し、サーバ
７３はこの最新のインピーダンスＺ0の数値を、識別番
号に対応させて、記憶部７３へ格納する。以下、整合回
路２Ｂ及びプラズマ処理室ＣＮの構成を示し、インピー
ダンスＺ0の測定方法について、図５を用いて説明す
る。図５は、本実施形態のプラズマ処理装置の概略構成
を示す図であり、上述したように、整合回路が整合回路
２Ｂに交換された後の構成を示している。Further, as shown in FIG. 3, the adjustment amount measuring unit 52 measures the impedance Z0 of the plasma processing chamber CN every predetermined period (for example, every one month), and measures the measured impedance Z0. The value is sent to the server 70, and the server 73 stores the latest value of the impedance Z0 in the storage unit 73 in association with the identification number. Hereinafter, the configuration of the matching circuit 2B and the plasma processing chamber CN will be shown, and the method of measuring the impedance Z0 will be described with reference to FIG. FIG. 5 is a diagram showing a schematic configuration of the plasma processing apparatus of this embodiment, and shows the configuration after the matching circuit is replaced with the matching circuit 2B as described above.

【００４１】ここで、本実施形態のプラズマ処理装置
は、ＣＶＤ（chemical vapor deposition）、スパッタ
リング、ドライエッチング、アッシング等のプラズマ処
理をおこなう１周波励起タイプのプラズマ処理装置とさ
れ、図５に示すように、プラズマを励起するための平行
平板型電極４，８を有するプラズマチャンバ（プラズマ
処理室）ＣＮと、この電極３に接続された高周波電源１
と、前記プラズマチャンバＣＮと前記高周波電源１との
インピーダンス整合を得るための整合回路２Ｂとを具備
する構成とされる。Here, the plasma processing apparatus of the present embodiment is a one-frequency excitation type plasma processing apparatus that performs plasma processing such as CVD (chemical vapor deposition), sputtering, dry etching, and ashing, as shown in FIG. Further, a plasma chamber (plasma processing chamber) CN having parallel plate electrodes 4 and 8 for exciting plasma, and a high frequency power source 1 connected to the electrode 3.
And a matching circuit 2B for obtaining impedance matching between the plasma chamber CN and the high frequency power supply 1.

【００４２】さらに詳細に説明すると、本実施形態のプ
ラズマ処理装置は、プラズマチャンバＣＮの上部に高周
波電源１に接続されたプラズマ励起電極（電極）４およ
びシャワープレート５が設けられ、プラズマチャンバＣ
Ｎの下部にはシャワープレート５に対向して被処理基板
１６を載置するサセプタ電極（電極）８が設けられてい
る。プラズマ励起電極（電極）４は、給電板（高周波電
力配電体）３および整合回路２Ｂを介して第１の高周波
電源１と接続されている。これらプラズマ励起電極４お
よび給電板３は、シャーシ２１に覆われるとともに、整
合回路２Ｂは導電体からなるマッチングボックス２の内
部に収納されている。給電板３としては、幅５０〜１０
０ｍｍ、厚さ０．５ｍｍ、長さ１００〜３００ｍｍの形
状を有する銅の表面に銀めっきを施したものが用いられ
ており、この給電板３は、後述する整合回路２Ａのチュ
ーニングコンデンサ２４の出力端子、および、プラズマ
励起電極４にそれぞれネジ止めされている。More specifically, in the plasma processing apparatus of this embodiment, a plasma excitation electrode (electrode) 4 connected to the high frequency power source 1 and a shower plate 5 are provided above the plasma chamber CN, and the plasma chamber C is connected.
Below the N, a susceptor electrode (electrode) 8 on which the substrate 16 to be processed is placed is provided facing the shower plate 5. The plasma excitation electrode (electrode) 4 is connected to the first high frequency power supply 1 via the power supply plate (high frequency power distributor) 3 and the matching circuit 2B. The plasma excitation electrode 4 and the power supply plate 3 are covered by the chassis 21, and the matching circuit 2B is housed inside the matching box 2 made of a conductor. The width of the power feeding plate 3 is 50 to 10
The surface of copper having a shape of 0 mm, a thickness of 0.5 mm and a length of 100 to 300 mm is silver-plated, and this power supply plate 3 is an output of the tuning capacitor 24 of the matching circuit 2A described later. It is screwed to the terminal and the plasma excitation electrode 4, respectively.

【００４３】また、プラズマ励起電極（カソード電極）
４の下側には凸部４ａが設けられるとともに、このプラ
ズマ励起電極（カソード電極）４の下には、多数の孔７
が形成されているシャワープレート５が凸部４ａに接し
て設けられている。これらプラズマ励起電極４とシャワ
ープレート５との間には空間６が形成されている。この
空間６にはガス導入管１７が接続されており、導体から
なるガス導入管１７の途中には絶縁体１７ａが挿入され
てプラズマ励起電極１４側とガス供給源側とが絶縁され
ている。Plasma excitation electrode (cathode electrode)
4 is provided with a convex portion 4a, and a large number of holes 7 are provided under the plasma excitation electrode (cathode electrode) 4.
The shower plate 5 in which is formed is provided in contact with the convex portion 4a. A space 6 is formed between the plasma excitation electrode 4 and the shower plate 5. A gas introduction pipe 17 is connected to the space 6, and an insulator 17a is inserted in the middle of the gas introduction pipe 17 made of a conductor to insulate the plasma excitation electrode 14 side from the gas supply source side.

【００４４】ガス導入管１７から導入されたガスは、シ
ャワープレート５の多数の孔７からチャンバ壁１０によ
り形成されたチャンバ室６０内に供給される。チャンバ
壁１０とプラズマ励起電極（カソード電極）４とは絶縁
体９により互いに絶縁されている。また、排気系の図示
は省略してある。一方、チャンバ室６０内には基板１６
を載置しプラズマ励起電極ともなるウエハサセプタ（サ
セプタ電極）８が設けられている。The gas introduced from the gas introducing pipe 17 is supplied from the many holes 7 of the shower plate 5 into the chamber 60 formed by the chamber wall 10. The chamber wall 10 and the plasma excitation electrode (cathode electrode) 4 are insulated from each other by an insulator 9. The illustration of the exhaust system is omitted. On the other hand, the substrate 16 is placed in the chamber 60.
A wafer susceptor (susceptor electrode) 8 on which the wafer is mounted and also serves as a plasma excitation electrode is provided.

【００４５】サセプタ電極（対向電極）８の下部中央に
は、シャフト１３が接続され、このシャフト１３がチャ
ンバ底部１０Ａを貫通して設けられるとともに、シャフ
ト１３の下端部とチャンバ底部１０Ａ中心部とがベロー
ズ１１により密閉接続されている。これら、ウエハサセ
プタ８およびシャフト１３はベローズ１１により上下動
可能となっており、プラズマ励起電極４，８間の距離の
調整ができる。これらサセプタ電極８とシャフト１３と
が接続されているため、サセプタ電極８，シャフト１
３，ベローズ１１，チャンバ底部１０Ａ，チャンバ壁１
０は直流的に同電位となっている。さらに、チャンバ壁
１０とシャーシ２１は接続されているため、チャンバ壁
１０，シャーシ２１，マッチングボックス２はいずれも
直流的に同電位となっている。A shaft 13 is connected to the center of the lower portion of the susceptor electrode (counter electrode) 8. The shaft 13 is provided so as to penetrate the chamber bottom portion 10A, and the lower end portion of the shaft 13 and the chamber bottom portion 10A center portion. It is hermetically connected by a bellows 11. The wafer susceptor 8 and the shaft 13 can be moved up and down by the bellows 11, and the distance between the plasma excitation electrodes 4 and 8 can be adjusted. Since the susceptor electrode 8 and the shaft 13 are connected, the susceptor electrode 8 and the shaft 1
3, bellows 11, chamber bottom 10A, chamber wall 1
0 has the same electric potential in terms of direct current. Further, since the chamber wall 10 and the chassis 21 are connected, the chamber wall 10, the chassis 21, and the matching box 2 are all at the same DC potential.

【００４６】ここで、整合回路２Ｂは、プラズマ処理室
ＣＮ内のプラズマ状態等の変化に対応してインピーダン
スを調整するために、その多くは複数の受動素子を具備
する構成とされている。整合回路２Ｂは、すでに述べた
ように、複数の受動素子として、整合回路２Ｂの入力端
子とロードキャパシタ２０６の接点との間に、寄生イン
ダクタ及び寄生抵抗を含み、チューニングインダクタ２
０４及びチューニングコンデンサ２０５が直列に設けら
れ、これらチューニングインダクタ２０４とチューニン
グコンデンサ２０５とには、並列にロードコンデンサ２
０６が接続され、このロードコンデンサ２０６の一端は
マッチングボックス２に接続されている。ここで、チュ
ーニングコンデンサ２０４は給電板３を介してプラズマ
励起電極４に接続されている（図５の点Ｂから符号ＣＮ
側をプラズマ処理室ＣＮととらえる）。マッチングボッ
クス２は、同軸ケーブル１Ａのシールド線に接続されて
おり、このシールド線が直流的にアースされている。こ
れにより、サセプタ電極８，シャフト１３，ベローズ１
１，チャンバ底部１０Ａ，チャンバ壁１０，シャーシ２
１，マッチングボックス２は接地電位に設定されること
になり、同時に、ロードコンデンサ２０６の一端も直流
的にアースされた状態となる。Here, most of the matching circuit 2B is configured to include a plurality of passive elements in order to adjust the impedance in response to changes in the plasma state in the plasma processing chamber CN. As described above, the matching circuit 2B includes, as a plurality of passive elements, a parasitic inductor and a parasitic resistance between the input terminal of the matching circuit 2B and the contact point of the load capacitor 206.
04 and tuning capacitor 205 are provided in series. The tuning inductor 204 and tuning capacitor 205 are connected in parallel to the load capacitor 2
06 is connected, and one end of the load capacitor 206 is connected to the matching box 2. Here, the tuning capacitor 204 is connected to the plasma excitation electrode 4 via the power feeding plate 3 (from point B in FIG.
The side is regarded as the plasma processing chamber CN). The matching box 2 is connected to the shield wire of the coaxial cable 1A, and this shield wire is grounded in a DC manner. As a result, the susceptor electrode 8, the shaft 13, the bellows 1
1, chamber bottom 10A, chamber wall 10, chassis 2
1, the matching box 2 is set to the ground potential, and at the same time, one end of the load capacitor 206 is also grounded in a DC manner.

【００４７】また、本実施形態のプラズマ処理装置にお
いては、１３．５６ＭＨｚ程度以上の周波数の電力、具
体的には、例えば１３．５６ＭＨｚ，２７．１２ＭＨ
ｚ，４０．６８ＭＨｚ等の周波数の電力を投入して、両
電極４，８の間でプラズマを生成し、このプラズマによ
り、サセプタ電極８に載置した基板１６にＣＶＤ（ che
mical vapor deposition）、ドライエッチング、アッシ
ング等のプラズマ処理をおこなう。このとき、高周波電
力は、高周波電源１から同軸ケーブル１Ａ，整合回路２
Ｂ，給電板３，プラズマ励起電極（カソード電極）４に
供給される。一方、高周波電流の経路を考えた場合、電
流はこれらを介してプラズマ空間（チャンバ室６０）を
経由した後、さらにもう一方の電極（サセプタ電極）
８，シャフト１３，ベローズ１１，チャンバ底部１０
Ａ，チャンバ壁１０を通る。その後、シャーシ２１，マ
ッチングボックス２，同軸ケーブル１Ａのシールド線を
通り、高周波電源１のアースに戻る。Further, in the plasma processing apparatus of this embodiment, electric power having a frequency of about 13.56 MHz or higher, specifically, for example, 13.56 MHz, 27.12 MH.
z, 40.68 MHz or the like power is applied to generate plasma between the electrodes 4 and 8, and the plasma causes the substrate 16 mounted on the susceptor electrode 8 to undergo CVD (che
Plasma treatment such as mical vapor deposition), dry etching, and ashing is performed. At this time, the high frequency power is supplied from the high frequency power supply 1 to the coaxial cable 1A and the matching circuit 2
B, the power feeding plate 3, and the plasma excitation electrode (cathode electrode) 4. On the other hand, when considering the path of the high-frequency current, the current passes through the plasma space (chamber chamber 60) through these and then the other electrode (susceptor electrode).
8, shaft 13, bellows 11, chamber bottom 10
A, passing through the chamber wall 10. After that, it passes through the chassis 21, the matching box 2, and the shielded wire of the coaxial cable 1A, and returns to the ground of the high frequency power supply 1.

【００４８】そして、プラズマ処理室ＣＮは上記構造の
ため、プラズマ放電におけるインピーダンスＺ1がガス
流量，ガスの種類，真空度、プラズマ励起電極４とサセ
プタ電極８との間の距離等により異なるため、プラズマ
処理毎に整合回路２Ｂの回路定数を最適化する必要があ
る。また、プラズマ処理を行うことにより、プラズマ処
理室ＣＮには熱的ストレス等がかかるため、プラズマ処
理室ＣＮの機械的寸法が変化し、インピータンスＺ0が
徐々に変化するばかりでなく、エッチングや成膜処理の
プラズマ処理で発生した生成物が、プラズマ処理室ＣＮ
の内壁に堆積することによってもインピーダンスＺ0が
徐々に変化していく。Since the plasma processing chamber CN has the above structure, the impedance Z1 in the plasma discharge varies depending on the gas flow rate, the type of gas, the degree of vacuum, the distance between the plasma excitation electrode 4 and the susceptor electrode 8, and so on. It is necessary to optimize the circuit constant of the matching circuit 2B for each process. Further, since the plasma processing chamber CN is subjected to thermal stress and the like by performing the plasma processing, the mechanical dimensions of the plasma processing chamber CN change, not only the impedance Z0 gradually changes, but also etching and formation. The product generated by the plasma processing of the film processing is the plasma processing chamber CN.
The impedance Z0 also gradually changes due to the accumulation on the inner wall of the.

【００４９】このインピーダンスＺ0へ変化により、プ
ラズマ室問に対して実効的に供給する電力が変化し、プ
ラズマ処理の結果が変化するため、本願発明において
は、インピーダンスＺ0をモニタすることにより、プラ
ズマ処理室ＣＮのメンテナンスの時期を判定し、常に安
定したデバイスの生産が行えるようにする。すなわち、
サーバ７０は、調整量測定部５２から送信されるインピ
ーダンスＺ0と、予めデータベースに設定されている、
メンテナンスが必要となるインピーダンス設定値とを比
較し、インピーダンスＺ0がこのインピーダンス設定値
を超えた場合、メンテナンスを行う必要があることを、
表示画面において作業者等に通知する。そして、上記通
知に基づき、メンテナンスでプラズマ処理室ＣＮ内の部
品交換を行うため、部品交換後にもインピーダンスＺ0
が上記インピーダンス設定値に保たれることを確認す
る。また、プラズマ処理室ＣＮはメンテナンス後に再び
熱履歴を経るために、機械的寸法の掲示変化等により、
インピーダンスＺ0が変動するので、これがインピーダ
ンス設定値に保たれていることを継続して確認する。By changing the impedance Z0, the electric power effectively supplied to the plasma chamber changes, and the result of the plasma processing changes. Therefore, in the present invention, the impedance Z0 is monitored to perform the plasma processing. The time for maintenance of the room CN is determined so that stable device production can always be performed. That is,
The server 70 has an impedance Z0 transmitted from the adjustment amount measuring unit 52 and a preset database,
Compare the impedance setting value that requires maintenance, and if the impedance Z0 exceeds this impedance setting value, indicate that maintenance is required.
Notify the worker etc. on the display screen. Then, based on the above notification, the parts in the plasma processing chamber CN are replaced for maintenance, so that the impedance Z0 is maintained even after the parts are replaced.
Is maintained at the above impedance setting value. In addition, since the plasma processing chamber CN undergoes a thermal history again after the maintenance, due to changes in the mechanical dimensions, etc.
Since the impedance Z0 fluctuates, it is continuously confirmed that this is maintained at the impedance setting value.

【００５０】プラズマ処理室ＣＮのインピーダンスＺ0
の測定は、図１及び図５に示すインピーダンス測定器Ａ
Ｎにより行う。調整量測定部５２は、所定の期間毎に、
インピーダンス測定器ＡＮがインピーダンスＺ0の測定
を行うよう制御する。このとき、調整量測定部５２は、
スイッチＳＷ１をオフ状態として整合回路２Ｂを給電板
３から切り離し、スイッチＳＷ２をオン状態として給電
板３の測定端子にインピーダンス測定器ＡＮを接続し、
インピーダンス測定器ＡＮにプラズマチャンバＣＮのイ
ンピーダンスＺ0を行わせる。したがって、プラズマチ
ャンバＣＮの測定範囲としては、整合回路２Ｂの受動素
子のうち出力最終段の受動素子の出力端位置で切り離し
た状態をその対象、すなわち、給電板３に接続されるチ
ューニングコンデンサ２０５の出力端位置ＰＲで、給電
板３と整合回路２Ｂの端子との接続をスイッチＳＷ１で
切り離した状態のプラズマチャンバＣＮを測定範囲とす
る。なお、スイッチＳＷ１から点Ｂ（図５）までのイン
ピーダンスと、スイッチＳＷ２から点Ｂまでのインピー
ダンスとは、一致するよう設計されている。Impedance Z0 of plasma processing chamber CN
Is measured by the impedance measuring instrument A shown in FIGS. 1 and 5.
N. The adjustment amount measuring unit 52, for each predetermined period,
The impedance measuring device AN is controlled to measure the impedance Z0. At this time, the adjustment amount measuring unit 52
The switch SW1 is turned off to disconnect the matching circuit 2B from the power feeding plate 3, the switch SW2 is turned on to connect the impedance measuring device AN to the measurement terminal of the power feeding plate 3,
The impedance measuring device AN is made to perform the impedance Z0 of the plasma chamber CN. Therefore, as the measurement range of the plasma chamber CN, the state where the passive element of the matching circuit 2B is disconnected at the output end position of the passive element at the final output stage is the target, that is, the tuning capacitor 205 connected to the power supply plate 3. At the output end position PR, the plasma chamber CN in which the connection between the power feeding plate 3 and the terminal of the matching circuit 2B is disconnected by the switch SW1 is set as the measurement range. The impedance from the switch SW1 to the point B (FIG. 5) and the impedance from the switch SW2 to the point B are designed to match.

【００５１】次に、図１、図２，図５及び図６を参照
し、第１の実施形態の動作例を説明する。図６は、図１
のプラズマ処理装置の整合回路設計システムの動作例を
説明するフローチャートである。ステップＳ１におい
て、事業所３００に納入されたプラズマ処理装置の立ち
上げ時の条件出しが、プラズマ放電された状態で行わ
れ、プラズマ処理に対応したプロセス条件（ガス流量，
ガスの種類，真空度等）が決定される。このとき、駆動
制御部５１は、プラズマ放電が発生している状態で、反
射波測定部５０で測定された反射波が最小となる状態、
すなわち、高周波電源１とプラズマ処理室ＣＮとの間の
インピーダンス整合がとれた状態となるように、整合回
路２Ａのチューニングコンデンサ２５５及びロードコン
デンサ２５６の各キャパシタンスの調整を行う。Next, an operation example of the first embodiment will be described with reference to FIGS. 1, 2, 5, and 6. 6 is shown in FIG.
4 is a flowchart illustrating an operation example of the matching circuit design system of the plasma processing apparatus of FIG. In step S1, the condition setting at the time of startup of the plasma processing apparatus delivered to the office 300 is performed in a state of plasma discharge, and process conditions (gas flow rate,
The type of gas, the degree of vacuum, etc.) are determined. At this time, the drive control unit 51 is in a state where the plasma discharge is generated and the reflected wave measured by the reflected wave measuring unit 50 is the minimum,
That is, the capacitances of the tuning capacitor 255 and the load capacitor 256 of the matching circuit 2A are adjusted so that the impedance matching between the high frequency power supply 1 and the plasma processing chamber CN is achieved.

【００５２】次に、ステップＳ２において、調整量測定
部５２は、調整量測定部２０７，２０８が各々測定し
た、駆動制御部５１が調整したロードコンデンサ２５
６，チューニングコンデンサ２５５の調整シャフトの調
整量を検出する。そして、ステップＳ３において、調整
量測定部５２は、ロードコンデンサ２５６，チューニン
グコンデンサ２５５の調整量を、それぞれ調整量データ
Ｄ1，変化量データＤ2として、ユーザ端末５３へ出力す
る。これにより、作業者は、ユーザ端末５３の表示画面
において、高周波電源１とプラズマ処理室ＣＮとの間の
インピーダンス整合がとれたことを確認し、整合回路２
Ｂの作成の要求と共に、これら調整量データＤ1，Ｄ2を
サーバ７０へ送信する。Next, in step S2, the adjustment amount measuring unit 52 measures the load capacitors 25 adjusted by the drive control unit 51 measured by the adjustment amount measuring units 207 and 208, respectively.
6. Detect the adjustment amount of the adjustment shaft of the tuning capacitor 255. Then, in step S3, the adjustment amount measuring unit 52 outputs the adjustment amounts of the load capacitor 256 and the tuning capacitor 255 to the user terminal 53 as the adjustment amount data D1 and the change amount data D2, respectively. Thereby, the operator confirms on the display screen of the user terminal 53 that impedance matching between the high frequency power supply 1 and the plasma processing chamber CN has been achieved, and the matching circuit 2
The adjustment amount data D1 and D2 are transmitted to the server 70 together with the request for creating B.

【００５３】次に、ステップＳ４において、演算部７１
は、サーバ７０から入力される変化量データＤ１，Ｄ２
に基づき、各々ロードコンデンサ２５６及びチューニン
グコンデンサ２５５の調整された変化分のキャパシタン
スを演算する。これにより、演算部７１は、ロードコン
デンサ２５６及びチューニングコンデンサ２５５の演算
されたキャパシタンスと、寄生抵抗１０１，寄生インダ
クタ１０２，チューニングインダクタ２５４のインダク
タンス，チューニングインダクタ２５４の寄生高周波抵
抗２５３の抵抗値とを用い、これら演算用パラメータと
インピーダンスとの対応を示す関数に基づき、インピー
ダンスＺ1を演算する。Next, in step S4, the arithmetic unit 71
Is the change amount data D1, D2 input from the server 70.
Based on the above, the capacitances of the adjusted changes of the load capacitor 256 and the tuning capacitor 255 are calculated. Accordingly, the calculation unit 71 uses the calculated capacitances of the load capacitor 256 and the tuning capacitor 255, the parasitic resistance 101, the parasitic inductor 102, the inductance of the tuning inductor 254, and the resistance value of the parasitic high frequency resistance 253 of the tuning inductor 254. The impedance Z1 is calculated based on the function indicating the correspondence between these calculation parameters and the impedance.

【００５４】次に、ステップＳ５において、設計部７２
は、上記演算されたインピーダンスＺ1，記憶部７３に
予め記憶されているインピーダンスＺ0，給電線の寄生
インダクタ１０２のインダクタンス，給電線の寄生抵抗
１０１の抵抗値の設計用パラメータを用い、これら設計
用パラメータと、整合回路におけるロードコンデンサの
キャパシタンス，チューニングインダクタのインダクタ
ンス，チューニングコンデンサのキャパシタンスの組み
合わせとの対応を示す関数に基づき、図２に示す整合回
路２Ｂにおける、ロードコンデンサ２０６のキャパシタ
ンス，チューニングインダクタ２０４のインダクタン
ス，チューニングコンデンサ２０５のキャパシタンスの
各設計回路定数を演算する。この設計回路定数は、整合
回路２Ｂの調整範囲内に、インピーダンスＺ0とインピ
ーダンスＺ1とが含まれる値とする。ここで、上記調整
範囲は、できればインピーダンスＺ0とインピーダンス
Ｚ1とが形成するインピーダンスの領域に対して対応し
た範囲を有し、かつ若干の余裕を有する範囲とする。Next, in step S5, the design unit 72
Is a parameter for designing the calculated impedance Z1, the impedance Z0 previously stored in the storage unit 73, the inductance of the parasitic inductor 102 of the power supply line, and the resistance value of the parasitic resistance 101 of the power supply line. And the capacitance of the tuning capacitor and the inductance of the tuning inductor in the matching circuit, the capacitance of the load capacitor 206 and the inductance of the tuning inductor 204 in the matching circuit 2B shown in FIG. , Each design circuit constant of the capacitance of the tuning capacitor 205 is calculated. This design circuit constant is a value that includes the impedance Z0 and the impedance Z1 within the adjustment range of the matching circuit 2B. Here, the above-mentioned adjustment range has a range corresponding to the impedance region formed by the impedance Z0 and the impedance Z1 if possible, and has a slight margin.

【００５５】そして、ステップＳ６において、作業者
は、得られた上記各回路定数に基づき、整合回路２Ｂを
設計し、この設計に基づき、整合回路２Ｂを製作する。
次に、ステップＳ７において、会社４００の作業者は、
製作した整合回路２Ｂを梱包して、事業所３００へ発送
する。そして、事業所３００の作業者は、整合回路２Ａ
をプラズマ処理装置から取り外し、送られてきた整合回
路２Ｂをプラズマ処理装置へ搭載し、デバイスの生産を
開始する。Then, in step S6, the operator designs the matching circuit 2B based on the obtained circuit constants and manufactures the matching circuit 2B based on this design.
Next, in step S7, the worker of the company 400
The produced matching circuit 2B is packed and shipped to the business office 300. Then, the operator of the business office 300 is
Is removed from the plasma processing apparatus, the sent matching circuit 2B is mounted on the plasma processing apparatus, and device production is started.

【００５６】ここで、最適化された図２の整合回路２Ｂ
を構成する素子の設計回路定数を、図７のスミスチャー
トで確認する。点Ａが整合回路２Ｂの入力側である高周
波電源１及び同軸ケーブル１Ａからなる電源系の特性イ
ンピーダンス「５０Ω」を示し、点Ｂが抵抗１０１によ
りインピーダンスが移動した点を示し、点Ｃがインダク
タ１０２によりインピーダンスが移動した点を示してい
る。同様に、点Ｆがロードキャパシタ２０６及び抵抗２
０３により移動した点を示し、点Ｇがチューニングイン
ダクタ２０４により移動した点を示している。この図７
のスミスチャートにおいて、点Ｈが最終的な整合回路２
Ｃの出力インピーダンスであり、プラズマ処理室ＣＮの
インピーダンス（負荷インピーダンス）に対して、共役
複素インピーダンスの数値となるため、点Ｈのインピー
ダンスＺ1*の数値は「３.６Ω−ｊ１.４Ω」となる。こ
こで、インピーダンスＺ1*は、インピーダンスＺ1の共
役複素インピーダンスとする。従って、チューニングコ
ンデンサ２０５により点Ｇから点Ｈに移動することによ
り、最終的に点Ａから点Ｈへのインピーダンスの整合が
行われる。Here, the optimized matching circuit 2B of FIG.
The design circuit constants of the elements constituting the above are confirmed on the Smith chart of FIG. Point A shows the characteristic impedance “50Ω” of the power supply system consisting of the high frequency power supply 1 and the coaxial cable 1A on the input side of the matching circuit 2B, point B shows the point where the impedance is moved by the resistor 101, and point C shows the inductor 102. Indicates that the impedance has moved. Similarly, the point F is the load capacitor 206 and the resistor 2
03 indicates the point moved, and point G indicates the point moved by the tuning inductor 204. This Figure 7
In the Smith chart of, the point H is the final matching circuit 2.
It is the output impedance of C and is a conjugate complex impedance value with respect to the impedance (load impedance) of the plasma processing chamber CN, so the value of the impedance Z1 * at the point H is “3.6Ω-j1.4Ω”. . Here, the impedance Z1 * is a conjugate complex impedance of the impedance Z1. Therefore, by moving from the point G to the point H by the tuning capacitor 205, the impedance matching from the point A to the point H is finally performed.

【００５７】ここで、チューニングインダクタ２０４の
インダクタンスが整合回路２Ａのチューニングコンダク
タのそれに比較して大幅に減少することにより、寄生高
周波抵抗２０３の抵抗値が減少し、ロードコンデンサ２
０５のキャパシタンスを大きくしなくとも、チューニン
グインダクタ２０４の円弧（インピーダンスチャート
上）とロードコンデンサ２０６の円弧（アドミタンスチ
ャート上）とが点Ｆで接する。インピーダンスＺ1（点
Ｈ）及びインピーダンスＺ0が判明しているため、チュ
ーニングインダクタ２０４のインダクタンスとチューニ
ングコンデンサ２０５のキャパシタンスとの調整可能な
範囲（Ｆ点とＧ点との間）を最適化することができ、調
整範囲を最低限に近い範囲に設定でき、整合のずれによ
って生ずるミスマッチロスを低減することができる。Here, since the inductance of the tuning inductor 204 is greatly reduced as compared with that of the tuning conductor of the matching circuit 2A, the resistance value of the parasitic high frequency resistance 203 is reduced and the load capacitor 2
Even if the capacitance of 05 is not increased, the arc of the tuning inductor 204 (on the impedance chart) and the arc of the load capacitor 206 (on the admittance chart) contact at point F. Since the impedance Z1 (point H) and the impedance Z0 are known, the adjustable range (between points F and G) between the inductance of the tuning inductor 204 and the capacitance of the tuning capacitor 205 can be optimized. The adjustment range can be set to a range close to the minimum, and the mismatch loss caused by the misalignment can be reduced.

【００５８】また、本発明における製品整合回路は、寄
生高周波抵抗２０３の抵抗値（０.２Ω）が従来の寄生
高周波抵抗１０３の抵抗値（２.７２Ω）に比較して、
１桁小さくなっているため、ここで消費される電力損失
も１桁に削減されることになり、大幅に電力損失を低下
させることになり、整合回路における回路損失を低減す
ることができる。Further, in the product matching circuit of the present invention, the resistance value of the parasitic high frequency resistance 203 (0.2Ω) is compared with the resistance value of the conventional parasitic high frequency resistance 103 (2.72Ω).
Since the power loss is reduced by one digit, the power loss consumed here is also reduced to one digit, which significantly reduces the power loss, and the circuit loss in the matching circuit can be reduced.

【００５９】上述したように、本発明の整合回路設計シ
ステムは、整合回路２Ａにより、使用するプラズマ処理
におけるプラズマ放電に対応するインピーダンスＺ1を
得ることができ、このインピーダンスＺ1に基づいて、
インピーダンスＺ1に最適な整合回路２Ｂを製作するた
め、整合のずれによって生ずるミスマッチロスや整合回
路における回路損失を全般的に削減することができ、プ
ラズマ処理装置の省エネルギー化を行うことができる。As described above, the matching circuit design system of the present invention can obtain the impedance Z1 corresponding to the plasma discharge in the plasma processing to be used by the matching circuit 2A, and based on this impedance Z1,
Since the matching circuit 2B that is most suitable for the impedance Z1 is manufactured, mismatch loss caused by misalignment of the matching and circuit loss in the matching circuit can be generally reduced, and energy saving of the plasma processing apparatus can be performed.

【００６０】これにより、プラズマ空間に対して実効的
に供給する電力を増加させることができ、プラズマ処理
の生産性を向上することができる。また、同じ処理結果
を得るために少ない投入電力で済むのでプラズマ処理装
置の消費電力を低減することもできる。以上、本発明の
一実施形態を図面を参照して詳述してきたが、具体的な
構成はこの実施形態に限られるものではなく、本発明の
要旨を逸脱しない範囲の設計変更等があっても本発明に
含まれる。例えば、図１のプラズマ装置の整合回路設計
システムにおいて、会社４００に設置されたサーバ７０
に演算部７１及び設計部７２を設け、サーバ７０を介し
て情報通信回線Ｉに接続させる構成として説明したが、
他の構成として、演算部７１を事業所３００に設定され
たユーザ端末５３に接続される構成としても良い。As a result, the electric power effectively supplied to the plasma space can be increased, and the productivity of plasma processing can be improved. In addition, since the same processing result is obtained and a small amount of input power is required, it is possible to reduce the power consumption of the plasma processing apparatus. Although one embodiment of the present invention has been described in detail above with reference to the drawings, the specific configuration is not limited to this embodiment, and there are design changes and the like within the scope not departing from the gist of the present invention. Also included in the present invention. For example, in the matching circuit design system of the plasma device of FIG. 1, the server 70 installed in the company 400.
In the above description, the arithmetic unit 71 and the designing unit 72 are provided and connected to the information communication line I via the server 70.
As another configuration, the calculation unit 71 may be connected to the user terminal 53 set in the business establishment 300.

【００６１】すなわち、演算部７１がユーザ端末５３を
介して、情報通信網Ｉに接続される構成としても良い。
この場合、演算部７１は、変化量測定部５２からの変化
量データＤ1，Ｄ2に基づき、インピーダンスＺ1を求め
る。ユーザは、このインピーダンスＺ1をユーザ端末５
３により、サーバ７０に送信する。そして、設計部７２
は、サーバ７０から入力されるインピーダンスＺ1を含
む設計用パラメータに基づいて、設計回路定数の演算を
行う。That is, the arithmetic unit 71 may be connected to the information communication network I via the user terminal 53.
In this case, the calculation unit 71 obtains the impedance Z1 based on the change amount data D1 and D2 from the change amount measuring unit 52. The user sets this impedance Z1 to the user terminal 5
3 to the server 70. And the design unit 72
Calculates the design circuit constant based on the design parameter including the impedance Z1 input from the server 70.

【００６２】また、図１のプラズマ処理装置の整合回路
設計システムにおいて、さらに他の構成として、演算部
７１及び設計部７２を事業所３００に設定されたユーザ
端末５３に接続される構成としてもよい。すなわち、演
算部７１及び設計部７２がユーザ端末５３を介して、情
報通信網Ｉに接続される構成としても良い。この場合、
演算部７１は、変化量測定部５２からの変化量データＤ
1，Ｄ2に基づき、インピーダンスＺ1を求める。Further, in the matching circuit design system of the plasma processing apparatus of FIG. 1, as another configuration, the arithmetic unit 71 and the design unit 72 may be connected to the user terminal 53 set in the business office 300. . That is, the arithmetic unit 71 and the design unit 72 may be connected to the information communication network I via the user terminal 53. in this case,
The calculation unit 71 uses the change amount data D from the change amount measuring unit 52.
The impedance Z1 is obtained based on 1 and D2.

【００６３】次に、設計部７２は、サーバ７０から入力
されるインピーダンスＺ1を含む設計用パラメータに基
づいて、設計回路定数の演算を行う。そして、ユーザ
は、この設計回路定数をユーザ端末５３により、サーバ
７０に送信する。上述した２つの他の構成は、演算部７
１と設計部７２との設置場所が異なるのみであり、それ
以外の、動作については、すでに述べた一実施形態と同
様である。また、上述した２つの他の構成は、効果につ
いても一実施形態と同様である。Next, the design unit 72 calculates the design circuit constant based on the design parameters including the impedance Z1 input from the server 70. Then, the user transmits this design circuit constant to the server 70 using the user terminal 53. The two other configurations described above are the same as the calculation unit 7
1 is different from the design unit 72 only in the installation location, and other than that, the operation is similar to that of the embodiment described above. Further, the two other configurations described above also have the same effects as the one embodiment.

【００６４】[0064]

【発明の効果】本願発明の整合回路設計システムによれ
ば、調整用整合回路により、使用するプラズマ処理にお
けるプラズマ放電に対応するインピーダンスＺ1を得る
ことができ、このインピーダンスＺ1に基づいて、イン
ピーダンスＺ1に最適な製品整合回路を製作するため、
整合のずれによって生ずるミスマッチロスや整合回路に
おける回路損失を全般的に削減することができ、プラズ
マ処理装置の省エネルギー化を行うことができ、プラズ
マ空間に対して実効的に供給する電力を増加させること
ができ、プラズマ処理の生産性を向上することができ
る。また、同じ処理結果を得るために少ない投入電力で
済むのでプラズマ処理装置の消費電力を低減することも
できる。According to the matching circuit design system of the present invention, the adjusting matching circuit can obtain the impedance Z1 corresponding to the plasma discharge in the plasma processing to be used, and based on this impedance Z1, the impedance Z1 is obtained. In order to manufacture the optimum product matching circuit,
Mismatch loss caused by misalignment and circuit loss in the matching circuit can be reduced as a whole, energy saving of the plasma processing apparatus can be achieved, and electric power effectively supplied to the plasma space can be increased. Therefore, the productivity of plasma processing can be improved. In addition, since the same processing result is obtained and a small amount of input power is required, it is possible to reduce the power consumption of the plasma processing apparatus.

【図面の簡単な説明】[Brief description of drawings]

【図１】 本発明によるプラズマ処理装置の整合回路設
計システムの構成を示す概念図である。FIG. 1 is a conceptual diagram showing the configuration of a matching circuit design system for a plasma processing apparatus according to the present invention.

【図２】 本発明における製品整合回路の構成を示す概
念図である。FIG. 2 is a conceptual diagram showing a configuration of a product matching circuit according to the present invention.

【図３】 図１における記憶部７３のデータの記憶フォ
ーマットを示す図である。FIG. 3 is a diagram showing a storage format of data in a storage unit 73 in FIG.

【図４】 図１における記憶部７３のデータの記憶フォ
ーマットを示す図である。4 is a diagram showing a storage format of data in a storage unit 73 in FIG.

【図５】 本発明によるプラズマ処理装置におけるプラ
ズマ処理室ユニットの概略構成を示す断面図である。FIG. 5 is a cross-sectional view showing a schematic configuration of a plasma processing chamber unit in the plasma processing apparatus according to the present invention.

【図６】 図１のプラズマ処理装置の整合回路設計シス
テムの動作を示すフローチャートである。6 is a flowchart showing the operation of the matching circuit design system of the plasma processing apparatus of FIG.

【図７】 図２の製品整合回路の各部のインピーダンス
の変化を示すスミスチャートである。7 is a Smith chart showing changes in impedance of each part of the product matching circuit of FIG.

【図８】 従来例によるプラズマ処理装置におけるプラ
ズマ処理室ユニットの概略構成を示す断面図である。FIG. 8 is a sectional view showing a schematic configuration of a plasma processing chamber unit in a plasma processing apparatus according to a conventional example.

【図９】 従来例による整合回路の構成を示す概念図で
ある。FIG. 9 is a conceptual diagram showing a configuration of a matching circuit according to a conventional example.

【図１０】 図９の整合回路の各部のインピーダンスの
変化を示すスミスチャートである。10 is a Smith chart showing a change in impedance of each part of the matching circuit of FIG.

【符号の説明】[Explanation of symbols]

１ 高周波電源 ２ マッチングボックス ２Ａ，２Ｂ，２Ｃ 整合回路 ３ 給電板 ５０ 反射波測定部 ５１ 駆動制御部 ５２ 調整量測定部 ５３ ユーザ端末 ７０ サーバ ７１ 演算部 ７２ 設計部 ７３ 記憶部 １０１ 寄生高周波抵抗 １０２ 寄生インダクタ ２０３，２５３ 寄生高周波抵抗 ２０４，２５４ チューニングインダクタ ２０５，２５５ チューニングコンデンサ ２０６，２５６ ロードコンデンサ ２０８ 調整量測定器 ３００，３０１，３０２ 事業所 ４００ 会社 ＡＮ インピーダンス測定器 ＣＮ プラズマ処理室 Ｉ 情報通信網 ＳＷ１，ＳＷ２ スイッチ 1 high frequency power supply 2 matching boxes 2A, 2B, 2C matching circuit 3 power supply board 50 Reflected wave measurement unit 51 Drive controller 52 Adjustment amount measuring unit 53 User terminal 70 servers 71 arithmetic unit 72 Design Department 73 Memory 101 Parasitic high frequency resistance 102 parasitic inductor 203,253 Parasitic high frequency resistance 204,254 Tuning inductor 205,255 Tuning capacitor 206,256 load capacitors 208 Adjustment amount measuring device 300,301,302 establishments 400 companies AN impedance measuring instrument CN plasma processing chamber I Information and communication network SW1, SW2 switch

───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊谷 雅 東京都大田区雪谷大塚町１番７号 アルプ ス電気株式会社内 (72)発明者 大見 忠弘 宮城県仙台市青葉区米ケ袋２−１−17− 301 Ｆターム(参考） 4G075 AA30 BC02 BC04 BC06 BC10 DA02 EB41 EC21 EC30 EE02 EE12 FA01 FA12 4K030 FA01 KA30 5F004 BA04 BB11 BD01 BD04 BD05 CA03 CB07 5F045 AA08 DP03 EB02 EH01 EH13 EH19 GB01 GB08    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Masaru Kumagai             1-7 Aki, Otsuka-cho, Yukiya, Ota-ku, Tokyo             Su Electric Co., Ltd. (72) Inventor Tadahiro Omi             2-1-17 Yonekebukuro, Aoba-ku, Sendai City, Miyagi Prefecture             301 F-term (reference) 4G075 AA30 BC02 BC04 BC06 BC10                       DA02 EB41 EC21 EC30 EE02                       EE12 FA01 FA12                 4K030 FA01 KA30                 5F004 BA04 BB11 BD01 BD04 BD05                       CA03 CB07                 5F045 AA08 DP03 EB02 EH01 EH13                       EH19 GB01 GB08

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 高周波電源と、プラズマ処理室と、前記
高周波電源と前記プラズマ処理室との間のインピーダン
ス整合を行う整合回路の回路定数を抽出する調整用整合
回路を有し、前記プラズマ処理室の負荷インピーダンス
に対応したインピーダンス整合を行う回路定数を、前記
調整用整合回路により、使用するプラズマ処理毎に抽出
し、この回路定数に基づいて製品整合回路を製作し、プ
ラズマ処理に対応したこの製品整合回路を、前記高周波
電源と前記プラズマ処理室との間に介挿される整合回路
として用いることを特徴とするプラズマ処理装置。1. A plasma processing chamber, comprising: a high frequency power supply; a plasma processing chamber; and an adjustment matching circuit for extracting a circuit constant of a matching circuit for impedance matching between the high frequency power supply and the plasma processing chamber. The circuit constants for impedance matching corresponding to the load impedance of are extracted for each plasma processing to be used by the adjustment matching circuit, a product matching circuit is manufactured based on these circuit constants, and this product corresponding to the plasma processing is manufactured. A plasma processing apparatus, wherein a matching circuit is used as a matching circuit inserted between the high frequency power supply and the plasma processing chamber. 【請求項２】 前記製品整合回路が、インピーダンス整
合の調整範囲として、前記プラズマ処理室のプラズマ放
電前のインピーダンスＺ0と、プラズマ放電後のプラズ
マ処理室のインピーダンスＺ1とを含めた範囲を有する
ことを特徴とする請求項１記載のプラズマ処理装置。2. The product matching circuit has, as an impedance matching adjustment range, a range including an impedance Z0 of the plasma processing chamber before plasma discharge and an impedance Z1 of the plasma processing chamber after plasma discharge. The plasma processing apparatus according to claim 1, which is characterized in that. 【請求項３】 前記プラズマ処理室に、このプラズマ処
理室のインピーダンスＺ0を測定する測定端子が設けら
れていることを特徴とする請求項１記載のプラズマ処理
装置。3. The plasma processing apparatus according to claim 1, wherein the plasma processing chamber is provided with a measuring terminal for measuring an impedance Z0 of the plasma processing chamber. 【請求項４】 出力インピーダンスが内部の可変受動素
子の調整により制御される調整用整合回路と、この可変
受動素子が駆動手段により調整される調整量を測定する
調整量測定手段と、プラズマ放電時に高周波電源から供
給される電力に対する反射波を測定する反射波測定手段
と、前記反射波を入力し、この反射波が最小となる状態
に前記可変受動素子を前記駆動手段を用いて制御する駆
動制御手段と、前記反射波を最小とした調整量に基づ
き、前記プラズマ処理装置のプラズマ処理室のプラズマ
放電後のインピーダンスＺ1を演算する演算手段と、こ
のインピーダンスＺ１に基づき、製品整合回路を構成す
る素子の回路定数を演算して整合回路を設計する設計手
段とを具備し、前記各手段が通信手段を介して、情報通
信網により各々接続されることを特徴とするプラズマ処
理装置の整合回路設計システム。4. A matching circuit for adjustment whose output impedance is controlled by adjusting an internal variable passive element, an adjustment amount measuring means for measuring an adjustment amount by which this variable passive element is adjusted by a driving means, and a plasma discharge time. Reflected wave measuring means for measuring a reflected wave with respect to electric power supplied from a high frequency power source, and drive control for inputting the reflected wave and controlling the variable passive element using the driving means in a state where the reflected wave is minimized. Means for calculating the impedance Z1 after plasma discharge in the plasma processing chamber of the plasma processing apparatus based on the adjustment amount that minimizes the reflected wave, and an element forming a product matching circuit based on the impedance Z1. And a design means for designing a matching circuit by calculating the circuit constants of 1., each of the means being connected to each other through an information communication network via a communication means. Matching circuit design system of the plasma processing apparatus according to claim Rukoto. 【請求項５】 前記プラズマ処理室に、このプラズマ処
理室のプラズマ放電前のインピーダンスＺ0を測定する
インピーダンス測定手段が設けられており、この測定手
段がこの測定端子により測定したＺ0を、前記設計手段
へ出力することを特徴とする請求項４記載のプラズマ処
理装置の整合回路設計システム。5. The plasma processing chamber is provided with impedance measuring means for measuring an impedance Z0 of the plasma processing chamber before plasma discharge, and the design means measures Z0 measured by the measuring terminal. The matching circuit design system for the plasma processing apparatus according to claim 4, wherein 【請求項６】 前記インピーダンスＺ0，前記インピー
ダンスＺ1及び前記整合回路の識別番号を、前記プラズ
マ処理室毎に対応して記憶する、前記情報通信網に接続
された記憶手段を有することを特徴とする請求項４また
は請求項５に記載のプラズマ処理装置の整合回路設計シ
ステム。6. A storage means connected to the information communication network for storing the impedance Z0, the impedance Z1 and the identification number of the matching circuit corresponding to each plasma processing chamber. A matching circuit design system for a plasma processing apparatus according to claim 4 or 5.