JP2003258009A - Semiconductor device and its manufacturing method, circuit board and electronic device - Google Patents

Semiconductor device and its manufacturing method, circuit board and electronic device

Info

Publication number
JP2003258009A
JP2003258009A JP2002059147A JP2002059147A JP2003258009A JP 2003258009 A JP2003258009 A JP 2003258009A JP 2002059147 A JP2002059147 A JP 2002059147A JP 2002059147 A JP2002059147 A JP 2002059147A JP 2003258009 A JP2003258009 A JP 2003258009A
Authority
JP
Japan
Prior art keywords
semiconductor device
conductive portion
manufacturing
substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002059147A
Other languages
Japanese (ja)
Other versions
JP3972182B2 (en
Inventor
Toshiki Nakayama
敏紀 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002059147A priority Critical patent/JP3972182B2/en
Publication of JP2003258009A publication Critical patent/JP2003258009A/en
Application granted granted Critical
Publication of JP3972182B2 publication Critical patent/JP3972182B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To easily manufacture a semiconductor device by which three- dimensional mounting can be achieved. <P>SOLUTION: The method for manufacturing a semiconductor device includes a step (a) for electrically connecting a semiconductor chip 20 with conductive parts 14 on a substrate 10 supporting the conductive parts 14, a step (b) for electrically connecting bumps 30 with the conductive parts 14 in a region outside the semiconductor chip 20 in such a way that they are higher than at least the semiconductor chip 20, a step (c) for forming a space 54 of a sealant 40 by sandwiching the substrate 10 and the bumps 30 by molds 50 and 52, and a step (d) for sealing the semiconductor chip 20 by filling the space 54 with the sealant 40 and exposing parts of the bumps 30 which are in contact with the molds 50 and 52 from the sealant 40. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and its manufacturing method, a circuit board, and an electronic device.

【０００２】[0002]

【発明の背景】高密度化を図るために三次元実装を実現
した半導体装置が開発されている。例えば、半導体チッ
プ同士を積み重ねる構造では、各半導体チップにワイヤ
ボンディングすることで電気的な接続を図ることが多
い。しかしながら、これによれば、電極を露出させるた
めに半導体チップの外形が制限されるので、多数の半導
体チップを積み重ねるには限界があった。BACKGROUND OF THE INVENTION A semiconductor device realizing three-dimensional mounting has been developed in order to increase the density. For example, in a structure in which semiconductor chips are stacked, electrical connection is often achieved by wire bonding to each semiconductor chip. However, according to this, the outer shape of the semiconductor chip is limited to expose the electrodes, and thus there is a limit to stacking a large number of semiconductor chips.

【０００３】本発明は、上述した課題を解決するための
ものであり、その目的は、三次元実装を実現できる半導
体装置を簡単に製造することにある。The present invention is intended to solve the above problems, and an object thereof is to easily manufacture a semiconductor device capable of realizing three-dimensional mounting.

【０００４】[0004]

【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、（ａ）半導体チップを、導電部を
支持する基板上で前記導電部に電気的に接続させ、
（ｂ）バンプを、前記基板における前記半導体チップの
外側の領域で、少なくとも前記半導体チップよりも高く
なるように前記導電部に電気的に接続させ、（ｃ）型に
よって前記基板及び前記バンプを挟むことで封止材の空
間を形成し、（ｄ）前記空間に前記封止材を充填するこ
とで、前記半導体チップを封止するとともに、前記バン
プの前記型に接触する部分を前記封止材から露出させる
ことを含む。(1) In a method of manufacturing a semiconductor device according to the present invention, (a) a semiconductor chip is electrically connected to a conductive portion on a substrate supporting the conductive portion,
(B) The bump is electrically connected to the conductive portion in a region of the substrate outside the semiconductor chip so as to be at least higher than the semiconductor chip, and the substrate and the bump are sandwiched by the type (c). To form a space for the encapsulant, and (d) fill the space with the encapsulant to encapsulate the semiconductor chip and to form a portion of the bump in contact with the mold with the encapsulant. Including exposed from.

【０００５】本発明によれば、型によって基板及びバン
プを挟むことで形成した空間に封止材を充填する。バン
プの型に接触する部分には封止材が設けられない。その
ため、半導体チップを封止する封止部のうち、導電部と
は反対の面からバンプを露出させることができる。した
がって、封止部のうち、導電部の面とバンプの面との両
方から簡単に電気的な導通を図ることが可能になる。According to the present invention, the space formed by sandwiching the substrate and the bump by the mold is filled with the sealing material. No encapsulant is provided on the bump contacting the mold. Therefore, the bump can be exposed from the surface of the sealing portion that seals the semiconductor chip, the surface being opposite to the conductive portion. Therefore, it is possible to easily establish electrical conduction from both the surface of the conductive portion and the surface of the bump in the sealing portion.

【０００６】（２）この半導体装置の製造方法におい
て、前記（ａ）工程で、前記半導体チップを電極が形成
された面を前記基板とは反対側に向けて配置し、前記電
極及び前記導電部をワイヤボンディングしてもよい。(2) In this method of manufacturing a semiconductor device, in the step (a), the semiconductor chip is arranged so that the surface on which the electrode is formed faces the side opposite to the substrate, and the electrode and the conductive portion. May be wire-bonded.

【０００７】これによれば、半導体チップを基板にフェ
ースアップ実装してもよい。According to this, the semiconductor chip may be mounted face-up on the substrate.

【０００８】（３）この半導体装置の製造方法におい
て、前記（ａ）工程で、前記半導体チップを電極が形成
された面を前記基板に向けて配置してもよい。(3) In this method of manufacturing a semiconductor device, in the step (a), the semiconductor chip may be arranged with the surface on which the electrodes are formed facing the substrate.

【０００９】これによれば、半導体チップを基板にフェ
ースダウン実装してもよい。According to this, the semiconductor chip may be mounted face down on the substrate.

【００１０】（４）この半導体装置の製造方法におい
て、前記（ｄ）工程後に、前記基板を剥がすことで、前
記導電部を露出させることをさらに含んでもよい。(4) In this method of manufacturing a semiconductor device, after the step (d), the substrate may be peeled off to expose the conductive portion.

【００１１】これによれば、簡単に導電部を露出させる
ことができる。According to this, the conductive portion can be easily exposed.

【００１２】（５）この半導体装置の製造方法におい
て、前記（ａ）工程で、複数の前記半導体チップを、前
記基板上で平面的に並べて配置し、前記（ｄ）工程後
に、（ｅ）前記封止材を切断することで、それぞれの前
記半導体チップを備える個片にすることをさらに含んで
もよい。(5) In this method of manufacturing a semiconductor device, in the step (a), a plurality of the semiconductor chips are arranged in a plane on the substrate, and after the step (d), the step (e) is performed. The method may further include cutting the sealing material into individual pieces each including the semiconductor chip.

【００１３】これによれば、複数の半導体装置を同時に
製造することができるので、生産性が向上する。According to this, since a plurality of semiconductor devices can be manufactured at the same time, productivity is improved.

【００１４】（６）この半導体装置の製造方法におい
て、前記導電部は、２以上の前記半導体チップに電気的
に接続される共通の導電部を含み、前記（ｅ）工程で、
前記封止材を、前記バンプのうち前記共通の導電部に形
成された共通のバンプごと切断してもよい。(6) In this method of manufacturing a semiconductor device, the conductive portion includes a common conductive portion electrically connected to two or more of the semiconductor chips, and in the step (e),
You may cut | disconnect the said sealing material with the common bump formed in the said common conductive part among the said bumps.

【００１５】これによれば、製造工程中に形成した１つ
の導電部及びバンプから、平面的に複数の電気的な接続
部を形成することができるので、生産性が向上する。According to this, a plurality of electrical connection portions can be formed in a plane from one conductive portion and bump formed during the manufacturing process, so that productivity is improved.

【００１６】（７）この半導体装置の製造方法におい
て、前記導電部は、複数のランドを含み、前記（ｂ）工
程で、それぞれの前記ランドに前記バンプを形成しても
よい。(7) In this method of manufacturing a semiconductor device, the conductive portion may include a plurality of lands, and the bumps may be formed on each of the lands in the step (b).

【００１７】（８）この半導体装置の製造方法におい
て、前記（ｂ）工程で、複数の前記バンプを積み重ねら
れることで、少なくとも前記半導体チップよりも高くし
てもよい。(8) In this method of manufacturing a semiconductor device, at least the semiconductor chip may be made higher by stacking a plurality of the bumps in the step (b).

【００１８】これによれば、所望の高さのバンプを簡単
に形成することができる。According to this, the bump having a desired height can be easily formed.

【００１９】（９）本発明に係る半導体装置は、上記方
法によって製造されてなる。(9) The semiconductor device according to the present invention is manufactured by the above method.

【００２０】（１０）本発明に係る半導体装置は、半導
体チップと、前記半導体チップの少なくとも一部を封止
する封止部と、前記封止部の第１の面のうち、前記半導
体チップの外側の領域に露出してなり、前記封止部内で
ワイヤを介して前記半導体チップと電気的に接続されて
なる導電部と、前記封止部の前記第１の面とは反対の第
２の面のうち、前記導電部の露出部と重なる領域に露出
してなり、前記封止部内で前記導電部から突起してなる
バンプと、を含む。(10) In the semiconductor device according to the present invention, a semiconductor chip, a sealing portion that seals at least a part of the semiconductor chip, and a first surface of the sealing portion, of the semiconductor chip, A conductive part exposed in an outer region and electrically connected to the semiconductor chip via a wire in the sealing part, and a second part opposite to the first surface of the sealing part. Bumps that are exposed in a region of the surface that overlaps the exposed portions of the conductive portion and that protrude from the conductive portion inside the sealing portion.

【００２１】本発明によれば、半導体チップを封止する
封止部のうち、第１及び第２の面の両方から電気的な導
通を図ることができる。According to the present invention, electrical continuity can be achieved from both the first and second surfaces of the sealing portion that seals the semiconductor chip.

【００２２】（１１）この半導体装置において、前記導
電部を支持し、前記半導体チップがフェースアップ実装
された基板をさらに含み、前記基板には、前記導電部を
露出させる穴が形成されてもよい。(11) In this semiconductor device, the semiconductor device may further include a substrate that supports the conductive portion and on which the semiconductor chip is mounted face up, and the substrate may have a hole for exposing the conductive portion. .

【００２３】（１２）この半導体装置において、前記穴
には、導電材料が埋められてもよい。(12) In this semiconductor device, the hole may be filled with a conductive material.

【００２４】これによれば、穴に導電材料が埋められて
いるので、例えば複数の半導体装置を上下に電気的に接
続しやすくなる。According to this, since the hole is filled with the conductive material, it becomes easy to electrically connect, for example, a plurality of semiconductor devices vertically.

【００２５】（１３）この半導体装置において、前記バ
ンプ及び前記導電部は、前記封止部の側部に露出しても
よい。(13) In this semiconductor device, the bump and the conductive portion may be exposed at a side portion of the sealing portion.

【００２６】（１４）本発明に係る半導体装置は、上記
半導体装置が積み重ねられている。(14) In the semiconductor device according to the present invention, the above semiconductor devices are stacked.

【００２７】（１５）本発明に係る回路基板は、上記半
導体装置が実装されている。(15) A circuit board according to the present invention is mounted with the above semiconductor device.

【００２８】（１６）本発明に係る電子機器は、上記半
導体装置を有する。(16) An electronic device according to the present invention has the above semiconductor device.

【００２９】[0029]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments.

【００３０】（第１の実施の形態）図１〜図９は、本発
明の第１の実施の形態に係る半導体装置及びその製造方
法を示す図である。(First Embodiment) FIGS. 1 to 9 are views showing a semiconductor device and a method of manufacturing the same according to a first embodiment of the present invention.

【００３１】図１は、基板に複数の半導体チップが搭載
された図であり、導電部及びワイヤは省略してある。図
２は、図１の部分平面図である。図３は、図２のIII‐I
II線断面図である。FIG. 1 is a diagram in which a plurality of semiconductor chips are mounted on a substrate, and a conductive portion and wires are omitted. FIG. 2 is a partial plan view of FIG. FIG. 3 shows III-I of FIG.
It is a II sectional view.

【００３２】図１に示すように、基板１０に複数の半導
体チップ２０を搭載する。基板１０は、複数の半導体チ
ップ２０の搭載領域１２を有する。すなわち、本実施の
形態では、複数の半導体装置を一括して製造する。複数
の搭載領域１２は、図１に示すように複数行複数列（マ
トリクス状）に配置されてもよい。変形例として、基板
１０は１つの半導体チップ２０の搭載領域１２を有し、
１つの半導体装置を製造してもよい。As shown in FIG. 1, a plurality of semiconductor chips 20 are mounted on the substrate 10. The substrate 10 has a mounting region 12 for mounting a plurality of semiconductor chips 20. That is, in this embodiment, a plurality of semiconductor devices are manufactured collectively. The plurality of mounting areas 12 may be arranged in a plurality of rows and a plurality of columns (in a matrix) as shown in FIG. As a modification, the substrate 10 has a mounting area 12 for one semiconductor chip 20,
You may manufacture one semiconductor device.

【００３３】本実施の形態では、基板１０は、後工程で
剥離されるものである。基板１０の材料は限定されない
が、剥離できる程度の可撓性を有することが好ましい。
例えば、基板１０は、テープであってもよい。また、基
板１０は、エネルギー（例えば光（紫外線など））を加
えることで保持力が低下する性質を有してもよい。例え
ば、基板１０は、紫外線硬化型の樹脂で形成してもよ
い。In the present embodiment, the substrate 10 is peeled off in a post process. The material of the substrate 10 is not limited, but it is preferable that the substrate 10 has flexibility enough to allow peeling.
For example, the substrate 10 may be a tape. In addition, the substrate 10 may have a property that the holding power is lowered by applying energy (for example, light (eg, ultraviolet ray)). For example, the substrate 10 may be formed of an ultraviolet curable resin.

【００３４】基板１０として、半導体装置用基板（パッ
ケージングに使用される基板）を使用することができ
る。基板１０は、有機系の材料（例えばポリイミドテー
プ）で形成してもよい。As the substrate 10, a semiconductor device substrate (a substrate used for packaging) can be used. The substrate 10 may be formed of an organic material (for example, polyimide tape).

【００３５】図２に示すように、基板１０には、導電部
１４が設けられている。導電部１４は、半導体チップ２
０（又は搭載領域１２）の外側の領域に形成されてい
る。図２に示す例では、導電部１４は、半導体チップ２
０の外側の領域のみに形成されている。変形例として、
導電部１４は、半導体チップ２０の外側の領域だけでな
く、内側の領域（搭載領域１２）に至るように形成され
てもよい。As shown in FIG. 2, a conductive portion 14 is provided on the substrate 10. The conductive portion 14 is the semiconductor chip 2
It is formed in a region outside 0 (or the mounting region 12). In the example shown in FIG. 2, the conductive portion 14 is the semiconductor chip 2
It is formed only in the region outside 0. As a modification,
The conductive portion 14 may be formed not only in the outer region of the semiconductor chip 20 but also in the inner region (mounting region 12).

【００３６】導電部１４は、半導体装置の製造に使用さ
れる配線パターンと同一材料及び同一方法で形成しても
よい。導電部１４の材料として、例えば、銅（Ｃｕ）、
クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、
チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミ
ニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タン
グステン（Ｗ）などのうち少なくともいずれか１つを使
用してもよい。導電部１４の形成方法として、例えば、
フォトリソグラフィ技術を適用した後にエッチングして
もよいし、スパッタリングを適用してもよいし、アディ
ティブ法を適用してもよい。導電部１４は、接着材料
（図示しない）を介して基板１０に貼り付けられて３層
基板を構成してもよいし、接着材料なしで基板１０に形
成して２層基板を構成してもよい。The conductive portion 14 may be formed of the same material and the same method as the wiring pattern used for manufacturing the semiconductor device. As the material of the conductive portion 14, for example, copper (Cu),
Chrome (Cr), titanium (Ti), nickel (Ni),
At least one of titanium tungsten (Ti-W), gold (Au), aluminum (Al), nickel vanadium (NiV), and tungsten (W) may be used. As a method of forming the conductive portion 14, for example,
After applying the photolithography technique, etching may be applied, sputtering may be applied, or an additive method may be applied. The conductive portion 14 may be attached to the substrate 10 via an adhesive material (not shown) to form a three-layer substrate, or may be formed on the substrate 10 without an adhesive material to form a two-layer substrate. Good.

【００３７】本実施の形態では、後工程で導電部１４と
基板１０とを剥離する。そのため、導電部１４の材料及
び形成方法として、基板１０から剥離しやすい材料及び
形成方法を選ぶことが好ましい。例えば、導電部１４を
紫外線硬化型の接着材料によって基板１０に保持させて
おき、後工程で紫外線を照射して基板１０を剥離しても
よい。In this embodiment, the conductive portion 14 and the substrate 10 are peeled off in a post process. Therefore, it is preferable to select a material and a method of forming the conductive portion 14 that are easily separated from the substrate 10. For example, the conductive portion 14 may be held on the substrate 10 with an ultraviolet curable adhesive material, and the substrate 10 may be peeled off by irradiating with ultraviolet light in a later step.

【００３８】図２に示すように、導電部１４はランドで
あってもよい。図２に示す例では、１つの半導体チップ
２０に対応して、複数のランドが設けられている。複数
のランドは、半導体チップ２０の周囲（例えば半導体チ
ップの対向する２辺の側）に複数行複数列（マトリクス
状）に配置してもよい。こうすることで、導電部１４の
ピッチ変換が可能になる。したがって、半導体装置の電
気的な接続部を一定の面として提供することができ、設
計自由度が大幅に向上する。なお、変形例として、導電
部１４は、所望の形状にパターニングされた配線パター
ンであってもよい。As shown in FIG. 2, the conductive portion 14 may be a land. In the example shown in FIG. 2, a plurality of lands are provided corresponding to one semiconductor chip 20. The plurality of lands may be arranged in a plurality of rows and a plurality of columns (in a matrix) around the semiconductor chip 20 (for example, on two sides of the semiconductor chip facing each other). By doing so, the pitch of the conductive portion 14 can be changed. Therefore, the electrical connection portion of the semiconductor device can be provided as a constant surface, and the degree of freedom in design is significantly improved. As a modified example, the conductive portion 14 may be a wiring pattern patterned into a desired shape.

【００３９】ランドの平面形状は、円形、角形（例えば
三角形又は四角形）又はそれらの組み合わせ形状のいず
れであってもよい。ランドの大きさ（例えば幅）は、後
工程で形成するバンプ３０の大きさ（例えば幅）を考慮
して決定することができる。例えば、ランドの幅は、バ
ンプ３０の幅とほぼ同一であってもよい。ランドを設け
ることで、バンプ３０（例えばハンダボール）が形成し
やすくなる。The planar shape of the land may be circular, rectangular (eg, triangular or quadrangular), or a combination thereof. The size (for example, width) of the land can be determined in consideration of the size (for example, width) of the bump 30 to be formed in a later process. For example, the width of the land may be substantially the same as the width of the bump 30. Providing the land facilitates formation of the bump 30 (for example, a solder ball).

【００４０】導電部１４の高さ（又は厚さ）は限定され
ない。図３に示すように、導電部１４の高さは、半導体
チップ２０の高さよりも低くてもよい。変形例として、
導電部１４の高さ（少なくともバンプ３０を設ける部分
の高さ）は、半導体チップ２０の高さよりも高くてもよ
い。こうすることで、バンプ３０を小さくすることがで
きるので、例えばバンプ３０をリフローするときにワイ
ヤ２４との接触を確実に回避することができる。The height (or thickness) of the conductive portion 14 is not limited. As shown in FIG. 3, the height of the conductive portion 14 may be lower than the height of the semiconductor chip 20. As a modification,
The height of the conductive portion 14 (at least the height of the portion where the bump 30 is provided) may be higher than the height of the semiconductor chip 20. By doing so, the bump 30 can be made smaller, so that it is possible to reliably avoid contact with the wire 24 when the bump 30 is reflowed, for example.

【００４１】導電部１４は、半導体チップ２０との電気
的な接続部１６を有する。図２に示す例では、接続部１
６には、ワイヤ２４が接続されている。図２に示すよう
に、接続部１６は、半導体チップ２０の外側の領域に形
成されてもよい。接続部１６は、ランドと接続されても
よいし、ランドの一部であってもよい。また、半導体チ
ップ２０が基板１０にフェースダウン実装される場合に
は、接続部１６は、半導体チップ２０の内側の領域に形
成される。The conductive portion 14 has an electrical connection portion 16 with the semiconductor chip 20. In the example shown in FIG. 2, the connecting portion 1
A wire 24 is connected to 6. As shown in FIG. 2, the connecting portion 16 may be formed in a region outside the semiconductor chip 20. The connecting portion 16 may be connected to the land or may be a part of the land. Further, when the semiconductor chip 20 is mounted face down on the substrate 10, the connecting portion 16 is formed in the region inside the semiconductor chip 20.

【００４２】半導体チップ２０の形状は限定されない
が、図１に示すように直方体（立方体を含む）をなすこ
とが多い。半導体チップ２０は、図示しないトランジス
タやメモリ素子などからなる集積回路が形成されてい
る。図２及び図３に示すように、半導体チップ２０は、
集積回路と電気的に接続した少なくとも１つ（多くの場
合複数）の電極２２を有する。電極２２は、半導体チッ
プ２０の面の端部に、外形の２辺又は４辺（図２では対
向する２辺）に沿って配置されてもよいし、面の中央部
に形成されてもよい。電極２２は、アルミニウム系又は
銅系の金属で形成されてもよい。また、半導体チップ２
０には、電極２２の中央部を避けて端部を覆って、パッ
シベーション膜（図示しない）が形成されている。パッ
シベーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイ
ミド樹脂などで形成することができる。Although the shape of the semiconductor chip 20 is not limited, it is often a rectangular parallelepiped (including a cube) as shown in FIG. The semiconductor chip 20 is formed with an integrated circuit including transistors, memory elements and the like (not shown). As shown in FIGS. 2 and 3, the semiconductor chip 20 is
It has at least one (and often more than one) electrode 22 electrically connected to the integrated circuit. The electrode 22 may be arranged at the end of the surface of the semiconductor chip 20 along two or four sides of the outer shape (two opposite sides in FIG. 2), or may be formed at the center of the surface. . The electrode 22 may be formed of an aluminum-based or copper-based metal. In addition, the semiconductor chip 2
At 0, a passivation film (not shown) is formed so as to cover the end part of the electrode 22 while avoiding the central part. The passivation film can be formed of, for example, SiO 2 , SiN, polyimide resin, or the like.

【００４３】図１に示すように、複数の半導体チップ２
０を、基板１０に平面的に並べて搭載する。半導体チッ
プ２０を、電極２２が形成された面を基板１０とは反対
側に向けて配置してもよい。すなわち、半導体チップ２
０を基板１０にフェースアップ実装してもよい。半導体
チップ２０は、接着材料を介して基板１０に貼り付けて
もよいし、基板１０自体が保持力（例えば接着力）を有
する場合には基板１０に保持させてもよい。As shown in FIG. 1, a plurality of semiconductor chips 2
0s are mounted side by side on the substrate 10 in a plane. The semiconductor chip 20 may be arranged with the surface on which the electrodes 22 are formed facing the side opposite to the substrate 10. That is, the semiconductor chip 2
0 may be mounted face up on the substrate 10. The semiconductor chip 20 may be attached to the substrate 10 via an adhesive material, or may be held on the substrate 10 when the substrate 10 itself has a holding force (for example, an adhesive force).

【００４４】図２及び図３に示すように、半導体チップ
２０と導電部１４とを電気的に接続する。ワイヤ２４に
よって両者の電気的な接続を図ってもよい。その場合、
ボールボンディング法を適用してもよい。すなわち、図
示しないツール（例えばキャピラリ）の外部に引き出し
たワイヤ２４の先端部をボール状に溶融させ、その先端
部を電極２２に熱圧着する（超音波振動も併用すると好
ましい）ことで、ワイヤ２４を電極２２に電気的に接続
してもよい。ワイヤ２４を、電極２２、導電部１４の順
番にボンディングした場合、図３に示すように電極２２
上にはバンプが形成される。なお、図２に示すように、
ワイヤ２４は、導電部１４の上方を避けるようにループ
させることが好ましい。As shown in FIGS. 2 and 3, the semiconductor chip 20 and the conductive portion 14 are electrically connected. The wire 24 may be electrically connected to each other. In that case,
A ball bonding method may be applied. That is, the tip of the wire 24 drawn out of a tool (not shown) such as a capillary is melted into a ball shape, and the tip is thermocompression-bonded to the electrode 22 (preferably ultrasonic vibration is also used). May be electrically connected to the electrode 22. When the wire 24 is bonded to the electrode 22 and the conductive portion 14 in this order, as shown in FIG.
A bump is formed on the top. In addition, as shown in FIG.
The wire 24 is preferably looped so as to avoid over the conductive portion 14.

【００４５】変形例として、半導体チップ２０を基板１
０にフェースダウン実装してもよい。半導体チップ２０
と導電部１４との電気的な接続形態として、導電粒子を
含有する異方性導電材料による接合、導電樹脂ペースト
による接合、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによ
る金属接合、絶縁樹脂の収縮力による接合などの方法が
あり、そのいずれの方法を用いてもよい。As a modification, the semiconductor chip 20 is mounted on the substrate 1
You may implement face-down to 0. Semiconductor chip 20
As a form of electrical connection between the conductive portion 14 and the conductive portion 14, bonding with an anisotropic conductive material containing conductive particles, bonding with a conductive resin paste, metal bonding with Au-Au, Au-Sn, solder, etc., shrinkage of insulating resin There are methods such as joining by force, and any of these methods may be used.

【００４６】バンプ３０を導電部１４に電気的に接続す
る（図４参照）。バンプ３０の形成工程は、半導体チッ
プ２０の搭載工程の前後のいずれに行ってもよく、ワイ
ヤ２４のボンディング工程の前後のいずれに行ってもよ
い。バンプ３０は、それぞれのランド上に設ける。ラン
ドは半導体チップ２０の外側の領域に設けられるので、
バンプ３０を半導体チップ２０の外側の領域に設けるこ
とができる。バンプ３０は、半導体チップ２０の高さよ
りも高くなるように形成する。半導体チップ２０にワイ
ヤ２４がボンディングされる場合には、バンプ３０は、
ワイヤ２４のループの頂点よりも高くなるように形成す
る。The bump 30 is electrically connected to the conductive portion 14 (see FIG. 4). The step of forming the bumps 30 may be performed before or after the step of mounting the semiconductor chip 20, or before or after the step of bonding the wires 24. The bump 30 is provided on each land. Since the land is provided in the area outside the semiconductor chip 20,
The bump 30 can be provided in a region outside the semiconductor chip 20. The bump 30 is formed to be higher than the height of the semiconductor chip 20. When the wire 24 is bonded to the semiconductor chip 20, the bump 30 is
The wire 24 is formed so as to be higher than the apex of the loop.

【００４７】バンプ３０は、ボール状の導電部材（例え
ばハンダボール）を導電部１４に搭載することで形成し
てもよい。ハンダボールを搭載する場合には、その後、
リフロー工程を行うことが好ましい。あるいは、バンプ
３０は、メッキ法（電気メッキ法又は無電解メッキ法）
を適用することで形成してもよい。例えば、無電解メッ
キ法を適用する場合、図示しないレジストの貫通穴内に
メッキ材料を形成することで、少なくとも半導体チップ
２０の高さよりも高いストレートバンプを形成すること
ができる。The bump 30 may be formed by mounting a ball-shaped conductive member (for example, a solder ball) on the conductive portion 14. If you want to mount a solder ball, then
It is preferable to perform a reflow process. Alternatively, the bumps 30 are plated (electroplating or electroless plating).
You may form by applying. For example, when the electroless plating method is applied, a straight bump having a height higher than at least the height of the semiconductor chip 20 can be formed by forming a plating material in a through hole of a resist (not shown).

【００４８】次に、図４に示すように、半導体チップ２
０を封止する。詳しくは、型（上型５０及び下型５２）
によって、基板１０及びバンプ３０を挟むことで空間
（キャビティ）５４を形成し、空間５４内に封止材４０
を充填する。詳しくは、上型５０をバンプ４０に接触さ
せ、かつ、下型５２を基板１０に接触させる。上型５０
は、それぞれのバンプ３０の一部を潰してもよい。こう
することで、確実にバンプ３０を封止材４０から露出さ
せることができる。上型５０は、ワイヤ２４に非接触に
することが好ましい。なお、上型５０及び下型５２は、
モールド工程に使用される金型を使用することができ
る。Next, as shown in FIG. 4, the semiconductor chip 2
0 is sealed. Specifically, the mold (upper mold 50 and lower mold 52)
A space (cavity) 54 is formed by sandwiching the substrate 10 and the bumps 30, and the sealing material 40 is placed in the space 54.
To fill. Specifically, the upper mold 50 is brought into contact with the bumps 40, and the lower mold 52 is brought into contact with the substrate 10. Upper mold 50
May crush a part of each bump 30. By doing so, the bumps 30 can be reliably exposed from the sealing material 40. The upper mold 50 is preferably not in contact with the wire 24. The upper mold 50 and the lower mold 52 are
The mold used in the molding process can be used.

【００４９】上型５０及び下型５２で形成した空間５４
に、封止材４０を充填する。封止材４０には、樹脂を使
用すればよい。その場合、樹脂はモールド樹脂と呼ぶこ
ともできる。本実施の形態では、複数の半導体チップ２
０を一括封止するので、生産性を向上させることができ
る。Space 54 formed by upper mold 50 and lower mold 52
Then, the sealing material 40 is filled. A resin may be used for the sealing material 40. In that case, the resin can also be called a molding resin. In the present embodiment, the plurality of semiconductor chips 2
Since 0 is collectively sealed, productivity can be improved.

【００５０】こうして、図５に示すように、基板１０上
に封止部４２を形成する。封止部４２における基板１０
とは反対側の面は、平坦な面であってもよい。バンプ３
０は、型（上型５０）に接触する部分が封止部４２から
の露出部となっている。Thus, as shown in FIG. 5, the sealing portion 42 is formed on the substrate 10. Substrate 10 in sealing portion 42
The surface on the side opposite to may be a flat surface. Bump 3
In the case of 0, the portion in contact with the die (upper die 50) is an exposed portion from the sealing portion 42.

【００５１】本実施の形態では、基板１０を封止部４２
から剥がす。導電部１４は封止部４２によって支持され
るので、基板１０を剥がすことで導電部１４を封止部４
２の面から露出させることができる。また、半導体チッ
プ２０をフェースアップ実装させた場合には、基板１０
を剥がすことで半導体チップ２０の一部を露出させる。
基板１０が紫外線硬化型の樹脂で形成される場合には、
紫外線を照射することで基板１０における導電部１４の
保持力を低下させてもよい。こうすることで、簡単に基
板１０を剥がすことができる。In the present embodiment, the substrate 10 is sealed with the sealing portion 42.
Remove from. Since the conductive portion 14 is supported by the sealing portion 42, the conductive portion 14 is removed by peeling the substrate 10.
It can be exposed from the second side. When the semiconductor chip 20 is mounted face up, the substrate 10
By peeling off, a part of the semiconductor chip 20 is exposed.
When the substrate 10 is made of an ultraviolet curable resin,
The holding power of the conductive portion 14 on the substrate 10 may be reduced by irradiating with ultraviolet rays. By doing so, the substrate 10 can be easily peeled off.

【００５２】こうして、図６に示すように、半導体装置
１を製造することができる。半導体装置１は、複数の半
導体チップ２０と、封止部４２と、封止部４２の第１の
面に露出する導電部１４と、封止部４２の第２の面に露
出するバンプ３０と、を含む。バンプ３０の露出部は、
導電部１４の露出部と重なる領域に設けられている。半
導体装置１は、複数の個片の半導体装置３を製造するた
めの中間製品である。In this way, the semiconductor device 1 can be manufactured as shown in FIG. The semiconductor device 1 includes a plurality of semiconductor chips 20, a sealing portion 42, a conductive portion 14 exposed on the first surface of the sealing portion 42, and a bump 30 exposed on the second surface of the sealing portion 42. ,including. The exposed part of the bump 30 is
It is provided in a region overlapping the exposed portion of the conductive portion 14. The semiconductor device 1 is an intermediate product for manufacturing a plurality of individual semiconductor devices 3.

【００５３】図６に示すように、半導体装置１を切断す
る。詳しくは、封止部４２を切断することで、それぞれ
の半導体チップ２０を備える個片を形成する。切断治具
（例えばシリコンウェハの切断に使用されるブレード）
５６によって切断してもよい。予め切断ライン（図６で
は２点鎖線に示すライン）が認識できれば、切断の位置
決めが容易になる。As shown in FIG. 6, the semiconductor device 1 is cut. Specifically, by cutting the sealing portion 42, an individual piece including each semiconductor chip 20 is formed. Cutting jig (eg blade used for cutting silicon wafer)
You may cut by 56. If the cutting line (the line indicated by the chain double-dashed line in FIG. 6) can be recognized in advance, the positioning of the cutting becomes easy.

【００５４】こうして、図７及び図８に示すように、半
導体装置３を製造することができる。半導体装置３は、
半導体チップ２０と、半導体チップ２０の少なくとも一
部を封止する封止部４４と、封止部４４の各面に露出し
た導電部１４及びバンプ３０と、を含む。In this way, the semiconductor device 3 can be manufactured as shown in FIGS. 7 and 8. The semiconductor device 3 is
The semiconductor chip 20, the sealing portion 44 that seals at least a part of the semiconductor chip 20, and the conductive portion 14 and the bump 30 exposed on each surface of the sealing portion 44 are included.

【００５５】導電部１４は、封止部４４の第１の面４６
に露出している。詳しくは、半導体チップ２０の外側の
領域に露出している。図８に示すように、導電部１４
は、上述の基板１０に支持された面が封止部４４からの
露出部となる。導電部１４の露出部には、金属皮膜（例
えばメッキ皮膜）６０が形成されてもよい。バンプ３０
は、導電部１４の露出部と重なる領域に露出する。バン
プ３０の露出部には、金属皮膜（例えばメッキ皮膜）６
２が形成されてもよい。図８に示すように、半導体チッ
プ２０の一部（裏面）が露出してもよい。なお、半導体
装置３は、スタックド型の半導体装置５を製造するため
の中間製品であってもよい。The conductive portion 14 has the first surface 46 of the sealing portion 44.
Is exposed to. Specifically, it is exposed in a region outside the semiconductor chip 20. As shown in FIG.
The surface supported by the substrate 10 is the exposed portion from the sealing portion 44. A metal coating (for example, a plating coating) 60 may be formed on the exposed portion of the conductive portion 14. Bump 30
Is exposed in a region overlapping the exposed portion of the conductive portion 14. On the exposed portion of the bump 30, a metal film (eg, plating film) 6
2 may be formed. As shown in FIG. 8, a part (back surface) of the semiconductor chip 20 may be exposed. The semiconductor device 3 may be an intermediate product for manufacturing the stacked semiconductor device 5.

【００５６】図９には、複数の個片の半導体装置が積み
重ねられたスタックド型の半導体装置が示されている。
半導体装置５は、回路基板８０に実装されている。回路
基板８０には、所望の配線パターン８２が形成され、配
線パターン８２と半導体装置５の外部端子７０とが電気
的に接続される。外部端子７０は、最下段の半導体装置
３の電気的な接続部（図９では導電部１４）に設けられ
る。半導体装置５と回路基板８０との間には、樹脂など
の封止材（アンダーフィル材）８４を設けることが好ま
しい。なお、半導体装置５の電気的な接続部（例えば最
上段の半導体装置３の電気的な接続部（図９ではバンプ
３０））は、絶縁材料（例えば絶縁テープ）８６で覆う
ことが好ましい。FIG. 9 shows a stacked semiconductor device in which a plurality of individual semiconductor devices are stacked.
The semiconductor device 5 is mounted on the circuit board 80. A desired wiring pattern 82 is formed on the circuit board 80, and the wiring pattern 82 and the external terminals 70 of the semiconductor device 5 are electrically connected. The external terminal 70 is provided at the electrical connection portion (the conductive portion 14 in FIG. 9) of the semiconductor device 3 at the bottom. A sealing material (underfill material) 84 such as a resin is preferably provided between the semiconductor device 5 and the circuit board 80. It is preferable that the electrical connection portion of the semiconductor device 5 (for example, the electrical connection portion of the uppermost semiconductor device 3 (the bump 30 in FIG. 9)) be covered with an insulating material (for example, an insulating tape) 86.

【００５７】本実施の形態に係る半導体装置の製造方法
によれば、型（例えば上型５０及び下型５２）によって
基板１０及びバンプ３０を挟むことで形成した空間５４
に封止材４０を充填する。バンプ３０の型（例えば上型
５０）に接触する部分には封止材４０が設けられない。
そのため、半導体チップ２０を封止する封止部４４のう
ち、導電部１４とは反対の面からバンプ３０を露出させ
ることができる。したがって、封止部４４のうち、導電
部１４の面とバンプ３０の面との両方から簡単に電気的
な導通を図ることが可能になる。According to the method of manufacturing the semiconductor device of the present embodiment, the space 54 formed by sandwiching the substrate 10 and the bump 30 by the mold (for example, the upper mold 50 and the lower mold 52).
Is filled with the sealing material 40. The encapsulant 40 is not provided on the part of the bump 30 that contacts the mold (for example, the upper mold 50).
Therefore, the bump 30 can be exposed from the surface of the sealing portion 44 that seals the semiconductor chip 20 opposite to the conductive portion 14. Therefore, in the sealing portion 44, electrical conduction can be easily achieved from both the surface of the conductive portion 14 and the surface of the bump 30.

【００５８】本実施の形態に係る半導体装置は、上述の
製造方法から選択したいずれかの特定事項から導かれる
構成を含み、その効果は上述の効果を備える。本実施の
形態に係る半導体装置は、上述の製造方法によって製造
されるものを含む。The semiconductor device according to the present embodiment includes a structure derived from any of the specific items selected from the above-described manufacturing method, and the effects thereof have the above-described effects. The semiconductor device according to the present embodiment includes one manufactured by the manufacturing method described above.

【００５９】本発明は、この実施の形態に限定されるも
のではなく、様々な形態に適用可能である。以下の実施
の形態の説明では、他の実施の形態と共通する事項（構
成、作用、機能及び効果）は省略する。なお、本発明
は、複数の実施の形態を組み合わせることで達成される
事項も含む。The present invention is not limited to this embodiment, but can be applied to various forms. In the following description of the embodiments, items (configuration, action, function and effect) common to other embodiments will be omitted. The present invention also includes items achieved by combining a plurality of embodiments.

【００６０】（第２の実施の形態）図１０は、本発明の
第２の実施の形態に係る半導体装置を示す図である。本
実施の形態に係る半導体装置の製造方法では、基板１１
を剥離せずに封止部４４に残す。(Second Embodiment) FIG. 10 is a diagram showing a semiconductor device according to a second embodiment of the present invention. In the method of manufacturing a semiconductor device according to this embodiment, the substrate 11
Is not peeled off and remains in the sealing portion 44.

【００６１】基板１１は、上述の基板１０が個片に切断
されたもので、半導体装置のインターポーザと呼ぶこと
ができる。基板１１には、導電部１４を露出させる穴１
８が形成されている。穴１８には、導電材料（例えばメ
ッキなどの金属皮膜６０）が埋められてもよい。その場
合、穴１８は、スルーホールと呼ばれる。導電材料を設
けることで、複数の半導体装置を積み重ねる場合に、上
下の半導体装置の電気的な接続を確実に達成することが
できる。The substrate 11 is obtained by cutting the above-mentioned substrate 10 into individual pieces, and can be called an interposer for a semiconductor device. A hole 1 for exposing the conductive portion 14 is formed in the substrate 11.
8 is formed. The hole 18 may be filled with a conductive material (for example, a metal coating 60 such as plating). In that case, the holes 18 are called through holes. By providing the conductive material, the electrical connection between the upper and lower semiconductor devices can be reliably achieved when a plurality of semiconductor devices are stacked.

【００６２】（第３の実施の形態）図１１は、本発明の
第３の実施の形態に係る半導体装置を示す図である。本
実施の形態に係る半導体装置の製造方法では、複数のバ
ンプ３２を積み重ねることで封止部４４の面から露出さ
せる。(Third Embodiment) FIG. 11 shows a semiconductor device according to a third embodiment of the present invention. In the method of manufacturing a semiconductor device according to the present embodiment, a plurality of bumps 32 are stacked so that the bumps 32 are exposed from the surface of the sealing portion 44.

【００６３】バンプ３２は、ワイヤボンディング技術を
適用したボールバンプ（例えば金バンプ）であってもよ
い。すなわち、図示しないツール（例えばキャピラリ）
の外部に引き出したワイヤの先端部をボール状に溶融さ
せ、その先端部を導電部１４に熱圧着する（超音波振動
も併用すると好ましい）ことで、ワイヤの一部を導電部
１４に接合させる。そして、ワイヤの一部を導電部１４
に残して、ワイヤを切断する。こうして、導電部１４に
バンプ３２を設けることができる。必要があれば、バン
プ３２をフラットニングする工程を行ってもよい。バン
プ３２の上端面は、平坦な面であることが好ましい。こ
うすることで、複数のバンプ３２を積み重ねやすくする
ことができる。The bumps 32 may be ball bumps (for example, gold bumps) to which a wire bonding technique is applied. That is, a tool not shown (for example, a capillary)
A part of the wire is joined to the conductive part 14 by melting the tip part of the wire drawn to the outside into a ball shape and thermocompressing the tip part to the conductive part 14 (preferably also using ultrasonic vibration). . Then, a part of the wire is connected to the conductive portion 14
Cut the wire, leaving it in place. Thus, the bump 32 can be provided on the conductive portion 14. If necessary, a step of flattening the bump 32 may be performed. The upper end surface of the bump 32 is preferably a flat surface. By doing so, the plurality of bumps 32 can be easily stacked.

【００６４】以上の工程を繰り返し行い、導電部１４に
複数（図１１では３つ）のバンプ３２を積み重ねる。複
数のバンプ３２の積層体の高さは、ワイヤ２４のループ
の頂点よりも高くなるようにする。これによれば、所望
の高さのバンプを簡単に形成することができる。The above steps are repeated to stack a plurality of (three in FIG. 11) bumps 32 on the conductive portion 14. The height of the stacked body of the plurality of bumps 32 is set to be higher than the apex of the loop of the wire 24. According to this, the bump having a desired height can be easily formed.

【００６５】（第４の実施の形態）図１２〜図１７は、
本発明の第４の実施の形態に係る半導体装置及びその製
造方法を示す図である。本実施の形態に係る半導体装置
の製造方法では、第１の実施の形態で説明したように基
板１０に複数の半導体チップ２０を搭載した後、２以上
の半導体チップ２０を共通の導電部１１４に電気的に接
続する。(Fourth Embodiment) FIGS. 12 to 17 show
It is a figure which shows the semiconductor device which concerns on the 4th Embodiment of this invention, and its manufacturing method. In the method of manufacturing a semiconductor device according to the present embodiment, as described in the first embodiment, after mounting the plurality of semiconductor chips 20 on the substrate 10, the two or more semiconductor chips 20 are mounted on the common conductive portion 114. Connect electrically.

【００６６】図１２は、切断工程前の複数の半導体チッ
プを有する半導体装置を示す図であり、基板がすでに剥
離されている。本実施の形態では、導電部１１４に２以
上の半導体チップ２０を電気的に接続させる。言い換え
れば、半導体装置１０１は、２以上の半導体チップ２０
に電気的に接続された共通の導電部１１４を含む。例え
ば、複数の半導体チップ２０が複数行複数列に並ぶ場合
に、導電部１１４は、各行又は各列の隣同士の半導体チ
ップ２０に電気的に接続されてもよい。なお、封止部４
２に支持される複数の導電部のうち、全部が２以上の半
導体チップ２０に電気的に接続されてもよいし（図１５
及び図１６参照）、あるいは一部が２以上の半導体チッ
プ２０に電気的に接続されてもよい。FIG. 12 is a diagram showing a semiconductor device having a plurality of semiconductor chips before the cutting step, and the substrate has already been peeled off. In this embodiment, two or more semiconductor chips 20 are electrically connected to the conductive portion 114. In other words, the semiconductor device 101 includes two or more semiconductor chips 20.
A common conductive portion 114 electrically connected to. For example, when the plurality of semiconductor chips 20 are arranged in a plurality of rows and a plurality of columns, the conductive portion 114 may be electrically connected to the adjacent semiconductor chips 20 in each row or each column. The sealing portion 4
All of the plurality of conductive parts supported by 2 may be electrically connected to two or more semiconductor chips 20 (FIG. 15).
And FIG. 16), or a part thereof may be electrically connected to two or more semiconductor chips 20.

【００６７】導電部１１４は、複数（図１２では２つ）
の電気的な接続部１１６を有してもよい。図１２に示す
例では、接続部１１６にはワイヤ２４が接続される。な
お、導電部１１４及び接続部１１６の形態は、上述の第
１の実施の形態で説明した内容を適用することができ
る。A plurality of conductive parts 114 (two in FIG. 12).
The electrical connection part 116 may be included. In the example shown in FIG. 12, the wire 24 is connected to the connecting portion 116. The contents of the conductive portion 114 and the connecting portion 116 may be the same as those described in the first embodiment.

【００６８】図１２に示すように、導電部１１４にバン
プ１３０を設ける。バンプ１３０は、２以上の半導体チ
ップ２０と電気的に接続する共通のバンプとなる。な
お、第３の実施の形態で説明したように、複数のバンプ
を積み重ねてもよい。As shown in FIG. 12, bumps 130 are provided on the conductive portion 114. The bump 130 is a common bump that is electrically connected to two or more semiconductor chips 20. Note that a plurality of bumps may be stacked as described in the third embodiment.

【００６９】切断工程では、封止部４２を、共通の導電
部１１４及びバンプ１３０ごと切断する。すなわち、封
止部４２の切断ライン（図１２では２点鎖線で示すライ
ン）は、導電部１１４及びバンプ１３０のほぼ中心を通
る。これによれば、製造工程中に形成した１つの導電部
１１４及びバンプ１３０から、平面的に複数の電気的な
接続部（例えば２つの導電部１１５及びバンプ１３１）
を形成することができるので、生産性が向上する。In the cutting step, the sealing section 42 is cut together with the common conductive section 114 and the bump 130. That is, the cutting line of the sealing portion 42 (the line indicated by the chain double-dashed line in FIG. 12) passes through substantially the centers of the conductive portion 114 and the bump 130. According to this, from one conductive portion 114 and the bump 130 formed during the manufacturing process, a plurality of planar electrical connections (for example, two conductive portions 115 and the bump 131) are formed.
Therefore, the productivity is improved.

【００７０】こうして、図１３に示すように、半導体装
置１０３を製造することができる。図１４は、図１２に
示すXIV‐XIV線断面と同一面の側面図であり、図１５及
び図１６はこの半導体装置の上面及び下面を示す平面図
である。Thus, the semiconductor device 103 can be manufactured as shown in FIG. 14 is a side view of the same plane as the cross section along line XIV-XIV shown in FIG. 12, and FIGS. 15 and 16 are plan views showing the upper surface and the lower surface of this semiconductor device.

【００７１】図１３及び図１４に示すように、半導体装
置１０３では、導電部１１５及びバンプ１３１が封止部
４４の側部から露出している。なお、導電部１１５及び
バンプ１３１には、それぞれ金属皮膜６０、６２が設け
られてもよい。As shown in FIGS. 13 and 14, in the semiconductor device 103, the conductive portion 115 and the bump 131 are exposed from the side portion of the sealing portion 44. The conductive portions 115 and the bumps 131 may be provided with metal coatings 60 and 62, respectively.

【００７２】図１５に示すように、封止部４４の一方の
面（第２の面）には、バンプ１３１が露出している。そ
して、図１６に示すように、封止部４４の他方の面（第
１の面）には、導電部１１５が露出している。バンプ１
３１の露出部は、導電部１１５の露出部と重なる領域に
設けられている。As shown in FIG. 15, the bump 131 is exposed on one surface (second surface) of the sealing portion 44. Then, as shown in FIG. 16, the conductive portion 115 is exposed on the other surface (first surface) of the sealing portion 44. Bump 1
The exposed portion of 31 is provided in a region overlapping with the exposed portion of the conductive portion 115.

【００７３】図１７には、複数の個片の半導体装置が積
み重ねられたスタックド型の半導体装置が示されてい
る。半導体装置１０５は、回路基板８０に実装されてい
る。これらの形態は、第１の実施の形態で説明した内容
を適用することができる。なお、半導体装置１０５の電
気的な接続部（例えば複数の半導体装置１０３の側部及
び最上段の半導体装置１０３のバンプ１３１）は、絶縁
材料８６で覆うことが好ましい。FIG. 17 shows a stacked type semiconductor device in which a plurality of individual semiconductor devices are stacked. The semiconductor device 105 is mounted on the circuit board 80. The contents described in the first embodiment can be applied to these forms. Note that it is preferable that the electrical connection portions of the semiconductor device 105 (for example, the side portions of the plurality of semiconductor devices 103 and the bumps 131 of the uppermost semiconductor device 103) be covered with the insulating material 86.

【００７４】本実施の形態に係る半導体装置の製造方法
によれば、導電部１１４及びバンプ１１５を切断するの
で、小型の半導体装置を製造することができる。According to the method of manufacturing a semiconductor device of this embodiment, the conductive portion 114 and the bump 115 are cut, so that a small semiconductor device can be manufactured.

【００７５】本発明の実施の形態に係る半導体装置を有
する電子機器として、図１８にはノート型パーソナルコ
ンピュータ１０００が示され、図１９には携帯電話２０
００が示されている。As an electronic device having the semiconductor device according to the embodiment of the present invention, a notebook personal computer 1000 is shown in FIG. 18, and a mobile phone 20 is shown in FIG.
00 is shown.

【００７６】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。The present invention is not limited to the above-mentioned embodiment, but various modifications can be made. For example, the present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations having the same function, method and result, or configurations having the same purpose and result). Further, the invention includes configurations in which non-essential parts of the configurations described in the embodiments are replaced. Further, the present invention includes a configuration having the same effects as the configurations described in the embodiments or a configuration capable of achieving the same object. Further, the invention includes configurations in which known techniques are added to the configurations described in the embodiments.

【図面の簡単な説明】[Brief description of drawings]

【図１】図１は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図２】図２は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。FIG. 2 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図３】図３は、図２のIII−III線断面図である。3 is a sectional view taken along line III-III in FIG.

【図４】図４は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。FIG. 4 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図５】図５は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。FIG. 5 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図６】図６は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。FIG. 6 is a diagram showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention.

【図７】図７は、本発明の第１の実施の形態に係る半導
体装置を示す図である。FIG. 7 is a diagram showing a semiconductor device according to a first embodiment of the present invention.

【図８】図８は、本発明の第１の実施の形態に係る半導
体装置を示す図である。FIG. 8 is a diagram showing a semiconductor device according to a first embodiment of the present invention.

【図９】図９は、本発明の第１の実施の形態に係る半導
体装置を示す図である。FIG. 9 is a diagram showing a semiconductor device according to a first embodiment of the present invention.

【図１０】図１０は、本発明の第２の実施の形態に係る
半導体装置を示す図である。FIG. 10 is a diagram showing a semiconductor device according to a second embodiment of the present invention.

【図１１】図１１は、本発明の第３の実施の形態に係る
半導体装置を示す図である。FIG. 11 is a diagram showing a semiconductor device according to a third embodiment of the present invention.

【図１２】図１２は、本発明の第４の実施の形態に係る
半導体装置の製造方法を示す図である。FIG. 12 is a diagram showing a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention.

【図１３】図１３は、本発明の第４の実施の形態に係る
半導体装置を示す図である。FIG. 13 is a diagram showing a semiconductor device according to a fourth embodiment of the present invention.

【図１４】図１４は、本発明の第４の実施の形態に係る
半導体装置を示す図である。FIG. 14 is a diagram showing a semiconductor device according to a fourth embodiment of the present invention.

【図１５】図１５は、本発明の第４の実施の形態に係る
半導体装置を示す図である。FIG. 15 is a diagram showing a semiconductor device according to a fourth embodiment of the present invention.

【図１６】図１６は、本発明の第４の実施の形態に係る
半導体装置を示す図である。FIG. 16 is a diagram showing a semiconductor device according to a fourth embodiment of the present invention.

【図１７】図１７は、本発明の第４の実施の形態に係る
半導体装置を示す図である。FIG. 17 is a diagram showing a semiconductor device according to a fourth embodiment of the present invention.

【図１８】図１８は、本発明の実施の形態に係る電子機
器を示す図である。FIG. 18 is a diagram showing an electronic device according to an embodiment of the present invention.

【図１９】図１９は、本発明の実施の形態に係る電子機
器を示す図である。FIG. 19 is a diagram showing an electronic device according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１０ 基板 １１ 基板 １４ 導電部 １８ 穴 ２０ 半導体チップ ２４ ワイヤ ３０ バンプ ３２ バンプ ４０ 封止材 ４２ 封止部 ４４ 封止部 ４６ 第１の面 ４８ 第２の面 ５０ 上型 ５２ 下型 ５４ 空間 １１４ 導電部 １１５ 導電部 １３０ バンプ １３１ バンプ 10 substrates 11 board 14 Conductive part 18 holes 20 semiconductor chips 24 wires 30 bumps 32 bumps 40 sealing material 42 Sealing part 44 Sealing part 46 First side 48 Second side 50 Upper mold 52 Lower mold 54 space 114 conductive part 115 Conductor 130 bumps 131 bump

Claims (16)

【特許請求の範囲】[Claims] 【請求項１】 （ａ）半導体チップを、導電部を支持す
る基板上で前記導電部に電気的に接続させ、 （ｂ）バンプを、前記基板における前記半導体チップの
外側の領域で、少なくとも前記半導体チップよりも高く
なるように前記導電部に電気的に接続させ、 （ｃ）型によって前記基板及び前記バンプを挟むことで
封止材の空間を形成し、 （ｄ）前記空間に前記封止材を充填することで、前記半
導体チップを封止するとともに、前記バンプの前記型に
接触する部分を前記封止材から露出させることを含む半
導体装置の製造方法。1. (a) A semiconductor chip is electrically connected to the conductive portion on a substrate supporting a conductive portion, and (b) a bump is provided at least in the region of the substrate outside the semiconductor chip. A space for the sealing material is formed by electrically connecting to the conductive portion so as to be higher than the semiconductor chip, and (c) sandwiching the substrate and the bump, and (d) sealing the space. A method for manufacturing a semiconductor device, which comprises filling the material with a material to seal the semiconductor chip and exposing a portion of the bump in contact with the mold from the sealing material. 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記（ａ）工程で、前記半導体チップを電極が形成され
た面を前記基板とは反対側に向けて配置し、前記電極及
び前記導電部をワイヤボンディングする半導体装置の製
造方法。2. The method for manufacturing a semiconductor device according to claim 1, wherein in the step (a), the semiconductor chip is arranged with a surface on which an electrode is formed facing a side opposite to the substrate, A method for manufacturing a semiconductor device, comprising wire-bonding the conductive portion. 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記（ａ）工程で、前記半導体チップを電極が形成され
た面を前記基板に向けて配置する半導体装置の製造方
法。3. The method of manufacturing a semiconductor device according to claim 1, wherein, in the step (a), the semiconductor chip is arranged with the surface on which the electrode is formed facing the substrate. 【請求項４】 請求項１から請求項３のいずれかに記載
の半導体装置の製造方法において、 前記（ｄ）工程後に、前記基板を剥がすことで、前記導
電部を露出させることをさらに含む半導体装置の製造方
法。4. The semiconductor device manufacturing method according to claim 1, further comprising exposing the conductive portion by peeling off the substrate after the step (d). Device manufacturing method. 【請求項５】 請求項１から請求項４のいずれかに記載
の半導体装置の製造方法において、 前記（ａ）工程で、複数の前記半導体チップを、前記基
板上で平面的に並べて配置し、 前記（ｄ）工程後に、 （ｅ）前記封止材を切断することで、それぞれの前記半
導体チップを備える個片にすることをさらに含む半導体
装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 1, wherein in the step (a), the plurality of semiconductor chips are arranged in a plane on the substrate, After the step (d), the method for manufacturing a semiconductor device further includes: (e) cutting the encapsulant into individual pieces each including the semiconductor chip. 【請求項６】 請求項５記載の半導体装置の製造方法に
おいて、 前記導電部は、２以上の前記半導体チップに電気的に接
続される共通の導電部を含み、 前記（ｅ）工程で、前記封止材を、前記バンプのうち前
記共通の導電部に形成された共通のバンプごと切断する
半導体装置の製造方法。6. The method of manufacturing a semiconductor device according to claim 5, wherein the conductive portion includes a common conductive portion electrically connected to two or more of the semiconductor chips, and in the step (e), A method of manufacturing a semiconductor device, wherein an encapsulating material is cut together with a common bump formed in the common conductive portion among the bumps. 【請求項７】 請求項１から請求項６のいずれかに記載
の半導体装置の製造方法において、 前記導電部は、複数のランドを含み、 前記（ｂ）工程で、それぞれの前記ランドに前記バンプ
を形成する半導体装置の製造方法。7. The method of manufacturing a semiconductor device according to claim 1, wherein the conductive portion includes a plurality of lands, and the bumps are provided on each of the lands in the step (b). Of manufacturing a semiconductor device for forming a semiconductor device. 【請求項８】 請求項１から請求項７のいずれかに記載
の半導体装置の製造方法において、 前記（ｂ）工程で、複数の前記バンプを積み重ねられる
ことで、少なくとも前記半導体チップよりも高くする半
導体装置の製造方法。8. The method for manufacturing a semiconductor device according to claim 1, wherein a plurality of the bumps are stacked in the step (b) so that the bumps are higher than at least the semiconductor chip. Manufacturing method of semiconductor device. 【請求項９】 請求項１から請求項８のいずれかに記載
の方法によって製造されてなる半導体装置。9. A semiconductor device manufactured by the method according to claim 1. Description: 【請求項１０】 半導体チップと、 前記半導体チップの少なくとも一部を封止する封止部
と、 前記封止部の第１の面のうち、前記半導体チップの外側
の領域に露出してなり、前記封止部内でワイヤを介して
前記半導体チップと電気的に接続されてなる導電部と、 前記封止部の前記第１の面とは反対の第２の面のうち、
前記導電部の露出部と重なる領域に露出してなり、前記
封止部内で前記導電部から突起してなるバンプと、 を含む半導体装置。10. A semiconductor chip, a sealing portion for sealing at least a part of the semiconductor chip, and a first surface of the sealing portion, which is exposed in a region outside the semiconductor chip, A conductive portion electrically connected to the semiconductor chip via a wire in the sealing portion, and a second surface of the sealing portion opposite to the first surface,
A semiconductor device comprising: a bump that is exposed in a region overlapping with an exposed portion of the conductive portion and that is protruded from the conductive portion in the sealing portion. 【請求項１１】 請求項１０記載の半導体装置におい
て、 前記導電部を支持し、前記半導体チップがフェースアッ
プ実装された基板をさらに含み、 前記基板には、前記導電部を露出させる穴が形成されて
なる半導体装置。11. The semiconductor device according to claim 10, further comprising a substrate that supports the conductive portion and on which the semiconductor chip is mounted face-up, and the substrate has a hole for exposing the conductive portion. Semiconductor device. 【請求項１２】 請求項１１記載の半導体装置におい
て、 前記穴には、導電材料が埋められてなる半導体装置。12. The semiconductor device according to claim 11, wherein the hole is filled with a conductive material. 【請求項１３】 請求項１０記載の半導体装置におい
て、 前記バンプ及び前記導電部は、前記封止部の側部に露出
してなる半導体装置。13. The semiconductor device according to claim 10, wherein the bump and the conductive portion are exposed at a side portion of the sealing portion. 【請求項１４】 請求項９から請求項１３のいずれかに
記載の複数の半導体装置が積み重ねられてなる半導体装
置。14. A semiconductor device in which a plurality of semiconductor devices according to claim 9 are stacked. 【請求項１５】 請求項９から請求項１４のいずれかに
記載の半導体装置が実装された回路基板。15. A circuit board on which the semiconductor device according to claim 9 is mounted. 【請求項１６】 請求項９から請求項１４のいずれかに
記載の半導体装置を有する電子機器。16. An electronic device including the semiconductor device according to claim 9.
JP2002059147A 2002-03-05 2002-03-05 Manufacturing method of semiconductor device Expired - Fee Related JP3972182B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002059147A JP3972182B2 (en) 2002-03-05 2002-03-05 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002059147A JP3972182B2 (en) 2002-03-05 2002-03-05 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2003258009A true JP2003258009A (en) 2003-09-12
JP3972182B2 JP3972182B2 (en) 2007-09-05

Family

ID=28668922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002059147A Expired - Fee Related JP3972182B2 (en) 2002-03-05 2002-03-05 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3972182B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510304A (en) * 2004-08-11 2008-04-03 インテル・コーポレーション Method and apparatus for providing a die stack device
JP2009105301A (en) * 2007-10-25 2009-05-14 Spansion Llc Semiconductor package and manufacturing method thereof, and semiconductor device with semiconductor package
JP2009141287A (en) * 2007-12-11 2009-06-25 Panasonic Corp Method for producing semiconductor device, and semiconductor device
JP2009194373A (en) * 2008-01-15 2009-08-27 Dainippon Printing Co Ltd Wiring member for semiconductor device, composite wiring member for semiconductor device, and resin-sealed semiconductor device
JP2009530870A (en) * 2006-03-20 2009-08-27 マイクロン テクノロジー， インク． Carrierless chip package for integrated circuit devices and method of making the same
WO2009122835A1 (en) * 2008-03-31 2009-10-08 株式会社村田製作所 Electronic component module and method for manufacturing the electronic component module
JP2012209317A (en) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd Semiconductor device and method for manufacturing the same
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2013140963A (en) * 2011-12-29 2013-07-18 Troisd Plus Method for collective fabrication of 3d electronic module including only validated printed circuit board
JP2015092635A (en) * 2015-02-05 2015-05-14 大日本印刷株式会社 Semiconductor device and method for manufacturing the same
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7867818B2 (en) 2004-08-11 2011-01-11 Daewoong Suh Methods and apparatuses for providing stacked-die devices
JP2008510304A (en) * 2004-08-11 2008-04-03 インテル・コーポレーション Method and apparatus for providing a die stack device
JP2009530870A (en) * 2006-03-20 2009-08-27 マイクロン テクノロジー， インク． Carrierless chip package for integrated circuit devices and method of making the same
JP2009105301A (en) * 2007-10-25 2009-05-14 Spansion Llc Semiconductor package and manufacturing method thereof, and semiconductor device with semiconductor package
JP4550102B2 (en) * 2007-10-25 2010-09-22 スパンション エルエルシー Semiconductor package, manufacturing method thereof, and semiconductor device including semiconductor package
US8390117B2 (en) 2007-12-11 2013-03-05 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2009141287A (en) * 2007-12-11 2009-06-25 Panasonic Corp Method for producing semiconductor device, and semiconductor device
US8841772B2 (en) 2007-12-11 2014-09-23 Panasonic Corporation Semiconductor device and method of manufacturing the same
JP2009194373A (en) * 2008-01-15 2009-08-27 Dainippon Printing Co Ltd Wiring member for semiconductor device, composite wiring member for semiconductor device, and resin-sealed semiconductor device
JPWO2009122835A1 (en) * 2008-03-31 2011-07-28 株式会社村田製作所 Electronic component module and method for manufacturing the electronic component module
US8315060B2 (en) 2008-03-31 2012-11-20 Murata Manufacturing Co., Ltd. Electronic component module and method of manufacturing the electronic component module
JP5195903B2 (en) * 2008-03-31 2013-05-15 株式会社村田製作所 Electronic component module and method for manufacturing the electronic component module
WO2009122835A1 (en) * 2008-03-31 2009-10-08 株式会社村田製作所 Electronic component module and method for manufacturing the electronic component module
US9263374B2 (en) 2010-09-28 2016-02-16 Dai Nippon Printing Co., Ltd. Semiconductor device and manufacturing method therefor
JP2012209317A (en) * 2011-03-29 2012-10-25 Dainippon Printing Co Ltd Semiconductor device and method for manufacturing the same
JP2013140963A (en) * 2011-12-29 2013-07-18 Troisd Plus Method for collective fabrication of 3d electronic module including only validated printed circuit board
JP2015092635A (en) * 2015-02-05 2015-05-14 大日本印刷株式会社 Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP3972182B2 (en) 2007-09-05

Similar Documents

Publication Publication Date Title
KR100533673B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
TWI460845B (en) Stackable molded microelectronic packages with area array unit connectors
JP5280014B2 (en) Semiconductor device and manufacturing method thereof
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
TWI608588B (en) Package-on-package assembly with wire bonds to encapsulation surface
KR100497974B1 (en) Semiconductor device and manufacturing method thereof
TW201131696A (en) Integrated circuit packaging system with stacking interconnect and method of manufacture thereof
JPH11312749A (en) Semiconductor device, its manufacture and manufacture of lead frame
JP2002208656A (en) Semiconductor device
JP2002343899A (en) Semiconductor package and substrate therefor
US9324681B2 (en) Pin attachment
JP3625815B2 (en) Semiconductor device and manufacturing method thereof
JP3972183B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
US9972560B2 (en) Lead frame and semiconductor device
JP2002110718A (en) Manufacturing method of semiconductor device
JPH10199924A (en) Semiconductor chip package, manufacturing method thereof and laminate package using the same
JP3732194B2 (en) Semiconductor device
JP3972182B2 (en) Manufacturing method of semiconductor device
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
CN114582731A (en) Lower packaging body structure of stacked package and forming method thereof
CN112768437B (en) Multilayer stack packaging structure and preparation method thereof
US11616017B2 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
JP2006202997A (en) Semiconductor device and its manufacturing method
JP2007150346A (en) Semiconductor device and method of manufacturing same, circuit board, and electronic apparatus
US11824001B2 (en) Integrated circuit package structure and integrated circuit package unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050124

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070529

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees