JP2003243572A - Semiconductor device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To enhance connection reliability between a semiconductor device and a board employing a BGA connection system without using underfill. <P>SOLUTION: The semiconductor device is provided, on the rear surface thereof, with insular land electrodes connected electrically with the semiconductor device, and a frame-like connection pattern surrounding the outer circumference of the insular land electrodes. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は小型パソコンや、携
帯電話機、ビデオカメラ等、電子機器に使用されるＢＧ
Ａ接続方式の半導体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a BG used for electronic devices such as small personal computers, mobile phones, video cameras and the like.
The present invention relates to an A-connection type semiconductor device.

【０００２】[0002]

【従来の技術】近年、電子機器の小型化にともない、半
導体装置の実装方法として、例えばQFP（Quad Flat Pac
kage）等のリードフレームで実装用配線基板とはんだ接
続する方式に替わり、半導体装置の裏面で配線基板と接
続する方式を使う場合が増えてきた。In recent years, with the miniaturization of electronic devices, as a mounting method of a semiconductor device, for example, QFP (Q uad F lat P ac
Instead of soldering the wiring board for mounting with a lead frame such as kage), the method of connecting the wiring board on the back surface of the semiconductor device is increasingly used.

【０００３】その様な半導体装置の接続方式の例の１つ
としてBGA（Ball Grid Array）接続方式が知られてい
る。以下にBGA接続方式について説明する。[0003] BGA (B all G rid A rray ) connection method is known as one example of a connection scheme of such a semiconductor device. The BGA connection method will be described below.

【０００４】図１(a)はBGA接続方式の半導体装置の断面
図であり、図１(b)はその下平面図である。FIG. 1A is a sectional view of a BGA connection type semiconductor device, and FIG. 1B is a bottom plan view thereof.

【０００５】図1(a) (b)において、１はインターポーザ
ー基板であり、半導体チップ２が、ワイヤーボンディン
グで電気的にインターポーザー基板の回路に接続されて
いる。また、このインターポーザー基板１の裏面には配
線基板と接続するために、一群の第１のパッド３が格子
状に形成されている。また、インターポーザー基板上の
半導体チップ２は、モールド樹脂４で封止されている。
そして第１のパッド３上に球状のバンプ５が形成されて
いる。In FIGS. 1A and 1B, 1 is an interposer substrate, and a semiconductor chip 2 is electrically connected to a circuit of the interposer substrate by wire bonding. Further, a group of first pads 3 are formed in a grid pattern on the back surface of the interposer substrate 1 in order to connect to the wiring substrate. The semiconductor chip 2 on the interposer substrate is sealed with the mold resin 4.
Then, spherical bumps 5 are formed on the first pads 3.

【０００６】以上のように構成されるBGA接続方式の半
導体装置の実装方法について、図２(a) (b)を用いて説
明する。まず初めに、図２(a)に示すように、配線基板
６の第３のパッド７上に、はんだペースト８をスクリー
ン印刷する。次いでBGA接続方式の半導体装置を配線基
板上の第３のパッドと半導体装置の第１のパッドとの位
置合わせを行い、半導体装置を配線基板に搭載する。次
いでリフロー炉に投入してはんだペースト８を溶融し、
球状のバンプ５と接続部９を形成する。以上の様にし
て、インターポーザー基板１の第１のパッド３と配線基
板６の第３のパッド７が、はんだ付けされる。A method of mounting the BGA connection type semiconductor device configured as described above will be described with reference to FIGS. 2 (a) and 2 (b). First, as shown in FIG. 2A, the solder paste 8 is screen-printed on the third pads 7 of the wiring board 6. Next, the semiconductor device of the BGA connection system is aligned with the third pad on the wiring board and the first pad of the semiconductor device, and the semiconductor device is mounted on the wiring board. Then, it is put into a reflow furnace to melt the solder paste 8,
The spherical bump 5 and the connecting portion 9 are formed. As described above, the first pad 3 of the interposer substrate 1 and the third pad 7 of the wiring substrate 6 are soldered.

【０００７】一般に球状のバンプ５は、はんだ材料で形
成し、リフロー時に溶融し、はんだペースト８と一体化
して強固な接続部９が形成される。Generally, the spherical bumps 5 are formed of a solder material, melted at the time of reflow, and integrated with the solder paste 8 to form a strong connection portion 9.

【０００８】しかし、上記の如く構成された半導体装置
を配線基板６に搭載した場合には、次のような不都合が
ある。すなわち、実装した半導体装置及び配線基板６の
線熱膨張係数に差異が存在するため、稼動時の発熱等に
より温度変化が発生すると、BGA型半導体装置と配線基
板６の接続部に歪みが発生し、この歪みにより接続部に
クラックが発生、進展する結果、電気的及び機械的な接
続不良を引き起こし、電子機器の信頼性を低下させる。However, when the semiconductor device configured as described above is mounted on the wiring board 6, there are the following disadvantages. That is, since there is a difference in the coefficient of linear thermal expansion between the mounted semiconductor device and the wiring board 6, if a temperature change occurs due to heat generation during operation, distortion will occur in the connecting portion between the BGA type semiconductor device and the wiring board 6. As a result of this distortion, a crack is generated and propagates in the connection portion, which causes electrical and mechanical connection failure, and reduces the reliability of the electronic device.

【０００９】さらに、使用中の不注意等により、落下等
の衝撃が接続部９に加わった場合、接続部が破断し、電
気的及び機械的な接続不良を引き起こす。この様な衝撃
による不良発生は、据え置き型の電子機器に比べ、携帯
電話機の様に、使用者が持ち運び使用する、いわゆるモ
バイル機器の場合、特に大きな問題である。また、温度
変化と衝撃が複合すれば、さらに容易に接続信頼性が損
なわれる。Further, if a shock such as a drop is applied to the connecting portion 9 due to carelessness during use, the connecting portion will be broken, resulting in a defective electrical and mechanical connection. The occurrence of defects due to such an impact is a particularly serious problem in the case of so-called mobile devices that are carried and used by users, such as mobile phones, as compared with stationary electronic devices. Further, if the temperature change and the shock are combined, the connection reliability is more easily deteriorated.

【００１０】そこで一般に、BGA型半導体装置を配線基
板６に実装した場合、BGA型半導体装置と配線基板６と
の隙間にアンダーフィルと呼ばれる樹脂を充填し、信頼
性の向上が図られる。アンダーフィル材として、BGA型
半導体装置及び配線基板６の中間の熱膨張係数を持つ材
料を選定する事で、温度変化により接続部に発生する歪
を低減させ、接続信頼性を向上させる事が出来る。また
アンダーフィル材は接着剤としても機能し、BGA型半導
体装置と配線基板６を強固に接着固定する事によって、
落下等の衝撃に対する信頼性も向上させることができ
る。また、アンダーフィルは前記、温度変化、落下等の
衝撃に対する信頼性向上の他に、外部からのゴミ等の異
物の混入による、バンプ間のショートを防止する効果も
有する。Therefore, in general, when the BGA type semiconductor device is mounted on the wiring board 6, a resin called underfill is filled in the gap between the BGA type semiconductor device and the wiring board 6 to improve the reliability. By selecting a material having an intermediate thermal expansion coefficient between the BGA type semiconductor device and the wiring substrate 6 as the underfill material, it is possible to reduce the strain generated in the connection portion due to temperature changes and improve the connection reliability. . The underfill material also functions as an adhesive, and by firmly adhering and fixing the BGA type semiconductor device and the wiring board 6,
It is also possible to improve reliability against impact such as dropping. Further, the underfill has the effect of preventing short-circuiting between bumps due to the inclusion of foreign matter such as dust from the outside, in addition to improving the reliability against impacts such as temperature change and dropping.

【００１１】このようなアンダーフィルは充填は以下の
工程で行なわれる。初めに、液状のアンダーフィル材を
半導体チップ近傍にディスペンサ等を用いて塗布する。
アンダーフィル材は、熱処理により硬化する例えばエポ
キシ樹脂等の接着剤樹脂と硬化後に所望の線熱膨張係数
になるように調整するための例えば無機酸化物粉末等の
フィラーより構成される。塗布された液状のアンダーフ
ィル材は毛細管現象でBGA型半導体装置および配線基板
６の隙間に浸透する。充分にアンダーフィル材を隙間に
浸透させた後、硬化炉に投入し、所定の温度条件で熱処
理する事により、液状のアンダーフィル材を硬化させ、
アンダーフィルを充填する。Such underfill is filled in the following steps. First, a liquid underfill material is applied near the semiconductor chip using a dispenser or the like.
The underfill material is composed of an adhesive resin such as an epoxy resin that is cured by heat treatment and a filler such as an inorganic oxide powder that is adjusted so as to have a desired linear thermal expansion coefficient after curing. The applied liquid underfill material penetrates into the gap between the BGA type semiconductor device and the wiring substrate 6 by a capillary phenomenon. After sufficiently infiltrating the underfill material into the gap, put it in a curing furnace and heat-treat it under a predetermined temperature condition to cure the liquid underfill material,
Fill the underfill.

【００１２】[0012]

【発明が解決しようとする課題】しかしながら、アンダ
ーフィルの使用は、ディスペンサ等の塗布装置や、硬化
炉の設備が必要でコスト増の原因となる。またアンダー
フィルの材料費もコスト増の原因となる。さらに、アン
ダーフィル材の硬化には、通常１〜２時間必要なため、
生産効率向上の障害となる。さらに、前記の通り、アン
ダーフィルはBGA型半導体装置と配線基板６を強固に接
着固定するため、アンダーフィル充填後に、半導体装置
自体の不良や、半導体装置と配線基板６との接続部９に
未接続等の不良が判明しても、半導体装置を交換、もし
くは再実装するという、いわゆるリペア工程を実施する
事が困難という問題が有る。そのため、リペア工程が可
能なアンダーフィル材料、いわゆるリペアラブルアンダ
ーフィル材料の開発が、近年進められているものの、ま
だ充分な性能を持つものは無い。However, the use of the underfill requires an applicator such as a dispenser and equipment for a curing furnace, which causes an increase in cost. The material cost of the underfill also causes an increase in cost. Furthermore, since it usually takes 1 to 2 hours to cure the underfill material,
It is an obstacle to improving production efficiency. Further, as described above, since the underfill firmly adheres and fixes the BGA type semiconductor device and the wiring board 6, after the underfill is filled, the semiconductor device itself is not defective, and the connecting portion 9 between the semiconductor device and the wiring board 6 is not yet filled. Even if a defect such as connection is found, there is a problem that it is difficult to perform a so-called repair process of replacing or remounting the semiconductor device. Therefore, although the development of an underfill material that can be repaired, that is, a repairable underfill material has been under development in recent years, none of them have sufficient performance.

【００１３】そこで、アンダーフィルを使用せず、充分
な信頼性を得る方法として、例えば、特開平8-139233で
は、電気的な第１のパッドの最外周近傍に、円形、矩
形、鈎型等の形状をなし、かつ第１のパッドの３倍以上
の面積を持つ補強ランドを形成する方法が開示されてい
る。しかしながら、上記従来技術を用いた場合、温度変
化や衝撃で発生する歪に対する接続信頼性を向上する事
が可能だが、ゴミ等の異物混入によるショートを防止す
る効果は無い。Therefore, as a method of obtaining sufficient reliability without using an underfill, for example, in Japanese Patent Laid-Open No. 8-139233, a circle, a rectangle, a hook shape, etc. are provided in the vicinity of the outermost periphery of the electrical first pad. And a method of forming a reinforcing land having an area of 3 times or more that of the first pad. However, when the above-mentioned conventional technique is used, it is possible to improve the connection reliability with respect to strain caused by temperature change and impact, but there is no effect of preventing short-circuiting due to foreign matter such as dust.

【００１４】今後、電子機器の小型軽量化と高機能化を
達成するため、更に半導体チップの高集積化が進み、必
然的に半導体装置の端子数は増大すると、第１のパッド
の狭ピッチを避ける事が出来ない。すると、必然的にラ
ンド間のショートの確率が高まる。このようなショート
を避けるのにランド間隔を大きくするには、第１のパッ
ドを小面積化すれば良いが、当然、接続強度が低下して
しまい、結局接続信頼性が低下してしまう。In the future, in order to achieve the reduction in size and weight of electronic equipment and the increase in functionality thereof, as the integration of semiconductor chips is further advanced and the number of terminals of the semiconductor device is inevitably increased, the narrow pitch of the first pads is reduced. I can't avoid it. Then, the probability of short-circuiting between lands inevitably increases. In order to increase the land interval in order to avoid such a short circuit, the area of the first pad may be made small, but naturally the connection strength is lowered and the connection reliability is eventually lowered.

【００１５】つまり、本発明の目的は、アンダーフィル
を用いずに、接続信頼性を向上させた半導体装置を提供
することにある。That is, an object of the present invention is to provide a semiconductor device having improved connection reliability without using underfill.

【００１６】[0016]

【課題を解決するための手段】ＢＧＡ方式で接続する半
導体装置において、半導体チップが搭載されたパッケー
ジ基板の裏面に、第1のパッドと、その第1のパッドの外
周を取り囲む枠状の第2のパッドを備えるようにするこ
とにより、外部からの不純物の進入を抑制することがで
きるとともに、断線に対する耐久性を向上させることが
できるので、半導体装置を基板等に実装した際の接続信
頼性を向上させることができる。In a semiconductor device connected by a BGA method, a first pad and a frame-shaped second pad surrounding the outer periphery of the first pad on the back surface of a package substrate on which a semiconductor chip is mounted. By including the pad of (1), it is possible to suppress the entry of impurities from the outside and improve the durability against disconnection, so that the connection reliability when the semiconductor device is mounted on a substrate or the like is improved. Can be improved.

【００１７】[0017]

【発明の実施の形態】図３(a)は半導体装置の断面図で
あり、図３(b)はその下平面図である。図１に示したBGA
接続型の半導体装置と同様に、半導体チップ２がワイー
ヤーボンディング法でパッケージ基板であるインターポ
ーザー基板１に電気的に接続され、モールド樹脂４で封
止されている。インターポーザー基板１の裏面には、配
線基板６と電気的に接続する機能を有する第1のパッド
３が格子状に形成され、その第1のパッド上にはんだが
形成されている。また、第1のパッドの外周を取り囲む
枠状の金属電極である第2のパッド１０が形成され、そ
の第２のパッド１０上にはリフローされたはんだ１００
が形成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 3 (a) is a sectional view of a semiconductor device, and FIG. 3 (b) is a bottom plan view thereof. BGA shown in Figure 1
Similar to the connection type semiconductor device, the semiconductor chip 2 is electrically connected to the interposer substrate 1 which is a package substrate by the wire bonding method, and is sealed with the mold resin 4. On the back surface of the interposer substrate 1, first pads 3 having a function of electrically connecting to the wiring substrate 6 are formed in a grid pattern, and solder is formed on the first pads. Further, a second pad 10 which is a frame-shaped metal electrode surrounding the outer periphery of the first pad is formed, and the reflowed solder 100 is formed on the second pad 10.
Are formed.

【００１８】この第1のパッド３は、配線基板６と電気
的に接続せずに、その一部を半導体装置と配線基板６と
の固定に用いてもよい。また、第1のパッド３は必ずし
も格子状に形成されている必要は無く、インターポーザ
ー基板１の裏面に形成されていれば如何なる配置で形成
しても良い。The first pad 3 may be used for fixing a part of the semiconductor device and the wiring board 6 without electrically connecting to the wiring board 6. Further, the first pads 3 do not necessarily have to be formed in a grid shape, and may be formed in any arrangement as long as they are formed on the back surface of the interposer substrate 1.

【００１９】このように形成した半導体装置は、第2の
パッド１０上にはんだ１００を枠状に配置しているの
で、図２に示した従来のBGA型半導体装置の実装方法で
半導体装置を配線基板６に実装できるようになる。従っ
て、第2のパッド上にはんだを形成する工程が増える
が、モールド工程分だけ実装工程を減らすことができる
ようになる。In the semiconductor device thus formed, the solder 100 is arranged in the shape of a frame on the second pad 10. Therefore, the semiconductor device is wired by the conventional BGA type semiconductor device mounting method shown in FIG. It can be mounted on the substrate 6. Therefore, although the process of forming the solder on the second pad is increased, the mounting process can be reduced by the molding process.

【００２０】図４(a)(b)は、図３の半導体装置を配線基
板６に実装した電子基板の断面図である。FIGS. 4A and 4B are sectional views of an electronic board in which the semiconductor device of FIG. 3 is mounted on the wiring board 6.

【００２１】配線基板６には第１のパッド３に対応した
配置の第３のパッド７と接続パターン１０に対応する
（ほぼ同一形状の）第４のパッド４０が形成され、それ
らの第３のパッド及び第４のパッドに迎えはんだが形成
されている。これらの配線基板６のはんだと半導体装置
のはんだとが溶融してそれぞれ接続部９（第１のパッド
＋第３のパッド）及び１１（第２のパッド＋第４のパッ
ド）となって接続される。接続パターン１０に対向する
位置の接続部１１は図４(a)に示す様に中央で膨らむ太
鼓型の断面形状でも、図４(b)に示すように、側面が膨
らんだ台形のフィレットを形成する形状でも良い。On the wiring board 6, a third pad 7 arranged corresponding to the first pad 3 and a fourth pad 40 (having substantially the same shape) corresponding to the connection pattern 10 are formed. The solder is formed on the pad and the fourth pad. The solder of the wiring board 6 and the solder of the semiconductor device are melted and connected to form connection portions 9 (first pad + third pad) and 11 (second pad + fourth pad), respectively. It Even if the connecting portion 11 at the position facing the connecting pattern 10 has a drum-shaped cross-sectional shape that bulges in the center as shown in FIG. 4 (a), it forms a trapezoidal fillet with bulging side surfaces as shown in FIG. 4 (b). It may be in any shape.

【００２２】このように形成された電子基板は、接続部
１１が存在することにより、温度変化や衝撃で接続部９
に発生する歪みを低減できている。従って、電気的及び
機械的接続信頼性を向上させることができる。また、接
続部１１は接続部９を外部環境より完全に遮断する枠状
構造をしているので、ゴミ等の異物が混入、付着し、近
接する接続部９間にショートが発生する可能性が著しく
低下する。In the electronic substrate thus formed, the presence of the connecting portion 11 causes the connecting portion 9 to be affected by temperature change or impact.
It is possible to reduce the distortion that occurs in the. Therefore, electrical and mechanical connection reliability can be improved. Further, since the connecting portion 11 has a frame-like structure that completely shields the connecting portion 9 from the external environment, foreign matter such as dust may enter and adhere to the connecting portion 9 and a short circuit may occur between the adjacent connecting portions 9. Markedly reduced.

【００２３】次に、この半導体装置の製造工程について
説明する。Next, the manufacturing process of this semiconductor device will be described.

【００２４】まず、銅箔張りガラス/エポキシ樹脂のイ
ンターポーザー基板１にドリルで穴あけし、形成した穴
を銅めっきにより充填してスルーホールを形成する。First, a copper foil-clad glass / epoxy resin interposer substrate 1 is drilled, and the formed holes are filled with copper to form through holes.

【００２５】次いで、第1のパッド３、外周を取り囲み
枠状の第2のパッド及び配線パターンをエッチングマス
クを介して、銅箔面に銅を選択エッチングすることによ
り形成する。Next, the first pad 3, the second pad surrounding the outer periphery and the wiring pattern are formed by selectively etching copper on the copper foil surface through an etching mask.

【００２６】次いで、エッチングマスクを剥離する。Then, the etching mask is removed.

【００２７】次いで、ソルダーレジスト層をフォトエッ
チングで形成し、銅上に必要に応じて、Niめっき等のは
んだバリア層や、はんだの濡れ性を向上させるAuめっき
等のメタライズ層を形成する。Next, a solder resist layer is formed by photoetching, and a solder barrier layer such as Ni plating or a metallization layer such as Au plating for improving the wettability of solder is formed on the copper, if necessary.

【００２８】次いで半導体チップ２を、ワイーヤーボン
ディング法でインターポーザー基板１に電気的に接続
し、モールド樹脂４で封止する。Next, the semiconductor chip 2 is electrically connected to the interposer substrate 1 by the wire bonding method and sealed with the mold resin 4.

【００２９】次いで、はんだペーストを印刷し、第１の
パッド及び第２のパッドの形状にエッチングすることに
より、球状のはんだバンプ５を形成し、インターポーザ
ー基板１を得る。Next, a solder paste is printed and etched into the shapes of the first pad and the second pad to form spherical solder bumps 5, and the interposer substrate 1 is obtained.

【００３０】この製造工程は、エッチングマスクのパタ
ーンが異なる以外は、従来技術であるBGA型半導体装置
の製造工程とほぼ同一である。したがって、製造工程増
によるコスト上昇はほとんど発生しない。This manufacturing process is almost the same as the manufacturing process of the conventional BGA type semiconductor device except that the pattern of the etching mask is different. Therefore, there is almost no increase in cost due to the increase in manufacturing process.

【００３１】図５は他の態様における半導体装置の断面
図である。FIG. 5 is a sectional view of a semiconductor device according to another embodiment.

【００３２】この半導体装置は、第1のパッド３と第２
のパッド１０はインターポーザー基板の裏面に形成され
ているが、はんだバンプが形成されていない。この構造
を配線基板に実装する場合、はんだペーストを配線基板
上にスクリーン印刷した後エッチングして第３のパッド
及び第四のパッド上にはんだを付与し、半導体装置をマ
ウンタで配線基板に搭載し、リフローすることにより、
実装する。This semiconductor device includes a first pad 3 and a second pad 3.
Pad 10 is formed on the back surface of the interposer substrate, but no solder bump is formed. When mounting this structure on a wiring board, a solder paste is screen-printed on the wiring board and then etched to apply solder to the third and fourth pads, and the semiconductor device is mounted on the wiring board by a mounter. , By reflowing
Implement.

【００３３】図６は他の態様における半導体装置の断面
図である。球状のはんだバンプの替わりに、ピン状のバ
ンプを形成した構造である。FIG. 6 is a sectional view of a semiconductor device according to another embodiment. This is a structure in which pin-shaped bumps are formed instead of spherical solder bumps.

【００３４】図７は他の態様における半導体装置の断面
図である。FIG. 7 is a sectional view of a semiconductor device according to another mode.

【００３５】枠状の第２のパッド１０上にはんだの密閉
枠１３が形成されており、上述の実装方法で配線基板６
に実装する。密閉枠１３をはんだで形成したが、良好な
接続を形成する事が可能であれば、Ａｕ等の他の材料を
用いても良い。The solder sealing frame 13 is formed on the frame-shaped second pad 10, and the wiring board 6 is formed by the mounting method described above.
To implement. Although the sealing frame 13 is formed of solder, other materials such as Au may be used as long as a good connection can be formed.

【００３６】また、半導体装置と実装用配線基板との接
続方法は、はんだ接続に限定されず、導電性接着剤や、
圧接による接合等の他の方法を用いても良い。The method of connecting the semiconductor device and the mounting wiring board is not limited to solder connection, and a conductive adhesive or
Other methods such as pressure welding may be used.

【００３７】[0037]

【発明の効果】本発明によれば、 ＢＧＡ接続方式を採
用する半導体装置と基板との間の接続信頼性を、アンダ
ーフィルを用いずに向上させることができる。According to the present invention, the connection reliability between the semiconductor device adopting the BGA connection method and the substrate can be improved without using underfill.

【図面の簡単な説明】[Brief description of drawings]

【図１】従来のBGA接続型半導体装置の断面図及び下平
面図FIG. 1 is a sectional view and a bottom plan view of a conventional BGA connection type semiconductor device.

【図２】図１のBGA接続型半導体装置を配線基板へ実装
した電子装置の断面図FIG. 2 is a sectional view of an electronic device in which the BGA connection type semiconductor device of FIG. 1 is mounted on a wiring board.

【図３】BGA接続型半導体装置の断面及び下平面図FIG. 3 is a cross-sectional view and a bottom plan view of a BGA connection type semiconductor device.

【図４】図３のBGA接続型半導体装置を配線基板へ実装
した電子装置の断面図FIG. 4 is a sectional view of an electronic device in which the BGA connection type semiconductor device of FIG. 3 is mounted on a wiring board.

【図５】BGA接続型半導体装置の断面図FIG. 5 is a sectional view of a BGA connection type semiconductor device.

【図６】BGA接続型半導体装置の断面図FIG. 6 is a sectional view of a BGA connection type semiconductor device.

【図７】BGA接続型半導体装置の断面図FIG. 7 is a sectional view of a BGA connection type semiconductor device.

【符号の説明】[Explanation of symbols]

１…インターポーザー基板 ２…半導体装置 ３…第１のパッド ４…モールド樹脂 ５…第１のパッドと第３のパッドの間のはんだバンプ ６…配線基板 ７…第３のパッド ８…はんだペースト ９…半導体装置と配線基板の接続部 10…第２のパッド 11…枠状の接続部 12…バンプ 13…密閉枠 40…第４のパッド 100…第２のパッドと第４のパッドの間のはんだバンプ 1 ... Interposer substrate 2. Semiconductor device 3 ... the first pad 4 ... Mold resin 5 ... Solder bump between first pad and third pad 6 ... Wiring board 7 ... Third pad 8 ... Solder paste 9 ... Connection between semiconductor device and wiring board 10 ... second pad 11 ... Frame-shaped connection 12 ... Bump 13 ... Sealing frame 40 ... Fourth pad 100 ... Solder bump between second pad and fourth pad

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】ＢＧＡ方式で接続する半導体装置であっ
て、 半導体チップが搭載されるパッケージ基板の裏面に、第
1のパッドと、その第1のパッドの外周を取り囲む枠状の
第2のパッドを有することを特徴とする半導体装置。1. A semiconductor device connected by a BGA method, comprising: a semiconductor device mounted on a back surface of a package substrate on which a semiconductor chip is mounted;
1. A semiconductor device comprising: a first pad and a frame-shaped second pad surrounding the outer periphery of the first pad. 【請求項２】前記第1のパッドの一部に、電気的接続に
用いないパッドが含まれていることを特徴とする請求項
１記載の半導体装置。2. The semiconductor device according to claim 1, wherein a part of the first pad includes a pad that is not used for electrical connection. 【請求項３】前記第1のパッド及び前記第2のパッドの上
に、はんだバンプが形成されていることを特徴とする請
求項１又は２の半導体装置。3. The semiconductor device according to claim 1, wherein solder bumps are formed on the first pad and the second pad.