JP2003242048A - Bus system - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To provide a bus system of high reliability at a low cost. <P>SOLUTION: A plurality of I2C devices 1 (60) to I2C devices 3 (62) are connected to an I2C bus master interface 11 switchably in connection via two I2C buses 1 (40) and I2C buses 2 (41) and switches 1 (50) to switches 3 (52), and ON/OFF of power sources of individual devices is individually controlled by a plurality of switches 4 (70) to switches 6 (72). Normally, all I2C device 1 (60) to I2C devices 3 (62) are connected to one of I2C buses 1 (40), and if any bus trouble is detected, the I2C devices 1 (60) to I2C devices 3 (62) are individually disconnected to specify the device with the trouble. Recovery of the device is tried by turning ON/OFF the power source of the device by the switches 4 (70) to switches 6 (72). If the device is recovered, the bus system is returned to the original. Otherwise, the bus system is degenerated. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、バス技術に関し、
特に、バスの信頼性やコスト有効性向上等に適用して有
効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to bus technology,
In particular, it relates to a technique effectively applied to improve the reliability and cost effectiveness of a bus.

【０００２】[0002]

【従来の技術】従来、コンピュータ装置あるいはその他
各種の電子装置に組み込まれているＩ２Ｃバスシステム
は、バスに接続されている各センサにより温度や電圧の
異常を検知する目的として用いられている。例として、
特開２０００−１６５４２０号公報には、バスを二重化
し、各々のバス配下に機能的に同等なデバイスを二重に
配置し、さらに機能的に同等なデバイスへのアクセスア
ドレスを同一とするという手段を用いて、一方のバスの
障害時に他方のバスに切り替えることでバスの信頼性を
向上させようとする技術が記載されている。2. Description of the Related Art Conventionally, an I2C bus system incorporated in a computer device or other various electronic devices has been used for the purpose of detecting an abnormality in temperature or voltage by each sensor connected to the bus. As an example,
Japanese Unexamined Patent Publication No. 2000-165420 discloses means for duplicating buses, allocating functionally equivalent devices under each bus in duplicate, and making access addresses to functionally equivalent devices the same. Is used to improve the reliability of the bus by switching to the other bus when one bus fails.

【０００３】[0003]

【発明が解決しようとする課題】ところで、このような
従来のシステムには、以下のような技術的課題があっ
た。すなわち、バスおよび接続されるデバイスを二重化
することにより、通常動作時には１系統のみの使用であ
る回路が２系統必要となるためコストが高くなってしま
う点である。しかし、コストが安価になったとしても信
頼性が低下してしまっては無意味なためコスト有効性向
上にも努める必要がある。However, such a conventional system has the following technical problems. That is, by duplicating the bus and the connected device, it is necessary to provide two circuits which are used for only one system during normal operation, resulting in an increase in cost. However, even if the cost becomes cheaper, it is meaningless if the reliability is lowered, so it is necessary to try to improve the cost effectiveness.

【０００４】本発明の目的は、低コストにて、バスシス
テムの信頼性を向上させることにある。An object of the present invention is to improve the reliability of a bus system at low cost.

【０００５】[0005]

【課題を解決するための手段】本発明は、データの送出
を制御するバスマスタインターフェースと複数のデバイ
スを接続する第１および第２バスラインと、前記デバイ
スの各々を前記第１および第２バスラインのいずれに接
続するかを切り替える第１スイッチと、個々の前記デバ
イスに対する電源供給を制御する第２スイッチと、を含
むバスシステムを提供する。According to the present invention, a bus master interface for controlling data transmission and first and second bus lines for connecting a plurality of devices, and each of the devices for the first and second bus lines are provided. There is provided a bus system including a first switch for switching which of the two is connected and a second switch for controlling power supply to each of the devices.

【０００６】すなわち、より具体的には、一例として、
バスラインを２本用意し、使用するラインを各々のデバ
イスが切り替えられるようにし、一方のバスラインの障
害時に、個々のデバイスを順次、当該バスラインから切
り離して当該障害が回復するか否かを判別することで障
害の原因となった異常なデバイスを特定することができ
る。さらに、他方のバスラインに接続され、異常有りと
判定されたデバイスの電源をスイッチで操作できるよう
にし、電源を再投入することにより前記異常を回復させ
た後に最初のバスラインへの接続を復帰させることがで
きるようにする。デバイスの故障でない限りほとんどの
場合、電源再投入により復帰する。復帰しなかった場合
は故障であると認識しバスラインより切り離し縮退させ
る。以上のことにより安価で信頼性の高いバスシステム
を構成することができる。That is, more specifically, as an example,
Two bus lines are prepared so that each device can switch the line to be used. When a failure occurs in one bus line, the individual devices are sequentially separated from the bus line to determine whether or not the failure is recovered. By discriminating, the abnormal device that caused the failure can be specified. Furthermore, the power of the device connected to the other bus line and judged to have an abnormality can be operated with a switch, and the abnormality is recovered by turning the power on again, and then the connection to the first bus line is restored. To be able to In most cases, it will be recovered by a power cycle unless the device has failed. If it does not recover, it is recognized as a failure and is disconnected from the bus line and degraded. With the above, an inexpensive and highly reliable bus system can be constructed.

【０００７】[0007]

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings.

【０００８】図１は、本発明のバスシステムの一実施の
形態であるＩ２Ｃバスシステムの構成の一例を示す概念
図である。FIG. 1 is a conceptual diagram showing an example of the configuration of an I2C bus system which is an embodiment of the bus system of the present invention.

【０００９】この図１において、マイクロコンピュータ
１０は、内部にＩ２Ｃバスマスタインターフェース１１
が設けられている。Ｉ２Ｃバス１（４０）、Ｉ２Ｃバス
２（４１）は図示しないデータラインとクロックライン
により構成され、Ｉ２Ｃバスマスタインターフェース１
１に接続されている。なお図においては、簡単のため、
Ｉ２Ｃバス１（４０）、Ｉ２Ｃバス２（４１）の各々を
構成するデータラインとクロックラインをまとめて１本
で示している。In FIG. 1, the microcomputer 10 has an I2C bus master interface 11 inside.
Is provided. The I2C bus 1 (40) and the I2C bus 2 (41) are composed of data lines and clock lines (not shown).
Connected to 1. In the figure, for simplicity,
The data line and the clock line that form each of the I2C bus 1 (40) and the I2C bus 2 (41) are collectively shown by one line.

【００１０】また、このＩ２Ｃバス１（４０）、Ｉ２Ｃ
バス２（４１）は、複数のＩ２Ｃデバイス１（６０）、
Ｉ２Ｃデバイス２（６１）、Ｉ２Ｃデバイス３（６２）
に対してスイッチ１（５０）、スイッチ２（５１）、ス
イッチ３（５２）を介して接続切り替え可能に接続され
ており、Ｉ２Ｃバス切り替えポート２０によりスイッチ
を操作し各々のデバイスは接続するＩ２Ｃバス１（４
０）またはＩ２Ｃバス２（４１）を選択することができ
る構成となっている。In addition, the I2C bus 1 (40), I2C
The bus 2 (41) includes a plurality of I2C devices 1 (60),
I2C device 2 (61), I2C device 3 (62)
Is connected via a switch 1 (50), a switch 2 (51), and a switch 3 (52) so that connection switching can be performed. The I2C bus switching port 20 operates the switch to connect each device to the I2C bus. 1 (4
0) or I2C bus 2 (41) can be selected.

【００１１】通常時は、すべてのＩ２Ｃデバイス１（６
０）、Ｉ２Ｃデバイス２（６１）、Ｉ２Ｃデバイス３
（６２）が、Ｉ２Ｃバス１（４０）を使用することとす
る。すなわち、すべてのＩ２Ｃデバイスは、Ｉ２Ｃバス
１（４０）を介してマイクロコンピュータ１０のＩ２Ｃ
バスマスタインターフェース１１との間で情報等の授受
を行う。また、Ｉ２Ｃバスマスタインターフェース１１
を備えたマイクロコンピュータ１０は、配下のＩ２Ｃデ
バイス１（６０）、Ｉ２Ｃデバイス２（６１）、Ｉ２Ｃ
デバイス３（６２）から情報を収集して、図示しない上
位側システム（プロセッサ）等との間で授受する動作を
行う。Under normal conditions, all I2C devices 1 (6
0), I2C device 2 (61), I2C device 3
(62) uses I2C bus 1 (40). That is, all the I2C devices are connected to the I2C of the microcomputer 10 via the I2C bus 1 (40).
Information is exchanged with the bus master interface 11. In addition, the I2C bus master interface 11
The microcomputer 10 provided with the I2C device 1 (60), I2C device 2 (61), I2C
Information is collected from the device 3 (62) and exchanged with a host system (processor) or the like (not shown).

【００１２】これらのＩ２Ｃバス１（４０）、Ｉ２Ｃバ
ス２（４１）は図１に例示するように、それぞれ電圧源
８０にプルアップ抵抗９０を介してプルアップされてい
る。また、Ｉ２Ｃデバイス１（６０）、Ｉ２Ｃデバイス
２（６１）、Ｉ２Ｃデバイス３（６２）はスイッチ４
（７０）、スイッチ５（７１）、スイッチ６（７２）を
介して電圧源８０から電圧を供給されており、スイッチ
制御回路３０により個別に電源のＯＮ，ＯＦＦを操作で
きる構成となっている。These I2C bus 1 (40) and I2C bus 2 (41) are respectively pulled up to a voltage source 80 via a pull-up resistor 90, as shown in FIG. Also, the I2C device 1 (60), the I2C device 2 (61), and the I2C device 3 (62) are the switches 4
A voltage is supplied from the voltage source 80 via the switch (70), the switch 5 (71), and the switch 6 (72), and the switch control circuit 30 can individually turn the power on and off.

【００１３】次に、上述の図１に例示した実施の形態の
動作について図２のフローチャート及び図３、図４を参
照して説明する。Next, the operation of the embodiment illustrated in FIG. 1 will be described with reference to the flowchart of FIG. 2 and FIGS.

【００１４】図２はマイクロコンピュータ１０がＩ２Ｃ
バス１（４０）の異常（バス障害）を検知した後、原因
のデバイスを検出して対応する処理の一例を説明するフ
ローチャートである。In FIG. 2, the microcomputer 10 is an I2C.
It is a flow chart explaining an example of processing which detects the device of the cause after detecting abnormality (bus failure) of bus 1 (40), and corresponding.

【００１５】ステップＳ１において、マイクロコンピュ
ータ１０は、Ｉ２Ｃデバイス１（６０）の異常の有無を
検出するために、スイッチ１（５０）を切り替え、障害
のＩ２Ｃバス１（４０）から切り離してＩ２Ｃバス２
（４１）側に接続し、ステップＳ２に進む。ステップＳ
２においてＩ２Ｃバス１（４０）に異常が存在するかを
確認する（切り離されたＩ２Ｃデバイス１（６０）が原
因の場合にはＩ２Ｃバス１（４０）の障害が回復す
る）。図３がこの状態を示している。In step S1, the microcomputer 10 switches the switch 1 (50) in order to detect the presence or absence of an abnormality in the I2C device 1 (60) and disconnects it from the faulty I2C bus 1 (40).
Connect to the (41) side, and proceed to step S2. Step S
2. Check whether there is an abnormality in the I2C bus 1 (40) in 2 (if the cause is the separated I2C device 1 (60), the failure of the I2C bus 1 (40) is recovered). FIG. 3 shows this state.

【００１６】この結果によりＩ２Ｃバス１（４０）が正
常であった場合は、切り離したＩ２Ｃデバイス１（６
０）が異常であるためステップＳ４に進む。ステップＳ
４において、スイッチ４（７０）を操作し、Ｉ２Ｃデバ
イス１（６０）の電源を再投入する。Ｉ２Ｃバス２（４
１）を用いて、Ｉ２Ｃデバイス１（６０）をテストし、
これによりＩ２Ｃデバイス１（６０）が正常復帰した場
合は、Ｉ２Ｃデバイス１（６０）をＩ２Ｃバス１（４
０）に戻して、処理は終了し通常動作に戻る。復帰しな
かった場合は、ステップＳ５に進む。ステップＳ５にお
いて、Ｉ２Ｃデバイス１（６０）を完全に故障したもの
とみなしスイッチ４（７０）を切り、電源を供給せずに
停止させて縮退させ、異常フラグをＯＮにする。From this result, when the I2C bus 1 (40) is normal, the separated I2C device 1 (6)
0) is abnormal, the process proceeds to step S4. Step S
4, the switch 4 (70) is operated to turn on the power of the I2C device 1 (60) again. I2C bus 2 (4
1) is used to test the I2C device 1 (60),
As a result, when the I2C device 1 (60) returns to normal, the I2C device 1 (60) is replaced by the I2C bus 1 (4).
Returning to 0), the process ends and returns to normal operation. If not restored, the process proceeds to step S5. In step S5, it is considered that the I2C device 1 (60) has completely failed, the switch 4 (70) is turned off, the power is not supplied and the switch is stopped and degenerated, and the abnormality flag is turned on.

【００１７】ステップＳ２において、Ｉ２Ｃバス１（４
０）が異常のままでであった場合は、切り離したＩ２Ｃ
デバイス１（６０）は正常であるため、ステップＳ３へ
進む。ステップＳ３において、切り離されていたＩ２Ｃ
デバイス１（６０）をＩ２Ｃバス１（４０）に戻すため
にスイッチ１（５０）を切り替え、ステップＳ６に進
む。In step S2, the I2C bus 1 (4
If 0) remains abnormal, the I2C
Since the device 1 (60) is normal, the process proceeds to step S3. In step S3, the I2C that has been separated
The switch 1 (50) is switched to return the device 1 (60) to the I2C bus 1 (40), and the process proceeds to step S6.

【００１８】ステップＳ６において、マイクロコンピュ
ータ１０は、Ｉ２Ｃデバイス２（６１）の異常の有無を
検出するために、スイッチ２（５１）を切り替え、Ｉ２
Ｃバス２（４１）側に接続し、ステップＳ７に進む。ス
テップＳ７においてＩ２Ｃバス１（４０）に異常が存在
するかを確認する。In step S6, the microcomputer 10 switches the switch 2 (51) to detect whether or not the I2C device 2 (61) is abnormal.
Connect to the C bus 2 (41) side, and proceed to step S7. In step S7, it is confirmed whether or not there is an abnormality in the I2C bus 1 (40).

【００１９】この結果によりＩ２Ｃバス１（４０）が正
常であった場合は、ステップＳ６で切り離されたＩ２Ｃ
デバイス２（６１）が異常であるためステップＳ９に進
む。ステップＳ９において、スイッチ５（７１）を操作
し、Ｉ２Ｃデバイス２（６１）の電源を再投入する。Ｉ
２Ｃバス２（４１）を用いて、Ｉ２Ｃデバイス２（６
１）をテストし、これによりＩ２Ｃデバイス２（６１）
が正常復帰した場合は、Ｉ２Ｃデバイス２（６１）をＩ
２Ｃバス１（４０）に戻して、処理は終了し通常動作に
戻る。復帰しなかった場合は、ステップＳ１０に進む。
ステップＳ１０において、Ｉ２Ｃデバイス２（６１）を
完全に故障したものとみなしスイッチ５（７１）を切
り、電源を供給せずに停止させて縮退させ、異常フラグ
をＯＮにする。図４がこの状態を示している。If the result shows that the I2C bus 1 (40) is normal, the I2C bus disconnected in step S6.
Since the device 2 (61) is abnormal, the process proceeds to step S9. In step S9, the switch 5 (71) is operated to turn on the power of the I2C device 2 (61) again. I
The 2C bus 2 (41) is used to output the I2C device 2 (6
1) was tested, which resulted in I2C device 2 (61)
If the I2C device 2 (61) returns to normal,
Returning to the 2C bus 1 (40), the process ends and returns to normal operation. If not recovered, the process proceeds to step S10.
In step S10, it is considered that the I2C device 2 (61) has completely failed, the switch 5 (71) is turned off, the power is not supplied, the switch is stopped and degenerated, and the abnormality flag is turned on. FIG. 4 shows this state.

【００２０】ステップＳ７において、Ｉ２Ｃバス１（４
０）が異常のままであった場合は、ステップＳ６で切り
離されたＩ２Ｃデバイス２（６１）は正常であるため、
ステップＳ８へ進む。ステップＳ８において、Ｉ２Ｃデ
バイス２（６１）をＩ２Ｃバス１（４０）に戻すために
スイッチ２（５１）を切り替え、ステップＳ１１に進
む。In step S7, the I2C bus 1 (4
0) remains abnormal, the I2C device 2 (61) separated in step S6 is normal,
Go to step S8. In step S8, the switch 2 (51) is switched to return the I2C device 2 (61) to the I2C bus 1 (40), and the process proceeds to step S11.

【００２１】ステップＳ１１において、スイッチ３（５
２）を切り替えＩ２Ｃデバイス３（６２）をＩ２Ｃバス
２（４１）側に接続する。これまでにＩ２Ｃデバイス１
（６０）、２（６１）が正常であることがすでに確認さ
れているためにＩ２Ｃデバイス３（６２）は異常であ
る。ステップＳ１２に進む。ステップＳ１２において、
スイッチ６（７２）を操作し、Ｉ２Ｃデバイス３（６
２）の電源を再投入する。Ｉ２Ｃバス２（４１）を用い
て、Ｉ２Ｃデバイス３（６２）をテストし、これにより
Ｉ２Ｃデバイス３（６２）が正常復帰した場合は、Ｉ２
Ｃデバイス３（６２）をＩ２Ｃバス１（４０）に戻し
て、処理は終了し通常動作に戻る。復帰しなかった場合
は、ステップＳ１３に進む。ステップＳ１３において、
Ｉ２Ｃデバイス３（６２）を完全に故障したものとみな
しスイッチ６（７２）を切り、電源を供給せずに停止さ
せ縮退させ、異常フラグをＯＮにする。In step S11, the switch 3 (5
2) is switched and the I2C device 3 (62) is connected to the I2C bus 2 (41) side. I2C device 1
The I2C device 3 (62) is abnormal because it has already been confirmed that (60) and 2 (61) are normal. Go to step S12. In step S12,
Operate the switch 6 (72) to move the I2C device 3 (6
Turn on the power of 2) again. If the I2C device 3 (62) is tested by using the I2C bus 2 (41) and the I2C device 3 (62) returns to normal,
The C device 3 (62) is returned to the I2C bus 1 (40), the processing ends, and the normal operation is resumed. If not recovered, the process proceeds to step S13. In step S13,
The I2C device 3 (62) is regarded as having completely failed, the switch 6 (72) is turned off, the power is not supplied and the switch is stopped and degenerated, and the abnormality flag is turned on.

【００２２】以上のように、本実施の形態のバスシステ
ムによれば、Ｉ２Ｃバスシステム等において、バスライ
ンをＩ２Ｃバス１（４０）およびＩ２Ｃバス２（４１）
の２本にするとともに、これらに共通に設けられた複数
のＩ２Ｃデバイス１（６０）〜Ｉ２Ｃデバイス３（６
２）は、複数のスイッチ１（５０）〜スイッチ３（５
２）を介して切り替え接続可能に構成したので、通常の
稼働時はすべてのＩ２Ｃデバイス１（６０）〜Ｉ２Ｃデ
バイス３（６２）をＩ２Ｃバス１（４０）の側に接続し
て使用し、このＩ２Ｃバス１（４０）にて障害が検出さ
れた場合には、スイッチ１（５０）〜スイッチ３（５
２）にて個別に切り離し（他方のＩ２Ｃバス２（４１）
の側に接続しながら）ながら、当該Ｉ２Ｃバス１（４
０）の障害の有無を判定することで、障害の原因となっ
ている異常なＩ２Ｃデバイスを確実に検出することがで
きる。As described above, according to the bus system of the present embodiment, in the I2C bus system or the like, the bus lines are I2C bus 1 (40) and I2C bus 2 (41).
And a plurality of I2C devices 1 (60) to I2C devices 3 (6
2) includes a plurality of switches 1 (50) to switches 3 (5
Since it is configured to be switchable via 2), all I2C devices 1 (60) to I2C devices 3 (62) are connected to the I2C bus 1 (40) side during normal operation. When a failure is detected in the I2C bus 1 (40), the switch 1 (50) to the switch 3 (5
Separated by 2) (other I2C bus 2 (41)
While connecting to the I2C bus 1 (4
By determining the presence / absence of the fault of 0), the abnormal I2C device causing the fault can be reliably detected.

【００２３】また、複数のＩ２Ｃデバイス１（６０）〜
Ｉ２Ｃデバイス３（６２）の各々に対して電源の供給の
ＯＮ／ＯＦＦを個別に制御する複数のスイッチ４（７
０）〜スイッチ６（７２）を設けているので、障害の原
因となっていると特定された異常なＩ２Ｃデバイスに対
する電源のＯＦＦ／ＯＮにて回復を試みるとともに他方
のＩ２Ｃバス２（４１）の側で動作確認を行った後、元
のＩ２Ｃバス１（４０）に接続を戻すことが可能にな
る。Further, a plurality of I2C devices 1 (60)-
A plurality of switches 4 (7) for individually controlling ON / OFF of power supply to each of the I2C devices 3 (62)
0) to the switch 6 (72), the recovery of the abnormal I2C device identified as the cause of the failure is attempted by turning the power off / on and the other I2C bus 2 (41) After confirming the operation on the side, the connection can be returned to the original I2C bus 1 (40).

【００２４】この結果、バスラインをＩ２Ｃバス１（４
０）およびＩ２Ｃバス２（４１）に二重化するだけで、
Ｉ２Ｃデバイス１（６０）〜Ｉ２Ｃデバイス３（６２）
は二重化することなく、低コストにて、信頼性の高いバ
スシステムを構成することが可能になる。As a result, the bus line is connected to the I2C bus 1 (4
0) and I2C bus 2 (41)
I2C device 1 (60) to I2C device 3 (62)
It is possible to construct a highly reliable bus system at low cost without duplication.

【００２５】すなわち、通常、Ｉ２Ｃバスは１本のライ
ンに複数個のデバイスを接続しているため、Ｉ２Ｃデバ
イスが１個でも異常が存在した場合、そのバスラインは
使用できなくなる。しかし、この本実施の形態のバスシ
ステムの場合は異常であるデバイスを的確に判別して回
復させ、切り替えもしくは切り離すことによりバスライ
ンを使用することができる。That is, since the I2C bus normally connects a plurality of devices to one line, if even one I2C device is abnormal, the bus line cannot be used. However, in the case of the bus system of this embodiment, the bus line can be used by accurately determining and recovering the abnormal device and switching or disconnecting it.

【００２６】また、Ｉ２Ｃバスに特化している訳ではな
いためＩ２Ｃバス以外のバスシステムにも使用できる。Since it is not specialized for the I2C bus, it can be used for bus systems other than the I2C bus.

【００２７】本願の特許請求の範囲に記載された発明を
見方を変えて表現すれば以下の通りである。The invention described in the claims of the present application can be expressed in a different way as follows.

【００２８】（１） データの送出を制御するバスマス
タインターフェースと複数のデバイスを接続するのにバ
スラインを２本用い、各デバイスに切り替えスイッチと
スイッチ制御回路を備えることによりバスを選択し、異
常が存在するデバイスを検出し、さらに電圧源にスイッ
チとスイッチ制御回路を備えることにより電源を再投入
し異常なデバイスを復帰あるいは縮退させることができ
ることを特徴とするバスシステム。(1) Two bus lines are used to connect a bus master interface for controlling data transmission and a plurality of devices, and each device is equipped with a changeover switch and a switch control circuit to select a bus, A bus system characterized in that an existing device is detected, and a voltage source is equipped with a switch and a switch control circuit so that an abnormal device can be restored or degenerated by reapplying power.

【００２９】（２） バスラインを２本にして、切り替
えスイッチとスイッチ制御回路を備えることにより接続
するバスを選択できるようにして二重化を実現させたバ
スシステム。(2) A bus system in which two bus lines are provided and a changeover switch and a switch control circuit are provided so that a bus to be connected can be selected to realize a duplex system.

【００３０】（３） 各デバイスに切り替えスイッチと
スイッチ制御回路を備えることにより、デバイスを１つ
ずつ別のラインに接続することにより異常が存在するデ
バイスを検出することができるバスシステム。(3) A bus system in which each device is provided with a changeover switch and a switch control circuit so that a device having an abnormality can be detected by connecting the devices one by one to another line.

【００３１】（４） 各デバイスの電圧源にスイッチと
スイッチ制御回路を備えることにより、異常と検知した
デバイスに電源を再投入し正常に動作すれば復帰させ、
異常な場合は縮退させるバスシステム。(4) By equipping the voltage source of each device with a switch and a switch control circuit, the device detected as abnormal is re-powered and restored if it operates normally,
A bus system that degenerates when abnormal.

【００３２】以上本発明者によってなされた発明を実施
の形態に基づき具体的に説明したが、本発明は前記実施
の形態に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【００３３】[0033]

【発明の効果】低コストにて、バスシステムの信頼性を
向上させることができる、という効果が得られる。As described above, the effect that the reliability of the bus system can be improved at low cost can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のバスシステムの一実施の形態であるＩ
２Ｃバスシステムの構成の一例を示す概念図である。FIG. 1 is an embodiment of a bus system of the present invention.
It is a conceptual diagram which shows an example of a structure of a 2C bus system.

【図２】本発明のバスシステムの一実施の形態であるＩ
２Ｃバスシステムの作用の一例を示すフローチャートで
ある。FIG. 2 is an embodiment of a bus system I of the present invention.
It is a flow chart which shows an example of operation of a 2C bus system.

【図３】本発明のバスシステムの一実施の形態であるＩ
２Ｃバスシステムの作用の一例を示す概念図である。FIG. 3 is an embodiment of a bus system I of the present invention.
It is a conceptual diagram which shows an example of an effect | action of 2C bus system.

【図４】本発明のバスシステムの一実施の形態であるＩ
２Ｃバスシステムの作用の一例を示す概念図である。FIG. 4 is an embodiment of a bus system of the present invention, I
It is a conceptual diagram which shows an example of an effect | action of 2C bus system.

【符号の説明】[Explanation of symbols]

１０…マイクロコンピュータ １１…Ｉ２Ｃバスマスタインターフェース ２０…Ｉ２Ｃバス切り替えポート ３０…スイッチ制御回路 ４０…Ｉ２Ｃバス１（第１バスライン） ４１…Ｉ２Ｃバス２（第２バスライン） ５０，５１，５２…スイッチ１，２，３（第１スイッ
チ） ６０，６１，６２…Ｉ２Ｃデバイス１，２，３ ７０，７１，７２…スイッチ１，２，３（第２スイッ
チ） ８０…電圧源 ９０…プルアップ抵抗10 ... Microcomputer 11 ... I2C bus master interface 20 ... I2C bus switching port 30 ... Switch control circuit 40 ... I2C bus 1 (first bus line) 41 ... I2C bus 2 (second bus line) 50, 51, 52 ... Switch 1 , 2, 3 (first switch) 60, 61, 62 ... I2C devices 1, 2, 3 70, 71, 72 ... Switches 1, 2, 3 (second switch) 80 ... Voltage source 90 ... Pull-up resistor

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】 データの送出を制御するバスマスタイン
ターフェースと複数のデバイスを接続する第１および第
２バスラインと、前記デバイスの各々を前記第１および
第２バスラインのいずれに接続するかを切り替える第１
スイッチと、個々の前記デバイスに対する電源供給を制
御する第２スイッチと、を含むことを特徴とするバスシ
ステム。1. A bus master interface for controlling transmission of data, first and second bus lines connecting a plurality of devices, and switching of which of the first and second bus lines each of the devices is connected to. First
A bus system comprising a switch and a second switch for controlling power supply to each of the devices. 【請求項２】 請求項１記載のバスシステムにおいて、 複数の前記デバイスの全てを前記第１バスラインに接続
して稼働させ、前記第１バスラインにおける障害の検出
時に、前記第１スイッチを操作して、複数の前記デバイ
スの各々を、前記第１バスラインから切り離して前記第
２バスラインの側に個別に接続して、前記第１バスライ
ンの前記障害が回復するか否かを判別することで、前記
障害の原因となった前記デバイスを特定することを特徴
とするバスシステム。2. The bus system according to claim 1, wherein all of the plurality of devices are connected to the first bus line to operate, and the first switch is operated when a failure in the first bus line is detected. Then, each of the plurality of devices is separated from the first bus line and individually connected to the side of the second bus line to determine whether or not the failure of the first bus line is recovered. The bus system is characterized in that the device causing the failure is identified. 【請求項３】 請求項１または２記載のバスシステムに
おいて、 前記第１スイッチにて前記第１バスラインから切り離さ
れて前記第２バスラインに接続され、前記障害の原因と
特定された前記デバイスに対して、前記第２スイッチを
操作して電源供給の切断／再接続を行うとともに前記第
２バスラインを介して当該デバイスの機能を確認するこ
とで、当該デバイスの障害回復を試行し、回復した場合
には、前記第１スイッチを切り替えて回復した前記デバ
イスを前記第１バスラインに再接続し、回復しなかった
場合には、当該デバイスへの電源供給を停止したままで
縮退稼働を行うことを特徴とするバスシステム。3. The bus system according to claim 1, wherein the device is separated from the first bus line by the first switch and connected to the second bus line, and is identified as a cause of the failure. In contrast, by operating the second switch to disconnect / reconnect the power supply and confirm the function of the device via the second bus line, a failure recovery of the device is tried and a recovery is attempted. In such a case, the device recovered by switching the first switch is reconnected to the first bus line, and if not recovered, the degenerate operation is performed while the power supply to the device is stopped. A bus system characterized by that.