JP2003224869A - Sdi信号判別装置 - Google Patents
Sdi信号判別装置Info
- Publication number
- JP2003224869A JP2003224869A JP2002023571A JP2002023571A JP2003224869A JP 2003224869 A JP2003224869 A JP 2003224869A JP 2002023571 A JP2002023571 A JP 2002023571A JP 2002023571 A JP2002023571 A JP 2002023571A JP 2003224869 A JP2003224869 A JP 2003224869A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sdi
- type
- sdi signal
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 67
- 230000000737 periodic effect Effects 0.000 claims abstract description 39
- 238000012545 processing Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 238000012850 discrimination method Methods 0.000 claims description 2
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 24
- 238000010586 diagram Methods 0.000 description 4
- 230000001960 triggered effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Television Systems (AREA)
Abstract
供する。 【解決手段】 SDI信号タイプ判別装置は、HD−S
DI検知部5Aを備え、これは、受けたSDI信号にお
いて、HD−SDI信号に含まれる第1の周期的成分を
検知したときにロック信号HD_LOCKを発生する。
また、判別装置は、SD−SDIタイプ検知部5Bを備
え、これは、受けたSDI信号において、SD−SDI
信号に含まれる第2の周期的成分を検知したときにロッ
ク信号SD_LOCKを発生する。第1周期的成分は、
第2周期的成分とは周期が異なっている。
Description
シリアル・デジタル・インターフェース(SDI)信号
を判別するための方法および装置に関するものである。
−SDI)信号と標準SDI(SD−SDI)信号の2
つのタイプがある。HD−SDI信号は、1.485G
b/sのビット・レートを有するのに対し、SD−SD
I信号は、それとは異なった270Mb/sのビット・
レートを有している。したがって、従来、SDI信号を
処理する回路または測定機器のような機器においては、
SDI信号に対しHD−SDI信号とSD−SDI信号
の2系統の回路を設けるのが通常である。したがって、
SDI信号の処理として同じような回路が重複して設け
られており、コスト面で問題があった。
目的は、上記の問題を克服することであって、SDI信
号のタイプを判別する方法および装置を提供することで
ある。
えた集積回路または機器を提供することである。
め、本発明による、受けたSDI信号のタイプを判別す
る判別方法は、前記受けたSDI信号に、第1のタイプ
のSDI信号に含まれる第1の周期的成分を検知したと
きに、前記第1タイプのSDI信号を検知したことを示
す第1タイプ検知信号を発生する第1の検知ステップ
と、前記受けたSDI信号に、第2のタイプのSDI信
号に含まれる第2の周期的成分を検知したときに、前記
第2タイプのSDI信号を検知したことを示す第2タイ
プ検知信号を発生する第2の検知ステップであって、前
記第1の周期的成分は、前記第2の周期的成分とは周期
が異なっている、前記の第2の検知ステップと、から成
る。
は、前記第1周期的成分を少なくとも第1の所定の時間
検知したときに前記第1タイプ検知信号を発生し、前記
第2の検知ステップは、前記第2周期的成分を少なくと
も第2の所定の時間検知したときに前記第2タイプ検知
信号を発生するようにできる。
を判別する判別装置は、SDI信号を受けるように接続
しており、第1のタイプのSDI信号に含まれる第1の
周期的成分を検知したときに第1タイプ検知信号を発生
する第1の検知手段と、SDI信号を受けるように接続
しており、第2のタイプのSDI信号に含まれる第2の
周期的成分を検知したときに第2タイプ検知信号を発生
する第2の検知手段であって、前記第1の周期的成分
は、前記第2の周期的成分とは周期が異なっている、前
記の第2の検知手段と、から成る。
記第1周期的成分を少なくとも第1の所定の時間検知し
たときに前記第1タイプ検知信号を発生し、前記第2検
出手段は、前記第2周期的成分を少なくとも第2の所定
の時間検知したときに前記第2タイプ検知信号を発生す
るようにできる。また、前記第1と第2の検知手段の各
々は、PLLから成るようにできる。
は、さらに、該第1検知手段の前記PLLのロック状態
を示す信号が前記少なくとも第1の所定の時間継続した
ときに、前記第1タイプ検知信号を発生する第1の安定
状態判定手段を含み、前記第2検知手段は、さらに、該
第2検知手段の前記PLLのロック状態を示す信号が前
記少なくとも第2の所定の時間継続したときに、前記第
1タイプ検知信号を発生する第2の安定状態判定手段を
含むようにできる。
のSDI信号は、SD−SDI信号であり、前記第2の
タイプのSDI信号は、HD−SDI信号とすることが
できる。
を備えた機器を提供する。本発明によれば、前記機器
は、測定機器としたり、あるいはビデオ機器としたりで
きる。また、本発明によれば、上述の判別装置を備えた
集積回路を提供する。
力を処理するSDI信号処理装置は、上述の判別装置
と、該判別装置からの前記第1タイプ検知信号および前
記第2タイプ検知信号に応答して、前記SDI信号入力
を前記第1または第2のタイプのSDI信号として処理
する処理手段と、から成る。
えた機器を提供する。本発明によれば、前記機器は、測
定機器としたり、あるいはビデオ機器としたりできる。
また、本発明によれば、上述の信号処理装置を備えた集
積回路を提供する。
施形態を説明する。図1は、本発明によるSDI信号タ
イプ判別装置のブロック図を示している。図示のよう
に、この判別装置は、SDI信号を受けるための入力端
子1と、分配部3と、HD−SDIタイプ検知部5Aお
よびSD−SDIタイプ検知部5Bとから構成してい
る。詳細には、入力端子1は、SDI信号を受けるが、
このSDI信号には、上述のようにHD−SDI信号と
SD−SDI信号の2つのタイプがある。HD−SDI
信号は、ビット・レートが1.485b/sであり、そ
してSD−SDI信号は、ビット・レートが270Mb
/sである。しかし、これら信号のそれらビット・レー
トは、最大のビット・レートを表しており、信号内容に
応じて、最大ビット・レートより低いビット・レートと
なるものである。入力端子1からのこのSDI信号を受
ける入力をもつ分配部3は、インピーダンス整合および
所要の増幅または減衰を行った後にそのSDI信号を2
つの出力にそれぞれ発生する。HD−SDIタイプ検知
部5Aは、分配部3からのこのSDI信号を受ける入力
を有し、そしてHD−SDIタイプを検知したときにそ
の検知を表す検知信号を発生する出力を有している。同
様に、SD−SDIタイプ検知部5Bは、分配部3から
のSDI信号を受ける入力を有し、そしてSD−SDI
タイプを検知したときにその検知を表す検知信号を発生
する出力を有している。
び5Bの各々は、図1に示したようにPLL、すなわち
HD_PLLとSD_PLLで構成する。これらPLL
は、最高のビット・レートにロックするように設計され
る。ここで、SDI信号には、最高ビット・レートの周
期的成分とこの最高ビット・レートの整数分の1のビッ
ト・レートの周期的成分が混在しているが、PLLの位
相比較するエッジはどのビット・レートでも同じ波形位
置(例えば立ち上がりエッジ)となるため、それら異な
った周期的成分に瞬間的にロックする可能性がある。し
かし、PLLは、PLL自身のフライホイール効果によ
り、通常は最高ビット・レートの周期的成分へのロック
状態を継続することになり、これによってロック信号H
D_LOCKまたはロック信号SD_LOCKを発生す
る。PLLのロックレンジは、SDI信号のジッタを吸
収できるようにする等のシステムの要求を考慮した上
で、できるだけ狭く決める。このロックレンジの値は、
1例として、PLLのVCOの中心周波数(最高ビット
・レート)の1%〜15%程度である。
に受けたSDI信号がHD−SDI信号の場合、このS
D−SDIが2つのHD−SDIタイプ検知部5AとS
D−SDIタイプ検知部5Bに供給され、そしてHD−
SDI信号であるため、HD−SDIタイプ検知部5A
のみが検知信号、すなわちロック信号HD_LOCKを
発生する。これにより、受けたSDI信号がHD−SD
I信号であることを示す。他方のSD−SDIタイプ検
知部5Bは、検知信号を発生しない。一方、受けたSD
I信号がSD−SDI信号である場合、今度は、SD−
SDIタイプ検知部5Bのみが検知信号、すなわちロッ
ク信号SD_LOCKを発生し、これによって、受けた
SDI信号がSD−SDI信号であることを示す。これ
によって、簡単にSDI信号の判別を行うことができ
る。
部5AおよびSD−SDIタイプ検知部5Bの別の実施
形態を示している。この実施形態は、HD−SDI信号
とSD−SDI信号の双方の周期的成分に、共通の周期
的成分が含まれる場合に特に有効である。すなわち、H
D−SDI信号には、伝送ビット・レートが異なる2種
類のシステム、すなわち1.485GHz系と1.48
5GHz/1.001系があり、前者の1.485GH
z系では、SDシステムとの間に倍数関係が生ずるが、
後者の系では、そのような倍数関係は生じない。すなわ
ち、前者の1.485GHz系では、HD−SDIとS
D−SDIのビット・レートの比は11:2であり、そ
してそれぞれの比で各最大ビット・レートを割ると、
(1.485Gb/s)/11=135Mb/s、また
(270Mb/s)/2=135Mb/sとなって同じ
値となる。したがって、HD−SDI信号とSD−SD
I信号の周期的成分として、この135Mb/sの周期
的成分が共通の成分となる。したがって、この周期的成
分を受けたときには、各PLLは、双方ともロックする
ことになる。しかし、この周期的成分のみが連続する確
率は低いため、仮に瞬間的に双方ともロックすることが
あったとしても、そのロック状態をある程度の期間安定
しているかどうかをチェックすることにより、誤検出を
防ぐことができる。図2の実施形態は、このような誤検
出を防止することを目的とするものである。
は、検知部5Aおよび検知部5Bのいずれに対しても使
用することができる。詳細には、タイプ検知部50は、
図1に示したPLLと同じPLL回路500と、安定状
態判別部502とを備えている。安定状態判別部502
は、モノマルチ5020と、そしてANDゲート回路5
022とから構成している。PLL回路500は、図1
の分配部3からのSDI信号を受ける入力を有し、そし
てロックした時にHD_PLL信号あるいはSD_PL
L信号のようなロック信号を発生する出力を有してい
る。モノマルチ5020は、このPLL回路500の出
力に接続したトリガ入力を有し、そしてトリガされたと
きにこのトリガ時点から所定の時間(例えば0.1秒)
の間ハイのパルスを発生する機能を有し、そして出力に
はその反転出力を発生するように構成している。AND
ゲート回路5022は、PLL回路500の出力に接続
した1つの入力と、そしてモノマルチ5020の反転出
力に接続した別の入力を有し、そしてそれら2つの入力
の論理的AND演算を行った結果を出力に発生する。こ
の出力は、図1で述べた検知信号(または判定出力)を
構成する。
を説明する。図3(a)に示すように、PLLが瞬間的
にロックして0.1秒より短い時間の間ロック信号を発
生する場合、この時には、モノマルチ5020はそのロ
ック信号によってトリガされて、0.1秒の間ローとな
る出力を発生する。これら出力を受けるANDゲート回
路5022は、ロック信号がハイの間はモノマルチ出力
はローでありそしてロック信号がローとなったときはま
だモノマルチ出力はローのままであるため、ANDゲー
ト出力はローに留まり、したがってHD−SDI信号ま
たはSD−SDI信号の検知を示す信号を発生しない。
一方、図3(b)に示すように、PLLが、継続的にす
なわち0.1秒より長い時間の間ロックした場合、モノ
マルチ5020は、トリガされてから0.1秒後にハイ
に戻るため、このハイに戻ってからANDゲートはハイ
となって、HD−SDI信号あるいはSD−SDI信号
の検知を示す検知信号を発生する。尚、HD_PLL回
路とSD_PLL回路とでは、モノマルチの0.1秒の
ような設定時間は、同じ値としたりあるいは異なった値
としたりすることができる。このようにして、安定状態
判別部502を設けることにより、HD−SDI信号と
SD−SDI信号における共通の周期的成分から生ずる
ことのある誤検出を防止することができる。
は、モノマルチ5020の設定時間として0.1秒の例
を示したが、当業者であれば、実験等から誤検出を防止
するのに必要な他の値に変更することができる。また、
上述の判定装置は、ビデオ機器、ビデオ測定機器を含む
その他のSDI信号を扱う任意の機器、あるいは集積回
路に組み込むことも可能である。
I信号判別法により、SDI信号を扱う機器、回路にお
いて、2系統の回路の共通部分を簡略化することが可能
となり、したがってコストを大幅に削減することが可能
となる。また、安定状態判別部を設けることにより、S
DI信号の誤検出を防止でき、これによって安定したS
DI信号の検知を行うことができる。
置のブロック図。
示すブロック図。
ミング図。
Claims (16)
- 【請求項1】受けたSDI信号のタイプを判別する判別
方法であって、 前記受けたSDI信号に、第1のタイプのSDI信号に
含まれる第1の周期的成分を検知したときに、前記第1
タイプのSDI信号を検知したことを示す第1タイプ検
知信号を発生する第1の検知ステップと、 前記受けたSDI信号に、第2のタイプのSDI信号に
含まれる第2の周期的成分を検知したときに、前記第2
タイプのSDI信号を検知したことを示す第2タイプ検
知信号を発生する第2の検知ステップであって、前記第
1の周期的成分は、前記第2の周期的成分とは周期が異
なっている、前記の第2の検知ステップと、から成るS
DI信号判別方法。 - 【請求項2】請求項1記載の方法において、 前記第1の検知ステップは、前記第1周期的成分を少な
くとも第1の所定の時間検知したときに前記第1タイプ
検知信号を発生し、 前記第2の検知ステップは、前記第2周期的成分を少な
くとも第2の所定の時間検知したときに前記第2タイプ
検知信号を発生すること、を特徴とするSDI信号判別
方法。 - 【請求項3】SDI信号のタイプを判別する判別装置で
あって、 SDI信号を受けるように接続しており、第1のタイプ
のSDI信号に含まれる第1の周期的成分を検知したと
きに第1タイプ検知信号を発生する第1の検知手段と、 SDI信号を受けるように接続しており、第2のタイプ
のSDI信号に含まれる第2の周期的成分を検知したと
きに第2タイプ検知信号を発生する第2の検知手段であ
って、前記第1の周期的成分は、前記第2の周期的成分
とは周期が異なっている、前記の第2の検知手段と、か
ら成るSDI信号判別装置。 - 【請求項4】請求項3記載の装置において、 前記第1検出手段は、前記第1周期的成分を少なくとも
第1の所定の時間検知したときに前記第1タイプ検知信
号を発生し、 前記第2検出手段は、前記第2周期的成分を少なくとも
第2の所定の時間検知したときに前記第2タイプ検知信
号を発生すること、を特徴とするSDI信号判別装置。 - 【請求項5】請求項4記載の装置において、 前記第1と第2の検知手段の各々は、PLLから成るこ
と、を特徴とするSDI信号判別装置。 - 【請求項6】請求項5記載の装置において、 前記第1検知手段は、さらに、該第1検知手段の前記P
LLのロック状態を示す信号が前記少なくとも第1の所
定の時間継続したときに、前記第1タイプ検知信号を発
生する第1の安定状態判定手段を含み、 前記第2検知手段は、さらに、該第2検知手段の前記P
LLのロック状態を示す信号が前記少なくとも第2の所
定の時間継続したときに、前記第1タイプ検知信号を発
生する第2の安定状態判定手段を含むこと、を特徴とす
るSDI信号判別装置。 - 【請求項7】請求項3から6のいずれかに記載の装置に
おいて、 前記第1タイプのSDI信号は、SD−SDI信号であ
り、前記第2のタイプのSDI信号は、HD−SDI信
号であること、を特徴とするSDI信号判別装置。 - 【請求項8】請求項3から7のいずれかに記載の判別装
置を備えた機器。 - 【請求項9】請求項8記載の機器において、 前記機器は、測定機器であること、を特徴とする機器。
- 【請求項10】請求項8記載の機器において、 前記機器は、ビデオ機器であること、を特徴とする機
器。 - 【請求項11】請求項3から7のいずれかに記載の判別
装置を備えた集積回路。 - 【請求項12】SDI信号入力を処理するSDI信号処
理装置であって、 請求項3から7のいずれかに記載の判別装置と、 該判別装置からの前記第1タイプ検知信号および前記第
2タイプ検知信号に応答して、前記SDI信号入力を前
記第1または第2のタイプのSDI信号として処理する
処理手段と、から成るSDI信号処理装置。 - 【請求項13】請求項12記載の信号処理装置を備えた
機器。 - 【請求項14】請求項13記載の機器において、 前記機器は、測定機器であること、を特徴とする機器。
- 【請求項15】請求項13記載の機器において、 前記機器は、ビデオ機器であること、を特徴とする機
器。 - 【請求項16】請求項12記載の信号処理装置を備えた
集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002023571A JP2003224869A (ja) | 2002-01-31 | 2002-01-31 | Sdi信号判別装置 |
US10/353,973 US20040104755A1 (en) | 2002-01-31 | 2003-01-30 | SDI signal discriminating apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002023571A JP2003224869A (ja) | 2002-01-31 | 2002-01-31 | Sdi信号判別装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003224869A true JP2003224869A (ja) | 2003-08-08 |
Family
ID=27746245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002023571A Pending JP2003224869A (ja) | 2002-01-31 | 2002-01-31 | Sdi信号判別装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040104755A1 (ja) |
JP (1) | JP2003224869A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101271480B1 (ko) * | 2012-10-30 | 2013-06-05 | 주식회사 삼알글로벌 | 소스 인식 자동 전환 영상 수신 장치를 구비한 dvr 및 소스 인식 자동 전환 영상 수신 방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7492821B2 (en) * | 2005-02-08 | 2009-02-17 | International Business Machines Corporation | System and method for selective image capture, transmission and reconstruction |
JP4244045B2 (ja) * | 2005-09-08 | 2009-03-25 | ソニー株式会社 | 記録装置および方法、並びにプログラム |
KR101337869B1 (ko) | 2012-11-20 | 2013-12-10 | 주식회사 시스매니아 | 다채널 통합용 hd-cctv 신호 전송 장치 |
US20160037123A1 (en) * | 2014-07-31 | 2016-02-04 | At&T Intellectual Property I, Lp | System and method for input sensing for internet protocol encoders |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4607345A (en) * | 1982-01-07 | 1986-08-19 | Rockwell International Corporation | Serial data word transmission rate converter |
US4479142A (en) * | 1982-05-17 | 1984-10-23 | M/A-Com Dcc, Inc. | Interface apparatus and method for asynchronous encoding of digital television |
WO1996024220A1 (fr) * | 1995-01-30 | 1996-08-08 | Sony Corporation | Dispositif de transmission de donnees, procede de transmission de donnees et systeme de camera video les utilisant |
WO1998023060A1 (fr) * | 1996-11-22 | 1998-05-28 | Sony Corporation | Procede et dispositif de transmission des donnees |
CA2320347A1 (en) * | 1998-12-07 | 2000-06-15 | Tomotaka Takeuchi | Serial digital interface system transmission/reception method and device therefor |
-
2002
- 2002-01-31 JP JP2002023571A patent/JP2003224869A/ja active Pending
-
2003
- 2003-01-30 US US10/353,973 patent/US20040104755A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101271480B1 (ko) * | 2012-10-30 | 2013-06-05 | 주식회사 삼알글로벌 | 소스 인식 자동 전환 영상 수신 장치를 구비한 dvr 및 소스 인식 자동 전환 영상 수신 방법 |
US8913881B2 (en) | 2012-10-30 | 2014-12-16 | 3R Global Co., Ltd. | Digital video recorder having appartus for receiving automatic switched image by recognizing source and method thereof |
Also Published As
Publication number | Publication date |
---|---|
US20040104755A1 (en) | 2004-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6549604B2 (en) | Clock recovery and detection of rapid phase transients | |
US5157651A (en) | Apparatus and method for determining line rates | |
JP3126797B2 (ja) | 信号伝送装置 | |
JP2003224869A (ja) | Sdi信号判別装置 | |
US5680076A (en) | Phase-lock indicator circuit with phase-only detection | |
US4617678A (en) | Apparatus for detecting and recovering binary data from an input signal | |
US7894705B2 (en) | PLL controller applying a multiplier coefficient appropriate for a phase error, and a method therefor | |
US5734273A (en) | Phase lock detector | |
US5977837A (en) | Phase selector for external frequency divider and phase locked loop | |
US20100085239A1 (en) | Device and method for detecting a target using a high speed sampling device | |
US20040062329A1 (en) | Determining an optimal sampling clock | |
JPH0537511A (ja) | ユニークワード検出回路 | |
US7110446B1 (en) | Method and apparatus for reducing effect of jitter | |
US20040019837A1 (en) | Fast detection of incorrect sampling in an oversampling clock and data recovery system | |
EP0456973A2 (en) | Synchronisation apparatus | |
JP2762855B2 (ja) | フレーム同期保護回路 | |
JP2988300B2 (ja) | バイポーラクロック擾乱検出回路 | |
KR100629519B1 (ko) | 간헐 데이터 패킷 수신용 클럭 발생 장치 및 방법 | |
JP2964652B2 (ja) | クロック受信回路 | |
JPH10240374A (ja) | クロック異常検出回路 | |
JP2007304060A (ja) | Ifm装置 | |
JP2923979B2 (ja) | 周波数検出回路 | |
JPS63302637A (ja) | 誤り率測定装置 | |
JPH09271000A (ja) | 文字放送用のデータ探索回路 | |
JPS6011862B2 (ja) | 信号検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070724 |