JP2003219662A - Semiconductor power converter - Google Patents
Semiconductor power converterInfo
- Publication number
- JP2003219662A JP2003219662A JP2002007819A JP2002007819A JP2003219662A JP 2003219662 A JP2003219662 A JP 2003219662A JP 2002007819 A JP2002007819 A JP 2002007819A JP 2002007819 A JP2002007819 A JP 2002007819A JP 2003219662 A JP2003219662 A JP 2003219662A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- semiconductor power
- power conversion
- conversion circuit
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体電力変換装
置に関し、詳しくは健全性を試験する装置が組み込まれ
た半導体電力変換装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor power conversion device, and more particularly to a semiconductor power conversion device incorporating a soundness testing device.
【０００２】[0002]
【従来の技術】従来、電動機などを負荷として駆動する
半導体電力変換装置では、その主回路、すなわち、電力
変換を行うためのインバータ回路などの健全性を確認す
る試験を行うことがある。2. Description of the Related Art Conventionally, in a semiconductor power conversion device driven by a motor or the like as a load, a test for confirming the soundness of its main circuit, that is, an inverter circuit for performing power conversion may be performed.
【０００３】半導体電力変換装置の主回路の健全性確認
のためには、出力の交流電圧と電流をそれぞれ定格で運
転し、実仕様にあった試験をする必要がある。In order to confirm the soundness of the main circuit of the semiconductor power conversion device, it is necessary to operate the output AC voltage and current at their respective ratings and to carry out a test according to actual specifications.
【０００４】このような試験の一手法として、力率＝
０、つまり主回路交流電圧がピーク値の時に電流値が０
になる状態（一般に無効電流通電試験と呼ばれている）
での通電試験がある。この試験は有効電流が流れないた
め、試験に必要な電力が少なくて済むため広く適用され
ている。As one method of such a test, power factor =
0, that is, the current value is 0 when the main circuit AC voltage is at the peak value
State (generally called reactive current energization test)
There is a current test in. This test is widely applied because no active current flows, and the test requires less power.
【０００５】しかし、電動機などを負荷とする半導体電
力変換装置の運転条件は、力率がほぼ１に等しい場合が
多く、仕様定格に相当する無効電流を流したとしても等
価にならない場合がある。このため、電動機などを負荷
とする半導体電力変換装置では、力率＝１の試験を実施
する必要がある。However, the operating condition of a semiconductor power converter using a motor or the like as a load is often that the power factor is substantially equal to 1, and even if a reactive current corresponding to the specification rating is applied, it may not be equivalent. Therefore, it is necessary to perform a power factor = 1 test in a semiconductor power converter that uses a motor or the like as a load.
【０００６】図７は、このような力率＝１における試験
を実施するための従来の半導体電力変換装置の構成を示
す図面である。FIG. 7 is a diagram showing the configuration of a conventional semiconductor power conversion device for carrying out such a test at a power factor = 1.
【０００７】この半導体電力変換装置は、４個の半導体
電力変換回路を用いたもので、この４個の半導体電力変
換回路は、試験設備用交流−直流変換回路（Ａ）１０
１、試験設備用交流−直流変換回路（Ｂ）１０３、被試
験用直流−交流変換回路（Ａ）１１１、被試験用直流−
交流変換回路（Ｂ）１１３である。This semiconductor power conversion device uses four semiconductor power conversion circuits. The four semiconductor power conversion circuits are AC-DC conversion circuits (A) 10 for test equipment.
1, AC-DC conversion circuit (B) 103 for test equipment, DC-AC conversion circuit (A) 111 for test, DC-for test-
The AC conversion circuit (B) 113.
【０００８】試験設備用交流−直流変換回路（Ａ）１０
１と試験設備側交流−直流変換回路（Ｂ）１０３の二つ
の変換回路は、主回路トランス１３１から互いに絶縁さ
れた２系統の交流が供給されている。AC-DC converter circuit (A) 10 for test equipment
The two converter circuits, namely the converter circuit 1 and the test equipment side AC-DC converter circuit (B) 103, are supplied from the main circuit transformer 131 with two alternating current systems.
【０００９】これら二つの試験設備用交流−直流変換回
路１０１および１０３は、それぞれの直流電圧制御器１
０５、１０７によって所要の主回路直流電圧となるよう
に制御されている。These two AC / DC converter circuits 101 and 103 for test equipment are provided in respective DC voltage controllers 1.
05 and 107 are controlled so that the required main circuit DC voltage is obtained.
【００１０】一方、被試験用直流−交流変換回路（Ａ）
１１１と被試験用直流−交流変換回路（Ｂ）１１３に
は、負荷用電動機１５１と負荷用発電機１６１がそれぞ
れ接続されている。On the other hand, a DC-AC conversion circuit for test (A)
A load motor 151 and a load generator 161 are connected to 111 and the test DC-AC conversion circuit (B) 113, respectively.
【００１１】負荷用電動機１５１には、回転周波数（速
度）を検出する周波数検出器１５３が取り付けられてい
る。A frequency detector 153 for detecting a rotation frequency (speed) is attached to the load electric motor 151.
【００１２】周波数検出器１５３によって検出された回
転周波数は、周波数制御器１５５へフィードバックされ
て、この周波数制御器１５５からの出力が被試験用直流
−交流変換回路（Ａ）１１１に入力されて、負荷用電動
機１５１の回転が任意の周波数基準の回転周波数で回転
するように、被試験用直流−交流変換回路（Ａ）１１１
の交流出力が制御される。The rotation frequency detected by the frequency detector 153 is fed back to the frequency controller 155, and the output from the frequency controller 155 is input to the DC-AC conversion circuit (A) 111 under test, The DC-AC conversion circuit (A) 111 for the test so that the rotation of the load motor 151 rotates at a rotation frequency of an arbitrary frequency reference.
The AC output of is controlled.
【００１３】また、負荷用電動機１５１の出力は、負荷
用発電機１６１にカップリングされていて、負荷用発電
機１６１は負荷用電動機１５１の回転により同じ回転周
波数で回転させられる。The output of the load motor 151 is coupled to the load generator 161, and the load generator 161 is rotated at the same rotation frequency by the rotation of the load motor 151.
【００１４】そして、負荷用発電機１６１が発電する電
力は被試験用直流−交流変換回路（Ｂ）１１３に入力さ
れていて、この電流が電流基準に等しくなるように電流
制御器１６３で電流制御が行われる。The electric power generated by the load generator 161 is input to the DC-AC converter circuit (B) 113 for test, and the current controller 163 controls the current so that the current becomes equal to the current reference. Is done.
【００１５】以上のように構成された半導体電力変換装
置は、周波数基準と電流基準とを任意に変えることで、
被試験用直流−交流変換回路（Ａ）１１１と被試験用直
流−交流変換回路（Ｂ）１１３の実仕様にあった試験を
行うことができる。The semiconductor power conversion device configured as described above can change the frequency reference and the current reference arbitrarily,
It is possible to perform a test that matches the actual specifications of the test DC-AC conversion circuit (A) 111 and the test DC-AC conversion circuit (B) 113.
【００１６】なお、この半導体電力変換装置全体におけ
る消費電力は、それぞれの変換回路と、電動機および発
電機などのロス分となり、主回路トランス１３１より上
位の電力系統は最小限の構成でよい。The power consumption of the entire semiconductor power converter is the loss of each converter circuit, the motor and the generator, and the power system above the main circuit transformer 131 may have a minimum configuration.
【００１７】[0017]
【発明が解決しようとする課題】このような従来の半導
体電力変換装置では、試験設備用交流−直流変換回路
（Ａ）１０１、試験設備用交流−直流変換回路（Ｂ）１
０３、被試験用直流−交流変換回路（Ａ）１１１、被試
験用直流−交流変換回路（Ｂ）１１３、負荷用電動機１
５１、および負荷用発電機１６１に、実仕様に準じた定
格のもが必要であり、また、主回路トランス１３１の２
次側の巻線も実仕様に準じた定格が必要となる。In such a conventional semiconductor power converter, the test equipment AC-DC converter circuit (A) 101 and the test equipment AC-DC converter circuit (B) 1 are used.
03, DC-AC conversion circuit for test (A) 111, DC-AC conversion circuit for test (B) 113, load motor 1
51 and the load generator 161 are required to be rated according to the actual specifications.
The secondary winding must also be rated according to the actual specifications.
【００１８】したがって、従来の半導体電力変換装置で
は、実際に電力変換装置として使用する被試験用直流−
交流変換回路（Ａ）１１１と被試験用直流−交流変換回
路（Ｂ）１１３の他に、電力変換動作には寄与しないに
もかかわらず、これと同じ定格の試験設備が必要である
ことから、電力変換装置の健全性を試験するための装置
を組み込むと、かなり大規模な設備構成となってしまう
という問題がある。Therefore, in the conventional semiconductor power converter, the DC to be tested actually used as the power converter is-
In addition to the AC conversion circuit (A) 111 and the DC-AC conversion circuit (B) 113 under test, the test equipment having the same rating as this is required although it does not contribute to the power conversion operation. If a device for testing the soundness of the power conversion device is incorporated, there is a problem that the configuration of the power conversion device becomes quite large.
【００１９】また、試験設備である試験設備用交流−直
流変換回路（Ａ）１０１と試験設備用交流−直流変換回
路（Ｂ）１０３が出す損失も多く、半導体電力変換装置
としての効率が悪くなってしまうという問題もある。Further, the test equipment AC-DC converter circuit (A) 101 and the test equipment AC-DC converter circuit (B) 103, which are the test equipment, generate a large amount of loss, and the efficiency of the semiconductor power converter becomes poor. There is also the problem of being lost.
【００２０】本発明は、上記に鑑みてなされたもので、
その目的としては、大規模な構成を必要とせず、被試験
装置の実仕様にあった試験を実施することができる半導
体電力変換装置を提供することである。The present invention has been made in view of the above,
It is an object of the present invention to provide a semiconductor power conversion device that does not require a large-scale configuration and can carry out a test that meets the actual specifications of the device under test.
【００２１】[0021]
【課題を解決するための手段】請求項１記載の発明は、
上記課題を解決するため、二つの半導体電力変換回路
と、前記二つの半導体電力変換回路の交流出力を互いに
結合する結合手段と、前記二つの半導体電力変換回路の
うち一方の半導体電力変換回路を交流電圧源として動作
させ、他方の半導体電力変換回路を前記結合手段から出
力される電流に基づいて電流制御器として動作させる制
御手段と、を有することを要旨とする半導体電力変換装
置である。The invention according to claim 1 is
In order to solve the above problems, two semiconductor power conversion circuits, coupling means for coupling the AC outputs of the two semiconductor power conversion circuits to each other, and one of the two semiconductor power conversion circuits are AC And a control unit that operates as a voltage source and causes the other semiconductor power conversion circuit to operate as a current controller based on the current output from the coupling unit.
【００２２】この発明は、二つの半導体電力変換回路の
交流出力を互いに結合し、一方を交流電圧源となるよう
に、他方を電流制御器となるように、この二つの半導体
電力変換回路を循環する電流を制御手段により制御する
ことで、二つの半導体電力変換回路により実仕様にあっ
た試験を行うことができるようにしようとするものであ
る。According to the present invention, the AC outputs of the two semiconductor power conversion circuits are coupled to each other, and the two semiconductor power conversion circuits are circulated so that one serves as an AC voltage source and the other serves as a current controller. By controlling the current to be applied by the control means, it is possible to perform a test that meets the actual specifications by the two semiconductor power conversion circuits.
【００２３】請求項２記載の発明は、請求項１記載の半
導体電力変換装置において、前記結合手段は、トランス
であることを要旨とする。A second aspect of the present invention provides the semiconductor power conversion device according to the first aspect, wherein the coupling means is a transformer.
【００２４】この発明は、二つの半導体電力変換回路の
交流出力を結合する結合手段としてトランスを用いるこ
とで、二つの半導体電力変換回路を完全に絶縁した状態
で結合しようとするものである。The present invention is intended to couple two semiconductor power conversion circuits in a completely insulated state by using a transformer as a coupling means for coupling the AC outputs of the two semiconductor power conversion circuits.
【００２５】請求項３記載の発明は、請求項１記載の半
導体電力変換装置において、前記結合手段は、リアクト
ルであることを要旨とする。A third aspect of the invention is based on the semiconductor power conversion device according to the first aspect, wherein the coupling means is a reactor.
【００２６】この発明は、二つの半導体電力変換回路の
交流出力を結合する結合手段として、同一容量の場合に
トランスよりも小型で安価なリアクトルを用いること
で、装置構成のいっそうの小型化と製作コストの低減化
を図ろうとするものである。According to the present invention, as the coupling means for coupling the AC outputs of the two semiconductor power conversion circuits, a reactor which is smaller and cheaper than a transformer in the case of the same capacity is used. It is intended to reduce the cost.
【００２７】請求項４記載の発明は、請求項３記載の半
導体電力変換装置において、前記制御手段は、前記一方
の半導体電力変換回路の電圧基準を補償する第１の補償
手段と、前記他方の半導体電力変換回路の電圧基準を補
償する第２の補償手段と、を有し、前記第１の補償手段
と前記第２の補償手段は、互いの補償量を互いの同一相
に反映させ、かつ相毎に独立して補償処理を行うことを
要旨とする。According to a fourth aspect of the present invention, in the semiconductor power conversion device according to the third aspect, the control means includes first compensating means for compensating the voltage reference of the one semiconductor power conversion circuit and the other one. Second compensating means for compensating the voltage reference of the semiconductor power conversion circuit, wherein the first compensating means and the second compensating means reflect mutual compensation amounts in mutually identical phases, and The point is to perform compensation processing independently for each phase.
【００２８】この発明は、二つの半導体電力変換回路の
電圧基準に対する補償を行うための補償手段をそれぞれ
の半導体電力変換回路ごとに設けて、この補償手段の電
圧基準に対する補償を相毎に相互に反映しあうことによ
り、リアクトルにより二つの半導体電力変換回路を接合
した場合に発生する零相電流を減少させようとするもの
である。According to the present invention, the compensating means for compensating for the voltage reference of the two semiconductor power conversion circuits is provided for each semiconductor power converting circuit, and the compensation for the voltage reference of the compensating means is mutually performed for each phase. By reflecting each other, it is intended to reduce the zero-phase current generated when the two semiconductor power conversion circuits are joined by the reactor.
【００２９】請求項５記載の発明は、請求項３または４
記載の半導体電力変換装置において、前記二つの半導体
電力変換回路の交流出力が３相交流出力であり、前記二
つの半導体電力変換回路のうち、一方の半導体電力変換
回路の３相交流出力のうち第１相と第２相にそれぞれ設
けられた電流検出器と、他方の半導体電力変換回路の３
相交流出力のうち第２相に設けられた電流検出器と、を
有し、前記結合手段は、前記一方の半導体電力変換回路
の第３相と前記他方の半導体電力変換回路の第２相を結
合し、前記制御手段は、前記二つの半導体電力変換回路
の交流出力の位相差を相殺する位相差相殺手段を有する
ことを要旨とする。The invention according to claim 5 is the invention according to claim 3 or 4.
In the semiconductor power conversion device described above, the AC output of the two semiconductor power conversion circuits is a three-phase AC output, and the three-phase AC output of one of the two semiconductor power conversion circuits is the third-phase AC output. The current detectors provided in the first phase and the second phase, respectively, and the other three of the semiconductor power conversion circuits
A current detector provided in the second phase of the phase alternating current output, wherein the coupling means connects the third phase of the one semiconductor power conversion circuit and the second phase of the other semiconductor power conversion circuit. In combination, the control means has a phase difference canceling means for canceling the phase difference between the AC outputs of the two semiconductor power conversion circuits.
【００３０】この発明は、二つの半導体電力変換回路の
交流出力をリアクトルで結合することによって零相電流
が発生する場合に、一方の半導体電力変換回路における
３相出力のうち電流検出器のない相を他方の半導体電力
変換回路の電流検出器を設けている相に接続すること
で、電流検出器のない相の電流を検出できるようにし、
かつ、異なる相に接続したことにより生じる位相差を位
相差相殺手段により相殺するようにして、二つの半導体
電力変換回路のすべて相に対して電流検出器を設けるこ
となく零相電流をも検出することができるようにし、確
実に試験を実施できるようにしようとするものである。According to the present invention, when a zero-phase current is generated by coupling the AC outputs of two semiconductor power conversion circuits with a reactor, one of the three-phase outputs in one semiconductor power conversion circuit has no current detector. By connecting to the phase provided with the current detector of the other semiconductor power conversion circuit, it is possible to detect the current of the phase without the current detector,
Moreover, the phase difference caused by connecting to different phases is canceled by the phase difference canceling means, and the zero-phase current is also detected without providing a current detector for all the phases of the two semiconductor power conversion circuits. To ensure that the tests can be carried out.
【００３１】請求項６記載の発明は、３相交流出力を行
う半導体電力変換回路の第１相の出力と第２相または第
３相のうちいずれか１相の出力を結合する結合手段と、
前記第１相の回路を単相交流電圧源として動作させ、前
記結合手段によって結合された第２相または第３相の回
路を電流制御器として動作させる制御手段と、を有する
ことを要旨とする半導体電力変換装置である。According to a sixth aspect of the present invention, there is provided a coupling means for coupling the output of the first phase of the semiconductor power conversion circuit for performing three-phase AC output and the output of any one of the second phase and the third phase,
Control means for operating the first-phase circuit as a single-phase AC voltage source and operating the second-phase or third-phase circuit coupled by the coupling means as a current controller. It is a semiconductor power converter.
【００３２】この発明は、一つの半導体電力変換回路の
中の二つの相の回路を結合し、この二つの相の回路間に
循環電流を流して、試験に用いることのできる半導体電
力変換回路が一つであっても試験を実施することができ
るようにして、装置構成をより小規模で実現しようとす
るものである。The present invention provides a semiconductor power conversion circuit which can be used for a test by connecting circuits of two phases in one semiconductor power conversion circuit and flowing a circulating current between the circuits of these two phases. It is intended to realize a device configuration on a smaller scale by making it possible to perform a test even with only one.
【００３３】請求項７記載の発明は、請求項６記載の半
導体電力変換装置において、前記結合手段は、リアクト
ルであることを要旨とする。According to a seventh aspect of the present invention, in the semiconductor power conversion device according to the sixth aspect, the coupling means is a reactor.
【００３４】この発明は、一つの半導体電力変換回路の
２つの相の回路を結合する結合手段として、リアクトル
を用いることで、装置構成のよりいっそうの小型化と製
作コストの低減化を図ろうとするものである。The present invention intends to further reduce the size of the device and reduce the manufacturing cost by using the reactor as the connecting means for connecting the circuits of the two phases of one semiconductor power conversion circuit. It is a thing.
【００３５】請求項８記載の発明は、請求項６記載の半
導体電力変換装置において、前記結合手段は、電動機で
あることを要旨とする。The invention according to claim 8 provides the semiconductor power conversion device according to claim 6, wherein the coupling means is an electric motor.
【００３６】この発明は、一つの半導体電力変換回路の
２つの相の回路を結合する結合手段として、電動機を用
いることで、専用の負荷を用意することなく、たとえば
駆動対象の電動機を負荷として流用することで等価な試
験を実施できるようにして、この装置が適用される現場
にて、実仕様にあった試験を容易に行うことができるよ
うにしようとするものである。According to the present invention, the electric motor is used as the coupling means for coupling the circuits of the two phases of one semiconductor power conversion circuit, so that the electric motor to be driven can be used as the load without preparing a dedicated load. By doing so, an equivalent test can be performed, and a test suitable for actual specifications can be easily performed at a site to which this device is applied.
【００３７】[0037]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。なお、以下の説明および参照する
図面において、図７に示した従来のシステムと同一の部
材には同一符号を付し、それらの説明は省略する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. In the following description and referenced drawings, the same members as those in the conventional system shown in FIG. 7 are designated by the same reference numerals, and the description thereof will be omitted.
【００３８】（第１の実施の形態）図１は、本発明によ
る第１の実施の形態の半導体電力変換装置を示すブロッ
ク図である。(First Embodiment) FIG. 1 is a block diagram showing a semiconductor power converter according to a first embodiment of the present invention.
【００３９】第１の実施の形態における電力変換装置
は、被試験装置である被試験用直流−交流変換回路
（Ａ）１１１および被試験用直流−交流変換回路（Ｂ）
１１３において主回路が構成されている。The power conversion device according to the first embodiment is a device under test, a DC-AC conversion circuit (A) 111 for a test and a DC-AC conversion circuit (B) for a test.
A main circuit is formed at 113.
【００４０】そして、可変電圧トランス１１により任意
の交流電圧を発生させ、主回路トランス１３１で正負２
系統の直流主回路母線用の交流電源をつくり、それぞれ
ダイオードコンバータ１３に入力し、３レベルの主回路
直流母線を形成している。Then, the variable voltage transformer 11 generates an arbitrary AC voltage, and the main circuit transformer 131 outputs positive / negative 2
An AC power supply for the DC main circuit bus of the system is created and input to each of the diode converters 13 to form a 3-level main circuit DC bus.
【００４１】ここでダイオードコンバータ１３からの電
力は、被試験装置の損失分を補うだけの電力でよいの
で、その容量は最小で済み、かつ、インビーダンスドロ
ップも無視できる程度のものになる。したがって、主回
路直流母線電圧は可変電圧トランス１１の出力電圧を調
整するだけで可能となる。Since the power from the diode converter 13 need only be the power for compensating for the loss of the device under test, the capacity is minimal and the impedance drop is negligible. Therefore, the main circuit DC bus voltage can be obtained only by adjusting the output voltage of the variable voltage transformer 11.
【００４２】これらによって作られた主回路直流母線電
圧は被試験装置である被試験用直流−交流変換回路
（Ａ）１１１と被試験用直流−交流変換回路（Ｂ）１１
３に並列に入力される。The main circuit DC bus voltage generated by these is the device under test DC-AC conversion circuit (A) 111 under test and the DC-AC conversion circuit under test (B) 11 under test.
3 are input in parallel.
【００４３】被試験用直流−交流変換回路（Ａ）１１１
と被試験用直流−交流変換回路（Ｂ）１１３の間には、
負荷結合３相トランス１５が接続されている。この負荷
結合３相トランス１５は、被試験用直流−交流変換回路
（Ａ）１１１と被試験用直流−交流変換回路（Ｂ）１１
３の交流出力を絶縁しつつ結合する。DC-AC conversion circuit for test (A) 111
Between the DC-AC conversion circuit (B) 113 for test and
A load coupling three-phase transformer 15 is connected. The load coupling three-phase transformer 15 includes a DC-AC conversion circuit (A) 111 to be tested and a DC-AC conversion circuit (B) 11 to be tested.
The AC outputs of 3 are coupled while being insulated.
【００４４】そして、被試験用直流−交流変換回路
（Ａ）１１１、被試験用直流−交流変換回路（Ｂ）１１
３、および負荷結合３相トランス１５の間を流れる循環
電流を自動制御器２で任意に制御することで、実仕様に
あった任意の力率の試験を実施する。A DC-AC conversion circuit (A) 111 for the test and a DC-AC conversion circuit (B) 11 for the test
The automatic controller 2 arbitrarily controls the circulating current flowing between the load transformer 3 and the load-coupled three-phase transformer 15 to perform a test with an arbitrary power factor that matches actual specifications.
【００４５】次に、本第１の実施の形態における作用を
この自動制御器２で行われる制御と共に説明する。Next, the operation of the first embodiment will be described together with the control performed by the automatic controller 2.
【００４６】ここで、被試験装置である被試験用直流−
交流変換回路（Ａ）１１１と被試験用直流−交流変換回
路（Ｂ）１１３は、同一の構成で対称な装置であるが、
制御上の役割は異なっている。被試験用直流−交流変換
回路（Ａ）１１１は任意の周波数と電圧振幅を出力する
交流電圧源として動作させ、一方、被試験用直流−交流
変換回路（Ｂ）１１３は任意の電流を発生する電流制御
器として動作させている。この２つの変換回路の動作を
制御しているのが自動制御器２である。Here, the DC to be tested, which is the device to be tested,
The AC conversion circuit (A) 111 and the DC-AC conversion circuit for test (B) 113 have the same configuration and are symmetrical devices,
The control role is different. The DC-AC conversion circuit (A) 111 under test is operated as an AC voltage source that outputs an arbitrary frequency and voltage amplitude, while the DC-AC conversion circuit (B) 113 under test generates an arbitrary current. It operates as a current controller. The automatic controller 2 controls the operations of these two conversion circuits.
【００４７】自動制御器２においては、まず、周波数積
分器２１が周波数基準（ｆ＊）を積分することで位相基
準（θ＊）を出力する。これが被試験用直流−交流変換
回路（Ａ）１１１と被試験用直流−交流変換回路（Ｂ）
１１３の双方の位相関係を決めるものとなる。[0047] In the automatic controller 2, first, the frequency integrator 21 outputs a phase reference (theta *) by integrating the frequency reference (f *). This is the DC-AC conversion circuit for test (A) 111 and the DC-AC conversion circuit for test (B).
The phase relationship of both 113 is determined.
【００４８】この位相基準（θ＊）と、別途設定された
電圧基準（Ｖ＊）とをｄｑ／ＵＶＷ変換器２３に入力
し、２相を３相に変換をして、３相分の交流電圧基準
（ＶｕＡ、ＶｖＡ、ＹｗＡ）を出力する。The phase reference (θ * ) and the separately set voltage reference (V * ) are input to the dq / UVW converter 23 to convert the two phases into three phases and to convert the alternating current for three phases. The voltage reference (Vu A , Vv A , Yw A ) is output.
【００４９】ｄｑ／ＵＶＷ変換器２３からの出力は、各
相ごとに設けられているデッドタイム・最小オン時間補
償器２５に入力される。The output from the dq / UVW converter 23 is input to the dead time / minimum on-time compensator 25 provided for each phase.
【００５０】デッドタイム・最小オン時間補償器２５
は、各相ごとにデッドタイムと最小オン時間を補償する
処理を行う。この処理は、入力された電圧基準通りにゲ
ート信号を出力してしまうと、設定されたデッドタイム
や最小オン時間に規定される範囲に入らない場合がある
ため、各相電圧基準（ＶｕＡ、ＶｖＡ、ＹｗＡ）を増減
して範囲内に収めるものである。ただし、１相だけ増減
すると他相との線間電圧が変化してしまうので、１相に
対して行った変化量を他相にも同様に与えている。Dead time / minimum on-time compensator 25
Performs a process of compensating for the dead time and the minimum on-time for each phase. In this process, if the gate signal is output according to the input voltage reference, it may not fall within the range defined by the set dead time or the minimum on-time. Therefore, each phase voltage reference (Vu A , Vv A , Yw A ) is increased or decreased to fall within the range. However, since the line voltage with the other phase changes when only one phase increases or decreases, the amount of change made for one phase is also given to the other phase.
【００５１】この処理された各相電圧基準（ＶｕＡ、Ｖ
ｖＡ、ＹｗＡ）はＰＷＭ（パルス幅変調）信号発生器２
７に入力され、ＰＷＭ信号発生器２７が、各相電圧基準
（ＶｕＡ、ＶｖＡ、ＹｗＡ）を元に、主回路のスイッチ
ング素子を駆動するゲート信号を発生し、被試験用直流
−交流変換回路（Ａ）１１１から任意の周波数と振幅の
交流電圧を出力させる。This processed phase voltage reference (Vu A , V
v A , Yw A ) is a PWM (pulse width modulation) signal generator 2
7, the PWM signal generator 27 generates a gate signal for driving the switching element of the main circuit based on each phase voltage reference (Vu A , Vv A , Yw A ), and the DC-AC for the test is performed. The conversion circuit (A) 111 outputs an AC voltage having an arbitrary frequency and amplitude.
【００５２】一方、被試験用直流−交流変換回路（Ｂ）
１１３の入力電流、すなわち、被試験用直流−交流変換
回路（Ａ）１１１から負荷結合用トランス１５を介して
出力された交流が電流検出器３１で検出される。On the other hand, the DC-AC conversion circuit for test (B)
The input current of 113, that is, the alternating current output from the DC-AC conversion circuit (A) 111 under test via the load coupling transformer 15 is detected by the current detector 31.
【００５３】電流検出器３１により検出された電流値
は、ＵＶＷ／ｄｑ変換器３３に入力され、ＵＶＷ／ｄｑ
変換器３３で、位相基準（θ＊）を基準として３相が２
相に変換される。これにより、有効分の電流フィードバ
ック（Ｉｑ）と無効分の電流フィードバック（Ｉｄ）が
得られる。The current value detected by the current detector 31 is input to the UVW / dq converter 33 and UVW / dq.
In the converter 33, the three phases are 2 based on the phase reference (θ * ).
Converted to phase. As a result, the effective current feedback (Iq) and the ineffective current feedback (Id) are obtained.
【００５４】有効分の電流フィードバック（Ｉｑ）と無
効分の電流フィードバック（Ｉｄ）は、それぞれ有効分
の電流基準（Ｉｑ＊）と無効分の電流基準（Ｉｄ＊）と
なり、これを元にして、二つの電流制御器３５がそれぞ
れ電流制御を行う。The current feedback (Iq) of the active component and the current feedback (Id) of the reactive component become the current reference (Iq * ) of the active component and the current reference (Id * ) of the reactive component, respectively. Two current controllers 35 perform current control respectively.
【００５５】二つの電流制御器３５は、ｄｑ／ＵＶＷ変
換器３７に入力されて、ｄｑ／ＵＶＷ変換器３７が入力
された２相を３相に変換し、３相分の交流電圧基準（Ｖ
ｕＢ、ＶｖＢ、ＶｗＢ）を出力する。The two current controllers 35 are input to the dq / UVW converter 37 to convert the two phases input by the dq / UVW converter 37 into three phases, and the AC voltage reference (V
u B , Vv B , Vw B ) are output.
【００５６】ｄｑ／ＵＶＷ変換器３７から出力された３
相分の交流電圧基準（ＶｕＢ、Ｖｖ Ｂ、ＶｗＢ）は、デ
ッドタイム・最小オン時間補償器３９とＰＷＭ信号発生
器４１を経由し、被試験用直流−交流変換回路（Ｂ）１
１３に入力される。なお、デッドタイム・最小オン時間
補償器３９とＰＷＭ信号発生器４１は、先に説明したデ
ッドタイム・最小オン時間補償器２５とＰＷＭ信号発生
器２７と同じ機能を果たすものである。3 output from the dq / UVW converter 37
AC voltage reference for phase (VuB, Vv B, VwB) Is the
Dead time / minimum on-time compensator 39 and PWM signal generation
DC-AC conversion circuit for test (B) 1 via device 41
13 is input. The dead time and minimum on time
The compensator 39 and the PWM signal generator 41 are the same as those described above.
Dead time / minimum on time compensator 25 and PWM signal generation
It has the same function as the container 27.
【００５７】これにより、被試験用直流−交流変換回路
（Ｂ）１１３からは、電流制御結果としての交流電圧が
出力されることになる。また、被試験用直流−交流変換
回路（Ａ）１１１と被試験用直流−交流変換回路（Ｂ）
１１３との電位差は、負荷結合３相トランス１５のイン
ビーダンスドロップだけとなる。As a result, the DC-AC conversion circuit (B) 113 under test outputs an AC voltage as a result of current control. Further, the DC-AC conversion circuit for test (A) 111 and the DC-AC conversion circuit for test (B)
The potential difference from 113 is only the impedance drop of the load coupling three-phase transformer 15.
【００５８】このように本第１の実施の形態によれば、
従来、被試験装置の主回路構成とほぼ同じ構成の試験設
備用変換回路が必要であったものが不要となり、小規模
の試験設備で設定された任意の周波数、電圧振幅、有効
・無効電流基準で被試験装置を試験することが可能とな
る。また、電動機と発電機も不要となり、使用する変換
回路は従来の４つから二つと減少し、直流電源が供給す
べき損失分も１／２以下となる。As described above, according to the first embodiment,
Conventionally, it was no longer necessary to use a test equipment conversion circuit with a configuration that was almost the same as the main circuit configuration of the device under test. The device under test can be tested with. Further, an electric motor and a generator are not required, the number of conversion circuits used is reduced from four to two, and the loss to be supplied by the DC power source is reduced to 1/2 or less.
【００５９】この結果、半導体電力変換装置に健全性試
験のための回路を組み込んでも従来よりも小型で、しか
も製品コストを低減した半導体電力変換装置を提供する
ことができる。したがって、電力変換装置に容易に試験
回路を実装することが可能となり、フィールドにおいて
も主回路の健全性を随時確認することが可能となる。As a result, even if a circuit for a soundness test is incorporated in the semiconductor power conversion device, it is possible to provide a semiconductor power conversion device which is smaller than the conventional one and has a reduced product cost. Therefore, the test circuit can be easily mounted on the power converter, and the soundness of the main circuit can be checked at any time in the field.
【００６０】なお、本第１の実施の形態においては、主
回路直流電位が３レベルの「中性点電位クランプ方式」
の変換回路に特化して説明したが、他の変換回路方式、
たとえば２レベル変換回路などにも同様な回路構成によ
り、その健全性を試験することが可能である。In the first embodiment, the "neutral point potential clamp system" in which the main circuit DC potential is 3 levels.
Although it was explained focusing on the conversion circuit of, other conversion circuit methods,
For example, it is possible to test the soundness of a two-level conversion circuit or the like with a similar circuit configuration.
【００６１】また、負荷による直流母線電圧の変動が問
題になる場合には、上述したようなダイオードコンバー
タ方式ではなく、サイリスタコンバータあるいは自励式
素子を用いたＰＷＭコンバータなどを適用してもよい。When the fluctuation of the DC bus voltage due to the load becomes a problem, a thyristor converter or a PWM converter using a self-excited element may be applied instead of the diode converter method described above.
【００６２】（第２の実施の形態）図２は、本発明によ
る第２の実施の形態の半導体電力変換装置を示すブロッ
ク図である。(Second Embodiment) FIG. 2 is a block diagram showing a semiconductor power conversion device according to a second embodiment of the present invention.
【００６３】第２の実施の形態は、前述した第１の実施
の形態において用いている負荷結合３相トランス１５の
代わりに、負荷結合３相リアクトル１７を用いて、被試
験装置である二つの変換回路、被試験用直流−交流変換
回路（Ａ）１１１と被試験用直流−交流変換回路（Ｂ）
１１３とを結合している。その他の構成は前述した第１
の実施の形態と同じである。In the second embodiment, a load coupling three-phase reactor 17 is used in place of the load coupling three-phase transformer 15 used in the above-described first embodiment, and two devices under test are used. Conversion circuit, DC-AC conversion circuit for test (A) 111 and DC-AC conversion circuit for test (B)
It is connected with 113. The other configuration is the above-mentioned first.
It is the same as the embodiment of.
【００６４】次に、本第２の実施の形態における半導体
電力変換装置の作用を説明する。Next, the operation of the semiconductor power conversion device according to the second embodiment will be described.
【００６５】上記の通り、被試験用直流−交流変換回路
（Ａ）１１１と被試験用直流−交流変換回路（Ｂ）１１
３をトランスで結合する代わりに、負荷結合３相リアク
トル１７で結合すると、負荷結合３相リアクトル１７を
通じて被試験用直流−交流変換回路（Ａ）１１１と被試
験用直流−交流変換回路（Ｂ）１１３との間に零相電流
が若干流れることになる。As described above, the DC-AC conversion circuit (A) 111 for the test and the DC-AC conversion circuit (B) 11 for the test
When 3 is coupled by the load coupling three-phase reactor 17 instead of by the transformer, the DC-AC conversion circuit (A) 111 under test and the DC-AC conversion circuit (B) under test are coupled through the load-coupling three-phase reactor 17. A small amount of zero-phase current will flow between it and 113.
【００６６】そこで、本第２の実施の形態では、電流制
御器３５の応答を低く設定することで、零相電流の影響
を少なくしている。Therefore, in the second embodiment, the influence of the zero-phase current is reduced by setting the response of the current controller 35 low.
【００６７】これにより、負荷結合３相リアクトル１７
を用いて被試験用直流−交流変換回路（Ａ）１１１と被
試験用直流−交流変換回路（Ｂ）１１３とを結合するこ
とでも、前述した第１の実施の形態と同様に、電力変換
回路の健全性を実使用に合わせて試験することが可能で
ある。しかも、リアクトルは、一般的に同容量であれば
トランスより格段に小さいので、試験のための回路を組
み込んでも、従来よりもいっそう小型化した半導体電力
変換装置を提供することができる。As a result, the load coupling three-phase reactor 17
By connecting the DC-AC conversion circuit (A) 111 under test and the DC-AC conversion circuit (B) 113 under test by using the power conversion circuit as in the first embodiment described above. It is possible to test the soundness of the product for actual use. Moreover, since the reactor is generally much smaller than the transformer if it has the same capacity, it is possible to provide a semiconductor power conversion device that is much smaller than the conventional one, even if a circuit for testing is incorporated.
【００６８】（第３の実施の形態）図３は、本発明によ
る第３の実施の形態の半導体電力変換装置を示すブロッ
ク図である。(Third Embodiment) FIG. 3 is a block diagram showing a semiconductor power converter according to a third embodiment of the present invention.
【００６９】第３の実施の形態は、前述した第１および
第２の実施の形態においてデッドタイム・最小オン時間
補償器２５および３９により被試験用直流−交流変換回
路（Ａ）１１１と被試験用直流−交流変換回路（Ｂ）１
１３とで個別に行っていたデッドタイムと最小オン時間
を補償する処理を、デッドタイム・最小オン時間補償器
２５および３９の間で相毎に互いの変換回路間で反映し
あう構成としたものである。その他の構成は前述した第
２の実施の形態と同じである。In the third embodiment, the DC-AC conversion circuit (A) 111 to be tested and the test circuit are tested by the dead time / minimum on-time compensators 25 and 39 in the first and second embodiments described above. DC-AC converter circuit (B) 1
The processing for compensating the dead time and the minimum on-time, which has been individually performed by 13 and 13, is configured to be reflected between the respective conversion circuits for each phase between the dead-time / minimum on-time compensators 25 and 39. Is. Other configurations are the same as those in the second embodiment described above.
【００７０】次に、本第３の実施の形態における半導体
電力変換装置の作用を説明する。Next, the operation of the semiconductor power conversion device according to the third embodiment will be described.
【００７１】デッドタイム・最小オン時間補償器２５お
よび３９の間で相毎に互いに反映しあうための処理は、
Ｕ相について説明すると、被試験用直流−交流変換回路
（Ａ）１１１のＵ相に対して行われた処理結果を被試験
用直流−交流変換回路（Ｂ）１１３のＵ相にも反映し、
逆に被試験用直流−交流変換回路（Ｂ）１１３のＵ相に
対して行われた処理結果を被試験用直流−交流変換回路
（Ａ）１１１のＵ相にも反映するように、相別にたすき
がける方式である。これをＵ相の他、Ｖ相とＷ相につい
てもそれぞれ独立に実施する。The processing for reflecting each other between the dead time / minimum on-time compensators 25 and 39 for each phase is as follows.
Explaining the U phase, the processing result performed on the U phase of the DC-AC conversion circuit for test (A) 111 is also reflected on the U phase of the DC-AC conversion circuit for test (B) 113.
On the contrary, the processing result performed on the U-phase of the DC-AC conversion circuit (B) 113 under test is reflected on the U-phase of the DC-AC conversion circuit (A) 111 under test separately for each phase. It is a method of practicing. This is performed independently for the V phase and the W phase in addition to the U phase.
【００７２】前述した第１と第２の実施の形態では、そ
れぞれの被試験用直流−交流変換回路の交流出力の線間
電圧を基準通り正弦波状に保つことを目的としているた
め、たとえば、被試験用直流−交流変換回路（Ａ）１１
１のＵ相で補償が行われた場合には、同様の補償量を同
じ変換回路のＶ相とＷ相に反映するように制御されてい
る。In the above-mentioned first and second embodiments, the purpose is to maintain the line voltage of the AC output of each DC-AC conversion circuit under test in a sine wave shape as a reference. Test DC-AC conversion circuit (A) 11
When the compensation is performed in the U phase of 1, the same compensation amount is controlled so as to be reflected in the V phase and the W phase of the same conversion circuit.
【００７３】この方式は、補償量によって零相電圧が発
生するため、第１の実施の形態のように変換回路の交流
出力がトランスで絶縁されているような場合には零相電
流が流れることはないが、第２の実施の形態のように被
試験用直流−交流変換回路（Ａ）１１１と被試験用直流
−交流変換回路（Ｂ）１１３の交流出力が負荷結合３相
リアクトル１７を用いて直結されているような場合に
は、リアクトル経由で零相電流が他方に流れ込んでしま
う。In this method, a zero-phase voltage is generated depending on the amount of compensation. Therefore, when the AC output of the conversion circuit is insulated by the transformer as in the first embodiment, the zero-phase current flows. However, as in the second embodiment, the AC output of the DC-AC conversion circuit for test (A) 111 and the DC-AC conversion circuit for test (B) 113 under test uses the load-coupled three-phase reactor 17. If they are directly connected, the zero-phase current will flow into the other via the reactor.
【００７４】この零相電流は、前述した第２の実施の形
態のように、電流制御器３５における電流制御応答の調
整によってある程度までは影響を無くすことができる
が、さらに削減する必要がある場合もある。This zero-phase current can be eliminated to some extent by adjusting the current control response in the current controller 35 as in the second embodiment, but if it is necessary to further reduce it. There is also.
【００７５】そこで、本第３の実施の形態では、デッド
タイム・最小オン時間補償器２５および３９の各相をた
すきがけで接続することで、たとえば被試験用直流−交
流変換回路（Ａ）１１１のＵ相に対して処理された補償
量を逆側の被試験用直流−交流変換回路（Ｂ）１１３の
Ｕ相に対しても同様の補償量となるように処理すること
で、被試験用直流−交流変換回路（Ａ）１１１のＵ相と
被試験用直流−交流変換回路（Ｂ）１１３のＵ相との間
の補償量による電位差を削減したものである。Therefore, in the third embodiment, by connecting the respective phases of the dead time / minimum on-time compensators 25 and 39 by crossing, for example, the DC-AC conversion circuit (A) 111 for the test is tested. The compensation amount processed for the U-phase is processed so that the same compensation amount is applied to the U-phase of the DC-AC conversion circuit (B) 113 under test on the opposite side. The potential difference between the U phase of the DC-AC conversion circuit (A) 111 and the U phase of the DC-AC conversion circuit (B) 113 under test is reduced by the compensation amount.
【００７６】また逆に、被試験用直流−交流変換回路
（Ｂ）１１３のＵ相に対して処理された補償量を逆側の
被試験用直流−交流変換回路（Ａ）１１１のＵ相に対し
て同様に処理することで、同様の効果が得られる。Conversely, the compensation amount processed for the U phase of the DC-AC conversion circuit for test (B) 113 is applied to the U phase of the DC-AC conversion circuit for test (A) 111 on the opposite side. The same effect can be obtained by performing similar processing.
【００７７】これらは、もちろんＵ相の他、Ｖ相、Ｗ相
についても同様に処理される。These are, of course, similarly processed for the V phase and the W phase in addition to the U phase.
【００７８】これにより、電流制御器３５における電流
制御応答の調整によって削減することのできないような
零相電流をも減少させることができる。As a result, the zero-phase current that cannot be reduced by adjusting the current control response in the current controller 35 can be reduced.
【００７９】（第４の実施の形態）図４は、本発明によ
る第４の実施の形態の半導体電力変換装置を示すブロッ
ク図である。(Fourth Embodiment) FIG. 4 is a block diagram showing a semiconductor power conversion device according to a fourth embodiment of the present invention.
【００８０】第４の実施の形態は、被試験用直流−交流
変換回路（Ａ）１１１と被試験用直流−交流変換回路
（Ｂ）１１３の交流出力を負荷結合３相リアクトル１７
を介して結合するにあたり、両者のＵ相とＶ相、Ｖ相と
Ｗ相、Ｗ相とＵ相という様に１２０°ずつずらして接続
し、被試験用直流−交流変換回路（Ｂ）１１３のＵ相に
電流検出器３１ａ、被試験用直流−交流変換回路（Ｂ）
１１３のＷ相に電流検出器３１ｂ、被試験用直流−交流
変換回路（Ａ）１１１のＶ相に電流検出器３１ｃを設け
たものである。In the fourth embodiment, the AC outputs of the DC-AC conversion circuit (A) 111 under test and the DC-AC conversion circuit (B) 113 under test are connected to the load coupling three-phase reactor 17.
When connecting via DC, the U-phase and V-phase, V-phase and W-phase, and W-phase and U-phase of the two are shifted by 120 ° and connected, and the DC-AC conversion circuit (B) 113 under test is connected. Current detector 31a in U phase, DC-AC conversion circuit for test (B)
The current detector 31b is provided in the W phase of 113, and the current detector 31c is provided in the V phase of the DC-AC conversion circuit (A) 111 under test.
【００８１】次に、本第４の実施の形態における半導体
電力変換装置の作用を説明する。Next, the operation of the semiconductor power conversion device according to the fourth embodiment will be described.
【００８２】一般的な半導体電力変換装置の変換回路
は、出力が絶縁されていて出力交流電流に零相電流が含
まれないことを前提としている。そのため電流検出器は
２相分だけしか実装されていないことが多い。通常、こ
のような装置構成の場合は、各被試験用直流−交流変換
回路の出力交流電流のＵ相とＷ相に電流検出器が実装さ
れていて、Ｖ相の電流は、零（０）−Ｕ相電流（Ｉｕ）
−Ｗ相電流（Ｉｗ）で求めて制御している。したがっ
て、２相の電流を検出する場合には、被試験用直流−交
流変換回路（Ａ）１１１と被試験用直流−交流変換回路
（Ｂ）１１３のそれぞれの側に２相分の電流検出器を置
いた場合、４個の電流検出器で済む。The conversion circuit of a general semiconductor power conversion device is premised on that the output is insulated and the output AC current does not include a zero-phase current. Therefore, the current detector is often mounted only for two phases. Usually, in the case of such a device configuration, current detectors are mounted on the U-phase and W-phase of the output AC current of each DC-AC conversion circuit under test, and the V-phase current is zero (0). -U phase current (Iu)
It is determined by the −W phase current (Iw) and controlled. Therefore, when two-phase currents are detected, current detectors for two phases are provided on each side of the DC-AC conversion circuit (A) 111 for test and the DC-AC conversion circuit (B) 113 for test. If 4 is set, only 4 current detectors are required.
【００８３】しかし、第２または第３の実施の形態よう
に、被試験用直流−交流変換回路（Ａ）１１１と被試験
用直流−交流変換回路（Ｂ）１１３の交流出力を負荷結
合３相リアクトル１７を介して結合するような主回路構
成とした場合は、原理的に零相電流が流れてしまうた
め、３相全ての電流を検出する必要がある。However, as in the second or third embodiment, the AC outputs of the DC-AC conversion circuit (A) 111 under test and the DC-AC conversion circuit (B) 113 under test are load-coupled into three phases. In the case of a main circuit configuration that couples via the reactor 17, a zero-phase current flows in principle, so it is necessary to detect all three-phase currents.
【００８４】このため３相全ての電流を、被試験用直流
−交流変換回路（Ａ）１１１と被試験用直流−交流変換
回路（Ｂ）１１３のそれぞれの側で独立に検出するとす
れば、合わせて６個の電流検出器が必要となる。Therefore, if all the three-phase currents are detected independently on the respective sides of the DC-AC conversion circuit for test (A) 111 and the DC-AC conversion circuit for test (B) 113 to be tested, they are combined. Therefore, six current detectors are required.
【００８５】しかしながら、Ｖ相の電流検出器は、制御
には必要ないため試験設備に使用するためにだけ、標準
として実装するとコストアップになってしまう。However, since the V-phase current detector is not necessary for control, the cost increases if it is mounted as a standard only for use in test equipment.
【００８６】そこで、本第４の実施の形態では、被試験
用直流−交流変換回路（Ｂ）１１３の交流出力を負荷結
合３相リアクトル１７を介して被試験用直流−交流変換
回路（Ａ）１１１に入力するにあたり、Ｕ相とＶ相、Ｖ
相とＷ相、Ｗ相とＵ相という様に１２０°ずつずらして
接続することによって、被試験用直流−交流変換回路
（Ｂ）１１３のＶ相出力電流（Ｉｖ）は、被試験用直流
−交流変換回路（Ａ）１１１のＷ相に実装された電流検
出器３１ｃによって検出することができるようにしたも
のである。Therefore, in the fourth embodiment, the AC output of the DC-AC converter circuit for test (B) 113 is passed through the load coupling three-phase reactor 17 to the DC-AC converter circuit for test (A). When inputting to 111, U phase, V phase, V
By connecting them by shifting them by 120 °, such as the phase and the W phase, and the W phase and the U phase, the V-phase output current (Iv) of the DC-AC conversion circuit (B) 113 under test is the DC-under-test. The current detector 31c mounted on the W phase of the AC conversion circuit (A) 111 can detect the current.
【００８７】したがって、電流検出器は、被試験用直流
−交流変換回路（Ｂ）１１３のＵ相に電流検出器３１
ａ、同Ｗ相に電流検出器３１ｂ、被試験用直流−交流変
換回路（Ａ）１１１のＷ相に電流検出器３１ｃをそれぞ
れ設けて、合計３個の電流検出器ですませることができ
る。Therefore, the current detector is the current detector 31 in the U-phase of the DC-AC converter circuit (B) 113 under test.
a, a current detector 31b is provided in the same W-phase, and a current detector 31c is provided in the W-phase of the DC-AC conversion circuit (A) 111 under test, respectively, so that a total of three current detectors can be used.
【００８８】なお、このような接続をすることにより、
被試験用直流−交流変換回路（Ａ）１１１と被試験用直
流−交流変換回路（Ｂ）１１３で、各相の位相が１２０
°ずれることになるので、周波数積分器２１で作られた
位相基準をｄｑ／ＵＶＷ変換回路２３に入力するのに際
して、位相進め器２９を設け、被試験用直流−交流変換
回路（Ａ）１１１と主回路の被試験用直流−交流変換回
路（Ｂ）１１３の各相の位相が１２０°ずれる分を相殺
している。By making such a connection,
The DC-AC conversion circuit (A) 111 for test and the DC-AC conversion circuit (B) 113 for test have a phase of 120.
Therefore, when inputting the phase reference created by the frequency integrator 21 to the dq / UVW conversion circuit 23, the phase advancer 29 is provided and the DC-AC conversion circuit (A) 111 to be tested is used. The phase difference of each phase of the DC-AC conversion circuit (B) 113 under test of the main circuit is offset by 120 °.
【００８９】なお、この半導体電力変換装置自体の制御
は、この位相進め器２９を設けたことで第２または第３
の実施の形態と同じでよい。The control of the semiconductor power conversion device itself is controlled by the provision of the phase advancer 29 so that the second or third control is performed.
It may be the same as the embodiment.
【００９０】（第５の実施の形態）図５は、本発明によ
る第５の実施の形態の半導体電力変換装置を示すブロッ
ク図である。(Fifth Embodiment) FIG. 5 is a block diagram showing a semiconductor power conversion device according to a fifth embodiment of the present invention.
【００９１】第４の実施の形態は、一つの被試験用直流
−交流変換回路のなかのＵ相分回路５１と同じくＶ相分
回路５３とのそれぞれの交流出力を負荷結合単相リアク
トル１８で結合し、被試験装置としてはこの２相だけに
したものである。この場合、余分なＷ相分回路３７は、
ゲートをブロックした上で、出力を遮断もしくは主回路
から解列する。In the fourth embodiment, the load-coupled single-phase reactor 18 outputs the AC output of each of the U-phase branch circuit 51 and the V-phase branch circuit 53 in one DC-AC converter circuit under test. The device to be tested is composed of only these two phases. In this case, the extra W phase circuit 37
After blocking the gate, cut off the output or disconnect from the main circuit.
【００９２】そして、基本的な構成を前述した第１から
第４の実施の形態などと同じくした自動制御器３によ
り、被試験用変換回路のＵ相回路３５を任意の周波数と
振幅を出力する単相交流電圧発生源として動作させ、被
試験用変換回路のＶ相回路５３を任意の電流を発生する
電流制御器として動作させることで、一つの変換回路で
実仕様による試験を実施することができる。なお、自動
制御器３内の構成は、前述した第１から第４の実施の形
態などにおいて３相分用意されていたものが１相分とな
ったものである。Then, the U-phase circuit 35 of the conversion circuit under test outputs an arbitrary frequency and amplitude by the automatic controller 3 having the same basic configuration as that of the above-described first to fourth embodiments. By operating as a single-phase AC voltage generation source and operating the V-phase circuit 53 of the conversion circuit under test as a current controller that generates an arbitrary current, it is possible to perform a test according to actual specifications with one conversion circuit. it can. The internal configuration of the automatic controller 3 is the one prepared for three phases in the above-described first to fourth embodiments.
【００９３】次に、本第５の実施の形態における半導体
電力変換装置の作用を自動制御器３で行われる制御と共
に説明する。Next, the operation of the semiconductor power conversion system according to the fifth embodiment will be described together with the control performed by the automatic controller 3.
【００９４】周波数積分器２１が周波数基準（ｆ＊）を
積分することで位相基準（θ＊）を出力する。この位相
基準（θ＊）と電圧基準（Ｖ＊）がｄｑ／Ｕ変換器６１
に入力されて位相回転変換をされ、１相分の交流電圧基
準（Ｖｕ）が出力される。The frequency integrator 21 outputs the phase reference (θ * ) by integrating the frequency reference (f * ). The phase reference (θ * ) and the voltage reference (V * ) are the dq / U converter 61.
Is input to the input terminal for phase rotation conversion, and the AC voltage reference (Vu) for one phase is output.
【００９５】この１相分の交流電圧基準（Ｖｕ）が、１
相分のデッドタイム・最小オン時間補償器６３に入力さ
れ、デッドタイムと最小オン時間を補償する処理が行わ
れて、ＰＷＭ信号発生器２７でＰＷＭのゲート信号に変
換されて、被試験用変換回路のＵ相回路５１に入力され
る。これにより被試験用変換回路のＵ相回路５１から任
意の周波数と振幅の単相交流電圧が出力される。The AC voltage reference (Vu) for this one phase is 1
It is input to the dead time / minimum on-time compensator 63 for the phase, processed to compensate the dead time and the minimum on-time, converted into a PWM gate signal by the PWM signal generator 27, and converted under test It is input to the U-phase circuit 51 of the circuit. As a result, the U-phase circuit 51 of the conversion circuit under test outputs a single-phase AC voltage having an arbitrary frequency and amplitude.
【００９６】一方、被試験用変換回路のＶ相回路５３の
入力電流が電流検出器３１で検出され、Ｕ／ｄｑ変換器
６５に入力されて、位相基準（θ＊）を基準として位相
回転変換が行われる。これにより有効分の電流フィード
バック（Ｉｑ）と無効分の電流フィードバック（Ｉｄ）
が得られる。On the other hand, the input current of the V-phase circuit 53 of the conversion circuit under test is detected by the current detector 31 and input to the U / dq converter 65, and the phase rotation conversion is performed with the phase reference (θ * ) as the reference. Is done. As a result, effective current feedback (Iq) and ineffective current feedback (Id)
Is obtained.
【００９７】有効分の電流フィードバック（Ｉｑ）が有
効分の電流基準（Ｉｑ＊）として、また無効分の電流フ
ィードバック（Ｉｄ）が無効分の電流基準（Ｉｄ＊）と
して、二つの電流制御器３５に入力されて、それぞれ電
流制御が行われて、ｄｑ／ｖ変換器６７で位相回転変換
され、１相分の単相交流電圧基準（Ｖｖ）が出力され
る。The current feedback (Iq) of the active component serves as the current reference (Iq * ) of the active component, and the current feedback (Id) of the reactive component serves as the current reference (Id * ) of the reactive component. Are subjected to phase control by the dq / v converter 67, and a single-phase AC voltage reference (Vv) for one phase is output.
【００９８】単相交流電圧基準（Ｖｖ）は、デッドタイ
ム・最小オン時間補償器６９に入力されて、デッドタイ
ムと最小オン時間を補償する処理が行われ、ＰＷＭ信号
発生器４１を経由し、被試験用変換回路のＶ相回路５３
に入力されて、電流制御結果の単相交流電圧が出力され
る。The single-phase AC voltage reference (Vv) is input to the dead time / minimum on-time compensator 69, a process of compensating for the dead time and the minimum on-time is performed, and passes through the PWM signal generator 41. V-phase circuit 53 of conversion circuit under test
And the single-phase AC voltage resulting from the current control is output.
【００９９】これにより、３相電力変換装置の中の一つ
の電力変換回路のみで、設定された任意の周波数、電圧
振幅、有効・無効電流基準により試験することが可能と
なる。As a result, only one power conversion circuit in the three-phase power conversion device can be used for testing with the set arbitrary frequency, voltage amplitude, and active / reactive current reference.
【０１００】これは、前述した第１から第４の実施の形
態で二つの電力変換回路を利用して試験を行っていたも
のに対して、用意すべき電力変換回路が一つで済むこと
から、試験設備をより小規模の構成にすることが可能と
なる。This is because only one power conversion circuit needs to be prepared in comparison with the ones which were tested by using the two power conversion circuits in the above-described first to fourth embodiments. , It will be possible to configure the test facility to a smaller scale.
【０１０１】なお、本実施の形態では、Ｕ相とＶ相のデ
ッドタイム・最小オン時間処理が個別に行われている
が、前述した第３の実施の形態のように相ごとに処理結
果を反映しあうように処理することで、より零電流の少
ない制御を行うことができる。In the present embodiment, the dead time / minimum on-time processing of the U phase and V phase is performed individually, but the processing result is calculated for each phase as in the above-described third embodiment. By processing so as to reflect each other, control with less zero current can be performed.
【０１０２】（第６の実施の形態）図６は、本発明によ
る第６の実施の形態の半導体電力変換装置を示すブロッ
ク図である。(Sixth Embodiment) FIG. 6 is a block diagram showing a semiconductor power conversion device according to a sixth embodiment of the present invention.
【０１０３】第６の実施の形態は、負荷電動機１９によ
り、被試験用電力変換回路のＵ相回路３５と被試験用電
力変換回路のＶ相回路５３とを結合し、被試験用電力変
換回路のＷ相回路３７は負荷電動機１９の他相に接続し
たものである。その他の構成は前述した第５の実施の形
態と同じである。In the sixth embodiment, the load motor 19 connects the U-phase circuit 35 of the power conversion circuit under test and the V-phase circuit 53 of the power conversion circuit under test, and the power conversion circuit under test is tested. The W-phase circuit 37 is connected to the other phase of the load motor 19. The other structure is the same as that of the fifth embodiment described above.
【０１０４】次に、本第６の実施の形態における半導体
電力変換装置の作用を説明する。Next, the operation of the semiconductor power conversion device according to the sixth embodiment will be described.
【０１０５】本第６の実施の形態における試験は、負荷
電動機１９の巻線を負荷として使用している。In the test of the sixth embodiment, the winding of the load motor 19 is used as a load.
【０１０６】これにより、試験のために専用の負荷結合
単相リアクトルを用意することなく試験を実施すること
ができ、装置が適用場所に設置されていて、試験用の処
置が出来ない場合においても、付加となる電動機があれ
ば所要の試験を実施することが可能である。As a result, the test can be carried out without preparing a dedicated load-coupling single-phase reactor for the test, and even when the device is installed at the application site and the test procedure cannot be performed. If there is an additional electric motor, it is possible to carry out the required tests.
【０１０７】[0107]
【発明の効果】以上説明したように本発明によれば、被
試験装置以外の設備で実仕様にあたる定格を必要とする
ものを最小限とすることができ、試験設備を組み込んだ
電力変換装置とした場合でも設備規模が大きくならない
半導体電力変換装置を提供することができる。As described above, according to the present invention, it is possible to minimize the equipment other than the equipment under test that requires the rating corresponding to the actual specifications, and to provide the power conversion equipment incorporating the test equipment. Even if it does, it is possible to provide a semiconductor power conversion device in which the equipment scale does not increase.
【図１】本発明による第１の実施の形態の半導体電力変
換装置を示すブロック図である。FIG. 1 is a block diagram showing a semiconductor power conversion device according to a first embodiment of the present invention.
【図２】本発明による第２の実施の形態の半導体電力変
換装置を示すブロック図である。FIG. 2 is a block diagram showing a semiconductor power conversion device according to a second embodiment of the present invention.
【図３】本発明による第３の実施の形態の半導体電力変
換装置を示すブロック図である。FIG. 3 is a block diagram showing a semiconductor power conversion device according to a third embodiment of the present invention.
【図４】本発明による第４の実施の形態の半導体電力変
換装置を示すブロック図である。FIG. 4 is a block diagram showing a semiconductor power conversion device according to a fourth embodiment of the present invention.
【図５】本発明による第５の実施の形態の半導体電力変
換装置を示すブロック図である。FIG. 5 is a block diagram showing a semiconductor power conversion device according to a fifth embodiment of the present invention.
【図６】本発明による第６の実施の形態の半導体電力変
換装置を示すブロック図である。FIG. 6 is a block diagram showing a semiconductor power conversion device of a sixth embodiment according to the present invention.
【図７】従来の半導体電力変換装置を示すブロック図で
ある。FIG. 7 is a block diagram showing a conventional semiconductor power conversion device.
２、３ 自動制御器
１１ 可変電圧トランス
１３ ダイオードコンバータ
１５ 負荷結合３相トランス
１７ 負荷結合３相リアクトル
１８ 負荷結合単相リアクトル、
１９ 負荷電動機
２１ 周波数積分器
２５、３７、６３、６９ デッドタイム・最小オン時間
補償器
２７、４１ ＰＷＭ信号発生器
２９ 位相進め器
３５ 電流制御器
３１、３１ａ、３１ｂ、３１ｃ、３１ｄ 電流検出器
２３、３７ ｄｑ／ＵＶＷ変換器
３３ ＵＶＷ／ｄｑ変換器
５１ 被試験用電力変換回路Ｕ相回路
５３ 被試験用電力変換回路Ｖ相回路
５５ 被試験用電力変換回路Ｗ相回路
６１ ｄｑ／Ｕ変換器
６５ Ｕ／ｄｑ変換器
６７ ｄｑ／Ｖ変換器
１０１ 試験設備用交流−直流変換回路（Ａ）
１０３ 試験設備用交流−直流変換回路（Ｂ）
１０５、１０７ 直流電圧制御器
１１１ 被試験用直流−交流変換回路（Ａ）
１１３ 被試験用直流−交流変換回路（Ｂ）
１３１ 主回路トランス
１５１ 負荷用電動機
１５３ 周波数検出器
１５５ 周波数制御器
１６１ 負荷用発電機
１６３ 電流制御器2, 3 Automatic controller 11 Variable voltage transformer 13 Diode converter 15 Load coupling 3-phase transformer 17 Load coupling 3-phase reactor 18 Load coupling single-phase reactor, 19 Load motor 21 Frequency integrator 25, 37, 63, 69 Dead time / minimum On-time compensator 27, 41 PWM signal generator 29 Phase advancer 35 Current controller 31, 31a, 31b, 31c, 31d Current detector 23, 37 dq / UVW converter 33 UVW / dq converter 51 Power to be tested Conversion circuit U-phase circuit 53 Power conversion circuit for test V-phase circuit 55 Power conversion circuit for test W-phase circuit 61 dq / U converter 65 U / dq converter 67 dq / V converter 101 AC-DC for test equipment Converter circuit (A) 103 AC-DC converter circuit for test equipment (B) 105, 107 DC voltage controller 111 DC for test -AC conversion circuit (A) 113 DC-AC conversion circuit for test (B) 131 Main circuit transformer 151 Load motor 153 Frequency detector 155 Frequency controller 161 Load generator 163 Current controller
Claims (8)
する結合手段と、 前記二つの半導体電力変換回路のうち一方の半導体電力
変換回路を交流電圧源として動作させ、他方の半導体電
力変換回路を前記結合手段から出力される電流に基づい
て電流制御器として動作させる制御手段と、を有するこ
とを特徴とする半導体電力変換装置。1. Two semiconductor power conversion circuits, coupling means for coupling the AC outputs of the two semiconductor power conversion circuits to each other, and one semiconductor power conversion circuit of the two semiconductor power conversion circuits is an AC voltage source. And a control unit that causes the other semiconductor power conversion circuit to operate as a current controller based on the current output from the coupling unit.
特徴とする請求項１記載の半導体電力変換装置。2. The semiconductor power conversion device according to claim 1, wherein the coupling means is a transformer.
を特徴とする請求項１記載の半導体電力変換装置。3. The semiconductor power conversion device according to claim 1, wherein the coupling means is a reactor.
変換回路の電圧基準を補償する第１の補償手段と、前記
他方の半導体電力変換回路の電圧基準を補償する第２の
補償手段と、を有し、 前記第１の補償手段と前記第２の補償手段は、互いの補
償量を互いの同一相に反映させ、かつ相毎に独立して補
償処理を行うことを特徴とする請求項３記載の半導体電
力変換装置。4. The control means includes a first compensating means for compensating a voltage reference of the one semiconductor power conversion circuit, and a second compensating means for compensating a voltage reference of the other semiconductor power conversion circuit. The first compensating means and the second compensating means reflect mutual compensation amounts in the same phase and perform compensation processing independently for each phase. 3. The semiconductor power conversion device described in 3.
力が３相交流出力であり、 前記二つの半導体電力変換回路のうち、一方の半導体電
力変換回路の３相交流出力のうち第１相と第２相にそれ
ぞれ設けられた電流検出器と、 他方の半導体電力変換回路の３相交流出力のうち第２相
に設けられた電流検出器と、を有し、 前記結合手段は、前記一方の半導体電力変換回路の第３
相と前記他方の半導体電力変換回路の第２相を結合し、 前記制御手段は、前記二つの半導体電力変換回路の交流
出力の位相差を相殺する位相差相殺手段を有することを
特徴とする請求項３または４記載の半導体電力変換装
置。5. The AC output of the two semiconductor power conversion circuits is a three-phase AC output, and the first phase of the three-phase AC output of one of the two semiconductor power conversion circuits is the one of the three-phase AC output. A current detector provided in each of the second phases, and a current detector provided in the second phase of the three-phase alternating current output of the other semiconductor power conversion circuit, Third of semiconductor power conversion circuit
A phase and a second phase of the other semiconductor power conversion circuit are coupled, and the control means has a phase difference cancellation means for canceling a phase difference between the AC outputs of the two semiconductor power conversion circuits. Item 5. The semiconductor power conversion device according to item 3 or 4.
の第１相の出力と第２相または第３相のうちいずれか１
相の出力を結合する結合手段と、 前記第１相の回路を単相交流電圧源として動作させ、前
記結合手段によって結合された第２相または第３相の回
路を電流制御器として動作させる制御手段と、 を有することを特徴とする半導体電力変換装置。6. A first phase output of a semiconductor power conversion circuit that outputs a three-phase alternating current and one of a second phase and a third phase
Control for operating the first phase circuit as a single-phase AC voltage source and the second phase or third phase circuit combined as a current controller by combining means for combining the outputs of the phases A semiconductor power conversion device comprising:
を特徴とする請求項６記載の半導体電力変換装置。7. The semiconductor power conversion device according to claim 6, wherein the coupling means is a reactor.
徴とする請求項６記載の半導体電力変換装置。8. The semiconductor power conversion device according to claim 6, wherein the coupling means is an electric motor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002007819A JP2003219662A (en) | 2002-01-16 | 2002-01-16 | Semiconductor power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002007819A JP2003219662A (en) | 2002-01-16 | 2002-01-16 | Semiconductor power converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003219662A true JP2003219662A (en) | 2003-07-31 |
Family
ID=27646235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002007819A Pending JP2003219662A (en) | 2002-01-16 | 2002-01-16 | Semiconductor power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003219662A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005130671A (en) * | 2003-10-27 | 2005-05-19 | Shinko Electric Co Ltd | Inverter tester |
| JP2015002575A (en) * | 2013-06-13 | 2015-01-05 | 東芝三菱電機産業システム株式会社 | Semiconductor power conversion device |
| JP2017142237A (en) * | 2016-01-19 | 2017-08-17 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングｄｓｐａｃｅ ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ａｎｄ ｃｏｎｔｒｏｌ ｅｎｇｉｎｅｅｒｉｎｇ ＧｍｂＨ | Simulation device and simulation method |
-
2002
- 2002-01-16 JP JP2002007819A patent/JP2003219662A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005130671A (en) * | 2003-10-27 | 2005-05-19 | Shinko Electric Co Ltd | Inverter tester |
| JP2015002575A (en) * | 2013-06-13 | 2015-01-05 | 東芝三菱電機産業システム株式会社 | Semiconductor power conversion device |
| JP2017142237A (en) * | 2016-01-19 | 2017-08-17 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングｄｓｐａｃｅ ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ａｎｄ ｃｏｎｔｒｏｌ ｅｎｇｉｎｅｅｒｉｎｇ ＧｍｂＨ | Simulation device and simulation method |
| JP2017167119A (en) * | 2016-01-19 | 2017-09-21 | ディスペース デジタル シグナル プロセッシング アンド コントロール エンジニアリング ゲゼルシャフト ミット ベシュレンクテル ハフツングｄｓｐａｃｅ ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｉｎｇ ａｎｄ ｃｏｎｔｒｏｌ ｅｎｇｉｎｅｅｒｉｎｇ ＧｍｂＨ | Simulation method and simulation device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6859374B2 (en) | Method in connection with converter bridges | |
| Freire et al. | A fault-tolerant PMSG drive for wind turbine applications with minimal increase of the hardware requirements | |
| EP2506415A1 (en) | Power conversion device | |
| US20160322916A1 (en) | Power supply system and power conversion device | |
| WO2019069394A1 (en) | Power conversion apparatus | |
| KR102485705B1 (en) | Method for controlling three phase equivalent voltage of multilevel inverter | |
| KR101862615B1 (en) | Voltage source converter including hybrid active filter | |
| JP2010187431A (en) | Uninterruptible power supply | |
| JPWO2020136700A1 (en) | Power converter | |
| JP6425855B1 (en) | Power converter | |
| US20140117917A1 (en) | Matrix converter | |
| Jacobina et al. | Fault-tolerant reversible AC motor drive system | |
| JP3588932B2 (en) | Power converter, control method therefor, and uninterruptible power supply using this power converter | |
| KR100734050B1 (en) | Feed-back control method | |
| JPH10337087A (en) | Single phase-multiphase power converting circuit | |
| JP2004254360A (en) | Backup device of ac-ac power converter | |
| Kawakami et al. | Quick response and low-distortion current control for multiple inverter-fed induction motor drives | |
| Baier et al. | Performance evaluation of a multicell topology implemented with single-phase nonregenerative cells under unbalanced supply voltages | |
| Mukherjee et al. | A series-connected three-level inverter topology for medium-voltage squirrel-cage motor drive applications | |
| JPH07163153A (en) | Control method for single-phase three-wire inverter | |
| JPH05260792A (en) | Current controller for multiwinding ac motor | |
| JP2003219662A (en) | Semiconductor power converter | |
| JPH11187576A (en) | Distributed power supply | |
| JPH11252992A (en) | Power converter | |
| Chellammal et al. | Power quality improvement using multilevel inverter as series active filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040922 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060829 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |