JP2003218809A - 電界強度情報の取得方法 - Google Patents
電界強度情報の取得方法Info
- Publication number
- JP2003218809A JP2003218809A JP2002354119A JP2002354119A JP2003218809A JP 2003218809 A JP2003218809 A JP 2003218809A JP 2002354119 A JP2002354119 A JP 2002354119A JP 2002354119 A JP2002354119 A JP 2002354119A JP 2003218809 A JP2003218809 A JP 2003218809A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- operational amplifier
- signal
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/08—Measuring electromagnetic field characteristics
- G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
- G01R29/0892—Details related to signal analysis or treatment; presenting results, e.g. displays; measuring specific signal features other than field strength, e.g. polarisation, field modes, phase, envelope, maximum value
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B60—VEHICLES IN GENERAL
- B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
- B60R25/00—Fittings or systems for preventing or indicating unauthorised use or theft of vehicles
- B60R25/20—Means to switch the anti-theft system on or off
- B60R25/24—Means to switch the anti-theft system on or off using electronic identifiers containing a code not memorised by the user
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/30—Monitoring; Testing of propagation channels
- H04B17/309—Measuring or estimating channel quality parameters
- H04B17/318—Received signal strength
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C9/00—Individual registration on entry or exit
- G07C9/00174—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys
- G07C9/00309—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys operated with bidirectional data transmission between data carrier and locks
- G07C2009/00555—Electronically operated locks; Circuits therefor; Nonmechanical keys therefor, e.g. passive or active electrical keys or other data carriers without mechanical keys operated with bidirectional data transmission between data carrier and locks comprising means to detect or avoid relay attacks
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C2209/00—Indexing scheme relating to groups G07C9/00 - G07C9/38
- G07C2209/60—Indexing scheme relating to groups G07C9/00174 - G07C9/00944
- G07C2209/63—Comprising locating means for detecting the position of the data carrier, i.e. within the vehicle or within a certain distance from the vehicle
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Mechanical Engineering (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
から入力抵抗R1を用いて、固定の増幅係数を有してい
る演算増幅器V1に対する入力電圧INが発生され、出
力電圧UOUTに対する比が決定されるという受信され
た電磁信号から受信ユニットSE1を用いて電界情報を
得るための有利な方法。 【解決手段】 演算増幅器の出力電圧を基準電圧URE
Fと比較し、演算増幅器の入力電圧INを入力抵抗の変
化を用いて変えて出力電圧が、基準電圧の値を内包して
いる所定領域内にくるようにし、変えられた入力抵抗の
値を、値フィールドにファイルされている値と比較し
て、受信信号の電界強度値を突き止める。
Description
念に記載の電界強度情報を取得するための方法および請
求項6の上位概念に記載のこの方法を実施するための回
路装置に関する。
MEL 2001 S. 233(第233頁)”から公知である。こ
の場合所謂“RSSI(Received Signal Strength Ind
icator)増幅器”を用いて、受信アンテナの入力信号に
比例している出力電圧が生成される。この出力電圧はひ
いては受信した電界強度を表している。このことは通
例、個々の増幅器段のカスケード接続によって実現さ
れ、これら増幅器段によって、入力信号の高さが上昇す
るに従ってますます多くの段が飽和状態に制御される。
増幅器段の出力電流の加算値から、受信した信号の電界
強度に比例する信号が導出される。RSSI増幅器の使
用の際に不都合なのは、この方法の電流消費が高いこと
である。更にこの形式の増幅器は、入力信号の高さが迅
速に変化する場合にはまさに、長い立上がりおよび立ち
下がり振動時間を有し、このことでパルス−パルス休止
時間変調される信号の場合には電界ギャップの長さを入
力信号中の生じ得る最大の振幅高さに整合させて、確実
なデータ伝送が保証されるようにすることが必要になっ
てくる。これによりデータレートは著しく低減される。
無接触データ伝送に対するシステムで使用される。重要
な適用分野は、例えば自動車でアクセスコントロールに
おいて使用される識別システムである。この形式の識別
システムはベースユニットと1つまたは複数のトランス
ポンダとから成っている。この場合電界強度情報を用い
て送信機と受信機との間の距離決定が実施されかつデー
タ伝送の際の、不正な信号ないし情報の先送りに対する
安全性が高められる。
33頁)
は、従来技術の有する欠点が回避された、入力信号の電
界強度を決定する方法を提供することである。本発明の
別の課題は、この方法を実施するための回路装置を提供
することである。
果】この課題は請求項1の特徴部分に記載の構成によっ
て解決される。第2の課題は請求項6の特徴部分に記載
の構成によって解決される。有利な実施の形態は従属請
求項の対象である。
力抵抗の大きさから決定される点にある。このために、
受信された電磁信号において、受信ユニットにおいて受
信された信号から入力抵抗を用いて、固定の増幅係数を
有している演算増幅器に対する入力電圧が発生されかつ
該入力電圧の、出力電圧に対する比が決定され、演算増
幅器の出力電圧が基準電圧と比較される。更に、演算増
幅器の入力電圧が入力抵抗の変化を用いて変えられて、
出力電圧が、基準電圧の周辺の前以て決められている間
隔領域内にくるようにされる。次いで、変えられた入力
抵抗の値を、値フィールドにファイルされている値を比
較することによって、受信された信号に電界強度値が対
応付られる。
な手法で、受信された電磁信号の電界強度が決定、すな
わち突き止められることである。この場合、演算増幅器
の出力電圧が間隔範囲によって決められている電圧領域
の下方ないし上方にあるとき、入力抵抗が高められるな
いし低減される。演算増幅器の増幅度は一定にとどまっ
ているので、演算増幅器の出力電圧は入力電圧に対して
固定の比を有している。これにより、入力電圧が小さい
場合にも大きい場合にも、増幅度が高められかつ信号電
圧の、雑音電圧に対する比は全体の増幅度領域において
僅かにとどまる。更に、信号高さが変化する場合殊に、
演算増幅器の出力側における迅速な立上がりおよび立ち
下がり振動が実現される。というのは演算増幅器の出力
電圧および入力電圧が僅かしか変動せずかつ演算増幅器
の入力側ないし出力側に存在している容量は充放電され
ずかつ電流消費が低減されるからである。殊にパルス−
パルス休止において変調される信号の場合、短い立上が
りおよび立ち下がり振動によって電界ギャップが低減さ
れかつデータレートが高められる。固定の増幅係数の別
の利点は、高オーミックな負帰還結合を用いた演算増幅
器において増幅度が僅かな電流消費で精確に調整設定可
能であることである。
抗はディスクレートな段階において変えられる。この場
合入力抵抗を変えるための回路コストは入力抵抗をスラ
イド式に変えることに比べて著しく低減される。更に、
入力電圧を演算増幅器に分圧器として形成されている入
力抵抗の分圧器ノードから供給しかつこの場合分圧器
の、基準電位に接続されている部分の抵抗値を変えると
有利である。抵抗を用いた受動的な構成によって、演算
増幅器の入力電圧は、入力回路の僅かな電流消費を変え
ることなく、ほぼ一定に保持される。更に、受信ユニッ
トと送信ユニットとの間の空間距離を決定するための方
法は、値テーブルにおいてそれぞれの抵抗値に割り当て
られている電界強度値を距離値と結び付けることによっ
て使用される。この場合値テーブルからの値によって、
データ伝送が許容されている距離領域が確定される。更
に、電界ギャップが小さいことでデータレートが高めら
れる。更にこの方法は僅かな電流消費によって、トラン
スポンダにおいて電界強度情報を得るために特別適して
いる。
て詳細に説明する。
(図示されていない)から受信された電磁信号の電界強
度に比例している交番電圧形状の入力信号UINを演算
増幅器V1を用いて固定の係数だけ増幅し、この際出力
信号UOUTを、分圧器として形成されている入力抵抗
RIの抵抗値を変える調整素子STGを用いて前以て決
められている間隔範囲内に保持しかつ電界強度情報の抵
抗値に対応付けることである。次に回路装置について詳
細に説明する。
続されている制御可能な抵抗値RVとから成っている。
更に、分圧器は、演算増幅器V1の非反転入力側に接続
されているノードK1を有している。
UOUTが現れる。演算増幅器V1の出力側は抵抗RK
1と調整素子STGとに接続されている。更に抵抗RK
1は演算増幅器V1の反転入力側と抵抗RK2とに接続
されている。この抵抗は基準電位に接続されている。更
に調整素子STGは制御線路Gを用いて抵抗RVの制御
入力側に接続されており、かつ線路CLKおよび線路D
ATAを用いてプロセッサPCに接続されている。更に
調整素子は、電圧UREFが加わる入力側を有してい
る。プロセッサPCは更にメモリユニットM1に接続さ
れている。
V1に入力信号UINから抵抗値R1を介して電圧IN
が供給され、その際ノードK1における電圧の高さは抵
抗値RVによって決められる。この場合演算増幅器V1
の増幅度は2つの抵抗RK1およびRK2によって決め
られる。これら抵抗を用いて反転入力側の電位が調整設
定される。出願人の研究によれば、これら2つの抵抗R
K1およびRK2に対して、増幅度を精確に調整設定し
かつ同時に回路装置の電流消費を低減させる高オーミッ
ク抵抗値を使用すると特別有利であることが分かってい
る。更に、調整素子STGに加わる基準電圧UREFを
用いて調整素子STGにおいて、基準電圧UREFの周
辺にある電圧間隔範囲が発生される。出力電圧UOUT
がこの電圧間隔の上方にあると、調整素子STGによっ
て制御線路Gを用いて抵抗RVの抵抗値が低減される。
出力電圧UOUTがこの電圧間隔の下方にあると、調整
素子STGによって抵抗RVの抵抗値が高められる。更
に、調整素子STGによって調整設定された抵抗値はデ
ータ線路DATAを用いてプロセッサPCに通報され、
その際データの読み出しはクロック線路CLKを用いて
プロセッサによって同期される。続いてプロセッサは抵
抗値RVの値とメモリユニットMEMに格納されている
抵抗値との比較に基づいて入力電圧の高さを決定する。
メモリユニットに格納されている値には電界強度情報が
対応付けられている。
受けられて、入力抵抗の変化によって、演算増幅器の入
力側および出力側における電圧の高さが入力信号ないし
電界強度が著しく変動した場合にも僅かしか変化しない
ことである。これにより演算増幅器の出力側および入力
側にて存在している容量はより迅速に充放電されかつ回
路装置は僅かな立ち上がりおよび立ち下がり振動時間し
か有しない。分圧器を用いて回路装置を入力信号の高さ
に整合することによって、回路装置は僅かな電流消費し
か有しない。これにより、トランポンダに使用する場合
バッテリーはあまり迅速に放電されない。更に、例えば
125KHzの振動における電界ギャップは低減されか
つデータレートは高められる。
の実施例が図示されている。抵抗RVおよび調整素子S
TGの外部の接続形成は図1の関連で説明したことが当
てはまる。以下に回路の構成について詳細に説明する。
抵抗RVは同形式の構成部分から成る複数の回路分岐を
有している。しかし抵抗RVのすべての回路分岐はノー
ドK1と共通に、だが調整素子STGに個々に接続され
ておりかつスイッチング素子、例えば個々の回路分岐に
集積されているトランジスタを用いて電気的につなげら
れまたは切り離される。以下に、その他の回路分岐の代
表として第1の回路分岐について説明する。第1の回路
分岐はノードK1に接続されている抵抗R1と基準電位
に接続形成されているトランジスタT1との直列接続を
有している。この場合トランジスタT1の制御入力側は
調整素子STGの出力側に接続されている。回路分岐の
数および個々の抵抗R1ないしRNの値は、ノードK1
における電位が変えられる領域の大きさから決まってく
る。更に抵抗RVの回路分岐の数が調整素子STGの出
力側G1ないしGNの数を決定する。
ている。このユニットは、出力電圧UOUTに接続され
ている第1の入力側および基準電圧UREFに接続され
ている第2の入力側を備えている。更に制御ユニットは
第1の出力側UPおよび第2の出力側DOWNを有して
いる。これらは回路ユニットZ1に接続されている。回
路ユニットZ1は個々のスイッチングブロックQ1ない
しQNを有している。これらは制御出力側G1ないしG
Nに接続されている。更に、スイッチングブロックQ1
ないしQNのそれぞれはシフトレジスタSRのブロック
S1ないしSNに接続されている。シフトレジスタはと
いうとクロック線路CLKおよびデータ線路DATAに
接続されている。
CUは、出力電圧UOUTが基準電圧UREFによって
与えられる領域外にある場合に、制御可能な抵抗RV
を、それが出力側UPおよびDOWNを用いてスイッチ
ングブロックQ1ないしQNを制御することによって変
える。例えば回路ブロックQ1が信号UPによって制御
されると、出力側G1を用いてトランジスタT1が導通
される。これにより抵抗R1は基準電位に接続されかつ
抵抗RVの値は低減される。回路ブロックQ1が信号D
OWNによって制御されると、トランジスタT1は阻止
されかつ抵抗値RVの値は高められる。回路ブロックQ
1の状態の変化はその都度ブロックS1においてデジタ
ル情報として記憶される。抵抗RVの別の回路分岐は出
力側G2〜GNを用いて制御される。抵抗RVのすべて
の回路分岐が基準電位と接続されると、抵抗RVはその
最小の値を有する。抵抗R1ないしRNの値の適当な選
択によって、入力信号UINのデジタルコード化が実施
される。シフトレジスタSRの個々のブロックS1ない
しSNに記憶される、それぞれの回路分岐の状態の情
報、これにより抵抗RVの値ないし入力信号UINの高
さはプロセッサPCによって線路DATAを介して読み
出される。
が図示されている。ここでは、図2に図示の実施例とは
異なって、それぞれの回路分岐の抵抗R1ないしRNは
設けられておらず、すなわち個々の回路分岐の抵抗はト
ランジスタT1ないしTNによって決められ、その際飽
和抵抗またはトランジスタT1ないしTNの制御電圧の
高さが回路分岐の抵抗値の大きさを決める。トランジス
タT1ないしTNの前以て決められている大きさの比に
よって簡単な手法で入力信号ないし電界強度のコード化
が実施される。
例では、個々の回路分岐は電流源Q1ないしQNを有し
ている。これらは共通に給電電圧VSに接続形成されて
いる。以下の説明において図2に関連した形態が参照さ
れる。個々の電流源I1ないしINは、トランジスタT
1ないしTNがオン制御される場合には、これらトラン
ジスタT1ないしTNを用いて線路IGに接続される。
線路IGはこれにより常に、トランジスタがオン制御さ
れる回路分岐の電流源I1ないしINの和電流を運ぶ。
更に、線路IGはダイオードとして接続形成されている
トランジスタTSおよびトランジスタTRの制御入力側
に接続されている。更に、トランジスタTSは基準電位
に接続形成されている。また、トランジスタTRはノー
ドK1および基準電位に接続されている。トランジスタ
TRおよびTSはこの装置では電流ミラーを形成し、す
なわち線路IGの和電流が高ければ高い程、トランジス
タTSにおける電圧降下およびこれによりトランジスタ
TRの制御入力側における制御電圧は高くなる。従って
トランジスタTRの抵抗および抵抗RVの値は低減され
る。
OSトランジスタはバイポーラトランジスタによって置
換される。バイポーラトランジスタを有する実施例では
電流消費が比較的高いことが不都合である。
る、入力側に分圧器を持った増幅器回路の略図である。
えられる分圧器の略図である。
例の略図である。
の実施例の略図である。
入力電圧、 V1 演算増幅器、 UOUT 出力電
圧、 UREF 基準電圧、 RI 入力抵抗、RV
制御可能な抵抗、 T1〜TN スイッチング素子、
PC プロセッサユニット、 RK1,RK2 分圧
器、 STG 調整素子、Z1 回路ユニと、 Q1〜
QN スイッチングブロック、 I1からIN 電流源
Claims (10)
- 【請求項1】 受信された電磁信号から受信ユニット
(SE1)を用いて電界強度情報を得るための方法であ
って、該受信ユニットにおいて受信された信号(UI
N)から入力抵抗(R1)を用いて、固定の増幅係数を
有している演算増幅器(V1)に対する入力電圧(I
N)が発生されかつ該入力電圧(IN)の、出力電圧
(UOUT)に対する比が決定される形式の方法におい
て、前記演算増幅器(V1)の出力電圧(UOUT)を
基準電圧(UREF)と比較し、かつ演算増幅器(V
1)の入力電圧(IN)を入力抵抗(RI)の変化を用
いて変えて、前記出力電圧(UOUT)が、前記基準電
圧(UREF)の値を内包している、前以て決められて
いる間隔領域内にくるようにし、かつ前記変えられた入
力抵抗(RI)の値を、値フィールドにファイルされて
いる値と比較することによって、前記受信された信号に
電界強度値を割り当てることを特徴とする方法。 - 【請求項2】 入力抵抗(RI)をディスクレートな段
階において変える請求項1記載の方法。 - 【請求項3】 入力電圧(IN)を演算増幅器(V1)
に分圧器として形成されている入力抵抗(RI)の分圧
器ノード(K1)から供給する請求項1または2記載の
方法。 - 【請求項4】 分圧器の、基準電位に接続されている部
分の抵抗値(RV)を変える請求項3記載の方法。 - 【請求項5】 受信ユニットと送信ユニットとの間の空
間距離を決定するための、請求項1から4までのいずれ
か1項記載の方法の使用。 - 【請求項6】 請求項1から4までのいずれか1項記載
の方法を実施するための回路装置であって、信号入力側
(UIN)と、信号出力側(UOUT)と、第1入力
側、第2入力側および出力側を有している演算増幅器
(V1)と、プロセッサユニット(PC)と、該プロセ
ッサユニット(PC)に接続されているメモリユニット
(M1)とを備え、増幅度を確定するために前記第1の
入力側が第1の分圧器(RK1,RK2)の分圧器ノー
ドに接続されておりかつ該分圧器の第1の接続端子が出
力側に接続されておりかつ分圧器(RK1,RK2)の
第2の接続端子が基準電位に接続されており、前記第2
の入力側が第2の分圧器(R1:RU,RV)の分圧器
ノードに接続されておりかつ該第2の分圧器が、信号入
力側に接続されている第1の抵抗(RU)と基準電位に
接続されている制御可能な第2の抵抗(RV)との直列
接続として形成されており、演算増幅器(V1)の出力
側が信号出力側(UOUT)に接続されている形式のも
のにおいて、基準電圧(UREF)に接続されている調
整素子(STG)は前記演算増幅器(V1)の出力側に
接続されており、かつ該調整素子(STG)は第2の抵
抗(RV)の制御入力側(G)に接続されており、かつ
該調整素子(STG)は前記プロセッサユニット(P
C)に接続されているデータ出力側(DATA)および
プロセッサユニット(PC)に接続されているクロック
入力側(CLK)を有していることを特徴とする回路装
置。 - 【請求項7】 前記制御可能な抵抗(RV)は少なくと
も2つの並列な回路分岐から形成されておりかつそれぞ
れの回路分岐は抵抗(R1〜RN)と制御可能なスイッ
チング素子(T1〜TN)との直列接続として実現され
ており、かつそれぞれのスイッチング素子(T1〜T
N)の制御入力側は前記調整素子(STG)の制御出力
側(G1〜GN)にそれぞれ接続されている請求項6記
載の回路装置。 - 【請求項8】 制御可能な抵抗(RV)は少なくとも2
つの並列な回路分岐を含んでおりかつそれぞれの回路分
岐はトランジスタ(T1〜TN)として構成されてお
り、かつそれぞれのトランジスタ(T1〜TN)の制御
入力側は前記調整素子(STG)の制御出力側(G1〜
GN)にそれぞれ接続されている請求項6記載の回路装
置。 - 【請求項9】 制御可能な抵抗(RV)は少なくとも2
つの並列な回路分岐によって形成されておりかつそれぞ
れの回路分岐は制御可能な電流源(I1〜IN)と制御
可能なスイッチング素子(T1〜TN)とから実現され
ており、かつそれぞれのスイッチング素子(T1〜T
N)の制御入力側は前記調整素子(STG)の制御出力
側(G1〜GN)にそれぞれ接続形成されている請求項
6記載の回路装置。 - 【請求項10】 前記スイッチング素子(T1〜TN)
はトランジスタ、有利にはMOSトランジスタとして実
現されている請求項7または9記載の回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10159551.4 | 2001-12-05 | ||
DE10159551A DE10159551A1 (de) | 2001-12-05 | 2001-12-05 | Verfahren zur Gewinnung einer Feldstärkeinformation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003218809A true JP2003218809A (ja) | 2003-07-31 |
JP4031980B2 JP4031980B2 (ja) | 2008-01-09 |
Family
ID=7708012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002354119A Expired - Fee Related JP4031980B2 (ja) | 2001-12-05 | 2002-12-05 | 電界強度情報の取得方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6922553B2 (ja) |
EP (1) | EP1318623B1 (ja) |
JP (1) | JP4031980B2 (ja) |
DE (2) | DE10159551A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008111783A (ja) * | 2006-10-31 | 2008-05-15 | Nec Electronics Corp | 電界検出回路 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006020423B3 (de) | 2006-04-25 | 2007-10-25 | Atmel Germany Gmbh | Verfahren sowie Schaltungsanordnung zur Feldstärkebestimmung |
DE102006020422B4 (de) | 2006-04-25 | 2008-05-15 | Atmel Germany Gmbh | Passive-Entry- und/oder Passive-Go-System sowie zugehöriges Betriebsverfahren |
DE102009021153A1 (de) | 2009-05-13 | 2010-11-18 | Atmel Automotive Gmbh | Verfahren zur Gewinnung einer Feldstärkeinformation |
DE102009021152B4 (de) | 2009-05-13 | 2012-04-26 | Atmel Automotive Gmbh | Verfahren und Schaltungsanordnung zur Gewinnung einer Feldstärkeinformation |
US8634766B2 (en) | 2010-02-16 | 2014-01-21 | Andrew Llc | Gain measurement and monitoring for wireless communication systems |
EP2935730B1 (en) * | 2012-12-21 | 2017-11-29 | Nida Tech Sweden AB | Method, node, computer program and power tool device, for enabling locking and unlocking of power tool |
US9729119B1 (en) | 2016-03-04 | 2017-08-08 | Atmel Corporation | Automatic gain control for received signal strength indication |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2639122B1 (fr) * | 1988-11-14 | 1991-04-12 | Delcourt Gilles | Procede et appareil pour la detection d'impulsions dues a des decharges electrostatiques |
US5239701A (en) * | 1989-11-15 | 1993-08-24 | Sanyo Electric Co., Ltd. | Radio receiver with improved channel selection and reception |
US5168265A (en) * | 1991-06-27 | 1992-12-01 | Narda Microwave Corp. | Personal electromagnetic radiation monitor |
US5773974A (en) * | 1995-04-13 | 1998-06-30 | Credence Technologies, Inc. | Portable electro-magnetic field detection and measurement apparatus for near-field test and measurements |
US5581213A (en) * | 1995-06-07 | 1996-12-03 | Hughes Aircraft Company | Variable gain amplifier circuit |
KR100212055B1 (ko) * | 1996-06-24 | 1999-08-02 | 윤종용 | 이동체 통신시스템의 수신신호세기 검출회로 |
DE19637357C1 (de) * | 1996-09-13 | 1998-05-20 | Telefunken Microelectron | Vorrichtung zum Schutz vor elektromagnetischer Störstrahlung |
DE19753186C2 (de) * | 1997-11-21 | 1999-10-14 | Hans-Peter Geromiller | Verfahren und Anordnung zur Feststellung der elektrischen Feldstärke in TEM-Zellen |
US6219543B1 (en) * | 1998-06-03 | 2001-04-17 | Howard M. Myers | Energy detection device |
DE19852525A1 (de) * | 1998-11-06 | 2000-05-11 | Bos Berlin Oberspree Sondermas | Vorrichtung zum Nachweis von Mikrowellen |
-
2001
- 2001-12-05 DE DE10159551A patent/DE10159551A1/de not_active Withdrawn
-
2002
- 2002-10-18 EP EP02023325A patent/EP1318623B1/de not_active Expired - Fee Related
- 2002-10-18 DE DE50205822T patent/DE50205822D1/de not_active Expired - Lifetime
- 2002-12-02 US US10/308,249 patent/US6922553B2/en not_active Expired - Lifetime
- 2002-12-05 JP JP2002354119A patent/JP4031980B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008111783A (ja) * | 2006-10-31 | 2008-05-15 | Nec Electronics Corp | 電界検出回路 |
Also Published As
Publication number | Publication date |
---|---|
US20030104795A1 (en) | 2003-06-05 |
JP4031980B2 (ja) | 2008-01-09 |
US6922553B2 (en) | 2005-07-26 |
DE50205822D1 (de) | 2006-04-20 |
EP1318623A2 (de) | 2003-06-11 |
DE10159551A1 (de) | 2003-06-12 |
EP1318623B1 (de) | 2006-02-15 |
EP1318623A3 (de) | 2005-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9503031B2 (en) | Electronic system and auto configuration method for an operational amplifier in the electronic system | |
US9654181B1 (en) | Dynamic transmitter signal envelope shaping control for NFC or RFID devices | |
US20050253646A1 (en) | Global Automatic RC Time Constant Tuning Circuit and Method for on Chip RC Filters | |
US7552353B2 (en) | Controlling circuit for automatically adjusting clock frequency of a central processing unit | |
JP2003218809A (ja) | 電界強度情報の取得方法 | |
US6922073B2 (en) | Circuit configuration for signal balancing in antiphase bus drivers | |
JP2004343539A (ja) | 可変ゲインアンプ及びam変調信号受信回路及び検波回路 | |
US20050242873A1 (en) | Frequency tuning loop for active RC filters | |
EP0732807A2 (en) | Controllable filter arrangement | |
JP3293756B2 (ja) | 電圧制御回路及びそれを用いた温度補償型圧電発振器 | |
JPS5828776B2 (ja) | 出力制御回路 | |
US7102409B2 (en) | DC level wandering cancellation circuit | |
JP2006135888A (ja) | データ通信装置、データ通信システム及びデータ通信方法 | |
US6801584B1 (en) | Using a differential signal in adjusting a slice voltage for a single-ended signal | |
US7009420B2 (en) | Input circuit for receiving a signal at an input on an integrated circuit | |
US4795919A (en) | Zero signal state detecting circuit | |
US7760211B2 (en) | System and method for light control | |
US6201929B1 (en) | Multistage rotating speed control circuit for DC motor | |
US20060056254A1 (en) | Electric circuit for providing a selection signal | |
US5995564A (en) | Apparatus for detecting when a dynamic signal is stable | |
JPH10190463A (ja) | 信号処理装置 | |
US10135497B2 (en) | Near field communication device | |
US5942930A (en) | Shaping and level adjusting filter | |
JPS62139408A (ja) | クロツク発生回路 | |
KR890004062B1 (ko) | 합성 비디오 신호에 포함되어 있는 디지탈 정보 신호 분리 및 디지탈 동기 신호 분리용 집적회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050818 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071011 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071022 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121026 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131026 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |