JP2003209049A - Method of manufacturing semiconductor device and mask set for manufacturing - Google Patents
Method of manufacturing semiconductor device and mask set for manufacturingInfo
- Publication number
- JP2003209049A JP2003209049A JP2002008743A JP2002008743A JP2003209049A JP 2003209049 A JP2003209049 A JP 2003209049A JP 2002008743 A JP2002008743 A JP 2002008743A JP 2002008743 A JP2002008743 A JP 2002008743A JP 2003209049 A JP2003209049 A JP 2003209049A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- mark
- latent image
- resist film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体装置の製造
方法及びマスクセットに関し、特に多重露光を用いて微
細なパターンを形成する半導体装置の製造方法、及びそ
の製造方法に使用されるマスクセットに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device and a mask set, and more particularly to a method of manufacturing a semiconductor device in which a fine pattern is formed by using multiple exposure, and a mask set used in the manufacturing method. .
【０００２】[0002]
【従来の技術】近年、半導体集積回路装置の微細化に伴
い、微細配線を微細ピッチで形成することが必要となっ
てきている。この要請を満たすために、１つの層のパタ
ーニングを行う際に複数枚のマスクを使用する多重露光
プロセスが注目されている。以下、多重露光プロセスに
ついて簡単に説明する。2. Description of the Related Art In recent years, with the miniaturization of semiconductor integrated circuit devices, it has become necessary to form fine wiring at a fine pitch. In order to meet this requirement, a multiple exposure process using a plurality of masks when patterning one layer is drawing attention. The multiple exposure process will be briefly described below.
【０００３】まず、成膜された半導体基板上にレジスト
を塗布する。半導体基板の位置合わせを行った後に、１
枚目のマスクを通してレジスト膜を露光し、パターンを
転写する。同様に、２枚目以降のマスクを通して順次レ
ジスト膜を露光し、各マスクのパターンを転写する。全
てのマスクを通した露光が終了した後、レジスト膜の現
像処理を行う。First, a resist is applied on the formed semiconductor substrate. After aligning the semiconductor substrate, 1
The resist film is exposed through the first mask to transfer the pattern. Similarly, the resist film is sequentially exposed through the second and subsequent masks to transfer the pattern of each mask. After the exposure through all the masks is completed, the resist film is developed.
【０００４】レジスト膜の現像後、表面検査、パターン
寸法の検査、及び位置ずれ検査を行う。パターン寸法の
検査では、各マスクのパターンが適正な露光量及びフォ
ーカス条件で転写されているか否かが検査される。位置
ずれ検査では、形成されたレジストパターンと下層のパ
ターンとの位置ずれ量や、多重露光に用いられた複数の
マスク同士の位置ずれ量が計測される。次に、半導体基
板の位置合わせ方法について説明する。After the development of the resist film, a surface inspection, a pattern dimension inspection and a position shift inspection are performed. In the inspection of the pattern size, it is inspected whether or not the pattern of each mask is transferred with an appropriate exposure amount and focus condition. In the positional shift inspection, the positional shift amount between the formed resist pattern and the underlying pattern and the positional shift amount between the plurality of masks used for the multiple exposure are measured. Next, a method of aligning the semiconductor substrate will be described.
【０００５】図１（Ａ）に、半導体ウエハの平面図を示
す。半導体ウエハ１の表面に、複数のショット領域２が
画定されている。ショット領域２の各々は、１回の照射
で露光される領域であり、半導体ウエハ２の表面に行列
状に配置されている。相互に隣り合うショット領域２
は、その縁近傍において重なっている。この重なり部分
を、プロセスパターン領域３と呼ぶこととする。FIG. 1A shows a plan view of a semiconductor wafer. A plurality of shot areas 2 are defined on the surface of the semiconductor wafer 1. Each of the shot areas 2 is an area that is exposed by a single irradiation, and is arranged in a matrix on the surface of the semiconductor wafer 2. Shot areas 2 adjacent to each other
Overlap near their edges. This overlapping portion will be referred to as a process pattern area 3.
【０００６】半導体ウエハ１の表面にレジスト膜が形成
されており、その下層には、複数のアライメントマーク
が形成されている。アライメントマークは、プロセスパ
ターン領域３内に配置される。この半導体ウエハ１を露
光機（ステッパ）に装填（ロード）した後、下層に形成
されているアライメントマークを検出する。ただし、半
導体ウエハ１に形成されている全てのアライメントマー
クが検出されるのではなく、予め抽出された一部のショ
ット領域２内のアライメントマークのみが検出される。
検出されたアライメントマークの位置情報に基づき、半
導体基板１の表面上のパターン（下層パターン）と、マ
スクのパターン（上層パターン）との位置合わせが行わ
れる。A resist film is formed on the surface of the semiconductor wafer 1, and a plurality of alignment marks are formed under the resist film. The alignment mark is arranged in the process pattern area 3. After the semiconductor wafer 1 is loaded into the exposure device (stepper), the alignment mark formed in the lower layer is detected. However, not all the alignment marks formed on the semiconductor wafer 1 are detected, but only the alignment marks in some of the shot areas 2 extracted in advance are detected.
The position of the pattern (lower layer pattern) on the surface of the semiconductor substrate 1 and the pattern of the mask (upper layer pattern) are aligned based on the detected position information of the alignment mark.
【０００７】一般的に、予め抽出されているショット領
域２の数は１０程度であり、ショット領域２の各々につ
いて、１つのＸ用アライメントマークと１つのＹ用のア
ライメントマークが検出される。Ｘ用アライメントマー
クにより、Ｘ方向（図１（Ａ）の横方向）に関する位置
が計測され、Ｙ用アライメントマークにより、Ｙ方向
（図１（Ａ）の縦方向）に関する位置が計測される。こ
れらのアライメントマークの検出結果から、半導体ウエ
ハ１の位置ずれの並進成分、回転成分、倍率成分、及び
直交度成分に関する補正情報が得られる。また、ショッ
ト領域２の各々について、半導体ウエハ１の倍率成分が
そのまま適用される。In general, the number of shot areas 2 extracted in advance is about 10, and one X alignment mark and one Y alignment mark are detected for each shot area 2. A position in the X direction (horizontal direction in FIG. 1A) is measured by the X alignment mark, and a position in the Y direction (longitudinal direction in FIG. 1A) is measured by the Y alignment mark. From the detection results of these alignment marks, correction information regarding the translational component, rotational component, magnification component, and orthogonality component of the positional deviation of the semiconductor wafer 1 can be obtained. Further, the magnification component of the semiconductor wafer 1 is directly applied to each of the shot areas 2.
【０００８】レジスト膜現像後の位置ずれ検査で検出さ
れた位置ずれ量（位置ずれの残留成分）は、その後に処
理される半導体ウエハ１の露光時に一律に補正される。The positional deviation amount (residual component of positional deviation) detected by the positional deviation inspection after developing the resist film is uniformly corrected during the exposure of the semiconductor wafer 1 to be processed thereafter.
【０００９】[0009]
【発明が解決しようとする課題】半導体ウエハ１に形成
されているアライメントマークを検出することにより、
半導体ウエハ１の位置ずれの並進成分、回転成分、倍率
成分、及び直交度成分に関する情報を得ることができ
る。ところが、ショット領域２の各々については、検出
されるＸ用アライメントマークとＹ用アライメントマー
クとが１つずつであるため、ショット領域２の位置ずれ
の回転成分及び直交度成分に関する情報が得られない。
このため、これらの成分に関する位置ずれ補正を、ショ
ット領域２ごとに行うことができない。また、ショット
領域２の位置ずれの倍率成分は、半導体ウエハ１の位置
ずれの倍率成分がそのまま適用されるのみであり、ショ
ット領域２ごとに位置ずれの倍率成分を測定することが
できない。また、露光機のレンズ倍率制御で生じる残留
倍率成分も補正することができない。By detecting the alignment mark formed on the semiconductor wafer 1,
Information about the translational component, the rotational component, the magnification component, and the orthogonality component of the positional deviation of the semiconductor wafer 1 can be obtained. However, since there is only one X alignment mark and one Y alignment mark detected for each shot area 2, information regarding the rotational component and orthogonality component of the positional deviation of the shot area 2 cannot be obtained. .
Therefore, it is not possible to perform the positional deviation correction on these components for each shot area 2. Further, the position shift magnification component of the semiconductor wafer 1 is applied as it is to the position shift magnification component of the shot area 2, and the position shift magnification component cannot be measured for each shot area 2. Further, the residual magnification component generated by the lens magnification control of the exposure device cannot be corrected.
【００１０】ショット領域２ごとに、位置ずれの上述の
成分を測定するためには、少なくともショット領域２の
各々に、Ｘ用アライメントマークとＹ用アライメントマ
ークとを２つずつ配置しなければならない。ところが、
図１（Ａ）に示したプロセスパターン領域３の大きさ
は、ショット領域内のチップの大きさやチップの数によ
って制限され、無条件に大きくすることはできない。半
導体集積回路装置を作製するために必要となるマークは
非常に多いため、プロセスパターン領域３内に４つのア
ライメントマークを配置するための領域を確保すること
が困難である。In order to measure the above-mentioned component of the positional deviation for each shot area 2, it is necessary to arrange two X alignment marks and two Y alignment marks in at least each shot area 2. However,
The size of the process pattern area 3 shown in FIG. 1A is limited by the size of the chips and the number of chips in the shot area, and cannot be unconditionally increased. Since many marks are required to manufacture the semiconductor integrated circuit device, it is difficult to secure a region for disposing the four alignment marks in the process pattern region 3.
【００１１】また、多重露光するための複数のマスク
は、半導体ウエハ１のレジスト膜の下に形成されている
アライメントマークに基づいて位置合わせされる。すな
わち、多重露光に使用される複数のマスク同士の位置合
わせは、半導体ウエハ１に形成されているアライメント
マークを介して間接的に行われる。このため、複数のマ
スク同士の位置合わせ精度が低下する。単純計算では、
複数のマスク同士の位置ずれ量が、直接位置合わせする
場合に比べて２1/2倍になる。A plurality of masks for multiple exposure are aligned on the basis of alignment marks formed under the resist film of the semiconductor wafer 1. That is, the alignment of a plurality of masks used for multiple exposure is indirectly performed via the alignment mark formed on the semiconductor wafer 1. Therefore, the alignment accuracy of the plurality of masks is reduced. In simple calculation,
The amount of misalignment between a plurality of masks is 2 1/2 times that in the case of direct alignment.
【００１２】本発明の目的は、広い領域を占有すること
なく多くのアライメント用のマークを利用することが可
能な半導体装置の製造方法を提供することである。It is an object of the present invention to provide a method of manufacturing a semiconductor device which can utilize many alignment marks without occupying a wide area.
【００１３】本発明の他の目的は、上記半導体装置の製
造方法に使用されるマスクセットを提供することであ
る。Another object of the present invention is to provide a mask set used in the method of manufacturing a semiconductor device.
【００１４】[0014]
【課題を解決するための手段】本発明の一観点による
と、（ａ１）基板の表面上に感光性の第１のレジスト膜
を形成する工程と、（ａ２）第１のマスクを通して前記
第１のレジスト膜を露光し、該第１のマスクの第１のパ
ターンを転写する工程であって、該第１のパターンが第
１の被転写マークを含み、該第１のレジスト膜に該第１
の被転写マークが転写された第１の潜像マークを形成す
る工程と、（ａ３）前記第１の潜像マークを検出するこ
とによって前記基板の位置情報を得る工程と、（ａ４）
前記工程（ａ３）で得られた位置情報に基づいて前記基
板の位置合わせを行い、第２のマスクを通して前記第１
のレジスト膜を露光し、該第２のマスクの第２のパター
ンを転写するとともに、前記第１の潜像マークを内包す
る領域を露光して該第１の潜像マークを消去する工程
と、（ａ５）前記第１のレジスト膜を現像する工程とを
有する半導体装置の製造方法が提供される。According to one aspect of the present invention, (a1) a step of forming a photosensitive first resist film on the surface of a substrate; and (a2) the first mask through a first mask. Exposing the resist film, and transferring the first pattern of the first mask, wherein the first pattern includes a first transferred mark, and the first resist film is provided with the first pattern.
Forming a first latent image mark on which the transferred mark is transferred, (a3) obtaining position information of the substrate by detecting the first latent image mark, and (a4)
The substrate is aligned based on the positional information obtained in the step (a3), and the first mask is passed through the second mask.
Exposing the resist film, exposing the second pattern of the second mask, and exposing the region containing the first latent image mark to erase the first latent image mark. (A5) A method of manufacturing a semiconductor device, including the step of developing the first resist film.
【００１５】第１の潜像マークを消去することにより、
この第１の潜像マークが配置されていた位置に、上層パ
ターンにおいてマークを配置することができる。By erasing the first latent image mark,
The mark can be arranged in the upper layer pattern at the position where the first latent image mark was arranged.
【００１６】本発明の他の観点によると、（ｅ１）基板
の表面上に感光性の第１のレジスト膜を形成する工程
と、（ｅ２）第１のマスクを通して前記第１のレジスト
膜を露光し、該第１のマスクのパターンを転写するとと
もに、該第１のレジスト膜に少なくとも１つの第１の潜
像マークを構成する一部のパターンを転写する工程と、
（ｅ３）第２のマスクを通して前記第１のレジスト膜を
露光し、該第２のマスクのパターンを転写するととも
に、該第１のレジスト膜に前記第１の潜像マークを構成
する残りのパターンを転写し、該第１の潜像マークを完
成させる工程と、（ｅ４）前記第１の潜像マークを検出
することによって前記基板の位置情報を得る工程と、
（ｅ５）前記工程（ｅ４）で得られた位置情報に基づい
て前記基板の位置合わせを行い、第３のマスクを通して
前記第１のレジスト膜を露光し、該第３のマスクのパタ
ーンを転写するとともに、前記第１の潜像マークを内包
する領域を露光して該第１の潜像マークを消去する工程
と、（ｅ６）前記第１のレジスト膜を現像する工程とを
有する半導体装置の製造方法が提供される。According to another aspect of the present invention, (e1) a step of forming a photosensitive first resist film on the surface of the substrate, and (e2) exposing the first resist film through a first mask. Then, transferring the pattern of the first mask and transferring a part of the pattern forming at least one first latent image mark to the first resist film,
(E3) The first resist film is exposed through a second mask, the pattern of the second mask is transferred, and the remaining pattern forming the first latent image mark is formed on the first resist film. To complete the first latent image mark, and (e4) obtain the position information of the substrate by detecting the first latent image mark,
(E5) The substrate is aligned based on the positional information obtained in the step (e4), the first resist film is exposed through a third mask, and the pattern of the third mask is transferred. At the same time, manufacturing of a semiconductor device including a step of erasing the first latent image mark by exposing an area including the first latent image mark and (e6) developing the first resist film A method is provided.
【００１７】第１のマスクと第２のマスクとの２枚によ
って、第１の潜像マークが形成される。この第１の潜像
マークから得られた基板の位置情報に基づいて、第３の
マスクを用いた露光が行われるため、第１〜第３のマス
クの位置合わせ精度を高めることができる。The first latent image mark is formed by the first mask and the second mask. Since the exposure using the third mask is performed based on the substrate position information obtained from the first latent image mark, the alignment accuracy of the first to third masks can be improved.
【００１８】本発明の他の観点によると、基板上に形成
された感光性のレジスト膜を露光し、パターニングする
ための第１、第２及び第３のマスクを含むマスクセット
であって、前記第１及び第２のマスクは、同一のレジス
ト膜を多重露光するためのマスクであり、前記第３のマ
スクは、前記第１及び第２のマスクを用いて形成された
パターンが配置された第１の層の上に配置される第２の
層をパターニングするためのマスクであり、前記第１の
マスクに、アライメントマークを転写するための第１の
マークが形成されており、前記第１のマークの配置され
た領域を内包する領域に対応する前記第２のマスク内の
領域が、露光光の透過する領域とされており、前記第１
のマークの配置された領域に対応する前記第３のマスク
内の領域に、他のアライメントマークを転写するための
第３のマークが形成されているマスクセットが提供され
る。According to another aspect of the present invention, there is provided a mask set including first, second and third masks for exposing and patterning a photosensitive resist film formed on a substrate. The first and second masks are masks for multiple exposure of the same resist film, and the third mask is a first mask on which a pattern formed by using the first and second masks is arranged. A mask for patterning a second layer arranged on the first layer, wherein a first mark for transferring an alignment mark is formed on the first mask; An area in the second mask corresponding to an area including the area in which the mark is arranged is an area through which the exposure light passes, and the first
There is provided a mask set in which a third mark for transferring another alignment mark is formed in a region in the third mask corresponding to a region where the mark is arranged.
【００１９】第１のマスクを用いた露光によって、第１
のマークが転写された潜像が形成される。第２のマスク
を用いた露光時に、第１のマークが転写された潜像を検
出することによって、露光される対象物（例えば、半導
体ウエハ）の位置情報を得ることができる。第２のマス
クを用いた露光によって、第１のマークが転写された潜
像が消去される。このため、第３のマスクを用いて、第
１のマークが転写された位置に、新たなマークを形成す
ることができる。By the exposure using the first mask, the first
A latent image is formed by transferring the marks. By detecting the latent image on which the first mark is transferred during the exposure using the second mask, it is possible to obtain the position information of the object to be exposed (for example, a semiconductor wafer). The latent image on which the first mark is transferred is erased by the exposure using the second mask. Therefore, using the third mask, a new mark can be formed at the position where the first mark is transferred.
【００２０】本発明の他の観点によると、基板上に形成
された感光性のレジスト膜を露光し、パターニングする
ための第１、第２、及び第３のマスクを含むマスクセッ
トであって、前記第１〜第３のマスクは、同一のレジス
ト膜を多重露光するためのマスクであり、前記第１のマ
スクに、第１のアライメントマークの一部のパターンを
転写するための第１のマークが形成されており、前記第
２のマスクに、前記第１のアライメントマークの他の一
部のパターンを転写するための第２のマークが形成され
ており、前記第１及び第２のマークの配置された領域を
内包する領域に対応する前記第３のマスク内の領域が、
光を透過させる領域とされているマスクセットが提供さ
れる。According to another aspect of the present invention, there is provided a mask set including first, second and third masks for exposing and patterning a photosensitive resist film formed on a substrate, The first to third masks are masks for multiple exposure of the same resist film, and first marks for transferring a part of the pattern of the first alignment marks to the first mask. And a second mark for transferring a pattern of another part of the first alignment mark is formed on the second mask, and the second mark of the first and second marks is formed. A region in the third mask corresponding to a region including the arranged region is
A mask set is provided, which is a region that transmits light.
【００２１】第１のマスクと第２のマスクとを用いて、
１つの第１のアライメントマークが完成する。第３のマ
スクを用いた露光時に、この第１のアライメントマーク
を検出することによって、露光される対象物（例えば、
半導体ウエハ）の位置情報を得ることができる。第３の
マスクを用いた露光によって、第１及び第２のマークの
転写された潜像を消去することができる。Using the first mask and the second mask,
One first alignment mark is completed. By detecting the first alignment mark during the exposure using the third mask, the object to be exposed (for example,
The position information of the semiconductor wafer) can be obtained. The transferred latent images of the first and second marks can be erased by the exposure using the third mask.
【００２２】[0022]
【発明の実施の形態】図１（Ａ）に、本発明の第１の実
施例による半導体装置の製造方法に使用される半導体ウ
エハ１の平面図を示す。半導体ウエハ１の表面に複数の
ショット領域２が画定され、ショット領域２の各々にプ
ロセスパターン領域３が設けられている。これらの構成
については既に説明したので、ここでは詳細な説明を省
略する。1A is a plan view of a semiconductor wafer 1 used in a method of manufacturing a semiconductor device according to a first embodiment of the present invention. A plurality of shot areas 2 are defined on the surface of the semiconductor wafer 1, and a process pattern area 3 is provided in each of the shot areas 2. Since these configurations have already been described, detailed description will be omitted here.
【００２３】図１（Ｂ）に、１つのショット領域２を露
光するためのマスクの平面図を示す。マスクの転写すべ
きパターンが配置された領域１０は、正方形または長方
形であり、その縁に沿ってプロセスパターン領域１１が
画定されている。図１（Ｂ）の横方向及び縦方向を、そ
れぞれＸ軸及びＹ軸とする。マスクのＸ軸及びＹ軸が、
それぞれ図１（Ａ）に示した半導体ウエハ１のＸ軸及び
Ｙ軸に転写される。プロセスパターン領域１１内のパタ
ーンが、図１（Ａ）に示した半導体ウエハ１のプロセス
パターン領域３に転写される。プロセスパターン領域１
１に囲まれた領域（デバイス領域）に、電子回路パター
ンが形成されている。FIG. 1B shows a plan view of a mask for exposing one shot area 2. The area 10 in which the pattern to be transferred of the mask is arranged is square or rectangular, and the process pattern area 11 is defined along the edge thereof. The horizontal direction and the vertical direction in FIG. 1B are taken as the X axis and the Y axis, respectively. The X and Y axes of the mask are
Each is transferred to the X axis and the Y axis of the semiconductor wafer 1 shown in FIG. The pattern in the process pattern area 11 is transferred to the process pattern area 3 of the semiconductor wafer 1 shown in FIG. Process pattern area 1
An electronic circuit pattern is formed in a region surrounded by 1 (device region).
【００２４】図１（Ａ）に示したプロセスパターン領域
３は、１枚のマスクを使用した露光時に２回の露光が行
われる。例えば、図１（Ａ）の縦方向に延在するプロセ
スパターン領域３は、図１（Ｂ）のプロセスパターン領
域１１のうち右辺に沿った部分を透過した光と左辺に沿
った部分を透過した光とにより２回露光される。また、
図１（Ｂ）の横方向に延在するプロセスパターン領域３
は、図１（Ｂ）のプロセスパターン領域１１のうち上辺
に沿った部分を透過した光と下辺に沿った部分を透過し
た光とにより２回露光される。The process pattern area 3 shown in FIG. 1A is exposed twice when the exposure is performed using one mask. For example, in the process pattern region 3 extending in the vertical direction in FIG. 1A, the light transmitted through the part along the right side and the part along the left side of the process pattern region 11 in FIG. 1B are transmitted. It is exposed twice with light. Also,
The process pattern region 3 extending in the lateral direction of FIG.
Is exposed twice by the light transmitted through the portion along the upper side and the light transmitted through the portion along the lower side in the process pattern area 11 of FIG.
【００２５】プロセスパターン領域１１の上辺に沿った
部分にＸ用マーク領域Ａｘ１、Ａｘ２、及び遮光領域Ｃ
ｘ３、Ｃｘ４が配置され、下辺に沿った部分にＸ用マー
ク領域Ａｘ３、Ａｘ４、及び遮光領域Ｃｘ１、Ｃｘ２が
配置されている。また、プロセスパターン領域１１の右
辺に沿った部分にＹ用マーク領域Ａｙ２、Ａｙ３、及び
遮光領域Ｃｙ１、Ｃｙ４が配置され、左辺に沿った部分
にＹ用マーク領域Ａｙ１、Ａｙ４、及び遮光領域Ｃｙ
２、Ｃｙ３が配置されている。The X mark areas Ax1 and Ax2 and the light shielding area C are formed along the upper side of the process pattern area 11.
x3 and Cx4 are arranged, and X mark areas Ax3 and Ax4 and light shielding areas Cx1 and Cx2 are arranged along the lower side. The Y mark areas Ay2 and Ay3 and the light shielding areas Cy1 and Cy4 are arranged along the right side of the process pattern area 11, and the Y mark areas Ay1, Ay4 and the light shielding area Cy are arranged along the left side.
2 and Cy3 are arranged.
【００２６】Ｘ用マーク領域Ａｘ１と遮光領域Ｃｘ１と
は、Ｘ軸方向に関して同じ位置に配置されている。この
ため、プロセスパターン領域１１の上辺に沿った部分と
下辺に沿った部分とによって２回露光されても、Ｘ用マ
ーク領域Ａｘ１内のパターンが転写された潜像を残すこ
とができる。その他のＸ用マーク領域Ａｘ２〜Ａｘ４、
及びＹ用マーク領域Ａｙ１〜Ａｙ４についても、同様に
遮光領域Ｃｘ２〜Ｃｘ４、及びＣｙ１〜Ｃｙ４が配置さ
れている。本明細書において、マスクのＸ用マーク領域
Ａｘ１が転写される半導体ウエハ１上の領域も、Ｘ用マ
ーク領域Ａｘ１と呼ぶ場合がある。他のマーク領域につ
いても同様である。The X mark area Ax1 and the light shielding area Cx1 are arranged at the same position in the X axis direction. Therefore, even if the exposure is performed twice by the portion along the upper side and the portion along the lower side of the process pattern area 11, the latent image on which the pattern in the X mark area Ax1 is transferred can be left. Other X mark areas Ax2 to Ax4,
Also for the Y mark areas Ay1 to Ay4, light blocking areas Cx2 to Cx4 and Cy1 to Cy4 are similarly arranged. In the present specification, the area on the semiconductor wafer 1 to which the X mark area Ax1 of the mask is transferred may also be referred to as the X mark area Ax1. The same applies to other mark areas.
【００２７】図１（Ｃ）〜（Ｆ）に、Ｘ用マーク領域Ａ
ｘ１〜Ａｘ４に配置されるＸ用被転写マークの例を示
す。図１（Ｃ）に示したＸ用被転写マークは、透過領域
内に、Ｙ軸方向に長い長方形の遮光領域がＸ軸方向に等
ピッチで配列した構成を有する。図１（Ｄ）に示したＸ
用被転写マークは、図１（Ｃ）のＸ用被転写マークの遮
光領域と透過領域とを反転させたパターンを有する。図
１（Ｅ）に示したＸ用被転写マークは、正方形の遮光領
域がＹ軸方向に挟ピッチで配列した同一形状の複数のパ
ターンを、Ｘ軸方向に広ピッチで配列させた構成を有す
る。図１（Ｆ）に示したＸ用被転写マークは、図１
（Ｅ）のＸ用被転写マークの遮光領域と透過領域とを反
転させたパターンを有する。Ｙ用被転写マークは、図１
（Ｃ）〜（Ｆ）のＸ用被転写マークを９０°回転させた
パターンと同一である。In FIGS. 1C to 1F, the X mark area A is shown.
An example of the X transferred marks arranged in x1 to Ax4 is shown. The X transferred mark shown in FIG. 1C has a configuration in which rectangular light-shielding regions that are long in the Y-axis direction are arranged at equal pitches in the X-axis direction within the transmissive region. X shown in FIG. 1 (D)
The transfer target mark for X has a pattern in which the light-shielding region and the transmissive region of the transfer target mark for X in FIG. The transferred mark for X shown in FIG. 1E has a configuration in which a plurality of patterns of the same shape in which square light-shielding regions are arranged at a narrow pitch in the Y-axis direction are arranged at a wide pitch in the X-axis direction. . The transferred mark for X shown in FIG.
It has a pattern in which the light-shielding region and the transmissive region of the transferred mark for X in (E) are reversed. The transferred mark for Y is shown in FIG.
It is the same as the pattern obtained by rotating the X transferred mark of (C) to (F) by 90 °.
【００２８】次に、図２及び図３を参照して、本発明の
第１の実施例による半導体装置の製造方法について説明
する。Next, a method of manufacturing a semiconductor device according to the first embodiment of the present invention will be described with reference to FIGS.
【００２９】図２（Ａ）に、デバイス領域に形成される
回路パターンの一部の平面図を示す。半導体ウエハの表
層部に、素子分離絶縁膜によって活性領域２０が画定さ
れている。ゲート電極２１Ｇ及び２２Ｇが、活性領域２
０と交差するように配置される。ゲート電極２１Ｇ及び
２２Ｇは、それぞれ素子分離絶縁膜上に配置された配線
２１及び２２に連続している。ゲート電極２１Ｇ及び２
２Ｇは、配線２１及び２２よりも細い。FIG. 2A shows a plan view of a part of the circuit pattern formed in the device region. An active region 20 is defined by a device isolation insulating film on the surface layer of the semiconductor wafer. The gate electrodes 21G and 22G are the active regions 2
It is arranged so as to intersect with 0. The gate electrodes 21G and 22G are continuous with the wirings 21 and 22 arranged on the element isolation insulating film, respectively. Gate electrodes 21G and 2
2G is thinner than the wirings 21 and 22.
【００３０】図２（Ｂ）に、第１回目の露光用のマスク
のパターンの一部を示す。このマスクは、ＫｒＦ用のハ
ーフトーン位相シフトマスクである。配線２１とゲート
電極２１Ｇとに対応する遮光パターン２１Ｓ、及び配線
２２とゲート電極２２Ｇとの対応する遮光パターン２２
Ｓが形成されている。遮光パターン２１Ｓ及び２２Ｓの
うちゲート電極２１Ｇ及び２２Ｇに対応する部分の太さ
は、配線２１及び２２に対応する部分の太さと同一であ
る。FIG. 2B shows a part of the pattern of the mask for the first exposure. This mask is a halftone phase shift mask for KrF. Light-shielding pattern 21S corresponding to wiring 21 and gate electrode 21G, and light-shielding pattern 22 corresponding to wiring 22 and gate electrode 22G
S is formed. The thickness of the portions of the light shielding patterns 21S and 22S corresponding to the gate electrodes 21G and 22G is the same as the thickness of the portions corresponding to the wirings 21 and 22.
【００３１】図２（Ｃ）に、第２回目の露光用のマスク
のパターンの一部を示す。このマスクは、ＫｒＦ用レベ
ンソン型位相シフトマスクである。ゲート電極２１Ｇ及
び２２Ｇが配置されるべき領域の両側に透過パターン２
３が配置され、他の領域は遮光されている。透過パター
ン２３の間のゲート電極２１Ｇ及び２２Ｇに対応する遮
光部分は、図２（Ｂ）に示した遮光パターン２１Ｓ及び
２２Ｓよりも細い。第２回目の露光により、ゲート長の
短縮化（ゲート電極の細線化）が行われる。FIG. 2C shows a part of the pattern of the mask for the second exposure. This mask is a Levenson type phase shift mask for KrF. The transmission pattern 2 is formed on both sides of the region where the gate electrodes 21G and 22G are to be arranged.
3 is arranged and the other regions are shielded from light. Light-shielding portions corresponding to the gate electrodes 21G and 22G between the transmission patterns 23 are thinner than the light-shielding patterns 21S and 22S shown in FIG. 2B. By the second exposure, the gate length is shortened (the gate electrode is thinned).
【００３２】図３（Ａ）に、第１回目の露光用のマスク
のＸ用マーク領域Ａｘ１及びＡｘ２に形成されたＸ用被
転写マークの平面図を示す。このＸ用被転写マークは、
図１（Ｃ）に示したＸ用被転写マークと同様に、透過領
域内に複数の遮光領域が配列したパターンを有する。な
お、他のマーク領域に配置されたＸ用被転写マーク及び
Ｙ用被転写マークも同様である。図１（Ｃ）に示したＸ
用被転写マークの代わりに、図１（Ｄ）〜（Ｆ）に示し
たマークを用いることも可能である。第１回目の露光
で、各マーク領域内の被転写マークがレジスト膜に転写
され、潜像が形成される。FIG. 3A shows a plan view of the X transferred marks formed in the X mark areas Ax1 and Ax2 of the first exposure mask. This X transferred mark is
Similar to the X transferred mark shown in FIG. 1C, it has a pattern in which a plurality of light-shielding regions are arranged in the transmissive region. The same applies to the X transferred marks and the Y transferred marks arranged in other mark regions. X shown in FIG. 1 (C)
It is also possible to use the marks shown in FIGS. 1 (D) to 1 (F) instead of the transferred marks for use. By the first exposure, the transferred mark in each mark area is transferred to the resist film to form a latent image.
【００３３】図３（Ｂ）に、第２回目の露光用のマスク
の、Ｘ用マーク領域Ａｘ１及びＡｘ２のパターンを示
す。Ｘ用マーク領域Ａｘ１は透過領域とされており、Ｘ
用マーク領域Ａｘ２は遮光領域とされている。第１回目
の露光用のマスクと第２回目の露光用のマスクとを重ね
ると、第２回目の露光用のマスクのＸ用マーク領域Ａｘ
１に形成された透過領域が、第１回目の露光用のマスク
のＸ用マークＡｘ１に形成されたＸ用被転写マークを内
包する。このため、第１回目の露光で転写されたＸ用マ
ーク領域Ａｘ１内の潜像が、第２回目の露光で消去され
る。また、第１回目の露光で転写されたＸ用マーク領域
Ａｘ２内の潜像は、第２回目の露光後も残る。FIG. 3B shows a pattern of the X mark areas Ax1 and Ax2 of the mask for the second exposure. The X mark area Ax1 is a transparent area.
The mark area Ax2 is a light-shielding area. When the mask for the first exposure and the mask for the second exposure are overlapped, the X mark area Ax of the mask for the second exposure is formed.
The transparent region formed in 1 contains the X transferred mark formed in the X mark Ax1 of the mask for the first exposure. Therefore, the latent image in the X mark area Ax1 transferred by the first exposure is erased by the second exposure. The latent image in the X mark area Ax2 transferred by the first exposure remains after the second exposure.
【００３４】次に、図２及び図３に示したマスクを用い
て、半導体装置を製造する工程について説明する。Next, a process of manufacturing a semiconductor device using the mask shown in FIGS. 2 and 3 will be described.
【００３５】図１（Ａ）に示した半導体ウエハ１の表面
上に、シリコン局所酸化（ＬＯＣＯＳ）またはシャロー
トレンチアイソレーション（ＳＴＩ）により素子分離絶
縁膜を形成する。この素子分離絶縁膜により、図２
（Ａ）に示した活性領域２０が画定される。半導体ウエ
ハ１の表面上に厚さ３ｎｍの酸化シリコン膜、厚さ２０
０ｎｍの多結晶シリコン膜を順番に形成する。多結晶シ
リコン膜の上に、窒化シリコンからなる厚さ３０ｎｍの
反射防止膜を形成する。反射防止膜の上に、ＫｒＦ用化
学増幅型レジストを塗布し、厚さ３９０ｎｍのポジ型レ
ジスト膜を形成する。An element isolation insulating film is formed on the surface of the semiconductor wafer 1 shown in FIG. 1A by local oxidation of silicon (LOCOS) or shallow trench isolation (STI). With this element isolation insulating film, FIG.
The active region 20 shown in (A) is defined. A silicon oxide film having a thickness of 3 nm and a thickness of 20 on the surface of the semiconductor wafer 1.
A 0 nm polycrystalline silicon film is sequentially formed. An antireflection film made of silicon nitride and having a thickness of 30 nm is formed on the polycrystalline silicon film. A chemically amplified KrF resist is applied on the antireflection film to form a positive resist film having a thickness of 390 nm.
【００３６】図２（Ａ）及び図３（Ａ）に示した第１回
目の露光用のマスクを用いて、第１回目の露光を行う。
第１回目の露光は、内径０．３７５、外径０．７５の輪
帯状光線束を使用し、開口数（ＮＡ）０．６０、露光量
３０〜３５ｍＪ／ｃｍ2の条件で行う。第１回目の露光
で転写されるパターンは、ゲート電極の配置される層の
全てのパターンに関わる。このとき、図３（Ａ）に示し
たＸ用マーク領域Ａｘ１、Ａｘ２、その他のＸ用マーク
領域、Ｙ用マーク領域内のパターンが転写され、レジス
ト膜に潜像が形成される。Ｘ用マーク領域及びＹ用マー
ク領域のパターンが転写された潜像を、それぞれＸ用潜
像マーク及びＹ用潜像マークと呼ぶこととする。レジス
ト膜を露光することによってレジスト膜中の分子の結合
状態が変化するため、レジスト膜の現像前であっても、
これらの潜像マークを光学的に検出することができる。The first exposure is performed using the mask for the first exposure shown in FIGS. 2A and 3A.
The first exposure is performed using a ring-shaped light beam bundle having an inner diameter of 0.375 and an outer diameter of 0.75, under conditions of a numerical aperture (NA) of 0.60 and an exposure amount of 30 to 35 mJ / cm 2 . The pattern transferred by the first exposure is related to all patterns of the layer in which the gate electrode is arranged. At this time, the patterns in the X mark areas Ax1 and Ax2 shown in FIG. 3A, other X mark areas, and Y mark areas are transferred, and a latent image is formed on the resist film. The latent images to which the patterns of the X mark area and the Y mark area are transferred are referred to as the X latent image mark and the Y latent image mark, respectively. By exposing the resist film, the bonding state of molecules in the resist film changes, so even before the development of the resist film,
These latent image marks can be detected optically.
【００３７】半導体ウエハの表面に画定されたショット
領域８個を選択し、選択されたショット領域内の４個の
Ｘ用潜像マーク及び４個のＹ用潜像マークを検出する。
これらの潜像マークの位置情報に基づいて、半導体ウエ
ハ１の位置合わせを行いながら、図２（Ｃ）及び図３
（Ｂ）に示した第２回目の露光用のマスクを用いて、第
２回目の露光を行う。第２回目の露光は、開口数０．６
０、σ＝０．４０、露光量１５ｍＪ／ｃｍ2の条件で行
う。Eight shot areas defined on the surface of the semiconductor wafer are selected, and four X latent image marks and four Y latent image marks in the selected shot areas are detected.
2C and 3 while aligning the semiconductor wafer 1 based on the position information of these latent image marks.
The second exposure is performed using the second exposure mask shown in FIG. The second exposure has a numerical aperture of 0.6
0, σ = 0.40, exposure amount 15 mJ / cm 2
【００３８】図３（Ｂ）に示したように、第２回目の露
光によって、Ｘ用マーク領域Ａｘ１が露光されるため、
第１回目の露光でＸ用マーク領域Ａｘ１に形成されてい
たＸ用潜像アライメントマークが消去される。なお、Ｘ
用マーク領域Ａｘ２に形成されているＸ用潜像マークは
そのまま残る。As shown in FIG. 3B, since the X mark area Ax1 is exposed by the second exposure,
The X latent image alignment mark formed in the X mark area Ax1 is erased by the first exposure. Note that X
The X latent image mark formed in the use mark area Ax2 remains as it is.
【００３９】第２回目の露光後に、レジスト膜の現像を
行い、レジストパターンを形成する。Ｘ用マーク領域Ａ
ｘ１内のレジスト膜は除去される。このレジストパター
ンをマスクとして、半導体ウエハ上に形成されている反
射防止膜、多結晶シリコン膜、及び酸化シリコン膜をエ
ッチングする。これにより、図２（Ａ）に示したゲート
電極２１Ｇ、２２Ｇ、及び配線２１、２２が形成され
る。同時に、Ｘ用マーク領域Ａｘ２に、Ｘ用アライメン
トマークが形成される。Ｘ用マーク領域Ａｘ１内には、
アライメントマークが形成されない。After the second exposure, the resist film is developed to form a resist pattern. Mark area A for X
The resist film in x1 is removed. Using this resist pattern as a mask, the antireflection film, the polycrystalline silicon film, and the silicon oxide film formed on the semiconductor wafer are etched. As a result, the gate electrodes 21G and 22G and the wirings 21 and 22 shown in FIG. 2A are formed. At the same time, an X alignment mark is formed in the X mark area Ax2. In the X mark area Ax1,
No alignment mark is formed.
【００４０】次に、半導体ウエハ１の表面上に新たにレ
ジスト膜を形成する。通常のフォトリソグラフィによ
り、このレジスト膜にパターンを転写する。このとき、
Ｘ用マーク領域Ａｘ２に形成されたＸ用アライメントマ
ークが、半導体ウエハ１の位置情報を得るために使用さ
れる。Ｘ用マーク領域Ａｘ１には、新たなマークが形成
される。Next, a new resist film is formed on the surface of the semiconductor wafer 1. The pattern is transferred to this resist film by ordinary photolithography. At this time,
The X alignment mark formed in the X mark area Ax2 is used to obtain the position information of the semiconductor wafer 1. A new mark is formed in the X mark area Ax1.
【００４１】このように、Ｘ用マーク領域Ａｘ１に、ゲ
ート電極の配置された層を形成するための多重露光時、
及び上層の配線層を形成するための露光時に、別々のマ
ークを配置することができる。このため、図１（Ｂ）に
示したプロセスパターン領域１１を有効利用することが
できる。In this way, in the multiple exposure for forming the layer in which the gate electrode is arranged in the X mark area Ax1,
Also, different marks can be arranged at the time of exposure for forming the upper wiring layer. Therefore, the process pattern area 11 shown in FIG. 1B can be effectively used.
【００４２】上記第１の実施例では、Ｘ用マーク領域Ａ
ｘ１内の潜像マークを消去し、Ｘ用マーク領域Ａｘ２内
に潜像マークを残した。他のＸ用マーク領域Ａｘ３、Ａ
ｘ４、及びＹ用マーク領域Ａｙ１〜Ａｙ４内の潜像マー
クも、必要に応じて消去してもよいし、残してもよい。
また、ゲート配線の配置された層内の他の領域に上層パ
ターンとの位置合わせ用のマークが配置される場合に
は、これらマーク領域Ａｘ１〜Ａｘ４及びＡｙ１〜Ａｙ
４内の潜像マークを全て消去してもよい。In the first embodiment, the X mark area A is used.
The latent image mark in x1 was erased, and the latent image mark was left in the X mark area Ax2. Other X mark areas Ax3, A
The x4 and the latent image marks in the Y mark areas Ay1 to Ay4 may be erased or left as necessary.
Further, when marks for alignment with the upper layer pattern are arranged in other regions in the layer where the gate wiring is arranged, these mark regions Ax1 to Ax4 and Ay1 to Ay
All latent image marks in 4 may be erased.
【００４３】上記第１の実施例では、ポジ型レジストを
用いたが、ネガ型レジストを用いることもできる。ポジ
型レジストを用いた場合には、Ｘ用マーク領域Ａｘ１内
のレジスト膜が全て除去されたが、ネガ型レジストを用
いる場合には、Ｘ用マーク領域Ａｘ１内に図３（Ｂ）に
示した透過領域に対応する形状のレジストパターンが残
る。Although the positive resist is used in the first embodiment, a negative resist may be used. When the positive type resist was used, all the resist film in the X mark area Ax1 was removed, but when the negative type resist was used, the resist film in the X mark area Ax1 was shown in FIG. 3 (B). A resist pattern having a shape corresponding to the transparent region remains.
【００４４】次に、図４及び図５を参照して、第２の実
施例による半導体装置の製造方法について説明する。上
記第１の実施例では、２枚のマスクを用いて多重露光を
行ったが、第２の実施例では３枚のマスクを用いて多重
露光を行う。Next, a method of manufacturing a semiconductor device according to the second embodiment will be described with reference to FIGS. In the first embodiment described above, multiple exposure is performed using two masks, but in the second embodiment, multiple exposure is performed using three masks.
【００４５】図４（Ａ）に、半導体ウエハ１上に形成さ
れる回路パターンの一部を示す。図４（Ａ）に示された
回路パターンは、図２（Ａ）に示した第１の実施例で形
成される回路パターンと同一である。FIG. 4A shows a part of a circuit pattern formed on the semiconductor wafer 1. The circuit pattern shown in FIG. 4 (A) is the same as the circuit pattern formed in the first embodiment shown in FIG. 2 (A).
【００４６】図４（Ｂ）に、第１回目の露光用のマスク
のパターンを示す。遮光パターン２１Ｓ及び２２Ｓが、
活性領域２０に対応するマスク上の領域２０Ｓを横切る
ように配置されている。領域２０Ｓの外側で、遮光パタ
ーン２２Ｓの先端が遮光パターン２１Ｓに連結されてい
る。このマスクは、第１の実施例の場合と同様に、Ｋｒ
Ｆ用ハーフトーン位相シフトマスクである。FIG. 4B shows the pattern of the mask for the first exposure. The light shielding patterns 21S and 22S are
It is arranged so as to cross a region 20S on the mask corresponding to the active region 20. The tip of the light blocking pattern 22S is connected to the light blocking pattern 21S outside the region 20S. This mask has the same Kr as in the first embodiment.
It is a halftone phase shift mask for F.
【００４７】図４（Ｃ）に、第２回目の露光用のマスク
のパターンを示す。図２（Ｃ）に示した第１の実施例の
第２回目の露光用のマスクと同様の透過パターン２３が
形成されている。このマスクは、第１の実施例の場合と
同様に、レベンソン型位相シフトマスクである。FIG. 4C shows the pattern of the mask for the second exposure. A transmissive pattern 23 similar to the second exposure mask of the first embodiment shown in FIG. 2C is formed. This mask is a Levenson type phase shift mask as in the case of the first embodiment.
【００４８】図４（Ｄ）に、第３回目の露光用のマスク
のパターンを示す。図４（Ｂ）に示した遮光パターン２
１Ｓと２２Ｓとの連結部に、長方形の透過パターン２４
が形成されている。このマスクは、バイナリマスク（Ｃ
ＯＧ）である。このマスクを用いた第３回目の露光によ
り、配線２１に対応する潜像と配線２２に対応する潜像
とが相互に分離される。FIG. 4D shows the pattern of the mask for the third exposure. Light-shielding pattern 2 shown in FIG.
A rectangular transparent pattern 24 is formed at the connecting portion between 1S and 22S.
Are formed. This mask is a binary mask (C
OG). By the third exposure using this mask, the latent image corresponding to the wiring 21 and the latent image corresponding to the wiring 22 are separated from each other.
【００４９】図５（Ａ）に、第１回目の露光用のマスク
のＸ用マーク領域Ａｘ１及びＡｘ２内のパターンを示
す。図３（Ａ）に示した第１の実施例で用いられる第１
回目の露光用のマスクと同じパターンが形成されてい
る。FIG. 5A shows a pattern in the X mark areas Ax1 and Ax2 of the mask for the first exposure. First used in the first embodiment shown in FIG.
The same pattern as the mask for the second exposure is formed.
【００５０】図５（Ｂ）に、第２回目の露光用の、マス
クのＸ用マーク領域Ａｘ１及びＡｘ２内のパターンを示
す。Ｘ用マーク領域Ａｘ１及びＡｘ２の双方とも、遮光
領域とされている。FIG. 5B shows a pattern in the X mark areas Ax1 and Ax2 of the mask for the second exposure. Both the X mark areas Ax1 and Ax2 are light-shielding areas.
【００５１】図５（Ｃ）に、第３回目の露光用のマスク
のＸ用マーク領域Ａｘ１及びＡｘ２内のパターンを示
す。図３（Ｂ）に示した第１の実施例で用いられる第２
回目の露光用のマスクと同じパターンが形成されてい
る。FIG. 5C shows a pattern in the X mark areas Ax1 and Ax2 of the mask for the third exposure. Second used in the first embodiment shown in FIG.
The same pattern as the mask for the second exposure is formed.
【００５２】次に、図４及び図５に示したマスクを用い
て半導体装置を製造する工程について説明する。Next, a process of manufacturing a semiconductor device using the mask shown in FIGS. 4 and 5 will be described.
【００５３】半導体ウエハの表面上への成膜、レジスト
塗布、第１回目の露光、及び第２回目の露光までは、第
１の実施例による半導体装置の製造方法の工程と同様で
ある。ただし、第２回目の露光時に、図５（Ｂ）に示し
たようにＸ用マーク領域Ａｘ１及びＡｘ２が遮光されて
いるため、第１回目の露光でこれらのマーク領域に形成
された潜像マークは消去されることなく、そのまま残
る。The steps from the film formation on the surface of the semiconductor wafer, the resist coating, the first exposure and the second exposure are the same as the steps of the method for manufacturing a semiconductor device according to the first embodiment. However, during the second exposure, since the X mark areas Ax1 and Ax2 are shielded from light as shown in FIG. 5B, the latent image marks formed in these mark areas in the first exposure are exposed. Remains, not erased.
【００５４】第２回目の露光前に行った位置合わせ方法
と同様の方法により、半導体ウエハの位置情報を得る。The position information of the semiconductor wafer is obtained by the same method as the alignment method performed before the second exposure.
【００５５】次に、図４（Ｄ）及び図５（Ｃ）に示した
マスクを用いて第３回目の露光を行う。第３回目の露光
は、開口数０．６０、σ＝０．４０、露光量３０ｍＪ／
ｃｍ 2の条件で行う。この露光により、図４（Ａ）に示
した配線２２の先端が配線１から分離される。さらに、
図５（Ｃ）に示したように、Ｘ用マーク領域Ａｘ１内に
形成されていた潜像マークが消去される。Ｘ用マーク領
域Ａｘ２内に形成されていた潜像マークはそのまま残
る。Next, as shown in FIGS. 4D and 5C.
A third exposure is performed using the mask. Third exposure
Has a numerical aperture of 0.60, σ = 0.40, and an exposure dose of 30 mJ /
cm 2Under the conditions of. This exposure shows in Fig. 4 (A).
The tip of the formed wiring 22 is separated from the wiring 1. further,
As shown in FIG. 5C, in the X mark area Ax1
The formed latent image mark is erased. Mark area for X
The latent image mark formed in the area Ax2 remains as it is.
It
【００５６】このように、第２の実施例では、１回目の
露光で潜像マークを形成し、２回目の露光で潜像マーク
を残し、３回目の露光で潜像マークの一部を消去する。
２回目及び３回目の露光時には、１回目の露光で形成さ
れた潜像マークを検出することにより、半導体ウエハ１
の位置情報を得ることができる。このため、第１の実施
例の場合と同様に、上層の配線層を形成する際に、消去
された潜像マークが配置されていた領域に新たなマーク
を配置することができる。As described above, in the second embodiment, the latent image mark is formed by the first exposure, the latent image mark is left by the second exposure, and a part of the latent image mark is erased by the third exposure. To do.
During the second and third exposures, the semiconductor wafer 1 is detected by detecting the latent image mark formed in the first exposure.
It is possible to obtain the position information of. Therefore, as in the case of the first embodiment, when forming the upper wiring layer, a new mark can be arranged in the area where the erased latent image mark was arranged.
【００５７】第２の実施例では、一部の潜像マーク、例
えば図５のＸ用マーク領域Ａｘ２内に配置された潜像マ
ークを残したが、第３回目の露光で全ての潜像マークを
消去してもよい。In the second embodiment, some latent image marks, for example, latent image marks arranged in the X mark area Ax2 in FIG. 5 are left, but all the latent image marks are exposed in the third exposure. May be deleted.
【００５８】上記第３の実施例では、３枚のマスクを使
用した多重露光について説明したが、第３の実施例は、
４枚以上のマスクを使用する場合にも応用可能である。
４枚以上のマスクを使用する場合には、２回目以降の露
光において、潜像マークを残し、最後の露光時に潜像マ
ークを消去すればよい。In the third embodiment described above, multiple exposure using three masks has been described, but in the third embodiment,
It is also applicable when using four or more masks.
When four or more masks are used, the latent image mark may be left in the second and subsequent exposures, and the latent image mark may be erased in the final exposure.
【００５９】次に、図６を参照して、第３の実施例によ
る半導体装置の製造方法について説明する。Next, with reference to FIG. 6, a method of manufacturing a semiconductor device according to the third embodiment will be described.
【００６０】第３の実施例では、第２の実施例と同様に
３枚のマスクを用いて多重露光が行われる。各マスクの
デバイス領域内のパターンは、図４に示した第２の実施
例によるマスクのパターンと同様である。In the third embodiment, similar to the second embodiment, multiple exposure is performed using three masks. The pattern in the device area of each mask is similar to the pattern of the mask according to the second embodiment shown in FIG.
【００６１】図６（Ａ）に、第１回目の露光用のマスク
のＸ用マーク領域Ａｘ１及びＡｘ２内のパターンを示
す。Ｘ用マーク領域Ａｘ１内に被転写マークが形成され
ており、Ｘ用マーク領域Ａｘ２は遮光されている。FIG. 6A shows a pattern in the X mark areas Ax1 and Ax2 of the mask for the first exposure. The transferred mark is formed in the X mark area Ax1, and the X mark area Ax2 is shielded from light.
【００６２】図６（Ｂ）に、第２回目の露光用のマスク
のＸ用マーク領域Ａｘ１及びＡｘ２内のパターンを示
す。Ｘ用マーク領域Ａｘ１が遮光されており、Ｘ用マー
ク領域Ａｘ２内に被転写マークが形成されている。FIG. 6B shows a pattern in the X mark areas Ax1 and Ax2 of the mask for the second exposure. The X mark area Ax1 is shielded from light, and the transferred mark is formed in the X mark area Ax2.
【００６３】図６（Ｃ）に、第３回目の露光用のマスク
のＸ用マーク領域Ａｘ１及びＡｘ２内のパターンを示
す。Ｘ用マーク領域Ａｘ１及びＡｘ２の双方が透過領域
とされている。FIG. 6C shows a pattern in the X mark areas Ax1 and Ax2 of the mask for the third exposure. Both the X mark areas Ax1 and Ax2 are transparent areas.
【００６４】第２回目の露光時には、第１回目の露光で
形成された潜像マークを検出することにより、第１回目
の露光用のマスクで形成されるパターンと、第２回目の
マスクとの位置合わせを行う。第３回目の露光時には、
第１回目の露光で形成された潜像マークと、第２回目の
露光で形成された潜像マークとの両方を検出することに
より、半導体ウエハ１の位置情報を得る。これにより、
多重露光される複数のマスクのパターンの位置合わせ精
度を高めることができる。At the time of the second exposure, the latent image mark formed by the first exposure is detected, so that the pattern formed by the first exposure mask and the second mask are detected. Align. During the third exposure,
The position information of the semiconductor wafer 1 is obtained by detecting both the latent image mark formed by the first exposure and the latent image mark formed by the second exposure. This allows
It is possible to improve the alignment accuracy of the patterns of a plurality of masks that are subjected to multiple exposure.
【００６５】第３の実施例では、図６（Ｃ）に示したよ
うに、第３回目の露光でＸ用マーク領域Ａｘ１及びＡｘ
２内の領域を露光し、潜像マークを消去したが、一部の
潜像マークを残してもよい。第３回目の露光用のマスク
の所望のマーク領域を遮光することにより、第１回目の
露光で形成された潜像マーク及び第２回目の露光で形成
された潜像マークから選択される任意のマークを残すこ
とが可能である。In the third embodiment, as shown in FIG. 6C, the X mark areas Ax1 and Ax are formed in the third exposure.
Although the area in 2 is exposed to erase the latent image mark, a part of the latent image mark may be left. By shielding the desired mark area of the mask for the third exposure from light, an arbitrary selected from the latent image mark formed by the first exposure and the latent image mark formed by the second exposure. It is possible to leave a mark.
【００６６】次に、図７及び図８を参照して、第４の実
施例による半導体装置の製造方法について説明する。第
４の実施例では、３枚以上のマスクを用いて多重露光が
行われる。第１回目の露光と第２回目の露光により、１
つの潜像アライメントマークが形成され、最後の露光に
よって潜像アライメントマークが消去される。Next, with reference to FIGS. 7 and 8, a method of manufacturing a semiconductor device according to the fourth embodiment will be described. In the fourth embodiment, multiple exposure is performed using three or more masks. 1 by the first exposure and the second exposure
One latent image alignment mark is formed, and the final exposure erases the latent image alignment mark.
【００６７】図７及び図８に、第１回目の露光用のマス
ク及び第２回目の露光用のマスクに形成された被転写マ
ーク、及び第１回目及び第２回目の２回の露光によって
形成される潜像マークを示す。7 and 8, the transferred marks formed on the mask for the first exposure and the mask for the second exposure, and the two exposures of the first and second exposures. Shows the latent image mark.
【００６８】図７に示した第１〜第４の具体例では、ポ
ジ型レジストが使用され、図８に示した第５〜第８の具
体例では、ネガ型レジストが使用される。図７及び図８
に示された被転写マークのハッチが付された領域が遮光
領域である。また、潜像マークのハッチが付された領域
が、レジストの残っている領域である。A positive resist is used in the first to fourth specific examples shown in FIG. 7, and a negative resist is used in the fifth to eighth specific examples shown in FIG. 7 and 8
The shaded area of the transferred mark shown in FIG. Further, the hatched area of the latent image mark is the area where the resist remains.
【００６９】いずれの具体例の場合にも、潜像マークを
構成する一部のパターンが、第１回目の露光時に形成さ
れ、他のパターンが第２回目の露光時に形成される。第
３回目以降の露光時には、この潜像マークに基づいて、
半導体ウエハ１の位置合わせが行われる。これにより、
位置合わせ精度を高めることができる。In any of the specific examples, some of the patterns forming the latent image mark are formed during the first exposure, and the other patterns are formed during the second exposure. During the third and subsequent exposures, based on this latent image mark,
The semiconductor wafer 1 is aligned. This allows
The alignment accuracy can be improved.
【００７０】上記実施例では、光源としてＫｒＦを用い
た場合を例にとって説明したが、他の光源を用いてもよ
い。上記実施例で説明したマスクは、光学縮小投影露光
用の原版として用いることが可能であり、この原版は、
一般的にレチクルと呼ばれる。また、Ｘ線露光や投影型
の電子ビーム露光や投影型のイオンビーム露光において
も、上記実施例を適用することが可能である。In the above embodiment, the case where KrF is used as the light source has been described as an example, but other light sources may be used. The mask described in the above embodiment can be used as an original plate for optical reduction projection exposure.
Generally called a reticle. The above-described embodiment can be applied to X-ray exposure, projection type electron beam exposure, and projection type ion beam exposure.
【００７１】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。The present invention has been described above with reference to the embodiments.
The present invention is not limited to these. For example, it will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
【００７２】上記実施例から、以下の付記に示された発
明が導出される。From the above embodiments, the inventions shown in the following supplementary notes are derived.
【００７３】(付記１) （ａ１）基板の表面上に感光性
の第１のレジスト膜を形成する工程と、（ａ２）第１の
マスクを通して前記第１のレジスト膜を露光し、該第１
のマスクの第１のパターンを転写する工程であって、該
第１のパターンが第１の被転写マークを含み、該第１の
レジスト膜に該第１の被転写マークが転写された第１の
潜像マークを形成する工程と、（ａ３）前記第１の潜像
マークを検出することによって前記基板の位置情報を得
る工程と、（ａ４）前記工程（ａ３）で得られた位置情
報に基づいて前記基板の位置合わせを行い、第２のマス
クを通して前記第１のレジスト膜を露光し、該第２のマ
スクの第２のパターンを転写するとともに、前記第１の
潜像マークを内包する領域を露光して該第１の潜像マー
クを消去する工程と、（ａ５）前記第１のレジスト膜を
現像する工程とを有する半導体装置の製造方法。(Supplementary Note 1) (a1) a step of forming a photosensitive first resist film on the surface of a substrate; and (a2) exposing the first resist film through a first mask to form the first resist film.
A step of transferring the first pattern of the mask, wherein the first pattern includes a first transferred mark, and the first transferred mark is transferred to the first resist film. Of the latent image mark, (a3) obtaining the positional information of the substrate by detecting the first latent image mark, and (a4) the positional information obtained in the step (a3). The substrate is aligned based on the above, the first resist film is exposed through a second mask, the second pattern of the second mask is transferred, and the first latent image mark is included. A method of manufacturing a semiconductor device, comprising: a step of exposing an area to erase the first latent image mark; and (a5) a step of developing the first resist film.
【００７４】(付記２) 前記工程（ａ５）の後、さら
に、（ｂ１）現像された前記第１のレジスト膜をマスク
として、前記基板の表面に処理を施す工程と、（ｂ２）
前記第１のレジスト膜を除去し、前記基板上に新たに第
２のレジスト膜を形成する工程と、（ｂ３）第３のマス
クを通して前記第２のレジスト膜を露光し、該第３のマ
スクの第３のパターンを転写する工程であって、該第３
のパターンが第３の被転写マークを含み、該第３の被転
写マークが、前記工程（ａ４）で消去された前記第１の
潜像マークの配置されていた位置に転写される工程と、
（ｂ４）前記第２のレジスト膜を現像する工程とを有す
る付記１に記載の半導体装置の製造方法。(Supplementary Note 2) After the step (a5), (b1) a step of performing treatment on the surface of the substrate using the developed first resist film as a mask, and (b2)
Removing the first resist film and forming a new second resist film on the substrate; and (b3) exposing the second resist film through a third mask to expose the third mask. The step of transferring the third pattern of
The pattern includes a third transferred mark, and the third transferred mark is transferred to the position where the first latent image mark erased in the step (a4) was disposed.
(B4) A method of manufacturing a semiconductor device according to appendix 1, further comprising a step of developing the second resist film.
【００７５】(付記３) 前記第１のパターンが前記第１
の被転写マークを複数個含み、前記工程（ａ２）におい
て、前記第１の潜像マークが複数個形成され、前記工程
（ａ４）において、前記複数の第１の潜像マークのうち
一部のマークを内包する領域は遮光され、露光後も、遮
光された領域内の第１の潜像マークは残り、前記工程
（ａ５）において、残っている前記第１の潜像マークを
顕在化させ、前記工程（ａ５）の後に、さらに、（ｃ
１）現像された前記第１のレジスト膜をマスクとして、
前記基板の表面に処理を施し、顕在化された前記第１の
潜像マークに基づいて第１のアライメントマークを形成
する工程と、（ｃ２）前記第１のレジスト膜を除去する
工程と、（ｃ３）前記基板上に、新たに第３のレジスト
膜を形成する工程と、（ｃ４）前記第１のアライメント
マークを検出することによって前記基板の位置情報を得
る工程と、（ｃ５）前記第３のレジスト膜を露光する工
程とを含む付記１に記載の半導体装置の製造方法。(Supplementary Note 3) The first pattern is the first pattern.
A plurality of transferred marks, the plurality of first latent image marks are formed in the step (a2), and a part of the plurality of first latent image marks is formed in the step (a4). The region including the mark is shielded from light, and the first latent image mark in the shielded region remains after the exposure, and the remaining first latent image mark is made visible in the step (a5). After the step (a5), further (c
1) Using the developed first resist film as a mask,
A step of treating the surface of the substrate to form a first alignment mark based on the exposed first latent image mark; and (c2) removing the first resist film. c3) forming a new third resist film on the substrate, (c4) obtaining position information of the substrate by detecting the first alignment mark, and (c5) the third 2. The method for manufacturing a semiconductor device according to appendix 1, further comprising: exposing the resist film.
【００７６】(付記４) 前記工程（ａ２）と工程（ａ
３）との間に、さらに、（ｄ１）前記第１の潜像マーク
を検出することによって前記基板の位置情報を得る工程
と、（ｄ２）前記工程（ｄ１）で得られた位置情報に基
づいて前記基板の位置合わせを行い、第４のマスクを通
して前記第１のレジスト膜を露光し、該第４のマスクの
第４のパターンを転写する工程であって、前記第１の潜
像マークを内包する領域は遮光して該第１の潜像マーク
を残す工程とを有する付記１に記載の半導体装置の製造
方法。(Supplementary Note 4) The step (a2) and the step (a)
Between (3) and (d1) a step of obtaining positional information of the substrate by detecting the first latent image mark, and (d2) based on the positional information obtained in the step (d1). Aligning the substrate by exposure, exposing the first resist film through a fourth mask, and transferring the fourth pattern of the fourth mask, wherein the first latent image mark is formed. The method of manufacturing a semiconductor device according to appendix 1, further comprising a step of shielding the included area from light to leave the first latent image mark.
【００７７】(付記５) 前記第４のマスクの第４のパタ
ーンが、第４の被転写マークを含み、前記工程（ｄ２）
において、該第４の被転写マークが、前記第１の潜像マ
ークとは異なる位置に転写されて第４の潜像マークが形
成され、さらに、（ｄ３）前記第４の潜像マークを検出
することによって、前記基板の位置情報を得る工程を含
む付記４に記載の半導体装置の製造方法。(Supplementary Note 5) The fourth pattern of the fourth mask includes a fourth transferred mark, and the step (d2)
In, the fourth transferred mark is transferred to a position different from the first latent image mark to form a fourth latent image mark, and (d3) the fourth latent image mark is detected. The method for manufacturing a semiconductor device according to appendix 4, further comprising: obtaining the position information of the substrate by performing the above.
【００７８】(付記６) 前記工程（ａ３）と工程（ｄ
３）とが同一の工程であり、前記第１の潜像マーク及び
前記第４の潜像マークの双方に基づいて前記基板の位置
情報を得る付記５に記載の半導体装置の製造方法。(Supplementary Note 6) The steps (a3) and (d)
6. The method of manufacturing a semiconductor device according to attachment 5, wherein the step 3) is the same step, and the positional information of the substrate is obtained based on both the first latent image mark and the fourth latent image mark.
【００７９】(付記７) 前記基板の表面上に複数のショ
ット領域が画定されており、該ショット領域の各々は、
１回の露光処理で露光され、相互に隣り合う２つのショ
ット領域が重なり部分を有し、前記基板の表面上に、Ｘ
Ｙ直交座標系を考えたとき、前記工程（ａ２）で形成さ
れる前記第１の潜像マークが、Ｘ方向の位置を検出する
ための少なくとも２つの第１のＸ用潜像マークと、Ｙ方
向の位置を検出するための少なくとも２つの第１のＹ用
潜像マークとを含み、前記工程（ａ３）が、前記基板上
に画定された複数のショット領域のうち少なくとも一部
のショット領域内の前記第１のＸ用潜像マーク及び前記
第１のＹ用潜像マークを検出し、当該ショット領域の位
置情報を得る工程を含み、前記工程（ａ４）において、
前記ショット領域の位置情報に基づいて前記基板の位置
合わせを行う付記１〜６のいずれかに記載の半導体装置
の製造方法。(Supplementary Note 7) A plurality of shot areas are defined on the surface of the substrate, and each of the shot areas is
Two shot areas that are exposed by one exposure process have an overlapping portion and have X portions on the surface of the substrate.
When considering a Y orthogonal coordinate system, the first latent image mark formed in the step (a2) includes at least two first latent image marks for X for detecting a position in the X direction, and Y. At least a first Y latent image mark for detecting a position in the direction, and the step (a3) is performed in at least a part of the shot areas defined on the substrate. Of the first latent image mark for X and the first latent image mark for Y to obtain position information of the shot area, and in the step (a4),
7. The method for manufacturing a semiconductor device according to any one of appendices 1 to 6, wherein the substrate is aligned based on the positional information of the shot area.
【００８０】(付記８) （ｅ１）基板の表面上に感光性
の第１のレジスト膜を形成する工程と、（ｅ２）第１の
マスクを通して前記第１のレジスト膜を露光し、該第１
のマスクのパターンを転写するとともに、該第１のレジ
スト膜に少なくとも１つの第１の潜像マークを構成する
一部のパターンを転写する工程と、（ｅ３）第２のマス
クを通して前記第１のレジスト膜を露光し、該第２のマ
スクのパターンを転写するとともに、該第１のレジスト
膜に前記第１の潜像マークを構成する残りのパターンを
転写し、該第１の潜像マークを完成させる工程と、（ｅ
４）前記第１の潜像マークを検出することによって前記
基板の位置情報を得る工程と、（ｅ５）前記工程（ｅ
４）で得られた位置情報に基づいて前記基板の位置合わ
せを行い、第３のマスクを通して前記第１のレジスト膜
を露光し、該第３のマスクのパターンを転写するととも
に、前記第１の潜像マークを内包する領域を露光して該
第１の潜像マークを消去する工程と、（ｅ６）前記第１
のレジスト膜を現像する工程とを有する半導体装置の製
造方法。(Supplementary Note 8) (e1) A step of forming a photosensitive first resist film on the surface of the substrate, and (e2) exposing the first resist film through a first mask to expose the first resist film.
Transferring the pattern of the mask and transferring a part of the pattern forming at least one first latent image mark to the first resist film, and (e3) the first mask through the second mask. The resist film is exposed, the pattern of the second mask is transferred, and at the same time, the remaining pattern forming the first latent image mark is transferred to the first resist film to transfer the first latent image mark. The process of completing, (e
4) obtaining the position information of the substrate by detecting the first latent image mark, and (e5) the step (e).
The substrate is aligned based on the positional information obtained in 4), the first resist film is exposed through a third mask, the pattern of the third mask is transferred, and the first mask is transferred. Exposing a region containing the latent image mark to erase the first latent image mark; and (e6) the first latent image mark.
And a step of developing the resist film, the method for manufacturing a semiconductor device.
【００８１】(付記９) 基板上に形成された感光性のレ
ジスト膜を露光し、パターニングするための第１、第２
及び第３のマスクを含むマスクセットであって、前記第
１及び第２のマスクは、同一のレジスト膜を多重露光す
るためのマスクであり、前記第３のマスクは、前記第１
及び第２のマスクを用いて形成されたパターンが配置さ
れた第１の層の上に配置される第２の層をパターニング
するためのマスクであり、前記第１のマスクに、アライ
メントマークを転写するための第１のマークが形成され
ており、前記第１のマークの配置された領域を内包する
領域に対応する前記第２のマスク内の領域が、露光光の
透過する領域とされており、前記第１のマークの配置さ
れた領域に対応する前記第３のマスク内の領域に、他の
アライメントマークを転写するための第３のマークが形
成されているマスクセット。(Supplementary Note 9) First and second patterns for exposing and patterning a photosensitive resist film formed on a substrate.
And a third mask, wherein the first and second masks are masks for multiple exposure of the same resist film, and the third mask is the first mask.
And a mask for patterning the second layer arranged on the first layer on which the pattern formed by using the second mask is arranged, and the alignment mark is transferred to the first mask. A first mark for forming the first mark is formed, and a region in the second mask corresponding to a region including the region in which the first mark is arranged is a region through which the exposure light is transmitted. A mask set in which a third mark for transferring another alignment mark is formed in a region in the third mask corresponding to a region where the first mark is arranged.
【００８２】(付記１０) さらに、前記第１及び第２の
マスクとともに第１の層を多重露光するための第４のマ
スクを有し、前記第１のマークの配置された領域を内包
する領域に対応する前記第４のマスク内の領域が遮光さ
れている付記９に記載のマスクセット。(Supplementary Note 10) Further, a region having a fourth mask for multiple exposure of the first layer together with the first and second masks and including a region in which the first mark is arranged is included. 10. The mask set according to appendix 9, wherein a region in the fourth mask corresponding to is shielded from light.
【００８３】(付記１１) 基板上に形成された感光性の
レジスト膜を露光し、パターニングするための第１、第
２、及び第３のマスクを含むマスクセットであって、前
記第１〜第３のマスクは、同一のレジスト膜を多重露光
するためのマスクであり、前記第１のマスクに、第１の
アライメントマークの一部のパターンを転写するための
第１のマークが形成されており、前記第２のマスクに、
前記第１のアライメントマークの他の一部のパターンを
転写するための第２のマークが形成されており、前記第
１及び第２のマークの配置された領域を内包する領域に
対応する前記第３のマスク内の領域が、光を透過させる
領域とされているマスクセット。(Supplementary Note 11) A mask set including first, second, and third masks for exposing and patterning a photosensitive resist film formed on a substrate, wherein The third mask is a mask for multiple exposure of the same resist film, and a first mark for transferring a part of the pattern of the first alignment mark is formed on the first mask. , The second mask,
A second mark for transferring a pattern of another part of the first alignment mark is formed, and the second mark corresponding to a region including a region where the first and second marks are arranged is included. A mask set in which the region in the mask of 3 is a region that transmits light.
【００８４】[0084]
【発明の効果】以上説明したように、本発明によれば、
多重露光を行う工程の第１回目の露光でレジスト膜に潜
像マークを形成し、第２回目以降の露光において、この
潜像マークが使用される。最後の露光時に、潜像マーク
を消去することにより、潜像マークの形成されていた領
域を、他のマークを形成するために再利用することが可
能になる。As described above, according to the present invention,
A latent image mark is formed on the resist film in the first exposure of the multiple exposure process, and the latent image mark is used in the second and subsequent exposures. By erasing the latent image mark during the final exposure, the area where the latent image mark was formed can be reused to form another mark.
【図１】 （Ａ）は、実施例で使用される半導体ウエハ
の平面図、（Ｂ）は、１つのショット領域の平面図、
（Ｃ）〜（Ｆ）は、マスク上のアライメントマークのパ
ターンの例を示す図である。1A is a plan view of a semiconductor wafer used in an embodiment, FIG. 1B is a plan view of one shot region, FIG.
(C)-(F) is a figure which shows the example of the pattern of the alignment mark on a mask.
【図２】 （Ａ）は、第１の実施例による方法で形成さ
れるゲート電極層の平面図、（Ｂ）は、第１回目の露光
用のマスクのパターンを示す図、（Ｃ）は、第２回目の
露光用のマスクのパターンを示す図である。2A is a plan view of a gate electrode layer formed by the method according to the first embodiment, FIG. 2B is a view showing a pattern of a mask for the first exposure, and FIG. FIG. 6 is a diagram showing a pattern of a mask for second exposure.
【図３】 （Ａ）は、第１の実施例で使用される第１回
目の露光用のマスクのマーク領域内のパターンを示す
図、（Ｂ）は、第２回目の露光用のマスクのマーク領域
内のパターンを示す図である。3A is a diagram showing a pattern in a mark area of a mask for first exposure used in the first embodiment, and FIG. 3B is a diagram showing a mask for second exposure. It is a figure which shows the pattern in a mark area.
【図４】 （Ａ）は、第２の実施例による方法で形成さ
れるゲート電極層の平面図、（Ｂ）は、第１回目の露光
用のマスクのパターンを示す図、（Ｃ）は、第２回目の
露光用のマスクのパターンを示す図、（Ｄ）は、第３回
目の露光用のマスクのパターンを示す図である。4A is a plan view of a gate electrode layer formed by the method according to the second embodiment, FIG. 4B is a view showing a pattern of a mask for the first exposure, and FIG. , A diagram showing a pattern of a mask for the second exposure, and (D) a diagram showing a pattern of the mask for the third exposure.
【図５】 （Ａ）は、第２の実施例で使用される第１回
目の露光用のマスクのマーク領域内のパターンを示す
図、（Ｂ）は、第２回目の露光用のマスクのマーク領域
内のパターンを示す図、（Ｃ）は、第３回目の露光用の
マスクのマーク領域内のパターンを示す図である。5A is a diagram showing a pattern in a mark area of a mask for first exposure used in the second embodiment, and FIG. 5B is a diagram showing a mask for second exposure. FIG. 6C is a diagram showing a pattern in the mark region, and FIG. 7C is a diagram showing a pattern in the mark region of the mask for the third exposure.
【図６】 （Ａ）は、第３の実施例で使用される第１回
目の露光用のマスクのマーク領域内のパターンを示す
図、（Ｂ）は、第２回目の露光用のマスクのマーク領域
内のパターンを示す図、（Ｃ）は、第３回目の露光用の
マスクのマーク領域内のパターンを示す図である。FIG. 6A is a diagram showing a pattern in a mark area of a mask for first exposure used in the third embodiment, and FIG. 6B is a diagram showing a pattern for a mask for second exposure. FIG. 6C is a diagram showing a pattern in the mark region, and FIG. 7C is a diagram showing a pattern in the mark region of the mask for the third exposure.
【図７】 第４の実施例の第１〜第４の具体例で使用さ
れるマスクのマーク領域のパターン及び形成される潜像
マークのパターンを示す図である。FIG. 7 is a diagram showing a pattern of a mark area of a mask used in first to fourth concrete examples of the fourth embodiment and a pattern of a latent image mark formed.
【図８】 第４の実施例の第５〜第８の具体例で使用さ
れるマスクのマーク領域のパターン及び形成される潜像
マークのパターンを示す図である。FIG. 8 is a diagram showing a pattern of a mark area of a mask used in fifth to eighth specific examples of the fourth embodiment and a pattern of a latent image mark formed.
１ 半導体ウエハ ２ ショット領域 ３ ウエハのプロセスパターン領域 １０ マスクのパターンが配置される領域 １１ マスクのプロセスパターン領域 ２０ 活性領域 ２０Ｓ 活性領域に対応した領域 ２１、２２ 配線 ２１Ｇ、２２Ｇ ゲート電極 ２１Ｓ、２２Ｓ 遮光パターン ２３、２４ 透過パターン 1 Semiconductor wafer 2 shot area 3 Wafer process pattern area 10 Area where mask pattern is placed 11 Mask process pattern area 20 Active area Area corresponding to 20S active area 21, 22 wiring 21G, 22G gate electrode 21S, 22S light shielding pattern 23, 24 transparent pattern
Claims (10)
レジスト膜を形成する工程と、 （ａ２）第１のマスクを通して前記第１のレジスト膜を
露光し、該第１のマスクの第１のパターンを転写する工
程であって、該第１のパターンが第１の被転写マークを
含み、該第１のレジスト膜に該第１の被転写マークが転
写された第１の潜像マークを形成する工程と、 （ａ３）前記第１の潜像マークを検出することによって
前記基板の位置情報を得る工程と、 （ａ４）前記工程（ａ３）で得られた位置情報に基づい
て前記基板の位置合わせを行い、第２のマスクを通して
前記第１のレジスト膜を露光し、該第２のマスクの第２
のパターンを転写するとともに、前記第１の潜像マーク
を内包する領域を露光して該第１の潜像マークを消去す
る工程と、 （ａ５）前記第１のレジスト膜を現像する工程とを有す
る半導体装置の製造方法。1. (a1) a step of forming a photosensitive first resist film on the surface of a substrate; (a2) exposing the first resist film through a first mask to expose the first mask; The step of transferring the first pattern of the first pattern, wherein the first pattern includes a first transferred mark, and the first latent pattern in which the first transferred mark is transferred to the first resist film. Forming an image mark; (a3) obtaining the position information of the substrate by detecting the first latent image mark; (a4) based on the position information obtained in the step (a3) The substrate is aligned, the first resist film is exposed through a second mask, and the second mask of the second mask is exposed.
And transferring the pattern, and exposing the area containing the first latent image mark to erase the first latent image mark, and (a5) developing the first resist film. A method for manufacturing a semiconductor device having the same.
て、前記基板の表面に処理を施す工程と、 （ｂ２）前記第１のレジスト膜を除去し、前記基板上に
新たに第２のレジスト膜を形成する工程と、 （ｂ３）第３のマスクを通して前記第２のレジスト膜を
露光し、該第３のマスクの第３のパターンを転写する工
程であって、該第３のパターンが第３の被転写マークを
含み、該第３の被転写マークが、前記工程（ａ４）で消
去された前記第１の潜像マークの配置されていた位置に
転写される工程と、 （ｂ４）前記第２のレジスト膜を現像する工程とを有す
る請求項１に記載の半導体装置の製造方法。2. After the step (a5), (b1) a step of treating the surface of the substrate with the developed first resist film as a mask, and (b2) the first resist. Removing the film and newly forming a second resist film on the substrate, and (b3) exposing the second resist film through a third mask to form a third pattern of the third mask. A step of transferring the third latent image mark, wherein the third pattern includes a third transferred mark, and the third transferred mark is the arrangement of the first latent image mark erased in the step (a4). The method for manufacturing a semiconductor device according to claim 1, further comprising: a step of transferring the second resist film to a previously formed position; and (b4) a step of developing the second resist film.
マークを複数個含み、前記工程（ａ２）において、前記
第１の潜像マークが複数個形成され、前記工程（ａ４）
において、前記複数の第１の潜像マークのうち一部のマ
ークを内包する領域は遮光され、露光後も、遮光された
領域内の第１の潜像マークは残り、前記工程（ａ５）に
おいて、残っている前記第１の潜像マークを顕在化さ
せ、 前記工程（ａ５）の後に、さらに、 （ｃ１）現像された前記第１のレジスト膜をマスクとし
て、前記基板の表面に処理を施し、顕在化された前記第
１の潜像マークに基づいて第１のアライメントマークを
形成する工程と、 （ｃ２）前記第１のレジスト膜を除去する工程と、 （ｃ３）前記基板上に、新たに第３のレジスト膜を形成
する工程と、 （ｃ４）前記第１のアライメントマークを検出すること
によって前記基板の位置情報を得る工程と、 （ｃ５）前記第３のレジスト膜を露光する工程とを含む
請求項１に記載の半導体装置の製造方法。3. The first pattern includes a plurality of the first transferred marks, a plurality of the first latent image marks are formed in the step (a2), and the step (a4).
In the step (a5), in the step (a5), a region containing a part of the plurality of first latent image marks is shielded from light and the first latent image mark in the shielded region remains after exposure. The remaining first latent image mark is made visible, and after the step (a5), (c1) the surface of the substrate is further treated using the developed first resist film as a mask. A step of forming a first alignment mark based on the exposed first latent image mark, (c2) a step of removing the first resist film, and (c3) a new step on the substrate. Forming a third resist film on the substrate, (c4) obtaining position information of the substrate by detecting the first alignment mark, and (c5) exposing the third resist film. Claim 1 including The method of manufacturing a semiconductor device.
に、さらに、 （ｄ１）前記第１の潜像マークを検出することによって
前記基板の位置情報を得る工程と、 （ｄ２）前記工程（ｄ１）で得られた位置情報に基づい
て前記基板の位置合わせを行い、第４のマスクを通して
前記第１のレジスト膜を露光し、該第４のマスクの第４
のパターンを転写する工程であって、前記第１の潜像マ
ークを内包する領域は遮光して該第１の潜像マークを残
す工程とを有する請求項１に記載の半導体装置の製造方
法。4. Between the step (a2) and the step (a3), further (d1) obtaining the position information of the substrate by detecting the first latent image mark, and (d2) The substrate is aligned based on the positional information obtained in the step (d1), the first resist film is exposed through a fourth mask, and the fourth mask of the fourth mask is exposed.
2. The method of manufacturing a semiconductor device according to claim 1, further comprising the step of: transferring the pattern, wherein the area containing the first latent image mark is shielded from light to leave the first latent image mark.
第４の被転写マークを含み、前記工程（ｄ２）におい
て、該第４の被転写マークが、前記第１の潜像マークと
は異なる位置に転写されて第４の潜像マークが形成さ
れ、さらに、 （ｄ３）前記第４の潜像マークを検出することによっ
て、前記基板の位置情報を得る工程を含む請求項４に記
載の半導体装置の製造方法。5. The fourth pattern of the fourth mask,
Including a fourth transferred mark, and in the step (d2), the fourth transferred mark is transferred to a position different from the first latent image mark to form a fourth latent image mark, The method of manufacturing a semiconductor device according to claim 4, further comprising the step (d3) of obtaining positional information of the substrate by detecting the fourth latent image mark.
が画定されており、該ショット領域の各々は、１回の露
光処理で露光され、相互に隣り合う２つのショット領域
が重なり部分を有し、前記基板の表面上に、ＸＹ直交座
標系を考えたとき、前記工程（ａ２）で形成される前記
第１の潜像マークが、Ｘ方向の位置を検出するための少
なくとも２つの第１のＸ用潜像マークと、Ｙ方向の位置
を検出するための少なくとも２つの第１のＹ用潜像マー
クとを含み、 前記工程（ａ３）が、前記基板上に画定された複数のシ
ョット領域のうち少なくとも一部のショット領域内の前
記第１のＸ用潜像マーク及び前記第１のＹ用潜像マーク
を検出し、当該ショット領域の位置情報を得る工程を含
み、 前記工程（ａ４）において、前記ショット領域の位置情
報に基づいて前記基板の位置合わせを行う請求項１〜５
のいずれかに記載の半導体装置の製造方法。6. A plurality of shot areas are defined on the surface of the substrate, each of the shot areas is exposed by one exposure process, and two shot areas adjacent to each other have an overlapping portion. When considering an XY orthogonal coordinate system on the surface of the substrate, the first latent image mark formed in the step (a2) has at least two first latent image marks for detecting a position in the X direction. The latent image mark for X and at least two first latent image marks for Y for detecting the position in the Y direction, wherein the step (a3) includes a plurality of shot areas defined on the substrate. A step of detecting the first X latent image mark and the first Y latent image mark in at least a part of the shot area and obtaining position information of the shot area; Position information of the shot area Claim aligning of the substrate based on 1-5
A method for manufacturing a semiconductor device according to any one of 1.
レジスト膜を形成する工程と、 （ｅ２）第１のマスクを通して前記第１のレジスト膜を
露光し、該第１のマスクのパターンを転写するととも
に、該第１のレジスト膜に少なくとも１つの第１の潜像
マークを構成する一部のパターンを転写する工程と、 （ｅ３）第２のマスクを通して前記第１のレジスト膜を
露光し、該第２のマスクのパターンを転写するととも
に、該第１のレジスト膜に前記第１の潜像マークを構成
する残りのパターンを転写し、該第１の潜像マークを完
成させる工程と、 （ｅ４）前記第１の潜像マークを検出することによって
前記基板の位置情報を得る工程と、 （ｅ５）前記工程（ｅ４）で得られた位置情報に基づい
て前記基板の位置合わせを行い、第３のマスクを通して
前記第１のレジスト膜を露光し、該第３のマスクのパタ
ーンを転写するとともに、前記第１の潜像マークを内包
する領域を露光して該第１の潜像マークを消去する工程
と、 （ｅ６）前記第１のレジスト膜を現像する工程とを有す
る半導体装置の製造方法。7. (e1) a step of forming a photosensitive first resist film on the surface of the substrate, and (e2) exposing the first resist film through a first mask to expose the first mask. The step of transferring a part of the patterns constituting at least one first latent image mark to the first resist film while transferring the pattern of (e3) the first resist film through a second mask. Is exposed to transfer the pattern of the second mask, and at the same time, the remaining pattern forming the first latent image mark is transferred to the first resist film to complete the first latent image mark. And (e4) obtaining the positional information of the substrate by detecting the first latent image mark, (e5) aligning the substrate based on the positional information obtained in the step (e4) The third mask And exposing the first resist film to transfer the pattern of the third mask, and exposing the area containing the first latent image mark to erase the first latent image mark. And a step (e6) of developing the first resist film.
を露光し、パターニングするための第１、第２及び第３
のマスクを含むマスクセットであって、 前記第１及び第２のマスクは、同一のレジスト膜を多重
露光するためのマスクであり、 前記第３のマスクは、前記第１及び第２のマスクを用い
て形成されたパターンが配置された第１の層の上に配置
される第２の層をパターニングするためのマスクであ
り、 前記第１のマスクに、アライメントマークを転写するた
めの第１のマークが形成されており、 前記第１のマークの配置された領域を内包する領域に対
応する前記第２のマスク内の領域が、露光光の透過する
領域とされており、 前記第１のマークの配置された領域に対応する前記第３
のマスク内の領域に、他のアライメントマークを転写す
るための第３のマークが形成されているマスクセット。8. A first, a second and a third for exposing and patterning a photosensitive resist film formed on a substrate.
A mask set including the masks described above, wherein the first and second masks are masks for multiple exposure of the same resist film, and the third mask includes the first and second masks. A mask for patterning a second layer arranged on a first layer on which a pattern formed by using is formed, the first mask for transferring an alignment mark to the first mask. A mark is formed, a region in the second mask corresponding to a region including the region in which the first mark is arranged is a region through which exposure light is transmitted, and the first mark The third corresponding to the area where the
A mask set in which a third mark for transferring another alignment mark is formed in a region within the mask of.
もに第１の層を多重露光するための第４のマスクを有
し、前記第１のマークの配置された領域を内包する領域
に対応する前記第４のマスク内の領域が遮光されている
請求項８に記載のマスクセット。9. A fourth mask for performing multiple exposure of the first layer together with the first and second masks, which corresponds to a region including a region where the first mark is arranged. 9. The mask set according to claim 8, wherein a region in the fourth mask which is shielded is shielded from light.
膜を露光し、パターニングするための第１、第２、及び
第３のマスクを含むマスクセットであって、 前記第１〜第３のマスクは、同一のレジスト膜を多重露
光するためのマスクであり、 前記第１のマスクに、第１のアライメントマークの一部
のパターンを転写するための第１のマークが形成されて
おり、 前記第２のマスクに、前記第１のアライメントマークの
他の一部のパターンを転写するための第２のマークが形
成されており、 前記第１及び第２のマークの配置された領域を内包する
領域に対応する前記第３のマスク内の領域が、光を透過
させる領域とされているマスクセット。10. A mask set including first, second, and third masks for exposing and patterning a photosensitive resist film formed on a substrate, wherein the first to third masks are provided. The mask is a mask for multiple exposure of the same resist film, and a first mark for transferring a part of the pattern of the first alignment mark is formed on the first mask, A second mask is formed with a second mark for transferring another part of the pattern of the first alignment mark, and includes a region where the first and second marks are arranged. A mask set in which a region in the third mask corresponding to a region is a region for transmitting light.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008743A JP2003209049A (en) | 2002-01-17 | 2002-01-17 | Method of manufacturing semiconductor device and mask set for manufacturing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002008743A JP2003209049A (en) | 2002-01-17 | 2002-01-17 | Method of manufacturing semiconductor device and mask set for manufacturing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003209049A true JP2003209049A (en) | 2003-07-25 |
Family
ID=27646927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002008743A Withdrawn JP2003209049A (en) | 2002-01-17 | 2002-01-17 | Method of manufacturing semiconductor device and mask set for manufacturing |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003209049A (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100642478B1 (en) | 2004-12-31 | 2006-11-02 | 동부일렉트로닉스 주식회사 | Method for removing the optical proximity effect |
| US7175943B2 (en) | 2002-12-04 | 2007-02-13 | Kabushiki Kaisha Toshiba | Reticle set, method for designing a reticle set, exposure monitoring method, inspection method for reticle set and manufacturing method for a semiconductor device |
| KR100721205B1 (en) | 2006-04-21 | 2007-05-23 | 주식회사 하이닉스반도체 | Pattern decomposition and optical proximity effect correction method for double exposure |
| JP2007165704A (en) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | Pattern forming method, and manufacturing method for levenson type mask |
| JP2007258708A (en) * | 2006-03-21 | 2007-10-04 | Asml Netherlands Bv | Lithographic apparatus having reduced scribe lane usage for substrate measurement, and device manufacturing method |
| JP2007258707A (en) * | 2006-03-21 | 2007-10-04 | Asml Netherlands Bv | Lithographic apparatus and device manufacturing method employing double-exposure overlay control |
| KR100803749B1 (en) | 2006-08-31 | 2008-02-15 | 삼성전기주식회사 | Manufacturing method of broad stamper |
| JP2008083391A (en) * | 2006-09-27 | 2008-04-10 | Toshiba Microelectronics Corp | Multiple exposure photomask and its layout method, method of manufacturing semiconductor device using multiple exposure photomask |
| JP2008096665A (en) * | 2006-10-11 | 2008-04-24 | Oki Electric Ind Co Ltd | Photomask and method for manufacturing semiconductor device |
| JP2010073817A (en) * | 2008-09-17 | 2010-04-02 | Canon Inc | Method for forming pattern and method for determining offset value |
| JP2010161363A (en) * | 2009-01-08 | 2010-07-22 | Internatl Business Mach Corp <Ibm> | Method of arranging printing assist features in mask layout, system for generating the printing assist features, and program |
| WO2011003736A1 (en) * | 2009-07-06 | 2011-01-13 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| US8304180B2 (en) | 2004-09-14 | 2012-11-06 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| KR20150127690A (en) * | 2013-03-12 | 2015-11-17 | 마이크로닉 마이데이타 에이비 | Mechanically produced alignment fiducial method and alignment system |
| US9703912B2 (en) | 2015-03-10 | 2017-07-11 | Kabushiki Kaisha Toshiba | Mask set, fabrication method of mask set, manufacturing method of semiconductor device, and recording medium |
| CN111638626A (en) * | 2019-11-04 | 2020-09-08 | 福建省晋华集成电路有限公司 | Alignment mark and semiconductor structure forming method and combined mask |
-
2002
- 2002-01-17 JP JP2002008743A patent/JP2003209049A/en not_active Withdrawn
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7655369B2 (en) | 2002-12-04 | 2010-02-02 | Kabushiki Kaisha Toshiba | Reticle set, method for designing a reticle set, exposure monitoring method, inspection method for reticle set and manufacturing method for a semiconductor device |
| US7175943B2 (en) | 2002-12-04 | 2007-02-13 | Kabushiki Kaisha Toshiba | Reticle set, method for designing a reticle set, exposure monitoring method, inspection method for reticle set and manufacturing method for a semiconductor device |
| US7855047B2 (en) | 2002-12-04 | 2010-12-21 | Kabushiki Kaisha Toshiba | Reticle set, method for designing a reticle set, exposure monitoring method, inspection method for reticle set and manufacturing method for a semiconductor device |
| US8304180B2 (en) | 2004-09-14 | 2012-11-06 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| KR100642478B1 (en) | 2004-12-31 | 2006-11-02 | 동부일렉트로닉스 주식회사 | Method for removing the optical proximity effect |
| US8367309B2 (en) | 2005-12-15 | 2013-02-05 | Renesas Electronics Corporation | Pattern formation method using levenson-type mask and method of manufacturing levenson-type mask |
| JP2007165704A (en) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | Pattern forming method, and manufacturing method for levenson type mask |
| US8071264B2 (en) | 2005-12-15 | 2011-12-06 | Renesas Electronics Corporation | Pattern formation method using levenson-type mask and method of manufacturing levenson-type mask |
| JP2007258708A (en) * | 2006-03-21 | 2007-10-04 | Asml Netherlands Bv | Lithographic apparatus having reduced scribe lane usage for substrate measurement, and device manufacturing method |
| JP2012104853A (en) * | 2006-03-21 | 2012-05-31 | Asml Netherlands Bv | Lithographic apparatus and device manufacturing method with double exposure overlay control |
| JP2007258707A (en) * | 2006-03-21 | 2007-10-04 | Asml Netherlands Bv | Lithographic apparatus and device manufacturing method employing double-exposure overlay control |
| US8029953B2 (en) | 2006-03-21 | 2011-10-04 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method with double exposure overlay control |
| US7916276B2 (en) | 2006-03-21 | 2011-03-29 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method with double exposure overlay control |
| JP4541374B2 (en) * | 2006-03-21 | 2010-09-08 | エーエスエムエル ネザーランズ ビー．ブイ． | Lithographic apparatus and device manufacturing method with use of reduced scribe lanes for substrate metrology |
| KR100721205B1 (en) | 2006-04-21 | 2007-05-23 | 주식회사 하이닉스반도체 | Pattern decomposition and optical proximity effect correction method for double exposure |
| US7332251B2 (en) | 2006-04-21 | 2008-02-19 | Hynix Semiconductor Inc. | Pattern decomposition and optical proximity correction method for double exposure when forming photomasks |
| KR100803749B1 (en) | 2006-08-31 | 2008-02-15 | 삼성전기주식회사 | Manufacturing method of broad stamper |
| JP2008083391A (en) * | 2006-09-27 | 2008-04-10 | Toshiba Microelectronics Corp | Multiple exposure photomask and its layout method, method of manufacturing semiconductor device using multiple exposure photomask |
| JP2008096665A (en) * | 2006-10-11 | 2008-04-24 | Oki Electric Ind Co Ltd | Photomask and method for manufacturing semiconductor device |
| JP2010073817A (en) * | 2008-09-17 | 2010-04-02 | Canon Inc | Method for forming pattern and method for determining offset value |
| JP2010161363A (en) * | 2009-01-08 | 2010-07-22 | Internatl Business Mach Corp <Ibm> | Method of arranging printing assist features in mask layout, system for generating the printing assist features, and program |
| WO2011003736A1 (en) * | 2009-07-06 | 2011-01-13 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
| KR20150127690A (en) * | 2013-03-12 | 2015-11-17 | 마이크로닉 마이데이타 에이비 | Mechanically produced alignment fiducial method and alignment system |
| JP2016515223A (en) * | 2013-03-12 | 2016-05-26 | マイクロニック アーベーＭｙｃｒｏｎｉｃ Ａｂ | Method and apparatus for mechanically formed alignment reference body |
| JP2019056924A (en) * | 2013-03-12 | 2019-04-11 | マイクロニック アーベーＭｙｃｒｏｎｉｃ Ａｂ | Mechanically produced alignment fiducial method and device |
| KR102253995B1 (en) * | 2013-03-12 | 2021-05-18 | 마이크로닉 아베 | Mechanically produced alignment fiducial method and alignment system |
| US9703912B2 (en) | 2015-03-10 | 2017-07-11 | Kabushiki Kaisha Toshiba | Mask set, fabrication method of mask set, manufacturing method of semiconductor device, and recording medium |
| CN111638626A (en) * | 2019-11-04 | 2020-09-08 | 福建省晋华集成电路有限公司 | Alignment mark and semiconductor structure forming method and combined mask |
| CN111638626B (en) * | 2019-11-04 | 2024-05-03 | 福建省晋华集成电路有限公司 | Method for forming alignment mark and semiconductor structure and combined mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003209049A (en) | Method of manufacturing semiconductor device and mask set for manufacturing | |
| US8728713B2 (en) | Stitching methods using multiple microlithographic expose tools | |
| US20040248016A1 (en) | Method of designing a reticle and forming a semiconductor device therewith | |
| KR20030068468A (en) | Fabrication method of semiconductor integrated circuit device | |
| JP2004134447A (en) | Method for exposure, mask, and method of manufacturing semiconductor device | |
| JP2006310446A (en) | Manufacturing method of semiconductor device, and exposure device | |
| US10573531B2 (en) | Method of manufacturing semiconductor device | |
| JP4178291B2 (en) | Manufacturing method of semiconductor device and reticle set for manufacturing | |
| JP2004054115A (en) | Pattern layout method for photo-mask for pattern transfer and method of manufacturing photo-mask for pattern transfer and semiconductor device | |
| KR100634437B1 (en) | Mask for fabricating semiconductor device and method of fabricating the same | |
| JP4794408B2 (en) | Photomask and semiconductor device manufacturing method | |
| TWI298422B (en) | Optical proximity correction photomasks | |
| JP2009003074A (en) | Exposure method and manufacturing method of image sensor | |
| JP2007123342A (en) | Manufacturing method of semiconductor device | |
| JP2003195477A (en) | Method for manufacturing photomask and semiconductor device | |
| CN110058484B (en) | Photomask for spliced photoetching manufacturing process, halftone photomask and manufacturing method thereof | |
| US7094686B2 (en) | Contact hole printing by packing and unpacking | |
| JP2010085793A (en) | Exposure apparatus, and method of manufacturing device | |
| JP2006319369A (en) | Method for manufacturing semiconductor integrated circuit device | |
| JP3696982B2 (en) | Photomask for semiconductor integrated circuit exposure | |
| JP4322286B2 (en) | Reticle set for semiconductor device manufacturing | |
| KR20010028305A (en) | Method for revising registration | |
| JPS58101427A (en) | Manufacture of semiconductor device | |
| JPS61196536A (en) | Semiconductor device material and manufacture of semiconductor device using the material | |
| KR20090044586A (en) | Overlay vernier and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |