JP2003208232A - Power source circuit - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To reduce overshoot in the rising of an output voltage while reducing the electrostatic capacity of a capacitor connected to an output terminal. <P>SOLUTION: This power source circuit is provided with a current limiting circuit for controlling output currents not to exceed a limited value, and the current limited value is increased step by step by i1 in each fixed time t1 in the rising of an output voltage Vo. Thus, the increasing width of the output voltage Vo is limited according to the changing value of the current limited value in each step so that the overshoot can be reduced. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、主トランジスタを
制御することにより目標電圧に等しい電圧を出力する電
源回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit which outputs a voltage equal to a target voltage by controlling a main transistor.

【０００２】[0002]

【従来の技術】図７は、従来から用いられているシリー
ズレギュレータ方式の電源回路の電気的構成を示してい
る。電源回路１の入力端子２と出力端子３との間には抵
抗Ｒ１とトランジスタＱ１とが接続されており、トラン
ジスタＱ１はＩＣ４により制御されている。入力端子２
とグランド線５との間には入力平滑用のコンデンサＣ１
が接続され、出力端子３とグランド線５との間には出力
平滑用のコンデンサＣ２と抵抗性負荷を代表して示す抵
抗Ｒ２とが並列に接続されている。2. Description of the Related Art FIG. 7 shows an electrical structure of a power supply circuit of a series regulator type which has been used conventionally. A resistor R1 and a transistor Q1 are connected between the input terminal 2 and the output terminal 3 of the power supply circuit 1, and the transistor Q1 is controlled by the IC4. Input terminal 2
A capacitor C1 for smoothing the input is connected between the ground line 5 and
A capacitor C2 for smoothing the output and a resistor R2 typifying a resistive load are connected in parallel between the output terminal 3 and the ground line 5.

【０００３】ＩＣ４は、出力端子３の電圧Ｖｏが目標電
圧（例えば５Ｖ）に一致するように定電圧制御するとと
もに、過大な出力電流Ｉｏが流れないように電流制限制
御を行っている。すなわち、出力端子３に接続された抵
抗Ｒ３とＲ４は出力電圧Ｖｏを分圧し、オペアンプ６は
この分圧により得られた検出電圧Ｖａと目標電圧に対応
した基準電圧Ｖｒとの差電圧を増幅する。トランジスタ
Ｑ２は、オペアンプ６の出力電圧によってトランジスタ
Ｑ１を駆動する。トランジスタＱ２のベースとグランド
線５との間にはトランジスタＱ３が接続されており、電
流リミッタ回路７は、抵抗Ｒ１の両端電圧が所定のリミ
ット値を超えないようにトランジスタＱ３を制御する。The IC 4 performs constant voltage control so that the voltage Vo at the output terminal 3 matches a target voltage (for example, 5 V), and also performs current limiting control so that an excessive output current Io does not flow. That is, the resistors R3 and R4 connected to the output terminal 3 divide the output voltage Vo, and the operational amplifier 6 amplifies the difference voltage between the detected voltage Va obtained by this division and the reference voltage Vr corresponding to the target voltage. . The transistor Q2 drives the transistor Q1 by the output voltage of the operational amplifier 6. A transistor Q3 is connected between the base of the transistor Q2 and the ground line 5, and the current limiter circuit 7 controls the transistor Q3 so that the voltage across the resistor R1 does not exceed a predetermined limit value.

【０００４】[0004]

【発明が解決しようとする課題】例えば上記電源回路１
を自動車などの車両に搭載されるＥＣＵ(Electronic Co
ntrol Unit) に適用する場合において、電源回路１の入
力端子２にバッテリ電圧ＶＢが印加されると、出力電圧
Ｖｏは０Ｖから急速に立ち上がりオーバーシュートが発
生する。このオーバーシュートは、出力電圧Ｖｏの立ち
上がり速度が速いほどつまり立ち上がり時間が短いほど
大きく現れる。出力電圧Ｖｏの立ち上がり時間ｔｒは、
出力端子３に接続された容量性負荷（コンデンサＣ２を
含む）の静電容量をＣ、その容量性負荷に流れ込む充電
電流をＩｃとすれば、次の（１）式により表される。 ｔｒ＝Ｃ×Ｖｏ／Ｉｃ …（１） この（１）式によれば、出力電圧Ｖｏの立ち上がり時間
ｔｒは、容量性負荷の静電容量が小さく充電電流Ｉｃが
大きいほど短くなり、オーバーシュートが大きくなるこ
とが分かる。SUMMARY OF THE INVENTION For example, the power supply circuit 1 described above.
ECU (Electronic Co
When the battery voltage VB is applied to the input terminal 2 of the power supply circuit 1, the output voltage Vo rises rapidly from 0V and an overshoot occurs. This overshoot becomes larger as the rising speed of the output voltage Vo is higher, that is, as the rising time is shorter. The rise time tr of the output voltage Vo is
When the electrostatic capacity of the capacitive load (including the capacitor C2) connected to the output terminal 3 is C and the charging current flowing into the capacitive load is Ic, it is expressed by the following equation (1). tr = C × Vo / Ic (1) According to this equation (1), the rising time tr of the output voltage Vo becomes shorter as the electrostatic capacity of the capacitive load is smaller and the charging current Ic is larger, so that the overshoot is suppressed. You can see it grows.

【０００５】電源回路１には電流リミッタ回路７が設け
られているため、その電流リミット値を小さく設定すれ
ば充電電流Ｉｃも小さくできる。しかし、電流リミット
値は、定格電圧出力時における負荷（抵抗Ｒ２）に対す
る供給電流よりも下げることはできないため、負荷電流
が大きい場合には充電電流Ｉｃを小さく設定できない。
このため、従来は電流リミット値を小さく設定すること
に替えてコンデンサＣ２の静電容量を大きくすることに
よりオーバーシュートを抑制せざるを得なかった。しか
し、負荷容量を増やすためにコンデンサＣ２の静電容量
を増やすと、コンデンサＣ２が大型化して基板面積が増
大し、省スペース化、低コスト化の要求に対応すること
ができないという問題があった。Since the power supply circuit 1 is provided with the current limiter circuit 7, the charging current Ic can be reduced by setting the current limit value to a small value. However, since the current limit value cannot be made lower than the supply current to the load (resistor R2) at the time of rated voltage output, the charging current Ic cannot be set small when the load current is large.
For this reason, conventionally, it has been unavoidable to suppress the overshoot by increasing the capacitance of the capacitor C2 instead of setting the current limit value small. However, if the electrostatic capacitance of the capacitor C2 is increased to increase the load capacitance, the capacitor C2 becomes large and the substrate area increases, and there is a problem that it is not possible to meet the demands for space saving and cost reduction. .

【０００６】本発明は上記事情に鑑みてなされたもの
で、その目的は、出力端子に接続するコンデンサの静電
容量を低減しつつ出力電圧の立ち上げ時におけるオーバ
ーシュートを抑制可能な電源回路を提供することにあ
る。The present invention has been made in view of the above circumstances, and an object thereof is to provide a power supply circuit capable of suppressing the overshoot when the output voltage rises while reducing the electrostatic capacitance of the capacitor connected to the output terminal. To provide.

【０００７】[0007]

【課題を解決するための手段】請求項１に記載した手段
によれば、電圧制御回路は、出力電圧の検出電圧と目標
電圧に対応した基準電圧とが一致するように主トランジ
スタを制御するので、出力電圧は目標電圧に等しくな
る。また、この電圧追従制御（目標電圧が一定の場合に
は定電圧制御）とともに、電流制限回路は、出力電流が
制限値を超えないように主トランジスタを制御するの
で、過負荷などに起因して制限値を超える出力電流が流
れることを防止できる。この電流制限制御は前記電圧追
従制御に優先して行われる。According to the means described in claim 1, the voltage control circuit controls the main transistor so that the detected voltage of the output voltage and the reference voltage corresponding to the target voltage match. , The output voltage becomes equal to the target voltage. In addition to this voltage follow-up control (constant voltage control when the target voltage is constant), the current limit circuit controls the main transistor so that the output current does not exceed the limit value. It is possible to prevent output current exceeding the limit value from flowing. This current limiting control is performed prior to the voltage tracking control.

【０００８】そして、電流制限値設定回路は、出力電圧
の目標電圧への立ち上げ時、すなわち上記電圧追従制御
が開始された時またはその電圧追従制御の下で入力端子
に電圧が印加された時などに、出力電流の制限値を時間
とともに徐々に上昇させるので、電流制限回路の作用に
より出力電流は制限値以下の値に制限されつつ時間とと
もに徐々に上昇する。これに伴って出力電圧も徐々に上
昇するようになるので、出力電圧のオーバーシュートが
低減する。The current limit value setting circuit, when the output voltage rises to the target voltage, that is, when the voltage tracking control is started or when the voltage is applied to the input terminal under the voltage tracking control. In addition, since the limit value of the output current is gradually increased with time, the output current is gradually increased with time while being limited to a value equal to or less than the limit value by the action of the current limiting circuit. Along with this, the output voltage also gradually increases, so that the overshoot of the output voltage is reduced.

【０００９】本手段によれば、出力端子に接続するコン
デンサの静電容量を低減しつつオーバーシュートを抑制
できるので、コンデンサの小形化ひいては電源回路の小
形化、低コスト化が可能となる。また、電流制限値設定
回路は、立ち上げ終了後の定常時においては出力電流の
制限値を負荷が必要とする電流値以上の値に設定するの
で、上記電圧追従制御が正常に行われる。According to this means, it is possible to suppress the overshoot while reducing the electrostatic capacity of the capacitor connected to the output terminal, so that it is possible to downsize the capacitor, and thus to downsize the power supply circuit and reduce the cost. Further, since the current limit value setting circuit sets the limit value of the output current to a value equal to or larger than the current value required by the load in the steady state after the start-up, the voltage follow-up control is normally performed.

【００１０】請求項２に記載した手段によれば、出力電
圧の立ち上げ時において出力電流の制限値が時間ととも
に段階的に上昇するので、出力電圧の上昇幅は各段階に
おける電流制限値の変化幅に応じて制限され、オーバー
シュートが抑制される。この場合、各段階ごとの電流制
限値の変化幅および時間幅は、出力端子に接続するコン
デンサの静電容量や負荷の大きさ、許容されるオーバー
シュートの大きさなどに応じて適宜決定すれば良い。According to the second aspect of the present invention, the limit value of the output current rises stepwise with the rise of the output voltage, so that the rise width of the output voltage changes the current limit value at each stage. It is limited according to the width, and overshoot is suppressed. In this case, the change width and time width of the current limit value for each step can be appropriately determined according to the capacitance of the capacitor connected to the output terminal, the size of the load, the allowable overshoot size, etc. good.

【００１１】請求項３に記載した手段によれば、出力電
圧の立ち上げ時において出力電流の制限値が一定時間ご
とに一定値ずつ上昇する。この場合の一定値としては、
出力電圧が目標電圧に到達する段階でのオーバーシュー
トが許容値以下に抑制されるような電流値に設定すれば
良い。According to the third aspect of the present invention, the limit value of the output current increases by a constant value every constant time when the output voltage rises. In this case, the constant value is
The current value may be set so that the overshoot at the stage when the output voltage reaches the target voltage is suppressed below the allowable value.

【００１２】請求項４に記載した手段によれば、出力電
圧の立ち上げ時に、タイマ回路が計時動作を開始し、各
段階の時間の計時動作が終了した時点で出力電流の制限
値を所定値だけ上昇させる。According to the means described in claim 4, the timer circuit starts the time counting operation when the output voltage rises, and the limit value of the output current is set to the predetermined value when the time counting operation of the time of each stage is completed. Only raise.

【００１３】請求項５に記載した手段によれば、出力電
圧の立ち上げ時において出力電流の制限値が時間ととも
に連続的に上昇するので、出力電圧は電流制限値の上昇
に伴って連続的に上昇する。その結果、オーバーシュー
トをより一層抑制することができる。According to the means described in claim 5, since the limit value of the output current continuously rises with time when the output voltage rises, the output voltage continuously rises as the current limit value rises. To rise. As a result, overshoot can be further suppressed.

【００１４】請求項６に記載した手段によれば、電源回
路はシリーズレギュレータの回路形態を有し、電流制限
回路は主トランジスタを通って出力端子から出力される
電流を制限する。According to the means described in claim 6, the power supply circuit has a circuit form of a series regulator, and the current limiting circuit limits the current output from the output terminal through the main transistor.

【００１５】[0015]

【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態について図１ないし図５を参照しなが
ら説明する。図２は、シリーズレギュレータ方式の電源
回路の電気的構成を示している。この電源回路１１は、
例えば車両のＥＣＵに搭載された電源装置で用いられて
いる回路で、全体が一つの基板上に実装されている。そ
の入力端子１２には車載バッテリ（図示せず）からバッ
テリ電圧ＶＢ（例えば１４Ｖ）が与えられ、出力端子１
３から他の制御ＩＣなどの負荷に対し出力電圧Ｖｏ（例
えば５Ｖ）が供給されるようになっている。負荷は電源
回路１１と同一基板上に実装されており、図２において
抵抗Ｒ１１により代表して示している。BEST MODE FOR CARRYING OUT THE INVENTION (First Embodiment) A first embodiment of the present invention will be described below with reference to FIGS. 1 to 5. FIG. 2 shows an electrical configuration of a series regulator type power supply circuit. This power supply circuit 11
For example, it is a circuit used in a power supply device mounted on an ECU of a vehicle, and is wholly mounted on one board. A battery voltage VB (for example, 14V) is applied to the input terminal 12 from a vehicle-mounted battery (not shown), and the output terminal 1
The output voltage Vo (for example, 5 V) is supplied from 3 to a load such as another control IC. The load is mounted on the same substrate as the power supply circuit 11, and is represented by a resistor R11 in FIG.

【００１６】入力端子１２と出力端子１３との間の通電
経路（電力伝達経路）には、抵抗Ｒ１２（電流検出回路
に相当）とＰＮＰ形トランジスタＱ１１（主トランジス
タに相当）のエミッタ・コレクタ間とが直列に接続され
ている。入力端子１２とグランド線１４との間および出
力端子１３とグランド線１４との間には、それぞれ入力
平滑用のコンデンサＣ１１および出力平滑用のコンデン
サＣ１２が接続されている。コンデンサＣ１２は、例え
ば３．３μＦのチップタイプのタンタルコンデンサであ
る。A current-carrying path (power transfer path) between the input terminal 12 and the output terminal 13 is between a resistor R12 (corresponding to a current detecting circuit) and an emitter / collector of a PNP transistor Q11 (corresponding to a main transistor). Are connected in series. An input smoothing capacitor C11 and an output smoothing capacitor C12 are connected between the input terminal 12 and the ground line 14 and between the output terminal 13 and the ground line 14, respectively. The capacitor C12 is, for example, a 3.3 μF chip type tantalum capacitor.

【００１７】トランジスタＱ１１は、バイポーラプロセ
スにより製造されたＩＣ１５によって制御されるように
なっている。このＩＣ１５は、以下に説明する回路構成
を備えている。すなわち、出力端子１３に接続されたＩ
Ｃの端子１５ａとグランド線１４との間には、分圧用の
抵抗Ｒ１３とＲ１４との直列回路からなる電圧検出回路
１６が接続されている。抵抗Ｒ１３とＲ１４との共通接
続点には、出力電圧Ｖｏを分圧した検出電圧Ｖａが得ら
れる。The transistor Q11 is adapted to be controlled by the IC15 manufactured by a bipolar process. The IC 15 has a circuit configuration described below. That is, I connected to the output terminal 13
A voltage detection circuit 16 including a series circuit of voltage dividing resistors R13 and R14 is connected between the C terminal 15a and the ground line 14. A detection voltage Va obtained by dividing the output voltage Vo is obtained at the common connection point of the resistors R13 and R14.

【００１８】バンドギャップ基準電圧回路などから構成
される基準電圧発生回路１７（基準電圧生成回路に相
当）は、目標電圧（５Ｖ）に対応した一定の基準電圧Ｖ
ｒを生成するもので、オペアンプ１８（電圧制御回路に
相当）の非反転入力端子および反転入力端子にはそれぞ
れ基準電圧Ｖｒおよび検出電圧Ｖａが入力されるように
なっている。A reference voltage generating circuit 17 (corresponding to a reference voltage generating circuit) composed of a bandgap reference voltage circuit or the like has a constant reference voltage V corresponding to a target voltage (5V).
r is generated, and the reference voltage Vr and the detection voltage Va are input to the non-inverting input terminal and the inverting input terminal of the operational amplifier 18 (corresponding to a voltage control circuit), respectively.

【００１９】トランジスタＱ１１のベースに接続された
ＩＣの端子１５ｂとグランド線１４との間には、ＮＰＮ
形トランジスタＱ１２のコレクタ・エミッタ間が接続さ
れており、そのベースはオペアンプ１８の出力端子に接
続されている。トランジスタＱ１２のベースは、ＮＰＮ
形トランジスタＱ１３のコレクタ・エミッタ間を介して
グランド線１４に接続されている。An NPN is provided between the terminal 15b of the IC connected to the base of the transistor Q11 and the ground line 14.
The collector and emitter of the transistor Q12 are connected to each other, and the base of the transistor Q12 is connected to the output terminal of the operational amplifier 18. The base of the transistor Q12 is NPN
The transistor Q13 is connected to the ground line 14 via the collector and the emitter.

【００２０】電流リミッタ回路１９は、抵抗Ｒ１２に流
れる電流を制限するもので、本発明でいう電流制限値設
定回路および電流制限回路に相当する。この電流リミッ
タ回路１９は、ＩＣの端子１５ｃを介して入力したバッ
テリ電圧ＶＢにより動作し、ＩＣの端子１５ｃ、１５ｄ
を介して抵抗Ｒ１２の両端電圧を入力しトランジスタＱ
１３を制御するようになっている。ここで、抵抗Ｒ１２
に流れる電流は、トランジスタＱ１１がコンデンサＣ１
２および抵抗Ｒ１１に供給する電流つまり出力電流Ｉｏ
に等しい。The current limiter circuit 19 limits the current flowing through the resistor R12 and corresponds to the current limit value setting circuit and the current limit circuit in the present invention. The current limiter circuit 19 operates by the battery voltage VB input through the IC terminal 15c, and the IC terminals 15c and 15d.
The voltage across resistor R12 is input via
13 is controlled. Here, the resistor R12
The current flowing through the transistor Q11 is the capacitor C1
2 and the current supplied to the resistor R11, that is, the output current Io
be equivalent to.

【００２１】図３は、電流リミッタ回路１９の具体的な
構成を示している。電流リミッタ回路１９は、定電圧回
路２０、電流制限値設定回路２１およびオペアンプ２２
（電流制限回路に相当）から構成されている。このうち
定電圧回路２０は、端子１５ｃとグランド線１４との間
に直列接続された定電流回路２３およびダイオードＤ１
１ａ、Ｄ１１ｂ、…、Ｄ１１ｎと、端子１５ｃと電源線
２４との間に接続されたトランジスタＱ１４とから構成
されている。この定電圧回路２０は、ダイオードＤ１１
ａのアノード電位を基準電位として動作し、電源線２４
に定電圧を出力する。FIG. 3 shows a specific configuration of the current limiter circuit 19. The current limiter circuit 19 includes a constant voltage circuit 20, a current limit value setting circuit 21, and an operational amplifier 22.
(Corresponding to a current limiting circuit). The constant voltage circuit 20 includes a constant current circuit 23 and a diode D1 connected in series between the terminal 15c and the ground line 14.
, D11n, and a transistor Q14 connected between the terminal 15c and the power supply line 24. This constant voltage circuit 20 includes a diode D11.
It operates by using the anode potential of a as a reference potential,
Outputs a constant voltage to.

【００２２】電流制限値設定回路２１は、端子１５ｃと
オペアンプ２２の非反転入力端子との間に接続された抵
抗Ｒ１５の両端子間に、出力電流Ｉｏの制限値に相当す
る基準電圧を生成するものである。端子１５ｃとグラン
ド線１４との間には、この抵抗Ｒ１５に対し直列にＮＰ
Ｎ形トランジスタＱ１５とＱ１６とが接続されており、
これらトランジスタＱ１５、Ｑ１６に流れる電流ｉ１は
バイアス回路２５により設定されるようになっている。
そのバイアス回路２５は、定電圧発生回路２６と、グラ
ンド線１４との間に直列接続されたダイオードＤ１２、
抵抗Ｒ１６およびトランジスタＱ１７とから構成されて
いる。The current limit value setting circuit 21 generates a reference voltage corresponding to the limit value of the output current Io between both terminals of the resistor R15 connected between the terminal 15c and the non-inverting input terminal of the operational amplifier 22. It is a thing. Between the terminal 15c and the ground line 14, NP is connected in series with this resistor R15.
N-type transistors Q15 and Q16 are connected,
The current i1 flowing through these transistors Q15 and Q16 is set by the bias circuit 25.
The bias circuit 25 includes a diode D12 connected in series between the constant voltage generation circuit 26 and the ground line 14,
It is composed of a resistor R16 and a transistor Q17.

【００２３】また、電源線２４とグランド線１４との間
には、トランジスタＱ１８、Ｑ１９、Ｑ２０と抵抗Ｒ１
７とから構成される定電流回路２７が接続されており、
グランド線１４に接続されたトランジスタＱ２０のベー
スは上述したトランジスタＱ１６、Ｑ１７のベースと共
通に接続されている。Between the power line 24 and the ground line 14, transistors Q18, Q19, Q20 and a resistor R1 are provided.
7 is connected to a constant current circuit 27,
The base of the transistor Q20 connected to the ground line 14 is commonly connected to the bases of the transistors Q16 and Q17 described above.

【００２４】さらに、電源線２４とグランド線１４との
間には、定電流回路とタイマ回路とを組み合わせた同一
構成を持つ４組の基準電流生成回路２８ａ、２８ｂ、２
８ｃ、２８ｄが設けられている。基準電流生成回路２８
ａを例に説明すれば、グランド線１４にはＮＰＮ形トラ
ンジスタＱ２１ａとＱ２２ａとからなるカレントミラー
回路２９ａが接続されており、その入力側のトランジス
タＱ２１ａのコレクタは、上記定電流回路２７でバイア
スされたＰＮＰ形トランジスタＱ２３ａのコレクタ・エ
ミッタ間を介して電源線２４に接続されている。トラン
ジスタＱ２１ａにはＮＰＮ形トランジスタＱ２４ａが並
列接続されており、そのトランジスタＱ２４ａのベース
はタイマ回路３０ａにより制御されている。また、トラ
ンジスタＱ２２ａのコレクタは、ダイオードＤ１３ａの
カソード・アノード間を介してオペアンプ２２の非反転
入力端子に接続されている。この基準電流生成回路２８
ａにおいて、タイマ回路３０ａを除いた回路部分が制限
値上昇回路に相当する。Further, between the power supply line 24 and the ground line 14, four sets of reference current generating circuits 28a, 28b, 2 having the same structure in which a constant current circuit and a timer circuit are combined are provided.
8c and 28d are provided. Reference current generation circuit 28
Taking a as an example, a current mirror circuit 29a composed of NPN transistors Q21a and Q22a is connected to the ground line 14, and the collector of the transistor Q21a on the input side is biased by the constant current circuit 27. The PNP transistor Q23a is connected to the power supply line 24 through the collector and the emitter. An NPN transistor Q24a is connected in parallel to the transistor Q21a, and the base of the transistor Q24a is controlled by the timer circuit 30a. The collector of the transistor Q22a is connected to the non-inverting input terminal of the operational amplifier 22 via the cathode and anode of the diode D13a. This reference current generation circuit 28
In a, the circuit portion excluding the timer circuit 30a corresponds to the limit value increasing circuit.

【００２５】タイマ回路３０ａ〜３０ｄは、それぞれ出
力電圧Ｖｏの立ち上がり開始時から時間ｔ１、ｔ２、ｔ
３、ｔ４を計時する回路である。タイマ回路３０ａ〜３
０ｄは、それぞれ計時終了前にはトランジスタＱ２４ａ
〜Ｑ２４ｄがオンするのに十分なレベル（Ｈレベル）の
電圧を出力し、計時終了後はトランジスタＱ２４ａ〜Ｑ
２４ｄをオフするのに十分なレベル（Ｌレベル）の電圧
を出力するようになっている。The timer circuits 30a to 30d have times t1, t2, and t from the start of rising of the output voltage Vo, respectively.
This is a circuit for timing 3 and t4. Timer circuits 30a-3
0d is the transistor Q24a before the timing ends.
~ Q24d outputs a voltage of a level (H level) sufficient to turn on, and after the time measurement is completed, the transistors Q24a to Q24a
A voltage of a level (L level) sufficient to turn off 24d is output.

【００２６】続いて、オペアンプ２２の構成について説
明する。オペアンプ２２の非反転入力端子と反転入力端
子には、端子１５ｃの電位（バッテリ電圧ＶＢ）を基準
電位として、それぞれ電流制限値に対応した基準電圧と
出力電流Ｉｏに対応した抵抗Ｒ１２の両端電圧が入力さ
れるようになっている。Next, the configuration of the operational amplifier 22 will be described. At the non-inverting input terminal and the inverting input terminal of the operational amplifier 22, the reference voltage corresponding to the current limit value and the voltage across the resistor R12 corresponding to the output current Io are set with the potential of the terminal 15c (battery voltage VB) as the reference potential. It is supposed to be entered.

【００２７】端子１５ｃとグランド線１４との間には、
トランジスタＱ２５〜Ｑ３２および抵抗Ｒ１８〜Ｒ２１
からなる差動増幅回路３１が接続されている。オペアン
プ２２への入力電圧が比較的小さい（入力電位がバッテ
リ電圧ＶＢに近い）ことから差動入力トランジスタＱ２
５、Ｑ２６にはＮＰＮ形を使用しており、これに伴って
定電流回路を構成するトランジスタＱ２７、Ｑ２８は、
それぞれトランジスタＱ２５、Ｑ２６と能動負荷を構成
するトランジスタＱ２９、Ｑ３０との間に位置してい
る。トランジスタＱ２７、Ｑ２８に定電流を供給するト
ランジスタＱ３１、Ｑ３２のベースは、それぞれ上述し
たダイオードＤ１２のカソード、トランジスタＱ２０の
ベースに接続されている。Between the terminal 15c and the ground wire 14,
Transistors Q25 to Q32 and resistors R18 to R21
Is connected to the differential amplifier circuit 31. Since the input voltage to the operational amplifier 22 is relatively small (the input potential is close to the battery voltage VB), the differential input transistor Q2
5, N26 type is used for Q26, and the transistors Q27, Q28 which compose the constant current circuit accordingly.
They are respectively located between the transistors Q25 and Q26 and the transistors Q29 and Q30 which form an active load. The bases of the transistors Q31 and Q32 that supply a constant current to the transistors Q27 and Q28 are connected to the cathode of the diode D12 and the base of the transistor Q20, respectively.

【００２８】差動増幅回路３１の後段には、トランジス
タＱ３３〜Ｑ３５、ダイオードＤ１４、Ｄ１５、抵抗Ｒ
２２、定電流回路３３、３４および位相補償用のコンデ
ンサＣ１３からなる出力回路３２が接続されている。ト
ランジスタＱ３４のコレクタとグランド線１４との間に
接続されたダイオードＤ１４、Ｄ１５は、トランジスタ
Ｑ３４がオフした時のコレクタ電圧の上昇を制限し、動
作速度を速めるために設けられている。In the subsequent stage of the differential amplifier circuit 31, transistors Q33 to Q35, diodes D14 and D15, and a resistor R.
An output circuit 32 including a constant current circuit 22, constant current circuits 33 and 34, and a capacitor C13 for phase compensation is connected. Diodes D14 and D15 connected between the collector of the transistor Q34 and the ground line 14 are provided to limit an increase in collector voltage when the transistor Q34 is turned off and to speed up the operation speed.

【００２９】次に、電源回路１１の動作について図１お
よび図４、図５も参照しながら説明する。入力端子１２
にバッテリ電圧ＶＢが印加されると、オペアンプ１８
は、基準電圧Ｖｒと検出電圧Ｖａとの差電圧を増幅して
トランジスタＱ１２のベースに与える。これにより、ト
ランジスタＱ１２を介してトランジスタＱ１１のベース
電流が制御され、出力電圧Ｖｏは目標電圧である５Ｖに
定電圧制御（電圧追従制御）される。Next, the operation of the power supply circuit 11 will be described with reference to FIGS. 1, 4 and 5. Input terminal 12
When the battery voltage VB is applied to the operational amplifier 18,
, Amplifies the difference voltage between the reference voltage Vr and the detection voltage Va and supplies it to the base of the transistor Q12. As a result, the base current of the transistor Q11 is controlled via the transistor Q12, and the output voltage Vo is subjected to constant voltage control (voltage follow-up control) to the target voltage of 5V.

【００３０】電源回路１１は、この定電圧制御とともに
電流制限制御を行っている。この電流制限制御は、過負
荷状態や負荷短絡状態が生じた場合に過大な出力電流Ｉ
ｏが流れることを防止し回路を保護するとともに、出力
電圧立ち上げ時におけるオーバーシュートを抑制する。
以下、オーバーシュートの抑制について詳しく説明す
る。The power supply circuit 11 performs current limiting control in addition to this constant voltage control. This current limit control is performed when the overload condition or the load short-circuit condition occurs and the output current I becomes excessive.
It prevents the flow of o and protects the circuit, and suppresses overshoot when the output voltage rises.
Hereinafter, suppression of overshoot will be described in detail.

【００３１】入力端子１２にバッテリ電圧ＶＢが印加さ
れると、出力電圧Ｖｏが０Ｖから上昇を開始するととも
に、電流リミッタ回路１９に設けられたタイマ回路３０
ａ〜３０ｄが一斉に計時動作を開始する（時刻ｔ０）。
各タイマに設定されている時間ｔ１〜ｔ４は、次の
（２）式〜（４）式で示す関係を有しており、時間ｔ１
は例えば数百μｓｅｃ程度に設定されている。 ｔ２＝２×ｔ１ …（２） ｔ３＝３×ｔ１ …（３） ｔ４＝４×ｔ１ …（４）When the battery voltage VB is applied to the input terminal 12, the output voltage Vo starts rising from 0V and the timer circuit 30 provided in the current limiter circuit 19
The a to 30d start the timing operation all at once (time t0).
The times t1 to t4 set in the respective timers have the relationship shown by the following expressions (2) to (4), and the time t1
Is set to about several hundred μsec, for example. t2 = 2 × t1 (2) t3 = 3 × t1 (3) t4 = 4 × t1 (4)

【００３２】各タイマ回路３０ａ〜３０ｄが計時中は、
それぞれ基準電流生成回路２８ａ〜２８ｄを構成するト
ランジスタＱ２４ａ〜２４ｄがオンしているため、トラ
ンジスタＱ２１ａ〜２１ｄ、Ｑ２２ａ〜２２ｄがオフと
なり、ダイオードＤ１３ａ〜Ｄ１３ｄを介して流れる電
流は全て０となる。従って、時刻ｔ０からタイマ回路３
０ａの計時動作が終了する時刻ｔ１までの間は、抵抗Ｒ
１５にはトランジスタＱ１５、Ｑ１６を介して基準電流
ｉ１のみが流れている。While each of the timer circuits 30a to 30d is measuring time,
Since the transistors Q24a to 24d forming the reference current generating circuits 28a to 28d are turned on, the transistors Q21a to 21d and Q22a to 22d are turned off, and the currents flowing through the diodes D13a to D13d are all zero. Therefore, from time t0, the timer circuit 3
Until time t1 at which the timing operation of 0a ends, the resistance R
Only the reference current i1 flows through the transistor 15 through the transistors Q15 and Q16.

【００３３】この時、オペアンプ２２の非反転入力端子
の電圧ＶＰと反転入力端子の電圧ＶＭは、それぞれ次の
（５）式、（６）式で示される。ここで、Ｒ１２、Ｒ１
５はそれぞれ抵抗Ｒ１２、Ｒ１５の抵抗値である。 ＶＰ＝ＶＢ−ｉ１×Ｒ１５ …（５） ＶＭ＝ＶＢ−Ｉｏ×Ｒ１２ …（６）At this time, the voltage VP at the non-inverting input terminal and the voltage VM at the inverting input terminal of the operational amplifier 22 are expressed by the following equations (5) and (6), respectively. Where R12 and R1
Reference numeral 5 is the resistance value of the resistors R12 and R15, respectively. VP = VB-i1 × R15 (5) VM = VB-Io × R12 (6)

【００３４】また、基準電流ｉ１に対応する制限電流Ｉ
１は、次の（７）式で示す値（本実施形態では１５０ｍ
Ａ）となる。 Ｉ１＝（ｉ１×Ｒ１５）／Ｒ１２ …（７）The limiting current I corresponding to the reference current i1
1 is a value expressed by the following equation (7) (150 m in this embodiment).
A). I1 = (i1 × R15) / R12 (7)

【００３５】ＶＰ＜ＶＭの場合つまり出力電流Ｉｏが制
限電流Ｉ１よりも小さい場合には、オペアンプ２２の出
力電圧が０ＶとなりトランジスタＱ１３はオフするの
で、上記定電圧制御によって出力電圧Ｖｏは目標電圧に
向かって上昇する。これに対し、ＶＰ＞ＶＭになるとオ
ペアンプ２２の出力電圧が上昇し、トランジスタＱ１３
がオン、トランジスタＱ１２、Ｑ１１がオフとなって出
力電流Ｉｏを低下させる。これにより、出力電流Ｉｏは
制限電流Ｉ１以内に制限され、ＶＰ＝ＶＭの状態でバラ
ンスする。When VP <VM, that is, when the output current Io is smaller than the limiting current I1, the output voltage of the operational amplifier 22 becomes 0V and the transistor Q13 is turned off. Therefore, the output voltage Vo becomes the target voltage by the constant voltage control. Rise towards. On the other hand, when VP> VM, the output voltage of the operational amplifier 22 rises and the transistor Q13
Is turned on and the transistors Q12 and Q11 are turned off to reduce the output current Io. As a result, the output current Io is limited within the limit current I1, and balances in the state of VP = VM.

【００３６】図１は、出力電圧Ｖｏの立ち上がり時の波
形を示している。横軸は時間、縦軸は電圧で、実線、一
点鎖線、破線で示す波形は、それぞれ負荷が大きい場合
（Ｒ１２＝９Ω）、中程度の場合（Ｒ１２＝１２Ω）、
小さい場合（Ｒ１２＝４０Ω）の出力電圧波形を示して
いる。負荷が小さい場合には電流制限がかからないた
め、時刻ｔ１に達する前に出力電圧Ｖｏが目標電圧５Ｖ
に達する。これに対し、負荷が大きくなると上述したよ
うに出力電流ＩｏがＩ１に制限されるので、出力電圧Ｖ
ｏは（Ｉ１×Ｒ１２）となった時点で上昇を停止する。FIG. 1 shows the waveform of the output voltage Vo when it rises. The horizontal axis represents time, the vertical axis represents voltage, and the waveforms shown by the solid line, the alternate long and short dash line, and the broken line respectively show large load (R12 = 9Ω) and medium load (R12 = 12Ω)
The output voltage waveform when it is small (R12 = 40Ω) is shown. When the load is small, the current is not limited, so the output voltage Vo is the target voltage 5V before the time t1.
Reach On the other hand, when the load increases, the output current Io is limited to I1 as described above, and therefore the output voltage Vo
o stops rising when it reaches (I1 × R12).

【００３７】電流制限が作用する場合、出力電圧Ｖｏの
上昇が停止した後の時刻ｔ１においてタイマ回路３０ａ
の計時動作が終了すると、トランジスタＱ２４ａ、Ｑ２
１ａ、Ｑ２２ａがオンとなり、ダイオードＤ１３ａを介
して電流ｉ１が流れる。従って、時刻ｔ１からタイマ回
路３０ｂの計時動作が終了する時刻ｔ２までの間は、抵
抗Ｒ１５には基準電流ｉ２（＝２×ｉ１）が流れる。基
準電流ｉ２に対応する制限電流Ｉ２は、次の（８）式で
示す値（３００ｍＡ）となる。 Ｉ２＝（ｉ２×Ｒ１５）／Ｒ１２ …（８）When the current limitation works, the timer circuit 30a at time t1 after the rise of the output voltage Vo is stopped.
When the timekeeping operation of is completed, the transistors Q24a and Q2
1a and Q22a are turned on, and the current i1 flows through the diode D13a. Therefore, the reference current i2 (= 2 × i1) flows through the resistor R15 from the time t1 to the time t2 at which the time counting operation of the timer circuit 30b ends. The limiting current I2 corresponding to the reference current i2 has a value (300 mA) represented by the following equation (8). I2 = (i2 × R15) / R12 (8)

【００３８】制限電流がＩ１からＩ２に段階的に２倍に
増加したことにより、負荷が中程度の場合および大きい
場合に出力電圧Ｖｏが再び上昇を開始し、やがて出力電
圧Ｖｏが（Ｉ２×Ｒ１２）となった時点で上昇を停止す
る。時刻ｔ２以降も同様となり、時刻ｔ２から時刻ｔ３
までの間、時刻ｔ３から時刻ｔ４までの間、時刻ｔ４以
降は、それぞれ抵抗Ｒ１５に基準電流ｉ３（＝３×ｉ
１）、ｉ４（＝４×ｉ１）、ｉ５（＝５×ｉ１）が流れ
る。基準電流ｉ３、ｉ４、ｉ５に対応する制限電流Ｉ
３、Ｉ４、Ｉ５は、それぞれ次の（９）式、（１０）
式、（１１）式で示す値（４５０ｍＡ、６００ｍＡ、７
５０ｍＡ）となる。 Ｉ３＝（ｉ３×Ｒ１５）／Ｒ１２ …（９） Ｉ４＝（ｉ４×Ｒ１５）／Ｒ１２ …（１０） Ｉ５＝（ｉ５×Ｒ１５）／Ｒ１２ …（１１）Due to the stepwise increase in the limiting current from I1 to I2, the output voltage Vo starts to rise again when the load is medium and large, and eventually the output voltage Vo becomes (I2 × R12). ) Will stop rising. The same applies after time t2, from time t2 to time t3.
Until the time t3 to the time t4, and after the time t4, the reference current i3 (= 3 × i) in the resistor R15.
1), i4 (= 4 × i1) and i5 (= 5 × i1) flow. Limit current I corresponding to the reference current i3, i4, i5
3, I4, and I5 are the following equations (9) and (10), respectively.
Equation (11) Value (450mA, 600mA, 7
50 mA). I3 = (i3 × R15) / R12 (9) I4 = (i4 × R15) / R12 (10) I5 = (i5 × R15) / R12 (11)

【００３９】この過程において、負荷が中程度の場合に
は制限電流がＩ３（４５０ｍＡ）に達した後に電流制限
がかからなくなり、出力電圧Ｖｏが目標電圧５Ｖに達す
る。また、負荷が大きい場合には制限電流がＩ４（６０
０ｍＡ）に達した後に電流制限がかからなくなり、出力
電圧Ｖｏが目標電圧５Ｖに達する。出力電圧Ｖｏの立ち
上げが完了した後の制限電流Ｉ５（７５０ｍＡ）は、出
力電圧Ｖｏが５Ｖの場合に正常な状態で負荷に流れ得る
最大電流よりも大きい値に設定されており、上記電流制
限制御により定電圧制御が妨げられることがないように
なっている。In this process, when the load is medium, the current limit is no longer applied after the limiting current reaches I3 (450 mA), and the output voltage Vo reaches the target voltage 5V. When the load is large, the limiting current is I4 (60
After reaching 0 mA), the current is no longer limited and the output voltage Vo reaches the target voltage 5V. The limit current I5 (750 mA) after the rise of the output voltage Vo is completed is set to a value larger than the maximum current that can flow to the load in a normal state when the output voltage Vo is 5 V. The control does not interfere with the constant voltage control.

【００４０】以上説明した電流制限制御によれば、出力
電圧Ｖｏの立ち上げ時に出力電流Ｉｏは一定時間ｔ１ご
とに一定電流値１５０ｍＡずつ段階的に上昇が許可され
るので、出力電圧Ｖｏも制限電流の増加に従って徐々に
増加していく。これにより、出力電圧Ｖｏが目標電圧５
Ｖに達した時のオーバーシュートが低減する。According to the current limiting control described above, the output current Io is allowed to increase stepwise by a constant current value of 150 mA at every constant time t1 when the output voltage Vo rises. Gradually increases with increasing. As a result, the output voltage Vo becomes equal to the target voltage 5
The overshoot when reaching V is reduced.

【００４１】本願発明者は、制限電流を段階的に増加す
る際の時間幅ｔ１および電流幅Ｉ１を、図４、図５に示
す試験結果に基づいて決定した。この図４、図５は、抵
抗Ｒ１１の抵抗値を２０Ω、コンデンサＣ１２の静電容
量を３．３μＦに設定し、電流制限値を一定値とした状
態で立ち上げた時の端子１２の電圧ＶＢおよび出力電圧
Ｖｏを示している。図４の（ａ）、（ｂ）、（ｃ）は、
それぞれ制限電流が１００ｍＡ、２００ｍＡ、４００ｍ
Ａの場合を示し、図５の（ａ）、（ｂ）、（ｃ）は、そ
れぞれ制限電流が７００ｍＡ、１Ａ、１．４Ａの場合を
示している。The inventor of the present application determined the time width t1 and the current width I1 when the limiting current is increased stepwise based on the test results shown in FIGS. 4 and 5, the voltage VB of the terminal 12 when the resistance value of the resistor R11 is set to 20Ω, the electrostatic capacity of the capacitor C12 is set to 3.3 μF, and the current limit value is set to a constant value to start up And the output voltage Vo. (A), (b), and (c) of FIG.
Limiting current is 100mA, 200mA, 400m, respectively
The case of A is shown, and (a), (b), and (c) of FIG. 5 show the cases where the limiting currents are 700 mA, 1 A, and 1.4 A, respectively.

【００４２】出力電圧Ｖｏが目標電圧５Ｖの場合には抵
抗Ｒ１１に２５０ｍＡ流れるので、制限電流が２５０ｍ
Ａ未満の場合には出力電圧Ｖｏが５Ｖにまで達しない。
また、制限電流が大きくなるほどコンデンサＣ１２に流
れ込む電流が大きくなるため、オーバーシュートも大き
くなっていることが分かる。そこで、図４（ｃ）に示す
制限電流４００ｍＡの場合のオーバーシュート（行き過
ぎ量）に抑えることを目標とした。この場合、コンデン
サＣ１２に流れ込む電流（充電電流分）は、制限電流４
００ｍＡから２５０ｍＡを引いた１５０ｍＡとなる。When the output voltage Vo is the target voltage 5V, 250mA flows through the resistor R11, so that the limiting current is 250m.
When it is less than A, the output voltage Vo does not reach 5V.
Further, it can be seen that the larger the limiting current, the larger the current flowing into the capacitor C12, and thus the larger the overshoot. Therefore, the target is to suppress the overshoot (overshoot amount) in the case of the limiting current of 400 mA shown in FIG. In this case, the current (charging current) flowing into the capacitor C12 is limited to the limit current 4
It is 150 mA obtained by subtracting 250 mA from 00 mA.

【００４３】つまり、出力電圧Ｖｏが目標電圧５Ｖに達
する時の電流変化幅が１５０ｍＡ以下であれば、オーバ
ーシュートを図４（ｃ）に示す程度に抑制できることに
なる。この考察により、本実施形態では電流幅Ｉ１を１
５０ｍＡに設定した。また、負荷電流は最大でも７５０
ｍＡ（Ｒ１１＝６．６Ω）であるとしたので、コンデン
サＣ１２の静電容量を３．３μＦに設定した場合の時定
数は数十μｓｅｃとなる。このため、余裕をみて時間幅
ｔ１を数百μｓｅｃに設定した。That is, if the current change width when the output voltage Vo reaches the target voltage 5V is 150 mA or less, the overshoot can be suppressed to the extent shown in FIG. 4 (c). From this consideration, in the present embodiment, the current width I1 is set to 1
It was set to 50 mA. The maximum load current is 750
Since it is assumed to be mA (R11 = 6.6Ω), the time constant when the capacitance of the capacitor C12 is set to 3.3 μF is several tens μsec. For this reason, the time width t1 is set to several hundreds of microseconds with a margin in mind.

【００４４】以上説明したように、本実施形態の電源回
路１１は電流リミッタ回路１９を備え、出力電圧Ｖｏの
立ち上げ時、すなわち電圧追従制御が開始された時また
はその電圧追従制御の下で入力端子１２にバッテリ電圧
ＶＢが印加された時に、出力電流Ｉｏの制限値を時間と
ともに段階的に上昇させるので、出力電流Ｉｏは制限電
流値以下に制限されつつ時間とともに徐々に上昇する。
これに伴って出力電圧Ｖｏも徐々に上昇するようになる
ので、出力電圧Ｖｏのオーバーシュートを低減すること
ができる。これにより、出力端子１３に接続するコンデ
ンサＣ１２の静電容量を低減しつつオーバーシュートを
抑制できることになり、コンデンサＣ１２にチップタイ
プのコンデンサを使用でき、電源回路１１の小形化、低
コスト化が可能となる。As described above, the power supply circuit 11 of the present embodiment is provided with the current limiter circuit 19, and when the output voltage Vo rises, that is, when the voltage follow-up control is started or is input under the voltage follow-up control. When the battery voltage VB is applied to the terminal 12, the limit value of the output current Io is increased stepwise with time. Therefore, the output current Io is gradually increased with time while being limited to the limit current value or less.
Along with this, the output voltage Vo also gradually increases, so that the overshoot of the output voltage Vo can be reduced. As a result, the capacitance of the capacitor C12 connected to the output terminal 13 can be reduced and overshoot can be suppressed, and a chip-type capacitor can be used as the capacitor C12, and the power supply circuit 11 can be downsized and the cost can be reduced. Becomes

【００４５】また、出力電圧Ｖｏが目標電圧の５Ｖにま
で立ち上がった後の制限電流Ｉ５（７５０ｍＡ）は、負
荷が必要とする最大電流値以上の値であって且つ過負荷
時や負荷短絡時に流れる過電流を抑制して回路保護を図
れる値に設定される。従って、正常時には電圧追従制御
により５Ｖの出力電圧Ｖｏが得られ、異常時には電流制
限制御により出力電流ＩｏをＩ５に制限できる。Further, the limiting current I5 (750 mA) after the output voltage Vo has risen to the target voltage of 5 V is equal to or more than the maximum current value required by the load, and flows at the time of overload or load short circuit. It is set to a value that can prevent overcurrent and protect the circuit. Therefore, the output voltage Vo of 5 V can be obtained by the voltage follow-up control in the normal state, and the output current Io can be limited to I5 by the current limiting control in the abnormal state.

【００４６】（第２の実施形態）次に、本実施形態の第
２の実施形態について図６を参照しながら説明する。こ
の図６に示す電源回路３５は、入力したバッテリ電圧Ｖ
Ｂを降圧して目標電圧５Ｖを出力するチョッパ型スイッ
チング電源回路で、図２に示す電源回路１１と同一構成
部分には同一符号を付して示している。(Second Embodiment) Next, a second embodiment of the present embodiment will be described with reference to FIG. The power supply circuit 35 shown in FIG. 6 uses the input battery voltage V
In the chopper type switching power supply circuit for stepping down B and outputting the target voltage 5V, the same components as those of the power supply circuit 11 shown in FIG. 2 are designated by the same reference numerals.

【００４７】トランジスタＱ１１のコレクタと出力端子
１３との間にはリアクトルＬ１１が接続されており、ト
ランジスタＱ１１のコレクタとグランド線１４との間に
は過電圧保護および電流還流のための図示極性のツェナ
ーダイオードＤ１６が接続されている。トランジスタＱ
１１は、バイポーラプロセスにより製造されたＩＣ３６
によって制御されるようになっている。A reactor L11 is connected between the collector of the transistor Q11 and the output terminal 13, and a zener diode of the illustrated polarity is provided between the collector of the transistor Q11 and the ground line 14 for overvoltage protection and current return. D16 is connected. Transistor Q
11 is an IC 36 manufactured by a bipolar process
Is controlled by.

【００４８】このＩＣ３６は、図２に示すＩＣ１５と同
様に電圧検出回路１６、基準電圧発生回路１７、オペア
ンプ１８、電流リミッタ回路１９およびトランジスタＱ
１２を有しており、さらに三角波発生回路３７とコンパ
レータ３８を有している。三角波発生回路３７は一定振
幅の三角波信号を出力し、コンパレータ３８の第１およ
び第２の非反転入力端子はそれぞれ電流リミッタ回路１
９の出力端子およびオペアンプ１８の出力端子に接続さ
れ、反転入力端子は三角波発生回路３７の出力端子に接
続されている。コンパレータ３８の出力端子は、トラン
ジスタＱ１２のベースに接続されている。This IC 36, like the IC 15 shown in FIG. 2, has a voltage detection circuit 16, a reference voltage generation circuit 17, an operational amplifier 18, a current limiter circuit 19 and a transistor Q.
12 and further has a triangular wave generation circuit 37 and a comparator 38. The triangular wave generating circuit 37 outputs a triangular wave signal having a constant amplitude, and the first and second non-inverting input terminals of the comparator 38 are respectively connected to the current limiter circuit 1.
9 and the output terminal of the operational amplifier 18, and the inverting input terminal is connected to the output terminal of the triangular wave generating circuit 37. The output terminal of the comparator 38 is connected to the base of the transistor Q12.

【００４９】上記構成において、コンパレータ３８は、
電流リミッタ回路１９の出力信号とオペアンプ１８の出
力信号とを加えた加算信号と三角波信号とを比較し、加
算信号が三角波信号よりも大きい間トランジスタＱ１２
を介してトランジスタＱ１１をオンさせる。これによ
り、トランジスタＱ１１がオンするデューティ比が制御
され、出力電圧Ｖｏが目標電圧５Ｖに定電圧制御（電圧
追従制御）される。これに対し、過大な出力電流Ｉｏが
流れた場合には、電流リミッタ回路１９の出力信号が低
下するので、上記デューティ比が低下して出力電圧Ｖｏ
が下げられ、出力電流Ｉｏが制限される。In the above structure, the comparator 38 is
The added signal obtained by adding the output signal of the current limiter circuit 19 and the output signal of the operational amplifier 18 is compared with the triangular wave signal, and the transistor Q12 is provided while the added signal is larger than the triangular wave signal.
The transistor Q11 is turned on via. As a result, the duty ratio of turning on the transistor Q11 is controlled, and the output voltage Vo is subjected to constant voltage control (voltage follow-up control) to the target voltage 5V. On the other hand, when an excessive output current Io flows, the output signal of the current limiter circuit 19 decreases, so the duty ratio decreases and the output voltage Vo increases.
Is lowered and the output current Io is limited.

【００５０】そして、本実施形態においても、入力端子
１２にバッテリ電圧ＶＢが印加された時に、電流リミッ
タ回路１９は、出力電流Ｉｏの制限電流を一定時間ｔ１
ごとに一定電流値１５０ｍＡずつ段階的に上昇させる。
これにより、出力電圧Ｖｏは制限電流の増加に従って徐
々に増加し、出力電圧Ｖｏが目標電圧５Ｖに達した時の
オーバーシュートを低減することができる。この種の電
源回路では立ち上げ時にデューティ比を徐々に増加させ
るソフトスタート回路が必要であったが、本実施形態に
よればこのソフトスタート回路が不要となる。Also in this embodiment, when the battery voltage VB is applied to the input terminal 12, the current limiter circuit 19 limits the limiting current of the output current Io to the constant time t1.
Each time, the constant current value is increased by 150 mA step by step.
As a result, the output voltage Vo gradually increases as the limiting current increases, and the overshoot when the output voltage Vo reaches the target voltage 5V can be reduced. This type of power supply circuit requires a soft start circuit that gradually increases the duty ratio at the time of startup, but according to the present embodiment, this soft start circuit is unnecessary.

【００５１】（その他の実施形態）なお、本発明は上記
し且つ図面に示す各実施形態に限定されるものではな
く、例えば以下のように変形または拡張が可能である。
本発明は、リニアレギュレータ、チョッパ型スイッチン
グレギュレータ、コンバータ型スイッチングレギュレー
タなどの電源回路に広く適用できる。この場合の主トラ
ンジスタは、入力端子から出力端子への電力伝達経路に
介在し、電圧制御回路または電流制限回路からの指令信
号に従って入力端子から出力端子へ送られる電力を主体
的に制御するトランジスタである。(Other Embodiments) The present invention is not limited to the embodiments described above and shown in the drawings, and can be modified or expanded as follows, for example.
The present invention can be widely applied to power supply circuits such as a linear regulator, a chopper type switching regulator, and a converter type switching regulator. The main transistor in this case is a transistor that exists in the power transmission path from the input terminal to the output terminal and mainly controls the power sent from the input terminal to the output terminal according to the command signal from the voltage control circuit or the current limiting circuit. is there.

【００５２】電流制限値設定回路２１は、出力電圧Ｖｏ
の立ち上げ時に出力電流Ｉｏの制限値を一定時間ごとに
一定電流値ずつ段階的に上昇させたが、各段階ごとの電
流制限値の変化幅および時間幅は互いに異なっていても
良い。制限値の変化段数は５段階でなくても良く、一般
には各段階ごとの電流制限値の変化幅を小さくするほど
オーバーシュートを低減できる。また、出力電流の制限
値を段階的ではなく連続的に上昇させても良い。これに
より、オーバーシュートをより一層低減することができ
る。The current limit value setting circuit 21 outputs the output voltage Vo.
Although the limit value of the output current Io is increased stepwise by a constant current value at a constant time at the start-up, the change width and time width of the current limit value at each step may be different from each other. The number of change stages of the limit value does not have to be 5, and generally, the smaller the change range of the current limit value for each stage is, the more the overshoot can be reduced. Further, the limit value of the output current may be increased continuously instead of stepwise. Thereby, the overshoot can be further reduced.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施形態を示す出力電圧Ｖｏの
立ち上がり時の波形図FIG. 1 is a waveform diagram at the time of rising of an output voltage Vo showing a first embodiment of the present invention.

【図２】電源回路の電気的構成図FIG. 2 is an electrical configuration diagram of a power supply circuit.

【図３】電流リミッタ回路の電気的構成図FIG. 3 is an electrical configuration diagram of a current limiter circuit.

【図４】立ち上がり時の入力電圧ＶＢおよび出力電圧Ｖ
ｏの試験波形図（１）FIG. 4 is an input voltage VB and an output voltage V at the time of rising
o test waveform diagram (1)

【図５】立ち上がり時の入力電圧ＶＢおよび出力電圧Ｖ
ｏの試験波形図（２）FIG. 5 is an input voltage VB and an output voltage V at rising.
o test waveform diagram (2)

【図６】本発明の第２の実施形態を示す図２相当図FIG. 6 is a view corresponding to FIG. 2 showing a second embodiment of the present invention.

【図７】従来技術を示す図２相当図FIG. 7 is a diagram corresponding to FIG. 2 showing a conventional technique.

【符号の説明】[Explanation of symbols]

１１、３５は電源回路、１２は入力端子、１３は出力端
子、１６は電圧検出回路、１７は基準電圧発生回路（基
準電圧生成回路）、１８はオペアンプ（電圧制御回
路）、２１は電流制限値設定回路、２２はオペアンプ
（電流制限回路）、Ｑ１１はトランジスタ（主トランジ
スタ）、Ｒ１２は抵抗（電流検出回路）である。Reference numerals 11 and 35 are power supply circuits, 12 is an input terminal, 13 is an output terminal, 16 is a voltage detection circuit, 17 is a reference voltage generation circuit (reference voltage generation circuit), 18 is an operational amplifier (voltage control circuit), and 21 is a current limit value. A setting circuit, 22 is an operational amplifier (current limiting circuit), Q11 is a transistor (main transistor), and R12 is a resistor (current detection circuit).

Claims (6)

【特許請求の範囲】[Claims] 【請求項１】 入力端子から出力端子への電力伝達経路
に介在する主トランジスタと、 出力電圧に応じた検出電圧を出力する電圧検出回路と、 目標電圧に対応した基準電圧を生成する基準電圧生成回
路と、 前記検出電圧と前記基準電圧とが一致するように前記主
トランジスタを制御する電圧制御回路と、 出力電流を検出する電流検出回路と、 出力電圧を前記目標電圧まで立ち上げる時に出力電流の
制限値を時間とともに徐々に上昇させる電流制限値設定
回路と、 出力電流が前記制限値を超えないように前記主トランジ
スタを制御する電流制限回路とを備えて構成されている
ことを特徴とする電源回路。1. A main transistor interposed in a power transmission path from an input terminal to an output terminal, a voltage detection circuit for outputting a detection voltage according to an output voltage, and a reference voltage generation for generating a reference voltage corresponding to a target voltage. A circuit, a voltage control circuit that controls the main transistor so that the detection voltage and the reference voltage match, a current detection circuit that detects an output current, and an output current of the output current when the output voltage rises to the target voltage. A power supply comprising a current limit value setting circuit that gradually increases the limit value with time, and a current limit circuit that controls the main transistor so that the output current does not exceed the limit value. circuit. 【請求項２】 前記電流制限値設定回路は、出力電圧の
立ち上げ時において出力電流の制限値を時間とともに段
階的に上昇させることを特徴とする請求項１記載の電源
回路。2. The power supply circuit according to claim 1, wherein the current limit value setting circuit increases the limit value of the output current stepwise with the rise of the output voltage. 【請求項３】 前記電流制限値設定回路は、出力電圧の
立ち上げ時において出力電流の制限値を一定時間ごとに
一定値ずつ上昇させることを特徴とする請求項２記載の
電源回路。3. The power supply circuit according to claim 2, wherein the current limit value setting circuit increases the limit value of the output current by a constant value at a constant time when the output voltage rises. 【請求項４】 前記電流制限値設定回路は、所定時間を
計時するタイマ回路と、そのタイマ回路の計時動作が終
了した時に前記出力電流の制限値を所定値だけ上昇させ
る制限値上昇回路とから構成されていることを特徴とす
る請求項２または３記載の電源回路。4. The current limit value setting circuit includes a timer circuit for counting a predetermined time and a limit value increasing circuit for increasing the limit value of the output current by a predetermined value when the time counting operation of the timer circuit is completed. The power supply circuit according to claim 2, wherein the power supply circuit is configured. 【請求項５】 前記電流制限値設定回路は、出力電圧の
立ち上げ時において出力電流の制限値を時間とともに連
続的に上昇させることを特徴とする請求項１記載の電源
回路。5. The power supply circuit according to claim 1, wherein the current limit value setting circuit continuously increases the limit value of the output current with time when the output voltage rises. 【請求項６】 シリーズレギュレータの回路形態を有
し、前記主トランジスタは、前記入力端子から前記出力
端子に至る通電経路に介在していることを特徴とする請
求項１ないし５の何れかに記載の電源回路。6. A circuit form of a series regulator, wherein the main transistor is interposed in a conduction path from the input terminal to the output terminal. Power circuit.