JP2003203931A - ヘテロ接合電界効果型トランジスタ - Google Patents
ヘテロ接合電界効果型トランジスタInfo
- Publication number
- JP2003203931A JP2003203931A JP2002001984A JP2002001984A JP2003203931A JP 2003203931 A JP2003203931 A JP 2003203931A JP 2002001984 A JP2002001984 A JP 2002001984A JP 2002001984 A JP2002001984 A JP 2002001984A JP 2003203931 A JP2003203931 A JP 2003203931A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- band
- heterojunction field
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 通信技術において重要な役割を果たすヘテロ
接合電界効果型トランジスタにおいて、高速化、高耐圧
化を同時に実現することを目的とする。具体的には、ヘ
テロ接合電界効果型トランジスタにおいてスペーサ層と
チャネル層に用いられている材料のバンドギャップエネ
ルギーとヘテロ構造とを最適化することにより、高性能
化されたヘテロ接合電界効果トランジスタを提供する。 【解決手段】 ヘテロ接合電界効果型トランジスタにお
けるスペーサ層にAlAsSbやAlPSbなどを導入
し、さらにはチャネル層にInGaAsPやInGaA
sPNなどを導入してバンド構造を最適化する。このこ
とにより、従来よりも高い移動度と高いキャリア濃度を
もつ二次元電子ガスを実現するのでより高速に動作し、
なおかつ電離衝突によるイオン化を抑制しつつ発生した
ホールを速やかにはき出せる構造とすることにより高耐
圧化が図れる。
接合電界効果型トランジスタにおいて、高速化、高耐圧
化を同時に実現することを目的とする。具体的には、ヘ
テロ接合電界効果型トランジスタにおいてスペーサ層と
チャネル層に用いられている材料のバンドギャップエネ
ルギーとヘテロ構造とを最適化することにより、高性能
化されたヘテロ接合電界効果トランジスタを提供する。 【解決手段】 ヘテロ接合電界効果型トランジスタにお
けるスペーサ層にAlAsSbやAlPSbなどを導入
し、さらにはチャネル層にInGaAsPやInGaA
sPNなどを導入してバンド構造を最適化する。このこ
とにより、従来よりも高い移動度と高いキャリア濃度を
もつ二次元電子ガスを実現するのでより高速に動作し、
なおかつ電離衝突によるイオン化を抑制しつつ発生した
ホールを速やかにはき出せる構造とすることにより高耐
圧化が図れる。
Description
【0001】
【発明の属する技術分野】本発明は、ヘテロ接合電界効
果型トランジスタとその製造方法に関するものである。
果型トランジスタとその製造方法に関するものである。
【0002】
【従来の技術】従来から、InP基板に格子整合するI
nAlAs/InGaAsへテロ接合を用いたヘテロ接
合電界効果型トランジスタ(以下、HFETと記す)の
高性能化が進められ、集積回路への応用が盛んである。
図5は、従来の代表的なHFETの断面構造図である。
図5に示すように、半絶縁性のInP基板501上に、
バッファー層であるアンドープのInAlAs層502
(以下、アンドープであることをi−と記す)を200
0Å、チャネル層となるi−InGaAs層503を1
50Å、スペーサ層としてInAlAs層504を20
Å、例えば5×1012cm-2の面密度のSiを有する原
子層ドーピング面からなるキャリア供給層505を、バ
リア層としてInAlAs層506を150Å、1×1
019cm-3のSiを有するn+−InGaAs層507
をキャップ層として順次エピタキシャル工法により成長
させている。当該半導体表面層には、例えばAuGe/
Ni等によるソース電極510及びドレイン電極509
のオーミックコンタクト領域が形成され、二次元電子ガ
ス508と電気的に接続されている。ゲート電極511
の領域はエッチングによりキャップ層507を除去し、
バリア層506上にゲート電極511が形成されてい
る。ゲート電極511の領域に印加する電圧により、高
い移動度の二次元電子ガス508の濃度を変化させ、ソ
ース電極510とドレイン電極509に流れる電流を制
御することにより、トランジスタ動作を得る。
nAlAs/InGaAsへテロ接合を用いたヘテロ接
合電界効果型トランジスタ(以下、HFETと記す)の
高性能化が進められ、集積回路への応用が盛んである。
図5は、従来の代表的なHFETの断面構造図である。
図5に示すように、半絶縁性のInP基板501上に、
バッファー層であるアンドープのInAlAs層502
(以下、アンドープであることをi−と記す)を200
0Å、チャネル層となるi−InGaAs層503を1
50Å、スペーサ層としてInAlAs層504を20
Å、例えば5×1012cm-2の面密度のSiを有する原
子層ドーピング面からなるキャリア供給層505を、バ
リア層としてInAlAs層506を150Å、1×1
019cm-3のSiを有するn+−InGaAs層507
をキャップ層として順次エピタキシャル工法により成長
させている。当該半導体表面層には、例えばAuGe/
Ni等によるソース電極510及びドレイン電極509
のオーミックコンタクト領域が形成され、二次元電子ガ
ス508と電気的に接続されている。ゲート電極511
の領域はエッチングによりキャップ層507を除去し、
バリア層506上にゲート電極511が形成されてい
る。ゲート電極511の領域に印加する電圧により、高
い移動度の二次元電子ガス508の濃度を変化させ、ソ
ース電極510とドレイン電極509に流れる電流を制
御することにより、トランジスタ動作を得る。
【0003】
【発明が解決しようとする課題】上記構造のHFETで
はキャリアが走行するチャネル層にInPに格子整合し
たInGaAsを使用している。また、InGaAsチ
ャネル層に隣接するようにInAlAsスペーサ層が用
いられているが、この層はInGaAsとの間に0.5
eVの伝導帯バンド不連続量を持ち、これによって二次
元電子ガスの強い閉じこめを実現している。また、In
GaAs層は電子の有効質量が小さく、高い移動度を実
現することができるので、トランジスタの高周波特性に
とっては有利である。しかしながらその反面、InP基
板に格子整合したInGaAsはバンドギャップが0.
77eVと小さく、衝突イオン化が起こりやすいととも
に走行中のキャリアが大きな運動エネルギーを持ったと
きにより上の準位へ遷移しやすい。
はキャリアが走行するチャネル層にInPに格子整合し
たInGaAsを使用している。また、InGaAsチ
ャネル層に隣接するようにInAlAsスペーサ層が用
いられているが、この層はInGaAsとの間に0.5
eVの伝導帯バンド不連続量を持ち、これによって二次
元電子ガスの強い閉じこめを実現している。また、In
GaAs層は電子の有効質量が小さく、高い移動度を実
現することができるので、トランジスタの高周波特性に
とっては有利である。しかしながらその反面、InP基
板に格子整合したInGaAsはバンドギャップが0.
77eVと小さく、衝突イオン化が起こりやすいととも
に走行中のキャリアが大きな運動エネルギーを持ったと
きにより上の準位へ遷移しやすい。
【0004】衝突イオン化が起こると電子・ホール対が
生成される。このうち電子は他のキャリア電子と同様に
ドレイン電極へと流れるが、ホールはエネルギー障壁の
存在によってソース・ドレイン電極へ流れることができ
ない。また、チャネル層とバッファ層の間にもホールに
とってのエネルギー障壁があり、衝突イオン化によって
チャネル層内に生成されたホールはチャネル層内に蓄積
したままとなる。さらに衝突イオン化の頻度が高くなる
とホール濃度が高くなり、一部のホールはゲート電極に
流れ込むためゲートリーク電流の原因の一つとなる。ま
たチャネル内に蓄積したホールはトランジスタ内のポテ
ンシャル分布を変化させ、ソース抵抗やしきい値電圧を
変化させ、その結果として、トランジスタの出力特性が
不安定となる。さらにそれらの特性の変化がドレイン電
流の増加を誘起し、電流の増加が衝突イオン化をさらに
増加させることによってトランジスタの破壊に至ること
もある。すなわちホールの蓄積によってトランジスタの
耐圧は著しく低下する。
生成される。このうち電子は他のキャリア電子と同様に
ドレイン電極へと流れるが、ホールはエネルギー障壁の
存在によってソース・ドレイン電極へ流れることができ
ない。また、チャネル層とバッファ層の間にもホールに
とってのエネルギー障壁があり、衝突イオン化によって
チャネル層内に生成されたホールはチャネル層内に蓄積
したままとなる。さらに衝突イオン化の頻度が高くなる
とホール濃度が高くなり、一部のホールはゲート電極に
流れ込むためゲートリーク電流の原因の一つとなる。ま
たチャネル内に蓄積したホールはトランジスタ内のポテ
ンシャル分布を変化させ、ソース抵抗やしきい値電圧を
変化させ、その結果として、トランジスタの出力特性が
不安定となる。さらにそれらの特性の変化がドレイン電
流の増加を誘起し、電流の増加が衝突イオン化をさらに
増加させることによってトランジスタの破壊に至ること
もある。すなわちホールの蓄積によってトランジスタの
耐圧は著しく低下する。
【0005】一方、衝突イオン化が起こるまでのエネル
ギーを持っていないとしても走行中のキャリアが大きな
運動エネルギーを持ったときにより上の準位へ遷移して
しまうとキャリアの閉じこめが弱くなり、移動度が下が
るという問題がある。
ギーを持っていないとしても走行中のキャリアが大きな
運動エネルギーを持ったときにより上の準位へ遷移して
しまうとキャリアの閉じこめが弱くなり、移動度が下が
るという問題がある。
【0006】本発明が解決しようとする課題は、上記の
問題を解決し、耐圧性、特性安定化に優れ、ゲートリー
ク電流が低減されたHFETを提供することである。
問題を解決し、耐圧性、特性安定化に優れ、ゲートリー
ク電流が低減されたHFETを提供することである。
【0007】
【課題を解決するための手段】上記の問題は衝突イオン
化によって生成されたホールがチャネル内に蓄積するこ
とと低いバンドギャップエネルギーを持つ材料でチャネ
ルが動作していることに起因する。バンドギャップエネ
ルギーが低いことは電子の有効質量が軽いことと等価で
あり、高速動作には欠かせない特性である。従って、電
子が流れるチャネル部分には極力エネルギーギャップの
低い材料を使用したうえで二次元電子ガスの閉じこめを
強力にし、衝突イオン化を抑制してホールが生成されな
いようにし、ホールが生成されたとしてもそれが速やか
にチャネル層内からはき出せる構造にしておく必要があ
る。また、高濃度で高移動度の二次元電子ガスを発生さ
せるためには閉じこめが十分になされている必要がある
ので、チャネル層とスペーサ層との界面に存在する伝導
帯側バンド不連続量は極力大きくあるべきである。これ
らの目的を達成するために、本発明においてはスペーサ
層にSb(アンチモン)系材料を導入してチャネル層へ
P(燐)やN(窒素)などのV族元素を積極的に使用し
た材料を導入することでエネルギーバンドギャップを大
きく変えることなく二次元電子ガスの閉じこめを維持
し、なおかつチャネル層とバッファ層の間にあるエネル
ギー障壁を低くする。
化によって生成されたホールがチャネル内に蓄積するこ
とと低いバンドギャップエネルギーを持つ材料でチャネ
ルが動作していることに起因する。バンドギャップエネ
ルギーが低いことは電子の有効質量が軽いことと等価で
あり、高速動作には欠かせない特性である。従って、電
子が流れるチャネル部分には極力エネルギーギャップの
低い材料を使用したうえで二次元電子ガスの閉じこめを
強力にし、衝突イオン化を抑制してホールが生成されな
いようにし、ホールが生成されたとしてもそれが速やか
にチャネル層内からはき出せる構造にしておく必要があ
る。また、高濃度で高移動度の二次元電子ガスを発生さ
せるためには閉じこめが十分になされている必要がある
ので、チャネル層とスペーサ層との界面に存在する伝導
帯側バンド不連続量は極力大きくあるべきである。これ
らの目的を達成するために、本発明においてはスペーサ
層にSb(アンチモン)系材料を導入してチャネル層へ
P(燐)やN(窒素)などのV族元素を積極的に使用し
た材料を導入することでエネルギーバンドギャップを大
きく変えることなく二次元電子ガスの閉じこめを維持
し、なおかつチャネル層とバッファ層の間にあるエネル
ギー障壁を低くする。
【0008】
【発明の実施の形態】(実施例1)本発明の第1の実施
例について、図面を参照しながら説明する。本実施形態
のHFETの断面構造を図1に示す。図1において、1
01は半絶縁性InP基板、102はアンドープInA
lAsからなるバッファ層、103は例えばアンドープ
InGaAsで構成されるチャネル層、104は例えば
アンドープのAlAsSbで構成されるスペーサ層、1
05は例えば5×1012cm-2の面密度でSiを有する
原子層ドーピング面からなるキャリア供給層、106は
例えばアンドープAlAsSbで構成されるバリア層、
107は1×1019cm-3程度のSiを有するn+−I
nGaAsコンタクト層、109はドレイン電極、11
0はソース電極、111はゲート電極である。当該半導
体表面には、例えばAuGe/Ni等によるソース電極
110及びドレイン電極109のオーミックコンタクト
領域が形成され、二次元電子ガス108と電気的に接続
されている。
例について、図面を参照しながら説明する。本実施形態
のHFETの断面構造を図1に示す。図1において、1
01は半絶縁性InP基板、102はアンドープInA
lAsからなるバッファ層、103は例えばアンドープ
InGaAsで構成されるチャネル層、104は例えば
アンドープのAlAsSbで構成されるスペーサ層、1
05は例えば5×1012cm-2の面密度でSiを有する
原子層ドーピング面からなるキャリア供給層、106は
例えばアンドープAlAsSbで構成されるバリア層、
107は1×1019cm-3程度のSiを有するn+−I
nGaAsコンタクト層、109はドレイン電極、11
0はソース電極、111はゲート電極である。当該半導
体表面には、例えばAuGe/Ni等によるソース電極
110及びドレイン電極109のオーミックコンタクト
領域が形成され、二次元電子ガス108と電気的に接続
されている。
【0009】以上のような構造のHFETを図1に示し
たX−X’の領域で見た場合のバンド構造図を図2に示
す。図2において、201は例えばアンドープAlAs
Sbで構成されるバリア層、202は例えば5×1012
cm-2の面密度でSiを有する原子層ドーピング面から
なるキャリア供給層、203は例えばアンドープAlA
sSbで構成されるバリア層、204は例えばInGa
Asで構成されるチャネル層、205は例えばInAl
Asで構成されるバッファ層、206はInAsSbス
ペーサ層203とInGaAsチャネル層204との界
面で生じる伝導帯バンド不連続量を示すもの、207は
バリア層201からスペーサ層203迄をInAlAs
で構成した場合の伝導帯の位置、208はチャネル層2
04内に形成される二次元電子ガスを模式的に示してい
る。
たX−X’の領域で見た場合のバンド構造図を図2に示
す。図2において、201は例えばアンドープAlAs
Sbで構成されるバリア層、202は例えば5×1012
cm-2の面密度でSiを有する原子層ドーピング面から
なるキャリア供給層、203は例えばアンドープAlA
sSbで構成されるバリア層、204は例えばInGa
Asで構成されるチャネル層、205は例えばInAl
Asで構成されるバッファ層、206はInAsSbス
ペーサ層203とInGaAsチャネル層204との界
面で生じる伝導帯バンド不連続量を示すもの、207は
バリア層201からスペーサ層203迄をInAlAs
で構成した場合の伝導帯の位置、208はチャネル層2
04内に形成される二次元電子ガスを模式的に示してい
る。
【0010】図7や図8に示したように従来構造のバリ
ア層及びスペーサ層はInAlAsを用いており、この
材料を用いた場合、InPに格子整合をとる条件下では
InGaAsとの界面で0.5eVの伝導帯バンド不連
続が生じる。このバンド不連続量は相手の材料が何であ
るかによって値が異なる。その様子を示したものが図3
である。図3に示したように、伝導帯もしくは価電子帯
のバンド不連続量はバンドギャップの大小には関係な
く、その材料に固有であって混晶とした場合にはその組
成によって互いの不連続量を分割しあうことがわかる。
この図に示したようにInGaAsチャネルに対しては
InAsとAlAsとの混晶であるInAlAsよりも
AlSbとAlAsとの混晶であるAlAsSbの方が
伝導帯側のバンド不連続量を大きくとることができ、H
FET素子のバリア層及び/又はスペーサ層としては適
していることがわかる。また、AlSbとAlPとの混
晶であるAlPSbについても同様なことが言え、さら
にはAlAsPSbといった4元混晶についても同様
で、図2にも示したようにInAlAsを用いた場合の
伝導帯の位置204よりも高い位置に伝導帯の底を持っ
ていくことができて、0.5eV以上のバンド不連続量
208をInPに格子整合させた状態で実現することが
できる。
ア層及びスペーサ層はInAlAsを用いており、この
材料を用いた場合、InPに格子整合をとる条件下では
InGaAsとの界面で0.5eVの伝導帯バンド不連
続が生じる。このバンド不連続量は相手の材料が何であ
るかによって値が異なる。その様子を示したものが図3
である。図3に示したように、伝導帯もしくは価電子帯
のバンド不連続量はバンドギャップの大小には関係な
く、その材料に固有であって混晶とした場合にはその組
成によって互いの不連続量を分割しあうことがわかる。
この図に示したようにInGaAsチャネルに対しては
InAsとAlAsとの混晶であるInAlAsよりも
AlSbとAlAsとの混晶であるAlAsSbの方が
伝導帯側のバンド不連続量を大きくとることができ、H
FET素子のバリア層及び/又はスペーサ層としては適
していることがわかる。また、AlSbとAlPとの混
晶であるAlPSbについても同様なことが言え、さら
にはAlAsPSbといった4元混晶についても同様
で、図2にも示したようにInAlAsを用いた場合の
伝導帯の位置204よりも高い位置に伝導帯の底を持っ
ていくことができて、0.5eV以上のバンド不連続量
208をInPに格子整合させた状態で実現することが
できる。
【0011】以上、述べてきたように一例としてあげた
III族元素としてのAlに対してV族元素のAs,P,
Sbを混ぜ合わせた混晶をHFET素子のバリア層及び
/又はスペーサ層へ導入することはチャネル層との間に
大きな価電子帯バンド不連続を生み出すので二次元電子
ガス濃度と移動度を向上させ、その閉じ込めが強くなる
ことから衝突イオン化による特性劣化をも抑制すること
ができる。なお、上記のように伝導帯のバンド不連続量
208が0.5eV以上となるのであればHFET素子
のバリア層及び/又はスペーサ層へ導入する材料は任意
のIII−V族化合物半導体でよい。また、このような伝
導帯バンド不連続量の大きい材料はバッファ層、スペー
サ層、キャリア供給層、バリア層の内少なくとも一つの
層に導入されていれば上記のような効果を発現しうる。
III族元素としてのAlに対してV族元素のAs,P,
Sbを混ぜ合わせた混晶をHFET素子のバリア層及び
/又はスペーサ層へ導入することはチャネル層との間に
大きな価電子帯バンド不連続を生み出すので二次元電子
ガス濃度と移動度を向上させ、その閉じ込めが強くなる
ことから衝突イオン化による特性劣化をも抑制すること
ができる。なお、上記のように伝導帯のバンド不連続量
208が0.5eV以上となるのであればHFET素子
のバリア層及び/又はスペーサ層へ導入する材料は任意
のIII−V族化合物半導体でよい。また、このような伝
導帯バンド不連続量の大きい材料はバッファ層、スペー
サ層、キャリア供給層、バリア層の内少なくとも一つの
層に導入されていれば上記のような効果を発現しうる。
【0012】(実施例2)本発明の第2の実施例につい
て、図面を参照しながら説明する。本実施形態のHFE
Tの断面構造を図4に示す。図4において、401は半
絶縁性InP基板、402は例えばアンドープInAl
Asからなるバッファ層、403は例えばInGaAs
Pからなるチャネル層、404は例えばアンドープのA
lAsSbで構成されるスペーサ層、405は例えば5
×1012cm-2の面密度でSiを有する原子層ドーピン
グ面からなるキャリア供給層、406は例えばアンドー
プAlAsSbで構成されるバリア層、407は1×1
019cm-3程度のSiを有するn+−InGaAsコン
タクト層、409はドレイン電極、410はソース電
極、411はゲート電極である。当該半導体表面には、
例えばAuGe/Ni等によるソース電極410及びド
レイン電極409のオーミックコンタクト領域が形成さ
れ、二次元電子ガス408と電気的に接続されている。
て、図面を参照しながら説明する。本実施形態のHFE
Tの断面構造を図4に示す。図4において、401は半
絶縁性InP基板、402は例えばアンドープInAl
Asからなるバッファ層、403は例えばInGaAs
Pからなるチャネル層、404は例えばアンドープのA
lAsSbで構成されるスペーサ層、405は例えば5
×1012cm-2の面密度でSiを有する原子層ドーピン
グ面からなるキャリア供給層、406は例えばアンドー
プAlAsSbで構成されるバリア層、407は1×1
019cm-3程度のSiを有するn+−InGaAsコン
タクト層、409はドレイン電極、410はソース電
極、411はゲート電極である。当該半導体表面には、
例えばAuGe/Ni等によるソース電極410及びド
レイン電極409のオーミックコンタクト領域が形成さ
れ、二次元電子ガス408と電気的に接続されている。
【0013】以上のような構造のHFETを図4に示し
たX−X’の領域で見た場合のバンド構造図を図5に示
す。図5において、501はアンドープAlAsSbバ
リア層、502は例えば5×1012cm-2の面密度でS
iを有する原子層ドーピング面からなるキャリア供給
層、503はアンドープAlAsSbのバリア層、50
4は例えばInGaAsPで構成されているチャネル
層、505はアンドープInAlAsからなるバッファ
層を表している。506はInAsSbスペーサ層50
3とInGaAsPチャネル層504との界面で生じる
伝導帯バンド不連続量を示すものであり、507は従来
構造のHFETにおけるInGaAsチャネル層とアン
ドープInAlAsスペーサ層との界面に生じる価電子
帯側のバンド不連続量であって、InAlAsとInG
aAsとがInPに格子整合している条件下では0.1
8eVの大きさを持つ。508はバリア層501からス
ペーサ層503迄をInAlAsで構成した場合の伝導
帯の位置であり、509はチャネル層がInGaAsで
ある場合の伝導帯と価電子帯とを表したものである。5
10はチャネル層504内に発現する二次元電子ガスを
模式的に示している。
たX−X’の領域で見た場合のバンド構造図を図5に示
す。図5において、501はアンドープAlAsSbバ
リア層、502は例えば5×1012cm-2の面密度でS
iを有する原子層ドーピング面からなるキャリア供給
層、503はアンドープAlAsSbのバリア層、50
4は例えばInGaAsPで構成されているチャネル
層、505はアンドープInAlAsからなるバッファ
層を表している。506はInAsSbスペーサ層50
3とInGaAsPチャネル層504との界面で生じる
伝導帯バンド不連続量を示すものであり、507は従来
構造のHFETにおけるInGaAsチャネル層とアン
ドープInAlAsスペーサ層との界面に生じる価電子
帯側のバンド不連続量であって、InAlAsとInG
aAsとがInPに格子整合している条件下では0.1
8eVの大きさを持つ。508はバリア層501からス
ペーサ層503迄をInAlAsで構成した場合の伝導
帯の位置であり、509はチャネル層がInGaAsで
ある場合の伝導帯と価電子帯とを表したものである。5
10はチャネル層504内に発現する二次元電子ガスを
模式的に示している。
【0014】実施例1で説明したように、バンド不連続
量は相手の材料が何であるかによって値が異なる。本実
施例では価電子帯側の不連続量にも着目し、Pを導入す
ることによって伝導帯側のバンド不連続量を大きく減ら
すことなく、価電子帯のバンド不連続量を減らしてい
き、さらにはチャネル層側の価電子帯頂上がスペーサ層
側の価電子帯頂上よりも下へ来る状態を作り上げること
を目的とする。その様子を示したものが図6である。図
6に示したように、チャネル層材料をInGaAsから
InGaAsPへと変化させていくことにより、伝導帯
バンド不連続量を大きく減少させることなくバンドギャ
ップエネルギーを0.77eVよりも大きくとることが
できるようになる。これにより、二次元電子ガスの閉じ
こめは変わらず、高い濃度とともに高い移動度を維持
し、電離衝突によるイオン化が生じにくく、イオン化し
たとしても発生したホールを逃がしやすい構造にするこ
とができ、素子の高性能化が実現できる。
量は相手の材料が何であるかによって値が異なる。本実
施例では価電子帯側の不連続量にも着目し、Pを導入す
ることによって伝導帯側のバンド不連続量を大きく減ら
すことなく、価電子帯のバンド不連続量を減らしてい
き、さらにはチャネル層側の価電子帯頂上がスペーサ層
側の価電子帯頂上よりも下へ来る状態を作り上げること
を目的とする。その様子を示したものが図6である。図
6に示したように、チャネル層材料をInGaAsから
InGaAsPへと変化させていくことにより、伝導帯
バンド不連続量を大きく減少させることなくバンドギャ
ップエネルギーを0.77eVよりも大きくとることが
できるようになる。これにより、二次元電子ガスの閉じ
こめは変わらず、高い濃度とともに高い移動度を維持
し、電離衝突によるイオン化が生じにくく、イオン化し
たとしても発生したホールを逃がしやすい構造にするこ
とができ、素子の高性能化が実現できる。
【0015】ここまではチャネル層をInGaAsPと
する一例の場合について述べてきたが、これはあくまで
も価電子帯のバンド不連続量をType−Iの状態から
Type−IIの状態とするための材料の一例であり、
実施例1において従来のInAlAsよりもバンドギャ
ップが大きく、伝導帯のバンド不連続量をはるかに大き
くとれる材料をバッファ層、スペーサ層、キャリア供給
層、バリア層の内少なくとも一つの層に導入することを
前提にしているので、価電子帯のバンド不連続量をTy
pe−Iの状態からType−IIの状態とすることが
できる材料であれば基本的にはどの材料でも良く、図6
を用いて説明してきたように、InPを機軸としたIII
−V族系化合物半導体材料が適しているということにな
る。この場合のInPを機軸としたIII−V族系化合物
半導体材料とはIII族元素にGa、Al、InをV族元
素にN、P、As、Sbなどを用いた材料であり、In
Pに対してそれらの元素を合わせていったものを指す。
する一例の場合について述べてきたが、これはあくまで
も価電子帯のバンド不連続量をType−Iの状態から
Type−IIの状態とするための材料の一例であり、
実施例1において従来のInAlAsよりもバンドギャ
ップが大きく、伝導帯のバンド不連続量をはるかに大き
くとれる材料をバッファ層、スペーサ層、キャリア供給
層、バリア層の内少なくとも一つの層に導入することを
前提にしているので、価電子帯のバンド不連続量をTy
pe−Iの状態からType−IIの状態とすることが
できる材料であれば基本的にはどの材料でも良く、図6
を用いて説明してきたように、InPを機軸としたIII
−V族系化合物半導体材料が適しているということにな
る。この場合のInPを機軸としたIII−V族系化合物
半導体材料とはIII族元素にGa、Al、InをV族元
素にN、P、As、Sbなどを用いた材料であり、In
Pに対してそれらの元素を合わせていったものを指す。
【0016】(実施例3)本発明の第3の実施例につい
て、図7に示したエネルギーバンド図を参照しながら説
明する。図7において、701はアンドープAlAsS
bバリア層、702は例えば5×1012cm-2の面密度
でSiを有する原子層ドーピング面からなるキャリア供
給層、703はアンドープAlAsSbのバリア層、7
04は例えばInGaAsPNで構成されているチャネ
ル層、705はアンドープInAlAsからなるバッフ
ァ層を表している。706はInAsSbスペーサ層7
03とInGaAsPNチャネル層704との界面で生
じる伝導帯バンド不連続量を示すものであり、707は
従来構造のHFETにおけるInGaAsチャネル層と
アンドープInAlAsスペーサ層との界面に生じる価
導帯側のバンド不連続量であって、InAlAsとIn
GaAsとがInPに格子整合している条件下では0.
18eVの大きさを持つ。708はバリア層701から
スペーサ層703迄をInAlAsで構成した場合の伝
導帯の位置であって、709はチャネル層がInGaA
sである場合の伝導帯と価電子帯とを表したものであ
る。また、710はチャネル層704内に発現する二次
元電子ガスを模式的に示している。
て、図7に示したエネルギーバンド図を参照しながら説
明する。図7において、701はアンドープAlAsS
bバリア層、702は例えば5×1012cm-2の面密度
でSiを有する原子層ドーピング面からなるキャリア供
給層、703はアンドープAlAsSbのバリア層、7
04は例えばInGaAsPNで構成されているチャネ
ル層、705はアンドープInAlAsからなるバッフ
ァ層を表している。706はInAsSbスペーサ層7
03とInGaAsPNチャネル層704との界面で生
じる伝導帯バンド不連続量を示すものであり、707は
従来構造のHFETにおけるInGaAsチャネル層と
アンドープInAlAsスペーサ層との界面に生じる価
導帯側のバンド不連続量であって、InAlAsとIn
GaAsとがInPに格子整合している条件下では0.
18eVの大きさを持つ。708はバリア層701から
スペーサ層703迄をInAlAsで構成した場合の伝
導帯の位置であって、709はチャネル層がInGaA
sである場合の伝導帯と価電子帯とを表したものであ
る。また、710はチャネル層704内に発現する二次
元電子ガスを模式的に示している。
【0017】実施例2で示したようにチャネル層材料を
InPを機軸としたIII−V族系化合物半導体材料とす
ることにより、価電子帯のバンド不連続量をType−
Iの状態からType−IIの状態の間で任意に選べる
ようになり、伝導帯バンド不連続量を大きく減少させる
ことなくバンドギャップエネルギーを0.77eVより
も大きくとることができるようになる。これにより、二
次元電子ガスの閉じこめは変わらず、高い濃度とともに
高い移動度を維持し、電離衝突によるイオン化が生じに
くく、イオン化したとしても発生したホールを逃がしや
すい構造にすることができ、素子の高性能化が実現でき
るようになる。
InPを機軸としたIII−V族系化合物半導体材料とす
ることにより、価電子帯のバンド不連続量をType−
Iの状態からType−IIの状態の間で任意に選べる
ようになり、伝導帯バンド不連続量を大きく減少させる
ことなくバンドギャップエネルギーを0.77eVより
も大きくとることができるようになる。これにより、二
次元電子ガスの閉じこめは変わらず、高い濃度とともに
高い移動度を維持し、電離衝突によるイオン化が生じに
くく、イオン化したとしても発生したホールを逃がしや
すい構造にすることができ、素子の高性能化が実現でき
るようになる。
【0018】一方、前述の図6では、InGaAsPの
Pの組成を増やし、InPに近づけていくとバンドギャ
ップエネルギーが大きくなるにつれて伝導帯側の不連続
量が多少ではあるものの小さくなっていくことを示して
いる。そこで、本実施例ではNを導入することによって
価電子帯のバンド不連続量は実施例2の方法で定めた値
を維持しつつ伝導帯の不連続量を大きくすることを目的
とする。
Pの組成を増やし、InPに近づけていくとバンドギャ
ップエネルギーが大きくなるにつれて伝導帯側の不連続
量が多少ではあるものの小さくなっていくことを示して
いる。そこで、本実施例ではNを導入することによって
価電子帯のバンド不連続量は実施例2の方法で定めた値
を維持しつつ伝導帯の不連続量を大きくすることを目的
とする。
【0019】V族元素にNを含んだIII−V族化合物半
導体材料ではNの組成にかかわらず、価電子帯頂上の位
置はほぼ一定である。一方、強力なバンドボウイング効
果のため、Nの組成増加に伴ってエネルギーギャップは
極度に減少していく。すなわち、伝導帯の底だけがNの
組成とともに大きく下がっていく。このことを利用する
ことで、よりいっそう伝導帯バンド不連続量の大きいヘ
テロ接合が実現でき、強い閉じこめによる高い二次元電
子ガス濃度と移動度とが実現できる。
導体材料ではNの組成にかかわらず、価電子帯頂上の位
置はほぼ一定である。一方、強力なバンドボウイング効
果のため、Nの組成増加に伴ってエネルギーギャップは
極度に減少していく。すなわち、伝導帯の底だけがNの
組成とともに大きく下がっていく。このことを利用する
ことで、よりいっそう伝導帯バンド不連続量の大きいヘ
テロ接合が実現でき、強い閉じこめによる高い二次元電
子ガス濃度と移動度とが実現できる。
【0020】なお、V族元素にNを含んだIII−V族化
合物半導体材料には様々なものが考えられるが、N濃度
の増加はエネルギーギャップを小さくすることも兼ねて
いる。前述したようにエネルギーギャップの大きさと電
離衝突によるイオン化には強い相関があり、エネルギー
ギャップの減少に伴ってイオン化が増加してしまうので
少なくともエネルギーギャップは0.5eV以上である
必要がある。これを実現するとなるとチャネル層に用い
る材料はエネルギーギャップが0.5eV以上であるV
族元素にNを含んだIII−V族化合物半導体材料であれ
ば良い。この場合バンドギャップに制限があるため、伝
導帯側のバンド不連続量をより大きくとるためには価電
子帯側のバンド不連続をType−Iの状態からTyp
e−IIの状態とすることができる材料がより好まし
い。その意味では実施例2で述べたInPを機軸とした
III−V族系化合物半導体材料へNを入れていくことが
上記の条件を満たし材料設計の解となりうる。
合物半導体材料には様々なものが考えられるが、N濃度
の増加はエネルギーギャップを小さくすることも兼ねて
いる。前述したようにエネルギーギャップの大きさと電
離衝突によるイオン化には強い相関があり、エネルギー
ギャップの減少に伴ってイオン化が増加してしまうので
少なくともエネルギーギャップは0.5eV以上である
必要がある。これを実現するとなるとチャネル層に用い
る材料はエネルギーギャップが0.5eV以上であるV
族元素にNを含んだIII−V族化合物半導体材料であれ
ば良い。この場合バンドギャップに制限があるため、伝
導帯側のバンド不連続量をより大きくとるためには価電
子帯側のバンド不連続をType−Iの状態からTyp
e−IIの状態とすることができる材料がより好まし
い。その意味では実施例2で述べたInPを機軸とした
III−V族系化合物半導体材料へNを入れていくことが
上記の条件を満たし材料設計の解となりうる。
【0021】
【発明の効果】以上説明したように、HFETにおける
バッファ層、スペーサ層、キャリア供給層、バリア層の
内少なくとも一つの層に従来のInAlAsよりもバン
ドギャップが大きく、伝導帯のバンド不連続量をはるか
に大きくとれる材料を導入することで伝導帯バンド不連
続量を従来よりも大きくとり、チャネル層に使用する材
料のバンドギャップとバンドラインナップとを最適化し
ていくことにより、さらに大きな伝導帯バンド不連続を
実現して従来よりも高い移動度と高いキャリア濃度の二
次元電子ガスをもつHFET素子を実現し、なおかつ電
離衝突によるイオン化を抑制しつつ、よしんばイオン化
が生じたとしても発生したホールを速やかにはき出すこ
とができるような高性能化されたHFET素子を提供し
うる。
バッファ層、スペーサ層、キャリア供給層、バリア層の
内少なくとも一つの層に従来のInAlAsよりもバン
ドギャップが大きく、伝導帯のバンド不連続量をはるか
に大きくとれる材料を導入することで伝導帯バンド不連
続量を従来よりも大きくとり、チャネル層に使用する材
料のバンドギャップとバンドラインナップとを最適化し
ていくことにより、さらに大きな伝導帯バンド不連続を
実現して従来よりも高い移動度と高いキャリア濃度の二
次元電子ガスをもつHFET素子を実現し、なおかつ電
離衝突によるイオン化を抑制しつつ、よしんばイオン化
が生じたとしても発生したホールを速やかにはき出すこ
とができるような高性能化されたHFET素子を提供し
うる。
【図1】本発明の第1の実施例にかかるHFETの側面
図
図
【図2】本発明の第1の実施例にかかるHFETのエネ
ルギーバンドの関係図
ルギーバンドの関係図
【図3】本発明の第1の実施例にかかる材料のバンドラ
インナップを示す図
インナップを示す図
【図4】本発明の第2の実施例にかかるHFETの側面
図
図
【図5】本発明の第2の実施例にかかるHFETのエネ
ルギーバンドの関係図
ルギーバンドの関係図
【図6】本発明の第2の実施例および第3の実施例にか
かる材料のバンドラインナップを示す図
かる材料のバンドラインナップを示す図
【図7】本発明の第3の実施例にかかるHFETのエネ
ルギーバンドの関係図
ルギーバンドの関係図
【図8】本発明の第3の実施例および第3の実施例にか
かる材料のバンドラインナップを示す図
かる材料のバンドラインナップを示す図
【図9】従来技術によるHFETの断面図
【図10】従来技術によるHFETのエネルギーバンド
の関係図
の関係図
101 i−InP基板
102 i−AlAsSbバッファ層
103 i−InGaAsチャネル層
104 i−AlAsSbスペーサ層
105 n+ −AlAsSbキャリア供給層
106 i−AlAsSbショットキーバリア層
107 n+ −InGaAsキャップ層
108 二次元電子ガス
109 ドレイン電極
110 ソース電極
111 ゲート電極
201 i−AlAsSbショットキーバリア層
202 n+ −AlAsSbキャリア供給層
203 i−AlAsSbスペーサ層
204 i−InGaAsチャネル層
205 i−AlAsSbバッファ層
206 AlAsSbスペーサ層とInGaAsチャネ
ル層との伝導帯側バンド不連続量 207 キャップ層、キャリア供給層、スペーサ層を従
来構造におけるInAlAsで構成した場合の伝導帯底 208 二次元電子ガス 401 i−InP基板 402 i−AlAsSbバッファ層 403 i−InGaAsPチャネル層 404 i−AlAsSbスペーサ層 405 n+ −AlAsSbキャリア供給層 406 i−AlAsSbショットキーバリア層 407 n+ −InGaAsキャップ層 408 二次元電子ガス 409 ドレイン電極 410 ソース電極 411 ゲート電極 501 i−AlAsSbショットキーバリア層 502 n+ −AlAsSbキャリア供給層 503 i−AlAsSbスペーサ層 504 i−InGaAsPチャネル層 505 i−AlAsSbバッファ層 506 AlAsSbスペーサ層とInGaAsPチャ
ネル層との伝導帯側バンド不連続量 507 チャネル層をInGaAsで構成した場合に生
じるAlAsSbスペーサ層との価電子帯側バンド不連
続量 508 キャップ層、キャリア供給層、スペーサ層を従
来構造におけるInAlAsで構成した場合の伝導帯底 509 チャネル層をInGaAsで構成した場合のバ
ンドギャップ 510 二次元電子ガス 701 i−AlAsSbショットキーバリア層 702 n+ −AlAsSbキャリア供給層 703 i−AlAsSbスペーサ層 704 i−InGaAsPNチャネル層 705 i−AlAsSbバッファ層 706 AlAsSbスペーサ層とInGaAsPNチ
ャネル層との伝導帯側バンド不連続量 707 チャネル層をInGaAsで構成した場合に生
じるAlAsSbスペーサ層との価電子帯側バンド不連
続量 708 キャップ層、キャリア供給層、スペーサ層を従
来構造におけるInAlAsで構成した場合の伝導帯底 709 チャネル層をInGaAsで構成した場合のバ
ンドギャップ 710 二次元電子ガス 901 i−InP基板 902 i−InAlAsバッファ層 903 i−InGaAsチャネル層 904 i−InAlAsスペーサ層 905 n+ −InAlAsキャリア供給層 906 i−InAlAsショットキーバリア層 907 n+ −InGaAsキャップ層 908 二次元電子ガス 909 ドレイン電極 910 ソース電極 911 ゲート電極 1001 i−InAlAsショットキーバリア層 1002 n+ −InAlAsキャリア供給層 1003 i−InAlAsスペーサ層 1004 i−InGaAチャネル層 1005 i−InAlAsバッファ層 1006 InAlAsスペーサ層とInGaAsチャ
ネル層との伝導帯側バンド不連続量 1007 InGaAsチャネル層とInAlAsバッ
ファ層との価電子帯側バンド不連続量 1008 二次元電子ガス
ル層との伝導帯側バンド不連続量 207 キャップ層、キャリア供給層、スペーサ層を従
来構造におけるInAlAsで構成した場合の伝導帯底 208 二次元電子ガス 401 i−InP基板 402 i−AlAsSbバッファ層 403 i−InGaAsPチャネル層 404 i−AlAsSbスペーサ層 405 n+ −AlAsSbキャリア供給層 406 i−AlAsSbショットキーバリア層 407 n+ −InGaAsキャップ層 408 二次元電子ガス 409 ドレイン電極 410 ソース電極 411 ゲート電極 501 i−AlAsSbショットキーバリア層 502 n+ −AlAsSbキャリア供給層 503 i−AlAsSbスペーサ層 504 i−InGaAsPチャネル層 505 i−AlAsSbバッファ層 506 AlAsSbスペーサ層とInGaAsPチャ
ネル層との伝導帯側バンド不連続量 507 チャネル層をInGaAsで構成した場合に生
じるAlAsSbスペーサ層との価電子帯側バンド不連
続量 508 キャップ層、キャリア供給層、スペーサ層を従
来構造におけるInAlAsで構成した場合の伝導帯底 509 チャネル層をInGaAsで構成した場合のバ
ンドギャップ 510 二次元電子ガス 701 i−AlAsSbショットキーバリア層 702 n+ −AlAsSbキャリア供給層 703 i−AlAsSbスペーサ層 704 i−InGaAsPNチャネル層 705 i−AlAsSbバッファ層 706 AlAsSbスペーサ層とInGaAsPNチ
ャネル層との伝導帯側バンド不連続量 707 チャネル層をInGaAsで構成した場合に生
じるAlAsSbスペーサ層との価電子帯側バンド不連
続量 708 キャップ層、キャリア供給層、スペーサ層を従
来構造におけるInAlAsで構成した場合の伝導帯底 709 チャネル層をInGaAsで構成した場合のバ
ンドギャップ 710 二次元電子ガス 901 i−InP基板 902 i−InAlAsバッファ層 903 i−InGaAsチャネル層 904 i−InAlAsスペーサ層 905 n+ −InAlAsキャリア供給層 906 i−InAlAsショットキーバリア層 907 n+ −InGaAsキャップ層 908 二次元電子ガス 909 ドレイン電極 910 ソース電極 911 ゲート電極 1001 i−InAlAsショットキーバリア層 1002 n+ −InAlAsキャリア供給層 1003 i−InAlAsスペーサ層 1004 i−InGaAチャネル層 1005 i−InAlAsバッファ層 1006 InAlAsスペーサ層とInGaAsチャ
ネル層との伝導帯側バンド不連続量 1007 InGaAsチャネル層とInAlAsバッ
ファ層との価電子帯側バンド不連続量 1008 二次元電子ガス
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 出口 正洋
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 吉井 重雄
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
(72)発明者 古屋 博之
大阪府門真市大字門真1006番地 松下電器
産業株式会社内
Fターム(参考) 5F102 GB01 GC01 GD01 GJ06 GK04
GL04 GM04 GM08 GN04 GQ01
GR04 HC04
Claims (8)
- 【請求項1】基板のInPに格子整合していてなおかつ
バンドギャップエネルギーが1.45eV以上となるよ
うな材料を、バッファ層、キャップ層、キャリア供給
層、スペーサ層のうち少なくとも一つの層に使用してい
ることを特徴とするヘテロ接合電界効果型トランジス
タ。 - 【請求項2】基板のInPに格子整合していない場合に
もバンドギャップエネルギーが1.45eV以上となる
ような材料が、バッファ層、キャップ層、キャリア供給
層、スペーサ層のうち少なくとも一つの層に使用してい
ることを特徴とする請求項1に記載のヘテロ接合電界効
果型トランジスタ。 - 【請求項3】バンドギャップエネルギーが1.45eV
以上となるような材料が安定性とバンドギャップの大き
さとを考慮に入れた上で構成され、III族原料をIn、
Al、Gaのうち少なくとも一つを使用し、V族原料を
N、As、P、Sbのうち少なくとも一つを使用するよ
うに構成されるIII−V族化合物半導体であることを特
徴とする請求項1又は2に記載のヘテロ接合電界効果型
トランジスタ。 - 【請求項4】バンドギャップエネルギーが1.45eV
以上となるような材料がAlAsSbであることを特徴
とする請求項1から3の何れかに記載のヘテロ接合電界
効果型トランジスタ。 - 【請求項5】基板のInPに格子整合していてなおかつ
チャネル層に使用している材料のバンドギャップエネル
ギーが0.5eV以上であり、スペーサ層との価電子帯
側バンド不連続量がスペーサ層材料の価電子帯頂上より
上に来る状態を正の値として、0.2eV以下であるこ
とを特徴とする請求項1から4の何れかに記載のヘテロ
接合電界効果型トランジスタ。 - 【請求項6】基板のInPに格子整合していない場合に
もバンドギャップエネルギーが0.5eV以上であり、
スペーサ層との価電子帯側バンド不連続量がスペーサ層
材料の価電子帯頂上より上に来る状態を正の値として、
0.2eV以下−0.45eV以上であることを特徴と
する請求項5に記載のヘテロ接合電界効果型トランジス
タ。 - 【請求項7】チャネル層を構成している材料がIII族原
料をIn、Al、Gaのうち少なくとも一つを使用し、
V族原料をN、As、P、Sbのうち少なくとも一つを
使用するように構成されるIII−V族化合物半導体であ
ることを特徴とする請求項5又は6に記載のヘテロ接合
電界効果型トランジスタ。 - 【請求項8】チャネル層を構成している材料がInGa
AsPNであることを特徴とする請求項5から7の何れ
かに記載のヘテロ接合電界効果型トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002001984A JP2003203931A (ja) | 2002-01-09 | 2002-01-09 | ヘテロ接合電界効果型トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002001984A JP2003203931A (ja) | 2002-01-09 | 2002-01-09 | ヘテロ接合電界効果型トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003203931A true JP2003203931A (ja) | 2003-07-18 |
Family
ID=27641966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002001984A Pending JP2003203931A (ja) | 2002-01-09 | 2002-01-09 | ヘテロ接合電界効果型トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003203931A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008007335A2 (en) * | 2006-07-12 | 2008-01-17 | Ommic | High electron mobility transistor. |
JPWO2015025349A1 (ja) * | 2013-08-19 | 2017-03-02 | 富士通株式会社 | 電界効果型化合物半導体装置 |
-
2002
- 2002-01-09 JP JP2002001984A patent/JP2003203931A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008007335A2 (en) * | 2006-07-12 | 2008-01-17 | Ommic | High electron mobility transistor. |
WO2008007335A3 (en) * | 2006-07-12 | 2008-03-06 | Ommic | High electron mobility transistor. |
JPWO2015025349A1 (ja) * | 2013-08-19 | 2017-03-02 | 富士通株式会社 | 電界効果型化合物半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5705827A (en) | Tunnel transistor and method of manufacturing same | |
JP2581355B2 (ja) | Pチャンネル・デバイス用の異方型n+ゲートをもつ相補型ヘテロ接合電界効果トランジスタ | |
EP0514079B1 (en) | High electron mobility transistor and method of manufacture | |
US20060076577A1 (en) | High electron mobility transistors with Sb-based channels | |
EP0214047B1 (en) | Field effect transistor | |
EP0051271B1 (en) | Heterojunction semiconductor device | |
EP0482726B1 (en) | Heterojunction field-effect transistor | |
JPH07142513A (ja) | 電界効果トランジスタ | |
Tomioka et al. | Vertical gate-all-around tunnel FETs using InGaAs nanowire/Si with core-multishell structure | |
Keighobadi et al. | Switching performance investigation of a gate-all-around core-source InGaAs/InP TFET | |
JP3301888B2 (ja) | 電界効果型半導体装置 | |
JP2003203931A (ja) | ヘテロ接合電界効果型トランジスタ | |
JP2003332353A (ja) | 通信機器用半導体装置及び通信システム用機器 | |
JP3446664B2 (ja) | トンネルトランジスタおよびその製造方法 | |
JP3230503B2 (ja) | トンネルトランジスタとその製造方法 | |
JPH06334175A (ja) | トンネルトランジスタおよびその製造方法 | |
JP2658934B2 (ja) | トンネルトランジスタ | |
JPH05175494A (ja) | トンネルトランジスタ | |
JP2792295B2 (ja) | トンネルトランジスタ | |
JPH07263708A (ja) | トンネルトランジスタ | |
JP2004342743A (ja) | 通信機器用半導体装置 | |
JP2701632B2 (ja) | エンハンスメント型電界効果トランジスタ | |
JPH05175246A (ja) | ヘテロ接合電界効果トランジスタ | |
JP2003197644A (ja) | 通信機器用半導体装置 | |
JP2728765B2 (ja) | 化合物半導体電界効果トランジスタ |