JP2003203931A

JP2003203931A - ヘテロ接合電界効果型トランジスタ

Info

Publication number: JP2003203931A
Application number: JP2002001984A
Authority: JP
Inventors: Chiyoujitsuriyo Suzuki; 朝実良鈴木; Toshiya Yokogawa; 俊哉横川; Masahiro Deguchi; 正洋出口; Shigeo Yoshii; 重雄吉井; Hiroyuki Furuya; 博之古屋
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-01-09
Filing date: 2002-01-09
Publication date: 2003-07-18

Abstract

(57)【要約】【課題】通信技術において重要な役割を果たすヘテロ
接合電界効果型トランジスタにおいて、高速化、高耐圧
化を同時に実現することを目的とする。具体的には、ヘ
テロ接合電界効果型トランジスタにおいてスペーサ層と
チャネル層に用いられている材料のバンドギャップエネ
ルギーとヘテロ構造とを最適化することにより、高性能
化されたヘテロ接合電界効果トランジスタを提供する。【解決手段】ヘテロ接合電界効果型トランジスタにお
けるスペーサ層にＡｌＡｓＳｂやＡｌＰＳｂなどを導入
し、さらにはチャネル層にＩｎＧａＡｓＰやＩｎＧａＡ
ｓＰＮなどを導入してバンド構造を最適化する。このこ
とにより、従来よりも高い移動度と高いキャリア濃度を
もつ二次元電子ガスを実現するのでより高速に動作し、
なおかつ電離衝突によるイオン化を抑制しつつ発生した
ホールを速やかにはき出せる構造とすることにより高耐
圧化が図れる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ヘテロ接合電界効
果型トランジスタとその製造方法に関するものである。

【０００２】

【従来の技術】従来から、ＩｎＰ基板に格子整合するＩ
ｎＡｌＡｓ／ＩｎＧａＡｓへテロ接合を用いたヘテロ接
合電界効果型トランジスタ（以下、ＨＦＥＴと記す）の
高性能化が進められ、集積回路への応用が盛んである。
図５は、従来の代表的なＨＦＥＴの断面構造図である。
図５に示すように、半絶縁性のＩｎＰ基板５０１上に、
バッファー層であるアンドープのＩｎＡｌＡｓ層５０２
（以下、アンドープであることをｉ−と記す）を２００
０Å、チャネル層となるｉ−ＩｎＧａＡｓ層５０３を１
５０Å、スペーサ層としてＩｎＡｌＡｓ層５０４を２０
Å、例えば５×１０¹²ｃｍ^-2の面密度のＳｉを有する原
子層ドーピング面からなるキャリア供給層５０５を、バ
リア層としてＩｎＡｌＡｓ層５０６を１５０Å、１×１
０¹⁹ｃｍ^-3のＳｉを有するｎ⁺−ＩｎＧａＡｓ層５０７
をキャップ層として順次エピタキシャル工法により成長
させている。当該半導体表面層には、例えばＡｕＧｅ／
Ｎｉ等によるソース電極５１０及びドレイン電極５０９
のオーミックコンタクト領域が形成され、二次元電子ガ
ス５０８と電気的に接続されている。ゲート電極５１１
の領域はエッチングによりキャップ層５０７を除去し、
バリア層５０６上にゲート電極５１１が形成されてい
る。ゲート電極５１１の領域に印加する電圧により、高
い移動度の二次元電子ガス５０８の濃度を変化させ、ソ
ース電極５１０とドレイン電極５０９に流れる電流を制
御することにより、トランジスタ動作を得る。

【０００３】

【発明が解決しようとする課題】上記構造のＨＦＥＴで
はキャリアが走行するチャネル層にＩｎＰに格子整合し
たＩｎＧａＡｓを使用している。また、ＩｎＧａＡｓチ
ャネル層に隣接するようにＩｎＡｌＡｓスペーサ層が用
いられているが、この層はＩｎＧａＡｓとの間に０．５
ｅＶの伝導帯バンド不連続量を持ち、これによって二次
元電子ガスの強い閉じこめを実現している。また、Ｉｎ
ＧａＡｓ層は電子の有効質量が小さく、高い移動度を実
現することができるので、トランジスタの高周波特性に
とっては有利である。しかしながらその反面、ＩｎＰ基
板に格子整合したＩｎＧａＡｓはバンドギャップが０．
７７ｅＶと小さく、衝突イオン化が起こりやすいととも
に走行中のキャリアが大きな運動エネルギーを持ったと
きにより上の準位へ遷移しやすい。

【０００４】衝突イオン化が起こると電子・ホール対が
生成される。このうち電子は他のキャリア電子と同様に
ドレイン電極へと流れるが、ホールはエネルギー障壁の
存在によってソース・ドレイン電極へ流れることができ
ない。また、チャネル層とバッファ層の間にもホールに
とってのエネルギー障壁があり、衝突イオン化によって
チャネル層内に生成されたホールはチャネル層内に蓄積
したままとなる。さらに衝突イオン化の頻度が高くなる
とホール濃度が高くなり、一部のホールはゲート電極に
流れ込むためゲートリーク電流の原因の一つとなる。ま
たチャネル内に蓄積したホールはトランジスタ内のポテ
ンシャル分布を変化させ、ソース抵抗やしきい値電圧を
変化させ、その結果として、トランジスタの出力特性が
不安定となる。さらにそれらの特性の変化がドレイン電
流の増加を誘起し、電流の増加が衝突イオン化をさらに
増加させることによってトランジスタの破壊に至ること
もある。すなわちホールの蓄積によってトランジスタの
耐圧は著しく低下する。

【０００５】一方、衝突イオン化が起こるまでのエネル
ギーを持っていないとしても走行中のキャリアが大きな
運動エネルギーを持ったときにより上の準位へ遷移して
しまうとキャリアの閉じこめが弱くなり、移動度が下が
るという問題がある。

【０００６】本発明が解決しようとする課題は、上記の
問題を解決し、耐圧性、特性安定化に優れ、ゲートリー
ク電流が低減されたＨＦＥＴを提供することである。

【０００７】

【課題を解決するための手段】上記の問題は衝突イオン
化によって生成されたホールがチャネル内に蓄積するこ
とと低いバンドギャップエネルギーを持つ材料でチャネ
ルが動作していることに起因する。バンドギャップエネ
ルギーが低いことは電子の有効質量が軽いことと等価で
あり、高速動作には欠かせない特性である。従って、電
子が流れるチャネル部分には極力エネルギーギャップの
低い材料を使用したうえで二次元電子ガスの閉じこめを
強力にし、衝突イオン化を抑制してホールが生成されな
いようにし、ホールが生成されたとしてもそれが速やか
にチャネル層内からはき出せる構造にしておく必要があ
る。また、高濃度で高移動度の二次元電子ガスを発生さ
せるためには閉じこめが十分になされている必要がある
ので、チャネル層とスペーサ層との界面に存在する伝導
帯側バンド不連続量は極力大きくあるべきである。これ
らの目的を達成するために、本発明においてはスペーサ
層にＳｂ（アンチモン）系材料を導入してチャネル層へ
Ｐ（燐）やＮ（窒素）などのＶ族元素を積極的に使用し
た材料を導入することでエネルギーバンドギャップを大
きく変えることなく二次元電子ガスの閉じこめを維持
し、なおかつチャネル層とバッファ層の間にあるエネル
ギー障壁を低くする。

【０００８】

【発明の実施の形態】（実施例１）本発明の第１の実施
例について、図面を参照しながら説明する。本実施形態
のＨＦＥＴの断面構造を図１に示す。図１において、１
０１は半絶縁性ＩｎＰ基板、１０２はアンドープＩｎＡ
ｌＡｓからなるバッファ層、１０３は例えばアンドープ
ＩｎＧａＡｓで構成されるチャネル層、１０４は例えば
アンドープのＡｌＡｓＳｂで構成されるスペーサ層、１
０５は例えば５×１０¹²ｃｍ^-2の面密度でＳｉを有する
原子層ドーピング面からなるキャリア供給層、１０６は
例えばアンドープＡｌＡｓＳｂで構成されるバリア層、
１０７は１×１０¹⁹ｃｍ^-3程度のＳｉを有するｎ⁺−Ｉ
ｎＧａＡｓコンタクト層、１０９はドレイン電極、１１
０はソース電極、１１１はゲート電極である。当該半導
体表面には、例えばＡｕＧｅ／Ｎｉ等によるソース電極
１１０及びドレイン電極１０９のオーミックコンタクト
領域が形成され、二次元電子ガス１０８と電気的に接続
されている。

【０００９】以上のような構造のＨＦＥＴを図１に示し
たＸ−Ｘ’の領域で見た場合のバンド構造図を図２に示
す。図２において、２０１は例えばアンドープＡｌＡｓ
Ｓｂで構成されるバリア層、２０２は例えば５×１０¹²
ｃｍ^-2の面密度でＳｉを有する原子層ドーピング面から
なるキャリア供給層、２０３は例えばアンドープＡｌＡ
ｓＳｂで構成されるバリア層、２０４は例えばＩｎＧａ
Ａｓで構成されるチャネル層、２０５は例えばＩｎＡｌ
Ａｓで構成されるバッファ層、２０６はＩｎＡｓＳｂス
ペーサ層２０３とＩｎＧａＡｓチャネル層２０４との界
面で生じる伝導帯バンド不連続量を示すもの、２０７は
バリア層２０１からスペーサ層２０３迄をＩｎＡｌＡｓ
で構成した場合の伝導帯の位置、２０８はチャネル層２
０４内に形成される二次元電子ガスを模式的に示してい
る。

【００１０】図７や図８に示したように従来構造のバリ
ア層及びスペーサ層はＩｎＡｌＡｓを用いており、この
材料を用いた場合、ＩｎＰに格子整合をとる条件下では
ＩｎＧａＡｓとの界面で０．５ｅＶの伝導帯バンド不連
続が生じる。このバンド不連続量は相手の材料が何であ
るかによって値が異なる。その様子を示したものが図３
である。図３に示したように、伝導帯もしくは価電子帯
のバンド不連続量はバンドギャップの大小には関係な
く、その材料に固有であって混晶とした場合にはその組
成によって互いの不連続量を分割しあうことがわかる。
この図に示したようにＩｎＧａＡｓチャネルに対しては
ＩｎＡｓとＡｌＡｓとの混晶であるＩｎＡｌＡｓよりも
ＡｌＳｂとＡｌＡｓとの混晶であるＡｌＡｓＳｂの方が
伝導帯側のバンド不連続量を大きくとることができ、Ｈ
ＦＥＴ素子のバリア層及び／又はスペーサ層としては適
していることがわかる。また、ＡｌＳｂとＡｌＰとの混
晶であるＡｌＰＳｂについても同様なことが言え、さら
にはＡｌＡｓＰＳｂといった４元混晶についても同様
で、図２にも示したようにＩｎＡｌＡｓを用いた場合の
伝導帯の位置２０４よりも高い位置に伝導帯の底を持っ
ていくことができて、０．５ｅＶ以上のバンド不連続量
２０８をＩｎＰに格子整合させた状態で実現することが
できる。

【００１１】以上、述べてきたように一例としてあげた
III族元素としてのＡｌに対してＶ族元素のＡｓ，Ｐ，
Ｓｂを混ぜ合わせた混晶をＨＦＥＴ素子のバリア層及び
／又はスペーサ層へ導入することはチャネル層との間に
大きな価電子帯バンド不連続を生み出すので二次元電子
ガス濃度と移動度を向上させ、その閉じ込めが強くなる
ことから衝突イオン化による特性劣化をも抑制すること
ができる。なお、上記のように伝導帯のバンド不連続量
２０８が０．５ｅＶ以上となるのであればＨＦＥＴ素子
のバリア層及び／又はスペーサ層へ導入する材料は任意
のIII−Ｖ族化合物半導体でよい。また、このような伝
導帯バンド不連続量の大きい材料はバッファ層、スペー
サ層、キャリア供給層、バリア層の内少なくとも一つの
層に導入されていれば上記のような効果を発現しうる。

【００１２】（実施例２）本発明の第２の実施例につい
て、図面を参照しながら説明する。本実施形態のＨＦＥ
Ｔの断面構造を図４に示す。図４において、４０１は半
絶縁性ＩｎＰ基板、４０２は例えばアンドープＩｎＡｌ
Ａｓからなるバッファ層、４０３は例えばＩｎＧａＡｓ
Ｐからなるチャネル層、４０４は例えばアンドープのＡ
ｌＡｓＳｂで構成されるスペーサ層、４０５は例えば５
×１０¹²ｃｍ^-2の面密度でＳｉを有する原子層ドーピン
グ面からなるキャリア供給層、４０６は例えばアンドー
プＡｌＡｓＳｂで構成されるバリア層、４０７は１×１
０¹⁹ｃｍ^-3程度のＳｉを有するｎ⁺−ＩｎＧａＡｓコン
タクト層、４０９はドレイン電極、４１０はソース電
極、４１１はゲート電極である。当該半導体表面には、
例えばＡｕＧｅ／Ｎｉ等によるソース電極４１０及びド
レイン電極４０９のオーミックコンタクト領域が形成さ
れ、二次元電子ガス４０８と電気的に接続されている。

【００１３】以上のような構造のＨＦＥＴを図４に示し
たＸ−Ｘ’の領域で見た場合のバンド構造図を図５に示
す。図５において、５０１はアンドープＡｌＡｓＳｂバ
リア層、５０２は例えば５×１０¹²ｃｍ^-2の面密度でＳ
ｉを有する原子層ドーピング面からなるキャリア供給
層、５０３はアンドープＡｌＡｓＳｂのバリア層、５０
４は例えばＩｎＧａＡｓＰで構成されているチャネル
層、５０５はアンドープＩｎＡｌＡｓからなるバッファ
層を表している。５０６はＩｎＡｓＳｂスペーサ層５０
３とＩｎＧａＡｓＰチャネル層５０４との界面で生じる
伝導帯バンド不連続量を示すものであり、５０７は従来
構造のＨＦＥＴにおけるＩｎＧａＡｓチャネル層とアン
ドープＩｎＡｌＡｓスペーサ層との界面に生じる価電子
帯側のバンド不連続量であって、ＩｎＡｌＡｓとＩｎＧ
ａＡｓとがＩｎＰに格子整合している条件下では０．１
８ｅＶの大きさを持つ。５０８はバリア層５０１からス
ペーサ層５０３迄をＩｎＡｌＡｓで構成した場合の伝導
帯の位置であり、５０９はチャネル層がＩｎＧａＡｓで
ある場合の伝導帯と価電子帯とを表したものである。５
１０はチャネル層５０４内に発現する二次元電子ガスを
模式的に示している。

【００１４】実施例１で説明したように、バンド不連続
量は相手の材料が何であるかによって値が異なる。本実
施例では価電子帯側の不連続量にも着目し、Ｐを導入す
ることによって伝導帯側のバンド不連続量を大きく減ら
すことなく、価電子帯のバンド不連続量を減らしてい
き、さらにはチャネル層側の価電子帯頂上がスペーサ層
側の価電子帯頂上よりも下へ来る状態を作り上げること
を目的とする。その様子を示したものが図６である。図
６に示したように、チャネル層材料をＩｎＧａＡｓから
ＩｎＧａＡｓＰへと変化させていくことにより、伝導帯
バンド不連続量を大きく減少させることなくバンドギャ
ップエネルギーを０．７７ｅＶよりも大きくとることが
できるようになる。これにより、二次元電子ガスの閉じ
こめは変わらず、高い濃度とともに高い移動度を維持
し、電離衝突によるイオン化が生じにくく、イオン化し
たとしても発生したホールを逃がしやすい構造にするこ
とができ、素子の高性能化が実現できる。

【００１５】ここまではチャネル層をＩｎＧａＡｓＰと
する一例の場合について述べてきたが、これはあくまで
も価電子帯のバンド不連続量をＴｙｐｅ−Ｉの状態から
Ｔｙｐｅ−ＩＩの状態とするための材料の一例であり、
実施例１において従来のＩｎＡｌＡｓよりもバンドギャ
ップが大きく、伝導帯のバンド不連続量をはるかに大き
くとれる材料をバッファ層、スペーサ層、キャリア供給
層、バリア層の内少なくとも一つの層に導入することを
前提にしているので、価電子帯のバンド不連続量をＴｙ
ｐｅ−Ｉの状態からＴｙｐｅ−ＩＩの状態とすることが
できる材料であれば基本的にはどの材料でも良く、図６
を用いて説明してきたように、ＩｎＰを機軸としたIII
−Ｖ族系化合物半導体材料が適しているということにな
る。この場合のＩｎＰを機軸としたIII−Ｖ族系化合物
半導体材料とはIII族元素にＧａ、Ａｌ、ＩｎをＶ族元
素にＮ、Ｐ、Ａｓ、Ｓｂなどを用いた材料であり、Ｉｎ
Ｐに対してそれらの元素を合わせていったものを指す。

【００１６】（実施例３）本発明の第３の実施例につい
て、図７に示したエネルギーバンド図を参照しながら説
明する。図７において、７０１はアンドープＡｌＡｓＳ
ｂバリア層、７０２は例えば５×１０¹²ｃｍ^-2の面密度
でＳｉを有する原子層ドーピング面からなるキャリア供
給層、７０３はアンドープＡｌＡｓＳｂのバリア層、７
０４は例えばＩｎＧａＡｓＰＮで構成されているチャネ
ル層、７０５はアンドープＩｎＡｌＡｓからなるバッフ
ァ層を表している。７０６はＩｎＡｓＳｂスペーサ層７
０３とＩｎＧａＡｓＰＮチャネル層７０４との界面で生
じる伝導帯バンド不連続量を示すものであり、７０７は
従来構造のＨＦＥＴにおけるＩｎＧａＡｓチャネル層と
アンドープＩｎＡｌＡｓスペーサ層との界面に生じる価
導帯側のバンド不連続量であって、ＩｎＡｌＡｓとＩｎ
ＧａＡｓとがＩｎＰに格子整合している条件下では０．
１８ｅＶの大きさを持つ。７０８はバリア層７０１から
スペーサ層７０３迄をＩｎＡｌＡｓで構成した場合の伝
導帯の位置であって、７０９はチャネル層がＩｎＧａＡ
ｓである場合の伝導帯と価電子帯とを表したものであ
る。また、７１０はチャネル層７０４内に発現する二次
元電子ガスを模式的に示している。

【００１７】実施例２で示したようにチャネル層材料を
ＩｎＰを機軸としたIII−Ｖ族系化合物半導体材料とす
ることにより、価電子帯のバンド不連続量をＴｙｐｅ−
Ｉの状態からＴｙｐｅ−ＩＩの状態の間で任意に選べる
ようになり、伝導帯バンド不連続量を大きく減少させる
ことなくバンドギャップエネルギーを０．７７ｅＶより
も大きくとることができるようになる。これにより、二
次元電子ガスの閉じこめは変わらず、高い濃度とともに
高い移動度を維持し、電離衝突によるイオン化が生じに
くく、イオン化したとしても発生したホールを逃がしや
すい構造にすることができ、素子の高性能化が実現でき
るようになる。

【００１８】一方、前述の図６では、ＩｎＧａＡｓＰの
Ｐの組成を増やし、ＩｎＰに近づけていくとバンドギャ
ップエネルギーが大きくなるにつれて伝導帯側の不連続
量が多少ではあるものの小さくなっていくことを示して
いる。そこで、本実施例ではＮを導入することによって
価電子帯のバンド不連続量は実施例２の方法で定めた値
を維持しつつ伝導帯の不連続量を大きくすることを目的
とする。

【００１９】Ｖ族元素にＮを含んだIII−Ｖ族化合物半
導体材料ではＮの組成にかかわらず、価電子帯頂上の位
置はほぼ一定である。一方、強力なバンドボウイング効
果のため、Ｎの組成増加に伴ってエネルギーギャップは
極度に減少していく。すなわち、伝導帯の底だけがＮの
組成とともに大きく下がっていく。このことを利用する
ことで、よりいっそう伝導帯バンド不連続量の大きいヘ
テロ接合が実現でき、強い閉じこめによる高い二次元電
子ガス濃度と移動度とが実現できる。

【００２０】なお、Ｖ族元素にＮを含んだIII−Ｖ族化
合物半導体材料には様々なものが考えられるが、Ｎ濃度
の増加はエネルギーギャップを小さくすることも兼ねて
いる。前述したようにエネルギーギャップの大きさと電
離衝突によるイオン化には強い相関があり、エネルギー
ギャップの減少に伴ってイオン化が増加してしまうので
少なくともエネルギーギャップは０．５ｅＶ以上である
必要がある。これを実現するとなるとチャネル層に用い
る材料はエネルギーギャップが０．５ｅＶ以上であるＶ
族元素にＮを含んだIII−Ｖ族化合物半導体材料であれ
ば良い。この場合バンドギャップに制限があるため、伝
導帯側のバンド不連続量をより大きくとるためには価電
子帯側のバンド不連続をＴｙｐｅ−Ｉの状態からＴｙｐ
ｅ−ＩＩの状態とすることができる材料がより好まし
い。その意味では実施例２で述べたＩｎＰを機軸とした
III−Ｖ族系化合物半導体材料へＮを入れていくことが
上記の条件を満たし材料設計の解となりうる。

【００２１】

【発明の効果】以上説明したように、ＨＦＥＴにおける
バッファ層、スペーサ層、キャリア供給層、バリア層の
内少なくとも一つの層に従来のＩｎＡｌＡｓよりもバン
ドギャップが大きく、伝導帯のバンド不連続量をはるか
に大きくとれる材料を導入することで伝導帯バンド不連
続量を従来よりも大きくとり、チャネル層に使用する材
料のバンドギャップとバンドラインナップとを最適化し
ていくことにより、さらに大きな伝導帯バンド不連続を
実現して従来よりも高い移動度と高いキャリア濃度の二
次元電子ガスをもつＨＦＥＴ素子を実現し、なおかつ電
離衝突によるイオン化を抑制しつつ、よしんばイオン化
が生じたとしても発生したホールを速やかにはき出すこ
とができるような高性能化されたＨＦＥＴ素子を提供し
うる。

【図面の簡単な説明】

【図１】本発明の第１の実施例にかかるＨＦＥＴの側面
図

【図２】本発明の第１の実施例にかかるＨＦＥＴのエネ
ルギーバンドの関係図

【図３】本発明の第１の実施例にかかる材料のバンドラ
インナップを示す図

【図４】本発明の第２の実施例にかかるＨＦＥＴの側面
図

【図５】本発明の第２の実施例にかかるＨＦＥＴのエネ
ルギーバンドの関係図

【図６】本発明の第２の実施例および第３の実施例にか
かる材料のバンドラインナップを示す図

【図７】本発明の第３の実施例にかかるＨＦＥＴのエネ
ルギーバンドの関係図

【図８】本発明の第３の実施例および第３の実施例にか
かる材料のバンドラインナップを示す図

【図９】従来技術によるＨＦＥＴの断面図

【図１０】従来技術によるＨＦＥＴのエネルギーバンド
の関係図

【符号の説明】

１０１ｉ−ＩｎＰ基板１０２ｉ−ＡｌＡｓＳｂバッファ層１０３ｉ−ＩｎＧａＡｓチャネル層１０４ｉ−ＡｌＡｓＳｂスペーサ層１０５ｎ＋ −ＡｌＡｓＳｂキャリア供給層１０６ｉ−ＡｌＡｓＳｂショットキーバリア層１０７ｎ＋ −ＩｎＧａＡｓキャップ層１０８二次元電子ガス１０９ドレイン電極１１０ソース電極１１１ゲート電極２０１ｉ−ＡｌＡｓＳｂショットキーバリア層２０２ｎ＋ −ＡｌＡｓＳｂキャリア供給層２０３ｉ−ＡｌＡｓＳｂスペーサ層２０４ｉ−ＩｎＧａＡｓチャネル層２０５ｉ−ＡｌＡｓＳｂバッファ層２０６ＡｌＡｓＳｂスペーサ層とＩｎＧａＡｓチャネ
ル層との伝導帯側バンド不連続量２０７キャップ層、キャリア供給層、スペーサ層を従
来構造におけるＩｎＡｌＡｓで構成した場合の伝導帯底２０８二次元電子ガス４０１ｉ−ＩｎＰ基板４０２ｉ−ＡｌＡｓＳｂバッファ層４０３ｉ−ＩｎＧａＡｓＰチャネル層４０４ｉ−ＡｌＡｓＳｂスペーサ層４０５ｎ＋ −ＡｌＡｓＳｂキャリア供給層４０６ｉ−ＡｌＡｓＳｂショットキーバリア層４０７ｎ＋ −ＩｎＧａＡｓキャップ層４０８二次元電子ガス４０９ドレイン電極４１０ソース電極４１１ゲート電極５０１ｉ−ＡｌＡｓＳｂショットキーバリア層５０２ｎ＋ −ＡｌＡｓＳｂキャリア供給層５０３ｉ−ＡｌＡｓＳｂスペーサ層５０４ｉ−ＩｎＧａＡｓＰチャネル層５０５ｉ−ＡｌＡｓＳｂバッファ層５０６ＡｌＡｓＳｂスペーサ層とＩｎＧａＡｓＰチャ
ネル層との伝導帯側バンド不連続量５０７チャネル層をＩｎＧａＡｓで構成した場合に生
じるＡｌＡｓＳｂスペーサ層との価電子帯側バンド不連
続量５０８キャップ層、キャリア供給層、スペーサ層を従
来構造におけるＩｎＡｌＡｓで構成した場合の伝導帯底５０９チャネル層をＩｎＧａＡｓで構成した場合のバ
ンドギャップ５１０二次元電子ガス７０１ｉ−ＡｌＡｓＳｂショットキーバリア層７０２ｎ＋ −ＡｌＡｓＳｂキャリア供給層７０３ｉ−ＡｌＡｓＳｂスペーサ層７０４ｉ−ＩｎＧａＡｓＰＮチャネル層７０５ｉ−ＡｌＡｓＳｂバッファ層７０６ＡｌＡｓＳｂスペーサ層とＩｎＧａＡｓＰＮチ
ャネル層との伝導帯側バンド不連続量７０７チャネル層をＩｎＧａＡｓで構成した場合に生
じるＡｌＡｓＳｂスペーサ層との価電子帯側バンド不連
続量７０８キャップ層、キャリア供給層、スペーサ層を従
来構造におけるＩｎＡｌＡｓで構成した場合の伝導帯底７０９チャネル層をＩｎＧａＡｓで構成した場合のバ
ンドギャップ７１０二次元電子ガス９０１ｉ−ＩｎＰ基板９０２ｉ−ＩｎＡｌＡｓバッファ層９０３ｉ−ＩｎＧａＡｓチャネル層９０４ｉ−ＩｎＡｌＡｓスペーサ層９０５ｎ＋ −ＩｎＡｌＡｓキャリア供給層９０６ｉ−ＩｎＡｌＡｓショットキーバリア層９０７ｎ＋ −ＩｎＧａＡｓキャップ層９０８二次元電子ガス９０９ドレイン電極９１０ソース電極９１１ゲート電極１００１ｉ−ＩｎＡｌＡｓショットキーバリア層１００２ｎ＋ −ＩｎＡｌＡｓキャリア供給層１００３ｉ−ＩｎＡｌＡｓスペーサ層１００４ｉ−ＩｎＧａＡチャネル層１００５ｉ−ＩｎＡｌＡｓバッファ層１００６ＩｎＡｌＡｓスペーサ層とＩｎＧａＡｓチャ
ネル層との伝導帯側バンド不連続量１００７ＩｎＧａＡｓチャネル層とＩｎＡｌＡｓバッ
ファ層との価電子帯側バンド不連続量１００８二次元電子ガス

───────────────────────────────────────────────────── フロントページの続き (72)発明者出口正洋大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者吉井重雄大阪府門真市大字門真1006番地松下電器産業株式会社内 (72)発明者古屋博之大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5F102 GB01 GC01 GD01 GJ06 GK04 GL04 GM04 GM08 GN04 GQ01 GR04 HC04

Claims

【特許請求の範囲】

【請求項１】基板のＩｎＰに格子整合していてなおかつ
バンドギャップエネルギーが１．４５ｅＶ以上となるよ
うな材料を、バッファ層、キャップ層、キャリア供給
層、スペーサ層のうち少なくとも一つの層に使用してい
ることを特徴とするヘテロ接合電界効果型トランジス
タ。
【請求項２】基板のＩｎＰに格子整合していない場合に
もバンドギャップエネルギーが１．４５ｅＶ以上となる
ような材料が、バッファ層、キャップ層、キャリア供給
層、スペーサ層のうち少なくとも一つの層に使用してい
ることを特徴とする請求項１に記載のヘテロ接合電界効
果型トランジスタ。
【請求項３】バンドギャップエネルギーが１．４５ｅＶ
以上となるような材料が安定性とバンドギャップの大き
さとを考慮に入れた上で構成され、III族原料をＩｎ、
Ａｌ、Ｇａのうち少なくとも一つを使用し、Ｖ族原料を
Ｎ、Ａｓ、Ｐ、Ｓｂのうち少なくとも一つを使用するよ
うに構成されるIII−Ｖ族化合物半導体であることを特
徴とする請求項１又は２に記載のヘテロ接合電界効果型
トランジスタ。
【請求項４】バンドギャップエネルギーが１．４５ｅＶ
以上となるような材料がＡｌＡｓＳｂであることを特徴
とする請求項１から３の何れかに記載のヘテロ接合電界
効果型トランジスタ。
【請求項５】基板のＩｎＰに格子整合していてなおかつ
チャネル層に使用している材料のバンドギャップエネル
ギーが０．５ｅＶ以上であり、スペーサ層との価電子帯
側バンド不連続量がスペーサ層材料の価電子帯頂上より
上に来る状態を正の値として、０．２ｅＶ以下であるこ
とを特徴とする請求項１から４の何れかに記載のヘテロ
接合電界効果型トランジスタ。
【請求項６】基板のＩｎＰに格子整合していない場合に
もバンドギャップエネルギーが０．５ｅＶ以上であり、
スペーサ層との価電子帯側バンド不連続量がスペーサ層
材料の価電子帯頂上より上に来る状態を正の値として、
０．２ｅＶ以下−０．４５ｅＶ以上であることを特徴と
する請求項５に記載のヘテロ接合電界効果型トランジス
タ。
【請求項７】チャネル層を構成している材料がIII族原
料をＩｎ、Ａｌ、Ｇａのうち少なくとも一つを使用し、
Ｖ族原料をＮ、Ａｓ、Ｐ、Ｓｂのうち少なくとも一つを
使用するように構成されるIII−Ｖ族化合物半導体であ
ることを特徴とする請求項５又は６に記載のヘテロ接合
電界効果型トランジスタ。
【請求項８】チャネル層を構成している材料がＩｎＧａ
ＡｓＰＮであることを特徴とする請求項５から７の何れ
かに記載のヘテロ接合電界効果型トランジスタ。