JP2003199331A - Method for power source management of electronic apparatus - Google Patents

Method for power source management of electronic apparatus

Info

Publication number
JP2003199331A
JP2003199331A JP2001400175A JP2001400175A JP2003199331A JP 2003199331 A JP2003199331 A JP 2003199331A JP 2001400175 A JP2001400175 A JP 2001400175A JP 2001400175 A JP2001400175 A JP 2001400175A JP 2003199331 A JP2003199331 A JP 2003199331A
Authority
JP
Japan
Prior art keywords
converter
processor
procedure
state
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001400175A
Other languages
Japanese (ja)
Inventor
Teruyuki Tonmiya
輝行 頓宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Precision Corp
Original Assignee
Nidec Copal Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Copal Corp filed Critical Nidec Copal Corp
Priority to JP2001400175A priority Critical patent/JP2003199331A/en
Publication of JP2003199331A publication Critical patent/JP2003199331A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a simple power source management method that achieves rapid equilibrium between the input and output of a step-up converter, when shifting from ON to OFF. <P>SOLUTION: The electronic apparatus comprises a battery 1 that supplies a primary voltage, a DC converter 2 that inputs a primary voltage and outputs a step-up secondary voltage, a load 3 that is driven and controlled by a processor 4 placed on the output side of the DC converter 2, and a capacitor 5. When the electronic apparatus is in ON state, the processor 4 has the secondary voltage fed from the DC converter 2 and goes into a operating state, to drive and control the load 3; while when the electronic apparatus is in OFF state, the DC converter 2 is stopped and the processor 4 goes into a sleep state to reduce the current consumption. When shifting from ON to OFF state, a stoppage procedure to stop the DC converter 2 is performed first, then a discharge procedure that maintains the operating state of the processor 4 for a prescribed duration only and discharges the charge accumulated in the capacitor 5, and lastly, a sleep procedure that switches the processor 4 to a sleep state is performed. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、コンパクトカメラ
など電池を電源とする電子機器の電源管理方法に関す
る。より詳しくは、オン時からオフ時への移行を速やか
に実現する手法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power management method for electronic equipment such as a compact camera which uses a battery as a power source. More specifically, the present invention relates to a method for quickly realizing a transition from on time to off time.

【0002】[0002]

【従来の技術】図4は、電池を電源とする電子機器の典
型的な構成を示すブロック図である。図示する様に、電
子機器は電池1とDC/DCコンバータ2とCPU4と
コンデンサ5とを備えている。電池1は低いレベルの一
次電圧を供給する。DC/DCコンバータ(直流コンバ
ータ)2は、低いレベルの一次電圧を入力して、高いレ
ベルに昇圧された二次電圧を出力する。図では、一次電
圧をVaで表わし、二次電圧をVbで表わしている。C
PU(プロセッサ)4は、直流コンバータ2の出力側に
配され、電子機器を構成するシステムのトータルな制御
を行なう。図示しないが、電子機器はその使用目的や用
途に応じて、様々なアクチュエータやセンサなどの負荷
を備えている。これらの負荷(図示せず)は、CPU4
によって駆動制御される。CPU4は動作の安定化を図
る為、動作時には昇圧された二次電圧Vbを給電するこ
とが好ましい。コンデンサ5は直流コンバータ2とCP
U4との間に配されており、コンバータ2から供給され
る電流を蓄積して、二次電圧Vbの安定化を図る。この
様な電源回路は、特開平11-69786号公報、特開
平11-149118号公報、特開平11-237668
号公報、特開2000-354364公報に開示が有
る。
2. Description of the Related Art FIG. 4 is a block diagram showing a typical configuration of an electronic device using a battery as a power source. As illustrated, the electronic device includes a battery 1, a DC / DC converter 2, a CPU 4, and a capacitor 5. Battery 1 supplies a low level of primary voltage. The DC / DC converter (DC converter) 2 inputs a low level primary voltage and outputs a secondary voltage boosted to a high level. In the figure, the primary voltage is represented by Va and the secondary voltage is represented by Vb. C
A PU (processor) 4 is arranged on the output side of the DC converter 2 and performs total control of a system that constitutes an electronic device. Although not shown, the electronic device has various loads such as actuators and sensors according to the purpose of use and the application. These loads (not shown) are generated by the CPU 4
Is controlled by. In order to stabilize the operation, the CPU 4 preferably supplies the boosted secondary voltage Vb during operation. Capacitor 5 is DC converter 2 and CP
It is arranged between U4 and U4 and accumulates the current supplied from the converter 2 to stabilize the secondary voltage Vb. Such power supply circuits are disclosed in JP-A-11-69786, JP-A-11-149118, and JP-A-11-237668.
This is disclosed in Japanese Patent Laid-Open No. 2000-354364.

【0003】一般に電池を電源とした携帯用の電子機器
は、消費電流を節約して、電池寿命の長期化を図ってい
る。その為、電子機器のオン時とオフ時の切り換えに応
じて適切な電源管理を行なっている。オン時、CPU4
はコンバータ2から二次電圧Vbの給電を受けて動作状
態におかれ、アクチュエータやセンサなどの駆動制御を
行なう。オフ時には直流コンバータ2を停止するととも
にCPU4を休止状態において消費電流を低減する。動
作状態と異なり休止状態では、CPU4はメモリの維持
など必要最小限の動作しか行なわず、電力消費は動作状
態に比べ二桁程度少なくなる。又、休止状態では、CP
U4に電池1から直接一次電圧Vaを供給すれば十分で
ある。
Generally, a portable electronic device using a battery as a power source saves current consumption and extends battery life. Therefore, appropriate power management is performed according to the switching of the electronic device when it is turned on and when it is turned off. When turned on, CPU4
Receives an electric power of the secondary voltage Vb from the converter 2 and is in an operating state to control the drive of actuators, sensors and the like. When it is off, the DC converter 2 is stopped, and the current consumption is reduced while the CPU 4 is in the idle state. Unlike the operating state, in the hibernating state, the CPU 4 performs only the minimum necessary operations such as maintenance of the memory, and the power consumption is reduced by about two digits as compared with the operating state. In the rest state, CP
It is sufficient to supply the primary voltage Va directly from the battery 1 to U4.

【0004】[0004]

【発明が解決しようとする課題】電子機器の製造段階で
は、品質管理の一環として検査が行なわれ、種々の電気
特性の測定が行なわれる。その中には、電池1と直列に
電流計6を挿入して、オン時及びオフ時の消費電流を測
定することも含まれる。特に、オフ時の消費電流を測定
する場合には、一次電圧Vaと二次電圧Vbが平衡に達
している必要がある。DC/DCコンバータ2を停止し
た後、VaとVbが平衡に達するのを待って、電流計6
によりオフ時の消費電流を測定することになる。仮に、
平衡に達していない状態で電流を測定すると、二次側か
ら一次側へ電流が逆流する為、正確な消費電流を測定す
ることができない。しかしながら、休止状態におけるC
PU4の消費電流は動作状態に比べ二桁程度低い為、D
C/DCコンバータ2を停止した後VbがVaと平衡に
なるまで、時間がかかり、検査の作業効率の悪化を招い
ていた。すなわち、休止状態におけるCPU4の消費電
流が少ない為、コンデンサ5に蓄積した電荷を急速に引
き抜くことができず、コンバータ2の入力側と出力側が
平衡に達するまで時間がかかってしまう。
At the manufacturing stage of electronic equipment, inspection is carried out as a part of quality control, and various electrical characteristics are measured. Among them, the ammeter 6 is inserted in series with the battery 1 to measure the current consumption when the battery is on and when it is off. In particular, when measuring the current consumption when off, it is necessary that the primary voltage Va and the secondary voltage Vb reach a balance. After stopping the DC / DC converter 2, wait for Va and Vb to reach equilibrium, and
Therefore, the current consumption when off is measured. what if,
If the current is measured in a state where the equilibrium is not reached, the current flows backward from the secondary side to the primary side, so that it is impossible to accurately measure the consumed current. However, C in the dormant state
Since the current consumption of PU4 is about two orders of magnitude lower than the operating state, D
After the C / DC converter 2 was stopped, it took time until Vb became in equilibrium with Va, resulting in deterioration of the work efficiency of inspection. That is, since the current consumption of the CPU 4 in the idle state is small, the electric charge accumulated in the capacitor 5 cannot be rapidly extracted, and it takes time until the input side and the output side of the converter 2 reach equilibrium.

【0005】これを解決する為、CPU4の出力端子
に、放電用の外部負荷3xを特に接続することも考えら
れる。低抵抗の負荷3xを強制的に接続することで、コ
ンデンサ5に蓄積した電荷を急速に引き抜き、コンバー
タ2の入力側と出力側を平衡にする。図5は、オン時か
らオフ時に移行する時、コンバータ2を停止してから、
二次電圧Vbの時間的変化の様子を表わしたグラフであ
る。カーブSは外部負荷3xを用いなかった場合であ
り、コンバータ2の出力電圧Vbは、なかなか低下しな
い。一方カーブFはCPU4に外部負荷3xを接続した
場合であり、コンデンサ5を強制的に放電することで、
コンバータ2の出力電圧Vbは急速に低下し、所定時間
tで一次電圧Vaのレベルまで下がっている。平衡に至
るまでの時間tを短縮化することで、検査の作業効率が
よくなる。しかしながら、外部負荷3xを接続する場合
には、あらかじめ端子を露出させておく必要がある。と
ころが、完成品状態では不要な検査用の端子を露出させ
ることは、それだけで追加の作業が必要となり、抜本的
な対策とは成り得ない。
In order to solve this, it may be possible to connect an external load 3x for discharging to the output terminal of the CPU 4. By forcibly connecting the low-resistance load 3x, the charge accumulated in the capacitor 5 is rapidly extracted, and the input side and the output side of the converter 2 are balanced. FIG. 5 shows that when the converter 2 is stopped, the converter 2 is stopped,
7 is a graph showing a state of temporal change of the secondary voltage Vb. The curve S is the case where the external load 3x is not used, and the output voltage Vb of the converter 2 does not easily drop. On the other hand, the curve F is the case where an external load 3x is connected to the CPU 4, and by forcibly discharging the capacitor 5,
The output voltage Vb of the converter 2 drops rapidly and drops to the level of the primary voltage Va at a predetermined time t. By shortening the time t until reaching equilibrium, the work efficiency of inspection is improved. However, when connecting the external load 3x, it is necessary to expose the terminals in advance. However, exposing the unnecessary terminals for inspection in the finished product state requires additional work and cannot be a drastic measure.

【0006】[0006]

【課題を解決するための手段】上述した従来の技術の課
題に鑑み、本発明はオン時からオフ時に移行する際、昇
圧コンバータの入出力間で速やかな平衡を実現する簡便
な電源管理方法を提供することを目的とする。係る目的
を達成するために以下の手段を講じた。即ち、一次電圧
を供給する電池と、該一次電圧を入力して昇圧された二
次電圧を出力する直流コンバータと、該直流コンバータ
の出力側に配されたプロセッサと、該プロセッサによっ
て駆動制御される負荷と、該直流コンバータと該プロセ
ッサの間に配されたコンデンサとを含み、オン時前記プ
ロセッサは該直流コンバータから二次電圧の給電を受け
て動作状態におかれ該負荷の駆動制御を行なう一方、オ
フ時該直流コンバータを停止するとともに前記プロセッ
サを休止状態において消費電流を低減する電子機器の電
源管理方法において、オン時からオフ時に移行すると
き、まず前記直流コンバータを停止する停止手順と、次
に所定時間だけ前記プロセッサの動作状態を維持して前
記コンデンサに蓄積されていた電荷を放電する放電手順
と、最後に前記プロセッサを休止状態に切り換える休止
手順とを行なうことを特徴とする。好ましくは、前記放
電手順は、該プロセッサにより該負荷を駆動して消費電
流を増やし、もって該コンデンサの放電を加速する。本
発明の一応用例では、レンズ、シャッタ及びオンオフス
イッチを含みカメラとして機能する電子機器において、
前記オンオフスイッチの操作に応じて該停止手順、該放
電手順及び該休止手順を行なう。
In view of the above-mentioned problems of the prior art, the present invention provides a simple power supply management method for achieving a quick balance between the input and output of a boost converter when transitioning from on to off. The purpose is to provide. The following measures have been taken to achieve this purpose. That is, a battery that supplies a primary voltage, a DC converter that inputs the primary voltage and outputs a boosted secondary voltage, a processor arranged on the output side of the DC converter, and drive control by the processor. A load and a capacitor disposed between the DC converter and the processor, the processor receives the secondary voltage from the DC converter and is placed in an operating state to control driving of the load. In a power management method for an electronic device that stops the DC converter when it is off and reduces the current consumption when the processor is in a hibernation state, when stopping at the time of switching from the on-time to the off-time, first, stop the DC converter; A discharge procedure for discharging the charge accumulated in the capacitor while maintaining the operating state of the processor for a predetermined time. And performing a pause procedure for switching the processor to a rest state after. Preferably, the discharging procedure drives the load by the processor to increase current consumption, thus accelerating the discharge of the capacitor. In one application example of the present invention, in an electronic device including a lens, a shutter, and an on / off switch, which functions as a camera,
The stopping procedure, the discharging procedure, and the suspending procedure are performed according to the operation of the on / off switch.

【0007】プロセッサをシステムのトータル制御に用
いた電子機器では、動作時に要求される電流容量と休止
時(非動作時)に要求される電流容量が大きく異なって
いる。この為、電子機器がオン時からオフ時に移行する
時、昇圧コンバータの平衡に大きな時間を要する。従
来、外部負荷を接続して、昇圧コンバータの二次側から
電荷を強制的に引き抜いて平衡を早めていた。これに対
し、本発明では、昇圧コンバータに接続されたコンデン
サからの電荷の引き抜きを、外部負荷を用いることな
く、電子機器内部でソフトウェア制御により行なってい
る。つまり、オン時からオフ時に移行する時、昇圧終了
からプロセッサの休止までの間に時間を取り、その間プ
ロセッサを動作状態において大きな消費電流を流す様に
している。休止時に比べ動作時の消費電流は数百倍とな
る為、コンデンサに蓄積された電荷を極短時間で急速に
引き抜くことができる。これにより、オフ時における消
費電流の測定を短時間で行なうことが可能になる。場合
によっては、コンバータの昇圧停止からプロセッサの休
止状態への移行の間、電子機器の内部負荷を意図的に駆
動することで、より速やかにコンデンサの電荷を引き抜
くことが可能になる。但し、電荷の引き抜きを目的とし
た内部負荷の駆動は、電子機器本来の機能に影響を及ぼ
すものであってはならない。
In an electronic device using a processor for total control of a system, the current capacity required during operation and the current capacity required during rest (non-operation) are greatly different. Therefore, when the electronic device shifts from the on state to the off state, it takes a long time to balance the boost converter. Conventionally, an external load was connected to forcibly withdraw the charge from the secondary side of the boost converter to accelerate the balance. On the other hand, in the present invention, the electric charge is extracted from the capacitor connected to the boost converter by software control inside the electronic device without using an external load. In other words, when shifting from the on state to the off state, it takes time between the end of boosting and the suspension of the processor, and during that time, a large current consumption is made to flow in the operating state of the processor. Since the current consumption during operation is several hundred times higher than during rest, it is possible to rapidly extract the charge accumulated in the capacitor in an extremely short time. As a result, it becomes possible to measure the current consumption when the power is off in a short time. In some cases, by intentionally driving the internal load of the electronic device during the transition from the boost stop of the converter to the sleep state of the processor, it becomes possible to more quickly remove the charge from the capacitor. However, the drive of the internal load for the purpose of extracting electric charge should not affect the original function of the electronic device.

【0008】[0008]

【発明の実施の形態】以下図面を参照して本発明の実施
の形態を詳細に説明する。図1は本発明に係る電源管理
方法が適用される電子機器を表わしたブロック図であ
る。図示する様に、電子機器は電池1とDC/DCコン
バータ2と負荷3とCPU4とコンデンサ5とで構成さ
れている。CPU4にはクロック信号を供給する発振器
7が接続されている。電池1は一次電圧を供給する。D
C/DCコンバータ(直流コンバータ)2は、電池1か
らの一次電圧を入力して昇圧された二次電圧を出力す
る。CPU(プロセッサ)4はDC/DCコンバータ2
の出力側に配されている。負荷3は電子機器の機能実現
に必要なセンサやアクチュエータを含んでおり、CPU
4によって駆動制御される。コンデンサ5はDC/DC
コンバータ2とCPU4との間に配されており、比較的
大容量である。コンデンサ5はコンバータ2から供給さ
れた電流を蓄え、昇圧された二次電圧を安定に保持し
て、CPU4に供給する。電子機器は電源スイッチ(図
示せず)の開閉によって、オン時とオフ時を随時切り換
えられる様になっている。オン時、CPU4はコンバー
タ2から二次電圧の供給を受けて動作状態におかれ、負
荷3の駆動制御を行なう。電源スイッチの操作によりオ
ン時からオフ時に切り換わると、直流コンバータ2を停
止するとともにCPU4を休止状態において消費電流を
低減する。尚、この様な電源管理はCPU4自体が所定
の電源管理プログラムを実行することで実現する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described in detail below with reference to the drawings. FIG. 1 is a block diagram showing an electronic device to which a power management method according to the present invention is applied. As shown in the figure, the electronic device comprises a battery 1, a DC / DC converter 2, a load 3, a CPU 4 and a capacitor 5. An oscillator 7 that supplies a clock signal is connected to the CPU 4. Battery 1 supplies the primary voltage. D
The C / DC converter (DC converter) 2 inputs the primary voltage from the battery 1 and outputs a boosted secondary voltage. The CPU (processor) 4 is the DC / DC converter 2
It is located on the output side of. The load 3 includes sensors and actuators necessary for realizing the functions of electronic devices, and CPU
Drive control is performed by the control unit 4. Capacitor 5 is DC / DC
It is arranged between the converter 2 and the CPU 4 and has a relatively large capacity. The capacitor 5 stores the current supplied from the converter 2, stably holds the boosted secondary voltage, and supplies it to the CPU 4. The electronic device can be switched between on and off at any time by opening and closing a power switch (not shown). When turned on, the CPU 4 is supplied with the secondary voltage from the converter 2 and is in an operating state to control the drive of the load 3. When the power switch is operated to switch from the on state to the off state, the DC converter 2 is stopped and the current consumption is reduced while the CPU 4 is in the idle state. Note that such power management is realized by the CPU 4 itself executing a predetermined power management program.

【0009】本発明の特徴事項として、オン時からオフ
時に移行する時、CPU4は停止手順と放電手順と休止
手順を含む電源管理プログラムを実行して、オン時から
オフ時への移行を速やかにしている。オン時からオフ時
に移行する時、まず停止手順を実行し、DC/DCコン
バータ2を停止する。次に放電手順を行ない、所定時間
(例えば1秒程度)だけCPU4の動作状態を維持し
て、コンデンサ5に蓄積された電荷を放電する。休止状
態に比べ動作状態ではCPU4が二桁以上大きな電流を
消費するので、コンデンサ5に蓄積された電荷は急速に
放電可能である。所定時間経過した段階で最後に休止手
順を行ない、CPU4自体を休止状態に切り換える。休
止状態では、CPU4はメモリの保持など必要最小限の
動作しか行なわず、消費電流は大幅に削減可能である。
尚、放電手順では、CPU4により負荷3を意図的に駆
動して消費電流を増やし、もってコンデンサ5の放電を
加速する様にしてもよい。例えば、負荷3として赤外線
LED発光ダイオードなどを含むフォトインタラプタあ
るいはフォトリフレクタを駆動する。赤外線LEDを駆
動することで電流消費を増すことができる一方、赤外線
自体は人間の目で感知されない為、電子機器の本来の機
能には悪影響を及ぼさない。
As a feature of the present invention, when shifting from on time to off time, the CPU 4 executes a power management program including a stop procedure, a discharge procedure and a rest procedure to speed up the transition from on time to off time. ing. When shifting from the on state to the off state, the stop procedure is first executed to stop the DC / DC converter 2. Next, a discharging procedure is performed, and the operating state of the CPU 4 is maintained for a predetermined time (for example, about 1 second) to discharge the electric charge accumulated in the capacitor 5. Since the CPU 4 consumes a current larger by two digits or more in the operating state than in the resting state, the electric charge accumulated in the capacitor 5 can be rapidly discharged. When the predetermined time has elapsed, the sleep procedure is finally performed to switch the CPU 4 itself to the sleep state. In the sleep state, the CPU 4 performs only the minimum necessary operation such as holding the memory, and the current consumption can be greatly reduced.
In the discharging procedure, the load may be intentionally driven by the CPU 4 to increase the current consumption and thus accelerate the discharging of the capacitor 5. For example, as the load 3, a photo interrupter or a photo reflector including an infrared LED light emitting diode or the like is driven. By driving the infrared LED, the current consumption can be increased, while the infrared ray itself is not perceived by human eyes, so that the original function of the electronic device is not adversely affected.

【0010】図2は、本発明に係る電子機器の電源管理
方法を模式的に表わしたフローチャートである。この電
源管理フローは、オンオフスイッチの投入によりスター
トする。スイッチがオフになると、まずステップS1で
CPUのクロックを例えば1/8程度に低速化する。次
にステップS2で電子機器のディスプレイデバイスとし
て用いられるLCD(液晶表示装置)を消灯する。続い
てステップS3で電子機器のアクチュエータを駆動する
ドライバ−ICをオフするとともに、DC/DCコンバ
ータの動作を停止する。すなわち、昇圧停止を行なう。
この後ステップS4でタイマーをスタートさせ、所定時
間(例えば1秒)の計測を開始する。続いてステップS
5でトリガチェックを行なう。スイッチをオフにした
後、何らかのトリガが入力された場合、スイッチのオフ
を解除して強制的にオン時に復帰する必要がある。その
為、トリガのチェックを行なっている。ステップS6で
トリガの有無を判断する。トリガがあった場合には、当
該電源管理プログラムを中止し、メインルーチンにリタ
ーンする。トリガがない場合には、ステップS7に進み
タイマーのタイムアップを監視する。タイマーの設定時
間が経過していない場合にはステップS5に戻り再びト
リガチェックを行なう。ステップS7でタイムアップと
判断された時には、ステップS8に進み所定のスタンバ
イ処理を行なう。例えば動作時に必要なパラメータやス
テータスの情報をメモリに退避し、再び電源スイッチが
オンに投入された場合のスムースな動作開始を可能にす
る。この後メインルーチンにリターンする。
FIG. 2 is a flow chart schematically showing a power management method for electronic equipment according to the present invention. This power management flow starts when the on / off switch is turned on. When the switch is turned off, first, in step S1, the CPU clock is slowed down to, for example, about 1/8. Next, in step S2, the LCD (liquid crystal display device) used as a display device of the electronic device is turned off. Subsequently, in step S3, the driver-IC that drives the actuator of the electronic device is turned off, and the operation of the DC / DC converter is stopped. That is, boosting is stopped.
After that, the timer is started in step S4, and the measurement for a predetermined time (for example, 1 second) is started. Then step S
Trigger check is performed at 5. When some kind of trigger is input after the switch is turned off, it is necessary to cancel the switch off and forcibly return to the on state. Therefore, the trigger is checked. In step S6, the presence or absence of a trigger is determined. When there is a trigger, the power management program is stopped and the process returns to the main routine. If there is no trigger, the process proceeds to step S7, and the time-up of the timer is monitored. When the set time of the timer has not elapsed, the process returns to step S5 and the trigger check is performed again. When it is determined in step S7 that the time is up, the process proceeds to step S8 and a predetermined standby process is performed. For example, the parameters and status information required during operation are saved in the memory, and a smooth operation start can be performed when the power switch is turned on again. After this, the process returns to the main routine.

【0011】図3は、電子機器の具体例を示すブロック
図である。本例は、レンズ、シャッタ及びオンオフスイ
ッチを含み、カメラとして機能する電子機器を表わして
いる。このカメラは、オンオフスイッチの操作に応じて
前述した停止手順、放電手順及び休止手順を含む電源管
理フロー(スタンバイ処理)を実行する。図示する様
に、本カメラは、一次電圧(電源電圧)を供給する電池
1を含む電源系と、電源電圧を昇圧する昇圧回路2を含
む昇圧系とからなる給電系統を備えている。電池1は例
えばリチウム電池や二本の単三乾電池などからなり、3
Vの電源電圧を供給する。電池1の両端には電圧安定化
用の蓄電器Cが接続されている。昇圧回路2はコイル
L、ダイオードDi、トランジスタTr、差動増幅器O
P、アンドゲートAND、発振器OSC、複数の抵抗R
からなり、電源電圧3Vを例えば5Vまで昇圧する。昇
圧された電圧は、コンデンサ5の両端に蓄えられる。
FIG. 3 is a block diagram showing a specific example of an electronic device. This example represents an electronic device that includes a lens, a shutter, and an on / off switch and functions as a camera. This camera executes a power management flow (standby process) including the above-described stop procedure, discharge procedure, and pause procedure according to the operation of the on / off switch. As shown in the figure, the camera includes a power supply system including a power supply system including a battery 1 that supplies a primary voltage (power supply voltage) and a booster system including a booster circuit 2 that boosts the power supply voltage. The battery 1 is, for example, a lithium battery or two AA dry batteries
Supply V power supply voltage. A battery C for voltage stabilization is connected to both ends of the battery 1. The booster circuit 2 includes a coil L, a diode Di, a transistor Tr, and a differential amplifier O.
P, AND gate AND, oscillator OSC, multiple resistors R
The power supply voltage 3V is boosted to 5V, for example. The boosted voltage is stored across the capacitor 5.

【0012】ここで、本カメラは、主要構成部として駆
動回路(負荷)3及び制御回路(CPU)4と不図示の
LED等を備えている。駆動回路3はカメラに内蔵され
たモータMなどのアクチュエータを駆動する為に、複数
のトランジスタQ1〜Q4で構成されたブリッジ回路と
なっている。制御回路4は、各トランジスタQ1〜Q4
のベースに信号電流を印加して、駆動回路3の動作を制
御する。ここで、カメラ制御回路4及び駆動回路3は昇
圧系から5Vの給電を受ける。カメラ制御回路4は一般
に集積回路で構成される為、動作上有利な5Vを印加し
ている。また駆動回路等も動作上有利な5Vを印加して
いる。オン時からオフ時への移行に伴って、制御回路4
は動作状態から休止状態に移る。
Here, this camera is provided with a drive circuit (load) 3 and a control circuit (CPU) 4, and LEDs (not shown) as main components. The drive circuit 3 is a bridge circuit composed of a plurality of transistors Q1 to Q4 for driving an actuator such as a motor M incorporated in the camera. The control circuit 4 includes transistors Q1 to Q4.
A signal current is applied to the base of to control the operation of the drive circuit 3. Here, the camera control circuit 4 and the drive circuit 3 are supplied with 5V from the boost system. Since the camera control circuit 4 is generally composed of an integrated circuit, 5V which is advantageous in operation is applied. In addition, 5V, which is advantageous in operation, is applied to the drive circuit and the like. With the transition from on to off, the control circuit 4
Moves from the operating state to the dormant state.

【0013】[0013]

【発明の効果】以上説明した様に、本発明によれば、昇
圧を停止してから比較的短い待機時間を設け、その後C
PUを動作状態から休止状態に切り換えている。短期の
待機時間中、CPUは動作状態におかれる為、休止状態
に比べると二桁以上大きな電流を消費する。これによ
り、昇圧コンデンサに蓄積された電荷を急速に引き抜く
ことが可能となり、昇圧回路は速やかに平衡状態に達す
ることができる。これにより、オフ時の消費電流なども
短時間で安定に測定することが可能となる。
As described above, according to the present invention, a relatively short waiting time is provided after the boosting is stopped, and then C
The PU is switched from the operating state to the sleep state. Since the CPU is in the operating state during the short standby time, it consumes a current larger by two digits or more than that in the idle state. As a result, the electric charge accumulated in the boost capacitor can be rapidly extracted, and the boost circuit can quickly reach the equilibrium state. As a result, it becomes possible to stably measure the current consumption when off, etc. in a short time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る電源管理方法が適用される電子機
器を示す模式図である。
FIG. 1 is a schematic diagram showing an electronic device to which a power management method according to the present invention is applied.

【図2】本発明に係る電源管理方法を示すフローチャー
トである。
FIG. 2 is a flowchart showing a power management method according to the present invention.

【図3】本発明に係る電源管理方法が適用される電子機
器の具体的な構成例を示す回路図である。
FIG. 3 is a circuit diagram showing a specific configuration example of an electronic device to which the power management method according to the present invention is applied.

【図4】従来の電子機器を示すブロック図である。FIG. 4 is a block diagram showing a conventional electronic device.

【図5】図4に示した電子機器の動作説明に供するグラ
フである。
5 is a graph used for explaining the operation of the electronic device shown in FIG.

【符号の説明】[Explanation of symbols]

1・・・電池、2・・・DC/DCコンバータ、3・・
・負荷、4・・・CPU、5・・・コンデンサ
1 ... Battery, 2 ... DC / DC converter, 3 ...
・ Load, 4 ... CPU, 5 ... Capacitor

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 一次電圧を供給する電池と、該一次電圧
を入力して昇圧された二次電圧を出力する直流コンバー
タと、該直流コンバータの出力側に配されたプロセッサ
と、該プロセッサによって駆動制御される負荷と、該直
流コンバータと該プロセッサの間に配されたコンデンサ
とを含み、オン時前記プロセッサは該直流コンバータか
ら二次電圧の給電を受けて動作状態におかれ該負荷の駆
動制御を行なう一方、オフ時該直流コンバータを停止す
るとともに前記プロセッサを休止状態において消費電流
を低減する電子機器の電源管理方法において、 オン時からオフ時に移行するとき、まず前記直流コンバ
ータを停止する停止手順と、次に所定時間だけ前記プロ
セッサの動作状態を維持して前記コンデンサに蓄積され
ていた電荷を放電する放電手順と、最後に前記プロセッ
サを休止状態に切り換える休止手順とを行なうことを特
徴とする電子機器の電源管理方法。
1. A battery for supplying a primary voltage, a DC converter for inputting the primary voltage and outputting a boosted secondary voltage, a processor arranged on the output side of the DC converter, and a processor driven by the processor. A load to be controlled and a capacitor arranged between the DC converter and the processor, and when the processor is on, the processor receives the secondary voltage from the DC converter and is placed in an operating state to control the driving of the load; On the other hand, in the power management method of the electronic device that stops the DC converter at the time of turning off and reduces the current consumption while the processor is in the hibernation state, a stop procedure of first stopping the DC converter when shifting from the time of turning on to the time of turning off And then discharge the electric charge accumulated in the capacitor by maintaining the operating state of the processor for a predetermined time. Forward and power management method for an electronic apparatus and performing the rest procedure finally switching the processor into hibernation.
【請求項2】 前記放電手順は、該プロセッサにより該
負荷を駆動して消費電流を増やし、もって該コンデンサ
の放電を加速することを特徴とする請求項1記載の電子
機器の電源管理方法。
2. The method according to claim 1, wherein in the discharging procedure, the processor drives the load to increase current consumption, thereby accelerating discharging of the capacitor.
【請求項3】 レンズ、シャッタ及びオンオフスイッチ
を含みカメラとして機能する電子機器において、前記オ
ンオフスイッチの操作に応じて該停止手順、該放電手順
及び該休止手順を行なうことを特徴とする請求項1記載
の電子機器の電源管理方法。
3. An electronic device that includes a lens, a shutter, and an on / off switch and functions as a camera, wherein the stop procedure, the discharge procedure, and the pause procedure are performed according to the operation of the on / off switch. Power management method for the electronic devices described.
JP2001400175A 2001-12-28 2001-12-28 Method for power source management of electronic apparatus Pending JP2003199331A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001400175A JP2003199331A (en) 2001-12-28 2001-12-28 Method for power source management of electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001400175A JP2003199331A (en) 2001-12-28 2001-12-28 Method for power source management of electronic apparatus

Publications (1)

Publication Number Publication Date
JP2003199331A true JP2003199331A (en) 2003-07-11

Family

ID=27604888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001400175A Pending JP2003199331A (en) 2001-12-28 2001-12-28 Method for power source management of electronic apparatus

Country Status (1)

Country Link
JP (1) JP2003199331A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007325430A (en) * 2006-06-01 2007-12-13 Nec Electronics Corp Step-up power supply circuit, and control method thereof, and driver ic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007325430A (en) * 2006-06-01 2007-12-13 Nec Electronics Corp Step-up power supply circuit, and control method thereof, and driver ic

Similar Documents

Publication Publication Date Title
KR20110019384A (en) Primary side control circuit and method for ultra-low idle power operation
KR100584324B1 (en) Apparatus for controlling power in complex mobile terminal
US5608385A (en) Device for determining state of electricity generation of solar battery
JP3401886B2 (en) Power system using batteries
US4914469A (en) Power supply system for a camera
JP2003199331A (en) Method for power source management of electronic apparatus
JPH05265073A (en) Power source circuit for display for camera
JP2009181380A (en) Semiconductor device and electronic apparatus using the same
JP2004072991A (en) Power supply circuit
JP2003244936A (en) Power unit
JP2007202341A (en) Electronic apparatus
JP4039770B2 (en) Electronic equipment power supply circuit
JP2006148988A (en) Switching power supply circuit
JP5029337B2 (en) Power circuit
JP2969396B2 (en) Flash device with dimming function
JPH01260466A (en) Image forming device
JP4948189B2 (en) Power supply circuit and portable terminal device
EP3754809B1 (en) Power management
JP2001290202A (en) Power-supply device
JP2607370Y2 (en) Charge / discharge control circuit
JPH1138465A (en) Power source circuit
US5276477A (en) Camera display circuit
JP2006230069A (en) Portable electronic apparatus
JPH10290119A (en) Oscillator
JPH02176671A (en) Picture forming device